Fitter report for TopLevel
Sat Jan 14 10:26:52 2023
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |TopLevel|SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|altsyncram:the_altsyncram|altsyncram_umc1:auto_generated|ALTSYNCRAM
 30. |TopLevel|SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|altsyncram:the_altsyncram|altsyncram_1nc1:auto_generated|ALTSYNCRAM
 31. |TopLevel|SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|altsyncram:the_altsyncram|altsyncram_0nc1:auto_generated|ALTSYNCRAM
 32. |TopLevel|SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|altsyncram:the_altsyncram|altsyncram_2nc1:auto_generated|ALTSYNCRAM
 33. |TopLevel|SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|altsyncram:the_altsyncram|altsyncram_vmc1:auto_generated|ALTSYNCRAM
 34. Fitter DSP Block Usage Summary
 35. DSP Block Details
 36. Other Routing Usage Summary
 37. LAB Logic Elements
 38. LAB-wide Signals
 39. LAB Signals Sourced
 40. LAB Signals Sourced Out
 41. LAB Distinct Inputs
 42. I/O Rules Summary
 43. I/O Rules Details
 44. I/O Rules Matrix
 45. Fitter Device Options
 46. Operating Settings and Conditions
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 14 10:26:52 2023     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; TopLevel                                  ;
; Top-level Entity Name              ; TopLevel                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE115F29C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 18,277 / 114,480 ( 16 % )                 ;
;     Total combinational functions  ; 17,119 / 114,480 ( 15 % )                 ;
;     Dedicated logic registers      ; 10,584 / 114,480 ( 9 % )                  ;
; Total registers                    ; 10703                                     ;
; Total pins                         ; 58 / 529 ( 11 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 365,056 / 3,981,312 ( 9 % )               ;
; Embedded Multiplier 9-bit elements ; 24 / 532 ( 5 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  17.2%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; SDRAM_CAS_N    ; Missing drive strength and slew rate ;
; SDRAM_CKE      ; Missing drive strength and slew rate ;
; SDRAM_CS_N     ; Missing drive strength and slew rate ;
; SDRAM_RAS_N    ; Missing drive strength and slew rate ;
; SDRAM_WE_N     ; Missing drive strength and slew rate ;
; SDRAM_CLK      ; Missing drive strength and slew rate ;
; SDRAM_ADDR[12] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[11] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[10] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]    ; Missing drive strength and slew rate ;
; SDRAM_BA[0]    ; Missing drive strength and slew rate ;
; SDRAM_DQM[3]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[2]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[1]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[0]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[31]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[30]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[29]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[28]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[27]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[26]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[25]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[24]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[23]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[22]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[21]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[20]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[19]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[18]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[17]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[16]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[15]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[14]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[13]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[12]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[11]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[10]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]    ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                               ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[0]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[0]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[1]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[1]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[2]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[2]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[3]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[3]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[3]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[4]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[4]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[5]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[5]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[6]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[6]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[7]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[7]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[8]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[8]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[9]                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[9]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[10]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[10]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[11]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[11]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[12]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[12]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[13]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[13]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[14]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[14]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[15]                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src1[15]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[0]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[0]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[1]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[1]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[2]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[2]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[3]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[3]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[4]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[4]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[5]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[5]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[6]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[6]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[7]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[7]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[8]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[8]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[9]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[9]~output                                                                                                                                                                                           ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[10]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[10]~output                                                                                                                                                                                          ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[11]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[11]~output                                                                                                                                                                                          ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[12]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[12]~output                                                                                                                                                                                          ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_bank[0]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_bank[1]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[0]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[0]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_N~output                                                                                                                                                                                              ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[0]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[1]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[1]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_N~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[1]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[2]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[2]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_N~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[2]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[3]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_N~output                                                                                                                                                                                              ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_cmd[3]                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[0]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[0]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[1]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[1]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[2]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[2]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[3]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[3]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[4]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[4]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[5]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[5]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[6]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[6]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[7]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[7]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[8]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[8]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[9]                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[9]                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                             ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[10]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[10]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[11]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[11]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[12]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[12]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[13]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[13]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[14]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[14]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[15]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[15]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[16]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[16]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[16]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[17]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[17]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[17]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[18]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[18]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[18]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[19]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[19]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[19]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[20]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[20]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[20]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[21]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[21]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[21]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[22]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[22]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[22]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[23]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[23]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[23]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[24]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[24]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[24]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[25]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[25]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[25]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[26]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[26]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[26]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[27]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[27]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[27]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[28]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[28]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[28]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[29]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[29]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[29]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[30]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[30]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[30]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[31]                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[31]~_Duplicate_1                                                                                                                                        ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[31]                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_dqm[0]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[0]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_dqm[1]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[1]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_dqm[2]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[2]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_dqm[3]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[3]~output                                                                                                                                                                                            ; I                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                            ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                               ; Q                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_31                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                             ; OE               ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_31                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                ;                  ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[0]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[1]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[2]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[3]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[4]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[5]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[6]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[7]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[8]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[9]                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                              ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[10]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[11]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[12]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[13]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[14]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[15]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[16]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[16]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[17]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[17]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[18]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[18]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[19]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[19]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[20]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[20]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[21]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[21]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[22]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[22]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[23]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[23]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[24]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[24]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[25]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[25]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[26]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[26]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[27]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[27]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[28]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[28]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[29]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[29]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[30]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[30]~input                                                                                                                                                                                             ; O                ;                       ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[31]                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[31]~input                                                                                                                                                                                             ; O                ;                       ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                               ;
+-----------------------------+----------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity       ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SoC_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SoC_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 29435 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 29435 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 28721   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 702     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/CO503AdvancedEmbeddedSystems/Newfolder/JFEG_MPSOC/output_files/TopLevel.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 18,277 / 114,480 ( 16 % )    ;
;     -- Combinational with no register       ; 7693                         ;
;     -- Register only                        ; 1158                         ;
;     -- Combinational with a register        ; 9426                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 8828                         ;
;     -- 3 input functions                    ; 5788                         ;
;     -- <=2 input functions                  ; 2503                         ;
;     -- Register only                        ; 1158                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 15314                        ;
;     -- arithmetic mode                      ; 1805                         ;
;                                             ;                              ;
; Total registers*                            ; 10,703 / 117,053 ( 9 % )     ;
;     -- Dedicated logic registers            ; 10,584 / 114,480 ( 9 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,432 / 7,155 ( 20 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 58 / 529 ( 11 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; Global signals                              ; 20                           ;
; M9Ks                                        ; 81 / 432 ( 19 % )            ;
; Total block memory bits                     ; 365,056 / 3,981,312 ( 9 % )  ;
; Total block memory implementation bits      ; 746,496 / 3,981,312 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 24 / 532 ( 5 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global clocks                               ; 20 / 20 ( 100 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 10%              ;
; Peak interconnect usage (total/H/V)         ; 71% / 72% / 70%              ;
; Maximum fan-out                             ; 10075                        ;
; Highest non-global fan-out                  ; 570                          ;
; Total fan-out                               ; 102890                       ;
; Average fan-out                             ; 3.55                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 17823 / 114480 ( 16 % ) ; 454 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 7500                    ; 193                    ; 0                              ;
;     -- Register only                         ; 1144                    ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 9179                    ; 247                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 8634                    ; 194                    ; 0                              ;
;     -- 3 input functions                     ; 5583                    ; 205                    ; 0                              ;
;     -- <=2 input functions                   ; 2462                    ; 41                     ; 0                              ;
;     -- Register only                         ; 1144                    ; 14                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 14884                   ; 430                    ; 0                              ;
;     -- arithmetic mode                       ; 1795                    ; 10                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 10442                   ; 261                    ; 0                              ;
;     -- Dedicated logic registers             ; 10323 / 114480 ( 9 % )  ; 261 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1394 / 7155 ( 19 % )    ; 39 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 58                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 24 / 532 ( 5 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 365056                  ; 0                      ; 0                              ;
; Total RAM block bits                         ; 746496                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 81 / 432 ( 18 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 19 / 24 ( 79 % )        ; 1 / 24 ( 4 % )         ; 1 / 24 ( 4 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 1656                    ; 411                    ; 2                              ;
;     -- Registered Input Connections          ; 786                     ; 270                    ; 0                              ;
;     -- Output Connections                    ; 1015                    ; 1051                   ; 3                              ;
;     -- Registered Output Connections         ; 25                      ; 816                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 101476                  ; 3513                   ; 12                             ;
;     -- Registered Connections                ; 36686                   ; 2076                   ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 1216                    ; 1450                   ; 5                              ;
;     -- sld_hub:auto_hub                      ; 1450                    ; 12                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5                       ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 226                     ; 117                    ; 2                              ;
;     -- Output Ports                          ; 62                      ; 124                    ; 2                              ;
;     -- Bidir Ports                           ; 32                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 113                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 78                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 85                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; INPUT_CLOCK ; Y2    ; 2        ; 0            ; 36           ; 14           ; 10076                 ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                             ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+
; SDRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_31 ; -                   ;
; SDRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21 ; -                   ;
; SDRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20 ; -                   ;
; SDRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19 ; -                   ;
; SDRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18 ; -                   ;
; SDRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17 ; -                   ;
; SDRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16 ; -                   ;
; SDRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15 ; -                   ;
; SDRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14 ; -                   ;
; SDRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13 ; -                   ;
; SDRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12 ; -                   ;
; SDRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30 ; -                   ;
; SDRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11 ; -                   ;
; SDRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10 ; -                   ;
; SDRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9  ; -                   ;
; SDRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8  ; -                   ;
; SDRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7  ; -                   ;
; SDRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6  ; -                   ;
; SDRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5  ; -                   ;
; SDRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4  ; -                   ;
; SDRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3  ; -                   ;
; SDRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2  ; -                   ;
; SDRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29 ; -                   ;
; SDRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1  ; -                   ;
; SDRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe               ; -                   ;
; SDRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28 ; -                   ;
; SDRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27 ; -                   ;
; SDRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26 ; -                   ;
; SDRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25 ; -                   ;
; SDRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24 ; -                   ;
; SDRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23 ; -                   ;
; SDRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22 ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; SDRAM_DQ[11]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; SDRAM_ADDR[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; SDRAM_CKE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; SDRAM_ADDR[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; SDRAM_DQ[10]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; SDRAM_DQ[12]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; SDRAM_DQ[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; SDRAM_DQ[13]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; SDRAM_DQ[15]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; SDRAM_CLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; SDRAM_DQM[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; SDRAM_DQ[23]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; SDRAM_DQ[17]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; SDRAM_DQ[21]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; SDRAM_DQ[22]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; SDRAM_DQ[16]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; SDRAM_DQ[19]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; SDRAM_DQ[20]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; SDRAM_DQM[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; SDRAM_ADDR[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; SDRAM_DQ[18]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; SDRAM_DQ[26]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; SDRAM_DQ[27]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; SDRAM_DQ[28]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; SDRAM_BA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; SDRAM_ADDR[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; SDRAM_ADDR[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; SDRAM_DQ[25]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; SDRAM_DQ[29]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; SDRAM_CS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; SDRAM_DQ[31]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; SDRAM_DQM[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; SDRAM_DQ[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; SDRAM_DQ[30]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; SDRAM_DQ[24]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; SDRAM_RAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; SDRAM_BA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; SDRAM_ADDR[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; SDRAM_DQ[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; SDRAM_DQ[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; SDRAM_DQ[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; SDRAM_DQ[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; SDRAM_ADDR[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; SDRAM_WE_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; SDRAM_CAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; SDRAM_ADDR[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; SDRAM_DQ[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; SDRAM_DQ[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; SDRAM_DQ[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; SDRAM_DQM[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; SDRAM_ADDR[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; SDRAM_ADDR[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; INPUT_CLOCK                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; SDRAM_DQ[8]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; SDRAM_DQ[9]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; SDRAM_ADDR[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; SDRAM_ADDR[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; SDRAM_ADDR[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------+
; PLL Summary                                                                        ;
+-------------------------------+----------------------------------------------------+
; Name                          ; SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|pll7 ;
+-------------------------------+----------------------------------------------------+
; SDC pin name                  ; inst1|pll|sd1|pll7                                 ;
; PLL mode                      ; Normal                                             ;
; Compensate clock              ; clock0                                             ;
; Compensated input/output pins ; --                                                 ;
; Switchover type               ; --                                                 ;
; Input frequency 0             ; 50.0 MHz                                           ;
; Input frequency 1             ; --                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                           ;
; Nominal VCO frequency         ; 450.0 MHz                                          ;
; VCO post scale K counter      ; 2                                                  ;
; VCO frequency control         ; Auto                                               ;
; VCO phase shift step          ; 277 ps                                             ;
; VCO multiply                  ; --                                                 ;
; VCO divide                    ; --                                                 ;
; Freq min lock                 ; 33.34 MHz                                          ;
; Freq max lock                 ; 72.24 MHz                                          ;
; M VCO Tap                     ; 5                                                  ;
; M Initial                     ; 2                                                  ;
; M value                       ; 9                                                  ;
; N value                       ; 1                                                  ;
; Charge pump current           ; setting 1                                          ;
; Loop filter resistance        ; setting 27                                         ;
; Loop filter capacitance       ; setting 0                                          ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                               ;
; Bandwidth type                ; Medium                                             ;
; Real time reconfigurable      ; Off                                                ;
; Scan chain MIF file           ; --                                                 ;
; Preserve PLL counter order    ; Off                                                ;
; PLL location                  ; PLL_1                                              ;
; Inclk0 signal                 ; INPUT_CLOCK                                        ;
; Inclk1 signal                 ; --                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                      ;
; Inclk1 signal type            ; --                                                 ;
+-------------------------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; Name                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name              ;
+----------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -65 (-3611 ps) ; 5.00 (277 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; inst1|pll|sd1|pll7|clk[0] ;
+----------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TopLevel                                                                                                      ; 18277 (1)   ; 10584 (0)                 ; 119 (119)     ; 365056      ; 81   ; 24           ; 0       ; 12        ; 58   ; 0            ; 7693 (1)     ; 1158 (0)          ; 9426 (0)         ; |TopLevel                                                                                                                                                                                                                                                                                                      ;              ;
;    |SoC:inst1|                                                                                                 ; 17822 (0)   ; 10323 (0)                 ; 0 (0)         ; 365056      ; 81   ; 24           ; 0       ; 12        ; 0    ; 0            ; 7499 (0)     ; 1144 (0)          ; 9179 (0)         ; |TopLevel|SoC:inst1                                                                                                                                                                                                                                                                                            ;              ;
;       |SoC_addr_router:addr_router|                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SoC:inst1|SoC_addr_router:addr_router                                                                                                                                                                                                                                                                ;              ;
;       |SoC_addr_router_001:addr_router_001|                                                                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_addr_router_001:addr_router_001                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_002:addr_router_002|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_addr_router_002:addr_router_002                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_003:addr_router_003|                                                                    ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_addr_router_003:addr_router_003                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_004:addr_router_004|                                                                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_addr_router_004:addr_router_004                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_005:addr_router_005|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|SoC:inst1|SoC_addr_router_005:addr_router_005                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_006:addr_router_006|                                                                    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_addr_router_006:addr_router_006                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_007:addr_router_007|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_addr_router_007:addr_router_007                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_008:addr_router_008|                                                                    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_addr_router_008:addr_router_008                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_009:addr_router_009|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|SoC:inst1|SoC_addr_router_009:addr_router_009                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_010:addr_router_010|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|SoC:inst1|SoC_addr_router_010:addr_router_010                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router_011:addr_router_011|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|SoC:inst1|SoC_addr_router_011:addr_router_011                                                                                                                                                                                                                                                        ;              ;
;       |SoC_cmd_xbar_demux:cmd_xbar_demux|                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                          ;              ;
;       |SoC_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_002:cmd_xbar_demux_007|                                                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_002:cmd_xbar_demux_007                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_003:cmd_xbar_demux_003|                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_003:cmd_xbar_demux_003                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_003:cmd_xbar_demux_008|                                                              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_003:cmd_xbar_demux_008                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_004|                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_004                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_005|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_005                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_009|                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_009                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_010|                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_010                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_011|                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_011                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_demux_006:cmd_xbar_demux_006|                                                              ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_demux_006:cmd_xbar_demux_006                                                                                                                                                                                                                                                  ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_005|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_008|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_009|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_011|                                                                      ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_013|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_015|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_017|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_018|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_023|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_024|                                                                      ; 18 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 11 (8)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_025|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_026|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_032|                                                                      ; 53 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (42)      ; 1 (0)             ; 9 (6)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_033|                                                                      ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (47)      ; 1 (0)             ; 6 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_040|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (0)             ; 10 (7)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_041|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 1 (0)             ; 4 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_042|                                                                      ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (50)      ; 1 (0)             ; 4 (1)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_047|                                                                      ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (0)             ; 10 (7)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_048|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (43)      ; 0 (0)             ; 10 (7)           ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_049|                                                                      ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 0 (0)             ; 7 (4)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux|                                                                          ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 1 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                 ;              ;
;       |SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|                                                                  ; 399 (362)   ; 25 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (223)    ; 0 (0)             ; 151 (134)        ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 42 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 0 (0)             ; 17 (13)          ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                         ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                           ;              ;
;       |SoC_cpu_0:cpu_0|                                                                                        ; 1798 (1424) ; 1142 (958)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 628 (465)    ; 129 (86)          ; 1041 (873)       ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_9ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_9ng1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|                                                         ; 270 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_0_nios2_oci_break:the_SoC_cpu_0_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_break:the_SoC_cpu_0_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|                                                ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_2n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_2n72:auto_generated                              ;              ;
;          |SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_8dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_8dg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_9dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_9dg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_0_test_bench:the_SoC_cpu_0_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_test_bench:the_SoC_cpu_0_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_0:cpu_0|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_cpu_1:cpu_1|                                                                                        ; 1797 (1422) ; 1141 (957)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 628 (464)    ; 129 (86)          ; 1040 (872)       ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_ang1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_ang1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|                                                         ; 271 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|                      ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_1_nios2_oci_break:the_SoC_cpu_1_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_break:the_SoC_cpu_1_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|                                                ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_3n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_3n72:auto_generated                              ;              ;
;          |SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_adg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_adg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_bdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_bdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_1_test_bench:the_SoC_cpu_1_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_test_bench:the_SoC_cpu_1_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_1:cpu_1|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_cpu_2:cpu_2|                                                                                        ; 1793 (1418) ; 1141 (957)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 624 (460)    ; 128 (85)          ; 1041 (873)       ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_cng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram|altsyncram_cng1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|                                                         ; 271 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|                      ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_2_nios2_oci_break:the_SoC_cpu_2_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_break:the_SoC_cpu_2_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|                                                ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_4n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4n72:auto_generated                              ;              ;
;          |SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_cdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram|altsyncram_cdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_ddg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ddg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_2_test_bench:the_SoC_cpu_2_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_test_bench:the_SoC_cpu_2_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_2:cpu_2|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_cpu_3:cpu_3|                                                                                        ; 1797 (1419) ; 1141 (957)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 628 (462)    ; 129 (86)          ; 1040 (872)       ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_dng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram|altsyncram_dng1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|                                                         ; 272 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|                      ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_3_nios2_oci_break:the_SoC_cpu_3_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_break:the_SoC_cpu_3_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|                                                ; 56 (56)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_5n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_5n72:auto_generated                              ;              ;
;          |SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_edg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram|altsyncram_edg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_fdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram|altsyncram_fdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_3_test_bench:the_SoC_cpu_3_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_test_bench:the_SoC_cpu_3_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_3:cpu_3|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_cpu_4:cpu_4|                                                                                        ; 1787 (1412) ; 1141 (957)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 618 (454)    ; 131 (88)          ; 1038 (870)       ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_eng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram|altsyncram_eng1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|                                                         ; 271 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|                      ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_4_nios2_oci_break:the_SoC_cpu_4_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_break:the_SoC_cpu_4_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|                                                ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_6n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6n72:auto_generated                              ;              ;
;          |SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_gdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram|altsyncram_gdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_hdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_4_test_bench:the_SoC_cpu_4_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_test_bench:the_SoC_cpu_4_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_4:cpu_4|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_cpu_5:cpu_5|                                                                                        ; 1786 (1410) ; 1141 (957)                ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 617 (452)    ; 131 (88)          ; 1038 (870)       ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5                                                                                                                                                                                                                                                                            ;              ;
;          |SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                        ;              ;
;          |SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                         ;              ;
;                |altsyncram_fng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram|altsyncram_fng1:auto_generated                                                                                                                                                                          ;              ;
;          |SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell                                                                                                                                                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                             ;              ;
;                |mult_add_75u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                             ;              ;
;                |mult_add_95u2:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated                                                                                                                                                                ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                        ;              ;
;          |SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|                                                         ; 271 (28)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 43 (0)            ; 168 (28)         ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|                      ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper                                                                                                                                                    ;              ;
;                |SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk                                                                          ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                     ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                     ;              ;
;                |SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                            ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy                                                                                             ;              ;
;             |SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|                                        ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg                                                                                                                                                                      ;              ;
;             |SoC_cpu_5_nios2_oci_break:the_SoC_cpu_5_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_break:the_SoC_cpu_5_nios2_oci_break                                                                                                                                                                        ;              ;
;             |SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug                                                                                                                                                                        ;              ;
;             |SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|                                                ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 44 (44)          ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem                                                                                                                                                                              ;              ;
;                |SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component                                                                                       ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                             ;              ;
;                      |altsyncram_7n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_7n72:auto_generated                              ;              ;
;          |SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_idg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram|altsyncram_idg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_jdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram|altsyncram_jdg1:auto_generated                                                                                                                                                        ;              ;
;          |SoC_cpu_5_test_bench:the_SoC_cpu_5_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_test_bench:the_SoC_cpu_5_test_bench                                                                                                                                                                                                                              ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|lpm_add_sub:Add8                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_cpu_5:cpu_5|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                ;              ;
;       |SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|                                                              ; 136 (0)     ; 61 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 61 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2                                                                                                                                                                                                                                                  ;              ;
;          |SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|                                ; 136 (110)   ; 61 (41)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (69)      ; 0 (0)             ; 61 (41)          ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                             ;              ;
;             |SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo                                                                                                                         ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                ;              ;
;                   |scfifo_7241:auto_generated|                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated                                                                     ;              ;
;                      |a_dpfifo_e841:dpfifo|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo                                                ;              ;
;                         |a_fefifo_b6f:fifo_state|                                                              ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state                        ;              ;
;                            |cntr_do7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|cntr_do7:count_usedw   ;              ;
;                         |cntr_1ob:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:rd_ptr_count                          ;              ;
;                         |cntr_1ob:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:wr_ptr                                ;              ;
;                         |dpram_f611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram                             ;              ;
;                            |altsyncram_m3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1 ;              ;
;       |SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|                                                              ; 136 (0)     ; 61 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 61 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2                                                                                                                                                                                                                                                  ;              ;
;          |SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|                                ; 136 (110)   ; 61 (41)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (69)      ; 0 (0)             ; 61 (41)          ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                             ;              ;
;             |SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo                                                                                                                         ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                ;              ;
;                   |scfifo_7241:auto_generated|                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated                                                                     ;              ;
;                      |a_dpfifo_e841:dpfifo|                                                                    ; 26 (1)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo                                                ;              ;
;                         |a_fefifo_b6f:fifo_state|                                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state                        ;              ;
;                            |cntr_do7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|cntr_do7:count_usedw   ;              ;
;                         |cntr_1ob:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:rd_ptr_count                          ;              ;
;                         |cntr_1ob:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:wr_ptr                                ;              ;
;                         |dpram_f611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram                             ;              ;
;                            |altsyncram_m3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1 ;              ;
;       |SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|                                                              ; 136 (0)     ; 61 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 61 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2                                                                                                                                                                                                                                                  ;              ;
;          |SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|                                ; 136 (110)   ; 61 (41)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (69)      ; 0 (0)             ; 61 (41)          ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                             ;              ;
;             |SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo                                                                                                                         ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                ;              ;
;                   |scfifo_7241:auto_generated|                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated                                                                     ;              ;
;                      |a_dpfifo_e841:dpfifo|                                                                    ; 26 (1)      ; 20 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo                                                ;              ;
;                         |a_fefifo_b6f:fifo_state|                                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state                        ;              ;
;                            |cntr_do7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|cntr_do7:count_usedw   ;              ;
;                         |cntr_1ob:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:rd_ptr_count                          ;              ;
;                         |cntr_1ob:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|cntr_1ob:wr_ptr                                ;              ;
;                         |dpram_f611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram                             ;              ;
;                            |altsyncram_m3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1 ;              ;
;       |SoC_fifo_stage1_to_4:fifo_stage1_to_4|                                                                  ; 102 (0)     ; 45 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 45 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|                                  ; 102 (87)    ; 45 (34)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (53)      ; 0 (0)             ; 45 (34)          ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|                                                ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_i041:auto_generated|                                                                 ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated                                                                             ;              ;
;                      |a_dpfifo_p641:dpfifo|                                                                    ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo                                                        ;              ;
;                         |a_fefifo_m4f:fifo_state|                                                              ; 9 (6)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state                                ;              ;
;                            |cntr_ao7:count_usedw|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|cntr_ao7:count_usedw           ;              ;
;                         |cntr_unb:rd_ptr_count|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|cntr_unb:rd_ptr_count                                  ;              ;
;                         |cntr_unb:wr_ptr|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|cntr_unb:wr_ptr                                        ;              ;
;                         |dpram_c611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram                                     ;              ;
;                            |altsyncram_g3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram|altsyncram_g3k1:altsyncram1         ;              ;
;       |SoC_fifo_stage1_to_4:fifo_stage1_to_5|                                                                  ; 101 (0)     ; 45 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 45 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|                                  ; 101 (86)    ; 45 (34)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (52)      ; 0 (0)             ; 45 (34)          ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|                                                ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_i041:auto_generated|                                                                 ; 15 (0)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated                                                                             ;              ;
;                      |a_dpfifo_p641:dpfifo|                                                                    ; 15 (1)      ; 11 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 11 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo                                                        ;              ;
;                         |a_fefifo_m4f:fifo_state|                                                              ; 8 (5)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (2)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state                                ;              ;
;                            |cntr_ao7:count_usedw|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|cntr_ao7:count_usedw           ;              ;
;                         |cntr_unb:rd_ptr_count|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|cntr_unb:rd_ptr_count                                  ;              ;
;                         |cntr_unb:wr_ptr|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|cntr_unb:wr_ptr                                        ;              ;
;                         |dpram_c611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram                                     ;              ;
;                            |altsyncram_g3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram|altsyncram_g3k1:altsyncram1         ;              ;
;       |SoC_fifo_stage1_to_6:fifo_stage1_to_6|                                                                  ; 158 (0)     ; 73 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|                                  ; 158 (123)   ; 73 (47)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (76)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|                                                ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_f241:auto_generated|                                                                 ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated                                                                             ;              ;
;                      |a_dpfifo_m841:dpfifo|                                                                    ; 35 (0)      ; 26 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo                                                        ;              ;
;                         |a_fefifo_08f:fifo_state|                                                              ; 19 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state                                ;              ;
;                            |cntr_fo7:count_usedw|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw           ;              ;
;                         |cntr_3ob:rd_ptr_count|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|cntr_3ob:rd_ptr_count                                  ;              ;
;                         |cntr_3ob:wr_ptr|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|cntr_3ob:wr_ptr                                        ;              ;
;                         |dpram_4511:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|dpram_4511:FIFOram                                     ;              ;
;                            |altsyncram_q0k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|dpram_4511:FIFOram|altsyncram_q0k1:altsyncram1         ;              ;
;       |SoC_fifo_stage2_to_3:fifo_stage2_to_3|                                                                  ; 157 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|                                  ; 157 (123)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (76)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|                                                ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_s341:auto_generated|                                                                 ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                             ;              ;
;                      |a_dpfifo_3a41:dpfifo|                                                                    ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                        ;              ;
;                         |a_fefifo_08f:fifo_state|                                                              ; 18 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                ;              ;
;                            |cntr_fo7:count_usedw|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw           ;              ;
;                         |cntr_3ob:rd_ptr_count|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                  ;              ;
;                         |cntr_3ob:wr_ptr|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                        ;              ;
;                         |dpram_h611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram                                     ;              ;
;                            |altsyncram_q3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1         ;              ;
;       |SoC_fifo_stage2_to_3:fifo_stage3_to_4|                                                                  ; 157 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|                                  ; 157 (123)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (76)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|                                                ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_s341:auto_generated|                                                                 ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                             ;              ;
;                      |a_dpfifo_3a41:dpfifo|                                                                    ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                        ;              ;
;                         |a_fefifo_08f:fifo_state|                                                              ; 18 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                ;              ;
;                            |cntr_fo7:count_usedw|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw           ;              ;
;                         |cntr_3ob:rd_ptr_count|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                  ;              ;
;                         |cntr_3ob:wr_ptr|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                        ;              ;
;                         |dpram_h611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram                                     ;              ;
;                            |altsyncram_q3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1         ;              ;
;       |SoC_fifo_stage2_to_3:fifo_stage4_to_5|                                                                  ; 157 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|                                  ; 157 (123)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (76)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|                                                ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_s341:auto_generated|                                                                 ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                             ;              ;
;                      |a_dpfifo_3a41:dpfifo|                                                                    ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                        ;              ;
;                         |a_fefifo_08f:fifo_state|                                                              ; 18 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                ;              ;
;                            |cntr_fo7:count_usedw|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw           ;              ;
;                         |cntr_3ob:rd_ptr_count|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                  ;              ;
;                         |cntr_3ob:wr_ptr|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                        ;              ;
;                         |dpram_h611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram                                     ;              ;
;                            |altsyncram_q3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1         ;              ;
;       |SoC_fifo_stage2_to_3:fifo_stage5_to_6|                                                                  ; 157 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6                                                                                                                                                                                                                                                      ;              ;
;          |SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|                                  ; 157 (123)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (76)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                   ;              ;
;             |SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|                                                ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo                                                                                                                                 ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                        ;              ;
;                   |scfifo_s341:auto_generated|                                                                 ; 34 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                             ;              ;
;                      |a_dpfifo_3a41:dpfifo|                                                                    ; 34 (1)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 26 (0)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                        ;              ;
;                         |a_fefifo_08f:fifo_state|                                                              ; 17 (9)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                ;              ;
;                            |cntr_fo7:count_usedw|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw           ;              ;
;                         |cntr_3ob:rd_ptr_count|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                  ;              ;
;                         |cntr_3ob:wr_ptr|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                        ;              ;
;                         |dpram_h611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram                                     ;              ;
;                            |altsyncram_q3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1         ;              ;
;       |SoC_id_router_001:id_router_001|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_id_router_001:id_router_001                                                                                                                                                                                                                                                            ;              ;
;       |SoC_instruction_mem_1:instruction_mem_1|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_1:instruction_mem_1                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|altsyncram:the_altsyncram                                                                                                                                                                                                                          ;              ;
;             |altsyncram_umc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|altsyncram:the_altsyncram|altsyncram_umc1:auto_generated                                                                                                                                                                                           ;              ;
;       |SoC_instruction_mem_2:instruction_mem_2|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_2:instruction_mem_2                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|altsyncram:the_altsyncram                                                                                                                                                                                                                          ;              ;
;             |altsyncram_vmc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|altsyncram:the_altsyncram|altsyncram_vmc1:auto_generated                                                                                                                                                                                           ;              ;
;       |SoC_instruction_mem_3:instruction_mem_3|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_3:instruction_mem_3                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|altsyncram:the_altsyncram                                                                                                                                                                                                                          ;              ;
;             |altsyncram_0nc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|altsyncram:the_altsyncram|altsyncram_0nc1:auto_generated                                                                                                                                                                                           ;              ;
;       |SoC_instruction_mem_4:instruction_mem_4|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_4:instruction_mem_4                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|altsyncram:the_altsyncram                                                                                                                                                                                                                          ;              ;
;             |altsyncram_1nc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|altsyncram:the_altsyncram|altsyncram_1nc1:auto_generated                                                                                                                                                                                           ;              ;
;       |SoC_instruction_mem_5:instruction_mem_5|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_5:instruction_mem_5                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|altsyncram:the_altsyncram                                                                                                                                                                                                                          ;              ;
;             |altsyncram_2nc1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|altsyncram:the_altsyncram|altsyncram_2nc1:auto_generated                                                                                                                                                                                           ;              ;
;       |SoC_jtag_uart_0:jtag_uart_0|                                                                            ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_jtag_uart_0:jtag_uart_1|                                                                            ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_jtag_uart_0:jtag_uart_2|                                                                            ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_jtag_uart_0:jtag_uart_3|                                                                            ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_jtag_uart_0:jtag_uart_4|                                                                            ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_jtag_uart_0:jtag_uart_5|                                                                            ; 161 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (17)      ; 17 (2)            ; 98 (20)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5                                                                                                                                                                                                                                                                ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                              ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |TopLevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                            ;              ;
;       |SoC_pll:pll|                                                                                            ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 6 (4)            ; |TopLevel|SoC:inst1|SoC_pll:pll                                                                                                                                                                                                                                                                                ;              ;
;          |SoC_pll_altpll_t942:sd1|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1                                                                                                                                                                                                                                                        ;              ;
;          |SoC_pll_stdsync_sv6:stdsync2|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|SoC_pll:pll|SoC_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                   ;              ;
;             |SoC_pll_dffpipe_l2c:dffpipe3|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_pll:pll|SoC_pll_stdsync_sv6:stdsync2|SoC_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_005|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_008|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_008                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_009|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_009                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_011|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_011                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_013|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_013                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_015|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_015                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_017|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_017                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_018|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_018                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_023|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_023                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_024|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_024                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_025|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_025                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_026|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_026                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_032|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_032                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_033|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_033                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_040|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_040                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_041|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_041                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_042|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_042                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_047|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_047                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_048|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_048                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_049|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_049                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                          ;              ;
;       |SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001                                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux:rsp_xbar_mux|                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                  ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 73 (73)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                                  ; 156 (156)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 56 (56)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_002:rsp_xbar_mux_007|                                                                  ; 138 (138)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 53 (53)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_002:rsp_xbar_mux_007                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_003|                                                                  ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 65 (65)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_003                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_008|                                                                  ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 58 (58)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_008                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_004:rsp_xbar_mux_004|                                                                  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_004:rsp_xbar_mux_004                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_004:rsp_xbar_mux_005|                                                                  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_004:rsp_xbar_mux_005                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_004:rsp_xbar_mux_009|                                                                  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_004:rsp_xbar_mux_009                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_004:rsp_xbar_mux_010|                                                                  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_004:rsp_xbar_mux_010                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_004:rsp_xbar_mux_011|                                                                  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_004:rsp_xbar_mux_011                                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux_006:rsp_xbar_mux_006|                                                                  ; 196 (196)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (131)    ; 0 (0)             ; 65 (65)          ; |TopLevel|SoC:inst1|SoC_rsp_xbar_mux_006:rsp_xbar_mux_006                                                                                                                                                                                                                                                      ;              ;
;       |SoC_sdram_controller:sdram_controller|                                                                  ; 458 (291)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (169)    ; 64 (2)            ; 220 (96)         ; |TopLevel|SoC:inst1|SoC_sdram_controller:sdram_controller                                                                                                                                                                                                                                                      ;              ;
;          |SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|                 ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 62 (62)           ; 128 (128)        ; |TopLevel|SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module                                                                                                                                                                  ;              ;
;       |SoC_timer_0:timer_0|                                                                                    ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_0                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_timer_0:timer_1|                                                                                    ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_1                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_timer_0:timer_2|                                                                                    ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_2                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_timer_0:timer_3|                                                                                    ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_3                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_timer_0:timer_4|                                                                                    ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_4                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_timer_0:timer_5|                                                                                    ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SoC:inst1|SoC_timer_0:timer_5                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:fifo_0_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_0_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:fifo_1_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_1_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:fifo_1_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_1_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:fifo_2_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_2_stage1_to_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:fifo_2_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_2_stage1_to_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_4_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_4_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_4_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_4_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_5_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_5_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_5_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_5_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage2_to_3_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage2_to_3_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage2_to_3_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage2_to_3_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage3_to_4_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage3_to_4_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage3_to_4_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage3_to_4_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage4_to_5_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage4_to_5_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:fifo_stage5_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage5_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:fifo_stage5_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:fifo_stage5_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:instruction_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:instruction_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:instruction_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:instruction_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:instruction_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:instruction_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:instruction_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:instruction_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:instruction_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:instruction_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_2_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_2_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_3_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_3_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_4_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_4_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_5_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_5_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 58 (58)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 43 (43)          ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_avalon_sc_fifo:timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_4_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_4_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_translator:cpu_0_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:cpu_1_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:cpu_2_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_2_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:cpu_3_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_3_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:cpu_4_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_4_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:cpu_5_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_master_translator:cpu_5_data_master_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:fifo_0_stage1_to_2_out_translator_avalon_universal_slave_0_agent|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_0_stage1_to_2_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:fifo_1_stage1_to_2_out_translator_avalon_universal_slave_0_agent|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_1_stage1_to_2_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:fifo_2_stage1_to_2_out_translator_avalon_universal_slave_0_agent|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_2_stage1_to_2_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_4_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_4_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_5_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_5_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent|                ; 12 (4)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 7 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|               ; 14 (6)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 0 (0)             ; 7 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage2_to_3_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage2_to_3_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage3_to_4_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage3_to_4_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage4_to_5_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage4_to_5_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:fifo_stage5_to_6_out_translator_avalon_universal_slave_0_agent|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:fifo_stage5_to_6_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:instruction_mem_1_s1_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:instruction_mem_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:instruction_mem_2_s1_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:instruction_mem_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:instruction_mem_3_s1_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:instruction_mem_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:instruction_mem_4_s1_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:instruction_mem_4_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:instruction_mem_5_s1_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:instruction_mem_5_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|                ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SoC:inst1|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:cpu_1_jtag_debug_module_translator|                                      ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_1_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:cpu_2_jtag_debug_module_translator|                                      ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_2_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:cpu_3_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_3_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:cpu_4_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_4_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_0_stage1_to_2_in_csr_translator|                                    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_in_csr_translator                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:fifo_0_stage1_to_2_in_translator|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_in_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:fifo_0_stage1_to_2_out_translator|                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_out_translator                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:fifo_1_stage1_to_2_in_csr_translator|                                    ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_1_stage1_to_2_in_csr_translator                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:fifo_1_stage1_to_2_in_translator|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_1_stage1_to_2_in_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:fifo_1_stage1_to_2_out_translator|                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_1_stage1_to_2_out_translator                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:fifo_2_stage1_to_2_in_csr_translator|                                    ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_2_stage1_to_2_in_csr_translator                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:fifo_2_stage1_to_2_in_translator|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_2_stage1_to_2_in_translator                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:fifo_2_stage1_to_2_out_translator|                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_2_stage1_to_2_out_translator                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_4_in_csr_translator|                                      ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_4_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_4_in_translator|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_4_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_4_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_4_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_5_in_csr_translator|                                      ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_5_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_5_in_translator|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_5_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_5_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_5_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_6_in_csr_translator|                                      ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_6_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_6_in_translator|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_6_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage1_to_6_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_6_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage2_to_3_in_csr_translator|                                      ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage2_to_3_in_translator|                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage2_to_3_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage3_to_4_in_csr_translator|                                      ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage3_to_4_in_translator|                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage3_to_4_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage4_to_5_in_csr_translator|                                      ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage4_to_5_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage4_to_5_in_translator|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage4_to_5_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage4_to_5_out_translator|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage4_to_5_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:fifo_stage5_to_6_in_csr_translator|                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage5_to_6_in_csr_translator                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:fifo_stage5_to_6_in_translator|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage5_to_6_in_translator                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:fifo_stage5_to_6_out_translator|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:fifo_stage5_to_6_out_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:instruction_mem_1_s1_translator|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:instruction_mem_1_s1_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:instruction_mem_2_s1_translator|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:instruction_mem_2_s1_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:instruction_mem_3_s1_translator|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:instruction_mem_3_s1_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:instruction_mem_4_s1_translator|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:instruction_mem_4_s1_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:instruction_mem_5_s1_translator|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:instruction_mem_5_s1_translator                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 19 (19)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator|                                ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:pll_pll_slave_translator|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:timer_1_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:timer_2_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_2_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:timer_3_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_3_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:timer_4_s1_translator|                                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_4_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:timer_5_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SoC:inst1|altera_merlin_slave_translator:timer_5_s1_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                              ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (11)          ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_traffic_limiter:limiter_002|                                                              ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_traffic_limiter:limiter_003|                                                              ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_003                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_traffic_limiter:limiter_004|                                                              ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_004                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_traffic_limiter:limiter_005|                                                              ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_005                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                  ; 14 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |TopLevel|SoC:inst1|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                          ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SoC:inst1|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                          ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SoC:inst1|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                          ; 38 (38)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |TopLevel|SoC:inst1|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                              ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 39 (39)          ; |TopLevel|SoC:inst1|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_002|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_003|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_004|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_004                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_005|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_005                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_006|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_006                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_007|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_007                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_008|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_008                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_009|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_009                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_010|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_010                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_011|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_011                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_012|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_012                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_012|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_013|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_013                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_013|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_014|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_014                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_014|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller_015|                                                             ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 4 (2)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_015                                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller_015|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ;              ;
;       |altera_reset_controller:rst_controller|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                     ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                          ; 454 (1)     ; 261 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (1)      ; 14 (0)            ; 247 (0)          ; |TopLevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 453 (401)   ; 261 (231)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (170)    ; 14 (14)           ; 247 (220)        ; |TopLevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |TopLevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TopLevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                              ;              ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SDRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; INPUT_CLOCK    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SDRAM_DQ[31]        ;                   ;         ;
; SDRAM_DQ[30]        ;                   ;         ;
; SDRAM_DQ[29]        ;                   ;         ;
; SDRAM_DQ[28]        ;                   ;         ;
; SDRAM_DQ[27]        ;                   ;         ;
; SDRAM_DQ[26]        ;                   ;         ;
; SDRAM_DQ[25]        ;                   ;         ;
; SDRAM_DQ[24]        ;                   ;         ;
; SDRAM_DQ[23]        ;                   ;         ;
; SDRAM_DQ[22]        ;                   ;         ;
; SDRAM_DQ[21]        ;                   ;         ;
; SDRAM_DQ[20]        ;                   ;         ;
; SDRAM_DQ[19]        ;                   ;         ;
; SDRAM_DQ[18]        ;                   ;         ;
; SDRAM_DQ[17]        ;                   ;         ;
; SDRAM_DQ[16]        ;                   ;         ;
; SDRAM_DQ[15]        ;                   ;         ;
; SDRAM_DQ[14]        ;                   ;         ;
; SDRAM_DQ[13]        ;                   ;         ;
; SDRAM_DQ[12]        ;                   ;         ;
; SDRAM_DQ[11]        ;                   ;         ;
; SDRAM_DQ[10]        ;                   ;         ;
; SDRAM_DQ[9]         ;                   ;         ;
; SDRAM_DQ[8]         ;                   ;         ;
; SDRAM_DQ[7]         ;                   ;         ;
; SDRAM_DQ[6]         ;                   ;         ;
; SDRAM_DQ[5]         ;                   ;         ;
; SDRAM_DQ[4]         ;                   ;         ;
; SDRAM_DQ[3]         ;                   ;         ;
; SDRAM_DQ[2]         ;                   ;         ;
; SDRAM_DQ[1]         ;                   ;         ;
; SDRAM_DQ[0]         ;                   ;         ;
; INPUT_CLOCK         ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                       ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; INPUT_CLOCK                                                                                                                                                                                                                                                                                ; PIN_Y2                ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INPUT_CLOCK                                                                                                                                                                                                                                                                                ; PIN_Y2                ; 10029   ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X62_Y38_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X61_Y38_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X59_Y39_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X59_Y39_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X61_Y43_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X61_Y43_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X55_Y36_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X55_Y36_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X68_Y38_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X68_Y38_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X68_Y32_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X68_Y32_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X55_Y34_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X56_Y29_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X55_Y30_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|src_data[46]                                                                                                                                                                                                                                   ; LCCOMB_X53_Y26_N10    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X55_Y30_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X83_Y32_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X83_Y32_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X59_Y47_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|update_grant~0                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X80_Y43_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X80_Y43_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X82_Y42_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|src_data[46]                                                                                                                                                                                                                                   ; LCCOMB_X79_Y45_N10    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X82_Y42_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X72_Y40_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X73_Y40_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X70_Y40_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|src_data[46]                                                                                                                                                                                                                                   ; LCCOMB_X69_Y43_N26    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X70_Y40_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X60_Y44_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X60_Y44_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X40_Y39_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X40_Y39_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X45_Y38_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|src_data[46]                                                                                                                                                                                                                                   ; LCCOMB_X45_Y38_N14    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X46_Y38_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X59_Y52_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X59_Y52_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X49_Y44_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X49_Y44_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X56_Y38_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|src_data[46]                                                                                                                                                                                                                                   ; LCCOMB_X52_Y38_N8     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|update_grant~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y38_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                 ; LCCOMB_X67_Y26_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                       ; LCCOMB_X65_Y25_N0     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                     ; LCCOMB_X67_Y26_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[11]~0                                                                                                                                                                                        ; LCCOMB_X56_Y37_N6     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                             ; LCCOMB_X69_Y28_N28    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y36_N18    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X67_Y25_N14    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y34_N26    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y30_N12    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X66_Y29_N31        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y29_N30    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y31_N30    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X67_Y28_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X66_Y34_N0     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X68_Y30_N27        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X57_Y32_N5         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X58_Y36_N23        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_status_reg_pie~0                                                                                                                                                                                                                                               ; LCCOMB_X67_Y28_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X63_Y30_N29        ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~2                                                                                                                                               ; LCCOMB_X67_Y28_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jxuir                                                          ; FF_X57_Y22_N19        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X59_Y22_N24    ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X57_Y22_N16    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~1                                         ; LCCOMB_X57_Y22_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X57_Y22_N12    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X57_Y22_N10    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X57_Y22_N9         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[12]~13                                                            ; LCCOMB_X60_Y21_N24    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[21]~21                                                            ; LCCOMB_X60_Y21_N2     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[37]~29                                                            ; LCCOMB_X60_Y21_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X60_Y21_N28    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X58_Y21_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                            ; LCCOMB_X66_Y24_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X62_Y22_N17        ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonDReg[0]~10                                                                                                                                                      ; LCCOMB_X57_Y22_N6     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X63_Y23_N3         ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|comb~1                                                                                                                                                             ; LCCOMB_X66_Y24_N22    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|W_stall~1                                                                                                                                                                                                                                                        ; LCCOMB_X67_Y28_N6     ; 564     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|clr_break_line                                                                                                                                                                                                                                                   ; FF_X60_Y25_N19        ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X65_Y29_N9         ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                           ; LCCOMB_X67_Y25_N2     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X67_Y24_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X67_Y24_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                      ; LCCOMB_X65_Y26_N4     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                            ; LCCOMB_X60_Y26_N8     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y26_N8     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y30_N12    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X73_Y38_N8     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X79_Y33_N26    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X79_Y33_N12    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X70_Y35_N1         ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X70_Y35_N0     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X70_Y35_N28    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X72_Y36_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X70_Y35_N8     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X74_Y32_N27        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X74_Y31_N17        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X80_Y30_N17        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_status_reg_pie~2                                                                                                                                                                                                                                               ; LCCOMB_X80_Y34_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X80_Y33_N23        ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X70_Y36_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jxuir                                                          ; FF_X73_Y51_N25        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X74_Y53_N10    ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X72_Y53_N16    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X72_Y53_N12    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X72_Y53_N18    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X73_Y51_N23        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[26]~21                                                            ; LCCOMB_X75_Y41_N22    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[37]~29                                                            ; LCCOMB_X75_Y41_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[6]~13                                                             ; LCCOMB_X75_Y41_N28    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X72_Y51_N24    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X73_Y51_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                                                            ; LCCOMB_X69_Y41_N22    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X75_Y51_N25        ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; LCCOMB_X74_Y53_N0     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonDReg[27]~20                                                                                                                                                     ; LCCOMB_X74_Y53_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X74_Y53_N27        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|comb~1                                                                                                                                                             ; LCCOMB_X69_Y44_N18    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|W_stall~2                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y36_N4     ; 569     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X67_Y41_N1         ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                           ; LCCOMB_X72_Y39_N10    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X81_Y38_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X81_Y38_N16    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                      ; LCCOMB_X77_Y39_N26    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_wraddress_nxt[6]~2                                                                                                                                                                                                                                        ; LCCOMB_X81_Y35_N26    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y39_N8     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y38_N10    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X35_Y29_N18    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y29_N0     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y29_N6     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X32_Y35_N19        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y35_N18    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y39_N24    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X33_Y30_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y35_N16    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X36_Y35_N19        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X35_Y35_N11        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X32_Y38_N15        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_status_reg_pie~0                                                                                                                                                                                                                                               ; LCCOMB_X36_Y32_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X35_Y29_N1         ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X36_Y32_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jxuir                                                          ; FF_X47_Y48_N29        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X49_Y47_N16    ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X48_Y50_N16    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X48_Y50_N20    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X48_Y50_N10    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X47_Y48_N11        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[29]~21                                                            ; LCCOMB_X49_Y48_N18    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[37]~29                                                            ; LCCOMB_X46_Y47_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[6]~13                                                             ; LCCOMB_X48_Y46_N2     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X48_Y46_N18    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X47_Y48_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                                                            ; LCCOMB_X42_Y47_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X49_Y51_N9         ; 95      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; LCCOMB_X49_Y47_N10    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonDReg[27]~20                                                                                                                                                     ; LCCOMB_X49_Y47_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X49_Y47_N1         ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|comb~1                                                                                                                                                             ; LCCOMB_X42_Y46_N28    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|W_stall~1                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y32_N30    ; 564     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X41_Y46_N17        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                           ; LCCOMB_X39_Y37_N10    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X39_Y32_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X39_Y32_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                      ; LCCOMB_X36_Y32_N16    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_wraddress_nxt[6]~2                                                                                                                                                                                                                                        ; LCCOMB_X36_Y32_N8     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y32_N6     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y40_N24    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X55_Y46_N4     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y40_N12    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y46_N24    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X50_Y45_N21        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y45_N20    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y45_N26    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X53_Y48_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y45_N8     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X57_Y42_N17        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X54_Y48_N19        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X58_Y40_N29        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_status_reg_pie~0                                                                                                                                                                                                                                               ; LCCOMB_X54_Y46_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X53_Y46_N11        ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~2                                                                                                                                               ; LCCOMB_X53_Y48_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jxuir                                                          ; FF_X31_Y41_N29        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X35_Y41_N0     ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X31_Y41_N26    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X31_Y41_N22    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X31_Y41_N20    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X31_Y41_N11        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[12]~13                                                            ; LCCOMB_X34_Y40_N0     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[28]~21                                                            ; LCCOMB_X35_Y39_N24    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[36]~29                                                            ; LCCOMB_X35_Y39_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X33_Y41_N8     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X31_Y41_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                                                            ; LCCOMB_X38_Y42_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X41_Y40_N9         ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; LCCOMB_X31_Y41_N16    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonDReg[27]~20                                                                                                                                                     ; LCCOMB_X31_Y41_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X31_Y41_N31        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|comb~2                                                                                                                                                             ; LCCOMB_X43_Y42_N8     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|W_stall~4                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y48_N16    ; 563     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X47_Y43_N23        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                           ; LCCOMB_X55_Y37_N24    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X53_Y37_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X53_Y48_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                      ; LCCOMB_X53_Y48_N14    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_wraddress_nxt[6]~2                                                                                                                                                                                                                                        ; LCCOMB_X53_Y48_N30    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y48_N20    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y46_N8     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X81_Y50_N4     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X74_Y50_N16    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y50_N28    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X80_Y45_N23        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X80_Y45_N22    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X76_Y40_N16    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X82_Y45_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X76_Y42_N28    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X81_Y45_N11        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X75_Y47_N21        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X68_Y46_N13        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_status_reg_pie~2                                                                                                                                                                                                                                               ; LCCOMB_X80_Y50_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X79_Y50_N17        ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X82_Y45_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jxuir                                                          ; FF_X84_Y35_N5         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X86_Y37_N8     ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X84_Y35_N10    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X84_Y35_N22    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X84_Y35_N20    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X84_Y35_N3         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[1]~13                                                             ; LCCOMB_X85_Y36_N20    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[26]~21                                                            ; LCCOMB_X85_Y36_N4     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[37]~29                                                            ; LCCOMB_X85_Y36_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X85_Y36_N10    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X84_Y35_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                            ; LCCOMB_X83_Y36_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X88_Y37_N1         ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; LCCOMB_X84_Y35_N24    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonDReg[27]~19                                                                                                                                                     ; LCCOMB_X84_Y35_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X84_Y35_N15        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|comb~1                                                                                                                                                             ; LCCOMB_X83_Y36_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|W_stall~3                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y45_N18    ; 570     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X81_Y43_N19        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                           ; LCCOMB_X81_Y50_N28    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X81_Y49_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X81_Y49_N28    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                      ; LCCOMB_X81_Y47_N22    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_wraddress_nxt[6]~2                                                                                                                                                                                                                                        ; LCCOMB_X81_Y47_N14    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X81_Y47_N10    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|Add12~5                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y23_N2     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; LCCOMB_X54_Y24_N18    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y26_N4     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_M                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y23_N6     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[4]                                                                                                                                                                                                                                                          ; FF_X46_Y23_N23        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|Equal184~0                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y23_N22    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|Equal2~0                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y25_N26    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ienable_reg_irq16~1                                                                                                                                                                                                                                            ; LCCOMB_X52_Y23_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ld_align_sh8                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y25_N18    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_stall                                                                                                                                                                                                                                                      ; FF_X53_Y25_N15        ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_stall_d3                                                                                                                                                                                                                                                   ; FF_X40_Y26_N25        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_rot_rn[3]                                                                                                                                                                                                                                                      ; FF_X42_Y23_N7         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_status_reg_pie~0                                                                                                                                                                                                                                               ; LCCOMB_X52_Y23_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_wr_dst_reg                                                                                                                                                                                                                                                     ; FF_X43_Y23_N3         ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X52_Y23_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jxuir                                                          ; FF_X83_Y26_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X82_Y26_N8     ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X81_Y28_N24    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X79_Y27_N20    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X79_Y27_N10    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|update_jdo_strobe                                              ; FF_X83_Y26_N9         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[22]~21                                                            ; LCCOMB_X81_Y27_N30    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[37]~29                                                            ; LCCOMB_X81_Y27_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[8]~13                                                             ; LCCOMB_X81_Y27_N12    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; LCCOMB_X81_Y27_N16    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_uir~0                                                               ; LCCOMB_X83_Y26_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                                                            ; LCCOMB_X76_Y27_N22    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|resetrequest                                                                                                                                                 ; FF_X82_Y29_N25        ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; LCCOMB_X81_Y28_N12    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonDReg[27]~20                                                                                                                                                     ; LCCOMB_X81_Y26_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonWr                                                                                                                                                              ; FF_X81_Y28_N15        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|comb~1                                                                                                                                                             ; LCCOMB_X56_Y30_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|W_stall~1                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y23_N10    ; 563     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_readdatavalid_d1                                                                                                                                                                                                                                               ; FF_X54_Y29_N19        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                           ; LCCOMB_X54_Y24_N28    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                           ; LCCOMB_X54_Y23_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_valid_bits_en                                                                                                                                                                                                                                            ; LCCOMB_X54_Y23_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                      ; LCCOMB_X53_Y23_N26    ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_wraddress_nxt[6]~5                                                                                                                                                                                                                                        ; LCCOMB_X53_Y23_N10    ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_wren                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y23_N22    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|_~0          ; LCCOMB_X68_Y23_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|valid_wreq~0 ; LCCOMB_X66_Y38_N22    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                         ; LCCOMB_X70_Y23_N12    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                         ; LCCOMB_X70_Y23_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                         ; LCCOMB_X70_Y23_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|_~2          ; LCCOMB_X40_Y43_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|valid_wreq~0                         ; LCCOMB_X40_Y43_N2     ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                         ; LCCOMB_X41_Y43_N6     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                         ; LCCOMB_X41_Y43_N12    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                         ; LCCOMB_X41_Y43_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|_~0          ; LCCOMB_X66_Y23_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|valid_wreq~0                         ; LCCOMB_X59_Y23_N26    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                         ; LCCOMB_X59_Y23_N22    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                         ; LCCOMB_X59_Y23_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                         ; LCCOMB_X59_Y23_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|_~0                  ; LCCOMB_X47_Y36_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|valid_wreq~0         ; LCCOMB_X52_Y36_N6     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                               ; LCCOMB_X53_Y36_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                               ; LCCOMB_X53_Y36_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                               ; LCCOMB_X53_Y36_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|_~0                  ; LCCOMB_X86_Y33_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|valid_wreq~0                                 ; LCCOMB_X83_Y35_N14    ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                               ; LCCOMB_X83_Y33_N6     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                               ; LCCOMB_X83_Y33_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                               ; LCCOMB_X83_Y33_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|_~0                  ; LCCOMB_X56_Y23_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~1         ; LCCOMB_X56_Y23_N8     ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                               ; LCCOMB_X57_Y26_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                               ; LCCOMB_X57_Y26_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                               ; LCCOMB_X57_Y26_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                  ; LCCOMB_X52_Y49_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; LCCOMB_X52_Y44_N26    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                               ; LCCOMB_X52_Y53_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                               ; LCCOMB_X52_Y53_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                               ; LCCOMB_X52_Y53_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                  ; LCCOMB_X57_Y49_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; LCCOMB_X53_Y50_N28    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                               ; LCCOMB_X59_Y52_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                               ; LCCOMB_X59_Y53_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                               ; LCCOMB_X59_Y53_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                  ; LCCOMB_X83_Y39_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; LCCOMB_X53_Y49_N26    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                               ; LCCOMB_X45_Y49_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                               ; LCCOMB_X45_Y49_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                               ; LCCOMB_X45_Y49_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                  ; LCCOMB_X83_Y34_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|valid_wreq~0                                 ; LCCOMB_X83_Y34_N12    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                               ; LCCOMB_X83_Y37_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                               ; LCCOMB_X83_Y37_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                               ; LCCOMB_X83_Y37_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X67_Y40_N22    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X40_Y39_N8     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X49_Y44_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X80_Y43_N20    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|wren~0                                                                                                                                                                                                                                   ; LCCOMB_X56_Y29_N18    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X65_Y49_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X65_Y47_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X65_Y50_N18    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X66_Y48_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X66_Y48_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X66_Y48_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X66_Y42_N14    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                              ; FF_X66_Y42_N9         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                             ; LCCOMB_X66_Y42_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X65_Y50_N20    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                               ; FF_X66_Y42_N13        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X65_Y49_N16    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X58_Y51_N6     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X57_Y51_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X28_Y43_N10    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X28_Y41_N30    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X28_Y41_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X28_Y41_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X61_Y44_N24    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_wr                                                                                                                                                                                                                                              ; FF_X61_Y44_N7         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|ien_AF~0                                                                                                                                                                                                                                             ; LCCOMB_X59_Y48_N10    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X28_Y43_N12    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|read_0                                                                                                                                                                                                                                               ; FF_X61_Y44_N3         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X58_Y51_N10    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X56_Y51_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X53_Y51_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X85_Y46_N28    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X85_Y45_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X85_Y45_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X85_Y45_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X53_Y52_N14    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_wr                                                                                                                                                                                                                                              ; FF_X53_Y52_N1         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|ien_AE~0                                                                                                                                                                                                                                             ; LCCOMB_X53_Y52_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X85_Y46_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|read_0                                                                                                                                                                                                                                               ; FF_X53_Y52_N21        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X56_Y51_N10    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X39_Y47_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X42_Y48_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X36_Y48_N10    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X32_Y47_N18    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X32_Y47_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X32_Y47_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X53_Y47_N2     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_wr                                                                                                                                                                                                                                              ; FF_X53_Y47_N5         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|ien_AE~0                                                                                                                                                                                                                                             ; LCCOMB_X53_Y47_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X36_Y48_N12    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|read_0                                                                                                                                                                                                                                               ; FF_X53_Y47_N23        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X39_Y47_N10    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X75_Y24_N20    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X76_Y26_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X74_Y22_N28    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X68_Y22_N18    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X68_Y22_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X68_Y22_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X82_Y31_N4     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_wr                                                                                                                                                                                                                                              ; FF_X82_Y31_N31        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|ien_AE~0                                                                                                                                                                                                                                             ; LCCOMB_X82_Y31_N6     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X74_Y22_N30    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|read_0                                                                                                                                                                                                                                               ; FF_X82_Y31_N17        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X75_Y24_N30    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                       ; LCCOMB_X53_Y33_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                       ; LCCOMB_X55_Y32_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                          ; LCCOMB_X36_Y44_N20    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; LCCOMB_X34_Y46_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                       ; LCCOMB_X34_Y46_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                  ; LCCOMB_X34_Y46_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_rd~0                                                                                                                                                                                                                                            ; LCCOMB_X52_Y33_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_wr                                                                                                                                                                                                                                              ; FF_X52_Y33_N31        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|ien_AF~0                                                                                                                                                                                                                                             ; LCCOMB_X52_Y33_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|r_val~0                                                                                                                                                                                                                                              ; LCCOMB_X36_Y44_N16    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|read_0                                                                                                                                                                                                                                               ; FF_X52_Y33_N25        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|wr_rfifo                                                                                                                                                                                                                                             ; LCCOMB_X53_Y33_N22    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|wire_pll7_locked                                                                                                                                                                                                                             ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_pll:pll|prev_reset                                                                                                                                                                                                                                                           ; FF_X61_Y40_N25        ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                               ; LCCOMB_X24_Y35_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|Selector34~5                                                                                                                                                                                                                               ; LCCOMB_X25_Y35_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entry_0[61]~0                                                                                                                                          ; LCCOMB_X27_Y35_N28    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entry_1[61]~0                                                                                                                                          ; LCCOMB_X27_Y35_N18    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                 ; LCCOMB_X28_Y37_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                                                               ; LCCOMB_X26_Y35_N30    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[12]~1                                                                                                                                                                                                                               ; LCCOMB_X24_Y35_N22    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                          ; FF_X24_Y35_N5         ; 76      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                          ; FF_X23_Y35_N11        ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y45_N0     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y45_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X62_Y40_N0     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X62_Y40_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X62_Y40_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X62_Y40_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y50_N18    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y50_N12    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X62_Y50_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X62_Y50_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X62_Y50_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X62_Y50_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y50_N22    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y50_N8     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X54_Y50_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X54_Y50_N20    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X54_Y50_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X55_Y50_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y46_N16    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y46_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X60_Y45_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X60_Y45_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X60_Y45_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X84_Y44_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X85_Y29_N14    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X85_Y29_N4     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X84_Y39_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X84_Y39_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X84_Y39_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X87_Y29_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y31_N8     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y31_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|control_wr_strobe                                                                                                                                                                                                                                            ; LCCOMB_X48_Y32_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|period_h_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X48_Y32_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|period_l_wr_strobe                                                                                                                                                                                                                                           ; LCCOMB_X48_Y32_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|snap_strobe~0                                                                                                                                                                                                                                                ; LCCOMB_X48_Y31_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X67_Y29_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X70_Y41_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                   ; LCCOMB_X45_Y42_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X46_Y38_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X82_Y41_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                   ; LCCOMB_X52_Y34_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; LCCOMB_X65_Y36_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; LCCOMB_X60_Y43_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                 ; LCCOMB_X60_Y39_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X56_Y36_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X70_Y38_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X67_Y32_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                           ; LCCOMB_X68_Y25_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                                                                                                          ; FF_X70_Y25_N19        ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                          ; LCCOMB_X72_Y26_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                                                                                                         ; FF_X72_Y26_N13        ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X56_Y49_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X58_Y49_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X61_Y49_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_out_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                            ; LCCOMB_X83_Y39_N6     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                   ; LCCOMB_X84_Y32_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:instruction_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X67_Y40_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:instruction_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                      ; LCCOMB_X41_Y39_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:instruction_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X46_Y44_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:instruction_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X81_Y43_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:instruction_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                      ; LCCOMB_X56_Y29_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                           ; LCCOMB_X68_Y27_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                           ; LCCOMB_X68_Y27_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                           ; LCCOMB_X69_Y27_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                           ; LCCOMB_X69_Y27_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                           ; LCCOMB_X69_Y26_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                           ; LCCOMB_X69_Y26_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                           ; LCCOMB_X69_Y26_N16    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                       ; LCCOMB_X69_Y28_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                            ; LCCOMB_X65_Y36_N12    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_1_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                            ; LCCOMB_X42_Y43_N12    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_2_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                            ; LCCOMB_X59_Y39_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_4_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X56_Y36_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_5_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X70_Y38_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X67_Y32_N28    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                   ; LCCOMB_X68_Y25_N8     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                 ; LCCOMB_X68_Y25_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                  ; LCCOMB_X72_Y26_N14    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                ; LCCOMB_X72_Y26_N26    ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X56_Y49_N14    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X58_Y49_N24    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X61_Y49_N18    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage5_to_6_in_csr_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                              ; LCCOMB_X84_Y32_N24    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_out_translator|read_latency_shift_reg~0                                                                                                                                                                                        ; LCCOMB_X68_Y24_N26    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_1_stage1_to_2_out_translator|read_latency_shift_reg~0                                                                                                                                                                                        ; LCCOMB_X52_Y44_N28    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_2_stage1_to_2_out_translator|read_latency_shift_reg~0                                                                                                                                                                                        ; LCCOMB_X62_Y37_N16    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_4_out_translator|read_latency_shift_reg~0                                                                                                                                                                                          ; LCCOMB_X53_Y38_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_5_out_translator|read_latency_shift_reg~0                                                                                                                                                                                          ; LCCOMB_X82_Y34_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_6_out_translator|read_latency_shift_reg~1                                                                                                                                                                                          ; LCCOMB_X56_Y23_N28    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_out_translator|read_latency_shift_reg~0                                                                                                                                                                                          ; LCCOMB_X48_Y49_N28    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_out_translator|read_latency_shift_reg~1                                                                                                                                                                                          ; LCCOMB_X57_Y49_N14    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage5_to_6_out_translator|read_latency_shift_reg~1                                                                                                                                                                                          ; LCCOMB_X55_Y33_N10    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|internal_valid~1                                                                                                                                                                                                                       ; LCCOMB_X81_Y44_N8     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|pending_response_count[2]~0                                                                                                                                                                                                            ; LCCOMB_X82_Y44_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|internal_valid~0                                                                                                                                                                                                                       ; LCCOMB_X72_Y38_N14    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|pending_response_count[2]~0                                                                                                                                                                                                            ; LCCOMB_X73_Y38_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_003|internal_valid~1                                                                                                                                                                                                                       ; LCCOMB_X54_Y38_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_003|pending_response_count[2]~0                                                                                                                                                                                                            ; LCCOMB_X54_Y38_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_004|internal_valid~1                                                                                                                                                                                                                       ; LCCOMB_X41_Y35_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_004|pending_response_count[2]~0                                                                                                                                                                                                            ; LCCOMB_X39_Y37_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_005|internal_valid~1                                                                                                                                                                                                                       ; LCCOMB_X55_Y29_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_005|pending_response_count[2]~0                                                                                                                                                                                                            ; LCCOMB_X54_Y24_N22    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                                                ; LCCOMB_X66_Y25_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                             ; LCCOMB_X66_Y25_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[1]~1                                                                                                                                                                                                                    ; LCCOMB_X73_Y27_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_002|count[1]~0                                                                                                                                                                                                                         ; LCCOMB_X72_Y27_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                            ; FF_X72_Y27_N7         ; 17      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter|count[1]~0                                                                                                                                                                                                                             ; LCCOMB_X68_Y28_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter|data_reg[8]~0                                                                                                                                                                                                                          ; LCCOMB_X58_Y25_N24    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                ; FF_X68_Y28_N19        ; 49      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X58_Y16_N25        ; 243     ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X102_Y37_N17       ; 247     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X58_Y1_N25         ; 156     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X52_Y54_N9         ; 245     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X107_Y37_N25       ; 247     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X82_Y29_N7         ; 245     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X112_Y37_N9        ; 266     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X41_Y40_N21        ; 72      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X41_Y40_N8     ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X48_Y57_N9         ; 72      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X41_Y40_N10    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X87_Y34_N25        ; 201     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X82_Y29_N24    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X74_Y3_N17         ; 103     ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X75_Y51_N24    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_012|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X48_Y57_N27        ; 103     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_012|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X49_Y51_N14    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_013|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X16_Y36_N25        ; 103     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_013|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X41_Y40_N28    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_014|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X56_Y69_N1         ; 103     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_014|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y37_N0     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_015|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X27_Y34_N25        ; 285     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_015|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                    ; FF_X27_Y34_N25        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_015|merged_reset~0                                                                                                                                                                                                                        ; LCCOMB_X62_Y22_N16    ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_015|merged_reset~1                                                                                                                                                                                                                        ; LCCOMB_X49_Y51_N8     ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                        ; FF_X58_Y22_N25        ; 6130    ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 777     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; FF_X29_Y41_N1         ; 427     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                           ; LCCOMB_X31_Y47_N26    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; LCCOMB_X31_Y47_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                           ; LCCOMB_X29_Y44_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                              ; LCCOMB_X29_Y44_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; LCCOMB_X29_Y44_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][0]~75                                                                                                                                                                                                            ; LCCOMB_X30_Y42_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][0]~83                                                                                                                                                                                                            ; LCCOMB_X30_Y42_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][0]~91                                                                                                                                                                                                            ; LCCOMB_X30_Y42_N18    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                              ; LCCOMB_X30_Y42_N20    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N22    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~19                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N24    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~27                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N2     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]~35                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N12    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][0]~43                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N14    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][0]~51                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N16    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][0]~59                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N26    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][0]~67                                                                                                                                                                                                             ; LCCOMB_X30_Y42_N28    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~30                                                                                                                                                                                                               ; LCCOMB_X32_Y43_N4     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]~31                                                                                                                                                                                                               ; LCCOMB_X32_Y43_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~11                                                                                                                                                                                                         ; LCCOMB_X31_Y47_N0     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                                                         ; LCCOMB_X31_Y47_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                   ; LCCOMB_X28_Y42_N6     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[10][0]~75                                                                                                                                                                                                     ; LCCOMB_X29_Y42_N10    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[11][0]~83                                                                                                                                                                                                     ; LCCOMB_X29_Y42_N28    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[12][0]~91                                                                                                                                                                                                     ; LCCOMB_X29_Y42_N22    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                       ; LCCOMB_X29_Y42_N24    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N26    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~19                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N20    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~27                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N6     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[5][0]~35                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N16    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[6][0]~43                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N18    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[7][0]~51                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N4     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[8][0]~59                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[9][0]~67                                                                                                                                                                                                      ; LCCOMB_X29_Y42_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~24                                                                                                                                                                                        ; LCCOMB_X30_Y40_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]~20                                                                                                                                                                                   ; LCCOMB_X30_Y40_N22    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]~27                                                                                                                                                                                   ; LCCOMB_X30_Y40_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; FF_X28_Y45_N21        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; FF_X29_Y45_N7         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                           ; FF_X29_Y45_N19        ; 193     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; FF_X29_Y45_N11        ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; LCCOMB_X29_Y45_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; FF_X30_Y45_N1         ; 79      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; INPUT_CLOCK                                                                                                                                ; PIN_Y2          ; 10029   ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetrequest ; FF_X49_Y51_N9   ; 95      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X58_Y16_N25  ; 243     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X102_Y37_N17 ; 247     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X58_Y1_N25   ; 156     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X52_Y54_N9   ; 245     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X107_Y37_N25 ; 247     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X82_Y29_N7   ; 245     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X112_Y37_N9  ; 266     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X41_Y40_N21  ; 72      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X48_Y57_N9   ; 72      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X87_Y34_N25  ; 201     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X74_Y3_N17   ; 103     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_012|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X48_Y57_N27  ; 103     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_013|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X16_Y36_N25  ; 103     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_014|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X56_Y69_N1   ; 103     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_015|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; FF_X27_Y34_N25  ; 285     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; FF_X58_Y22_N25  ; 6130    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                               ; JTAG_X1_Y37_N0  ; 777     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                      ; FF_X29_Y41_N1   ; 427     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SoC:inst1|SoC_cpu_4:cpu_4|W_stall~3                                                                                                                                                                                                                                                        ; 570     ;
; SoC:inst1|SoC_cpu_1:cpu_1|W_stall~2                                                                                                                                                                                                                                                        ; 569     ;
; SoC:inst1|SoC_cpu_2:cpu_2|W_stall~1                                                                                                                                                                                                                                                        ; 564     ;
; SoC:inst1|SoC_cpu_0:cpu_0|W_stall~1                                                                                                                                                                                                                                                        ; 564     ;
; SoC:inst1|SoC_cpu_3:cpu_3|W_stall~4                                                                                                                                                                                                                                                        ; 563     ;
; SoC:inst1|SoC_cpu_5:cpu_5|W_stall~1                                                                                                                                                                                                                                                        ; 563     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                           ; 193     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; 147     ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_valid                                                                                                                                                                                                                                   ; 141     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                              ; 104     ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 96      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 96      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 96      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 96      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 95      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                           ; 95      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; 79      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                               ; 79      ;
; ~GND                                                                                                                                                                                                                                                                                       ; 78      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                          ; 76      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_stall                                                                                                                                                                                                                                                      ; 71      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[7]                                                                                                                                                                                                                             ; 68      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[3]                                                                                                                                                                                                                             ; 67      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[8]                                                                                                                                                                                                                             ; 67      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                             ; 67      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[6]                                                                                                                                                                                                                             ; 67      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 66      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 66      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                             ; 66      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 65      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 65      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; 64      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 64      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_src2_hazard_M                                                                                                                                                                                                                                                  ; 64      ;
; SoC:inst1|SoC_cpu_0:cpu_0|clr_break_line                                                                                                                                                                                                                                                   ; 64      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|rd_address                                                                                                                                             ; 63      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entry_0[61]~0                                                                                                                                          ; 62      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entry_1[61]~0                                                                                                                                          ; 62      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                                                               ; 62      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|saved_grant[1]                                                                                                                                                                                                                                 ; 55      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|saved_grant[0]                                                                                                                                                                                                                                 ; 54      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|saved_grant[0]                                                                                                                                                                                                                                 ; 54      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                     ; 54      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|saved_grant[0]                                                                                                                                                                                                                                 ; 53      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|saved_grant[0]                                                                                                                                                                                                                                 ; 52      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041|saved_grant[0]                                                                                                                                                                                                                                 ; 51      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025|saved_grant[0]                                                                                                                                                                                                                                 ; 51      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032|saved_grant[1]                                                                                                                                                                                                                                 ; 51      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017|saved_grant[0]                                                                                                                                                                                                                                 ; 50      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048|saved_grant[0]                                                                                                                                                                                                                                 ; 50      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                ; 49      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_wr_data_unfiltered[29]~0                                                                                                                                                                                                                                       ; 49      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_wr_data_unfiltered[17]~1                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_wr_data_unfiltered[17]~0                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_wr_data_unfiltered[22]~1                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_wr_data_unfiltered[22]~0                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_wr_data_unfiltered[17]~1                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_wr_data_unfiltered[17]~0                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_wr_data_unfiltered[18]~1                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_wr_data_unfiltered[18]~0                                                                                                                                                                                                                                       ; 48      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_wr_data_unfiltered[4]~1                                                                                                                                                                                                                                        ; 48      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_wr_data_unfiltered[4]~0                                                                                                                                                                                                                                        ; 48      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_src1_hazard_M                                                                                                                                                                                                                                                  ; 48      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                                                                          ; 48      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                                                          ; 47      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_wr_data_unfiltered[29]~1                                                                                                                                                                                                                                       ; 47      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[21]                                                                                                                                                                                                                                                         ; 44      ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                                                          ; 44      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[2]                                                                                                                                                                                                                                                  ; 44      ;
; SoC:inst1|SoC_cpu_5:cpu_5|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; SoC:inst1|SoC_cpu_0:cpu_0|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; SoC:inst1|SoC_cpu_3:cpu_3|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; SoC:inst1|SoC_cpu_2:cpu_2|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; SoC:inst1|SoC_cpu_4:cpu_4|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; SoC:inst1|SoC_cpu_1:cpu_1|F_kill~2                                                                                                                                                                                                                                                         ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][1]                                                                                                                                                                                                               ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][1]                                                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][1]                                                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][1]                                                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                ; 41      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[3]                                                                                                                                                                                                                                                  ; 41      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_pipe_flush_waddr[10]~1                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_pipe_flush_waddr[10]~0                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_pipe_flush_waddr[21]~1                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_pipe_flush_waddr[21]~0                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_pipe_flush_waddr[9]~1                                                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_pipe_flush_waddr[9]~0                                                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_pipe_flush_waddr[10]~1                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_pipe_flush_waddr[10]~0                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_pipe_flush_waddr[9]~1                                                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_pipe_flush_waddr[9]~0                                                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_pipe_flush_waddr[10]~1                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_pipe_flush_waddr[10]~0                                                                                                                                                                                                                                         ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|F_pc[23]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|F_pc[13]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|F_pc[10]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|F_pc[19]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|F_pc[17]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|F_pc[10]~0                                                                                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                              ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[2]                                                                                                                                                                                                                                                  ; 38      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[4]                                                                                                                                                                                                                                                  ; 38      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[2]                                                                                                                                                                                                                                                          ; 37      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[2]                                                                                                                                                                                                                                                          ; 37      ;
; SoC:inst1|SoC_cpu_0:cpu_0|d_write                                                                                                                                                                                                                                                          ; 37      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage5_to_6_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 36      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[2]                                                                                                                                                                                                                                                  ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                  ; 35      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[2]                                                                                                                                                                                                                                                          ; 35      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[2]                                                                                                                                                                                                                                                          ; 35      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[2]                                                                                                                                                                                                                                                          ; 35      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[2]                                                                                                                                                                                                                                                          ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_4_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage4_to_5_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage1_to_5_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_2_stage1_to_2_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_1_stage1_to_2_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 35      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[2]                                                                                                                                                                                                                                                  ; 35      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|src_data[46]                                                                                                                                                                                                                                   ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|src_data[46]                                                                                                                                                                                                                                   ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|src_data[46]                                                                                                                                                                                                                                   ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|src_data[46]                                                                                                                                                                                                                                   ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|src_data[46]                                                                                                                                                                                                                                   ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_compare_op[0]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_compare_op[1]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_compare_op[0]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_compare_op[1]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_018|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_017|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid~1                                                                                                                                                                                                                           ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_049|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_048|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src10_valid~0                                                                                                                                                                                                                          ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_042|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_041|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_026|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_025|src1_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~4                                                                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_033|src0_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_032|src0_valid~0                                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_compare_op[0]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_compare_op[1]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_compare_op[0]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_compare_op[1]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_logic                                                                                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[3]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[4]                                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|always5~0                                                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_042|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_041|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_017|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src11_valid~0                                                                                                                                                                                                                          ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src9_valid~0                                                                                                                                                                                                                           ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src4_valid                                                                                                                                                                                                                             ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_049|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_048|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_026|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_025|src0_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_compare_op[0]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_compare_op[1]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_compare_op[0]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_compare_op[1]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_033|src1_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_032|src1_valid~0                                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[4]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[3]                                                                                                                                                                                                                                                  ; 33      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 33      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonAReg[10]                                                                                                                                                        ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                  ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_rot_rn[2]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[24]~0                                                                                                                                                                                                                                                       ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[26]~0                                                                                                                                                                                                                                                       ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[20]~0                                                                                                                                                                                                                                                       ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[26]~0                                                                                                                                                                                                                                                       ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[8]~0                                                                                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_rot_rn[4]                                                                                                                                                                                                                                                      ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[20]~0                                                                                                                                                                                                                                                       ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[12]                                                                                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[12]                                                                                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[12]                                                                                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[12]                                                                                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[5]                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_M                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_W                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_stall_d3                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_rot_fill_bit                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[5]                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_data[31]~0                                                                                                                                                                                                                               ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jdo[36]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jdo[37]                                                        ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_alu_result~0                                                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[4]                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[3]                                                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|Add12~5                                                                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|Add12~3                                                                                                                                                                                                                                                          ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                  ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                 ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                  ; 31      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[5]                                                                                                                                                                                                                                                          ; 31      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[5]                                                                                                                                                                                                                                                          ; 31      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[5]                                                                                                                                                                                                                                                          ; 31      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[5]                                                                                                                                                                                                                                                          ; 31      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonDReg[0]~10                                                                                                                                                      ; 31      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[2]                                                                                                                                                                                                                                                  ; 31      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[2]                                                                                                                                                                                                                                                  ; 31      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[11]                                                                                                                                                                                                                            ; 31      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[10]                                                                                                                                                                                                                            ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                  ; 30      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_break                                                                                                                                                                                                                                                     ; 30      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_break                                                                                                                                                                                                                                                     ; 30      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_break                                                                                                                                                                                                                                                     ; 30      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_break                                                                                                                                                                                                                                                     ; 30      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[12]                                                                                                                                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[12]                                                                                                                                                                                                                                                         ; 30      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; 30      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; 30      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; 30      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; 30      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonDReg[0]~11                                                                                                                                                      ; 30      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[9]                                                                                                                                                                                                                             ; 30      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[5]                                                                                                                                                                                                                             ; 30      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[4]                                                                                                                                                                                                                             ; 30      ;
; SoC:inst1|SoC_cpu_0:cpu_0|d_read                                                                                                                                                                                                                                                           ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                  ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                  ; 29      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_crst                                                                                                                                                                                                                                                      ; 29      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_break                                                                                                                                                                                                                                                     ; 29      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_break                                                                                                                                                                                                                                                     ; 29      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter|data_reg[8]~0                                                                                                                                                                                                                          ; 29      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 29      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 29      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 29      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023|saved_grant[1]                                                                                                                                                                                                                                 ; 29      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040|saved_grant[1]                                                                                                                                                                                                                                 ; 29      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                             ; 29      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_exception                                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[11]                                                                                                                                                                                                                                                         ; 28      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[11]                                                                                                                                                                                                                                                         ; 28      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[11]                                                                                                                                                                                                                                                         ; 28      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[11]                                                                                                                                                                                                                                                         ; 28      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 28      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 28      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting~1                                                                                                                                                                                                                                             ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047|saved_grant[1]                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_047|saved_grant[0]                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_023|saved_grant[0]                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_040|saved_grant[0]                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[0]                                                                                                                                                                                                                                 ; 28      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[1]                                                                                                                                                                                                                                 ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                  ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[14]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[16]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[14]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[16]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[14]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[16]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[14]                                                                                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|saved_grant[0]                                                                                                                                                                                                                                 ; 27      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|saved_grant[1]                                                                                                                                                                                                                                 ; 27      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                             ; 27      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_retaddr                                                                                                                                                                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[3]                                                                                                                                                                                                                                                  ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[4]                                                                                                                                                                                                                                                  ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][0]                                                                                                                                                                                                               ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][0]                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][0]                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                ; 26      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[16]                                                                                                                                                                                                                                                         ; 26      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[11]                                                                                                                                                                                                                                                         ; 26      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[11]                                                                                                                                                                                                                                                         ; 26      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_003|out_valid~0                                                                                                                                                                                                                        ; 26      ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                ; 26      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_in_csr_translator|waitrequest_reset_override                                                                                                                                                                                     ; 26      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_in_csr_translator|waitrequest_reset_override                                                                                                                                                                                     ; 26      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|saved_grant[1]                                                                                                                                                                                                                                 ; 26      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                     ; 26      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[3]                                                                                                                                                                                                                                                  ; 26      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[4]                                                                                                                                                                                                                                                  ; 26      ;
; SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator|read_accepted                                                                                                                                                                                                       ; 26      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src2_valid                                                                                                                                                                                                                             ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage3_to_4_in_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_in_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[1]                                                                                                                                                                                                                                 ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]                                                                                                                                                                                                                                 ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                                 ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[1]                                                                                                                                                                                                                                 ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                ; 25      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|refresh_request                                                                                                                                                                                                                            ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; 24      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_003|always9~0                                                                                                                                                                                                                          ; 24      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[0]                                                                                                                                                                                                                                                          ; 24      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[0]                                                                                                                                                                                                                                                          ; 24      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[0]                                                                                                                                                                                                                                                          ; 24      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[0]                                                                                                                                                                                                                                                          ; 24      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[14]                                                                                                                                                                                                                                                         ; 24      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[14]                                                                                                                                                                                                                                                         ; 24      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_018|src0_valid~0                                                                                                                                                                                                                               ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[0]                                                                                                                                                                                                                                 ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[0]                                                                                                                                                                                                                                 ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                                 ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|saved_grant[0]                                                                                                                                                                                                                                 ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[0]                                                                                                                                                                                                                                 ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; 23      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[16]                                                                                                                                                                                                                                                         ; 23      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[0]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[16]                                                                                                                                                                                                                                                         ; 23      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[0]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~2                                                                                                                                                                                                                                         ; 23      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[3]                                                                                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                  ; 22      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src7_valid                                                                                                                                                                                                                             ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_008|src_payload~0                                                                                                                                                                                                                              ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_003|src_payload~0                                                                                                                                                                                                                              ; 22      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~3                                                                                                                                                                                                                                         ; 22      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~1                                                                                                                                                                                                                                         ; 22      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[5]                                                                                                                                                                                                                                                  ; 22      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[6]                                                                                                                                                                                                                                                  ; 22      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                                                                          ; 22      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[1]                                                                                                                                                                                                                                                     ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[1]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_iw[4]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[1]                                                                                                                                                                                                                                                          ; 21      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_042|saved_grant[1]                                                                                                                                                                                                                                 ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[0]                                                                                                                                                                                                                                                     ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[3]                                                                                                                                                                                                                                                     ; 20      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[1]                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[1]                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[1]                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[1]                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_049|saved_grant[1]                                                                                                                                                                                                                                 ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 20      ;
; SoC:inst1|SoC_addr_router_002:addr_router_002|Equal5~0                                                                                                                                                                                                                                     ; 20      ;
; SoC:inst1|SoC_cpu_3:cpu_3|d_write                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|d_read                                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|d_write                                                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|d_read                                                                                                                                                                                                                                                           ; 20      ;
; SoC:inst1|altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                 ; 20      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                          ; 20      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|WideOr9~0                                                                                                                                                                                                                                  ; 20      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[2]                                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[15]                                                                                                                                                                                                                                                         ; 19      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[15]                                                                                                                                                                                                                                                         ; 19      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[15]                                                                                                                                                                                                                                                         ; 19      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[15]                                                                                                                                                                                                                                                         ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_018|saved_grant[1]                                                                                                                                                                                                                                 ; 19      ;
; SoC:inst1|SoC_addr_router_008:addr_router_008|Equal7~2                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_026|saved_grant[1]                                                                                                                                                                                                                                 ; 19      ;
; SoC:inst1|SoC_addr_router_003:addr_router_003|Equal7~0                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_033|saved_grant[0]                                                                                                                                                                                                                                 ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_0_stage1_to_2_in_csr_translator|waitrequest_reset_override                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_addr_router_007:addr_router_007|Equal6~0                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_addr_router_007:addr_router_007|Equal5~0                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_addr_router_002:addr_router_002|Equal6~0                                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_cpu_3:cpu_3|d_read                                                                                                                                                                                                                                                           ; 19      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[22]~21                                                            ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[26]~21                                                            ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[28]~21                                                            ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[29]~21                                                            ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[26]~21                                                            ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[21]~21                                                            ; 18      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; 18      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|valid_wreq~0                                 ; 18      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; 18      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~0         ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[6]                                                                                                                                                                                                                                                     ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[7]                                                                                                                                                                                                                                                     ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[15]                                                                                                                                                                                                                                                         ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[4]                                                                                                                                                                                                                                                          ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[15]                                                                                                                                                                                                                                                         ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[4]                                                                                                                                                                                                                                                          ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_017|saved_grant[1]                                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_048|saved_grant[1]                                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_041|saved_grant[1]                                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_025|saved_grant[1]                                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_032|saved_grant[0]                                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[5]                                                                                                                                                                                                                                                  ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|d_write                                                                                                                                                                                                                                                          ; 18      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|init_done                                                                                                                                                                                                                                  ; 18      ;
; SoC:inst1|SoC_timer_0:timer_3|Equal6~1                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_timer_0:timer_4|Equal6~1                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~2                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~1                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_timer_0:timer_0|Equal6~2                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_timer_0:timer_0|Equal6~1                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~1         ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[4]                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[5]                                                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[3]                                                                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|av_sign_bit~2                                                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ctrl_ld_signed                                                                                                                                                                                                                                                 ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[3]                                                                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                            ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[5]                                                                                                                                                                                                                                                  ; 17      ;
; SoC:inst1|SoC_timer_0:timer_2|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_2|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_5|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_5|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_3|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_3|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_4|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_4|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_timer_0:timer_2|Equal6~1                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_5|Equal6~1                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_3|Equal6~2                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_4|Equal6~2                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~3                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_0|Equal6~3                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                              ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr~19                                                                ; 16      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_003|ShiftLeft2~0                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_imm[15]~7                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_imm[15]~0                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[4]                                                                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[4]                                                                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_imm[15]~0                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[4]                                                                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_imm[15]~6                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[4]                                                                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_imm[15]~0                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ld_align_sh16                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_imm[15]~0                                                                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator|uav_read~0                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[5]                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|d_read                                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_read                                                                                                                                                                                                                                                           ; 16      ;
; SoC:inst1|altera_merlin_master_translator:cpu_3_data_master_translator|read_accepted                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|altera_merlin_master_translator:cpu_4_data_master_translator|read_accepted                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[6]                                                                                                                                                                                                                                                  ; 16      ;
; SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator|read_accepted                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[8]                                                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[10]                                                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[11]                                                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[12]                                                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[15]                                                                                                                                                                                                                                                    ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; 15      ;
; SoC:inst1|altera_merlin_width_adapter:width_adapter_003|ShiftLeft0~0                                                                                                                                                                                                                       ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[3]                                                                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[3]                                                                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[3]                                                                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[3]                                                                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; 15      ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~1                                                                                                                          ; 15      ;
; SoC:inst1|altera_merlin_slave_agent:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[0]~0                                                                                                                          ; 15      ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                         ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[6]                                                                                                                                                                                                                                                  ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|d_write                                                                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_read                                                                                                                                                                                                                                                           ; 15      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entries[0]                                                                                                                                             ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[9]                                                                                                                                                                                                                                                     ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[13]                                                                                                                                                                                                                                                    ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[14]                                                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                              ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|valid_wreq~0 ; 14      ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|valid_wreq~0                         ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[1]                                                                                                                                                                                                                                                     ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[24]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[25]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[26]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[27]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[28]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[29]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[30]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[31]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[0]                                                                                                                                                                                                                                                     ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                        ; 14      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                      ; 14      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|b_full               ; 14      ;
; SoC:inst1|altera_merlin_master_translator:cpu_3_data_master_translator|uav_read~0                                                                                                                                                                                                          ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[6]                                                                                                                                                                                                                                                  ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[6]                                                                                                                                                                                                                                                  ; 14      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[7]                                                                                                                                                                                                                                                  ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[6]                                                                                                                                                                                                                                                  ; 14      ;
; SoC:inst1|altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                 ; 14      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[1]~2                                                                                                                                                                                                                                ; 14      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|SoC_sdram_controller_input_efifo_module:the_SoC_sdram_controller_input_efifo_module|entries[1]                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[16]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[17]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[18]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[19]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[20]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[21]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[22]                                                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[23]                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~20                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                              ; 13      ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|valid_wreq~0                         ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[1]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[1]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[2]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[3]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[3]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[0]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[0]                                                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting_d1                                                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; 13      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_full               ; 13      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|internal_valid~0                                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_full               ; 13      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_full               ; 13      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_full               ; 13      ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|b_full               ; 13      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage1_to_6_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                         ; 13      ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][88]                                                                                                                                                                          ; 13      ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][87]                                                                                                                                                                          ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[8]~13                                                             ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[1]~13                                                             ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[12]~13                                                            ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[6]~13                                                             ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[6]~13                                                             ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[12]~13                                                            ; 13      ;
; SoC:inst1|altera_merlin_master_translator:cpu_4_data_master_translator|uav_read~0                                                                                                                                                                                                          ; 13      ;
; SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator|uav_read~0                                                                                                                                                                                                          ; 13      ;
; SoC:inst1|altera_merlin_master_translator:cpu_2_data_master_translator|read_accepted                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[6]                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_read                                                                                                                                                                                                                                                           ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_read                                                                                                                                                                                                                                                           ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[7]                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_addr[12]~1                                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                                                                                          ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src2[0]~0                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src2[1]~1                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src2[2]~2                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src2[3]~3                                                                                                                                                                                                                                                  ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_mul_src2[4]~4                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][6]~2                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~4                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][0]                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][0]                                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][0]                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][0]                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[28]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[29]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[30]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[16]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[17]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[18]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[19]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[20]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[21]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[22]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[24]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[25]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[26]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[31]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[23]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~9                                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~8                                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|za_data[27]                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[1]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[2]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[2]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[3]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[6]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[6]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[6]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[7]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[7]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[7]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[0]                                                                                                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[11]~0                                                                                                                                                                                        ; 12      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~9                                                                                                                                                                                                                                         ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage3_to_4_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src8_valid                                                                                                                                                                                                                             ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage4_to_5_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src3_valid                                                                                                                                                                                                                             ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 12      ;
; SoC:inst1|SoC_rsp_xbar_demux_001:rsp_xbar_demux_001|src6_valid                                                                                                                                                                                                                             ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_0_stage1_to_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                   ; 12      ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|b_full       ; 12      ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|a_fefifo_m4f:fifo_state|b_full               ; 12      ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|a_fefifo_b6f:fifo_state|b_full       ; 12      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                      ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][86]                                                                                                                                                                          ; 12      ;
; SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                        ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|i_state.011                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                                                                ; 12      ;
; SoC:inst1|altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_cpu_5:cpu_5|d_read                                                                                                                                                                                                                                                           ; 12      ;
; SoC:inst1|SoC_cpu_5:cpu_5|d_write                                                                                                                                                                                                                                                          ; 12      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[5]                                                                                                                                                                                                                                                  ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[5]                                                                                                                                                                                                                                                  ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_tag[0]                                                                                                                                                                                                                                                   ; 12      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[5]                                                                                                                                                                                                                                                  ; 12      ;
; SoC:inst1|altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                 ; 12      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~22                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~21                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~11                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~7                                                                                                                                                                                                                ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_013|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_011|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_009|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_005|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_008|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|src_data[39]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|src_data[38]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_015|src_data[40]                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_rd~2                                                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_rd~2                                                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_rd~2                                                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_rd~2                                                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[1]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[2]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[3]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[4]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[5]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[6]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[7]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[0]                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|altera_merlin_slave_translator:fifo_stage2_to_3_out_translator|read_latency_shift_reg~0                                                                                                                                                                                          ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|i_readdatavalid_d1                                                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|a_fefifo_08f:fifo_state|b_non_empty          ; 11      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty          ; 11      ;
; SoC:inst1|SoC_id_router_001:id_router_001|Equal1~8                                                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                                                      ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][108]                                                                                                                                                                     ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty          ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_pipe_flush                                                                                                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty          ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:fifo_stage2_to_3_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                     ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|Equal0~3                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                                                                ; 11      ;
; SoC:inst1|altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                 ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_tag[0]                                                                                                                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[5]                                                                                                                                                                                                                                                  ; 11      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|i_addr[12]                                                                                                                                                                                                                                 ; 11      ;
; SoC:inst1|SoC_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                                                                                          ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[10]                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~25                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~12                                                                                                                                                                                                               ; 10      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                   ; Location                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X64_Y28_N0, M9K_X64_Y29_N0, M9K_X64_Y27_N0, M9K_X64_Y30_N0 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_9ng1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_0_ic_tag_ram.mif              ; M9K_X64_Y26_N0                                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_2n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_0_ociram_default_contents.mif ; M9K_X64_Y24_N0, M9K_X64_Y25_N0                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_8dg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_0_rf_ram_a.mif                ; M9K_X64_Y34_N0                                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_9dg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_0_rf_ram_b.mif                ; M9K_X64_Y33_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X78_Y39_N0, M9K_X64_Y37_N0, M9K_X78_Y38_N0, M9K_X64_Y36_N0 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_ang1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_1_ic_tag_ram.mif              ; M9K_X78_Y37_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_3n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_1_ociram_default_contents.mif ; M9K_X78_Y50_N0, M9K_X78_Y51_N0                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_adg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_1_rf_ram_a.mif                ; M9K_X78_Y32_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_bdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_1_rf_ram_b.mif                ; M9K_X78_Y31_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X37_Y33_N0, M9K_X37_Y34_N0, M9K_X37_Y36_N0, M9K_X37_Y32_N0 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram|altsyncram_cng1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_2_ic_tag_ram.mif              ; M9K_X37_Y31_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_2_ociram_default_contents.mif ; M9K_X51_Y47_N0, M9K_X51_Y48_N0                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram|altsyncram_cdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_2_rf_ram_a.mif                ; M9K_X37_Y35_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ddg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_2_rf_ram_b.mif                ; M9K_X37_Y37_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X51_Y45_N0, M9K_X51_Y46_N0, M9K_X51_Y44_N0, M9K_X51_Y38_N0 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram|altsyncram_dng1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_3_ic_tag_ram.mif              ; M9K_X51_Y41_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_5n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_3_ociram_default_contents.mif ; M9K_X37_Y41_N0, M9K_X37_Y42_N0                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram|altsyncram_edg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_3_rf_ram_a.mif                ; M9K_X51_Y40_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram|altsyncram_fdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_3_rf_ram_b.mif                ; M9K_X51_Y39_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X78_Y45_N0, M9K_X78_Y44_N0, M9K_X78_Y48_N0, M9K_X78_Y43_N0 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram|altsyncram_eng1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_4_ic_tag_ram.mif              ; M9K_X78_Y49_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_4_ociram_default_contents.mif ; M9K_X78_Y35_N0, M9K_X78_Y36_N0                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram|altsyncram_gdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_4_rf_ram_a.mif                ; M9K_X78_Y47_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_4_rf_ram_b.mif                ; M9K_X78_Y46_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X51_Y27_N0, M9K_X51_Y25_N0, M9K_X51_Y26_N0, M9K_X51_Y24_N0 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram|altsyncram_fng1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SoC_cpu_5_ic_tag_ram.mif              ; M9K_X51_Y23_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_7n72:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_5_ociram_default_contents.mif ; M9K_X78_Y26_N0, M9K_X78_Y27_N0                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram|altsyncram_idg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_5_rf_ram_a.mif                ; M9K_X37_Y26_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram|altsyncram_jdg1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_5_rf_ram_b.mif                ; M9K_X37_Y27_N0                                                 ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_0_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                                  ; M9K_X64_Y41_N0                                                 ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_1_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                                  ; M9K_X64_Y40_N0                                                 ;
; SoC:inst1|SoC_fifo_0_stage1_to_2:fifo_2_stage1_to_2|SoC_fifo_0_stage1_to_2_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_0_stage1_to_2_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_7241:auto_generated|a_dpfifo_e841:dpfifo|dpram_f611:FIFOram|altsyncram_m3k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                                  ; M9K_X64_Y39_N0                                                 ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_4|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram|altsyncram_g3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                  ; M9K_X51_Y43_N0                                                 ;
; SoC:inst1|SoC_fifo_stage1_to_4:fifo_stage1_to_5|SoC_fifo_stage1_to_4_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_4_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_i041:auto_generated|a_dpfifo_p641:dpfifo|dpram_c611:FIFOram|altsyncram_g3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                  ; M9K_X64_Y38_N0                                                 ;
; SoC:inst1|SoC_fifo_stage1_to_6:fifo_stage1_to_6|SoC_fifo_stage1_to_6_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage1_to_6_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_f241:auto_generated|a_dpfifo_m841:dpfifo|dpram_4511:FIFOram|altsyncram_q0k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                  ; M9K_X51_Y22_N0                                                 ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage2_to_3|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                  ; M9K_X51_Y49_N0                                                 ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage3_to_4|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                  ; M9K_X37_Y45_N0                                                 ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage4_to_5|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                  ; M9K_X78_Y40_N0                                                 ;
; SoC:inst1|SoC_fifo_stage2_to_3:fifo_stage5_to_6|SoC_fifo_stage2_to_3_scfifo_with_controls:the_scfifo_with_controls|SoC_fifo_stage2_to_3_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|dpram_h611:FIFOram|altsyncram_q3k1:altsyncram1|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                  ; M9K_X51_Y32_N0                                                 ;
; SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|altsyncram:the_altsyncram|altsyncram_umc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; SoC_instruction_mem_1.hex             ; M9K_X64_Y43_N0                                                 ;
; SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|altsyncram:the_altsyncram|altsyncram_vmc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; SoC_instruction_mem_2.hex             ; M9K_X37_Y43_N0                                                 ;
; SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|altsyncram:the_altsyncram|altsyncram_0nc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; SoC_instruction_mem_3.hex             ; M9K_X51_Y42_N0                                                 ;
; SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|altsyncram:the_altsyncram|altsyncram_1nc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; SoC_instruction_mem_4.hex             ; M9K_X78_Y42_N0                                                 ;
; SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|altsyncram:the_altsyncram|altsyncram_2nc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; SoC_instruction_mem_5.hex             ; M9K_X51_Y30_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y50_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y47_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y40_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y29_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X51_Y51_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y41_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y47_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y48_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y24_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y22_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X51_Y33_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y44_N0                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|SoC:inst1|SoC_instruction_mem_1:instruction_mem_1|altsyncram:the_altsyncram|altsyncram_umc1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|SoC:inst1|SoC_instruction_mem_4:instruction_mem_4|altsyncram:the_altsyncram|altsyncram_1nc1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|SoC:inst1|SoC_instruction_mem_3:instruction_mem_3|altsyncram:the_altsyncram|altsyncram_0nc1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|SoC:inst1|SoC_instruction_mem_5:instruction_mem_5|altsyncram:the_altsyncram|altsyncram_2nc1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|SoC:inst1|SoC_instruction_mem_2:instruction_mem_2|altsyncram:the_altsyncram|altsyncram_vmc1:auto_generated|ALTSYNCRAM                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 24          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_mult_cell:the_SoC_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y34_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y31_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_mult_cell:the_SoC_cpu_1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y44_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_mult_cell:the_SoC_cpu_4_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y47_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y40_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_mult_cell:the_SoC_cpu_3_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y41_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_mult_cell:the_SoC_cpu_5_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_75u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y36_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_mult_cell:the_SoC_cpu_2_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_95u2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 30,674 / 342,891 ( 9 % )  ;
; C16 interconnects           ; 680 / 10,120 ( 7 % )      ;
; C4 interconnects            ; 22,349 / 209,544 ( 11 % ) ;
; Direct links                ; 2,938 / 342,891 ( < 1 % ) ;
; Global clocks               ; 20 / 20 ( 100 % )         ;
; Local interconnects         ; 9,668 / 119,088 ( 8 % )   ;
; R24 interconnects           ; 1,188 / 9,963 ( 12 % )    ;
; R4 interconnects            ; 29,448 / 289,782 ( 10 % ) ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.76) ; Number of LABs  (Total = 1432) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 135                            ;
; 2                                           ; 19                             ;
; 3                                           ; 30                             ;
; 4                                           ; 13                             ;
; 5                                           ; 15                             ;
; 6                                           ; 24                             ;
; 7                                           ; 8                              ;
; 8                                           ; 26                             ;
; 9                                           ; 19                             ;
; 10                                          ; 22                             ;
; 11                                          ; 18                             ;
; 12                                          ; 35                             ;
; 13                                          ; 67                             ;
; 14                                          ; 109                            ;
; 15                                          ; 199                            ;
; 16                                          ; 693                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 1432) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1093                           ;
; 1 Clock                            ; 1264                           ;
; 1 Clock enable                     ; 663                            ;
; 1 Sync. clear                      ; 5                              ;
; 1 Sync. load                       ; 320                            ;
; 2 Async. clears                    ; 80                             ;
; 2 Clock enables                    ; 162                            ;
; 2 Clocks                           ; 43                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.70) ; Number of LABs  (Total = 1432) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 7                              ;
; 1                                            ; 43                             ;
; 2                                            ; 99                             ;
; 3                                            ; 7                              ;
; 4                                            ; 10                             ;
; 5                                            ; 7                              ;
; 6                                            ; 26                             ;
; 7                                            ; 12                             ;
; 8                                            ; 12                             ;
; 9                                            ; 8                              ;
; 10                                           ; 13                             ;
; 11                                           ; 10                             ;
; 12                                           ; 27                             ;
; 13                                           ; 13                             ;
; 14                                           ; 22                             ;
; 15                                           ; 24                             ;
; 16                                           ; 70                             ;
; 17                                           ; 28                             ;
; 18                                           ; 46                             ;
; 19                                           ; 47                             ;
; 20                                           ; 59                             ;
; 21                                           ; 61                             ;
; 22                                           ; 107                            ;
; 23                                           ; 101                            ;
; 24                                           ; 124                            ;
; 25                                           ; 80                             ;
; 26                                           ; 69                             ;
; 27                                           ; 67                             ;
; 28                                           ; 59                             ;
; 29                                           ; 27                             ;
; 30                                           ; 39                             ;
; 31                                           ; 26                             ;
; 32                                           ; 82                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.89) ; Number of LABs  (Total = 1432) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 7                              ;
; 1                                               ; 156                            ;
; 2                                               ; 46                             ;
; 3                                               ; 33                             ;
; 4                                               ; 60                             ;
; 5                                               ; 65                             ;
; 6                                               ; 107                            ;
; 7                                               ; 102                            ;
; 8                                               ; 139                            ;
; 9                                               ; 136                            ;
; 10                                              ; 93                             ;
; 11                                              ; 74                             ;
; 12                                              ; 77                             ;
; 13                                              ; 50                             ;
; 14                                              ; 51                             ;
; 15                                              ; 40                             ;
; 16                                              ; 116                            ;
; 17                                              ; 28                             ;
; 18                                              ; 16                             ;
; 19                                              ; 1                              ;
; 20                                              ; 5                              ;
; 21                                              ; 2                              ;
; 22                                              ; 3                              ;
; 23                                              ; 1                              ;
; 24                                              ; 10                             ;
; 25                                              ; 1                              ;
; 26                                              ; 5                              ;
; 27                                              ; 3                              ;
; 28                                              ; 3                              ;
; 29                                              ; 1                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.55) ; Number of LABs  (Total = 1432) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 18                             ;
; 3                                            ; 117                            ;
; 4                                            ; 40                             ;
; 5                                            ; 26                             ;
; 6                                            ; 25                             ;
; 7                                            ; 26                             ;
; 8                                            ; 27                             ;
; 9                                            ; 27                             ;
; 10                                           ; 24                             ;
; 11                                           ; 16                             ;
; 12                                           ; 30                             ;
; 13                                           ; 54                             ;
; 14                                           ; 47                             ;
; 15                                           ; 40                             ;
; 16                                           ; 56                             ;
; 17                                           ; 41                             ;
; 18                                           ; 43                             ;
; 19                                           ; 50                             ;
; 20                                           ; 62                             ;
; 21                                           ; 65                             ;
; 22                                           ; 56                             ;
; 23                                           ; 59                             ;
; 24                                           ; 45                             ;
; 25                                           ; 37                             ;
; 26                                           ; 37                             ;
; 27                                           ; 81                             ;
; 28                                           ; 49                             ;
; 29                                           ; 49                             ;
; 30                                           ; 34                             ;
; 31                                           ; 38                             ;
; 32                                           ; 35                             ;
; 33                                           ; 38                             ;
; 34                                           ; 35                             ;
; 35                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 58           ; 55           ; 58           ; 0            ; 0            ; 62        ; 58           ; 0            ; 62        ; 62        ; 0            ; 57           ; 0            ; 0            ; 33           ; 0            ; 57           ; 33           ; 0            ; 0            ; 0            ; 57           ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 7            ; 4            ; 62           ; 62           ; 0         ; 4            ; 62           ; 0         ; 0         ; 62           ; 5            ; 62           ; 62           ; 29           ; 62           ; 5            ; 29           ; 62           ; 62           ; 62           ; 5            ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[31]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[30]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[29]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[28]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[27]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[26]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[25]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[24]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[23]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[22]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[21]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[20]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[19]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[18]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[17]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[16]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT_CLOCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Jan 14 10:24:53 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MPSOC -c TopLevel
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "TopLevel"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -65 degrees (-3611 ps) for SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|wire_pll7_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_5.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_4.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_3.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_2.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_1.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_0.sdc'
Warning (332060): Node: INPUT_CLOCK was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst1|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node INPUT_CLOCK~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|resetlatch~0
        Info (176357): Destination node SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|resetlatch~0
        Info (176357): Destination node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetlatch~0
        Info (176357): Destination node SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|resetlatch~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_015|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_sdram_controller:sdram_controller|active_cs_n~0
        Info (176357): Destination node SoC:inst1|SoC_sdram_controller:sdram_controller|active_rnw~3
        Info (176357): Destination node SoC:inst1|SoC_sdram_controller:sdram_controller|i_refs[0]
        Info (176357): Destination node SoC:inst1|SoC_sdram_controller:sdram_controller|i_refs[2]
        Info (176357): Destination node SoC:inst1|SoC_sdram_controller:sdram_controller|i_refs[1]
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_012|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_013|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_014|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|altera_reset_controller:rst_controller_015|merged_reset~1
        Info (176357): Destination node SoC:inst1|altera_reset_controller:rst_controller_011|merged_reset~0
        Info (176357): Destination node SoC:inst1|altera_reset_controller:rst_controller_012|merged_reset~0
        Info (176357): Destination node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonRd~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type EC
    Extra Info (176218): Packed 96 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 162 register duplicates
Warning (15058): PLL "SoC:inst1|SoC_pll:pll|SoC_pll_altpll_t942:sd1|pll7" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:36
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 62% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/CO503AdvancedEmbeddedSystems/Newfolder/JFEG_MPSOC/output_files/TopLevel.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5282 megabytes
    Info: Processing ended: Sat Jan 14 10:26:59 2023
    Info: Elapsed time: 00:02:06
    Info: Total CPU time (on all processors): 00:02:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/CO503AdvancedEmbeddedSystems/Newfolder/JFEG_MPSOC/output_files/TopLevel.fit.smsg.


