---
layout : single
title: "Analog Synaptic Devices Based on IGZO Thin-Film Transistors with a Metal–Ferroelectric–Metal–Insulator–Semiconductor Structure for High-Performance Neuromorphic Systems"   
categories: 
  - Device Paper Review
tags:
  - FeFET  
  - Neuromorphic       
  - FeTFT   
  - IGZO    
  - TFT   
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://advanced.onlinelibrary.wiley.com/doi/full/10.1002/aisy.202300125)         

- [Advanced Intelligent Systems](https://advanced.onlinelibrary.wiley.com/journal/26404567)
  - **Volume: 5, Issue: 12**   
  - **First published: 28 September 2023**   
  - **DOI: 10.1002/aisy.202300125**     
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Dongseok Kwon](https://ieeexplore.ieee.org/author/37089216638), [Wonjun Shin](https://ieeexplore.ieee.org/author/37086992826), [Ryun-Han Koo](https://ieeexplore.ieee.org/author/37089391606), [Joon Hwang](https://ieeexplore.ieee.org/author/37088877534)   
- **Department of Electronic Engineering, Hanyang University, Seoul, Korea**      
  - [Eun Chan Park](https://ieeexplore.ieee.org/author/605152447968478), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   
- **School of Electrical Engineering, Kookmin University, Seoul, Korea**   
  - [Jong-Ho Bae](https://ieeexplore.ieee.org/author/37960975600)  
- **Ministry of Science and ICT, Gawcheon, Korea**   
  - [Jongho Lee](https://ieeexplore.ieee.org/author/37085367913)   


## 0. Abstract    

&nbsp;

- **FeTFT 연구**   
  - 본 논문에서는 IGZO 채널과 MFMIS 구조를 갖는 FeTFT 기반의 Synaptic Device를 제시함   
  - 해당 FeTFT는 [Identical Program Pulse](https://miniharu22.github.io/device%20paper%20review/neuro0/#2-experimental)를 적용했음에도 불구하고, 높은 Linearity($$\vert \alpha \vert$$=0.21)를 띠는 Conductance Response와 넓은 동적 범위($$G_{max}$$/$$G_{min}$$ $$\approx$$ 53.2)를 보여줌    
  - 또한, FeTFT 내 삽입된 Metal layer 덕분에 field가 IGZO channel 전체에 균일하게 인가되어 Conductance response에서의 cycle-to-cycle variation을 감소시킴    
  - 마지막으로 본 논문에서는 FeTFT에서 측정한 시냅스 특성을 기반으로 MNIST Dataset에 대한 Classification을 시뮬레이션을 수행, 약 97%의 Accuracy를 얻음으로써 FeTFT 기반 Neuromorphic System의 가능성을 입증함    

&nbsp;

## 1. Introduction   

&nbsp;

- **기존 FeFET 기반 Neuromorphic System의 한계**   
  - 현재까지 ReRAM, Flash Device, 강유전체 기반 Device 등 다양한 Synaptic Device들이 연구되어 왔고, 그중에서도 FeFET은 CMOS 공정과의 낮은 호환성, 저온 공정, 낮은 동작 전압 덕분에 Synaptic device로써 높이 평가받았음   
  - 하지만, FeFET-based Synaptic Device는 비선형성, 낮은 동적 범위, [Device variation](https://miniharu22.github.io/device%20paper%20review/fe1/) 등 Non-ideal한 Synapse 특성이 이슈로 지목됨    
    - 이러한 비이상성은 VMM(Vector-Matrix Multiplication)이나 weight update 과정에서 오류를 유발함과 동시에 Neuromorphic system의 Accuracy를 저하시킬 수 있음   
  - 이를 개선하기 위해 [Incremental Step Pulse Programming(ISPP)](https://miniharu22.github.io/device%20paper%20review/neuro0/) 등 Linear Conductance Response를 얻기 위한 기법들이 연구되어 왔지만, 대부분의 기법들이 추가적인 회로나 메모리를 요구하기 때문에 Area와 Energy 측면에서 비효율적임   

&nbsp;

- **FeTFT 제시**   
  - 따라서 본 논문에서는 IGZO channel과 MFMIS 구조를 갖는 FeTFT 기반의 Synaptic Device를 제시함    
  - MFMIS 구조를 갖는 FeTFT는 **Gate Stack 간의 Capacitance Matching** 덕분에 넓은 MW를 확보할 수 있으며 이는 넓은 동적 범위로 이어짐    
  - FeTFT의 경우, [Identical Pulse](https://miniharu22.github.io/device%20paper%20review/neuro0/#2-experimental)를 인가해도 선형성이 높은 Conductance Response를 보이며, 이는 Linear weight update에 유리함   
  - 또한 반복성을 띠는 Potentiation curve에서 FeTFT가 매우 낮은 Cycle-to-Cycle(C2C) variation을 보임을 실험적으로 검증함    
  - 마지막으로 해당 소자의 시냅스 특성을 바탕으로 이미지 분류에 대한 Training Accuracy를 측정함   

&nbsp;

## 2. Experimental Section    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/23.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  

- **MFMIS-FeTFT Process Flow**   
  - 


&nbsp;

## 3. Results & Discussion   
### 3-1. Electrical Characteristics of the FeTFTs   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/21.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;   

- **IGZO Channel**   
  - Fig.1(a)와 Fig.1(b)는 각각 MFMIS 구조 FeTFT의 3D Schematic과 Source/Drain 사이의 단면도를 보여주며, Fig.1(c)는 TEM 이미지를 나타냄    
  - 본 논문에서 제시한 FeTFT는 Channel material로써 **IGZO**를 사용하는데 이는 저온 공정에서 증착이 가능함    
    - 이전 논문들에 따르면 [HZO의 강유전성을 발현시키기 위해서는 500°C의 Annealing을 수행하는데](https://miniharu22.github.io/device%20paper%20review/fe3/#2-experiments), **IGZO는 500°C보다 낮은 온도에서 증착이 가능함**([2T0C 논문에서는 250°C 라고 설명](https://miniharu22.github.io/device%20paper%20review/TC1/#2-device-fabrication))    
    - 또한, IGZO channel을 사용하는 TFT는 높은 [On/Off current ratio](https://miniharu22.github.io/device%20paper%20review/TC1/#1-introduction)를 보여주는데, **이는 넓은 동적 범위를 확보하는데 유리함**     

&nbsp;

- **Capacitane Matching**
  - FeTFT의 MFMIS 구조에서 Metal-Insulator-Semiconductor(MIS)의 면적($$A_{\text{MOS}}$$)과 Metal-Ferro-Metal(MFM)의 면적($$A_{\text{FE}}$$)간의 비율(Area Ratio, AR)은 엔지니어링이 가능함    
    - **즉, 이는 MIS와 MFM의 Capacitance 비율은 $$A_{\text{MOS}}$$와 $$A_{\text{FE}}$$의 비율로 조절이 가능함을 의미**    
  - **AR($$A_{\text{MOS}}$$ : $$A_{\text{FE}}$$)를 증가시킴으로써 MFM에 걸리는 field의 세기를 증가시켜 강유전체의 분극을 극대화하고, 결과적으로 MW를 향상시킴**   
    - 또한 Capacitance Matching을 적절히 조절하면, [Insulator에 걸리는 field를 감소시켜 소자의 Reliability를 향상시킬 수 있음](https://miniharu22.github.io/device%20paper%20review/fe4/#3-3-feil-field-analysis)     
  - Fig.1(d)는 100kHz 주파수에서의 **PUND(Positive-Up-Negative-Down)** 측정으로 얻은 MFM 구조의 Voltage sweep에 따른 IV 특성을 Plot함   
    - Fig.1(e)는 동일한 PUND 측정 조건에서 전압에 따른 분극 값을 나타내며, 해당 측정 결과에서 잔류 분극($$2P_r$$)은 약 46μC/cm² 으로 나타남    
    - 아래 Fig.S(1)은 Voltage Sweep 범위에 따른 CV curve에 대한 Plot    


&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/22.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;  


