Classic Timing Analyzer report for DE1_Segment_Timer
Wed Nov 08 08:31:25 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
  7. Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
  8. tco
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------+-----------+-----------------------------------+----------------------------------+-------------+----------------+------------------------------------------------------+------------------------------------------------------+--------------+
; Type                                                                ; Slack     ; Required Time                     ; Actual Time                      ; From        ; To             ; From Clock                                           ; To Clock                                             ; Failed Paths ;
+---------------------------------------------------------------------+-----------+-----------------------------------+----------------------------------+-------------+----------------+------------------------------------------------------+------------------------------------------------------+--------------+
; Worst-case tco                                                      ; N/A       ; None                              ; 24.739 ns                        ; m_cnt[3]    ; segment_100[4] ; clk_50M                                              ; --                                                   ; 0            ;
; Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0' ; 96.222 ns ; 10.00 MHz ( period = 100.000 ns ) ; 264.69 MHz ( period = 3.778 ns ) ; cnt_100K[5] ; clk_1K         ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0            ;
; Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'  ; 0.445 ns  ; 10.00 MHz ( period = 100.000 ns ) ; N/A                              ; cnt_10M[1]  ; cnt_10M[1]     ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0            ;
; Total number of failed paths                                        ;           ;                                   ;                                  ;             ;                ;                                                      ;                                                      ; 0            ;
+---------------------------------------------------------------------+-----------+-----------------------------------+----------------------------------+-------------+----------------+------------------------------------------------------+------------------------------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                                       ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                                      ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ;                    ; PLL output ; 10.0 MHz         ; 0.000 ns      ; 0.000 ns     ; clk_50M  ; 1                     ; 5                   ; -2.419 ns ;              ;
; clk_50M                                              ;                    ; User Pin   ; 50.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From        ; To          ; From Clock                                           ; To Clock                                             ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+
; 96.222 ns                               ; 264.69 MHz ( period = 3.778 ns )                    ; cnt_100K[5] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 1.814 ns                ;
; 96.228 ns                               ; 265.11 MHz ( period = 3.772 ns )                    ; cnt_100K[3] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 1.808 ns                ;
; 96.365 ns                               ; 275.10 MHz ( period = 3.635 ns )                    ; cnt[4]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 3.402 ns                ;
; 96.371 ns                               ; 275.56 MHz ( period = 3.629 ns )                    ; cnt_100K[2] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 1.665 ns                ;
; 96.433 ns                               ; 280.35 MHz ( period = 3.567 ns )                    ; cnt[5]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 3.334 ns                ;
; 96.438 ns                               ; 280.74 MHz ( period = 3.562 ns )                    ; cnt[2]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 3.329 ns                ;
; 96.513 ns                               ; 286.78 MHz ( period = 3.487 ns )                    ; cnt_100K[4] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 1.523 ns                ;
; 96.724 ns                               ; 305.25 MHz ( period = 3.276 ns )                    ; cnt[3]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 3.043 ns                ;
; 96.901 ns                               ; 322.68 MHz ( period = 3.099 ns )                    ; m_cnt[4]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.755 ns                 ; 2.854 ns                ;
; 96.920 ns                               ; 324.68 MHz ( period = 3.080 ns )                    ; cnt[4]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.841 ns                ;
; 96.920 ns                               ; 324.68 MHz ( period = 3.080 ns )                    ; cnt[4]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.841 ns                ;
; 96.920 ns                               ; 324.68 MHz ( period = 3.080 ns )                    ; cnt[4]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.841 ns                ;
; 96.920 ns                               ; 324.68 MHz ( period = 3.080 ns )                    ; cnt[4]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.841 ns                ;
; 96.920 ns                               ; 324.68 MHz ( period = 3.080 ns )                    ; cnt[4]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.841 ns                ;
; 96.935 ns                               ; 326.26 MHz ( period = 3.065 ns )                    ; cnt[1]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.832 ns                ;
; 96.950 ns                               ; 327.87 MHz ( period = 3.050 ns )                    ; m_cnt[4]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.811 ns                ;
; 96.981 ns                               ; 331.24 MHz ( period = 3.019 ns )                    ; cnt_1K[4]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 1.494 ns                ;
; 96.987 ns                               ; 331.90 MHz ( period = 3.013 ns )                    ; cnt[2]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.774 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[0]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[5]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[5]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[5]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[5]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.988 ns                               ; 332.01 MHz ( period = 3.012 ns )                    ; cnt[5]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.773 ns                ;
; 96.993 ns                               ; 332.56 MHz ( period = 3.007 ns )                    ; cnt[2]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.768 ns                ;
; 96.993 ns                               ; 332.56 MHz ( period = 3.007 ns )                    ; cnt[2]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.768 ns                ;
; 96.993 ns                               ; 332.56 MHz ( period = 3.007 ns )                    ; cnt[2]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.768 ns                ;
; 96.993 ns                               ; 332.56 MHz ( period = 3.007 ns )                    ; cnt[2]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.768 ns                ;
; 96.993 ns                               ; 332.56 MHz ( period = 3.007 ns )                    ; cnt[2]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.768 ns                ;
; 97.009 ns                               ; 334.34 MHz ( period = 2.991 ns )                    ; cnt[2]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.752 ns                ;
; 97.010 ns                               ; 334.45 MHz ( period = 2.990 ns )                    ; cnt[0]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.751 ns                ;
; 97.033 ns                               ; 337.04 MHz ( period = 2.967 ns )                    ; cnt_10M[0]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.728 ns                ;
; 97.034 ns                               ; 337.15 MHz ( period = 2.966 ns )                    ; cnt_100K[0] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 1.002 ns                ;
; 97.046 ns                               ; 338.52 MHz ( period = 2.954 ns )                    ; m_cnt[0]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.721 ns                ;
; 97.062 ns                               ; 340.37 MHz ( period = 2.938 ns )                    ; cnt[0]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.699 ns                ;
; 97.066 ns                               ; 340.83 MHz ( period = 2.934 ns )                    ; cnt[3]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.695 ns                ;
; 97.072 ns                               ; 341.53 MHz ( period = 2.928 ns )                    ; m_cnt[1]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.695 ns                ;
; 97.094 ns                               ; 344.12 MHz ( period = 2.906 ns )                    ; cnt_1K[3]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 1.381 ns                ;
; 97.139 ns                               ; 349.53 MHz ( period = 2.861 ns )                    ; cnt[1]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.622 ns                ;
; 97.149 ns                               ; 350.75 MHz ( period = 2.851 ns )                    ; cnt_100K[0] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.612 ns                ;
; 97.151 ns                               ; 351.00 MHz ( period = 2.849 ns )                    ; cnt[2]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.610 ns                ;
; 97.152 ns                               ; 351.12 MHz ( period = 2.848 ns )                    ; cnt_10M[0]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.609 ns                ;
; 97.152 ns                               ; 351.12 MHz ( period = 2.848 ns )                    ; cnt[0]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.609 ns                ;
; 97.161 ns                               ; 352.24 MHz ( period = 2.839 ns )                    ; cnt[1]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.600 ns                ;
; 97.168 ns                               ; 353.11 MHz ( period = 2.832 ns )                    ; cnt_1K[2]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 1.307 ns                ;
; 97.176 ns                               ; 354.11 MHz ( period = 2.824 ns )                    ; cnt[0]      ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.591 ns                ;
; 97.178 ns                               ; 354.36 MHz ( period = 2.822 ns )                    ; m_cnt[2]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.589 ns                ;
; 97.198 ns                               ; 356.89 MHz ( period = 2.802 ns )                    ; m_cnt[0]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.563 ns                ;
; 97.213 ns                               ; 358.81 MHz ( period = 2.787 ns )                    ; cnt[1]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.548 ns                ;
; 97.221 ns                               ; 359.84 MHz ( period = 2.779 ns )                    ; cnt_10M[1]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.540 ns                ;
; 97.221 ns                               ; 359.84 MHz ( period = 2.779 ns )                    ; cnt_100K[1] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.540 ns                ;
; 97.224 ns                               ; 360.23 MHz ( period = 2.776 ns )                    ; m_cnt[1]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.537 ns                ;
; 97.230 ns                               ; 361.01 MHz ( period = 2.770 ns )                    ; cnt[3]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.531 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; m_cnt[3]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.488 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; cnt[3]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.482 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; cnt[3]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.482 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; cnt[3]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.482 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; cnt[3]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.482 ns                ;
; 97.279 ns                               ; 367.51 MHz ( period = 2.721 ns )                    ; cnt[3]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.482 ns                ;
; 97.291 ns                               ; 369.14 MHz ( period = 2.709 ns )                    ; m_cnt[0]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.470 ns                ;
; 97.303 ns                               ; 370.78 MHz ( period = 2.697 ns )                    ; cnt[1]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.458 ns                ;
; 97.311 ns                               ; 371.89 MHz ( period = 2.689 ns )                    ; cnt[4]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.450 ns                ;
; 97.317 ns                               ; 372.72 MHz ( period = 2.683 ns )                    ; m_cnt[1]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.444 ns                ;
; 97.319 ns                               ; 373.00 MHz ( period = 2.681 ns )                    ; cnt_10M[2]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.442 ns                ;
; 97.325 ns                               ; 373.83 MHz ( period = 2.675 ns )                    ; cnt_100K[2] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.436 ns                ;
; 97.330 ns                               ; 374.53 MHz ( period = 2.670 ns )                    ; m_cnt[2]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.431 ns                ;
; 97.340 ns                               ; 375.94 MHz ( period = 2.660 ns )                    ; cnt_10M[1]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.421 ns                ;
; 97.341 ns                               ; 376.08 MHz ( period = 2.659 ns )                    ; m_cnt[5]    ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.767 ns                 ; 2.426 ns                ;
; 97.350 ns                               ; 377.36 MHz ( period = 2.650 ns )                    ; cnt_1K[5]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 1.125 ns                ;
; 97.352 ns                               ; 377.64 MHz ( period = 2.648 ns )                    ; cnt_10M[0]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.409 ns                ;
; 97.359 ns                               ; 378.64 MHz ( period = 2.641 ns )                    ; cnt_10M[3]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.402 ns                ;
; 97.365 ns                               ; 379.51 MHz ( period = 2.635 ns )                    ; cnt_100K[3] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.396 ns                ;
; 97.367 ns                               ; 379.79 MHz ( period = 2.633 ns )                    ; cnt_10[1]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.395 ns                 ; 1.028 ns                ;
; 97.380 ns                               ; 381.68 MHz ( period = 2.620 ns )                    ; cnt_100K[1] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.036 ns                 ; 0.656 ns                ;
; 97.397 ns                               ; 384.17 MHz ( period = 2.603 ns )                    ; cnt_1K[0]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.364 ns                ;
; 97.408 ns                               ; 385.80 MHz ( period = 2.592 ns )                    ; cnt_10[0]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.395 ns                 ; 0.987 ns                ;
; 97.413 ns                               ; 386.55 MHz ( period = 2.587 ns )                    ; cnt[2]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.348 ns                ;
; 97.418 ns                               ; 387.30 MHz ( period = 2.582 ns )                    ; cnt_1K[0]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 1.057 ns                ;
; 97.422 ns                               ; 387.90 MHz ( period = 2.578 ns )                    ; m_cnt[0]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.339 ns                ;
; 97.423 ns                               ; 388.05 MHz ( period = 2.577 ns )                    ; m_cnt[2]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.338 ns                ;
; 97.431 ns                               ; 389.26 MHz ( period = 2.569 ns )                    ; m_cnt[3]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.330 ns                ;
; 97.438 ns                               ; 390.32 MHz ( period = 2.562 ns )                    ; cnt_10M[2]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.323 ns                ;
; 97.440 ns                               ; 390.63 MHz ( period = 2.560 ns )                    ; cnt[3]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.321 ns                ;
; 97.448 ns                               ; 391.85 MHz ( period = 2.552 ns )                    ; m_cnt[1]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.313 ns                ;
; 97.461 ns                               ; 393.86 MHz ( period = 2.539 ns )                    ; cnt_10M[4]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.300 ns                ;
; 97.461 ns                               ; 393.86 MHz ( period = 2.539 ns )                    ; cnt_1K[0]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.300 ns                ;
; 97.469 ns                               ; 395.10 MHz ( period = 2.531 ns )                    ; cnt_100K[4] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.292 ns                ;
; 97.471 ns                               ; 395.41 MHz ( period = 2.529 ns )                    ; cnt_100K[0] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.290 ns                ;
; 97.478 ns                               ; 396.51 MHz ( period = 2.522 ns )                    ; cnt_10M[3]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.283 ns                ;
; 97.482 ns                               ; 397.14 MHz ( period = 2.518 ns )                    ; cnt_1K[1]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.475 ns                 ; 0.993 ns                ;
; 97.490 ns                               ; 398.41 MHz ( period = 2.510 ns )                    ; cnt[1]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.271 ns                ;
; 97.490 ns                               ; 398.41 MHz ( period = 2.510 ns )                    ; cnt[1]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.271 ns                ;
; 97.490 ns                               ; 398.41 MHz ( period = 2.510 ns )                    ; cnt[1]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.271 ns                ;
; 97.490 ns                               ; 398.41 MHz ( period = 2.510 ns )                    ; cnt[1]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.271 ns                ;
; 97.490 ns                               ; 398.41 MHz ( period = 2.510 ns )                    ; cnt[1]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.271 ns                ;
; 97.500 ns                               ; 400.00 MHz ( period = 2.500 ns )                    ; cnt_1K[0]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.261 ns                ;
; 97.506 ns                               ; 400.96 MHz ( period = 2.494 ns )                    ; cnt[4]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.255 ns                ;
; 97.511 ns                               ; 401.77 MHz ( period = 2.489 ns )                    ; cnt_100K[0] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.250 ns                ;
; 97.526 ns                               ; 404.20 MHz ( period = 2.474 ns )                    ; cnt_1K[1]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.235 ns                ;
; 97.543 ns                               ; 407.00 MHz ( period = 2.457 ns )                    ; cnt_100K[1] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.218 ns                ;
; 97.563 ns                               ; 410.34 MHz ( period = 2.437 ns )                    ; cnt_1K[2]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.198 ns                ;
; 97.629 ns                               ; 421.76 MHz ( period = 2.371 ns )                    ; cnt_1K[1]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.132 ns                ;
; 97.647 ns                               ; 424.99 MHz ( period = 2.353 ns )                    ; cnt_100K[2] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.114 ns                ;
; 97.666 ns                               ; 428.45 MHz ( period = 2.334 ns )                    ; cnt_1K[2]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.095 ns                ;
; 97.666 ns                               ; 428.45 MHz ( period = 2.334 ns )                    ; cnt_10M[5]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.095 ns                ;
; 97.673 ns                               ; 429.74 MHz ( period = 2.327 ns )                    ; cnt_10M[5]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.088 ns                ;
; 97.687 ns                               ; 432.34 MHz ( period = 2.313 ns )                    ; cnt_100K[3] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.074 ns                ;
; 97.702 ns                               ; 435.16 MHz ( period = 2.298 ns )                    ; cnt_1K[3]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.059 ns                ;
; 97.715 ns                               ; 437.64 MHz ( period = 2.285 ns )                    ; cnt_10M[3]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.046 ns                ;
; 97.731 ns                               ; 440.72 MHz ( period = 2.269 ns )                    ; cnt[0]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.030 ns                ;
; 97.731 ns                               ; 440.72 MHz ( period = 2.269 ns )                    ; cnt[0]      ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.030 ns                ;
; 97.731 ns                               ; 440.72 MHz ( period = 2.269 ns )                    ; cnt[0]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.030 ns                ;
; 97.731 ns                               ; 440.72 MHz ( period = 2.269 ns )                    ; cnt[0]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.030 ns                ;
; 97.731 ns                               ; 440.72 MHz ( period = 2.269 ns )                    ; cnt[0]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 2.030 ns                ;
; 97.764 ns                               ; 447.23 MHz ( period = 2.236 ns )                    ; cnt_10[2]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 98.395 ns                 ; 0.631 ns                ;
; 97.805 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[3]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.956 ns                ;
; 97.829 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[4]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.932 ns                ;
; 97.856 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[4]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.755 ns                 ; 1.899 ns                ;
; 97.856 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[4]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.755 ns                 ; 1.899 ns                ;
; 97.857 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[4]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.904 ns                ;
; 97.864 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[4]  ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.897 ns                ;
; 97.876 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[3]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.885 ns                ;
; 97.886 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[4]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.875 ns                ;
; 97.888 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[4]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.873 ns                ;
; 97.892 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[1]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.869 ns                ;
; 97.900 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[5]    ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.861 ns                ;
; 97.906 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[2]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.855 ns                ;
; 97.935 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[1] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.826 ns                ;
; 97.940 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[5]  ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.821 ns                ;
; 97.942 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.819 ns                ;
; 97.948 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[5] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.813 ns                ;
; 97.949 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[5] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.812 ns                ;
; 97.954 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.807 ns                ;
; 97.955 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[3] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.806 ns                ;
; 97.955 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.806 ns                ;
; 97.956 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.805 ns                ;
; 98.016 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[2]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.745 ns                ;
; 98.059 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[0]  ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.702 ns                ;
; 98.079 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[4]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.682 ns                ;
; 98.098 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[2] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.663 ns                ;
; 98.124 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.637 ns                ;
; 98.139 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[0]  ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.622 ns                ;
; 98.143 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[4] ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.618 ns                ;
; 98.150 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.611 ns                ;
; 98.173 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[0] ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.588 ns                ;
; 98.188 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[5] ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.573 ns                ;
; 98.204 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.557 ns                ;
; 98.240 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[4] ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.521 ns                ;
; 98.245 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[1] ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.516 ns                ;
; 98.245 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[3]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.516 ns                ;
; 98.247 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[1]  ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.514 ns                ;
; 98.247 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[5]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.514 ns                ;
; 98.247 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[5]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.514 ns                ;
; 98.253 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[0] ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.508 ns                ;
; 98.253 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.508 ns                ;
; 98.258 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.503 ns                ;
; 98.269 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[4]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.492 ns                ;
; 98.281 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[5]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.480 ns                ;
; 98.287 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[5]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.474 ns                ;
; 98.290 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[2]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.471 ns                ;
; 98.325 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[1] ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.436 ns                ;
; 98.327 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[1]  ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.434 ns                ;
; 98.333 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.428 ns                ;
; 98.333 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[0]    ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.428 ns                ;
; 98.336 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[3]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.425 ns                ;
; 98.345 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[2]  ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.416 ns                ;
; 98.349 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[2] ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.412 ns                ;
; 98.382 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[3]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.379 ns                ;
; 98.456 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[2]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.305 ns                ;
; 98.478 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[4]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.283 ns                ;
; 98.617 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[3]    ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.144 ns                ;
; 98.637 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[2]  ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.124 ns                ;
; 98.637 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[5]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.124 ns                ;
; 98.638 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[5]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.123 ns                ;
; 98.688 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; cnt[0]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.073 ns                ;
; 98.712 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[1]    ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.049 ns                ;
; 98.714 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; cnt_1K[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.047 ns                ;
; 98.723 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[2]   ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.038 ns                ;
; 98.738 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[3]  ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.023 ns                ;
; 98.742 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[3] ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.019 ns                ;
; 98.750 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[0]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.011 ns                ;
; 98.752 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[0]  ; cnt_10M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.009 ns                ;
; 98.761 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[1]      ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 1.000 ns                ;
; 98.765 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[0] ; cnt_100K[0] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.996 ns                ;
; 98.765 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[0]    ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.996 ns                ;
; 98.772 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[0]   ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.989 ns                ;
; 98.777 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[2]  ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.984 ns                ;
; 98.781 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_100K[2] ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.980 ns                ;
; 98.781 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[3]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.980 ns                ;
; 98.818 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[2]   ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.943 ns                ;
; 99.107 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10M[1]  ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.654 ns                ;
; 99.120 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[1]   ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.641 ns                ;
; 99.120 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[0]   ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.641 ns                ;
; 99.125 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[1]   ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.636 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; clk_100K    ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[2]   ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[0]   ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_10[1]   ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; clk_1K      ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; 99.307 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; clk_10      ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 100.000 ns                  ; 99.761 ns                 ; 0.454 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;             ;             ;                                                      ;                                                      ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To          ; From Clock                                           ; To Clock                                             ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.445 ns                                ; cnt_10M[1]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_100K[1]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_1K[1]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_100K                                            ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[2]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[0]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[1]                                           ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_1K                                              ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_10                                              ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; m_cnt[2]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_1                                               ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.627 ns                                ; cnt_10[1]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.636 ns                 ;
; 0.632 ns                                ; cnt_10[1]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.641 ns                 ;
; 0.632 ns                                ; cnt_10[0]                                           ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.641 ns                 ;
; 0.644 ns                                ; cnt_10M[1]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.653 ns                 ;
; 0.644 ns                                ; cnt_100K[1]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.653 ns                 ;
; 0.645 ns                                ; cnt_100K[1]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.654 ns                 ;
; 0.645 ns                                ; cnt_10M[1]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.654 ns                 ;
; 0.648 ns                                ; cnt_10M[1]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.657 ns                 ;
; 0.649 ns                                ; cnt_100K[0]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.658 ns                 ;
; 0.807 ns                                ; cnt_10M[0]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.816 ns                 ;
; 0.808 ns                                ; cnt_10M[0]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.817 ns                 ;
; 0.812 ns                                ; cnt_1K[0]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.821 ns                 ;
; 0.812 ns                                ; m_cnt[1]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.821 ns                 ;
; 0.822 ns                                ; m_cnt[2]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.831 ns                 ;
; 0.907 ns                                ; cnt[1]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.916 ns                 ;
; 0.909 ns                                ; cnt[1]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.918 ns                 ;
; 0.909 ns                                ; cnt[1]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.918 ns                 ;
; 0.934 ns                                ; cnt_10[2]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.943 ns                 ;
; 0.952 ns                                ; cnt_1K[1]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.961 ns                 ;
; 0.971 ns                                ; cnt_100K[2]                                         ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.980 ns                 ;
; 0.971 ns                                ; cnt_1K[3]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.980 ns                 ;
; 0.975 ns                                ; cnt_10M[2]                                          ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.984 ns                 ;
; 0.980 ns                                ; cnt_10[0]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.989 ns                 ;
; 0.983 ns                                ; cnt_1K[1]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.992 ns                 ;
; 0.987 ns                                ; cnt_100K[0]                                         ; cnt_100K[0] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.996 ns                 ;
; 0.987 ns                                ; m_cnt[0]                                            ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.996 ns                 ;
; 0.991 ns                                ; cnt_100K[0]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.000 ns                 ;
; 0.991 ns                                ; cnt[1]                                              ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.000 ns                 ;
; 0.996 ns                                ; cnt_100K[0]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.005 ns                 ;
; 1.000 ns                                ; cnt_10M[0]                                          ; cnt_10M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.009 ns                 ;
; 1.002 ns                                ; cnt_10M[0]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.011 ns                 ;
; 1.003 ns                                ; cnt_10M[0]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.012 ns                 ;
; 1.009 ns                                ; m_cnt[2]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.018 ns                 ;
; 1.010 ns                                ; cnt_100K[3]                                         ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.019 ns                 ;
; 1.014 ns                                ; cnt_10M[3]                                          ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.023 ns                 ;
; 1.029 ns                                ; cnt_1K[2]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.038 ns                 ;
; 1.038 ns                                ; cnt_1K[0]                                           ; cnt_1K[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.047 ns                 ;
; 1.040 ns                                ; m_cnt[1]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.049 ns                 ;
; 1.042 ns                                ; m_cnt[1]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.051 ns                 ;
; 1.049 ns                                ; cnt_1K[0]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.058 ns                 ;
; 1.049 ns                                ; cnt_1K[0]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.058 ns                 ;
; 1.050 ns                                ; m_cnt[1]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.059 ns                 ;
; 1.052 ns                                ; cnt[0]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.061 ns                 ;
; 1.053 ns                                ; cnt[0]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.062 ns                 ;
; 1.055 ns                                ; cnt[0]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.064 ns                 ;
; 1.064 ns                                ; cnt[0]                                              ; cnt[0]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.073 ns                 ;
; 1.088 ns                                ; cnt_1K[5]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.097 ns                 ;
; 1.114 ns                                ; cnt_1K[5]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.123 ns                 ;
; 1.115 ns                                ; cnt_10M[2]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.124 ns                 ;
; 1.115 ns                                ; cnt_1K[5]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.124 ns                 ;
; 1.135 ns                                ; m_cnt[3]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.144 ns                 ;
; 1.135 ns                                ; m_cnt[3]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.144 ns                 ;
; 1.140 ns                                ; m_cnt[3]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.149 ns                 ;
; 1.218 ns                                ; cnt[0]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.227 ns                 ;
; 1.266 ns                                ; cnt[1]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.275 ns                 ;
; 1.273 ns                                ; cnt_100K[4]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.282 ns                 ;
; 1.274 ns                                ; cnt_10M[4]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.283 ns                 ;
; 1.296 ns                                ; cnt_1K[2]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.305 ns                 ;
; 1.297 ns                                ; cnt_1K[2]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.306 ns                 ;
; 1.311 ns                                ; cnt[3]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.320 ns                 ;
; 1.356 ns                                ; m_cnt[1]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 1.371 ns                 ;
; 1.370 ns                                ; cnt_1K[3]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.379 ns                 ;
; 1.371 ns                                ; cnt_1K[3]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.380 ns                 ;
; 1.403 ns                                ; cnt_100K[2]                                         ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.412 ns                 ;
; 1.407 ns                                ; cnt_10M[2]                                          ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.416 ns                 ;
; 1.415 ns                                ; cnt_100K[2]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.424 ns                 ;
; 1.416 ns                                ; cnt_10M[3]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.425 ns                 ;
; 1.419 ns                                ; cnt_1K[1]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.428 ns                 ;
; 1.419 ns                                ; m_cnt[0]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.428 ns                 ;
; 1.425 ns                                ; cnt_10M[1]                                          ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.434 ns                 ;
; 1.427 ns                                ; cnt_100K[1]                                         ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.436 ns                 ;
; 1.457 ns                                ; m_cnt[0]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.466 ns                 ;
; 1.457 ns                                ; m_cnt[0]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.466 ns                 ;
; 1.462 ns                                ; cnt_10M[2]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.471 ns                 ;
; 1.462 ns                                ; cnt_1K[2]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.471 ns                 ;
; 1.462 ns                                ; m_cnt[0]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.471 ns                 ;
; 1.465 ns                                ; cnt_10M[5]                                          ; cnt_10M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.474 ns                 ;
; 1.483 ns                                ; cnt_1K[4]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.492 ns                 ;
; 1.484 ns                                ; cnt_1K[4]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.493 ns                 ;
; 1.491 ns                                ; cnt_100K[5]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.500 ns                 ;
; 1.494 ns                                ; cnt[0]                                              ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.503 ns                 ;
; 1.497 ns                                ; cnt[5]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.506 ns                 ;
; 1.499 ns                                ; cnt_100K[0]                                         ; cnt_100K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.508 ns                 ;
; 1.499 ns                                ; cnt_1K[1]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.508 ns                 ;
; 1.503 ns                                ; cnt_10M[5]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.512 ns                 ;
; 1.505 ns                                ; cnt_10M[1]                                          ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.514 ns                 ;
; 1.505 ns                                ; cnt[3]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.514 ns                 ;
; 1.505 ns                                ; m_cnt[5]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.514 ns                 ;
; 1.505 ns                                ; m_cnt[5]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.514 ns                 ;
; 1.506 ns                                ; cnt[3]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.515 ns                 ;
; 1.507 ns                                ; cnt_100K[1]                                         ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.516 ns                 ;
; 1.507 ns                                ; cnt[3]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.516 ns                 ;
; 1.510 ns                                ; m_cnt[5]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.519 ns                 ;
; 1.512 ns                                ; cnt_100K[4]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.521 ns                 ;
; 1.513 ns                                ; cnt_100K[4]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.522 ns                 ;
; 1.548 ns                                ; cnt_1K[0]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.557 ns                 ;
; 1.558 ns                                ; cnt_100K[3]                                         ; cnt_100K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.567 ns                 ;
; 1.569 ns                                ; m_cnt[2]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 1.584 ns                 ;
; 1.579 ns                                ; cnt_100K[0]                                         ; cnt_100K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.588 ns                 ;
; 1.597 ns                                ; cnt[2]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.606 ns                 ;
; 1.613 ns                                ; cnt_10M[0]                                          ; cnt_10M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.622 ns                 ;
; 1.621 ns                                ; cnt_10M[4]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.630 ns                 ;
; 1.628 ns                                ; cnt_1K[0]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.637 ns                 ;
; 1.653 ns                                ; cnt_1K[2]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.662 ns                 ;
; 1.654 ns                                ; cnt_100K[2]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.663 ns                 ;
; 1.655 ns                                ; cnt_100K[2]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.664 ns                 ;
; 1.670 ns                                ; cnt[4]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.679 ns                 ;
; 1.693 ns                                ; cnt_10M[0]                                          ; cnt_10M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.702 ns                 ;
; 1.727 ns                                ; cnt_1K[3]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.736 ns                 ;
; 1.729 ns                                ; cnt_10M[2]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.738 ns                 ;
; 1.736 ns                                ; cnt_10M[2]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.745 ns                 ;
; 1.763 ns                                ; cnt_10M[3]                                          ; cnt_10M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.772 ns                 ;
; 1.791 ns                                ; cnt[2]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.800 ns                 ;
; 1.792 ns                                ; cnt[2]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.801 ns                 ;
; 1.793 ns                                ; cnt[2]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.802 ns                 ;
; 1.796 ns                                ; cnt[5]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.805 ns                 ;
; 1.797 ns                                ; cnt_100K[3]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.806 ns                 ;
; 1.797 ns                                ; cnt[5]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.806 ns                 ;
; 1.798 ns                                ; cnt_100K[3]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.807 ns                 ;
; 1.798 ns                                ; cnt[5]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.807 ns                 ;
; 1.803 ns                                ; cnt_100K[5]                                         ; cnt_100K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.812 ns                 ;
; 1.804 ns                                ; cnt_100K[5]                                         ; cnt_100K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.813 ns                 ;
; 1.820 ns                                ; cnt_10M[4]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.829 ns                 ;
; 1.840 ns                                ; cnt_1K[4]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.849 ns                 ;
; 1.864 ns                                ; cnt[4]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.873 ns                 ;
; 1.865 ns                                ; cnt[4]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.874 ns                 ;
; 1.866 ns                                ; cnt[4]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.875 ns                 ;
; 1.895 ns                                ; cnt_10M[4]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.904 ns                 ;
; 1.896 ns                                ; m_cnt[4]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.003 ns                   ; 1.899 ns                 ;
; 1.896 ns                                ; m_cnt[4]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.003 ns                   ; 1.899 ns                 ;
; 1.901 ns                                ; m_cnt[4]                                            ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.003 ns                   ; 1.904 ns                 ;
; 1.988 ns                                ; cnt_10[2]                                           ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.357 ns                  ; 0.631 ns                 ;
; 2.021 ns                                ; cnt[0]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.030 ns                 ;
; 2.021 ns                                ; cnt[0]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.030 ns                 ;
; 2.021 ns                                ; cnt[0]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.030 ns                 ;
; 2.021 ns                                ; cnt[0]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.030 ns                 ;
; 2.021 ns                                ; cnt[0]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.030 ns                 ;
; 2.030 ns                                ; cnt_10M[3]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.039 ns                 ;
; 2.037 ns                                ; cnt_10M[3]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.046 ns                 ;
; 2.041 ns                                ; m_cnt[3]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 2.056 ns                 ;
; 2.079 ns                                ; cnt_10M[5]                                          ; cnt_10M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.088 ns                 ;
; 2.086 ns                                ; cnt_10M[5]                                          ; clk_100K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.095 ns                 ;
; 2.262 ns                                ; cnt[1]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.271 ns                 ;
; 2.262 ns                                ; cnt[1]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.271 ns                 ;
; 2.262 ns                                ; cnt[1]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.271 ns                 ;
; 2.262 ns                                ; cnt[1]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.271 ns                 ;
; 2.262 ns                                ; cnt[1]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.271 ns                 ;
; 2.270 ns                                ; cnt_1K[1]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 0.993 ns                 ;
; 2.334 ns                                ; cnt_1K[0]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 1.057 ns                 ;
; 2.344 ns                                ; cnt_10[0]                                           ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.357 ns                  ; 0.987 ns                 ;
; 2.363 ns                                ; m_cnt[0]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 2.378 ns                 ;
; 2.372 ns                                ; cnt_100K[1]                                         ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.716 ns                  ; 0.656 ns                 ;
; 2.385 ns                                ; cnt_10[1]                                           ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.357 ns                  ; 1.028 ns                 ;
; 2.402 ns                                ; cnt_1K[5]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 1.125 ns                 ;
; 2.411 ns                                ; m_cnt[5]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 2.426 ns                 ;
; 2.473 ns                                ; cnt[3]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.482 ns                 ;
; 2.473 ns                                ; cnt[3]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.482 ns                 ;
; 2.473 ns                                ; cnt[3]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.482 ns                 ;
; 2.473 ns                                ; cnt[3]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.482 ns                 ;
; 2.473 ns                                ; cnt[3]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.482 ns                 ;
; 2.576 ns                                ; cnt[0]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 2.591 ns                 ;
; 2.584 ns                                ; cnt_1K[2]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 1.307 ns                 ;
; 2.651 ns                                ; m_cnt[4]                                            ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.660 ns                 ;
; 2.658 ns                                ; cnt_1K[3]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 1.381 ns                 ;
; 2.718 ns                                ; cnt_100K[0]                                         ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.716 ns                  ; 1.002 ns                 ;
; 2.759 ns                                ; cnt[2]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.768 ns                 ;
; 2.759 ns                                ; cnt[2]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.768 ns                 ;
; 2.759 ns                                ; cnt[2]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.768 ns                 ;
; 2.759 ns                                ; cnt[2]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.768 ns                 ;
; 2.759 ns                                ; cnt[2]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.768 ns                 ;
; 2.764 ns                                ; cnt[5]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.773 ns                 ;
; 2.764 ns                                ; cnt[5]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.773 ns                 ;
; 2.764 ns                                ; cnt[5]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.773 ns                 ;
; 2.764 ns                                ; cnt[5]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.773 ns                 ;
; 2.764 ns                                ; cnt[5]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.773 ns                 ;
; 2.771 ns                                ; cnt_1K[4]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.277 ns                  ; 1.494 ns                 ;
; 2.817 ns                                ; cnt[1]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 2.832 ns                 ;
; 2.832 ns                                ; cnt[4]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.841 ns                 ;
; 2.832 ns                                ; cnt[4]                                              ; m_cnt[5]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.841 ns                 ;
; 2.832 ns                                ; cnt[4]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.841 ns                 ;
; 2.832 ns                                ; cnt[4]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.841 ns                 ;
; 2.832 ns                                ; cnt[4]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.841 ns                 ;
; 3.028 ns                                ; cnt[3]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 3.043 ns                 ;
; 3.239 ns                                ; cnt_100K[4]                                         ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.716 ns                  ; 1.523 ns                 ;
; 3.314 ns                                ; cnt[2]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 3.329 ns                 ;
; 3.319 ns                                ; cnt[5]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 3.334 ns                 ;
; 3.381 ns                                ; cnt_100K[2]                                         ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.716 ns                  ; 1.665 ns                 ;
; 3.387 ns                                ; cnt[4]                                              ; m_cnt[4]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.015 ns                   ; 3.402 ns                 ;
; 3.524 ns                                ; cnt_100K[3]                                         ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -1.716 ns                  ; 1.808 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;             ;                                                      ;                                                      ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+----------+-----------------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To              ; From Clock ;
+-------+--------------+------------+----------+-----------------+------------+
; N/A   ; None         ; 24.739 ns  ; m_cnt[3] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 24.510 ns  ; m_cnt[3] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 24.498 ns  ; m_cnt[3] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 24.495 ns  ; m_cnt[3] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 24.467 ns  ; m_cnt[3] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 24.393 ns  ; m_cnt[3] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 24.313 ns  ; m_cnt[5] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 24.122 ns  ; m_cnt[3] ; segment_100[0]  ; clk_50M    ;
; N/A   ; None         ; 24.084 ns  ; m_cnt[5] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 24.072 ns  ; m_cnt[5] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 24.069 ns  ; m_cnt[5] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 24.041 ns  ; m_cnt[5] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 23.967 ns  ; m_cnt[5] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 23.822 ns  ; m_cnt[4] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 23.696 ns  ; m_cnt[5] ; segment_100[0]  ; clk_50M    ;
; N/A   ; None         ; 23.593 ns  ; m_cnt[4] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 23.581 ns  ; m_cnt[4] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 23.578 ns  ; m_cnt[4] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 23.550 ns  ; m_cnt[4] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 23.511 ns  ; cnt[3]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 23.500 ns  ; cnt[3]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 23.497 ns  ; cnt[3]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 23.481 ns  ; cnt[3]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 23.476 ns  ; m_cnt[4] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 23.472 ns  ; cnt[4]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 23.461 ns  ; cnt[4]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 23.458 ns  ; cnt[4]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 23.442 ns  ; cnt[4]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 23.346 ns  ; cnt[5]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 23.335 ns  ; cnt[5]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 23.332 ns  ; cnt[5]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 23.316 ns  ; cnt[5]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 23.205 ns  ; m_cnt[4] ; segment_100[0]  ; clk_50M    ;
; N/A   ; None         ; 23.182 ns  ; m_cnt[3] ; segment_1000[1] ; clk_50M    ;
; N/A   ; None         ; 23.171 ns  ; cnt[3]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 23.143 ns  ; m_cnt[3] ; segment_1000[2] ; clk_50M    ;
; N/A   ; None         ; 23.137 ns  ; cnt[3]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 23.132 ns  ; cnt[4]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 23.098 ns  ; cnt[4]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 23.035 ns  ; m_cnt[3] ; segment_1000[3] ; clk_50M    ;
; N/A   ; None         ; 23.006 ns  ; cnt[5]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 22.993 ns  ; m_cnt[3] ; segment_1000[4] ; clk_50M    ;
; N/A   ; None         ; 22.987 ns  ; m_cnt[3] ; segment_1000[0] ; clk_50M    ;
; N/A   ; None         ; 22.979 ns  ; m_cnt[3] ; segment_1000[6] ; clk_50M    ;
; N/A   ; None         ; 22.972 ns  ; cnt[5]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 22.931 ns  ; cnt[3]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 22.892 ns  ; cnt[4]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 22.766 ns  ; cnt[5]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 22.756 ns  ; m_cnt[5] ; segment_1000[1] ; clk_50M    ;
; N/A   ; None         ; 22.717 ns  ; m_cnt[5] ; segment_1000[2] ; clk_50M    ;
; N/A   ; None         ; 22.609 ns  ; m_cnt[5] ; segment_1000[3] ; clk_50M    ;
; N/A   ; None         ; 22.597 ns  ; m_cnt[3] ; segment_1000[5] ; clk_50M    ;
; N/A   ; None         ; 22.567 ns  ; m_cnt[5] ; segment_1000[4] ; clk_50M    ;
; N/A   ; None         ; 22.561 ns  ; m_cnt[5] ; segment_1000[0] ; clk_50M    ;
; N/A   ; None         ; 22.553 ns  ; m_cnt[5] ; segment_1000[6] ; clk_50M    ;
; N/A   ; None         ; 22.365 ns  ; m_cnt[2] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 22.265 ns  ; m_cnt[4] ; segment_1000[1] ; clk_50M    ;
; N/A   ; None         ; 22.226 ns  ; m_cnt[4] ; segment_1000[2] ; clk_50M    ;
; N/A   ; None         ; 22.171 ns  ; m_cnt[5] ; segment_1000[5] ; clk_50M    ;
; N/A   ; None         ; 22.136 ns  ; m_cnt[2] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 22.124 ns  ; m_cnt[2] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 22.121 ns  ; m_cnt[2] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 22.118 ns  ; m_cnt[4] ; segment_1000[3] ; clk_50M    ;
; N/A   ; None         ; 22.093 ns  ; m_cnt[2] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 22.076 ns  ; m_cnt[4] ; segment_1000[4] ; clk_50M    ;
; N/A   ; None         ; 22.070 ns  ; m_cnt[4] ; segment_1000[0] ; clk_50M    ;
; N/A   ; None         ; 22.062 ns  ; m_cnt[4] ; segment_1000[6] ; clk_50M    ;
; N/A   ; None         ; 22.019 ns  ; m_cnt[2] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 22.012 ns  ; cnt[2]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 22.001 ns  ; cnt[2]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 21.998 ns  ; cnt[2]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 21.982 ns  ; cnt[2]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 21.748 ns  ; m_cnt[2] ; segment_100[0]  ; clk_50M    ;
; N/A   ; None         ; 21.711 ns  ; cnt[3]   ; segment_10[6]   ; clk_50M    ;
; N/A   ; None         ; 21.687 ns  ; cnt[3]   ; segment_10[5]   ; clk_50M    ;
; N/A   ; None         ; 21.681 ns  ; cnt[3]   ; segment_10[4]   ; clk_50M    ;
; N/A   ; None         ; 21.680 ns  ; m_cnt[4] ; segment_1000[5] ; clk_50M    ;
; N/A   ; None         ; 21.672 ns  ; cnt[2]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 21.672 ns  ; cnt[4]   ; segment_10[6]   ; clk_50M    ;
; N/A   ; None         ; 21.648 ns  ; cnt[4]   ; segment_10[5]   ; clk_50M    ;
; N/A   ; None         ; 21.642 ns  ; cnt[4]   ; segment_10[4]   ; clk_50M    ;
; N/A   ; None         ; 21.638 ns  ; cnt[2]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 21.546 ns  ; cnt[5]   ; segment_10[6]   ; clk_50M    ;
; N/A   ; None         ; 21.522 ns  ; cnt[5]   ; segment_10[5]   ; clk_50M    ;
; N/A   ; None         ; 21.516 ns  ; cnt[5]   ; segment_10[4]   ; clk_50M    ;
; N/A   ; None         ; 21.432 ns  ; cnt[2]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 21.322 ns  ; cnt[3]   ; segment_10[2]   ; clk_50M    ;
; N/A   ; None         ; 21.322 ns  ; cnt[3]   ; segment_10[1]   ; clk_50M    ;
; N/A   ; None         ; 21.283 ns  ; cnt[4]   ; segment_10[2]   ; clk_50M    ;
; N/A   ; None         ; 21.283 ns  ; cnt[4]   ; segment_10[1]   ; clk_50M    ;
; N/A   ; None         ; 21.157 ns  ; cnt[5]   ; segment_10[2]   ; clk_50M    ;
; N/A   ; None         ; 21.157 ns  ; cnt[5]   ; segment_10[1]   ; clk_50M    ;
; N/A   ; None         ; 21.092 ns  ; cnt[3]   ; segment_10[0]   ; clk_50M    ;
; N/A   ; None         ; 21.066 ns  ; cnt[3]   ; segment_10[3]   ; clk_50M    ;
; N/A   ; None         ; 21.053 ns  ; cnt[4]   ; segment_10[0]   ; clk_50M    ;
; N/A   ; None         ; 21.027 ns  ; cnt[4]   ; segment_10[3]   ; clk_50M    ;
; N/A   ; None         ; 20.927 ns  ; cnt[5]   ; segment_10[0]   ; clk_50M    ;
; N/A   ; None         ; 20.901 ns  ; cnt[5]   ; segment_10[3]   ; clk_50M    ;
; N/A   ; None         ; 20.808 ns  ; m_cnt[2] ; segment_1000[1] ; clk_50M    ;
; N/A   ; None         ; 20.769 ns  ; m_cnt[2] ; segment_1000[2] ; clk_50M    ;
; N/A   ; None         ; 20.661 ns  ; m_cnt[2] ; segment_1000[3] ; clk_50M    ;
; N/A   ; None         ; 20.619 ns  ; m_cnt[2] ; segment_1000[4] ; clk_50M    ;
; N/A   ; None         ; 20.613 ns  ; m_cnt[2] ; segment_1000[0] ; clk_50M    ;
; N/A   ; None         ; 20.605 ns  ; m_cnt[2] ; segment_1000[6] ; clk_50M    ;
; N/A   ; None         ; 20.223 ns  ; m_cnt[2] ; segment_1000[5] ; clk_50M    ;
; N/A   ; None         ; 20.212 ns  ; cnt[2]   ; segment_10[6]   ; clk_50M    ;
; N/A   ; None         ; 20.188 ns  ; cnt[2]   ; segment_10[5]   ; clk_50M    ;
; N/A   ; None         ; 20.182 ns  ; cnt[2]   ; segment_10[4]   ; clk_50M    ;
; N/A   ; None         ; 19.823 ns  ; cnt[2]   ; segment_10[2]   ; clk_50M    ;
; N/A   ; None         ; 19.823 ns  ; cnt[2]   ; segment_10[1]   ; clk_50M    ;
; N/A   ; None         ; 19.593 ns  ; cnt[2]   ; segment_10[0]   ; clk_50M    ;
; N/A   ; None         ; 19.567 ns  ; cnt[2]   ; segment_10[3]   ; clk_50M    ;
; N/A   ; None         ; 19.068 ns  ; m_cnt[1] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 19.022 ns  ; cnt[1]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 19.011 ns  ; cnt[1]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 19.008 ns  ; cnt[1]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 18.992 ns  ; cnt[1]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 18.839 ns  ; m_cnt[1] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 18.827 ns  ; m_cnt[1] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 18.824 ns  ; m_cnt[1] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 18.796 ns  ; m_cnt[1] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 18.722 ns  ; m_cnt[1] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 18.682 ns  ; cnt[1]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 18.648 ns  ; cnt[1]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 18.451 ns  ; m_cnt[1] ; segment_100[0]  ; clk_50M    ;
; N/A   ; None         ; 18.442 ns  ; cnt[1]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 17.511 ns  ; m_cnt[1] ; segment_1000[1] ; clk_50M    ;
; N/A   ; None         ; 17.472 ns  ; m_cnt[1] ; segment_1000[2] ; clk_50M    ;
; N/A   ; None         ; 17.364 ns  ; m_cnt[1] ; segment_1000[3] ; clk_50M    ;
; N/A   ; None         ; 17.322 ns  ; m_cnt[1] ; segment_1000[4] ; clk_50M    ;
; N/A   ; None         ; 17.316 ns  ; m_cnt[1] ; segment_1000[0] ; clk_50M    ;
; N/A   ; None         ; 17.308 ns  ; m_cnt[1] ; segment_1000[6] ; clk_50M    ;
; N/A   ; None         ; 17.222 ns  ; cnt[1]   ; segment_10[6]   ; clk_50M    ;
; N/A   ; None         ; 17.198 ns  ; cnt[1]   ; segment_10[5]   ; clk_50M    ;
; N/A   ; None         ; 17.192 ns  ; cnt[1]   ; segment_10[4]   ; clk_50M    ;
; N/A   ; None         ; 16.926 ns  ; m_cnt[1] ; segment_1000[5] ; clk_50M    ;
; N/A   ; None         ; 16.833 ns  ; cnt[1]   ; segment_10[2]   ; clk_50M    ;
; N/A   ; None         ; 16.833 ns  ; cnt[1]   ; segment_10[1]   ; clk_50M    ;
; N/A   ; None         ; 16.603 ns  ; cnt[1]   ; segment_10[0]   ; clk_50M    ;
; N/A   ; None         ; 16.577 ns  ; cnt[1]   ; segment_10[3]   ; clk_50M    ;
; N/A   ; None         ; 14.012 ns  ; cnt[0]   ; segment_1[5]    ; clk_50M    ;
; N/A   ; None         ; 13.990 ns  ; cnt[0]   ; segment_1[4]    ; clk_50M    ;
; N/A   ; None         ; 13.951 ns  ; cnt[0]   ; segment_1[0]    ; clk_50M    ;
; N/A   ; None         ; 13.663 ns  ; cnt[0]   ; segment_1[2]    ; clk_50M    ;
; N/A   ; None         ; 13.638 ns  ; cnt[0]   ; segment_1[3]    ; clk_50M    ;
; N/A   ; None         ; 13.614 ns  ; m_cnt[0] ; segment_100[4]  ; clk_50M    ;
; N/A   ; None         ; 13.463 ns  ; cnt[0]   ; segment_1[6]    ; clk_50M    ;
; N/A   ; None         ; 13.430 ns  ; cnt[0]   ; segment_1[1]    ; clk_50M    ;
; N/A   ; None         ; 13.382 ns  ; m_cnt[0] ; segment_100[2]  ; clk_50M    ;
; N/A   ; None         ; 13.373 ns  ; m_cnt[0] ; segment_100[6]  ; clk_50M    ;
; N/A   ; None         ; 13.369 ns  ; m_cnt[0] ; segment_100[5]  ; clk_50M    ;
; N/A   ; None         ; 13.340 ns  ; m_cnt[0] ; segment_100[1]  ; clk_50M    ;
; N/A   ; None         ; 13.266 ns  ; m_cnt[0] ; segment_100[3]  ; clk_50M    ;
; N/A   ; None         ; 12.997 ns  ; m_cnt[0] ; segment_100[0]  ; clk_50M    ;
+-------+--------------+------------+----------+-----------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Wed Nov 08 08:31:24 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DE1_Segment_Timer -c DE1_Segment_Timer --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: Found 4 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk_100K" as buffer
    Info: Detected ripple clock "clk_1K" as buffer
    Info: Detected ripple clock "clk_10" as buffer
    Info: Detected ripple clock "clk_1" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is 96.222 ns for clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" between source register "cnt_100K[5]" and destination register "clk_1K"
    Info: Fmax is 264.69 MHz (period= 3.778 ns)
    Info: + Largest register to register requirement is 98.036 ns
        Info: + Setup relationship between source and destination is 100.000 ns
            Info: + Latch edge is 97.581 ns
                Info: Clock period of Destination clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 100.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.419 ns
                Info: Clock period of Source clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 100.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -1.725 ns
            Info: + Shortest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to destination register is 3.894 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 7; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.985 ns) + CELL(0.879 ns) = 2.793 ns; Loc. = LCFF_X24_Y22_N31; Fanout = 3; REG Node = 'clk_100K'
                Info: 4: + IC(0.499 ns) + CELL(0.602 ns) = 3.894 ns; Loc. = LCFF_X25_Y22_N13; Fanout = 3; REG Node = 'clk_1K'
                Info: Total cell delay = 1.481 ns ( 38.03 % )
                Info: Total interconnect delay = 2.413 ns ( 61.97 % )
            Info: - Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 5.619 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 7; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.985 ns) + CELL(0.879 ns) = 2.793 ns; Loc. = LCFF_X24_Y22_N31; Fanout = 3; REG Node = 'clk_100K'
                Info: 4: + IC(1.246 ns) + CELL(0.000 ns) = 4.039 ns; Loc. = CLKCTRL_G8; Fanout = 6; COMB Node = 'clk_100K~clkctrl'
                Info: 5: + IC(0.978 ns) + CELL(0.602 ns) = 5.619 ns; Loc. = LCFF_X25_Y22_N23; Fanout = 2; REG Node = 'cnt_100K[5]'
                Info: Total cell delay = 1.481 ns ( 26.36 % )
                Info: Total interconnect delay = 4.138 ns ( 73.64 % )
        Info: - Micro clock to output delay of source is 0.277 ns
        Info: - Micro setup delay of destination is -0.038 ns
    Info: - Longest register to register delay is 1.814 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y22_N23; Fanout = 2; REG Node = 'cnt_100K[5]'
        Info: 2: + IC(0.364 ns) + CELL(0.477 ns) = 0.841 ns; Loc. = LCCOMB_X25_Y22_N24; Fanout = 4; COMB Node = 'Equal1~0'
        Info: 3: + IC(0.332 ns) + CELL(0.545 ns) = 1.718 ns; Loc. = LCCOMB_X25_Y22_N12; Fanout = 1; COMB Node = 'clk_1K~0'
        Info: 4: + IC(0.000 ns) + CELL(0.096 ns) = 1.814 ns; Loc. = LCFF_X25_Y22_N13; Fanout = 3; REG Node = 'clk_1K'
        Info: Total cell delay = 1.118 ns ( 61.63 % )
        Info: Total interconnect delay = 0.696 ns ( 38.37 % )
Info: No valid register-to-register data paths exist for clock "clk_50M"
Info: Minimum slack time is 445 ps for clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" between source register "cnt_10M[1]" and destination register "cnt_10M[1]"
    Info: + Shortest register to register delay is 0.454 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y22_N27; Fanout = 6; REG Node = 'cnt_10M[1]'
        Info: 2: + IC(0.000 ns) + CELL(0.358 ns) = 0.358 ns; Loc. = LCCOMB_X24_Y22_N26; Fanout = 1; COMB Node = 'cnt_10M~0'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 0.454 ns; Loc. = LCFF_X24_Y22_N27; Fanout = 6; REG Node = 'cnt_10M[1]'
        Info: Total cell delay = 0.454 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.009 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.419 ns
                Info: Clock period of Destination clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 100.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.419 ns
                Info: Clock period of Source clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 100.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to destination register is 2.516 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 7; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.985 ns) + CELL(0.602 ns) = 2.516 ns; Loc. = LCFF_X24_Y22_N27; Fanout = 6; REG Node = 'cnt_10M[1]'
                Info: Total cell delay = 0.602 ns ( 23.93 % )
                Info: Total interconnect delay = 1.914 ns ( 76.07 % )
            Info: - Shortest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 2.516 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 7; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.985 ns) + CELL(0.602 ns) = 2.516 ns; Loc. = LCFF_X24_Y22_N27; Fanout = 6; REG Node = 'cnt_10M[1]'
                Info: Total cell delay = 0.602 ns ( 23.93 % )
                Info: Total interconnect delay = 1.914 ns ( 76.07 % )
        Info: - Micro clock to output delay of source is 0.277 ns
        Info: + Micro hold delay of destination is 0.286 ns
Info: tco from clock "clk_50M" to destination pin "segment_100[4]" through register "m_cnt[3]" is 24.739 ns
    Info: + Offset between input clock "clk_50M" and output clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is -2.419 ns
    Info: + Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 9.807 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 7; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.985 ns) + CELL(0.879 ns) = 2.793 ns; Loc. = LCFF_X24_Y22_N31; Fanout = 3; REG Node = 'clk_100K'
        Info: 4: + IC(0.499 ns) + CELL(0.879 ns) = 4.171 ns; Loc. = LCFF_X25_Y22_N13; Fanout = 3; REG Node = 'clk_1K'
        Info: 5: + IC(0.937 ns) + CELL(0.879 ns) = 5.987 ns; Loc. = LCFF_X24_Y26_N15; Fanout = 3; REG Node = 'clk_10'
        Info: 6: + IC(0.499 ns) + CELL(0.879 ns) = 7.365 ns; Loc. = LCFF_X25_Y26_N13; Fanout = 2; REG Node = 'clk_1'
        Info: 7: + IC(0.868 ns) + CELL(0.000 ns) = 8.233 ns; Loc. = CLKCTRL_G9; Fanout = 12; COMB Node = 'clk_1~clkctrl'
        Info: 8: + IC(0.972 ns) + CELL(0.602 ns) = 9.807 ns; Loc. = LCFF_X24_Y19_N3; Fanout = 8; REG Node = 'm_cnt[3]'
        Info: Total cell delay = 4.118 ns ( 41.99 % )
        Info: Total interconnect delay = 5.689 ns ( 58.01 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 17.074 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y19_N3; Fanout = 8; REG Node = 'm_cnt[3]'
        Info: 2: + IC(1.217 ns) + CELL(0.495 ns) = 1.712 ns; Loc. = LCCOMB_X24_Y22_N6; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1'
        Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.792 ns; Loc. = LCCOMB_X24_Y22_N8; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.872 ns; Loc. = LCCOMB_X24_Y22_N10; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5'
        Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 2.330 ns; Loc. = LCCOMB_X24_Y22_N12; Fanout = 18; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6'
        Info: 6: + IC(1.461 ns) + CELL(0.521 ns) = 4.312 ns; Loc. = LCCOMB_X14_Y22_N24; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20'
        Info: 7: + IC(0.844 ns) + CELL(0.517 ns) = 5.673 ns; Loc. = LCCOMB_X15_Y22_N2; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 5.753 ns; Loc. = LCCOMB_X15_Y22_N4; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5'
        Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 5.833 ns; Loc. = LCCOMB_X15_Y22_N6; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7'
        Info: 10: + IC(0.000 ns) + CELL(0.458 ns) = 6.291 ns; Loc. = LCCOMB_X15_Y22_N8; Fanout = 17; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8'
        Info: 11: + IC(0.925 ns) + CELL(0.513 ns) = 7.729 ns; Loc. = LCCOMB_X14_Y22_N30; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~27'
        Info: 12: + IC(0.489 ns) + CELL(0.517 ns) = 8.735 ns; Loc. = LCCOMB_X15_Y22_N16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 8.815 ns; Loc. = LCCOMB_X15_Y22_N18; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3'
        Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 8.895 ns; Loc. = LCCOMB_X15_Y22_N20; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5'
        Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 8.975 ns; Loc. = LCCOMB_X15_Y22_N22; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7'
        Info: 16: + IC(0.000 ns) + CELL(0.458 ns) = 9.433 ns; Loc. = LCCOMB_X15_Y22_N24; Fanout = 10; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8'
        Info: 17: + IC(1.675 ns) + CELL(0.516 ns) = 11.624 ns; Loc. = LCCOMB_X1_Y22_N30; Fanout = 1; COMB Node = 'Add1~3'
        Info: 18: + IC(0.290 ns) + CELL(0.516 ns) = 12.430 ns; Loc. = LCCOMB_X1_Y22_N24; Fanout = 7; COMB Node = 'Add1~4'
        Info: 19: + IC(0.371 ns) + CELL(0.319 ns) = 13.120 ns; Loc. = LCCOMB_X1_Y22_N10; Fanout = 1; COMB Node = 'bcd_7segment:bcd_7segment_100|WideOr2~0'
        Info: 20: + IC(1.114 ns) + CELL(2.840 ns) = 17.074 ns; Loc. = PIN_E3; Fanout = 0; PIN Node = 'segment_100[4]'
        Info: Total cell delay = 8.688 ns ( 50.88 % )
        Info: Total interconnect delay = 8.386 ns ( 49.12 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 227 megabytes
    Info: Processing ended: Wed Nov 08 08:31:25 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


