<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(460,250)" to="(520,250)"/>
    <wire from="(140,370)" to="(140,380)"/>
    <wire from="(340,310)" to="(460,310)"/>
    <wire from="(340,230)" to="(340,250)"/>
    <wire from="(340,350)" to="(340,370)"/>
    <wire from="(340,270)" to="(340,290)"/>
    <wire from="(340,310)" to="(340,330)"/>
    <wire from="(230,310)" to="(230,330)"/>
    <wire from="(340,290)" to="(440,290)"/>
    <wire from="(210,190)" to="(440,190)"/>
    <wire from="(210,270)" to="(250,270)"/>
    <wire from="(210,370)" to="(250,370)"/>
    <wire from="(210,230)" to="(250,230)"/>
    <wire from="(180,190)" to="(210,190)"/>
    <wire from="(440,190)" to="(440,290)"/>
    <wire from="(110,380)" to="(140,380)"/>
    <wire from="(430,250)" to="(460,250)"/>
    <wire from="(230,310)" to="(320,310)"/>
    <wire from="(310,350)" to="(340,350)"/>
    <wire from="(340,230)" to="(370,230)"/>
    <wire from="(340,370)" to="(370,370)"/>
    <wire from="(340,270)" to="(370,270)"/>
    <wire from="(340,330)" to="(370,330)"/>
    <wire from="(210,270)" to="(210,370)"/>
    <wire from="(320,250)" to="(340,250)"/>
    <wire from="(210,190)" to="(210,230)"/>
    <wire from="(230,330)" to="(250,330)"/>
    <wire from="(430,350)" to="(440,350)"/>
    <wire from="(310,250)" to="(320,250)"/>
    <wire from="(440,350)" to="(520,350)"/>
    <wire from="(320,250)" to="(320,310)"/>
    <wire from="(140,370)" to="(210,370)"/>
    <wire from="(440,290)" to="(440,350)"/>
    <wire from="(460,250)" to="(460,310)"/>
    <wire from="(460,310)" to="(460,430)"/>
    <comp lib="0" loc="(110,380)" name="Clock"/>
    <comp lib="1" loc="(430,250)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(310,250)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="4" loc="(300,560)" name="D Flip-Flop"/>
    <comp lib="1" loc="(310,350)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="5" loc="(520,250)" name="LED"/>
    <comp lib="5" loc="(520,350)" name="LED"/>
    <comp lib="1" loc="(430,350)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
