#### This protocol file has been edited to be used with SINAP Devices with gateware versions up to v1.2.1 and Lantronix Datagram1.
# Datagram0 (originally used) requires the remote and local port to be the same and adds a header to serial messages
# Datagram1 works with any server local port, however doesn't send the serial header
# This protocol file has been edited to emulate Lantronix UDP Datagram0 header.
# output protocol sends an additional 7 bytes header: 0x02 (start byte) + 0x00 0x00 0x00 0x00 (4 bytes to emulate sender IP, not used) + 0x00 0x0D (2 bytes - message length)
# input protocol reads out the same 7 bytes header: 0x02 (start byte) + 0x00 0x00 0x00 0x00 (4 bytes to emulate sender IP, not used) + 0x00 0x0D (2 bytes - message length)

Terminator = "";
MaxInput = 20;
ExtraInput = Ignore;
ReadTimeout = 1200;
################################################################################
# Control and Status Register FOUT [0]

fout_ctrl_get{
  out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
  in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*04r";
}

fout_ctrl_set{
  out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_set)r%(\$1\$2RxLockedLtcRst-Cmd).1r\x00\x00%(\$1\$2RxEnbl-SP).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2DevEnbl-Sel.RVAL)r";
  fout_ctrl_get;
}

# Interrupts

fout_ctrl_en_intr{
  in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*03r%r";
}

fout_ctrl_rxen_intr{
    in "\x02%*04r\x00\x0D\xc0%*03r%r%*04r%*04r";
}

fout_ctrl_link_intr{
  in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%r%*r";
}

fout_ctrl_los_intr{
  in "\x02%*04r\x00\x0D\xc0%*04r%*04r%r%*03r";
}

################################################################################
# Control and Status Register EVE & EVR [0]
evre_ctrl_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%*r%*r";
}

evre_ctrl_set {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_set)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2DevEnbl-Sel.RVAL)b";
    evre_ctrl_get;
}

# Interrupts

evre_ctrl_enableRAW_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%*r%r";
}

evre_ctrl_linkinhs_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%r%*r";
}

################################################################################
# Control and Status Register EVG [0]
evg_ctrl_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*04r"; # waiting for an answer to trigger interrupts before run next command 
}

evg_ctrl_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_ctrl_set).1r%(\$1\$2RxLockedLtcRst-Cmd).1r\x00\x00%(\$1\$2RxEnbl-SP).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2SeqEnblDevEnblCalc).1r";
    evg_ctrl_get;
}

# Interrupts

evg_ctrl_los_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%r%*02r%*r";
}

evg_ctrl_rxen_intr{
    in "\x02%*04r\x00\x0D\xc0%*03r%r%*04r%*04r";
}

evgfout_ctrl_rxlocked_intr{
    in "\x02%*04r\x00\x0D\xc0%*02r%r%*05r%*04r";
}

evgfout_ctrl_rxlockedltc_intr{
    in "\x02%*04r\x00\x0D\xc0%*01r%r%*06r%*04r";
}

evg_ctrl_freq_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%04r%*04r";
}

evg_ctrl_seqstat_rfstat_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%r%*r";
}

evg_ctrl_seqen_enable_intr{
    in "\x02%*04r\x00\x0D\xc0%*04r%*04r%*02r%*r%r";
}

################################################################################
# OTP Registers [1 - 16 & 25 - 32]
evre_otp_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_otp_get\$3)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*r%(\$1\$2OTP\$3NrPulses-RB)02r%(\$1\$2OTP\$3Evt-RB)0r%(\$1\$2OTP\$3DelayRaw-RB)04r%(\$1\$2OTP\$3WidthRaw-RB)04r";
}

evre_otp_set {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_otp_set\$3)r%(\$1\$2OTP\$3RegAByte3)r%(\$1\$2OTP\$3NrPulses-SP).2r%(\$1\$2OTP\$3Evt-SP)r%(\$1\$2OTP\$3DelayRaw-SP).4r%(\$1\$2OTP\$3WidthRaw-SP).4r";
    evre_otp_get;
}

# Interrupts

evre_otp_enpoltime00RBV_intr{
    in "\x02%*04r\x00\x0D\xC1%r%*03r%*04r%*04r";
}
evre_otp_enpoltime01RBV_intr{
    in "\x02%*04r\x00\x0D\xC2%r%*03r%*04r%*04r";
}
evre_otp_enpoltime02RBV_intr{
    in "\x02%*04r\x00\x0D\xC3%r%*03r%*04r%*04r";
}
evre_otp_enpoltime03RBV_intr{
    in "\x02%*04r\x00\x0D\xC4%r%*03r%*04r%*04r";
}
evre_otp_enpoltime04RBV_intr{
    in "\x02%*04r\x00\x0D\xC5%r%*03r%*04r%*04r";
}
evre_otp_enpoltime05RBV_intr{
    in "\x02%*04r\x00\x0D\xC6%r%*03r%*04r%*04r";
}
evre_otp_enpoltime06RBV_intr{
    in "\x02%*04r\x00\x0D\xC7%r%*03r%*04r%*04r";
}
evre_otp_enpoltime07RBV_intr{
    in "\x02%*04r\x00\x0D\xC8%r%*03r%*04r%*04r";
}
evre_otp_enpoltime08RBV_intr{
    in "\x02%*04r\x00\x0D\xC9%r%*03r%*04r%*04r";
}
evre_otp_enpoltime09RBV_intr{
    in "\x02%*04r\x00\x0D\xCA%r%*03r%*04r%*04r";
}
evre_otp_enpoltime10RBV_intr{
    in "\x02%*04r\x00\x0D\xCB%r%*03r%*04r%*04r";
}
evre_otp_enpoltime11RBV_intr{
    in "\x02%*04r\x00\x0D\xCC%r%*03r%*04r%*04r";
}
evre_otp_enpoltime12RBV_intr{
    in "\x02%*04r\x00\x0D\xCD%r%*03r%*04r%*04r";
}
evre_otp_enpoltime13RBV_intr{
    in "\x02%*04r\x00\x0D\xCE%r%*03r%*04r%*04r";
}
evre_otp_enpoltime14RBV_intr{
    in "\x02%*04r\x00\x0D\xCF%r%*03r%*04r%*04r";
}
evre_otp_enpoltime15RBV_intr{
    in "\x02%*04r\x00\x0D\xD0%r%*03r%*04r%*04r";
}
evre_otp_enpoltime16RBV_intr{
    in "\x02%*04r\x00\x0D\xD9%r%*03r%*04r%*04r";
}
evre_otp_enpoltime17RBV_intr{
    in "\x02%*04r\x00\x0D\xDA%r%*03r%*04r%*04r";
}
evre_otp_enpoltime18RBV_intr{
    in "\x02%*04r\x00\x0D\xDB%r%*03r%*04r%*04r";
}
evre_otp_enpoltime19RBV_intr{
    in "\x02%*04r\x00\x0D\xDC%r%*03r%*04r%*04r";
}
evre_otp_enpoltime20RBV_intr{
    in "\x02%*04r\x00\x0D\xDD%r%*03r%*04r%*04r";
}
evre_otp_enpoltime21RBV_intr{
    in "\x02%*04r\x00\x0D\xDE%r%*03r%*04r%*04r";
}
evre_otp_enpoltime22RBV_intr{
    in "\x02%*04r\x00\x0D\xDF%r%*03r%*04r%*04r";
}
evre_otp_enpoltime23RBV_intr{
    in "\x02%*04r\x00\x0D\xE0%r%*03r%*04r%*04r";
}

################################################################################
# OUT Registers [17 - 24]
evgfout_out_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_out_get\$3)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*04r%*04r%*04r";
}

evre_out_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_out_get\$3)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*r%*02r%*r%*02r%(\$1\$2OUT\$3FineDelayRaw-RB)02r%*03r%(\$1\$2OUT\$3RFDelayRaw-RB)r";
}

evre_out_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_out_set\$3).1r\x00\x00\x00%(\$1\$2OUT\$3SrcHw).1r\x00\x00%(\$1\$2OUT\$3FineDelayRaw-SP).2r\x00\x00\x00%(\$1\$2OUT\$3RFDelayCalcRaw).1r";
    evre_out_get;
}

evgfout_out_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_out_set\$3).1r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2OUT\$3Delay-SP).1r\x00";
    evgfout_out_get;
}

# Interrupts

evgfout_tripdelay0_intr{
    in "\x02%*04r\x00\x0D\xD1%*04r%*04r%02r%*02r";
}
evgfout_tripdelay1_intr{
    in "\x02%*04r\x00\x0D\xD2%*04r%*04r%02r%*02r";
}
evgfout_tripdelay2_intr{
    in "\x02%*04r\x00\x0D\xD3%*04r%*04r%02r%*02r";
}
evgfout_tripdelay3_intr{
    in "\x02%*04r\x00\x0D\xD4%*04r%*04r%02r%*02r";
}
evgfout_tripdelay4_intr{
    in "\x02%*04r\x00\x0D\xD5%*04r%*04r%02r%*02r";
}
evgfout_tripdelay5_intr{
    in "\x02%*04r\x00\x0D\xD6%*04r%*04r%02r%*02r";
}
evgfout_tripdelay6_intr{
    in "\x02%*04r\x00\x0D\xD7%*04r%*04r%02r%*02r";
}
evgfout_tripdelay7_intr{
    in "\x02%*04r\x00\x0D\xD8%*04r%*04r%02r%*02r";
}

evgfout_out_delay0_intr{
    in "\x02%*04r\x00\x0D\xD1%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay1_intr{
    in "\x02%*04r\x00\x0D\xD2%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay2_intr{
    in "\x02%*04r\x00\x0D\xD3%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay3_intr{
    in "\x02%*04r\x00\x0D\xD4%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay4_intr{
    in "\x02%*04r\x00\x0D\xD5%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay5_intr{
    in "\x02%*04r\x00\x0D\xD6%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay6_intr{
    in "\x02%*04r\x00\x0D\xD7%*04r%*04r%*02r%r%*r";
}
evgfout_out_delay7_intr{
    in "\x02%*04r\x00\x0D\xD8%*04r%*04r%*02r%r%*r";
}

evgfout_out_pos0_intr{
    in "\x02%*04r\x00\x0D\xD1%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos1_intr{
    in "\x02%*04r\x00\x0D\xD2%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos2_intr{
    in "\x02%*04r\x00\x0D\xD3%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos3_intr{
    in "\x02%*04r\x00\x0D\xD4%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos4_intr{
    in "\x02%*04r\x00\x0D\xD5%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos5_intr{
    in "\x02%*04r\x00\x0D\xD6%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos6_intr{
    in "\x02%*04r\x00\x0D\xD7%*02r%r%*r%*04r%*04r";
}
evgfout_out_pos7_intr{
    in "\x02%*04r\x00\x0D\xD8%*02r%r%*r%*04r%*04r";
}

evre_out_itl0RAW_intr{
    in "\x02%*04r\x00\x0D\xD1%r%*03r%*04r%*04r";
}
evre_out_itl1RAW_intr{
    in "\x02%*04r\x00\x0D\xD2%r%*03r%*04r%*04r";
}
evre_out_itl2RAW_intr{
    in "\x02%*04r\x00\x0D\xD3%r%*03r%*04r%*04r";
}
evre_out_itl3RAW_intr{
    in "\x02%*04r\x00\x0D\xD4%r%*03r%*04r%*04r";
}
evre_out_itl4RAW_intr{
    in "\x02%*04r\x00\x0D\xD5%r%*03r%*04r%*04r";
}
evre_out_itl5RAW_intr{
    in "\x02%*04r\x00\x0D\xD6%r%*03r%*04r%*04r";
}
evre_out_itl6RAW_intr{
    in "\x02%*04r\x00\x0D\xD7%r%*03r%*04r%*04r";
}
evre_out_itl7RAW_intr{
    in "\x02%*04r\x00\x0D\xD8%r%*03r%*04r%*04r";
}

evre_out_sel0RAW_intr{
    in "\x02%*04r\x00\x0D\xD1%*03r%r%*04r%*04r";
}
evre_out_sel1RAW_intr{
    in "\x02%*04r\x00\x0D\xD2%*03r%r%*04r%*04r";
}
evre_out_sel2RAW_intr{
    in "\x02%*04r\x00\x0D\xD3%*03r%r%*04r%*04r";
}
evre_out_sel3RAW_intr{
    in "\x02%*04r\x00\x0D\xD4%*03r%r%*04r%*04r";
}
evre_out_sel4RAW_intr{
    in "\x02%*04r\x00\x0D\xD5%*03r%r%*04r%*04r";
}
evre_out_sel5RAW_intr{
    in "\x02%*04r\x00\x0D\xD6%*03r%r%*04r%*04r";
}
evre_out_sel6RAW_intr{
    in "\x02%*04r\x00\x0D\xD7%*03r%r%*04r%*04r";
}
evre_out_sel7RAW_intr{
    in "\x02%*04r\x00\x0D\xD8%*03r%r%*04r%*04r";
}

################################################################################
# OTP Event Count Registers [33 - 36]
evre_otp00to05_count_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evre_otp00to05_count_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*04r%*04r%*04r";
}

evre_otp06to11_count_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evre_otp06to11_count_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*04r%*04r%*04r";
}

evre_otp12to17_count_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evre_otp12to17_count_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*04r%*04r%*04r";
}

evre_otp18to23_count_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evre_otp18to23_count_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*04r%*04r%*04r";
}

evre_otp_count00_intr{
    in "\x02%*04r\x00\x0D\xE1%*02r%02r%*02r%*02r%*02r%*02r";
}

evre_otp_count01_intr{
    in "\x02%*04r\x00\x0D\xE1%02r%*02r%*02r%*02r%*02r%*02r";
}

evre_otp_count02_intr{
    in "\x02%*04r\x00\x0D\xE1%*02r%*02r%*02r%02r%*02r%*02r";
}

evre_otp_count03_intr{
    in "\x02%*04r\x00\x0D\xE1%*02r%*02r%02r%*02r%*02r%*02r";
}

evre_otp_count04_intr{
    in "\x02%*04r\x00\x0D\xE1%*02r%*02r%*02r%*02r%*02r%02r";
}

evre_otp_count05_intr{
    in "\x02%*04r\x00\x0D\xE1%*02r%*02r%*02r%*02r%02r%*02r";
}

evre_otp_count06_intr{
    in "\x02%*04r\x00\x0D\xE2%*02r%02r%*02r%*02r%*02r%*02r";
}

evre_otp_count07_intr{
    in "\x02%*04r\x00\x0D\xE2%02r%*02r%*02r%*02r%*02r%*02r";
}

evre_otp_count08_intr{
    in "\x02%*04r\x00\x0D\xE2%*02r%*02r%*02r%02r%*02r%*02r";
}

evre_otp_count09_intr{
    in "\x02%*04r\x00\x0D\xE2%*02r%*02r%02r%*02r%*02r%*02r";
}

evre_otp_count10_intr{
    in "\x02%*04r\x00\x0D\xE2%*02r%*02r%*02r%*02r%*02r%02r";
}

evre_otp_count11_intr{
    in "\x02%*04r\x00\x0D\xE2%*02r%*02r%*02r%*02r%02r%*02r";
}

evre_otp_count12_intr{
    in "\x02%*04r\x00\x0D\xE3%*02r%02r%*02r%*02r%*02r%*02r";
}

evre_otp_count13_intr{
    in "\x02%*04r\x00\x0D\xE3%02r%*02r%*02r%*02r%*02r%*02r";
}

evre_otp_count14_intr{
    in "\x02%*04r\x00\x0D\xE3%*02r%*02r%*02r%02r%*02r%*02r";
}

evre_otp_count15_intr{
    in "\x02%*04r\x00\x0D\xE3%*02r%*02r%02r%*02r%*02r%*02r";
}

evre_otp_count16_intr{
    in "\x02%*04r\x00\x0D\xE3%*02r%*02r%*02r%*02r%*02r%02r";
}

evre_otp_count17_intr{
    in "\x02%*04r\x00\x0D\xE3%*02r%*02r%*02r%*02r%02r%*02r";
}

evre_otp_count18_intr{
    in "\x02%*04r\x00\x0D\xE4%*02r%02r%*02r%*02r%*02r%*02r";
}

evre_otp_count19_intr{
    in "\x02%*04r\x00\x0D\xE4%02r%*02r%*02r%*02r%*02r%*02r";
}

evre_otp_count20_intr{
    in "\x02%*04r\x00\x0D\xE4%*02r%*02r%*02r%02r%*02r%*02r";
}

evre_otp_count21_intr{
    in "\x02%*04r\x00\x0D\xE4%*02r%*02r%02r%*02r%*02r%*02r";
}

evre_otp_count22_intr{
    in "\x02%*04r\x00\x0D\xE4%*02r%*02r%*02r%*02r%*02r%02r";
}

evre_otp_count23_intr{
    in "\x02%*04r\x00\x0D\xE4%*02r%*02r%*02r%*02r%02r%*02r";
}

################################################################################
# Clock mode select EVE [40]
eve_rf_get {
    out "\x02\x00\x00\x00\x00\x00\x0D\xA8\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xe8%*04r%*04r%*04r";
}

eve_rf_set {
    out "\x02\x00\x00\x00\x00\x00\x0D\x68\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2RFOut-Sel.RVAL)r";
    eve_rf_get;
}

# Interrupts

eve_rf_intr {
    in "\x02%*04r\x00\x0D\xe8%*04r%*04r%*03r%r";
}

################################################################################
# AC Line register [40]
evg_acline_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_acdiv_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xE8%*03r%(\$1\$2ACEnbl-Sts)r%*02r%(\$1\$2ACStatus-Mon)r%(\$1\$2ACSrc-Sts)r%*04r";
}

evg_acline_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_acdiv_set).1r\x00\x00\x00%(\$1\$2ACEnbl-Sel.RVAL).1r\x00\x00\x00%(\$1\$2ACSrc-Sel.RVAL).1r%(\$1\$2ACDiv-SP.RVAL).4r";
    evg_acline_get;
}

# Interrupts

evg_acline_acdivraw_intr{
    in "\x02%*04r\x00\x0D\xE8%*03r%*r%*04r%04r";
}

################################################################################
# Mux register [41 - 48]
evg_mux_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_mux_get\$3)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*03r%(\$1\$2Clk\$3MuxEnbl-Sts)r%*04r%*04r";
}

evg_mux_en_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_mux_set\$3).1r\x00\x00\x00%(\$1\$2Clk\$3MuxEnbl-Sel.RVAL).1r\x00\x00\x00\x00%(\$1\$2Clk\$3MuxDivRaw).4r";
    evg_mux_get;
}

evg_mux_div_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_mux_set\$3).1r\x00\x00\x00%(\$1\$2Clk\$3MuxEnbl-Sts).1r\x00\x00\x00\x00%(\$1\$2Clk\$3MuxDiv-SP.RVAL).4r";
    evg_mux_get;
}

evg_mux_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_mux_set\$3).1r\x00\x00\x00%(\$1\$2Clk\$3MuxEnbl-Sel.RVAL).1r\x00\x00\x00\x00%(\$1\$2Clk\$3MuxDiv-SP.RVAL).4r";
    evg_mux_get;
}

# Mux interrupts

evg_mux_div0RAW_intr{
    in "\x02%*04r\x00\x0D\xE9%*03r%*r%*04r%04r";
}
evg_mux_div1RAW_intr{
    in "\x02%*04r\x00\x0D\xEA%*03r%*r%*04r%04r";
}
evg_mux_div2RAW_intr{
    in "\x02%*04r\x00\x0D\xEB%*03r%*r%*04r%04r";
}
evg_mux_div3RAW_intr{
    in "\x02%*04r\x00\x0D\xEC%*03r%*r%*04r%04r";
}
evg_mux_div4RAW_intr{
    in "\x02%*04r\x00\x0D\xED%*03r%*r%*04r%04r";
}
evg_mux_div5RAW_intr{
    in "\x02%*04r\x00\x0D\xEE%*03r%*r%*04r%04r";
}
evg_mux_div6RAW_intr{
    in "\x02%*04r\x00\x0D\xEF%*03r%*r%*04r%04r";
}
evg_mux_div7RAW_intr{
    in "\x02%*04r\x00\x0D\xF0%*03r%*r%*04r%04r";
}

################################################################################
# SEQRAM setting register [49]
evg_seqramset_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_seqram_set).1r\x00\x00%(\$1\$2SeqAddr-SP).2r\x00\x00\x00%(\$1\$2SeqCode-SP).1r%(\$1\$2SeqTime-SP).4r";
}

################################################################################
# SEQRAM switch register [50]
evg_seqramsw_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_seqramsw_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xF2%*04r%*04r%*02r%(\$1\$2SeqCount-SP.RVAL)02r";
}

evg_seqramsw_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_seqramsw_set).1r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    evg_seqramsw_get;
}

evg_totalinjcount_intr {
    in "\x02%*04r\x00\x0D\xF2%04r%*04r%*04r";
}

evg_injcount_intr {
    in "\x02%*04r\x00\x0D\xF2%*04r%04r%*04r";
}

################################################################################
# Timestamp register EVG [51]
evg_tmstmp_get{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_tmstmp_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xF3%(\$1\$2UTC-RB)04r%(\$1\$2SubSecond-Mon)04r%*04r";
}

evg_tmstmp_utc_set{
    out "\x02\x00\x00\x00\x00\x00\x0D\x73%(\$1\$2UTC-SP).4r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2TimestampSrc-Sts.RVAL)r";
    evg_tmstmp_get;
}

# utc receives 0 causing it to be broadcast
evg_tmstmp_timesrc_set{
    out "\x02\x00\x00\x00\x00\x00\x0D\x73\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2TimestampSrc-Sel.RVAL)r";
    evg_tmstmp_get;
}

evg_tmstmp_set{
    out "\x02\x00\x00\x00\x00\x00\x0D\x73%(\$1\$2UTC-SP).4r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2TimestampSrc-Sel.RVAL)r";
    evg_tmstmp_get;
}

# Interrupts

evg_tmstmp_timesrcRBV_intr{
    in "\x02%*04r\x00\x0D\xF3%*04r%*04r%*03r%r";
}


################################################################################
# Timestamp register EVE & EVR [51]
evre_tmstmp_get{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_tmstmp_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xF3%(\$1\$2UTC-RB)04r%(\$1\$2SubSecond-Mon)04r%*04r";
}

evre_tmstmp_set{
    out "\x02\x00\x00\x00\x00\x00\x0D\x73\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2TimestampSrc-Sel.RVAL)r";
    evre_tmstmp_get;
}

# Interrupts

evre_tmstmp_timesrcRBV_intr{
    in "\x02%*04r\x00\x0D\xF3%*04r%*04r%*03r%r";
}

################################################################################
# Timestamp log register EVG, EVE & EVR [52]

evgre_log_get{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_log_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xF4%(\$1\$2LOGUTC)04r%(\$1\$2LOGSUBSEC)04r%(\$1\$2LOGEVENT)r%(\$1\$2LOGCOUNT)02r%*r";
    @init{
      out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_log_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
      in "\x02%*04r\x00\x0D\xF4%*04r%*04r%*03r%(\$1\$2stoplogAUX)r";
    }
}

evgre_log_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_log_set)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2\$3)r";
    # reading of register is made by record "onlyRead" or "readAndUpdate" to assure synchronization
}

# Interrupts

evre_log_ctrlRBV_intr{
    in "\x02%*04r\x00\x0D\xF4%*04r%*04r%*03r%r";
}

################################################################################
# Digital input EVE & EVR   [53-55]

evre_diginp_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_diginp_get\$3)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%*03r%(\$1\$2DIN\$3Evt-RB)0r%*04r%*04r";
}

evre_diginp_set {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_diginp_set\$3)r%(\$1\$2DIN\$3Calc)r\x00\x00%(\$1\$2DIN\$3Evt-SP)r\x00\x00\x00\x00\x00\x00\x00\x00";
    evre_diginp_get;
}

# Interrupts

evre_diginp0_intr{
    in "\x02%*04r\x00\x0D\xF5%r%*03r%*04r%*04r";
}
evre_diginp1_intr{
    in "\x02%*04r\x00\x0D\xF6%r%*03r%*04r%*04r";
}
evre_diginp2_intr{
    in "\x02%*04r\x00\x0D\xF7%r%*03r%*04r%*04r";
}

################################################################################
# Interlock map  EVG    [56]

evg_ilockmap_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evg_ilockmap_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%(\$1\$2IntlkTbl16to27-Sts)02r%(\$1\$2IntlkTbl0to15-Sts)02r%(\$1\$2IntlkEvtOut-RB)0r%(\$1\$2IntlkEvtIn6-RB)0r%(\$1\$2IntlkEvtIn5-RB)0r%(\$1\$2IntlkEvtIn4-RB)0r%(\$1\$2IntlkEvtIn3-RB)0r%(\$1\$2IntlkEvtIn2-RB)0r%(\$1\$2IntlkEvtIn1-RB)0r%(\$1\$2IntlkEvtIn0-RB)0r";
}

evg_ilockmap_set {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evg_ilockmap_set)r%(\$1\$2IntlkTbl16to27-Sel).2r%(\$1\$2IntlkTbl0to15-Sel).2r%(\$1\$2IntlkEvtOut-SP)r%(\$1\$2IntlkEvtIn6-SP)r%(\$1\$2IntlkEvtIn5-SP)r%(\$1\$2IntlkEvtIn4-SP)r%(\$1\$2IntlkEvtIn3-SP)r%(\$1\$2IntlkEvtIn2-SP)r%(\$1\$2IntlkEvtIn1-SP)r%(\$1\$2IntlkEvtIn0-SP)r";
    evg_ilockmap_get;
}

################################################################################
# Interlock Status  EVG    [57]

evg_ilockcontrol_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evg_ilockcontrol_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D%*r%(\$1\$2IntlkCtrlRaw)r%*03r%*04r%*03r%*r";
}

evg_ilockcontrol_set {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_evg_ilockcontrol_set)r%(\$1\$2IntlkCtrlCalc)r\x00\x00\x00%(\$1\$2IntlkCtrlRepeatTime-SP).4r\x00\x00%(\$1\$2IntlkLogEnbl-SP).1r\x00";
    evg_ilockcontrol_get;
}

evg_ilock_status_intr {
    in "\x02%*04r\x00\x0D\xF9%*04r%*04r%*03r%r";
}

evg_ilock_control_intr {
    in "\x02%*04r\x00\x0D\xF9%r%*04r%*04r%*03r";
}

evg_ilock_repeat_time_intr {
    in "\x02%*04r\x00\x0D\xF9%*04r%04r%*04r";
}

evg_ilock_log_intr {
    in "\x02%*04r\x00\x0D\xF9%*04r%*04r%*02r%01r%*r";
}

################################################################################
# Asynchronous event  EVG    [58]

evg_async_set {
    out "\x02\x00\x00\x00\x00\x00\x0D\x7A\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x01%(\$1\$2\$3.OVAL)r";
}

################################################################################
# Firmware version register EVG, Fanout, EVR & EVE [62]

frmvrs_get{
    @init{
      out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_frmvrs_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
      in "\x02%*04r\x00\x0D\xFE%(\$1\$2FrmVersionA-Cte)04r%(\$1\$2FrmVersionB-Cte)04r%(\$1\$2FrmVersionC-Cte)04r";
    }
}

################################################################################
# Configutarion Register EVG [63]

evg_conf_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*04r";
}

evg_conf_funsel_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00%(\$1\$2RFDivRaw).1r\x00\x00\x00\x00\x00%(\$1\$2DevFun-Sel.RVAL).1r";
    evg_conf_get;
}

evg_conf_rfdiv_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00%(\$1\$2RFDiv-SP.RVAL).1r\x00\x00\x00\x00\x00%(\$1\$2DevFun-Sts.RVAL).1r";
    evg_conf_get;
}

evg_conf_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00%(\$1\$2RFDiv-SP.RVAL).1r\x00\x00\x00\x00\x00%(\$1\$2DevFun-Sel.RVAL).1r";
    evg_conf_get;
}

# Interrupts

evg_conf_alive_intr{
    in "\x02%*04r\x00\x0D\xFF%04r%*04r%*04r";
}

evg_conf_rfdivRAW_intr{
    in "\x02%*04r\x00\x0D\xFF%*04r%*r%r%*02r%*04r";
}

evg_conf_funsel_intr{
    in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*03r%r";
}

################################################################################
# Configutarion register EVR/EVE [63]

evr_conf_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*04r";
}

evr_conf_funsel_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2ClkMode-RB.RVAL).1r\x00\x00\x00%(\$1\$2DevFun-Sel.RVAL).1r";
    evr_conf_get;
}

evr_conf_clk_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2ClkMode-SP.RVAL).1r\x00\x00\x00%(\$1\$2DevFun-Sts.RVAL).1r";
    evr_conf_get;
}

evr_conf_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2ClkMode-SP.RVAL).1r\x00\x00\x00%(\$1\$2DevFun-Sel.RVAL).1r";
    evr_conf_get;
}


eve_conf_get {
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
    in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*04r";
}

eve_conf_set{
    out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00\x00\x00%(\$1\$2ClkMode-SP.RVAL).1r\x00\x00\x00\x20";
    eve_conf_get;
}

# Interrupts


evre_conf_alive_intr{
    in "\x02%*04r\x00\x0D\xFF%04r%*04r%*04r";
}

evre_conf_funsel_intr{
    in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*03r%r";
}

evre_conf_clkmode_intr{
    in "\x02%*04r\x00\x0D\xFF%*04r%*03r%r%*04r";
}

################################################################################
# Configutarion register FOUT [63]

fout_conf_get{
  out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_get)r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00";
  in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*04r";
}

fout_conf_set{
  out "\x02\x00\x00\x00\x00\x00\x0D%(\$1\$2cmd_conf_set).1r\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00\x00%(\$1\$2DevFun-Sel.RVAL).1r";
    fout_conf_get;
}

# Interrupts

fout_conf_alive_intr{
  in "\x02%*04r\x00\x0D\xFF%04r%*04r%*04r";
}

fout_conf_funsel_intr{
  in "\x02%*04r\x00\x0D\xFF%*04r%*04r%*03r%r";
}
