<stg><name>scheduler_hls</name>


<trans_list>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="2" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
entry:0 %spectopmodule_ln10 = spectopmodule void @_ssdm_op_SpecTopModule, void @empty_1

]]></Node>
<StgValue><ssdm name="spectopmodule_ln10"/></StgValue>
</operation>

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:1 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %cntrl_start

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:2 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %cntrl_start, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:3 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %cntrl_reset_n

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:4 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %cntrl_reset_n, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:5 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %cntrl_layer_idx

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:6 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %cntrl_layer_idx, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:7 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %cntrl_busy

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:8 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %cntrl_busy, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:9 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %cntrl_start_out

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:10 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %cntrl_start_out, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:11 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %axis_in_valid

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:12 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %axis_in_valid, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:13 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %axis_in_last

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:14 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %axis_in_last, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:15 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %axis_in_ready

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:16 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %axis_in_ready, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:17 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %wl_ready

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:18 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %wl_ready, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:19 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %wl_start

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:20 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %wl_start, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:21 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %wl_addr_sel

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:22 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %wl_addr_sel, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:23 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %wl_layer

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:24 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %wl_layer, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:25 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %wl_head

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:26 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %wl_head, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:27 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %wl_tile

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:28 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %wl_tile, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:29 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %dma_done

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:30 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %dma_done, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:31 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %compute_ready

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:32 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %compute_ready, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:33 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %compute_done

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:34 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %compute_done, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:35 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %requant_ready

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:36 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %requant_ready, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:37 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %requant_done

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:38 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %requant_done, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="66">
<![CDATA[
entry:39 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i66 %head_ctx_ref_0

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:40 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i66 %head_ctx_ref_0, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0" op_1_bw="66">
<![CDATA[
entry:41 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i66 %head_ctx_ref_1

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:42 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i66 %head_ctx_ref_1, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="0" op_1_bw="66">
<![CDATA[
entry:43 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i66 %head_ctx_ref_2

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:44 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i66 %head_ctx_ref_2, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0" op_1_bw="66">
<![CDATA[
entry:45 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i66 %head_ctx_ref_3

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:46 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i66 %head_ctx_ref_3, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:47 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %compute_start

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:48 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %compute_start, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:49 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %compute_op

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:50 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %compute_op, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:51 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %requant_start

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:52 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %requant_start, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:53 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %requant_op

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:54 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %requant_op, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:55 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %stream_ready

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:56 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %stream_ready, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:57 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %stream_start

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:58 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %stream_start, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:59 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %stream_done

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:60 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %stream_done, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="1">
<![CDATA[
entry:61 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i1 %done

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:62 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %done, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:63 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %STATE

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:64 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %STATE, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:65 %stream_done_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %stream_done

]]></Node>
<StgValue><ssdm name="stream_done_read"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:66 %stream_ready_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %stream_ready

]]></Node>
<StgValue><ssdm name="stream_ready_read"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:67 %compute_done_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %compute_done

]]></Node>
<StgValue><ssdm name="compute_done_read"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:68 %compute_ready_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %compute_ready

]]></Node>
<StgValue><ssdm name="compute_ready_read"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:69 %dma_done_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %dma_done

]]></Node>
<StgValue><ssdm name="dma_done_read"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:70 %wl_ready_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %wl_ready

]]></Node>
<StgValue><ssdm name="wl_ready_read"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:71 %axis_in_last_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %axis_in_last

]]></Node>
<StgValue><ssdm name="axis_in_last_read"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:72 %axis_in_valid_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %axis_in_valid

]]></Node>
<StgValue><ssdm name="axis_in_valid_read"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:73 %cntrl_reset_n_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %cntrl_reset_n

]]></Node>
<StgValue><ssdm name="cntrl_reset_n_read"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:74 %cntrl_start_read = read i1 @_ssdm_op_Read.ap_auto.i1, i1 %cntrl_start

]]></Node>
<StgValue><ssdm name="cntrl_start_read"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="0" op_1_bw="4" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:75 %specreset_ln77 = specreset void @_ssdm_op_SpecReset, i4 %st, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln77"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:76 %specreset_ln79 = specreset void @_ssdm_op_SpecReset, i32 %layer_idx, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln79"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:77 %specreset_ln83 = specreset void @_ssdm_op_SpecReset, i1 %attn_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln83"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:78 %specreset_ln89 = specreset void @_ssdm_op_SpecReset, i1 %concat_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln89"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:79 %specreset_ln91 = specreset void @_ssdm_op_SpecReset, i1 %outproj_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln91"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:80 %specreset_ln93 = specreset void @_ssdm_op_SpecReset, i1 %resid0_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln93"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:81 %specreset_ln95 = specreset void @_ssdm_op_SpecReset, i1 %ln0_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln95"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:82 %specreset_ln97 = specreset void @_ssdm_op_SpecReset, i1 %ffn_w1_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln97"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:83 %specreset_ln99 = specreset void @_ssdm_op_SpecReset, i1 %ffn_act_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln99"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:84 %specreset_ln101 = specreset void @_ssdm_op_SpecReset, i1 %ffn_w2_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln101"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:85 %specreset_ln103 = specreset void @_ssdm_op_SpecReset, i1 %resid1_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln103"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:86 %specreset_ln105 = specreset void @_ssdm_op_SpecReset, i1 %ln1_compute_done, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln105"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:87 %specreset_ln112 = specreset void @_ssdm_op_SpecReset, i32 %group_idx, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln112"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:88 %specreset_ln114 = specreset void @_ssdm_op_SpecReset, i1 %start_head_group, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln114"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:89 %specreset_ln120 = specreset void @_ssdm_op_SpecReset, i1 %concat_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln120"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:90 %specreset_ln122 = specreset void @_ssdm_op_SpecReset, i1 %outproj_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln122"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:91 %specreset_ln124 = specreset void @_ssdm_op_SpecReset, i1 %resid0_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln124"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:92 %specreset_ln126 = specreset void @_ssdm_op_SpecReset, i1 %ln0_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln126"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0" op_1_bw="2" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:93 %specreset_ln129 = specreset void @_ssdm_op_SpecReset, i2 %ffn_stage, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln129"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:94 %specreset_ln131 = specreset void @_ssdm_op_SpecReset, i1 %ffn_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln131"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:95 %specreset_ln133 = specreset void @_ssdm_op_SpecReset, i1 %resid1_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln133"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:96 %specreset_ln135 = specreset void @_ssdm_op_SpecReset, i1 %ln1_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln135"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:97 %specreset_ln137 = specreset void @_ssdm_op_SpecReset, i1 %stream_started, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln137"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:98 %specreset_ln139 = specreset void @_ssdm_op_SpecReset, i32 %wo_tile, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln139"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:99 %specreset_ln141 = specreset void @_ssdm_op_SpecReset, i1 %wo_dma_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln141"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:100 %specreset_ln143 = specreset void @_ssdm_op_SpecReset, i1 %wo_comp_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln143"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:101 %specreset_ln145 = specreset void @_ssdm_op_SpecReset, i32 %w1_tile, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln145"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:102 %specreset_ln147 = specreset void @_ssdm_op_SpecReset, i1 %w1_dma_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln147"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:103 %specreset_ln149 = specreset void @_ssdm_op_SpecReset, i1 %w1_comp_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln149"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:104 %specreset_ln151 = specreset void @_ssdm_op_SpecReset, i32 %w2_tile, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln151"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:105 %specreset_ln153 = specreset void @_ssdm_op_SpecReset, i1 %w2_dma_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln153"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="64" op_3_bw="0">
<![CDATA[
entry:106 %specreset_ln155 = specreset void @_ssdm_op_SpecReset, i1 %w2_comp_busy, i64 1, void @empty_0

]]></Node>
<StgValue><ssdm name="specreset_ln155"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
entry:107 %write_ln227 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %requant_start, i1 0

]]></Node>
<StgValue><ssdm name="write_ln227"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
entry:108 %write_ln228 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %requant_op, i32 0

]]></Node>
<StgValue><ssdm name="write_ln228"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="174" bw="1" op_0_bw="1">
<![CDATA[
entry:109 %attn_started_load = load i1 %attn_started

]]></Node>
<StgValue><ssdm name="attn_started_load"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="175" bw="32" op_0_bw="32">
<![CDATA[
entry:110 %group_base = load i32 %group_idx

]]></Node>
<StgValue><ssdm name="group_base"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="176" bw="2" op_0_bw="32">
<![CDATA[
entry:111 %trunc_ln403 = trunc i32 %group_base

]]></Node>
<StgValue><ssdm name="trunc_ln403"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="177" bw="1" op_0_bw="1">
<![CDATA[
entry:112 %start = load i1 %start_head_group

]]></Node>
<StgValue><ssdm name="start"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1">
<![CDATA[
entry:113 %concat_compute_done_load = load i1 %concat_compute_done

]]></Node>
<StgValue><ssdm name="concat_compute_done_load"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="1">
<![CDATA[
entry:114 %concat_started_load = load i1 %concat_started

]]></Node>
<StgValue><ssdm name="concat_started_load"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="1">
<![CDATA[
entry:115 %outproj_started_load = load i1 %outproj_started

]]></Node>
<StgValue><ssdm name="outproj_started_load"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1">
<![CDATA[
entry:116 %outproj_compute_done_load = load i1 %outproj_compute_done

]]></Node>
<StgValue><ssdm name="outproj_compute_done_load"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="1">
<![CDATA[
entry:117 %resid0_started_load = load i1 %resid0_started

]]></Node>
<StgValue><ssdm name="resid0_started_load"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="1">
<![CDATA[
entry:118 %resid0_compute_done_load = load i1 %resid0_compute_done

]]></Node>
<StgValue><ssdm name="resid0_compute_done_load"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="1">
<![CDATA[
entry:119 %ln0_started_load = load i1 %ln0_started

]]></Node>
<StgValue><ssdm name="ln0_started_load"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="1" op_0_bw="1">
<![CDATA[
entry:120 %ln0_compute_done_load = load i1 %ln0_compute_done

]]></Node>
<StgValue><ssdm name="ln0_compute_done_load"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="1">
<![CDATA[
entry:121 %ffn_w1_compute_done_load = load i1 %ffn_w1_compute_done

]]></Node>
<StgValue><ssdm name="ffn_w1_compute_done_load"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="1">
<![CDATA[
entry:122 %ffn_act_compute_done_load = load i1 %ffn_act_compute_done

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_load"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="1">
<![CDATA[
entry:123 %ffn_w2_compute_done_load = load i1 %ffn_w2_compute_done

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_load"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="2" op_0_bw="2">
<![CDATA[
entry:124 %ffn_stage_load = load i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="ffn_stage_load"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="1">
<![CDATA[
entry:125 %ffn_started_load = load i1 %ffn_started

]]></Node>
<StgValue><ssdm name="ffn_started_load"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="1">
<![CDATA[
entry:126 %resid1_started_load = load i1 %resid1_started

]]></Node>
<StgValue><ssdm name="resid1_started_load"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="1" op_0_bw="1">
<![CDATA[
entry:127 %resid1_compute_done_load = load i1 %resid1_compute_done

]]></Node>
<StgValue><ssdm name="resid1_compute_done_load"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="1">
<![CDATA[
entry:128 %ln1_started_load = load i1 %ln1_started

]]></Node>
<StgValue><ssdm name="ln1_started_load"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="1">
<![CDATA[
entry:129 %ln1_compute_done_load = load i1 %ln1_compute_done

]]></Node>
<StgValue><ssdm name="ln1_compute_done_load"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:130 %br_ln158 = br i1 %cntrl_reset_n_read, void %if.end.thread, void %if.end4

]]></Node>
<StgValue><ssdm name="br_ln158"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.end.thread:0 %store_ln159 = store i4 0, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln159"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.thread:1 %store_ln160 = store i32 0, i32 %layer_idx

]]></Node>
<StgValue><ssdm name="store_ln160"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
if.end.thread:2 %write_ln172 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_0, i66 4294967295

]]></Node>
<StgValue><ssdm name="write_ln172"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
if.end.thread:3 %write_ln172 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_1, i66 4294967295

]]></Node>
<StgValue><ssdm name="write_ln172"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
if.end.thread:4 %write_ln172 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_2, i66 4294967295

]]></Node>
<StgValue><ssdm name="write_ln172"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
if.end.thread:5 %write_ln172 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_3, i66 4294967295

]]></Node>
<StgValue><ssdm name="write_ln172"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:6 %store_ln179 = store i1 0, i1 %concat_started

]]></Node>
<StgValue><ssdm name="store_ln179"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:7 %store_ln182 = store i1 0, i1 %outproj_started

]]></Node>
<StgValue><ssdm name="store_ln182"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:8 %store_ln186 = store i1 0, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln186"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:9 %store_ln188 = store i1 0, i1 %ln0_started

]]></Node>
<StgValue><ssdm name="store_ln188"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.end.thread:10 %store_ln195 = store i2 0, i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="store_ln195"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:11 %store_ln196 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln196"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:12 %store_ln199 = store i1 0, i1 %resid1_started

]]></Node>
<StgValue><ssdm name="store_ln199"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end.thread:13 %store_ln201 = store i1 0, i1 %ln1_started

]]></Node>
<StgValue><ssdm name="store_ln201"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:14 %store_ln205 = store i1 0, i1 %stream_started

]]></Node>
<StgValue><ssdm name="store_ln205"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.thread:15 %store_ln206 = store i32 0, i32 %wo_tile

]]></Node>
<StgValue><ssdm name="store_ln206"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:16 %store_ln207 = store i1 0, i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln207"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:17 %store_ln208 = store i1 0, i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.thread:18 %store_ln209 = store i32 0, i32 %w1_tile

]]></Node>
<StgValue><ssdm name="store_ln209"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:19 %store_ln210 = store i1 0, i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln210"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:20 %store_ln211 = store i1 0, i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln211"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.thread:21 %store_ln212 = store i32 0, i32 %w2_tile

]]></Node>
<StgValue><ssdm name="store_ln212"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:22 %store_ln213 = store i1 0, i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.thread:23 %store_ln214 = store i1 0, i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln214"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="0">
<![CDATA[
if.end.thread:24 %br_ln235 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln235"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="32" op_0_bw="32">
<![CDATA[
if.end4:0 %head_group_layer_stamp_4 = load i32 %layer_idx

]]></Node>
<StgValue><ssdm name="head_group_layer_stamp_4"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="4" op_0_bw="4">
<![CDATA[
if.end4:1 %st_load = load i4 %st

]]></Node>
<StgValue><ssdm name="st_load"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4:2 %br_ln240 = br i1 %compute_done_read, void %if.end47, void %if.then5

]]></Node>
<StgValue><ssdm name="br_ln240"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0" op_4_bw="4" op_5_bw="0" op_6_bw="4" op_7_bw="0" op_8_bw="4" op_9_bw="0" op_10_bw="4" op_11_bw="0" op_12_bw="4" op_13_bw="0" op_14_bw="4" op_15_bw="0">
<![CDATA[
if.then5:0 %switch_ln243 = switch i4 %st_load, void %if.end47, i4 4, void %land.lhs.true10, i4 5, void %land.lhs.true14, i4 6, void %land.lhs.true18, i4 7, void %land.lhs.true22, i4 8, void %land.lhs.true26, i4 9, void %land.lhs.true40, i4 10, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="switch_ln243"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-6"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true44:0 %or_ln261 = or i1 %ln1_started_load, i1 %ln1_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln261"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-6"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true44:1 %br_ln261 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln261"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-7"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true40:0 %or_ln259 = or i1 %resid1_started_load, i1 %resid1_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln259"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-7"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true40:1 %br_ln261 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln261"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true26:0 %br_ln251 = br i1 %ffn_started_load, void %if.end47, void %if.then27

]]></Node>
<StgValue><ssdm name="br_ln251"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
if.then27:0 %switch_ln252 = switch i2 %ffn_stage_load, void %if.end47, i2 2, void %if.then34, i2 1, void %if.end36

]]></Node>
<StgValue><ssdm name="switch_ln252"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="0">
<![CDATA[
if.then34:0 %br_ln0 = br void %if.end36

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
if.end36:0 %ffn_act_compute_done_flag_0 = phi i1 0, void %if.then34, i1 1, void %if.then27

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_flag_0"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
if.end36:1 %ffn_act_compute_done_loc_0 = phi i1 %ffn_act_compute_done_load, void %if.then34, i1 1, void %if.then27

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_loc_0"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
if.end36:2 %ffn_w2_compute_done_flag_0 = phi i1 1, void %if.then34, i1 0, void %if.then27

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_flag_0"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
if.end36:3 %ffn_w2_compute_done_loc_0 = phi i1 1, void %if.then34, i1 %ffn_w2_compute_done_load, void %if.then27

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_loc_0"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="0" op_0_bw="0">
<![CDATA[
if.end36:4 %br_ln0 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true22:0 %or_ln249 = or i1 %ln0_started_load, i1 %ln0_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln249"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true22:1 %br_ln251 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln251"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true18:0 %or_ln247 = or i1 %resid0_started_load, i1 %resid0_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln247"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true18:1 %br_ln249 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln249"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true14:0 %or_ln245 = or i1 %outproj_started_load, i1 %outproj_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln245"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true14:1 %br_ln247 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln247"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true10:0 %or_ln243 = or i1 %concat_started_load, i1 %concat_compute_done_load

]]></Node>
<StgValue><ssdm name="or_ln243"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="1"/>
<literal name="st_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true10:1 %br_ln245 = br void %if.end47

]]></Node>
<StgValue><ssdm name="br_ln245"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:0 %concat_compute_done_flag_2 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 %concat_started_load, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="concat_compute_done_flag_2"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:1 %concat_compute_done_loc_2 = phi i1 %concat_compute_done_load, void %if.end4, i1 %concat_compute_done_load, void %if.then5, i1 %concat_compute_done_load, void %land.lhs.true40, i1 %concat_compute_done_load, void %land.lhs.true22, i1 %concat_compute_done_load, void %land.lhs.true18, i1 %concat_compute_done_load, void %land.lhs.true14, i1 %or_ln243, void %land.lhs.true10, i1 %concat_compute_done_load, void %if.end36, i1 %concat_compute_done_load, void %if.then27, i1 %concat_compute_done_load, void %land.lhs.true26, i1 %concat_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="concat_compute_done_loc_2"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:2 %outproj_compute_done_flag_2 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 %outproj_started_load, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="outproj_compute_done_flag_2"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:3 %outproj_compute_done_loc_2 = phi i1 %outproj_compute_done_load, void %if.end4, i1 %outproj_compute_done_load, void %if.then5, i1 %outproj_compute_done_load, void %land.lhs.true40, i1 %outproj_compute_done_load, void %land.lhs.true22, i1 %outproj_compute_done_load, void %land.lhs.true18, i1 %or_ln245, void %land.lhs.true14, i1 %outproj_compute_done_load, void %land.lhs.true10, i1 %outproj_compute_done_load, void %if.end36, i1 %outproj_compute_done_load, void %if.then27, i1 %outproj_compute_done_load, void %land.lhs.true26, i1 %outproj_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="outproj_compute_done_loc_2"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:4 %resid0_compute_done_flag_2 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 %resid0_started_load, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="resid0_compute_done_flag_2"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:5 %resid0_compute_done_loc_2 = phi i1 %resid0_compute_done_load, void %if.end4, i1 %resid0_compute_done_load, void %if.then5, i1 %resid0_compute_done_load, void %land.lhs.true40, i1 %resid0_compute_done_load, void %land.lhs.true22, i1 %or_ln247, void %land.lhs.true18, i1 %resid0_compute_done_load, void %land.lhs.true14, i1 %resid0_compute_done_load, void %land.lhs.true10, i1 %resid0_compute_done_load, void %if.end36, i1 %resid0_compute_done_load, void %if.then27, i1 %resid0_compute_done_load, void %land.lhs.true26, i1 %resid0_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="resid0_compute_done_loc_2"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:6 %ln0_compute_done_flag_2 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 %ln0_started_load, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ln0_compute_done_flag_2"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:7 %ln0_compute_done_loc_2 = phi i1 %ln0_compute_done_load, void %if.end4, i1 %ln0_compute_done_load, void %if.then5, i1 %ln0_compute_done_load, void %land.lhs.true40, i1 %or_ln249, void %land.lhs.true22, i1 %ln0_compute_done_load, void %land.lhs.true18, i1 %ln0_compute_done_load, void %land.lhs.true14, i1 %ln0_compute_done_load, void %land.lhs.true10, i1 %ln0_compute_done_load, void %if.end36, i1 %ln0_compute_done_load, void %if.then27, i1 %ln0_compute_done_load, void %land.lhs.true26, i1 %ln0_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ln0_compute_done_loc_2"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:8 %ffn_w1_compute_done_flag_3 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 1, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_w1_compute_done_flag_3"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:9 %ffn_w1_compute_done_loc_3 = phi i1 %ffn_w1_compute_done_load, void %if.end4, i1 %ffn_w1_compute_done_load, void %if.then5, i1 %ffn_w1_compute_done_load, void %land.lhs.true40, i1 %ffn_w1_compute_done_load, void %land.lhs.true22, i1 %ffn_w1_compute_done_load, void %land.lhs.true18, i1 %ffn_w1_compute_done_load, void %land.lhs.true14, i1 %ffn_w1_compute_done_load, void %land.lhs.true10, i1 %ffn_w1_compute_done_load, void %if.end36, i1 1, void %if.then27, i1 %ffn_w1_compute_done_load, void %land.lhs.true26, i1 %ffn_w1_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_w1_compute_done_loc_3"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:10 %ffn_act_compute_done_flag_4 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 %ffn_act_compute_done_flag_0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_flag_4"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:11 %ffn_act_compute_done_loc_4 = phi i1 %ffn_act_compute_done_load, void %if.end4, i1 %ffn_act_compute_done_load, void %if.then5, i1 %ffn_act_compute_done_load, void %land.lhs.true40, i1 %ffn_act_compute_done_load, void %land.lhs.true22, i1 %ffn_act_compute_done_load, void %land.lhs.true18, i1 %ffn_act_compute_done_load, void %land.lhs.true14, i1 %ffn_act_compute_done_load, void %land.lhs.true10, i1 %ffn_act_compute_done_loc_0, void %if.end36, i1 %ffn_act_compute_done_load, void %if.then27, i1 %ffn_act_compute_done_load, void %land.lhs.true26, i1 %ffn_act_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_loc_4"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:12 %ffn_w2_compute_done_flag_4 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 %ffn_w2_compute_done_flag_0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_flag_4"/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:13 %ffn_w2_compute_done_loc_4 = phi i1 %ffn_w2_compute_done_load, void %if.end4, i1 %ffn_w2_compute_done_load, void %if.then5, i1 %ffn_w2_compute_done_load, void %land.lhs.true40, i1 %ffn_w2_compute_done_load, void %land.lhs.true22, i1 %ffn_w2_compute_done_load, void %land.lhs.true18, i1 %ffn_w2_compute_done_load, void %land.lhs.true14, i1 %ffn_w2_compute_done_load, void %land.lhs.true10, i1 %ffn_w2_compute_done_loc_0, void %if.end36, i1 %ffn_w2_compute_done_load, void %if.then27, i1 %ffn_w2_compute_done_load, void %land.lhs.true26, i1 %ffn_w2_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_loc_4"/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:14 %resid1_compute_done_flag_2 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 %resid1_started_load, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 0, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="resid1_compute_done_flag_2"/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:15 %resid1_compute_done_loc_2 = phi i1 %resid1_compute_done_load, void %if.end4, i1 %resid1_compute_done_load, void %if.then5, i1 %or_ln259, void %land.lhs.true40, i1 %resid1_compute_done_load, void %land.lhs.true22, i1 %resid1_compute_done_load, void %land.lhs.true18, i1 %resid1_compute_done_load, void %land.lhs.true14, i1 %resid1_compute_done_load, void %land.lhs.true10, i1 %resid1_compute_done_load, void %if.end36, i1 %resid1_compute_done_load, void %if.then27, i1 %resid1_compute_done_load, void %land.lhs.true26, i1 %resid1_compute_done_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="resid1_compute_done_loc_2"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:16 %ln1_compute_done_flag_1 = phi i1 0, void %if.end4, i1 0, void %if.then5, i1 0, void %land.lhs.true40, i1 0, void %land.lhs.true22, i1 0, void %land.lhs.true18, i1 0, void %land.lhs.true14, i1 0, void %land.lhs.true10, i1 0, void %if.end36, i1 0, void %if.then27, i1 0, void %land.lhs.true26, i1 %ln1_started_load, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ln1_compute_done_flag_1"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0">
<![CDATA[
if.end47:17 %ln1_compute_done_loc_1 = phi i1 %ln1_compute_done_load, void %if.end4, i1 %ln1_compute_done_load, void %if.then5, i1 %ln1_compute_done_load, void %land.lhs.true40, i1 %ln1_compute_done_load, void %land.lhs.true22, i1 %ln1_compute_done_load, void %land.lhs.true18, i1 %ln1_compute_done_load, void %land.lhs.true14, i1 %ln1_compute_done_load, void %land.lhs.true10, i1 %ln1_compute_done_load, void %if.end36, i1 %ln1_compute_done_load, void %if.then27, i1 %ln1_compute_done_load, void %land.lhs.true26, i1 %or_ln261, void %land.lhs.true44

]]></Node>
<StgValue><ssdm name="ln1_compute_done_loc_1"/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="0" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0" op_4_bw="4" op_5_bw="0" op_6_bw="4" op_7_bw="0" op_8_bw="4" op_9_bw="0" op_10_bw="4" op_11_bw="0" op_12_bw="4" op_13_bw="0" op_14_bw="4" op_15_bw="0" op_16_bw="4" op_17_bw="0" op_18_bw="4" op_19_bw="0" op_20_bw="4" op_21_bw="0" op_22_bw="4" op_23_bw="0" op_24_bw="4" op_25_bw="0">
<![CDATA[
if.end47:18 %switch_ln265 = switch i4 %st_load, void %sw.bb, i4 12, void %sw.bb243, i4 1, void %sw.bb50, i4 2, void %sw.bb54, i4 3, void %sw.bb65_ifconv, i4 4, void %sw.bb115, i4 5, void %sw.bb123, i4 6, void %sw.bb147, i4 7, void %sw.bb155, i4 8, void %sw.bb163, i4 9, void %sw.bb220, i4 10, void %sw.bb228, i4 11, void %sw.bb236

]]></Node>
<StgValue><ssdm name="switch_ln265"/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb236:0 %add_ln613 = add i32 %head_group_layer_stamp_4, i32 1

]]></Node>
<StgValue><ssdm name="add_ln613"/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb236:1 %tmp_75 = partselect i31 @_ssdm_op_PartSelect.i31.i32.i32.i32, i32 %add_ln613, i32 1, i32 31

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="31" op_1_bw="31">
<![CDATA[
sw.bb236:2 %icmp_ln613 = icmp_slt  i31 %tmp_75, i31 1

]]></Node>
<StgValue><ssdm name="icmp_ln613"/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb236:3 %br_ln613 = br i1 %icmp_ln613, void %if.else241, void %if.then239

]]></Node>
<StgValue><ssdm name="br_ln613"/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.else241:0 %store_ln617 = store i4 12, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln617"/></StgValue>
</operation>

<operation id="206" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.else241:1 %store_ln618 = store i1 0, i1 %stream_started

]]></Node>
<StgValue><ssdm name="store_ln618"/></StgValue>
</operation>

<operation id="207" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="0" op_0_bw="0">
<![CDATA[
if.else241:2 %br_ln0 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="208" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then239:0 %store_ln614 = store i32 %add_ln613, i32 %layer_idx

]]></Node>
<StgValue><ssdm name="store_ln614"/></StgValue>
</operation>

<operation id="209" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then239:1 %store_ln615 = store i4 2, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln615"/></StgValue>
</operation>

<operation id="210" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-5"/>
<literal name="icmp_ln613" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="0">
<![CDATA[
if.then239:2 %br_ln616 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln616"/></StgValue>
</operation>

<operation id="211" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb228:0 %xor_ln600 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln600"/></StgValue>
</operation>

<operation id="212" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb228:1 %or_ln600 = or i1 %ln1_started_load, i1 %xor_ln600

]]></Node>
<StgValue><ssdm name="or_ln600"/></StgValue>
</operation>

<operation id="213" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb228:2 %br_ln600 = br i1 %or_ln600, void %if.then230, void %if.else231

]]></Node>
<StgValue><ssdm name="br_ln600"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then230:0 %store_ln604 = store i1 1, i1 %ln1_started

]]></Node>
<StgValue><ssdm name="store_ln604"/></StgValue>
</operation>

<operation id="215" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="0">
<![CDATA[
if.then230:1 %br_ln605 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln605"/></StgValue>
</operation>

<operation id="216" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else231:0 %br_ln605 = br i1 %ln1_started_load, void %cleanup, void %land.lhs.true232

]]></Node>
<StgValue><ssdm name="br_ln605"/></StgValue>
</operation>

<operation id="217" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="1"/>
<literal name="ln1_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true232:0 %br_ln605 = br i1 %ln1_compute_done_loc_1, void %cleanup, void %if.then233

]]></Node>
<StgValue><ssdm name="br_ln605"/></StgValue>
</operation>

<operation id="218" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="1"/>
<literal name="ln1_started_load" val="1"/>
<literal name="ln1_compute_done_loc_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then233:0 %store_ln606 = store i1 0, i1 %ln1_started

]]></Node>
<StgValue><ssdm name="store_ln606"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="1"/>
<literal name="ln1_started_load" val="1"/>
<literal name="ln1_compute_done_loc_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then233:1 %store_ln608 = store i4 11, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln608"/></StgValue>
</operation>

<operation id="220" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-6"/>
<literal name="or_ln600" val="1"/>
<literal name="ln1_started_load" val="1"/>
<literal name="ln1_compute_done_loc_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="0" op_0_bw="0">
<![CDATA[
if.then233:2 %br_ln609 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln609"/></StgValue>
</operation>

<operation id="221" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb220:0 %xor_ln587 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln587"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb220:1 %or_ln587 = or i1 %resid1_started_load, i1 %xor_ln587

]]></Node>
<StgValue><ssdm name="or_ln587"/></StgValue>
</operation>

<operation id="223" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb220:2 %br_ln587 = br i1 %or_ln587, void %if.then222, void %if.else223

]]></Node>
<StgValue><ssdm name="br_ln587"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then222:0 %store_ln591 = store i1 1, i1 %resid1_started

]]></Node>
<StgValue><ssdm name="store_ln591"/></StgValue>
</operation>

<operation id="225" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="0" op_0_bw="0">
<![CDATA[
if.then222:1 %br_ln592 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln592"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else223:0 %br_ln592 = br i1 %resid1_started_load, void %cleanup, void %land.lhs.true224

]]></Node>
<StgValue><ssdm name="br_ln592"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="1"/>
<literal name="resid1_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true224:0 %br_ln592 = br i1 %resid1_compute_done_loc_2, void %cleanup, void %if.then225

]]></Node>
<StgValue><ssdm name="br_ln592"/></StgValue>
</operation>

<operation id="228" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="1"/>
<literal name="resid1_started_load" val="1"/>
<literal name="resid1_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then225:0 %store_ln593 = store i1 0, i1 %resid1_started

]]></Node>
<StgValue><ssdm name="store_ln593"/></StgValue>
</operation>

<operation id="229" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="1"/>
<literal name="resid1_started_load" val="1"/>
<literal name="resid1_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then225:1 %store_ln595 = store i4 10, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln595"/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-7"/>
<literal name="or_ln587" val="1"/>
<literal name="resid1_started_load" val="1"/>
<literal name="resid1_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="0" op_0_bw="0">
<![CDATA[
if.then225:2 %br_ln596 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln596"/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
sw.bb163:0 %switch_ln511 = switch i2 %ffn_stage_load, void %sw.bb164, i2 2, void %sw.bb196, i2 1, void %sw.bb188

]]></Node>
<StgValue><ssdm name="switch_ln511"/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb188:0 %xor_ln542 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln542"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb188:1 %or_ln542 = or i1 %ffn_started_load, i1 %xor_ln542

]]></Node>
<StgValue><ssdm name="or_ln542"/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb188:2 %br_ln542 = br i1 %or_ln542, void %if.then190, void %if.else191

]]></Node>
<StgValue><ssdm name="br_ln542"/></StgValue>
</operation>

<operation id="235" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then190:0 %store_ln546 = store i1 1, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln546"/></StgValue>
</operation>

<operation id="236" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="0" op_0_bw="0">
<![CDATA[
if.then190:1 %br_ln547 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln547"/></StgValue>
</operation>

<operation id="237" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.else191:0 %and_ln547 = and i1 %ffn_started_load, i1 %ffn_act_compute_done_loc_4

]]></Node>
<StgValue><ssdm name="and_ln547"/></StgValue>
</operation>

<operation id="238" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else191:1 %br_ln547 = br i1 %and_ln547, void %cleanup, void %if.then193

]]></Node>
<StgValue><ssdm name="br_ln547"/></StgValue>
</operation>

<operation id="239" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="1"/>
<literal name="and_ln547" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then193:0 %store_ln548 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln548"/></StgValue>
</operation>

<operation id="240" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="1"/>
<literal name="and_ln547" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then193:1 %store_ln550 = store i2 2, i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="store_ln550"/></StgValue>
</operation>

<operation id="241" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="1"/>
<literal name="or_ln542" val="1"/>
<literal name="and_ln547" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="0" op_0_bw="0">
<![CDATA[
if.then193:2 %br_ln551 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln551"/></StgValue>
</operation>

<operation id="242" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="32" op_0_bw="32">
<![CDATA[
sw.bb196:0 %w2_tile_load = load i32 %w2_tile

]]></Node>
<StgValue><ssdm name="w2_tile_load"/></StgValue>
</operation>

<operation id="243" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb196:1 %tmp_77 = partselect i30 @_ssdm_op_PartSelect.i30.i32.i32.i32, i32 %w2_tile_load, i32 2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="244" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
sw.bb196:2 %icmp_ln554 = icmp_sgt  i30 %tmp_77, i30 0

]]></Node>
<StgValue><ssdm name="icmp_ln554"/></StgValue>
</operation>

<operation id="245" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb196:3 %br_ln554 = br i1 %icmp_ln554, void %if.end199, void %if.then198

]]></Node>
<StgValue><ssdm name="br_ln554"/></StgValue>
</operation>

<operation id="246" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end199:0 %xor_ln561 = xor i1 %wl_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln561"/></StgValue>
</operation>

<operation id="247" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end199:1 %or_ln561 = or i1 %ffn_started_load, i1 %xor_ln561

]]></Node>
<StgValue><ssdm name="or_ln561"/></StgValue>
</operation>

<operation id="248" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end199:2 %br_ln561 = br i1 %or_ln561, void %if.then201, void %if.else202

]]></Node>
<StgValue><ssdm name="br_ln561"/></StgValue>
</operation>

<operation id="249" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then201:0 %store_ln566 = store i1 1, i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln566"/></StgValue>
</operation>

<operation id="250" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then201:1 %store_ln567 = store i1 1, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln567"/></StgValue>
</operation>

<operation id="251" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="0" op_0_bw="0">
<![CDATA[
if.then201:2 %br_ln568 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln568"/></StgValue>
</operation>

<operation id="252" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else202:0 %br_ln568 = br i1 %ffn_started_load, void %cleanup, void %land.lhs.true203

]]></Node>
<StgValue><ssdm name="br_ln568"/></StgValue>
</operation>

<operation id="253" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true203:0 %w2_dma_busy_load = load i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="w2_dma_busy_load"/></StgValue>
</operation>

<operation id="254" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true203:1 %and_ln568 = and i1 %w2_dma_busy_load, i1 %dma_done_read

]]></Node>
<StgValue><ssdm name="and_ln568"/></StgValue>
</operation>

<operation id="255" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true203:2 %br_ln568 = br i1 %and_ln568, void %land.lhs.true207, void %if.then205

]]></Node>
<StgValue><ssdm name="br_ln568"/></StgValue>
</operation>

<operation id="256" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true207:0 %w2_comp_busy_load = load i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="w2_comp_busy_load"/></StgValue>
</operation>

<operation id="257" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true207:1 %and_ln571 = and i1 %w2_comp_busy_load, i1 %compute_ready_read

]]></Node>
<StgValue><ssdm name="and_ln571"/></StgValue>
</operation>

<operation id="258" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true207:2 %br_ln571 = br i1 %and_ln571, void %land.lhs.true211, void %if.then209

]]></Node>
<StgValue><ssdm name="br_ln571"/></StgValue>
</operation>

<operation id="259" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true211:0 %xor_ln576 = xor i1 %ffn_w2_compute_done_loc_4, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln576"/></StgValue>
</operation>

<operation id="260" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true211:1 %or_ln576 = or i1 %w2_comp_busy_load, i1 %xor_ln576

]]></Node>
<StgValue><ssdm name="or_ln576"/></StgValue>
</operation>

<operation id="261" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true211:2 %or_ln576_1 = or i1 %or_ln576, i1 %w2_dma_busy_load

]]></Node>
<StgValue><ssdm name="or_ln576_1"/></StgValue>
</operation>

<operation id="262" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true211:3 %br_ln576 = br i1 %or_ln576_1, void %if.then214, void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln576"/></StgValue>
</operation>

<operation id="263" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
<literal name="or_ln576_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then214:0 %store_ln578 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="264" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
<literal name="or_ln576_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then214:1 %add_ln580 = add i32 %w2_tile_load, i32 1

]]></Node>
<StgValue><ssdm name="add_ln580"/></StgValue>
</operation>

<operation id="265" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
<literal name="or_ln576_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then214:2 %store_ln580 = store i32 %add_ln580, i32 %w2_tile

]]></Node>
<StgValue><ssdm name="store_ln580"/></StgValue>
</operation>

<operation id="266" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="0"/>
<literal name="or_ln576_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="0" op_0_bw="0">
<![CDATA[
if.then214:3 %br_ln581 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln581"/></StgValue>
</operation>

<operation id="267" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then209:0 %store_ln575 = store i1 0, i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln575"/></StgValue>
</operation>

<operation id="268" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="0"/>
<literal name="and_ln571" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="0" op_0_bw="0">
<![CDATA[
if.then209:1 %br_ln576 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln576"/></StgValue>
</operation>

<operation id="269" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then205:0 %store_ln569 = store i1 0, i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln569"/></StgValue>
</operation>

<operation id="270" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then205:1 %store_ln570 = store i1 1, i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln570"/></StgValue>
</operation>

<operation id="271" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="0"/>
<literal name="or_ln561" val="1"/>
<literal name="and_ln568" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="0" op_0_bw="0">
<![CDATA[
if.then205:2 %br_ln571 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln571"/></StgValue>
</operation>

<operation id="272" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then198:0 %store_ln555 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln555"/></StgValue>
</operation>

<operation id="273" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then198:1 %store_ln556 = store i2 0, i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="store_ln556"/></StgValue>
</operation>

<operation id="274" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then198:2 %store_ln557 = store i4 9, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln557"/></StgValue>
</operation>

<operation id="275" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="-2"/>
<literal name="icmp_ln554" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="0">
<![CDATA[
if.then198:3 %br_ln558 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln558"/></StgValue>
</operation>

<operation id="276" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="32" op_0_bw="32">
<![CDATA[
sw.bb164:0 %w1_tile_load = load i32 %w1_tile

]]></Node>
<StgValue><ssdm name="w1_tile_load"/></StgValue>
</operation>

<operation id="277" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb164:1 %tmp_76 = partselect i30 @_ssdm_op_PartSelect.i30.i32.i32.i32, i32 %w1_tile_load, i32 2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="278" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
sw.bb164:2 %icmp_ln513 = icmp_sgt  i30 %tmp_76, i30 0

]]></Node>
<StgValue><ssdm name="icmp_ln513"/></StgValue>
</operation>

<operation id="279" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb164:3 %br_ln513 = br i1 %icmp_ln513, void %if.end167, void %if.then166

]]></Node>
<StgValue><ssdm name="br_ln513"/></StgValue>
</operation>

<operation id="280" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end167:0 %xor_ln519 = xor i1 %wl_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln519"/></StgValue>
</operation>

<operation id="281" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end167:1 %or_ln519 = or i1 %ffn_started_load, i1 %xor_ln519

]]></Node>
<StgValue><ssdm name="or_ln519"/></StgValue>
</operation>

<operation id="282" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end167:2 %br_ln519 = br i1 %or_ln519, void %if.then169, void %if.else170

]]></Node>
<StgValue><ssdm name="br_ln519"/></StgValue>
</operation>

<operation id="283" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then169:0 %store_ln524 = store i1 1, i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln524"/></StgValue>
</operation>

<operation id="284" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then169:1 %store_ln525 = store i1 1, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln525"/></StgValue>
</operation>

<operation id="285" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="0" op_0_bw="0">
<![CDATA[
if.then169:2 %br_ln526 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln526"/></StgValue>
</operation>

<operation id="286" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else170:0 %br_ln526 = br i1 %ffn_started_load, void %cleanup, void %land.lhs.true171

]]></Node>
<StgValue><ssdm name="br_ln526"/></StgValue>
</operation>

<operation id="287" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true171:0 %w1_dma_busy_load = load i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="w1_dma_busy_load"/></StgValue>
</operation>

<operation id="288" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true171:1 %and_ln526 = and i1 %w1_dma_busy_load, i1 %dma_done_read

]]></Node>
<StgValue><ssdm name="and_ln526"/></StgValue>
</operation>

<operation id="289" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true171:2 %br_ln526 = br i1 %and_ln526, void %land.lhs.true175, void %if.then173

]]></Node>
<StgValue><ssdm name="br_ln526"/></StgValue>
</operation>

<operation id="290" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true175:0 %w1_comp_busy_load = load i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="w1_comp_busy_load"/></StgValue>
</operation>

<operation id="291" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true175:1 %and_ln529 = and i1 %w1_comp_busy_load, i1 %compute_ready_read

]]></Node>
<StgValue><ssdm name="and_ln529"/></StgValue>
</operation>

<operation id="292" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true175:2 %br_ln529 = br i1 %and_ln529, void %land.lhs.true179, void %if.then177

]]></Node>
<StgValue><ssdm name="br_ln529"/></StgValue>
</operation>

<operation id="293" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true179:0 %xor_ln534 = xor i1 %ffn_w1_compute_done_loc_3, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln534"/></StgValue>
</operation>

<operation id="294" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true179:1 %or_ln534 = or i1 %w1_comp_busy_load, i1 %xor_ln534

]]></Node>
<StgValue><ssdm name="or_ln534"/></StgValue>
</operation>

<operation id="295" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true179:2 %or_ln534_1 = or i1 %or_ln534, i1 %w1_dma_busy_load

]]></Node>
<StgValue><ssdm name="or_ln534_1"/></StgValue>
</operation>

<operation id="296" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true179:3 %br_ln534 = br i1 %or_ln534_1, void %if.then182, void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln534"/></StgValue>
</operation>

<operation id="297" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
<literal name="or_ln534_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then182:0 %store_ln536 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln536"/></StgValue>
</operation>

<operation id="298" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
<literal name="or_ln534_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then182:1 %add_ln538 = add i32 %w1_tile_load, i32 1

]]></Node>
<StgValue><ssdm name="add_ln538"/></StgValue>
</operation>

<operation id="299" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
<literal name="or_ln534_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then182:2 %store_ln538 = store i32 %add_ln538, i32 %w1_tile

]]></Node>
<StgValue><ssdm name="store_ln538"/></StgValue>
</operation>

<operation id="300" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="0"/>
<literal name="or_ln534_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="0" op_0_bw="0">
<![CDATA[
if.then182:3 %br_ln539 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln539"/></StgValue>
</operation>

<operation id="301" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then177:0 %store_ln533 = store i1 0, i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln533"/></StgValue>
</operation>

<operation id="302" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="0"/>
<literal name="and_ln529" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="0" op_0_bw="0">
<![CDATA[
if.then177:1 %br_ln534 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln534"/></StgValue>
</operation>

<operation id="303" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then173:0 %store_ln527 = store i1 0, i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln527"/></StgValue>
</operation>

<operation id="304" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then173:1 %store_ln528 = store i1 1, i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln528"/></StgValue>
</operation>

<operation id="305" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_started_load" val="1"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="0"/>
<literal name="or_ln519" val="1"/>
<literal name="and_ln526" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="0" op_0_bw="0">
<![CDATA[
if.then173:2 %br_ln529 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln529"/></StgValue>
</operation>

<operation id="306" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then166:0 %store_ln514 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln514"/></StgValue>
</operation>

<operation id="307" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then166:1 %store_ln515 = store i2 1, i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="store_ln515"/></StgValue>
</operation>

<operation id="308" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="-8"/>
<literal name="ffn_stage_load" val="!2"/>
<literal name="ffn_stage_load" val="!1"/>
<literal name="icmp_ln513" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="0" op_0_bw="0">
<![CDATA[
if.then166:2 %br_ln516 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln516"/></StgValue>
</operation>

<operation id="309" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb155:0 %xor_ln497 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln497"/></StgValue>
</operation>

<operation id="310" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb155:1 %or_ln497 = or i1 %ln0_started_load, i1 %xor_ln497

]]></Node>
<StgValue><ssdm name="or_ln497"/></StgValue>
</operation>

<operation id="311" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb155:2 %br_ln497 = br i1 %or_ln497, void %if.then157, void %if.else158

]]></Node>
<StgValue><ssdm name="br_ln497"/></StgValue>
</operation>

<operation id="312" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then157:0 %store_ln501 = store i1 1, i1 %ln0_started

]]></Node>
<StgValue><ssdm name="store_ln501"/></StgValue>
</operation>

<operation id="313" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="0" op_0_bw="0">
<![CDATA[
if.then157:1 %br_ln502 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln502"/></StgValue>
</operation>

<operation id="314" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else158:0 %br_ln502 = br i1 %ln0_started_load, void %cleanup, void %land.lhs.true159

]]></Node>
<StgValue><ssdm name="br_ln502"/></StgValue>
</operation>

<operation id="315" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="1"/>
<literal name="ln0_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true159:0 %br_ln502 = br i1 %ln0_compute_done_loc_2, void %cleanup, void %if.then160

]]></Node>
<StgValue><ssdm name="br_ln502"/></StgValue>
</operation>

<operation id="316" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="1"/>
<literal name="ln0_started_load" val="1"/>
<literal name="ln0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then160:0 %store_ln503 = store i1 0, i1 %ln0_started

]]></Node>
<StgValue><ssdm name="store_ln503"/></StgValue>
</operation>

<operation id="317" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="1"/>
<literal name="ln0_started_load" val="1"/>
<literal name="ln0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then160:1 %store_ln505 = store i4 8, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln505"/></StgValue>
</operation>

<operation id="318" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="7"/>
<literal name="or_ln497" val="1"/>
<literal name="ln0_started_load" val="1"/>
<literal name="ln0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="0" op_0_bw="0">
<![CDATA[
if.then160:2 %br_ln506 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln506"/></StgValue>
</operation>

<operation id="319" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb147:0 %xor_ln484 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln484"/></StgValue>
</operation>

<operation id="320" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb147:1 %or_ln484 = or i1 %resid0_started_load, i1 %xor_ln484

]]></Node>
<StgValue><ssdm name="or_ln484"/></StgValue>
</operation>

<operation id="321" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb147:2 %br_ln484 = br i1 %or_ln484, void %if.then149, void %if.else150

]]></Node>
<StgValue><ssdm name="br_ln484"/></StgValue>
</operation>

<operation id="322" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then149:0 %store_ln488 = store i1 1, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln488"/></StgValue>
</operation>

<operation id="323" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="0">
<![CDATA[
if.then149:1 %br_ln489 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln489"/></StgValue>
</operation>

<operation id="324" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else150:0 %br_ln489 = br i1 %resid0_started_load, void %cleanup, void %land.lhs.true151

]]></Node>
<StgValue><ssdm name="br_ln489"/></StgValue>
</operation>

<operation id="325" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="1"/>
<literal name="resid0_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true151:0 %br_ln489 = br i1 %resid0_compute_done_loc_2, void %cleanup, void %if.then152

]]></Node>
<StgValue><ssdm name="br_ln489"/></StgValue>
</operation>

<operation id="326" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="1"/>
<literal name="resid0_started_load" val="1"/>
<literal name="resid0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then152:0 %store_ln490 = store i1 0, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln490"/></StgValue>
</operation>

<operation id="327" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="1"/>
<literal name="resid0_started_load" val="1"/>
<literal name="resid0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then152:1 %store_ln492 = store i4 7, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln492"/></StgValue>
</operation>

<operation id="328" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="6"/>
<literal name="or_ln484" val="1"/>
<literal name="resid0_started_load" val="1"/>
<literal name="resid0_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="0" op_0_bw="0">
<![CDATA[
if.then152:2 %br_ln493 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln493"/></StgValue>
</operation>

<operation id="329" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="32" op_0_bw="32">
<![CDATA[
sw.bb123:0 %wo_tile_load = load i32 %wo_tile

]]></Node>
<StgValue><ssdm name="wo_tile_load"/></StgValue>
</operation>

<operation id="330" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb123:1 %tmp_74 = partselect i30 @_ssdm_op_PartSelect.i30.i32.i32.i32, i32 %wo_tile_load, i32 2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="331" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
sw.bb123:2 %icmp_ln454 = icmp_sgt  i30 %tmp_74, i30 0

]]></Node>
<StgValue><ssdm name="icmp_ln454"/></StgValue>
</operation>

<operation id="332" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb123:3 %br_ln454 = br i1 %icmp_ln454, void %if.end126, void %if.then125

]]></Node>
<StgValue><ssdm name="br_ln454"/></StgValue>
</operation>

<operation id="333" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end126:0 %xor_ln460 = xor i1 %wl_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln460"/></StgValue>
</operation>

<operation id="334" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end126:1 %or_ln460 = or i1 %outproj_started_load, i1 %xor_ln460

]]></Node>
<StgValue><ssdm name="or_ln460"/></StgValue>
</operation>

<operation id="335" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end126:2 %br_ln460 = br i1 %or_ln460, void %if.then128, void %if.else129

]]></Node>
<StgValue><ssdm name="br_ln460"/></StgValue>
</operation>

<operation id="336" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then128:0 %store_ln465 = store i1 1, i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln465"/></StgValue>
</operation>

<operation id="337" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then128:1 %store_ln466 = store i1 1, i1 %outproj_started

]]></Node>
<StgValue><ssdm name="store_ln466"/></StgValue>
</operation>

<operation id="338" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="0" op_0_bw="0">
<![CDATA[
if.then128:2 %br_ln467 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln467"/></StgValue>
</operation>

<operation id="339" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else129:0 %br_ln467 = br i1 %outproj_started_load, void %cleanup, void %land.lhs.true130

]]></Node>
<StgValue><ssdm name="br_ln467"/></StgValue>
</operation>

<operation id="340" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true130:0 %wo_dma_busy_load = load i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="wo_dma_busy_load"/></StgValue>
</operation>

<operation id="341" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true130:1 %and_ln467 = and i1 %wo_dma_busy_load, i1 %dma_done_read

]]></Node>
<StgValue><ssdm name="and_ln467"/></StgValue>
</operation>

<operation id="342" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true130:2 %br_ln467 = br i1 %and_ln467, void %land.lhs.true134, void %if.then132

]]></Node>
<StgValue><ssdm name="br_ln467"/></StgValue>
</operation>

<operation id="343" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="1" op_0_bw="1">
<![CDATA[
land.lhs.true134:0 %wo_comp_busy_load = load i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="wo_comp_busy_load"/></StgValue>
</operation>

<operation id="344" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true134:1 %and_ln470 = and i1 %wo_comp_busy_load, i1 %compute_ready_read

]]></Node>
<StgValue><ssdm name="and_ln470"/></StgValue>
</operation>

<operation id="345" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true134:2 %br_ln470 = br i1 %and_ln470, void %land.lhs.true138, void %if.then136

]]></Node>
<StgValue><ssdm name="br_ln470"/></StgValue>
</operation>

<operation id="346" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true138:0 %xor_ln475 = xor i1 %outproj_compute_done_loc_2, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln475"/></StgValue>
</operation>

<operation id="347" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true138:1 %or_ln475 = or i1 %wo_comp_busy_load, i1 %xor_ln475

]]></Node>
<StgValue><ssdm name="or_ln475"/></StgValue>
</operation>

<operation id="348" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
land.lhs.true138:2 %or_ln475_1 = or i1 %or_ln475, i1 %wo_dma_busy_load

]]></Node>
<StgValue><ssdm name="or_ln475_1"/></StgValue>
</operation>

<operation id="349" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true138:3 %br_ln475 = br i1 %or_ln475_1, void %if.then141, void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln475"/></StgValue>
</operation>

<operation id="350" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
<literal name="or_ln475_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then141:0 %store_ln477 = store i1 0, i1 %outproj_started

]]></Node>
<StgValue><ssdm name="store_ln477"/></StgValue>
</operation>

<operation id="351" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
<literal name="or_ln475_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then141:1 %add_ln479 = add i32 %wo_tile_load, i32 1

]]></Node>
<StgValue><ssdm name="add_ln479"/></StgValue>
</operation>

<operation id="352" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
<literal name="or_ln475_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then141:2 %store_ln479 = store i32 %add_ln479, i32 %wo_tile

]]></Node>
<StgValue><ssdm name="store_ln479"/></StgValue>
</operation>

<operation id="353" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="0"/>
<literal name="or_ln475_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="0">
<![CDATA[
if.then141:3 %br_ln480 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln480"/></StgValue>
</operation>

<operation id="354" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then136:0 %store_ln474 = store i1 0, i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln474"/></StgValue>
</operation>

<operation id="355" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="0"/>
<literal name="and_ln470" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="0" op_0_bw="0">
<![CDATA[
if.then136:1 %br_ln475 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln475"/></StgValue>
</operation>

<operation id="356" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then132:0 %store_ln468 = store i1 0, i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln468"/></StgValue>
</operation>

<operation id="357" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then132:1 %store_ln469 = store i1 1, i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln469"/></StgValue>
</operation>

<operation id="358" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="0"/>
<literal name="or_ln460" val="1"/>
<literal name="outproj_started_load" val="1"/>
<literal name="and_ln467" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="0" op_0_bw="0">
<![CDATA[
if.then132:2 %br_ln470 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln470"/></StgValue>
</operation>

<operation id="359" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then125:0 %store_ln455 = store i1 0, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln455"/></StgValue>
</operation>

<operation id="360" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then125:1 %store_ln456 = store i4 6, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln456"/></StgValue>
</operation>

<operation id="361" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="5"/>
<literal name="icmp_ln454" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="0" op_0_bw="0">
<![CDATA[
if.then125:2 %br_ln457 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln457"/></StgValue>
</operation>

<operation id="362" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb115:0 %xor_ln441 = xor i1 %compute_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln441"/></StgValue>
</operation>

<operation id="363" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb115:1 %or_ln441 = or i1 %concat_started_load, i1 %xor_ln441

]]></Node>
<StgValue><ssdm name="or_ln441"/></StgValue>
</operation>

<operation id="364" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb115:2 %br_ln441 = br i1 %or_ln441, void %if.then117, void %if.else118

]]></Node>
<StgValue><ssdm name="br_ln441"/></StgValue>
</operation>

<operation id="365" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then117:0 %store_ln445 = store i1 1, i1 %concat_started

]]></Node>
<StgValue><ssdm name="store_ln445"/></StgValue>
</operation>

<operation id="366" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="0" op_0_bw="0">
<![CDATA[
if.then117:1 %br_ln446 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln446"/></StgValue>
</operation>

<operation id="367" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else118:0 %br_ln446 = br i1 %concat_started_load, void %cleanup, void %land.lhs.true119

]]></Node>
<StgValue><ssdm name="br_ln446"/></StgValue>
</operation>

<operation id="368" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="1"/>
<literal name="concat_started_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true119:0 %br_ln446 = br i1 %concat_compute_done_loc_2, void %cleanup, void %if.then120

]]></Node>
<StgValue><ssdm name="br_ln446"/></StgValue>
</operation>

<operation id="369" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="1"/>
<literal name="concat_started_load" val="1"/>
<literal name="concat_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then120:0 %store_ln447 = store i1 0, i1 %concat_started

]]></Node>
<StgValue><ssdm name="store_ln447"/></StgValue>
</operation>

<operation id="370" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="1"/>
<literal name="concat_started_load" val="1"/>
<literal name="concat_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then120:1 %store_ln449 = store i4 5, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln449"/></StgValue>
</operation>

<operation id="371" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="4"/>
<literal name="or_ln441" val="1"/>
<literal name="concat_started_load" val="1"/>
<literal name="concat_compute_done_loc_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="0">
<![CDATA[
if.then120:2 %br_ln450 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln450"/></StgValue>
</operation>

<operation id="372" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:0 %tmp_1 = partselect i30 @_ssdm_op_PartSelect.i30.i32.i32.i32, i32 %group_base, i32 2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="373" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
sw.bb65_ifconv:1 %icmp_ln393 = icmp_slt  i30 %tmp_1, i30 1

]]></Node>
<StgValue><ssdm name="icmp_ln393"/></StgValue>
</operation>

<operation id="374" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
sw.bb65_ifconv:2 %head_ctx_ref_0_read = read i66 @_ssdm_op_Read.ap_auto.i66P0A, i66 %head_ctx_ref_0

]]></Node>
<StgValue><ssdm name="head_ctx_ref_0_read"/></StgValue>
</operation>

<operation id="375" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="32" op_0_bw="66">
<![CDATA[
sw.bb65_ifconv:3 %trunc_ln394 = trunc i66 %head_ctx_ref_0_read

]]></Node>
<StgValue><ssdm name="trunc_ln394"/></StgValue>
</operation>

<operation id="376" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
sw.bb65_ifconv:4 %head_ctx_ref_1_read = read i66 @_ssdm_op_Read.ap_auto.i66P0A, i66 %head_ctx_ref_1

]]></Node>
<StgValue><ssdm name="head_ctx_ref_1_read"/></StgValue>
</operation>

<operation id="377" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="32" op_0_bw="66">
<![CDATA[
sw.bb65_ifconv:5 %trunc_ln394_1 = trunc i66 %head_ctx_ref_1_read

]]></Node>
<StgValue><ssdm name="trunc_ln394_1"/></StgValue>
</operation>

<operation id="378" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
sw.bb65_ifconv:6 %head_ctx_ref_2_read = read i66 @_ssdm_op_Read.ap_auto.i66P0A, i66 %head_ctx_ref_2

]]></Node>
<StgValue><ssdm name="head_ctx_ref_2_read"/></StgValue>
</operation>

<operation id="379" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="32" op_0_bw="66">
<![CDATA[
sw.bb65_ifconv:7 %trunc_ln394_2 = trunc i66 %head_ctx_ref_2_read

]]></Node>
<StgValue><ssdm name="trunc_ln394_2"/></StgValue>
</operation>

<operation id="380" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
sw.bb65_ifconv:8 %head_ctx_ref_3_read = read i66 @_ssdm_op_Read.ap_auto.i66P0A, i66 %head_ctx_ref_3

]]></Node>
<StgValue><ssdm name="head_ctx_ref_3_read"/></StgValue>
</operation>

<operation id="381" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="32" op_0_bw="66">
<![CDATA[
sw.bb65_ifconv:9 %trunc_ln394_3 = trunc i66 %head_ctx_ref_3_read

]]></Node>
<StgValue><ssdm name="trunc_ln394_3"/></StgValue>
</operation>

<operation id="382" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="32" op_0_bw="32" op_1_bw="2" op_2_bw="32" op_3_bw="2" op_4_bw="32" op_5_bw="2" op_6_bw="32" op_7_bw="2" op_8_bw="32" op_9_bw="32" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:10 %head_group_layer_stamp = sparsemux i32 @_ssdm_op_SparseMux.ap_auto.4i32.i32.i2, i2 0, i32 %trunc_ln394, i2 1, i32 %trunc_ln394_1, i2 2, i32 %trunc_ln394_2, i2 3, i32 %trunc_ln394_3, i32 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_layer_stamp"/></StgValue>
</operation>

<operation id="383" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:11 %trunc_ln394_4 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_0_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="trunc_ln394_4"/></StgValue>
</operation>

<operation id="384" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:12 %trunc_ln394_5 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_1_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="trunc_ln394_5"/></StgValue>
</operation>

<operation id="385" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:13 %trunc_ln394_6 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_2_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="trunc_ln394_6"/></StgValue>
</operation>

<operation id="386" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:14 %trunc_ln394_7 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_3_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="trunc_ln394_7"/></StgValue>
</operation>

<operation id="387" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:15 %head_group_phase = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %trunc_ln394_4, i2 1, i8 %trunc_ln394_5, i2 2, i8 %trunc_ln394_6, i2 3, i8 %trunc_ln394_7, i8 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_phase"/></StgValue>
</operation>

<operation id="388" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:16 %tmp_2 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 40

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="389" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:17 %tmp_3 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 40

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="390" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:18 %tmp_4 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 40

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="391" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:19 %tmp_5 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 40

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="392" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:20 %head_group_compute_ready = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_2, i2 1, i1 %tmp_3, i2 2, i1 %tmp_4, i2 3, i1 %tmp_5, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_compute_ready"/></StgValue>
</operation>

<operation id="393" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:21 %tmp_6 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 41

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="394" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:22 %tmp_7 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 41

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="395" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:23 %tmp_8 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 41

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="396" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:24 %tmp_9 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 41

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="397" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:25 %head_group_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_6, i2 1, i1 %tmp_7, i2 2, i1 %tmp_8, i2 3, i1 %tmp_9, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_compute_done"/></StgValue>
</operation>

<operation id="398" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:26 %tmp_10 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 42

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="399" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:27 %tmp_11 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 42

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="400" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:28 %tmp_12 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 42

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="401" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:29 %tmp_13 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 42

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="402" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:30 %head_group_compute_start = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_10, i2 1, i1 %tmp_11, i2 2, i1 %tmp_12, i2 3, i1 %tmp_13, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_compute_start"/></StgValue>
</operation>

<operation id="403" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:31 %trunc_ln394_s = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_0_read, i32 43, i32 50

]]></Node>
<StgValue><ssdm name="trunc_ln394_s"/></StgValue>
</operation>

<operation id="404" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:32 %trunc_ln394_8 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_1_read, i32 43, i32 50

]]></Node>
<StgValue><ssdm name="trunc_ln394_8"/></StgValue>
</operation>

<operation id="405" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:33 %trunc_ln394_9 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_2_read, i32 43, i32 50

]]></Node>
<StgValue><ssdm name="trunc_ln394_9"/></StgValue>
</operation>

<operation id="406" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="8" op_0_bw="8" op_1_bw="66" op_2_bw="32" op_3_bw="32">
<![CDATA[
sw.bb65_ifconv:34 %trunc_ln394_10 = partselect i8 @_ssdm_op_PartSelect.i8.i66.i32.i32, i66 %head_ctx_ref_3_read, i32 43, i32 50

]]></Node>
<StgValue><ssdm name="trunc_ln394_10"/></StgValue>
</operation>

<operation id="407" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:35 %head_group_compute_op = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %trunc_ln394_s, i2 1, i8 %trunc_ln394_8, i2 2, i8 %trunc_ln394_9, i2 3, i8 %trunc_ln394_10, i8 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_compute_op"/></StgValue>
</operation>

<operation id="408" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:36 %tmp_14 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 51

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="409" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:37 %tmp_15 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 51

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="410" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:38 %tmp_16 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 51

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="411" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:39 %tmp_17 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 51

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="412" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:40 %head_group_start_head_1 = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_14, i2 1, i1 %tmp_15, i2 2, i1 %tmp_16, i2 3, i1 %tmp_17, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_start_head_1"/></StgValue>
</operation>

<operation id="413" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:41 %tmp_18 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 52

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="414" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:42 %tmp_19 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 52

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="415" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:43 %tmp_20 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 52

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="416" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:44 %tmp_21 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 52

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="417" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:45 %head_group_q_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_18, i2 1, i1 %tmp_19, i2 2, i1 %tmp_20, i2 3, i1 %tmp_21, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_q_started"/></StgValue>
</operation>

<operation id="418" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:46 %tmp_22 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 53

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="419" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:47 %tmp_23 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 53

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="420" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:48 %tmp_24 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 53

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="421" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:49 %tmp_25 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 53

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="422" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:50 %head_group_k_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_22, i2 1, i1 %tmp_23, i2 2, i1 %tmp_24, i2 3, i1 %tmp_25, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_k_started"/></StgValue>
</operation>

<operation id="423" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:51 %tmp_26 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 54

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="424" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:52 %tmp_27 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 54

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="425" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:53 %tmp_28 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 54

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="426" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:54 %tmp_29 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 54

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="427" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:55 %head_group_v_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_26, i2 1, i1 %tmp_27, i2 2, i1 %tmp_28, i2 3, i1 %tmp_29, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_v_started"/></StgValue>
</operation>

<operation id="428" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:56 %tmp_30 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 55

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="429" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:57 %tmp_31 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 55

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="430" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:58 %tmp_32 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 55

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="431" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:59 %tmp_33 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 55

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="432" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:60 %head_group_att_scores_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_30, i2 1, i1 %tmp_31, i2 2, i1 %tmp_32, i2 3, i1 %tmp_33, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_att_scores_started"/></StgValue>
</operation>

<operation id="433" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:61 %tmp_34 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 56

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="434" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:62 %tmp_35 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 56

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="435" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:63 %tmp_36 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 56

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="436" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:64 %tmp_37 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 56

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="437" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:65 %head_group_val_scale_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_34, i2 1, i1 %tmp_35, i2 2, i1 %tmp_36, i2 3, i1 %tmp_37, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_val_scale_started"/></StgValue>
</operation>

<operation id="438" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:66 %tmp_38 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 57

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="439" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:67 %tmp_39 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 57

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="440" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:68 %tmp_40 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 57

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="441" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:69 %tmp_41 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 57

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="442" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:70 %head_group_softmax_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_38, i2 1, i1 %tmp_39, i2 2, i1 %tmp_40, i2 3, i1 %tmp_41, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_softmax_started"/></StgValue>
</operation>

<operation id="443" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:71 %tmp_42 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 58

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="444" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:72 %tmp_43 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 58

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="445" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:73 %tmp_44 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 58

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="446" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:74 %tmp_45 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 58

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="447" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:75 %head_group_att_value_started = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_42, i2 1, i1 %tmp_43, i2 2, i1 %tmp_44, i2 3, i1 %tmp_45, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_att_value_started"/></StgValue>
</operation>

<operation id="448" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:76 %tmp_46 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 59

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="449" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:77 %tmp_47 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 59

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="450" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:78 %tmp_48 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 59

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="451" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:79 %tmp_49 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 59

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="452" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:80 %head_group_q_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_46, i2 1, i1 %tmp_47, i2 2, i1 %tmp_48, i2 3, i1 %tmp_49, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_q_compute_done"/></StgValue>
</operation>

<operation id="453" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:81 %tmp_50 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 60

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="454" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:82 %tmp_51 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 60

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="455" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:83 %tmp_52 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 60

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="456" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:84 %tmp_53 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 60

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="457" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:85 %head_group_k_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_50, i2 1, i1 %tmp_51, i2 2, i1 %tmp_52, i2 3, i1 %tmp_53, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_k_compute_done"/></StgValue>
</operation>

<operation id="458" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:86 %tmp_54 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 61

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="459" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:87 %tmp_55 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 61

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="460" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:88 %tmp_56 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 61

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="461" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:89 %tmp_57 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 61

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="462" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:90 %head_group_v_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_54, i2 1, i1 %tmp_55, i2 2, i1 %tmp_56, i2 3, i1 %tmp_57, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_v_compute_done"/></StgValue>
</operation>

<operation id="463" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:91 %tmp_58 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 62

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="464" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:92 %tmp_59 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 62

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="465" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:93 %tmp_60 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 62

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="466" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:94 %tmp_61 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 62

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="467" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:95 %head_group_att_scores_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_58, i2 1, i1 %tmp_59, i2 2, i1 %tmp_60, i2 3, i1 %tmp_61, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_att_scores_compute_done"/></StgValue>
</operation>

<operation id="468" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:96 %tmp_62 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 63

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="469" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:97 %tmp_63 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 63

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="470" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:98 %tmp_64 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 63

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="471" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:99 %tmp_65 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 63

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="472" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:100 %head_group_val_scale_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_62, i2 1, i1 %tmp_63, i2 2, i1 %tmp_64, i2 3, i1 %tmp_65, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_val_scale_compute_done"/></StgValue>
</operation>

<operation id="473" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:101 %tmp_66 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 64

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="474" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:102 %tmp_67 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 64

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="475" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:103 %tmp_68 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 64

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="476" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:104 %tmp_69 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 64

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="477" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:105 %head_group_softmax_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_66, i2 1, i1 %tmp_67, i2 2, i1 %tmp_68, i2 3, i1 %tmp_69, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_softmax_compute_done"/></StgValue>
</operation>

<operation id="478" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:106 %tmp_70 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_0_read, i32 65

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="479" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:107 %tmp_71 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_1_read, i32 65

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="480" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:108 %tmp_72 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_2_read, i32 65

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="481" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="trunc_ln403" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="1" op_0_bw="1" op_1_bw="66" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:109 %tmp_73 = bitselect i1 @_ssdm_op_BitSelect.i1.i66.i32, i66 %head_ctx_ref_3_read, i32 65

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="482" st_id="1" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="1" op_3_bw="2" op_4_bw="1" op_5_bw="2" op_6_bw="1" op_7_bw="2" op_8_bw="1" op_9_bw="1" op_10_bw="2">
<![CDATA[
sw.bb65_ifconv:110 %head_group_att_value_compute_done = sparsemux i1 @_ssdm_op_SparseMux.ap_auto.4i1.i1.i2, i2 0, i1 %tmp_70, i2 1, i1 %tmp_71, i2 2, i1 %tmp_72, i2 3, i1 %tmp_73, i1 0, i2 %trunc_ln403

]]></Node>
<StgValue><ssdm name="head_group_att_value_compute_done"/></StgValue>
</operation>

<operation id="483" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:111 %head_group_att_value_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_att_value_compute_done

]]></Node>
<StgValue><ssdm name="head_group_att_value_compute_done_0"/></StgValue>
</operation>

<operation id="484" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:112 %head_group_softmax_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_softmax_compute_done

]]></Node>
<StgValue><ssdm name="head_group_softmax_compute_done_0"/></StgValue>
</operation>

<operation id="485" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:113 %head_group_val_scale_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_val_scale_compute_done

]]></Node>
<StgValue><ssdm name="head_group_val_scale_compute_done_0"/></StgValue>
</operation>

<operation id="486" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:114 %head_group_att_scores_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_att_scores_compute_done

]]></Node>
<StgValue><ssdm name="head_group_att_scores_compute_done_0"/></StgValue>
</operation>

<operation id="487" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:115 %head_group_v_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_v_compute_done

]]></Node>
<StgValue><ssdm name="head_group_v_compute_done_0"/></StgValue>
</operation>

<operation id="488" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:116 %head_group_k_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_k_compute_done

]]></Node>
<StgValue><ssdm name="head_group_k_compute_done_0"/></StgValue>
</operation>

<operation id="489" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:117 %head_group_q_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_q_compute_done

]]></Node>
<StgValue><ssdm name="head_group_q_compute_done_0"/></StgValue>
</operation>

<operation id="490" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:118 %head_group_att_value_started_0 = and i1 %icmp_ln393, i1 %head_group_att_value_started

]]></Node>
<StgValue><ssdm name="head_group_att_value_started_0"/></StgValue>
</operation>

<operation id="491" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:119 %head_group_softmax_started_0 = and i1 %icmp_ln393, i1 %head_group_softmax_started

]]></Node>
<StgValue><ssdm name="head_group_softmax_started_0"/></StgValue>
</operation>

<operation id="492" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:120 %head_group_val_scale_started_0 = and i1 %icmp_ln393, i1 %head_group_val_scale_started

]]></Node>
<StgValue><ssdm name="head_group_val_scale_started_0"/></StgValue>
</operation>

<operation id="493" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:121 %head_group_att_scores_started_0 = and i1 %icmp_ln393, i1 %head_group_att_scores_started

]]></Node>
<StgValue><ssdm name="head_group_att_scores_started_0"/></StgValue>
</operation>

<operation id="494" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:122 %head_group_v_started_0 = and i1 %icmp_ln393, i1 %head_group_v_started

]]></Node>
<StgValue><ssdm name="head_group_v_started_0"/></StgValue>
</operation>

<operation id="495" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:123 %head_group_k_started_0 = and i1 %icmp_ln393, i1 %head_group_k_started

]]></Node>
<StgValue><ssdm name="head_group_k_started_0"/></StgValue>
</operation>

<operation id="496" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:124 %head_group_q_started_0 = and i1 %icmp_ln393, i1 %head_group_q_started

]]></Node>
<StgValue><ssdm name="head_group_q_started_0"/></StgValue>
</operation>

<operation id="497" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:125 %head_group_start_head_3_0 = and i1 %icmp_ln393, i1 %head_group_start_head_1

]]></Node>
<StgValue><ssdm name="head_group_start_head_3_0"/></StgValue>
</operation>

<operation id="498" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
sw.bb65_ifconv:126 %head_group_compute_op_0 = select i1 %icmp_ln393, i8 %head_group_compute_op, i8 0

]]></Node>
<StgValue><ssdm name="head_group_compute_op_0"/></StgValue>
</operation>

<operation id="499" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="5" op_0_bw="8">
<![CDATA[
sw.bb65_ifconv:127 %empty = trunc i8 %head_group_compute_op_0

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="500" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:128 %head_group_compute_start_0 = and i1 %icmp_ln393, i1 %head_group_compute_start

]]></Node>
<StgValue><ssdm name="head_group_compute_start_0"/></StgValue>
</operation>

<operation id="501" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:129 %head_group_compute_done_0 = and i1 %icmp_ln393, i1 %head_group_compute_done

]]></Node>
<StgValue><ssdm name="head_group_compute_done_0"/></StgValue>
</operation>

<operation id="502" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb65_ifconv:130 %head_group_compute_ready_0 = and i1 %icmp_ln393, i1 %head_group_compute_ready

]]></Node>
<StgValue><ssdm name="head_group_compute_ready_0"/></StgValue>
</operation>

<operation id="503" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
sw.bb65_ifconv:131 %head_group_phase_0 = select i1 %icmp_ln393, i8 %head_group_phase, i8 14

]]></Node>
<StgValue><ssdm name="head_group_phase_0"/></StgValue>
</operation>

<operation id="504" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="4" op_0_bw="8">
<![CDATA[
sw.bb65_ifconv:132 %empty_8 = trunc i8 %head_group_phase_0

]]></Node>
<StgValue><ssdm name="empty_8"/></StgValue>
</operation>

<operation id="505" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
sw.bb65_ifconv:133 %head_group_layer_stamp_3 = select i1 %icmp_ln393, i32 %head_group_layer_stamp, i32 %head_group_layer_stamp_4

]]></Node>
<StgValue><ssdm name="head_group_layer_stamp_3"/></StgValue>
</operation>

<operation id="506" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
sw.bb65_ifconv:134 %icmp_ln205 = icmp_eq  i8 %head_group_phase_0, i8 14

]]></Node>
<StgValue><ssdm name="icmp_ln205"/></StgValue>
</operation>

<operation id="507" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb65_ifconv:135 %br_ln205 = br i1 %icmp_ln205, void %if.then.i, void %_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit

]]></Node>
<StgValue><ssdm name="br_ln205"/></StgValue>
</operation>

<operation id="508" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then.i:0 %icmp_ln206 = icmp_eq  i8 %head_group_phase_0, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln206"/></StgValue>
</operation>

<operation id="509" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then.i:1 %head_group_start_head = and i1 %start, i1 %icmp_ln206

]]></Node>
<StgValue><ssdm name="head_group_start_head"/></StgValue>
</operation>

<operation id="510" st_id="1" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="67" op_0_bw="67" op_1_bw="32" op_2_bw="4" op_3_bw="1" op_4_bw="1" op_5_bw="5" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="1" op_14_bw="1" op_15_bw="1" op_16_bw="1" op_17_bw="1" op_18_bw="1" op_19_bw="1" op_20_bw="1" op_21_bw="32">
<![CDATA[
if.then.i:2 %call_ret = call i67 @run_single_head, i32 %head_group_layer_stamp_3, i4 %empty_8, i1 %head_group_compute_ready_0, i1 %head_group_compute_done_0, i5 %empty, i1 %head_group_start_head, i1 %head_group_q_started_0, i1 %head_group_k_started_0, i1 %head_group_v_started_0, i1 %head_group_att_scores_started_0, i1 %head_group_val_scale_started_0, i1 %head_group_softmax_started_0, i1 %head_group_att_value_started_0, i1 %head_group_q_compute_done_0, i1 %head_group_k_compute_done_0, i1 %head_group_v_compute_done_0, i1 %head_group_att_scores_compute_done_0, i1 %head_group_val_scale_compute_done_0, i1 %head_group_softmax_compute_done_0, i1 %head_group_att_value_compute_done_0, i32 %head_group_layer_stamp_4

]]></Node>
<StgValue><ssdm name="call_ret"/></StgValue>
</operation>

<operation id="511" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:3 %head_group_att_value_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_att_value_compute_done_1"/></StgValue>
</operation>

<operation id="512" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:4 %head_group_softmax_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_softmax_compute_done_1"/></StgValue>
</operation>

<operation id="513" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:5 %head_group_val_scale_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_val_scale_compute_done_1"/></StgValue>
</operation>

<operation id="514" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:6 %head_group_att_scores_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_att_scores_compute_done_1"/></StgValue>
</operation>

<operation id="515" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:7 %head_group_v_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_v_compute_done_1"/></StgValue>
</operation>

<operation id="516" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:8 %head_group_k_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_k_compute_done_1"/></StgValue>
</operation>

<operation id="517" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:9 %head_group_q_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_q_compute_done_1"/></StgValue>
</operation>

<operation id="518" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:10 %head_group_att_value_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_att_value_started_1"/></StgValue>
</operation>

<operation id="519" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:11 %head_group_softmax_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_softmax_started_1"/></StgValue>
</operation>

<operation id="520" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:12 %head_group_val_scale_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_val_scale_started_1"/></StgValue>
</operation>

<operation id="521" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:13 %head_group_att_scores_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_att_scores_started_1"/></StgValue>
</operation>

<operation id="522" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:14 %head_group_v_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_v_started_1"/></StgValue>
</operation>

<operation id="523" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:15 %head_group_k_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_k_started_1"/></StgValue>
</operation>

<operation id="524" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:16 %head_group_q_started_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_q_started_1"/></StgValue>
</operation>

<operation id="525" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:17 %head_group_start_head_2 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_start_head_2"/></StgValue>
</operation>

<operation id="526" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="671" bw="8" op_0_bw="67">
<![CDATA[
if.then.i:18 %head_group_compute_op_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_compute_op_1"/></StgValue>
</operation>

<operation id="527" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:19 %head_group_compute_start_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_compute_start_1"/></StgValue>
</operation>

<operation id="528" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:20 %head_group_compute_done_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_compute_done_1"/></StgValue>
</operation>

<operation id="529" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:21 %head_group_compute_ready_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_compute_ready_1"/></StgValue>
</operation>

<operation id="530" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="8" op_0_bw="67">
<![CDATA[
if.then.i:22 %head_group_phase_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_phase_1"/></StgValue>
</operation>

<operation id="531" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="1" op_0_bw="67">
<![CDATA[
if.then.i:23 %head_done = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_done"/></StgValue>
</operation>

<operation id="532" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="32" op_0_bw="67">
<![CDATA[
if.then.i:24 %head_group_layer_stamp_1 = extractvalue i67 %call_ret

]]></Node>
<StgValue><ssdm name="head_group_layer_stamp_1"/></StgValue>
</operation>

<operation id="533" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln205" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="0" op_0_bw="0">
<![CDATA[
if.then.i:25 %br_ln212 = br void %_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit

]]></Node>
<StgValue><ssdm name="br_ln212"/></StgValue>
</operation>

<operation id="534" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:0 %head_group_att_value_compute_done_150 = phi i1 %head_group_att_value_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_att_value_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_att_value_compute_done_150"/></StgValue>
</operation>

<operation id="535" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:1 %head_group_softmax_compute_done_149 = phi i1 %head_group_softmax_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_softmax_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_softmax_compute_done_149"/></StgValue>
</operation>

<operation id="536" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:2 %head_group_val_scale_compute_done_148 = phi i1 %head_group_val_scale_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_val_scale_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_val_scale_compute_done_148"/></StgValue>
</operation>

<operation id="537" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:3 %head_group_att_scores_compute_done_147 = phi i1 %head_group_att_scores_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_att_scores_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_att_scores_compute_done_147"/></StgValue>
</operation>

<operation id="538" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:4 %head_group_v_compute_done_146 = phi i1 %head_group_v_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_v_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_v_compute_done_146"/></StgValue>
</operation>

<operation id="539" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:5 %head_group_k_compute_done_145 = phi i1 %head_group_k_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_k_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_k_compute_done_145"/></StgValue>
</operation>

<operation id="540" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="686" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:6 %head_group_q_compute_done_144 = phi i1 %head_group_q_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_q_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_q_compute_done_144"/></StgValue>
</operation>

<operation id="541" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:7 %head_group_att_value_started_143 = phi i1 %head_group_att_value_started_0, void %sw.bb65_ifconv, i1 %head_group_att_value_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_att_value_started_143"/></StgValue>
</operation>

<operation id="542" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:8 %head_group_softmax_started_142 = phi i1 %head_group_softmax_started_0, void %sw.bb65_ifconv, i1 %head_group_softmax_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_softmax_started_142"/></StgValue>
</operation>

<operation id="543" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:9 %head_group_val_scale_started_141 = phi i1 %head_group_val_scale_started_0, void %sw.bb65_ifconv, i1 %head_group_val_scale_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_val_scale_started_141"/></StgValue>
</operation>

<operation id="544" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:10 %head_group_att_scores_started_140 = phi i1 %head_group_att_scores_started_0, void %sw.bb65_ifconv, i1 %head_group_att_scores_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_att_scores_started_140"/></StgValue>
</operation>

<operation id="545" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:11 %head_group_v_started_139 = phi i1 %head_group_v_started_0, void %sw.bb65_ifconv, i1 %head_group_v_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_v_started_139"/></StgValue>
</operation>

<operation id="546" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:12 %head_group_k_started_138 = phi i1 %head_group_k_started_0, void %sw.bb65_ifconv, i1 %head_group_k_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_k_started_138"/></StgValue>
</operation>

<operation id="547" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="693" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:13 %head_group_q_started_137 = phi i1 %head_group_q_started_0, void %sw.bb65_ifconv, i1 %head_group_q_started_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_q_started_137"/></StgValue>
</operation>

<operation id="548" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:14 %head_group_start_head_3_1 = phi i1 %head_group_start_head_3_0, void %sw.bb65_ifconv, i1 %head_group_start_head_2, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_start_head_3_1"/></StgValue>
</operation>

<operation id="549" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:15 %head_group_compute_op_136 = phi i8 %head_group_compute_op_0, void %sw.bb65_ifconv, i8 %head_group_compute_op_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_compute_op_136"/></StgValue>
</operation>

<operation id="550" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:16 %head_group_compute_start_135 = phi i1 %head_group_compute_start_0, void %sw.bb65_ifconv, i1 %head_group_compute_start_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_compute_start_135"/></StgValue>
</operation>

<operation id="551" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:17 %head_group_compute_done_134 = phi i1 %head_group_compute_done_0, void %sw.bb65_ifconv, i1 %head_group_compute_done_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_compute_done_134"/></StgValue>
</operation>

<operation id="552" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:18 %head_group_compute_ready_133 = phi i1 %head_group_compute_ready_0, void %sw.bb65_ifconv, i1 %head_group_compute_ready_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_compute_ready_133"/></StgValue>
</operation>

<operation id="553" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:19 %head_group_phase_132 = phi i8 %head_group_phase_0, void %sw.bb65_ifconv, i8 %head_group_phase_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_phase_132"/></StgValue>
</operation>

<operation id="554" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:20 %head_group_layer_stamp_131 = phi i32 %head_group_layer_stamp_3, void %sw.bb65_ifconv, i32 %head_group_layer_stamp_1, void %if.then.i

]]></Node>
<StgValue><ssdm name="head_group_layer_stamp_131"/></StgValue>
</operation>

<operation id="555" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:21 %group_finished_1 = phi i1 1, void %sw.bb65_ifconv, i1 %head_done, void %if.then.i

]]></Node>
<StgValue><ssdm name="group_finished_1"/></StgValue>
</operation>

<operation id="556" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_Z22drive_group_head_phaseRA1_7HeadCtxiib.exit:22 %br_ln409 = br i1 %icmp_ln393, void %for.end103, void %if.then95

]]></Node>
<StgValue><ssdm name="br_ln409"/></StgValue>
</operation>

<operation id="557" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
if.then95:0 %switch_ln410 = switch i32 %group_base, void %arrayidx99.20133.exit, i32 0, void %arrayidx99.20133.case.0, i32 1, void %arrayidx99.20133.case.1, i32 2, void %arrayidx99.20133.case.2, i32 3, void %arrayidx99.20133.case.3

]]></Node>
<StgValue><ssdm name="switch_ln410"/></StgValue>
</operation>

<operation id="558" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="1" op_14_bw="1" op_15_bw="1" op_16_bw="8" op_17_bw="1" op_18_bw="1" op_19_bw="1" op_20_bw="8" op_21_bw="32">
<![CDATA[
arrayidx99.20133.case.3:0 %or_ln410_3 = bitconcatenate i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i8.i1.i1.i1.i8.i32, i1 %head_group_att_value_compute_done_150, i1 %head_group_softmax_compute_done_149, i1 %head_group_val_scale_compute_done_148, i1 %head_group_att_scores_compute_done_147, i1 %head_group_v_compute_done_146, i1 %head_group_k_compute_done_145, i1 %head_group_q_compute_done_144, i1 %head_group_att_value_started_143, i1 %head_group_softmax_started_142, i1 %head_group_val_scale_started_141, i1 %head_group_att_scores_started_140, i1 %head_group_v_started_139, i1 %head_group_k_started_138, i1 %head_group_q_started_137, i1 %head_group_start_head_3_1, i8 %head_group_compute_op_136, i1 %head_group_compute_start_135, i1 %head_group_compute_done_134, i1 %head_group_compute_ready_133, i8 %head_group_phase_132, i32 %head_group_layer_stamp_131

]]></Node>
<StgValue><ssdm name="or_ln410_3"/></StgValue>
</operation>

<operation id="559" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66" op_3_bw="0">
<![CDATA[
arrayidx99.20133.case.3:1 %write_ln410 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_3, i66 %or_ln410_3

]]></Node>
<StgValue><ssdm name="write_ln410"/></StgValue>
</operation>

<operation id="560" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="0" op_0_bw="0">
<![CDATA[
arrayidx99.20133.case.3:2 %br_ln410 = br void %arrayidx99.20133.exit

]]></Node>
<StgValue><ssdm name="br_ln410"/></StgValue>
</operation>

<operation id="561" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="1" op_14_bw="1" op_15_bw="1" op_16_bw="8" op_17_bw="1" op_18_bw="1" op_19_bw="1" op_20_bw="8" op_21_bw="32">
<![CDATA[
arrayidx99.20133.case.2:0 %or_ln410_2 = bitconcatenate i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i8.i1.i1.i1.i8.i32, i1 %head_group_att_value_compute_done_150, i1 %head_group_softmax_compute_done_149, i1 %head_group_val_scale_compute_done_148, i1 %head_group_att_scores_compute_done_147, i1 %head_group_v_compute_done_146, i1 %head_group_k_compute_done_145, i1 %head_group_q_compute_done_144, i1 %head_group_att_value_started_143, i1 %head_group_softmax_started_142, i1 %head_group_val_scale_started_141, i1 %head_group_att_scores_started_140, i1 %head_group_v_started_139, i1 %head_group_k_started_138, i1 %head_group_q_started_137, i1 %head_group_start_head_3_1, i8 %head_group_compute_op_136, i1 %head_group_compute_start_135, i1 %head_group_compute_done_134, i1 %head_group_compute_ready_133, i8 %head_group_phase_132, i32 %head_group_layer_stamp_131

]]></Node>
<StgValue><ssdm name="or_ln410_2"/></StgValue>
</operation>

<operation id="562" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66" op_3_bw="0">
<![CDATA[
arrayidx99.20133.case.2:1 %write_ln410 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_2, i66 %or_ln410_2

]]></Node>
<StgValue><ssdm name="write_ln410"/></StgValue>
</operation>

<operation id="563" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="0" op_0_bw="0">
<![CDATA[
arrayidx99.20133.case.2:2 %br_ln410 = br void %arrayidx99.20133.exit

]]></Node>
<StgValue><ssdm name="br_ln410"/></StgValue>
</operation>

<operation id="564" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="1" op_14_bw="1" op_15_bw="1" op_16_bw="8" op_17_bw="1" op_18_bw="1" op_19_bw="1" op_20_bw="8" op_21_bw="32">
<![CDATA[
arrayidx99.20133.case.1:0 %or_ln410_1 = bitconcatenate i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i8.i1.i1.i1.i8.i32, i1 %head_group_att_value_compute_done_150, i1 %head_group_softmax_compute_done_149, i1 %head_group_val_scale_compute_done_148, i1 %head_group_att_scores_compute_done_147, i1 %head_group_v_compute_done_146, i1 %head_group_k_compute_done_145, i1 %head_group_q_compute_done_144, i1 %head_group_att_value_started_143, i1 %head_group_softmax_started_142, i1 %head_group_val_scale_started_141, i1 %head_group_att_scores_started_140, i1 %head_group_v_started_139, i1 %head_group_k_started_138, i1 %head_group_q_started_137, i1 %head_group_start_head_3_1, i8 %head_group_compute_op_136, i1 %head_group_compute_start_135, i1 %head_group_compute_done_134, i1 %head_group_compute_ready_133, i8 %head_group_phase_132, i32 %head_group_layer_stamp_131

]]></Node>
<StgValue><ssdm name="or_ln410_1"/></StgValue>
</operation>

<operation id="565" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66" op_3_bw="0">
<![CDATA[
arrayidx99.20133.case.1:1 %write_ln410 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_1, i66 %or_ln410_1

]]></Node>
<StgValue><ssdm name="write_ln410"/></StgValue>
</operation>

<operation id="566" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="0" op_0_bw="0">
<![CDATA[
arrayidx99.20133.case.1:2 %br_ln410 = br void %arrayidx99.20133.exit

]]></Node>
<StgValue><ssdm name="br_ln410"/></StgValue>
</operation>

<operation id="567" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="66" op_0_bw="66" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="1" op_9_bw="1" op_10_bw="1" op_11_bw="1" op_12_bw="1" op_13_bw="1" op_14_bw="1" op_15_bw="1" op_16_bw="8" op_17_bw="1" op_18_bw="1" op_19_bw="1" op_20_bw="8" op_21_bw="32">
<![CDATA[
arrayidx99.20133.case.0:0 %or_ln410_s = bitconcatenate i66 @_ssdm_op_BitConcatenate.i66.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i1.i8.i1.i1.i1.i8.i32, i1 %head_group_att_value_compute_done_150, i1 %head_group_softmax_compute_done_149, i1 %head_group_val_scale_compute_done_148, i1 %head_group_att_scores_compute_done_147, i1 %head_group_v_compute_done_146, i1 %head_group_k_compute_done_145, i1 %head_group_q_compute_done_144, i1 %head_group_att_value_started_143, i1 %head_group_softmax_started_142, i1 %head_group_val_scale_started_141, i1 %head_group_att_scores_started_140, i1 %head_group_v_started_139, i1 %head_group_k_started_138, i1 %head_group_q_started_137, i1 %head_group_start_head_3_1, i8 %head_group_compute_op_136, i1 %head_group_compute_start_135, i1 %head_group_compute_done_134, i1 %head_group_compute_ready_133, i8 %head_group_phase_132, i32 %head_group_layer_stamp_131

]]></Node>
<StgValue><ssdm name="or_ln410_s"/></StgValue>
</operation>

<operation id="568" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66" op_3_bw="0">
<![CDATA[
arrayidx99.20133.case.0:1 %write_ln410 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_0, i66 %or_ln410_s

]]></Node>
<StgValue><ssdm name="write_ln410"/></StgValue>
</operation>

<operation id="569" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
<literal name="group_base" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="0" op_0_bw="0">
<![CDATA[
arrayidx99.20133.case.0:2 %br_ln410 = br void %arrayidx99.20133.exit

]]></Node>
<StgValue><ssdm name="br_ln410"/></StgValue>
</operation>

<operation id="570" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="icmp_ln393" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="0" op_0_bw="0">
<![CDATA[
arrayidx99.20133.exit:0 %br_ln411 = br void %for.end103

]]></Node>
<StgValue><ssdm name="br_ln411"/></StgValue>
</operation>

<operation id="571" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.end103:0 %xor_ln416 = xor i1 %attn_started_load, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln416"/></StgValue>
</operation>

<operation id="572" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.end103:1 %br_ln423 = br i1 %group_finished_1, void %cleanup, void %if.then107

]]></Node>
<StgValue><ssdm name="br_ln423"/></StgValue>
</operation>

<operation id="573" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then107:0 %add_ln424 = add i32 %group_base, i32 1

]]></Node>
<StgValue><ssdm name="add_ln424"/></StgValue>
</operation>

<operation id="574" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then107:1 %tmp_78 = partselect i30 @_ssdm_op_PartSelect.i30.i32.i32.i32, i32 %add_ln424, i32 2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="575" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
if.then107:2 %icmp_ln426 = icmp_sgt  i30 %tmp_78, i30 0

]]></Node>
<StgValue><ssdm name="icmp_ln426"/></StgValue>
</operation>

<operation id="576" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then107:3 %br_ln426 = br i1 %icmp_ln426, void %cleanup, void %if.then110

]]></Node>
<StgValue><ssdm name="br_ln426"/></StgValue>
</operation>

<operation id="577" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
<literal name="icmp_ln426" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
<literal name="icmp_ln426" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then110:0 %store_ln430 = store i4 4, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln430"/></StgValue>
</operation>

<operation id="578" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
<literal name="icmp_ln426" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="3"/>
<literal name="group_finished_1" val="1"/>
<literal name="icmp_ln426" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="0" op_0_bw="0">
<![CDATA[
if.then110:1 %br_ln431 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln431"/></StgValue>
</operation>

<operation id="579" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="66" op_0_bw="32">
<![CDATA[
sw.bb54:0 %zext_ln6 = zext i32 %head_group_layer_stamp_4

]]></Node>
<StgValue><ssdm name="zext_ln6"/></StgValue>
</operation>

<operation id="580" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
sw.bb54:1 %write_ln338 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_0, i66 %zext_ln6

]]></Node>
<StgValue><ssdm name="write_ln338"/></StgValue>
</operation>

<operation id="581" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
sw.bb54:2 %write_ln338 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_1, i66 %zext_ln6

]]></Node>
<StgValue><ssdm name="write_ln338"/></StgValue>
</operation>

<operation id="582" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
sw.bb54:3 %write_ln338 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_2, i66 %zext_ln6

]]></Node>
<StgValue><ssdm name="write_ln338"/></StgValue>
</operation>

<operation id="583" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="0" op_0_bw="0" op_1_bw="66" op_2_bw="66">
<![CDATA[
sw.bb54:4 %write_ln338 = write void @_ssdm_op_Write.ap_auto.i66P0A, i66 %head_ctx_ref_3, i66 %zext_ln6

]]></Node>
<StgValue><ssdm name="write_ln338"/></StgValue>
</operation>

<operation id="584" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:5 %store_ln342 = store i1 0, i1 %concat_started

]]></Node>
<StgValue><ssdm name="store_ln342"/></StgValue>
</operation>

<operation id="585" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:6 %store_ln346 = store i1 0, i1 %outproj_started

]]></Node>
<StgValue><ssdm name="store_ln346"/></StgValue>
</operation>

<operation id="586" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:7 %store_ln350 = store i1 0, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln350"/></StgValue>
</operation>

<operation id="587" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:8 %store_ln352 = store i1 0, i1 %ln0_started

]]></Node>
<StgValue><ssdm name="store_ln352"/></StgValue>
</operation>

<operation id="588" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
sw.bb54:9 %store_ln356 = store i2 0, i2 %ffn_stage

]]></Node>
<StgValue><ssdm name="store_ln356"/></StgValue>
</operation>

<operation id="589" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:10 %store_ln357 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln357"/></StgValue>
</operation>

<operation id="590" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:11 %store_ln363 = store i1 0, i1 %resid1_started

]]></Node>
<StgValue><ssdm name="store_ln363"/></StgValue>
</operation>

<operation id="591" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
sw.bb54:12 %store_ln365 = store i1 0, i1 %ln1_started

]]></Node>
<StgValue><ssdm name="store_ln365"/></StgValue>
</operation>

<operation id="592" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb54:13 %store_ln369 = store i32 0, i32 %wo_tile

]]></Node>
<StgValue><ssdm name="store_ln369"/></StgValue>
</operation>

<operation id="593" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:14 %store_ln370 = store i1 0, i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln370"/></StgValue>
</operation>

<operation id="594" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:15 %store_ln371 = store i1 0, i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln371"/></StgValue>
</operation>

<operation id="595" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb54:16 %store_ln372 = store i32 0, i32 %w1_tile

]]></Node>
<StgValue><ssdm name="store_ln372"/></StgValue>
</operation>

<operation id="596" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:17 %store_ln373 = store i1 0, i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln373"/></StgValue>
</operation>

<operation id="597" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:18 %store_ln374 = store i1 0, i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln374"/></StgValue>
</operation>

<operation id="598" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
sw.bb54:19 %store_ln375 = store i32 0, i32 %w2_tile

]]></Node>
<StgValue><ssdm name="store_ln375"/></StgValue>
</operation>

<operation id="599" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:20 %store_ln376 = store i1 0, i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln376"/></StgValue>
</operation>

<operation id="600" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb54:21 %store_ln377 = store i1 0, i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln377"/></StgValue>
</operation>

<operation id="601" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
sw.bb54:22 %store_ln378 = store i4 3, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln378"/></StgValue>
</operation>

<operation id="602" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="0" op_0_bw="0">
<![CDATA[
sw.bb54:23 %br_ln380 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln380"/></StgValue>
</operation>

<operation id="603" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb50:0 %and_ln321 = and i1 %axis_in_valid_read, i1 %axis_in_last_read

]]></Node>
<StgValue><ssdm name="and_ln321"/></StgValue>
</operation>

<operation id="604" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb50:1 %br_ln321 = br i1 %and_ln321, void %cleanup, void %if.then52

]]></Node>
<StgValue><ssdm name="br_ln321"/></StgValue>
</operation>

<operation id="605" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="1"/>
<literal name="and_ln321" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="1"/>
<literal name="and_ln321" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then52:0 %store_ln322 = store i4 2, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln322"/></StgValue>
</operation>

<operation id="606" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="1"/>
<literal name="and_ln321" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="1"/>
<literal name="and_ln321" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="0" op_0_bw="0">
<![CDATA[
if.then52:1 %br_ln323 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln323"/></StgValue>
</operation>

<operation id="607" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="1" op_0_bw="1">
<![CDATA[
sw.bb243:0 %stream_started_load = load i1 %stream_started

]]></Node>
<StgValue><ssdm name="stream_started_load"/></StgValue>
</operation>

<operation id="608" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb243:1 %xor_ln623 = xor i1 %stream_ready_read, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln623"/></StgValue>
</operation>

<operation id="609" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
sw.bb243:2 %or_ln623 = or i1 %stream_started_load, i1 %xor_ln623

]]></Node>
<StgValue><ssdm name="or_ln623"/></StgValue>
</operation>

<operation id="610" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb243:3 %br_ln623 = br i1 %or_ln623, void %if.then245, void %if.else246

]]></Node>
<StgValue><ssdm name="br_ln623"/></StgValue>
</operation>

<operation id="611" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then245:0 %store_ln625 = store i1 1, i1 %stream_started

]]></Node>
<StgValue><ssdm name="store_ln625"/></StgValue>
</operation>

<operation id="612" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="0" op_0_bw="0">
<![CDATA[
if.then245:1 %br_ln626 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln626"/></StgValue>
</operation>

<operation id="613" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.else246:0 %and_ln626 = and i1 %stream_started_load, i1 %stream_done_read

]]></Node>
<StgValue><ssdm name="and_ln626"/></StgValue>
</operation>

<operation id="614" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else246:1 %br_ln626 = br i1 %and_ln626, void %cleanup, void %if.then248

]]></Node>
<StgValue><ssdm name="br_ln626"/></StgValue>
</operation>

<operation id="615" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then248:0 %store_ln627 = store i1 0, i1 %stream_started

]]></Node>
<StgValue><ssdm name="store_ln627"/></StgValue>
</operation>

<operation id="616" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then248:1 %store_ln629 = store i4 0, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln629"/></StgValue>
</operation>

<operation id="617" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-4"/>
<literal name="or_ln623" val="1"/>
<literal name="and_ln626" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="0" op_0_bw="0">
<![CDATA[
if.then248:2 %br_ln630 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln630"/></StgValue>
</operation>

<operation id="618" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb:0 %br_ln267 = br i1 %cntrl_start_read, void %cleanup, void %if.then48

]]></Node>
<StgValue><ssdm name="br_ln267"/></StgValue>
</operation>

<operation id="619" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0">
<![CDATA[
if.then48:0 %store_ln268 = store i4 1, i4 %st

]]></Node>
<StgValue><ssdm name="store_ln268"/></StgValue>
</operation>

<operation id="620" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:1 %store_ln279 = store i1 0, i1 %concat_started

]]></Node>
<StgValue><ssdm name="store_ln279"/></StgValue>
</operation>

<operation id="621" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:2 %store_ln283 = store i1 0, i1 %outproj_started

]]></Node>
<StgValue><ssdm name="store_ln283"/></StgValue>
</operation>

<operation id="622" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:3 %store_ln287 = store i1 0, i1 %resid0_started

]]></Node>
<StgValue><ssdm name="store_ln287"/></StgValue>
</operation>

<operation id="623" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:4 %store_ln289 = store i1 0, i1 %ln0_started

]]></Node>
<StgValue><ssdm name="store_ln289"/></StgValue>
</operation>

<operation id="624" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:5 %store_ln293 = store i1 0, i1 %ffn_started

]]></Node>
<StgValue><ssdm name="store_ln293"/></StgValue>
</operation>

<operation id="625" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:6 %store_ln299 = store i1 0, i1 %resid1_started

]]></Node>
<StgValue><ssdm name="store_ln299"/></StgValue>
</operation>

<operation id="626" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then48:7 %store_ln301 = store i1 0, i1 %ln1_started

]]></Node>
<StgValue><ssdm name="store_ln301"/></StgValue>
</operation>

<operation id="627" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:8 %store_ln305 = store i1 0, i1 %stream_started

]]></Node>
<StgValue><ssdm name="store_ln305"/></StgValue>
</operation>

<operation id="628" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then48:9 %store_ln306 = store i32 0, i32 %wo_tile

]]></Node>
<StgValue><ssdm name="store_ln306"/></StgValue>
</operation>

<operation id="629" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:10 %store_ln307 = store i1 0, i1 %wo_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln307"/></StgValue>
</operation>

<operation id="630" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:11 %store_ln308 = store i1 0, i1 %wo_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln308"/></StgValue>
</operation>

<operation id="631" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then48:12 %store_ln309 = store i32 0, i32 %w1_tile

]]></Node>
<StgValue><ssdm name="store_ln309"/></StgValue>
</operation>

<operation id="632" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:13 %store_ln310 = store i1 0, i1 %w1_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln310"/></StgValue>
</operation>

<operation id="633" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:14 %store_ln311 = store i1 0, i1 %w1_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln311"/></StgValue>
</operation>

<operation id="634" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then48:15 %store_ln312 = store i32 0, i32 %w2_tile

]]></Node>
<StgValue><ssdm name="store_ln312"/></StgValue>
</operation>

<operation id="635" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:16 %store_ln313 = store i1 0, i1 %w2_dma_busy

]]></Node>
<StgValue><ssdm name="store_ln313"/></StgValue>
</operation>

<operation id="636" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then48:17 %store_ln314 = store i1 0, i1 %w2_comp_busy

]]></Node>
<StgValue><ssdm name="store_ln314"/></StgValue>
</operation>

<operation id="637" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="st_load" val="!4"/>
<literal name="st_load" val="!5"/>
<literal name="st_load" val="!6"/>
<literal name="st_load" val="!7"/>
<literal name="st_load" val="!8"/>
<literal name="st_load" val="!9"/>
<literal name="st_load" val="!10"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-1"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-2"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="-3"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp><and_exp><literal name="cntrl_reset_n_read" val="1"/>
<literal name="compute_done_read" val="0"/>
<literal name="st_load" val="0"/>
<literal name="cntrl_start_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="0" op_0_bw="0">
<![CDATA[
if.then48:18 %br_ln315 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln315"/></StgValue>
</operation>

<operation id="638" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="803" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:0 %axis_in_ready_new_0 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="axis_in_ready_new_0"/></StgValue>
</operation>

<operation id="639" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="804" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:1 %wl_start_new_3 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 1, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 1, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="wl_start_new_3"/></StgValue>
</operation>

<operation id="640" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="805" bw="4" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0" op_4_bw="4" op_5_bw="0" op_6_bw="4" op_7_bw="0" op_8_bw="4" op_9_bw="0" op_10_bw="4" op_11_bw="0" op_12_bw="4" op_13_bw="0" op_14_bw="4" op_15_bw="0" op_16_bw="4" op_17_bw="0" op_18_bw="4" op_19_bw="0" op_20_bw="4" op_21_bw="0" op_22_bw="4" op_23_bw="0" op_24_bw="4" op_25_bw="0" op_26_bw="4" op_27_bw="0" op_28_bw="4" op_29_bw="0" op_30_bw="4" op_31_bw="0" op_32_bw="4" op_33_bw="0" op_34_bw="4" op_35_bw="0" op_36_bw="4" op_37_bw="0" op_38_bw="4" op_39_bw="0" op_40_bw="4" op_41_bw="0" op_42_bw="4" op_43_bw="0" op_44_bw="4" op_45_bw="0" op_46_bw="4" op_47_bw="0" op_48_bw="4" op_49_bw="0" op_50_bw="4" op_51_bw="0" op_52_bw="4" op_53_bw="0" op_54_bw="4" op_55_bw="0" op_56_bw="4" op_57_bw="0" op_58_bw="4" op_59_bw="0" op_60_bw="4" op_61_bw="0" op_62_bw="4" op_63_bw="0" op_64_bw="4" op_65_bw="0" op_66_bw="4" op_67_bw="0" op_68_bw="4" op_69_bw="0" op_70_bw="4" op_71_bw="0" op_72_bw="4" op_73_bw="0" op_74_bw="4" op_75_bw="0" op_76_bw="4" op_77_bw="0" op_78_bw="4" op_79_bw="0" op_80_bw="4" op_81_bw="0" op_82_bw="4" op_83_bw="0" op_84_bw="4" op_85_bw="0" op_86_bw="4" op_87_bw="0" op_88_bw="4" op_89_bw="0" op_90_bw="4" op_91_bw="0" op_92_bw="4" op_93_bw="0" op_94_bw="4" op_95_bw="0" op_96_bw="4" op_97_bw="0" op_98_bw="4" op_99_bw="0" op_100_bw="4" op_101_bw="0" op_102_bw="4" op_103_bw="0" op_104_bw="4" op_105_bw="0" op_106_bw="4" op_107_bw="0" op_108_bw="4" op_109_bw="0" op_110_bw="4" op_111_bw="0" op_112_bw="4" op_113_bw="0" op_114_bw="4" op_115_bw="0">
<![CDATA[
cleanup:2 %wl_addr_sel_new_3 = phi i4 0, void %if.then48, i4 0, void %sw.bb, i4 0, void %if.then239, i4 0, void %if.else241, i4 0, void %if.then233, i4 0, void %land.lhs.true232, i4 0, void %if.else231, i4 0, void %if.then230, i4 0, void %if.then225, i4 0, void %land.lhs.true224, i4 0, void %if.else223, i4 0, void %if.then222, i4 0, void %if.then166, i4 0, void %if.then198, i4 0, void %if.then160, i4 0, void %land.lhs.true159, i4 0, void %if.else158, i4 0, void %if.then157, i4 0, void %if.then152, i4 0, void %land.lhs.true151, i4 0, void %if.else150, i4 0, void %if.then149, i4 0, void %if.then125, i4 0, void %if.then120, i4 0, void %land.lhs.true119, i4 0, void %if.else118, i4 0, void %if.then117, i4 0, void %if.then110, i4 0, void %if.then107, i4 0, void %sw.bb54, i4 0, void %if.then52, i4 0, void %sw.bb50, i4 0, void %if.then248, i4 0, void %if.else246, i4 0, void %if.then245, i4 0, void %if.end.thread, i4 0, void %for.end103, i4 0, void %if.then132, i4 0, void %if.else129, i4 0, void %if.then141, i4 0, void %land.lhs.true138, i4 0, void %if.then136, i4 8, void %if.then128, i4 0, void %if.then173, i4 0, void %if.else170, i4 0, void %if.then182, i4 0, void %land.lhs.true179, i4 0, void %if.then177, i4 9, void %if.then169, i4 0, void %if.then193, i4 0, void %if.else191, i4 0, void %if.then190, i4 0, void %if.then205, i4 0, void %if.else202, i4 0, void %if.then214, i4 0, void %land.lhs.true211, i4 0, void %if.then209, i4 10, void %if.then201

]]></Node>
<StgValue><ssdm name="wl_addr_sel_new_3"/></StgValue>
</operation>

<operation id="641" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="806" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0" op_22_bw="32" op_23_bw="0" op_24_bw="32" op_25_bw="0" op_26_bw="32" op_27_bw="0" op_28_bw="32" op_29_bw="0" op_30_bw="32" op_31_bw="0" op_32_bw="32" op_33_bw="0" op_34_bw="32" op_35_bw="0" op_36_bw="32" op_37_bw="0" op_38_bw="32" op_39_bw="0" op_40_bw="32" op_41_bw="0" op_42_bw="32" op_43_bw="0" op_44_bw="32" op_45_bw="0" op_46_bw="32" op_47_bw="0" op_48_bw="32" op_49_bw="0" op_50_bw="32" op_51_bw="0" op_52_bw="32" op_53_bw="0" op_54_bw="32" op_55_bw="0" op_56_bw="32" op_57_bw="0" op_58_bw="32" op_59_bw="0" op_60_bw="32" op_61_bw="0" op_62_bw="32" op_63_bw="0" op_64_bw="32" op_65_bw="0" op_66_bw="32" op_67_bw="0" op_68_bw="32" op_69_bw="0" op_70_bw="32" op_71_bw="0" op_72_bw="32" op_73_bw="0" op_74_bw="32" op_75_bw="0" op_76_bw="32" op_77_bw="0" op_78_bw="32" op_79_bw="0" op_80_bw="32" op_81_bw="0" op_82_bw="32" op_83_bw="0" op_84_bw="32" op_85_bw="0" op_86_bw="32" op_87_bw="0" op_88_bw="32" op_89_bw="0" op_90_bw="32" op_91_bw="0" op_92_bw="32" op_93_bw="0" op_94_bw="32" op_95_bw="0" op_96_bw="32" op_97_bw="0" op_98_bw="32" op_99_bw="0" op_100_bw="32" op_101_bw="0" op_102_bw="32" op_103_bw="0" op_104_bw="32" op_105_bw="0" op_106_bw="32" op_107_bw="0" op_108_bw="32" op_109_bw="0" op_110_bw="32" op_111_bw="0" op_112_bw="32" op_113_bw="0" op_114_bw="32" op_115_bw="0">
<![CDATA[
cleanup:3 %wl_tile_new_3 = phi i32 0, void %if.then48, i32 0, void %sw.bb, i32 0, void %if.then239, i32 0, void %if.else241, i32 0, void %if.then233, i32 0, void %land.lhs.true232, i32 0, void %if.else231, i32 0, void %if.then230, i32 0, void %if.then225, i32 0, void %land.lhs.true224, i32 0, void %if.else223, i32 0, void %if.then222, i32 0, void %if.then166, i32 0, void %if.then198, i32 0, void %if.then160, i32 0, void %land.lhs.true159, i32 0, void %if.else158, i32 0, void %if.then157, i32 0, void %if.then152, i32 0, void %land.lhs.true151, i32 0, void %if.else150, i32 0, void %if.then149, i32 0, void %if.then125, i32 0, void %if.then120, i32 0, void %land.lhs.true119, i32 0, void %if.else118, i32 0, void %if.then117, i32 0, void %if.then110, i32 0, void %if.then107, i32 0, void %sw.bb54, i32 0, void %if.then52, i32 0, void %sw.bb50, i32 0, void %if.then248, i32 0, void %if.else246, i32 0, void %if.then245, i32 0, void %if.end.thread, i32 0, void %for.end103, i32 0, void %if.then132, i32 0, void %if.else129, i32 0, void %if.then141, i32 0, void %land.lhs.true138, i32 0, void %if.then136, i32 %wo_tile_load, void %if.then128, i32 0, void %if.then173, i32 0, void %if.else170, i32 0, void %if.then182, i32 0, void %land.lhs.true179, i32 0, void %if.then177, i32 %w1_tile_load, void %if.then169, i32 0, void %if.then193, i32 0, void %if.else191, i32 0, void %if.then190, i32 0, void %if.then205, i32 0, void %if.else202, i32 0, void %if.then214, i32 0, void %land.lhs.true211, i32 0, void %if.then209, i32 %w2_tile_load, void %if.then201

]]></Node>
<StgValue><ssdm name="wl_tile_new_3"/></StgValue>
</operation>

<operation id="642" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="807" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:4 %compute_start_new_10 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 1, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 1, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 1, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 1, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 1, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 1, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 1, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 1, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 1, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="compute_start_new_10"/></StgValue>
</operation>

<operation id="643" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="808" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0" op_30_bw="5" op_31_bw="0" op_32_bw="5" op_33_bw="0" op_34_bw="5" op_35_bw="0" op_36_bw="5" op_37_bw="0" op_38_bw="5" op_39_bw="0" op_40_bw="5" op_41_bw="0" op_42_bw="5" op_43_bw="0" op_44_bw="5" op_45_bw="0" op_46_bw="5" op_47_bw="0" op_48_bw="5" op_49_bw="0" op_50_bw="5" op_51_bw="0" op_52_bw="5" op_53_bw="0" op_54_bw="5" op_55_bw="0" op_56_bw="5" op_57_bw="0" op_58_bw="5" op_59_bw="0" op_60_bw="5" op_61_bw="0" op_62_bw="5" op_63_bw="0" op_64_bw="5" op_65_bw="0" op_66_bw="5" op_67_bw="0" op_68_bw="5" op_69_bw="0" op_70_bw="5" op_71_bw="0" op_72_bw="5" op_73_bw="0" op_74_bw="5" op_75_bw="0" op_76_bw="5" op_77_bw="0" op_78_bw="5" op_79_bw="0" op_80_bw="5" op_81_bw="0" op_82_bw="5" op_83_bw="0" op_84_bw="5" op_85_bw="0" op_86_bw="5" op_87_bw="0" op_88_bw="5" op_89_bw="0" op_90_bw="5" op_91_bw="0" op_92_bw="5" op_93_bw="0" op_94_bw="5" op_95_bw="0" op_96_bw="5" op_97_bw="0" op_98_bw="5" op_99_bw="0" op_100_bw="5" op_101_bw="0" op_102_bw="5" op_103_bw="0" op_104_bw="5" op_105_bw="0" op_106_bw="5" op_107_bw="0" op_108_bw="5" op_109_bw="0" op_110_bw="5" op_111_bw="0" op_112_bw="5" op_113_bw="0" op_114_bw="5" op_115_bw="0">
<![CDATA[
cleanup:5 %compute_op_new_10 = phi i5 0, void %if.then48, i5 0, void %sw.bb, i5 0, void %if.then239, i5 0, void %if.else241, i5 0, void %if.then233, i5 0, void %land.lhs.true232, i5 0, void %if.else231, i5 17, void %if.then230, i5 0, void %if.then225, i5 0, void %land.lhs.true224, i5 0, void %if.else223, i5 16, void %if.then222, i5 0, void %if.then166, i5 0, void %if.then198, i5 0, void %if.then160, i5 0, void %land.lhs.true159, i5 0, void %if.else158, i5 12, void %if.then157, i5 0, void %if.then152, i5 0, void %land.lhs.true151, i5 0, void %if.else150, i5 11, void %if.then149, i5 0, void %if.then125, i5 0, void %if.then120, i5 0, void %land.lhs.true119, i5 0, void %if.else118, i5 9, void %if.then117, i5 0, void %if.then110, i5 0, void %if.then107, i5 0, void %sw.bb54, i5 0, void %if.then52, i5 0, void %sw.bb50, i5 0, void %if.then248, i5 0, void %if.else246, i5 0, void %if.then245, i5 0, void %if.end.thread, i5 0, void %for.end103, i5 0, void %if.then132, i5 0, void %if.else129, i5 0, void %if.then141, i5 0, void %land.lhs.true138, i5 10, void %if.then136, i5 0, void %if.then128, i5 0, void %if.then173, i5 0, void %if.else170, i5 0, void %if.then182, i5 0, void %land.lhs.true179, i5 13, void %if.then177, i5 0, void %if.then169, i5 0, void %if.then193, i5 0, void %if.else191, i5 14, void %if.then190, i5 0, void %if.then205, i5 0, void %if.else202, i5 0, void %if.then214, i5 0, void %land.lhs.true211, i5 15, void %if.then209, i5 0, void %if.then201

]]></Node>
<StgValue><ssdm name="compute_op_new_10"/></StgValue>
</operation>

<operation id="644" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="809" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:6 %stream_start_new_0 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="stream_start_new_0"/></StgValue>
</operation>

<operation id="645" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="810" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:7 %done_new_0 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 1, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="done_new_0"/></StgValue>
</operation>

<operation id="646" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="811" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:8 %attn_started_flag_1 = phi i1 1, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 1, void %if.then110, i1 %xor_ln416, void %if.then107, i1 1, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 1, void %if.end.thread, i1 %xor_ln416, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="attn_started_flag_1"/></StgValue>
</operation>

<operation id="647" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="812" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:9 %attn_started_new_1 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="attn_started_new_1"/></StgValue>
</operation>

<operation id="648" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="813" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:10 %group_idx_flag_0 = phi i1 1, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 1, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 1, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="group_idx_flag_0"/></StgValue>
</operation>

<operation id="649" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="814" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0" op_22_bw="32" op_23_bw="0" op_24_bw="32" op_25_bw="0" op_26_bw="32" op_27_bw="0" op_28_bw="32" op_29_bw="0" op_30_bw="32" op_31_bw="0" op_32_bw="32" op_33_bw="0" op_34_bw="32" op_35_bw="0" op_36_bw="32" op_37_bw="0" op_38_bw="32" op_39_bw="0" op_40_bw="32" op_41_bw="0" op_42_bw="32" op_43_bw="0" op_44_bw="32" op_45_bw="0" op_46_bw="32" op_47_bw="0" op_48_bw="32" op_49_bw="0" op_50_bw="32" op_51_bw="0" op_52_bw="32" op_53_bw="0" op_54_bw="32" op_55_bw="0" op_56_bw="32" op_57_bw="0" op_58_bw="32" op_59_bw="0" op_60_bw="32" op_61_bw="0" op_62_bw="32" op_63_bw="0" op_64_bw="32" op_65_bw="0" op_66_bw="32" op_67_bw="0" op_68_bw="32" op_69_bw="0" op_70_bw="32" op_71_bw="0" op_72_bw="32" op_73_bw="0" op_74_bw="32" op_75_bw="0" op_76_bw="32" op_77_bw="0" op_78_bw="32" op_79_bw="0" op_80_bw="32" op_81_bw="0" op_82_bw="32" op_83_bw="0" op_84_bw="32" op_85_bw="0" op_86_bw="32" op_87_bw="0" op_88_bw="32" op_89_bw="0" op_90_bw="32" op_91_bw="0" op_92_bw="32" op_93_bw="0" op_94_bw="32" op_95_bw="0" op_96_bw="32" op_97_bw="0" op_98_bw="32" op_99_bw="0" op_100_bw="32" op_101_bw="0" op_102_bw="32" op_103_bw="0" op_104_bw="32" op_105_bw="0" op_106_bw="32" op_107_bw="0" op_108_bw="32" op_109_bw="0" op_110_bw="32" op_111_bw="0" op_112_bw="32" op_113_bw="0" op_114_bw="32" op_115_bw="0">
<![CDATA[
cleanup:11 %group_idx_new_0 = phi i32 0, void %if.then48, i32 0, void %sw.bb, i32 0, void %if.then239, i32 0, void %if.else241, i32 0, void %if.then233, i32 0, void %land.lhs.true232, i32 0, void %if.else231, i32 0, void %if.then230, i32 0, void %if.then225, i32 0, void %land.lhs.true224, i32 0, void %if.else223, i32 0, void %if.then222, i32 0, void %if.then166, i32 0, void %if.then198, i32 0, void %if.then160, i32 0, void %land.lhs.true159, i32 0, void %if.else158, i32 0, void %if.then157, i32 0, void %if.then152, i32 0, void %land.lhs.true151, i32 0, void %if.else150, i32 0, void %if.then149, i32 0, void %if.then125, i32 0, void %if.then120, i32 0, void %land.lhs.true119, i32 0, void %if.else118, i32 0, void %if.then117, i32 0, void %if.then110, i32 %add_ln424, void %if.then107, i32 0, void %sw.bb54, i32 0, void %if.then52, i32 0, void %sw.bb50, i32 0, void %if.then248, i32 0, void %if.else246, i32 0, void %if.then245, i32 0, void %if.end.thread, i32 0, void %for.end103, i32 0, void %if.then132, i32 0, void %if.else129, i32 0, void %if.then141, i32 0, void %land.lhs.true138, i32 0, void %if.then136, i32 0, void %if.then128, i32 0, void %if.then173, i32 0, void %if.else170, i32 0, void %if.then182, i32 0, void %land.lhs.true179, i32 0, void %if.then177, i32 0, void %if.then169, i32 0, void %if.then193, i32 0, void %if.else191, i32 0, void %if.then190, i32 0, void %if.then205, i32 0, void %if.else202, i32 0, void %if.then214, i32 0, void %land.lhs.true211, i32 0, void %if.then209, i32 0, void %if.then201

]]></Node>
<StgValue><ssdm name="group_idx_new_0"/></StgValue>
</operation>

<operation id="650" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="815" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:12 %start_head_group_flag_0 = phi i1 1, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 1, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 1, void %if.end.thread, i1 1, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="start_head_group_flag_0"/></StgValue>
</operation>

<operation id="651" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="816" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:13 %start_head_group_new_0 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 1, void %if.then107, i1 1, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 0, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="start_head_group_new_0"/></StgValue>
</operation>

<operation id="652" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="817" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:14 %concat_compute_done_flag_3 = phi i1 1, void %if.then48, i1 %concat_compute_done_flag_2, void %sw.bb, i1 %concat_compute_done_flag_2, void %if.then239, i1 %concat_compute_done_flag_2, void %if.else241, i1 %concat_compute_done_flag_2, void %if.then233, i1 %concat_compute_done_flag_2, void %land.lhs.true232, i1 %concat_compute_done_flag_2, void %if.else231, i1 %concat_compute_done_flag_2, void %if.then230, i1 %concat_compute_done_flag_2, void %if.then225, i1 %concat_compute_done_flag_2, void %land.lhs.true224, i1 %concat_compute_done_flag_2, void %if.else223, i1 %concat_compute_done_flag_2, void %if.then222, i1 %concat_compute_done_flag_2, void %if.then166, i1 %concat_compute_done_flag_2, void %if.then198, i1 %concat_compute_done_flag_2, void %if.then160, i1 %concat_compute_done_flag_2, void %land.lhs.true159, i1 %concat_compute_done_flag_2, void %if.else158, i1 %concat_compute_done_flag_2, void %if.then157, i1 %concat_compute_done_flag_2, void %if.then152, i1 %concat_compute_done_flag_2, void %land.lhs.true151, i1 %concat_compute_done_flag_2, void %if.else150, i1 %concat_compute_done_flag_2, void %if.then149, i1 %concat_compute_done_flag_2, void %if.then125, i1 1, void %if.then120, i1 %concat_compute_done_flag_2, void %land.lhs.true119, i1 %concat_compute_done_flag_2, void %if.else118, i1 1, void %if.then117, i1 %concat_compute_done_flag_2, void %if.then110, i1 %concat_compute_done_flag_2, void %if.then107, i1 1, void %sw.bb54, i1 %concat_compute_done_flag_2, void %if.then52, i1 %concat_compute_done_flag_2, void %sw.bb50, i1 %concat_compute_done_flag_2, void %if.then248, i1 %concat_compute_done_flag_2, void %if.else246, i1 %concat_compute_done_flag_2, void %if.then245, i1 1, void %if.end.thread, i1 %concat_compute_done_flag_2, void %for.end103, i1 %concat_compute_done_flag_2, void %if.then132, i1 %concat_compute_done_flag_2, void %if.else129, i1 %concat_compute_done_flag_2, void %if.then141, i1 %concat_compute_done_flag_2, void %land.lhs.true138, i1 %concat_compute_done_flag_2, void %if.then136, i1 %concat_compute_done_flag_2, void %if.then128, i1 %concat_compute_done_flag_2, void %if.then173, i1 %concat_compute_done_flag_2, void %if.else170, i1 %concat_compute_done_flag_2, void %if.then182, i1 %concat_compute_done_flag_2, void %land.lhs.true179, i1 %concat_compute_done_flag_2, void %if.then177, i1 %concat_compute_done_flag_2, void %if.then169, i1 %concat_compute_done_flag_2, void %if.then193, i1 %concat_compute_done_flag_2, void %if.else191, i1 %concat_compute_done_flag_2, void %if.then190, i1 %concat_compute_done_flag_2, void %if.then205, i1 %concat_compute_done_flag_2, void %if.else202, i1 %concat_compute_done_flag_2, void %if.then214, i1 %concat_compute_done_flag_2, void %land.lhs.true211, i1 %concat_compute_done_flag_2, void %if.then209, i1 %concat_compute_done_flag_2, void %if.then201

]]></Node>
<StgValue><ssdm name="concat_compute_done_flag_3"/></StgValue>
</operation>

<operation id="653" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="818" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:15 %concat_compute_done_new_3 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 0, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 0, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="concat_compute_done_new_3"/></StgValue>
</operation>

<operation id="654" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="819" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:16 %outproj_compute_done_flag_7 = phi i1 1, void %if.then48, i1 %outproj_compute_done_flag_2, void %sw.bb, i1 %outproj_compute_done_flag_2, void %if.then239, i1 %outproj_compute_done_flag_2, void %if.else241, i1 %outproj_compute_done_flag_2, void %if.then233, i1 %outproj_compute_done_flag_2, void %land.lhs.true232, i1 %outproj_compute_done_flag_2, void %if.else231, i1 %outproj_compute_done_flag_2, void %if.then230, i1 %outproj_compute_done_flag_2, void %if.then225, i1 %outproj_compute_done_flag_2, void %land.lhs.true224, i1 %outproj_compute_done_flag_2, void %if.else223, i1 %outproj_compute_done_flag_2, void %if.then222, i1 %outproj_compute_done_flag_2, void %if.then166, i1 %outproj_compute_done_flag_2, void %if.then198, i1 %outproj_compute_done_flag_2, void %if.then160, i1 %outproj_compute_done_flag_2, void %land.lhs.true159, i1 %outproj_compute_done_flag_2, void %if.else158, i1 %outproj_compute_done_flag_2, void %if.then157, i1 %outproj_compute_done_flag_2, void %if.then152, i1 %outproj_compute_done_flag_2, void %land.lhs.true151, i1 %outproj_compute_done_flag_2, void %if.else150, i1 %outproj_compute_done_flag_2, void %if.then149, i1 %outproj_compute_done_flag_2, void %if.then125, i1 %outproj_compute_done_flag_2, void %if.then120, i1 %outproj_compute_done_flag_2, void %land.lhs.true119, i1 %outproj_compute_done_flag_2, void %if.else118, i1 %outproj_compute_done_flag_2, void %if.then117, i1 %outproj_compute_done_flag_2, void %if.then110, i1 %outproj_compute_done_flag_2, void %if.then107, i1 1, void %sw.bb54, i1 %outproj_compute_done_flag_2, void %if.then52, i1 %outproj_compute_done_flag_2, void %sw.bb50, i1 %outproj_compute_done_flag_2, void %if.then248, i1 %outproj_compute_done_flag_2, void %if.else246, i1 %outproj_compute_done_flag_2, void %if.then245, i1 1, void %if.end.thread, i1 %outproj_compute_done_flag_2, void %for.end103, i1 %outproj_compute_done_flag_2, void %if.then132, i1 %outproj_compute_done_flag_2, void %if.else129, i1 1, void %if.then141, i1 %outproj_compute_done_flag_2, void %land.lhs.true138, i1 1, void %if.then136, i1 %outproj_compute_done_flag_2, void %if.then128, i1 %outproj_compute_done_flag_2, void %if.then173, i1 %outproj_compute_done_flag_2, void %if.else170, i1 %outproj_compute_done_flag_2, void %if.then182, i1 %outproj_compute_done_flag_2, void %land.lhs.true179, i1 %outproj_compute_done_flag_2, void %if.then177, i1 %outproj_compute_done_flag_2, void %if.then169, i1 %outproj_compute_done_flag_2, void %if.then193, i1 %outproj_compute_done_flag_2, void %if.else191, i1 %outproj_compute_done_flag_2, void %if.then190, i1 %outproj_compute_done_flag_2, void %if.then205, i1 %outproj_compute_done_flag_2, void %if.else202, i1 %outproj_compute_done_flag_2, void %if.then214, i1 %outproj_compute_done_flag_2, void %land.lhs.true211, i1 %outproj_compute_done_flag_2, void %if.then209, i1 %outproj_compute_done_flag_2, void %if.then201

]]></Node>
<StgValue><ssdm name="outproj_compute_done_flag_7"/></StgValue>
</operation>

<operation id="655" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="820" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:17 %outproj_compute_done_new_7 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 0, void %if.then141, i1 1, void %land.lhs.true138, i1 0, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="outproj_compute_done_new_7"/></StgValue>
</operation>

<operation id="656" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="821" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:18 %resid0_compute_done_flag_3 = phi i1 1, void %if.then48, i1 %resid0_compute_done_flag_2, void %sw.bb, i1 %resid0_compute_done_flag_2, void %if.then239, i1 %resid0_compute_done_flag_2, void %if.else241, i1 %resid0_compute_done_flag_2, void %if.then233, i1 %resid0_compute_done_flag_2, void %land.lhs.true232, i1 %resid0_compute_done_flag_2, void %if.else231, i1 %resid0_compute_done_flag_2, void %if.then230, i1 %resid0_compute_done_flag_2, void %if.then225, i1 %resid0_compute_done_flag_2, void %land.lhs.true224, i1 %resid0_compute_done_flag_2, void %if.else223, i1 %resid0_compute_done_flag_2, void %if.then222, i1 %resid0_compute_done_flag_2, void %if.then166, i1 %resid0_compute_done_flag_2, void %if.then198, i1 %resid0_compute_done_flag_2, void %if.then160, i1 %resid0_compute_done_flag_2, void %land.lhs.true159, i1 %resid0_compute_done_flag_2, void %if.else158, i1 %resid0_compute_done_flag_2, void %if.then157, i1 1, void %if.then152, i1 %resid0_compute_done_flag_2, void %land.lhs.true151, i1 %resid0_compute_done_flag_2, void %if.else150, i1 1, void %if.then149, i1 %resid0_compute_done_flag_2, void %if.then125, i1 %resid0_compute_done_flag_2, void %if.then120, i1 %resid0_compute_done_flag_2, void %land.lhs.true119, i1 %resid0_compute_done_flag_2, void %if.else118, i1 %resid0_compute_done_flag_2, void %if.then117, i1 %resid0_compute_done_flag_2, void %if.then110, i1 %resid0_compute_done_flag_2, void %if.then107, i1 1, void %sw.bb54, i1 %resid0_compute_done_flag_2, void %if.then52, i1 %resid0_compute_done_flag_2, void %sw.bb50, i1 %resid0_compute_done_flag_2, void %if.then248, i1 %resid0_compute_done_flag_2, void %if.else246, i1 %resid0_compute_done_flag_2, void %if.then245, i1 1, void %if.end.thread, i1 %resid0_compute_done_flag_2, void %for.end103, i1 %resid0_compute_done_flag_2, void %if.then132, i1 %resid0_compute_done_flag_2, void %if.else129, i1 %resid0_compute_done_flag_2, void %if.then141, i1 %resid0_compute_done_flag_2, void %land.lhs.true138, i1 %resid0_compute_done_flag_2, void %if.then136, i1 %resid0_compute_done_flag_2, void %if.then128, i1 %resid0_compute_done_flag_2, void %if.then173, i1 %resid0_compute_done_flag_2, void %if.else170, i1 %resid0_compute_done_flag_2, void %if.then182, i1 %resid0_compute_done_flag_2, void %land.lhs.true179, i1 %resid0_compute_done_flag_2, void %if.then177, i1 %resid0_compute_done_flag_2, void %if.then169, i1 %resid0_compute_done_flag_2, void %if.then193, i1 %resid0_compute_done_flag_2, void %if.else191, i1 %resid0_compute_done_flag_2, void %if.then190, i1 %resid0_compute_done_flag_2, void %if.then205, i1 %resid0_compute_done_flag_2, void %if.else202, i1 %resid0_compute_done_flag_2, void %if.then214, i1 %resid0_compute_done_flag_2, void %land.lhs.true211, i1 %resid0_compute_done_flag_2, void %if.then209, i1 %resid0_compute_done_flag_2, void %if.then201

]]></Node>
<StgValue><ssdm name="resid0_compute_done_flag_3"/></StgValue>
</operation>

<operation id="657" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="822" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:19 %resid0_compute_done_new_3 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 0, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 0, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="resid0_compute_done_new_3"/></StgValue>
</operation>

<operation id="658" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="823" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:20 %ln0_compute_done_flag_3 = phi i1 1, void %if.then48, i1 %ln0_compute_done_flag_2, void %sw.bb, i1 %ln0_compute_done_flag_2, void %if.then239, i1 %ln0_compute_done_flag_2, void %if.else241, i1 %ln0_compute_done_flag_2, void %if.then233, i1 %ln0_compute_done_flag_2, void %land.lhs.true232, i1 %ln0_compute_done_flag_2, void %if.else231, i1 %ln0_compute_done_flag_2, void %if.then230, i1 %ln0_compute_done_flag_2, void %if.then225, i1 %ln0_compute_done_flag_2, void %land.lhs.true224, i1 %ln0_compute_done_flag_2, void %if.else223, i1 %ln0_compute_done_flag_2, void %if.then222, i1 %ln0_compute_done_flag_2, void %if.then166, i1 %ln0_compute_done_flag_2, void %if.then198, i1 1, void %if.then160, i1 %ln0_compute_done_flag_2, void %land.lhs.true159, i1 %ln0_compute_done_flag_2, void %if.else158, i1 1, void %if.then157, i1 %ln0_compute_done_flag_2, void %if.then152, i1 %ln0_compute_done_flag_2, void %land.lhs.true151, i1 %ln0_compute_done_flag_2, void %if.else150, i1 %ln0_compute_done_flag_2, void %if.then149, i1 %ln0_compute_done_flag_2, void %if.then125, i1 %ln0_compute_done_flag_2, void %if.then120, i1 %ln0_compute_done_flag_2, void %land.lhs.true119, i1 %ln0_compute_done_flag_2, void %if.else118, i1 %ln0_compute_done_flag_2, void %if.then117, i1 %ln0_compute_done_flag_2, void %if.then110, i1 %ln0_compute_done_flag_2, void %if.then107, i1 1, void %sw.bb54, i1 %ln0_compute_done_flag_2, void %if.then52, i1 %ln0_compute_done_flag_2, void %sw.bb50, i1 %ln0_compute_done_flag_2, void %if.then248, i1 %ln0_compute_done_flag_2, void %if.else246, i1 %ln0_compute_done_flag_2, void %if.then245, i1 1, void %if.end.thread, i1 %ln0_compute_done_flag_2, void %for.end103, i1 %ln0_compute_done_flag_2, void %if.then132, i1 %ln0_compute_done_flag_2, void %if.else129, i1 %ln0_compute_done_flag_2, void %if.then141, i1 %ln0_compute_done_flag_2, void %land.lhs.true138, i1 %ln0_compute_done_flag_2, void %if.then136, i1 %ln0_compute_done_flag_2, void %if.then128, i1 %ln0_compute_done_flag_2, void %if.then173, i1 %ln0_compute_done_flag_2, void %if.else170, i1 %ln0_compute_done_flag_2, void %if.then182, i1 %ln0_compute_done_flag_2, void %land.lhs.true179, i1 %ln0_compute_done_flag_2, void %if.then177, i1 %ln0_compute_done_flag_2, void %if.then169, i1 %ln0_compute_done_flag_2, void %if.then193, i1 %ln0_compute_done_flag_2, void %if.else191, i1 %ln0_compute_done_flag_2, void %if.then190, i1 %ln0_compute_done_flag_2, void %if.then205, i1 %ln0_compute_done_flag_2, void %if.else202, i1 %ln0_compute_done_flag_2, void %if.then214, i1 %ln0_compute_done_flag_2, void %land.lhs.true211, i1 %ln0_compute_done_flag_2, void %if.then209, i1 %ln0_compute_done_flag_2, void %if.then201

]]></Node>
<StgValue><ssdm name="ln0_compute_done_flag_3"/></StgValue>
</operation>

<operation id="659" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="824" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:21 %ln0_compute_done_new_3 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 0, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 0, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="ln0_compute_done_new_3"/></StgValue>
</operation>

<operation id="660" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="825" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:22 %ffn_w1_compute_done_flag_8 = phi i1 1, void %if.then48, i1 %ffn_w1_compute_done_flag_3, void %sw.bb, i1 %ffn_w1_compute_done_flag_3, void %if.then239, i1 %ffn_w1_compute_done_flag_3, void %if.else241, i1 %ffn_w1_compute_done_flag_3, void %if.then233, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true232, i1 %ffn_w1_compute_done_flag_3, void %if.else231, i1 %ffn_w1_compute_done_flag_3, void %if.then230, i1 %ffn_w1_compute_done_flag_3, void %if.then225, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true224, i1 %ffn_w1_compute_done_flag_3, void %if.else223, i1 %ffn_w1_compute_done_flag_3, void %if.then222, i1 %ffn_w1_compute_done_flag_3, void %if.then166, i1 %ffn_w1_compute_done_flag_3, void %if.then198, i1 %ffn_w1_compute_done_flag_3, void %if.then160, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true159, i1 %ffn_w1_compute_done_flag_3, void %if.else158, i1 %ffn_w1_compute_done_flag_3, void %if.then157, i1 %ffn_w1_compute_done_flag_3, void %if.then152, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true151, i1 %ffn_w1_compute_done_flag_3, void %if.else150, i1 %ffn_w1_compute_done_flag_3, void %if.then149, i1 %ffn_w1_compute_done_flag_3, void %if.then125, i1 %ffn_w1_compute_done_flag_3, void %if.then120, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true119, i1 %ffn_w1_compute_done_flag_3, void %if.else118, i1 %ffn_w1_compute_done_flag_3, void %if.then117, i1 %ffn_w1_compute_done_flag_3, void %if.then110, i1 %ffn_w1_compute_done_flag_3, void %if.then107, i1 1, void %sw.bb54, i1 %ffn_w1_compute_done_flag_3, void %if.then52, i1 %ffn_w1_compute_done_flag_3, void %sw.bb50, i1 %ffn_w1_compute_done_flag_3, void %if.then248, i1 %ffn_w1_compute_done_flag_3, void %if.else246, i1 %ffn_w1_compute_done_flag_3, void %if.then245, i1 1, void %if.end.thread, i1 %ffn_w1_compute_done_flag_3, void %for.end103, i1 %ffn_w1_compute_done_flag_3, void %if.then132, i1 %ffn_w1_compute_done_flag_3, void %if.else129, i1 %ffn_w1_compute_done_flag_3, void %if.then141, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true138, i1 %ffn_w1_compute_done_flag_3, void %if.then136, i1 %ffn_w1_compute_done_flag_3, void %if.then128, i1 %ffn_w1_compute_done_flag_3, void %if.then173, i1 %ffn_w1_compute_done_flag_3, void %if.else170, i1 1, void %if.then182, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true179, i1 1, void %if.then177, i1 %ffn_w1_compute_done_flag_3, void %if.then169, i1 %ffn_w1_compute_done_flag_3, void %if.then193, i1 %ffn_w1_compute_done_flag_3, void %if.else191, i1 %ffn_w1_compute_done_flag_3, void %if.then190, i1 %ffn_w1_compute_done_flag_3, void %if.then205, i1 %ffn_w1_compute_done_flag_3, void %if.else202, i1 %ffn_w1_compute_done_flag_3, void %if.then214, i1 %ffn_w1_compute_done_flag_3, void %land.lhs.true211, i1 %ffn_w1_compute_done_flag_3, void %if.then209, i1 %ffn_w1_compute_done_flag_3, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_w1_compute_done_flag_8"/></StgValue>
</operation>

<operation id="661" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="826" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:23 %ffn_w1_compute_done_new_8 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 0, void %if.then182, i1 1, void %land.lhs.true179, i1 0, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_w1_compute_done_new_8"/></StgValue>
</operation>

<operation id="662" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="827" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:24 %ffn_act_compute_done_flag_7 = phi i1 1, void %if.then48, i1 %ffn_act_compute_done_flag_4, void %sw.bb, i1 %ffn_act_compute_done_flag_4, void %if.then239, i1 %ffn_act_compute_done_flag_4, void %if.else241, i1 %ffn_act_compute_done_flag_4, void %if.then233, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true232, i1 %ffn_act_compute_done_flag_4, void %if.else231, i1 %ffn_act_compute_done_flag_4, void %if.then230, i1 %ffn_act_compute_done_flag_4, void %if.then225, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true224, i1 %ffn_act_compute_done_flag_4, void %if.else223, i1 %ffn_act_compute_done_flag_4, void %if.then222, i1 %ffn_act_compute_done_flag_4, void %if.then166, i1 %ffn_act_compute_done_flag_4, void %if.then198, i1 %ffn_act_compute_done_flag_4, void %if.then160, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true159, i1 %ffn_act_compute_done_flag_4, void %if.else158, i1 %ffn_act_compute_done_flag_4, void %if.then157, i1 %ffn_act_compute_done_flag_4, void %if.then152, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true151, i1 %ffn_act_compute_done_flag_4, void %if.else150, i1 %ffn_act_compute_done_flag_4, void %if.then149, i1 %ffn_act_compute_done_flag_4, void %if.then125, i1 %ffn_act_compute_done_flag_4, void %if.then120, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true119, i1 %ffn_act_compute_done_flag_4, void %if.else118, i1 %ffn_act_compute_done_flag_4, void %if.then117, i1 %ffn_act_compute_done_flag_4, void %if.then110, i1 %ffn_act_compute_done_flag_4, void %if.then107, i1 1, void %sw.bb54, i1 %ffn_act_compute_done_flag_4, void %if.then52, i1 %ffn_act_compute_done_flag_4, void %sw.bb50, i1 %ffn_act_compute_done_flag_4, void %if.then248, i1 %ffn_act_compute_done_flag_4, void %if.else246, i1 %ffn_act_compute_done_flag_4, void %if.then245, i1 1, void %if.end.thread, i1 %ffn_act_compute_done_flag_4, void %for.end103, i1 %ffn_act_compute_done_flag_4, void %if.then132, i1 %ffn_act_compute_done_flag_4, void %if.else129, i1 %ffn_act_compute_done_flag_4, void %if.then141, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true138, i1 %ffn_act_compute_done_flag_4, void %if.then136, i1 %ffn_act_compute_done_flag_4, void %if.then128, i1 %ffn_act_compute_done_flag_4, void %if.then173, i1 %ffn_act_compute_done_flag_4, void %if.else170, i1 %ffn_act_compute_done_flag_4, void %if.then182, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true179, i1 %ffn_act_compute_done_flag_4, void %if.then177, i1 %ffn_act_compute_done_flag_4, void %if.then169, i1 1, void %if.then193, i1 %ffn_act_compute_done_flag_4, void %if.else191, i1 1, void %if.then190, i1 %ffn_act_compute_done_flag_4, void %if.then205, i1 %ffn_act_compute_done_flag_4, void %if.else202, i1 %ffn_act_compute_done_flag_4, void %if.then214, i1 %ffn_act_compute_done_flag_4, void %land.lhs.true211, i1 %ffn_act_compute_done_flag_4, void %if.then209, i1 %ffn_act_compute_done_flag_4, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_flag_7"/></StgValue>
</operation>

<operation id="663" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="828" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:25 %ffn_act_compute_done_new_7 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 0, void %if.then193, i1 1, void %if.else191, i1 0, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_act_compute_done_new_7"/></StgValue>
</operation>

<operation id="664" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="829" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:26 %ffn_w2_compute_done_flag_9 = phi i1 1, void %if.then48, i1 %ffn_w2_compute_done_flag_4, void %sw.bb, i1 %ffn_w2_compute_done_flag_4, void %if.then239, i1 %ffn_w2_compute_done_flag_4, void %if.else241, i1 %ffn_w2_compute_done_flag_4, void %if.then233, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true232, i1 %ffn_w2_compute_done_flag_4, void %if.else231, i1 %ffn_w2_compute_done_flag_4, void %if.then230, i1 %ffn_w2_compute_done_flag_4, void %if.then225, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true224, i1 %ffn_w2_compute_done_flag_4, void %if.else223, i1 %ffn_w2_compute_done_flag_4, void %if.then222, i1 %ffn_w2_compute_done_flag_4, void %if.then166, i1 %ffn_w2_compute_done_flag_4, void %if.then198, i1 %ffn_w2_compute_done_flag_4, void %if.then160, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true159, i1 %ffn_w2_compute_done_flag_4, void %if.else158, i1 %ffn_w2_compute_done_flag_4, void %if.then157, i1 %ffn_w2_compute_done_flag_4, void %if.then152, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true151, i1 %ffn_w2_compute_done_flag_4, void %if.else150, i1 %ffn_w2_compute_done_flag_4, void %if.then149, i1 %ffn_w2_compute_done_flag_4, void %if.then125, i1 %ffn_w2_compute_done_flag_4, void %if.then120, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true119, i1 %ffn_w2_compute_done_flag_4, void %if.else118, i1 %ffn_w2_compute_done_flag_4, void %if.then117, i1 %ffn_w2_compute_done_flag_4, void %if.then110, i1 %ffn_w2_compute_done_flag_4, void %if.then107, i1 1, void %sw.bb54, i1 %ffn_w2_compute_done_flag_4, void %if.then52, i1 %ffn_w2_compute_done_flag_4, void %sw.bb50, i1 %ffn_w2_compute_done_flag_4, void %if.then248, i1 %ffn_w2_compute_done_flag_4, void %if.else246, i1 %ffn_w2_compute_done_flag_4, void %if.then245, i1 1, void %if.end.thread, i1 %ffn_w2_compute_done_flag_4, void %for.end103, i1 %ffn_w2_compute_done_flag_4, void %if.then132, i1 %ffn_w2_compute_done_flag_4, void %if.else129, i1 %ffn_w2_compute_done_flag_4, void %if.then141, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true138, i1 %ffn_w2_compute_done_flag_4, void %if.then136, i1 %ffn_w2_compute_done_flag_4, void %if.then128, i1 %ffn_w2_compute_done_flag_4, void %if.then173, i1 %ffn_w2_compute_done_flag_4, void %if.else170, i1 %ffn_w2_compute_done_flag_4, void %if.then182, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true179, i1 %ffn_w2_compute_done_flag_4, void %if.then177, i1 %ffn_w2_compute_done_flag_4, void %if.then169, i1 %ffn_w2_compute_done_flag_4, void %if.then193, i1 %ffn_w2_compute_done_flag_4, void %if.else191, i1 %ffn_w2_compute_done_flag_4, void %if.then190, i1 %ffn_w2_compute_done_flag_4, void %if.then205, i1 %ffn_w2_compute_done_flag_4, void %if.else202, i1 1, void %if.then214, i1 %ffn_w2_compute_done_flag_4, void %land.lhs.true211, i1 1, void %if.then209, i1 %ffn_w2_compute_done_flag_4, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_flag_9"/></StgValue>
</operation>

<operation id="665" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="830" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:27 %ffn_w2_compute_done_new_9 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 0, void %if.then214, i1 1, void %land.lhs.true211, i1 0, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="ffn_w2_compute_done_new_9"/></StgValue>
</operation>

<operation id="666" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="831" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:28 %resid1_compute_done_flag_3 = phi i1 1, void %if.then48, i1 %resid1_compute_done_flag_2, void %sw.bb, i1 %resid1_compute_done_flag_2, void %if.then239, i1 %resid1_compute_done_flag_2, void %if.else241, i1 %resid1_compute_done_flag_2, void %if.then233, i1 %resid1_compute_done_flag_2, void %land.lhs.true232, i1 %resid1_compute_done_flag_2, void %if.else231, i1 %resid1_compute_done_flag_2, void %if.then230, i1 1, void %if.then225, i1 %resid1_compute_done_flag_2, void %land.lhs.true224, i1 %resid1_compute_done_flag_2, void %if.else223, i1 1, void %if.then222, i1 %resid1_compute_done_flag_2, void %if.then166, i1 %resid1_compute_done_flag_2, void %if.then198, i1 %resid1_compute_done_flag_2, void %if.then160, i1 %resid1_compute_done_flag_2, void %land.lhs.true159, i1 %resid1_compute_done_flag_2, void %if.else158, i1 %resid1_compute_done_flag_2, void %if.then157, i1 %resid1_compute_done_flag_2, void %if.then152, i1 %resid1_compute_done_flag_2, void %land.lhs.true151, i1 %resid1_compute_done_flag_2, void %if.else150, i1 %resid1_compute_done_flag_2, void %if.then149, i1 %resid1_compute_done_flag_2, void %if.then125, i1 %resid1_compute_done_flag_2, void %if.then120, i1 %resid1_compute_done_flag_2, void %land.lhs.true119, i1 %resid1_compute_done_flag_2, void %if.else118, i1 %resid1_compute_done_flag_2, void %if.then117, i1 %resid1_compute_done_flag_2, void %if.then110, i1 %resid1_compute_done_flag_2, void %if.then107, i1 1, void %sw.bb54, i1 %resid1_compute_done_flag_2, void %if.then52, i1 %resid1_compute_done_flag_2, void %sw.bb50, i1 %resid1_compute_done_flag_2, void %if.then248, i1 %resid1_compute_done_flag_2, void %if.else246, i1 %resid1_compute_done_flag_2, void %if.then245, i1 1, void %if.end.thread, i1 %resid1_compute_done_flag_2, void %for.end103, i1 %resid1_compute_done_flag_2, void %if.then132, i1 %resid1_compute_done_flag_2, void %if.else129, i1 %resid1_compute_done_flag_2, void %if.then141, i1 %resid1_compute_done_flag_2, void %land.lhs.true138, i1 %resid1_compute_done_flag_2, void %if.then136, i1 %resid1_compute_done_flag_2, void %if.then128, i1 %resid1_compute_done_flag_2, void %if.then173, i1 %resid1_compute_done_flag_2, void %if.else170, i1 %resid1_compute_done_flag_2, void %if.then182, i1 %resid1_compute_done_flag_2, void %land.lhs.true179, i1 %resid1_compute_done_flag_2, void %if.then177, i1 %resid1_compute_done_flag_2, void %if.then169, i1 %resid1_compute_done_flag_2, void %if.then193, i1 %resid1_compute_done_flag_2, void %if.else191, i1 %resid1_compute_done_flag_2, void %if.then190, i1 %resid1_compute_done_flag_2, void %if.then205, i1 %resid1_compute_done_flag_2, void %if.else202, i1 %resid1_compute_done_flag_2, void %if.then214, i1 %resid1_compute_done_flag_2, void %land.lhs.true211, i1 %resid1_compute_done_flag_2, void %if.then209, i1 %resid1_compute_done_flag_2, void %if.then201

]]></Node>
<StgValue><ssdm name="resid1_compute_done_flag_3"/></StgValue>
</operation>

<operation id="667" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="832" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:29 %resid1_compute_done_new_3 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 0, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 0, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="resid1_compute_done_new_3"/></StgValue>
</operation>

<operation id="668" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="833" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:30 %ln1_compute_done_flag_2 = phi i1 1, void %if.then48, i1 %ln1_compute_done_flag_1, void %sw.bb, i1 %ln1_compute_done_flag_1, void %if.then239, i1 %ln1_compute_done_flag_1, void %if.else241, i1 1, void %if.then233, i1 %ln1_compute_done_flag_1, void %land.lhs.true232, i1 %ln1_compute_done_flag_1, void %if.else231, i1 1, void %if.then230, i1 %ln1_compute_done_flag_1, void %if.then225, i1 %ln1_compute_done_flag_1, void %land.lhs.true224, i1 %ln1_compute_done_flag_1, void %if.else223, i1 %ln1_compute_done_flag_1, void %if.then222, i1 %ln1_compute_done_flag_1, void %if.then166, i1 %ln1_compute_done_flag_1, void %if.then198, i1 %ln1_compute_done_flag_1, void %if.then160, i1 %ln1_compute_done_flag_1, void %land.lhs.true159, i1 %ln1_compute_done_flag_1, void %if.else158, i1 %ln1_compute_done_flag_1, void %if.then157, i1 %ln1_compute_done_flag_1, void %if.then152, i1 %ln1_compute_done_flag_1, void %land.lhs.true151, i1 %ln1_compute_done_flag_1, void %if.else150, i1 %ln1_compute_done_flag_1, void %if.then149, i1 %ln1_compute_done_flag_1, void %if.then125, i1 %ln1_compute_done_flag_1, void %if.then120, i1 %ln1_compute_done_flag_1, void %land.lhs.true119, i1 %ln1_compute_done_flag_1, void %if.else118, i1 %ln1_compute_done_flag_1, void %if.then117, i1 %ln1_compute_done_flag_1, void %if.then110, i1 %ln1_compute_done_flag_1, void %if.then107, i1 1, void %sw.bb54, i1 %ln1_compute_done_flag_1, void %if.then52, i1 %ln1_compute_done_flag_1, void %sw.bb50, i1 %ln1_compute_done_flag_1, void %if.then248, i1 %ln1_compute_done_flag_1, void %if.else246, i1 %ln1_compute_done_flag_1, void %if.then245, i1 1, void %if.end.thread, i1 %ln1_compute_done_flag_1, void %for.end103, i1 %ln1_compute_done_flag_1, void %if.then132, i1 %ln1_compute_done_flag_1, void %if.else129, i1 %ln1_compute_done_flag_1, void %if.then141, i1 %ln1_compute_done_flag_1, void %land.lhs.true138, i1 %ln1_compute_done_flag_1, void %if.then136, i1 %ln1_compute_done_flag_1, void %if.then128, i1 %ln1_compute_done_flag_1, void %if.then173, i1 %ln1_compute_done_flag_1, void %if.else170, i1 %ln1_compute_done_flag_1, void %if.then182, i1 %ln1_compute_done_flag_1, void %land.lhs.true179, i1 %ln1_compute_done_flag_1, void %if.then177, i1 %ln1_compute_done_flag_1, void %if.then169, i1 %ln1_compute_done_flag_1, void %if.then193, i1 %ln1_compute_done_flag_1, void %if.else191, i1 %ln1_compute_done_flag_1, void %if.then190, i1 %ln1_compute_done_flag_1, void %if.then205, i1 %ln1_compute_done_flag_1, void %if.else202, i1 %ln1_compute_done_flag_1, void %if.then214, i1 %ln1_compute_done_flag_1, void %land.lhs.true211, i1 %ln1_compute_done_flag_1, void %if.then209, i1 %ln1_compute_done_flag_1, void %if.then201

]]></Node>
<StgValue><ssdm name="ln1_compute_done_flag_2"/></StgValue>
</operation>

<operation id="669" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="834" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:31 %ln1_compute_done_new_2 = phi i1 0, void %if.then48, i1 1, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 0, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 0, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 0, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="ln1_compute_done_new_2"/></StgValue>
</operation>

<operation id="670" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="835" bw="4" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0" op_4_bw="4" op_5_bw="0" op_6_bw="4" op_7_bw="0" op_8_bw="4" op_9_bw="0" op_10_bw="4" op_11_bw="0" op_12_bw="4" op_13_bw="0" op_14_bw="4" op_15_bw="0" op_16_bw="4" op_17_bw="0" op_18_bw="4" op_19_bw="0" op_20_bw="4" op_21_bw="0" op_22_bw="4" op_23_bw="0" op_24_bw="4" op_25_bw="0" op_26_bw="4" op_27_bw="0" op_28_bw="4" op_29_bw="0" op_30_bw="4" op_31_bw="0" op_32_bw="4" op_33_bw="0" op_34_bw="4" op_35_bw="0" op_36_bw="4" op_37_bw="0" op_38_bw="4" op_39_bw="0" op_40_bw="4" op_41_bw="0" op_42_bw="4" op_43_bw="0" op_44_bw="4" op_45_bw="0" op_46_bw="4" op_47_bw="0" op_48_bw="4" op_49_bw="0" op_50_bw="4" op_51_bw="0" op_52_bw="4" op_53_bw="0" op_54_bw="4" op_55_bw="0" op_56_bw="4" op_57_bw="0" op_58_bw="4" op_59_bw="0" op_60_bw="4" op_61_bw="0" op_62_bw="4" op_63_bw="0" op_64_bw="4" op_65_bw="0" op_66_bw="4" op_67_bw="0" op_68_bw="4" op_69_bw="0" op_70_bw="4" op_71_bw="0" op_72_bw="4" op_73_bw="0" op_74_bw="4" op_75_bw="0" op_76_bw="4" op_77_bw="0" op_78_bw="4" op_79_bw="0" op_80_bw="4" op_81_bw="0" op_82_bw="4" op_83_bw="0" op_84_bw="4" op_85_bw="0" op_86_bw="4" op_87_bw="0" op_88_bw="4" op_89_bw="0" op_90_bw="4" op_91_bw="0" op_92_bw="4" op_93_bw="0" op_94_bw="4" op_95_bw="0" op_96_bw="4" op_97_bw="0" op_98_bw="4" op_99_bw="0" op_100_bw="4" op_101_bw="0" op_102_bw="4" op_103_bw="0" op_104_bw="4" op_105_bw="0" op_106_bw="4" op_107_bw="0" op_108_bw="4" op_109_bw="0" op_110_bw="4" op_111_bw="0" op_112_bw="4" op_113_bw="0" op_114_bw="4" op_115_bw="0">
<![CDATA[
cleanup:32 %storemerge22 = phi i4 1, void %if.then48, i4 0, void %sw.bb, i4 2, void %if.then239, i4 12, void %if.else241, i4 11, void %if.then233, i4 10, void %land.lhs.true232, i4 10, void %if.else231, i4 10, void %if.then230, i4 10, void %if.then225, i4 9, void %land.lhs.true224, i4 9, void %if.else223, i4 9, void %if.then222, i4 8, void %if.then166, i4 9, void %if.then198, i4 8, void %if.then160, i4 7, void %land.lhs.true159, i4 7, void %if.else158, i4 7, void %if.then157, i4 7, void %if.then152, i4 6, void %land.lhs.true151, i4 6, void %if.else150, i4 6, void %if.then149, i4 6, void %if.then125, i4 5, void %if.then120, i4 4, void %land.lhs.true119, i4 4, void %if.else118, i4 4, void %if.then117, i4 4, void %if.then110, i4 3, void %if.then107, i4 3, void %sw.bb54, i4 2, void %if.then52, i4 1, void %sw.bb50, i4 0, void %if.then248, i4 12, void %if.else246, i4 12, void %if.then245, i4 0, void %if.end.thread, i4 3, void %for.end103, i4 5, void %if.then132, i4 5, void %if.else129, i4 5, void %if.then141, i4 5, void %land.lhs.true138, i4 5, void %if.then136, i4 5, void %if.then128, i4 8, void %if.then173, i4 8, void %if.else170, i4 8, void %if.then182, i4 8, void %land.lhs.true179, i4 8, void %if.then177, i4 8, void %if.then169, i4 8, void %if.then193, i4 8, void %if.else191, i4 8, void %if.then190, i4 8, void %if.then205, i4 8, void %if.else202, i4 8, void %if.then214, i4 8, void %land.lhs.true211, i4 8, void %if.then209, i4 8, void %if.then201

]]></Node>
<StgValue><ssdm name="storemerge22"/></StgValue>
</operation>

<operation id="671" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="836" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0" op_22_bw="32" op_23_bw="0" op_24_bw="32" op_25_bw="0" op_26_bw="32" op_27_bw="0" op_28_bw="32" op_29_bw="0" op_30_bw="32" op_31_bw="0" op_32_bw="32" op_33_bw="0" op_34_bw="32" op_35_bw="0" op_36_bw="32" op_37_bw="0" op_38_bw="32" op_39_bw="0" op_40_bw="32" op_41_bw="0" op_42_bw="32" op_43_bw="0" op_44_bw="32" op_45_bw="0" op_46_bw="32" op_47_bw="0" op_48_bw="32" op_49_bw="0" op_50_bw="32" op_51_bw="0" op_52_bw="32" op_53_bw="0" op_54_bw="32" op_55_bw="0" op_56_bw="32" op_57_bw="0" op_58_bw="32" op_59_bw="0" op_60_bw="32" op_61_bw="0" op_62_bw="32" op_63_bw="0" op_64_bw="32" op_65_bw="0" op_66_bw="32" op_67_bw="0" op_68_bw="32" op_69_bw="0" op_70_bw="32" op_71_bw="0" op_72_bw="32" op_73_bw="0" op_74_bw="32" op_75_bw="0" op_76_bw="32" op_77_bw="0" op_78_bw="32" op_79_bw="0" op_80_bw="32" op_81_bw="0" op_82_bw="32" op_83_bw="0" op_84_bw="32" op_85_bw="0" op_86_bw="32" op_87_bw="0" op_88_bw="32" op_89_bw="0" op_90_bw="32" op_91_bw="0" op_92_bw="32" op_93_bw="0" op_94_bw="32" op_95_bw="0" op_96_bw="32" op_97_bw="0" op_98_bw="32" op_99_bw="0" op_100_bw="32" op_101_bw="0" op_102_bw="32" op_103_bw="0" op_104_bw="32" op_105_bw="0" op_106_bw="32" op_107_bw="0" op_108_bw="32" op_109_bw="0" op_110_bw="32" op_111_bw="0" op_112_bw="32" op_113_bw="0" op_114_bw="32" op_115_bw="0">
<![CDATA[
cleanup:33 %empty_9 = phi i32 %head_group_layer_stamp_4, void %if.then48, i32 %head_group_layer_stamp_4, void %sw.bb, i32 %head_group_layer_stamp_4, void %if.then239, i32 %head_group_layer_stamp_4, void %if.else241, i32 %head_group_layer_stamp_4, void %if.then233, i32 %head_group_layer_stamp_4, void %land.lhs.true232, i32 %head_group_layer_stamp_4, void %if.else231, i32 %head_group_layer_stamp_4, void %if.then230, i32 %head_group_layer_stamp_4, void %if.then225, i32 %head_group_layer_stamp_4, void %land.lhs.true224, i32 %head_group_layer_stamp_4, void %if.else223, i32 %head_group_layer_stamp_4, void %if.then222, i32 %head_group_layer_stamp_4, void %if.then166, i32 %head_group_layer_stamp_4, void %if.then198, i32 %head_group_layer_stamp_4, void %if.then160, i32 %head_group_layer_stamp_4, void %land.lhs.true159, i32 %head_group_layer_stamp_4, void %if.else158, i32 %head_group_layer_stamp_4, void %if.then157, i32 %head_group_layer_stamp_4, void %if.then152, i32 %head_group_layer_stamp_4, void %land.lhs.true151, i32 %head_group_layer_stamp_4, void %if.else150, i32 %head_group_layer_stamp_4, void %if.then149, i32 %head_group_layer_stamp_4, void %if.then125, i32 %head_group_layer_stamp_4, void %if.then120, i32 %head_group_layer_stamp_4, void %land.lhs.true119, i32 %head_group_layer_stamp_4, void %if.else118, i32 %head_group_layer_stamp_4, void %if.then117, i32 %head_group_layer_stamp_4, void %if.then110, i32 %head_group_layer_stamp_4, void %if.then107, i32 %head_group_layer_stamp_4, void %sw.bb54, i32 %head_group_layer_stamp_4, void %if.then52, i32 %head_group_layer_stamp_4, void %sw.bb50, i32 %head_group_layer_stamp_4, void %if.then248, i32 %head_group_layer_stamp_4, void %if.else246, i32 %head_group_layer_stamp_4, void %if.then245, i32 0, void %if.end.thread, i32 %head_group_layer_stamp_4, void %for.end103, i32 %head_group_layer_stamp_4, void %if.then132, i32 %head_group_layer_stamp_4, void %if.else129, i32 %head_group_layer_stamp_4, void %if.then141, i32 %head_group_layer_stamp_4, void %land.lhs.true138, i32 %head_group_layer_stamp_4, void %if.then136, i32 %head_group_layer_stamp_4, void %if.then128, i32 %head_group_layer_stamp_4, void %if.then173, i32 %head_group_layer_stamp_4, void %if.else170, i32 %head_group_layer_stamp_4, void %if.then182, i32 %head_group_layer_stamp_4, void %land.lhs.true179, i32 %head_group_layer_stamp_4, void %if.then177, i32 %head_group_layer_stamp_4, void %if.then169, i32 %head_group_layer_stamp_4, void %if.then193, i32 %head_group_layer_stamp_4, void %if.else191, i32 %head_group_layer_stamp_4, void %if.then190, i32 %head_group_layer_stamp_4, void %if.then205, i32 %head_group_layer_stamp_4, void %if.else202, i32 %head_group_layer_stamp_4, void %if.then214, i32 %head_group_layer_stamp_4, void %land.lhs.true211, i32 %head_group_layer_stamp_4, void %if.then209, i32 %head_group_layer_stamp_4, void %if.then201

]]></Node>
<StgValue><ssdm name="empty_9"/></StgValue>
</operation>

<operation id="672" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="837" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:34 %phi_ln231 = phi i1 0, void %if.then48, i1 0, void %sw.bb, i1 1, void %if.then239, i1 1, void %if.else241, i1 1, void %if.then233, i1 1, void %land.lhs.true232, i1 1, void %if.else231, i1 1, void %if.then230, i1 1, void %if.then225, i1 1, void %land.lhs.true224, i1 1, void %if.else223, i1 1, void %if.then222, i1 1, void %if.then166, i1 1, void %if.then198, i1 1, void %if.then160, i1 1, void %land.lhs.true159, i1 1, void %if.else158, i1 1, void %if.then157, i1 1, void %if.then152, i1 1, void %land.lhs.true151, i1 1, void %if.else150, i1 1, void %if.then149, i1 1, void %if.then125, i1 1, void %if.then120, i1 1, void %land.lhs.true119, i1 1, void %if.else118, i1 1, void %if.then117, i1 1, void %if.then110, i1 1, void %if.then107, i1 1, void %sw.bb54, i1 1, void %if.then52, i1 1, void %sw.bb50, i1 1, void %if.then248, i1 1, void %if.else246, i1 1, void %if.then245, i1 0, void %if.end.thread, i1 1, void %for.end103, i1 1, void %if.then132, i1 1, void %if.else129, i1 1, void %if.then141, i1 1, void %land.lhs.true138, i1 1, void %if.then136, i1 1, void %if.then128, i1 1, void %if.then173, i1 1, void %if.else170, i1 1, void %if.then182, i1 1, void %land.lhs.true179, i1 1, void %if.then177, i1 1, void %if.then169, i1 1, void %if.then193, i1 1, void %if.else191, i1 1, void %if.then190, i1 1, void %if.then205, i1 1, void %if.else202, i1 1, void %if.then214, i1 1, void %land.lhs.true211, i1 1, void %if.then209, i1 1, void %if.then201

]]></Node>
<StgValue><ssdm name="phi_ln231"/></StgValue>
</operation>

<operation id="673" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="838" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0" op_56_bw="1" op_57_bw="0" op_58_bw="1" op_59_bw="0" op_60_bw="1" op_61_bw="0" op_62_bw="1" op_63_bw="0" op_64_bw="1" op_65_bw="0" op_66_bw="1" op_67_bw="0" op_68_bw="1" op_69_bw="0" op_70_bw="1" op_71_bw="0" op_72_bw="1" op_73_bw="0" op_74_bw="1" op_75_bw="0" op_76_bw="1" op_77_bw="0" op_78_bw="1" op_79_bw="0" op_80_bw="1" op_81_bw="0" op_82_bw="1" op_83_bw="0" op_84_bw="1" op_85_bw="0" op_86_bw="1" op_87_bw="0" op_88_bw="1" op_89_bw="0" op_90_bw="1" op_91_bw="0" op_92_bw="1" op_93_bw="0" op_94_bw="1" op_95_bw="0" op_96_bw="1" op_97_bw="0" op_98_bw="1" op_99_bw="0" op_100_bw="1" op_101_bw="0" op_102_bw="1" op_103_bw="0" op_104_bw="1" op_105_bw="0" op_106_bw="1" op_107_bw="0" op_108_bw="1" op_109_bw="0" op_110_bw="1" op_111_bw="0" op_112_bw="1" op_113_bw="0" op_114_bw="1" op_115_bw="0">
<![CDATA[
cleanup:35 %empty_10 = phi i1 1, void %if.then48, i1 0, void %sw.bb, i1 0, void %if.then239, i1 0, void %if.else241, i1 0, void %if.then233, i1 0, void %land.lhs.true232, i1 0, void %if.else231, i1 0, void %if.then230, i1 0, void %if.then225, i1 0, void %land.lhs.true224, i1 0, void %if.else223, i1 0, void %if.then222, i1 0, void %if.then166, i1 0, void %if.then198, i1 0, void %if.then160, i1 0, void %land.lhs.true159, i1 0, void %if.else158, i1 0, void %if.then157, i1 0, void %if.then152, i1 0, void %land.lhs.true151, i1 0, void %if.else150, i1 0, void %if.then149, i1 0, void %if.then125, i1 0, void %if.then120, i1 0, void %land.lhs.true119, i1 0, void %if.else118, i1 0, void %if.then117, i1 0, void %if.then110, i1 0, void %if.then107, i1 0, void %sw.bb54, i1 0, void %if.then52, i1 0, void %sw.bb50, i1 0, void %if.then248, i1 0, void %if.else246, i1 0, void %if.then245, i1 %cntrl_start_read, void %if.end.thread, i1 0, void %for.end103, i1 0, void %if.then132, i1 0, void %if.else129, i1 0, void %if.then141, i1 0, void %land.lhs.true138, i1 0, void %if.then136, i1 0, void %if.then128, i1 0, void %if.then173, i1 0, void %if.else170, i1 0, void %if.then182, i1 0, void %land.lhs.true179, i1 0, void %if.then177, i1 0, void %if.then169, i1 0, void %if.then193, i1 0, void %if.else191, i1 0, void %if.then190, i1 0, void %if.then205, i1 0, void %if.else202, i1 0, void %if.then214, i1 0, void %land.lhs.true211, i1 0, void %if.then209, i1 0, void %if.then201

]]></Node>
<StgValue><ssdm name="empty_10"/></StgValue>
</operation>

<operation id="674" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="839" bw="32" op_0_bw="4">
<![CDATA[
cleanup:36 %zext_ln218 = zext i4 %storemerge22

]]></Node>
<StgValue><ssdm name="zext_ln218"/></StgValue>
</operation>

<operation id="675" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="840" bw="32" op_0_bw="5">
<![CDATA[
cleanup:37 %zext_ln218_1 = zext i5 %compute_op_new_10

]]></Node>
<StgValue><ssdm name="zext_ln218_1"/></StgValue>
</operation>

<operation id="676" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="841" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup:38 %select_ln218 = select i1 %wl_start_new_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="select_ln218"/></StgValue>
</operation>

<operation id="677" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="842" bw="32" op_0_bw="4">
<![CDATA[
cleanup:39 %zext_ln218_2 = zext i4 %wl_addr_sel_new_3

]]></Node>
<StgValue><ssdm name="zext_ln218_2"/></StgValue>
</operation>

<operation id="678" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="843" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup:40 %write_ln218 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %cntrl_layer_idx, i32 %empty_9

]]></Node>
<StgValue><ssdm name="write_ln218"/></StgValue>
</operation>

<operation id="679" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="844" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup:41 %write_ln222 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %wl_layer, i32 %empty_9

]]></Node>
<StgValue><ssdm name="write_ln222"/></StgValue>
</operation>

<operation id="680" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="845" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup:42 %write_ln231 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %cntrl_busy, i1 %phi_ln231

]]></Node>
<StgValue><ssdm name="write_ln231"/></StgValue>
</operation>

<operation id="681" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="846" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup:43 %write_ln233 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %cntrl_start_out, i1 %empty_10

]]></Node>
<StgValue><ssdm name="write_ln233"/></StgValue>
</operation>

<operation id="682" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="847" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup:44 %write_ln218 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %STATE, i32 %zext_ln218

]]></Node>
<StgValue><ssdm name="write_ln218"/></StgValue>
</operation>

<operation id="683" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="848" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup:45 %br_ln261 = br i1 %ln1_compute_done_flag_2, void %cleanup.new90, void %mergeST89

]]></Node>
<StgValue><ssdm name="br_ln261"/></StgValue>
</operation>

<operation id="684" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ln1_compute_done_flag_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST89:0 %store_ln202 = store i1 %ln1_compute_done_new_2, i1 %ln1_compute_done

]]></Node>
<StgValue><ssdm name="store_ln202"/></StgValue>
</operation>

<operation id="685" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ln1_compute_done_flag_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="0" op_0_bw="0">
<![CDATA[
mergeST89:1 %br_ln0 = br void %cleanup.new90

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="686" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="853" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new90:0 %br_ln259 = br i1 %resid1_compute_done_flag_3, void %cleanup.new88, void %mergeST87

]]></Node>
<StgValue><ssdm name="br_ln259"/></StgValue>
</operation>

<operation id="687" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="resid1_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST87:0 %store_ln200 = store i1 %resid1_compute_done_new_3, i1 %resid1_compute_done

]]></Node>
<StgValue><ssdm name="store_ln200"/></StgValue>
</operation>

<operation id="688" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="resid1_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="0" op_0_bw="0">
<![CDATA[
mergeST87:1 %br_ln0 = br void %cleanup.new88

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="689" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="858" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new88:0 %br_ln0 = br i1 %ffn_w2_compute_done_flag_9, void %cleanup.new86, void %mergeST85

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="690" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_w2_compute_done_flag_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="860" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST85:0 %store_ln194 = store i1 %ffn_w2_compute_done_new_9, i1 %ffn_w2_compute_done

]]></Node>
<StgValue><ssdm name="store_ln194"/></StgValue>
</operation>

<operation id="691" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_w2_compute_done_flag_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="861" bw="0" op_0_bw="0">
<![CDATA[
mergeST85:1 %br_ln0 = br void %cleanup.new86

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="692" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="863" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new86:0 %br_ln0 = br i1 %ffn_act_compute_done_flag_7, void %cleanup.new84, void %mergeST83

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="693" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_act_compute_done_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="865" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST83:0 %store_ln193 = store i1 %ffn_act_compute_done_new_7, i1 %ffn_act_compute_done

]]></Node>
<StgValue><ssdm name="store_ln193"/></StgValue>
</operation>

<operation id="694" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_act_compute_done_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="866" bw="0" op_0_bw="0">
<![CDATA[
mergeST83:1 %br_ln0 = br void %cleanup.new84

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="695" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="868" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new84:0 %br_ln0 = br i1 %ffn_w1_compute_done_flag_8, void %cleanup.new82, void %mergeST81

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="696" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_w1_compute_done_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="870" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST81:0 %store_ln192 = store i1 %ffn_w1_compute_done_new_8, i1 %ffn_w1_compute_done

]]></Node>
<StgValue><ssdm name="store_ln192"/></StgValue>
</operation>

<operation id="697" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ffn_w1_compute_done_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="871" bw="0" op_0_bw="0">
<![CDATA[
mergeST81:1 %br_ln0 = br void %cleanup.new82

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="698" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="873" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new82:0 %br_ln249 = br i1 %ln0_compute_done_flag_3, void %cleanup.new80, void %mergeST79

]]></Node>
<StgValue><ssdm name="br_ln249"/></StgValue>
</operation>

<operation id="699" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ln0_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="875" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST79:0 %store_ln189 = store i1 %ln0_compute_done_new_3, i1 %ln0_compute_done

]]></Node>
<StgValue><ssdm name="store_ln189"/></StgValue>
</operation>

<operation id="700" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="ln0_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="876" bw="0" op_0_bw="0">
<![CDATA[
mergeST79:1 %br_ln0 = br void %cleanup.new80

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="701" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="878" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new80:0 %br_ln247 = br i1 %resid0_compute_done_flag_3, void %cleanup.new78, void %mergeST77

]]></Node>
<StgValue><ssdm name="br_ln247"/></StgValue>
</operation>

<operation id="702" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="resid0_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="880" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST77:0 %store_ln187 = store i1 %resid0_compute_done_new_3, i1 %resid0_compute_done

]]></Node>
<StgValue><ssdm name="store_ln187"/></StgValue>
</operation>

<operation id="703" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="resid0_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="881" bw="0" op_0_bw="0">
<![CDATA[
mergeST77:1 %br_ln0 = br void %cleanup.new78

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="704" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="883" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new78:0 %br_ln245 = br i1 %outproj_compute_done_flag_7, void %cleanup.new76, void %mergeST75

]]></Node>
<StgValue><ssdm name="br_ln245"/></StgValue>
</operation>

<operation id="705" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="outproj_compute_done_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="885" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST75:0 %store_ln183 = store i1 %outproj_compute_done_new_7, i1 %outproj_compute_done

]]></Node>
<StgValue><ssdm name="store_ln183"/></StgValue>
</operation>

<operation id="706" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="outproj_compute_done_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="886" bw="0" op_0_bw="0">
<![CDATA[
mergeST75:1 %br_ln0 = br void %cleanup.new76

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="707" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="888" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new76:0 %br_ln243 = br i1 %concat_compute_done_flag_3, void %cleanup.new74, void %mergeST73

]]></Node>
<StgValue><ssdm name="br_ln243"/></StgValue>
</operation>

<operation id="708" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="concat_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="890" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST73:0 %store_ln178 = store i1 %concat_compute_done_new_3, i1 %concat_compute_done

]]></Node>
<StgValue><ssdm name="store_ln178"/></StgValue>
</operation>

<operation id="709" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="concat_compute_done_flag_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="891" bw="0" op_0_bw="0">
<![CDATA[
mergeST73:1 %br_ln0 = br void %cleanup.new74

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="710" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="893" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new74:0 %br_ln0 = br i1 %start_head_group_flag_0, void %cleanup.new72, void %mergeST71

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="711" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="start_head_group_flag_0" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="895" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST71:0 %store_ln169 = store i1 %start_head_group_new_0, i1 %start_head_group

]]></Node>
<StgValue><ssdm name="store_ln169"/></StgValue>
</operation>

<operation id="712" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="start_head_group_flag_0" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="896" bw="0" op_0_bw="0">
<![CDATA[
mergeST71:1 %br_ln0 = br void %cleanup.new72

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="713" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="898" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new72:0 %br_ln0 = br i1 %group_idx_flag_0, void %cleanup.new70, void %mergeST69

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="714" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="group_idx_flag_0" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="900" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
mergeST69:0 %store_ln167 = store i32 %group_idx_new_0, i32 %group_idx

]]></Node>
<StgValue><ssdm name="store_ln167"/></StgValue>
</operation>

<operation id="715" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="group_idx_flag_0" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="901" bw="0" op_0_bw="0">
<![CDATA[
mergeST69:1 %br_ln0 = br void %cleanup.new70

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="716" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="903" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.new70:0 %br_ln416 = br i1 %attn_started_flag_1, void %cleanup.new68, void %mergeST67

]]></Node>
<StgValue><ssdm name="br_ln416"/></StgValue>
</operation>

<operation id="717" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="attn_started_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="905" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
mergeST67:0 %store_ln163 = store i1 %attn_started_new_1, i1 %attn_started

]]></Node>
<StgValue><ssdm name="store_ln163"/></StgValue>
</operation>

<operation id="718" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="attn_started_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="906" bw="0" op_0_bw="0">
<![CDATA[
mergeST67:1 %br_ln0 = br void %cleanup.new68

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="719" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="908" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup.new68:0 %write_ln230 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %done, i1 %done_new_0

]]></Node>
<StgValue><ssdm name="write_ln230"/></StgValue>
</operation>

<operation id="720" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="909" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup.new68:1 %write_ln229 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %stream_start, i1 %stream_start_new_0

]]></Node>
<StgValue><ssdm name="write_ln229"/></StgValue>
</operation>

<operation id="721" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="910" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup.new68:2 %write_ln226 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %compute_op, i32 %zext_ln218_1

]]></Node>
<StgValue><ssdm name="write_ln226"/></StgValue>
</operation>

<operation id="722" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="911" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup.new68:3 %write_ln225 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %compute_start, i1 %compute_start_new_10

]]></Node>
<StgValue><ssdm name="write_ln225"/></StgValue>
</operation>

<operation id="723" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="912" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup.new68:4 %write_ln224 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %wl_tile, i32 %wl_tile_new_3

]]></Node>
<StgValue><ssdm name="write_ln224"/></StgValue>
</operation>

<operation id="724" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="913" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup.new68:5 %write_ln223 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %wl_head, i32 %select_ln218

]]></Node>
<StgValue><ssdm name="write_ln223"/></StgValue>
</operation>

<operation id="725" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="914" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
cleanup.new68:6 %write_ln221 = write void @_ssdm_op_Write.ap_auto.i32P0A, i32 %wl_addr_sel, i32 %zext_ln218_2

]]></Node>
<StgValue><ssdm name="write_ln221"/></StgValue>
</operation>

<operation id="726" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="915" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup.new68:7 %write_ln220 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %wl_start, i1 %wl_start_new_3

]]></Node>
<StgValue><ssdm name="write_ln220"/></StgValue>
</operation>

<operation id="727" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="916" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
cleanup.new68:8 %write_ln219 = write void @_ssdm_op_Write.ap_auto.i1P0A, i1 %axis_in_ready, i1 %axis_in_ready_new_0

]]></Node>
<StgValue><ssdm name="write_ln219"/></StgValue>
</operation>

<operation id="728" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="917" bw="0">
<![CDATA[
cleanup.new68:9 %ret_ln635 = ret

]]></Node>
<StgValue><ssdm name="ret_ln635"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
