{"patent_id": "10-2022-0016942", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0120411", "출원번호": "10-2022-0016942", "발명의 명칭": "PUC 구조 기반의 3차원 뉴로모픽 시스템", "출원인": "한국과학기술원", "발명자": "최양규"}}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "PUC(Peripheral circuit Under Cell) 구조 기반의 3차원 뉴로모픽 시스템에 있어서,하단부에 형성되는 뉴런; 상기 뉴런과 함께 상기 하단부에 형성되며, 신호를 처리 및 전달하는 주변(Peripheral) 회로; 및상기 하단부에 형성된 상기 뉴런 및 상기 주변 회로의 상단부에 형성되는 시냅스 셀(cell) 어레이를 포함하는 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 뉴런은단일 트랜지스터 뉴런(single transistor neuron) 및 회로 기반 뉴런(Circuit based neuron) 중 어느 하나로형성되는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 단일 트랜지스터 뉴런은기판;상기 기판 상에 형성된 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성된 부유 바디층;상기 부유 바디층 좌우 혹은 상하에 형성된 소스 및 드레인;상기 부유 바디층 상에 형성된 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트를 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 정공 배리어 물질층은매립된 산화물(buried oxide), p형 바디(body)인 경우 매립된 n-웰(buried n-well), n형 바디(body)인 경우 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성되는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 부유 바디층은충격 이온화(impact ionization)에 의해 발생한 정공이 축적되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족화합물 반도체 중 어느 하나로 형성되는, 3차원 뉴로모픽 시스템.공개특허 10-2023-0120411-2-청구항 6 제3항에 있어서,상기 단일 트랜지스터 뉴런은상기 소스 및 상기 드레인으로 전류 신호를 입력 받아 일정 이상의 신호가 통합되면, 상기 소스 또는 상기 드레인에서 스파이크 형태의 전압 신호를 출력하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제2항에 있어서,상기 회로 기반 뉴런은적분기, 비교기 및 리셋 회로와 같은 회로를 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 주변 회로는신호 처리 및 전달을 위해 전류 거울, 버퍼 및 로직 회로를 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 시냅스 셀 어레이는저항변화메모리(resistive switching RAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기메모리(magnetic RAM, MRAM), 플래시메모리(flash memory), 강유전체메모리(ferroelectric RAM) 및 전해질(electrolyte) 기반 메모리 중 어느 하나로 형성되는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 플래시메모리 기반 시냅스는2차원 평면의(planar) NAND, 2차원 평면의(planar) NOR 또는 3차원 수직의(vertical) NAND 구조를 나타내는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,상기 플래시메모리 기반의 시냅스 셀(cell)은 중심부에 형성되는 채널;상기 채널을 둘러싸여 형성되는 터널링 산화막;상기 터널링 산화막을 둘러싸여 형성되는 전하 저장층;상기 전하 저장층을 둘러싸는 블락킹 산화막;상기 블락킹 산화막 상에 형성되는 게이트; 및시냅스 셀(cell)의 상기 게이트를 분리하는 층간 절연막을 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2023-0120411-3-제11항에 있어서,상기 전하 저장층은저장된 양에 따른 서로 다른 웨이트(weight)로 시냅스 동작을 가능하게 하며, 다결정실리콘(poly-crystallinesilicon), 비정질 실리콘(amorphous silicon), 금속 산화물(metal oxide), 실리콘 질화물(silicon nitride),실리콘 나노결정 물질(silicon nano-crystal) 및 금속 산화물 나노결정을 갖는 물질 중 어느 하나로 형성되는,3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서,상기 플래시메모리 기반의 시냅스 셀(cell)은 게이트로 펄스 형태의 전압 신호를 입력 받아, 상기 전하 저장층에 저장된 전하의 양을 조절하여 웨이트(weight)를 조절하는 강화(potentiation) 또는 억압(depression) 동작을 수행하는 것을 특징으로 하는, 3차원뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "PUC(Peripheral circuit Under Cell) 구조 기반의 3차원 뉴로모픽 시스템에 있어서,하단부에 위치하며, 단일 트랜지스터 뉴런(single transistor neuron) 및 회로 기반 뉴런(Circuit basedneuron) 중 어느 하나로 형성되는 뉴런; 상기 뉴런과 함께 상기 하단부에 형성되며, 신호를 처리 및 전달하는 주변(Peripheral) 회로; 및상기 하단부에 형성된 상기 뉴런 및 상기 주변 회로의 상단부에 위치하며, 저항변화메모리(resistive switchingRAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기메모리(magnetic RAM, MRAM), 플래시메모리(flashmemory), 강유전체메모리(ferroelectric RAM) 및 전해질(electrolyte) 기반 메모리 중 어느 하나로 형성되는시냅스 셀(cell) 어레이를 포함하는 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 단일 트랜지스터 뉴런은기판;상기 기판 상에 형성된 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성된 부유 바디층;상기 부유 바디층 좌우 혹은 상하에 형성된 소스 및 드레인;상기 부유 바디층 상에 형성된 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트를 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 플래시메모리 기반의 시냅스 셀(cell)은 중심부에 형성되는 채널;상기 채널을 둘러싸여 형성되는 터널링 산화막;공개특허 10-2023-0120411-4-상기 터널링 산화막을 둘러싸여 형성되는 전하 저장층;상기 전하 저장층을 둘러싸는 블락킹 산화막;상기 블락킹 산화막 상에 형성되는 게이트; 및시냅스 셀(cell)의 상기 게이트를 분리하는 층간 절연막을 포함하는, 3차원 뉴로모픽 시스템."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 하단부에 뉴런과 주변(Peripheral) 회로를 포함하고, 상단부에 시냅스 셀(cell) 어레이를 포함하는 3 차원 PUC 구조의 뉴로모픽 시스템에 관한 것으로, 하단부에 형성되는 뉴런, 상기 뉴런과 함께 상기 하단부에 형 성되며, 신호를 처리 및 전달하는 주변(Peripheral) 회로 및 상기 하단부에 형성된 상기 뉴런 및 상기 주변 회로 의 상단부에 형성되는 시냅스 셀(cell) 어레이를 포함한다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 PUC(Peripheral circuit Under Cell) 구조 기반의 3차원 뉴로모픽 시스템에 관한 것으로, 하단부에 뉴런과 주변(Peripheral) 회로를 포함하고, 상단부에 시냅스 셀(cell) 어레이를 포함하는 3차원 PUC 구조를 통 해 고집적, 고속 및 저전력의 뉴로모픽 시스템을 구현하는 기술에 관한 것이다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 동작에서 막대한 에너지를 소모하는 기존의 폰 노이만(von Neumann) 방식의 한계를 극복할 수 있는 대 안으로, 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받고 있다. 뉴로모픽 컴퓨팅은 인간 의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 방식이다. 인간의 뇌는 매우 복잡한 기능을 수행 하지만 뇌가 소비하는 에너지는 20 W 밖에 되지 않는다. 뉴로모픽 컴퓨팅은 이러한 인간의 뇌 구조 자체를 모 방하여 기존 컴퓨팅보다 월등한 연상, 추론, 인식 등의 인공지능 동작을 초 저전력으로 수행한다. 이러한 뉴로모픽 컴퓨팅을 동작하게 하는 뉴로모픽 시스템은 인간의 뇌와 마찬가지로 수많은 뉴런과 시냅스로 구성되어 있으며, 신호 처리와 전달을 위한 주변(peripheral) 회로를 포함한다. 뉴로모픽 시스템을 구성하는 수많은 뉴런, 시냅스 그리고 주변(peripheral) 회로들은 병렬 연산을 위해 복잡하게 연결되어 있다. 따라서 연 결을 위한 인터커넥트에서 반복적인 데이터 및 시그널의 이동에 따라 전력 소모 및 신호 지연 현상이 발생하게 되며, 이는 뉴로모픽 시스템의 전력과 속도 측면에서 한계를 가져온다. 이를 해결하기 위해, 뉴로모픽 시스템 의 인터커넥트 길이를 최소화하는 것이 필요하다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 하단부에 뉴런과 주변(Peripheral) 회로를 포함하고, 상단부에 시냅스 셀(cell) 어레이를 포 함하는 3차원 PUC(Peripheral circuit Under Cell) 구조를 통해 고집적, 고속 및 저전력의 뉴로모픽 시스템을 구현하고자 한다. 다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않은 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 PUC(Peripheral circuit Under Cell) 구조 기반의 3차원 뉴로모픽 시스템에 있어 서, 하단부에 형성되는 뉴런, 상기 뉴런과 함께 상기 하단부에 형성되며, 신호를 처리 및 전달하는 주변 (Peripheral) 회로 및 상기 하단부에 형성된 상기 뉴런 및 상기 주변 회로의 상단부에 형성되는 시냅스 셀 (cell) 어레이를 포함한다. 상기 뉴런은 단일 트랜지스터 뉴런(single transistor neuron) 및 회로 기반 뉴런(Circuit based neuron) 중 어느 하나로 형성될 수 있다. 상기 단일 트랜지스터 뉴런은 기판, 상기 기판 상에 형성된 정공 배리어 물질층, 상기 정공 배리어 물질층 상에 형성된 부유 바디층, 상기 부유 바디층 좌우 혹은 상하에 형성된 소스 및 드레인, 상기 부유 바디층 상에 형성 된 게이트 절연막 및 상기 게이트 절연막 상에 형성된 게이트를 포함할 수 있다.상기 정공 배리어 물질층은 매립된 산화물(buried oxide), p형 바디(body)인 경우 매립된 n-웰(buried n- well), n형 바디(body)인 경우 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성될 수 있다. 상기 부유 바디층은 충격 이온화(impact ionization)에 의해 발생한 정공이 축적되며, 실리콘, 게르마늄, 실리 콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성될 수 있다. 상기 단일 트랜지스터 뉴런은 상기 소스 및 상기 드레인으로 전류 신호를 입력 받아 일정 이상의 신호가 통합되 면, 상기 소스 또는 상기 드레인에서 스파이크 형태의 전압 신호를 출력할 수 있다. 상기 회로 기반 뉴런은 적분기, 비교기 및 리셋 회로와 같은 회로를 포함할 수 있다. 상기 주변 회로는 신호 처리 및 전달을 위해 전류 거울, 버퍼 및 로직 회로를 포함할 수 있다. 상기 시냅스 셀 어레이는 저항변화메모리(resistive switching RAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기메모리(magnetic RAM, MRAM), 플래시메모리(flash memory), 강유전체메모리(ferroelectric RAM) 및 전해질(electrolyte) 기반 메모리 중 어느 하나로 형성될 수 있다. 상기 플래시메모리 기반 시냅스는 2차원 평면의(planar) NAND, 2차원 평면의(planar) NOR 또는 3차원 수직의 (vertical) NAND 구조를 나타낼 수 있다. 상기 플래시메모리 기반의 시냅스 셀(cell)은 중심부에 형성되는 채널, 상기 채널을 둘러싸여 형성되는 터널링 산화막, 상기 터널링 산화막을 둘러싸여 형성되는 전하 저장층, 상기 전하 저장층을 둘러싸는 블락킹 산화막, 상기 블락킹 산화막 상에 형성되는 게이트 및 시냅스 셀(cell)의 상기 게이트를 분리하는 층간 절연막을 포함할 수 있다. 상기 전하 저장층은 저장된 양에 따른 서로 다른 웨이트(weight)로 시냅스 동작을 가능하게 하며, 다결정실리콘 (poly-crystalline silicon), 비정질 실리콘(amorphous silicon), 금속 산화물(metal oxide), 실리콘 질화물 (silicon nitride), 실리콘 나노결정 물질(silicon nano-crystal) 및 금속 산화물 나노결정을 갖는 물질 중 어 느 하나로 형성될 수 있다. 상기 플래시메모리 기반의 시냅스 셀(cell)은 게이트로 펄스 형태의 전압 신호를 입력 받아, 상기 전하 저장층 에 저장된 전하의 양을 조절하여 웨이트(weight)를 조절하는 강화(potentiation) 또는 억압(depression) 동작을 수행할 수 있다. 본 발명의 실시예에 따른 PUC(Peripheral circuit Under Cell) 구조 기반의 3차원 뉴로모픽 시스템에 있어서, 하단부에 위치하며, 단일 트랜지스터 뉴런(single transistor neuron) 및 회로 기반 뉴런(Circuit based neuron) 중 어느 하나로 형성되는 뉴런, 상기 뉴런과 함께 상기 하단부에 형성되며, 신호를 처리 및 전달하는 주변(Peripheral) 회로 및 상기 하단부에 형성된 상기 뉴런 및 상기 주변 회로의 상단부에 위치하며, 저항변화 메모리(resistive switching RAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기메모리(magnetic RAM, MRAM), 플래시메모리(flash memory), 강유전체메모리(ferroelectric RAM) 및 전해질(electrolyte) 기반 메모리 중 어느 하나로 형성되는 시냅스 셀(cell) 어레이를 포함한다. 상기 단일 트랜지스터 뉴런은 기판, 상기 기판 상에 형성된 정공 배리어 물질층, 상기 정공 배리어 물질층 상에 형성된 부유 바디층, 상기 부유 바디층 좌우 혹은 상하에 형성된 소스 및 드레인, 상기 부유 바디층 상에 형성 된 게이트 절연막 및 상기 게이트 절연막 상에 형성된 게이트를 포함할 수 있다. 상기 플래시메모리 기반의 시냅스 셀(cell)은 중심부에 형성되는 채널, 상기 채널을 둘러싸여 형성되는 터널링 산화막, 상기 터널링 산화막을 둘러싸여 형성되는 전하 저장층, 상기 전하 저장층을 둘러싸는 블락킹 산화막, 상기 블락킹 산화막 상에 형성되는 게이트 및 시냅스 셀(cell)의 상기 게이트를 분리하는 층간 절연막을 포함할 수 있다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 하단부에 뉴런과 주변(Peripheral) 회로를 포함하고, 상단부에 시냅스 셀(cell) 어레이를 포함하는 3차원 PUC(Peripheral circuit Under Cell) 구조를 통해 고집적, 고속 및 저전력의 뉴로모 픽 시스템을 구현할 수 있다. 이러한 3차원 집적 기술은 하드웨어 면적을 최소화할 수 있을 뿐만 아니라, 인터 커넥트 길이를 최소화할 수 있기 때문에 뉴런과 시냅스를 서로 다른 공정 과정으로 제작한 후, 인쇄 회로 기판(printed circuit board, PCB) 상에서 와이어 본딩(wire bonding)을 통해 연결하는 기존의 뉴로모픽 시스템에 비해 뉴로모픽 시스템의 집적도, 전력 효율 및 속도를 크게 개선할 수 있다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나 지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서 로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하"}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명 은 청구항의 범주에 의해 정의될 뿐이다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함한다 (comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다 른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적 으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하 게 해석되지 않는다. 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 도 1은 본 발명의 일 실시예에 따른 3차원 뉴로모픽 시스템의 사시도를 도시한 것이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 3차원 뉴로모픽 시스템은 하단부 및 상단부로 이 루어진 3차원 PUC(Peripheral circuit Under Cell) 구조를 나타내며, 하단부에는 뉴런 및 주변 (Peripheral) 회로가 형성되고, 상단부에는 시냅스 셀(Cell) 어레이가 형성된다. 뉴런은 하단부에 형성되며, 단일 트랜지스터 뉴런(single transistor neuron) 및 회로 기반 뉴런 (Circuit based neuron) 중 어느 하나로 형성될 수 있다. 이때, 단일 트랜지스터 뉴런은 소스 및 드레인으로 전류 신호를 입력 받아 일정 이상의 신호가 통합되면, 소스 또는 드레인에서 스파이크 형태의 전압 신호를 출력 할 수 있다. 또한, 회로 기반 뉴런은 적분기, 비교기 및 리셋 회로와 같은 회로를 포함할 수 있다. 주변 회로는 뉴런과 함께 하단부에 형성되며, 신호를 처리 및 전달한다. 이때, 주변 회로(30 0)는 신호 처리 및 전달을 위해 전류 거울, 버퍼 및 로직 회로를 포함할 수 있다. 시냅스 셀 어레이는 상단부에 형성된다. 이때, 시냅스 셀 어레이는 저항변화메모리(resistive switching RAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기메모리(magnetic RAM, MRAM), 플래시메모 리(flash memory), 강유전체메모리(ferroelectric RAM) 및 전해질(electrolyte) 기반 메모리 중 어느 하나로 형성될 수 있다. 도 2는 뉴로모픽 시스템을 구성하는 뉴럴 네트워크를 도시한 것이다. 도 2를 참조하여 뉴로모픽 시스템을 구성하는 뉴럴 네트워크에 대해 설명하자면, 시냅스 전 뉴런(pre-synaptic neuron)에서 나온 스파이크 신호가 시냅스(synapse) 어레이로 인가되며, 웨이트가 반영된 신호가 시냅스 후 뉴 런(post-synaptic neuron)으로 전달된다. 한편, 뉴런과 시냅스 사이, 혹은 뉴런 전후에 신호 처리와 전달을 위 한 전류 거울, 버퍼, 로직 회로 등의 주변(peripheral) 회로가 존재한다. 도 3은 기존 2차원 뉴로모픽 시스템과 본 발명의 일 실시예에 따라 제안하는 PUC 구조 기반의 3차원 뉴로모픽 시스템을 비교하여 도시한 것이다. 도 3(a)에 도시된 기존 2차원 뉴로모픽 시스템은 시냅스 셀 어레이(Synapse array)와 뉴런 및 주변 회로(Neuron & peripheral circuit)가 서로 다른 칩에 제작되며, 인쇄 회로 기판(printed circuit board, PCB) 상에서 와이 어본딩(wire bonding)을 통해 연결된다. 또는, 시냅스 셀 어레이와 뉴런 회로가 동일 칩 내에서 동일 평면 위 에 집적된다 하더라도 일정 평면적이 필요해 가격 결정력이나 생산성이 저하되는 한계가 있다. 반면에, 도 3(b)에 도시된 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템은 시냅스 셀 어 레이(Synapse array)가 뉴런 및 주변 회로(Neuron & peripheral circuit) 상부에 3차원 구조로 집적되어 작은 칩 크기의 뉴로모픽 시스템을 구현함으로써, 뉴런과 시냅스 간 신호 전달 과정에서 발생하는 전력 손실과 배선 금속에서의 시간 지연(interconnection delay)을 줄일 수 있어, 기존 2차원 뉴로모픽 시스템에 비해 저전력 및 고성능 뉴로모픽 시스템 구현에 유리하다. 도 4는 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템에서 하단부 및 상단부를 구성하는 요소를 설명하기 위해 도시한 것이다. 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템의 상단부에는 시냅스 셀 어레이 가 형성되며, 시냅스 셀 어레이는 저항변화메모리(resistive switching RAM, RRAM, 410), 상변화메 모리(phase change RAM, PCRAM, 420), 자기메모리(magnetic RAM, MRAM, 430), 플래시메모리(flash memory, 440), 강유전체메모리(ferroelectric RAM, 450) 및 전해질(electrolyte, 460) 기반 메모리 등 다양한 메모리를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템의 하단부에는 뉴런 및 주변 회로가 형성되며, 뉴런은 단일 트랜지스터 뉴런(single transistor neuron, 210) 혹은 회로 기반 뉴런(circuit based neuron, 220) 등을 포함할 수 있다. 또한, 하단부에는 신호 처리와 전달을 위 한 전류 거울, 버퍼, 로직 회로 등의 주변 회로(peripheral circuit, 300)가 위치할 수 있다. 도 5 내지 도 7은 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런을 상세히 설명하기 위해 도시한 것이다. 도 5 내지 도 7은 도 4에 도시된 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템의 하단부에 형성되는 단일 트랜지스터 뉴런(single transistor neuron, 210)을 상세히 설명하기 위해 도시한 것으로, 보다 상세하게, 도 5는 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런의 단면도를 도시한 것이고, 도 6은 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런의 주사전자현미경(Scanning Electron Microscope; SEM) 이미지를 도시한 것이며, 도 7은 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런의 전기적 측정 결과를 도시한 것이다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성할 수 있는 단일 트랜지스터 뉴런은 기판, 정공 배리어 물질층, 부유 바디층, 소스 및 드레인 , 게이트 절연막 및 게이트를 포함한다.기판은 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)으로 형성될 수 있다. 또한, 기판은 전압 바이어스를 가하는 백 게이트(back gate)로 작용할 수 있으며, 기판 상에는 순차적으로 정공 배리어 물질 과 부유 바디층이 위치한다. 정공 배리어 물질층은 매립된 산화물(buried oxide), p형 바디(body)인 경우 매립된 n-웰(buried n- well), n형 바디(body)인 경우 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성될 수 있다. 부유 바디층은 정공 배리어 물질층 상에 형성되며, 실리콘으로 이루어진다. 부유 바디층에는 충격 이온화(impact ionization)에 의해 발생한 정공이 축적되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성되어 뉴런 동작을 가능하게 한다. 또한, 부유 바디층은 평면형 부유 바디층, 수직형 부유 바디층, 핀(fin)형 부유 바디층, 나노선(nanowire)형 또는 나노시트(nanosheet)형 부유 바 디층 중 어느 하나의 형태로 형성될 수 있다. 소스 및 드레인은 부유 바디층의 양측에 형성되며, 확산(diffusion), 고상 확산(solid-phase diffusion), 에피택셜 성장(epitaxial growth) 및 선택적 에피택셜 성장(epitaxial growth), 이온 주입(ion implantation) 및 후속 열처리, 또는 금속 증착 및 후속 열처리 중 어느 하나를 통해 형성될 수 있다. 부유 바디층 상에 형성되는 게이트 절연막은 부유 바디층과 게이트를 절연하는 것으로, 산 화 실리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄 (HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 게이트는 게이트 절연막 상에 형성되며, n형 폴리실리콘, p형 폴리실리콘 또는 금속 중 어느 하나로 형성될 수 있다. 해당 금속은 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈(Ta), 텅스텐(W), 은(Ag), 주석(TiN), 질화탄탈럼(TaN) 또는 이들의 임의 의 조합 중 어느 하나로 이루어질 수 있다. 이때, 게이트 절연막 및 게이트는 부유 바디층의 도핑 농도가 일정값 이상(1 × 1017 cm-3)일 경 우 필요하지 않을 수 있으며, 이 경우에 단일 트랜지스터 뉴런은 2단자 npn gate-less 트랜지스터 또는 pnp gate-less 트랜지스터가 된다. 또한, 게이트 절연막과 게이트는 부유 바디층 전체를 둘러싸고 있는 GAA(Gate-All-Around) 구 조일 수도 있으며, 이 경우 부유 바디층은 나노선(nanowire) 또는 나노시트(nanosheet) 구조를 가지며, 충 격 이온화(impact ionization)에 의해 발생한 정공이 정공 배리어 물질층 없이 갇힐 수 있으므로, 정공 배 리어 물질층이 존재하지 않을 수 있다. 도 6을 참조하면, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성할 수 있는 실제 제작된 정공 배리어 물질층, 소스 및 드레인과 게이트로 구성된 단일 트랜지스터 뉴런의 주사전자현미경(SEM) 이미지를 확인할 수 있다. 도 7은 도 6에 도시된 바와 같은 실제 제작된 단일 트랜지스터 뉴런의 전기적 측정의 결과 그래프를 나타낸다. 단일 트랜지스터 뉴런의 소스 또는 드레인으로 전류 신호를 입력 받아 일정 이상의 신호가 통합되면, 소스 또는 드레인에서 스파이크 형태의 전압 신호를 출력할 수 있다. 도 7을 참조하면, 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런은 전류 신호를 입력 받아 스파이크 형태의 전압 신호를 출력하는, 전형 적인 뉴런 소자의 특성을 보이는 것을 확인할 수 있다. 이 때, 도 7의 실험을 위해 정전류 10 nA 가 인가되었 다. 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성하는 뉴런은 도 5 내지 도 7을 통해 전술한 단일 트랜지스터 뉴런이 아닌 회로 기반 뉴런으로 구성될 수 있다. 회로 기반 뉴런은 신호를 통합하기 위한 적분기, 통합된 신호가 일정 임계값에 도달하는 것을 검출하기 위한 비교기, 통합된 신호를 리셋시켜주는 리셋 회로 등이 포함될 수 있다. 또한, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성하는 하단부는 뉴런 외에 신호 처리와 전달을 위한 전류 거울, 버퍼, 로직 회로 등의 주변(peripheral) 회 로가 포함될 수 있다.도 8 내지 도 10은 본 발명의 일 실시예에 따른 플래시 메모리 시냅스 셀을 상세히 설명하기 위해 도시한 것이다. 도 8 내지 도 10은 도 4에 도시된 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템의 상단부에 형성되는 시냅스 셀 어레이(synapse cell array, 400)를 구성할 수 있는 플래시 메모리 시냅스 셀(Flash memory synapse cell, 440)을 상세히 설명하기 위해 도시한 것으로, 보다 상세하게, 도 8은 본 발명 의 일 실시예에 따른 플래시 메모리 시냅스 셀의 단면도를 도시한 것이고, 도 9는 본 발명의 일 실시예에 플래 시 메모리 시냅스 셀의 주사전자현미경(Transmission Electron Microscope; TEM) 이미지를 도시한 것이며, 도 10은 본 발명의 일 실시예에 따른 플래시 메모리 시냅스 셀의 전기적 측정 결과를 도시한 것이다. 도 8을 참조하면, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성할 수 있는 플래시 메모리 시냅스는 채널, 터널링 산화막, 전하 저장층, 블락킹 산화막, 게이트 및 층간 절연막을 포함한다. 해당 구조는 3차원 vertical NAND(VNAND) 기반의 플래시 메모리 셀(cell) 구조를 나타낸다. 채널은 증착 후 어닐링으로 형성된 다결정 구조 혹은 웨이퍼 본딩으로 형성된 단결정 구조의 실리콘으로 구성된다. 채널을 둘러싸고 형성된 터널링 산화막은 채널과 전하 저장층을 절연하는 것으로, 산화 실 리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄 (Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또 는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 또한, 플래시 메모리 특성을 향상시키기 위해 여러 층 으로 형성될 수도 있다. 전하 저장층은 은 터널링 산화막을 둘러싸며, 전하가 저장된 양에 따라 다른 웨이트(weight)를 가지 게 함으로써 시냅스 동작을 가능하게 한다. 전하 저장층은 폴리실리콘(poly-silicon), 비정질 실리콘 (amorphous silicon), 금속 산화물(metal oxide), 실리콘 질화물(silicon nitride), 실리콘 나노결정 물질 (silicon nano-crystal) 및 금속 산화물 나노결정을 갖는 물질 중 어느 하나로 형성될 수 있다. 전하 저장층을 둘러싸여 형성된 블락킹 산화막은 전하 저장층과 게이트를 절연하는 것으로, 산화 실리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄 지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 또한, 플래시 메모리 특성을 향상시 키기 위해 여러 층으로 형성될 수도 있다. 게이트는 블락킹 산화막 상에 형성되며, n형 폴리실리콘, p형 폴리실리콘 또는 금속 중 어느 하나로 형성될 수 있다. 해당 금속은 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈(Ta), 텅스텐(W), 은(Ag), 주석(TiN), 질화탄탈럼(TaN) 또는 이들의 임의 의 조합 중 어느 하나로 이루어질 수 있다. 층간 절연막은 각 시냅스 셀(cell)들의 게이트를 분리하는 것으로, 산화 실리콘(silicon oxide), 질 화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 한편, 플래시 메모리는 2차원 평면의(planar) NAND 혹은 2차원 평면의(planar) NOR 구조를 나타낼 수도 있다. 도 9를 참조하면, 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성할 수 있는 실제 제작된 플래시 메모리 시냅스 셀의 게이트 영역의 투과전자현미경(TEM) 이미지를 확인할 수 있다. 이때, 채널 , 터널링 산화막, 전하 저장층, 블락킹 산화막 및 게이트가 순차적으로 위치하는 것 을 확인할 수 있다. 도 10은 도 9에 도시된 바와 같은 실제 제작된 플래시 메모리 시냅스 셀의 전기적 측정의 결과 그래프를 나타낸 다. 플래시 메모리 시냅스 셀의 게이트로 펄스 형태의 전압 신호를 입력 받아, 전하 저장층에 저장 된 전하의 양을 조절할 수 있으며, 이는 시냅스 소자의 웨이트(weight)를 의미한다. 예를 들어, 웨이트 (weight)가 크면 더 큰 전류 신호를 출력한다. 해당 웨이트(weight)는 게이트에 펄스 형태의 전압 신호를 인가하는 강화(potentiation) 또는 억압(depression) 과정을 통해 변화될 수 있다. 도 10을 참조하면, 시냅스소자의 전기전도도(conductance)가 강화(potentiation) 및 억압(depression) 펄스에 의해 변화하는, 전형적인 시냅스 소자의 특성을 보이는 것을 확인할 수 있다. 이 때, 도 10의 실험을 위한 강화(potentiation) 펄스로는 진폭 -11V와 시간 100ms를 가지는 펄스가, 억압(depression) 펄스로는 진폭 11V와 시간 10us를 가지는 펄스가 사용되었다. 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템을 구성하는 시냅스 셀 어레이는 플래시 메 모리가 아닌 저항변화메모리(resistive switching RAM, RRAM), 상변화메모리(phase change RAM, PCRAM), 자기 메모리(magnetic RAM, MRAM), 강유전체메모리(ferroelectric RAM), 전해질(electrolyte) 기반 메모리 등 다양 한 메모리를 기반으로 한 시냅스를 포함할 수 있다."}
{"patent_id": "10-2022-0016942", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2022-0016942", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 3차원 뉴로모픽 시스템의 사시도를 도시한 것이다. 도 2는 뉴로모픽 시스템을 구성하는 뉴럴 네트워크를 도시한 것이다. 도 3은 기존 2차원 뉴로모픽 시스템과 본 발명의 일 실시예에 따라 제안하는 PUC 구조 기반의 3차원 뉴로모픽 시스템을 비교하여 도시한 것이다. 도 4는 본 발명의 일 실시예에 따른 PUC 구조 기반의 3차원 뉴로모픽 시스템에서 하단부 및 상단부를 구성하는 요소를 설명하기 위해 도시한 것이다. 도 5 내지 도 7은 본 발명의 일 실시예에 따른 단일 트랜지스터 뉴런을 상세히 설명하기 위해 도시한 것이다. 도 8 내지 도 10은 본 발명의 일 실시예에 따른 플래시 메모리 시냅스 셀을 상세히 설명하기 위해 도시한 것이다."}
