TimeQuest Timing Analyzer report for Terminal_Remoto
Thu Jan 23 16:27:48 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50mhz'
 12. Slow Model Setup: 'clk_ps2'
 13. Slow Model Hold: 'clk_50mhz'
 14. Slow Model Hold: 'clk_ps2'
 15. Slow Model Minimum Pulse Width: 'clk_50mhz'
 16. Slow Model Minimum Pulse Width: 'clk_ps2'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk_50mhz'
 27. Fast Model Setup: 'clk_ps2'
 28. Fast Model Hold: 'clk_50mhz'
 29. Fast Model Hold: 'clk_ps2'
 30. Fast Model Minimum Pulse Width: 'clk_50mhz'
 31. Fast Model Minimum Pulse Width: 'clk_ps2'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Terminal_Remoto                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50mhz } ;
; clk_ps2    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_ps2 }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 158.86 MHz ; 158.86 MHz      ; clk_50mhz  ;      ;
; 374.95 MHz ; 374.95 MHz      ; clk_ps2    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -5.295 ; -250.251      ;
; clk_ps2   ; -1.667 ; -15.625       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.445 ; 0.000         ;
; clk_ps2   ; 0.445 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.631 ; -88.393           ;
; clk_ps2   ; -1.469 ; -17.355           ;
+-----------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50mhz'                                                                                                     ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.295 ; buffer_uart[4]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.333      ;
; -5.293 ; buffer_uart[4]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.331      ;
; -5.291 ; buffer_uart[4]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.329      ;
; -5.291 ; buffer_uart[4]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.329      ;
; -5.283 ; buffer_uart[0]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.321      ;
; -5.281 ; buffer_uart[0]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.319      ;
; -5.279 ; buffer_uart[0]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.317      ;
; -5.279 ; buffer_uart[0]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.317      ;
; -5.189 ; buffer_uart[3]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.232      ;
; -5.187 ; buffer_uart[3]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.230      ;
; -5.185 ; buffer_uart[3]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.228      ;
; -5.185 ; buffer_uart[3]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 6.228      ;
; -5.184 ; buffer_uart[2]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.222      ;
; -5.182 ; buffer_uart[2]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.220      ;
; -5.180 ; buffer_uart[2]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.218      ;
; -5.180 ; buffer_uart[2]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.218      ;
; -5.142 ; buffer_uart[1]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.180      ;
; -5.140 ; buffer_uart[1]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.178      ;
; -5.138 ; buffer_uart[1]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.176      ;
; -5.138 ; buffer_uart[1]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.176      ;
; -5.063 ; buffer_uart[5]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.101      ;
; -5.061 ; buffer_uart[5]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.099      ;
; -5.059 ; buffer_uart[5]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.097      ;
; -5.059 ; buffer_uart[5]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 6.097      ;
; -4.799 ; buffer_uart[6]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.842      ;
; -4.797 ; buffer_uart[6]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.840      ;
; -4.795 ; buffer_uart[6]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.838      ;
; -4.795 ; buffer_uart[6]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.838      ;
; -4.774 ; buffer_uart[7]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 5.812      ;
; -4.772 ; buffer_uart[7]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 5.810      ;
; -4.770 ; buffer_uart[7]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 5.808      ;
; -4.770 ; buffer_uart[7]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 5.808      ;
; -4.757 ; count[9]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.757 ; count[9]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.757 ; count[9]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.757 ; count[9]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.757 ; count[9]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.757 ; count[9]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.791      ;
; -4.658 ; count[9]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.687      ;
; -4.658 ; count[9]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.687      ;
; -4.627 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.670      ;
; -4.625 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.668      ;
; -4.623 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.666      ;
; -4.623 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.005      ; 5.666      ;
; -4.560 ; count[6]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.560 ; count[6]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.560 ; count[6]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.560 ; count[6]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.560 ; count[6]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.560 ; count[6]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.596      ;
; -4.549 ; count[7]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.549 ; count[7]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.549 ; count[7]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.549 ; count[7]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.549 ; count[7]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.549 ; count[7]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.585      ;
; -4.495 ; count[13]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.495 ; count[13]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.495 ; count[13]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.495 ; count[13]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.495 ; count[13]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.495 ; count[13]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.529      ;
; -4.461 ; count[6]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.492      ;
; -4.461 ; count[6]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.492      ;
; -4.450 ; count[7]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.481      ;
; -4.450 ; count[7]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 5.481      ;
; -4.396 ; count[13]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.425      ;
; -4.396 ; count[13]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.425      ;
; -4.353 ; count[12]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.353 ; count[12]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.353 ; count[12]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.353 ; count[12]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.353 ; count[12]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.353 ; count[12]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.387      ;
; -4.254 ; count[12]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.283      ;
; -4.254 ; count[12]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.283      ;
; -4.196 ; count[11]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.196 ; count[11]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.196 ; count[11]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.196 ; count[11]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.196 ; count[11]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.196 ; count[11]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.230      ;
; -4.185 ; count[8]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.185 ; count[8]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.185 ; count[8]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.185 ; count[8]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.185 ; count[8]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.185 ; count[8]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.004     ; 5.219      ;
; -4.156 ; buffer_uart[2]          ; display_b[4]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.181      ;
; -4.156 ; buffer_uart[2]          ; display_b[5]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.181      ;
; -4.155 ; buffer_uart[2]          ; display_b[0]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.180      ;
; -4.154 ; buffer_uart[2]          ; display_b[1]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.179      ;
; -4.154 ; buffer_uart[2]          ; display_b[2]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.179      ;
; -4.150 ; buffer_uart[2]          ; display_b[6]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.175      ;
; -4.146 ; buffer_uart[2]          ; display_b[3]~reg0        ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.013     ; 5.171      ;
; -4.097 ; count[11]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.126      ;
; -4.097 ; count[11]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.126      ;
; -4.086 ; count[8]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.115      ;
; -4.086 ; count[8]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 5.115      ;
; -4.064 ; count[5]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.002     ; 5.100      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_ps2'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.667 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.692      ;
; -1.667 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.692      ;
; -1.667 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.692      ;
; -1.667 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.692      ;
; -1.429 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.454      ;
; -1.429 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.454      ;
; -1.429 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.454      ;
; -1.429 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.454      ;
; -1.404 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.442      ;
; -1.404 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.442      ;
; -1.404 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.442      ;
; -1.404 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.442      ;
; -1.323 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.361      ;
; -1.256 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.281      ;
; -1.256 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.281      ;
; -1.256 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.281      ;
; -1.256 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.281      ;
; -1.176 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.201      ;
; -1.174 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.199      ;
; -1.174 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.199      ;
; -1.173 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 2.198      ;
; -1.166 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.204      ;
; -1.166 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.204      ;
; -1.166 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.204      ;
; -1.166 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.204      ;
; -1.116 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.154      ;
; -0.993 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.031      ;
; -0.993 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.031      ;
; -0.993 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.031      ;
; -0.993 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 2.031      ;
; -0.913 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.951      ;
; -0.844 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.882      ;
; -0.844 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.882      ;
; -0.844 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.882      ;
; -0.844 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.882      ;
; -0.749 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.787      ;
; -0.510 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.548      ;
; -0.509 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.547      ;
; -0.500 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.538      ;
; -0.499 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.537      ;
; -0.466 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.504      ;
; -0.464 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.502      ;
; -0.453 ; data_receiver:PS2_FPGA|reg[7]   ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.491      ;
; -0.445 ; data_receiver:PS2_FPGA|reg[4]   ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.013     ; 1.470      ;
; -0.378 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.416      ;
; -0.277 ; data_receiver:PS2_FPGA|reg[2]   ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.315      ;
; -0.263 ; data_receiver:PS2_FPGA|reg[6]   ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.301      ;
; -0.259 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.297      ;
; -0.109 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.147      ;
; -0.083 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.121      ;
; -0.081 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.119      ;
; -0.044 ; data_receiver:PS2_FPGA|reg[5]   ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.082      ;
; 0.106  ; data_receiver:PS2_FPGA|reg[1]   ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.932      ;
; 0.115  ; data_receiver:PS2_FPGA|reg[3]   ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.923      ;
; 0.307  ; data_receiver:PS2_FPGA|ready    ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.731      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50mhz'                                                                                                          ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; flag                       ; flag                       ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; current_state.wait_break   ; current_state.wait_break   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; current_state.wait_make    ; current_state.wait_make    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; current_state.sending      ; current_state.sending      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:FPGA_RS232|index[0]   ; uart:FPGA_RS232|index[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:FPGA_RS232|index[1]   ; uart:FPGA_RS232|index[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:FPGA_RS232|index[2]   ; uart:FPGA_RS232|index[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; start_sending              ; start_sending              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:FPGA_RS232|index[3]   ; uart:FPGA_RS232|index[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:FPGA_RS232|serial_out ; uart:FPGA_RS232|serial_out ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; uart:FPGA_RS232|prscl[12]  ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.911      ;
; 0.968 ; flag                       ; current_state.wait_break   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.254      ;
; 0.974 ; count[8]                   ; count[8]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; uart:FPGA_RS232|prscl[1]   ; uart:FPGA_RS232|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count[1]                   ; count[1]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count[3]                   ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count[5]                   ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count[6]                   ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count[7]                   ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; current_state.wait_break   ; flag                       ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.264      ;
; 0.981 ; uart:FPGA_RS232|prscl[3]   ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; uart:FPGA_RS232|prscl[6]   ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; count[9]                   ; count[9]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.268      ;
; 0.985 ; current_state.sending      ; current_state.wait_make    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; uart:FPGA_RS232|prscl[0]   ; uart:FPGA_RS232|prscl[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.273      ;
; 0.991 ; uart:FPGA_RS232|prscl[8]   ; uart:FPGA_RS232|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.277      ;
; 0.993 ; count[12]                  ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.279      ;
; 0.995 ; count[10]                  ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.281      ;
; 0.997 ; uart:FPGA_RS232|prscl[10]  ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.283      ;
; 0.997 ; count[15]                  ; count[15]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.283      ;
; 1.015 ; buffer_uart[6]             ; uart:FPGA_RS232|data[5]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; uart:FPGA_RS232|prscl[2]   ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uart:FPGA_RS232|prscl[4]   ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uart:FPGA_RS232|prscl[5]   ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; count[2]                   ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.304      ;
; 1.020 ; count[16]                  ; count[16]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; count[0]                   ; count[0]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.307      ;
; 1.024 ; count[4]                   ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; count[11]                  ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; count[13]                  ; count[13]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; uart:FPGA_RS232|prscl[7]   ; uart:FPGA_RS232|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.314      ;
; 1.031 ; count[14]                  ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.317      ;
; 1.034 ; uart:FPGA_RS232|prscl[9]   ; uart:FPGA_RS232|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.320      ;
; 1.035 ; uart:FPGA_RS232|prscl[11]  ; uart:FPGA_RS232|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.321      ;
; 1.245 ; current_state.sending      ; start_sending              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.535      ;
; 1.355 ; uart:FPGA_RS232|index[3]   ; uart:FPGA_RS232|serial_out ; clk_50mhz    ; clk_50mhz   ; 0.000        ; -0.001     ; 1.640      ;
; 1.361 ; current_state.sending      ; count[0]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[1]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.361 ; current_state.sending      ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.004      ; 1.651      ;
; 1.406 ; count[8]                   ; count[9]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.692      ;
; 1.408 ; uart:FPGA_RS232|prscl[1]   ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; count[1]                   ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; count[3]                   ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count[5]                   ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count[6]                   ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.695      ;
; 1.413 ; uart:FPGA_RS232|prscl[3]   ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.699      ;
; 1.414 ; count[9]                   ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.700      ;
; 1.419 ; uart:FPGA_RS232|prscl[0]   ; uart:FPGA_RS232|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.705      ;
; 1.423 ; uart:FPGA_RS232|prscl[8]   ; uart:FPGA_RS232|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.709      ;
; 1.425 ; count[12]                  ; count[13]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.711      ;
; 1.427 ; count[10]                  ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.713      ;
; 1.429 ; uart:FPGA_RS232|prscl[10]  ; uart:FPGA_RS232|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.715      ;
; 1.435 ; buffer_uart[3]             ; uart:FPGA_RS232|data[7]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.721      ;
; 1.436 ; buffer_uart[3]             ; uart:FPGA_RS232|data[5]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.722      ;
; 1.449 ; uart:FPGA_RS232|prscl[2]   ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; uart:FPGA_RS232|prscl[5]   ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; uart:FPGA_RS232|prscl[4]   ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.735      ;
; 1.451 ; count[0]                   ; count[1]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.737      ;
; 1.451 ; count[2]                   ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.737      ;
; 1.457 ; count[4]                   ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.743      ;
; 1.459 ; count[11]                  ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.745      ;
; 1.460 ; count[13]                  ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.746      ;
; 1.461 ; uart:FPGA_RS232|prscl[7]   ; uart:FPGA_RS232|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.747      ;
; 1.464 ; count[14]                  ; count[15]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.750      ;
; 1.467 ; uart:FPGA_RS232|prscl[9]   ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.753      ;
; 1.468 ; uart:FPGA_RS232|prscl[11]  ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.754      ;
; 1.486 ; count[8]                   ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.772      ;
; 1.488 ; uart:FPGA_RS232|prscl[1]   ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; count[1]                   ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; count[3]                   ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count[5]                   ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.775      ;
; 1.493 ; uart:FPGA_RS232|prscl[3]   ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.779      ;
; 1.494 ; count[9]                   ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.780      ;
; 1.499 ; uart:FPGA_RS232|prscl[0]   ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.785      ;
; 1.503 ; uart:FPGA_RS232|prscl[8]   ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.789      ;
; 1.505 ; count[12]                  ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.791      ;
; 1.507 ; count[7]                   ; count[8]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.002      ; 1.795      ;
; 1.507 ; count[10]                  ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.793      ;
; 1.509 ; uart:FPGA_RS232|prscl[10]  ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.795      ;
; 1.514 ; uart:FPGA_RS232|prscl[6]   ; uart:FPGA_RS232|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.800      ;
; 1.529 ; uart:FPGA_RS232|prscl[2]   ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; uart:FPGA_RS232|prscl[4]   ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.815      ;
; 1.530 ; count[15]                  ; count[16]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.816      ;
; 1.531 ; count[0]                   ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.817      ;
; 1.531 ; count[2]                   ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 1.817      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_ps2'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; data_receiver:PS2_FPGA|ready    ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.637 ; data_receiver:PS2_FPGA|reg[3]   ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.923      ;
; 0.646 ; data_receiver:PS2_FPGA|reg[1]   ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.932      ;
; 0.796 ; data_receiver:PS2_FPGA|reg[5]   ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.082      ;
; 0.833 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.119      ;
; 0.835 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.121      ;
; 0.861 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.147      ;
; 1.011 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; data_receiver:PS2_FPGA|reg[6]   ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.301      ;
; 1.029 ; data_receiver:PS2_FPGA|reg[2]   ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.315      ;
; 1.130 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.416      ;
; 1.157 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.443      ;
; 1.157 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.443      ;
; 1.157 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.443      ;
; 1.159 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.445      ;
; 1.159 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.445      ;
; 1.197 ; data_receiver:PS2_FPGA|reg[4]   ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 1.470      ;
; 1.205 ; data_receiver:PS2_FPGA|reg[7]   ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.491      ;
; 1.216 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.502      ;
; 1.218 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.504      ;
; 1.251 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.537      ;
; 1.252 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.538      ;
; 1.261 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.547      ;
; 1.262 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.548      ;
; 1.450 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.736      ;
; 1.450 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.736      ;
; 1.450 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.736      ;
; 1.452 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.738      ;
; 1.538 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.824      ;
; 1.538 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.824      ;
; 1.538 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.824      ;
; 1.540 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.826      ;
; 1.540 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.826      ;
; 1.544 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 1.817      ;
; 1.545 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 1.818      ;
; 1.545 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 1.818      ;
; 1.547 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 1.820      ;
; 1.650 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.936      ;
; 1.650 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.936      ;
; 1.650 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.936      ;
; 1.652 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.938      ;
; 1.652 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 1.938      ;
; 1.837 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.110      ;
; 1.838 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.111      ;
; 1.838 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.111      ;
; 1.840 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.113      ;
; 1.859 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.132      ;
; 1.859 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.132      ;
; 1.859 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.132      ;
; 1.859 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.132      ;
; 2.037 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.310      ;
; 2.038 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.311      ;
; 2.038 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.311      ;
; 2.040 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.013     ; 2.313      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50mhz'                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[10]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[10]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[11]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[11]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[12]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[12]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[13]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[13]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[14]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[14]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[15]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[15]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[16]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[16]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; count[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; flag                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; flag                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; start_sending            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start_sending            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[4]  ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_ps2'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|ready    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|ready    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout                 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.855 ; 3.855 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -3.607 ; -3.607 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 8.687 ; 8.687 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 8.646 ; 8.646 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 8.623 ; 8.623 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 7.956 ; 7.956 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 7.968 ; 7.968 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 8.687 ; 8.687 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.534 ; 8.534 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 8.220 ; 8.220 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 8.586 ; 8.586 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.547 ; 8.547 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.586 ; 8.586 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 8.562 ; 8.562 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.196 ; 8.196 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.175 ; 8.175 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 8.191 ; 8.191 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 8.509 ; 8.509 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 8.055 ; 8.055 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.449 ; 8.449 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 7.956 ; 7.956 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 8.646 ; 8.646 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 8.623 ; 8.623 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 7.956 ; 7.956 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 7.968 ; 7.968 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 8.687 ; 8.687 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.534 ; 8.534 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 8.220 ; 8.220 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 8.175 ; 8.175 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.547 ; 8.547 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.586 ; 8.586 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 8.562 ; 8.562 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.196 ; 8.196 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.175 ; 8.175 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 8.191 ; 8.191 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 8.509 ; 8.509 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 8.055 ; 8.055 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 8.055 ; 8.055 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.449 ; 8.449 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50mhz ; -1.394 ; -53.327       ;
; clk_ps2   ; -0.124 ; -0.580        ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50mhz ; 0.215 ; 0.000         ;
; clk_ps2   ; 0.215 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50mhz ; -1.380 ; -72.380           ;
; clk_ps2   ; -1.222 ; -14.222           ;
+-----------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50mhz'                                                                                                     ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.394 ; buffer_uart[4]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.426      ;
; -1.392 ; buffer_uart[4]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.424      ;
; -1.390 ; buffer_uart[4]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.422      ;
; -1.390 ; buffer_uart[4]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.422      ;
; -1.370 ; buffer_uart[0]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.402      ;
; -1.368 ; buffer_uart[0]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.400      ;
; -1.366 ; buffer_uart[0]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.398      ;
; -1.366 ; buffer_uart[0]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.398      ;
; -1.321 ; buffer_uart[2]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.353      ;
; -1.319 ; buffer_uart[2]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.351      ;
; -1.317 ; buffer_uart[2]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.349      ;
; -1.317 ; buffer_uart[2]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.349      ;
; -1.312 ; buffer_uart[1]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.344      ;
; -1.310 ; buffer_uart[1]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.342      ;
; -1.308 ; buffer_uart[1]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; buffer_uart[1]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.340      ;
; -1.280 ; count[9]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.280 ; count[9]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.280 ; count[9]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.280 ; count[9]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.280 ; count[9]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.280 ; count[9]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.309      ;
; -1.273 ; count[6]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.273 ; count[6]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.273 ; count[6]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.273 ; count[6]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.273 ; count[6]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.273 ; count[6]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.304      ;
; -1.268 ; buffer_uart[3]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.306      ;
; -1.266 ; buffer_uart[3]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.304      ;
; -1.264 ; buffer_uart[3]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.302      ;
; -1.264 ; buffer_uart[3]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.302      ;
; -1.247 ; buffer_uart[5]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.279      ;
; -1.245 ; buffer_uart[5]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.277      ;
; -1.243 ; buffer_uart[5]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.275      ;
; -1.243 ; buffer_uart[5]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.275      ;
; -1.233 ; count[7]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.233 ; count[7]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.233 ; count[7]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.233 ; count[7]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.233 ; count[7]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.233 ; count[7]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.264      ;
; -1.223 ; count[9]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.246      ;
; -1.223 ; count[9]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.246      ;
; -1.216 ; count[13]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[13]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[13]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[13]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[13]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[13]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.245      ;
; -1.216 ; count[6]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.241      ;
; -1.216 ; count[6]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.241      ;
; -1.192 ; buffer_uart[7]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.224      ;
; -1.190 ; buffer_uart[7]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.222      ;
; -1.188 ; buffer_uart[7]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; buffer_uart[7]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.000      ; 2.220      ;
; -1.176 ; count[7]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.201      ;
; -1.176 ; count[7]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.201      ;
; -1.159 ; count[13]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.182      ;
; -1.159 ; count[13]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.182      ;
; -1.143 ; buffer_uart[6]          ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.181      ;
; -1.141 ; buffer_uart[6]          ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.179      ;
; -1.139 ; buffer_uart[6]          ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.177      ;
; -1.139 ; buffer_uart[6]          ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.177      ;
; -1.135 ; count[12]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; count[12]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; count[12]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; count[12]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; count[12]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; count[12]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.164      ;
; -1.116 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[3] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.154      ;
; -1.114 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[1] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.152      ;
; -1.112 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[0] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.150      ;
; -1.112 ; uart:FPGA_RS232|data[5] ; uart:FPGA_RS232|index[2] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; 0.006      ; 2.150      ;
; -1.081 ; count[11]               ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.081 ; count[11]               ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.081 ; count[11]               ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.081 ; count[11]               ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.081 ; count[11]               ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.081 ; count[11]               ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.110      ;
; -1.078 ; count[12]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.101      ;
; -1.078 ; count[12]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.101      ;
; -1.075 ; count[8]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.075 ; count[8]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.075 ; count[8]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.075 ; count[8]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.075 ; count[8]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.075 ; count[8]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.003     ; 2.104      ;
; -1.058 ; count[5]                ; buffer_uart[2]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.058 ; count[5]                ; buffer_uart[0]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.058 ; count[5]                ; buffer_uart[1]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.058 ; count[5]                ; buffer_uart[5]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.058 ; count[5]                ; buffer_uart[4]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.058 ; count[5]                ; buffer_uart[7]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.001     ; 2.089      ;
; -1.024 ; count[11]               ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.047      ;
; -1.024 ; count[11]               ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.047      ;
; -1.018 ; count[8]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.041      ;
; -1.018 ; count[8]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.009     ; 2.041      ;
; -1.001 ; count[5]                ; buffer_uart[3]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.026      ;
; -1.001 ; count[5]                ; buffer_uart[6]           ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.007     ; 2.026      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_ps2'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.124 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.147      ;
; -0.124 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.147      ;
; -0.124 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.147      ;
; -0.124 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.147      ;
; -0.025 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.048      ;
; -0.025 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.048      ;
; -0.025 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.048      ;
; -0.025 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 1.048      ;
; -0.021 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 1.053      ;
; 0.032  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.991      ;
; 0.032  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.991      ;
; 0.032  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.991      ;
; 0.032  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.991      ;
; 0.078  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.954      ;
; 0.083  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.940      ;
; 0.083  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.940      ;
; 0.083  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.940      ;
; 0.083  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.940      ;
; 0.111  ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.921      ;
; 0.135  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.897      ;
; 0.135  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.897      ;
; 0.186  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.846      ;
; 0.186  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.846      ;
; 0.186  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.846      ;
; 0.186  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.846      ;
; 0.197  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.835      ;
; 0.271  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.761      ;
; 0.329  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.703      ;
; 0.417  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.615      ;
; 0.419  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.613      ;
; 0.420  ; data_receiver:PS2_FPGA|reg[4]   ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 1.000        ; -0.009     ; 0.603      ;
; 0.421  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.611      ;
; 0.423  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.609      ;
; 0.429  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.603      ;
; 0.432  ; data_receiver:PS2_FPGA|reg[7]   ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.600      ;
; 0.433  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.599      ;
; 0.458  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.574      ;
; 0.473  ; data_receiver:PS2_FPGA|reg[6]   ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.559      ;
; 0.492  ; data_receiver:PS2_FPGA|reg[2]   ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.540      ;
; 0.501  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.531      ;
; 0.544  ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.488      ;
; 0.546  ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.486      ;
; 0.548  ; data_receiver:PS2_FPGA|reg[5]   ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.484      ;
; 0.555  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.477      ;
; 0.628  ; data_receiver:PS2_FPGA|reg[1]   ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.404      ;
; 0.633  ; data_receiver:PS2_FPGA|reg[3]   ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.399      ;
; 0.665  ; data_receiver:PS2_FPGA|ready    ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50mhz'                                                                                                             ;
+-------+-------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; flag                          ; flag                       ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; current_state.wait_break      ; current_state.wait_break   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; current_state.wait_make       ; current_state.wait_make    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; current_state.sending         ; current_state.sending      ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:FPGA_RS232|index[0]      ; uart:FPGA_RS232|index[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:FPGA_RS232|index[1]      ; uart:FPGA_RS232|index[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:FPGA_RS232|index[2]      ; uart:FPGA_RS232|index[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; start_sending                 ; start_sending              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:FPGA_RS232|index[3]      ; uart:FPGA_RS232|index[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:FPGA_RS232|serial_out    ; uart:FPGA_RS232|serial_out ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; uart:FPGA_RS232|prscl[12]     ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.319 ; data_receiver:PS2_FPGA|ready  ; alt_ready[0]               ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.033      ; 0.504      ;
; 0.356 ; flag                          ; current_state.wait_break   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; count[8]                      ; count[8]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count[5]                      ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count[6]                      ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count[7]                      ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; count[1]                      ; count[1]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; count[3]                      ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; count[9]                      ; count[9]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; uart:FPGA_RS232|prscl[1]      ; uart:FPGA_RS232|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; uart:FPGA_RS232|prscl[3]      ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; uart:FPGA_RS232|prscl[6]      ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; current_state.sending         ; current_state.wait_make    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; current_state.wait_break      ; flag                       ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; uart:FPGA_RS232|prscl[0]      ; uart:FPGA_RS232|prscl[0]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; uart:FPGA_RS232|prscl[8]      ; uart:FPGA_RS232|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; uart:FPGA_RS232|prscl[2]      ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:FPGA_RS232|prscl[10]     ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; uart:FPGA_RS232|prscl[4]      ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart:FPGA_RS232|prscl[5]      ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count[12]                     ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; count[10]                     ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count[15]                     ; count[15]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count[16]                     ; count[16]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; count[0]                      ; count[0]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; count[2]                      ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; count[4]                      ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; uart:FPGA_RS232|prscl[7]      ; uart:FPGA_RS232|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; count[13]                     ; count[13]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; count[11]                     ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; buffer_uart[6]                ; uart:FPGA_RS232|data[5]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; uart:FPGA_RS232|prscl[9]      ; uart:FPGA_RS232|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; count[14]                     ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; uart:FPGA_RS232|prscl[11]     ; uart:FPGA_RS232|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.535      ;
; 0.467 ; current_state.sending         ; start_sending              ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.005      ; 0.624      ;
; 0.498 ; count[8]                      ; count[9]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count[5]                      ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count[6]                      ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; count[9]                      ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; count[1]                      ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; count[3]                      ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; uart:FPGA_RS232|prscl[1]      ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; uart:FPGA_RS232|prscl[3]      ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; uart:FPGA_RS232|index[3]      ; uart:FPGA_RS232|serial_out ; clk_50mhz    ; clk_50mhz   ; 0.000        ; -0.001     ; 0.653      ;
; 0.502 ; data_receiver:PS2_FPGA|reg[0] ; buffer_uart[0]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.046      ; 0.700      ;
; 0.506 ; uart:FPGA_RS232|prscl[0]      ; uart:FPGA_RS232|prscl[1]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; uart:FPGA_RS232|prscl[8]      ; uart:FPGA_RS232|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; uart:FPGA_RS232|prscl[10]     ; uart:FPGA_RS232|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; count[12]                     ; count[13]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; uart:FPGA_RS232|prscl[2]      ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; uart:FPGA_RS232|prscl[5]      ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; uart:FPGA_RS232|prscl[4]      ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; count[10]                     ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; count[0]                      ; count[1]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; count[2]                      ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; count[4]                      ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; uart:FPGA_RS232|prscl[7]      ; uart:FPGA_RS232|prscl[8]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; count[11]                     ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; count[13]                     ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; uart:FPGA_RS232|prscl[9]      ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; count[14]                     ; count[15]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; uart:FPGA_RS232|prscl[11]     ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; data_receiver:PS2_FPGA|reg[2] ; buffer_uart[2]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.046      ; 0.721      ;
; 0.530 ; data_receiver:PS2_FPGA|reg[7] ; buffer_uart[7]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.037      ; 0.719      ;
; 0.533 ; count[8]                      ; count[10]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; count[5]                      ; count[7]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; count[9]                      ; count[11]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; count[1]                      ; count[3]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; count[3]                      ; count[5]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; data_receiver:PS2_FPGA|reg[5] ; buffer_uart[5]             ; clk_ps2      ; clk_50mhz   ; 0.000        ; 0.037      ; 0.724      ;
; 0.536 ; uart:FPGA_RS232|prscl[1]      ; uart:FPGA_RS232|prscl[3]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; uart:FPGA_RS232|prscl[3]      ; uart:FPGA_RS232|prscl[5]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.688      ;
; 0.541 ; uart:FPGA_RS232|prscl[0]      ; uart:FPGA_RS232|prscl[2]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; uart:FPGA_RS232|prscl[8]      ; uart:FPGA_RS232|prscl[10]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; count[7]                      ; count[8]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.002      ; 0.698      ;
; 0.544 ; uart:FPGA_RS232|prscl[10]     ; uart:FPGA_RS232|prscl[12]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; count[12]                     ; count[14]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; uart:FPGA_RS232|prscl[2]      ; uart:FPGA_RS232|prscl[4]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; uart:FPGA_RS232|prscl[4]      ; uart:FPGA_RS232|prscl[6]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; count[10]                     ; count[12]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; count[0]                      ; count[2]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; count[2]                      ; count[4]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; count[4]                      ; count[6]                   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; buffer_uart[3]                ; uart:FPGA_RS232|data[7]    ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; uart:FPGA_RS232|prscl[7]      ; uart:FPGA_RS232|prscl[9]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; count[11]                     ; count[13]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; count[13]                     ; count[15]                  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; uart:FPGA_RS232|prscl[6]      ; uart:FPGA_RS232|prscl[7]   ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; uart:FPGA_RS232|prscl[9]      ; uart:FPGA_RS232|prscl[11]  ; clk_50mhz    ; clk_50mhz   ; 0.000        ; 0.000      ; 0.709      ;
+-------+-------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_ps2'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_receiver:PS2_FPGA|ready    ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; data_receiver:PS2_FPGA|reg[3]   ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.399      ;
; 0.252 ; data_receiver:PS2_FPGA|reg[1]   ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.404      ;
; 0.325 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.477      ;
; 0.332 ; data_receiver:PS2_FPGA|reg[5]   ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.488      ;
; 0.379 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.531      ;
; 0.388 ; data_receiver:PS2_FPGA|reg[2]   ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.540      ;
; 0.407 ; data_receiver:PS2_FPGA|reg[6]   ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.559      ;
; 0.422 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.574      ;
; 0.436 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.591      ;
; 0.447 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; data_receiver:PS2_FPGA|reg[7]   ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.603      ;
; 0.457 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[1] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|count[0] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; data_receiver:PS2_FPGA|reg[4]   ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.603      ;
; 0.461 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[2] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.613      ;
; 0.463 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|count[3] ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.615      ;
; 0.568 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.726      ;
; 0.577 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.720      ;
; 0.578 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.721      ;
; 0.580 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.723      ;
; 0.580 ; data_receiver:PS2_FPGA|count[2] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.723      ;
; 0.657 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|ready    ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[7]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[4]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[6]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[5]   ; clk_ps2      ; clk_ps2     ; 0.000        ; 0.000      ; 0.812      ;
; 0.709 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.852      ;
; 0.710 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.853      ;
; 0.712 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.855      ;
; 0.712 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.855      ;
; 0.712 ; data_receiver:PS2_FPGA|count[0] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.855      ;
; 0.713 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.856      ;
; 0.715 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.858      ;
; 0.715 ; data_receiver:PS2_FPGA|count[1] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.858      ;
; 0.798 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[3]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.941      ;
; 0.799 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[2]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.942      ;
; 0.801 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[0]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.944      ;
; 0.801 ; data_receiver:PS2_FPGA|count[3] ; data_receiver:PS2_FPGA|reg[1]   ; clk_ps2      ; clk_ps2     ; 0.000        ; -0.009     ; 0.944      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50mhz'                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; alt_ready[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; buffer_uart[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; buffer_uart[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; count[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; count[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.sending    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_break ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; current_state.wait_make  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_a[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[3]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[4]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[5]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; display_b[6]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; flag                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; flag                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; start_sending            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; start_sending            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50mhz ; Fall       ; uart:FPGA_RS232|data[4]  ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_ps2'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk_ps2 ; Rise       ; clk_ps2                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|ready    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|ready    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_ps2 ; Fall       ; data_receiver:PS2_FPGA|reg[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|ready|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; PS2_FPGA|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; PS2_FPGA|reg[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_ps2 ; Rise       ; clk_ps2|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_ps2 ; Rise       ; clk_ps2|combout                 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 2.142 ; 2.142 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -2.022 ; -2.022 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.420 ; 4.420 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.420 ; 4.420 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.400 ; 4.400 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.162 ; 4.162 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.165 ; 4.165 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.418 ; 4.418 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.331 ; 4.331 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.230 ; 4.230 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.368 ; 4.368 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.345 ; 4.345 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.368 ; 4.368 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.352 ; 4.352 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.208 ; 4.208 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.196 ; 4.196 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.206 ; 4.206 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.260 ; 4.260 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.262 ; 4.262 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.376 ; 4.376 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.162 ; 4.162 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.420 ; 4.420 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.400 ; 4.400 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.162 ; 4.162 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.165 ; 4.165 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.418 ; 4.418 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.331 ; 4.331 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.230 ; 4.230 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.196 ; 4.196 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.345 ; 4.345 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.368 ; 4.368 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.352 ; 4.352 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.208 ; 4.208 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.196 ; 4.196 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.206 ; 4.206 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 4.260 ; 4.260 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.260 ; 4.260 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.262 ; 4.262 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.376 ; 4.376 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.295   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_50mhz       ; -5.295   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk_ps2         ; -1.667   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -265.876 ; 0.0   ; 0.0      ; 0.0     ; -105.748            ;
;  clk_50mhz       ; -250.251 ; 0.000 ; N/A      ; N/A     ; -88.393             ;
;  clk_ps2         ; -15.625  ; 0.000 ; N/A      ; N/A     ; -17.355             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial_in ; clk_ps2    ; 3.855 ; 3.855 ; Fall       ; clk_ps2         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial_in ; clk_ps2    ; -2.022 ; -2.022 ; Fall       ; clk_ps2         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 8.687 ; 8.687 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 8.646 ; 8.646 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 8.623 ; 8.623 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 7.956 ; 7.956 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 7.968 ; 7.968 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 8.687 ; 8.687 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 8.534 ; 8.534 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 8.220 ; 8.220 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 8.586 ; 8.586 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 8.547 ; 8.547 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 8.586 ; 8.586 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 8.562 ; 8.562 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 8.196 ; 8.196 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 8.175 ; 8.175 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 8.191 ; 8.191 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 8.509 ; 8.509 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 8.106 ; 8.106 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 8.055 ; 8.055 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 8.449 ; 8.449 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; display_a[*]  ; clk_50mhz  ; 4.162 ; 4.162 ; Fall       ; clk_50mhz       ;
;  display_a[0] ; clk_50mhz  ; 4.420 ; 4.420 ; Fall       ; clk_50mhz       ;
;  display_a[1] ; clk_50mhz  ; 4.400 ; 4.400 ; Fall       ; clk_50mhz       ;
;  display_a[2] ; clk_50mhz  ; 4.162 ; 4.162 ; Fall       ; clk_50mhz       ;
;  display_a[3] ; clk_50mhz  ; 4.165 ; 4.165 ; Fall       ; clk_50mhz       ;
;  display_a[4] ; clk_50mhz  ; 4.418 ; 4.418 ; Fall       ; clk_50mhz       ;
;  display_a[5] ; clk_50mhz  ; 4.331 ; 4.331 ; Fall       ; clk_50mhz       ;
;  display_a[6] ; clk_50mhz  ; 4.230 ; 4.230 ; Fall       ; clk_50mhz       ;
; display_b[*]  ; clk_50mhz  ; 4.196 ; 4.196 ; Fall       ; clk_50mhz       ;
;  display_b[0] ; clk_50mhz  ; 4.345 ; 4.345 ; Fall       ; clk_50mhz       ;
;  display_b[1] ; clk_50mhz  ; 4.368 ; 4.368 ; Fall       ; clk_50mhz       ;
;  display_b[2] ; clk_50mhz  ; 4.352 ; 4.352 ; Fall       ; clk_50mhz       ;
;  display_b[3] ; clk_50mhz  ; 4.208 ; 4.208 ; Fall       ; clk_50mhz       ;
;  display_b[4] ; clk_50mhz  ; 4.196 ; 4.196 ; Fall       ; clk_50mhz       ;
;  display_b[5] ; clk_50mhz  ; 4.206 ; 4.206 ; Fall       ; clk_50mhz       ;
;  display_b[6] ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; ledg[*]       ; clk_50mhz  ; 4.260 ; 4.260 ; Fall       ; clk_50mhz       ;
;  ledg[0]      ; clk_50mhz  ; 4.260 ; 4.260 ; Fall       ; clk_50mhz       ;
;  ledg[1]      ; clk_50mhz  ; 4.262 ; 4.262 ; Fall       ; clk_50mhz       ;
;  ledg[2]      ; clk_50mhz  ; 4.309 ; 4.309 ; Fall       ; clk_50mhz       ;
; serial_out    ; clk_50mhz  ; 4.376 ; 4.376 ; Fall       ; clk_50mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 4711     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 140      ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50mhz  ; clk_50mhz ; 0        ; 0        ; 0        ; 4711     ;
; clk_ps2    ; clk_50mhz ; 0        ; 0        ; 0        ; 140      ;
; clk_ps2    ; clk_ps2   ; 0        ; 0        ; 0        ; 95       ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan 23 16:27:47 2020
Info: Command: quartus_sta Terminal_Remoto -c Terminal_Remoto
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Terminal_Remoto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50mhz clk_50mhz
    Info (332105): create_clock -period 1.000 -name clk_ps2 clk_ps2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.295      -250.251 clk_50mhz 
    Info (332119):    -1.667       -15.625 clk_ps2 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk_50mhz 
    Info (332119):     0.445         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -88.393 clk_50mhz 
    Info (332119):    -1.469       -17.355 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.394       -53.327 clk_50mhz 
    Info (332119):    -0.124        -0.580 clk_ps2 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_50mhz 
    Info (332119):     0.215         0.000 clk_ps2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -72.380 clk_50mhz 
    Info (332119):    -1.222       -14.222 clk_ps2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Thu Jan 23 16:27:48 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


