Classic Timing Analyzer report for drawTile
Wed Nov 19 14:45:09 2008
Quartus II Version 7.1 Build 178 06/25/2007 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clock'
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer INI Usage
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                         ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.422 ns                         ; Enable                       ; Q.IDLE     ; --         ; Clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.724 ns                         ; nBitRegister:AddressReg|Q[6] ; Address[7] ; Clock      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.722 ns                        ; Yin[0]                       ; Y[1]       ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.580 ns                        ; Resetn                       ; Q.INC_X    ; --         ; Clock    ; 0            ;
; Clock Setup: 'Clock'         ; N/A   ; None          ; 377.50 MHz ( period = 2.649 ns ) ; nBitRegister:XOffsetReg|Q[3] ; Q.IDLE     ; Clock      ; Clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                              ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock'                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 377.50 MHz ( period = 2.649 ns )                    ; nBitRegister:XOffsetReg|Q[3] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; 379.94 MHz ( period = 2.632 ns )                    ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; 388.65 MHz ( period = 2.573 ns )                    ; nBitRegister:XOffsetReg|Q[2] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.361 ns                ;
; N/A                                     ; 389.26 MHz ( period = 2.569 ns )                    ; nBitRegister:AddressReg|Q[2] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 390.47 MHz ( period = 2.561 ns )                    ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 2.347 ns                ;
; N/A                                     ; 391.85 MHz ( period = 2.552 ns )                    ; Q.INC_X                      ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 2.340 ns                ;
; N/A                                     ; 392.77 MHz ( period = 2.546 ns )                    ; nBitRegister:XOffsetReg|Q[0] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 395.41 MHz ( period = 2.529 ns )                    ; nBitRegister:AddressReg|Q[3] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.315 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Q.000                        ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 401.61 MHz ( period = 2.490 ns )                    ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 2.276 ns                ;
; N/A                                     ; 403.06 MHz ( period = 2.481 ns )                    ; Q.INC_X                      ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; 414.94 MHz ( period = 2.410 ns )                    ; Q.INC_X                      ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 2.198 ns                ;
; N/A                                     ; 419.46 MHz ( period = 2.384 ns )                    ; nBitRegister:AddressReg|Q[0] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.170 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.164 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[5] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.164 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 2.117 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[5] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[7] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.088 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.088 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 2.083 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 2.072 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 2.062 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.048 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 2.046 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 2.039 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 2.036 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[3] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 2.032 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 2.024 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[7] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 2.013 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[5] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 2.013 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 2.012 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 1.986 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:AddressReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.975 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.968 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 1.959 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.960 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[4] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.956 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[6] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.941 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[7] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.937 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.933 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.931 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[5] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.914 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:AddressReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.897 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.887 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:XOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.881 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[6] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 1.874 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.870 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.864 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.799 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.793 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[6] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.794 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.765 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.762 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[6] ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.752 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:XOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.731 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.732 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.728 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.722 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.719 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 1.713 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.698 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.691 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.687 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[4] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.673 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.661 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.660 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.648 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.DRAW                       ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.647 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[5] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.631 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.000                        ; nBitRegister:XOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.622 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.621 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.620 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; nBitRegister:AddressReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.596 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:AddressReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.592 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.590 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.589 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.577 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.563 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.552 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.551 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.550 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.550 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.519 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.518 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:AddressReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.514 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.DRAW                       ; Q.IDLE                       ; Clock      ; Clock    ; None                        ; None                      ; 1.508 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.IDLE                       ; Q.DRAW                       ; Clock      ; Clock    ; None                        ; None                      ; 1.497 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.492 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[1] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.485 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.481 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.480 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.479 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.479 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[6] ; Q.INC_Y                      ; Clock      ; Clock    ; None                        ; None                      ; 1.469 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.461 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[2] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.456 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.451 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.448 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; Q.READ                       ; Clock      ; Clock    ; None                        ; None                      ; 1.441 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[3] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.442 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.421 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.418 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[1] ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.414 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.410 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.408 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.390 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[2] ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.385 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.380 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.377 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[3] ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.371 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; Q.READ                       ; Clock      ; Clock    ; None                        ; None                      ; 1.363 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.359 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.347 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[3] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.347 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[1] ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.343 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_Y                      ; nBitRegister:YOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.341 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.321 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[4] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.320 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.320 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[5] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.319 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.319 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[4] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.315 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[2] ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.314 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[4] ; nBitRegister:XOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.309 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[3] ; nBitRegister:AddressReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.300 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.288 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.276 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[3] ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.276 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[1] ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.272 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; nBitRegister:AddressReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.251 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[1] ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.250 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[4] ; nBitRegister:AddressReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[3] ; nBitRegister:XOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[2] ; nBitRegister:XOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[5] ; nBitRegister:XOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[0] ; nBitRegister:XOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.248 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.DRAW                       ; Q.INC_X                      ; Clock      ; Clock    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[4] ; nBitRegister:YOffsetReg|Q[5] ; Clock      ; Clock    ; None                        ; None                      ; 1.244 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[2] ; nBitRegister:YOffsetReg|Q[3] ; Clock      ; Clock    ; None                        ; None                      ; 1.243 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[1] ; nBitRegister:XOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.217 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:XOffsetReg|Q[6] ; nBitRegister:XOffsetReg|Q[7] ; Clock      ; Clock    ; None                        ; None                      ; 1.212 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[5] ; nBitRegister:AddressReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.207 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.READ                       ; Q.DRAW                       ; Clock      ; Clock    ; None                        ; None                      ; 1.205 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Q.INC_X                      ; nBitRegister:XOffsetReg|Q[1] ; Clock      ; Clock    ; None                        ; None                      ; 1.205 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[3] ; nBitRegister:YOffsetReg|Q[4] ; Clock      ; Clock    ; None                        ; None                      ; 1.205 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[5] ; nBitRegister:YOffsetReg|Q[6] ; Clock      ; Clock    ; None                        ; None                      ; 1.205 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[1] ; nBitRegister:YOffsetReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 1.201 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[0] ; nBitRegister:AddressReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 1.034 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:YOffsetReg|Q[0] ; nBitRegister:YOffsetReg|Q[0] ; Clock      ; Clock    ; None                        ; None                      ; 0.994 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; nBitRegister:AddressReg|Q[2] ; nBitRegister:AddressReg|Q[2] ; Clock      ; Clock    ; None                        ; None                      ; 0.865 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                              ;                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------+
; tsu                                                             ;
+-------+--------------+------------+--------+---------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To      ; To Clock ;
+-------+--------------+------------+--------+---------+----------+
; N/A   ; None         ; 5.422 ns   ; Enable ; Q.IDLE  ; Clock    ;
; N/A   ; None         ; 4.559 ns   ; Enable ; Q.DRAW  ; Clock    ;
; N/A   ; None         ; 4.012 ns   ; Resetn ; Q.IDLE  ; Clock    ;
; N/A   ; None         ; 4.011 ns   ; Resetn ; Q.000   ; Clock    ;
; N/A   ; None         ; 4.009 ns   ; Resetn ; Q.INC_Y ; Clock    ;
; N/A   ; None         ; 3.956 ns   ; Resetn ; Q.READ  ; Clock    ;
; N/A   ; None         ; 3.813 ns   ; Resetn ; Q.DRAW  ; Clock    ;
; N/A   ; None         ; 3.810 ns   ; Resetn ; Q.INC_X ; Clock    ;
+-------+--------------+------------+--------+---------+----------+


+--------------------------------------------------------------------------------------------+
; tco                                                                                        ;
+-------+--------------+------------+------------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                         ; To         ; From Clock ;
+-------+--------------+------------+------------------------------+------------+------------+
; N/A   ; None         ; 9.724 ns   ; nBitRegister:AddressReg|Q[6] ; Address[7] ; Clock      ;
; N/A   ; None         ; 9.618 ns   ; nBitRegister:AddressReg|Q[6] ; Address[8] ; Clock      ;
; N/A   ; None         ; 9.592 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[1]       ; Clock      ;
; N/A   ; None         ; 9.582 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[4]       ; Clock      ;
; N/A   ; None         ; 9.575 ns   ; nBitRegister:AddressReg|Q[6] ; Address[9] ; Clock      ;
; N/A   ; None         ; 9.535 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[4]       ; Clock      ;
; N/A   ; None         ; 9.464 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[4]       ; Clock      ;
; N/A   ; None         ; 9.412 ns   ; nBitRegister:XOffsetReg|Q[3] ; X[4]       ; Clock      ;
; N/A   ; None         ; 9.357 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[5]       ; Clock      ;
; N/A   ; None         ; 9.339 ns   ; nBitRegister:AddressReg|Q[6] ; Address[6] ; Clock      ;
; N/A   ; None         ; 9.330 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 9.310 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[5]       ; Clock      ;
; N/A   ; None         ; 9.282 ns   ; nBitRegister:YOffsetReg|Q[3] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 9.275 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[7]       ; Clock      ;
; N/A   ; None         ; 9.239 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[5]       ; Clock      ;
; N/A   ; None         ; 9.228 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[7]       ; Clock      ;
; N/A   ; None         ; 9.211 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 9.187 ns   ; nBitRegister:XOffsetReg|Q[3] ; X[5]       ; Clock      ;
; N/A   ; None         ; 9.184 ns   ; nBitRegister:YOffsetReg|Q[2] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 9.177 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[6]       ; Clock      ;
; N/A   ; None         ; 9.157 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[1]       ; Clock      ;
; N/A   ; None         ; 9.157 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[7]       ; Clock      ;
; N/A   ; None         ; 9.150 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 9.130 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[6]       ; Clock      ;
; N/A   ; None         ; 9.127 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[3]       ; Clock      ;
; N/A   ; None         ; 9.105 ns   ; nBitRegister:XOffsetReg|Q[3] ; X[7]       ; Clock      ;
; N/A   ; None         ; 9.102 ns   ; nBitRegister:YOffsetReg|Q[3] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 9.102 ns   ; nBitRegister:XOffsetReg|Q[4] ; X[5]       ; Clock      ;
; N/A   ; None         ; 9.080 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[3]       ; Clock      ;
; N/A   ; None         ; 9.071 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[2]       ; Clock      ;
; N/A   ; None         ; 9.059 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[6]       ; Clock      ;
; N/A   ; None         ; 9.045 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[1]       ; Clock      ;
; N/A   ; None         ; 9.041 ns   ; nBitRegister:YOffsetReg|Q[4] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 9.031 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 9.024 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[2]       ; Clock      ;
; N/A   ; None         ; 9.020 ns   ; nBitRegister:XOffsetReg|Q[4] ; X[7]       ; Clock      ;
; N/A   ; None         ; 9.012 ns   ; nBitRegister:XOffsetReg|Q[4] ; X[4]       ; Clock      ;
; N/A   ; None         ; 9.009 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[3]       ; Clock      ;
; N/A   ; None         ; 9.007 ns   ; nBitRegister:XOffsetReg|Q[3] ; X[6]       ; Clock      ;
; N/A   ; None         ; 9.004 ns   ; nBitRegister:YOffsetReg|Q[2] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 8.998 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[4]       ; Clock      ;
; N/A   ; None         ; 8.952 ns   ; nBitRegister:XOffsetReg|Q[5] ; X[7]       ; Clock      ;
; N/A   ; None         ; 8.950 ns   ; nBitRegister:YOffsetReg|Q[3] ; Y[4]       ; Clock      ;
; N/A   ; None         ; 8.922 ns   ; nBitRegister:XOffsetReg|Q[4] ; X[6]       ; Clock      ;
; N/A   ; None         ; 8.879 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[4]       ; Clock      ;
; N/A   ; None         ; 8.879 ns   ; nBitRegister:XOffsetReg|Q[6] ; X[7]       ; Clock      ;
; N/A   ; None         ; 8.861 ns   ; nBitRegister:YOffsetReg|Q[4] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 8.854 ns   ; nBitRegister:XOffsetReg|Q[5] ; X[6]       ; Clock      ;
; N/A   ; None         ; 8.852 ns   ; nBitRegister:YOffsetReg|Q[2] ; Y[4]       ; Clock      ;
; N/A   ; None         ; 8.815 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[2]       ; Clock      ;
; N/A   ; None         ; 8.749 ns   ; nBitRegister:YOffsetReg|Q[5] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 8.719 ns   ; nBitRegister:XOffsetReg|Q[5] ; X[5]       ; Clock      ;
; N/A   ; None         ; 8.696 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[2]       ; Clock      ;
; N/A   ; None         ; 8.683 ns   ; nBitRegister:XOffsetReg|Q[1] ; X[1]       ; Clock      ;
; N/A   ; None         ; 8.642 ns   ; nBitRegister:XOffsetReg|Q[3] ; X[3]       ; Clock      ;
; N/A   ; None         ; 8.638 ns   ; nBitRegister:XOffsetReg|Q[2] ; X[2]       ; Clock      ;
; N/A   ; None         ; 8.613 ns   ; nBitRegister:YOffsetReg|Q[5] ; Y[5]       ; Clock      ;
; N/A   ; None         ; 8.488 ns   ; nBitRegister:XOffsetReg|Q[7] ; X[7]       ; Clock      ;
; N/A   ; None         ; 8.466 ns   ; nBitRegister:XOffsetReg|Q[6] ; X[6]       ; Clock      ;
; N/A   ; None         ; 8.464 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[3]       ; Clock      ;
; N/A   ; None         ; 8.394 ns   ; nBitRegister:YOffsetReg|Q[4] ; Y[4]       ; Clock      ;
; N/A   ; None         ; 8.365 ns   ; nBitRegister:YOffsetReg|Q[6] ; Y[6]       ; Clock      ;
; N/A   ; None         ; 8.354 ns   ; nBitRegister:YOffsetReg|Q[2] ; Y[2]       ; Clock      ;
; N/A   ; None         ; 8.345 ns   ; nBitRegister:YOffsetReg|Q[1] ; Y[3]       ; Clock      ;
; N/A   ; None         ; 8.318 ns   ; nBitRegister:YOffsetReg|Q[2] ; Y[3]       ; Clock      ;
; N/A   ; None         ; 8.292 ns   ; nBitRegister:XOffsetReg|Q[0] ; X[0]       ; Clock      ;
; N/A   ; None         ; 8.101 ns   ; nBitRegister:YOffsetReg|Q[3] ; Y[3]       ; Clock      ;
; N/A   ; None         ; 7.903 ns   ; nBitRegister:YOffsetReg|Q[0] ; Y[0]       ; Clock      ;
; N/A   ; None         ; 7.889 ns   ; nBitRegister:AddressReg|Q[0] ; Address[0] ; Clock      ;
; N/A   ; None         ; 7.544 ns   ; nBitRegister:AddressReg|Q[5] ; Address[5] ; Clock      ;
; N/A   ; None         ; 7.392 ns   ; nBitRegister:AddressReg|Q[3] ; Address[3] ; Clock      ;
; N/A   ; None         ; 7.387 ns   ; nBitRegister:AddressReg|Q[1] ; Address[1] ; Clock      ;
; N/A   ; None         ; 7.247 ns   ; Q.IDLE                       ; Done       ; Clock      ;
; N/A   ; None         ; 7.214 ns   ; Q.DRAW                       ; VGA_Draw   ; Clock      ;
; N/A   ; None         ; 7.208 ns   ; nBitRegister:AddressReg|Q[2] ; Address[2] ; Clock      ;
; N/A   ; None         ; 7.179 ns   ; nBitRegister:AddressReg|Q[4] ; Address[4] ; Clock      ;
+-------+--------------+------------+------------------------------+------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+------------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To         ;
+-------+-------------------+-----------------+------------+------------+
; N/A   ; None              ; 12.722 ns       ; Yin[0]     ; Y[1]       ;
; N/A   ; None              ; 12.506 ns       ; Yin[1]     ; Y[5]       ;
; N/A   ; None              ; 12.460 ns       ; Yin[0]     ; Y[5]       ;
; N/A   ; None              ; 12.453 ns       ; Yin[1]     ; Y[1]       ;
; N/A   ; None              ; 12.424 ns       ; Xin[0]     ; X[4]       ;
; N/A   ; None              ; 12.328 ns       ; Yin[3]     ; Y[5]       ;
; N/A   ; None              ; 12.326 ns       ; Yin[1]     ; Y[6]       ;
; N/A   ; None              ; 12.314 ns       ; Xin[2]     ; X[4]       ;
; N/A   ; None              ; 12.280 ns       ; Yin[0]     ; Y[6]       ;
; N/A   ; None              ; 12.208 ns       ; Yin[4]     ; Y[5]       ;
; N/A   ; None              ; 12.199 ns       ; Xin[0]     ; X[5]       ;
; N/A   ; None              ; 12.174 ns       ; Yin[1]     ; Y[4]       ;
; N/A   ; None              ; 12.148 ns       ; Yin[3]     ; Y[6]       ;
; N/A   ; None              ; 12.128 ns       ; Yin[0]     ; Y[4]       ;
; N/A   ; None              ; 12.117 ns       ; Xin[0]     ; X[7]       ;
; N/A   ; None              ; 12.105 ns       ; Xin[1]     ; X[4]       ;
; N/A   ; None              ; 12.089 ns       ; Xin[2]     ; X[5]       ;
; N/A   ; None              ; 12.028 ns       ; Yin[4]     ; Y[6]       ;
; N/A   ; None              ; 12.019 ns       ; Xin[0]     ; X[6]       ;
; N/A   ; None              ; 12.007 ns       ; Xin[2]     ; X[7]       ;
; N/A   ; None              ; 11.996 ns       ; Yin[3]     ; Y[4]       ;
; N/A   ; None              ; 11.991 ns       ; Yin[1]     ; Y[2]       ;
; N/A   ; None              ; 11.976 ns       ; Yin[5]     ; Y[6]       ;
; N/A   ; None              ; 11.969 ns       ; Xin[0]     ; X[3]       ;
; N/A   ; None              ; 11.945 ns       ; Yin[0]     ; Y[2]       ;
; N/A   ; None              ; 11.913 ns       ; Xin[0]     ; X[2]       ;
; N/A   ; None              ; 11.909 ns       ; Xin[2]     ; X[6]       ;
; N/A   ; None              ; 11.887 ns       ; Xin[0]     ; X[1]       ;
; N/A   ; None              ; 11.880 ns       ; Xin[1]     ; X[5]       ;
; N/A   ; None              ; 11.859 ns       ; Xin[2]     ; X[3]       ;
; N/A   ; None              ; 11.850 ns       ; Xin[3]     ; X[4]       ;
; N/A   ; None              ; 11.841 ns       ; Yin[5]     ; Y[5]       ;
; N/A   ; None              ; 11.827 ns       ; Yin[2]     ; Y[5]       ;
; N/A   ; None              ; 11.798 ns       ; Xin[1]     ; X[7]       ;
; N/A   ; None              ; 11.711 ns       ; Xin[4]     ; X[5]       ;
; N/A   ; None              ; 11.700 ns       ; Xin[1]     ; X[6]       ;
; N/A   ; None              ; 11.680 ns       ; Xin[5]     ; X[7]       ;
; N/A   ; None              ; 11.650 ns       ; Xin[1]     ; X[3]       ;
; N/A   ; None              ; 11.647 ns       ; Yin[2]     ; Y[6]       ;
; N/A   ; None              ; 11.640 ns       ; Yin[1]     ; Y[3]       ;
; N/A   ; None              ; 11.629 ns       ; Xin[4]     ; X[7]       ;
; N/A   ; None              ; 11.625 ns       ; Xin[3]     ; X[5]       ;
; N/A   ; None              ; 11.624 ns       ; Xin[4]     ; X[4]       ;
; N/A   ; None              ; 11.594 ns       ; Yin[0]     ; Y[3]       ;
; N/A   ; None              ; 11.594 ns       ; Xin[1]     ; X[2]       ;
; N/A   ; None              ; 11.582 ns       ; Xin[5]     ; X[6]       ;
; N/A   ; None              ; 11.564 ns       ; Yin[4]     ; Y[4]       ;
; N/A   ; None              ; 11.543 ns       ; Xin[3]     ; X[7]       ;
; N/A   ; None              ; 11.531 ns       ; Xin[4]     ; X[6]       ;
; N/A   ; None              ; 11.495 ns       ; Yin[2]     ; Y[4]       ;
; N/A   ; None              ; 11.491 ns       ; Xin[2]     ; X[2]       ;
; N/A   ; None              ; 11.446 ns       ; Xin[5]     ; X[5]       ;
; N/A   ; None              ; 11.445 ns       ; Xin[3]     ; X[6]       ;
; N/A   ; None              ; 11.323 ns       ; Xin[6]     ; X[7]       ;
; N/A   ; None              ; 11.252 ns       ; Xin[1]     ; X[1]       ;
; N/A   ; None              ; 11.239 ns       ; Yin[6]     ; Y[6]       ;
; N/A   ; None              ; 11.146 ns       ; Yin[3]     ; Y[3]       ;
; N/A   ; None              ; 11.138 ns       ; Xin[0]     ; X[0]       ;
; N/A   ; None              ; 11.079 ns       ; Xin[3]     ; X[3]       ;
; N/A   ; None              ; 11.037 ns       ; Yin[0]     ; Y[0]       ;
; N/A   ; None              ; 11.014 ns       ; Xin[7]     ; X[7]       ;
; N/A   ; None              ; 11.000 ns       ; Yin[2]     ; Y[2]       ;
; N/A   ; None              ; 10.961 ns       ; Yin[2]     ; Y[3]       ;
; N/A   ; None              ; 10.913 ns       ; Xin[6]     ; X[6]       ;
; N/A   ; None              ; 9.935 ns        ; TileSel[0] ; Address[7] ;
; N/A   ; None              ; 9.829 ns        ; TileSel[0] ; Address[8] ;
; N/A   ; None              ; 9.786 ns        ; TileSel[0] ; Address[9] ;
; N/A   ; None              ; 9.734 ns        ; TileSel[1] ; Address[8] ;
; N/A   ; None              ; 9.691 ns        ; TileSel[1] ; Address[9] ;
; N/A   ; None              ; 9.546 ns        ; TileSel[0] ; Address[6] ;
; N/A   ; None              ; 9.525 ns        ; TileSel[1] ; Address[7] ;
; N/A   ; None              ; 9.226 ns        ; TileSel[2] ; Address[9] ;
; N/A   ; None              ; 8.954 ns        ; TileSel[2] ; Address[8] ;
; N/A   ; None              ; 8.925 ns        ; TileSel[3] ; Address[9] ;
; N/A   ; None              ; 8.895 ns        ; DataIn[7]  ; Color[7]   ;
; N/A   ; None              ; 8.854 ns        ; DataIn[1]  ; Color[1]   ;
; N/A   ; None              ; 8.818 ns        ; DataIn[0]  ; Color[0]   ;
; N/A   ; None              ; 8.812 ns        ; DataIn[8]  ; Color[8]   ;
; N/A   ; None              ; 8.810 ns        ; DataIn[2]  ; Color[2]   ;
; N/A   ; None              ; 8.741 ns        ; DataIn[4]  ; Color[4]   ;
; N/A   ; None              ; 8.650 ns        ; DataIn[5]  ; Color[5]   ;
; N/A   ; None              ; 8.251 ns        ; DataIn[6]  ; Color[6]   ;
; N/A   ; None              ; 7.964 ns        ; DataIn[3]  ; Color[3]   ;
+-------+-------------------+-----------------+------------+------------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+-----------+--------+---------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To      ; To Clock ;
+---------------+-------------+-----------+--------+---------+----------+
; N/A           ; None        ; -3.580 ns ; Resetn ; Q.INC_X ; Clock    ;
; N/A           ; None        ; -3.583 ns ; Resetn ; Q.DRAW  ; Clock    ;
; N/A           ; None        ; -3.726 ns ; Resetn ; Q.READ  ; Clock    ;
; N/A           ; None        ; -3.779 ns ; Resetn ; Q.INC_Y ; Clock    ;
; N/A           ; None        ; -3.781 ns ; Resetn ; Q.000   ; Clock    ;
; N/A           ; None        ; -3.782 ns ; Resetn ; Q.IDLE  ; Clock    ;
; N/A           ; None        ; -4.329 ns ; Enable ; Q.DRAW  ; Clock    ;
; N/A           ; None        ; -5.192 ns ; Enable ; Q.IDLE  ; Clock    ;
+---------------+-------------+-----------+--------+---------+----------+


+-------------------------------------------------------------------------------------------------+
; Timing Analyzer INI Usage                                                                       ;
+----------------------+--------------------------------------------------------------------------+
; Option               ; Usage                                                                    ;
+----------------------+--------------------------------------------------------------------------+
; Initialization file: ; C:\Documents and Settings\robin162/quartus.ini                           ;
; dev_password         ; bd7be08e3faf96f21f7f12099b27ecfb8b18023351152004322560156215233350005516 ;
+----------------------+--------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.1 Build 178 06/25/2007 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 19 14:45:06 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off drawTile -c drawTile --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock" is an undefined clock
Info: Clock "Clock" has Internal fmax of 377.5 MHz between source register "nBitRegister:XOffsetReg|Q[3]" and destination register "Q.IDLE" (period= 2.649 ns)
    Info: + Longest register to register delay is 2.437 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y15_N13; Fanout = 5; REG Node = 'nBitRegister:XOffsetReg|Q[3]'
        Info: 2: + IC(0.726 ns) + CELL(0.275 ns) = 1.001 ns; Loc. = LCCOMB_X18_Y15_N24; Fanout = 3; COMB Node = 'Equal1~113'
        Info: 3: + IC(0.276 ns) + CELL(0.271 ns) = 1.548 ns; Loc. = LCCOMB_X18_Y15_N2; Fanout = 1; COMB Node = 'Equal1~115'
        Info: 4: + IC(0.247 ns) + CELL(0.150 ns) = 1.945 ns; Loc. = LCCOMB_X18_Y15_N6; Fanout = 1; COMB Node = 'D.IDLE'
        Info: 5: + IC(0.258 ns) + CELL(0.150 ns) = 2.353 ns; Loc. = LCCOMB_X18_Y15_N22; Fanout = 1; COMB Node = 'Q~75'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 2.437 ns; Loc. = LCFF_X18_Y15_N23; Fanout = 5; REG Node = 'Q.IDLE'
        Info: Total cell delay = 0.930 ns ( 38.16 % )
        Info: Total interconnect delay = 1.507 ns ( 61.84 % )
    Info: - Smallest clock skew is 0.002 ns
        Info: + Shortest clock path from clock "Clock" to destination register is 2.676 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(1.022 ns) + CELL(0.537 ns) = 2.676 ns; Loc. = LCFF_X18_Y15_N23; Fanout = 5; REG Node = 'Q.IDLE'
            Info: Total cell delay = 1.536 ns ( 57.40 % )
            Info: Total interconnect delay = 1.140 ns ( 42.60 % )
        Info: - Longest clock path from clock "Clock" to source register is 2.674 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(1.020 ns) + CELL(0.537 ns) = 2.674 ns; Loc. = LCFF_X17_Y15_N13; Fanout = 5; REG Node = 'nBitRegister:XOffsetReg|Q[3]'
            Info: Total cell delay = 1.536 ns ( 57.44 % )
            Info: Total interconnect delay = 1.138 ns ( 42.56 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "Q.IDLE" (data pin = "Enable", clock pin = "Clock") is 5.422 ns
    Info: + Longest pin to register delay is 8.134 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_Y11; Fanout = 2; PIN Node = 'Enable'
        Info: 2: + IC(5.529 ns) + CELL(0.420 ns) = 6.759 ns; Loc. = LCCOMB_X19_Y15_N26; Fanout = 1; COMB Node = 'Selector1~28'
        Info: 3: + IC(0.445 ns) + CELL(0.438 ns) = 7.642 ns; Loc. = LCCOMB_X18_Y15_N6; Fanout = 1; COMB Node = 'D.IDLE'
        Info: 4: + IC(0.258 ns) + CELL(0.150 ns) = 8.050 ns; Loc. = LCCOMB_X18_Y15_N22; Fanout = 1; COMB Node = 'Q~75'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 8.134 ns; Loc. = LCFF_X18_Y15_N23; Fanout = 5; REG Node = 'Q.IDLE'
        Info: Total cell delay = 1.902 ns ( 23.38 % )
        Info: Total interconnect delay = 6.232 ns ( 76.62 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "Clock" to destination register is 2.676 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(1.022 ns) + CELL(0.537 ns) = 2.676 ns; Loc. = LCFF_X18_Y15_N23; Fanout = 5; REG Node = 'Q.IDLE'
        Info: Total cell delay = 1.536 ns ( 57.40 % )
        Info: Total interconnect delay = 1.140 ns ( 42.60 % )
Info: tco from clock "Clock" to destination pin "Address[7]" through register "nBitRegister:AddressReg|Q[6]" is 9.724 ns
    Info: + Longest clock path from clock "Clock" to source register is 2.676 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(1.022 ns) + CELL(0.537 ns) = 2.676 ns; Loc. = LCFF_X18_Y15_N21; Fanout = 4; REG Node = 'nBitRegister:AddressReg|Q[6]'
        Info: Total cell delay = 1.536 ns ( 57.40 % )
        Info: Total interconnect delay = 1.140 ns ( 42.60 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.798 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y15_N21; Fanout = 4; REG Node = 'nBitRegister:AddressReg|Q[6]'
        Info: 2: + IC(2.580 ns) + CELL(0.393 ns) = 2.973 ns; Loc. = LCCOMB_X1_Y2_N8; Fanout = 2; COMB Node = 'memCount:AddressCounter|lpm_add_sub:lpm_add_sub_component|add_sub_mlh:auto_generated|result[6]~21'
        Info: 3: + IC(0.000 ns) + CELL(0.410 ns) = 3.383 ns; Loc. = LCCOMB_X1_Y2_N10; Fanout = 1; COMB Node = 'memCount:AddressCounter|lpm_add_sub:lpm_add_sub_component|add_sub_mlh:auto_generated|result[7]~22'
        Info: 4: + IC(0.597 ns) + CELL(2.818 ns) = 6.798 ns; Loc. = PIN_AE4; Fanout = 0; PIN Node = 'Address[7]'
        Info: Total cell delay = 3.621 ns ( 53.27 % )
        Info: Total interconnect delay = 3.177 ns ( 46.73 % )
Info: Longest tpd from source pin "Yin[0]" to destination pin "Y[1]" is 12.722 ns
    Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_E10; Fanout = 2; PIN Node = 'Yin[0]'
    Info: 2: + IC(5.605 ns) + CELL(0.393 ns) = 6.818 ns; Loc. = LCCOMB_X17_Y17_N0; Fanout = 2; COMB Node = 'addy:YoutAdder|lpm_add_sub:lpm_add_sub_component|add_sub_dig:auto_generated|op_1~92'
    Info: 3: + IC(0.000 ns) + CELL(0.410 ns) = 7.228 ns; Loc. = LCCOMB_X17_Y17_N2; Fanout = 1; COMB Node = 'addy:YoutAdder|lpm_add_sub:lpm_add_sub_component|add_sub_dig:auto_generated|op_1~93'
    Info: 4: + IC(2.716 ns) + CELL(2.778 ns) = 12.722 ns; Loc. = PIN_F10; Fanout = 0; PIN Node = 'Y[1]'
    Info: Total cell delay = 4.401 ns ( 34.59 % )
    Info: Total interconnect delay = 8.321 ns ( 65.41 % )
Info: th for register "Q.INC_X" (data pin = "Resetn", clock pin = "Clock") is -3.580 ns
    Info: + Longest clock path from clock "Clock" to destination register is 2.674 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(1.020 ns) + CELL(0.537 ns) = 2.674 ns; Loc. = LCFF_X17_Y15_N5; Fanout = 3; REG Node = 'Q.INC_X'
        Info: Total cell delay = 1.536 ns ( 57.44 % )
        Info: Total interconnect delay = 1.138 ns ( 42.56 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 6.520 ns
        Info: 1: + IC(0.000 ns) + CELL(0.860 ns) = 0.860 ns; Loc. = PIN_AE8; Fanout = 6; PIN Node = 'Resetn'
        Info: 2: + IC(5.305 ns) + CELL(0.271 ns) = 6.436 ns; Loc. = LCCOMB_X17_Y15_N4; Fanout = 1; COMB Node = 'Q~76'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 6.520 ns; Loc. = LCFF_X17_Y15_N5; Fanout = 3; REG Node = 'Q.INC_X'
        Info: Total cell delay = 1.215 ns ( 18.63 % )
        Info: Total interconnect delay = 5.305 ns ( 81.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Allocated 113 megabytes of memory during processing
    Info: Processing ended: Wed Nov 19 14:45:10 2008
    Info: Elapsed time: 00:00:04


