TimeQuest Timing Analyzer report for memoria
Sun Apr 14 22:26:51 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Minimum Pulse Width: 'KEY[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'KEY[0]'
 26. Fast Model Hold: 'KEY[0]'
 27. Fast Model Minimum Pulse Width: 'KEY[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoria                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.27 MHz ; 176.27 MHz      ; KEY[0]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -4.673 ; -322.027      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -183.222             ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.673 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 6.069      ;
; -4.673 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 6.069      ;
; -4.666 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.761      ;
; -4.666 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.761      ;
; -4.535 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.931      ;
; -4.535 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.931      ;
; -4.528 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.623      ;
; -4.528 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.623      ;
; -4.512 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][1]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.496      ;
; -4.512 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][1]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.496      ;
; -4.512 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][1]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.496      ;
; -4.512 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][1]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.496      ;
; -4.512 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][1]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.496      ;
; -4.502 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 6.112      ;
; -4.502 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 6.112      ;
; -4.495 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.804      ;
; -4.495 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.804      ;
; -4.433 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.829      ;
; -4.433 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.829      ;
; -4.426 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.521      ;
; -4.426 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.521      ;
; -4.374 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.984      ;
; -4.374 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.984      ;
; -4.367 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.676      ;
; -4.367 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.676      ;
; -4.319 ; Cache:cache|cache[0][0][13]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.301     ; 5.054      ;
; -4.319 ; Cache:cache|cache[0][0][13]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.301     ; 5.054      ;
; -4.303 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.287      ;
; -4.303 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.287      ;
; -4.303 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.287      ;
; -4.303 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.287      ;
; -4.303 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.287      ;
; -4.297 ; Cache:cache|cache[0][0][10]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.693      ;
; -4.297 ; Cache:cache|cache[0][0][10]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.360      ; 5.693      ;
; -4.292 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][4]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.276      ;
; -4.292 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][4]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.276      ;
; -4.292 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][4]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.276      ;
; -4.292 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][4]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.276      ;
; -4.292 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][4]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.276      ;
; -4.290 ; Cache:cache|cache[0][0][10]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.385      ;
; -4.290 ; Cache:cache|cache[0][0][10]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.059      ; 5.385      ;
; -4.287 ; Cache:cache|cache[0][0][13]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.323      ;
; -4.287 ; Cache:cache|cache[0][0][13]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.323      ;
; -4.285 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.571      ; 5.892      ;
; -4.258 ; Cache:cache|cache[1][1][11]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.868      ;
; -4.258 ; Cache:cache|cache[1][1][11]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.868      ;
; -4.251 ; Cache:cache|cache[1][1][11]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.560      ;
; -4.251 ; Cache:cache|cache[1][1][11]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.560      ;
; -4.245 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.638      ;
; -4.232 ; Cache:cache|cache[0][0][14]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.268      ;
; -4.232 ; Cache:cache|cache[0][0][14]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.268      ;
; -4.229 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.622      ;
; -4.216 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.609      ;
; -4.207 ; Cache:cache|cache[1][0][14]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.301      ; 5.544      ;
; -4.207 ; Cache:cache|cache[1][0][14]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.301      ; 5.544      ;
; -4.186 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][1][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.385      ; 5.607      ;
; -4.157 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.571      ; 5.764      ;
; -4.141 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.125      ;
; -4.141 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.125      ;
; -4.141 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.125      ;
; -4.141 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.125      ;
; -4.141 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.125      ;
; -4.139 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][3][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.359      ; 5.534      ;
; -4.130 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.385      ; 5.551      ;
; -4.128 ; Cache:cache|cache[1][1][10]                                                                               ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.738      ;
; -4.128 ; Cache:cache|cache[1][1][10]                                                                               ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.574      ; 5.738      ;
; -4.122 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.106      ;
; -4.122 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.106      ;
; -4.122 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.106      ;
; -4.122 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.106      ;
; -4.122 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][0]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 5.106      ;
; -4.121 ; Cache:cache|cache[1][1][10]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.430      ;
; -4.121 ; Cache:cache|cache[1][1][10]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.273      ; 5.430      ;
; -4.115 ; Cache:cache|indexCache[0]                                                                                 ; Cache:cache|cache[0][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.362      ; 5.513      ;
; -4.115 ; Cache:cache|indexCache[0]                                                                                 ; Cache:cache|cache[0][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.362      ; 5.513      ;
; -4.107 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.500      ;
; -4.091 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.484      ;
; -4.078 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.471      ;
; -4.074 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.571      ; 5.681      ;
; -4.058 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.571      ; 5.665      ;
; -4.048 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][1][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.385      ; 5.469      ;
; -4.041 ; Cache:cache|cache[1][1][11]                                                                               ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.571      ; 5.648      ;
; -4.015 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][1][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.599      ; 5.650      ;
; -4.005 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[1][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.398      ;
; -4.001 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][2][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.366      ; 5.403      ;
; -4.001 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][3][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.359      ; 5.396      ;
; -3.999 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][2][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.366      ; 5.401      ;
; -3.998 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][2][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.366      ; 5.400      ;
; -3.996 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][2][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.366      ; 5.398      ;
; -3.992 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.385      ; 5.413      ;
; -3.989 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[0][3][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.382      ;
; -3.980 ; Cache:cache|indexCache[0]                                                                                 ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.061      ; 5.077      ;
; -3.980 ; Cache:cache|indexCache[0]                                                                                 ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.061      ; 5.077      ;
; -3.976 ; Cache:cache|cache[0][0][11]                                                                               ; Cache:cache|cache[0][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.357      ; 5.369      ;
; -3.968 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][3][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.573      ; 5.577      ;
; -3.964 ; Cache:cache|cache[1][0][13]                                                                               ; Cache:cache|cache[1][0][14] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.000      ;
; -3.964 ; Cache:cache|cache[1][0][13]                                                                               ; Cache:cache|cache[1][0][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 5.000      ;
; -3.959 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 4.943      ;
; -3.959 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[1][1][13] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.599      ; 5.594      ;
; -3.959 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][2]  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.052     ; 4.943      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                                                             ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Cache:cache|indexCache[0]   ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|state[1]        ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|indexCache[1]   ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][0][14] ; Cache:cache|cache[1][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[1][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][1][14] ; Cache:cache|cache[0][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|state[0]        ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][0][15] ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][1][1]  ; Cache:cache|cache[0][1][1]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][3][14] ; Cache:cache|cache[0][3][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][3][13] ; Cache:cache|cache[0][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][3][14] ; Cache:cache|cache[1][3][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][3][13] ; Cache:cache|cache[1][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][2][13] ; Cache:cache|cache[0][2][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[0][2][14] ; Cache:cache|cache[0][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][2][14] ; Cache:cache|cache[1][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cache:cache|cache[1][2][13] ; Cache:cache|cache[1][2][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; Cache:cache|cache[1][0][14] ; Cache:cache|lru1[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.307      ; 1.096      ;
; 0.549 ; Cache:cache|state[0]        ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.815      ;
; 0.551 ; Cache:cache|cache[1][2][14] ; Cache:cache|lru2[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.817      ;
; 0.560 ; Cache:cache|cache[1][0][13] ; Cache:cache|lru1[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.307      ; 1.133      ;
; 0.715 ; Cache:cache|cache[1][3][13] ; Cache:cache|lru3[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 0.994      ;
; 0.732 ; Cache:cache|cache[1][1][12] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.210      ;
; 0.876 ; Cache:cache|hit             ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.361      ; 1.503      ;
; 0.891 ; Cache:cache|cache[0][0][12] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.155      ;
; 1.009 ; Cache:cache|cache[1][1][3]  ; Cache:cache|RAM[3]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 1.283      ;
; 1.044 ; Cache:cache|cache[0][0][13] ; Cache:cache|lru0[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.316      ;
; 1.055 ; Cache:cache|cache[0][0][14] ; Cache:cache|lru0[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.006      ; 1.327      ;
; 1.082 ; Cache:cache|cache[0][1][13] ; Cache:cache|cache[0][1][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.348      ;
; 1.100 ; Cache:cache|cache[1][1][6]  ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 1.374      ;
; 1.115 ; Cache:cache|RAM[4]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.408      ;
; 1.123 ; Cache:cache|hit             ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.361      ; 1.750      ;
; 1.124 ; Cache:cache|cache[1][1][4]  ; Cache:cache|RAM[4]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.382      ;
; 1.125 ; Cache:cache|cache[1][1][10] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.603      ;
; 1.139 ; Cache:cache|cache[1][3][14] ; Cache:cache|lru3[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 1.416      ;
; 1.166 ; Cache:cache|cache[1][1][12] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.644      ;
; 1.166 ; Cache:cache|cache[1][1][12] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.644      ;
; 1.176 ; Cache:cache|cache[0][1][6]  ; Cache:cache|q[6]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.455      ;
; 1.189 ; Cache:cache|cache[1][1][13] ; Cache:cache|cache[1][1][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.206 ; Cache:cache|cache[0][1][7]  ; Cache:cache|q[7]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 1.485      ;
; 1.230 ; Cache:cache|state[1]        ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.496      ;
; 1.255 ; Cache:cache|cache[1][1][11] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.733      ;
; 1.272 ; Cache:cache|RAM[11]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.166      ; 1.672      ;
; 1.280 ; Cache:cache|RAM[10]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.166      ; 1.680      ;
; 1.294 ; Cache:cache|cache[0][0][10] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.558      ;
; 1.296 ; Cache:cache|RAM[13]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.166      ; 1.696      ;
; 1.299 ; Cache:cache|cache[0][0][15] ; Cache:cache|d0                                                                                            ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.083     ; 1.482      ;
; 1.299 ; Cache:cache|cache[0][0][6]  ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 1.574      ;
; 1.302 ; Cache:cache|cache[1][0][15] ; Cache:cache|d1                                                                                            ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.073     ; 1.495      ;
; 1.321 ; Cache:cache|cache[0][1][4]  ; Cache:cache|q[4]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.035     ; 1.552      ;
; 1.325 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.605      ;
; 1.325 ; Cache:cache|cache[0][0][12] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.589      ;
; 1.325 ; Cache:cache|cache[0][0][12] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.589      ;
; 1.353 ; Cache:cache|RAM[12]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.166      ; 1.753      ;
; 1.371 ; Cache:cache|cache[1][1][9]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.849      ;
; 1.386 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.106      ; 1.758      ;
; 1.387 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.106      ; 1.759      ;
; 1.390 ; Cache:cache|RAM[1]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.683      ;
; 1.391 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[4]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.106      ; 1.763      ;
; 1.392 ; Cache:cache|RAM[5]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.685      ;
; 1.398 ; Cache:cache|RAM[0]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.691      ;
; 1.400 ; Cache:cache|RAM[6]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.693      ;
; 1.409 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.362      ; 2.037      ;
; 1.414 ; Cache:cache|RAM[3]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.707      ;
; 1.414 ; Cache:cache|RAM[2]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.707      ;
; 1.430 ; Cache:cache|cache[0][0][11] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.694      ;
; 1.452 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.301      ; 2.019      ;
; 1.464 ; Cache:cache|cache[1][1][14] ; Cache:cache|cache[1][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.730      ;
; 1.479 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.375      ; 2.120      ;
; 1.493 ; Cache:cache|RAM[7]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.059      ; 1.786      ;
; 1.496 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[1][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.387      ; 2.149      ;
; 1.499 ; Cache:cache|cache[1][1][8]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 1.977      ;
; 1.501 ; Cache:cache|RAM[9]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.166      ; 1.901      ;
; 1.504 ; Cache:cache|cache[1][1][15] ; Cache:cache|cache[1][1][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.770      ;
; 1.508 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][1][3]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.399      ; 2.173      ;
; 1.508 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][1][4]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.399      ; 2.173      ;
; 1.508 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][1][5]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.399      ; 2.173      ;
; 1.512 ; Cache:cache|cache[0][0][7]  ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 1.787      ;
; 1.523 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.362      ; 2.151      ;
; 1.532 ; Cache:cache|cache[0][0][9]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.796      ;
; 1.548 ; Cache:cache|cache[1][2][14] ; Cache:cache|cache[0][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.814      ;
; 1.559 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][7]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.821      ;
; 1.559 ; Cache:cache|state[1]        ; Cache:cache|cache[0][0][6]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 1.820      ;
; 1.559 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][5]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.821      ;
; 1.559 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][3]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.821      ;
; 1.559 ; Cache:cache|cache[1][1][10] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 2.037      ;
; 1.559 ; Cache:cache|cache[1][1][10] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.212      ; 2.037      ;
; 1.583 ; Cache:cache|cache[0][2][14] ; Cache:cache|cache[1][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.849      ;
; 1.594 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.375      ; 2.235      ;
; 1.599 ; Cache:cache|state[1]        ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 1.879      ;
; 1.602 ; Cache:cache|cache[1][0][7]  ; Cache:cache|q[7]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.011      ; 1.879      ;
; 1.606 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][4]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.884      ;
; 1.609 ; Cache:cache|indexCache[0]   ; Cache:cache|q[3]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.375      ; 2.250      ;
; 1.612 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[0][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.301      ; 2.179      ;
; 1.625 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.359      ; 2.250      ;
; 1.625 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[1][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.359      ; 2.250      ;
; 1.626 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][1][1]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.292      ; 2.184      ;
; 1.629 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][1]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 1.907      ;
; 1.641 ; Cache:cache|cache[1][1][7]  ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 1.915      ;
; 1.643 ; Cache:cache|cache[1][0][14] ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.301      ; 2.210      ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[10]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[10]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[11]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[11]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[12]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[12]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[13]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[13]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[3]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[3]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[4]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[4]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[5]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[5]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[6]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[6]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[7]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[7]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[9]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[9]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][9]                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 11.610 ; 11.610 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.082  ; 0.082  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.469  ; 0.469  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.295  ; 0.295  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.286  ; 1.286  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.556  ; 1.556  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.541  ; 1.541  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.144  ; 1.144  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.199  ; 1.199  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 7.197  ; 7.197  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 6.519  ; 6.519  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 11.610 ; 11.610 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 11.606 ; 11.606 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 11.232 ; 11.232 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 7.619  ; 7.619  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.016  ; 1.016  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.016  ; 1.016  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.009  ; 1.009  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.011  ; 1.011  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.648 ; -0.648 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.607 ; -0.607 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.588 ; -0.588 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.056 ; -0.056 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.062 ; -0.062 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.570 ; -0.570 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.612 ; -0.612 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -4.562 ; -4.562 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -4.622 ; -4.622 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -4.980 ; -4.980 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -5.060 ; -5.060 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 9.099  ; 9.099  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 8.468  ; 8.468  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 9.099  ; 9.099  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 8.149  ; 8.149  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.906  ; 7.906  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 8.700  ; 8.700  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.935  ; 7.935  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 14.282 ; 14.282 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 14.035 ; 14.035 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 14.155 ; 14.155 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 14.282 ; 14.282 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 13.845 ; 13.845 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 13.845 ; 13.845 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 13.898 ; 13.898 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 13.839 ; 13.839 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 13.960 ; 13.960 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 13.959 ; 13.959 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 13.963 ; 13.963 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 13.983 ; 13.983 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 13.946 ; 13.946 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 11.765 ; 11.765 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 11.765 ; 11.765 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 10.956 ; 10.956 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 9.624  ; 9.624  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.718  ; 9.718  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 9.042  ; 9.042  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.880  ; 8.880  ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 8.983  ; 8.983  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 11.041 ; 11.041 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 10.780 ; 10.780 ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 10.795 ; 10.795 ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 10.748 ; 10.748 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 10.763 ; 10.763 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 10.753 ; 10.753 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 11.041 ; 11.041 ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.408 ; 10.408 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 8.339  ; 8.339  ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 8.467  ; 8.467  ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 8.658  ; 8.658  ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 10.003 ; 10.003 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 9.598  ; 9.598  ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 10.200 ; 10.200 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 10.408 ; 10.408 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 8.849  ; 8.849  ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 8.738  ; 8.738  ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 9.028  ; 9.028  ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 8.872  ; 8.872  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 7.906  ; 7.906  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 8.323  ; 8.323  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 8.546  ; 8.546  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 8.004  ; 8.004  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.906  ; 7.906  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 8.563  ; 8.563  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.935  ; 7.935  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 13.243 ; 13.243 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 13.439 ; 13.439 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 13.556 ; 13.556 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 13.689 ; 13.689 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 13.251 ; 13.251 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 13.246 ; 13.246 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 13.302 ; 13.302 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 13.243 ; 13.243 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 12.756 ; 12.756 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 12.822 ; 12.822 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 12.756 ; 12.756 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 12.803 ; 12.803 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 12.778 ; 12.778 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 12.761 ; 12.761 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 12.792 ; 12.792 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 12.768 ; 12.768 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 8.607  ; 8.607  ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 11.483 ; 11.483 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 10.683 ; 10.683 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 9.348  ; 9.348  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.448  ; 9.448  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 8.768  ; 8.768  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.607  ; 8.607  ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 8.699  ; 8.699  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 8.895  ; 8.895  ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 8.927  ; 8.927  ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 8.939  ; 8.939  ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 8.895  ; 8.895  ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 8.909  ; 8.909  ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 8.897  ; 8.897  ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 9.209  ; 9.209  ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 9.098  ; 9.098  ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 8.339  ; 8.339  ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 8.339  ; 8.339  ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 8.467  ; 8.467  ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 8.658  ; 8.658  ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 10.003 ; 10.003 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 9.598  ; 9.598  ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 10.200 ; 10.200 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 10.408 ; 10.408 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 8.849  ; 8.849  ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 8.738  ; 8.738  ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 9.028  ; 9.028  ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 8.872  ; 8.872  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX0[0]     ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; SW[11]     ; HEX0[1]     ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; SW[11]     ; HEX0[2]     ;        ; 9.721  ; 9.721  ;        ;
; SW[11]     ; HEX0[3]     ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[11]     ; HEX0[4]     ; 9.256  ;        ;        ; 9.256  ;
; SW[11]     ; HEX0[5]     ; 10.186 ;        ;        ; 10.186 ;
; SW[11]     ; HEX0[6]     ; 10.858 ; 10.858 ; 10.858 ; 10.858 ;
; SW[12]     ; HEX0[0]     ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; SW[12]     ; HEX0[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; SW[12]     ; HEX0[2]     ; 9.524  ;        ;        ; 9.524  ;
; SW[12]     ; HEX0[3]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[12]     ; HEX0[4]     ;        ; 9.030  ; 9.030  ;        ;
; SW[12]     ; HEX0[5]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[12]     ; HEX0[6]     ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; SW[13]     ; HEX0[0]     ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; SW[13]     ; HEX0[1]     ; 13.182 ;        ;        ; 13.182 ;
; SW[13]     ; HEX0[2]     ; 13.683 ; 13.683 ; 13.683 ; 13.683 ;
; SW[13]     ; HEX0[3]     ; 13.750 ; 13.750 ; 13.750 ; 13.750 ;
; SW[13]     ; HEX0[4]     ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; SW[13]     ; HEX0[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[13]     ; HEX0[6]     ; 14.794 ; 14.794 ; 14.794 ; 14.794 ;
; SW[14]     ; HEX0[0]     ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; SW[14]     ; HEX0[1]     ; 13.445 ; 13.445 ; 13.445 ; 13.445 ;
; SW[14]     ; HEX0[2]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; SW[14]     ; HEX0[3]     ; 13.986 ; 13.986 ; 13.986 ; 13.986 ;
; SW[14]     ; HEX0[4]     ;        ; 13.453 ; 13.453 ;        ;
; SW[14]     ; HEX0[5]     ; 14.385 ; 14.385 ; 14.385 ; 14.385 ;
; SW[14]     ; HEX0[6]     ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; SW[15]     ; HEX1[0]     ; 11.401 ;        ;        ; 11.401 ;
; SW[15]     ; HEX1[3]     ; 11.192 ;        ;        ; 11.192 ;
; SW[15]     ; HEX1[4]     ; 11.212 ;        ;        ; 11.212 ;
; SW[15]     ; HEX1[5]     ; 11.191 ;        ;        ; 11.191 ;
; SW[17]     ; LEDR[17]    ; 9.865  ;        ;        ; 9.865  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX0[0]     ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; SW[11]     ; HEX0[1]     ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; SW[11]     ; HEX0[2]     ;        ; 9.721  ; 9.721  ;        ;
; SW[11]     ; HEX0[3]     ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[11]     ; HEX0[4]     ; 9.256  ;        ;        ; 9.256  ;
; SW[11]     ; HEX0[5]     ; 10.186 ;        ;        ; 10.186 ;
; SW[11]     ; HEX0[6]     ; 10.858 ; 10.858 ; 10.858 ; 10.858 ;
; SW[12]     ; HEX0[0]     ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; SW[12]     ; HEX0[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; SW[12]     ; HEX0[2]     ; 9.524  ;        ;        ; 9.524  ;
; SW[12]     ; HEX0[3]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[12]     ; HEX0[4]     ;        ; 9.030  ; 9.030  ;        ;
; SW[12]     ; HEX0[5]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[12]     ; HEX0[6]     ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; SW[13]     ; HEX0[0]     ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; SW[13]     ; HEX0[1]     ; 13.182 ;        ;        ; 13.182 ;
; SW[13]     ; HEX0[2]     ; 13.683 ; 13.683 ; 13.683 ; 13.683 ;
; SW[13]     ; HEX0[3]     ; 13.750 ; 13.750 ; 13.750 ; 13.750 ;
; SW[13]     ; HEX0[4]     ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; SW[13]     ; HEX0[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[13]     ; HEX0[6]     ; 14.794 ; 14.794 ; 14.794 ; 14.794 ;
; SW[14]     ; HEX0[0]     ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; SW[14]     ; HEX0[1]     ; 13.445 ; 13.445 ; 13.445 ; 13.445 ;
; SW[14]     ; HEX0[2]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; SW[14]     ; HEX0[3]     ; 13.986 ; 13.986 ; 13.986 ; 13.986 ;
; SW[14]     ; HEX0[4]     ;        ; 13.453 ; 13.453 ;        ;
; SW[14]     ; HEX0[5]     ; 14.385 ; 14.385 ; 14.385 ; 14.385 ;
; SW[14]     ; HEX0[6]     ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; SW[15]     ; HEX1[0]     ; 11.401 ;        ;        ; 11.401 ;
; SW[15]     ; HEX1[3]     ; 11.192 ;        ;        ; 11.192 ;
; SW[15]     ; HEX1[4]     ; 11.212 ;        ;        ; 11.212 ;
; SW[15]     ; HEX1[5]     ; 11.191 ;        ;        ; 11.191 ;
; SW[17]     ; LEDR[17]    ; 9.865  ;        ;        ; 9.865  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -2.116 ; -105.994      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -183.222             ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.116 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 3.078      ;
; -2.116 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 3.078      ;
; -2.116 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 3.078      ;
; -2.116 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 3.078      ;
; -2.116 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 3.078      ;
; -2.024 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.986      ;
; -2.024 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.986      ;
; -2.024 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.986      ;
; -2.024 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.986      ;
; -2.024 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.986      ;
; -2.019 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.981      ;
; -2.019 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.981      ;
; -2.019 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.981      ;
; -2.019 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.981      ;
; -2.019 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.981      ;
; -1.947 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.908      ;
; -1.947 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.908      ;
; -1.947 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.908      ;
; -1.947 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.908      ;
; -1.947 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.908      ;
; -1.941 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.903      ;
; -1.941 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.903      ;
; -1.941 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.903      ;
; -1.941 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.903      ;
; -1.941 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][0]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.070     ; 2.903      ;
; -1.846 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.807      ;
; -1.846 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.807      ;
; -1.846 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.807      ;
; -1.846 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.807      ;
; -1.846 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][2]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.807      ;
; -1.805 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.758      ;
; -1.805 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.758      ;
; -1.805 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.758      ;
; -1.805 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.758      ;
; -1.805 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.758      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.765 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.718      ;
; -1.754 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.754 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.754 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.754 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.754 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.687 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.648      ;
; -1.687 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.648      ;
; -1.687 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.648      ;
; -1.687 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.648      ;
; -1.687 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][4]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.648      ;
; -1.686 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.647      ;
; -1.686 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.647      ;
; -1.686 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.647      ;
; -1.686 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.647      ;
; -1.686 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][1]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.647      ;
; -1.639 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[0][0][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.592      ;
; -1.639 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[0][0][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.592      ;
; -1.639 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[0][0][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.592      ;
; -1.639 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[0][0][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.592      ;
; -1.639 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[0][0][6]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.592      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][7]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.599 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][3]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.592 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; Cache:cache|cache[1][1][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.545      ;
; -1.592 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; Cache:cache|cache[1][1][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.545      ;
; -1.592 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; Cache:cache|cache[1][1][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.545      ;
; -1.592 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; Cache:cache|cache[1][1][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.545      ;
; -1.592 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; Cache:cache|cache[1][1][5]                                                                               ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.079     ; 2.545      ;
; -1.559 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 2.771      ;
; -1.559 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[0][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 2.771      ;
; -1.529 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 2.741      ;
; -1.529 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[0][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 2.741      ;
; -1.497 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.031      ; 2.560      ;
; -1.497 ; Cache:cache|cache[0][0][8]                                                                                ; Cache:cache|cache[1][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.031      ; 2.560      ;
; -1.482 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.274      ; 2.788      ;
; -1.482 ; Cache:cache|cache[1][1][8]                                                                                ; Cache:cache|cache[0][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.274      ; 2.788      ;
; -1.467 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.031      ; 2.530      ;
; -1.467 ; Cache:cache|cache[0][0][9]                                                                                ; Cache:cache|cache[1][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.031      ; 2.530      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.458 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[0][0][14]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.274      ; 2.764      ;
; -1.458 ; Cache:cache|cache[1][1][9]                                                                                ; Cache:cache|cache[0][0][13]                                                                              ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.274      ; 2.764      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                             ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Cache:cache|indexCache[0]   ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|state[1]        ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|indexCache[1]   ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][0][14] ; Cache:cache|cache[1][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[1][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][1][14] ; Cache:cache|cache[0][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|state[0]        ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][0][15] ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][1][1]  ; Cache:cache|cache[0][1][1]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][3][14] ; Cache:cache|cache[0][3][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][3][13] ; Cache:cache|cache[0][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][3][14] ; Cache:cache|cache[1][3][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][3][13] ; Cache:cache|cache[1][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][2][13] ; Cache:cache|cache[0][2][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[0][2][14] ; Cache:cache|cache[0][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][2][14] ; Cache:cache|cache[1][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cache:cache|cache[1][2][13] ; Cache:cache|cache[1][2][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; Cache:cache|state[0]        ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; Cache:cache|cache[1][0][14] ; Cache:cache|lru1[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.153      ; 0.563      ;
; 0.265 ; Cache:cache|cache[1][0][13] ; Cache:cache|lru1[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.153      ; 0.570      ;
; 0.278 ; Cache:cache|cache[1][2][14] ; Cache:cache|lru2[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.430      ;
; 0.327 ; Cache:cache|cache[1][3][13] ; Cache:cache|lru3[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 0.486      ;
; 0.361 ; Cache:cache|cache[1][1][12] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.607      ;
; 0.385 ; Cache:cache|hit             ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.180      ; 0.717      ;
; 0.431 ; Cache:cache|cache[0][0][12] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.583      ;
; 0.448 ; Cache:cache|cache[1][1][3]  ; Cache:cache|RAM[3]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.615      ;
; 0.471 ; Cache:cache|cache[0][1][13] ; Cache:cache|cache[0][1][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.623      ;
; 0.473 ; Cache:cache|RAM[4]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.674      ;
; 0.482 ; Cache:cache|cache[1][1][6]  ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.649      ;
; 0.493 ; Cache:cache|cache[1][1][4]  ; Cache:cache|RAM[4]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.007      ; 0.652      ;
; 0.496 ; Cache:cache|cache[0][0][14] ; Cache:cache|lru0[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 0.652      ;
; 0.500 ; Cache:cache|cache[0][0][13] ; Cache:cache|lru0[0]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.004      ; 0.656      ;
; 0.507 ; Cache:cache|hit             ; Cache:cache|state[1]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.180      ; 0.839      ;
; 0.514 ; Cache:cache|cache[1][3][14] ; Cache:cache|lru3[1]                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.008      ; 0.674      ;
; 0.524 ; Cache:cache|cache[1][1][10] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.770      ;
; 0.544 ; Cache:cache|RAM[11]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.124      ; 0.806      ;
; 0.546 ; Cache:cache|cache[0][1][6]  ; Cache:cache|q[6]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.707      ;
; 0.546 ; Cache:cache|cache[1][1][12] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.792      ;
; 0.546 ; Cache:cache|cache[1][1][12] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.792      ;
; 0.547 ; Cache:cache|cache[1][1][13] ; Cache:cache|cache[1][1][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Cache:cache|RAM[10]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.124      ; 0.812      ;
; 0.550 ; Cache:cache|cache[1][1][11] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.796      ;
; 0.557 ; Cache:cache|state[1]        ; Cache:cache|state[0]                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; Cache:cache|RAM[13]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.124      ; 0.820      ;
; 0.569 ; Cache:cache|cache[0][0][6]  ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.736      ;
; 0.571 ; Cache:cache|cache[0][1][7]  ; Cache:cache|q[7]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.732      ;
; 0.585 ; Cache:cache|cache[0][0][15] ; Cache:cache|d0                                                                                            ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.037     ; 0.700      ;
; 0.595 ; Cache:cache|RAM[1]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.796      ;
; 0.596 ; Cache:cache|RAM[12]         ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.124      ; 0.858      ;
; 0.598 ; Cache:cache|RAM[5]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.799      ;
; 0.601 ; Cache:cache|RAM[6]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.802      ;
; 0.602 ; Cache:cache|RAM[0]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.803      ;
; 0.603 ; Cache:cache|cache[0][0][10] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; Cache:cache|cache[1][0][15] ; Cache:cache|d1                                                                                            ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.043     ; 0.713      ;
; 0.609 ; Cache:cache|RAM[3]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.810      ;
; 0.610 ; Cache:cache|RAM[2]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.811      ;
; 0.614 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.149      ; 0.915      ;
; 0.616 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.060      ; 0.828      ;
; 0.616 ; Cache:cache|cache[0][0][12] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Cache:cache|cache[0][0][12] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[6]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.060      ; 0.829      ;
; 0.619 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[4]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.060      ; 0.831      ;
; 0.622 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 0.772      ;
; 0.631 ; Cache:cache|cache[0][1][4]  ; Cache:cache|q[4]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.020     ; 0.763      ;
; 0.632 ; Cache:cache|cache[0][0][11] ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.644 ; Cache:cache|cache[1][1][14] ; Cache:cache|cache[1][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.180      ; 0.976      ;
; 0.646 ; Cache:cache|RAM[9]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.124      ; 0.908      ;
; 0.648 ; Cache:cache|cache[1][1][9]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.894      ;
; 0.656 ; Cache:cache|cache[0][0][7]  ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.823      ;
; 0.660 ; Cache:cache|RAM[7]          ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.063      ; 0.861      ;
; 0.665 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[1][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.198      ; 1.015      ;
; 0.667 ; Cache:cache|cache[1][1][15] ; Cache:cache|cache[1][1][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.819      ;
; 0.672 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.178      ; 1.002      ;
; 0.672 ; Cache:cache|cache[1][1][8]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.918      ;
; 0.678 ; Cache:cache|cache[1][0][13] ; Cache:cache|cache[0][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.149      ; 0.979      ;
; 0.679 ; Cache:cache|cache[1][2][14] ; Cache:cache|cache[0][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.180      ; 1.012      ;
; 0.690 ; Cache:cache|cache[0][2][14] ; Cache:cache|cache[1][2][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.842      ;
; 0.702 ; Cache:cache|cache[1][0][14] ; Cache:cache|cache[0][0][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.149      ; 1.003      ;
; 0.709 ; Cache:cache|cache[1][1][10] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.955      ;
; 0.709 ; Cache:cache|cache[1][1][10] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.955      ;
; 0.715 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.178      ; 1.045      ;
; 0.719 ; Cache:cache|cache[0][0][9]  ; Cache:cache|hit                                                                                           ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.871      ;
; 0.720 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[0][1][1]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.141      ; 1.013      ;
; 0.728 ; Cache:cache|cache[1][1][7]  ; Cache:cache|RAM[7]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.895      ;
; 0.733 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][5]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 0.874      ;
; 0.734 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][7]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 0.875      ;
; 0.734 ; Cache:cache|state[1]        ; Cache:cache|cache[1][1][3]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 0.875      ;
; 0.735 ; Cache:cache|cache[1][0][7]  ; Cache:cache|q[7]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.896      ;
; 0.735 ; Cache:cache|cache[1][1][11] ; Cache:cache|indexCache[0]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.981      ;
; 0.735 ; Cache:cache|cache[1][1][11] ; Cache:cache|indexCache[1]                                                                                 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.094      ; 0.981      ;
; 0.737 ; Cache:cache|state[1]        ; Cache:cache|cache[0][0][6]                                                                                ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 0.878      ;
; 0.741 ; Cache:cache|state[1]        ; Cache:cache|cache[0][0][15]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 0.891      ;
; 0.745 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[0][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.181      ; 1.078      ;
; 0.745 ; Cache:cache|indexCache[0]   ; Cache:cache|cache[1][3][13]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.181      ; 1.078      ;
; 0.746 ; Cache:cache|cache[0][0][3]  ; Cache:cache|RAM[3]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.015      ; 0.913      ;
; 0.747 ; Cache:cache|exit_index[1]   ; Cache:cache|RAM[3]                                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.060      ; 0.959      ;
; 0.749 ; Cache:cache|indexCache[0]   ; Cache:cache|q[3]                                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.187      ; 1.088      ;
; 0.749 ; Cache:cache|indexCache[1]   ; Cache:cache|cache[1][1][14]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.198      ; 1.099      ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[0]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[10]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[10]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[11]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[11]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[12]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[12]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[13]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[13]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[1]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[2]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[3]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[3]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[4]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[4]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[5]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[5]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[6]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[6]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[7]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[7]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|RAM[9]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|RAM[9]                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][10]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][11]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][12]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][13]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][14]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][15]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][6]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][7]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][8]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; Cache:cache|cache[0][0][9]                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 5.910  ; 5.910  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.086 ; -0.086 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.093  ; 0.093  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.021  ; 0.021  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 0.574  ; 0.574  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 0.775  ; 0.775  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 0.731  ; 0.731  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 0.481  ; 0.481  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 0.488  ; 0.488  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 3.203  ; 3.203  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 2.951  ; 2.951  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 5.901  ; 5.901  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 5.910  ; 5.910  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 5.756  ; 5.756  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 4.191  ; 4.191  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.587  ; 0.587  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.587  ; 0.587  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.579  ; 0.579  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.581  ; 0.581  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.288 ; -0.288 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.323 ; -0.323 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.273 ; -0.273 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.014 ; -0.014 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 0.008  ; 0.008  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.270 ; -0.270 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.317 ; -0.317 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.731 ; -2.731 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -2.778 ; -2.778 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -2.949 ; -2.949 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -2.993 ; -2.993 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 4.689 ; 4.689 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.377 ; 4.377 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.689 ; 4.689 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.248 ; 4.248 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.134 ; 4.134 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 4.458 ; 4.458 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 4.133 ; 4.133 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.661 ; 7.661 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.523 ; 7.523 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.594 ; 7.594 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.661 ; 7.661 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.442 ; 7.442 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.447 ; 7.447 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.482 ; 7.482 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.445 ; 7.445 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 7.494 ; 7.494 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 7.494 ; 7.494 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 7.459 ; 7.459 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 7.481 ; 7.481 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 7.464 ; 7.464 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 7.461 ; 7.461 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 7.475 ; 7.475 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 7.452 ; 7.452 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 6.024 ; 6.024 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 6.024 ; 6.024 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 5.681 ; 5.681 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 4.962 ; 4.962 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 5.113 ; 5.113 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.688 ; 4.688 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.606 ; 4.606 ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 4.640 ; 4.640 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 5.526 ; 5.526 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 5.397 ; 5.397 ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 5.404 ; 5.404 ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 5.371 ; 5.371 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 5.372 ; 5.372 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 5.370 ; 5.370 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 5.526 ; 5.526 ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 5.476 ; 5.476 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.456 ; 5.456 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 4.443 ; 4.443 ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 4.529 ; 4.529 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 5.157 ; 5.157 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 5.018 ; 5.018 ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 5.244 ; 5.244 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 5.456 ; 5.456 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 4.740 ; 4.740 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 4.704 ; 4.704 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 4.826 ; 4.826 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 4.759 ; 4.759 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 4.133 ; 4.133 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.438 ; 4.438 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.178 ; 4.178 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.134 ; 4.134 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 4.412 ; 4.412 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 4.133 ; 4.133 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.184 ; 7.184 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.265 ; 7.265 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.334 ; 7.334 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.406 ; 7.406 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.184 ; 7.184 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.187 ; 7.187 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.223 ; 7.223 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.186 ; 7.186 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 6.985 ; 6.985 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 7.037 ; 7.037 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 6.985 ; 6.985 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 7.011 ; 7.011 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 7.010 ; 7.010 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 6.989 ; 6.989 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 7.013 ; 7.013 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 6.994 ; 6.994 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 4.490 ; 4.490 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 5.900 ; 5.900 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 5.562 ; 5.562 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 4.845 ; 4.845 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 4.994 ; 4.994 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.572 ; 4.572 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.490 ; 4.490 ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 4.523 ; 4.523 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 4.602 ; 4.602 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 4.635 ; 4.635 ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 4.641 ; 4.641 ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 4.602 ; 4.602 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 4.609 ; 4.609 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 4.608 ; 4.608 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 4.762 ; 4.762 ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 4.713 ; 4.713 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 4.443 ; 4.443 ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 4.529 ; 4.529 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 5.157 ; 5.157 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 5.018 ; 5.018 ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 5.244 ; 5.244 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 5.456 ; 5.456 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 4.740 ; 4.740 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 4.704 ; 4.704 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 4.826 ; 4.826 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 4.759 ; 4.759 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX0[0]     ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[11]     ; HEX0[1]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[11]     ; HEX0[2]     ;       ; 5.036 ; 5.036 ;       ;
; SW[11]     ; HEX0[3]     ; 5.123 ; 5.123 ; 5.123 ; 5.123 ;
; SW[11]     ; HEX0[4]     ; 4.855 ;       ;       ; 4.855 ;
; SW[11]     ; HEX0[5]     ; 5.239 ;       ;       ; 5.239 ;
; SW[11]     ; HEX0[6]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; SW[12]     ; HEX0[0]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; SW[12]     ; HEX0[1]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[12]     ; HEX0[2]     ; 4.959 ;       ;       ; 4.959 ;
; SW[12]     ; HEX0[3]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; SW[12]     ; HEX0[4]     ;       ; 4.772 ; 4.772 ;       ;
; SW[12]     ; HEX0[5]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[12]     ; HEX0[6]     ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; SW[13]     ; HEX0[0]     ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; SW[13]     ; HEX0[1]     ; 7.297 ;       ;       ; 7.297 ;
; SW[13]     ; HEX0[2]     ; 7.502 ; 7.502 ; 7.502 ; 7.502 ;
; SW[13]     ; HEX0[3]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[13]     ; HEX0[4]     ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; SW[13]     ; HEX0[5]     ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SW[13]     ; HEX0[6]     ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; SW[14]     ; HEX0[0]     ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SW[14]     ; HEX0[1]     ; 7.423 ; 7.423 ; 7.423 ; 7.423 ;
; SW[14]     ; HEX0[2]     ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SW[14]     ; HEX0[3]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; SW[14]     ; HEX0[4]     ;       ; 7.443 ; 7.443 ;       ;
; SW[14]     ; HEX0[5]     ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; SW[14]     ; HEX0[6]     ; 8.068 ; 8.068 ; 8.068 ; 8.068 ;
; SW[15]     ; HEX1[0]     ; 6.456 ;       ;       ; 6.456 ;
; SW[15]     ; HEX1[3]     ; 6.296 ;       ;       ; 6.296 ;
; SW[15]     ; HEX1[4]     ; 6.316 ;       ;       ; 6.316 ;
; SW[15]     ; HEX1[5]     ; 6.297 ;       ;       ; 6.297 ;
; SW[17]     ; LEDR[17]    ; 5.621 ;       ;       ; 5.621 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX0[0]     ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[11]     ; HEX0[1]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[11]     ; HEX0[2]     ;       ; 5.036 ; 5.036 ;       ;
; SW[11]     ; HEX0[3]     ; 5.123 ; 5.123 ; 5.123 ; 5.123 ;
; SW[11]     ; HEX0[4]     ; 4.855 ;       ;       ; 4.855 ;
; SW[11]     ; HEX0[5]     ; 5.239 ;       ;       ; 5.239 ;
; SW[11]     ; HEX0[6]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; SW[12]     ; HEX0[0]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; SW[12]     ; HEX0[1]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[12]     ; HEX0[2]     ; 4.959 ;       ;       ; 4.959 ;
; SW[12]     ; HEX0[3]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; SW[12]     ; HEX0[4]     ;       ; 4.772 ; 4.772 ;       ;
; SW[12]     ; HEX0[5]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[12]     ; HEX0[6]     ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; SW[13]     ; HEX0[0]     ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; SW[13]     ; HEX0[1]     ; 7.297 ;       ;       ; 7.297 ;
; SW[13]     ; HEX0[2]     ; 7.502 ; 7.502 ; 7.502 ; 7.502 ;
; SW[13]     ; HEX0[3]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[13]     ; HEX0[4]     ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; SW[13]     ; HEX0[5]     ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SW[13]     ; HEX0[6]     ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; SW[14]     ; HEX0[0]     ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SW[14]     ; HEX0[1]     ; 7.423 ; 7.423 ; 7.423 ; 7.423 ;
; SW[14]     ; HEX0[2]     ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SW[14]     ; HEX0[3]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; SW[14]     ; HEX0[4]     ;       ; 7.443 ; 7.443 ;       ;
; SW[14]     ; HEX0[5]     ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; SW[14]     ; HEX0[6]     ; 8.068 ; 8.068 ; 8.068 ; 8.068 ;
; SW[15]     ; HEX1[0]     ; 6.456 ;       ;       ; 6.456 ;
; SW[15]     ; HEX1[3]     ; 6.296 ;       ;       ; 6.296 ;
; SW[15]     ; HEX1[4]     ; 6.316 ;       ;       ; 6.316 ;
; SW[15]     ; HEX1[5]     ; 6.297 ;       ;       ; 6.297 ;
; SW[17]     ; LEDR[17]    ; 5.621 ;       ;       ; 5.621 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.673   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  KEY[0]          ; -4.673   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -322.027 ; 0.0   ; 0.0      ; 0.0     ; -183.222            ;
;  KEY[0]          ; -322.027 ; 0.000 ; N/A      ; N/A     ; -183.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 11.610 ; 11.610 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.082  ; 0.082  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.469  ; 0.469  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.295  ; 0.295  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.286  ; 1.286  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.556  ; 1.556  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.541  ; 1.541  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.144  ; 1.144  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.199  ; 1.199  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 7.197  ; 7.197  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 6.519  ; 6.519  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 11.610 ; 11.610 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 11.606 ; 11.606 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 11.232 ; 11.232 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 7.619  ; 7.619  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.016  ; 1.016  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.016  ; 1.016  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.009  ; 1.009  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.011  ; 1.011  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.288 ; -0.288 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.323 ; -0.323 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.273 ; -0.273 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.014 ; -0.014 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 0.008  ; 0.008  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.270 ; -0.270 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.317 ; -0.317 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.731 ; -2.731 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -2.778 ; -2.778 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -2.949 ; -2.949 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -2.993 ; -2.993 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 9.099  ; 9.099  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 8.468  ; 8.468  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 9.099  ; 9.099  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 8.149  ; 8.149  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.906  ; 7.906  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 8.700  ; 8.700  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.935  ; 7.935  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 14.282 ; 14.282 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 14.035 ; 14.035 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 14.155 ; 14.155 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 14.282 ; 14.282 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 13.845 ; 13.845 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 13.845 ; 13.845 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 13.898 ; 13.898 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 13.839 ; 13.839 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 13.960 ; 13.960 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 14.000 ; 14.000 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 13.959 ; 13.959 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 13.963 ; 13.963 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 13.983 ; 13.983 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 13.946 ; 13.946 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 11.765 ; 11.765 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 11.765 ; 11.765 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 10.956 ; 10.956 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 9.624  ; 9.624  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.718  ; 9.718  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 9.042  ; 9.042  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.880  ; 8.880  ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 8.983  ; 8.983  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 11.041 ; 11.041 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 10.780 ; 10.780 ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 10.795 ; 10.795 ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 10.748 ; 10.748 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 10.763 ; 10.763 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 10.753 ; 10.753 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 11.041 ; 11.041 ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 8.226  ; 8.226  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.408 ; 10.408 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 8.339  ; 8.339  ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 8.467  ; 8.467  ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 8.658  ; 8.658  ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 10.003 ; 10.003 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 9.598  ; 9.598  ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 10.200 ; 10.200 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 10.408 ; 10.408 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 8.849  ; 8.849  ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 8.738  ; 8.738  ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 9.028  ; 9.028  ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 8.872  ; 8.872  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX3[*]   ; KEY[0]     ; 4.133 ; 4.133 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.307 ; 4.307 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.438 ; 4.438 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.178 ; 4.178 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.134 ; 4.134 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 4.412 ; 4.412 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 4.133 ; 4.133 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.184 ; 7.184 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.265 ; 7.265 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.334 ; 7.334 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.406 ; 7.406 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.184 ; 7.184 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.187 ; 7.187 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.223 ; 7.223 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.186 ; 7.186 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 6.985 ; 6.985 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 7.037 ; 7.037 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 6.985 ; 6.985 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 7.011 ; 7.011 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 7.010 ; 7.010 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 6.989 ; 6.989 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 7.013 ; 7.013 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 6.994 ; 6.994 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 4.490 ; 4.490 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 5.900 ; 5.900 ; Rise       ; KEY[0]          ;
;  HEX6[1]  ; KEY[0]     ; 5.562 ; 5.562 ; Rise       ; KEY[0]          ;
;  HEX6[2]  ; KEY[0]     ; 4.845 ; 4.845 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 4.994 ; 4.994 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.572 ; 4.572 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.490 ; 4.490 ; Rise       ; KEY[0]          ;
;  HEX6[6]  ; KEY[0]     ; 4.523 ; 4.523 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 4.602 ; 4.602 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 4.635 ; 4.635 ; Rise       ; KEY[0]          ;
;  HEX7[1]  ; KEY[0]     ; 4.641 ; 4.641 ; Rise       ; KEY[0]          ;
;  HEX7[2]  ; KEY[0]     ; 4.602 ; 4.602 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 4.609 ; 4.609 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 4.608 ; 4.608 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 4.762 ; 4.762 ; Rise       ; KEY[0]          ;
;  HEX7[6]  ; KEY[0]     ; 4.713 ; 4.713 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
;  LEDG[7]  ; KEY[0]     ; 4.334 ; 4.334 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  LEDR[6]  ; KEY[0]     ; 4.443 ; 4.443 ; Rise       ; KEY[0]          ;
;  LEDR[7]  ; KEY[0]     ; 4.529 ; 4.529 ; Rise       ; KEY[0]          ;
;  LEDR[9]  ; KEY[0]     ; 5.157 ; 5.157 ; Rise       ; KEY[0]          ;
;  LEDR[10] ; KEY[0]     ; 5.018 ; 5.018 ; Rise       ; KEY[0]          ;
;  LEDR[11] ; KEY[0]     ; 5.244 ; 5.244 ; Rise       ; KEY[0]          ;
;  LEDR[12] ; KEY[0]     ; 5.456 ; 5.456 ; Rise       ; KEY[0]          ;
;  LEDR[13] ; KEY[0]     ; 4.740 ; 4.740 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 4.704 ; 4.704 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 4.826 ; 4.826 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 4.759 ; 4.759 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX0[0]     ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; SW[11]     ; HEX0[1]     ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; SW[11]     ; HEX0[2]     ;        ; 9.721  ; 9.721  ;        ;
; SW[11]     ; HEX0[3]     ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[11]     ; HEX0[4]     ; 9.256  ;        ;        ; 9.256  ;
; SW[11]     ; HEX0[5]     ; 10.186 ;        ;        ; 10.186 ;
; SW[11]     ; HEX0[6]     ; 10.858 ; 10.858 ; 10.858 ; 10.858 ;
; SW[12]     ; HEX0[0]     ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; SW[12]     ; HEX0[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; SW[12]     ; HEX0[2]     ; 9.524  ;        ;        ; 9.524  ;
; SW[12]     ; HEX0[3]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[12]     ; HEX0[4]     ;        ; 9.030  ; 9.030  ;        ;
; SW[12]     ; HEX0[5]     ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[12]     ; HEX0[6]     ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; SW[13]     ; HEX0[0]     ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; SW[13]     ; HEX0[1]     ; 13.182 ;        ;        ; 13.182 ;
; SW[13]     ; HEX0[2]     ; 13.683 ; 13.683 ; 13.683 ; 13.683 ;
; SW[13]     ; HEX0[3]     ; 13.750 ; 13.750 ; 13.750 ; 13.750 ;
; SW[13]     ; HEX0[4]     ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; SW[13]     ; HEX0[5]     ; 14.122 ; 14.122 ; 14.122 ; 14.122 ;
; SW[13]     ; HEX0[6]     ; 14.794 ; 14.794 ; 14.794 ; 14.794 ;
; SW[14]     ; HEX0[0]     ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; SW[14]     ; HEX0[1]     ; 13.445 ; 13.445 ; 13.445 ; 13.445 ;
; SW[14]     ; HEX0[2]     ; 13.947 ; 13.947 ; 13.947 ; 13.947 ;
; SW[14]     ; HEX0[3]     ; 13.986 ; 13.986 ; 13.986 ; 13.986 ;
; SW[14]     ; HEX0[4]     ;        ; 13.453 ; 13.453 ;        ;
; SW[14]     ; HEX0[5]     ; 14.385 ; 14.385 ; 14.385 ; 14.385 ;
; SW[14]     ; HEX0[6]     ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; SW[15]     ; HEX1[0]     ; 11.401 ;        ;        ; 11.401 ;
; SW[15]     ; HEX1[3]     ; 11.192 ;        ;        ; 11.192 ;
; SW[15]     ; HEX1[4]     ; 11.212 ;        ;        ; 11.212 ;
; SW[15]     ; HEX1[5]     ; 11.191 ;        ;        ; 11.191 ;
; SW[17]     ; LEDR[17]    ; 9.865  ;        ;        ; 9.865  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX0[0]     ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[11]     ; HEX0[1]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[11]     ; HEX0[2]     ;       ; 5.036 ; 5.036 ;       ;
; SW[11]     ; HEX0[3]     ; 5.123 ; 5.123 ; 5.123 ; 5.123 ;
; SW[11]     ; HEX0[4]     ; 4.855 ;       ;       ; 4.855 ;
; SW[11]     ; HEX0[5]     ; 5.239 ;       ;       ; 5.239 ;
; SW[11]     ; HEX0[6]     ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; SW[12]     ; HEX0[0]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; SW[12]     ; HEX0[1]     ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[12]     ; HEX0[2]     ; 4.959 ;       ;       ; 4.959 ;
; SW[12]     ; HEX0[3]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; SW[12]     ; HEX0[4]     ;       ; 4.772 ; 4.772 ;       ;
; SW[12]     ; HEX0[5]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[12]     ; HEX0[6]     ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; SW[13]     ; HEX0[0]     ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; SW[13]     ; HEX0[1]     ; 7.297 ;       ;       ; 7.297 ;
; SW[13]     ; HEX0[2]     ; 7.502 ; 7.502 ; 7.502 ; 7.502 ;
; SW[13]     ; HEX0[3]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[13]     ; HEX0[4]     ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; SW[13]     ; HEX0[5]     ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SW[13]     ; HEX0[6]     ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; SW[14]     ; HEX0[0]     ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SW[14]     ; HEX0[1]     ; 7.423 ; 7.423 ; 7.423 ; 7.423 ;
; SW[14]     ; HEX0[2]     ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SW[14]     ; HEX0[3]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; SW[14]     ; HEX0[4]     ;       ; 7.443 ; 7.443 ;       ;
; SW[14]     ; HEX0[5]     ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; SW[14]     ; HEX0[6]     ; 8.068 ; 8.068 ; 8.068 ; 8.068 ;
; SW[15]     ; HEX1[0]     ; 6.456 ;       ;       ; 6.456 ;
; SW[15]     ; HEX1[3]     ; 6.296 ;       ;       ; 6.296 ;
; SW[15]     ; HEX1[4]     ; 6.316 ;       ;       ; 6.316 ;
; SW[15]     ; HEX1[5]     ; 6.297 ;       ;       ; 6.297 ;
; SW[17]     ; LEDR[17]    ; 5.621 ;       ;       ; 5.621 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 9081     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 9081     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 448   ; 448  ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 181   ; 181  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 14 22:26:51 2024
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.673      -322.027 KEY[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -183.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.116      -105.994 KEY[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -183.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4549 megabytes
    Info: Processing ended: Sun Apr 14 22:26:51 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


