TimeQuest Timing Analyzer report for vga_DS
Tue Dec 02 01:18:27 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sck'
 12. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'sck'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'sck'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'sck'
 32. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'sck'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'sck'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'sck'
 51. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Hold: 'sck'
 53. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'sck'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Progagation Delay
 70. Minimum Progagation Delay
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Slow Corner Signal Integrity Metrics
 74. Fast Corner Signal Integrity Metrics
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; vga_DS                                           ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; sck                                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { sck }                                                ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.705 ; 25.19 MHz  ; 0.000 ; 19.852 ; 50.00      ; 27        ; 17          ;       ;        ;           ;            ; false    ; clk    ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                 ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 255.89 MHz  ; 255.89 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1072.96 MHz ; 250.0 MHz       ; sck                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.068  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.797 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.519 ; 0.000         ;
; sck                                                ; 0.525 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -23.818       ;
; clk                                                ; 12.429 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.575 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sck'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.068 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.897      ;
; 0.069 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.896      ;
; 0.069 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.896      ;
; 0.069 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.896      ;
; 0.070 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.895      ;
; 0.070 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.895      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.072 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.893      ;
; 0.085 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.880      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.797 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.829      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.831 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.795      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 35.853 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.773      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.010 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.616      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.206 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.420      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.266 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.360      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.317 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.309      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.445 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.181      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.492 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.134      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
; 36.615 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.079     ; 3.012      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.519 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.811      ;
; 0.727 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.018      ;
; 0.763 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.765 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.771 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.771 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.065      ;
; 0.775 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.066      ;
; 0.775 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.066      ;
; 0.775 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.067      ;
; 0.776 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.067      ;
; 0.789 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.080      ;
; 0.796 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.087      ;
; 0.796 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.088      ;
; 0.954 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.246      ;
; 0.970 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.261      ;
; 0.999 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.290      ;
; 1.118 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.125 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.134 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.143 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.143 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.145 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.436      ;
; 1.151 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.442      ;
; 1.177 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.468      ;
; 1.249 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.256 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.550      ;
; 1.265 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.557      ;
; 1.267 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.558      ;
; 1.268 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.559      ;
; 1.274 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.566      ;
; 1.276 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.567      ;
; 1.276 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.567      ;
; 1.282 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.573      ;
; 1.283 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.575      ;
; 1.315 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.607      ;
; 1.324 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.615      ;
; 1.324 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.616      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.339 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.340 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.631      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.345 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.354 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.645      ;
; 1.389 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.680      ;
; 1.394 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.686      ;
; 1.396 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.688      ;
; 1.397 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.689      ;
; 1.398 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.689      ;
; 1.399 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.690      ;
; 1.405 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.697      ;
; 1.406 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.698      ;
; 1.406 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.697      ;
; 1.407 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.698      ;
; 1.408 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.699      ;
; 1.412 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.703      ;
; 1.414 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.706      ;
; 1.415 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.707      ;
; 1.415 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.706      ;
; 1.416 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.707      ;
; 1.422 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.713      ;
; 1.423 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.715      ;
; 1.440 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.731      ;
; 1.455 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.747      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.525 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.793      ;
; 0.534 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.802      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.537 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.805      ;
; 0.537 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.805      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sck'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.472 ; 12.472       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.527 ; 12.527       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 3.123 ; 3.357 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -2.653 ; -2.863 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 10.173 ; 9.923  ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.250  ; 7.152  ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 9.122  ; 8.905  ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.556  ; 7.451  ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.608  ; 7.508  ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.680  ; 7.568  ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 10.173 ; 9.923  ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 8.363  ; 8.211  ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 28.021 ; 27.819 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 28.021 ; 27.819 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 25.925 ; 25.558 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 24.482 ; 24.327 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 24.645 ; 24.635 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 26.494 ; 26.546 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 25.572 ; 25.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 25.530 ; 25.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 25.572 ; 25.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 9.617  ; 9.283  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.763  ; 6.588  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 27.772 ; 27.896 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 25.948 ; 26.002 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 25.948 ; 26.002 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 26.033 ; 26.107 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 25.644 ; 25.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 25.644 ; 25.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 27.772 ; 27.896 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 25.404 ; 25.525 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 8.922  ; 8.614  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 9.035  ; 8.773  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.126  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 8.190  ; 8.026  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.125  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 7.076 ; 6.980 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.076 ; 6.980 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.873 ; 8.664 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.369 ; 7.268 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.418 ; 7.322 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.487 ; 7.379 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 9.939 ; 9.701 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 8.147 ; 8.000 ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 6.681 ; 6.401 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 6.681 ; 6.401 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 7.625 ; 7.270 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 7.162 ; 6.871 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 7.440 ; 7.154 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 8.454 ; 8.262 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 6.483 ; 6.311 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 7.160 ; 6.843 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 7.200 ; 6.891 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 6.483 ; 6.311 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 5.118 ; 4.933 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 5.816 ; 5.669 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 7.562 ; 7.231 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 7.562 ; 7.231 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 7.644 ; 7.331 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 7.270 ; 7.008 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 7.270 ; 7.008 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 9.371 ; 9.110 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 7.040 ; 6.771 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 5.816 ; 5.669 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 6.210 ; 5.998 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.793 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 5.843 ; 5.632 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.790 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.676 ;    ;    ; 7.994 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.498 ;    ;    ; 7.800 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 274.88 MHz  ; 274.88 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1194.74 MHz ; 250.0 MHz       ; sck                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.163  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.067 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.479 ; 0.000         ;
; sck                                                ; 0.491 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -23.818       ;
; clk                                                ; 12.417 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.572 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.163 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.809      ;
; 0.164 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.808      ;
; 0.164 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.808      ;
; 0.164 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.808      ;
; 0.165 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.807      ;
; 0.165 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.807      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.167 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.805      ;
; 0.178 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.794      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.067 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.568      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.080 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.556      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.139 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.496      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.273 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.362      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.475 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.160      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.478 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 3.157      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.524 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 3.112      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.662 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.071     ; 2.974      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.682 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.953      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
; 36.837 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.798      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.479 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.745      ;
; 0.651 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.918      ;
; 0.692 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.958      ;
; 0.707 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.712 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.716 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.982      ;
; 0.717 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.983      ;
; 0.718 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.720 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.986      ;
; 0.722 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.989      ;
; 0.723 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.989      ;
; 0.736 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.004      ;
; 0.742 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.008      ;
; 0.876 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.142      ;
; 0.882 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.149      ;
; 0.916 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.183      ;
; 1.028 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.037 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.303      ;
; 1.038 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.304      ;
; 1.039 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.305      ;
; 1.039 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.306      ;
; 1.041 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.307      ;
; 1.041 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.308      ;
; 1.042 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.052 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.318      ;
; 1.054 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.320      ;
; 1.056 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.323      ;
; 1.059 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.326      ;
; 1.122 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.389      ;
; 1.133 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.399      ;
; 1.137 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.403      ;
; 1.139 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.406      ;
; 1.150 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.417      ;
; 1.151 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.155 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.422      ;
; 1.159 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.425      ;
; 1.160 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.426      ;
; 1.161 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.427      ;
; 1.163 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.430      ;
; 1.163 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.429      ;
; 1.164 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.431      ;
; 1.165 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.432      ;
; 1.168 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.434      ;
; 1.168 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.435      ;
; 1.174 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.440      ;
; 1.180 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.446      ;
; 1.186 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.453      ;
; 1.239 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.505      ;
; 1.244 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.511      ;
; 1.251 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.517      ;
; 1.252 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.519      ;
; 1.255 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.521      ;
; 1.255 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.521      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.256 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.522      ;
; 1.259 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.525      ;
; 1.260 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.527      ;
; 1.261 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.528      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.272 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.539      ;
; 1.273 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.539      ;
; 1.273 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.281 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.547      ;
; 1.285 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.551      ;
; 1.285 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.551      ;
; 1.286 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.553      ;
; 1.287 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.554      ;
; 1.290 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.556      ;
; 1.290 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.557      ;
; 1.291 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.558      ;
; 1.296 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.562      ;
; 1.302 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.568      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sck'                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.491 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.736      ;
; 0.499 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.744      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.502 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.747      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sck'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.465 ; 12.465       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.534 ; 12.534       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.572 ; 19.788       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.842 ; 19.842       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 2.806 ; 2.864 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -2.382 ; -2.427 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 9.894  ; 9.416  ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.017  ; 6.742  ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.895  ; 8.291  ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.325  ; 7.022  ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.357  ; 7.070  ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.421  ; 7.124  ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 9.894  ; 9.416  ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 8.114  ; 7.701  ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 26.802 ; 26.298 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 26.802 ; 26.298 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 24.693 ; 24.037 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 23.258 ; 22.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 23.390 ; 23.400 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 25.421 ; 25.393 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 24.172 ; 24.405 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 24.126 ; 24.354 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 24.172 ; 24.405 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 9.345  ; 8.767  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.671  ; 6.388  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 26.338 ; 26.584 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 24.535 ; 24.721 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 24.535 ; 24.721 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 24.610 ; 24.823 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 24.242 ; 24.501 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 24.242 ; 24.501 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 26.338 ; 26.584 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 23.994 ; 24.299 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 8.668  ; 8.175  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 8.802  ; 8.347  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 7.960  ; 7.723  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 6.854 ; 6.589 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 6.854 ; 6.589 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.658 ; 8.076 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.150 ; 6.858 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.180 ; 6.903 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.241 ; 6.955 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 9.673 ; 9.217 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.910 ; 7.513 ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 6.607 ; 6.207 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 6.607 ; 6.207 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 7.497 ; 6.993 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 7.063 ; 6.637 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 7.339 ; 6.890 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 8.345 ; 8.051 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 6.404 ; 6.132 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 7.080 ; 6.587 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 7.124 ; 6.636 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 6.404 ; 6.132 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 5.180 ; 4.816 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 5.754 ; 5.564 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 7.473 ; 6.941 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 7.473 ; 6.941 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 7.545 ; 7.038 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 7.192 ; 6.728 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 7.192 ; 6.728 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 9.262 ; 8.790 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 6.954 ; 6.534 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 5.754 ; 5.564 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 6.192 ; 5.784 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.117 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 5.847 ; 5.474 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 1.108 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.227 ;    ;    ; 7.383 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.067 ;    ;    ; 7.215 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.599  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 38.022 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; sck                                                ; 0.202 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.210 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -18.708       ;
; clk                                                ; 12.097 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.650 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.381      ;
; 0.599 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.381      ;
; 0.600 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.380      ;
; 0.600 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.380      ;
; 0.601 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.379      ;
; 0.601 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.379      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.603 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.377      ;
; 0.604 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.376      ;
; 0.609 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.371      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 38.022 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.635      ;
; 38.026 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.631      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.028 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.629      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.032 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.624      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.047 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.609      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.145 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.511      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.197 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.459      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.218 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.438      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.240 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.417      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.306 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.351      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.314 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.342      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sck'                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.313      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.208 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.319      ;
; 0.209 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.320      ;
; 0.209 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.320      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.210 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.329      ;
; 0.277 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.297 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.305 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.318 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.321 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.441      ;
; 0.371 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.490      ;
; 0.374 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.494      ;
; 0.386 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.506      ;
; 0.454 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.459 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.472 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.591      ;
; 0.473 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.517 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.645      ;
; 0.529 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.648      ;
; 0.530 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.654      ;
; 0.535 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.654      ;
; 0.536 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.655      ;
; 0.536 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.657      ;
; 0.541 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.660      ;
; 0.561 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.680      ;
; 0.573 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.692      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.588 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.707      ;
; 0.589 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.709      ;
; 0.589 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.708      ;
; 0.592 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.711      ;
; 0.595 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.714      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sck'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.123 ; 12.123       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.125 ; 12.125       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.875 ; 12.875       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.877 ; 12.877       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.650 ; 19.834       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.651 ; 19.835       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.651 ; 19.867       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.652 ; 19.868       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.830 ; 19.830       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.831 ; 19.831       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.873 ; 19.873       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.874 ; 19.874       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 1.092 ; 1.719 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -0.884 ; -1.496 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 5.280  ; 5.542  ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.740  ; 3.926  ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.532  ; 4.795  ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 3.877  ; 4.055  ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 3.908  ; 4.090  ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 3.956  ; 4.143  ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.280  ; 5.542  ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 4.213  ; 4.466  ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 12.078 ; 12.335 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 12.078 ; 12.335 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 11.473 ; 11.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 10.958 ; 11.059 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 10.858 ; 10.851 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 11.950 ; 12.146 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 11.330 ; 11.183 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 11.292 ; 11.139 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 11.330 ; 11.183 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 4.163  ; 4.393  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.995  ; 3.084  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 12.570 ; 12.522 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 11.512 ; 11.370 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 11.512 ; 11.370 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 11.543 ; 11.423 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 11.371 ; 11.229 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 11.371 ; 11.229 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 12.570 ; 12.522 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 11.286 ; 11.126 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 3.868  ; 4.055  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 3.912  ; 4.128  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.586  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 3.769  ; 3.840  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 0.599  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 3.662 ; 3.841 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.662 ; 3.841 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.423 ; 4.675 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 3.794 ; 3.965 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 3.824 ; 3.999 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 3.869 ; 4.050 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.177 ; 5.431 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 4.118 ; 4.362 ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 2.927 ; 2.980 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 2.927 ; 2.980 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 3.364 ; 3.462 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 3.158 ; 3.264 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 3.277 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 3.998 ; 4.122 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 2.927 ; 3.018 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 3.084 ; 3.175 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 3.120 ; 3.217 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 2.927 ; 3.018 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.233 ; 2.370 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 2.644 ; 2.694 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 3.296 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 3.296 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 3.326 ; 3.449 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 3.160 ; 3.262 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 3.160 ; 3.262 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 4.348 ; 4.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 3.078 ; 3.164 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 2.644 ; 2.694 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.704 ; 2.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.560 ; 2.771 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.771 ;    ;    ; 4.453 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.684 ;    ;    ; 4.357 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 0.068  ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  clk                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.097              ;
;  sck                                                ; 0.068  ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.797 ; 0.210 ; N/A      ; N/A     ; 19.572              ;
; Design-wide TNS                                     ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; -23.818             ;
;  clk                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  sck                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; -23.818             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 3.123 ; 3.357 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -0.884 ; -1.496 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 10.173 ; 9.923  ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.250  ; 7.152  ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 9.122  ; 8.905  ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.556  ; 7.451  ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.608  ; 7.508  ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.680  ; 7.568  ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 10.173 ; 9.923  ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 8.363  ; 8.211  ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 28.021 ; 27.819 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 28.021 ; 27.819 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 25.925 ; 25.558 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 24.482 ; 24.327 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 24.645 ; 24.635 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 26.494 ; 26.546 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 25.572 ; 25.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 25.530 ; 25.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 25.572 ; 25.650 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 9.617  ; 9.283  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 6.763  ; 6.588  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 27.772 ; 27.896 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 25.948 ; 26.002 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 25.948 ; 26.002 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 26.033 ; 26.107 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 25.644 ; 25.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 25.644 ; 25.770 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 27.772 ; 27.896 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 25.404 ; 25.525 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 8.922  ; 8.614  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 9.035  ; 8.773  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 8.190  ; 8.026  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 3.662 ; 3.841 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.662 ; 3.841 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.423 ; 4.675 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 3.794 ; 3.965 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 3.824 ; 3.999 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 3.869 ; 4.050 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.177 ; 5.431 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 4.118 ; 4.362 ; Fall       ; sck                                                ;
; b[*]      ; clk        ; 2.927 ; 2.980 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk        ; 2.927 ; 2.980 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk        ; 3.364 ; 3.462 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk        ; 3.158 ; 3.264 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk        ; 3.277 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk        ; 3.998 ; 4.122 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk        ; 2.927 ; 3.018 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk        ; 3.084 ; 3.175 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk        ; 3.120 ; 3.217 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk        ; 2.927 ; 3.018 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk        ; 2.233 ; 2.370 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk        ; 2.644 ; 2.694 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk        ; 3.296 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk        ; 3.296 ; 3.399 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk        ; 3.326 ; 3.449 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk        ; 3.160 ; 3.262 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk        ; 3.160 ; 3.262 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk        ; 4.348 ; 4.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk        ; 3.078 ; 3.164 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk        ; 2.644 ; 2.694 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.704 ; 2.916 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.560 ; 2.771 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.676 ;    ;    ; 7.994 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.684 ;    ;    ; 4.357 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vgaclk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_b        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sck                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; sck                                                ; sck                                                ; 0        ; 0        ; 0        ; 13       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; sck                                                ; sck                                                ; 0        ; 0        ; 0        ; 13       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 355   ; 355  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Tue Dec 02 01:18:14 2014
Info: Command: quartus_sta vga_DS -c vga_DS
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_DS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 25.000 -waveform {0.000 12.500} -name clk clk
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 17 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sck sck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.068
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.068         0.000 sck 
    Info (332119):    35.797         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.519         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.525         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.818 sck 
    Info (332119):    12.429         0.000 clk 
    Info (332119):    19.575         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.163         0.000 sck 
    Info (332119):    36.067         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.479         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.491         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.818 sck 
    Info (332119):    12.417         0.000 clk 
    Info (332119):    19.572         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.599         0.000 sck 
    Info (332119):    38.022         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.202
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.202         0.000 sck 
    Info (332119):     0.210         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.708 sck 
    Info (332119):    12.097         0.000 clk 
    Info (332119):    19.650         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 372 megabytes
    Info: Processing ended: Tue Dec 02 01:18:27 2014
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:07


