Fitter report for pdm_to_pcm
Wed Dec  4 20:00:18 2019
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. |pdm_to_pcm|beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component|altsyncram_qb42:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec  4 20:00:18 2019       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; pdm_to_pcm                                  ;
; Top-level Entity Name              ; pdm_to_pcm                                  ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,818 / 8,064 ( 97 % )                      ;
;     Total combinational functions  ; 4,687 / 8,064 ( 58 % )                      ;
;     Dedicated logic registers      ; 6,729 / 8,064 ( 83 % )                      ;
; Total registers                    ; 6729                                        ;
; Total pins                         ; 24 / 101 ( 24 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 12,081 / 387,072 ( 3 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08SAE144C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.59        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.4%      ;
;     Processor 3            ;   8.7%      ;
;     Processor 4            ;   8.5%      ;
;     Processor 5            ;   8.3%      ;
;     Processor 6            ;   8.2%      ;
;     Processor 7            ;   8.2%      ;
;     Processor 8            ;   8.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; pdm[10]    ; PIN_96        ; QSF Assignment ;
; Location ;                ;              ; pdm[11]    ; PIN_91        ; QSF Assignment ;
; Location ;                ;              ; pdm[12]    ; PIN_90        ; QSF Assignment ;
; Location ;                ;              ; pdm[13]    ; PIN_97        ; QSF Assignment ;
; Location ;                ;              ; pdm[14]    ; PIN_65        ; QSF Assignment ;
; Location ;                ;              ; pdm[15]    ; PIN_118       ; QSF Assignment ;
; Location ;                ;              ; pdm[16]    ; PIN_112       ; QSF Assignment ;
; Location ;                ;              ; pdm[17]    ; PIN_102       ; QSF Assignment ;
; Location ;                ;              ; pdm[18]    ; PIN_100       ; QSF Assignment ;
; Location ;                ;              ; pdm[19]    ; PIN_98        ; QSF Assignment ;
; Location ;                ;              ; pdm[20]    ; PIN_80        ; QSF Assignment ;
; Location ;                ;              ; pdm[21]    ; PIN_64        ; QSF Assignment ;
; Location ;                ;              ; pdm[22]    ; PIN_114       ; QSF Assignment ;
; Location ;                ;              ; pdm[23]    ; PIN_113       ; QSF Assignment ;
; Location ;                ;              ; pdm[24]    ; PIN_119       ; QSF Assignment ;
; Location ;                ;              ; pdm[9]     ; PIN_99        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11575 ) ; 0.00 % ( 0 / 11575 )       ; 0.00 % ( 0 / 11575 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11575 ) ; 0.00 % ( 0 / 11575 )       ; 0.00 % ( 0 / 11575 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11559 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,818 / 8,064 ( 97 % )     ;
;     -- Combinational with no register       ; 1089                       ;
;     -- Register only                        ; 3131                       ;
;     -- Combinational with a register        ; 3598                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4176                       ;
;     -- 3 input functions                    ; 172                        ;
;     -- <=2 input functions                  ; 339                        ;
;     -- Register only                        ; 3131                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4477                       ;
;     -- arithmetic mode                      ; 210                        ;
;                                             ;                            ;
; Total registers*                            ; 6,729 / 8,542 ( 79 % )     ;
;     -- Dedicated logic registers            ; 6,729 / 8,064 ( 83 % )     ;
;     -- I/O registers                        ; 0 / 478 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 494 / 504 ( 98 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 24 / 101 ( 24 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 11 / 42 ( 26 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 12,081 / 387,072 ( 3 % )   ;
; Total block memory implementation bits      ; 101,376 / 387,072 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )             ;
; PLLs                                        ; 0 / 1 ( 0 % )              ;
; Global signals                              ; 5                          ;
;     -- Global clocks                        ; 5 / 10 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 18.6% / 18.8% / 18.2%      ;
; Peak interconnect usage (total/H/V)         ; 32.4% / 32.4% / 32.4%      ;
; Maximum fan-out                             ; 5852                       ;
; Highest non-global fan-out                  ; 114                        ;
; Total fan-out                               ; 34055                      ;
; Average fan-out                             ; 2.51                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 7818 / 8064 ( 97 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 1089                 ; 0                              ;
;     -- Register only                        ; 3131                 ; 0                              ;
;     -- Combinational with a register        ; 3598                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 4176                 ; 0                              ;
;     -- 3 input functions                    ; 172                  ; 0                              ;
;     -- <=2 input functions                  ; 339                  ; 0                              ;
;     -- Register only                        ; 3131                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 4477                 ; 0                              ;
;     -- arithmetic mode                      ; 210                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 6729                 ; 0                              ;
;     -- Dedicated logic registers            ; 6729 / 8064 ( 83 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 494 / 504 ( 98 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 24                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 12081                ; 0                              ;
; Total RAM block bits                        ; 101376               ; 0                              ;
; M9K                                         ; 11 / 42 ( 26 % )     ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )      ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 34110                ; 8                              ;
;     -- Registered Connections               ; 19596                ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 11                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk    ; 27    ; 2        ; 0            ; 7            ; 21           ; 52                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mosi   ; 48    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[0] ; 101   ; 6        ; 31           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[1] ; 105   ; 6        ; 31           ; 22           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[2] ; 106   ; 6        ; 31           ; 22           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[3] ; 66    ; 4        ; 27           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[4] ; 110   ; 7        ; 29           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[5] ; 88    ; 6        ; 31           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[6] ; 89    ; 6        ; 31           ; 9            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[7] ; 92    ; 6        ; 31           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[8] ; 93    ; 6        ; 31           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; sck    ; 57    ; 3        ; 17           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; ssel   ; 29    ; 2        ; 0            ; 6            ; 21           ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; accum_clk ; 69    ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[0]     ; 86    ; 5        ; 31           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[1]     ; 84    ; 5        ; 31           ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[2]     ; 81    ; 5        ; 31           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[3]     ; 79    ; 5        ; 31           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[4]     ; 77    ; 5        ; 31           ; 1            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[5]     ; 76    ; 5        ; 31           ; 1            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[6]     ; 75    ; 5        ; 31           ; 1            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dc[7]     ; 74    ; 5        ; 31           ; 1            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; miso      ; 58    ; 3        ; 17           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pdm_clk   ; 70    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 7 ( 29 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 18 ( 17 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 7 ( 43 % )  ; 3.3V          ; --           ;
; 5        ; 8 / 12 ( 67 % ) ; 2.5V          ; --           ;
; 6        ; 7 / 15 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 7 ( 14 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 17 ( 24 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 38         ; 2        ; clk                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 29       ; 42         ; 2        ; ssel                                           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 41       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 48       ; 77         ; 3        ; mosi                                           ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 50       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 55       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 56       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 57       ; 88         ; 3        ; sck                                            ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 90         ; 3        ; miso                                           ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 60       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 61       ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 62       ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 66       ; 112        ; 4        ; pdm[3]                                         ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 116        ; 4        ; accum_clk                                      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 118        ; 4        ; pdm_clk                                        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 121        ; 5        ; dc[7]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 120        ; 5        ; dc[6]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 123        ; 5        ; dc[5]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 122        ; 5        ; dc[4]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 79       ; 132        ; 5        ; dc[3]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 81       ; 134        ; 5        ; dc[2]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 141        ; 5        ; dc[1]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 143        ; 5        ; dc[0]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 148        ; 6        ; pdm[5]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 150        ; 6        ; pdm[6]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 91       ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 156        ; 6        ; pdm[7]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 158        ; 6        ; pdm[8]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 178        ; 6        ; pdm[0]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 188        ; 6        ; pdm[1]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 190        ; 6        ; pdm[2]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 192        ; 7        ; pdm[4]                                         ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 114      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 118      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 119      ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 120      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 121      ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 122      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 123      ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 124      ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 131      ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; pdm_clk   ; Missing drive strength        ;
; miso      ; Missing drive strength        ;
; accum_clk ; Missing drive strength        ;
; dc[0]     ; Incomplete set of assignments ;
; dc[1]     ; Incomplete set of assignments ;
; dc[2]     ; Incomplete set of assignments ;
; dc[3]     ; Incomplete set of assignments ;
; dc[4]     ; Incomplete set of assignments ;
; dc[5]     ; Incomplete set of assignments ;
; dc[6]     ; Incomplete set of assignments ;
; dc[7]     ; Incomplete set of assignments ;
; clk       ; Incomplete set of assignments ;
+-----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                       ; Entity Name        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |pdm_to_pcm                                  ; 7818 (132)  ; 6729 (55)                 ; 0 (0)         ; 12081       ; 11   ; 1          ; 0            ; 0       ; 0         ; 24   ; 0            ; 1089 (78)    ; 3131 (13)         ; 3598 (43)        ; 0          ; |pdm_to_pcm                                                                                                                               ; pdm_to_pcm         ; work         ;
;    |accum:module_gen[0].accum_i|             ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[0].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[1].accum_i|             ; 37 (18)     ; 17 (9)                    ; 0 (0)         ; 2277        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (1)             ; 25 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i                                                                                                   ; accum              ; work         ;
;       |altshift_taps:buffer_rtl_0|           ; 19 (0)      ; 8 (0)                     ; 0 (0)         ; 2277        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0                                                                        ; altshift_taps      ; work         ;
;          |shift_taps_til:auto_generated|     ; 19 (0)      ; 8 (0)                     ; 0 (0)         ; 2277        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0|shift_taps_til:auto_generated                                          ; shift_taps_til     ; work         ;
;             |altsyncram_ms71:altsyncram2|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2277        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0|shift_taps_til:auto_generated|altsyncram_ms71:altsyncram2              ; altsyncram_ms71    ; work         ;
;             |cntr_97f:cntr1|                 ; 19 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (9)       ; 0 (0)             ; 8 (8)            ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0|shift_taps_til:auto_generated|cntr_97f:cntr1                           ; cntr_97f           ; work         ;
;                |cmpr_krb:cmpr4|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0|shift_taps_til:auto_generated|cntr_97f:cntr1|cmpr_krb:cmpr4            ; cmpr_krb           ; work         ;
;    |accum:module_gen[2].accum_i|             ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[2].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[3].accum_i|             ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[3].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[4].accum_i|             ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[4].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[5].accum_i|             ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[5].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[6].accum_i|             ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[6].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[7].accum_i|             ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[7].accum_i                                                                                                   ; accum              ; work         ;
;    |accum:module_gen[8].accum_i|             ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; 0          ; |pdm_to_pcm|accum:module_gen[8].accum_i                                                                                                   ; accum              ; work         ;
;    |beamformer:beaf|                         ; 6785 (6785) ; 5852 (5852)               ; 0 (0)         ; 588         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 933 (933)    ; 2786 (2786)       ; 3066 (3066)      ; 0          ; |pdm_to_pcm|beamformer:beaf                                                                                                               ; beamformer         ; work         ;
;       |micloc:miclocROM|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 588         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|beamformer:beaf|micloc:miclocROM                                                                                              ; micloc             ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 588         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component                                                              ; altsyncram         ; work         ;
;             |altsyncram_qb42:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 588         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component|altsyncram_qb42:auto_generated                               ; altsyncram_qb42    ; work         ;
;    |fifo2:module_gen[0].fifo_i|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 37 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 37 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 86 (23)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 37 (14)           ; 42 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 3 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[1].fifo_i|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 37 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 37 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 86 (21)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 37 (12)           ; 41 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[2].fifo_i|              ; 84 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 34 (0)            ; 44 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 84 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 34 (0)            ; 44 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 84 (20)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 34 (11)           ; 44 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 2 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[3].fifo_i|              ; 85 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 85 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 85 (21)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (11)           ; 42 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[4].fifo_i|              ; 83 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 83 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 83 (20)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 36 (14)           ; 42 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 3 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[5].fifo_i|              ; 84 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 35 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 84 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 35 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 84 (21)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 35 (11)           ; 43 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[6].fifo_i|              ; 85 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 85 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 85 (21)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 36 (13)           ; 42 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 2 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[7].fifo_i|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 38 (0)            ; 40 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 38 (0)            ; 40 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 86 (20)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 38 (13)           ; 40 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |fifo2:module_gen[8].fifo_i|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|              ; 86 (0)      ; 78 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 36 (0)            ; 42 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_csi1:auto_generated|        ; 86 (21)     ; 78 (24)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 36 (12)           ; 42 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated                                                 ; dcfifo_csi1        ; work         ;
;             |a_graycounter_cgb:wrptr_g1p|    ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p                     ; a_graycounter_cgb  ; work         ;
;             |a_graycounter_g26:rdptr_g1p|    ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_g26:rdptr_g1p                     ; a_graycounter_g26  ; work         ;
;             |alt_synch_pipe_l9l:rs_dgwp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp                      ; alt_synch_pipe_l9l ; work         ;
;                |dffpipe_6v8:dffpipe6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_l9l:rs_dgwp|dffpipe_6v8:dffpipe6 ; dffpipe_6v8        ; work         ;
;             |alt_synch_pipe_m9l:ws_dgrp|     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp                      ; alt_synch_pipe_m9l ; work         ;
;                |dffpipe_7v8:dffpipe9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9 ; dffpipe_7v8        ; work         ;
;             |altsyncram_lf51:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram                        ; altsyncram_lf51    ; work         ;
;             |cmpr_4h5:rdempty_eq_comp|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:rdempty_eq_comp                        ; cmpr_4h5           ; work         ;
;             |cmpr_4h5:wrfull_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|cmpr_4h5:wrfull_eq_comp                         ; cmpr_4h5           ; work         ;
;    |gen_ACC_clk:gpc|                         ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; 0          ; |pdm_to_pcm|gen_ACC_clk:gpc                                                                                                               ; gen_ACC_clk        ; work         ;
;    |spi_slave:spislv|                        ; 27 (27)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 23 (23)          ; 0          ; |pdm_to_pcm|spi_slave:spislv                                                                                                              ; spi_slave          ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; pdm_clk   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mosi      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; miso      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; accum_clk ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dc[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ssel      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sck       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; pdm[2]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; pdm[0]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; pdm[1]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; pdm[3]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; pdm[4]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; pdm[5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pdm[6]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; pdm[7]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; pdm[8]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                    ;
+-----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------+-------------------+---------+
; mosi                                                ;                   ;         ;
; clk                                                 ;                   ;         ;
; ssel                                                ;                   ;         ;
;      - spi_slave:spislv|dataToSendBuffer[7]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[6]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[5]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[4]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[3]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[2]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[1]         ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[0]         ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[1]                   ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[2]                   ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[3]                   ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~2          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~4          ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt~0                    ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[1]~1                 ; 1                 ; 0       ;
;      - spi_slave:spislv|sckr~0                      ; 1                 ; 0       ;
;      - spi_slave:spislv|sckr~1                      ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~5          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~6          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~7          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~8          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~9          ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~10         ; 1                 ; 0       ;
;      - ssel_edge[0]                                 ; 1                 ; 0       ;
;      - fifo_rdreq~16                                ; 1                 ; 0       ;
;      - mic_counter~10                               ; 1                 ; 0       ;
;      - always0~0                                    ; 1                 ; 0       ;
;      - spi_slave:spislv|dataNeeded                  ; 1                 ; 0       ;
;      - fifo_rdreq~24                                ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[11]~19     ; 1                 ; 0       ;
;      - fifo_rdclk~3                                 ; 1                 ; 0       ;
;      - mic_counter~14                               ; 1                 ; 0       ;
;      - mic_counter~16                               ; 1                 ; 0       ;
;      - fifo_rdreq[2]~41                             ; 1                 ; 0       ;
;      - mic_counter~17                               ; 1                 ; 0       ;
;      - fifo_rdreq[0]~42                             ; 1                 ; 0       ;
;      - fifo_rdreq~43                                ; 1                 ; 0       ;
;      - fifo_rdreq[4]~44                             ; 1                 ; 0       ;
;      - fifo_rdreq[8]~45                             ; 1                 ; 0       ;
; sck                                                 ;                   ;         ;
;      - spi_slave:spislv|sckr~0                      ; 0                 ; 6       ;
; pdm[2]                                              ;                   ;         ;
;      - accum:module_gen[2].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[2].accum_i|buffer[0]~feeder ; 0                 ; 6       ;
; pdm[0]                                              ;                   ;         ;
;      - accum:module_gen[0].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[0].accum_i|buffer[0]~feeder ; 0                 ; 6       ;
; pdm[1]                                              ;                   ;         ;
;      - accum:module_gen[1].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[1].accum_i|buffer[0]        ; 0                 ; 6       ;
; pdm[3]                                              ;                   ;         ;
;      - accum:module_gen[3].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[3].accum_i|buffer[0]        ; 0                 ; 6       ;
; pdm[4]                                              ;                   ;         ;
;      - accum:module_gen[4].accum_i|Add0~1           ; 1                 ; 6       ;
;      - accum:module_gen[4].accum_i|buffer[0]        ; 1                 ; 6       ;
; pdm[5]                                              ;                   ;         ;
;      - accum:module_gen[5].accum_i|Add0~1           ; 0                 ; 0       ;
;      - accum:module_gen[5].accum_i|buffer[0]        ; 0                 ; 0       ;
; pdm[6]                                              ;                   ;         ;
;      - accum:module_gen[6].accum_i|Add0~1           ; 1                 ; 0       ;
;      - accum:module_gen[6].accum_i|buffer[0]~feeder ; 1                 ; 0       ;
; pdm[7]                                              ;                   ;         ;
;      - accum:module_gen[7].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[7].accum_i|buffer[0]        ; 0                 ; 6       ;
; pdm[8]                                              ;                   ;         ;
;      - accum:module_gen[8].accum_i|Add0~1           ; 0                 ; 6       ;
;      - accum:module_gen[8].accum_i|buffer[0]        ; 0                 ; 6       ;
+-----------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; always1~0                                                                                   ; LCCOMB_X24_Y19_N30 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beam_clk                                                                                    ; FF_X24_Y19_N29     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~10                                                                 ; LCCOMB_X22_Y10_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~11                                                                 ; LCCOMB_X22_Y10_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~12                                                                 ; LCCOMB_X22_Y11_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~13                                                                 ; LCCOMB_X22_Y10_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~14                                                                 ; LCCOMB_X22_Y10_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~15                                                                 ; LCCOMB_X22_Y10_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~5                                                                  ; LCCOMB_X22_Y11_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~8                                                                  ; LCCOMB_X22_Y10_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Decoder0~9                                                                  ; LCCOMB_X22_Y10_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|Equal0~0                                                                    ; LCCOMB_X27_Y10_N14 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|ROM_rd_en                                                                   ; FF_X27_Y10_N25     ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|ROMcounter_hori[0]~1                                                        ; LCCOMB_X27_Y10_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; beamformer:beaf|clk                                                                         ; FF_X17_Y9_N7       ; 5852    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                         ; PIN_27             ; 52      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X27_Y22_N26 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y23_N22 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X6_Y7_N24   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X4_Y6_N12   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X29_Y19_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y19_N22 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X25_Y14_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y12_N24 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X25_Y20_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X28_Y20_N28 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X25_Y22_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X23_Y22_N20 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X27_Y21_N20 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y21_N16 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X25_Y16_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y16_N22 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_rdreq~0 ; LCCOMB_X24_Y18_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y17_N12 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo_rdclk                                                                                  ; FF_X27_Y15_N21     ; 324     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fifo_rdclk~3                                                                                ; LCCOMB_X27_Y15_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_rdreq~16                                                                               ; LCCOMB_X27_Y17_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gen_ACC_clk:gpc|outclk                                                                      ; FF_X24_Y19_N21     ; 396     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; mic_counter[3]                                                                              ; FF_X27_Y15_N1      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pdm_clk_gen                                                                                 ; FF_X30_Y2_N25      ; 124     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; spi_data_to_send~11                                                                         ; LCCOMB_X24_Y15_N4  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_slave:spislv|bitcnt[1]~1                                                                ; LCCOMB_X27_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_slave:spislv|dataToSendBuffer[11]~19                                                    ; LCCOMB_X27_Y17_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ssel                                                                                        ; PIN_29             ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                   ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; beamformer:beaf|clk    ; FF_X17_Y9_N7   ; 5852    ; 243                                  ; Global Clock         ; GCLK0            ; --                        ;
; clk                    ; PIN_27         ; 52      ; 6                                    ; Global Clock         ; GCLK4            ; --                        ;
; fifo_rdclk             ; FF_X27_Y15_N21 ; 324     ; 23                                   ; Global Clock         ; GCLK8            ; --                        ;
; gen_ACC_clk:gpc|outclk ; FF_X24_Y19_N21 ; 396     ; 1                                    ; Global Clock         ; GCLK6            ; --                        ;
; pdm_clk_gen            ; FF_X30_Y2_N25  ; 124     ; 31                                   ; Global Clock         ; GCLK9            ; --                        ;
+------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; accum:module_gen[1].accum_i|altshift_taps:buffer_rtl_0|shift_taps_til:auto_generated|altsyncram_ms71:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 253          ; 9            ; 253          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 2277 ; 253                         ; 9                           ; 253                         ; 9                           ; 2277                ; 1    ; None         ; M9K_X26_Y7_N0  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component|altsyncram_qb42:auto_generated|ALTSYNCRAM                  ; M9K  ; True Dual Port   ; Single Clock ; 84           ; 8            ; 84           ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 672  ; 84                          ; 7                           ; 84                          ; 7                           ; 588                 ; 1    ; rom_half.hex ; M9K_X26_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X5_Y7_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y19_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ALTSYNCRAM           ; M9K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None         ; M9K_X26_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pdm_to_pcm|beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component|altsyncram_qb42:auto_generated|ALTSYNCRAM                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00010000) (20) (16) (10)   ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;
;32;(00011011) (33) (27) (1B)    ;(00011100) (34) (28) (1C)   ;(00011101) (35) (29) (1D)   ;(00011101) (35) (29) (1D)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;(00011110) (36) (30) (1E)   ;(00011111) (37) (31) (1F)   ;
;40;(00011111) (37) (31) (1F)    ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100001) (41) (33) (21)   ;
;48;(00100001) (41) (33) (21)    ;(00100001) (41) (33) (21)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00100010) (42) (34) (22)   ;(00100011) (43) (35) (23)   ;(00100011) (43) (35) (23)   ;
;56;(00000000) (0) (0) (00)    ;(00100000) (40) (32) (20)   ;(00101101) (55) (45) (2D)   ;(00110011) (63) (51) (33)   ;(00110110) (66) (54) (36)   ;(00111000) (70) (56) (38)   ;(00111010) (72) (58) (3A)   ;(00111011) (73) (59) (3B)   ;
;64;(00111100) (74) (60) (3C)    ;(00111100) (74) (60) (3C)   ;(00111101) (75) (61) (3D)   ;(00111101) (75) (61) (3D)   ;(00111110) (76) (62) (3E)   ;(00111110) (76) (62) (3E)   ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;
;72;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;(01000100) (104) (68) (44)   ;
;80;(01000100) (104) (68) (44)    ;(01000101) (105) (69) (45)   ;(01000101) (105) (69) (45)   ;(01000110) (106) (70) (46)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,615 / 27,275 ( 35 % ) ;
; C16 interconnects     ; 69 / 1,240 ( 6 % )      ;
; C4 interconnects      ; 3,754 / 20,832 ( 18 % ) ;
; Direct links          ; 2,904 / 27,275 ( 11 % ) ;
; Global clocks         ; 5 / 10 ( 50 % )         ;
; Local interconnects   ; 5,783 / 8,064 ( 72 % )  ;
; R24 interconnects     ; 77 / 1,320 ( 6 % )      ;
; R4 interconnects      ; 5,490 / 28,560 ( 19 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.83) ; Number of LABs  (Total = 494) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 1                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 1                             ;
; 14                                          ; 1                             ;
; 15                                          ; 6                             ;
; 16                                          ; 480                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 494) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 440                           ;
; 1 Clock enable                     ; 77                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clocks                           ; 52                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 27.29) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 0                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 15                            ;
; 22                                           ; 13                            ;
; 23                                           ; 11                            ;
; 24                                           ; 16                            ;
; 25                                           ; 19                            ;
; 26                                           ; 36                            ;
; 27                                           ; 64                            ;
; 28                                           ; 92                            ;
; 29                                           ; 89                            ;
; 30                                           ; 68                            ;
; 31                                           ; 42                            ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.28) ; Number of LABs  (Total = 494) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 24                            ;
; 3                                               ; 17                            ;
; 4                                               ; 42                            ;
; 5                                               ; 50                            ;
; 6                                               ; 53                            ;
; 7                                               ; 55                            ;
; 8                                               ; 55                            ;
; 9                                               ; 23                            ;
; 10                                              ; 38                            ;
; 11                                              ; 29                            ;
; 12                                              ; 21                            ;
; 13                                              ; 25                            ;
; 14                                              ; 7                             ;
; 15                                              ; 13                            ;
; 16                                              ; 12                            ;
; 17                                              ; 4                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.15) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 52                            ;
; 5                                            ; 36                            ;
; 6                                            ; 18                            ;
; 7                                            ; 22                            ;
; 8                                            ; 44                            ;
; 9                                            ; 25                            ;
; 10                                           ; 28                            ;
; 11                                           ; 27                            ;
; 12                                           ; 26                            ;
; 13                                           ; 28                            ;
; 14                                           ; 17                            ;
; 15                                           ; 15                            ;
; 16                                           ; 12                            ;
; 17                                           ; 9                             ;
; 18                                           ; 9                             ;
; 19                                           ; 15                            ;
; 20                                           ; 9                             ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 10                            ;
; 25                                           ; 5                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
; 33                                           ; 5                             ;
; 34                                           ; 3                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 24        ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 13           ; 8            ; 0            ; 13           ; 0            ; 0            ; 8            ; 0            ; 24        ; 24        ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 24           ; 0         ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 24           ; 24           ; 24           ; 24           ; 16           ; 24           ; 24           ; 24           ; 24           ; 11           ; 16           ; 24           ; 11           ; 24           ; 24           ; 16           ; 24           ; 0         ; 0         ; 0         ; 24           ; 24           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; pdm_clk            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mosi               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; miso               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; accum_clk          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[0]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[1]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[2]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[3]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[4]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[5]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[6]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dc[7]              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ssel               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sck                ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[2]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[0]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[1]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[3]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[4]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[5]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[6]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[7]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[8]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------------+------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)   ; Delay Added in ns ;
+------------------------------------+------------------------+-------------------+
; pdm_clk_gen                        ; gen_ACC_clk:gpc|outclk ; 98.1              ;
; pdm_clk_gen,gen_ACC_clk:gpc|outclk ; gen_ACC_clk:gpc|outclk ; 25.5              ;
; pdm_clk_gen                        ; pdm_clk_gen            ; 10.2              ;
; fifo_rdclk                         ; fifo_rdclk             ; 8.9               ;
; gen_ACC_clk:gpc|outclk             ; gen_ACC_clk:gpc|outclk ; 6.2               ;
; clk                                ; clk                    ; 3.8               ;
+------------------------------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                          ; Destination Register                                                                                                                  ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pdm_clk_gen                                                                                                                              ; pdm_clk_gen                                                                                                                           ; 3.618             ;
; gen_ACC_clk:gpc|outclk                                                                                                                   ; accu_clk_edge[0]                                                                                                                      ; 3.317             ;
; beam_clk                                                                                                                                 ; beam_clk                                                                                                                              ; 3.062             ;
; beamformer:beaf|clk                                                                                                                      ; beamformer:beaf|clk                                                                                                                   ; 2.739             ;
; pdm_clk_counter[3]                                                                                                                       ; pdm_clk_gen                                                                                                                           ; 1.809             ;
; pdm_clk_counter[0]                                                                                                                       ; pdm_clk_gen                                                                                                                           ; 1.809             ;
; pdm_clk_counter[1]                                                                                                                       ; pdm_clk_gen                                                                                                                           ; 1.809             ;
; pdm_clk_counter[2]                                                                                                                       ; pdm_clk_gen                                                                                                                           ; 1.809             ;
; fifo_data_in[0][7]                                                                                                                       ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_datain_reg0 ; 1.792             ;
; fifo_data_in[0][5]                                                                                                                       ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a5~porta_datain_reg0 ; 1.766             ;
; fifo_data_in[0][0]                                                                                                                       ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a0~porta_datain_reg0 ; 1.758             ;
; fifo_data_in[0][1]                                                                                                                       ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a1~porta_datain_reg0 ; 1.758             ;
; fifo_data_in[0][6]                                                                                                                       ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a6~porta_datain_reg0 ; 1.758             ;
; fifo_data_in[0][3]                                                                                                                       ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a3~porta_datain_reg0 ; 1.753             ;
; fifo_data_in[0][4]                                                                                                                       ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a4~porta_datain_reg0 ; 1.753             ;
; gen_ACC_clk:gpc|counter[7]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[6]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[5]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[4]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[3]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[2]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[1]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; gen_ACC_clk:gpc|counter[0]                                                                                                               ; gen_ACC_clk:gpc|outclk                                                                                                                ; 1.630             ;
; fifo_wrreq[6]                                                                                                                            ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.395             ;
; fifo_wrreq[2]                                                                                                                            ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.346             ;
; fifo_data_in[0][2]                                                                                                                       ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a2~porta_datain_reg0 ; 1.249             ;
; fifo_wrreq[5]                                                                                                                            ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.105             ;
; fifo_wrreq[4]                                                                                                                            ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.098             ;
; fifo_wrreq[1]                                                                                                                            ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.087             ;
; fifo_wrreq[8]                                                                                                                            ; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.085             ;
; fifo_wrreq[0]                                                                                                                            ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.085             ;
; fifo_wrreq[7]                                                                                                                            ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 1.085             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.794             ;
; fifo_wrreq[3]                                                                                                                            ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.783             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|altsyncram_lf51:fifo_ram|ram_block5a7~porta_we_reg      ; 0.779             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                     ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|parity9                        ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a0                     ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a4                  ; 0.777             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|parity9                        ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|alt_synch_pipe_m9l:ws_dgrp|dffpipe_7v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_csi1:auto_generated|a_graycounter_cgb:wrptr_g1p|counter8a1                  ; 0.742             ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M08SAE144C8G for design "pdm_to_pcm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "beamformer:beaf|micloc:miclocROM|altsyncram:altsyncram_component|altsyncram_qb42:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8GES is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
    Info (176445): Device 10M25SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_csi1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_7v8:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_6v8:dffpipe6|dffe7a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pdm_to_pcm.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 27 (CLK0p, DIFFIO_RX_L18p, DIFFOUT_L18p, High_Speed)) File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node beamformer:beaf|clk  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/beamformer.v Line: 45
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node beamformer:beaf|clk~0 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/beamformer.v Line: 45
Info (176353): Automatically promoted node gen_ACC_clk:gpc|outclk  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 232
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node gen_ACC_clk:gpc|outclk~1 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 232
        Info (176357): Destination node accu_clk_edge[0] File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 193
        Info (176357): Destination node accum_clk~output File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 42
Info (176353): Automatically promoted node fifo_rdclk  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 71
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pdm_clk_gen  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 151
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pdm_clk_gen~0 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 151
        Info (176357): Destination node pdm_clk~output File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 33
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "pdm[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pdm[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 4.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 12 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin mosi uses I/O standard 3.3-V LVCMOS at 48 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 38
    Info (169178): Pin ssel uses I/O standard 3.3-V LVCMOS at 29 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 36
    Info (169178): Pin sck uses I/O standard 3.3-V LVCMOS at 57 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 37
    Info (169178): Pin pdm[2] uses I/O standard 3.3-V LVCMOS at 106 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[0] uses I/O standard 3.3-V LVCMOS at 101 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[1] uses I/O standard 3.3-V LVCMOS at 105 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[3] uses I/O standard 3.3-V LVCMOS at 66 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[4] uses I/O standard 3.3-V LVCMOS at 110 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[5] uses I/O standard 3.3-V LVCMOS at 88 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[6] uses I/O standard 3.3-V LVCMOS at 89 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[7] uses I/O standard 3.3-V LVCMOS at 92 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[8] uses I/O standard 3.3-V LVCMOS at 93 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
Info (144001): Generated suppressed messages file /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 2112 megabytes
    Info: Processing ended: Wed Dec  4 20:00:19 2019
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:01:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.fit.smsg.


