module contador (
		parameter N=4)( 			// par치metro N
		input logic clk, clr,	// clk es se침al de reloj y clr se침al de clear
		output logic Q[N-1:0]); // La salida Q es de N bits
		
		
always @(posedge clk or posedge clr)
	if(clr)Q<=0;	// Si se activa clr el siguiente valor de Q ser치 0
	else Q<=Q+1;	// En otro caso se suma 1 al valor obtenido
	
endmodule
		