# `s.save()`

`s` 的构造过程完成了 SRAM 的构造，其信息保存在 python 对象中，调用 `s.save()` 函数可以将信息写入到文件中。



## 输出 .sp 文件

````python
spname = OPTS.output_path + self.s.name + ".sp"
self.sp_write(spname)
````

首先给定一个输出 .sp 文件名称。然后调用 `self.sp_write`：

````python
def sp_write(self, name, lvs=False, trim=False):
    self.s.sp_write(name, lvs, trim)
````

这个函数会调用到 `self.s` 的 `sp_write`，也就是真正的 SRAM 对象，`sp_write` 的分析见：[`spice` 类](./base/spice.md)。



## Save a functional simulation

使用 `functional` 类，产生对 sram 的激励与测量 spice 文件（functional_stim.sp、functional_meas.sp）。以检测 sram 的基本读写功能。



## Save stimulus and measurement file

使用 `delay` 类，产生对 sram 的激励与测量 spice 文件（delay_stim.sp、delay_meas.sp）。以检测 sram 的延时信息。



## 输出 trimmed.sp 文件

````python
temp_trim_sp = "{0}trimmed.sp".format(OPTS.output_path)
self.sp_write(temp_trim_sp, lvs=False, trim=True)
````

trimmed.sp：相对正常的 sram.sp，去掉了部分非必要的 memory cells。

用来给 chara 使用（如果配置了 `OPTS.trim_netlist`）trimmed.sp 进行仿真，加快仿真速度。



## 输出 .gds 文件

如果不仅需要网标文件：

````python
gdsname = OPTS.output_path + self.s.name + ".gds"
self.gds_write(gdsname)
````

首先给定一个输出 .gds 文件名称。然后调用 `self.gds_write`：

````python
def gds_write(self, name):
    self.s.gds_write(name)
````

这个函数会调用到 `self.s` 的 `gds_write`，也就是真正的 SRAM 对象，`gds_write` 的分析见：[`layout` 类](./base/layout.md)。

输出 .gds 后，如果需要检测 lvsdrc：

````python
if OPTS.check_lvsdrc:
    verify.write_drc_script(cell_name=self.s.name,
                            gds_name=os.path.basename(gdsname),
                            extract=True,
                            final_verification=True,
                            output_path=OPTS.output_path)
````

TODO：分析 `verify.write_drc_script` 运行 DRC 检测。



## 输出 .lef 文件

如果不仅需要网标文件：

````python
lefname = OPTS.output_path + self.s.name + ".lef"
self.lef_write(lefname)
````

最后调用到 `self.s.lef_write`：

````python
    def lef_write(self, name):
        self.s.lef_write(name)
````

`lef_write` 函数实现见 [`lef` 类](./base/lef.md)



## Save the LVS file

通过控制 `sp_write` 的 `lvs` 参数为 `True` 产生 .lvs.sp 文件（相对正常的 sram.sp，对 MOS 管的描述少了一部分）：

````python
self.sp_write(lvsname, lvs=True)
````

TODO：少了一部分描述是什么？

````
Mpinv_pmos Z A vdd vdd p m=1 w=3.2u l=0.4u pd=7.20u ps=7.20u as=3.20p ad=3.20p
Mpinv_pmos Z A vdd vdd p m=1 w=3.2u l=0.4u 
````

之后运行 LVS：

```python
if not OPTS.netlist_only and OPTS.check_lvsdrc:
    verify.write_lvs_script(cell_name=self.s.name,
                            gds_name=os.path.basename(gdsname),
                            sp_name=os.path.basename(lvsname),
                            final_verification=True,
                            output_path=OPTS.output_path)
```

TODO：分析 `verify.write_lvs_script` 运行 lvs 检测。



## Save the extracted spice file

````python
pexname = OPTS.output_path + self.s.name + ".pex.sp"
spname = OPTS.output_path + self.s.name + ".sp"
verify.run_pex(self.s.name, gdsname, spname, output=pexname)
````

TODO：分析 `verify.run_pex` 运行 PEX 检测。



## Characterize the design

为了输出 .lib 文件：

````python
from openram.characterizer import lib
lib(out_dir=OPTS.output_path, sram=self.s, sp_file=sp_file)
````

计算 sram 的时序信息：delay、setup、hold。详见 [`lib` 类](./characterizer/lib.md)



## 输出 config 文件

```python
try:
    from shutil import copyfile
    copyfile(OPTS.config_file, OPTS.output_path + OPTS.output_name + '.py')
except shutil.SameFileError:
    pass
```

将运行 openram 时传入的文件拷贝一份输出。



## 输出数据表

```python
dname = OPTS.output_path + self.s.name + ".html"
datasheet_gen.datasheet_write(dname)
```

TODO：分析 `datasheet_gen.datasheet_write` 产生 .html 文件。



## 输出 .v 文件

```python
vname = OPTS.output_path + self.s.name + '.v'
self.verilog_write(vname)
```

```python
self.s.verilog_write(name)
    if self.num_banks != 1:
        from openram.modules.sram_multibank import sram_multibank
        mb = sram_multibank(self.s)
        mb.verilog_write(name[:-2] + '_top.v')
```

首先调用 `self.s.verilog_write()` 输出 .v 文件。

`verilog_write` 函数实现见 [`verilog` 类](./base/verilog.md)

之后根据 `self.num_banks` 进行判断，如果其不为 1，需要导入 `sram_multibank`，并且创建一个 `sram_multibank` 对象，再调用其 `veriloh_write`。

TODO：分析 `sram_multibank`。



## 输出选项

```python
if OPTS.output_extended_config:
    start_time = datetime.datetime.now()
    oname = OPTS.output_path + OPTS.output_name + "_extended.py"
    debug.print_raw("Extended Config: Writing to {0}".format(oname))
    self.extended_config_write(oname)
    print_time("Extended Config", datetime.datetime.now(), start_time)

```

TODO



## 总结

输出 16x2 的 sram，输出文件名称为 sram_16x2

- `datasheet.info`：产生数据手册时的信息；
- `delay_meas.log`：
- `delay_meas.sp`：仿真 delay 与 功率 信息的 spice 测量文件；
- `delay_stim.sp`：仿真 delay 与 功率 信息的 spice 激励文件；
- `functional_meas.sp`：验证 sram 读写功能的 spice 测量文件；
- `functional_stim.sp`：验证 sram 读写功能的 spice 激励文件；
- `sram_16x2_FF_5p0V_25C.lib` 等：不同工艺角下的 .lib 文件。保存 sram 的延时、建立、保持时间、功率信息；
- `sram_16x2.gds`：SRAM 版图；
- `sram_16x2.html`：SRAM 数据手册；
- `sram_16x2.lef`：SRAM 的 .lef 文件，简单的版图信息；
- `sram_16x2.log`：OpenRAM 运行日志
- `sram_16x2.lvs.sp`：运行 LVS 的 spice 网标，相比正常网标，MOS 少了一些参数；
- `sram_16x2.py`：SRAM 配置信息；
- `sram_16x2.sp`：SRAM 网标；
- `sram_16x2.v`：SRAM verilog 描述；
- `sram.log`：
- `sram.sp`：拷贝 `sram_16x2.sp` 而来，用来做 functional 检测；
- `trimmed.sp`：去掉不必要的 memory cell 得到的 spice 网表，可以使用这个文件做 char，可以减少仿真时间；