Timing Analyzer report for UART
Sun Nov 10 20:05:39 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 14. Slow 1200mV 85C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 15. Slow 1200mV 85C Model Hold: 'Clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'Clk'
 24. Slow 1200mV 0C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 25. Slow 1200mV 0C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 26. Slow 1200mV 0C Model Hold: 'Clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'Clk'
 34. Fast 1200mV 0C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 35. Fast 1200mV 0C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'
 36. Fast 1200mV 0C Model Hold: 'Clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.4%      ;
;     Processor 3            ;   3.2%      ;
;     Processor 4            ;   3.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clk                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                                        ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] } ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                               ;
+------------+-----------------+--------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note ;
+------------+-----------------+--------------------------------------------+------+
; 238.32 MHz ; 238.32 MHz      ; Clk                                        ;      ;
; 349.9 MHz  ; 349.9 MHz       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ;      ;
+------------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -3.196 ; -69.463       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.858 ; -42.358       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.650 ; -6.848        ;
; Clk                                        ; 0.593  ; 0.000         ;
+--------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -3.000 ; -31.000       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.000 ; -32.000       ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.196 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 4.220      ;
; -3.138 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 4.220      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.094 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 4.046      ;
; -3.089 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 4.046      ;
; -3.083 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 4.107      ;
; -3.081 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 4.105      ;
; -3.025 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 4.107      ;
; -3.023 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 4.105      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.933      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.979 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.931      ;
; -2.976 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.933      ;
; -2.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.931      ;
; -2.951 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.975      ;
; -2.945 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.860      ;
; -2.936 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.960      ;
; -2.894 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.918      ;
; -2.893 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 3.975      ;
; -2.887 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; -0.022     ; 3.860      ;
; -2.878 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 3.960      ;
; -2.875 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.899      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.867 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.184     ; 3.678      ;
; -2.862 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.886      ;
; -2.849 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.029      ; 3.873      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.841 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.793      ;
; -2.836 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.087      ; 3.918      ;
; -2.836 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.793      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
; -2.828 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 3.780      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                 ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.858 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.790      ;
; -1.852 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.784      ;
; -1.684 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.616      ;
; -1.678 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.610      ;
; -1.673 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.605      ;
; -1.673 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.605      ;
; -1.648 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.580      ;
; -1.648 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.580      ;
; -1.648 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.580      ;
; -1.605 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.537      ;
; -1.605 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.537      ;
; -1.605 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.537      ;
; -1.603 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.535      ;
; -1.599 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.531      ;
; -1.599 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.531      ;
; -1.599 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.531      ;
; -1.587 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.520      ;
; -1.582 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.515      ;
; -1.581 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.514      ;
; -1.576 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.509      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.566 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.499      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.493      ;
; -1.557 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.489      ;
; -1.552 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.484      ;
; -1.551 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.483      ;
; -1.543 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.475      ;
; -1.525 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.457      ;
; -1.501 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.434      ;
; -1.501 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.434      ;
; -1.501 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.434      ;
; -1.501 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.434      ;
; -1.490 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.422      ;
; -1.490 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.422      ;
; -1.490 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.422      ;
; -1.461 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.393      ;
; -1.459 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.392      ;
; -1.459 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.392      ;
; -1.448 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.381      ;
; -1.448 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.381      ;
; -1.448 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.381      ;
; -1.448 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.381      ;
; -1.431 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.363      ;
; -1.410 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.342      ;
; -1.410 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.342      ;
; -1.401 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.334      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.330      ;
; -1.396 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.329      ;
; -1.396 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.329      ;
; -1.393 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.326      ;
; -1.388 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.321      ;
; -1.383 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.315      ;
; -1.377 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.310      ;
; -1.374 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.306      ;
; -1.374 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.306      ;
; -1.374 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.063     ; 2.306      ;
; -1.372 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.305      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
; -1.364 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.062     ; 2.297      ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                    ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.650 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|stop_bit     ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 0.990      ;
; -0.648 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 0.992      ;
; -0.645 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|TxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 0.995      ;
; -0.392 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.248      ;
; -0.388 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.252      ;
; -0.379 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.261      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.336 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|RxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.304      ;
; -0.322 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Tx           ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.318      ;
; -0.322 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.318      ;
; -0.322 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.318      ;
; -0.322 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.318      ;
; -0.322 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.318      ;
; -0.012 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.628      ;
; -0.012 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.628      ;
; -0.012 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.628      ;
; -0.012 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.628      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[0] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[1] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[2] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[3] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[4] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[5] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[6] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; -0.009 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[7] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.631      ;
; 0.012  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.652      ;
; 0.012  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.652      ;
; 0.012  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.953      ; 1.652      ;
; 0.357  ; UART_rx:I_RS232RX|start_bit    ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; UART_rx:I_RS232RX|counter[2]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; UART_tx:I_RS232TX|TxDone       ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|stop_bit     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.360  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.580      ;
; 0.360  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.580      ;
; 0.391  ; UART_tx:I_RS232TX|Bit[4]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.396  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.616      ;
; 0.528  ; UART_rx:I_RS232RX|Bit[4]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.748      ;
; 0.557  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.777      ;
; 0.558  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.581  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.800      ;
; 0.588  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.808      ;
; 0.674  ; UART_rx:I_RS232RX|Read_data[1] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.893      ;
; 0.675  ; UART_rx:I_RS232RX|Read_data[6] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.894      ;
; 0.677  ; UART_rx:I_RS232RX|Read_data[3] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.896      ;
; 0.677  ; UART_rx:I_RS232RX|Read_data[5] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.896      ;
; 0.680  ; UART_rx:I_RS232RX|Read_data[4] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.899      ;
; 0.680  ; UART_rx:I_RS232RX|Read_data[7] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.899      ;
; 0.700  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.920      ;
; 0.702  ; UART_rx:I_RS232RX|Read_data[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 0.921      ;
; 0.763  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.983      ;
; 0.773  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 0.993      ;
; 0.833  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.052      ;
; 0.847  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.067      ;
; 0.848  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.848  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.850  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.925  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.145      ;
; 0.936  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.156      ;
; 0.945  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.164      ;
; 0.962  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.181      ;
; 0.968  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.188      ;
; 0.975  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.195      ;
; 0.981  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.201      ;
; 0.983  ; UART_tx:I_RS232TX|Tx           ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.203      ;
; 0.983  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.202      ;
; 0.985  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.204      ;
; 0.994  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.213      ;
; 1.014  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.234      ;
; 1.017  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.237      ;
; 1.018  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.238      ;
; 1.021  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.241      ;
; 1.028  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.248      ;
; 1.030  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.250      ;
; 1.031  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.251      ;
; 1.085  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.305      ;
; 1.085  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.305      ;
; 1.087  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.307      ;
; 1.095  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.315      ;
; 1.096  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.316      ;
; 1.097  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.062      ; 1.316      ;
; 1.107  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.327      ;
; 1.111  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.331      ;
; 1.112  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.332      ;
; 1.115  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.335      ;
; 1.122  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.342      ;
; 1.131  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.351      ;
; 1.149  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.369      ;
; 1.149  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.369      ;
; 1.151  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.371      ;
; 1.156  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.376      ;
; 1.159  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.063      ; 1.379      ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                     ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; 0.593 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.593 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.594 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.642 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.042      ;
; 0.644 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.044      ;
; 0.652 ; UART_tx:I_RS232TX|R_edge[1]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.063      ; 0.872      ;
; 0.679 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|R_edge[1]                 ; Clk                                        ; Clk         ; 0.000        ; 0.063      ; 0.899      ;
; 0.754 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.154      ;
; 0.756 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.156      ;
; 0.765 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.185      ; 3.336      ;
; 0.853 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.123      ; 3.362      ;
; 0.863 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.063      ;
; 0.863 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.063      ;
; 0.864 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.064      ;
; 0.864 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.064      ;
; 0.865 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.065      ;
; 0.865 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.065      ;
; 0.866 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.266      ;
; 0.868 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.268      ;
; 0.877 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.063      ; 1.097      ;
; 0.878 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.078      ;
; 0.878 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.078      ;
; 0.879 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.079      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.882 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.882 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.882 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.882 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.908 ; UART_tx:I_RS232TX|State                     ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.063      ; 1.128      ;
; 0.951 ; UART_rx:I_RS232RX|State.READ                ; UART_rx:I_RS232RX|State.READ                ; Clk                                        ; Clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.973 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.173      ;
; 0.973 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.173      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.174      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.174      ;
; 0.975 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.175      ;
; 0.975 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.175      ;
; 0.975 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.175      ;
; 0.976 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.976 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.977 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.177      ;
; 0.977 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.177      ;
; 0.978 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.378      ;
; 0.980 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.380      ;
; 0.990 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.190      ;
; 0.990 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.190      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.992 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.192      ;
; 0.994 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.194      ;
; 0.994 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.194      ;
; 0.994 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.194      ;
; 1.071 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; -0.029     ; 1.199      ;
; 1.085 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.285      ;
; 1.086 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.286      ;
; 1.086 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.286      ;
; 1.087 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.287      ;
; 1.087 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.287      ;
; 1.087 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.287      ;
; 1.088 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.288      ;
; 1.089 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.289      ;
; 1.089 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.289      ;
; 1.090 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.490      ;
; 1.092 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.492      ;
; 1.102 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.302      ;
; 1.102 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.302      ;
; 1.104 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.304      ;
; 1.104 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.304      ;
; 1.104 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.304      ;
; 1.104 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.304      ;
; 1.104 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.304      ;
; 1.106 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.306      ;
; 1.106 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.306      ;
; 1.118 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 0.000        ; 0.080      ; 1.355      ;
; 1.154 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.554      ;
; 1.154 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.554      ;
; 1.154 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.554      ;
; 1.154 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 2.014      ; 3.554      ;
; 1.181 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; -0.029     ; 1.309      ;
; 1.183 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; -0.029     ; 1.311      ;
; 1.197 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.397      ;
; 1.198 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.043      ; 1.398      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                         ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                                                          ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; 262.81 MHz ; 250.0 MHz       ; Clk                                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 390.02 MHz ; 390.02 MHz      ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ;                                                               ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -2.805 ; -60.484       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.564 ; -34.707       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.520 ; -4.864        ;
; Clk                                        ; 0.532  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -3.000 ; -31.000       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.000 ; -32.000       ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.805 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.835      ;
; -2.779 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.835      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.703 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.660      ;
; -2.699 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.034     ; 3.660      ;
; -2.643 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.673      ;
; -2.630 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.660      ;
; -2.617 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.673      ;
; -2.604 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.660      ;
; -2.601 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.631      ;
; -2.601 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.525      ;
; -2.577 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.607      ;
; -2.575 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.631      ;
; -2.575 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 3.525      ;
; -2.551 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.607      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.503      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.034     ; 3.503      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.499      ;
; -2.538 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.034     ; 3.499      ;
; -2.537 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.567      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.528 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.173     ; 3.350      ;
; -2.521 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.551      ;
; -2.514 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.544      ;
; -2.511 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.567      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.499 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.456      ;
; -2.498 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.528      ;
; -2.495 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.551      ;
; -2.495 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 3.456      ;
; -2.489 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk          ; Clk         ; 1.000        ; 0.035      ; 3.519      ;
; -2.488 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.544      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
; -2.475 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 3.432      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                  ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.564 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.502      ;
; -1.564 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.502      ;
; -1.564 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.502      ;
; -1.559 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.497      ;
; -1.559 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.497      ;
; -1.559 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.497      ;
; -1.410 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.348      ;
; -1.410 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.348      ;
; -1.410 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.348      ;
; -1.407 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.345      ;
; -1.402 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.340      ;
; -1.384 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.322      ;
; -1.384 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.322      ;
; -1.384 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.322      ;
; -1.349 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.287      ;
; -1.349 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.287      ;
; -1.349 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.287      ;
; -1.341 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.279      ;
; -1.341 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.279      ;
; -1.341 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.279      ;
; -1.336 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.274      ;
; -1.306 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.245      ;
; -1.301 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.240      ;
; -1.301 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.240      ;
; -1.296 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.235      ;
; -1.295 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.233      ;
; -1.294 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.293 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.232      ;
; -1.289 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.227      ;
; -1.278 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.216      ;
; -1.278 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.216      ;
; -1.278 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.216      ;
; -1.275 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.213      ;
; -1.252 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.190      ;
; -1.252 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.190      ;
; -1.252 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.190      ;
; -1.252 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.190      ;
; -1.235 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.173      ;
; -1.235 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.173      ;
; -1.235 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.173      ;
; -1.218 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.156      ;
; -1.202 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.140      ;
; -1.202 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.140      ;
; -1.202 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.140      ;
; -1.202 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.140      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.193 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.132      ;
; -1.191 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.129      ;
; -1.184 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.122      ;
; -1.177 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.115      ;
; -1.166 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.105      ;
; -1.163 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.101      ;
; -1.163 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.101      ;
; -1.163 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.101      ;
; -1.163 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.101      ;
; -1.162 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.101      ;
; -1.157 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.096      ;
; -1.157 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.095      ;
; -1.155 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.093      ;
; -1.149 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.087      ;
; -1.149 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.087      ;
; -1.149 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.087      ;
; -1.126 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.065      ;
; -1.124 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.062      ;
; -1.124 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.062      ;
; -1.124 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.062      ;
; -1.124 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.057     ; 2.062      ;
; -1.121 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.060      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
; -1.111 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.056     ; 2.050      ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                     ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.520 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|stop_bit     ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 0.895      ;
; -0.518 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 0.897      ;
; -0.516 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|TxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 0.899      ;
; -0.271 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.144      ;
; -0.269 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.146      ;
; -0.267 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.148      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.228 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|RxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.187      ;
; -0.227 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Tx           ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.188      ;
; -0.227 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.188      ;
; -0.227 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.188      ;
; -0.227 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.188      ;
; -0.227 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.188      ;
; 0.053  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.468      ;
; 0.053  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.468      ;
; 0.053  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.468      ;
; 0.053  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.468      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[0] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[1] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[2] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[3] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[4] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[5] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[6] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.073  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[7] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.488      ;
; 0.088  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.503      ;
; 0.088  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.503      ;
; 0.088  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.741      ; 1.503      ;
; 0.310  ; UART_rx:I_RS232RX|start_bit    ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; UART_rx:I_RS232RX|counter[2]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; UART_tx:I_RS232TX|TxDone       ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|stop_bit     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.311  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.318  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.519      ;
; 0.318  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.519      ;
; 0.346  ; UART_tx:I_RS232TX|Bit[4]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.547      ;
; 0.352  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.553      ;
; 0.480  ; UART_rx:I_RS232RX|Bit[4]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.681      ;
; 0.499  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.700      ;
; 0.500  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.701      ;
; 0.500  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.701      ;
; 0.518  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.719      ;
; 0.526  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.727      ;
; 0.616  ; UART_rx:I_RS232RX|Read_data[6] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.816      ;
; 0.618  ; UART_rx:I_RS232RX|Read_data[3] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.818      ;
; 0.619  ; UART_rx:I_RS232RX|Read_data[1] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.819      ;
; 0.619  ; UART_rx:I_RS232RX|Read_data[5] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.819      ;
; 0.621  ; UART_rx:I_RS232RX|Read_data[4] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.821      ;
; 0.622  ; UART_rx:I_RS232RX|Read_data[7] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.822      ;
; 0.640  ; UART_rx:I_RS232RX|Read_data[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 0.840      ;
; 0.641  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.842      ;
; 0.695  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.896      ;
; 0.702  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.903      ;
; 0.743  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.944      ;
; 0.751  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.952      ;
; 0.756  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.957      ;
; 0.756  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.957      ;
; 0.758  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 0.959      ;
; 0.830  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.031      ;
; 0.839  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.040      ;
; 0.845  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.046      ;
; 0.854  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.055      ;
; 0.866  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.067      ;
; 0.884  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 1.084      ;
; 0.885  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.086      ;
; 0.886  ; UART_tx:I_RS232TX|Tx           ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.087      ;
; 0.890  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.091      ;
; 0.891  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 1.091      ;
; 0.897  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 1.097      ;
; 0.907  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.108      ;
; 0.907  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.108      ;
; 0.912  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.113      ;
; 0.921  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.122      ;
; 0.922  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.123      ;
; 0.924  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.125      ;
; 0.927  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.128      ;
; 0.969  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.170      ;
; 0.969  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.170      ;
; 0.981  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.182      ;
; 0.981  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.182      ;
; 0.983  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.184      ;
; 0.987  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.056      ; 1.187      ;
; 0.991  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.192      ;
; 0.998  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.199      ;
; 1.001  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.202      ;
; 1.003  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.204      ;
; 1.010  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.211      ;
; 1.023  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.224      ;
; 1.034  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.235      ;
; 1.036  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.237      ;
; 1.038  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.239      ;
; 1.042  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.243      ;
; 1.043  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.057      ; 1.244      ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; 0.532 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.532 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.533 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.536 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.537 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.538 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.716      ;
; 0.538 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.034      ; 0.716      ;
; 0.577 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.773      ;
; 0.584 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.780      ;
; 0.586 ; UART_tx:I_RS232TX|R_edge[1]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.056      ; 0.786      ;
; 0.621 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|R_edge[1]                 ; Clk                                        ; Clk         ; 0.000        ; 0.056      ; 0.821      ;
; 0.673 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.869      ;
; 0.680 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.876      ;
; 0.708 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.976      ; 3.038      ;
; 0.769 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.965      ;
; 0.772 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.954      ;
; 0.772 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.954      ;
; 0.773 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.773 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.955      ;
; 0.776 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 2.972      ;
; 0.777 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.959      ;
; 0.777 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.959      ;
; 0.779 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.961      ;
; 0.780 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.948      ; 3.082      ;
; 0.781 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.963      ;
; 0.782 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.782 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.782 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.783 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.965      ;
; 0.783 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.965      ;
; 0.786 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.968      ;
; 0.788 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.970      ;
; 0.789 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.971      ;
; 0.789 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.971      ;
; 0.790 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.972      ;
; 0.790 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 0.972      ;
; 0.795 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.056      ; 0.995      ;
; 0.811 ; UART_tx:I_RS232TX|State                     ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.056      ; 1.011      ;
; 0.857 ; UART_rx:I_RS232RX|State.READ                ; UART_rx:I_RS232RX|State.READ                ; Clk                                        ; Clk         ; 0.000        ; 0.056      ; 1.057      ;
; 0.861 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.043      ;
; 0.861 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.043      ;
; 0.862 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.044      ;
; 0.862 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.044      ;
; 0.865 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.061      ;
; 0.866 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.048      ;
; 0.866 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.048      ;
; 0.868 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.869 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.051      ;
; 0.869 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.051      ;
; 0.872 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.068      ;
; 0.873 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.055      ;
; 0.873 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.055      ;
; 0.875 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.057      ;
; 0.877 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.059      ;
; 0.878 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.060      ;
; 0.878 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.060      ;
; 0.879 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.061      ;
; 0.879 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.061      ;
; 0.882 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.064      ;
; 0.884 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.066      ;
; 0.885 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.067      ;
; 0.886 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.068      ;
; 0.886 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.068      ;
; 0.957 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.139      ;
; 0.958 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.140      ;
; 0.958 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.140      ;
; 0.961 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.157      ;
; 0.962 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.144      ;
; 0.962 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.144      ;
; 0.964 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.146      ;
; 0.965 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.147      ;
; 0.968 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.164      ;
; 0.969 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.151      ;
; 0.969 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.151      ;
; 0.971 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.153      ;
; 0.973 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.155      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.170      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.170      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.170      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.842      ; 3.170      ;
; 0.974 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.156      ;
; 0.975 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.157      ;
; 0.975 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.157      ;
; 0.978 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.160      ;
; 0.980 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.162      ;
; 0.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.163      ;
; 0.981 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; -0.035     ; 1.090      ;
; 0.982 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.164      ;
; 1.028 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.053 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.235      ;
; 1.054 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.236      ;
; 1.058 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.240      ;
; 1.058 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.038      ; 1.240      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -1.406 ; -31.049       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.597 ; -10.133       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.224 ; -1.387        ;
; Clk                                        ; 0.318  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Clk                                        ; -3.000 ; -32.061       ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.000 ; -32.000       ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.406 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.424      ;
; -1.395 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.424      ;
; -1.367 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.385      ;
; -1.363 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.381      ;
; -1.356 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.385      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.353 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.316      ;
; -1.352 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.381      ;
; -1.351 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.022     ; 2.316      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.314 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.277      ;
; -1.312 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.022     ; 2.277      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.310 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.273      ;
; -1.308 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.022     ; 2.273      ;
; -1.288 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; -0.049     ; 2.226      ;
; -1.277 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; -0.038     ; 2.226      ;
; -1.276 ; UART_rx:I_RS232RX|RxDone                    ; UART_rx:I_RS232RX|State.READ                ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.500        ; -1.130     ; 0.623      ;
; -1.264 ; UART_tx:I_RS232TX|TxDone                    ; UART_tx:I_RS232TX|State                     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.500        ; -1.130     ; 0.611      ;
; -1.262 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.280      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.256 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 1.000        ; -0.125     ; 2.118      ;
; -1.252 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.270      ;
; -1.251 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.280      ;
; -1.241 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.270      ;
; -1.222 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.240      ;
; -1.211 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.240      ;
; -1.211 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 1.000        ; 0.031      ; 2.229      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.209 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.172      ;
; -1.207 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.022     ; 2.172      ;
; -1.200 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; Clk                                        ; Clk         ; 1.000        ; 0.042      ; 2.229      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
; -1.199 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 1.000        ; -0.024     ; 2.162      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                  ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.597 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.547      ;
; -0.597 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.547      ;
; -0.597 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.547      ;
; -0.591 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.541      ;
; -0.591 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.541      ;
; -0.591 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.541      ;
; -0.499 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.449      ;
; -0.493 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.443      ;
; -0.473 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.423      ;
; -0.473 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.423      ;
; -0.473 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.423      ;
; -0.472 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.422      ;
; -0.455 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.405      ;
; -0.451 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.401      ;
; -0.450 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.400      ;
; -0.449 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.399      ;
; -0.444 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.394      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.393      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.387      ;
; -0.436 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.386      ;
; -0.433 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.383      ;
; -0.429 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.379      ;
; -0.427 ; UART_rx:I_RS232RX|counter[0] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.377      ;
; -0.421 ; UART_rx:I_RS232RX|counter[2] ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.371      ;
; -0.403 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.353      ;
; -0.403 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.353      ;
; -0.403 ; UART_rx:I_RS232RX|Bit[3]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.353      ;
; -0.394 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.344      ;
; -0.386 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.336      ;
; -0.386 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.336      ;
; -0.386 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.336      ;
; -0.386 ; UART_tx:I_RS232TX|Bit[1]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.336      ;
; -0.383 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; UART_tx:I_RS232TX|counter[2] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.333      ;
; -0.376 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.326      ;
; -0.376 ; UART_tx:I_RS232TX|counter[3] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.326      ;
; -0.353 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.303      ;
; -0.351 ; UART_rx:I_RS232RX|counter[3] ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.301      ;
; -0.349 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.299      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.331 ; UART_rx:I_RS232RX|start_bit  ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.281      ;
; -0.330 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.280      ;
; -0.327 ; UART_rx:I_RS232RX|Bit[0]     ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.277      ;
; -0.326 ; UART_rx:I_RS232RX|Bit[1]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.276      ;
; -0.325 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.275      ;
; -0.322 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.272      ;
; -0.322 ; UART_tx:I_RS232TX|counter[1] ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.272      ;
; -0.321 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; UART_tx:I_RS232TX|Bit[0]     ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.271      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|Read_data[7] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.310 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; UART_rx:I_RS232RX|Bit[2]     ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; UART_rx:I_RS232RX|Bit[4]     ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.260      ;
; -0.309 ; UART_rx:I_RS232RX|counter[1] ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 1.000        ; -0.037     ; 1.259      ;
+--------+------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]'                                                                                                                                     ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.224 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|stop_bit     ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.520      ;
; -0.222 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.522      ;
; -0.220 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|TxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.524      ;
; -0.089 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.655      ;
; -0.085 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.659      ;
; -0.074 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[3]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.670      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|start_bit    ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|RxDone       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Tx           ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[3]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[2]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[1]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; -0.043 ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|counter[0]   ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.701      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[0] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[1] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[2] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[3] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[4] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[5] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[6] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.127  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Read_data[7] ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.871      ;
; 0.138  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[0]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.882      ;
; 0.138  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.882      ;
; 0.138  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.882      ;
; 0.138  ; UART_tx:I_RS232TX|State        ; UART_tx:I_RS232TX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.882      ;
; 0.140  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[2]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.884      ;
; 0.140  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[1]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.884      ;
; 0.140  ; UART_rx:I_RS232RX|State.READ   ; UART_rx:I_RS232RX|Bit[4]       ; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -0.500       ; 1.130      ; 0.884      ;
; 0.186  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_rx:I_RS232RX|start_bit    ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_rx:I_RS232RX|counter[2]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[3]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_tx:I_RS232TX|TxDone       ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|stop_bit     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.204  ; UART_tx:I_RS232TX|Bit[4]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.208  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.272  ; UART_rx:I_RS232RX|Bit[4]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.393      ;
; 0.297  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.310  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[0]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.315  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.345  ; UART_rx:I_RS232RX|Read_data[1] ; UART_rx:I_RS232RX|Read_data[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.466      ;
; 0.346  ; UART_rx:I_RS232RX|Read_data[3] ; UART_rx:I_RS232RX|Read_data[2] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.346  ; UART_rx:I_RS232RX|Read_data[6] ; UART_rx:I_RS232RX|Read_data[5] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.347  ; UART_rx:I_RS232RX|Read_data[5] ; UART_rx:I_RS232RX|Read_data[4] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.468      ;
; 0.349  ; UART_rx:I_RS232RX|Read_data[4] ; UART_rx:I_RS232RX|Read_data[3] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.349  ; UART_rx:I_RS232RX|Read_data[7] ; UART_rx:I_RS232RX|Read_data[6] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.470      ;
; 0.359  ; UART_rx:I_RS232RX|Read_data[2] ; UART_rx:I_RS232RX|Read_data[1] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.480      ;
; 0.369  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.404  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.525      ;
; 0.411  ; UART_rx:I_RS232RX|counter[3]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.532      ;
; 0.446  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.457  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; UART_rx:I_RS232RX|Bit[2]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.494  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.615      ;
; 0.500  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.621      ;
; 0.510  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.512  ; UART_tx:I_RS232TX|Bit[1]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.518  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.523  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[1]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; UART_tx:I_RS232TX|Bit[3]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.526  ; UART_tx:I_RS232TX|Bit[0]       ; UART_tx:I_RS232TX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[2]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; UART_tx:I_RS232TX|Tx           ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.530  ; UART_rx:I_RS232RX|Bit[3]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.538  ; UART_rx:I_RS232RX|counter[0]   ; UART_rx:I_RS232RX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.545  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.666      ;
; 0.546  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.667      ;
; 0.549  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.670      ;
; 0.553  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.674      ;
; 0.555  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.676      ;
; 0.559  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[0]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.680      ;
; 0.578  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.699      ;
; 0.584  ; UART_rx:I_RS232RX|Bit[1]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.585  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586  ; UART_tx:I_RS232TX|counter[3]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586  ; UART_tx:I_RS232TX|stop_bit     ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.589  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.590  ; UART_rx:I_RS232RX|counter[1]   ; UART_rx:I_RS232RX|counter[1]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.711      ;
; 0.592  ; UART_rx:I_RS232RX|Bit[0]       ; UART_rx:I_RS232RX|Bit[4]       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.713      ;
; 0.597  ; UART_tx:I_RS232TX|counter[2]   ; UART_tx:I_RS232TX|start_bit    ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.718      ;
; 0.599  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.601  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|counter[3]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.722      ;
; 0.605  ; UART_tx:I_RS232TX|counter[1]   ; UART_tx:I_RS232TX|Tx           ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.726      ;
; 0.614  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|stop_bit     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.735      ;
; 0.614  ; UART_tx:I_RS232TX|counter[0]   ; UART_tx:I_RS232TX|TxDone       ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.735      ;
; 0.615  ; UART_tx:I_RS232TX|Bit[2]       ; UART_tx:I_RS232TX|stop_bit     ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.736      ;
; 0.616  ; UART_tx:I_RS232TX|start_bit    ; UART_tx:I_RS232TX|counter[2]   ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0.000        ; 0.037      ; 0.737      ;
+--------+--------------------------------+--------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; 0.318 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.022      ; 0.428      ;
; 0.344 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.706      ;
; 0.345 ; UART_tx:I_RS232TX|R_edge[1]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.347 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.709      ;
; 0.348 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|R_edge[1]                 ; Clk                                        ; Clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.410 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.772      ;
; 0.413 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.775      ;
; 0.422 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.223      ; 1.864      ;
; 0.424 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.235      ; 1.878      ;
; 0.466 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; UART_tx:I_RS232TX|R_edge[0]                 ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.575      ;
; 0.476 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.838      ;
; 0.476 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.584      ;
; 0.477 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.585      ;
; 0.478 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.586      ;
; 0.479 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.841      ;
; 0.479 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.587      ;
; 0.480 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.481 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.589      ;
; 0.481 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.589      ;
; 0.484 ; UART_tx:I_RS232TX|State                     ; UART_tx:I_RS232TX|State                     ; Clk                                        ; Clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.497 ; UART_rx:I_RS232RX|State.READ                ; UART_rx:I_RS232RX|State.READ                ; Clk                                        ; Clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.529 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.637      ;
; 0.530 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.638      ;
; 0.532 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.640      ;
; 0.533 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.641      ;
; 0.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.904      ;
; 0.542 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.650      ;
; 0.543 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.651      ;
; 0.543 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.651      ;
; 0.543 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.651      ;
; 0.544 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.652      ;
; 0.544 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.652      ;
; 0.545 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.907      ;
; 0.545 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.653      ;
; 0.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.654      ;
; 0.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.654      ;
; 0.546 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.654      ;
; 0.547 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.655      ;
; 0.580 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; Clk                                        ; Clk         ; 0.000        ; 0.049      ; 0.713      ;
; 0.588 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; Clk                                        ; Clk         ; 0.000        ; -0.031     ; 0.641      ;
; 0.595 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.703      ;
; 0.595 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.703      ;
; 0.595 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.703      ;
; 0.596 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.704      ;
; 0.596 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.704      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.706      ;
; 0.598 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.706      ;
; 0.599 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.707      ;
; 0.599 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.707      ;
; 0.608 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.970      ;
; 0.608 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.716      ;
; 0.609 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.717      ;
; 0.609 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.717      ;
; 0.609 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.717      ;
; 0.610 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.718      ;
; 0.611 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk         ; 0.000        ; 1.143      ; 1.973      ;
; 0.611 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[6]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.719      ;
; 0.612 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[2]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.720      ;
; 0.612 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.720      ;
; 0.612 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[8]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[14] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.720      ;
; 0.651 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; Clk                                        ; Clk         ; 0.000        ; -0.031     ; 0.704      ;
; 0.654 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[1]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[4]  ; Clk                                        ; Clk         ; 0.000        ; -0.031     ; 0.707      ;
; 0.661 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.769      ;
; 0.661 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[11] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.769      ;
; 0.662 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[7]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[13] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.770      ;
; 0.662 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[9]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[15] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.770      ;
; 0.664 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[3]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[10] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.772      ;
; 0.664 ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[5]  ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[12] ; Clk                                        ; Clk         ; 0.000        ; 0.024      ; 0.772      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                            ; -3.196   ; -0.650 ; N/A      ; N/A     ; -3.000              ;
;  Clk                                        ; -3.196   ; 0.318  ; N/A      ; N/A     ; -3.000              ;
;  UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -1.858   ; -0.650 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                             ; -111.821 ; -6.848 ; 0.0      ; 0.0     ; -64.061             ;
;  Clk                                        ; -69.463  ; 0.000  ; N/A      ; N/A     ; -32.061             ;
;  UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; -42.358  ; -6.848 ; N/A      ; N/A     ; -32.000             ;
+---------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RxData[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RxData[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RxData[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RxData[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RxData[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RxData[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RxData[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RxData[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; RxData[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RxData[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RxData[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RxData[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RxData[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RxData[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RxData[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RxData[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RxData[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RxData[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RxData[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RxData[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RxData[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RxData[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RxData[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RxData[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; RxData[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; Clk                                        ; Clk                                        ; 365      ; 0        ; 0        ; 0        ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk                                        ; 32       ; 42       ; 0        ; 0        ;
; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0        ; 0        ; 32       ; 0        ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0        ; 0        ; 0        ; 461      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; Clk                                        ; Clk                                        ; 365      ; 0        ; 0        ; 0        ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Clk                                        ; 32       ; 42       ; 0        ; 0        ;
; Clk                                        ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0        ; 0        ; 32       ; 0        ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; 0        ; 0        ; 0        ; 461      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 31    ; 31   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                         ;
+--------------------------------------------+--------------------------------------------+------+-------------+
; Target                                     ; Clock                                      ; Type ; Status      ;
+--------------------------------------------+--------------------------------------------+------+-------------+
; Clk                                        ; Clk                                        ; Base ; Constrained ;
; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] ; Base ; Constrained ;
+--------------------------------------------+--------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; RxData[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; RxData[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxData[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Nov 10 20:05:34 2019
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] UART_baudrate_gen:I_BAUDGEN|baudRateReg[0]
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.196             -69.463 Clk 
    Info (332119):    -1.858             -42.358 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info (332146): Worst-case hold slack is -0.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.650              -6.848 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
    Info (332119):     0.593               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.000 Clk 
    Info (332119):    -1.000             -32.000 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.805             -60.484 Clk 
    Info (332119):    -1.564             -34.707 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info (332146): Worst-case hold slack is -0.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.520              -4.864 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
    Info (332119):     0.532               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.000 Clk 
    Info (332119):    -1.000             -32.000 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.406             -31.049 Clk 
    Info (332119):    -0.597             -10.133 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info (332146): Worst-case hold slack is -0.224
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.224              -1.387 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
    Info (332119):     0.318               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.061 Clk 
    Info (332119):    -1.000             -32.000 UART_baudrate_gen:I_BAUDGEN|baudRateReg[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Sun Nov 10 20:05:39 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


