<!DOCTYPE html>

















<html lang="en">
  <head>
  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no" />

  
  <title>synthesizable design - wiki</title>

  
  
  <meta name="description" content="Synthesizable design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。
Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial 语句等。所以使用 Verilog 设计数字电路时，一定要注意电路的可综合性。testbench 可以随心所欲，只要能构造出需要的仿真激励条件即可。" />
  <meta name="author" content="" />
  

  
  
  
  
  
  
  <link rel="preload stylesheet" as="style" href="/app.min.css" />

  
  <link rel="preload stylesheet" as="style" href="/an-old-hope.min.css" />
  <script
    defer
    src="/highlight.min.js"
    onload="hljs.initHighlightingOnLoad();"
  ></script>
  

  
  <link rel="preload" as="image" href="/theme.png" />

  
  <link rel="preload" as="image" href="/twitter.svg" />
  
  <link rel="preload" as="image" href="/github.svg" />
  
  <link rel="preload" as="image" href="/instagram.svg" />
  

  
  <link rel="icon" href="/favicon.ico" />
  <link rel="apple-touch-icon" href="/apple-touch-icon.png" />

  
  <meta name="generator" content="Hugo 0.100.1" />

  
  

  
  
  
  
  
  
  
  
  
  <meta property="og:title" content="synthesizable design" />
<meta property="og:description" content="Synthesizable design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。
Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial 语句等。所以使用 Verilog 设计数字电路时，一定要注意电路的可综合性。testbench 可以随心所欲，只要能构造出需要的仿真激励条件即可。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/glossary/synthesizabledesign/" /><meta property="article:section" content="glossary" />
<meta property="article:published_time" content="2022-06-21T00:16:54+08:00" />
<meta property="article:modified_time" content="2022-06-21T00:16:54+08:00" />


  
  <meta itemprop="name" content="synthesizable design">
<meta itemprop="description" content="Synthesizable design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。
Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial 语句等。所以使用 Verilog 设计数字电路时，一定要注意电路的可综合性。testbench 可以随心所欲，只要能构造出需要的仿真激励条件即可。"><meta itemprop="datePublished" content="2022-06-21T00:16:54+08:00" />
<meta itemprop="dateModified" content="2022-06-21T00:16:54+08:00" />
<meta itemprop="wordCount" content="10">
<meta itemprop="keywords" content="" />
  
  <meta name="twitter:card" content="summary"/>
<meta name="twitter:title" content="synthesizable design"/>
<meta name="twitter:description" content="Synthesizable design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。
Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial 语句等。所以使用 Verilog 设计数字电路时，一定要注意电路的可综合性。testbench 可以随心所欲，只要能构造出需要的仿真激励条件即可。"/>

  
  
</head>


  <body class="not-ready" data-menu="true">
    <header class="header">
  
  <p class="logo">
    <a class="site-name" href="/">wiki</a><a class="btn-dark"></a>
  </p>
  

  <script>
    let bodyClx = document.body.classList;
    let btnDark = document.querySelector('.btn-dark');
    let sysDark = window.matchMedia('(prefers-color-scheme: dark)');
    let darkVal = localStorage.getItem('dark');

    let setDark = (isDark) => {
      bodyClx[isDark ? 'add' : 'remove']('dark');
      localStorage.setItem('dark', isDark ? 'yes' : 'no');
    };

    setDark(darkVal ? darkVal === 'yes' : sysDark.matches);
    requestAnimationFrame(() => bodyClx.remove('not-ready'));

    btnDark.addEventListener('click', () => setDark(!bodyClx.contains('dark')));
    sysDark.addEventListener('change', (event) => setDark(event.matches));
  </script>

  
  
  <nav class="menu">
    
    <a class="" href="/about/">关于</a>
    
    <a class="" href="/post/">博客</a>
    
    <a class="" href="/author/">作者</a>
    
    <a class="" href="/categories/">分类</a>
    
    <a class="" href="/tags/">标签</a>
    
    <a class="" href="/series/">系列</a>
    
  </nav>
  

  
  <nav class="social">
    
    <a
      class="twitter"
      style="--url: url(./twitter.svg)"
      href="https://twitter.com/nanxiaobei"
      target="_blank"
    ></a>
    
    <a
      class="github"
      style="--url: url(./github.svg)"
      href="https://github.com/nanxiaobei"
      target="_blank"
    ></a>
    
    <a
      class="instagram"
      style="--url: url(./instagram.svg)"
      href="https://instagram.com/nan.xiaobei"
      target="_blank"
    ></a>
    
  </nav>
  
</header>


    <main class="main">

<article class="post-single">
  <header class="post-title">
    <p>
      
      <time>Jun 21, 2022</time>
      
      
    </p>
    <h1>synthesizable design</h1>
  </header>

  

  <section class="post-content"><ul>
<li>
<p>Synthesizable
design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。</p>
</li>
<li>
<p>Verilog
主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务
$dsiplay, initial 语句等。所以使用 Verilog
设计数字电路时，一定要注意电路的可综合性。testbench
可以随心所欲，只要能构造出需要的仿真激励条件即可。</p>
</li>
</ul>
</section>

  
  

  
  
  

  
  
</article>

</main>

    <footer class="footer">
  <p>&copy; 2022 <a href="/">wiki</a></p>
  <p>Powered by <a href="https://gohugo.io/" rel="noopener" target="_blank">Hugo️️</a>️</p>
  <p>
    <a href="https://github.com/nanxiaobei/hugo-paper" rel="noopener" target="_blank">Paper 5.1</a>
  </p>
</footer>

  </body>
</html>
