Fitter report for flipper
Thu May 30 12:57:00 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Thu May 30 12:57:00 2019      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; flipper                                    ;
; Top-level Entity Name           ; flippertop                                 ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 2,260 / 32,070 ( 7 % )                     ;
; Total registers                 ; 426                                        ;
; Total pins                      ; 32 / 457 ( 7 % )                           ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                      ;
; Total DSP Blocks                ; 87 / 87 ( 100 % )                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; VGA_HS_O     ; Incomplete set of assignments ;
; VGA_VS_O     ; Incomplete set of assignments ;
; VGA_R[0]     ; Incomplete set of assignments ;
; VGA_R[1]     ; Incomplete set of assignments ;
; VGA_R[2]     ; Incomplete set of assignments ;
; VGA_R[3]     ; Incomplete set of assignments ;
; VGA_R[4]     ; Incomplete set of assignments ;
; VGA_R[5]     ; Incomplete set of assignments ;
; VGA_R[6]     ; Incomplete set of assignments ;
; VGA_R[7]     ; Incomplete set of assignments ;
; VGA_G[0]     ; Incomplete set of assignments ;
; VGA_G[1]     ; Incomplete set of assignments ;
; VGA_G[2]     ; Incomplete set of assignments ;
; VGA_G[3]     ; Incomplete set of assignments ;
; VGA_G[4]     ; Incomplete set of assignments ;
; VGA_G[5]     ; Incomplete set of assignments ;
; VGA_G[6]     ; Incomplete set of assignments ;
; VGA_G[7]     ; Incomplete set of assignments ;
; VGA_B[0]     ; Incomplete set of assignments ;
; VGA_B[1]     ; Incomplete set of assignments ;
; VGA_B[2]     ; Incomplete set of assignments ;
; VGA_B[3]     ; Incomplete set of assignments ;
; VGA_B[4]     ; Incomplete set of assignments ;
; VGA_B[5]     ; Incomplete set of assignments ;
; VGA_B[6]     ; Incomplete set of assignments ;
; VGA_B[7]     ; Incomplete set of assignments ;
; vgaclk       ; Incomplete set of assignments ;
; CLK          ; Incomplete set of assignments ;
; RST_BTN      ; Incomplete set of assignments ;
; BUTTONL      ; Incomplete set of assignments ;
; BUTTONR      ; Incomplete set of assignments ;
; BUTTONlaunch ; Incomplete set of assignments ;
+--------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                      ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+
; Node                                   ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                              ; Destination Port ; Destination Port Name ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                               ;                  ;                       ;
; Mult1~28                               ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult0~477                                     ;                  ;                       ;
; Mult2~28                               ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult9~40                                      ;                  ;                       ;
; Mult4~28                               ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult3~477                                     ;                  ;                       ;
; Mult7~40                               ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult8~40                                      ;                  ;                       ;
; Mult12~40                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult5~48                                      ;                  ;                       ;
; Mult13~40                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult11~40                                     ;                  ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][0]          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ;                  ;                       ;
; ball:Z|Mult2~12                        ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult11~12                              ;                  ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][0]          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ;                  ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][0]          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ;                  ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][0]          ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ;                  ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][0]         ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ;                  ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][0]         ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ;                  ;                       ;
; ball:Z|Mult14~477                      ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult28~48                              ;                  ;                       ;
; ball:Z|Mult16~477                      ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult15~28                              ;                  ;                       ;
; ball:Z|Mult18~28                       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult22~40                              ;                  ;                       ;
; ball:Z|Mult20~40                       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult21~40                              ;                  ;                       ;
; ball:Z|Mult25~48                       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult23~48                              ;                  ;                       ;
; ball:Z|Mult26~40                       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult27~48                              ;                  ;                       ;
; ball:Z|Mult29~8                        ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult17~28                              ;                  ;                       ;
; ball:Z|Mult33~28                       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; ball:Z|Mult32~477                             ;                  ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][0]       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ;                  ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][0]       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ;                  ;                       ;
; circle:C2|Mult2~12                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C1|Mult2~12                            ;                  ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][0]       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ;                  ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][0]       ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ;                  ;                       ;
; circle:C4|Mult2~12                     ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; circle:C3|Mult2~12                            ;                  ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~136                              ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~477                              ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult0~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult0~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~405                              ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~64                               ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult1~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult1~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~136                              ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~477                              ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult3~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult3~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~405                              ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~64                               ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult4~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult4~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~136                              ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~477                              ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult5~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult5~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~405                              ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~64                               ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult6~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult6~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~136                              ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~477                              ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult7~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult7~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~405                              ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~64                               ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult8~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult8~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][0]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~136                              ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][1]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][2]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][3]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][4]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][5]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][6]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][7]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][8]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][9]     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][10]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][11]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][12]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~add_lh_hlmac_pl[0][13]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~add_lh_hlmac_pl[0][0]            ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][0]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~477                              ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][1]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][2]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][3]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][4]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][5]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][6]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][7]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][8]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][9]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][10]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][11]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][12]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][13]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][14]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][15]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][16]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][17]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][18]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][19]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][20]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][21]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][22]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][23]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][24]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][25]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][26]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][27]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][28]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][29]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][30]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult9~mult_ll_pl[0][31]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult9~mult_ll_pl[0][0]                 ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~405                             ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][8]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][9]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][10]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][11]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][12]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~add_lh_hlmac_pl[0][13]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][0]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~64                              ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][1]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][2]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][3]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][4]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][5]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][6]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][7]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][8]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][9]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][10]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][11]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][12]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][13]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][14]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][15]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][16]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][17]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][18]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][19]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][20]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][21]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][22]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][23]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][24]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][25]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][26]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][27]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][28]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][29]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][30]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult10~mult_ll_pl[0][31]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult10~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~136                             ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][8]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][9]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][10]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][11]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][12]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~add_lh_hlmac_pl[0][13]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][0]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~477                             ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][1]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][2]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][3]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][4]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][5]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][6]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][7]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][8]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][9]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][10]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][11]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][12]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][13]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][14]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][15]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][16]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][17]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][18]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][19]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][20]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][21]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][22]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][23]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][24]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][25]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][26]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][27]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][28]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][29]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][30]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult12~mult_ll_pl[0][31]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult12~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][0]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~405                             ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][1]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][2]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][3]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][4]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][5]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][6]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][7]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][8]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][9]    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][10]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][11]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][12]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~add_lh_hlmac_pl[0][13]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~add_lh_hlmac_pl[0][0]           ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][0]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~64                              ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][1]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][2]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][3]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][4]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][5]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][6]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][7]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][8]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][9]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][10]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][11]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][12]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][13]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][14]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][15]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][16]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][17]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][18]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][19]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][20]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][21]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][22]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][23]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][24]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][25]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][26]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][27]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][28]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][29]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][30]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; ball:Z|Mult13~mult_ll_pl[0][31]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ball:Z|Mult13~mult_ll_pl[0][0]                ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~136                           ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~477                           ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult0~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~405                           ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~64                            ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C1|Mult1~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C1|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~136                           ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~477                           ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult0~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~405                           ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~64                            ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C2|Mult1~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C2|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~136                           ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~477                           ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult0~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~405                           ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~64                            ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C3|Mult1~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C3|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~136                           ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~477                           ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult0~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult0~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~405                           ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~add_lh_hlmac_pl[0][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~add_lh_hlmac_pl[0][0]         ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~64                            ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; circle:C4|Mult1~mult_ll_pl[0][31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; circle:C4|Mult1~mult_ll_pl[0][0]              ; RESULTA          ;                       ;
; ball:Z|finish                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|finish~DUPLICATE                       ;                  ;                       ;
; ball:Z|flipper:left|tantetavar[8]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:left|tantetavar[8]~DUPLICATE   ;                  ;                       ;
; ball:Z|flipper:left|tantetavar[13]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:left|tantetavar[13]~DUPLICATE  ;                  ;                       ;
; ball:Z|flipper:left|tantetavar[14]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:left|tantetavar[14]~DUPLICATE  ;                  ;                       ;
; ball:Z|flipper:right|tantetavar[1]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:right|tantetavar[1]~DUPLICATE  ;                  ;                       ;
; ball:Z|flipper:right|tantetavar[2]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:right|tantetavar[2]~DUPLICATE  ;                  ;                       ;
; ball:Z|flipper:right|tantetavar[11]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:right|tantetavar[11]~DUPLICATE ;                  ;                       ;
; ball:Z|flipper:right|tantetavar[15]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball:Z|flipper:right|tantetavar[15]~DUPLICATE ;                  ;                       ;
; flipper:left|tantetavar[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; flipper:left|tantetavar[1]~DUPLICATE          ;                  ;                       ;
; flipper:left|tantetavar[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; flipper:left|tantetavar[3]~DUPLICATE          ;                  ;                       ;
; flipper:right|tantetavar[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; flipper:right|tantetavar[2]~DUPLICATE         ;                  ;                       ;
; flipper:right|tantetavar[14]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; flipper:right|tantetavar[14]~DUPLICATE        ;                  ;                       ;
; hexagon:H1|x_large[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H1|x_large[4]~DUPLICATE               ;                  ;                       ;
; hexagon:H1|x_large[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H1|x_large[15]~DUPLICATE              ;                  ;                       ;
; hexagon:H1|y_large[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H1|y_large[11]~DUPLICATE              ;                  ;                       ;
; hexagon:H1|y_large[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H1|y_large[14]~DUPLICATE              ;                  ;                       ;
; hexagon:H2|q2x[5]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H2|q2x[5]~DUPLICATE                   ;                  ;                       ;
; hexagon:H2|q2y[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hexagon:H2|q2y[0]~DUPLICATE                   ;                  ;                       ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5155 ) ; 0.00 % ( 0 / 5155 )        ; 0.00 % ( 0 / 5155 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5155 ) ; 0.00 % ( 0 / 5155 )        ; 0.00 % ( 0 / 5155 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5155 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mormie/Desktop/COURSES/Pinball/flipper/output_files/flipper.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,260 / 32,070  ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,260           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,215 / 32,070  ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 192             ;       ;
;         [b] ALMs used for LUT logic                         ; 2,011           ;       ;
;         [c] ALMs used for registers                         ; 12              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 58 / 32,070     ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 103 / 32,070    ; < 1 % ;
;         [a] Due to location constrained logic               ; 12              ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 91              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 329 / 3,207     ; 10 %  ;
;     -- Logic LABs                                           ; 329             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 3,648           ;       ;
;     -- 7 input functions                                    ; 5               ;       ;
;     -- 6 input functions                                    ; 560             ;       ;
;     -- 5 input functions                                    ; 392             ;       ;
;     -- 4 input functions                                    ; 718             ;       ;
;     -- <=3 input functions                                  ; 1,973           ;       ;
; Combinational ALUT usage for route-throughs                 ; 6               ;       ;
; Dedicated logic registers                                   ; 426             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 408 / 64,140    ; < 1 % ;
;         -- Secondary logic registers                        ; 18 / 64,140     ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 408             ;       ;
;         -- Routing optimization registers                   ; 18              ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 32 / 457        ; 7 %   ;
;     -- Clock pins                                           ; 4 / 8           ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21          ; 0 %   ;
;                                                             ;                 ;       ;
; Hard processor system peripheral utilization                ;                 ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )   ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )   ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )   ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )   ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )   ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )   ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )   ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )   ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )   ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )   ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )   ;       ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 397         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 4,065,280   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280   ; 0 %   ;
; Total DSP Blocks                                            ; 87 / 87         ; 100 % ;
; Fractional PLLs                                             ; 0 / 6           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 66          ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100         ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100         ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4% / 3% / 6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 27% / 23% / 40% ;       ;
; Maximum fan-out                                             ; 456             ;       ;
; Highest non-global fan-out                                  ; 384             ;       ;
; Total fan-out                                               ; 15757           ;       ;
; Average fan-out                                             ; 3.72            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2260 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2260                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2215 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 192                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2011                  ; 0                              ;
;         [c] ALMs used for registers                         ; 12                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 58 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 103 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 12                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 91                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 329 / 3207 ( 10 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 329                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3648                  ; 0                              ;
;     -- 7 input functions                                    ; 5                     ; 0                              ;
;     -- 6 input functions                                    ; 560                   ; 0                              ;
;     -- 5 input functions                                    ; 392                   ; 0                              ;
;     -- 4 input functions                                    ; 718                   ; 0                              ;
;     -- <=3 input functions                                  ; 1973                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 6                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 408 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 18 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 408                   ; 0                              ;
;         -- Routing optimization registers                   ; 18                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 32                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 87 / 87 ( 100 % )     ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 20139                 ; 0                              ;
;     -- Registered Connections                               ; 3310                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 5                     ; 0                              ;
;     -- Output Ports                                         ; 27                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; BUTTONL      ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; BUTTONR      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; BUTTONlaunch ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLK          ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 456                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RST_BTN      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_B[0] ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1] ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2] ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3] ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4] ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5] ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6] ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7] ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0] ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1] ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2] ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3] ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4] ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5] ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6] ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7] ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS_O ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0] ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1] ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2] ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3] ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4] ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5] ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6] ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7] ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS_O ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgaclk   ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 27 / 80 ( 34 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; vgaclk                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; RST_BTN                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; BUTTONlaunch                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS_O                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS_O                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; BUTTONR                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; BUTTONL                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                            ; Library Name ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |flippertop                                       ; 2259.5 (428.6)       ; 2215.0 (417.7)                   ; 58.0 (10.8)                                       ; 102.5 (21.7)                     ; 0.0 (0.0)            ; 3648 (651)          ; 426 (3)                   ; 0 (0)         ; 0                 ; 0     ; 87         ; 32   ; 0            ; |flippertop                                                                                                                                                    ; work         ;
;    |ball:Z|                                       ; 1246.8 (1110.2)      ; 1224.8 (1089.7)                  ; 31.8 (27.3)                                       ; 53.8 (47.9)                      ; 0.0 (0.0)            ; 1995 (1744)         ; 203 (140)                 ; 0 (0)         ; 0                 ; 0     ; 47         ; 0    ; 0            ; |flippertop|ball:Z                                                                                                                                             ; work         ;
;       |flipper:left|                              ; 22.5 (22.5)          ; 24.2 (24.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|flipper:left                                                                                                                                ; work         ;
;       |flipper:right|                             ; 24.3 (24.3)          ; 25.8 (25.8)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 40 (40)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|flipper:right                                                                                                                               ; work         ;
;       |lpm_mult:Mult31_rtl_6|                     ; 14.1 (0.0)           ; 14.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_6                                                                                                                       ; work         ;
;          |multcore:mult_core|                     ; 14.1 (9.1)           ; 14.0 (9.0)                       ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 28 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_6|multcore:mult_core                                                                                                    ; work         ;
;             |mpar_add:padder|                     ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_6|multcore:mult_core|mpar_add:padder                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|             ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                               ; work         ;
;                   |add_sub_h5h:auto_generated|    ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h5h:auto_generated                                    ; work         ;
;       |lpm_mult:Mult31_rtl_7|                     ; 75.7 (0.0)           ; 71.2 (0.0)                       ; 0.3 (0.0)                                         ; 4.9 (0.0)                        ; 0.0 (0.0)            ; 144 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_7                                                                                                                       ; work         ;
;          |mult_8k01:auto_generated|               ; 75.7 (75.7)          ; 71.2 (71.2)                      ; 0.3 (0.3)                                         ; 4.9 (4.9)                        ; 0.0 (0.0)            ; 144 (144)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|ball:Z|lpm_mult:Mult31_rtl_7|mult_8k01:auto_generated                                                                                              ; work         ;
;    |circle:C1|                                    ; 65.0 (65.0)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 108 (108)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |flippertop|circle:C1                                                                                                                                          ; work         ;
;    |circle:C2|                                    ; 64.3 (64.3)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 106 (106)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |flippertop|circle:C2                                                                                                                                          ; work         ;
;    |circle:C3|                                    ; 66.0 (66.0)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |flippertop|circle:C3                                                                                                                                          ; work         ;
;    |circle:C4|                                    ; 65.5 (65.5)          ; 61.5 (61.5)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |flippertop|circle:C4                                                                                                                                          ; work         ;
;    |counter:T|                                    ; 51.8 (51.8)          ; 53.5 (53.5)                      ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 79 (79)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|counter:T                                                                                                                                          ; work         ;
;    |flipper:left|                                 ; 22.3 (22.3)          ; 23.0 (23.0)                      ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 41 (41)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|flipper:left                                                                                                                                       ; work         ;
;    |flipper:right|                                ; 23.3 (23.3)          ; 25.5 (25.5)                      ; 2.7 (2.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 41 (41)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|flipper:right                                                                                                                                      ; work         ;
;    |hexagon:H1|                                   ; 89.6 (64.7)          ; 87.6 (61.8)                      ; 3.3 (2.4)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 157 (94)            ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |flippertop|hexagon:H1                                                                                                                                         ; work         ;
;       |lpm_mult:Mult0_rtl_2|                      ; 11.8 (0.0)           ; 12.3 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2                                                                                                                    ; work         ;
;          |multcore:mult_core|                     ; 11.8 (6.5)           ; 12.3 (7.2)                       ; 0.6 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core                                                                                                 ; work         ;
;             |mpar_add:padder|                     ; 5.2 (0.0)            ; 5.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder                                                                                 ; work         ;
;                |lpm_add_sub:adder[0]|             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; work         ;
;                   |add_sub_69h:auto_generated|    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_69h:auto_generated                                 ; work         ;
;                |mpar_add:sub_par_add|             ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; work         ;
;                      |add_sub_a9h:auto_generated| ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult0_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_a9h:auto_generated            ; work         ;
;       |lpm_mult:Mult1_rtl_3|                      ; 13.2 (0.0)           ; 13.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3                                                                                                                    ; work         ;
;          |multcore:mult_core|                     ; 13.2 (8.2)           ; 13.5 (8.7)                       ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core                                                                                                 ; work         ;
;             |mpar_add:padder|                     ; 4.8 (0.0)            ; 4.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder                                                                                 ; work         ;
;                |lpm_add_sub:adder[0]|             ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ; work         ;
;                   |add_sub_69h:auto_generated|    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_69h:auto_generated                                 ; work         ;
;                |mpar_add:sub_par_add|             ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ; work         ;
;                      |add_sub_a9h:auto_generated| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|hexagon:H1|lpm_mult:Mult1_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_a9h:auto_generated            ; work         ;
;    |hexagon:H2|                                   ; 53.4 (53.4)          ; 52.0 (52.0)                      ; 1.7 (1.7)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 89 (89)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |flippertop|hexagon:H2                                                                                                                                         ; work         ;
;    |lpm_mult:Mult10_rtl_1|                        ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1                                                                                                                              ; work         ;
;       |multcore:mult_core|                        ; 26.5 (9.5)           ; 26.5 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core                                                                                                           ; work         ;
;          |mpar_add:padder|                        ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder                                                                                           ; work         ;
;             |lpm_add_sub:adder[0]|                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                      ; work         ;
;                |add_sub_s7h:auto_generated|       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated                                           ; work         ;
;             |lpm_add_sub:adder[1]|                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                      ; work         ;
;                |add_sub_s7h:auto_generated|       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_s7h:auto_generated                                           ; work         ;
;             |mpar_add:sub_par_add|                ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_79h:auto_generated|    ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_89h:auto_generated| ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated ; work         ;
;    |lpm_mult:Mult6_rtl_0|                         ; 26.2 (0.0)           ; 26.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0                                                                                                                               ; work         ;
;       |multcore:mult_core|                        ; 26.2 (9.2)           ; 26.1 (9.1)                       ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 55 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core                                                                                                            ; work         ;
;          |mpar_add:padder|                        ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder                                                                                            ; work         ;
;             |lpm_add_sub:adder[0]|                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                       ; work         ;
;                |add_sub_s7h:auto_generated|       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated                                            ; work         ;
;             |lpm_add_sub:adder[1]|                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                       ; work         ;
;                |add_sub_s7h:auto_generated|       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_s7h:auto_generated                                            ; work         ;
;             |mpar_add:sub_par_add|                ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                       ; work         ;
;                |lpm_add_sub:adder[0]|             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                  ; work         ;
;                   |add_sub_79h:auto_generated|    ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated                       ; work         ;
;                |mpar_add:sub_par_add|             ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                  ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                      |add_sub_89h:auto_generated| ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated  ; work         ;
;    |vga640x480:display|                           ; 28.7 (28.7)          ; 34.3 (34.3)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |flippertop|vga640x480:display                                                                                                                                 ; work         ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_HS_O     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS_O     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgaclk       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RST_BTN      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BUTTONL      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BUTTONR      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BUTTONlaunch ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; CLK                                    ;                   ;         ;
; RST_BTN                                ;                   ;         ;
;      - vga640x480:display|h_count[9]~1 ; 0                 ; 0       ;
;      - vga640x480:display|v_count[5]~1 ; 0                 ; 0       ;
;      - ball:Z|score~3                  ; 0                 ; 0       ;
;      - ball:Z|score~5                  ; 0                 ; 0       ;
;      - counter:T|C[2]~1                ; 0                 ; 0       ;
;      - counter:T|B[3]~2                ; 0                 ; 0       ;
;      - counter:T|A[0]~0                ; 0                 ; 0       ;
;      - counter:T|A[1]~2                ; 0                 ; 0       ;
;      - counter:T|A[3]~5                ; 0                 ; 0       ;
;      - flipper:left|angle[5]~2         ; 0                 ; 0       ;
;      - flipper:right|angle[5]~2        ; 0                 ; 0       ;
;      - ball:Z|score[9]~11              ; 0                 ; 0       ;
;      - ball:Z|xcenter[9]~0             ; 0                 ; 0       ;
;      - ball:Z|activate~0               ; 0                 ; 0       ;
;      - ball:Z|score~17                 ; 0                 ; 0       ;
;      - ball:Z|score~19                 ; 0                 ; 0       ;
;      - ball:Z|yspeed[1]~18             ; 0                 ; 0       ;
;      - ball:Z|xspeed[0]~8              ; 0                 ; 0       ;
;      - ball:Z|yspeed~34                ; 0                 ; 0       ;
;      - ball:Z|yspeed~36                ; 0                 ; 0       ;
;      - ball:Z|C[3]~1                   ; 0                 ; 0       ;
; BUTTONL                                ;                   ;         ;
;      - flipper:left|Add0~13            ; 0                 ; 0       ;
;      - flipper:left|Add0~25            ; 0                 ; 0       ;
;      - flipper:left|Add0~21            ; 0                 ; 0       ;
;      - flipper:left|Add0~9             ; 0                 ; 0       ;
;      - flipper:left|Add0~5             ; 0                 ; 0       ;
;      - flipper:left|Add0~1             ; 0                 ; 0       ;
;      - flipper:left|Add0~29            ; 0                 ; 0       ;
;      - flipper:left|Add0~33            ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~17     ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~21     ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~25     ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~9      ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~5      ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~29     ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~33     ; 0                 ; 0       ;
;      - ball:Z|flipper:left|Add0~1      ; 0                 ; 0       ;
;      - flipper:left|angle[5]~0         ; 0                 ; 0       ;
;      - ball:Z|flipper:left|angle[8]~0  ; 0                 ; 0       ;
; BUTTONR                                ;                   ;         ;
;      - flipper:right|Add0~17           ; 1                 ; 0       ;
;      - flipper:right|Add0~25           ; 1                 ; 0       ;
;      - flipper:right|Add0~21           ; 1                 ; 0       ;
;      - flipper:right|Add0~9            ; 1                 ; 0       ;
;      - flipper:right|Add0~5            ; 1                 ; 0       ;
;      - flipper:right|Add0~1            ; 1                 ; 0       ;
;      - flipper:right|Add0~33           ; 1                 ; 0       ;
;      - flipper:right|Add0~29           ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~25    ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~29    ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~33    ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~17    ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~13    ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~5     ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~9     ; 1                 ; 0       ;
;      - ball:Z|flipper:right|Add0~1     ; 1                 ; 0       ;
;      - flipper:right|angle[5]~0        ; 1                 ; 0       ;
;      - ball:Z|flipper:right|angle[0]~0 ; 1                 ; 0       ;
; BUTTONlaunch                           ;                   ;         ;
;      - ball:Z|activate~0               ; 1                 ; 0       ;
;      - ball:Z|y_dir~8                  ; 1                 ; 0       ;
;      - ball:Z|y_dir~28                 ; 1                 ; 0       ;
;      - ball:Z|yspeed[1]~18             ; 1                 ; 0       ;
;      - ball:Z|x_dir~6                  ; 1                 ; 0       ;
;      - ball:Z|x_dir~28                 ; 1                 ; 0       ;
;      - ball:Z|xspeed[0]~8              ; 1                 ; 0       ;
;      - ball:Z|xspeed~11                ; 1                 ; 0       ;
;      - ball:Z|yspeed~34                ; 1                 ; 0       ;
;      - ball:Z|yspeed~36                ; 1                 ; 0       ;
;      - ball:Z|yspeed~42                ; 1                 ; 0       ;
+----------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                  ; PIN_AF14             ; 456     ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ball:Z|C[3]~1                        ; LABCELL_X42_Y34_N42  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|Equal24~8                     ; LABCELL_X40_Y37_N42  ; 34      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ball:Z|Equal2~1                      ; LABCELL_X42_Y35_N6   ; 14      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ball:Z|Mux0~0                        ; LABCELL_X43_Y34_N48  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|Mux14~0                       ; LABCELL_X45_Y33_N21  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|Mux7~0                        ; LABCELL_X46_Y32_N6   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|countacc[2]~0                 ; LABCELL_X42_Y35_N0   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|counter3[10]~2                ; LABCELL_X45_Y34_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:left|angle[0]         ; FF_X35_Y43_N32       ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:left|angle[5]         ; FF_X35_Y43_N47       ; 24      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:left|angle[8]~1       ; MLABCELL_X34_Y43_N6  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:left|tantetavar[2]~2  ; MLABCELL_X34_Y43_N42 ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:right|angle[0]        ; FF_X37_Y39_N32       ; 27      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:right|angle[0]~1      ; MLABCELL_X34_Y43_N57 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:right|angle[5]        ; FF_X37_Y39_N47       ; 26      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ball:Z|flipper:right|tantetavar[8]~2 ; LABCELL_X37_Y37_N51  ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|hundreds[3]~1                 ; MLABCELL_X47_Y34_N12 ; 4       ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|score[3]~9                    ; MLABCELL_X47_Y34_N48 ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ball:Z|score[9]~11                   ; MLABCELL_X47_Y34_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|temp[0]~1                     ; MLABCELL_X47_Y36_N54 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|tens[3]~8                     ; LABCELL_X46_Y33_N12  ; 8       ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|xcenter[9]~0                  ; MLABCELL_X34_Y43_N54 ; 20      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|xspeed[0]~8                   ; MLABCELL_X47_Y36_N3  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ball:Z|ycenter[1]~0                  ; LABCELL_X43_Y35_N15  ; 20      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ball:Z|yspeed[1]~19                  ; MLABCELL_X47_Y35_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter:T|B[3]~2                     ; LABCELL_X43_Y36_N57  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter:T|C[2]~1                     ; LABCELL_X43_Y36_N27  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter:T|Mux14~0                    ; LABCELL_X43_Y32_N51  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter:T|Mux6~0                     ; LABCELL_X40_Y34_N51  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter:T|Mux7~0                     ; LABCELL_X40_Y33_N51  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; flipper:left|angle[0]                ; FF_X33_Y31_N32       ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; flipper:left|angle[5]                ; FF_X33_Y31_N47       ; 23      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; flipper:left|angle[5]~1              ; MLABCELL_X34_Y31_N30 ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; flipper:left|angle[5]~2              ; MLABCELL_X34_Y31_N36 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; flipper:left|tantetavar[15]~2        ; LABCELL_X33_Y31_N21  ; 21      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; flipper:right|angle[0]               ; FF_X33_Y34_N2        ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; flipper:right|angle[5]               ; FF_X33_Y34_N17       ; 23      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; flipper:right|angle[5]~1             ; MLABCELL_X34_Y31_N33 ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; flipper:right|angle[5]~2             ; MLABCELL_X34_Y31_N39 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; flipper:right|tantetavar[0]~2        ; LABCELL_X33_Y34_N48  ; 21      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; hexagon:H1|LessThan0~2               ; LABCELL_X37_Y28_N54  ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; hexagon:H1|LessThan1~2               ; LABCELL_X35_Y23_N48  ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; hexagon:H2|LessThan0~3               ; LABCELL_X37_Y29_N42  ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; hexagon:H2|LessThan1~2               ; LABCELL_X22_Y55_N57  ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; tempclk                              ; FF_X47_Y36_N14       ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vga640x480:display|h_count[9]~0      ; MLABCELL_X34_Y43_N21 ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vga640x480:display|h_count[9]~1      ; MLABCELL_X47_Y36_N15 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; vga640x480:display|v_count[5]~0      ; MLABCELL_X34_Y43_N3  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vga640x480:display|v_count[5]~1      ; MLABCELL_X34_Y43_N0  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_AF14 ; 456     ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Add6~5                                                                                                                                                    ; 384     ;
; vga640x480:display|h_count[9]                                                                                                                             ; 149     ;
; Add10~45                                                                                                                                                  ; 140     ;
; Add7~29                                                                                                                                                   ; 140     ;
; vga640x480:display|h_count[8]                                                                                                                             ; 125     ;
; circle:C1|Add1~29                                                                                                                                         ; 120     ;
; circle:C4|Add1~33                                                                                                                                         ; 120     ;
; circle:C3|Add1~41                                                                                                                                         ; 120     ;
; circle:C3|Add0~1                                                                                                                                          ; 120     ;
; vga640x480:display|LessThan5~2                                                                                                                            ; 101     ;
; vga640x480:display|v_count[9]                                                                                                                             ; 96      ;
; vga640x480:display|o_x[0]~1                                                                                                                               ; 81      ;
; vga640x480:display|v_count[8]                                                                                                                             ; 74      ;
; vga640x480:display|h_count[5]                                                                                                                             ; 70      ;
; vga640x480:display|o_x[1]~2                                                                                                                               ; 66      ;
; vga640x480:display|o_y[0]~4                                                                                                                               ; 65      ;
; ball:Z|Add35~29                                                                                                                                           ; 60      ;
; ball:Z|Add34~29                                                                                                                                           ; 60      ;
; ball:Z|Add7~33                                                                                                                                            ; 60      ;
; ball:Z|Add6~1                                                                                                                                             ; 60      ;
; ball:Z|Add3~1                                                                                                                                             ; 60      ;
; ball:Z|Add12~1                                                                                                                                            ; 60      ;
; ball:Z|Add19~37                                                                                                                                           ; 60      ;
; ball:Z|Add18~1                                                                                                                                            ; 60      ;
; ball:Z|Add16~33                                                                                                                                           ; 60      ;
; ball:Z|Add15~1                                                                                                                                            ; 60      ;
; ball:Z|Add33~29                                                                                                                                           ; 60      ;
; circle:C2|Add1~29                                                                                                                                         ; 60      ;
; circle:C2|Add0~1                                                                                                                                          ; 60      ;
; circle:C1|Add0~1                                                                                                                                          ; 60      ;
; circle:C4|Add0~1                                                                                                                                          ; 60      ;
; Add5~41                                                                                                                                                   ; 60      ;
; ball:Z|Add44~41                                                                                                                                           ; 60      ;
; ball:Z|Add43~1                                                                                                                                            ; 60      ;
; vga640x480:display|o_y[1]~3                                                                                                                               ; 59      ;
; vga640x480:display|h_count[6]                                                                                                                             ; 51      ;
; vga640x480:display|o_x[2]~3                                                                                                                               ; 46      ;
; bordertop~0                                                                                                                                               ; 44      ;
; vga640x480:display|LessThan4~1                                                                                                                            ; 43      ;
; vga640x480:display|LessThan5~1                                                                                                                            ; 43      ;
; Add11~49                                                                                                                                                  ; 40      ;
; Add8~49                                                                                                                                                   ; 40      ;
; vga640x480:display|h_count[4]                                                                                                                             ; 39      ;
; vga640x480:display|h_count[7]                                                                                                                             ; 39      ;
; vga640x480:display|v_count[5]                                                                                                                             ; 38      ;
; ball:Z|Equal24~8                                                                                                                                          ; 34      ;
; vga640x480:display|o_y[3]~5                                                                                                                               ; 34      ;
; vga640x480:display|o_x[3]~0                                                                                                                               ; 34      ;
; vga640x480:display|h_count[3]                                                                                                                             ; 31      ;
; vga640x480:display|v_count[6]                                                                                                                             ; 30      ;
; vga640x480:display|v_count[7]                                                                                                                             ; 29      ;
; vga640x480:display|v_count[4]                                                                                                                             ; 29      ;
; vga640x480:display|v_count[3]                                                                                                                             ; 28      ;
; ball:Z|flipper:right|angle[0]                                                                                                                             ; 27      ;
; ball:Z|flipper:right|angle[5]                                                                                                                             ; 26      ;
; Add2~4                                                                                                                                                    ; 26      ;
; ball:Z|carry1[2]                                                                                                                                          ; 25      ;
; ball:Z|flipper:left|angle[0]                                                                                                                              ; 25      ;
; tempclk                                                                                                                                                   ; 25      ;
; flipper:right|angle[0]                                                                                                                                    ; 25      ;
; flipper:left|angle[0]                                                                                                                                     ; 25      ;
; ball:Z|flipper:right|angle[2]                                                                                                                             ; 24      ;
; ball:Z|flipper:left|angle[5]                                                                                                                              ; 24      ;
; Add6~4                                                                                                                                                    ; 24      ;
; Add6~3                                                                                                                                                    ; 24      ;
; Add6~1                                                                                                                                                    ; 24      ;
; Add6~0                                                                                                                                                    ; 24      ;
; ball:Z|flipper:right|tantetavar[8]~2                                                                                                                      ; 23      ;
; flipper:right|angle[5]                                                                                                                                    ; 23      ;
; flipper:left|angle[5]                                                                                                                                     ; 23      ;
; vga640x480:display|h_count[2]                                                                                                                             ; 23      ;
; ball:Z|flipper:left|tantetavar[2]~2                                                                                                                       ; 22      ;
; ball:Z|xspeed[7]                                                                                                                                          ; 22      ;
; ball:Z|xspeed[5]                                                                                                                                          ; 22      ;
; ball:Z|xspeed[3]                                                                                                                                          ; 22      ;
; ball:Z|xspeed[1]                                                                                                                                          ; 22      ;
; ball:Z|flipper:left|angle[2]                                                                                                                              ; 22      ;
; ball:Z|score[3]~0                                                                                                                                         ; 22      ;
; flipper:right|angle[2]                                                                                                                                    ; 22      ;
; flipper:left|angle[2]                                                                                                                                     ; 22      ;
; RST_BTN~input                                                                                                                                             ; 21      ;
; ball:Z|flipper:right|tantetavar[3]                                                                                                                        ; 21      ;
; ball:Z|xspeed[8]                                                                                                                                          ; 21      ;
; ball:Z|xspeed[6]                                                                                                                                          ; 21      ;
; ball:Z|xspeed[4]                                                                                                                                          ; 21      ;
; ball:Z|xspeed[2]                                                                                                                                          ; 21      ;
; ball:Z|flipper:right|angle[3]                                                                                                                             ; 21      ;
; flipper:right|tantetavar[0]~2                                                                                                                             ; 21      ;
; flipper:left|tantetavar[15]~2                                                                                                                             ; 21      ;
; ball:Z|counter[0]                                                                                                                                         ; 21      ;
; ball:Z|xspeed[0]                                                                                                                                          ; 20      ;
; ball:Z|flipper:left|angle[3]                                                                                                                              ; 20      ;
; ball:Z|always7~0                                                                                                                                          ; 20      ;
; ball:Z|xcenter[9]~0                                                                                                                                       ; 20      ;
; ball:Z|ycenter[1]~0                                                                                                                                       ; 20      ;
; vga640x480:display|LessThan5~0                                                                                                                            ; 20      ;
; Add10~9                                                                                                                                                   ; 19      ;
; flipper:right|angle[3]                                                                                                                                    ; 19      ;
; flipper:left|angle[3]                                                                                                                                     ; 19      ;
; BUTTONR~input                                                                                                                                             ; 18      ;
; BUTTONL~input                                                                                                                                             ; 18      ;
; hexagon:H2|LessThan0~3                                                                                                                                    ; 18      ;
; ball:Z|activate                                                                                                                                           ; 18      ;
; Add10~5                                                                                                                                                   ; 18      ;
; ball:Z|score[4]                                                                                                                                           ; 18      ;
; ball:Z|score[5]                                                                                                                                           ; 18      ;
; ball:Z|score[7]                                                                                                                                           ; 18      ;
; vga640x480:display|v_count[2]                                                                                                                             ; 18      ;
; ball:Z|flipper:right|angle[6]                                                                                                                             ; 17      ;
; hexagon:H2|LessThan1~2                                                                                                                                    ; 17      ;
; hexagon:H1|LessThan0~2                                                                                                                                    ; 17      ;
; Add10~1                                                                                                                                                   ; 17      ;
; ball:Z|flipper:left|angle[6]                                                                                                                              ; 16      ;
; ball:Z|y_dir                                                                                                                                              ; 16      ;
; hexagon:H1|LessThan1~2                                                                                                                                    ; 16      ;
; Add10~41                                                                                                                                                  ; 16      ;
; Add10~37                                                                                                                                                  ; 16      ;
; Add10~33                                                                                                                                                  ; 16      ;
; Add10~25                                                                                                                                                  ; 16      ;
; Add10~21                                                                                                                                                  ; 16      ;
; Add10~17                                                                                                                                                  ; 16      ;
; Add7~25                                                                                                                                                   ; 16      ;
; Add7~21                                                                                                                                                   ; 16      ;
; Add7~17                                                                                                                                                   ; 16      ;
; Add7~9                                                                                                                                                    ; 16      ;
; Add7~5                                                                                                                                                    ; 16      ;
; Add7~1                                                                                                                                                    ; 16      ;
; ball:Z|score[8]                                                                                                                                           ; 16      ;
; ball:Z|carry1[1]~1                                                                                                                                        ; 15      ;
; Add10~29                                                                                                                                                  ; 15      ;
; Add7~13                                                                                                                                                   ; 15      ;
; Add10~13                                                                                                                                                  ; 15      ;
; ball:Z|score[9]                                                                                                                                           ; 15      ;
; flipper:right|angle[6]                                                                                                                                    ; 15      ;
; flipper:left|angle[6]                                                                                                                                     ; 15      ;
; vga640x480:display|v_count[1]                                                                                                                             ; 15      ;
; ball:Z|Equal2~1                                                                                                                                           ; 14      ;
; ball:Z|flipper:right|angle[1]                                                                                                                             ; 14      ;
; ball:Z|flipper:left|angle[1]                                                                                                                              ; 14      ;
; ball:Z|tempclk                                                                                                                                            ; 14      ;
; ball:Z|xcenter[2]                                                                                                                                         ; 14      ;
; ball:Z|score[6]                                                                                                                                           ; 14      ;
; vga640x480:display|h_count[1]                                                                                                                             ; 14      ;
; ball:Z|flipper:right|tantetavar[17]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[16]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[14]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[13]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[12]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[9]                                                                                                                        ; 13      ;
; ball:Z|flipper:right|tantetavar[8]                                                                                                                        ; 13      ;
; ball:Z|flipper:right|tantetavar[7]                                                                                                                        ; 13      ;
; ball:Z|flipper:right|tantetavar[6]                                                                                                                        ; 13      ;
; ball:Z|x_dir                                                                                                                                              ; 13      ;
; ball:Z|xcenter[0]                                                                                                                                         ; 13      ;
; ball:Z|carry1[0]~0                                                                                                                                        ; 13      ;
; ball:Z|score[1]                                                                                                                                           ; 13      ;
; ball:Z|ycenter[2]                                                                                                                                         ; 13      ;
; counter:T|C[2]                                                                                                                                            ; 13      ;
; counter:T|C[1]                                                                                                                                            ; 13      ;
; counter:T|C[0]                                                                                                                                            ; 13      ;
; ball:Z|LessThan62~6                                                                                                                                       ; 13      ;
; ball:Z|LessThan62~3                                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[10]                                                                                                                       ; 13      ;
; ball:Z|flipper:right|tantetavar[4]                                                                                                                        ; 13      ;
; ball:Z|ycenter[1]                                                                                                                                         ; 13      ;
; ball:Z|Add54~17                                                                                                                                           ; 13      ;
; ball:Z|Add54~9                                                                                                                                            ; 13      ;
; ball:Z|flipper:right|tantetavar[0]                                                                                                                        ; 12      ;
; ball:Z|xcenter[1]                                                                                                                                         ; 12      ;
; ball:Z|Add62~0                                                                                                                                            ; 12      ;
; counter:T|A[1]                                                                                                                                            ; 12      ;
; counter:T|A[0]                                                                                                                                            ; 12      ;
; counter:T|B[1]                                                                                                                                            ; 12      ;
; counter:T|B[0]                                                                                                                                            ; 12      ;
; counter:T|C[3]                                                                                                                                            ; 12      ;
; counter:T|k1~2                                                                                                                                            ; 12      ;
; ball:Z|score[0]                                                                                                                                           ; 12      ;
; counter:T|k2~3                                                                                                                                            ; 12      ;
; vga640x480:display|o_x[6]~4                                                                                                                               ; 12      ;
; vga640x480:display|Equal1~1                                                                                                                               ; 12      ;
; vga640x480:display|o_y[7]~1                                                                                                                               ; 12      ;
; flipper:right|angle[1]                                                                                                                                    ; 12      ;
; flipper:left|angle[1]                                                                                                                                     ; 12      ;
; ball:Z|flipper:right|tantetavar[2]~DUPLICATE                                                                                                              ; 11      ;
; BUTTONlaunch~input                                                                                                                                        ; 11      ;
; ball:Z|flipper:right|tantetavar[18]                                                                                                                       ; 11      ;
; ball:Z|flipperright                                                                                                                                       ; 11      ;
; counter:T|A[3]                                                                                                                                            ; 11      ;
; counter:T|A[2]                                                                                                                                            ; 11      ;
; counter:T|B[2]                                                                                                                                            ; 11      ;
; borderleftincline~5                                                                                                                                       ; 11      ;
; vga640x480:display|o_y[5]~7                                                                                                                               ; 11      ;
; vga640x480:display|o_y[6]~2                                                                                                                               ; 11      ;
; ball:Z|flipper:right|tantetavar[19]                                                                                                                       ; 11      ;
; ball:Z|Mult11~24                                                                                                                                          ; 11      ;
; ball:Z|ycenter[7]                                                                                                                                         ; 11      ;
; ball:Z|Add54~5                                                                                                                                            ; 11      ;
; vga640x480:display|v_count[0]                                                                                                                             ; 11      ;
; ball:Z|yspeed[4]~9                                                                                                                                        ; 10      ;
; ball:Z|yspeed[4]~8                                                                                                                                        ; 10      ;
; ball:Z|flipper:right|angle[4]                                                                                                                             ; 10      ;
; ball:Z|ycenter[0]                                                                                                                                         ; 10      ;
; ball:Z|Equal4~0                                                                                                                                           ; 10      ;
; ball:Z|ycenter[4]                                                                                                                                         ; 10      ;
; counter:T|B[3]                                                                                                                                            ; 10      ;
; vga640x480:display|v_count[5]~1                                                                                                                           ; 10      ;
; vga640x480:display|v_count[5]~0                                                                                                                           ; 10      ;
; vga640x480:display|h_count[9]~1                                                                                                                           ; 10      ;
; vga640x480:display|h_count[9]~0                                                                                                                           ; 10      ;
; ball:Z|counter3[10]~0                                                                                                                                     ; 10      ;
; ball:Z|Mult11~394                                                                                                                                         ; 10      ;
; ball:Z|Mult11~390                                                                                                                                         ; 10      ;
; ball:Z|Mult11~386                                                                                                                                         ; 10      ;
; ball:Z|Mult11~382                                                                                                                                         ; 10      ;
; ball:Z|Mult11~378                                                                                                                                         ; 10      ;
; ball:Z|Mult11~374                                                                                                                                         ; 10      ;
; ball:Z|Mult11~370                                                                                                                                         ; 10      ;
; ball:Z|Mult11~366                                                                                                                                         ; 10      ;
; ball:Z|Mult11~362                                                                                                                                         ; 10      ;
; ball:Z|Mult11~354                                                                                                                                         ; 10      ;
; ball:Z|Mult11~350                                                                                                                                         ; 10      ;
; ball:Z|Mult11~346                                                                                                                                         ; 10      ;
; ball:Z|Mult11~29                                                                                                                                          ; 10      ;
; ball:Z|Mult11~25                                                                                                                                          ; 10      ;
; ball:Z|Mult11~23                                                                                                                                          ; 10      ;
; ball:Z|Mult11~22                                                                                                                                          ; 10      ;
; ball:Z|Mult11~21                                                                                                                                          ; 10      ;
; ball:Z|Mult11~20                                                                                                                                          ; 10      ;
; ball:Z|Mult11~18                                                                                                                                          ; 10      ;
; ball:Z|Mult11~17                                                                                                                                          ; 10      ;
; ball:Z|Add54~13                                                                                                                                           ; 10      ;
; ball:Z|flipper:right|tantetavar[15]~DUPLICATE                                                                                                             ; 9       ;
; ball:Z|tens[3]                                                                                                                                            ; 9       ;
; ball:Z|tens[2]                                                                                                                                            ; 9       ;
; ball:Z|tens[1]                                                                                                                                            ; 9       ;
; ball:Z|hundreds[3]                                                                                                                                        ; 9       ;
; ball:Z|hundreds[2]                                                                                                                                        ; 9       ;
; ball:Z|hundreds[1]                                                                                                                                        ; 9       ;
; ball:Z|temp[0]~1                                                                                                                                          ; 9       ;
; ball:Z|countacc[2]~0                                                                                                                                      ; 9       ;
; ball:Z|xspeed[0]~8                                                                                                                                        ; 9       ;
; ball:Z|xspeed[3]~4                                                                                                                                        ; 9       ;
; ball:Z|flipper:right|angle[0]~1                                                                                                                           ; 9       ;
; ball:Z|flipper:left|angle[8]~1                                                                                                                            ; 9       ;
; ball:Z|flipper:left|angle[4]                                                                                                                              ; 9       ;
; flipper:right|angle[5]~2                                                                                                                                  ; 9       ;
; flipper:right|angle[5]~1                                                                                                                                  ; 9       ;
; flipper:left|angle[5]~2                                                                                                                                   ; 9       ;
; flipper:left|angle[5]~1                                                                                                                                   ; 9       ;
; ball:Z|circ1                                                                                                                                              ; 9       ;
; ball:Z|ycenter[6]                                                                                                                                         ; 9       ;
; ball:Z|counter3[10]~1                                                                                                                                     ; 9       ;
; ball:Z|Equal15~1                                                                                                                                          ; 9       ;
; vga640x480:display|o_y[4]~6                                                                                                                               ; 9       ;
; vga640x480:display|LessThan4~0                                                                                                                            ; 9       ;
; vga640x480:display|o_y[8]~0                                                                                                                               ; 9       ;
; ball:Z|Mult23~33                                                                                                                                          ; 9       ;
; ball:Z|Mult11~358                                                                                                                                         ; 9       ;
; ball:Z|Mult11~28                                                                                                                                          ; 9       ;
; ball:Z|Mult11~27                                                                                                                                          ; 9       ;
; ball:Z|xcenter[9]                                                                                                                                         ; 9       ;
; ball:Z|score[2]                                                                                                                                           ; 9       ;
; ball:Z|ycenter[5]                                                                                                                                         ; 9       ;
; ball:Z|ycenter[3]                                                                                                                                         ; 9       ;
; Mult5~33                                                                                                                                                  ; 9       ;
; vga640x480:display|h_count[0]                                                                                                                             ; 9       ;
; ball:Z|flipper:right|tantetavar[1]~DUPLICATE                                                                                                              ; 8       ;
; ball:Z|tens[0]                                                                                                                                            ; 8       ;
; ball:Z|hundreds[0]                                                                                                                                        ; 8       ;
; ball:Z|flipper:right|Equal1~1                                                                                                                             ; 8       ;
; ball:Z|flipper:left|Equal1~1                                                                                                                              ; 8       ;
; ball:Z|flipper:left|tantetavar[3]                                                                                                                         ; 8       ;
; ball:Z|yspeed[1]~19                                                                                                                                       ; 8       ;
; ball:Z|yspeed[4]~13                                                                                                                                       ; 8       ;
; ball:Z|yspeed[4]~12                                                                                                                                       ; 8       ;
; flipper:right|Equal1~1                                                                                                                                    ; 8       ;
; flipper:left|Equal1~1                                                                                                                                     ; 8       ;
; ball:Z|flipperleft                                                                                                                                        ; 8       ;
; ball:Z|score[9]~11                                                                                                                                        ; 8       ;
; ball:Z|score[3]~9                                                                                                                                         ; 8       ;
; ball:Z|score[3]~7                                                                                                                                         ; 8       ;
; ball:Z|score[3]~6                                                                                                                                         ; 8       ;
; ball:Z|xcenter[7]                                                                                                                                         ; 8       ;
; ball:Z|xcenter[3]                                                                                                                                         ; 8       ;
; flipper:right|tantetavar[3]                                                                                                                               ; 8       ;
; ball:Z|tens[3]~8                                                                                                                                          ; 8       ;
; ball:Z|Equal10~0                                                                                                                                          ; 8       ;
; ball:Z|yspeed[4]~0                                                                                                                                        ; 8       ;
; ball:Z|counter3[10]~2                                                                                                                                     ; 8       ;
; ball:Z|ones[3]~2                                                                                                                                          ; 8       ;
; ball:Z|ones[2]~1                                                                                                                                          ; 8       ;
; ball:Z|ones[1]~0                                                                                                                                          ; 8       ;
; vga640x480:display|o_hs~1                                                                                                                                 ; 8       ;
; vga640x480:display|Add0~2                                                                                                                                 ; 8       ;
; borderrightincline~2                                                                                                                                      ; 8       ;
; counter:T|Equal6~0                                                                                                                                        ; 8       ;
; circle:C1|Add1~25                                                                                                                                         ; 8       ;
; circle:C1|Add1~21                                                                                                                                         ; 8       ;
; circle:C1|Add1~17                                                                                                                                         ; 8       ;
; circle:C1|Add1~13                                                                                                                                         ; 8       ;
; circle:C1|Add1~9                                                                                                                                          ; 8       ;
; circle:C1|Add1~5                                                                                                                                          ; 8       ;
; circle:C1|Add1~1                                                                                                                                          ; 8       ;
; circle:C4|Add1~29                                                                                                                                         ; 8       ;
; circle:C4|Add1~25                                                                                                                                         ; 8       ;
; circle:C4|Add1~21                                                                                                                                         ; 8       ;
; circle:C4|Add1~17                                                                                                                                         ; 8       ;
; circle:C4|Add1~13                                                                                                                                         ; 8       ;
; circle:C4|Add1~9                                                                                                                                          ; 8       ;
; circle:C4|Add1~5                                                                                                                                          ; 8       ;
; circle:C4|Add1~1                                                                                                                                          ; 8       ;
; circle:C3|Add1~37                                                                                                                                         ; 8       ;
; circle:C3|Add1~33                                                                                                                                         ; 8       ;
; circle:C3|Add1~29                                                                                                                                         ; 8       ;
; circle:C3|Add1~25                                                                                                                                         ; 8       ;
; circle:C3|Add1~21                                                                                                                                         ; 8       ;
; circle:C3|Add1~17                                                                                                                                         ; 8       ;
; circle:C3|Add1~13                                                                                                                                         ; 8       ;
; circle:C3|Add1~9                                                                                                                                          ; 8       ;
; circle:C3|Add1~5                                                                                                                                          ; 8       ;
; circle:C3|Add1~1                                                                                                                                          ; 8       ;
; circle:C3|Add0~25                                                                                                                                         ; 8       ;
; circle:C3|Add0~21                                                                                                                                         ; 8       ;
; circle:C3|Add0~17                                                                                                                                         ; 8       ;
; circle:C3|Add0~13                                                                                                                                         ; 8       ;
; circle:C3|Add0~9                                                                                                                                          ; 8       ;
; circle:C3|Add0~5                                                                                                                                          ; 8       ;
; ball:Z|Mult23~394                                                                                                                                         ; 8       ;
; ball:Z|Mult23~390                                                                                                                                         ; 8       ;
; ball:Z|Mult23~382                                                                                                                                         ; 8       ;
; ball:Z|Mult23~64                                                                                                                                          ; 8       ;
; ball:Z|Mult23~63                                                                                                                                          ; 8       ;
; ball:Z|Mult23~61                                                                                                                                          ; 8       ;
; ball:Z|Mult23~60                                                                                                                                          ; 8       ;
; ball:Z|Mult23~29                                                                                                                                          ; 8       ;
; ball:Z|Mult23~21                                                                                                                                          ; 8       ;
; ball:Z|Mult23~17                                                                                                                                          ; 8       ;
; ball:Z|Mult2~394                                                                                                                                          ; 8       ;
; ball:Z|Mult2~390                                                                                                                                          ; 8       ;
; ball:Z|Mult2~386                                                                                                                                          ; 8       ;
; ball:Z|Mult2~382                                                                                                                                          ; 8       ;
; ball:Z|Mult2~378                                                                                                                                          ; 8       ;
; ball:Z|Mult2~374                                                                                                                                          ; 8       ;
; ball:Z|Mult2~370                                                                                                                                          ; 8       ;
; ball:Z|Mult2~366                                                                                                                                          ; 8       ;
; ball:Z|Mult2~362                                                                                                                                          ; 8       ;
; ball:Z|Mult2~358                                                                                                                                          ; 8       ;
; ball:Z|Mult2~354                                                                                                                                          ; 8       ;
; ball:Z|Mult2~350                                                                                                                                          ; 8       ;
; ball:Z|Mult2~346                                                                                                                                          ; 8       ;
; ball:Z|Mult2~29                                                                                                                                           ; 8       ;
; ball:Z|Mult2~28                                                                                                                                           ; 8       ;
; ball:Z|Mult2~27                                                                                                                                           ; 8       ;
; ball:Z|Mult2~25                                                                                                                                           ; 8       ;
; ball:Z|Mult2~24                                                                                                                                           ; 8       ;
; ball:Z|Mult2~23                                                                                                                                           ; 8       ;
; ball:Z|Mult2~22                                                                                                                                           ; 8       ;
; ball:Z|Mult2~21                                                                                                                                           ; 8       ;
; ball:Z|Mult2~20                                                                                                                                           ; 8       ;
; ball:Z|Mult2~18                                                                                                                                           ; 8       ;
; ball:Z|Mult2~17                                                                                                                                           ; 8       ;
; ball:Z|Mult11~26                                                                                                                                          ; 8       ;
; ball:Z|Mult11~19                                                                                                                                          ; 8       ;
; ball:Z|Mult11~1                                                                                                                                           ; 8       ;
; ball:Z|ycenter[9]                                                                                                                                         ; 8       ;
; ball:Z|ycenter[8]                                                                                                                                         ; 8       ;
; flipper:right|angle[4]                                                                                                                                    ; 8       ;
; Mult5~394                                                                                                                                                 ; 8       ;
; Mult5~390                                                                                                                                                 ; 8       ;
; Mult5~382                                                                                                                                                 ; 8       ;
; Mult5~64                                                                                                                                                  ; 8       ;
; Mult5~63                                                                                                                                                  ; 8       ;
; Mult5~61                                                                                                                                                  ; 8       ;
; Mult5~60                                                                                                                                                  ; 8       ;
; Mult5~29                                                                                                                                                  ; 8       ;
; Mult5~21                                                                                                                                                  ; 8       ;
; Mult5~17                                                                                                                                                  ; 8       ;
; Mult5~9                                                                                                                                                   ; 8       ;
; flipper:left|angle[4]                                                                                                                                     ; 8       ;
; ball:Z|flipper:right|tantetavar[11]~DUPLICATE                                                                                                             ; 7       ;
; ball:Z|C[3]                                                                                                                                               ; 7       ;
; ball:Z|xcenter[8]                                                                                                                                         ; 7       ;
; hexagon:H1|x_large[17]                                                                                                                                    ; 7       ;
; hexagon:H1|x_large[16]                                                                                                                                    ; 7       ;
; hexagon:H1|y_large[16]                                                                                                                                    ; 7       ;
; ball:Z|LessThan61~1                                                                                                                                       ; 7       ;
; counter:T|Mux6~0                                                                                                                                          ; 7       ;
; counter:T|Mux7~0                                                                                                                                          ; 7       ;
; counter:T|Mux14~0                                                                                                                                         ; 7       ;
; ball:Z|Mux7~0                                                                                                                                             ; 7       ;
; ball:Z|Mux14~0                                                                                                                                            ; 7       ;
; ball:Z|Mux0~0                                                                                                                                             ; 7       ;
; borderrightincline~4                                                                                                                                      ; 7       ;
; ball:Z|Mult23~9                                                                                                                                           ; 7       ;
; ball:Z|Mult32~17                                                                                                                                          ; 7       ;
; ball:Z|carry2[0]                                                                                                                                          ; 6       ;
; ball:Z|Equal3~1                                                                                                                                           ; 6       ;
; ball:Z|C[0]                                                                                                                                               ; 6       ;
; ball:Z|C[1]                                                                                                                                               ; 6       ;
; ball:Z|C[2]                                                                                                                                               ; 6       ;
; ball:Z|yspeed[1]                                                                                                                                          ; 6       ;
; hexagon:H1|x_large[18]                                                                                                                                    ; 6       ;
; ball:Z|flipper:right|angle[7]                                                                                                                             ; 6       ;
; ball:Z|flipper:right|angle[8]                                                                                                                             ; 6       ;
; ball:Z|yspeed[3]                                                                                                                                          ; 6       ;
; ball:Z|yspeed[2]                                                                                                                                          ; 6       ;
; ball:Z|LessThan62~11                                                                                                                                      ; 6       ;
; ball:Z|LessThan62~9                                                                                                                                       ; 6       ;
; ball:Z|xcenter[6]                                                                                                                                         ; 6       ;
; ball:Z|xcenter[5]                                                                                                                                         ; 6       ;
; ball:Z|xcenter[4]                                                                                                                                         ; 6       ;
; hexagon:H1|y_large[17]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[14]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[13]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[12]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[11]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[10]                                                                                                                                    ; 6       ;
; hexagon:H1|x_large[9]                                                                                                                                     ; 6       ;
; hexagon:H1|x_large[8]                                                                                                                                     ; 6       ;
; hexagon:H1|x_large[7]                                                                                                                                     ; 6       ;
; hexagon:H1|x_large[6]                                                                                                                                     ; 6       ;
; hexagon:H1|x_large[5]                                                                                                                                     ; 6       ;
; hexagon:H1|y_large[15]                                                                                                                                    ; 6       ;
; hexagon:H1|y_large[13]                                                                                                                                    ; 6       ;
; hexagon:H1|y_large[12]                                                                                                                                    ; 6       ;
; hexagon:H1|y_large[10]                                                                                                                                    ; 6       ;
; hexagon:H1|y_large[9]                                                                                                                                     ; 6       ;
; hexagon:H1|y_large[8]                                                                                                                                     ; 6       ;
; hexagon:H1|y_large[7]                                                                                                                                     ; 6       ;
; hexagon:H1|y_large[6]                                                                                                                                     ; 6       ;
; hexagon:H1|y_large[5]                                                                                                                                     ; 6       ;
; counter:T|B~0                                                                                                                                             ; 6       ;
; ball:Z|always8~7                                                                                                                                          ; 6       ;
; ball:Z|Equal7~0                                                                                                                                           ; 6       ;
; ball:Z|always8~0                                                                                                                                          ; 6       ;
; ball:Z|LessThan71~0                                                                                                                                       ; 6       ;
; ball:Z|Add62~2                                                                                                                                            ; 6       ;
; counter:T|Equal5~1                                                                                                                                        ; 6       ;
; counter:T|Equal7~1                                                                                                                                        ; 6       ;
; counter:T|Equal8~1                                                                                                                                        ; 6       ;
; counter:T|Equal4~0                                                                                                                                        ; 6       ;
; ball:Z|flipper:right|tantetavar[11]                                                                                                                       ; 6       ;
; ball:Z|Mult23~386                                                                                                                                         ; 6       ;
; ball:Z|Mult23~65                                                                                                                                          ; 6       ;
; ball:Z|Mult23~62                                                                                                                                          ; 6       ;
; ball:Z|Mult23~59                                                                                                                                          ; 6       ;
; ball:Z|Mult23~58                                                                                                                                          ; 6       ;
; ball:Z|Mult23~57                                                                                                                                          ; 6       ;
; ball:Z|Mult23~56                                                                                                                                          ; 6       ;
; ball:Z|Mult23~37                                                                                                                                          ; 6       ;
; ball:Z|Mult23~25                                                                                                                                          ; 6       ;
; ball:Z|Mult23~5                                                                                                                                           ; 6       ;
; ball:Z|score[3]                                                                                                                                           ; 6       ;
; Mult5~386                                                                                                                                                 ; 6       ;
; Mult5~65                                                                                                                                                  ; 6       ;
; Mult5~62                                                                                                                                                  ; 6       ;
; Mult5~59                                                                                                                                                  ; 6       ;
; Mult5~58                                                                                                                                                  ; 6       ;
; Mult5~57                                                                                                                                                  ; 6       ;
; Mult5~56                                                                                                                                                  ; 6       ;
; Mult5~37                                                                                                                                                  ; 6       ;
; Mult5~25                                                                                                                                                  ; 6       ;
; Mult5~5                                                                                                                                                   ; 6       ;
; Mult5~1                                                                                                                                                   ; 6       ;
; ball:Z|Add54~1                                                                                                                                            ; 6       ;
; hexagon:H1|y_large[14]~DUPLICATE                                                                                                                          ; 5       ;
; ball:Z|carry2[1]                                                                                                                                          ; 5       ;
; ball:Z|xspeed[3]~1                                                                                                                                        ; 5       ;
; ball:Z|flipper:right|tantetavar[1]                                                                                                                        ; 5       ;
; ball:Z|yspeed[4]~3                                                                                                                                        ; 5       ;
; ball:Z|always7~3                                                                                                                                          ; 5       ;
; ball:Z|always7~1                                                                                                                                          ; 5       ;
; ball:Z|yspeed[0]                                                                                                                                          ; 5       ;
; vga640x480:display|Add0~3                                                                                                                                 ; 5       ;
; ball:Z|LessThan59~1                                                                                                                                       ; 5       ;
; ball:Z|flipper:left|angle[7]                                                                                                                              ; 5       ;
; ball:Z|flipper:left|angle[8]                                                                                                                              ; 5       ;
; ball:Z|yspeed[5]                                                                                                                                          ; 5       ;
; ball:Z|yspeed[4]                                                                                                                                          ; 5       ;
; ball:Z|yspeed[8]                                                                                                                                          ; 5       ;
; ball:Z|yspeed[7]                                                                                                                                          ; 5       ;
; ball:Z|yspeed[6]                                                                                                                                          ; 5       ;
; borderrightincline~7                                                                                                                                      ; 5       ;
; ball:Z|always8~3                                                                                                                                          ; 5       ;
; ball:Z|always8~2                                                                                                                                          ; 5       ;
; ball:Z|Equal5~0                                                                                                                                           ; 5       ;
; ball:Z|Add61~0                                                                                                                                            ; 5       ;
; ball:Z|score[3]~1                                                                                                                                         ; 5       ;
; ball:Z|counter3[0]                                                                                                                                        ; 5       ;
; counter:T|Equal4~2                                                                                                                                        ; 5       ;
; LessThan3~0                                                                                                                                               ; 5       ;
; ball:Z|Mult23~55                                                                                                                                          ; 5       ;
; ball:Z|Mult23~54                                                                                                                                          ; 5       ;
; ball:Z|Mult23~53                                                                                                                                          ; 5       ;
; ball:Z|Mult23~1                                                                                                                                           ; 5       ;
; ball:Z|Mult20~382                                                                                                                                         ; 5       ;
; ball:Z|Mult11~16                                                                                                                                          ; 5       ;
; ball:Z|Mult11~15                                                                                                                                          ; 5       ;
; ball:Z|Mult11~14                                                                                                                                          ; 5       ;
; ball:Z|Mult11~13                                                                                                                                          ; 5       ;
; ball:Z|Mult11~12                                                                                                                                          ; 5       ;
; hexagon:H1|q2y[0]                                                                                                                                         ; 5       ;
; Mult5~55                                                                                                                                                  ; 5       ;
; Mult5~54                                                                                                                                                  ; 5       ;
; Mult5~53                                                                                                                                                  ; 5       ;
; Mult5~13                                                                                                                                                  ; 5       ;
; Mult7~382                                                                                                                                                 ; 5       ;
; hexagon:H1|x_large[4]~DUPLICATE                                                                                                                           ; 4       ;
; flipper:left|tantetavar[3]~DUPLICATE                                                                                                                      ; 4       ;
; hexagon:H2|q2y[0]~DUPLICATE                                                                                                                               ; 4       ;
; ~GND                                                                                                                                                      ; 4       ;
; ball:Z|flipper:right|Selector18~0                                                                                                                         ; 4       ;
; ball:Z|flipper:right|Selector1~0                                                                                                                          ; 4       ;
; ball:Z|flipper:right|Selector19~0                                                                                                                         ; 4       ;
; ball:Z|flipper:left|Selector19~2                                                                                                                          ; 4       ;
; ball:Z|flipper:left|Selector19~1                                                                                                                          ; 4       ;
; ball:Z|C[3]~1                                                                                                                                             ; 4       ;
; ball:Z|x_dir~24                                                                                                                                           ; 4       ;
; ball:Z|LessThan32~0                                                                                                                                       ; 4       ;
; ball:Z|flipper:right|tantetavar[15]                                                                                                                       ; 4       ;
; ball:Z|flipper:left|tantetavar[17]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[16]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[15]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[12]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[9]                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[7]                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[6]                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[2]                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[1]                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[0]                                                                                                                         ; 4       ;
; ball:Z|always7~7                                                                                                                                          ; 4       ;
; ball:Z|always7~6                                                                                                                                          ; 4       ;
; ball:Z|xspeed[3]~0                                                                                                                                        ; 4       ;
; ball:Z|always7~2                                                                                                                                          ; 4       ;
; ball:Z|LessThan62~13                                                                                                                                      ; 4       ;
; ball:Z|LessThan57~2                                                                                                                                       ; 4       ;
; flipper:right|Selector19~1                                                                                                                                ; 4       ;
; flipper:right|Selector19~0                                                                                                                                ; 4       ;
; flipper:left|Selector19~1                                                                                                                                 ; 4       ;
; flipper:left|Selector19~0                                                                                                                                 ; 4       ;
; hexagon:H1|y_large[18]                                                                                                                                    ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|romout[0][3]~1                                                                                                   ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|romout[0][2]~0                                                                                                   ; 4       ;
; flipper:right|tantetavar[17]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[16]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[15]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[13]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[12]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[9]                                                                                                                               ; 4       ;
; flipper:right|tantetavar[8]                                                                                                                               ; 4       ;
; flipper:right|tantetavar[7]                                                                                                                               ; 4       ;
; flipper:right|tantetavar[6]                                                                                                                               ; 4       ;
; flipper:right|tantetavar[1]                                                                                                                               ; 4       ;
; flipper:right|tantetavar[0]                                                                                                                               ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|romout[0][3]                                                                                                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|romout[0][2]                                                                                                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|romout[0][1]                                                                                                      ; 4       ;
; flipper:left|tantetavar[17]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[16]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[15]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[14]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[13]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[12]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[9]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[8]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[7]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[6]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[3]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[2]                                                                                                                                ; 4       ;
; flipper:left|tantetavar[0]                                                                                                                                ; 4       ;
; counter:T|B[3]~2                                                                                                                                          ; 4       ;
; counter:T|C[2]~1                                                                                                                                          ; 4       ;
; ball:Z|always8~1                                                                                                                                          ; 4       ;
; ball:Z|Add62~3                                                                                                                                            ; 4       ;
; ball:Z|Add62~1                                                                                                                                            ; 4       ;
; ball:Z|hex2                                                                                                                                               ; 4       ;
; ball:Z|hex1                                                                                                                                               ; 4       ;
; ball:Z|LessThan44~1                                                                                                                                       ; 4       ;
; ball:Z|hundreds[3]~1                                                                                                                                      ; 4       ;
; counter:T|Equal4~1                                                                                                                                        ; 4       ;
; ball:Z|Equal15~0                                                                                                                                          ; 4       ;
; LessThan6~1                                                                                                                                               ; 4       ;
; Add2~0                                                                                                                                                    ; 4       ;
; ball:Z|Add35~25                                                                                                                                           ; 4       ;
; ball:Z|Add35~21                                                                                                                                           ; 4       ;
; ball:Z|Add35~17                                                                                                                                           ; 4       ;
; ball:Z|Add35~13                                                                                                                                           ; 4       ;
; ball:Z|Add35~9                                                                                                                                            ; 4       ;
; ball:Z|Add35~5                                                                                                                                            ; 4       ;
; ball:Z|Add35~1                                                                                                                                            ; 4       ;
; ball:Z|Add34~25                                                                                                                                           ; 4       ;
; ball:Z|Add34~21                                                                                                                                           ; 4       ;
; ball:Z|Add34~17                                                                                                                                           ; 4       ;
; ball:Z|Add34~13                                                                                                                                           ; 4       ;
; ball:Z|Add34~9                                                                                                                                            ; 4       ;
; ball:Z|Add34~5                                                                                                                                            ; 4       ;
; ball:Z|Add34~1                                                                                                                                            ; 4       ;
; ball:Z|Add7~29                                                                                                                                            ; 4       ;
; ball:Z|Add7~25                                                                                                                                            ; 4       ;
; ball:Z|Add7~21                                                                                                                                            ; 4       ;
; ball:Z|Add7~17                                                                                                                                            ; 4       ;
; ball:Z|Add7~13                                                                                                                                            ; 4       ;
; ball:Z|Add7~9                                                                                                                                             ; 4       ;
; ball:Z|Add7~5                                                                                                                                             ; 4       ;
; ball:Z|Add7~1                                                                                                                                             ; 4       ;
; ball:Z|Add6~33                                                                                                                                            ; 4       ;
; ball:Z|Add6~29                                                                                                                                            ; 4       ;
; ball:Z|Add6~25                                                                                                                                            ; 4       ;
; ball:Z|Add6~21                                                                                                                                            ; 4       ;
; ball:Z|Add6~17                                                                                                                                            ; 4       ;
; ball:Z|Add6~13                                                                                                                                            ; 4       ;
; ball:Z|Add6~9                                                                                                                                             ; 4       ;
; ball:Z|Add6~5                                                                                                                                             ; 4       ;
; ball:Z|Add3~37                                                                                                                                            ; 4       ;
; ball:Z|Add3~33                                                                                                                                            ; 4       ;
; ball:Z|Add3~29                                                                                                                                            ; 4       ;
; ball:Z|Add3~25                                                                                                                                            ; 4       ;
; ball:Z|Add3~21                                                                                                                                            ; 4       ;
; ball:Z|Add3~17                                                                                                                                            ; 4       ;
; ball:Z|Add3~13                                                                                                                                            ; 4       ;
; ball:Z|Add3~9                                                                                                                                             ; 4       ;
; ball:Z|Add3~5                                                                                                                                             ; 4       ;
; ball:Z|Add12~37                                                                                                                                           ; 4       ;
; ball:Z|Add12~33                                                                                                                                           ; 4       ;
; ball:Z|Add12~29                                                                                                                                           ; 4       ;
; ball:Z|Add12~25                                                                                                                                           ; 4       ;
; ball:Z|Add12~21                                                                                                                                           ; 4       ;
; ball:Z|Add12~17                                                                                                                                           ; 4       ;
; ball:Z|Add12~13                                                                                                                                           ; 4       ;
; ball:Z|Add12~9                                                                                                                                            ; 4       ;
; ball:Z|Add12~5                                                                                                                                            ; 4       ;
; ball:Z|Add19~33                                                                                                                                           ; 4       ;
; ball:Z|Add19~29                                                                                                                                           ; 4       ;
; ball:Z|Add19~25                                                                                                                                           ; 4       ;
; ball:Z|Add19~21                                                                                                                                           ; 4       ;
; ball:Z|Add19~17                                                                                                                                           ; 4       ;
; ball:Z|Add19~13                                                                                                                                           ; 4       ;
; ball:Z|Add19~9                                                                                                                                            ; 4       ;
; ball:Z|Add19~5                                                                                                                                            ; 4       ;
; ball:Z|Add19~1                                                                                                                                            ; 4       ;
; ball:Z|Add18~37                                                                                                                                           ; 4       ;
; ball:Z|Add18~33                                                                                                                                           ; 4       ;
; ball:Z|Add18~29                                                                                                                                           ; 4       ;
; ball:Z|Add18~25                                                                                                                                           ; 4       ;
; ball:Z|Add18~21                                                                                                                                           ; 4       ;
; ball:Z|Add18~17                                                                                                                                           ; 4       ;
; ball:Z|Add18~13                                                                                                                                           ; 4       ;
; ball:Z|Add18~9                                                                                                                                            ; 4       ;
; ball:Z|Add18~5                                                                                                                                            ; 4       ;
; ball:Z|Add16~29                                                                                                                                           ; 4       ;
; ball:Z|Add16~25                                                                                                                                           ; 4       ;
; ball:Z|Add16~21                                                                                                                                           ; 4       ;
; ball:Z|Add16~17                                                                                                                                           ; 4       ;
; ball:Z|Add16~13                                                                                                                                           ; 4       ;
; ball:Z|Add16~9                                                                                                                                            ; 4       ;
; ball:Z|Add16~5                                                                                                                                            ; 4       ;
; ball:Z|Add16~1                                                                                                                                            ; 4       ;
; ball:Z|Add15~33                                                                                                                                           ; 4       ;
; ball:Z|Add15~29                                                                                                                                           ; 4       ;
; ball:Z|Add15~25                                                                                                                                           ; 4       ;
; ball:Z|Add15~21                                                                                                                                           ; 4       ;
; ball:Z|Add15~17                                                                                                                                           ; 4       ;
; ball:Z|Add15~13                                                                                                                                           ; 4       ;
; ball:Z|Add15~9                                                                                                                                            ; 4       ;
; ball:Z|Add15~5                                                                                                                                            ; 4       ;
; ball:Z|Add33~25                                                                                                                                           ; 4       ;
; ball:Z|Add33~21                                                                                                                                           ; 4       ;
; ball:Z|Add33~17                                                                                                                                           ; 4       ;
; ball:Z|Add33~13                                                                                                                                           ; 4       ;
; ball:Z|Add33~9                                                                                                                                            ; 4       ;
; ball:Z|Add33~5                                                                                                                                            ; 4       ;
; ball:Z|Add33~1                                                                                                                                            ; 4       ;
; circle:C1|Add1~33                                                                                                                                         ; 4       ;
; circle:C4|Add1~37                                                                                                                                         ; 4       ;
; circle:C3|Add0~29                                                                                                                                         ; 4       ;
; ball:Z|flipper:left|tantetavar[11]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[10]                                                                                                                        ; 4       ;
; ball:Z|flipper:left|tantetavar[4]                                                                                                                         ; 4       ;
; circle:C2|Add1~25                                                                                                                                         ; 4       ;
; circle:C2|Add1~21                                                                                                                                         ; 4       ;
; circle:C2|Add1~17                                                                                                                                         ; 4       ;
; circle:C2|Add1~13                                                                                                                                         ; 4       ;
; circle:C2|Add1~9                                                                                                                                          ; 4       ;
; circle:C2|Add1~5                                                                                                                                          ; 4       ;
; circle:C2|Add1~1                                                                                                                                          ; 4       ;
; circle:C2|Add0~29                                                                                                                                         ; 4       ;
; circle:C2|Add0~25                                                                                                                                         ; 4       ;
; circle:C2|Add0~21                                                                                                                                         ; 4       ;
; circle:C2|Add0~17                                                                                                                                         ; 4       ;
; circle:C2|Add0~13                                                                                                                                         ; 4       ;
; circle:C2|Add0~9                                                                                                                                          ; 4       ;
; circle:C2|Add0~5                                                                                                                                          ; 4       ;
; circle:C1|Add0~33                                                                                                                                         ; 4       ;
; circle:C1|Add0~29                                                                                                                                         ; 4       ;
; circle:C1|Add0~25                                                                                                                                         ; 4       ;
; circle:C1|Add0~21                                                                                                                                         ; 4       ;
; circle:C1|Add0~17                                                                                                                                         ; 4       ;
; circle:C1|Add0~13                                                                                                                                         ; 4       ;
; circle:C1|Add0~9                                                                                                                                          ; 4       ;
; circle:C1|Add0~5                                                                                                                                          ; 4       ;
; circle:C4|Add0~33                                                                                                                                         ; 4       ;
; circle:C4|Add0~29                                                                                                                                         ; 4       ;
; circle:C4|Add0~25                                                                                                                                         ; 4       ;
; circle:C4|Add0~21                                                                                                                                         ; 4       ;
; circle:C4|Add0~17                                                                                                                                         ; 4       ;
; circle:C4|Add0~13                                                                                                                                         ; 4       ;
; circle:C4|Add0~9                                                                                                                                          ; 4       ;
; circle:C4|Add0~5                                                                                                                                          ; 4       ;
; ball:Z|Mult26~390                                                                                                                                         ; 4       ;
; ball:Z|Mult26~386                                                                                                                                         ; 4       ;
; ball:Z|Mult26~382                                                                                                                                         ; 4       ;
; ball:Z|Mult26~374                                                                                                                                         ; 4       ;
; ball:Z|Mult26~29                                                                                                                                          ; 4       ;
; ball:Z|Mult26~25                                                                                                                                          ; 4       ;
; ball:Z|Mult26~21                                                                                                                                          ; 4       ;
; ball:Z|Mult26~13                                                                                                                                          ; 4       ;
; ball:Z|Mult26~9                                                                                                                                           ; 4       ;
; ball:Z|Mult26~5                                                                                                                                           ; 4       ;
; ball:Z|Mult27~394                                                                                                                                         ; 4       ;
; ball:Z|Mult27~390                                                                                                                                         ; 4       ;
; ball:Z|Mult27~382                                                                                                                                         ; 4       ;
; ball:Z|Mult26~57                                                                                                                                          ; 4       ;
; ball:Z|Mult26~56                                                                                                                                          ; 4       ;
; ball:Z|Mult26~55                                                                                                                                          ; 4       ;
; ball:Z|Mult27~65                                                                                                                                          ; 4       ;
; ball:Z|Mult27~64                                                                                                                                          ; 4       ;
; ball:Z|Mult27~63                                                                                                                                          ; 4       ;
; ball:Z|Mult27~37                                                                                                                                          ; 4       ;
; ball:Z|Mult27~33                                                                                                                                          ; 4       ;
; ball:Z|Mult27~29                                                                                                                                          ; 4       ;
; ball:Z|Mult27~21                                                                                                                                          ; 4       ;
; ball:Z|Mult27~17                                                                                                                                          ; 4       ;
; ball:Z|Mult25~390                                                                                                                                         ; 4       ;
; ball:Z|Mult25~386                                                                                                                                         ; 4       ;
; ball:Z|Mult25~382                                                                                                                                         ; 4       ;
; ball:Z|Mult25~33                                                                                                                                          ; 4       ;
; ball:Z|Mult25~29                                                                                                                                          ; 4       ;
; ball:Z|Mult25~21                                                                                                                                          ; 4       ;
; ball:Z|Mult25~17                                                                                                                                          ; 4       ;
; ball:Z|Mult25~1                                                                                                                                           ; 4       ;
; ball:Z|Mult27~9                                                                                                                                           ; 4       ;
; ball:Z|Mult27~5                                                                                                                                           ; 4       ;
; ball:Z|Mult25~64                                                                                                                                          ; 4       ;
; ball:Z|Mult25~63                                                                                                                                          ; 4       ;
; ball:Z|Mult25~61                                                                                                                                          ; 4       ;
; ball:Z|Mult25~60                                                                                                                                          ; 4       ;
; ball:Z|Mult23~52                                                                                                                                          ; 4       ;
; ball:Z|Mult23~51                                                                                                                                          ; 4       ;
; ball:Z|Mult23~50                                                                                                                                          ; 4       ;
; ball:Z|Mult23~49                                                                                                                                          ; 4       ;
; ball:Z|Mult23~48                                                                                                                                          ; 4       ;
; ball:Z|Mult23~13                                                                                                                                          ; 4       ;
; ball:Z|Mult18~394                                                                                                                                         ; 4       ;
; ball:Z|Mult18~390                                                                                                                                         ; 4       ;
; ball:Z|Mult18~386                                                                                                                                         ; 4       ;
; ball:Z|Mult18~382                                                                                                                                         ; 4       ;
; ball:Z|Mult18~378                                                                                                                                         ; 4       ;
; ball:Z|Mult18~374                                                                                                                                         ; 4       ;
; ball:Z|Mult18~370                                                                                                                                         ; 4       ;
; ball:Z|Mult18~366                                                                                                                                         ; 4       ;
; ball:Z|Mult18~362                                                                                                                                         ; 4       ;
; ball:Z|Mult18~17                                                                                                                                          ; 4       ;
; ball:Z|Mult18~13                                                                                                                                          ; 4       ;
; ball:Z|Mult18~9                                                                                                                                           ; 4       ;
; ball:Z|Mult18~1                                                                                                                                           ; 4       ;
; ball:Z|Mult22~390                                                                                                                                         ; 4       ;
; ball:Z|Mult22~386                                                                                                                                         ; 4       ;
; ball:Z|Mult22~382                                                                                                                                         ; 4       ;
; ball:Z|Mult22~378                                                                                                                                         ; 4       ;
; ball:Z|Mult22~374                                                                                                                                         ; 4       ;
; ball:Z|Mult18~45                                                                                                                                          ; 4       ;
; ball:Z|Mult18~44                                                                                                                                          ; 4       ;
; ball:Z|Mult18~41                                                                                                                                          ; 4       ;
; ball:Z|Mult18~40                                                                                                                                          ; 4       ;
; ball:Z|Mult22~57                                                                                                                                          ; 4       ;
; ball:Z|Mult22~56                                                                                                                                          ; 4       ;
; ball:Z|Mult22~55                                                                                                                                          ; 4       ;
; ball:Z|Mult22~25                                                                                                                                          ; 4       ;
; ball:Z|Mult22~21                                                                                                                                          ; 4       ;
; ball:Z|Mult22~17                                                                                                                                          ; 4       ;
; ball:Z|Mult22~9                                                                                                                                           ; 4       ;
; ball:Z|Mult22~5                                                                                                                                           ; 4       ;
; ball:Z|Mult20~394                                                                                                                                         ; 4       ;
; ball:Z|Mult20~390                                                                                                                                         ; 4       ;
; ball:Z|Mult21~390                                                                                                                                         ; 4       ;
; ball:Z|Mult20~386                                                                                                                                         ; 4       ;
; ball:Z|Mult20~378                                                                                                                                         ; 4       ;
; ball:Z|Mult21~386                                                                                                                                         ; 4       ;
; ball:Z|Mult21~382                                                                                                                                         ; 4       ;
; ball:Z|Mult21~374                                                                                                                                         ; 4       ;
; ball:Z|Mult20~56                                                                                                                                          ; 4       ;
; ball:Z|Mult20~55                                                                                                                                          ; 4       ;
; ball:Z|Mult20~54                                                                                                                                          ; 4       ;
; ball:Z|Mult20~53                                                                                                                                          ; 4       ;
; ball:Z|Mult20~52                                                                                                                                          ; 4       ;
; ball:Z|Mult20~49                                                                                                                                          ; 4       ;
; ball:Z|Mult20~48                                                                                                                                          ; 4       ;
; ball:Z|Mult20~47                                                                                                                                          ; 4       ;
; ball:Z|Mult21~57                                                                                                                                          ; 4       ;
; ball:Z|Mult21~56                                                                                                                                          ; 4       ;
; ball:Z|Mult21~55                                                                                                                                          ; 4       ;
; ball:Z|Mult20~29                                                                                                                                          ; 4       ;
; ball:Z|Mult20~25                                                                                                                                          ; 4       ;
; ball:Z|Mult20~21                                                                                                                                          ; 4       ;
; ball:Z|Mult21~29                                                                                                                                          ; 4       ;
; ball:Z|Mult21~25                                                                                                                                          ; 4       ;
; ball:Z|Mult21~21                                                                                                                                          ; 4       ;
; ball:Z|Mult20~13                                                                                                                                          ; 4       ;
; ball:Z|Mult20~9                                                                                                                                           ; 4       ;
; ball:Z|Mult21~13                                                                                                                                          ; 4       ;
; ball:Z|Mult21~9                                                                                                                                           ; 4       ;
; ball:Z|Mult21~5                                                                                                                                           ; 4       ;
; ball:Z|Mult20~1                                                                                                                                           ; 4       ;
; ball:Z|Mult2~1                                                                                                                                            ; 4       ;
; ball:Z|Mult2~26                                                                                                                                           ; 4       ;
; ball:Z|Mult2~19                                                                                                                                           ; 4       ;
; ball:Z|Mult2~16                                                                                                                                           ; 4       ;
; ball:Z|Mult2~15                                                                                                                                           ; 4       ;
; ball:Z|Mult2~14                                                                                                                                           ; 4       ;
; ball:Z|Mult2~13                                                                                                                                           ; 4       ;
; ball:Z|Mult2~12                                                                                                                                           ; 4       ;
; Add11~45                                                                                                                                                  ; 4       ;
; Add11~41                                                                                                                                                  ; 4       ;
; Add11~37                                                                                                                                                  ; 4       ;
; Add11~33                                                                                                                                                  ; 4       ;
; Add11~29                                                                                                                                                  ; 4       ;
; Add11~25                                                                                                                                                  ; 4       ;
; Add11~21                                                                                                                                                  ; 4       ;
; Add11~17                                                                                                                                                  ; 4       ;
; Add11~13                                                                                                                                                  ; 4       ;
; Add11~9                                                                                                                                                   ; 4       ;
; Add11~5                                                                                                                                                   ; 4       ;
; Add11~1                                                                                                                                                   ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated|op_1~5 ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated|op_1~1 ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~29                     ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~25                     ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~21                     ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~17                     ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~13                     ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~9                      ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~5                      ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~1                      ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~13                                          ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~9                                           ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~5                                           ; 4       ;
; lpm_mult:Mult10_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~1                                           ; 4       ;
; flipper:right|tantetavar[11]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[10]                                                                                                                              ; 4       ;
; flipper:right|tantetavar[4]                                                                                                                               ; 4       ;
; Add5~37                                                                                                                                                   ; 4       ;
; Add5~33                                                                                                                                                   ; 4       ;
; Add5~29                                                                                                                                                   ; 4       ;
; Add5~25                                                                                                                                                   ; 4       ;
; Add5~21                                                                                                                                                   ; 4       ;
; Add5~17                                                                                                                                                   ; 4       ;
; Add5~13                                                                                                                                                   ; 4       ;
; Add5~9                                                                                                                                                    ; 4       ;
; Add5~5                                                                                                                                                    ; 4       ;
; Add5~1                                                                                                                                                    ; 4       ;
; Add8~45                                                                                                                                                   ; 4       ;
; Add8~41                                                                                                                                                   ; 4       ;
; Add8~37                                                                                                                                                   ; 4       ;
; Add8~33                                                                                                                                                   ; 4       ;
; Add8~29                                                                                                                                                   ; 4       ;
; Add8~25                                                                                                                                                   ; 4       ;
; Add8~21                                                                                                                                                   ; 4       ;
; Add8~17                                                                                                                                                   ; 4       ;
; Add8~13                                                                                                                                                   ; 4       ;
; Add8~9                                                                                                                                                    ; 4       ;
; Add8~5                                                                                                                                                    ; 4       ;
; Add8~1                                                                                                                                                    ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated|op_1~5  ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_89h:auto_generated|op_1~1  ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~29                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~25                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~21                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~17                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~13                      ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~9                       ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~5                       ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_79h:auto_generated|op_1~1                       ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~13                                           ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~9                                            ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~5                                            ; 4       ;
; lpm_mult:Mult6_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_s7h:auto_generated|op_1~1                                            ; 4       ;
; flipper:left|tantetavar[11]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[10]                                                                                                                               ; 4       ;
; flipper:left|tantetavar[4]                                                                                                                                ; 4       ;
; ball:Z|Add66~5                                                                                                                                            ; 4       ;
; ball:Z|Add44~37                                                                                                                                           ; 4       ;
; ball:Z|Add44~33                                                                                                                                           ; 4       ;
; ball:Z|Add44~29                                                                                                                                           ; 4       ;
; ball:Z|Add44~25                                                                                                                                           ; 4       ;
; ball:Z|Add44~21                                                                                                                                           ; 4       ;
; ball:Z|Add44~17                                                                                                                                           ; 4       ;
; ball:Z|Add44~13                                                                                                                                           ; 4       ;
; ball:Z|Add44~9                                                                                                                                            ; 4       ;
; ball:Z|Add44~5                                                                                                                                            ; 4       ;
; ball:Z|Add44~1                                                                                                                                            ; 4       ;
; ball:Z|Add43~41                                                                                                                                           ; 4       ;
; ball:Z|Add43~37                                                                                                                                           ; 4       ;
; ball:Z|Add43~33                                                                                                                                           ; 4       ;
; ball:Z|Add43~29                                                                                                                                           ; 4       ;
; ball:Z|Add43~25                                                                                                                                           ; 4       ;
; ball:Z|Add43~21                                                                                                                                           ; 4       ;
; ball:Z|Add43~17                                                                                                                                           ; 4       ;
; ball:Z|Add43~13                                                                                                                                           ; 4       ;
; ball:Z|Add43~9                                                                                                                                            ; 4       ;
; ball:Z|Add43~5                                                                                                                                            ; 4       ;
; hexagon:H2|q2y[9]                                                                                                                                         ; 4       ;
; hexagon:H2|q2x[0]                                                                                                                                         ; 4       ;
; hexagon:H1|q2y[9]                                                                                                                                         ; 4       ;
; hexagon:H1|q2x[0]                                                                                                                                         ; 4       ;
; flipper:right|angle[7]                                                                                                                                    ; 4       ;
; flipper:right|angle[8]                                                                                                                                    ; 4       ;
; Mult13~390                                                                                                                                                ; 4       ;
; Mult13~386                                                                                                                                                ; 4       ;
; Mult13~382                                                                                                                                                ; 4       ;
; Mult13~378                                                                                                                                                ; 4       ;
; Mult13~374                                                                                                                                                ; 4       ;
; Mult13~25                                                                                                                                                 ; 4       ;
; Mult13~21                                                                                                                                                 ; 4       ;
; Mult13~17                                                                                                                                                 ; 4       ;
; Mult13~9                                                                                                                                                  ; 4       ;
; Mult13~5                                                                                                                                                  ; 4       ;
; Mult11~394                                                                                                                                                ; 4       ;
; Mult11~390                                                                                                                                                ; 4       ;
; Mult12~390                                                                                                                                                ; 4       ;
; Mult11~382                                                                                                                                                ; 4       ;
; Mult11~378                                                                                                                                                ; 4       ;
; Mult12~386                                                                                                                                                ; 4       ;
; Mult12~382                                                                                                                                                ; 4       ;
; Mult12~374                                                                                                                                                ; 4       ;
; Mult13~57                                                                                                                                                 ; 4       ;
; Mult13~56                                                                                                                                                 ; 4       ;
; Mult13~55                                                                                                                                                 ; 4       ;
; Mult11~56                                                                                                                                                 ; 4       ;
; Mult11~55                                                                                                                                                 ; 4       ;
; Mult11~53                                                                                                                                                 ; 4       ;
; Mult11~52                                                                                                                                                 ; 4       ;
; Mult11~49                                                                                                                                                 ; 4       ;
; Mult11~48                                                                                                                                                 ; 4       ;
; Mult11~29                                                                                                                                                 ; 4       ;
; Mult11~25                                                                                                                                                 ; 4       ;
; Mult11~21                                                                                                                                                 ; 4       ;
; Mult12~29                                                                                                                                                 ; 4       ;
; Mult12~25                                                                                                                                                 ; 4       ;
; Mult12~21                                                                                                                                                 ; 4       ;
; Mult11~13                                                                                                                                                 ; 4       ;
; Mult11~9                                                                                                                                                  ; 4       ;
; Mult12~13                                                                                                                                                 ; 4       ;
; Mult12~9                                                                                                                                                  ; 4       ;
; Mult11~5                                                                                                                                                  ; 4       ;
; Mult12~5                                                                                                                                                  ; 4       ;
; Mult11~1                                                                                                                                                  ; 4       ;
; Mult12~57                                                                                                                                                 ; 4       ;
; Mult12~56                                                                                                                                                 ; 4       ;
; Mult12~55                                                                                                                                                 ; 4       ;
; Mult5~52                                                                                                                                                  ; 4       ;
; Mult5~51                                                                                                                                                  ; 4       ;
; Mult5~50                                                                                                                                                  ; 4       ;
; Mult5~49                                                                                                                                                  ; 4       ;
; Mult5~48                                                                                                                                                  ; 4       ;
; Mult2~394                                                                                                                                                 ; 4       ;
; Mult2~390                                                                                                                                                 ; 4       ;
; Mult2~386                                                                                                                                                 ; 4       ;
; Mult2~382                                                                                                                                                 ; 4       ;
; Mult2~378                                                                                                                                                 ; 4       ;
; Mult2~374                                                                                                                                                 ; 4       ;
; Mult2~370                                                                                                                                                 ; 4       ;
; Mult2~366                                                                                                                                                 ; 4       ;
; Mult2~362                                                                                                                                                 ; 4       ;
; Mult2~17                                                                                                                                                  ; 4       ;
; Mult2~13                                                                                                                                                  ; 4       ;
; Mult2~9                                                                                                                                                   ; 4       ;
; Mult2~1                                                                                                                                                   ; 4       ;
; flipper:left|angle[8]                                                                                                                                     ; 4       ;
; flipper:left|angle[7]                                                                                                                                     ; 4       ;
; Mult9~390                                                                                                                                                 ; 4       ;
; Mult9~386                                                                                                                                                 ; 4       ;
; Mult9~382                                                                                                                                                 ; 4       ;
; Mult9~378                                                                                                                                                 ; 4       ;
; Mult9~374                                                                                                                                                 ; 4       ;
; Mult2~45                                                                                                                                                  ; 4       ;
; Mult2~44                                                                                                                                                  ; 4       ;
; Mult2~41                                                                                                                                                  ; 4       ;
; Mult2~40                                                                                                                                                  ; 4       ;
; Mult9~57                                                                                                                                                  ; 4       ;
; Mult9~56                                                                                                                                                  ; 4       ;
; Mult9~55                                                                                                                                                  ; 4       ;
; Mult9~25                                                                                                                                                  ; 4       ;
; Mult9~21                                                                                                                                                  ; 4       ;
; Mult9~17                                                                                                                                                  ; 4       ;
; Mult9~9                                                                                                                                                   ; 4       ;
; Mult9~5                                                                                                                                                   ; 4       ;
; Mult7~394                                                                                                                                                 ; 4       ;
; Mult7~390                                                                                                                                                 ; 4       ;
; Mult8~390                                                                                                                                                 ; 4       ;
; Mult7~386                                                                                                                                                 ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                       ;
+------------------------------+-------------+---------------------+-------------------+
; Statistic                    ; Number Used ; Available per Block ; Maximum Available ;
+------------------------------+-------------+---------------------+-------------------+
; Independent 18x18            ; 55          ; 2.00                ; 174               ;
; Sum of two 18x18             ; 55          ; 1.00                ; 87                ;
; Independent 27x27            ; 4           ; 1.00                ; 87                ;
; DSP Block                    ; 87          ; --                  ; 87                ;
; DSP 18-bit Element           ; 165         ; 2.00                ; 174               ;
; DSP 27-bit Element           ; 4           ; 1.00                ; 87                ;
; Unsigned Multiplier          ; 169         ; --                  ; --                ;
; Dedicated Output Adder Chain ; 2           ; --                  ; --                ;
+------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,137 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 1,155 / 13,420 ( 9 % )  ;
; C2 interconnects                            ; 4,480 / 119,108 ( 4 % ) ;
; C4 interconnects                            ; 3,700 / 56,300 ( 7 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 600 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,315 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 771 / 12,676 ( 6 % )    ;
; R14/C12 interconnect drivers                ; 1,795 / 20,720 ( 9 % )  ;
; R3 interconnects                            ; 5,088 / 130,992 ( 4 % ) ;
; R6 interconnects                            ; 6,450 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 11 / 360 ( 3 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 5            ; 32           ; 32           ; 32           ; 32           ; 5            ; 32           ; 32           ; 32           ; 32           ; 5            ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_HS_O           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS_O           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgaclk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RST_BTN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTONL            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTONR            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTONlaunch       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+------------------+----------------------+-------------------+
; Source Clock(s)  ; Destination Clock(s) ; Delay Added in ns ;
+------------------+----------------------+-------------------+
; ball:Z|carry2[0] ; CLK                  ; 56.0              ;
; CLK              ; CLK                  ; 34.5              ;
; ball:Z|carry1[2] ; CLK                  ; 11.6              ;
; CLK              ; ball:Z|carry1[2]     ; 10.9              ;
+------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                          ;
+-------------------------------+------------------------------------+-------------------+
; Source Register               ; Destination Register               ; Delay Added in ns ;
+-------------------------------+------------------------------------+-------------------+
; ball:Z|hundreds[3]            ; ball:Z|a1                          ; 1.936             ;
; ball:Z|hundreds[2]            ; ball:Z|a1                          ; 1.927             ;
; ball:Z|hundreds[0]            ; ball:Z|a5                          ; 1.920             ;
; ball:Z|hundreds[1]            ; ball:Z|a5                          ; 1.901             ;
; ball:Z|carry1[2]              ; ball:Z|tens[3]                     ; 1.480             ;
; ball:Z|tens[2]                ; ball:Z|b1                          ; 0.994             ;
; ball:Z|tens[1]                ; ball:Z|b2                          ; 0.946             ;
; ball:Z|tens[3]                ; ball:Z|b2                          ; 0.861             ;
; ball:Z|score[9]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[5]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[6]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[4]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[3]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[1]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[2]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[7]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|score[8]               ; ball:Z|tens[3]                     ; 0.821             ;
; ball:Z|tens[0]                ; ball:Z|b2                          ; 0.820             ;
; ball:Z|flipper:left|angle[1]  ; ball:Z|flipper:left|tantetavar[0]  ; 0.539             ;
; ball:Z|flipper:left|angle[4]  ; ball:Z|flipper:left|tantetavar[19] ; 0.418             ;
; counter:T|B[3]                ; counter:T|A[2]                     ; 0.403             ;
; counter:T|A[0]                ; counter:T|A[2]                     ; 0.395             ;
; counter:T|A[2]                ; counter:T|A[2]                     ; 0.363             ;
; counter:T|B[0]                ; counter:T|A[2]                     ; 0.350             ;
; counter:T|A[3]                ; counter:T|A[2]                     ; 0.343             ;
; counter:T|A[1]                ; counter:T|A[2]                     ; 0.341             ;
; counter:T|B[2]                ; counter:T|A[2]                     ; 0.321             ;
; ball:Z|xcenter[4]             ; ball:Z|xcenter[9]                  ; 0.318             ;
; counter:T|C[3]                ; counter:T|m3                       ; 0.304             ;
; counter:T|C[2]                ; counter:T|m3                       ; 0.301             ;
; counter:T|C[0]                ; counter:T|m3                       ; 0.284             ;
; ball:Z|flipper:right|angle[3] ; ball:Z|flipper:right|tantetavar[6] ; 0.284             ;
; flipper:right|angle[8]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[5]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[6]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[4]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[1]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[3]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[0]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[7]        ; flipper:right|angle[8]             ; 0.281             ;
; flipper:right|angle[2]        ; flipper:right|angle[8]             ; 0.281             ;
; ball:Z|flipper:right|angle[0] ; ball:Z|flipper:right|tantetavar[6] ; 0.281             ;
; counter:T|B[1]                ; counter:T|A[2]                     ; 0.281             ;
; hexagon:H2|q2y[7]             ; hexagon:H2|hexagon                 ; 0.267             ;
; ball:Z|flipper:right|angle[6] ; ball:Z|flipper:right|tantetavar[6] ; 0.263             ;
; flipper:left|angle[7]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[5]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[6]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[4]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[1]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[3]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[0]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[8]         ; flipper:left|angle[7]              ; 0.254             ;
; flipper:left|angle[2]         ; flipper:left|angle[7]              ; 0.254             ;
; ball:Z|flipper:left|angle[6]  ; ball:Z|flipper:left|tantetavar[19] ; 0.253             ;
; ball:Z|flipper:left|angle[3]  ; ball:Z|flipper:left|tantetavar[19] ; 0.253             ;
; ball:Z|C[2]                   ; ball:Z|C[3]                        ; 0.249             ;
; ball:Z|flipper:left|angle[8]  ; ball:Z|flipper:left|angle[8]       ; 0.248             ;
; ball:Z|flipper:left|angle[5]  ; ball:Z|flipper:left|angle[8]       ; 0.248             ;
; ball:Z|flipper:left|angle[2]  ; ball:Z|flipper:left|angle[8]       ; 0.248             ;
; ball:Z|flipper:left|angle[0]  ; ball:Z|flipper:left|angle[8]       ; 0.248             ;
; ball:Z|flipper:left|angle[7]  ; ball:Z|flipper:left|angle[8]       ; 0.248             ;
; counter:T|C[1]                ; counter:T|m3                       ; 0.246             ;
; ball:Z|activate               ; ball:Z|yspeed[0]                   ; 0.241             ;
; hexagon:H2|q2y[8]             ; hexagon:H2|hexagon                 ; 0.240             ;
; ball:Z|C[1]                   ; ball:Z|C[3]                        ; 0.234             ;
; ball:Z|C[3]                   ; ball:Z|C[1]                        ; 0.232             ;
; ball:Z|C[0]                   ; ball:Z|C[3]                        ; 0.216             ;
; vga640x480:display|v_count[8] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[7] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[6] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[4] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[3] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[9] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[1] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[2] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[0] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|v_count[5] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[9] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[6] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[5] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[4] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[3] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[2] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[1] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[0] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[8] ; ball:Z|b0                          ; 0.149             ;
; vga640x480:display|h_count[7] ; ball:Z|b0                          ; 0.149             ;
; ball:Z|carry2[0]              ; ball:Z|hundreds[3]                 ; 0.143             ;
; hexagon:H2|q2y[6]             ; hexagon:H2|hexagon                 ; 0.118             ;
; hexagon:H2|q2y[5]             ; hexagon:H2|hexagon                 ; 0.118             ;
; hexagon:H2|q2y[4]             ; hexagon:H2|hexagon                 ; 0.118             ;
; hexagon:H2|q2y[0]             ; hexagon:H2|hexagon                 ; 0.118             ;
; ball:Z|tempclk                ; counter:T|A[2]                     ; 0.110             ;
; ball:Z|score[0]               ; ball:Z|score[0]                    ; 0.103             ;
; ball:Z|circ2                  ; ball:Z|score[0]                    ; 0.103             ;
; ball:Z|circ1                  ; ball:Z|score[0]                    ; 0.103             ;
; ball:Z|circ3                  ; ball:Z|score[0]                    ; 0.103             ;
; ball:Z|circ4                  ; ball:Z|score[0]                    ; 0.103             ;
; ball:Z|xcenter[9]             ; ball:Z|score[0]                    ; 0.103             ;
+-------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "flipper"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 1328 fanout uses global clock CLKCTRL_G6
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'flipper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Z|tens[1]~5  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 920 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:27
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 20.52 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:27
Info (144001): Generated suppressed messages file C:/Users/Mormie/Desktop/COURSES/Pinball/flipper/output_files/flipper.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1564 megabytes
    Info: Processing ended: Thu May 30 12:57:02 2019
    Info: Elapsed time: 00:02:15
    Info: Total CPU time (on all processors): 00:02:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mormie/Desktop/COURSES/Pinball/flipper/output_files/flipper.fit.smsg.


