TimeQuest Timing Analyzer report for M3
Sat Jun 13 17:20:43 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Sat Jun 13 17:20:43 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 158.68 MHz ; 158.68 MHz      ; FPGA_CLK   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Setup Summary                    ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.698 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.758 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 3.698 ; host_itf:inst1|x8800_0010[5]   ; host_itf:inst1|HDO[5]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.015     ; 6.327      ;
; 4.008 ; host_itf:inst1|x8800_0040[14]  ; host_itf:inst1|HDO[14]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.026      ; 6.058      ;
; 4.102 ; host_itf:inst1|x8800_0031[15]  ; host_itf:inst1|HDO[15]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 5.945      ;
; 4.114 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.931      ;
; 4.177 ; CLK_div_gen:inst2|CNT_1KHz[25] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.332      ; 6.195      ;
; 4.189 ; CLK_div_gen:inst2|CNT_1KHz[2]  ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 6.164      ;
; 4.200 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.845      ;
; 4.245 ; CLK_div_gen:inst2|CNT_1KHz[1]  ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 6.108      ;
; 4.274 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.766      ;
; 4.274 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.766      ;
; 4.274 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.766      ;
; 4.275 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.765      ;
; 4.277 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.763      ;
; 4.286 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.759      ;
; 4.364 ; host_itf:inst1|x8800_0020[0]   ; host_itf:inst1|HDO[0]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.024      ; 5.700      ;
; 4.372 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.673      ;
; 4.419 ; host_itf:inst1|CNT_1Hz[10]     ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.621      ;
; 4.419 ; host_itf:inst1|CNT_1Hz[10]     ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.621      ;
; 4.419 ; host_itf:inst1|CNT_1Hz[10]     ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.621      ;
; 4.420 ; host_itf:inst1|CNT_1Hz[10]     ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.620      ;
; 4.422 ; host_itf:inst1|CNT_1Hz[10]     ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.618      ;
; 4.449 ; host_itf:inst1|x8800_0030[1]   ; host_itf:inst1|HDO[1]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 5.598      ;
; 4.458 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.587      ;
; 4.461 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.577      ;
; 4.461 ; CLK_div_gen:inst2|CNT_1KHz[3]  ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 5.892      ;
; 4.519 ; host_itf:inst1|x8800_0050[0]   ; host_itf:inst1|HDO[0]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.021      ; 5.542      ;
; 4.534 ; host_itf:inst1|CNT_1Hz[11]     ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.506      ;
; 4.534 ; host_itf:inst1|CNT_1Hz[11]     ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.506      ;
; 4.534 ; host_itf:inst1|CNT_1Hz[11]     ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.506      ;
; 4.535 ; host_itf:inst1|CNT_1Hz[11]     ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.505      ;
; 4.537 ; host_itf:inst1|CNT_1Hz[11]     ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.503      ;
; 4.540 ; host_itf:inst1|CNT_1Hz[0]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.509      ;
; 4.544 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.501      ;
; 4.547 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.491      ;
; 4.583 ; host_itf:inst1|x8800_0040[13]  ; host_itf:inst1|HDO[13]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.036      ; 5.493      ;
; 4.590 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.450      ;
; 4.590 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.450      ;
; 4.590 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.450      ;
; 4.591 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 5.762      ;
; 4.591 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.449      ;
; 4.593 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.447      ;
; 4.613 ; CLK_div_gen:inst2|CNT_1KHz[22] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.332      ; 5.759      ;
; 4.614 ; host_itf:inst1|x8800_0031[7]   ; host_itf:inst1|HDO[7]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.026      ; 5.452      ;
; 4.621 ; host_itf:inst1|CNT_1Hz[1]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.428      ;
; 4.624 ; host_itf:inst1|x8800_0042[3]   ; host_itf:inst1|HDO[3]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.010     ; 5.406      ;
; 4.630 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.415      ;
; 4.633 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.405      ;
; 4.643 ; CLK_div_gen:inst2|CNT_1KHz[25] ; CLK_div_gen:inst2|CNT_1KHz[3]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.019      ; 5.416      ;
; 4.646 ; CLK_div_gen:inst2|CNT_1KHz[25] ; CLK_div_gen:inst2|CNT_1KHz[14] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.019      ; 5.413      ;
; 4.655 ; CLK_div_gen:inst2|CNT_1KHz[2]  ; CLK_div_gen:inst2|CNT_1KHz[3]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.385      ;
; 4.658 ; CLK_div_gen:inst2|CNT_1KHz[2]  ; CLK_div_gen:inst2|CNT_1KHz[14] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.382      ;
; 4.696 ; host_itf:inst1|CNT_1Hz[0]      ; host_itf:inst1|CNT_1Hz[19]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.353      ;
; 4.698 ; host_itf:inst1|x8800_0020[1]   ; host_itf:inst1|HDO[1]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.036      ; 5.378      ;
; 4.702 ; host_itf:inst1|CNT_1Hz[2]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.347      ;
; 4.711 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.009     ; 5.320      ;
; 4.711 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.009     ; 5.320      ;
; 4.711 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.009     ; 5.320      ;
; 4.711 ; CLK_div_gen:inst2|CNT_1KHz[1]  ; CLK_div_gen:inst2|CNT_1KHz[3]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.329      ;
; 4.712 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.009     ; 5.319      ;
; 4.714 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.009     ; 5.317      ;
; 4.714 ; CLK_div_gen:inst2|CNT_1KHz[1]  ; CLK_div_gen:inst2|CNT_1KHz[14] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.326      ;
; 4.716 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[24] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.005      ; 5.329      ;
; 4.719 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.319      ;
; 4.742 ; host_itf:inst1|CNT_1Hz[3]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.307      ;
; 4.749 ; host_itf:inst1|CNT_1Hz[14]     ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.291      ;
; 4.749 ; host_itf:inst1|CNT_1Hz[14]     ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.291      ;
; 4.749 ; host_itf:inst1|CNT_1Hz[14]     ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.291      ;
; 4.750 ; host_itf:inst1|x8800_00A0[14]  ; host_itf:inst1|HDO[14]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 5.267      ;
; 4.750 ; host_itf:inst1|CNT_1Hz[14]     ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.290      ;
; 4.752 ; host_itf:inst1|CNT_1Hz[14]     ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.288      ;
; 4.754 ; host_itf:inst1|CNT_1Hz[0]      ; host_itf:inst1|CNT_1Hz[22]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.295      ;
; 4.763 ; CLK_div_gen:inst2|CNT_1MHz[3]  ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.275      ;
; 4.777 ; host_itf:inst1|CNT_1Hz[1]      ; host_itf:inst1|CNT_1Hz[19]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.272      ;
; 4.788 ; CLK_div_gen:inst2|CNT_1KHz[12] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 5.565      ;
; 4.796 ; host_itf:inst1|x8800_0040[2]   ; host_itf:inst1|HDO[2]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.002      ; 5.246      ;
; 4.798 ; host_itf:inst1|x8800_0040[10]  ; host_itf:inst1|HDO[10]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.048      ; 5.290      ;
; 4.805 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.233      ;
; 4.812 ; CLK_div_gen:inst2|CNT_1KHz[27] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.332      ; 5.560      ;
; 4.815 ; host_itf:inst1|x8800_0040[11]  ; host_itf:inst1|HDO[11]         ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.048      ; 5.273      ;
; 4.828 ; host_itf:inst1|x8800_0010[1]   ; host_itf:inst1|HDO[1]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.036      ; 5.248      ;
; 4.832 ; host_itf:inst1|CNT_1Hz[0]      ; host_itf:inst1|CNT_1Hz[21]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.217      ;
; 4.835 ; host_itf:inst1|CNT_1Hz[1]      ; host_itf:inst1|CNT_1Hz[22]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.214      ;
; 4.836 ; host_itf:inst1|CNT_1Hz[6]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.213      ;
; 4.849 ; CLK_div_gen:inst2|CNT_1MHz[3]  ; CLK_div_gen:inst2|CNT_1MHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.189      ;
; 4.852 ; CLK_div_gen:inst2|CNT_1MHz[4]  ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.186      ;
; 4.852 ; CLK_div_gen:inst2|CNT_1KHz[14] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 5.501      ;
; 4.853 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_3KHz[6]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.015     ; 5.172      ;
; 4.858 ; host_itf:inst1|CNT_1Hz[2]      ; host_itf:inst1|CNT_1Hz[19]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.191      ;
; 4.867 ; CLK_div_gen:inst2|CNT_1KHz[5]  ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.313      ; 5.486      ;
; 4.868 ; host_itf:inst1|x8800_0040[5]   ; host_itf:inst1|HDO[5]          ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.181      ;
; 4.872 ; CLK_div_gen:inst2|CNT_1KHz[31] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.332      ; 5.500      ;
; 4.873 ; host_itf:inst1|CNT_1Hz[4]      ; host_itf:inst1|CNT_1Hz[24]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.176      ;
; 4.876 ; CLK_div_gen:inst2|CNT_1KHz[28] ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.332      ; 5.496      ;
; 4.878 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[6]      ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.162      ;
; 4.878 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[14]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.162      ;
; 4.878 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[12]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.162      ;
; 4.879 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[11]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.161      ;
; 4.881 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[13]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 5.159      ;
; 4.891 ; CLK_div_gen:inst2|CNT_1MHz[0]  ; CLK_div_gen:inst2|CNT_1MHz[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 5.147      ;
; 4.898 ; host_itf:inst1|CNT_1Hz[3]      ; host_itf:inst1|CNT_1Hz[19]     ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 5.151      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CLK_div_gen:inst2|BCLK_1MHz    ; CLK_div_gen:inst2|BCLK_1MHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[8]   ; host_itf:inst1|x8800_00F0[8]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[0]   ; host_itf:inst1|x8800_00F0[0]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[1]   ; host_itf:inst1|x8800_00F0[1]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[3]   ; host_itf:inst1|x8800_00F0[3]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[4]   ; host_itf:inst1|x8800_00F0[4]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[2]   ; host_itf:inst1|x8800_00F0[2]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[10]  ; host_itf:inst1|x8800_00F0[10]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[9]   ; host_itf:inst1|x8800_00F0[9]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[6]   ; host_itf:inst1|x8800_00F0[6]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[5]   ; host_itf:inst1|x8800_00F0[5]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[7]   ; host_itf:inst1|x8800_00F0[7]   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[15]  ; host_itf:inst1|x8800_00F0[15]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[14]  ; host_itf:inst1|x8800_00F0[14]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[13]  ; host_itf:inst1|x8800_00F0[13]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[12]  ; host_itf:inst1|x8800_00F0[12]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|x8800_00F0[11]  ; host_itf:inst1|x8800_00F0[11]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_1KHz    ; CLK_div_gen:inst2|BCLK_1KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CLK_div_gen:inst2|BCLK_3KHz    ; CLK_div_gen:inst2|BCLK_3KHz    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst1|BCLK_1Hz        ; host_itf:inst1|BCLK_1Hz        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1MHz[31] ; CLK_div_gen:inst2|CNT_1MHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_1KHz[31] ; CLK_div_gen:inst2|CNT_1KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; CLK_div_gen:inst2|CNT_3KHz[31] ; CLK_div_gen:inst2|CNT_3KHz[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst1|CNT_1Hz[31]     ; host_itf:inst1|CNT_1Hz[31]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 1.069 ; host_itf:inst1|x8800_00A0[0]   ; host_itf:inst1|HDO[0]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.375      ;
; 1.071 ; host_itf:inst1|x8800_00A0[2]   ; host_itf:inst1|HDO[2]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.377      ;
; 1.164 ; CLK_div_gen:inst2|CNT_1KHz[15] ; CLK_div_gen:inst2|CNT_1KHz[15] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; host_itf:inst1|CNT_1Hz[15]     ; host_itf:inst1|CNT_1Hz[15]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; host_itf:inst1|CNT_1Hz[23]     ; host_itf:inst1|CNT_1Hz[23]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; CLK_div_gen:inst2|CNT_1MHz[16] ; CLK_div_gen:inst2|CNT_1MHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; CLK_div_gen:inst2|CNT_1KHz[16] ; CLK_div_gen:inst2|CNT_1KHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; CLK_div_gen:inst2|CNT_3KHz[16] ; CLK_div_gen:inst2|CNT_3KHz[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; host_itf:inst1|CNT_1Hz[0]      ; host_itf:inst1|CNT_1Hz[0]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; host_itf:inst1|CNT_1Hz[1]      ; host_itf:inst1|CNT_1Hz[1]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; host_itf:inst1|CNT_1Hz[9]      ; host_itf:inst1|CNT_1Hz[9]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1MHz[7]  ; CLK_div_gen:inst2|CNT_1MHz[7]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1MHz[2]  ; CLK_div_gen:inst2|CNT_1MHz[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1KHz[4]  ; CLK_div_gen:inst2|CNT_1KHz[4]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1KHz[2]  ; CLK_div_gen:inst2|CNT_1KHz[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; CLK_div_gen:inst2|CNT_1KHz[0]  ; CLK_div_gen:inst2|CNT_1KHz[0]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1MHz[1]  ; CLK_div_gen:inst2|CNT_1MHz[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1MHz[17] ; CLK_div_gen:inst2|CNT_1MHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1KHz[1]  ; CLK_div_gen:inst2|CNT_1KHz[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_1KHz[17] ; CLK_div_gen:inst2|CNT_1KHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; CLK_div_gen:inst2|CNT_3KHz[17] ; CLK_div_gen:inst2|CNT_3KHz[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; host_itf:inst1|CNT_1Hz[17]     ; host_itf:inst1|CNT_1Hz[17]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[25] ; CLK_div_gen:inst2|CNT_1MHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[18] ; CLK_div_gen:inst2|CNT_1MHz[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1MHz[9]  ; CLK_div_gen:inst2|CNT_1MHz[9]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1KHz[9]  ; CLK_div_gen:inst2|CNT_1KHz[9]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1KHz[25] ; CLK_div_gen:inst2|CNT_1KHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_1KHz[18] ; CLK_div_gen:inst2|CNT_1KHz[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_3KHz[25] ; CLK_div_gen:inst2|CNT_3KHz[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_3KHz[18] ; CLK_div_gen:inst2|CNT_3KHz[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_3KHz[9]  ; CLK_div_gen:inst2|CNT_3KHz[9]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_3KHz[1]  ; CLK_div_gen:inst2|CNT_3KHz[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; CLK_div_gen:inst2|CNT_3KHz[2]  ; CLK_div_gen:inst2|CNT_3KHz[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst1|CNT_1Hz[2]      ; host_itf:inst1|CNT_1Hz[2]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst1|CNT_1Hz[25]     ; host_itf:inst1|CNT_1Hz[25]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[15] ; CLK_div_gen:inst2|CNT_1MHz[15] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[14] ; CLK_div_gen:inst2|CNT_1MHz[14] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[27] ; CLK_div_gen:inst2|CNT_1MHz[27] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[30] ; CLK_div_gen:inst2|CNT_1MHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[29] ; CLK_div_gen:inst2|CNT_1MHz[29] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[23] ; CLK_div_gen:inst2|CNT_1MHz[23] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[20] ; CLK_div_gen:inst2|CNT_1MHz[20] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[11] ; CLK_div_gen:inst2|CNT_1MHz[11] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1MHz[13] ; CLK_div_gen:inst2|CNT_1MHz[13] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[11] ; CLK_div_gen:inst2|CNT_1KHz[11] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[20] ; CLK_div_gen:inst2|CNT_1KHz[20] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[23] ; CLK_div_gen:inst2|CNT_1KHz[23] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[27] ; CLK_div_gen:inst2|CNT_1KHz[27] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[29] ; CLK_div_gen:inst2|CNT_1KHz[29] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_1KHz[30] ; CLK_div_gen:inst2|CNT_1KHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[23] ; CLK_div_gen:inst2|CNT_3KHz[23] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[27] ; CLK_div_gen:inst2|CNT_3KHz[27] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[20] ; CLK_div_gen:inst2|CNT_3KHz[20] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[30] ; CLK_div_gen:inst2|CNT_3KHz[30] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[29] ; CLK_div_gen:inst2|CNT_3KHz[29] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[11] ; CLK_div_gen:inst2|CNT_3KHz[11] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[15] ; CLK_div_gen:inst2|CNT_3KHz[15] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[13] ; CLK_div_gen:inst2|CNT_3KHz[13] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[14] ; CLK_div_gen:inst2|CNT_3KHz[14] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[7]  ; CLK_div_gen:inst2|CNT_3KHz[7]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; CLK_div_gen:inst2|CNT_3KHz[4]  ; CLK_div_gen:inst2|CNT_3KHz[4]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst1|CNT_1Hz[4]      ; host_itf:inst1|CNT_1Hz[4]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst1|CNT_1Hz[7]      ; host_itf:inst1|CNT_1Hz[7]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst1|CNT_1Hz[30]     ; host_itf:inst1|CNT_1Hz[30]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst1|CNT_1Hz[29]     ; host_itf:inst1|CNT_1Hz[29]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst1|CNT_1Hz[27]     ; host_itf:inst1|CNT_1Hz[27]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.193 ; host_io:inst|re_dly            ; host_io:inst|re_dly1           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; host_itf:inst1|x8800_0030[9]   ; host_itf:inst1|HDO[9]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.501      ;
; 1.205 ; host_itf:inst1|reg_sw[0]       ; host_itf:inst1|reg_sw[1]       ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.511      ;
; 1.213 ; CLK_div_gen:inst2|CNT_1KHz[6]  ; CLK_div_gen:inst2|CNT_1KHz[6]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; CLK_div_gen:inst2|CNT_3KHz[5]  ; CLK_div_gen:inst2|CNT_3KHz[5]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.519      ;
; 1.220 ; CLK_div_gen:inst2|CNT_3KHz[8]  ; CLK_div_gen:inst2|CNT_3KHz[8]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; host_itf:inst1|CNT_1Hz[8]      ; host_itf:inst1|CNT_1Hz[8]      ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; CLK_div_gen:inst2|CNT_1MHz[5]  ; CLK_div_gen:inst2|CNT_1MHz[5]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; CLK_div_gen:inst2|CNT_1MHz[6]  ; CLK_div_gen:inst2|CNT_1MHz[6]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; CLK_div_gen:inst2|CNT_1KHz[10] ; CLK_div_gen:inst2|CNT_1KHz[10] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_1MHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|BCLK_3KHz    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[23] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[24] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[25] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[26] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[27] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[28] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[29] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[2]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[30] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[31] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[3]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[4]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[5]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[6]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[7]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[8]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1KHz[9]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; CLK_div_gen:inst2|CNT_1MHz[22] ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; 9.733  ; 9.733  ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; 5.406  ; 5.406  ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; 6.001  ; 6.001  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; 16.598 ; 16.598 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; 16.598 ; 16.598 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; 16.053 ; 16.053 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; 14.764 ; 14.764 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; 14.924 ; 14.924 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; 15.608 ; 15.608 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; 15.700 ; 15.700 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; 14.229 ; 14.229 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; 14.651 ; 14.651 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; 14.763 ; 14.763 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; 14.541 ; 14.541 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; 15.032 ; 15.032 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; 15.070 ; 15.070 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; 15.140 ; 15.140 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; 14.697 ; 14.697 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; 14.747 ; 14.747 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; 14.953 ; 14.953 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; 14.616 ; 14.616 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; 14.498 ; 14.498 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; 14.844 ; 14.844 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; 14.819 ; 14.819 ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; 9.577  ; 9.577  ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; 8.386  ; 8.386  ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; 9.577  ; 9.577  ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; 9.520  ; 9.520  ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; 9.253  ; 9.253  ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; 7.811  ; 7.811  ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; 9.553  ; 9.553  ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; 7.264  ; 7.264  ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; 7.897  ; 7.897  ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; 6.722  ; 6.722  ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; 6.738  ; 6.738  ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; 6.721  ; 6.721  ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; 7.400  ; 7.400  ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; 7.376  ; 7.376  ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; 7.687  ; 7.687  ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; 6.957  ; 6.957  ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; 6.757  ; 6.757  ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; 8.396  ; 8.396  ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; 8.137  ; 8.137  ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; 7.654  ; 7.654  ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; 8.396  ; 8.396  ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; 6.703  ; 6.703  ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; 8.368  ; 8.368  ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; 6.780  ; 6.780  ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; 6.162  ; 6.162  ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; 6.780  ; 6.780  ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; 6.036  ; 6.036  ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; 5.448  ; 5.448  ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CPLD_0         ; FPGA_CLK   ; -5.802 ; -5.802 ; Rise       ; FPGA_CLK        ;
; XM0OEN         ; FPGA_CLK   ; -0.273 ; -0.273 ; Rise       ; FPGA_CLK        ;
; XM0WEN         ; FPGA_CLK   ; -1.032 ; -1.032 ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]    ; FPGA_CLK   ; -5.741 ; -5.741 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]   ; FPGA_CLK   ; -6.941 ; -6.941 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]   ; FPGA_CLK   ; -8.175 ; -8.175 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]   ; FPGA_CLK   ; -8.606 ; -8.606 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]   ; FPGA_CLK   ; -8.766 ; -8.766 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]   ; FPGA_CLK   ; -7.750 ; -7.750 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]   ; FPGA_CLK   ; -7.744 ; -7.744 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]   ; FPGA_CLK   ; -6.833 ; -6.833 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]   ; FPGA_CLK   ; -5.741 ; -5.741 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]   ; FPGA_CLK   ; -8.605 ; -8.605 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]   ; FPGA_CLK   ; -8.383 ; -8.383 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10]  ; FPGA_CLK   ; -8.874 ; -8.874 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11]  ; FPGA_CLK   ; -8.912 ; -8.912 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12]  ; FPGA_CLK   ; -8.982 ; -8.982 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13]  ; FPGA_CLK   ; -8.539 ; -8.539 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14]  ; FPGA_CLK   ; -8.589 ; -8.589 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15]  ; FPGA_CLK   ; -8.795 ; -8.795 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16]  ; FPGA_CLK   ; -8.458 ; -8.458 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17]  ; FPGA_CLK   ; -8.340 ; -8.340 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18]  ; FPGA_CLK   ; -8.686 ; -8.686 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19]  ; FPGA_CLK   ; -8.661 ; -8.661 ; Rise       ; FPGA_CLK        ;
; dip_sw[*]      ; FPGA_CLK   ; -6.455 ; -6.455 ; Rise       ; FPGA_CLK        ;
;  dip_sw[0]     ; FPGA_CLK   ; -8.120 ; -8.120 ; Rise       ; FPGA_CLK        ;
;  dip_sw[1]     ; FPGA_CLK   ; -9.311 ; -9.311 ; Rise       ; FPGA_CLK        ;
;  dip_sw[2]     ; FPGA_CLK   ; -9.254 ; -9.254 ; Rise       ; FPGA_CLK        ;
;  dip_sw[3]     ; FPGA_CLK   ; -8.987 ; -8.987 ; Rise       ; FPGA_CLK        ;
;  dip_sw[4]     ; FPGA_CLK   ; -7.545 ; -7.545 ; Rise       ; FPGA_CLK        ;
;  dip_sw[5]     ; FPGA_CLK   ; -9.287 ; -9.287 ; Rise       ; FPGA_CLK        ;
;  dip_sw[6]     ; FPGA_CLK   ; -6.998 ; -6.998 ; Rise       ; FPGA_CLK        ;
;  dip_sw[7]     ; FPGA_CLK   ; -7.631 ; -7.631 ; Rise       ; FPGA_CLK        ;
;  dip_sw[8]     ; FPGA_CLK   ; -6.456 ; -6.456 ; Rise       ; FPGA_CLK        ;
;  dip_sw[9]     ; FPGA_CLK   ; -6.472 ; -6.472 ; Rise       ; FPGA_CLK        ;
;  dip_sw[10]    ; FPGA_CLK   ; -6.455 ; -6.455 ; Rise       ; FPGA_CLK        ;
;  dip_sw[11]    ; FPGA_CLK   ; -7.134 ; -7.134 ; Rise       ; FPGA_CLK        ;
;  dip_sw[12]    ; FPGA_CLK   ; -7.110 ; -7.110 ; Rise       ; FPGA_CLK        ;
;  dip_sw[13]    ; FPGA_CLK   ; -7.421 ; -7.421 ; Rise       ; FPGA_CLK        ;
;  dip_sw[14]    ; FPGA_CLK   ; -6.691 ; -6.691 ; Rise       ; FPGA_CLK        ;
;  dip_sw[15]    ; FPGA_CLK   ; -6.491 ; -6.491 ; Rise       ; FPGA_CLK        ;
; key_data[*]    ; FPGA_CLK   ; -6.437 ; -6.437 ; Rise       ; FPGA_CLK        ;
;  key_data[0]   ; FPGA_CLK   ; -7.871 ; -7.871 ; Rise       ; FPGA_CLK        ;
;  key_data[1]   ; FPGA_CLK   ; -7.388 ; -7.388 ; Rise       ; FPGA_CLK        ;
;  key_data[2]   ; FPGA_CLK   ; -8.130 ; -8.130 ; Rise       ; FPGA_CLK        ;
;  key_data[3]   ; FPGA_CLK   ; -6.437 ; -6.437 ; Rise       ; FPGA_CLK        ;
; nFPGA_RESET    ; FPGA_CLK   ; -5.500 ; -5.500 ; Rise       ; FPGA_CLK        ;
; sel_button[*]  ; FPGA_CLK   ; -5.182 ; -5.182 ; Rise       ; FPGA_CLK        ;
;  sel_button[0] ; FPGA_CLK   ; -5.896 ; -5.896 ; Rise       ; FPGA_CLK        ;
;  sel_button[1] ; FPGA_CLK   ; -6.514 ; -6.514 ; Rise       ; FPGA_CLK        ;
;  sel_button[2] ; FPGA_CLK   ; -5.770 ; -5.770 ; Rise       ; FPGA_CLK        ;
;  sel_button[3] ; FPGA_CLK   ; -5.182 ; -5.182 ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.344  ; 8.344  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.935  ; 7.935  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.344  ; 8.344  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.890  ; 7.890  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.905  ; 7.905  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.908  ; 7.908  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 7.996  ; 7.996  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.606  ; 7.606  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.571  ; 7.571  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.153  ; 7.153  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 7.559  ; 7.559  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.579  ; 7.579  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.630  ; 7.630  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 7.989  ; 7.989  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.595  ; 7.595  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.615  ; 7.615  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.984  ; 7.984  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 11.991 ; 11.991 ; Rise       ; FPGA_CLK        ;
;  dot_d[0]     ; FPGA_CLK   ; 11.780 ; 11.780 ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 11.663 ; 11.663 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 11.991 ; 11.991 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 10.826 ; 10.826 ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 11.837 ; 11.837 ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 10.858 ; 10.858 ; Rise       ; FPGA_CLK        ;
;  dot_d[6]     ; FPGA_CLK   ; 10.219 ; 10.219 ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 12.853 ; 12.853 ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 12.853 ; 12.853 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 12.779 ; 12.779 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 11.997 ; 11.997 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 11.951 ; 11.951 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 11.184 ; 11.184 ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 12.257 ; 12.257 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 12.098 ; 12.098 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 11.961 ; 11.961 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 11.608 ; 11.608 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 11.632 ; 11.632 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 8.460  ; 8.460  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.460  ; 8.460  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.444  ; 8.444  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 7.673  ; 7.673  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.317  ; 8.317  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 11.759 ; 11.759 ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 9.869  ; 9.869  ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 10.544 ; 10.544 ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 10.535 ; 10.535 ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 11.759 ; 11.759 ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 10.609 ; 10.609 ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 10.960 ; 10.960 ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 9.948  ; 9.948  ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 11.747 ; 11.747 ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 10.850 ; 10.850 ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 10.618 ; 10.618 ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 10.678 ; 10.678 ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 12.592 ; 12.592 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 11.930 ; 11.930 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 11.648 ; 11.648 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 11.738 ; 11.738 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.955 ; 11.955 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 12.120 ; 12.120 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 12.592 ; 12.592 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.587 ; 11.587 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 11.270 ; 11.270 ; Rise       ; FPGA_CLK        ;
; piezo         ; FPGA_CLK   ; 9.508  ; 9.508  ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 11.408 ; 11.408 ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 10.742 ; 10.742 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 11.402 ; 11.402 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 10.418 ; 10.418 ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.727 ; 10.727 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 11.408 ; 11.408 ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 9.252  ; 9.252  ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 11.663 ; 11.663 ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 10.621 ; 10.621 ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 11.105 ; 11.105 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.663 ; 11.663 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 10.932 ; 10.932 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 11.359 ; 11.359 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 11.290 ; 11.290 ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.920 ; 10.920 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.153  ; 7.153  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.935  ; 7.935  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.344  ; 8.344  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.890  ; 7.890  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.905  ; 7.905  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.908  ; 7.908  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 7.996  ; 7.996  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.606  ; 7.606  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.571  ; 7.571  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.153  ; 7.153  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 7.559  ; 7.559  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.579  ; 7.579  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.630  ; 7.630  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 7.989  ; 7.989  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.595  ; 7.595  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.615  ; 7.615  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.984  ; 7.984  ; Rise       ; FPGA_CLK        ;
; dot_d[*]      ; FPGA_CLK   ; 8.777  ; 8.777  ; Rise       ; FPGA_CLK        ;
;  dot_d[0]     ; FPGA_CLK   ; 10.334 ; 10.334 ; Rise       ; FPGA_CLK        ;
;  dot_d[1]     ; FPGA_CLK   ; 10.214 ; 10.214 ; Rise       ; FPGA_CLK        ;
;  dot_d[2]     ; FPGA_CLK   ; 10.544 ; 10.544 ; Rise       ; FPGA_CLK        ;
;  dot_d[3]     ; FPGA_CLK   ; 9.384  ; 9.384  ; Rise       ; FPGA_CLK        ;
;  dot_d[4]     ; FPGA_CLK   ; 10.389 ; 10.389 ; Rise       ; FPGA_CLK        ;
;  dot_d[5]     ; FPGA_CLK   ; 9.413  ; 9.413  ; Rise       ; FPGA_CLK        ;
;  dot_d[6]     ; FPGA_CLK   ; 8.777  ; 8.777  ; Rise       ; FPGA_CLK        ;
; dot_scan[*]   ; FPGA_CLK   ; 9.397  ; 9.397  ; Rise       ; FPGA_CLK        ;
;  dot_scan[0]  ; FPGA_CLK   ; 11.075 ; 11.075 ; Rise       ; FPGA_CLK        ;
;  dot_scan[1]  ; FPGA_CLK   ; 11.410 ; 11.410 ; Rise       ; FPGA_CLK        ;
;  dot_scan[2]  ; FPGA_CLK   ; 10.219 ; 10.219 ; Rise       ; FPGA_CLK        ;
;  dot_scan[3]  ; FPGA_CLK   ; 10.849 ; 10.849 ; Rise       ; FPGA_CLK        ;
;  dot_scan[4]  ; FPGA_CLK   ; 9.397  ; 9.397  ; Rise       ; FPGA_CLK        ;
;  dot_scan[5]  ; FPGA_CLK   ; 10.470 ; 10.470 ; Rise       ; FPGA_CLK        ;
;  dot_scan[6]  ; FPGA_CLK   ; 10.311 ; 10.311 ; Rise       ; FPGA_CLK        ;
;  dot_scan[7]  ; FPGA_CLK   ; 10.173 ; 10.173 ; Rise       ; FPGA_CLK        ;
;  dot_scan[8]  ; FPGA_CLK   ; 10.579 ; 10.579 ; Rise       ; FPGA_CLK        ;
;  dot_scan[9]  ; FPGA_CLK   ; 10.605 ; 10.605 ; Rise       ; FPGA_CLK        ;
; key_scan[*]   ; FPGA_CLK   ; 7.673  ; 7.673  ; Rise       ; FPGA_CLK        ;
;  key_scan[0]  ; FPGA_CLK   ; 8.460  ; 8.460  ; Rise       ; FPGA_CLK        ;
;  key_scan[1]  ; FPGA_CLK   ; 8.444  ; 8.444  ; Rise       ; FPGA_CLK        ;
;  key_scan[2]  ; FPGA_CLK   ; 7.673  ; 7.673  ; Rise       ; FPGA_CLK        ;
;  key_scan[3]  ; FPGA_CLK   ; 8.317  ; 8.317  ; Rise       ; FPGA_CLK        ;
; lcd_data[*]   ; FPGA_CLK   ; 8.240  ; 8.240  ; Rise       ; FPGA_CLK        ;
;  lcd_data[0]  ; FPGA_CLK   ; 9.436  ; 9.436  ; Rise       ; FPGA_CLK        ;
;  lcd_data[1]  ; FPGA_CLK   ; 8.824  ; 8.824  ; Rise       ; FPGA_CLK        ;
;  lcd_data[2]  ; FPGA_CLK   ; 8.813  ; 8.813  ; Rise       ; FPGA_CLK        ;
;  lcd_data[3]  ; FPGA_CLK   ; 9.540  ; 9.540  ; Rise       ; FPGA_CLK        ;
;  lcd_data[4]  ; FPGA_CLK   ; 8.902  ; 8.902  ; Rise       ; FPGA_CLK        ;
;  lcd_data[5]  ; FPGA_CLK   ; 9.254  ; 9.254  ; Rise       ; FPGA_CLK        ;
;  lcd_data[6]  ; FPGA_CLK   ; 8.240  ; 8.240  ; Rise       ; FPGA_CLK        ;
;  lcd_data[7]  ; FPGA_CLK   ; 9.992  ; 9.992  ; Rise       ; FPGA_CLK        ;
; lcd_e         ; FPGA_CLK   ; 9.128  ; 9.128  ; Rise       ; FPGA_CLK        ;
; lcd_rs        ; FPGA_CLK   ; 8.397  ; 8.397  ; Rise       ; FPGA_CLK        ;
; lcd_rw        ; FPGA_CLK   ; 8.457  ; 8.457  ; Rise       ; FPGA_CLK        ;
; led[*]        ; FPGA_CLK   ; 11.270 ; 11.270 ; Rise       ; FPGA_CLK        ;
;  led[0]       ; FPGA_CLK   ; 11.930 ; 11.930 ; Rise       ; FPGA_CLK        ;
;  led[1]       ; FPGA_CLK   ; 11.648 ; 11.648 ; Rise       ; FPGA_CLK        ;
;  led[2]       ; FPGA_CLK   ; 11.738 ; 11.738 ; Rise       ; FPGA_CLK        ;
;  led[3]       ; FPGA_CLK   ; 11.955 ; 11.955 ; Rise       ; FPGA_CLK        ;
;  led[4]       ; FPGA_CLK   ; 12.120 ; 12.120 ; Rise       ; FPGA_CLK        ;
;  led[5]       ; FPGA_CLK   ; 12.592 ; 12.592 ; Rise       ; FPGA_CLK        ;
;  led[6]       ; FPGA_CLK   ; 11.587 ; 11.587 ; Rise       ; FPGA_CLK        ;
;  led[7]       ; FPGA_CLK   ; 11.270 ; 11.270 ; Rise       ; FPGA_CLK        ;
; piezo         ; FPGA_CLK   ; 9.508  ; 9.508  ; Rise       ; FPGA_CLK        ;
; seg_com[*]    ; FPGA_CLK   ; 9.252  ; 9.252  ; Rise       ; FPGA_CLK        ;
;  seg_com[0]   ; FPGA_CLK   ; 10.742 ; 10.742 ; Rise       ; FPGA_CLK        ;
;  seg_com[1]   ; FPGA_CLK   ; 11.402 ; 11.402 ; Rise       ; FPGA_CLK        ;
;  seg_com[2]   ; FPGA_CLK   ; 10.418 ; 10.418 ; Rise       ; FPGA_CLK        ;
;  seg_com[3]   ; FPGA_CLK   ; 10.727 ; 10.727 ; Rise       ; FPGA_CLK        ;
;  seg_com[4]   ; FPGA_CLK   ; 11.408 ; 11.408 ; Rise       ; FPGA_CLK        ;
;  seg_com[5]   ; FPGA_CLK   ; 9.252  ; 9.252  ; Rise       ; FPGA_CLK        ;
; seg_disp[*]   ; FPGA_CLK   ; 10.621 ; 10.621 ; Rise       ; FPGA_CLK        ;
;  seg_disp[1]  ; FPGA_CLK   ; 10.621 ; 10.621 ; Rise       ; FPGA_CLK        ;
;  seg_disp[2]  ; FPGA_CLK   ; 11.105 ; 11.105 ; Rise       ; FPGA_CLK        ;
;  seg_disp[3]  ; FPGA_CLK   ; 11.663 ; 11.663 ; Rise       ; FPGA_CLK        ;
;  seg_disp[4]  ; FPGA_CLK   ; 10.932 ; 10.932 ; Rise       ; FPGA_CLK        ;
;  seg_disp[5]  ; FPGA_CLK   ; 11.359 ; 11.359 ; Rise       ; FPGA_CLK        ;
;  seg_disp[6]  ; FPGA_CLK   ; 11.290 ; 11.290 ; Rise       ; FPGA_CLK        ;
;  seg_disp[7]  ; FPGA_CLK   ; 10.920 ; 10.920 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; CPLD_0      ; XM0_DATA[1]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[2]  ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; CPLD_0      ; XM0_DATA[3]  ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; CPLD_0      ; XM0_DATA[4]  ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; CPLD_0      ; XM0_DATA[5]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[6]  ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; CPLD_0      ; XM0_DATA[7]  ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; CPLD_0      ; XM0_DATA[8]  ; 12.366 ; 12.366 ; 12.366 ; 12.366 ;
; CPLD_0      ; XM0_DATA[9]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[10] ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; CPLD_0      ; XM0_DATA[11] ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; CPLD_0      ; XM0_DATA[12] ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; CPLD_0      ; XM0_DATA[13] ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; CPLD_0      ; XM0_DATA[14] ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; CPLD_0      ; XM0_DATA[15] ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; XM0OEN      ; XM0_DATA[0]  ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; XM0OEN      ; XM0_DATA[1]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[2]  ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; XM0OEN      ; XM0_DATA[3]  ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; XM0OEN      ; XM0_DATA[4]  ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; XM0OEN      ; XM0_DATA[5]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[6]  ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; XM0OEN      ; XM0_DATA[7]  ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; XM0OEN      ; XM0_DATA[8]  ; 7.858  ; 7.858  ; 7.858  ; 7.858  ;
; XM0OEN      ; XM0_DATA[9]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[10] ; 7.453  ; 7.453  ; 7.453  ; 7.453  ;
; XM0OEN      ; XM0_DATA[11] ; 7.453  ; 7.453  ; 7.453  ; 7.453  ;
; XM0OEN      ; XM0_DATA[12] ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; XM0OEN      ; XM0_DATA[13] ; 7.905  ; 7.905  ; 7.905  ; 7.905  ;
; XM0OEN      ; XM0_DATA[14] ; 7.861  ; 7.861  ; 7.861  ; 7.861  ;
; XM0OEN      ; XM0_DATA[15] ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; nFPGA_RESET ; led[0]       ; 22.879 ;        ;        ; 22.879 ;
; nFPGA_RESET ; led[1]       ; 24.292 ;        ;        ; 24.292 ;
; nFPGA_RESET ; led[2]       ; 24.015 ;        ;        ; 24.015 ;
; nFPGA_RESET ; led[3]       ; 23.058 ;        ;        ; 23.058 ;
; nFPGA_RESET ; led[4]       ; 22.708 ;        ;        ; 22.708 ;
; nFPGA_RESET ; led[5]       ; 24.892 ;        ;        ; 24.892 ;
; nFPGA_RESET ; led[6]       ; 22.188 ;        ;        ; 22.188 ;
; nFPGA_RESET ; led[7]       ; 23.484 ;        ;        ; 23.484 ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; CPLD_0      ; XM0_DATA[0]  ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; CPLD_0      ; XM0_DATA[1]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[2]  ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; CPLD_0      ; XM0_DATA[3]  ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; CPLD_0      ; XM0_DATA[4]  ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; CPLD_0      ; XM0_DATA[5]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[6]  ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; CPLD_0      ; XM0_DATA[7]  ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
; CPLD_0      ; XM0_DATA[8]  ; 12.366 ; 12.366 ; 12.366 ; 12.366 ;
; CPLD_0      ; XM0_DATA[9]  ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; CPLD_0      ; XM0_DATA[10] ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; CPLD_0      ; XM0_DATA[11] ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; CPLD_0      ; XM0_DATA[12] ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; CPLD_0      ; XM0_DATA[13] ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; CPLD_0      ; XM0_DATA[14] ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; CPLD_0      ; XM0_DATA[15] ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; XM0OEN      ; XM0_DATA[0]  ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; XM0OEN      ; XM0_DATA[1]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[2]  ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; XM0OEN      ; XM0_DATA[3]  ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; XM0OEN      ; XM0_DATA[4]  ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; XM0OEN      ; XM0_DATA[5]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[6]  ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; XM0OEN      ; XM0_DATA[7]  ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; XM0OEN      ; XM0_DATA[8]  ; 7.858  ; 7.858  ; 7.858  ; 7.858  ;
; XM0OEN      ; XM0_DATA[9]  ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; XM0OEN      ; XM0_DATA[10] ; 7.453  ; 7.453  ; 7.453  ; 7.453  ;
; XM0OEN      ; XM0_DATA[11] ; 7.453  ; 7.453  ; 7.453  ; 7.453  ;
; XM0OEN      ; XM0_DATA[12] ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; XM0OEN      ; XM0_DATA[13] ; 7.905  ; 7.905  ; 7.905  ; 7.905  ;
; XM0OEN      ; XM0_DATA[14] ; 7.861  ; 7.861  ; 7.861  ; 7.861  ;
; XM0OEN      ; XM0_DATA[15] ; 8.266  ; 8.266  ; 8.266  ; 8.266  ;
; nFPGA_RESET ; led[0]       ; 19.464 ;        ;        ; 19.464 ;
; nFPGA_RESET ; led[1]       ; 18.732 ;        ;        ; 18.732 ;
; nFPGA_RESET ; led[2]       ; 19.619 ;        ;        ; 19.619 ;
; nFPGA_RESET ; led[3]       ; 19.208 ;        ;        ; 19.208 ;
; nFPGA_RESET ; led[4]       ; 18.631 ;        ;        ; 18.631 ;
; nFPGA_RESET ; led[5]       ; 20.190 ;        ;        ; 20.190 ;
; nFPGA_RESET ; led[6]       ; 18.404 ;        ;        ; 18.404 ;
; nFPGA_RESET ; led[7]       ; 18.826 ;        ;        ; 18.826 ;
+-------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.258 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.834 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.834 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.788 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.740 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.740 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.768 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.258 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.815 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.771 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.258 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.834 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.834 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.788 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.740 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.740 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.768 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.264 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.363 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.258 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.815 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.771 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.176 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.258     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.834     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.834     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.788     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.740     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.740     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.768     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.258     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.815     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.771     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.258     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.834     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.834     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.788     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.740     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.740     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.768     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.264     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.363     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.258     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.815     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.771     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 8.176     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 3334     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 3334     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 10    ; 10   ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 7104  ; 7104 ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 340   ; 340  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Jun 13 17:20:42 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: led_demo:inst3|led_clk_gen:b1|iclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_pwm_gen:b2|fclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|led_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: led_demo:inst3|led_clk_gen:b1|clk_cnt[1] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1MHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_1KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLK_div_gen:inst2|BCLK_3KHz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: dotmatrix_test:inst6|clk_20h was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: host_itf:inst1|BCLK_1Hz was determined to be a clock but was found without an associated clock assignment.
Info: Worst-case setup slack is 3.698
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.698         0.000 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.758         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 242 megabytes
    Info: Processing ended: Sat Jun 13 17:20:43 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


