+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u8|comb_130|altsyncram_component|auto_generated                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8|comb_130                                                                                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8|comb_96|altsyncram_component|auto_generated                                                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8|comb_96                                                                                                                                                                             ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8|comb_62|altsyncram_component|auto_generated                                                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8|comb_62                                                                                                                                                                             ; 32    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u8                                                                                                                                                                                     ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u0                                                                                                                                                                                  ; 27    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u7                                                                                                                                                                                     ; 146   ; 0              ; 96           ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|ws_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|ws_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rs_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rs_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|fifo_ram                                                                                                                                 ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4|dcfifo_component|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo4                                                                                                                                                                          ; 21    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|ws_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|ws_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rs_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rs_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|fifo_ram                                                                                                                                 ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3|dcfifo_component|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo3                                                                                                                                                                          ; 21    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|fifo_ram                                                                                                                                 ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2                                                                                                                                                                          ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_bwp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_brp                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                                                                 ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1                                                                                                                                                                          ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                         ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|ws_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|ws_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rs_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rs_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|fifo_ram                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4|dcfifo_component|auto_generated                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo4                                                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                         ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|ws_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|ws_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rs_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rs_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|fifo_ram                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3|dcfifo_component|auto_generated                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo3                                                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                         ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|fifo_ram                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2                                                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                         ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_bwp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_brp                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1                                                                                                                                                                         ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|data_path1                                                                                                                                                                          ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|command1                                                                                                                                                                            ; 35    ; 1              ; 2            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|control1                                                                                                                                                                            ; 30    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|sdram_pll1|altpll_component|auto_generated                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|sdram_pll1                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6                                                                                                                                                                                     ; 266   ; 224            ; 0            ; 224            ; 55     ; 224             ; 224           ; 224             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr4                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|ALTSHIFT_TAPS_component|auto_generated|cntr1                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|ALTSHIFT_TAPS_component|auto_generated                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0                                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4                                                                                                                                                                                     ; 35    ; 0              ; 20           ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u3                                                                                                                                                                                     ; 16    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                                                     ; 32    ; 7              ; 6            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tc                                                                                                                                                                                     ; 90    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; track                                                                                                                                                                                  ; 92    ; 2              ; 0            ; 2              ; 87     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; b                                                                                                                                                                                      ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cm                                                                                                                                                                                     ; 136   ; 0              ; 1            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hpi_io_inst                                                                                                                                                                            ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; bottomRightY                                                                                                                                                                           ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; topLeftY                                                                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bottomRightX                                                                                                                                                                           ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; topLeftX                                                                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fsm                                                                                                                                                                                    ; 52    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller_001                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller|alt_rst_sync_uq1                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|rst_controller                                                                                                                                                                     ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|irq_mapper                                                                                                                                                                         ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_018|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_018                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_017|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_017                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_016|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_016                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_015|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_015                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_014                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_013                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_012                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|avalon_st_adapter                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                            ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                  ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux_001                                                                                                                                                      ; 363   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                ; 76    ; 38             ; 0            ; 38             ; 38     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux|arb                                                                                                                                                      ; 23    ; 0              ; 4            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_mux                                                                                                                                                          ; 2283  ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_018                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_017                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_016                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_015                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_014                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_013                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_012                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_011                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_010                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_009                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_008                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_007                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_006                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_005                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_004                                                                                                                                                    ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_003                                                                                                                                                    ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_002                                                                                                                                                    ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux_001                                                                                                                                                    ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|rsp_demux                                                                                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_018                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_017                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_016                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_015                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_014                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_013                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_012                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_011                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_010                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_009                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_008                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_007                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_006                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_005                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_004                                                                                                                                                      ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_003                                                                                                                                                      ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_002                                                                                                                                                      ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux_001                                                                                                                                                      ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_mux                                                                                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_demux_001                                                                                                                                                    ; 125   ; 9              ; 2            ; 9              ; 361    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|cmd_demux                                                                                                                                                        ; 141   ; 361            ; 2            ; 361            ; 2281   ; 361             ; 361           ; 361             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_020|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_020                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_019|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_019                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_018|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_018                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_017|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_017                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_016|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_016                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_015|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_015                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_014|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_014                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_013|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_013                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_012|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_012                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_011|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_011                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_010|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_010                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_009|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_009                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_008|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_008                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_007|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_007                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_006|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_006                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_005|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_005                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_004|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_004                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_003|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_003                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_002|the_default_decode                                                                                                                                    ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_002                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_001|the_default_decode                                                                                                                                    ; 0     ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router_001                                                                                                                                                       ; 104   ; 0              ; 7            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router|the_default_decode                                                                                                                                        ; 0     ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|router                                                                                                                                                           ; 104   ; 0              ; 7            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|calibrate_start_s1_agent_rsp_fifo                                                                                                                                ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|calibrate_start_s1_agent|uncompressor                                                                                                                            ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|calibrate_start_s1_agent                                                                                                                                         ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|blue_s1_agent_rsp_fifo                                                                                                                                           ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|blue_s1_agent|uncompressor                                                                                                                                       ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|blue_s1_agent                                                                                                                                                    ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|red_s1_agent_rsp_fifo                                                                                                                                            ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|red_s1_agent|uncompressor                                                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|red_s1_agent                                                                                                                                                     ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green2_s1_agent_rsp_fifo                                                                                                                                         ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green2_s1_agent|uncompressor                                                                                                                                     ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green2_s1_agent                                                                                                                                                  ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green1_s1_agent_rsp_fifo                                                                                                                                         ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green1_s1_agent|uncompressor                                                                                                                                     ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green1_s1_agent                                                                                                                                                  ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|exposure_s1_agent_rsp_fifo                                                                                                                                       ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|exposure_s1_agent|uncompressor                                                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|exposure_s1_agent                                                                                                                                                ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_click_s1_agent_rsp_fifo                                                                                                                                    ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_click_s1_agent|uncompressor                                                                                                                                ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_click_s1_agent                                                                                                                                             ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_y_s1_agent_rsp_fifo                                                                                                                                        ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_y_s1_agent|uncompressor                                                                                                                                    ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_y_s1_agent                                                                                                                                                 ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_x_s1_agent_rsp_fifo                                                                                                                                        ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_x_s1_agent|uncompressor                                                                                                                                    ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_x_s1_agent                                                                                                                                                 ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_reset_s1_agent_rsp_fifo                                                                                                                                  ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_reset_s1_agent|uncompressor                                                                                                                              ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_reset_s1_agent                                                                                                                                           ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_cs_s1_agent_rsp_fifo                                                                                                                                     ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_cs_s1_agent|uncompressor                                                                                                                                 ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_cs_s1_agent                                                                                                                                              ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_w_s1_agent_rsp_fifo                                                                                                                                      ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_w_s1_agent|uncompressor                                                                                                                                  ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_w_s1_agent                                                                                                                                               ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_r_s1_agent_rsp_fifo                                                                                                                                      ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_r_s1_agent|uncompressor                                                                                                                                  ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_r_s1_agent                                                                                                                                               ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_data_s1_agent_rsp_fifo                                                                                                                                   ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_data_s1_agent|uncompressor                                                                                                                               ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_data_s1_agent                                                                                                                                            ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_address_s1_agent_rsp_fifo                                                                                                                                ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_address_s1_agent|uncompressor                                                                                                                            ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_address_s1_agent                                                                                                                                         ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                               ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                                        ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                      ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                  ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                               ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                        ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                                    ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                                 ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                     ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                 ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                              ; 300   ; 39             ; 56           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                            ; 184   ; 41             ; 89           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                                   ; 184   ; 41             ; 89           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|calibrate_start_s1_translator                                                                                                                                    ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|blue_s1_translator                                                                                                                                               ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|red_s1_translator                                                                                                                                                ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green2_s1_translator                                                                                                                                             ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|green1_s1_translator                                                                                                                                             ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|exposure_s1_translator                                                                                                                                           ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_click_s1_translator                                                                                                                                        ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_y_s1_translator                                                                                                                                            ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|mouse_x_s1_translator                                                                                                                                            ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_reset_s1_translator                                                                                                                                      ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_cs_s1_translator                                                                                                                                         ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_w_s1_translator                                                                                                                                          ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_r_s1_translator                                                                                                                                          ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_data_s1_translator                                                                                                                                       ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|otg_hpi_address_s1_translator                                                                                                                                    ; 101   ; 6              ; 19           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                                   ; 101   ; 7              ; 3            ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                          ; 101   ; 5              ; 9            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                            ; 101   ; 6              ; 17           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                         ; 101   ; 5              ; 20           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                       ; 102   ; 51             ; 0            ; 51             ; 94     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                              ; 102   ; 12             ; 0            ; 12             ; 94     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mm_interconnect_0                                                                                                                                                                  ; 689   ; 0              ; 0            ; 0              ; 745    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|sysid_qsys_0                                                                                                                                                                       ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|red                                                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_w                                                                                                                                                                          ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_reset                                                                                                                                                                      ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_r                                                                                                                                                                          ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_data                                                                                                                                                                       ; 54    ; 0              ; 16           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_cs                                                                                                                                                                         ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|otg_hpi_address                                                                                                                                                                    ; 38    ; 30             ; 30           ; 30             ; 34     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|onchip_memory2_0|the_altsyncram|auto_generated|mux2                                                                                                                                ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                     ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|onchip_memory2_0                                                                                                                                                                   ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper                                                                   ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem                                                                          ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg                                                                      ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_im                                                                          ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_pib                                                                         ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_fifo                                                                        ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_dtrace|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                      ; 103   ; 0              ; 92           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_itrace                                                                      ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                        ; 88    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                        ; 54    ; 5              ; 51           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break                                                                       ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug                                                                       ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci                                                                                                                        ; 156   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu|the_on_chip_fsm_nios2_gen2_0_cpu_test_bench                                                                                                                       ; 288   ; 3              ; 254          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0|cpu                                                                                                                                                                   ; 149   ; 1              ; 31           ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|nios2_gen2_0                                                                                                                                                                       ; 149   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mouse_y                                                                                                                                                                            ; 38    ; 20             ; 20           ; 20             ; 44     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mouse_x                                                                                                                                                                            ; 38    ; 20             ; 20           ; 20             ; 44     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|mouse_click                                                                                                                                                                        ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_r                                                                                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0|the_on_chip_fsm_jtag_uart_0_scfifo_w                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|jtag_uart_0                                                                                                                                                                        ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|green2                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|green1                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|exposure                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|calibrate_start                                                                                                                                                                    ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc|blue                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc                                                                                                                                                                                    ; 18    ; 1              ; 0            ; 1              ; 208    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u7                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u6                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u5                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u4                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u3                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u2                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u1                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u0                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5                                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
