Fitter report for t51_elektor
Fri Dec 08 09:33:37 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Fri Dec 08 09:33:37 2006        ;
; Quartus II Version    ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name         ; t51_elektor                                  ;
; Top-level Entity Name ; T8052_Toplevel                               ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C12F256C6                                 ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 6,195 / 12,060 ( 51 % )                      ;
; Total pins            ; 47 / 185 ( 25 % )                            ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 107,520 / 239,616 ( 45 % )                   ;
; Total PLLs            ; 1 / 2 ( 50 % )                               ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C12F256C6                   ;                                ;
; Use smart compilation                              ; On                             ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/FPGA_course/ex23/syn/t51_elektor.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                           ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                     ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 6,195 / 12,060 ( 51 % )                                                                                   ;
;     -- Combinational with no register       ; 3474                                                                                                      ;
;     -- Register only                        ; 304                                                                                                       ;
;     -- Combinational with a register        ; 2417                                                                                                      ;
;                                             ;                                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                                           ;
;     -- 4 input functions                    ; 3172                                                                                                      ;
;     -- 3 input functions                    ; 1515                                                                                                      ;
;     -- 2 input functions                    ; 1109                                                                                                      ;
;     -- 1 input functions                    ; 242                                                                                                       ;
;     -- 0 input functions                    ; 157                                                                                                       ;
;                                             ;                                                                                                           ;
; Logic elements by mode                      ;                                                                                                           ;
;     -- normal mode                          ; 5517                                                                                                      ;
;     -- arithmetic mode                      ; 678                                                                                                       ;
;     -- qfbk mode                            ; 727                                                                                                       ;
;     -- register cascade mode                ; 0                                                                                                         ;
;     -- synchronous clear/load mode          ; 1628                                                                                                      ;
;     -- asynchronous clear/load mode         ; 655                                                                                                       ;
;                                             ;                                                                                                           ;
; Total LABs                                  ; 719 / 1,206 ( 60 % )                                                                                      ;
; Logic elements in carry chains              ; 760                                                                                                       ;
; User inserted logic elements                ; 0                                                                                                         ;
; Virtual pins                                ; 0                                                                                                         ;
; I/O pins                                    ; 47 / 185 ( 25 % )                                                                                         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                                                            ;
; Global signals                              ; 8                                                                                                         ;
; M4Ks                                        ; 36 / 52 ( 69 % )                                                                                          ;
; Total memory bits                           ; 107,520 / 239,616 ( 45 % )                                                                                ;
; Total RAM block bits                        ; 165,888 / 239,616 ( 69 % )                                                                                ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                                            ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                                                           ;
; Maximum fan-out node                        ; altpll48:\use_dll:dll|altpll:altpll_component|_clk0                                                       ;
; Maximum fan-out                             ; 2596                                                                                                      ;
; Highest non-global fan-out signal           ; USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstSyncToUsbClkOut ;
; Highest non-global fan-out                  ; 993                                                                                                       ;
; Total fan-out                               ; 26290                                                                                                     ;
; Average fan-out                             ; 4.18                                                                                                      ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DIPSW[0]  ; R13   ; 4        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[1]  ; R15   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[2]  ; R14   ; 4        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[3]  ; R16   ; 3        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[4]  ; P15   ; 3        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[5]  ; N14   ; 3        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[6]  ; P13   ; 4        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[7]  ; N15   ; 3        ; 53           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; RxD232    ; G12   ; 3        ; 53           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1   ; T15   ; 4        ; 52           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH2   ; T13   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH3   ; P14   ; 3        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH4   ; M14   ; 3        ; 53           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clk_50MHz ; G16   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; LED[1]          ; T11   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[2]          ; R12   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[3]          ; M12   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[4]          ; P12   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[5]          ; N12   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[6]          ; M13   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[7]          ; N13   ; 3        ; 53           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[0] ; F12   ; 3        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[1] ; E15   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[2] ; D16   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[3] ; D15   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[4] ; E14   ; 3        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[0] ; D14   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[1] ; A15   ; 2        ; 52           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[2] ; C14   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[3] ; B14   ; 2        ; 50           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[4] ; C13   ; 2        ; 50           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[5] ; B16   ; 3        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[6] ; C15   ; 3        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[7] ; B15   ; 2        ; 52           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; Txd232          ; G13   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; usb_conn        ; E13   ; 3        ; 53           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; usb_conn_ls     ; B13   ; 2        ; 50           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Ps2Clk_io ; H13   ; 3        ; 53           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; Ps2Dat_io ; G15   ; 3        ; 53           ; 20           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SCL       ; M15   ; 3        ; 53           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SDA       ; N16   ; 3        ; 53           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; usb_dn    ; A13   ; 2        ; 48           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; usb_dp    ; D13   ; 3        ; 53           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 6 / 48 ( 13 % )  ; 3.3V          ; --           ;
; 3        ; 26 / 45 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 224        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; usb_dn                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; SevenSeg_D_o[1]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 261        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 259        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 257        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 255        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 248        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 244        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 241        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 225        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 221        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 205        ; 2        ; usb_conn_ls                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 203        ; 2        ; SevenSeg_D_o[3]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 201        ; 2        ; SevenSeg_D_o[7]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 197        ; 3        ; SevenSeg_D_o[5]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 258        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 254        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 249        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 243        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 234        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 228        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; SevenSeg_D_o[4]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 199        ; 3        ; SevenSeg_D_o[2]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 198        ; 3        ; SevenSeg_D_o[6]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 10         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 6          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 250        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 242        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 235        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 227        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; usb_dp                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 194        ; 3        ; SevenSeg_D_o[0]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 190        ; 3        ; SevenSegEn_o[3]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 189        ; 3        ; SevenSegEn_o[2]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 16         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 11         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 253        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 252        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 247        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 239        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 211        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 231        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 210        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; usb_conn                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 191        ; 3        ; SevenSegEn_o[4]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 188        ; 3        ; SevenSegEn_o[1]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 187        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 18         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 5          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 8          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; SevenSegEn_o[0]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 185        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 184        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 186        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 183        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; RxD232                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 181        ; 3        ; Txd232                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ; 180        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; Ps2Dat_io                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 168        ; 3        ; clk_50MHz                                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; Ps2Clk_io                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ; 169        ; 3        ; #altera_reserved_tdi                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; H15      ; 166        ; 3        ; #altera_reserved_tdo                      ; output ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #altera_reserved_tck                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; J15      ; 165        ; 3        ; #altera_reserved_tms                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; J16      ; 161        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 120        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 100        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 121        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 122        ; 4        ; LED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 141        ; 3        ; LED[6]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 142        ; 3        ; SWITCH4                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 144        ; 3        ; SCL                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 145        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 107        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 110        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 118        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 119        ; 4        ; LED[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 131        ; 3        ; LED[7]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 140        ; 3        ; DIPSW[5]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 135        ; 3        ; DIPSW[7]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 136        ; 3        ; SDA                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 106        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 111        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 113        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 123        ; 4        ; LED[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 128        ; 4        ; DIPSW[6]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 132        ; 3        ; SWITCH3                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 133        ; 3        ; DIPSW[4]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 87         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 103        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 112        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; LED[2]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 126        ; 4        ; DIPSW[0]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 127        ; 4        ; DIPSW[2]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 130        ; 4        ; DIPSW[1]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 134        ; 3        ; DIPSW[3]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 104        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; LED[1]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; SWITCH2                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+-----------------------------+---------------------------------------------------+
; Name                        ; altpll48:\use_dll:dll|altpll:altpll_component|pll ;
+-----------------------------+---------------------------------------------------+
; PLL type                    ; -                                                 ;
; Scan chain                  ; None                                              ;
; PLL mode                    ; Normal                                            ;
; Feedback source             ; --                                                ;
; Compensate clock            ; clock0                                            ;
; Switchover on loss of clock ; --                                                ;
; Switchover counter          ; --                                                ;
; Primary clock               ; --                                                ;
; Input frequency 0           ; 50.0 MHz                                          ;
; Input frequency 1           ; --                                                ;
; Nominal PFD frequency       ; 25.0 MHz                                          ;
; Nominal VCO frequency       ; 625.0 MHz                                         ;
; Freq min lock               ; 39.27 MHz                                         ;
; Freq max lock               ; 80.0 MHz                                          ;
; Clock Offset                ; 0 ps                                              ;
; M VCO Tap                   ; 0                                                 ;
; M Initial                   ; 1                                                 ;
; M value                     ; 25                                                ;
; N value                     ; 2                                                 ;
; M counter delay             ; --                                                ;
; N counter delay             ; --                                                ;
; M2 value                    ; --                                                ;
; N2 value                    ; --                                                ;
; SS counter                  ; --                                                ;
; Downspread                  ; --                                                ;
; Spread frequency            ; --                                                ;
; enable0 counter             ; --                                                ;
; enable1 counter             ; --                                                ;
; Real time reconfigurable    ; --                                                ;
; Scan chain MIF file         ; --                                                ;
; Preserve counter order      ; Off                                               ;
; PLL location                ; PLL_2                                             ;
; Inclk0 signal               ; clk_50MHz                                         ;
; Inclk1 signal               ; --                                                ;
; Inclk0 signal type          ; Dedicated Pin                                     ;
; Inclk1 signal type          ; --                                                ;
+-----------------------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll48:\use_dll:dll|altpll:altpll_component|_clk0 ; clock0       ; 25   ; 26  ; 48.08 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 13            ; 7/6 Odd    ; 1       ; 0       ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                 ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |T8052_Toplevel                                                        ; 6195 (2)    ; 2721         ; 107520      ; 36   ; 47   ; 0            ; 3474 (2)     ; 304 (0)           ; 2417 (0)         ; 760 (0)         ; 488 (0)    ; |T8052_Toplevel                                                                                                                                                                                     ;
;    |InputSync:ISRxd|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISRxd                                                                                                                                                                     ;
;    |InputSync:ISSCL|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSCL                                                                                                                                                                     ;
;    |InputSync:ISSDA|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSDA                                                                                                                                                                     ;
;    |InputSync:ISSw2|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw2                                                                                                                                                                     ;
;    |InputSync:ISSw3|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw3                                                                                                                                                                     ;
;    |InputSync:ISSw4|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw4                                                                                                                                                                     ;
;    |InputSync:\sync_dp:0:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:0:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:1:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:1:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:2:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:2:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:3:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:3:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:4:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:4:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:5:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:5:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:6:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:6:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:7:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:7:ISDIP                                                                                                                                                          ;
;    |T8052:u0|                                                          ; 3018 (153)  ; 770          ; 102400      ; 26   ; 0    ; 0            ; 2248 (129)   ; 46 (0)            ; 724 (24)         ; 480 (0)         ; 228 (92)   ; |T8052_Toplevel|T8052:u0                                                                                                                                                                            ;
;       |PS2Keyboard:PS2Kbd|                                             ; 105 (103)   ; 56           ; 0           ; 0    ; 0    ; 0            ; 49 (49)      ; 6 (6)             ; 50 (48)          ; 11 (11)         ; 4 (4)      ; |T8052_Toplevel|T8052:u0|PS2Keyboard:PS2Kbd                                                                                                                                                         ;
;          |InputSync:IS1|                                               ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|PS2Keyboard:PS2Kbd|InputSync:IS1                                                                                                                                           ;
;       |T51:core51|                                                     ; 1834 (1173) ; 315          ; 4096        ; 2    ; 0    ; 0            ; 1519 (980)   ; 23 (7)            ; 292 (186)        ; 307 (173)       ; 106 (80)   ; |T8052_Toplevel|T8052:u0|T51:core51                                                                                                                                                                 ;
;          |T51_ALU:alu|                                                 ; 632 (411)   ; 111          ; 0           ; 0    ; 0    ; 0            ; 521 (361)    ; 16 (0)            ; 95 (50)          ; 134 (60)        ; 26 (18)    ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu                                                                                                                                                     ;
;             |T51_MD:md|                                                ; 221 (120)   ; 61           ; 0           ; 0    ; 0    ; 0            ; 160 (59)     ; 16 (16)           ; 45 (45)          ; 74 (17)         ; 8 (8)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md                                                                                                                                           ;
;                |lpm_mult:Mult0|                                        ; 101 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0                                                                                                                            ;
;                   |mult_qk01:auto_generated|                           ; 101 (101)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0|mult_qk01:auto_generated                                                                                                   ;
;          |T51_RAM_Altera:\Altera_MODEL:ram|                            ; 29 (29)     ; 11           ; 4096        ; 2    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram                                                                                                                                ;
;             |iram_cyclone:IRAM|                                        ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM                                                                                                              ;
;                |alt3pram:alt3pram_component|                           ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component                                                                                  ;
;                   |altdpram:altdpram_component1|                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ;
;                         |altsyncram_49p1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated ;
;                   |altdpram:altdpram_component2|                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ;
;                         |altsyncram_49p1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated ;
;       |T51_Glue:glue51|                                                ; 113 (113)   ; 28           ; 0           ; 0    ; 0    ; 0            ; 85 (85)      ; 3 (3)             ; 25 (25)          ; 0 (0)           ; 5 (5)      ; |T8052_Toplevel|T8052:u0|T51_Glue:glue51                                                                                                                                                            ;
;       |T51_Port:tp0|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp0                                                                                                                                                               ;
;       |T51_Port:tp1|                                                   ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp1                                                                                                                                                               ;
;       |T51_Port:tp2|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp2                                                                                                                                                               ;
;       |T51_Port:tp3|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp3                                                                                                                                                               ;
;       |T51_TC01:tc01|                                                  ; 260 (260)   ; 50           ; 0           ; 0    ; 0    ; 0            ; 210 (210)    ; 0 (0)             ; 50 (50)          ; 82 (82)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|T51_TC01:tc01                                                                                                                                                              ;
;       |T51_TC2:tc2|                                                    ; 89 (89)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 41 (41)      ; 4 (4)             ; 44 (44)          ; 16 (16)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|T51_TC2:tc2                                                                                                                                                                ;
;       |T51_UART:uart|                                                  ; 165 (165)   ; 76           ; 0           ; 0    ; 0    ; 0            ; 89 (89)      ; 7 (7)             ; 69 (69)          ; 6 (6)           ; 9 (9)      ; |T8052_Toplevel|T8052:u0|T51_UART:uart                                                                                                                                                              ;
;       |rom_cyclone:Altera_rom|                                         ; 85 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 43 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom                                                                                                                                                     ;
;          |altsyncram:altsyncram_component|                             ; 85 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 43 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component                                                                                                                     ;
;             |altsyncram_ngk1:auto_generated|                           ; 85 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 43 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated                                                                                      ;
;                |altsyncram_unn2:altsyncram1|                           ; 19 (2)      ; 2            ; 65536       ; 16   ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 1 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1                                                          ;
;                   |decode_fga:decode5|                                 ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|decode_fga:decode5                                       ;
;                   |mux_vab:mux6|                                       ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|mux_vab:mux6                                             ;
;                   |mux_vab:mux7|                                       ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|mux_vab:mux7                                             ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 66 (41)     ; 40           ; 0           ; 0    ; 0    ; 0            ; 26 (10)      ; 2 (2)             ; 38 (29)          ; 22 (17)         ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                            ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 25 (25)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr         ;
;       |sevenseg_if:SevSeg|                                             ; 116 (116)   ; 60           ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 59 (59)          ; 15 (15)         ; 7 (7)      ; |T8052_Toplevel|T8052:u0|sevenseg_if:SevSeg                                                                                                                                                         ;
;       |xram_cyclone:Altera_ram|                                        ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram                                                                                                                                                    ;
;          |altsyncram:altsyncram_component|                             ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component                                                                                                                    ;
;             |altsyncram_ulh1:auto_generated|                           ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 39 (0)           ; 21 (0)          ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated                                                                                     ;
;                |altsyncram_ppk2:altsyncram1|                           ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|altsyncram_ppk2:altsyncram1                                                         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 64 (40)     ; 39           ; 0           ; 0    ; 0    ; 0            ; 25 (10)      ; 0 (0)             ; 39 (30)          ; 21 (16)         ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                           ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr        ;
;    |USB:USB1|                                                          ; 3019 (3)    ; 1841         ; 5120        ; 10   ; 0    ; 0            ; 1178 (2)     ; 226 (0)           ; 1615 (1)         ; 275 (0)         ; 252 (3)    ; |T8052_Toplevel|USB:USB1                                                                                                                                                                            ;
;       |usbHostSlave:usb1|                                              ; 3016 (0)    ; 1840         ; 5120        ; 10   ; 0    ; 0            ; 1176 (0)     ; 226 (0)           ; 1614 (0)         ; 275 (0)         ; 249 (0)    ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1                                                                                                                                                          ;
;          |RxFifo:EP0RxFifo|                                            ; 83 (0)      ; 71           ; 512         ; 1    ; 0    ; 0            ; 12 (0)       ; 16 (0)            ; 55 (0)           ; 21 (0)          ; 9 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo                                                                                                                                         ;
;             |RxfifoBI:u_RxfifoBI|                                      ; 10 (10)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|RxfifoBI:u_RxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 73 (56)     ; 62           ; 512         ; 1    ; 0    ; 0            ; 11 (11)      ; 15 (7)            ; 47 (38)          ; 21 (21)         ; 9 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 17 (17)     ; 17           ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_1|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_1                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_1|altsyncram_1fi1:auto_generated                                               ;
;          |RxFifo:EP1RxFifo|                                            ; 73 (0)      ; 63           ; 512         ; 1    ; 0    ; 0            ; 10 (0)       ; 9 (0)             ; 54 (0)           ; 21 (0)          ; 9 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo                                                                                                                                         ;
;             |RxfifoBI:u_RxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|RxfifoBI:u_RxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 64 (55)     ; 54           ; 512         ; 1    ; 0    ; 0            ; 10 (10)      ; 8 (8)             ; 46 (37)          ; 21 (21)         ; 9 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_2|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_2                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_2|altsyncram_1fi1:auto_generated                                               ;
;          |RxFifo:EP2RxFifo|                                            ; 73 (0)      ; 63           ; 512         ; 1    ; 0    ; 0            ; 10 (0)       ; 8 (0)             ; 55 (0)           ; 21 (0)          ; 9 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo                                                                                                                                         ;
;             |RxfifoBI:u_RxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|RxfifoBI:u_RxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 64 (55)     ; 54           ; 512         ; 1    ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 47 (38)          ; 21 (21)         ; 9 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_3|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_3                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_3|altsyncram_1fi1:auto_generated                                               ;
;          |RxFifo:EP3RxFifo|                                            ; 73 (0)      ; 63           ; 512         ; 1    ; 0    ; 0            ; 10 (0)       ; 8 (0)             ; 55 (0)           ; 21 (0)          ; 9 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo                                                                                                                                         ;
;             |RxfifoBI:u_RxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|RxfifoBI:u_RxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 64 (55)     ; 54           ; 512         ; 1    ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 47 (38)          ; 21 (21)         ; 9 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_4|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_4                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_4|altsyncram_1fi1:auto_generated                                               ;
;          |RxFifo:HostRxFifo|                                           ; 81 (0)      ; 71           ; 512         ; 1    ; 0    ; 0            ; 10 (0)       ; 17 (0)            ; 54 (0)           ; 21 (0)          ; 9 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo                                                                                                                                        ;
;             |RxfifoBI:u_RxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|RxfifoBI:u_RxfifoBI                                                                                                                    ;
;             |fifoRTL:u_fifo|                                           ; 72 (55)     ; 62           ; 512         ; 1    ; 0    ; 0            ; 10 (10)      ; 16 (8)            ; 46 (37)          ; 21 (21)         ; 9 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo                                                                                                                         ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 17 (17)     ; 17           ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 9 (9)            ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                     ;
;                   |altsyncram:buffer_rtl_0|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0                                                                             ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_1fi1:auto_generated                                              ;
;          |TxFifo:EP0TxFifo|                                            ; 60 (0)      ; 49           ; 512         ; 1    ; 0    ; 0            ; 11 (0)       ; 13 (0)            ; 36 (0)           ; 14 (0)          ; 4 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo                                                                                                                                         ;
;             |TxfifoBI:u_TxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|TxfifoBI:u_TxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 51 (42)     ; 40           ; 512         ; 1    ; 0    ; 0            ; 11 (11)      ; 12 (12)           ; 28 (19)          ; 14 (14)         ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_5|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_5                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_5|altsyncram_1fi1:auto_generated                                               ;
;          |TxFifo:EP1TxFifo|                                            ; 59 (0)      ; 49           ; 512         ; 1    ; 0    ; 0            ; 10 (0)       ; 6 (0)             ; 43 (0)           ; 14 (0)          ; 5 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo                                                                                                                                         ;
;             |TxfifoBI:u_TxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|TxfifoBI:u_TxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 50 (41)     ; 40           ; 512         ; 1    ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 36 (27)          ; 14 (14)         ; 5 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_6|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_6                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_6|altsyncram_1fi1:auto_generated                                               ;
;          |TxFifo:EP2TxFifo|                                            ; 60 (0)      ; 49           ; 512         ; 1    ; 0    ; 0            ; 11 (0)       ; 5 (0)             ; 44 (0)           ; 14 (0)          ; 4 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo                                                                                                                                         ;
;             |TxfifoBI:u_TxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|TxfifoBI:u_TxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 51 (42)     ; 40           ; 512         ; 1    ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 36 (27)          ; 14 (14)         ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_7|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_7                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_7|altsyncram_1fi1:auto_generated                                               ;
;          |TxFifo:EP3TxFifo|                                            ; 60 (0)      ; 49           ; 512         ; 1    ; 0    ; 0            ; 11 (0)       ; 13 (0)            ; 36 (0)           ; 14 (0)          ; 4 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo                                                                                                                                         ;
;             |TxfifoBI:u_TxfifoBI|                                      ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|TxfifoBI:u_TxfifoBI                                                                                                                     ;
;             |fifoRTL:u_fifo|                                           ; 51 (42)     ; 40           ; 512         ; 1    ; 0    ; 0            ; 11 (11)      ; 12 (12)           ; 28 (19)          ; 14 (14)         ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo                                                                                                                          ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                      ;
;                   |altsyncram:buffer_rtl_8|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_8                                                                              ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_8|altsyncram_1fi1:auto_generated                                               ;
;          |TxFifo:HostTxFifo|                                           ; 62 (0)      ; 49           ; 512         ; 1    ; 0    ; 0            ; 13 (0)       ; 5 (0)             ; 44 (0)           ; 14 (0)          ; 4 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo                                                                                                                                        ;
;             |TxfifoBI:u_TxfifoBI|                                      ; 11 (11)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|TxfifoBI:u_TxfifoBI                                                                                                                    ;
;             |fifoRTL:u_fifo|                                           ; 51 (42)     ; 40           ; 512         ; 1    ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 36 (27)          ; 14 (14)         ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo                                                                                                                         ;
;                |dpMem_dc:u_dpMem_dc|                                   ; 9 (9)       ; 9            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                     ;
;                   |altsyncram:buffer_rtl_9|                            ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_9                                                                             ;
;                      |altsyncram_1fi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_9|altsyncram_1fi1:auto_generated                                              ;
;          |hostSlaveMux:u_hostSlaveMux|                                 ; 16 (5)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 9 (0)            ; 0 (0)           ; 1 (1)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux                                                                                                                              ;
;             |hostSlaveMuxBI:u_hostSlaveMuxBI|                          ; 11 (11)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI                                                                                              ;
;          |usbHostControl:u_usbHostControl|                             ; 586 (0)     ; 329          ; 0           ; 0    ; 0    ; 0            ; 257 (0)      ; 10 (0)            ; 319 (0)          ; 35 (0)          ; 36 (0)     ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl                                                                                                                          ;
;             |HCTxPortArbiter:u_HCTxPortArbiter|                        ; 15 (15)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter                                                                                        ;
;             |SOFController:u_SOFController|                            ; 41 (41)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; 16 (16)         ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|SOFController:u_SOFController                                                                                            ;
;             |SOFTransmit:u_SOFTransmit|                                ; 49 (49)     ; 17           ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 17 (17)          ; 8 (8)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit                                                                                                ;
;             |USBHostControlBI:u_USBHostControlBI|                      ; 116 (116)   ; 84           ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 10 (10)           ; 74 (74)          ; 0 (0)           ; 24 (24)    ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI                                                                                      ;
;             |directControl:u_directControl|                            ; 18 (18)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|directControl:u_directControl                                                                                            ;
;             |getPacket:u_getPacket|                                    ; 157 (157)   ; 67           ; 0           ; 0    ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 67 (67)          ; 0 (0)           ; 4 (4)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket                                                                                                    ;
;             |hostcontroller:u_hostController|                          ; 64 (64)     ; 42           ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 42 (42)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|hostcontroller:u_hostController                                                                                          ;
;             |sendPacket:u_sendPacket|                                  ; 90 (90)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 49 (49)          ; 11 (11)         ; 8 (8)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket                                                                                                  ;
;             |sendPacketArbiter:u_sendPacketArbiter|                    ; 11 (11)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|sendPacketArbiter:u_sendPacketArbiter                                                                                    ;
;             |sendPacketCheckPreamble:u_sendPacketCheckPreamble|        ; 25 (25)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble                                                                        ;
;          |usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|         ; 1121 (0)    ; 531          ; 0           ; 0    ; 0    ; 0            ; 590 (0)      ; 9 (0)             ; 522 (0)          ; 65 (0)          ; 16 (0)     ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine                                                                                                      ;
;             |SIEReceiver:u_SIEReceiver|                                ; 92 (92)     ; 27           ; 0           ; 0    ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 27 (27)          ; 8 (8)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIEReceiver:u_SIEReceiver                                                                            ;
;             |SIETransmitter:u_SIETransmitter|                          ; 277 (277)   ; 119          ; 0           ; 0    ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 119 (119)        ; 16 (16)         ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter                                                                      ;
;             |USBTxWireArbiter:u_USBTxWireArbiter|                      ; 10 (10)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|USBTxWireArbiter:u_USBTxWireArbiter                                                                  ;
;             |processRxBit:u_processRxBit|                              ; 143 (143)   ; 58           ; 0           ; 0    ; 0    ; 0            ; 85 (85)      ; 1 (1)             ; 57 (57)          ; 5 (5)           ; 1 (1)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxBit:u_processRxBit                                                                          ;
;             |processRxByte:u_processRxByte|                            ; 221 (221)   ; 73           ; 0           ; 0    ; 0    ; 0            ; 148 (148)    ; 1 (1)             ; 72 (72)          ; 10 (10)         ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte                                                                        ;
;             |processTxByte:u_processTxByte|                            ; 114 (114)   ; 56           ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 56 (56)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte                                                                        ;
;             |readUSBWireData:u_readUSBWireData|                        ; 78 (78)     ; 56           ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 4 (4)             ; 52 (52)          ; 21 (21)         ; 9 (9)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData                                                                    ;
;             |updateCRC16:RxUpdateCRC16|                                ; 38 (38)     ; 30           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 30 (30)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16                                                                            ;
;             |updateCRC16:TxUpdateCRC16|                                ; 38 (38)     ; 30           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 30 (30)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16                                                                            ;
;             |updateCRC5:RxUpdateCRC5|                                  ; 30 (30)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5                                                                              ;
;             |updateCRC5:TxUpdateCRC5|                                  ; 30 (30)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5                                                                              ;
;             |writeUSBWireData:u_writeUSBWireData|                      ; 50 (50)     ; 36           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 3 (3)             ; 33 (33)          ; 5 (5)           ; 6 (6)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData                                                                  ;
;          |usbSlaveControl:u_usbSlaveControl|                           ; 528 (0)     ; 393          ; 0           ; 0    ; 0    ; 0            ; 135 (0)      ; 106 (0)           ; 287 (0)          ; 0 (0)           ; 66 (0)     ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl                                                                                                                        ;
;             |SCTxPortArbiter:u_SCTxPortArbiter|                        ; 8 (8)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|SCTxPortArbiter:u_SCTxPortArbiter                                                                                      ;
;             |USBSlaveControlBI:u_USBSlaveControlBI|                    ; 162 (162)   ; 146          ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 64 (64)           ; 82 (82)          ; 0 (0)           ; 37 (37)    ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|USBSlaveControlBI:u_USBSlaveControlBI                                                                                  ;
;             |endpMux:u_endpMux|                                        ; 61 (61)     ; 57           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 37 (37)           ; 20 (20)          ; 0 (0)           ; 5 (5)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|endpMux:u_endpMux                                                                                                      ;
;             |fifoMux:u_fifoMux|                                        ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 17 (17)    ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|fifoMux:u_fifoMux                                                                                                      ;
;             |slaveDirectControl:u_slaveDirectControl|                  ; 17 (17)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 1 (1)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slaveDirectControl:u_slaveDirectControl                                                                                ;
;             |slaveGetPacket:u_slaveGetPacket|                          ; 97 (97)     ; 61           ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 61 (61)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slaveGetPacket:u_slaveGetPacket                                                                                        ;
;             |slaveRxStatusMonitor:u_slaveRxStatusMonitor|              ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slaveRxStatusMonitor:u_slaveRxStatusMonitor                                                                            ;
;             |slaveSendPacket:u_slaveSendPacket|                        ; 44 (44)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 29 (29)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slaveSendPacket:u_slaveSendPacket                                                                                      ;
;             |slavecontroller:u_slavecontroller|                        ; 123 (123)   ; 77           ; 0           ; 0    ; 0    ; 0            ; 46 (46)      ; 4 (4)             ; 73 (73)          ; 0 (0)           ; 6 (6)      ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller                                                                                      ;
;          |wishBoneBI:u_wishBoneBI|                                     ; 81 (81)     ; 1            ; 0           ; 0    ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 64 (64)    ; |T8052_Toplevel|USB:USB1|usbHostSlave:usb1|wishBoneBI:u_wishBoneBI                                                                                                                                  ;
;    |altpll48:\use_dll:dll|                                             ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|altpll48:\use_dll:dll                                                                                                                                                               ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|altpll48:\use_dll:dll|altpll:altpll_component                                                                                                                                       ;
;    |sld_hub:sld_hub_inst|                                              ; 128 (31)    ; 82           ; 0           ; 0    ; 0    ; 0            ; 46 (24)      ; 18 (0)            ; 64 (7)           ; 5 (0)           ; 8 (2)      ; |T8052_Toplevel|sld_hub:sld_hub_inst                                                                                                                                                                ;
;       |lpm_decode:instruction_decoder|                                 ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                 ;
;          |decode_ogi:auto_generated|                                   ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated                                                                                                       ;
;       |lpm_shiftreg:jtag_ir_register|                                  ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                  ;
;       |sld_dffex:BROADCAST|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                            ;
;       |sld_dffex:IRF_ENA_0|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                            ;
;       |sld_dffex:IRF_ENA|                                              ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                              ;
;       |sld_dffex:IRSR|                                                 ; 12 (12)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 6 (6)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                 ;
;       |sld_dffex:RESET|                                                ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                       ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                       ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                              ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                              ;
;       |sld_jtag_state_machine:jtag_state_machine|                      ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                      ;
;       |sld_rom_sr:HUB_INFO_REG|                                        ; 24 (24)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                        ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; SWITCH1         ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk_50MHz       ; Input    ; --            ; --            ; --                    ; --  ;
; DIPSW[1]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[7]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; RxD232          ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[0]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH3         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[4]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH4         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[5]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[6]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH2         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; LED[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; Txd232          ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[3] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[4] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[5] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[6] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[7] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[3] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[4] ; Output   ; --            ; --            ; --                    ; --  ;
; usb_conn        ; Output   ; --            ; --            ; --                    ; --  ;
; usb_conn_ls     ; Output   ; --            ; --            ; --                    ; --  ;
; SCL             ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SDA             ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; Ps2Clk_io       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; Ps2Dat_io       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; usb_dn          ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; usb_dp          ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SWITCH1                                                                                                                                ;                   ;         ;
;      - Reset_n                                                                                                                         ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[0]                              ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[1]                              ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[2]                              ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[3]                              ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[4]                              ; 0                 ; ON      ;
;      - USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[5]                              ; 0                 ; ON      ;
; clk_50MHz                                                                                                                              ;                   ;         ;
; DIPSW[1]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:1:ISDIP|q1[0]                                                                                                ; 0                 ; ON      ;
; DIPSW[7]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:7:ISDIP|q1[0]                                                                                                ; 0                 ; ON      ;
; DIPSW[2]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:2:ISDIP|q1[0]                                                                                                ; 1                 ; ON      ;
; RxD232                                                                                                                                 ;                   ;         ;
;      - InputSync:ISRxd|q1[0]                                                                                                           ; 0                 ; ON      ;
; DIPSW[0]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:0:ISDIP|q1[0]                                                                                                ; 0                 ; ON      ;
; SWITCH3                                                                                                                                ;                   ;         ;
;      - InputSync:ISSw3|q1[0]                                                                                                           ; 0                 ; ON      ;
; DIPSW[4]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:4:ISDIP|q1[0]                                                                                                ; 0                 ; ON      ;
; SWITCH4                                                                                                                                ;                   ;         ;
;      - InputSync:ISSw4|q1[0]                                                                                                           ; 0                 ; ON      ;
; DIPSW[5]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:5:ISDIP|q1[0]                                                                                                ; 1                 ; ON      ;
; DIPSW[6]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:6:ISDIP|q1[0]                                                                                                ; 0                 ; ON      ;
; SWITCH2                                                                                                                                ;                   ;         ;
;      - InputSync:ISSw2|q1[0]                                                                                                           ; 1                 ; ON      ;
; DIPSW[3]                                                                                                                               ;                   ;         ;
;      - InputSync:\sync_dp:3:ISDIP|q1[0]                                                                                                ; 1                 ; ON      ;
; SCL                                                                                                                                    ;                   ;         ;
;      - InputSync:ISSCL|q1[0]                                                                                                           ; 1                 ; ON      ;
; SDA                                                                                                                                    ;                   ;         ;
;      - InputSync:ISSDA|q1[0]                                                                                                           ; 0                 ; ON      ;
; Ps2Clk_io                                                                                                                              ;                   ;         ;
;      - T8052:u0|PS2Keyboard:PS2Kbd|InputSync:IS1|q1[0]                                                                                 ; 0                 ; ON      ;
; Ps2Dat_io                                                                                                                              ;                   ;         ;
;      - T8052:u0|PS2Keyboard:PS2Kbd|DataReg[6]                                                                                          ; 1                 ; ON      ;
;      - T8052:u0|PS2Keyboard:PS2Kbd|ackReceived~341                                                                                     ; 1                 ; ON      ;
;      - T8052:u0|PS2Keyboard:PS2Kbd|Selector23~27                                                                                       ; 1                 ; ON      ;
; usb_dn                                                                                                                                 ;                   ;         ;
;      - USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|RxBitsInReg[0] ; 1                 ; ON      ;
; usb_dp                                                                                                                                 ;                   ;         ;
;      - USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|RxBitsInReg[1] ; 0                 ; ON      ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                             ; Location       ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Reset_n                                                                                                                                                                                          ; LC_X8_Y13_N7   ; 568     ; Async. clear, Async. load, Clock enable ; yes    ; Global clock         ; GCLK1            ;
; T8052:u0|PS2Keyboard:PS2Kbd|DataReg[7]~11                                                                                                                                                        ; LC_X45_Y22_N1  ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:PS2Kbd|Selector24~59                                                                                                                                                        ; LC_X45_Y23_N0  ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:PS2Kbd|state.data                                                                                                                                                           ; LC_X46_Y24_N3  ; 10      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|Ready~172                                                                                                                                                                               ; LC_X39_Y15_N6  ; 30      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Equal16~268                                                                                                                                                                  ; LC_X35_Y17_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Equal23~33                                                                                                                                                                   ; LC_X41_Y17_N7  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|ICall                                                                                                                                                                        ; LC_X30_Y20_N8  ; 44      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst1[7]~276                                                                                                                                                                 ; LC_X35_Y16_N2  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst2[7]~294                                                                                                                                                                 ; LC_X37_Y16_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst[1]                                                                                                                                                                      ; LC_X31_Y18_N7  ; 68      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Mem_Wr                                                                                                                                                                       ; LC_X40_Y17_N4  ; 4       ; Clock enable, Sync. clear               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|OPC[12]~12                                                                                                                                                                   ; LC_X27_Y18_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|RET_r~5309                                                                                                                                                                   ; LC_X31_Y18_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|RET_r~5319                                                                                                                                                                   ; LC_X40_Y19_N8  ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|ROM_Addr[12]~9629                                                                                                                                                            ; LC_X24_Y20_N6  ; 18      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|Equal2~94                                                                                                                                              ; LC_X39_Y11_N2  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|LessThan0~117                                                                                                                                          ; LC_X35_Y12_N7  ; 19      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                                                                                                                                             ; LC_X35_Y10_N2  ; 24      ; Clock enable, Sync. load                ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|iReady~55                                                                                                                                                                    ; LC_X36_Y18_N0  ; 56      ; Clock enable, Sync. load                ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process10~0                                                                                                                                                                  ; LC_X43_Y20_N1  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process12~6                                                                                                                                                                  ; LC_X36_Y19_N0  ; 17      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process4~6                                                                                                                                                                   ; LC_X43_Y20_N8  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|xxx_flag~77                                                                                                                                                                  ; LC_X43_Y20_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P0_Wr                                                                                                                                                                   ; LC_X44_Y20_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P1_Wr                                                                                                                                                                   ; LC_X43_Y20_N2  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P2_Wr                                                                                                                                                                   ; LC_X41_Y13_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P3_Wr                                                                                                                                                                   ; LC_X43_Y20_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|RCAP2H_Wr                                                                                                                                                               ; LC_X45_Y20_N7  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|RCAP2L_Wr                                                                                                                                                               ; LC_X45_Y20_N9  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SBUF_Wr                                                                                                                                                                 ; LC_X46_Y20_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SCON_Wr                                                                                                                                                                 ; LC_X46_Y20_N3  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Con_Wr                                                                                                                                                           ; LC_X45_Y20_N6  ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[0]                                                                                                                                                       ; LC_X45_Y20_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[1]                                                                                                                                                       ; LC_X45_Y20_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[2]                                                                                                                                                       ; LC_X45_Y20_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[3]                                                                                                                                                       ; LC_X44_Y20_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_En_Wr                                                                                                                                                            ; LC_X44_Y20_N5  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|T2CON_Wr                                                                                                                                                                ; LC_X45_Y20_N3  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TH0_Wr                                                                                                                                                                  ; LC_X46_Y20_N0  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TH1_Wr                                                                                                                                                                  ; LC_X44_Y20_N6  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TH2_Wr                                                                                                                                                                  ; LC_X46_Y20_N6  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TL0_Wr                                                                                                                                                                  ; LC_X43_Y22_N5  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TL2_Wr                                                                                                                                                                  ; LC_X46_Y20_N5  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TMOD_Wr                                                                                                                                                                 ; LC_X43_Y22_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~0                                                                                                                                                              ; LC_X43_Y20_N7  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~1                                                                                                                                                              ; LC_X43_Y22_N7  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~2                                                                                                                                                              ; LC_X44_Y20_N1  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|ps2_ctrl_stat_wr                                                                                                                                                        ; LC_X46_Y20_N7  ; 10      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|ps2_data_wr                                                                                                                                                             ; LC_X46_Y20_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt1[13]~9221                                                                                                                                                             ; LC_X46_Y20_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|Bit_Phase[0]~697                                                                                                                                                          ; LC_X47_Y21_N8  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|RX_Bit_Cnt[1]~4834                                                                                                                                                        ; LC_X48_Y20_N9  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|RX_Bit_Cnt[1]~4843                                                                                                                                                        ; LC_X47_Y20_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|process5~100                                                                                                                                                              ; LC_X48_Y22_N4  ; 13      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|XRAM_WE                                                                                                                                                                                 ; LC_X30_Y15_N0  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|decode_fga:decode5|eq_node[0]~23                                      ; LC_X22_Y19_N8  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|decode_fga:decode5|eq_node[1]~22                                      ; LC_X22_Y19_N2  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~32                                                               ; LC_X23_Y22_N5  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12                                                             ; LC_X22_Y19_N4  ; 13      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                                                              ; LC_X23_Y17_N6  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                              ; LC_X22_Y17_N4  ; 4       ; Async. clear                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~24                                                             ; LC_X23_Y17_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                    ; LC_X22_Y22_N6  ; 21      ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~878  ; LC_X21_Y19_N7  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~884  ; LC_X21_Y19_N9  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~32                                                              ; LC_X25_Y16_N3  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~11                                                        ; LC_X24_Y16_N4  ; 8       ; Write enable                            ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12                                                            ; LC_X24_Y16_N8  ; 12      ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                                                             ; LC_X25_Y16_N4  ; 8       ; Sync. load                              ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                             ; LC_X25_Y17_N5  ; 4       ; Async. clear                            ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~12                                                            ; LC_X24_Y16_N1  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~886 ; LC_X21_Y18_N5  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~891 ; LC_X21_Y18_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X28_Y3_N2   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|dataOut[7]~8                                                                                                                          ; LC_X28_Y6_N7   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X30_Y8_N5   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|dataOut[7]~8                                                                                                                          ; LC_X30_Y7_N8   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X30_Y9_N8   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|dataOut[7]~8                                                                                                                          ; LC_X30_Y9_N4   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X30_Y3_N5   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|dataOut[7]~8                                                                                                                          ; LC_X31_Y3_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|always0~0                                                                                                                            ; LC_X24_Y3_N1   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[7]~8                                                                                                                         ; LC_X26_Y5_N8   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                          ; LC_X21_Y10_N6  ; 2       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X22_Y7_N8   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|dataOut[3]~12                                                                                                                         ; LC_X16_Y7_N4   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                          ; LC_X21_Y10_N9  ; 2       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X15_Y9_N9   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|dataOut[3]~12                                                                                                                         ; LC_X16_Y7_N2   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                          ; LC_X21_Y11_N5  ; 2       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X15_Y12_N0  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|dataOut[3]~12                                                                                                                         ; LC_X16_Y7_N8   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                          ; LC_X21_Y10_N8  ; 2       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|always0~0                                                                                                                             ; LC_X22_Y7_N2   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|dataOut[3]~12                                                                                                                         ; LC_X23_Y9_N3   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                         ; LC_X21_Y11_N9  ; 2       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|always0~0                                                                                                                            ; LC_X16_Y14_N8  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[3]~12                                                                                                                        ; LC_X16_Y14_N1  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[0]                                                                                               ; LC_X8_Y13_N9   ; 161     ; Clock enable, Sync. clear               ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstSyncToUsbClkOut                                                                                        ; LC_X16_Y8_N4   ; 993     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|SOFController:u_SOFController|SOFTimer[15]~3823                                                                                       ; LC_X22_Y15_N6  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2929                                                                                ; LC_X25_Y13_N9  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2930                                                                                ; LC_X24_Y13_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2931                                                                                ; LC_X25_Y14_N9  ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2932                                                                                ; LC_X23_Y13_N2  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2933                                                                                ; LC_X25_Y14_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2934                                                                                ; LC_X23_Y13_N3  ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2935                                                                                ; LC_X23_Y11_N2  ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2936                                                                                ; LC_X23_Y11_N8  ; 6       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2937                                                                                ; LC_X27_Y12_N1  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2939                                                                                ; LC_X28_Y11_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2940                                                                                ; LC_X28_Y11_N9  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2941                                                                                ; LC_X27_Y10_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|preambleEnSTB~2942                                                                                ; LC_X27_Y10_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01001                                                                                          ; LC_X14_Y2_N0   ; 23      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01110                                                                                          ; LC_X14_Y6_N9   ; 9       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13205                                                                                             ; LC_X11_Y22_N3  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13210                                                                                             ; LC_X11_Y21_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13212                                                                                             ; LC_X11_Y21_N6  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13213                                                                                             ; LC_X11_Y21_N0  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13214                                                                                             ; LC_X11_Y21_N7  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13217                                                                                             ; LC_X14_Y5_N2   ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13219                                                                                             ; LC_X23_Y8_N7   ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13220                                                                                             ; LC_X24_Y7_N7   ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13221                                                                                             ; LC_X23_Y8_N3   ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13222                                                                                             ; LC_X23_Y9_N4   ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13225                                                                                             ; LC_X23_Y8_N2   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13226                                                                                             ; LC_X24_Y7_N2   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13227                                                                                             ; LC_X23_Y8_N4   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13228                                                                                             ; LC_X23_Y9_N2   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13230                                                                                             ; LC_X15_Y6_N1   ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13250                                                                                             ; LC_X24_Y6_N9   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13251                                                                                             ; LC_X15_Y6_N9   ; 11      ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13252                                                                                             ; LC_X24_Y7_N9   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13254                                                                                             ; LC_X13_Y6_N7   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13256                                                                                             ; LC_X12_Y4_N2   ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13261                                                                                             ; LC_X13_Y6_N8   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13268                                                                                             ; LC_X18_Y3_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13271                                                                                             ; LC_X12_Y5_N8   ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13272                                                                                             ; LC_X14_Y8_N2   ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13275                                                                                             ; LC_X10_Y11_N0  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13276                                                                                             ; LC_X10_Y11_N6  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13277                                                                                             ; LC_X10_Y11_N7  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13278                                                                                             ; LC_X10_Y11_N8  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13281                                                                                             ; LC_X15_Y4_N9   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[7]~13285                                                                                             ; LC_X24_Y5_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoWEn                                                                                                       ; LC_X17_Y3_N0   ; 4       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CRC16En                                                                           ; LC_X10_Y17_N0  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CRC5En                                                                            ; LC_X10_Y14_N3  ; 13      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CRC16En                                                                             ; LC_X5_Y6_N7    ; 13      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CRC5En                                                                              ; LC_X8_Y6_N2    ; 14      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|noActivityTimeOut                                                               ; LC_X10_Y13_N7  ; 20      ; Sync. load                              ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|timeOutCnt~144                                                                  ; LC_X10_Y12_N2  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|i[3]~1139                                                                               ; LC_X10_Y8_N7   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|i[3]~4092                                                                               ; LC_X9_Y15_N9   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|i[3]~2837                                                                                 ; LC_X9_Y8_N7    ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|i[3]~2842                                                                                 ; LC_X9_Y7_N2    ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|i[3]~2844                                                                                 ; LC_X8_Y8_N1    ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[3]~9798                                                                                 ; LC_X9_Y14_N4   ; 9       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[3]~9802                                                                                 ; LC_X10_Y15_N2  ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[3]~9813                                                                                 ; LC_X9_Y15_N2   ; 8       ; Clock enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|TxCtrlOut                                                                     ; LC_X12_Y22_N8  ; 14      ; Output enable                           ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|fifoMux:u_fifoMux|RxFifoEP0WEn~13                                                                                                   ; LC_X27_Y6_N5   ; 3       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|fifoMux:u_fifoMux|RxFifoEP1WEn~13                                                                                                   ; LC_X27_Y6_N2   ; 3       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|fifoMux:u_fifoMux|RxFifoEP2WEn~13                                                                                                   ; LC_X27_Y6_N4   ; 3       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|fifoMux:u_fifoMux|RxFifoEP3WEn~13                                                                                                   ; LC_X27_Y6_N6   ; 3       ; Write enable                            ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slaveGetPacket:u_slaveGetPacket|CurrState_slvGetPkt.01001                                                                           ; LC_X16_Y4_N8   ; 24      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|CurrState_slvCntrl.00011                                                                          ; LC_X12_Y4_N3   ; 12      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|CurrState_slvCntrl.00101                                                                          ; LC_X14_Y8_N3   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|CurrState_slvCntrl.10000                                                                          ; LC_X14_Y8_N5   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|tempUSBEndPTransTypeReg[0]~7                                                                      ; LC_X12_Y6_N4   ; 1       ; Clock enable                            ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                     ; JTAG_X1_Y13_N1 ; 186     ; Clock                                   ; yes    ; Global clock         ; GCLK2            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                     ; JTAG_X1_Y13_N1 ; 22      ; Sync. clear                             ; no     ; --                   ; --               ;
; altpll48:\use_dll:dll|altpll:altpll_component|_clk0                                                                                                                                              ; PLL_2          ; 2595    ; Clock                                   ; yes    ; Global clock         ; GCLK4            ;
; clk_50MHz                                                                                                                                                                                        ; PIN_G16        ; 1       ; Clock                                   ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                  ; LC_X39_Y13_N6  ; 39      ; Async. clear                            ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                            ; LC_X23_Y16_N5  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                            ; LC_X23_Y16_N6  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~126                                                                                                                                                           ; LC_X23_Y17_N9  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~125                                                                                                                                                           ; LC_X23_Y16_N3  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                           ; LC_X24_Y16_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                    ; LC_X21_Y19_N8  ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~97                                                                                                                                                                     ; LC_X22_Y18_N8  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                        ; LC_X26_Y17_N5  ; 23      ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~3078                                                                                                                                                    ; LC_X25_Y18_N6  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                               ; LC_X12_Y17_N0  ; 16      ; Async. clear, Sync. load                ; yes    ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                                               ; LC_X23_Y17_N7  ; 7       ; Async. clear                            ; yes    ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                                                                                                                                               ; LC_X24_Y17_N0  ; 15      ; Async. clear                            ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3]                                                                                                                                               ; LC_X24_Y17_N4  ; 7       ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                          ; LC_X29_Y17_N7  ; 15      ; Async. clear                            ; yes    ; Global clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                         ; LC_X29_Y17_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                         ; LC_X28_Y17_N9  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                          ; LC_X21_Y19_N6  ; 37      ; Sync. load                              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                          ; LC_X22_Y18_N4  ; 20      ; Async. clear                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                                                                                        ; LC_X18_Y18_N8  ; 22      ; Sync. clear                             ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~1142                                                                                                                                ; LC_X21_Y18_N1  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~1148                                                                                                                                ; LC_X21_Y18_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+-----------------------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Reset_n                                                                 ; LC_X8_Y13_N7   ; 568     ; Global clock         ; GCLK1            ;
; altera_internal_jtag~TCKUTAP                                            ; JTAG_X1_Y13_N1 ; 186     ; Global clock         ; GCLK2            ;
; altpll48:\use_dll:dll|altpll:altpll_component|_clk0                     ; PLL_2          ; 2595    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                         ; LC_X39_Y13_N6  ; 39      ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                      ; LC_X12_Y17_N0  ; 16      ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                      ; LC_X23_Y17_N7  ; 7       ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                      ; LC_X24_Y17_N0  ; 15      ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] ; LC_X29_Y17_N7  ; 15      ; Global clock         ; GCLK7            ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstSyncToUsbClkOut                      ; 993     ;
; USB:USB1|usbHostSlave:usb1|hostSlaveMux:u_hostSlaveMux|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[0]                             ; 161     ;
; T8052:u0|RAM_Addr_r[0]                                                                                                         ; 90      ;
; T8052:u0|RAM_Addr_r[1]                                                                                                         ; 87      ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01100                        ; 84      ;
; T8052:u0|RAM_Addr_r[2]                                                                                                         ; 81      ;
; T8052:u0|RAM_Addr_r[6]                                                                                                         ; 75      ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RxDataOutWEn      ; 73      ;
; T8052:u0|T51:core51|Inst[4]                                                                                                    ; 72      ;
; T8052:u0|T51:core51|Inst[1]                                                                                                    ; 68      ;
; T8052:u0|RAM_Addr_r[3]                                                                                                         ; 67      ;
; T8052:u0|T51:core51|Inst[6]                                                                                                    ; 64      ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortTxRdy    ; 63      ;
; T8052:u0|T51:core51|Inst[7]                                                                                                    ; 62      ;
; T8052:u0|T51:core51|ACC[0]                                                                                                     ; 60      ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|USBWireRdy  ; 57      ;
; T8052:u0|T51:core51|FCycle[0]                                                                                                  ; 57      ;
; T8052:u0|T51:core51|iReady~55                                                                                                  ; 56      ;
; T8052:u0|T51:core51|Int_AddrA[6]~23045                                                                                         ; 56      ;
; T8052:u0|T51:core51|ACC[7]                                                                                                     ; 56      ;
; T8052:u0|T51:core51|FCycle[1]                                                                                                  ; 56      ;
; T8052:u0|T51:core51|ACC[1]                                                                                                     ; 53      ;
; USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|processTxByteRdy  ; 51      ;
; T8052:u0|T51:core51|INC_DPTR                                                                                                   ; 50      ;
; T8052:u0|T51:core51|Inst[5]                                                                                                    ; 49      ;
; T8052:u0|T51:core51|AMux_SFR                                                                                                   ; 49      ;
; T8052:u0|RAM_Addr_r[4]                                                                                                         ; 48      ;
; T8052:u0|T51:core51|ACC[2]                                                                                                     ; 48      ;
; T8052:u0|T51:core51|ACC[3]                                                                                                     ; 48      ;
; T8052:u0|T51:core51|ACC[4]                                                                                                     ; 47      ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|USBEndP[1]                      ; 46      ;
; T8052:u0|T51:core51|Inst[0]                                                                                                    ; 46      ;
; USB:USB1|usbHostSlave:usb1|usbSlaveControl:u_usbSlaveControl|slavecontroller:u_slavecontroller|USBEndP[0]                      ; 45      ;
; T8052:u0|T51:core51|ACC[5]                                                                                                     ; 45      ;
; T8052:u0|T51:core51|ACC[6]                                                                                                     ; 45      ;
; T8052:u0|T51:core51|ICall                                                                                                      ; 44      ;
; T8052:u0|T51:core51|Inst[2]                                                                                                    ; 40      ;
; T8052:u0|T51_TC01:tc01|Cnt0[7]~COMBOUT                                                                                         ; 40      ;
; USB:USB1|usbHostSlave:usb1|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|sendPacketCPReady ; 38      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                        ; 37      ;
; T8052:u0|T51_TC01:tc01|Cnt0[0]~COMBOUT                                                                                         ; 35      ;
; T8052:u0|T51_TC01:tc01|Cnt0[4]~COMBOUT                                                                                         ; 35      ;
; T8052:u0|T51_TC01:tc01|Cnt0[1]~COMBOUT                                                                                         ; 35      ;
; T8052:u0|T51:core51|Int_AddrA[3]~23019                                                                                         ; 33      ;
; T8052:u0|RAM_Addr_r[7]                                                                                                         ; 33      ;
; T8052:u0|RAM_Addr_r[5]                                                                                                         ; 33      ;
; T8052:u0|T51:core51|Equal16~267                                                                                                ; 33      ;
; T8052:u0|T51_TC01:tc01|Cnt0[6]~COMBOUT                                                                                         ; 33      ;
; T8052:u0|T51_TC01:tc01|Cnt0[5]~COMBOUT                                                                                         ; 33      ;
; T8052:u0|T51_TC01:tc01|Cnt0[3]~COMBOUT                                                                                         ; 33      ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                    ; Location                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                   ; M4K_X33_Y24                                                                                                                                                                                                    ;
; T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                   ; M4K_X33_Y17                                                                                                                                                                                                    ;
; T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|ALTSYNCRAM                                                          ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; ../../software/usb.hex ; M4K_X19_Y17, M4K_X19_Y19, M4K_X19_Y20, M4K_X19_Y24, M4K_X19_Y18, M4K_X33_Y18, M4K_X33_Y20, M4K_X19_Y22, M4K_X33_Y22, M4K_X19_Y23, M4K_X19_Y25, M4K_X19_Y21, M4K_X33_Y19, M4K_X33_Y21, M4K_X33_Y23, M4K_X19_Y16 ;
; T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|altsyncram_ppk2:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; True Dual Port   ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None                   ; M4K_X19_Y12, M4K_X19_Y15, M4K_X19_Y14, M4K_X33_Y15, M4K_X33_Y13, M4K_X33_Y14, M4K_X33_Y12, M4K_X33_Y11                                                                                                         ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP0RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_1|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X33_Y5                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP1RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_2|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X33_Y6                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP2RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_3|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X33_Y7                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|RxFifo:EP3RxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_4|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X33_Y4                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y3                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP0TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_5|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y7                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP1TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_6|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y10                                                                                                                                                                                                    ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP2TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_7|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y11                                                                                                                                                                                                    ;
; USB:USB1|usbHostSlave:usb1|TxFifo:EP3TxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_8|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y8                                                                                                                                                                                                     ;
; USB:USB1|usbHostSlave:usb1|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_9|altsyncram_1fi1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                   ; M4K_X19_Y13                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 5,782 / 30,600 ( 19 % ) ;
; Direct links               ; 1,080 / 43,552 ( 2 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 110 / 312 ( 35 % )      ;
; LUT chains                 ; 528 / 10,854 ( 5 % )    ;
; Local interconnects        ; 9,803 / 43,552 ( 23 % ) ;
; M4K buffers                ; 144 / 1,872 ( 8 % )     ;
; R4s                        ; 5,664 / 28,560 ( 20 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.62) ; Number of LABs  (Total = 719) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 15                            ;
; 2                                          ; 9                             ;
; 3                                          ; 11                            ;
; 4                                          ; 18                            ;
; 5                                          ; 21                            ;
; 6                                          ; 32                            ;
; 7                                          ; 44                            ;
; 8                                          ; 73                            ;
; 9                                          ; 92                            ;
; 10                                         ; 404                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 719) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 187                           ;
; 1 Async. load                      ; 2                             ;
; 1 Clock                            ; 584                           ;
; 1 Clock enable                     ; 135                           ;
; 1 Sync. clear                      ; 161                           ;
; 1 Sync. load                       ; 62                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 48                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.08) ; Number of LABs  (Total = 719) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 14                            ;
; 2                                           ; 8                             ;
; 3                                           ; 7                             ;
; 4                                           ; 18                            ;
; 5                                           ; 16                            ;
; 6                                           ; 30                            ;
; 7                                           ; 44                            ;
; 8                                           ; 73                            ;
; 9                                           ; 85                            ;
; 10                                          ; 327                           ;
; 11                                          ; 32                            ;
; 12                                          ; 28                            ;
; 13                                          ; 15                            ;
; 14                                          ; 10                            ;
; 15                                          ; 5                             ;
; 16                                          ; 3                             ;
; 17                                          ; 3                             ;
; 18                                          ; 0                             ;
; 19                                          ; 0                             ;
; 20                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.72) ; Number of LABs  (Total = 719) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 38                            ;
; 2                                               ; 56                            ;
; 3                                               ; 72                            ;
; 4                                               ; 108                           ;
; 5                                               ; 88                            ;
; 6                                               ; 85                            ;
; 7                                               ; 74                            ;
; 8                                               ; 80                            ;
; 9                                               ; 50                            ;
; 10                                              ; 46                            ;
; 11                                              ; 2                             ;
; 12                                              ; 7                             ;
; 13                                              ; 5                             ;
; 14                                              ; 3                             ;
; 15                                              ; 2                             ;
; 16                                              ; 2                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.70) ; Number of LABs  (Total = 719) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 26                            ;
; 4                                            ; 14                            ;
; 5                                            ; 27                            ;
; 6                                            ; 29                            ;
; 7                                            ; 34                            ;
; 8                                            ; 50                            ;
; 9                                            ; 48                            ;
; 10                                           ; 43                            ;
; 11                                           ; 45                            ;
; 12                                           ; 46                            ;
; 13                                           ; 28                            ;
; 14                                           ; 51                            ;
; 15                                           ; 31                            ;
; 16                                           ; 31                            ;
; 17                                           ; 42                            ;
; 18                                           ; 35                            ;
; 19                                           ; 41                            ;
; 20                                           ; 43                            ;
; 21                                           ; 31                            ;
; 22                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Reserve ASDO pin after configuration.        ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                       ;
+--------------------------------------------------------------------------------+----------------------------+
; Name                                                                           ; Value                      ;
+--------------------------------------------------------------------------------+----------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 35                         ;
; Mid Slack - Fit Attempt 1                                                      ; -943                       ;
; Internal Atom Count - Fit Attempt 1                                            ; 6195                       ;
; LE/ALM Count - Fit Attempt 1                                                   ; 6195                       ;
; LAB Count - Fit Attempt 1                                                      ; 737                        ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.128                      ;
; Inputs per LAB - Fit Attempt 1                                                 ; 11.141                     ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.053                      ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:734;1:3                  ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:462;1:201;2:74           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:281;1:351;2:98;3:7       ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:281;1:351;2:98;3:7       ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:243;1:292;2:148;3:53;4:1 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:243;1:292;2:148;3:53;4:1 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:523;1:212;2:2            ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:734;1:3                  ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:459;1:257;2:21           ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:144;1:408;2:183;3:2      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:144;1:438;2:155          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:734;1:3                  ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:144;1:575;2:18           ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:279;1:458                ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:71;1:666                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:687;1:50                 ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:737                      ;
; LEs in Chains - Fit Attempt 1                                                  ; 760                        ;
; LEs in Long Chains - Fit Attempt 1                                             ; 369                        ;
; LABs with Chains - Fit Attempt 1                                               ; 107                        ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                          ;
; Time - Fit Attempt 1                                                           ; 89                         ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 1.813                      ;
+--------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 12     ;
; Early Slack - Fit Attempt 1         ; -1467  ;
; Mid Wire Use - Fit Attempt 1        ; 20     ;
; Mid Slack - Fit Attempt 1           ; -664   ;
; Late Wire Use - Fit Attempt 1       ; 22     ;
; Late Slack - Fit Attempt 1          ; -664   ;
; Time - Fit Attempt 1                ; 181    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 34.845 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 2611   ;
; Early Wire Use - Fit Attempt 1      ; 20     ;
; Peak Regional Wire - Fit Attempt 1  ; 46     ;
; Mid Slack - Fit Attempt 1           ; 1979   ;
; Late Slack - Fit Attempt 1          ; 1979   ;
; Late Slack - Fit Attempt 1          ; 1979   ;
; Late Wire Use - Fit Attempt 1       ; 22     ;
; Time - Fit Attempt 1                ; 51     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.030  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 20.620 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 08 09:27:19 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off t51_elektor -c t51_elektor
Info: Selected device EP1C12F256C6 for design "t51_elektor"
Info: Implementing parameter values for PLL "altpll48:\use_dll:dll|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 25, clock division of 26, and phase shift of 0 degrees (0 ps) for altpll48:\use_dll:dll|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C6 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll48:\use_dll:dll|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "Reset_n" to use Global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[1]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[7]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[2]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[0]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[4]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[5]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[6]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[3]" may be non-global or may not use global clock
Info: Automatically promoted signal "sld_hub:sld_hub_inst|CLR_SIGNAL" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1407" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1405" may be non-global or may not use global clock
    Info: Destination "T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:u0|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]" to use Global clock
    Info: Destination "T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~24" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:02
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:01:29
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:03:01
Info: Estimated most critical path is memory to memory delay of 19.646 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X33_Y24; Fanout = 1; MEM Node = 'T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ram_block1a0~portb_address_reg7'
    Info: 2: + IC(0.000 ns) + CELL(3.321 ns) = 3.321 ns; Loc. = M4K_X33_Y24; Fanout = 2; MEM Node = 'T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|q_b[0]'
    Info: 3: + IC(0.628 ns) + CELL(0.340 ns) = 4.289 ns; Loc. = LAB_X37_Y24; Fanout = 7; COMB Node = 'T8052:u0|T51:core51|Op_A[0]~715'
    Info: 4: + IC(0.277 ns) + CELL(0.225 ns) = 4.791 ns; Loc. = LAB_X37_Y24; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|AOP2[0]~694'
    Info: 5: + IC(0.596 ns) + CELL(0.088 ns) = 5.475 ns; Loc. = LAB_X36_Y24; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|B_i~696'
    Info: 6: + IC(0.294 ns) + CELL(0.443 ns) = 6.212 ns; Loc. = LAB_X36_Y24; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~122COUT1_141'
    Info: 7: + IC(0.000 ns) + CELL(0.062 ns) = 6.274 ns; Loc. = LAB_X36_Y24; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~120COUT1_143'
    Info: 8: + IC(0.000 ns) + CELL(0.199 ns) = 6.473 ns; Loc. = LAB_X36_Y24; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~116'
    Info: 9: + IC(0.000 ns) + CELL(0.523 ns) = 6.996 ns; Loc. = LAB_X36_Y24; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~125'
    Info: 10: + IC(0.848 ns) + CELL(0.443 ns) = 8.287 ns; Loc. = LAB_X36_Y20; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~102COUT1_115'
    Info: 11: + IC(0.000 ns) + CELL(0.062 ns) = 8.349 ns; Loc. = LAB_X36_Y20; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~98COUT1_117'
    Info: 12: + IC(0.000 ns) + CELL(0.468 ns) = 8.817 ns; Loc. = LAB_X36_Y20; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~95'
    Info: 13: + IC(0.277 ns) + CELL(0.225 ns) = 9.319 ns; Loc. = LAB_X36_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~20603'
    Info: 14: + IC(0.596 ns) + CELL(0.088 ns) = 10.003 ns; Loc. = LAB_X35_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~20604'
    Info: 15: + IC(0.754 ns) + CELL(0.225 ns) = 10.982 ns; Loc. = LAB_X31_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add7~6033'
    Info: 16: + IC(0.277 ns) + CELL(0.225 ns) = 11.484 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q[5]~20606'
    Info: 17: + IC(0.048 ns) + CELL(0.454 ns) = 11.986 ns; Loc. = LAB_X31_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|Next_ACC_Z~97'
    Info: 18: + IC(0.277 ns) + CELL(0.225 ns) = 12.488 ns; Loc. = LAB_X31_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|Next_ACC_Z~99'
    Info: 19: + IC(0.048 ns) + CELL(0.454 ns) = 12.990 ns; Loc. = LAB_X31_Y20; Fanout = 14; COMB Node = 'T8052:u0|T51:core51|process12~1439'
    Info: 20: + IC(0.414 ns) + CELL(0.088 ns) = 13.492 ns; Loc. = LAB_X31_Y20; Fanout = 7; COMB Node = 'T8052:u0|T51:core51|J_Skip~162'
    Info: 21: + IC(1.143 ns) + CELL(0.088 ns) = 14.723 ns; Loc. = LAB_X24_Y20; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|IStart~70'
    Info: 22: + IC(0.414 ns) + CELL(0.088 ns) = 15.225 ns; Loc. = LAB_X24_Y20; Fanout = 22; COMB Node = 'T8052:u0|T51:core51|Stall_pipe~819'
    Info: 23: + IC(1.190 ns) + CELL(0.088 ns) = 16.503 ns; Loc. = LAB_X28_Y21; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[0]~9643'
    Info: 24: + IC(0.162 ns) + CELL(0.340 ns) = 17.005 ns; Loc. = LAB_X28_Y21; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[0]~9645'
    Info: 25: + IC(0.414 ns) + CELL(0.088 ns) = 17.507 ns; Loc. = LAB_X28_Y21; Fanout = 16; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[0]~9646'
    Info: 26: + IC(1.844 ns) + CELL(0.295 ns) = 19.646 ns; Loc. = M4K_X19_Y16; Fanout = 1; MEM Node = 'T8052:u0|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_ngk1:auto_generated|altsyncram_unn2:altsyncram1|ram_block3a4~porta_address_reg0'
    Info: Total cell delay = 9.145 ns ( 46.55 % )
    Info: Total interconnect delay = 10.501 ns ( 53.45 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 18% of the available device resources. Peak interconnect usage is 46%
    Info: The peak interconnect region extends from location x32_y14 to location x42_y27
Info: Fitter routing operations ending: elapsed time is 00:00:51
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin usb_conn_ls has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: T8052:u0|T51_Port:tp0|Port_Output[1]
        Info: Type bidirectional pin SCL uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|PS2Keyboard:PS2Kbd|Ps2ClockOut
        Info: Type bidirectional pin Ps2Clk_io uses the LVTTL I/O standard
    Info: Following pins have the same output enable: USB:USB1|usbHostSlave:usb1|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|TxCtrlOut
        Info: Type bidirectional pin usb_dn uses the LVTTL I/O standard
        Info: Type bidirectional pin usb_dp uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|T51_Port:tp0|Port_Output[0]
        Info: Type bidirectional pin SDA uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|PS2Keyboard:PS2Kbd|Ps2DataOut
        Info: Type bidirectional pin Ps2Dat_io uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Fri Dec 08 09:33:37 2006
    Info: Elapsed time: 00:06:19


