Vin 8 0 5 #int[5]
clk1 9 0 0 #int[0]
clk2 9 0 1 #int[1]
clk3 9 0 2 #int[2]
en 4 0 0 #tgate[0]
Vdisch 9 0 3 #int[3]
D1 9 0 4 #int[4]
D2 9 0 5 #int[5]
D3 10 0 0 #int[0]
Vclear 10 0 1 #int[1]
int_Vref 10 0 2 #int[2]
vd_Vref 14 0 0 #tgate[0]
nfet_Vref 14 0 3 #tgate[1]
out:vd1 11 0 0 #ana_buff_out[0]
out:Vout1 12 0 0 #ana_buff_out[0]
out:Vout2 12 0 3 #ana_buff_out[1]
out:Vout3 13 0 0 #ana_buff_out[0]
out:Vout4 13 0 3 #ana_buff_out[1]
out:Vout_tgate 3 0 0 #ana_buff_out[0]
gnd 0 2 0 

