/*
 *  ## Please DO NOT edit this file!! ##
 *  This file is auto-generated from the register source files.
 *  Any modifications to this file will be LOST when it is re-generated.
 *
 *  ----------------------------------------------------------------
 *  (C) Copyright 2009 Realtek Semiconductor Corp.
 *
 *  This program is the proprietary software of Realtek Semiconductor
 *  Corporation and/or its licensors, and only be used, duplicated,
 *  modified or distributed under the authorized license from Realtek.
 *
 *  ANY USE OF THE SOFTWARE OTHER THAN AS AUTHORIZED UNDER
 *  THIS LICENSE OR COPYRIGHT LAW IS PROHIBITED.
 *
 *  ----------------------------------------------------------------
 *  Purpose: chip register definition and structure of EUROPA
 *
 *  ----------------------------------------------------------------
 */

#ifndef __EUROPA_REG_DEFINITION_H__
#define __EUROPA_REG_DEFINITION_H__

/*
 * Feature: Interface 
 */
#define EUROPA_REG_W0_ADDR                                                                                     (0x200)
  #define EUROPA_REG_W0_REG_W0_OFFSET                                                                          (0)
  #define EUROPA_REG_W0_REG_W0_MASK                                                                            (0xFF << EUROPA_REG_W0_REG_W0_OFFSET)

#define EUROPA_REG_W1_ADDR                                                                                     (0x201)
  #define EUROPA_REG_W1_REG_W1_OFFSET                                                                          (0)
  #define EUROPA_REG_W1_REG_W1_MASK                                                                            (0xFF << EUROPA_REG_W1_REG_W1_OFFSET)

#define EUROPA_REG_W2_ADDR                                                                                     (0x202)
  #define EUROPA_REG_W2_REG_W2_OFFSET                                                                          (0)
  #define EUROPA_REG_W2_REG_W2_MASK                                                                            (0xFF << EUROPA_REG_W2_REG_W2_OFFSET)

#define EUROPA_REG_W3_ADDR                                                                                     (0x203)
  #define EUROPA_REG_W3_REG_W3_OFFSET                                                                          (0)
  #define EUROPA_REG_W3_REG_W3_MASK                                                                            (0xFF << EUROPA_REG_W3_REG_W3_OFFSET)

#define EUROPA_REG_W4_ADDR                                                                                     (0x204)
  #define EUROPA_REG_W4_REG_W4_OFFSET                                                                          (0)
  #define EUROPA_REG_W4_REG_W4_MASK                                                                            (0xFF << EUROPA_REG_W4_REG_W4_OFFSET)

#define EUROPA_REG_W5_ADDR                                                                                     (0x205)
  #define EUROPA_REG_W5_REG_W5_OFFSET                                                                          (0)
  #define EUROPA_REG_W5_REG_W5_MASK                                                                            (0xFF << EUROPA_REG_W5_REG_W5_OFFSET)

#define EUROPA_REG_W6_ADDR                                                                                     (0x206)
  #define EUROPA_REG_W6_REG_W6_OFFSET                                                                          (0)
  #define EUROPA_REG_W6_REG_W6_MASK                                                                            (0xFF << EUROPA_REG_W6_REG_W6_OFFSET)

#define EUROPA_REG_W7_ADDR                                                                                     (0x207)
  #define EUROPA_REG_W7_REG_W7_OFFSET                                                                          (0)
  #define EUROPA_REG_W7_REG_W7_MASK                                                                            (0xFF << EUROPA_REG_W7_REG_W7_OFFSET)

#define EUROPA_REG_W8_ADDR                                                                                     (0x208)
  #define EUROPA_REG_W8_REG_W8_OFFSET                                                                          (0)
  #define EUROPA_REG_W8_REG_W8_MASK                                                                            (0xFF << EUROPA_REG_W8_REG_W8_OFFSET)

#define EUROPA_REG_W9_ADDR                                                                                     (0x209)
  #define EUROPA_REG_W9_REG_W9_OFFSET                                                                          (0)
  #define EUROPA_REG_W9_REG_W9_MASK                                                                            (0xFF << EUROPA_REG_W9_REG_W9_OFFSET)

#define EUROPA_REG_W10_ADDR                                                                                    (0x20A)
  #define EUROPA_REG_W10_REG_W10_OFFSET                                                                        (0)
  #define EUROPA_REG_W10_REG_W10_MASK                                                                          (0xFF << EUROPA_REG_W10_REG_W10_OFFSET)

#define EUROPA_REG_W11_ADDR                                                                                    (0x20B)
  #define EUROPA_REG_W11_REG_W11_OFFSET                                                                        (0)
  #define EUROPA_REG_W11_REG_W11_MASK                                                                          (0xFF << EUROPA_REG_W11_REG_W11_OFFSET)

#define EUROPA_REG_W12_ADDR                                                                                    (0x20C)
  #define EUROPA_REG_W12_REG_W12_OFFSET                                                                        (0)
  #define EUROPA_REG_W12_REG_W12_MASK                                                                          (0xFF << EUROPA_REG_W12_REG_W12_OFFSET)

#define EUROPA_REG_W13_ADDR                                                                                    (0x20D)
  #define EUROPA_REG_W13_REG_W13_OFFSET                                                                        (0)
  #define EUROPA_REG_W13_REG_W13_MASK                                                                          (0xFF << EUROPA_REG_W13_REG_W13_OFFSET)

#define EUROPA_REG_W14_ADDR                                                                                    (0x20E)
  #define EUROPA_REG_W14_REG_W14_OFFSET                                                                        (0)
  #define EUROPA_REG_W14_REG_W14_MASK                                                                          (0xFF << EUROPA_REG_W14_REG_W14_OFFSET)

#define EUROPA_REG_W15_ADDR                                                                                    (0x20F)
  #define EUROPA_REG_W15_REG_W15_OFFSET                                                                        (0)
  #define EUROPA_REG_W15_REG_W15_MASK                                                                          (0xFF << EUROPA_REG_W15_REG_W15_OFFSET)

#define EUROPA_REG_W16_ADDR                                                                                    (0x210)
  #define EUROPA_REG_W16_REG_W16_OFFSET                                                                        (0)
  #define EUROPA_REG_W16_REG_W16_MASK                                                                          (0xFF << EUROPA_REG_W16_REG_W16_OFFSET)

#define EUROPA_REG_W17_ADDR                                                                                    (0x211)
  #define EUROPA_REG_W17_REG_W17_OFFSET                                                                        (0)
  #define EUROPA_REG_W17_REG_W17_MASK                                                                          (0xFF << EUROPA_REG_W17_REG_W17_OFFSET)

#define EUROPA_REG_W18_ADDR                                                                                    (0x212)
  #define EUROPA_REG_W18_REG_W18_OFFSET                                                                        (0)
  #define EUROPA_REG_W18_REG_W18_MASK                                                                          (0xFF << EUROPA_REG_W18_REG_W18_OFFSET)

#define EUROPA_REG_W19_ADDR                                                                                    (0x213)
  #define EUROPA_REG_W19_REG_W19_OFFSET                                                                        (0)
  #define EUROPA_REG_W19_REG_W19_MASK                                                                          (0xFF << EUROPA_REG_W19_REG_W19_OFFSET)

#define EUROPA_REG_W20_ADDR                                                                                    (0x214)
  #define EUROPA_REG_W20_REG_W20_OFFSET                                                                        (0)
  #define EUROPA_REG_W20_REG_W20_MASK                                                                          (0xFF << EUROPA_REG_W20_REG_W20_OFFSET)

#define EUROPA_REG_W21_ADDR                                                                                    (0x215)
  #define EUROPA_REG_W21_REG_W21_OFFSET                                                                        (0)
  #define EUROPA_REG_W21_REG_W21_MASK                                                                          (0xFF << EUROPA_REG_W21_REG_W21_OFFSET)

#define EUROPA_REG_W22_ADDR                                                                                    (0x216)
  #define EUROPA_REG_W22_REG_W22_OFFSET                                                                        (0)
  #define EUROPA_REG_W22_REG_W22_MASK                                                                          (0xFF << EUROPA_REG_W22_REG_W22_OFFSET)

#define EUROPA_REG_W23_ADDR                                                                                    (0x217)
  #define EUROPA_REG_W23_REG_W23_OFFSET                                                                        (0)
  #define EUROPA_REG_W23_REG_W23_MASK                                                                          (0xFF << EUROPA_REG_W23_REG_W23_OFFSET)

#define EUROPA_REG_W24_ADDR                                                                                    (0x218)
  #define EUROPA_REG_W24_REG_W24_OFFSET                                                                        (0)
  #define EUROPA_REG_W24_REG_W24_MASK                                                                          (0xFF << EUROPA_REG_W24_REG_W24_OFFSET)

#define EUROPA_REG_W25_ADDR                                                                                    (0x219)
  #define EUROPA_REG_W25_REG_W25_OFFSET                                                                        (0)
  #define EUROPA_REG_W25_REG_W25_MASK                                                                          (0xFF << EUROPA_REG_W25_REG_W25_OFFSET)

#define EUROPA_REG_W26_ADDR                                                                                    (0x21A)
  #define EUROPA_REG_W26_REG_W26_OFFSET                                                                        (0)
  #define EUROPA_REG_W26_REG_W26_MASK                                                                          (0xFF << EUROPA_REG_W26_REG_W26_OFFSET)

#define EUROPA_REG_W27_ADDR                                                                                    (0x21B)
  #define EUROPA_REG_W27_REG_W27_OFFSET                                                                        (0)
  #define EUROPA_REG_W27_REG_W27_MASK                                                                          (0xFF << EUROPA_REG_W27_REG_W27_OFFSET)

#define EUROPA_REG_W28_ADDR                                                                                    (0x21C)
  #define EUROPA_REG_W28_REG_W28_OFFSET                                                                        (0)
  #define EUROPA_REG_W28_REG_W28_MASK                                                                          (0xFF << EUROPA_REG_W28_REG_W28_OFFSET)

#define EUROPA_REG_W29_ADDR                                                                                    (0x21D)
  #define EUROPA_REG_W29_REG_W29_OFFSET                                                                        (0)
  #define EUROPA_REG_W29_REG_W29_MASK                                                                          (0xFF << EUROPA_REG_W29_REG_W29_OFFSET)

#define EUROPA_REG_W30_ADDR                                                                                    (0x21E)
  #define EUROPA_REG_W30_REG_W30_OFFSET                                                                        (0)
  #define EUROPA_REG_W30_REG_W30_MASK                                                                          (0xFF << EUROPA_REG_W30_REG_W30_OFFSET)

#define EUROPA_REG_W31_ADDR                                                                                    (0x21F)
  #define EUROPA_REG_W31_REG_W31_OFFSET                                                                        (0)
  #define EUROPA_REG_W31_REG_W31_MASK                                                                          (0xFF << EUROPA_REG_W31_REG_W31_OFFSET)

#define EUROPA_REG_W32_ADDR                                                                                    (0x220)
  #define EUROPA_REG_W32_REG_W32_OFFSET                                                                        (0)
  #define EUROPA_REG_W32_REG_W32_MASK                                                                          (0xFF << EUROPA_REG_W32_REG_W32_OFFSET)

#define EUROPA_REG_W33_ADDR                                                                                    (0x221)
  #define EUROPA_REG_W33_REG_W33_OFFSET                                                                        (0)
  #define EUROPA_REG_W33_REG_W33_MASK                                                                          (0xFF << EUROPA_REG_W33_REG_W33_OFFSET)

#define EUROPA_REG_W34_ADDR                                                                                    (0x222)
  #define EUROPA_REG_W34_REG_W34_OFFSET                                                                        (0)
  #define EUROPA_REG_W34_REG_W34_MASK                                                                          (0xFF << EUROPA_REG_W34_REG_W34_OFFSET)

#define EUROPA_REG_W35_ADDR                                                                                    (0x223)
  #define EUROPA_REG_W35_REG_W35_OFFSET                                                                        (0)
  #define EUROPA_REG_W35_REG_W35_MASK                                                                          (0xFF << EUROPA_REG_W35_REG_W35_OFFSET)

#define EUROPA_REG_W36_ADDR                                                                                    (0x224)
  #define EUROPA_REG_W36_REG_W36_OFFSET                                                                        (0)
  #define EUROPA_REG_W36_REG_W36_MASK                                                                          (0xFF << EUROPA_REG_W36_REG_W36_OFFSET)

#define EUROPA_REG_W37_ADDR                                                                                    (0x225)
  #define EUROPA_REG_W37_REG_W37_OFFSET                                                                        (0)
  #define EUROPA_REG_W37_REG_W37_MASK                                                                          (0xFF << EUROPA_REG_W37_REG_W37_OFFSET)

#define EUROPA_REG_W38_ADDR                                                                                    (0x226)
  #define EUROPA_REG_W38_REG_W38_OFFSET                                                                        (0)
  #define EUROPA_REG_W38_REG_W38_MASK                                                                          (0xFF << EUROPA_REG_W38_REG_W38_OFFSET)

#define EUROPA_REG_W39_ADDR                                                                                    (0x227)
  #define EUROPA_REG_W39_REG_W39_OFFSET                                                                        (0)
  #define EUROPA_REG_W39_REG_W39_MASK                                                                          (0xFF << EUROPA_REG_W39_REG_W39_OFFSET)

#define EUROPA_REG_W40_ADDR                                                                                    (0x228)
  #define EUROPA_REG_W40_REG_W40_OFFSET                                                                        (0)
  #define EUROPA_REG_W40_REG_W40_MASK                                                                          (0xFF << EUROPA_REG_W40_REG_W40_OFFSET)

#define EUROPA_REG_W41_ADDR                                                                                    (0x229)
  #define EUROPA_REG_W41_REG_W41_OFFSET                                                                        (0)
  #define EUROPA_REG_W41_REG_W41_MASK                                                                          (0xFF << EUROPA_REG_W41_REG_W41_OFFSET)

#define EUROPA_REG_W42_ADDR                                                                                    (0x22A)
  #define EUROPA_REG_W42_REG_W42_OFFSET                                                                        (0)
  #define EUROPA_REG_W42_REG_W42_MASK                                                                          (0xFF << EUROPA_REG_W42_REG_W42_OFFSET)

#define EUROPA_REG_W43_ADDR                                                                                    (0x22B)
  #define EUROPA_REG_W43_REG_W43_OFFSET                                                                        (0)
  #define EUROPA_REG_W43_REG_W43_MASK                                                                          (0xFF << EUROPA_REG_W43_REG_W43_OFFSET)

#define EUROPA_REG_W44_ADDR                                                                                    (0x22C)
  #define EUROPA_REG_W44_REG_W44_OFFSET                                                                        (0)
  #define EUROPA_REG_W44_REG_W44_MASK                                                                          (0xFF << EUROPA_REG_W44_REG_W44_OFFSET)

#define EUROPA_REG_W45_ADDR                                                                                    (0x22D)
  #define EUROPA_REG_W45_REG_W45_OFFSET                                                                        (0)
  #define EUROPA_REG_W45_REG_W45_MASK                                                                          (0xFF << EUROPA_REG_W45_REG_W45_OFFSET)

#define EUROPA_REG_W46_ADDR                                                                                    (0x22E)
  #define EUROPA_REG_W46_REG_W46_OFFSET                                                                        (0)
  #define EUROPA_REG_W46_REG_W46_MASK                                                                          (0xFF << EUROPA_REG_W46_REG_W46_OFFSET)

#define EUROPA_REG_W47_ADDR                                                                                    (0x22F)
  #define EUROPA_REG_W47_REG_W47_OFFSET                                                                        (0)
  #define EUROPA_REG_W47_REG_W47_MASK                                                                          (0xFF << EUROPA_REG_W47_REG_W47_OFFSET)

#define EUROPA_REG_W48_ADDR                                                                                    (0x230)
  #define EUROPA_REG_W48_REG_W48_OFFSET                                                                        (0)
  #define EUROPA_REG_W48_REG_W48_MASK                                                                          (0xFF << EUROPA_REG_W48_REG_W48_OFFSET)

#define EUROPA_REG_W49_ADDR                                                                                    (0x231)
  #define EUROPA_REG_W49_REG_W49_OFFSET                                                                        (0)
  #define EUROPA_REG_W49_REG_W49_MASK                                                                          (0xFF << EUROPA_REG_W49_REG_W49_OFFSET)

#define EUROPA_REG_W50_ADDR                                                                                    (0x232)
  #define EUROPA_REG_W50_REG_W50_OFFSET                                                                        (0)
  #define EUROPA_REG_W50_REG_W50_MASK                                                                          (0xFF << EUROPA_REG_W50_REG_W50_OFFSET)

#define EUROPA_REG_W51_ADDR                                                                                    (0x233)
  #define EUROPA_REG_W51_REG_W51_OFFSET                                                                        (0)
  #define EUROPA_REG_W51_REG_W51_MASK                                                                          (0xFF << EUROPA_REG_W51_REG_W51_OFFSET)

#define EUROPA_REG_W52_ADDR                                                                                    (0x234)
  #define EUROPA_REG_W52_REG_W52_OFFSET                                                                        (0)
  #define EUROPA_REG_W52_REG_W52_MASK                                                                          (0xFF << EUROPA_REG_W52_REG_W52_OFFSET)

#define EUROPA_REG_W53_ADDR                                                                                    (0x235)
  #define EUROPA_REG_W53_REG_W53_OFFSET                                                                        (0)
  #define EUROPA_REG_W53_REG_W53_MASK                                                                          (0xFF << EUROPA_REG_W53_REG_W53_OFFSET)

#define EUROPA_REG_W54_ADDR                                                                                    (0x236)
  #define EUROPA_REG_W54_REG_W54_OFFSET                                                                        (0)
  #define EUROPA_REG_W54_REG_W54_MASK                                                                          (0xFF << EUROPA_REG_W54_REG_W54_OFFSET)

#define EUROPA_REG_W55_ADDR                                                                                    (0x237)
  #define EUROPA_REG_W55_REG_W55_OFFSET                                                                        (0)
  #define EUROPA_REG_W55_REG_W55_MASK                                                                          (0xFF << EUROPA_REG_W55_REG_W55_OFFSET)

#define EUROPA_REG_W56_ADDR                                                                                    (0x238)
  #define EUROPA_REG_W56_REG_W56_OFFSET                                                                        (0)
  #define EUROPA_REG_W56_REG_W56_MASK                                                                          (0xFF << EUROPA_REG_W56_REG_W56_OFFSET)

#define EUROPA_REG_W57_ADDR                                                                                    (0x239)
  #define EUROPA_REG_W57_REG_W57_OFFSET                                                                        (0)
  #define EUROPA_REG_W57_REG_W57_MASK                                                                          (0xFF << EUROPA_REG_W57_REG_W57_OFFSET)

#define EUROPA_REG_W58_ADDR                                                                                    (0x23A)
  #define EUROPA_REG_W58_REG_W58_OFFSET                                                                        (0)
  #define EUROPA_REG_W58_REG_W58_MASK                                                                          (0xFF << EUROPA_REG_W58_REG_W58_OFFSET)

#define EUROPA_REG_W59_ADDR                                                                                    (0x23B)
  #define EUROPA_REG_W59_REG_W59_OFFSET                                                                        (0)
  #define EUROPA_REG_W59_REG_W59_MASK                                                                          (0xFF << EUROPA_REG_W59_REG_W59_OFFSET)

#define EUROPA_REG_W60_ADDR                                                                                    (0x23C)
  #define EUROPA_REG_W60_REG_W60_OFFSET                                                                        (0)
  #define EUROPA_REG_W60_REG_W60_MASK                                                                          (0xFF << EUROPA_REG_W60_REG_W60_OFFSET)

#define EUROPA_REG_W61_ADDR                                                                                    (0x23D)
  #define EUROPA_REG_W61_REG_W61_OFFSET                                                                        (0)
  #define EUROPA_REG_W61_REG_W61_MASK                                                                          (0xFF << EUROPA_REG_W61_REG_W61_OFFSET)

#define EUROPA_REG_W62_ADDR                                                                                    (0x23E)
  #define EUROPA_REG_W62_REG_W62_OFFSET                                                                        (0)
  #define EUROPA_REG_W62_REG_W62_MASK                                                                          (0xFF << EUROPA_REG_W62_REG_W62_OFFSET)

#define EUROPA_REG_W63_ADDR                                                                                    (0x23F)
  #define EUROPA_REG_W63_REG_W63_OFFSET                                                                        (0)
  #define EUROPA_REG_W63_REG_W63_MASK                                                                          (0xFF << EUROPA_REG_W63_REG_W63_OFFSET)

#define EUROPA_REG_W64_ADDR                                                                                    (0x240)
  #define EUROPA_REG_W64_REG_W64_OFFSET                                                                        (0)
  #define EUROPA_REG_W64_REG_W64_MASK                                                                          (0xFF << EUROPA_REG_W64_REG_W64_OFFSET)

#define EUROPA_REG_W65_ADDR                                                                                    (0x241)
  #define EUROPA_REG_W65_REG_W65_OFFSET                                                                        (0)
  #define EUROPA_REG_W65_REG_W65_MASK                                                                          (0xFF << EUROPA_REG_W65_REG_W65_OFFSET)

#define EUROPA_REG_W66_ADDR                                                                                    (0x242)
  #define EUROPA_REG_W66_REG_W66_OFFSET                                                                        (0)
  #define EUROPA_REG_W66_REG_W66_MASK                                                                          (0xFF << EUROPA_REG_W66_REG_W66_OFFSET)

#define EUROPA_REG_W67_ADDR                                                                                    (0x243)
  #define EUROPA_REG_W67_REG_W67_OFFSET                                                                        (0)
  #define EUROPA_REG_W67_REG_W67_MASK                                                                          (0xFF << EUROPA_REG_W67_REG_W67_OFFSET)

#define EUROPA_REG_W68_ADDR                                                                                    (0x244)
  #define EUROPA_REG_W68_REG_W68_OFFSET                                                                        (0)
  #define EUROPA_REG_W68_REG_W68_MASK                                                                          (0xFF << EUROPA_REG_W68_REG_W68_OFFSET)

#define EUROPA_REG_W69_ADDR                                                                                    (0x245)
  #define EUROPA_REG_W69_REG_W69_OFFSET                                                                        (0)
  #define EUROPA_REG_W69_REG_W69_MASK                                                                          (0xFF << EUROPA_REG_W69_REG_W69_OFFSET)

#define EUROPA_REG_W70_ADDR                                                                                    (0x246)
  #define EUROPA_REG_W70_REG_W70_OFFSET                                                                        (0)
  #define EUROPA_REG_W70_REG_W70_MASK                                                                          (0xFF << EUROPA_REG_W70_REG_W70_OFFSET)

#define EUROPA_REG_W71_ADDR                                                                                    (0x247)
  #define EUROPA_REG_W71_REG_W71_OFFSET                                                                        (0)
  #define EUROPA_REG_W71_REG_W71_MASK                                                                          (0xFF << EUROPA_REG_W71_REG_W71_OFFSET)

#define EUROPA_REG_W72_ADDR                                                                                    (0x248)
  #define EUROPA_REG_W72_REG_W72_OFFSET                                                                        (0)
  #define EUROPA_REG_W72_REG_W72_MASK                                                                          (0xFF << EUROPA_REG_W72_REG_W72_OFFSET)

#define EUROPA_REG_W73_ADDR                                                                                    (0x249)
  #define EUROPA_REG_W73_REG_W73_OFFSET                                                                        (0)
  #define EUROPA_REG_W73_REG_W73_MASK                                                                          (0xFF << EUROPA_REG_W73_REG_W73_OFFSET)

#define EUROPA_REG_W74_ADDR                                                                                    (0x24A)
  #define EUROPA_REG_W74_REG_W74_OFFSET                                                                        (0)
  #define EUROPA_REG_W74_REG_W74_MASK                                                                          (0xFF << EUROPA_REG_W74_REG_W74_OFFSET)

#define EUROPA_REG_W75_ADDR                                                                                    (0x24B)
  #define EUROPA_REG_W75_REG_W75_OFFSET                                                                        (0)
  #define EUROPA_REG_W75_REG_W75_MASK                                                                          (0xFF << EUROPA_REG_W75_REG_W75_OFFSET)

#define EUROPA_REG_W76_ADDR                                                                                    (0x24C)
  #define EUROPA_REG_W76_REG_W76_OFFSET                                                                        (0)
  #define EUROPA_REG_W76_REG_W76_MASK                                                                          (0xFF << EUROPA_REG_W76_REG_W76_OFFSET)

#define EUROPA_REG_W77_ADDR                                                                                    (0x24D)
  #define EUROPA_REG_W77_REG_W77_OFFSET                                                                        (0)
  #define EUROPA_REG_W77_REG_W77_MASK                                                                          (0xFF << EUROPA_REG_W77_REG_W77_OFFSET)

#define EUROPA_REG_W78_ADDR                                                                                    (0x24E)
  #define EUROPA_REG_W78_REG_W78_OFFSET                                                                        (0)
  #define EUROPA_REG_W78_REG_W78_MASK                                                                          (0xFF << EUROPA_REG_W78_REG_W78_OFFSET)

#define EUROPA_REG_W79_ADDR                                                                                    (0x24F)
  #define EUROPA_REG_W79_REG_W79_OFFSET                                                                        (0)
  #define EUROPA_REG_W79_REG_W79_MASK                                                                          (0xFF << EUROPA_REG_W79_REG_W79_OFFSET)

#define EUROPA_REG_R0_ADDR                                                                                     (0x300)
  #define EUROPA_REG_R0_REG_R0_OFFSET                                                                          (0)
  #define EUROPA_REG_R0_REG_R0_MASK                                                                            (0xFF << EUROPA_REG_R0_REG_R0_OFFSET)

#define EUROPA_REG_R1_ADDR                                                                                     (0x301)
  #define EUROPA_REG_R1_REG_R1_OFFSET                                                                          (0)
  #define EUROPA_REG_R1_REG_R1_MASK                                                                            (0xFF << EUROPA_REG_R1_REG_R1_OFFSET)

#define EUROPA_REG_R2_ADDR                                                                                     (0x302)
  #define EUROPA_REG_R2_REG_R2_OFFSET                                                                          (0)
  #define EUROPA_REG_R2_REG_R2_MASK                                                                            (0xFF << EUROPA_REG_R2_REG_R2_OFFSET)

#define EUROPA_REG_R3_ADDR                                                                                     (0x303)
  #define EUROPA_REG_R3_REG_R3_OFFSET                                                                          (0)
  #define EUROPA_REG_R3_REG_R3_MASK                                                                            (0xFF << EUROPA_REG_R3_REG_R3_OFFSET)

#define EUROPA_REG_R4_ADDR                                                                                     (0x304)
  #define EUROPA_REG_R4_REG_R4_OFFSET                                                                          (0)
  #define EUROPA_REG_R4_REG_R4_MASK                                                                            (0xFF << EUROPA_REG_R4_REG_R4_OFFSET)

#define EUROPA_REG_R5_ADDR                                                                                     (0x305)
  #define EUROPA_REG_R5_REG_R5_OFFSET                                                                          (0)
  #define EUROPA_REG_R5_REG_R5_MASK                                                                            (0xFF << EUROPA_REG_R5_REG_R5_OFFSET)

#define EUROPA_REG_R6_ADDR                                                                                     (0x306)
  #define EUROPA_REG_R6_REG_R6_OFFSET                                                                          (0)
  #define EUROPA_REG_R6_REG_R6_MASK                                                                            (0xFF << EUROPA_REG_R6_REG_R6_OFFSET)

#define EUROPA_REG_R7_ADDR                                                                                     (0x307)
  #define EUROPA_REG_R7_REG_R7_OFFSET                                                                          (0)
  #define EUROPA_REG_R7_REG_R7_MASK                                                                            (0xFF << EUROPA_REG_R7_REG_R7_OFFSET)

#define EUROPA_REG_R8_ADDR                                                                                     (0x308)
  #define EUROPA_REG_R8_REG_R8_OFFSET                                                                          (0)
  #define EUROPA_REG_R8_REG_R8_MASK                                                                            (0xFF << EUROPA_REG_R8_REG_R8_OFFSET)

#define EUROPA_REG_R9_ADDR                                                                                     (0x309)
  #define EUROPA_REG_R9_REG_R9_OFFSET                                                                          (0)
  #define EUROPA_REG_R9_REG_R9_MASK                                                                            (0xFF << EUROPA_REG_R9_REG_R9_OFFSET)

#define EUROPA_REG_R10_ADDR                                                                                    (0x30A)
  #define EUROPA_REG_R10_REG_R10_OFFSET                                                                        (0)
  #define EUROPA_REG_R10_REG_R10_MASK                                                                          (0xFF << EUROPA_REG_R10_REG_R10_OFFSET)

#define EUROPA_REG_R11_ADDR                                                                                    (0x30B)
  #define EUROPA_REG_R11_REG_R11_OFFSET                                                                        (0)
  #define EUROPA_REG_R11_REG_R11_MASK                                                                          (0xFF << EUROPA_REG_R11_REG_R11_OFFSET)

#define EUROPA_REG_R12_ADDR                                                                                    (0x30C)
  #define EUROPA_REG_R12_REG_R12_OFFSET                                                                        (0)
  #define EUROPA_REG_R12_REG_R12_MASK                                                                          (0xFF << EUROPA_REG_R12_REG_R12_OFFSET)

#define EUROPA_REG_R13_ADDR                                                                                    (0x30D)
  #define EUROPA_REG_R13_REG_R13_OFFSET                                                                        (0)
  #define EUROPA_REG_R13_REG_R13_MASK                                                                          (0xFF << EUROPA_REG_R13_REG_R13_OFFSET)

#define EUROPA_REG_R14_ADDR                                                                                    (0x30E)
  #define EUROPA_REG_R14_REG_R14_OFFSET                                                                        (0)
  #define EUROPA_REG_R14_REG_R14_MASK                                                                          (0xFF << EUROPA_REG_R14_REG_R14_OFFSET)

#define EUROPA_REG_R15_ADDR                                                                                    (0x30F)
  #define EUROPA_REG_R15_REG_R15_OFFSET                                                                        (0)
  #define EUROPA_REG_R15_REG_R15_MASK                                                                          (0xFF << EUROPA_REG_R15_REG_R15_OFFSET)

#define EUROPA_REG_R16_ADDR                                                                                    (0x310)
  #define EUROPA_REG_R16_REG_R16_OFFSET                                                                        (0)
  #define EUROPA_REG_R16_REG_R16_MASK                                                                          (0xFF << EUROPA_REG_R16_REG_R16_OFFSET)

#define EUROPA_REG_R17_ADDR                                                                                    (0x311)
  #define EUROPA_REG_R17_REG_R17_OFFSET                                                                        (0)
  #define EUROPA_REG_R17_REG_R17_MASK                                                                          (0xFF << EUROPA_REG_R17_REG_R17_OFFSET)

#define EUROPA_REG_R18_ADDR                                                                                    (0x312)
  #define EUROPA_REG_R18_REG_R18_OFFSET                                                                        (0)
  #define EUROPA_REG_R18_REG_R18_MASK                                                                          (0xFF << EUROPA_REG_R18_REG_R18_OFFSET)

#define EUROPA_REG_R19_ADDR                                                                                    (0x313)
  #define EUROPA_REG_R19_REG_R19_OFFSET                                                                        (0)
  #define EUROPA_REG_R19_REG_R19_MASK                                                                          (0xFF << EUROPA_REG_R19_REG_R19_OFFSET)

#define EUROPA_REG_R20_ADDR                                                                                    (0x314)
  #define EUROPA_REG_R20_REG_R20_OFFSET                                                                        (0)
  #define EUROPA_REG_R20_REG_R20_MASK                                                                          (0xFF << EUROPA_REG_R20_REG_R20_OFFSET)

#define EUROPA_REG_R21_ADDR                                                                                    (0x315)
  #define EUROPA_REG_R21_REG_R21_OFFSET                                                                        (0)
  #define EUROPA_REG_R21_REG_R21_MASK                                                                          (0xFF << EUROPA_REG_R21_REG_R21_OFFSET)

#define EUROPA_REG_R22_ADDR                                                                                    (0x316)
  #define EUROPA_REG_R22_REG_R22_OFFSET                                                                        (0)
  #define EUROPA_REG_R22_REG_R22_MASK                                                                          (0xFF << EUROPA_REG_R22_REG_R22_OFFSET)

#define EUROPA_REG_R23_ADDR                                                                                    (0x317)
  #define EUROPA_REG_R23_REG_R23_OFFSET                                                                        (0)
  #define EUROPA_REG_R23_REG_R23_MASK                                                                          (0xFF << EUROPA_REG_R23_REG_R23_OFFSET)

#define EUROPA_REG_R24_ADDR                                                                                    (0x318)
  #define EUROPA_REG_R24_REG_R24_OFFSET                                                                        (0)
  #define EUROPA_REG_R24_REG_R24_MASK                                                                          (0xFF << EUROPA_REG_R24_REG_R24_OFFSET)

#define EUROPA_REG_R25_ADDR                                                                                    (0x319)
  #define EUROPA_REG_R25_REG_R25_OFFSET                                                                        (0)
  #define EUROPA_REG_R25_REG_R25_MASK                                                                          (0xFF << EUROPA_REG_R25_REG_R25_OFFSET)

#define EUROPA_REG_R26_ADDR                                                                                    (0x31A)
  #define EUROPA_REG_R26_REG_R26_OFFSET                                                                        (0)
  #define EUROPA_REG_R26_REG_R26_MASK                                                                          (0xFF << EUROPA_REG_R26_REG_R26_OFFSET)

#define EUROPA_REG_R27_ADDR                                                                                    (0x31B)
  #define EUROPA_REG_R27_REG_R27_OFFSET                                                                        (0)
  #define EUROPA_REG_R27_REG_R27_MASK                                                                          (0xFF << EUROPA_REG_R27_REG_R27_OFFSET)

#define EUROPA_REG_R28_ADDR                                                                                    (0x31C)
  #define EUROPA_REG_R28_REG_R28_OFFSET                                                                        (0)
  #define EUROPA_REG_R28_REG_R28_MASK                                                                          (0xFF << EUROPA_REG_R28_REG_R28_OFFSET)

#define EUROPA_REG_R29_ADDR                                                                                    (0x31D)
  #define EUROPA_REG_R29_REG_R29_OFFSET                                                                        (0)
  #define EUROPA_REG_R29_REG_R29_MASK                                                                          (0xFF << EUROPA_REG_R29_REG_R29_OFFSET)

#define EUROPA_REG_R30_ADDR                                                                                    (0x31E)
  #define EUROPA_REG_R30_REG_R30_OFFSET                                                                        (0)
  #define EUROPA_REG_R30_REG_R30_MASK                                                                          (0xFF << EUROPA_REG_R30_REG_R30_OFFSET)

#define EUROPA_REG_R31_ADDR                                                                                    (0x31F)
  #define EUROPA_REG_R31_REG_R31_OFFSET                                                                        (0)
  #define EUROPA_REG_R31_REG_R31_MASK                                                                          (0xFF << EUROPA_REG_R31_REG_R31_OFFSET)

#define EUROPA_REG_R32_ADDR                                                                                    (0x320)
  #define EUROPA_REG_R32_REG_R32_OFFSET                                                                        (0)
  #define EUROPA_REG_R32_REG_R32_MASK                                                                          (0xFF << EUROPA_REG_R32_REG_R32_OFFSET)

#define EUROPA_REG_R33_ADDR                                                                                    (0x321)
  #define EUROPA_REG_R33_REG_R33_OFFSET                                                                        (0)
  #define EUROPA_REG_R33_REG_R33_MASK                                                                          (0xFF << EUROPA_REG_R33_REG_R33_OFFSET)

#define EUROPA_REG_R34_ADDR                                                                                    (0x322)
  #define EUROPA_REG_R34_REG_R34_OFFSET                                                                        (0)
  #define EUROPA_REG_R34_REG_R34_MASK                                                                          (0xFF << EUROPA_REG_R34_REG_R34_OFFSET)

#define EUROPA_REG_APCDIG_RSTN_ADDR                                                                            (0x380)
  #define EUROPA_REG_APCDIG_RSTN_APCDIG_RSTN_OFFSET                                                            (0)
  #define EUROPA_REG_APCDIG_RSTN_APCDIG_RSTN_MASK                                                              (0x1 << EUROPA_REG_APCDIG_RSTN_APCDIG_RSTN_OFFSET)

#define EUROPA_REG_SCK_M_FUNCHG_ADDR                                                                           (0x381)
  #define EUROPA_REG_SCK_M_FUNCHG_SCK_M_FUNCHG_OFFSET                                                          (0)
  #define EUROPA_REG_SCK_M_FUNCHG_SCK_M_FUNCHG_MASK                                                            (0x1 << EUROPA_REG_SCK_M_FUNCHG_SCK_M_FUNCHG_OFFSET)

#define EUROPA_REG_MAGIC_CODE_ADDR                                                                             (0x250)
  #define EUROPA_REG_MAGIC_CODE_MAGIC_CODE_OFFSET                                                              (0)
  #define EUROPA_REG_MAGIC_CODE_MAGIC_CODE_MASK                                                                (0xFF << EUROPA_REG_MAGIC_CODE_MAGIC_CODE_OFFSET)

#define EUROPA_REG_SW_VERSION_ADDR                                                                             (0x251)
  #define EUROPA_REG_SW_VERSION_SW_VERSION_OFFSET                                                              (0)
  #define EUROPA_REG_SW_VERSION_SW_VERSION_MASK                                                                (0xFF << EUROPA_REG_SW_VERSION_SW_VERSION_OFFSET)

#define EUROPA_REG_STATUS_1_ADDR                                                                               (0x382)
  #define EUROPA_REG_STATUS_1_PATCH_REG_CHECKSUM_ERROR_OFFSET                                                  (5)
  #define EUROPA_REG_STATUS_1_PATCH_REG_CHECKSUM_ERROR_MASK                                                    (0x1 << EUROPA_REG_STATUS_1_PATCH_REG_CHECKSUM_ERROR_OFFSET)
  #define EUROPA_REG_STATUS_1_PROM_CHECKSUM_ERROR_OFFSET                                                       (4)
  #define EUROPA_REG_STATUS_1_PROM_CHECKSUM_ERROR_MASK                                                         (0x1 << EUROPA_REG_STATUS_1_PROM_CHECKSUM_ERROR_OFFSET)
  #define EUROPA_REG_STATUS_1_DDMI_READY_STATUS_OFFSET                                                         (3)
  #define EUROPA_REG_STATUS_1_DDMI_READY_STATUS_MASK                                                           (0x1 << EUROPA_REG_STATUS_1_DDMI_READY_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_1_READY_STATUS_OFFSET                                                              (2)
  #define EUROPA_REG_STATUS_1_READY_STATUS_MASK                                                                (0x1 << EUROPA_REG_STATUS_1_READY_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_1_IROM_SOURCE_OFFSET                                                               (1)
  #define EUROPA_REG_STATUS_1_IROM_SOURCE_MASK                                                                 (0x1 << EUROPA_REG_STATUS_1_IROM_SOURCE_OFFSET)
  #define EUROPA_REG_STATUS_1_BYPASS_ANALOG_RESET_BYPASS_OFFSET                                                (0)
  #define EUROPA_REG_STATUS_1_BYPASS_ANALOG_RESET_BYPASS_MASK                                                  (0x1 << EUROPA_REG_STATUS_1_BYPASS_ANALOG_RESET_BYPASS_OFFSET)

#define EUROPA_REG_STATUS_2_ADDR                                                                               (0x383)
  #define EUROPA_REG_STATUS_2_LVCMP_TX_VALID_OFFSET                                                            (7)
  #define EUROPA_REG_STATUS_2_LVCMP_TX_VALID_MASK                                                              (0x1 << EUROPA_REG_STATUS_2_LVCMP_TX_VALID_OFFSET)
  #define EUROPA_REG_STATUS_2_TEMP_VALID_OFFSET                                                                (6)
  #define EUROPA_REG_STATUS_2_TEMP_VALID_MASK                                                                  (0x1 << EUROPA_REG_STATUS_2_TEMP_VALID_OFFSET)
  #define EUROPA_REG_STATUS_2_DEBUG_MODE_STATUS_OFFSET                                                         (5)
  #define EUROPA_REG_STATUS_2_DEBUG_MODE_STATUS_MASK                                                           (0x1 << EUROPA_REG_STATUS_2_DEBUG_MODE_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_2_FAULT_STATUS_OFFSET                                                              (4)
  #define EUROPA_REG_STATUS_2_FAULT_STATUS_MASK                                                                (0x1 << EUROPA_REG_STATUS_2_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_2_TX_DIS_STATUS_OFFSET                                                             (3)
  #define EUROPA_REG_STATUS_2_TX_DIS_STATUS_MASK                                                               (0x1 << EUROPA_REG_STATUS_2_TX_DIS_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_2_RX_LOS_STATUS_OFFSET                                                             (2)
  #define EUROPA_REG_STATUS_2_RX_LOS_STATUS_MASK                                                               (0x1 << EUROPA_REG_STATUS_2_RX_LOS_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_2_IROM_DOWNLOAD_STATUS_OFFSET                                                      (1)
  #define EUROPA_REG_STATUS_2_IROM_DOWNLOAD_STATUS_MASK                                                        (0x1 << EUROPA_REG_STATUS_2_IROM_DOWNLOAD_STATUS_OFFSET)
  #define EUROPA_REG_STATUS_2_PATCH_REG_STATUS_OFFSET                                                          (0)
  #define EUROPA_REG_STATUS_2_PATCH_REG_STATUS_MASK                                                            (0x1 << EUROPA_REG_STATUS_2_PATCH_REG_STATUS_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION0_ADDR                                                                        (0x252)
  #define EUROPA_REG_EXTRA_ADDITION0_REG_EXTRA_ADDITION_0_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION0_REG_EXTRA_ADDITION_0_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION0_REG_EXTRA_ADDITION_0_OFFSET)

#define EUROPA_REG_CONTROL1_ADDR                                                                               (0x253)
  #define EUROPA_REG_CONTROL1_TX_BURST_EN_DIG_VALUE_OFFSET                                                     (7)
  #define EUROPA_REG_CONTROL1_TX_BURST_EN_DIG_VALUE_MASK                                                       (0x1 << EUROPA_REG_CONTROL1_TX_BURST_EN_DIG_VALUE_OFFSET)
  #define EUROPA_REG_CONTROL1_UART_TEST_MODE_OFFSET                                                            (6)
  #define EUROPA_REG_CONTROL1_UART_TEST_MODE_MASK                                                              (0x1 << EUROPA_REG_CONTROL1_UART_TEST_MODE_OFFSET)
  #define EUROPA_REG_CONTROL1_WDOG_ENABLE_OFFSET                                                               (5)
  #define EUROPA_REG_CONTROL1_WDOG_ENABLE_MASK                                                                 (0x1 << EUROPA_REG_CONTROL1_WDOG_ENABLE_OFFSET)
  #define EUROPA_REG_CONTROL1_FREEZE_DDMI_UPDATE_OFFSET                                                        (4)
  #define EUROPA_REG_CONTROL1_FREEZE_DDMI_UPDATE_MASK                                                          (0x1 << EUROPA_REG_CONTROL1_FREEZE_DDMI_UPDATE_OFFSET)
  #define EUROPA_REG_CONTROL1_I2C_ROMCODE_WRITE_FINISH_OFFSET                                                  (3)
  #define EUROPA_REG_CONTROL1_I2C_ROMCODE_WRITE_FINISH_MASK                                                    (0x1 << EUROPA_REG_CONTROL1_I2C_ROMCODE_WRITE_FINISH_OFFSET)
  #define EUROPA_REG_CONTROL1_DW8051_DISABLE_OFFSET                                                            (2)
  #define EUROPA_REG_CONTROL1_DW8051_DISABLE_MASK                                                              (0x1 << EUROPA_REG_CONTROL1_DW8051_DISABLE_OFFSET)
  #define EUROPA_REG_CONTROL1_SYSTEM_SPEED_OFFSET                                                              (0)
  #define EUROPA_REG_CONTROL1_SYSTEM_SPEED_MASK                                                                (0x3 << EUROPA_REG_CONTROL1_SYSTEM_SPEED_OFFSET)

#define EUROPA_REG_CONTROL2_ADDR                                                                               (0x254)
  #define EUROPA_REG_CONTROL2_TX_SD_PIN_TRI_OFFSET                                                             (7)
  #define EUROPA_REG_CONTROL2_TX_SD_PIN_TRI_MASK                                                               (0x1 << EUROPA_REG_CONTROL2_TX_SD_PIN_TRI_OFFSET)
  #define EUROPA_REG_CONTROL2_LOS_PIN_NO_TRI_OFFSET                                                            (6)
  #define EUROPA_REG_CONTROL2_LOS_PIN_NO_TRI_MASK                                                              (0x1 << EUROPA_REG_CONTROL2_LOS_PIN_NO_TRI_OFFSET)
  #define EUROPA_REG_CONTROL2_RX_OVER_POWER_ACTION_OFFSET                                                      (4)
  #define EUROPA_REG_CONTROL2_RX_OVER_POWER_ACTION_MASK                                                        (0x3 << EUROPA_REG_CONTROL2_RX_OVER_POWER_ACTION_OFFSET)
  #define EUROPA_REG_CONTROL2_ENLD_L_OFFSET                                                                    (3)
  #define EUROPA_REG_CONTROL2_ENLD_L_MASK                                                                      (0x1 << EUROPA_REG_CONTROL2_ENLD_L_OFFSET)
  #define EUROPA_REG_CONTROL2_TX_POW_CTL_OFFSET                                                                (2)
  #define EUROPA_REG_CONTROL2_TX_POW_CTL_MASK                                                                  (0x1 << EUROPA_REG_CONTROL2_TX_POW_CTL_OFFSET)
  #define EUROPA_REG_CONTROL2_TX_DIS_CTL_OFFSET                                                                (0)
  #define EUROPA_REG_CONTROL2_TX_DIS_CTL_MASK                                                                  (0x3 << EUROPA_REG_CONTROL2_TX_DIS_CTL_OFFSET)

#define EUROPA_REG_CONTROL3_ADDR                                                                               (0x255)
  #define EUROPA_REG_CONTROL3_RSSI_SOURCE_OFFSET                                                               (7)
  #define EUROPA_REG_CONTROL3_RSSI_SOURCE_MASK                                                                 (0x1 << EUROPA_REG_CONTROL3_RSSI_SOURCE_OFFSET)
  #define EUROPA_REG_CONTROL3_APCDIG_RO_CLK_INV_OFFSET                                                         (6)
  #define EUROPA_REG_CONTROL3_APCDIG_RO_CLK_INV_MASK                                                           (0x1 << EUROPA_REG_CONTROL3_APCDIG_RO_CLK_INV_OFFSET)
  #define EUROPA_REG_CONTROL3_TX_DIS_PIN_TIME_CHECK_OFFSET                                                     (5)
  #define EUROPA_REG_CONTROL3_TX_DIS_PIN_TIME_CHECK_MASK                                                       (0x1 << EUROPA_REG_CONTROL3_TX_DIS_PIN_TIME_CHECK_OFFSET)
  #define EUROPA_REG_CONTROL3_DDMI_TX_DIS_HW_ENABLE_OFFSET                                                     (4)
  #define EUROPA_REG_CONTROL3_DDMI_TX_DIS_HW_ENABLE_MASK                                                       (0x1 << EUROPA_REG_CONTROL3_DDMI_TX_DIS_HW_ENABLE_OFFSET)
  #define EUROPA_REG_CONTROL3_DDMI_TX_DIS_OFFSET                                                               (3)
  #define EUROPA_REG_CONTROL3_DDMI_TX_DIS_MASK                                                                 (0x1 << EUROPA_REG_CONTROL3_DDMI_TX_DIS_OFFSET)
  #define EUROPA_REG_CONTROL3_UNDER_TX_DIS_RELEASE_OFFSET                                                      (2)
  #define EUROPA_REG_CONTROL3_UNDER_TX_DIS_RELEASE_MASK                                                        (0x1 << EUROPA_REG_CONTROL3_UNDER_TX_DIS_RELEASE_OFFSET)
  #define EUROPA_REG_CONTROL3_UNDER_RX_OVER_POWER_RELEASE_OFFSET                                               (1)
  #define EUROPA_REG_CONTROL3_UNDER_RX_OVER_POWER_RELEASE_MASK                                                 (0x1 << EUROPA_REG_CONTROL3_UNDER_RX_OVER_POWER_RELEASE_OFFSET)
  #define EUROPA_REG_CONTROL3_UNDER_FAULT_RELEASE_OFFSET                                                       (0)
  #define EUROPA_REG_CONTROL3_UNDER_FAULT_RELEASE_MASK                                                         (0x1 << EUROPA_REG_CONTROL3_UNDER_FAULT_RELEASE_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION1_ADDR                                                                        (0x256)
  #define EUROPA_REG_EXTRA_ADDITION1_REG_EXTRA_ADDITION_1_OFFSET                                               (4)
  #define EUROPA_REG_EXTRA_ADDITION1_REG_EXTRA_ADDITION_1_MASK                                                 (0xF << EUROPA_REG_EXTRA_ADDITION1_REG_EXTRA_ADDITION_1_OFFSET)
  #define EUROPA_REG_EXTRA_ADDITION1_DBG_CTRL_RSSI_OFFSET                                                      (0)
  #define EUROPA_REG_EXTRA_ADDITION1_DBG_CTRL_RSSI_MASK                                                        (0xF << EUROPA_REG_EXTRA_ADDITION1_DBG_CTRL_RSSI_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION2_ADDR                                                                        (0x257)
  #define EUROPA_REG_EXTRA_ADDITION2_REG_EXTRA_ADDITION_2_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION2_REG_EXTRA_ADDITION_2_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION2_REG_EXTRA_ADDITION_2_OFFSET)

#define EUROPA_REG_SW_INT_CODE_ADDR                                                                            (0x258)
  #define EUROPA_REG_SW_INT_CODE_SW_REQ_CODE_OFFSET                                                            (0)
  #define EUROPA_REG_SW_INT_CODE_SW_REQ_CODE_MASK                                                              (0xFF << EUROPA_REG_SW_INT_CODE_SW_REQ_CODE_OFFSET)

#define EUROPA_REG_INT_MASK1_ADDR                                                                              (0x259)
  #define EUROPA_REG_INT_MASK1_TX_DIS_INT_MASK_OFFSET                                                          (7)
  #define EUROPA_REG_INT_MASK1_TX_DIS_INT_MASK_MASK                                                            (0x1 << EUROPA_REG_INT_MASK1_TX_DIS_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_DDMI_TX_DIS_INT_MASK_OFFSET                                                     (6)
  #define EUROPA_REG_INT_MASK1_DDMI_TX_DIS_INT_MASK_MASK                                                       (0x1 << EUROPA_REG_INT_MASK1_DDMI_TX_DIS_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_DDMI_WRITE_INT_MASK_OFFSET                                                      (5)
  #define EUROPA_REG_INT_MASK1_DDMI_WRITE_INT_MASK_MASK                                                        (0x1 << EUROPA_REG_INT_MASK1_DDMI_WRITE_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_FAULT_RELEASE_INT_MASK_OFFSET                                                   (4)
  #define EUROPA_REG_INT_MASK1_FAULT_RELEASE_INT_MASK_MASK                                                     (0x1 << EUROPA_REG_INT_MASK1_FAULT_RELEASE_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_FAULT_INT_MASK_OFFSET                                                           (3)
  #define EUROPA_REG_INT_MASK1_FAULT_INT_MASK_MASK                                                             (0x1 << EUROPA_REG_INT_MASK1_FAULT_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_LOST_INT_MASK_OFFSET                                                            (2)
  #define EUROPA_REG_INT_MASK1_LOST_INT_MASK_MASK                                                              (0x1 << EUROPA_REG_INT_MASK1_LOST_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_RSSI_ER_INT_MASK_OFFSET                                                         (1)
  #define EUROPA_REG_INT_MASK1_RSSI_ER_INT_MASK_MASK                                                           (0x1 << EUROPA_REG_INT_MASK1_RSSI_ER_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK1_TEMP_CHANGE_INT_MASK_OFFSET                                                     (0)
  #define EUROPA_REG_INT_MASK1_TEMP_CHANGE_INT_MASK_MASK                                                       (0x1 << EUROPA_REG_INT_MASK1_TEMP_CHANGE_INT_MASK_OFFSET)

#define EUROPA_REG_INT_MASK2_ADDR                                                                              (0x25A)
  #define EUROPA_REG_INT_MASK2_TX_SD_TOGGLE_INT_MASK_OFFSET                                                    (5)
  #define EUROPA_REG_INT_MASK2_TX_SD_TOGGLE_INT_MASK_MASK                                                      (0x1 << EUROPA_REG_INT_MASK2_TX_SD_TOGGLE_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK2_UNDER_TX_DIS_RELEASE_INT_MASK_OFFSET                                            (4)
  #define EUROPA_REG_INT_MASK2_UNDER_TX_DIS_RELEASE_INT_MASK_MASK                                              (0x1 << EUROPA_REG_INT_MASK2_UNDER_TX_DIS_RELEASE_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK2_UNDER_RX_OVER_POWER_RELEASE__INT_MASK_OFFSET                                    (3)
  #define EUROPA_REG_INT_MASK2_UNDER_RX_OVER_POWER_RELEASE__INT_MASK_MASK                                      (0x1 << EUROPA_REG_INT_MASK2_UNDER_RX_OVER_POWER_RELEASE__INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK2_WDOG_TIMEOUT_FAULT_INT_STAUS_MASK_OFFSET                                        (2)
  #define EUROPA_REG_INT_MASK2_WDOG_TIMEOUT_FAULT_INT_STAUS_MASK_MASK                                          (0x1 << EUROPA_REG_INT_MASK2_WDOG_TIMEOUT_FAULT_INT_STAUS_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK2_RX_OVER_POWER_INT_MASK_OFFSET                                                   (1)
  #define EUROPA_REG_INT_MASK2_RX_OVER_POWER_INT_MASK_MASK                                                     (0x1 << EUROPA_REG_INT_MASK2_RX_OVER_POWER_INT_MASK_OFFSET)
  #define EUROPA_REG_INT_MASK2_SW_REQ_INT_MASK_OFFSET                                                          (0)
  #define EUROPA_REG_INT_MASK2_SW_REQ_INT_MASK_MASK                                                            (0x1 << EUROPA_REG_INT_MASK2_SW_REQ_INT_MASK_OFFSET)

#define EUROPA_REG_INT_STATUS1_ADDR                                                                            (0x384)
  #define EUROPA_REG_INT_STATUS1_TX_DIS_INT_STATUS_OFFSET                                                      (7)
  #define EUROPA_REG_INT_STATUS1_TX_DIS_INT_STATUS_MASK                                                        (0x1 << EUROPA_REG_INT_STATUS1_TX_DIS_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_DDMI_TX_DIS_INT_STATUS_OFFSET                                                 (6)
  #define EUROPA_REG_INT_STATUS1_DDMI_TX_DIS_INT_STATUS_MASK                                                   (0x1 << EUROPA_REG_INT_STATUS1_DDMI_TX_DIS_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_DDMI_WRITE_INT_STAUS_OFFSET                                                   (5)
  #define EUROPA_REG_INT_STATUS1_DDMI_WRITE_INT_STAUS_MASK                                                     (0x1 << EUROPA_REG_INT_STATUS1_DDMI_WRITE_INT_STAUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_FAULT_RELEASE_INT_STATUS_OFFSET                                               (4)
  #define EUROPA_REG_INT_STATUS1_FAULT_RELEASE_INT_STATUS_MASK                                                 (0x1 << EUROPA_REG_INT_STATUS1_FAULT_RELEASE_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_FAULT_INT_STATUS_OFFSET                                                       (3)
  #define EUROPA_REG_INT_STATUS1_FAULT_INT_STATUS_MASK                                                         (0x1 << EUROPA_REG_INT_STATUS1_FAULT_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_LOST_INT_STATUS_OFFSET                                                        (2)
  #define EUROPA_REG_INT_STATUS1_LOST_INT_STATUS_MASK                                                          (0x1 << EUROPA_REG_INT_STATUS1_LOST_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_RSSI_ER_INT_STATUS_OFFSET                                                     (1)
  #define EUROPA_REG_INT_STATUS1_RSSI_ER_INT_STATUS_MASK                                                       (0x1 << EUROPA_REG_INT_STATUS1_RSSI_ER_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS1_TEMP_CHANGE_INT_STATUS_OFFSET                                                 (0)
  #define EUROPA_REG_INT_STATUS1_TEMP_CHANGE_INT_STATUS_MASK                                                   (0x1 << EUROPA_REG_INT_STATUS1_TEMP_CHANGE_INT_STATUS_OFFSET)

#define EUROPA_REG_INT_STATUS2_ADDR                                                                            (0x385)
  #define EUROPA_REG_INT_STATUS2_TX_SD_TOGGLE_INT_OFFSET                                                       (5)
  #define EUROPA_REG_INT_STATUS2_TX_SD_TOGGLE_INT_MASK                                                         (0x1 << EUROPA_REG_INT_STATUS2_TX_SD_TOGGLE_INT_OFFSET)
  #define EUROPA_REG_INT_STATUS2_UNDER_TX_DIS_RELEASE_INT_OFFSET                                               (4)
  #define EUROPA_REG_INT_STATUS2_UNDER_TX_DIS_RELEASE_INT_MASK                                                 (0x1 << EUROPA_REG_INT_STATUS2_UNDER_TX_DIS_RELEASE_INT_OFFSET)
  #define EUROPA_REG_INT_STATUS2_UNDER_RX_OVER_POWER_RELEASE_INT_OFFSET                                        (3)
  #define EUROPA_REG_INT_STATUS2_UNDER_RX_OVER_POWER_RELEASE_INT_MASK                                          (0x1 << EUROPA_REG_INT_STATUS2_UNDER_RX_OVER_POWER_RELEASE_INT_OFFSET)
  #define EUROPA_REG_INT_STATUS2_WDOG_TIMEOUT_FAULT_INT_STAUS_OFFSET                                           (2)
  #define EUROPA_REG_INT_STATUS2_WDOG_TIMEOUT_FAULT_INT_STAUS_MASK                                             (0x1 << EUROPA_REG_INT_STATUS2_WDOG_TIMEOUT_FAULT_INT_STAUS_OFFSET)
  #define EUROPA_REG_INT_STATUS2_RX_OVER_POWER_INT_STATUS_OFFSET                                               (1)
  #define EUROPA_REG_INT_STATUS2_RX_OVER_POWER_INT_STATUS_MASK                                                 (0x1 << EUROPA_REG_INT_STATUS2_RX_OVER_POWER_INT_STATUS_OFFSET)
  #define EUROPA_REG_INT_STATUS2_SW_REQ_INT_STATUS_OFFSET                                                      (0)
  #define EUROPA_REG_INT_STATUS2_SW_REQ_INT_STATUS_MASK                                                        (0x1 << EUROPA_REG_INT_STATUS2_SW_REQ_INT_STATUS_OFFSET)

#define EUROPA_REG_DDMI_INT_STATUS_ADDR                                                                        (0x386)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P7_INT_OFFSET                                                        (7)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P7_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P7_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P6_INT_OFFSET                                                        (6)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P6_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P6_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P5_INT_OFFSET                                                        (5)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P5_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P5_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P4_INT_OFFSET                                                        (4)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P4_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P4_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P3_INT_OFFSET                                                        (3)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P3_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P3_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P2_INT_OFFSET                                                        (2)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P2_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P2_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P1_INT_OFFSET                                                        (1)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P1_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P1_INT_OFFSET)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P0_INT_OFFSET                                                        (0)
  #define EUROPA_REG_DDMI_INT_STATUS_DDMI_P0_INT_MASK                                                          (0x1 << EUROPA_REG_DDMI_INT_STATUS_DDMI_P0_INT_OFFSET)

#define EUROPA_REG_TEMP_INT_OFFSET_ADDR                                                                        (0x25B)
  #define EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_FRACTION_OFFSET                                        (3)
  #define EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_FRACTION_MASK                                          (0x3 << EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_FRACTION_OFFSET)
  #define EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_INTERGET_OFFSET                                        (0)
  #define EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_INTERGET_MASK                                          (0x7 << EUROPA_REG_TEMP_INT_OFFSET_TEMPERATURE_OFFSET_INTERGET_OFFSET)

#define EUROPA_REG_BIST_CTL_ADDR                                                                               (0x25C)
  #define EUROPA_REG_BIST_CTL_VIAROM_BIST_TEST_ENABLE_OFFSET                                                   (4)
  #define EUROPA_REG_BIST_CTL_VIAROM_BIST_TEST_ENABLE_MASK                                                     (0x1 << EUROPA_REG_BIST_CTL_VIAROM_BIST_TEST_ENABLE_OFFSET)
  #define EUROPA_REG_BIST_CTL_DDMI_REG_BIST_TEST_ENABLE_OFFSET                                                 (3)
  #define EUROPA_REG_BIST_CTL_DDMI_REG_BIST_TEST_ENABLE_MASK                                                   (0x1 << EUROPA_REG_BIST_CTL_DDMI_REG_BIST_TEST_ENABLE_OFFSET)
  #define EUROPA_REG_BIST_CTL_ERAM_BIST_TEST_ENABLE_OFFSET                                                     (2)
  #define EUROPA_REG_BIST_CTL_ERAM_BIST_TEST_ENABLE_MASK                                                       (0x1 << EUROPA_REG_BIST_CTL_ERAM_BIST_TEST_ENABLE_OFFSET)
  #define EUROPA_REG_BIST_CTL_IRAM_BIST_TEST_ENABLE_OFFSET                                                     (1)
  #define EUROPA_REG_BIST_CTL_IRAM_BIST_TEST_ENABLE_MASK                                                       (0x1 << EUROPA_REG_BIST_CTL_IRAM_BIST_TEST_ENABLE_OFFSET)
  #define EUROPA_REG_BIST_CTL_IROM_BIST_TEST_ENABLE_OFFSET                                                     (0)
  #define EUROPA_REG_BIST_CTL_IROM_BIST_TEST_ENABLE_MASK                                                       (0x1 << EUROPA_REG_BIST_CTL_IROM_BIST_TEST_ENABLE_OFFSET)

#define EUROPA_REG_BIST_STATUS_ADDR                                                                            (0x387)
  #define EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_FAIL_OFFSET                                                (7)
  #define EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_FAIL_MASK                                                  (0x1 << EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_FAIL_OFFSET)
  #define EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_FAIL_OFFSET                                                    (6)
  #define EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_FAIL_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_FAIL_OFFSET)
  #define EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_FAIL_OFFSET                                                    (5)
  #define EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_FAIL_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_FAIL_OFFSET)
  #define EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_FAIL_OFFSET                                                    (4)
  #define EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_FAIL_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_FAIL_OFFSET)
  #define EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_DONE_OFFSET                                                (3)
  #define EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_DONE_MASK                                                  (0x1 << EUROPA_REG_BIST_STATUS_DDMI_REG_BIST_TEST_DONE_OFFSET)
  #define EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_DONE_OFFSET                                                    (2)
  #define EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_DONE_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_ERAM_BIST_TEST_DONE_OFFSET)
  #define EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_DONE_OFFSET                                                    (1)
  #define EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_DONE_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_IRAM_BIST_TEST_DONE_OFFSET)
  #define EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_DONE_OFFSET                                                    (0)
  #define EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_DONE_MASK                                                      (0x1 << EUROPA_REG_BIST_STATUS_IROM_BIST_TEST_DONE_OFFSET)

#define EUROPA_REG_WDOG_INIT_ADDR                                                                              (0x25D)
  #define EUROPA_REG_WDOG_INIT_SET_WDOG_INIT_OFFSET                                                            (0)
  #define EUROPA_REG_WDOG_INIT_SET_WDOG_INIT_MASK                                                              (0xFF << EUROPA_REG_WDOG_INIT_SET_WDOG_INIT_OFFSET)

#define EUROPA_REG_WDOG_VALUE_ADDR                                                                             (0x388)
  #define EUROPA_REG_WDOG_VALUE_WDOG_COUNTER_VALUE_OFFSET                                                      (0)
  #define EUROPA_REG_WDOG_VALUE_WDOG_COUNTER_VALUE_MASK                                                        (0xFF << EUROPA_REG_WDOG_VALUE_WDOG_COUNTER_VALUE_OFFSET)

#define EUROPA_REG_POLARITY_ADDR                                                                               (0x25E)
  #define EUROPA_REG_POLARITY_TX_DIS_POLARITY_CTL_OFFSET                                                       (2)
  #define EUROPA_REG_POLARITY_TX_DIS_POLARITY_CTL_MASK                                                         (0x1 << EUROPA_REG_POLARITY_TX_DIS_POLARITY_CTL_OFFSET)
  #define EUROPA_REG_POLARITY_TX_SD_POLARITY_CTL_OFFSET                                                        (1)
  #define EUROPA_REG_POLARITY_TX_SD_POLARITY_CTL_MASK                                                          (0x1 << EUROPA_REG_POLARITY_TX_SD_POLARITY_CTL_OFFSET)
  #define EUROPA_REG_POLARITY_LOS_SD_POLARITY_CTL_OFFSET                                                       (0)
  #define EUROPA_REG_POLARITY_LOS_SD_POLARITY_CTL_MASK                                                         (0x1 << EUROPA_REG_POLARITY_LOS_SD_POLARITY_CTL_OFFSET)

#define EUROPA_REG_FAULT_CTL_ADDR                                                                              (0x25F)
  #define EUROPA_REG_FAULT_CTL_WDOG_TOUT_ACTION_OFFSET                                                         (5)
  #define EUROPA_REG_FAULT_CTL_WDOG_TOUT_ACTION_MASK                                                           (0x3 << EUROPA_REG_FAULT_CTL_WDOG_TOUT_ACTION_OFFSET)
  #define EUROPA_REG_FAULT_CTL_FAULT_ACTION_OFFSET                                                             (3)
  #define EUROPA_REG_FAULT_CTL_FAULT_ACTION_MASK                                                               (0x3 << EUROPA_REG_FAULT_CTL_FAULT_ACTION_OFFSET)
  #define EUROPA_REG_FAULT_CTL_FAULT_FORCE_OFFSET                                                              (2)
  #define EUROPA_REG_FAULT_CTL_FAULT_FORCE_MASK                                                                (0x1 << EUROPA_REG_FAULT_CTL_FAULT_FORCE_OFFSET)
  #define EUROPA_REG_FAULT_CTL_FAULT_LATCH_OFFSET                                                              (1)
  #define EUROPA_REG_FAULT_CTL_FAULT_LATCH_MASK                                                                (0x1 << EUROPA_REG_FAULT_CTL_FAULT_LATCH_OFFSET)
  #define EUROPA_REG_FAULT_CTL_FAULT_MODE_OFFSET                                                               (0)
  #define EUROPA_REG_FAULT_CTL_FAULT_MODE_MASK                                                                 (0x1 << EUROPA_REG_FAULT_CTL_FAULT_MODE_OFFSET)

#define EUROPA_REG_FAULT_INHIBIT_ADDR                                                                          (0x260)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_TEMP_FAULT_INHIBIT_OFFSET                                              (7)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_TEMP_FAULT_INHIBIT_MASK                                                (0x1 << EUROPA_REG_FAULT_INHIBIT_OVER_TEMP_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_VOL_FAULT_INHIBIT_OFFSET                                               (6)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_VOL_FAULT_INHIBIT_MASK                                                 (0x1 << EUROPA_REG_FAULT_INHIBIT_OVER_VOL_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_IMPD_FAULT_INHIBIT_OFFSET                                              (5)
  #define EUROPA_REG_FAULT_INHIBIT_OVER_IMPD_FAULT_INHIBIT_MASK                                                (0x1 << EUROPA_REG_FAULT_INHIBIT_OVER_IMPD_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_TX_LV_FAULT_INHIBIT_OFFSET                                                  (4)
  #define EUROPA_REG_FAULT_INHIBIT_TX_LV_FAULT_INHIBIT_MASK                                                    (0x1 << EUROPA_REG_FAULT_INHIBIT_TX_LV_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_BEN_TOO_LONG_FAULT_INHIBIT_OFFSET                                           (3)
  #define EUROPA_REG_FAULT_INHIBIT_BEN_TOO_LONG_FAULT_INHIBIT_MASK                                             (0x1 << EUROPA_REG_FAULT_INHIBIT_BEN_TOO_LONG_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_WDOG_TIMEOUT_FAULT_INHIBIT_OFFSET                                           (2)
  #define EUROPA_REG_FAULT_INHIBIT_WDOG_TIMEOUT_FAULT_INHIBIT_MASK                                             (0x1 << EUROPA_REG_FAULT_INHIBIT_WDOG_TIMEOUT_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_TX_SD_FAULT_INHIBIT_OFFSET                                                  (1)
  #define EUROPA_REG_FAULT_INHIBIT_TX_SD_FAULT_INHIBIT_MASK                                                    (0x1 << EUROPA_REG_FAULT_INHIBIT_TX_SD_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT_TX_FAULT_INHIBIT_OFFSET                                                     (0)
  #define EUROPA_REG_FAULT_INHIBIT_TX_FAULT_INHIBIT_MASK                                                       (0x1 << EUROPA_REG_FAULT_INHIBIT_TX_FAULT_INHIBIT_OFFSET)

#define EUROPA_REG_FAULT_INHIBIT2_ADDR                                                                         (0x261)
  #define EUROPA_REG_FAULT_INHIBIT2_TX_SD_TOO_LONG_FAULT_INHIBIT_OFFSET                                        (1)
  #define EUROPA_REG_FAULT_INHIBIT2_TX_SD_TOO_LONG_FAULT_INHIBIT_MASK                                          (0x1 << EUROPA_REG_FAULT_INHIBIT2_TX_SD_TOO_LONG_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_FAULT_INHIBIT2_SW_FAULT_STATUS_INHIBIT_OFFSET                                             (0)
  #define EUROPA_REG_FAULT_INHIBIT2_SW_FAULT_STATUS_INHIBIT_MASK                                               (0x1 << EUROPA_REG_FAULT_INHIBIT2_SW_FAULT_STATUS_INHIBIT_OFFSET)

#define EUROPA_REG_SW_FAULT_INHIBIT1_ADDR                                                                      (0x262)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTXPWR_FAULT_INHIBIT_OFFSET                                        (7)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTXPWR_FAULT_INHIBIT_MASK                                          (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTXPWR_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTXPWR_FAULT_INHIBIT_OFFSET                                        (6)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTXPWR_FAULT_INHIBIT_MASK                                          (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTXPWR_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LBIAS_FAULT_INHIBIT_OFFSET                                         (5)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LBIAS_FAULT_INHIBIT_MASK                                           (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LBIAS_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HBIAS_FAULT_INHIBIT_OFFSET                                         (4)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HBIAS_FAULT_INHIBIT_MASK                                           (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HBIAS_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LVOL_FAULT_INHIBIT_OFFSET                                          (3)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LVOL_FAULT_INHIBIT_MASK                                            (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LVOL_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HVOL_FAULT_INHIBIT_OFFSET                                          (2)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HVOL_FAULT_INHIBIT_MASK                                            (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HVOL_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTEMP_FAULT_INHIBIT_OFFSET                                         (1)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTEMP_FAULT_INHIBIT_MASK                                           (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_LTEMP_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTEMP_FAULT_INHIBIT_OFFSET                                         (0)
  #define EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTEMP_FAULT_INHIBIT_MASK                                           (0x1 << EUROPA_REG_SW_FAULT_INHIBIT1_OVER_HTEMP_FAULT_INHIBIT_OFFSET)

#define EUROPA_REG_SW_FAULT_INHIBIT2_ADDR                                                                      (0x263)
  #define EUROPA_REG_SW_FAULT_INHIBIT2_OVER_LRXPWR_FAULT_INHIBIT_OFFSET                                        (1)
  #define EUROPA_REG_SW_FAULT_INHIBIT2_OVER_LRXPWR_FAULT_INHIBIT_MASK                                          (0x1 << EUROPA_REG_SW_FAULT_INHIBIT2_OVER_LRXPWR_FAULT_INHIBIT_OFFSET)
  #define EUROPA_REG_SW_FAULT_INHIBIT2_OVER_HRXPWR_FAULT_INHIBIT_OFFSET                                        (0)
  #define EUROPA_REG_SW_FAULT_INHIBIT2_OVER_HRXPWR_FAULT_INHIBIT_MASK                                          (0x1 << EUROPA_REG_SW_FAULT_INHIBIT2_OVER_HRXPWR_FAULT_INHIBIT_OFFSET)

#define EUROPA_REG_FAULT_STATUS_ADDR                                                                           (0x389)
  #define EUROPA_REG_FAULT_STATUS_OVER_TEMP_FAULT_STATUS_OFFSET                                                (7)
  #define EUROPA_REG_FAULT_STATUS_OVER_TEMP_FAULT_STATUS_MASK                                                  (0x1 << EUROPA_REG_FAULT_STATUS_OVER_TEMP_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_OVER_VOL_FAULT_STATUS_OFFSET                                                 (6)
  #define EUROPA_REG_FAULT_STATUS_OVER_VOL_FAULT_STATUS_MASK                                                   (0x1 << EUROPA_REG_FAULT_STATUS_OVER_VOL_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_OVER_IMPD_FAULT_STATUS_OFFSET                                                (5)
  #define EUROPA_REG_FAULT_STATUS_OVER_IMPD_FAULT_STATUS_MASK                                                  (0x1 << EUROPA_REG_FAULT_STATUS_OVER_IMPD_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_TX_LV_FAULT_STATUS_OFFSET                                                    (4)
  #define EUROPA_REG_FAULT_STATUS_TX_LV_FAULT_STATUS_MASK                                                      (0x1 << EUROPA_REG_FAULT_STATUS_TX_LV_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_BEN_TOO_LONG_FAULT_STATUS_OFFSET                                             (3)
  #define EUROPA_REG_FAULT_STATUS_BEN_TOO_LONG_FAULT_STATUS_MASK                                               (0x1 << EUROPA_REG_FAULT_STATUS_BEN_TOO_LONG_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_WDOG_TIMEOUT_FAULT_STATUS_OFFSET                                             (2)
  #define EUROPA_REG_FAULT_STATUS_WDOG_TIMEOUT_FAULT_STATUS_MASK                                               (0x1 << EUROPA_REG_FAULT_STATUS_WDOG_TIMEOUT_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_TX_SD_FAULT_STATUS_OFFSET                                                    (1)
  #define EUROPA_REG_FAULT_STATUS_TX_SD_FAULT_STATUS_MASK                                                      (0x1 << EUROPA_REG_FAULT_STATUS_TX_SD_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS_TX_FAULT_STATUS_OFFSET                                                       (0)
  #define EUROPA_REG_FAULT_STATUS_TX_FAULT_STATUS_MASK                                                         (0x1 << EUROPA_REG_FAULT_STATUS_TX_FAULT_STATUS_OFFSET)

#define EUROPA_REG_FAULT_STATUS2_ADDR                                                                          (0x38A)
  #define EUROPA_REG_FAULT_STATUS2_TX_SD_TOO_LONG_FAULT_STATUS_OFFSET                                          (1)
  #define EUROPA_REG_FAULT_STATUS2_TX_SD_TOO_LONG_FAULT_STATUS_MASK                                            (0x1 << EUROPA_REG_FAULT_STATUS2_TX_SD_TOO_LONG_FAULT_STATUS_OFFSET)
  #define EUROPA_REG_FAULT_STATUS2_SW_FAULT_STATUS_OFFSET                                                      (0)
  #define EUROPA_REG_FAULT_STATUS2_SW_FAULT_STATUS_MASK                                                        (0x1 << EUROPA_REG_FAULT_STATUS2_SW_FAULT_STATUS_OFFSET)

#define EUROPA_REG_SW_FAULT_STATUS1_ADDR                                                                       (0x38B)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LTXPWR_FAULT_OFFSET                                                 (7)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LTXPWR_FAULT_MASK                                                   (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_LTXPWR_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HTXPWR_FAULT_OFFSET                                                 (6)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HTXPWR_FAULT_MASK                                                   (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_HTXPWR_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LBIAS_FAULT_OFFSET                                                  (5)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LBIAS_FAULT_MASK                                                    (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_LBIAS_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HBIAS_FAULT_OFFSET                                                  (4)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HBIAS_FAULT_MASK                                                    (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_HBIAS_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LVOL_FAULT_OFFSET                                                   (3)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LVOL_FAULT_MASK                                                     (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_LVOL_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HVOL_FAULT_OFFSET                                                   (2)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HVOL_FAULT_MASK                                                     (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_HVOL_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LTEMP_FAULT_OFFSET                                                  (1)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_LTEMP_FAULT_MASK                                                    (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_LTEMP_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HTEMP_FAULT_OFFSET                                                  (0)
  #define EUROPA_REG_SW_FAULT_STATUS1_OVER_HTEMP_FAULT_MASK                                                    (0x1 << EUROPA_REG_SW_FAULT_STATUS1_OVER_HTEMP_FAULT_OFFSET)

#define EUROPA_REG_SW_FAULT_STATUS2_ADDR                                                                       (0x38C)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_MOD_FAULT_OFFSET                                                    (2)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_MOD_FAULT_MASK                                                      (0x1 << EUROPA_REG_SW_FAULT_STATUS2_OVER_MOD_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_LRXPWR_FAULT_OFFSET                                                 (1)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_LRXPWR_FAULT_MASK                                                   (0x1 << EUROPA_REG_SW_FAULT_STATUS2_OVER_LRXPWR_FAULT_OFFSET)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_HRXPWR_FAULT_OFFSET                                                 (0)
  #define EUROPA_REG_SW_FAULT_STATUS2_OVER_HRXPWR_FAULT_MASK                                                   (0x1 << EUROPA_REG_SW_FAULT_STATUS2_OVER_HRXPWR_FAULT_OFFSET)

#define EUROPA_REG_DAC_HB_ADDR                                                                                 (0x264)
  #define EUROPA_REG_DAC_HB_DIN_L_8_1_OFFSET                                                                   (0)
  #define EUROPA_REG_DAC_HB_DIN_L_8_1_MASK                                                                     (0xFF << EUROPA_REG_DAC_HB_DIN_L_8_1_OFFSET)

#define EUROPA_REG_DAC_LB_ADDR                                                                                 (0x265)
  #define EUROPA_REG_DAC_LB_DIN_L_0_OFFSET                                                                     (0)
  #define EUROPA_REG_DAC_LB_DIN_L_0_MASK                                                                       (0x1 << EUROPA_REG_DAC_LB_DIN_L_0_OFFSET)

#define EUROPA_REG_EXT_RSSI_LOW_TH_ADDR                                                                        (0x266)
  #define EUROPA_REG_EXT_RSSI_LOW_TH_EXT_RSSI_LOW_THRESHOLD_OFFSET                                             (0)
  #define EUROPA_REG_EXT_RSSI_LOW_TH_EXT_RSSI_LOW_THRESHOLD_MASK                                               (0xFF << EUROPA_REG_EXT_RSSI_LOW_TH_EXT_RSSI_LOW_THRESHOLD_OFFSET)

#define EUROPA_REG_EXT_RSSI_HIGH_TH_ADDR                                                                       (0x267)
  #define EUROPA_REG_EXT_RSSI_HIGH_TH_EXT_RSSI_HIGH_THRESHOLD_OFFSET                                           (0)
  #define EUROPA_REG_EXT_RSSI_HIGH_TH_EXT_RSSI_HIGH_THRESHOLD_MASK                                             (0xFF << EUROPA_REG_EXT_RSSI_HIGH_TH_EXT_RSSI_HIGH_THRESHOLD_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION3_ADDR                                                                        (0x268)
  #define EUROPA_REG_EXTRA_ADDITION3_REG_EXTRA_ADDITION_3_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION3_REG_EXTRA_ADDITION_3_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION3_REG_EXTRA_ADDITION_3_OFFSET)

#define EUROPA_REG_RX_TH_ADDR                                                                                  (0x269)
  #define EUROPA_REG_RX_TH_LOS_THRESHOLD_OFFSET                                                                (0)
  #define EUROPA_REG_RX_TH_LOS_THRESHOLD_MASK                                                                  (0xFF << EUROPA_REG_RX_TH_LOS_THRESHOLD_OFFSET)

#define EUROPA_REG_RX_DE_TH_ADDR                                                                               (0x26A)
  #define EUROPA_REG_RX_DE_TH_LOS_THRESHOLD_DE_ASSERT_OFFSET                                                   (0)
  #define EUROPA_REG_RX_DE_TH_LOS_THRESHOLD_DE_ASSERT_MASK                                                     (0xFF << EUROPA_REG_RX_DE_TH_LOS_THRESHOLD_DE_ASSERT_OFFSET)

#define EUROPA_REG_RX_OVER_PWR_TH_ADDR                                                                         (0x26B)
  #define EUROPA_REG_RX_OVER_PWR_TH_RX_OVER_PWR_TH_OFFSET                                                      (0)
  #define EUROPA_REG_RX_OVER_PWR_TH_RX_OVER_PWR_TH_MASK                                                        (0xFF << EUROPA_REG_RX_OVER_PWR_TH_RX_OVER_PWR_TH_OFFSET)

#define EUROPA_REG_IMOD_TH_ADDR                                                                                (0x26C)
  #define EUROPA_REG_IMOD_TH_IMOD_THRESHOLD_OFFSET                                                             (0)
  #define EUROPA_REG_IMOD_TH_IMOD_THRESHOLD_MASK                                                               (0xFF << EUROPA_REG_IMOD_TH_IMOD_THRESHOLD_OFFSET)

#define EUROPA_REG_IMPD_TH_ADDR                                                                                (0x26D)
  #define EUROPA_REG_IMPD_TH_IMPD_THRESHOLD_OFFSET                                                             (0)
  #define EUROPA_REG_IMPD_TH_IMPD_THRESHOLD_MASK                                                               (0xFF << EUROPA_REG_IMPD_TH_IMPD_THRESHOLD_OFFSET)

#define EUROPA_REG_TEMP_TH_ADDR                                                                                (0x26E)
  #define EUROPA_REG_TEMP_TH_TEMP_THRESHOLD_OFFSET                                                             (0)
  #define EUROPA_REG_TEMP_TH_TEMP_THRESHOLD_MASK                                                               (0xFF << EUROPA_REG_TEMP_TH_TEMP_THRESHOLD_OFFSET)

#define EUROPA_REG_VOL_TH_ADDR                                                                                 (0x26F)
  #define EUROPA_REG_VOL_TH_VOL_THRESHOLD_OFFSET                                                               (0)
  #define EUROPA_REG_VOL_TH_VOL_THRESHOLD_MASK                                                                 (0xFF << EUROPA_REG_VOL_TH_VOL_THRESHOLD_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION4_ADDR                                                                        (0x270)
  #define EUROPA_REG_EXTRA_ADDITION4_REG_EXTRA_ADDITION_4_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION4_REG_EXTRA_ADDITION_4_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION4_REG_EXTRA_ADDITION_4_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION5_ADDR                                                                        (0x271)
  #define EUROPA_REG_EXTRA_ADDITION5_REG_EXTRA_ADDITION_5_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION5_REG_EXTRA_ADDITION_5_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION5_REG_EXTRA_ADDITION_5_OFFSET)

#define EUROPA_REG_EXTRA_ADDITION6_ADDR                                                                        (0x272)
  #define EUROPA_REG_EXTRA_ADDITION6_REG_EXTRA_ADDITION_6_OFFSET                                               (0)
  #define EUROPA_REG_EXTRA_ADDITION6_REG_EXTRA_ADDITION_6_MASK                                                 (0xFF << EUROPA_REG_EXTRA_ADDITION6_REG_EXTRA_ADDITION_6_OFFSET)

#define EUROPA_REG_READY_DELAY_ADDR                                                                            (0x273)
  #define EUROPA_REG_READY_DELAY_READY_DELAY_TIME_OFFSET                                                       (0)
  #define EUROPA_REG_READY_DELAY_READY_DELAY_TIME_MASK                                                         (0xFF << EUROPA_REG_READY_DELAY_READY_DELAY_TIME_OFFSET)

#define EUROPA_REG_DDMI_W_LCT_ADDR                                                                             (0x274)
  #define EUROPA_REG_DDMI_W_LCT_DDMI_WRITE_INT_GEN_COUNTER_LSB_OFFSET                                          (0)
  #define EUROPA_REG_DDMI_W_LCT_DDMI_WRITE_INT_GEN_COUNTER_LSB_MASK                                            (0xFF << EUROPA_REG_DDMI_W_LCT_DDMI_WRITE_INT_GEN_COUNTER_LSB_OFFSET)

#define EUROPA_REG_DDMI_W_HCT_ADDR                                                                             (0x275)
  #define EUROPA_REG_DDMI_W_HCT_DDMI_WRITE_INT_GEN_COUNTER_MSB_OFFSET                                          (0)
  #define EUROPA_REG_DDMI_W_HCT_DDMI_WRITE_INT_GEN_COUNTER_MSB_MASK                                            (0xFF << EUROPA_REG_DDMI_W_HCT_DDMI_WRITE_INT_GEN_COUNTER_MSB_OFFSET)

#define EUROPA_REG_DEBUG_CTL_ADDR                                                                              (0x276)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_2_OFFSET                                           (7)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_2_MASK                                             (0x1 << EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_2_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_1_OFFSET                                           (6)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_1_MASK                                             (0x1 << EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_1_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_0_OFFSET                                           (5)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_0_MASK                                             (0x1 << EUROPA_REG_DEBUG_CTL_DEBUGPIN_OUTPUT_ENABLE_GROUP_0_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DATAOUT_OUTPUT_ENABLE_OFFSET                                                    (4)
  #define EUROPA_REG_DEBUG_CTL_DATAOUT_OUTPUT_ENABLE_MASK                                                      (0x1 << EUROPA_REG_DEBUG_CTL_DATAOUT_OUTPUT_ENABLE_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_SLR_OFFSET                                                             (3)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_SLR_MASK                                                               (0x1 << EUROPA_REG_DEBUG_CTL_DEBUGPIN_SLR_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_DRI_OFFSET                                                             (2)
  #define EUROPA_REG_DEBUG_CTL_DEBUGPIN_DRI_MASK                                                               (0x1 << EUROPA_REG_DEBUG_CTL_DEBUGPIN_DRI_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DATAPIN_SLR_OFFSET                                                              (1)
  #define EUROPA_REG_DEBUG_CTL_DATAPIN_SLR_MASK                                                                (0x1 << EUROPA_REG_DEBUG_CTL_DATAPIN_SLR_OFFSET)
  #define EUROPA_REG_DEBUG_CTL_DATAPIN_DRI_OFFSET                                                              (0)
  #define EUROPA_REG_DEBUG_CTL_DATAPIN_DRI_MASK                                                                (0x1 << EUROPA_REG_DEBUG_CTL_DATAPIN_DRI_OFFSET)

#define EUROPA_REG_DEBUG_SL1_ADDR                                                                              (0x277)
  #define EUROPA_REG_DEBUG_SL1_DEBUG_SELECT_LSB_OFFSET                                                         (0)
  #define EUROPA_REG_DEBUG_SL1_DEBUG_SELECT_LSB_MASK                                                           (0xFF << EUROPA_REG_DEBUG_SL1_DEBUG_SELECT_LSB_OFFSET)

#define EUROPA_REG_DEBUG_SL2_ADDR                                                                              (0x278)
  #define EUROPA_REG_DEBUG_SL2_DEBUG_SELECT_MSB_OFFSET                                                         (0)
  #define EUROPA_REG_DEBUG_SL2_DEBUG_SELECT_MSB_MASK                                                           (0xFF << EUROPA_REG_DEBUG_SL2_DEBUG_SELECT_MSB_OFFSET)

#define EUROPA_REG_DEBUG_OUT0_ADDR                                                                             (0x38D)
  #define EUROPA_REG_DEBUG_OUT0_DEBUG_OUTPUT_PART_0_OFFSET                                                     (0)
  #define EUROPA_REG_DEBUG_OUT0_DEBUG_OUTPUT_PART_0_MASK                                                       (0xFF << EUROPA_REG_DEBUG_OUT0_DEBUG_OUTPUT_PART_0_OFFSET)

#define EUROPA_REG_DEBUG_OUT1_ADDR                                                                             (0x38E)
  #define EUROPA_REG_DEBUG_OUT1_DEBUG_OUTPUT_PART_1_OFFSET                                                     (0)
  #define EUROPA_REG_DEBUG_OUT1_DEBUG_OUTPUT_PART_1_MASK                                                       (0xFF << EUROPA_REG_DEBUG_OUT1_DEBUG_OUTPUT_PART_1_OFFSET)

#define EUROPA_REG_DEBUG_OUT2_ADDR                                                                             (0x38F)
  #define EUROPA_REG_DEBUG_OUT2_DEBUG_OUTPUT_PART_2_OFFSET                                                     (0)
  #define EUROPA_REG_DEBUG_OUT2_DEBUG_OUTPUT_PART_2_MASK                                                       (0xFF << EUROPA_REG_DEBUG_OUT2_DEBUG_OUTPUT_PART_2_OFFSET)

#define EUROPA_REG_M0_ADDR                                                                                     (0x3C0)
  #define EUROPA_REG_M0_SW_REQ_STATUS_OFFSET                                                                   (3)
  #define EUROPA_REG_M0_SW_REQ_STATUS_MASK                                                                     (0x1 << EUROPA_REG_M0_SW_REQ_STATUS_OFFSET)
  #define EUROPA_REG_M0_C0C1_VALID_OFFSET                                                                      (2)
  #define EUROPA_REG_M0_C0C1_VALID_MASK                                                                        (0x1 << EUROPA_REG_M0_C0C1_VALID_OFFSET)
  #define EUROPA_REG_M0_MCU_DDMI_READY_STATUS_OFFSET                                                           (1)
  #define EUROPA_REG_M0_MCU_DDMI_READY_STATUS_MASK                                                             (0x1 << EUROPA_REG_M0_MCU_DDMI_READY_STATUS_OFFSET)
  #define EUROPA_REG_M0_MCU_READY_STATUS_OFFSET                                                                (0)
  #define EUROPA_REG_M0_MCU_READY_STATUS_MASK                                                                  (0x1 << EUROPA_REG_M0_MCU_READY_STATUS_OFFSET)

#define EUROPA_REG_EXTRA_CONTROL1_ADDR                                                                         (0x3C1)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SAVE_POWER_EX_MODE_OFFSET                                           (7)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SAVE_POWER_EX_MODE_MASK                                             (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SAVE_POWER_EX_MODE_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_DIS_EDGE_TRIGGER_OFFSET                                             (6)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_DIS_EDGE_TRIGGER_MASK                                               (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_TX_DIS_EDGE_TRIGGER_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_VDD_LDX_CTL_BY_TX_DIS_OFFSET                                           (5)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_VDD_LDX_CTL_BY_TX_DIS_MASK                                             (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_VDD_LDX_CTL_BY_TX_DIS_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_OPEN_DRAIN_OFFSET                                           (4)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_OPEN_DRAIN_MASK                                             (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_OPEN_DRAIN_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_FAULT_OPEN_DRAIN_OFFSET                                                (3)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_FAULT_OPEN_DRAIN_MASK                                                  (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_FAULT_OPEN_DRAIN_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SD_ORI_FUNC_OFFSET                                                  (2)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SD_ORI_FUNC_MASK                                                    (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_TX_SD_ORI_FUNC_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_MX_POL_OFFSET                                               (1)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_MX_POL_MASK                                                 (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_DW8051_INT_MX_POL_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_PATTERN_OUT_SLOW_OFFSET                                                (0)
  #define EUROPA_REG_EXTRA_CONTROL1_CFG_PATTERN_OUT_SLOW_MASK                                                  (0x1 << EUROPA_REG_EXTRA_CONTROL1_CFG_PATTERN_OUT_SLOW_OFFSET)

#define EUROPA_EXTRA_STATUS1_ADDR                                                                              (0x3C2)
  #define EUROPA_EXTRA_STATUS1_ADDTION_2_OFFSET                                                                (6)
  #define EUROPA_EXTRA_STATUS1_ADDTION_2_MASK                                                                  (0x3 << EUROPA_EXTRA_STATUS1_ADDTION_2_OFFSET)
  #define EUROPA_EXTRA_STATUS1_TX_NORMAL_POW_OFFSET                                                            (5)
  #define EUROPA_EXTRA_STATUS1_TX_NORMAL_POW_MASK                                                              (0x1 << EUROPA_EXTRA_STATUS1_TX_NORMAL_POW_OFFSET)
  #define EUROPA_EXTRA_STATUS1_TX_SD_OFFSET                                                                    (4)
  #define EUROPA_EXTRA_STATUS1_TX_SD_MASK                                                                      (0x1 << EUROPA_EXTRA_STATUS1_TX_SD_OFFSET)
  #define EUROPA_EXTRA_STATUS1_ER_R1R0_OFFSET                                                                  (3)
  #define EUROPA_EXTRA_STATUS1_ER_R1R0_MASK                                                                    (0x1 << EUROPA_EXTRA_STATUS1_ER_R1R0_OFFSET)
  #define EUROPA_EXTRA_STATUS1_ER_R2R1_OFFSET                                                                  (2)
  #define EUROPA_EXTRA_STATUS1_ER_R2R1_MASK                                                                    (0x1 << EUROPA_EXTRA_STATUS1_ER_R2R1_OFFSET)
  #define EUROPA_EXTRA_STATUS1_ER_R3R2_OFFSET                                                                  (1)
  #define EUROPA_EXTRA_STATUS1_ER_R3R2_MASK                                                                    (0x1 << EUROPA_EXTRA_STATUS1_ER_R3R2_OFFSET)
  #define EUROPA_EXTRA_STATUS1_ER_R4R3_OFFSET                                                                  (0)
  #define EUROPA_EXTRA_STATUS1_ER_R4R3_MASK                                                                    (0x1 << EUROPA_EXTRA_STATUS1_ER_R4R3_OFFSET)

#define EUROPA_REG_EXTRA_CONTROL2_ADDR                                                                         (0x3C3)
  #define EUROPA_REG_EXTRA_CONTROL2_ADDTION_3_OFFSET                                                           (4)
  #define EUROPA_REG_EXTRA_CONTROL2_ADDTION_3_MASK                                                             (0xF << EUROPA_REG_EXTRA_CONTROL2_ADDTION_3_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_ST_TX_FAULT_DI_NON_DEBNE_OFFSET                                        (3)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_ST_TX_FAULT_DI_NON_DEBNE_MASK                                          (0x1 << EUROPA_REG_EXTRA_CONTROL2_CFG_ST_TX_FAULT_DI_NON_DEBNE_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_TX_SD_NON_DEBNE_OFFSET                                                 (2)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_TX_SD_NON_DEBNE_MASK                                                   (0x1 << EUROPA_REG_EXTRA_CONTROL2_CFG_TX_SD_NON_DEBNE_OFFSET)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_LOS_FRC_MD_OFFSET                                                      (0)
  #define EUROPA_REG_EXTRA_CONTROL2_CFG_LOS_FRC_MD_MASK                                                        (0x3 << EUROPA_REG_EXTRA_CONTROL2_CFG_LOS_FRC_MD_OFFSET)

#define EUROPA_REG_ADDTION_4_ADDR                                                                              (0x3C4)
  #define EUROPA_REG_ADDTION_4_ADDTION_4_OFFSET                                                                (0)
  #define EUROPA_REG_ADDTION_4_ADDTION_4_MASK                                                                  (0xFF << EUROPA_REG_ADDTION_4_ADDTION_4_OFFSET)

#define EUROPA_REG_RTL_NUM_HB_ADDR                                                                             (0x390)
  #define EUROPA_REG_RTL_NUM_HB_RTL_NUM_HB_OFFSET                                                              (0)
  #define EUROPA_REG_RTL_NUM_HB_RTL_NUM_HB_MASK                                                                (0xFF << EUROPA_REG_RTL_NUM_HB_RTL_NUM_HB_OFFSET)

#define EUROPA_REG_RTL_NUM_LB_ADDR                                                                             (0x391)
  #define EUROPA_REG_RTL_NUM_LB_RTL_NUM_LB_OFFSET                                                              (0)
  #define EUROPA_REG_RTL_NUM_LB_RTL_NUM_LB_MASK                                                                (0xFF << EUROPA_REG_RTL_NUM_LB_RTL_NUM_LB_OFFSET)

#define EUROPA_REG_RL_NUM_HB_ADDR                                                                              (0x392)
  #define EUROPA_REG_RL_NUM_HB_RL_NUM_HB_OFFSET                                                                (0)
  #define EUROPA_REG_RL_NUM_HB_RL_NUM_HB_MASK                                                                  (0xFF << EUROPA_REG_RL_NUM_HB_RL_NUM_HB_OFFSET)

#define EUROPA_REG_RL_NUM_LB_ADDR                                                                              (0x393)
  #define EUROPA_REG_RL_NUM_LB_RL_NUM_LB_OFFSET                                                                (0)
  #define EUROPA_REG_RL_NUM_LB_RL_NUM_LB_MASK                                                                  (0xFF << EUROPA_REG_RL_NUM_LB_RL_NUM_LB_OFFSET)

#define EUROPA_REG_RTL_VID_ADDR                                                                                (0x394)
  #define EUROPA_REG_RTL_VID_RTL_VID_OFFSET                                                                    (0)
  #define EUROPA_REG_RTL_VID_RTL_VID_MASK                                                                      (0xF << EUROPA_REG_RTL_VID_RTL_VID_OFFSET)

#define EUROPA_REG_RL_VID_ADDR                                                                                 (0x395)
  #define EUROPA_REG_RL_VID_RL_VID_OFFSET                                                                      (0)
  #define EUROPA_REG_RL_VID_RL_VID_MASK                                                                        (0xF << EUROPA_REG_RL_VID_RL_VID_OFFSET)

#define EUROPA_REG_IMPD_TH_ORI_ADDR                                                                            (0x279)
  #define EUROPA_REG_IMPD_TH_ORI_IMPD_TH_ORI_OFFSET                                                            (0)
  #define EUROPA_REG_IMPD_TH_ORI_IMPD_TH_ORI_MASK                                                              (0xFF << EUROPA_REG_IMPD_TH_ORI_IMPD_TH_ORI_OFFSET)

#define EUROPA_REG_INT_RSSI_LOW_TH_ADDR                                                                        (0x27A)
  #define EUROPA_REG_INT_RSSI_LOW_TH_INT_RSSI_LOW_THRESHOLD_OFFSET                                             (0)
  #define EUROPA_REG_INT_RSSI_LOW_TH_INT_RSSI_LOW_THRESHOLD_MASK                                               (0xFF << EUROPA_REG_INT_RSSI_LOW_TH_INT_RSSI_LOW_THRESHOLD_OFFSET)

#define EUROPA_REG_INT_RSSI_HIGH_TH_ADDR                                                                       (0x27B)
  #define EUROPA_REG_INT_RSSI_HIGH_TH_INT_RSSI_HIGH_THRESHOLD_OFFSET                                           (0)
  #define EUROPA_REG_INT_RSSI_HIGH_TH_INT_RSSI_HIGH_THRESHOLD_MASK                                             (0xFF << EUROPA_REG_INT_RSSI_HIGH_TH_INT_RSSI_HIGH_THRESHOLD_OFFSET)

#define EUROPA_REG_BIST_STATUS2_ADDR                                                                           (0x396)
  #define EUROPA_REG_BIST_STATUS2_DDMI_REG_BIST_TEST_FAIL_OFFSET                                               (1)
  #define EUROPA_REG_BIST_STATUS2_DDMI_REG_BIST_TEST_FAIL_MASK                                                 (0x1 << EUROPA_REG_BIST_STATUS2_DDMI_REG_BIST_TEST_FAIL_OFFSET)
  #define EUROPA_REG_BIST_STATUS2_VIAROM_BIST_TEST_DONE_OFFSET                                                 (0)
  #define EUROPA_REG_BIST_STATUS2_VIAROM_BIST_TEST_DONE_MASK                                                   (0x1 << EUROPA_REG_BIST_STATUS2_VIAROM_BIST_TEST_DONE_OFFSET)

#define EUROPA_REG_BIST_STATUS3_ADDR                                                                           (0x397)
  #define EUROPA_REG_BIST_STATUS3_ST_VIAROM_MISR_DATAOUT_HB_OFFSET                                             (0)
  #define EUROPA_REG_BIST_STATUS3_ST_VIAROM_MISR_DATAOUT_HB_MASK                                               (0xFF << EUROPA_REG_BIST_STATUS3_ST_VIAROM_MISR_DATAOUT_HB_OFFSET)

#define EUROPA_REG_BIST_STATUS4_ADDR                                                                           (0x398)
  #define EUROPA_REG_BIST_STATUS4_ST_VIAROM_MISR_DATAOUT_LB_OFFSET                                             (0)
  #define EUROPA_REG_BIST_STATUS4_ST_VIAROM_MISR_DATAOUT_LB_MASK                                               (0xFF << EUROPA_REG_BIST_STATUS4_ST_VIAROM_MISR_DATAOUT_LB_OFFSET)

#define EUROPA_REG_RESET_ADDR                                                                                  (0x399)
  #define EUROPA_REG_RESET_ALL_ANALOG_RESET_OFFSET                                                             (3)
  #define EUROPA_REG_RESET_ALL_ANALOG_RESET_MASK                                                               (0x1 << EUROPA_REG_RESET_ALL_ANALOG_RESET_OFFSET)
  #define EUROPA_REG_RESET_DW8051_RESET_OFFSET                                                                 (2)
  #define EUROPA_REG_RESET_DW8051_RESET_MASK                                                                   (0x1 << EUROPA_REG_RESET_DW8051_RESET_OFFSET)
  #define EUROPA_REG_RESET_ALL_DIGITAL_RESET_OFFSET                                                            (1)
  #define EUROPA_REG_RESET_ALL_DIGITAL_RESET_MASK                                                              (0x1 << EUROPA_REG_RESET_ALL_DIGITAL_RESET_OFFSET)
  #define EUROPA_REG_RESET_TOTAL_CHIP_RESET_OFFSET                                                             (0)
  #define EUROPA_REG_RESET_TOTAL_CHIP_RESET_MASK                                                               (0x1 << EUROPA_REG_RESET_TOTAL_CHIP_RESET_OFFSET)

#define EUROPA_REG_IIC_M_ADDR                                                                                  (0x39A)
  #define EUROPA_REG_IIC_M_I2C_MASTER_SPEED_OFFSET                                                             (2)
  #define EUROPA_REG_IIC_M_I2C_MASTER_SPEED_MASK                                                               (0x7 << EUROPA_REG_IIC_M_I2C_MASTER_SPEED_OFFSET)
  #define EUROPA_REG_IIC_M_I2C_MASTER_SPEED_CONTROL_OFFSET                                                     (1)
  #define EUROPA_REG_IIC_M_I2C_MASTER_SPEED_CONTROL_MASK                                                       (0x1 << EUROPA_REG_IIC_M_I2C_MASTER_SPEED_CONTROL_OFFSET)
  #define EUROPA_REG_IIC_M_I2C_MASTER_DISABLE_OFFSET                                                           (0)
  #define EUROPA_REG_IIC_M_I2C_MASTER_DISABLE_MASK                                                             (0x1 << EUROPA_REG_IIC_M_I2C_MASTER_DISABLE_OFFSET)

#define EUROPA_REG_IIC_S_ADDR                                                                                  (0x39B)
  #define EUROPA_REG_IIC_S_SW_REQ_OFFSET                                                                       (5)
  #define EUROPA_REG_IIC_S_SW_REQ_MASK                                                                         (0x1 << EUROPA_REG_IIC_S_SW_REQ_OFFSET)
  #define EUROPA_REG_IIC_S_EEPROM_RW_ENABLE_OFFSET                                                             (4)
  #define EUROPA_REG_IIC_S_EEPROM_RW_ENABLE_MASK                                                               (0x1 << EUROPA_REG_IIC_S_EEPROM_RW_ENABLE_OFFSET)
  #define EUROPA_REG_IIC_S_IROM_RW_ENABLE_OFFSET                                                               (3)
  #define EUROPA_REG_IIC_S_IROM_RW_ENABLE_MASK                                                                 (0x1 << EUROPA_REG_IIC_S_IROM_RW_ENABLE_OFFSET)
  #define EUROPA_REG_IIC_S_INTERAL_REGISTER_RW_ENABLE_OFFSET                                                   (2)
  #define EUROPA_REG_IIC_S_INTERAL_REGISTER_RW_ENABLE_MASK                                                     (0x1 << EUROPA_REG_IIC_S_INTERAL_REGISTER_RW_ENABLE_OFFSET)
  #define EUROPA_REG_IIC_S_IGNORE_DDMI_TX_DIS_SET_OFFSET                                                       (1)
  #define EUROPA_REG_IIC_S_IGNORE_DDMI_TX_DIS_SET_MASK                                                         (0x1 << EUROPA_REG_IIC_S_IGNORE_DDMI_TX_DIS_SET_OFFSET)
  #define EUROPA_REG_IIC_S_VENDER_MODE_OFFSET                                                                  (0)
  #define EUROPA_REG_IIC_S_VENDER_MODE_MASK                                                                    (0x1 << EUROPA_REG_IIC_S_VENDER_MODE_OFFSET)

#define EUROPA_REG_RX_RSSI_ADDR                                                                                (0x39C)
  #define EUROPA_REG_RX_RSSI_RX_FINE_OFFSET                                                                    (0)
  #define EUROPA_REG_RX_RSSI_RX_FINE_MASK                                                                      (0xFF << EUROPA_REG_RX_RSSI_RX_FINE_OFFSET)

#define EUROPA_REG_PROM_LENGTH_HB_ADDR                                                                         (0x39D)
  #define EUROPA_REG_PROM_LENGTH_HB_PROM_LEN_HB_OFFSET                                                         (0)
  #define EUROPA_REG_PROM_LENGTH_HB_PROM_LEN_HB_MASK                                                           (0xFF << EUROPA_REG_PROM_LENGTH_HB_PROM_LEN_HB_OFFSET)

#define EUROPA_REG_PROM_LENGTH_LB_ADDR                                                                         (0x39E)
  #define EUROPA_REG_PROM_LENGTH_LB_PROM_LEN_LB_OFFSET                                                         (0)
  #define EUROPA_REG_PROM_LENGTH_LB_PROM_LEN_LB_MASK                                                           (0xFF << EUROPA_REG_PROM_LENGTH_LB_PROM_LEN_LB_OFFSET)

#define EUROPA_REG_REG_LENGTH_ADDR                                                                             (0x39F)
  #define EUROPA_REG_REG_LENGTH_REG_PATCH_LENGTH_OFFSET                                                        (0)
  #define EUROPA_REG_REG_LENGTH_REG_PATCH_LENGTH_MASK                                                          (0xFF << EUROPA_REG_REG_LENGTH_REG_PATCH_LENGTH_OFFSET)

#define EUROPA_REG_FT_SCAN_CONTROL_ADDR                                                                        (0x3A0)
  #define EUROPA_REG_FT_SCAN_CONTROL_REG_FT_CONTROL_OFFSET                                                     (0)
  #define EUROPA_REG_FT_SCAN_CONTROL_REG_FT_CONTROL_MASK                                                       (0xFF << EUROPA_REG_FT_SCAN_CONTROL_REG_FT_CONTROL_OFFSET)

#define EUROPA_REG_FT_SCAN_MODE_ADDR                                                                           (0x3A1)
  #define EUROPA_REG_FT_SCAN_MODE_REG_FT_MODE_OFFSET                                                           (0)
  #define EUROPA_REG_FT_SCAN_MODE_REG_FT_MODE_MASK                                                             (0x3 << EUROPA_REG_FT_SCAN_MODE_REG_FT_MODE_OFFSET)

#define EUROPA_REG_BOID_CONTROL_ADDR                                                                           (0x3A2)
  #define EUROPA_REG_BOID_CONTROL_REG_BOID_CTL_OFFSET                                                          (0)
  #define EUROPA_REG_BOID_CONTROL_REG_BOID_CTL_MASK                                                            (0x3F << EUROPA_REG_BOID_CONTROL_REG_BOID_CTL_OFFSET)

#define EUROPA_REG_BOID_READONLY_ADDR                                                                          (0x3A3)
  #define EUROPA_REG_BOID_READONLY_REG_BOID_RO_OFFSET                                                          (0)
  #define EUROPA_REG_BOID_READONLY_REG_BOID_RO_MASK                                                            (0x7 << EUROPA_REG_BOID_READONLY_REG_BOID_RO_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG0_ADDR                                                                      (0x27C)
  #define EUROPA_REG_ANALOG_EXTRA_REG0_REG_W80_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG0_REG_W80_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG0_REG_W80_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG1_ADDR                                                                      (0x27D)
  #define EUROPA_REG_ANALOG_EXTRA_REG1_REG_W81_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG1_REG_W81_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG1_REG_W81_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG2_ADDR                                                                      (0x27E)
  #define EUROPA_REG_ANALOG_EXTRA_REG2_REG_W82_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG2_REG_W82_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG2_REG_W82_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG3_ADDR                                                                      (0x27F)
  #define EUROPA_REG_ANALOG_EXTRA_REG3_REG_W83_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG3_REG_W83_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG3_REG_W83_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG4_ADDR                                                                      (0x280)
  #define EUROPA_REG_ANALOG_EXTRA_REG4_REG_W84_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG4_REG_W84_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG4_REG_W84_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG5_ADDR                                                                      (0x281)
  #define EUROPA_REG_ANALOG_EXTRA_REG5_REG_W85_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG5_REG_W85_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG5_REG_W85_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG6_ADDR                                                                      (0x282)
  #define EUROPA_REG_ANALOG_EXTRA_REG6_REG_W86_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG6_REG_W86_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG6_REG_W86_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG7_ADDR                                                                      (0x283)
  #define EUROPA_REG_ANALOG_EXTRA_REG7_REG_W87_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG7_REG_W87_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG7_REG_W87_OFFSET)

#define EUROPA_REG_ANALOG_EXTRA_REG8_ADDR                                                                      (0x284)
  #define EUROPA_REG_ANALOG_EXTRA_REG8_REG_W88_OFFSET                                                          (0)
  #define EUROPA_REG_ANALOG_EXTRA_REG8_REG_W88_MASK                                                            (0xFF << EUROPA_REG_ANALOG_EXTRA_REG8_REG_W88_OFFSET)

#define EUROPA_REG_INDACC_CONTROL_ADDR                                                                         (0x3D0)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_CONTROL_OFFSET                                                      (4)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_CONTROL_MASK                                                        (0x1 << EUROPA_REG_INDACC_CONTROL_INDACC_CONTROL_OFFSET)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_DATA_MODE_OFFSET                                                    (2)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_DATA_MODE_MASK                                                      (0x3 << EUROPA_REG_INDACC_CONTROL_INDACC_DATA_MODE_OFFSET)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_WE_OFFSET                                                           (1)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_WE_MASK                                                             (0x1 << EUROPA_REG_INDACC_CONTROL_INDACC_WE_OFFSET)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_CMD_OFFSET                                                          (0)
  #define EUROPA_REG_INDACC_CONTROL_INDACC_CMD_MASK                                                            (0x1 << EUROPA_REG_INDACC_CONTROL_INDACC_CMD_OFFSET)

#define EUROPA_REG_INDACC_STATUS_ADDR                                                                          (0x3D1)
  #define EUROPA_REG_INDACC_STATUS_INDACC_IROM_BUSY_OFFSET                                                     (1)
  #define EUROPA_REG_INDACC_STATUS_INDACC_IROM_BUSY_MASK                                                       (0x1 << EUROPA_REG_INDACC_STATUS_INDACC_IROM_BUSY_OFFSET)
  #define EUROPA_REG_INDACC_STATUS_INDACC_EEPROM_BUSY_OFFSET                                                   (0)
  #define EUROPA_REG_INDACC_STATUS_INDACC_EEPROM_BUSY_MASK                                                     (0x1 << EUROPA_REG_INDACC_STATUS_INDACC_EEPROM_BUSY_OFFSET)

#define EUROPA_REG_INDACC_DEVICE_ADDR                                                                          (0x3D2)
  #define EUROPA_REG_INDACC_DEVICE_INDACC_DEVICE_OFFSET                                                        (0)
  #define EUROPA_REG_INDACC_DEVICE_INDACC_DEVICE_MASK                                                          (0xFF << EUROPA_REG_INDACC_DEVICE_INDACC_DEVICE_OFFSET)

#define EUROPA_REG_INDACC_ADDR_LB_ADDR                                                                         (0x3D3)
  #define EUROPA_REG_INDACC_ADDR_LB_INDACC_ADDR_LB_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_ADDR_LB_INDACC_ADDR_LB_MASK                                                        (0xFF << EUROPA_REG_INDACC_ADDR_LB_INDACC_ADDR_LB_OFFSET)

#define EUROPA_REG_INDACC_ADDR_HB_ADDR                                                                         (0x3D4)
  #define EUROPA_REG_INDACC_ADDR_HB_INDACC_ADDR_HB_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_ADDR_HB_INDACC_ADDR_HB_MASK                                                        (0xFF << EUROPA_REG_INDACC_ADDR_HB_INDACC_ADDR_HB_OFFSET)

#define EUROPA_REG_INDACC_WDATA_0_ADDR                                                                         (0x3E0)
  #define EUROPA_REG_INDACC_WDATA_0_INDACC_WDATA_0_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_0_INDACC_WDATA_0_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_0_INDACC_WDATA_0_OFFSET)

#define EUROPA_REG_INDACC_WDATA_1_ADDR                                                                         (0x3E1)
  #define EUROPA_REG_INDACC_WDATA_1_INDACC_WDATA_1_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_1_INDACC_WDATA_1_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_1_INDACC_WDATA_1_OFFSET)

#define EUROPA_REG_INDACC_WDATA_2_ADDR                                                                         (0x3E2)
  #define EUROPA_REG_INDACC_WDATA_2_INDACC_WDATA_2_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_2_INDACC_WDATA_2_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_2_INDACC_WDATA_2_OFFSET)

#define EUROPA_REG_INDACC_WDATA_3_ADDR                                                                         (0x3E3)
  #define EUROPA_REG_INDACC_WDATA_3_INDACC_WDATA_3_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_3_INDACC_WDATA_3_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_3_INDACC_WDATA_3_OFFSET)

#define EUROPA_REG_INDACC_WDATA_4_ADDR                                                                         (0x3E4)
  #define EUROPA_REG_INDACC_WDATA_4_INDACC_WDATA_4_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_4_INDACC_WDATA_4_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_4_INDACC_WDATA_4_OFFSET)

#define EUROPA_REG_INDACC_WDATA_5_ADDR                                                                         (0x3E5)
  #define EUROPA_REG_INDACC_WDATA_5_INDACC_WDATA_5_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_5_INDACC_WDATA_5_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_5_INDACC_WDATA_5_OFFSET)

#define EUROPA_REG_INDACC_WDATA_6_ADDR                                                                         (0x3E6)
  #define EUROPA_REG_INDACC_WDATA_6_INDACC_WDATA_6_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_6_INDACC_WDATA_6_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_6_INDACC_WDATA_6_OFFSET)

#define EUROPA_REG_INDACC_WDATA_7_ADDR                                                                         (0x3E7)
  #define EUROPA_REG_INDACC_WDATA_7_INDACC_WDATA_7_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_7_INDACC_WDATA_7_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_7_INDACC_WDATA_7_OFFSET)

#define EUROPA_REG_INDACC_WDATA_8_ADDR                                                                         (0x3E8)
  #define EUROPA_REG_INDACC_WDATA_8_INDACC_WDATA_8_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_8_INDACC_WDATA_8_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_8_INDACC_WDATA_8_OFFSET)

#define EUROPA_REG_INDACC_WDATA_9_ADDR                                                                         (0x3E9)
  #define EUROPA_REG_INDACC_WDATA_9_INDACC_WDATA_9_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_WDATA_9_INDACC_WDATA_9_MASK                                                        (0xFF << EUROPA_REG_INDACC_WDATA_9_INDACC_WDATA_9_OFFSET)

#define EUROPA_REG_INDACC_WDATA_10_ADDR                                                                        (0x3EA)
  #define EUROPA_REG_INDACC_WDATA_10_INDACC_WDATA_10_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_10_INDACC_WDATA_10_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_10_INDACC_WDATA_10_OFFSET)

#define EUROPA_REG_INDACC_WDATA_11_ADDR                                                                        (0x3EB)
  #define EUROPA_REG_INDACC_WDATA_11_INDACC_WDATA_11_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_11_INDACC_WDATA_11_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_11_INDACC_WDATA_11_OFFSET)

#define EUROPA_REG_INDACC_WDATA_12_ADDR                                                                        (0x3EC)
  #define EUROPA_REG_INDACC_WDATA_12_INDACC_WDATA_12_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_12_INDACC_WDATA_12_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_12_INDACC_WDATA_12_OFFSET)

#define EUROPA_REG_INDACC_WDATA_13_ADDR                                                                        (0x3ED)
  #define EUROPA_REG_INDACC_WDATA_13_INDACC_WDATA_13_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_13_INDACC_WDATA_13_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_13_INDACC_WDATA_13_OFFSET)

#define EUROPA_REG_INDACC_WDATA_14_ADDR                                                                        (0x3EE)
  #define EUROPA_REG_INDACC_WDATA_14_INDACC_WDATA_14_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_14_INDACC_WDATA_14_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_14_INDACC_WDATA_14_OFFSET)

#define EUROPA_REG_INDACC_WDATA_15_ADDR                                                                        (0x3EF)
  #define EUROPA_REG_INDACC_WDATA_15_INDACC_WDATA_15_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_WDATA_15_INDACC_WDATA_15_MASK                                                      (0xFF << EUROPA_REG_INDACC_WDATA_15_INDACC_WDATA_15_OFFSET)

#define EUROPA_REG_INDACC_RDATA_0_ADDR                                                                         (0x3F0)
  #define EUROPA_REG_INDACC_RDATA_0_INDACC_RDATA_0_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_0_INDACC_RDATA_0_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_0_INDACC_RDATA_0_OFFSET)

#define EUROPA_REG_INDACC_RDATA_1_ADDR                                                                         (0x3F1)
  #define EUROPA_REG_INDACC_RDATA_1_INDACC_RDATA_1_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_1_INDACC_RDATA_1_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_1_INDACC_RDATA_1_OFFSET)

#define EUROPA_REG_INDACC_RDATA_2_ADDR                                                                         (0x3F2)
  #define EUROPA_REG_INDACC_RDATA_2_INDACC_RDATA_2_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_2_INDACC_RDATA_2_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_2_INDACC_RDATA_2_OFFSET)

#define EUROPA_REG_INDACC_RDATA_3_ADDR                                                                         (0x3F3)
  #define EUROPA_REG_INDACC_RDATA_3_INDACC_RDATA_3_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_3_INDACC_RDATA_3_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_3_INDACC_RDATA_3_OFFSET)

#define EUROPA_REG_INDACC_RDATA_4_ADDR                                                                         (0x3F4)
  #define EUROPA_REG_INDACC_RDATA_4_INDACC_RDATA_4_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_4_INDACC_RDATA_4_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_4_INDACC_RDATA_4_OFFSET)

#define EUROPA_REG_INDACC_RDATA_5_ADDR                                                                         (0x3F5)
  #define EUROPA_REG_INDACC_RDATA_5_INDACC_RDATA_5_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_5_INDACC_RDATA_5_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_5_INDACC_RDATA_5_OFFSET)

#define EUROPA_REG_INDACC_RDATA_6_ADDR                                                                         (0x3F6)
  #define EUROPA_REG_INDACC_RDATA_6_INDACC_RDATA_6_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_6_INDACC_RDATA_6_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_6_INDACC_RDATA_6_OFFSET)

#define EUROPA_REG_INDACC_RDATA_7_ADDR                                                                         (0x3F7)
  #define EUROPA_REG_INDACC_RDATA_7_INDACC_RDATA_7_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_7_INDACC_RDATA_7_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_7_INDACC_RDATA_7_OFFSET)

#define EUROPA_REG_INDACC_RDATA_8_ADDR                                                                         (0x3F8)
  #define EUROPA_REG_INDACC_RDATA_8_INDACC_RDATA_8_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_8_INDACC_RDATA_8_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_8_INDACC_RDATA_8_OFFSET)

#define EUROPA_REG_INDACC_RDATA_9_ADDR                                                                         (0x3F9)
  #define EUROPA_REG_INDACC_RDATA_9_INDACC_RDATA_9_OFFSET                                                      (0)
  #define EUROPA_REG_INDACC_RDATA_9_INDACC_RDATA_9_MASK                                                        (0xFF << EUROPA_REG_INDACC_RDATA_9_INDACC_RDATA_9_OFFSET)

#define EUROPA_REG_INDACC_RDATA_10_ADDR                                                                        (0x3FA)
  #define EUROPA_REG_INDACC_RDATA_10_INDACC_RDATA_10_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_10_INDACC_RDATA_10_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_10_INDACC_RDATA_10_OFFSET)

#define EUROPA_REG_INDACC_RDATA_11_ADDR                                                                        (0x3FB)
  #define EUROPA_REG_INDACC_RDATA_11_INDACC_RDATA_11_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_11_INDACC_RDATA_11_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_11_INDACC_RDATA_11_OFFSET)

#define EUROPA_REG_INDACC_RDATA_12_ADDR                                                                        (0x3FC)
  #define EUROPA_REG_INDACC_RDATA_12_INDACC_RDATA_12_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_12_INDACC_RDATA_12_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_12_INDACC_RDATA_12_OFFSET)

#define EUROPA_REG_INDACC_RDATA_13_ADDR                                                                        (0x3FD)
  #define EUROPA_REG_INDACC_RDATA_13_INDACC_RDATA_13_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_13_INDACC_RDATA_13_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_13_INDACC_RDATA_13_OFFSET)

#define EUROPA_REG_INDACC_RDATA_14_ADDR                                                                        (0x3FE)
  #define EUROPA_REG_INDACC_RDATA_14_INDACC_RDATA_14_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_14_INDACC_RDATA_14_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_14_INDACC_RDATA_14_OFFSET)

#define EUROPA_REG_INDACC_RDATA_15_ADDR                                                                        (0x3FF)
  #define EUROPA_REG_INDACC_RDATA_15_INDACC_RDATA_15_OFFSET                                                    (0)
  #define EUROPA_REG_INDACC_RDATA_15_INDACC_RDATA_15_MASK                                                      (0xFF << EUROPA_REG_INDACC_RDATA_15_INDACC_RDATA_15_OFFSET)


#endif    /* __EUROPA_REG_DEFINITION_H__ */

