Fitter report for v1495usr_demo
Mon Apr 24 11:18:20 2017
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon Apr 24 11:18:20 2017         ;
; Quartus II Version    ; 10.1 Build 197 01/19/2011 SP 1 SJ Web Edition ;
; Revision Name         ; v1495usr_demo                                 ;
; Top-level Entity Name ; v1495usr_demo                                 ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C20F400C6                                  ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 755 / 20,060 ( 4 % )                          ;
; Total pins            ; 275 / 301 ( 91 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 294,912 ( 0 % )                           ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                  ;
+----------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                         ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; coin_reference:I0|C_CONTROL[0]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[0]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[1]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[1]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[2]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[2]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[5]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[5]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[6]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[6]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[7]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[7]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[8]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[8]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[9]               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[9]           ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[10]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[10]          ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[11]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[11]          ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[12]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[12]          ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[13]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[13]          ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[14]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[14]          ; COMBOUT          ;                       ;
; coin_reference:I0|C_CONTROL[15]              ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[15]          ; COMBOUT          ;                       ;
; coin_reference:I0|MODE[3]                    ; Inverted        ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ;                  ;                  ;                       ;
; coin_reference:I0|MODE[3]                    ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[3]           ; COMBOUT          ;                       ;
; coin_reference:I0|MODE[4]                    ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; LAD[4]           ; COMBOUT          ;                       ;
; v1495usr_hal:I1|SELD                         ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|SELE                         ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|SELF                         ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|SELG                         ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|localbusif:I1|nREADY_s_i_i_x ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|nOEDDLY1                     ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|nSTART[2]                    ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:I1|nSTART[3]                    ; Deleted         ; Register Packing ; Timing optimization            ; COMBOUT   ;                ;                  ;                  ;                       ;
+----------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; v1495usr_demo  ;              ; LAD        ; ON            ; QSF Assignment ;
; Current Strength     ; v1495usr_demo  ;              ; GOUT       ; STRENGTH 4MA  ; QSF Assignment ;
; Current Strength     ; v1495usr_demo  ;              ; START      ; STRENGTH 4MA  ; QSF Assignment ;
; Current Strength     ; v1495usr_demo  ;              ; nSTART     ; STRENGTH 4MA  ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1032 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1032 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1031    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 1       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/randallm/MLU/bob/Development1/FIT/v1495usr_demo.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 755 / 20,060 ( 4 % ) ;
;     -- Combinational with no register       ; 392                  ;
;     -- Register only                        ; 60                   ;
;     -- Combinational with a register        ; 303                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 448                  ;
;     -- 3 input functions                    ; 101                  ;
;     -- 2 input functions                    ; 95                   ;
;     -- 1 input functions                    ; 49                   ;
;     -- 0 input functions                    ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 718                  ;
;     -- arithmetic mode                      ; 37                   ;
;     -- qfbk mode                            ; 187                  ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 229                  ;
;     -- asynchronous clear/load mode         ; 338                  ;
;                                             ;                      ;
; Total registers                             ; 379 / 20,951 ( 2 % ) ;
; Total LABs                                  ; 88 / 2,006 ( 4 % )   ;
; Logic elements in carry chains              ; 42                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 275 / 301 ( 91 % )   ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )      ;
; Number of I/O registers                     ; 16                   ;
; Global signals                              ; 4                    ;
; M4Ks                                        ; 0 / 64 ( 0 % )       ;
; Total memory bits                           ; 0 / 294,912 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 294,912 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 8 ( 50 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 6% / 7% / 4%         ;
; Peak interconnect usage (total/H/V)         ; 22% / 23% / 20%      ;
; Maximum fan-out node                        ; LCLK                 ;
; Maximum fan-out                             ; 359                  ;
; Highest non-global fan-out signal           ; IDE[0]               ;
; Highest non-global fan-out                  ; 52                   ;
; Total fan-out                               ; 3735                 ;
; Average fan-out                             ; 3.62                 ;
+---------------------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 755                 ; 0                              ;
;     -- Combinational with no register       ; 392                 ; 0                              ;
;     -- Register only                        ; 60                  ; 0                              ;
;     -- Combinational with a register        ; 303                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 0                   ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 379 / 10030 ( 3 % ) ; 0 / 10030 ( 0 % )              ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 275                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                              ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3786                ; 0                              ;
;     -- Registered Connections               ; 441                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 84                  ; 0                              ;
;     -- Output Ports                         ; 55                  ; 0                              ;
;     -- Bidir Ports                          ; 136                 ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]     ; G3    ; 1        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[10]    ; C8    ; 2        ; 24           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[11]    ; H1    ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[12]    ; H2    ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[13]    ; H3    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[14]    ; G5    ; 1        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[15]    ; C5    ; 2        ; 8            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[16]    ; D5    ; 2        ; 6            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[17]    ; F7    ; 2        ; 12           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[18]    ; H6    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[19]    ; C9    ; 2        ; 28           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]     ; F2    ; 1        ; 0            ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[20]    ; D6    ; 2        ; 6            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[21]    ; D9    ; 2        ; 28           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[22]    ; E5    ; 1        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[23]    ; A12   ; 2        ; 40           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[24]    ; A9    ; 2        ; 26           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[25]    ; C14   ; 2        ; 48           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[26]    ; F5    ; 1        ; 0            ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[27]    ; B12   ; 2        ; 40           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[28]    ; B6    ; 2        ; 10           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[29]    ; J3    ; 1        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]     ; C2    ; 1        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[30]    ; C12   ; 2        ; 38           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[31]    ; A13   ; 2        ; 46           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3]     ; F6    ; 1        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4]     ; D8    ; 2        ; 24           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5]     ; C4    ; 2        ; 2            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6]     ; A8    ; 2        ; 22           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7]     ; B11   ; 2        ; 36           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[8]     ; J5    ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[9]     ; D1    ; 1        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[0]     ; P5    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[10]    ; G6    ; 1        ; 0            ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[11]    ; B4    ; 2        ; 4            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[12]    ; C11   ; 2        ; 34           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[13]    ; D11   ; 2        ; 36           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[14]    ; C10   ; 2        ; 34           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[15]    ; D10   ; 2        ; 34           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[16]    ; P3    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[17]    ; V3    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[18]    ; W8    ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[19]    ; W9    ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[1]     ; P2    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[20]    ; P6    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[21]    ; M7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[22]    ; N3    ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[23]    ; M1    ; 1        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[24]    ; H4    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[25]    ; G4    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[26]    ; F4    ; 1        ; 0            ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[27]    ; G2    ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[28]    ; F8    ; 2        ; 18           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[29]    ; E7    ; 2        ; 14           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[2]     ; W6    ; 4        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[30]    ; D7    ; 2        ; 16           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[31]    ; C7    ; 2        ; 16           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[3]     ; Y8    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[4]     ; U8    ; 4        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[5]     ; U6    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[6]     ; M4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[7]     ; M2    ; 1        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[8]     ; J14   ; 3        ; 69           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[9]     ; H5    ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[0]   ; L14   ; 3        ; 69           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[1]   ; F18   ; 3        ; 69           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[0]   ; E16   ; 2        ; 62           ; 33           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[1]   ; J6    ; 1        ; 0            ; 20           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[2]   ; C17   ; 2        ; 68           ; 33           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[0]   ; H16   ; 3        ; 69           ; 24           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[1]   ; J13   ; 3        ; 69           ; 19           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[2]   ; M14   ; 3        ; 69           ; 14           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[0]   ; W12   ; 4        ; 38           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[1]   ; R18   ; 3        ; 69           ; 6            ; 2           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[2]   ; V12   ; 4        ; 42           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; LCLK     ; K5    ; 1        ; 0            ; 18           ; 2           ; 359                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[0] ; F3    ; 1        ; 0            ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[1] ; C6    ; 2        ; 10           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[2] ; T4    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[3] ; C15   ; 2        ; 60           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WnR      ; A4    ; 2        ; 4            ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nADS     ; A10   ; 2        ; 32           ; 33           ; 1           ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nBLAST   ; A15   ; 2        ; 58           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLRESET  ; A14   ; 2        ; 54           ; 33           ; 0           ; 337                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; C[0]      ; U13   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[10]     ; R1    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[11]     ; V2    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[12]     ; T5    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[13]     ; U5    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[14]     ; R5    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[15]     ; Y7    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[16]     ; V5    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[17]     ; R4    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[18]     ; N4    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[19]     ; Y6    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[1]      ; Y4    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[20]     ; V6    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[21]     ; Y9    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[22]     ; U3    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[23]     ; R3    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[24]     ; U9    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[25]     ; W10   ; 4        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[26]     ; P4    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[27]     ; W3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[28]     ; U7    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[29]     ; V7    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[2]      ; V8    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[30]     ; Y10   ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[31]     ; M5    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[3]      ; W7    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[4]      ; M3    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[5]      ; U2    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[6]      ; R6    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[7]      ; R2    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[8]      ; R7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[9]      ; T16   ; 4        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; DIRDDLY   ; W14   ; 4        ; 54           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[0]   ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[1]   ; L13   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELD      ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELE      ; T18   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELF      ; W5    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELG      ; P16   ; 3        ; 69           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[0]  ; V17   ; 4        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[1]  ; V16   ; 4        ; 64           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY0   ; Y17   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY1   ; W17   ; 4        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nINT      ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDG     ; K19   ; 3        ; 69           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDR     ; D17   ; 3        ; 69           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOED      ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY0  ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY1  ; R15   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEE      ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEF      ; Y13   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEG      ; P15   ; 3        ; 69           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nREADY    ; A6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[2] ; R20   ; 3        ; 69           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[3] ; R19   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                         ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------------------------+---------------------+
; DDLY[0]   ; U15   ; 4        ; 58           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[1]   ; M16   ; 3        ; 69           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[2]   ; N17   ; 3        ; 69           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[3]   ; W16   ; 4        ; 64           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[4]   ; D18   ; 3        ; 69           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[5]   ; N16   ; 3        ; 69           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[6]   ; U16   ; 4        ; 66           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; DDLY[7]   ; V15   ; 4        ; 58           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:I0|PDL_CONTROL[1]             ; -                   ;
; D[0]      ; E14   ; 2        ; 52           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[10]     ; D16   ; 2        ; 62           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[11]     ; E10   ; 2        ; 30           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[12]     ; C19   ; 3        ; 69           ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[13]     ; C18   ; 3        ; 69           ; 32           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[14]     ; E15   ; 2        ; 56           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[15]     ; D14   ; 2        ; 48           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[16]     ; G14   ; 3        ; 69           ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[17]     ; G17   ; 3        ; 69           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[18]     ; G16   ; 3        ; 69           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[19]     ; F17   ; 3        ; 69           ; 30           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[1]      ; E13   ; 2        ; 52           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[20]     ; D19   ; 3        ; 69           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[21]     ; E17   ; 3        ; 69           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[22]     ; D20   ; 3        ; 69           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[23]     ; F20   ; 3        ; 69           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[24]     ; E18   ; 3        ; 69           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[25]     ; E19   ; 3        ; 69           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[26]     ; J18   ; 3        ; 69           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[27]     ; K15   ; 3        ; 69           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[28]     ; J16   ; 3        ; 69           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[29]     ; M15   ; 3        ; 69           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[2]      ; D12   ; 2        ; 38           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[30]     ; K16   ; 3        ; 69           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[31]     ; J17   ; 3        ; 69           ; 20           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[3]      ; F12   ; 2        ; 42           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; -                   ;
; D[4]      ; E9    ; 2        ; 30           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[5]      ; C13   ; 2        ; 44           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[6]      ; F14   ; 2        ; 56           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[7]      ; F16   ; 3        ; 69           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[8]      ; F19   ; 3        ; 69           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; D[9]      ; H15   ; 3        ; 69           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; -                   ;
; E[0]      ; V10   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[10]     ; H18   ; 3        ; 69           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[11]     ; G19   ; 3        ; 69           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[12]     ; H17   ; 3        ; 69           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[13]     ; G20   ; 3        ; 69           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[14]     ; J4    ; 1        ; 0            ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[15]     ; G18   ; 3        ; 69           ; 25           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[16]     ; V4    ; 4        ; 4            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[17]     ; P7    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[18]     ; U10   ; 4        ; 32           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[19]     ; W4    ; 4        ; 4            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[1]      ; Y15   ; 4        ; 60           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[20]     ; V13   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[21]     ; T3    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[22]     ; N2    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[23]     ; N1    ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[24]     ; F1    ; 1        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[25]     ; G1    ; 1        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[26]     ; E2    ; 1        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[27]     ; A17   ; 2        ; 66           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[28]     ; J15   ; 3        ; 69           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[29]     ; D13   ; 2        ; 44           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[2]      ; T6    ; 4        ; 10           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[30]     ; C16   ; 2        ; 64           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[31]     ; E12   ; 2        ; 42           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[3]      ; W15   ; 4        ; 60           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; -                   ;
; E[4]      ; R11   ; 4        ; 38           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[5]      ; U12   ; 4        ; 42           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[6]      ; R13   ; 4        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[7]      ; P1    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[8]      ; G15   ; 3        ; 69           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; E[9]      ; H19   ; 3        ; 69           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; -                   ;
; FPGA[0]   ; E4    ; 1        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; FPGA[1]   ; E3    ; 1        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; FPGA[2]   ; B3    ; 2        ; 2            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; FPGA[3]   ; B8    ; 2        ; 22           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; F[0]      ; T13   ; 4        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[10]     ; N7    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[11]     ; N6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[12]     ; V18   ; 3        ; 69           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[13]     ; U18   ; 3        ; 69           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[14]     ; N15   ; 3        ; 69           ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[15]     ; T2    ; 1        ; 0            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[16]     ; U14   ; 4        ; 56           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[17]     ; T15   ; 4        ; 62           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[18]     ; V14   ; 4        ; 56           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[19]     ; R14   ; 4        ; 52           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[1]      ; Y12   ; 4        ; 38           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[20]     ; T11   ; 4        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[21]     ; U11   ; 4        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[22]     ; V11   ; 4        ; 34           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[23]     ; R9    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[24]     ; T14   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[25]     ; Y14   ; 4        ; 54           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[26]     ; W11   ; 4        ; 36           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[27]     ; Y11   ; 4        ; 36           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[28]     ; T9    ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[29]     ; T12   ; 4        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[2]      ; M6    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[30]     ; V9    ; 4        ; 26           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[31]     ; T8    ; 4        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[3]      ; W13   ; 4        ; 46           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; -                   ;
; F[4]      ; T17   ; 3        ; 69           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[5]      ; R16   ; 3        ; 69           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[6]      ; T10   ; 4        ; 32           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[7]      ; P14   ; 3        ; 69           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[8]      ; P18   ; 3        ; 69           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; F[9]      ; R17   ; 3        ; 69           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; -                   ;
; LAD[0]    ; B17   ; 2        ; 66           ; 33           ; 0           ; 20                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[10]   ; B7    ; 2        ; 14           ; 33           ; 1           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[11]   ; E8    ; 2        ; 18           ; 33           ; 0           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[12]   ; E11   ; 2        ; 38           ; 33           ; 2           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[13]   ; H14   ; 3        ; 69           ; 21           ; 1           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[14]   ; B9    ; 2        ; 26           ; 33           ; 1           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[15]   ; B16   ; 2        ; 64           ; 33           ; 1           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[1]    ; B15   ; 2        ; 58           ; 33           ; 0           ; 19                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[2]    ; B18   ; 2        ; 68           ; 33           ; 1           ; 18                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[3]    ; J1    ; 1        ; 0            ; 22           ; 0           ; 19                    ; 32                 ; no     ; yes            ; no              ; no                     ; yes           ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[4]    ; B5    ; 2        ; 8            ; 33           ; 0           ; 19                    ; 12                 ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[5]    ; A11   ; 2        ; 36           ; 33           ; 0           ; 19                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[6]    ; B14   ; 2        ; 54           ; 33           ; 1           ; 18                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[7]    ; B10   ; 2        ; 32           ; 33           ; 2           ; 18                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[8]    ; B13   ; 2        ; 46           ; 33           ; 1           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; LAD[9]    ; G7    ; 1        ; 0            ; 25           ; 0           ; 17                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; -                   ;
; SPARE[0]  ; U19   ; 3        ; 69           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[10] ; J7    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[11] ; H7    ; 1        ; 0            ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[1]  ; W18   ; 3        ; 69           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[2]  ; U20   ; 3        ; 69           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[3]  ; V19   ; 3        ; 69           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[4]  ; P19   ; 3        ; 69           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[5]  ; N20   ; 3        ; 69           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[6]  ; D3    ; 1        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[7]  ; D2    ; 1        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[8]  ; U4    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
; SPARE[9]  ; N5    ; 1        ; 0            ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                            ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 72 / 80 ( 90 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 70 ( 96 % ) ; 3.3V          ; --           ;
; 3        ; 68 / 81 ( 84 % ) ; 3.3V          ; --           ;
; 4        ; 69 / 70 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; WnR                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; nREADY                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 298        ; 2        ; nINT                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; A[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; A[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 282        ; 2        ; nADS                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 275        ; 2        ; LAD[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 270        ; 2        ; A[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 264        ; 2        ; A[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 258        ; 2        ; nLRESET                                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 255        ; 2        ; nBLAST                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; E[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; A18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; FPGA[2]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 2        ; B[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 2        ; LAD[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 303        ; 2        ; A[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 2        ; LAD[10]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; FPGA[3]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; LAD[14]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 283        ; 2        ; LAD[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 276        ; 2        ; A[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 271        ; 2        ; A[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 265        ; 2        ; LAD[8]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 259        ; 2        ; LAD[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; LAD[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 249        ; 2        ; LAD[15]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 246        ; 2        ; LAD[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 245        ; 2        ; LAD[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; A[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~LVDS31p/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 313        ; 2        ; A[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 307        ; 2        ; A[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 2        ; PULSE[1]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 296        ; 2        ; B[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 290        ; 2        ; A[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 286        ; 2        ; A[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 280        ; 2        ; B[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 278        ; 2        ; B[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 273        ; 2        ; A[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 266        ; 2        ; D[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C14      ; 262        ; 2        ; A[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; PULSE[3]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 248        ; 2        ; E[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C17      ; 244        ; 2        ; IDD[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 243        ; 3        ; D[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C19      ; 242        ; 3        ; D[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; A[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; SPARE[7]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 1        ; SPARE[6]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 4          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; A[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 308        ; 2        ; A[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 297        ; 2        ; B[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 291        ; 2        ; A[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 287        ; 2        ; A[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 279        ; 2        ; B[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 277        ; 2        ; B[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 272        ; 2        ; D[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D13      ; 267        ; 2        ; E[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D14      ; 263        ; 2        ; D[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D15      ; 253        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 250        ; 2        ; D[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D17      ; 239        ; 3        ; nLEDR                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; DDLY[4]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; D[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D20      ; 238        ; 3        ; D[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; E[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 9          ; 1        ; FPGA[1]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1        ; FPGA[0]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 7          ; 1        ; A[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 300        ; 2        ; B[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; LAD[11]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 285        ; 2        ; D[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E10      ; 284        ; 2        ; D[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E11      ; 274        ; 2        ; LAD[12]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 268        ; 2        ; E[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E13      ; 261        ; 2        ; D[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E14      ; 260        ; 2        ; D[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E15      ; 256        ; 2        ; D[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E16      ; 251        ; 2        ; IDD[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E17      ; 237        ; 3        ; D[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E18      ; 234        ; 3        ; D[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E19      ; 233        ; 3        ; D[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; E[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F2       ; 13         ; 1        ; A[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; PULSE[0]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; B[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; A[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 15         ; 1        ; A[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 301        ; 2        ; A[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 295        ; 2        ; B[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; D[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; F13      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; D[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; F15      ; 231        ; 3        ; SELD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; D[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F17      ; 236        ; 3        ; D[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F18      ; 235        ; 3        ; GIN[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; D[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F20      ; 229        ; 3        ; D[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G1       ; 17         ; 1        ; E[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G2       ; 18         ; 1        ; B[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 21         ; 1        ; A[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; B[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; A[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 19         ; 1        ; B[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 20         ; 1        ; LAD[9]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; D[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G15      ; 227        ; 3        ; E[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G16      ; 228        ; 3        ; D[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G17      ; 221        ; 3        ; D[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G18      ; 222        ; 3        ; E[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G19      ; 225        ; 3        ; E[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G20      ; 226        ; 3        ; E[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H1       ; 24         ; 1        ; A[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; A[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1        ; A[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; B[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; B[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 1        ; A[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 23         ; 1        ; SPARE[11]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; LAD[13]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; D[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H16      ; 220        ; 3        ; IDE[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H17      ; 218        ; 3        ; E[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H18      ; 219        ; 3        ; E[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H19      ; 217        ; 3        ; E[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H20      ; 216        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; LAD[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 1        ; nOED                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; A[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; E[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J5       ; 34         ; 1        ; A[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; IDD[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J7       ; 36         ; 1        ; SPARE[10]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 37         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; IDE[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J14      ; 210        ; 3        ; B[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; E[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J16      ; 215        ; 3        ; D[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J17      ; 209        ; 3        ; D[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J18      ; 208        ; 3        ; D[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J19      ; 213        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; LCLK                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; D[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K16      ; 206        ; 3        ; D[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K17      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; nLEDG                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK                                            ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 44         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GOUT[1]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 202        ; 3        ; GIN[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ;            ;          ; GNDG_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; B[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 51         ; 1        ; B[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 1        ; C[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; B[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 1        ; C[31]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 1        ; F[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M7       ; 57         ; 1        ; B[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 50         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; IDE[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M15      ; 189        ; 3        ; D[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M16      ; 190        ; 3        ; DDLY[1]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; E[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N2       ; 60         ; 1        ; E[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N3       ; 62         ; 1        ; B[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; C[18]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 63         ; 1        ; SPARE[9]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 58         ; 1        ; F[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N7       ; 64         ; 1        ; F[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; nOEE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 186        ; 3        ; F[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N16      ; 185        ; 3        ; DDLY[5]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; DDLY[2]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; SPARE[5]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 67         ; 1        ; E[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P2       ; 66         ; 1        ; B[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 70         ; 1        ; B[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; C[26]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; B[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 68         ; 1        ; B[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 65         ; 1        ; E[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; F[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P15      ; 177        ; 3        ; nOEG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; SELG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; nOEDDLY0                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; F[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P19      ; 178        ; 3        ; SPARE[4]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 179        ; 3        ; GOUT[0]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; C[10]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; C[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 76         ; 1        ; C[23]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; C[17]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; C[14]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 74         ; 1        ; C[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 103        ; 4        ; C[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; F[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; E[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; E[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R14      ; 139        ; 4        ; F[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R15      ; 172        ; 3        ; nOEDDLY1                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; F[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R17      ; 170        ; 3        ; F[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R18      ; 171        ; 3        ; IDF[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R19      ; 168        ; 3        ; nSTART[3]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; nSTART[2]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; F[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T3       ; 80         ; 1        ; E[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T4       ; 78         ; 1        ; PULSE[2]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; C[12]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; E[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T7       ; 96         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; F[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T9       ; 113        ; 4        ; F[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T10      ; 117        ; 4        ; F[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T11      ; 129        ; 4        ; F[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T12      ; 130        ; 4        ; F[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T13      ; 133        ; 4        ; F[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T14      ; 140        ; 4        ; F[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T15      ; 149        ; 4        ; F[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T16      ; 150        ; 4        ; C[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 166        ; 3        ; F[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T18      ; 164        ; 3        ; SELE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 165        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; C[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 84         ; 1        ; C[22]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; SPARE[8]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 92         ; 4        ; C[13]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 99         ; 4        ; B[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 106        ; 4        ; C[28]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 108        ; 4        ; B[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 111        ; 4        ; C[24]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 118        ; 4        ; E[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U11      ; 123        ; 4        ; F[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U12      ; 131        ; 4        ; E[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U13      ; 137        ; 4        ; C[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 143        ; 4        ; F[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U15      ; 146        ; 4        ; DDLY[0]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 154        ; 4        ; DDLY[6]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 163        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; F[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; U19      ; 162        ; 3        ; SPARE[0]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 160        ; 3        ; SPARE[2]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; C[11]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 86         ; 1        ; B[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; E[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V5       ; 93         ; 4        ; C[16]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 100        ; 4        ; C[20]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 4        ; C[29]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 107        ; 4        ; C[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 112        ; 4        ; F[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V10      ; 119        ; 4        ; E[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V11      ; 122        ; 4        ; F[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V12      ; 132        ; 4        ; IDF[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V13      ; 138        ; 4        ; E[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V14      ; 144        ; 4        ; F[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V15      ; 145        ; 4        ; DDLY[7]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 152        ; 4        ; START[1]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 153        ; 4        ; START[0]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 158        ; 3        ; F[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; V19      ; 159        ; 3        ; SPARE[3]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; C[27]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 90         ; 4        ; E[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W5       ; 94         ; 4        ; SELF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 97         ; 4        ; B[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 101        ; 4        ; C[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 109        ; 4        ; B[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 116        ; 4        ; B[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 120        ; 4        ; C[25]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 124        ; 4        ; F[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W12      ; 128        ; 4        ; IDF[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W13      ; 136        ; 4        ; F[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W14      ; 141        ; 4        ; DIRDDLY                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 148        ; 4        ; E[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W16      ; 151        ; 4        ; DDLY[3]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 156        ; 4        ; WR_DLY1                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 157        ; 3        ; SPARE[1]                                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; C[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; C[19]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 102        ; 4        ; C[15]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 110        ; 4        ; B[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 115        ; 4        ; C[21]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 121        ; 4        ; C[30]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 125        ; 4        ; F[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y12      ; 127        ; 4        ; F[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y13      ; 135        ; 4        ; nOEF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 142        ; 4        ; F[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y15      ; 147        ; 4        ; E[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y16      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; WR_DLY0                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                 ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                          ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; |v1495usr_demo             ; 755 (0)     ; 363          ; 0           ; 0    ; 275  ; 0            ; 392 (0)      ; 60 (0)            ; 303 (0)          ; 42 (0)          ; 183 (0)    ; |v1495usr_demo                               ;              ;
;    |coin_reference:I0|     ; 555 (555)   ; 313          ; 0           ; 0    ; 0    ; 0            ; 242 (242)    ; 60 (60)           ; 253 (253)        ; 20 (20)         ; 101 (101)  ; |v1495usr_demo|coin_reference:I0             ;              ;
;    |v1495usr_hal:I1|       ; 200 (0)     ; 50           ; 0           ; 0    ; 0    ; 0            ; 150 (0)      ; 0 (0)             ; 50 (0)           ; 22 (0)          ; 82 (0)     ; |v1495usr_demo|v1495usr_hal:I1               ;              ;
;       |a395x_if:I2|        ; 35 (35)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 31 (31)    ; |v1495usr_demo|v1495usr_hal:I1|a395x_if:I2   ;              ;
;       |a395x_if_1:I3|      ; 42 (42)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 24 (24)    ; |v1495usr_demo|v1495usr_hal:I1|a395x_if_1:I3 ;              ;
;       |a395x_if_2:I4|      ; 46 (46)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |v1495usr_demo|v1495usr_hal:I1|a395x_if_2:I4 ;              ;
;       |led_if:I8|          ; 35 (35)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 29 (29)          ; 22 (22)         ; 0 (0)      ; |v1495usr_demo|v1495usr_hal:I1|led_if:I8     ;              ;
;       |localbusif:I1|      ; 41 (41)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 21 (21)          ; 0 (0)           ; 16 (16)    ; |v1495usr_demo|v1495usr_hal:I1|localbusif:I1 ;              ;
;       |pdl_if:I5|          ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 9 (9)      ; |v1495usr_demo|v1495usr_hal:I1|pdl_if:I5     ;              ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; D[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[1]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[4]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[5]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[14]     ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
; E[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[18]     ; Bidir    ; ON            ; OFF           ; --                    ; --  ;
; E[19]     ; Bidir    ; ON            ; OFF           ; --                    ; --  ;
; E[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[30]     ; Bidir    ; ON            ; OFF           ; --                    ; --  ;
; E[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[1]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[4]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[5]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; FPGA[0]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LAD[0]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[1]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[2]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[3]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[4]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[5]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[6]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[7]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[8]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[9]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[10]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[11]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[12]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[13]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[14]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[15]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; SPARE[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[11] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; GIN[0]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; GIN[1]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; C[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; DIRDDLY   ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; SELD      ; Output   ; --            ; --            ; --                    ; --  ;
; SELE      ; Output   ; --            ; --            ; --                    ; --  ;
; SELF      ; Output   ; --            ; --            ; --                    ; --  ;
; SELG      ; Output   ; --            ; --            ; --                    ; --  ;
; START[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; START[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY0   ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY1   ; Output   ; --            ; --            ; --                    ; --  ;
; nINT      ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDG     ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDR     ; Output   ; --            ; --            ; --                    ; --  ;
; nOED      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY0  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY1  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEE      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEF      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEG      ; Output   ; --            ; --            ; --                    ; --  ;
; nREADY    ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[2] ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LCLK      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLRESET   ; Input    ; OFF           ; ON            ; --                    ; --  ;
; PULSE[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; nADS      ; Input    ; ON            ; ON            ; --                    ; --  ;
; WnR       ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[0]    ; Input    ; OFF           ; ON            ; --                    ; --  ;
; IDE[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; PULSE[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; nBLAST    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; D[0]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_0_                   ; 0                 ; ON      ;
; D[1]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_1_                   ; 0                 ; ON      ;
; D[2]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_2_                   ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_0_                   ; 1                 ; ON      ;
; D[3]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_3_                   ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_2_                   ; 0                 ; ON      ;
; D[4]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_4_                   ; 1                 ; ON      ;
; D[5]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_5_                   ; 0                 ; ON      ;
; D[6]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_6_                   ; 1                 ; ON      ;
; D[7]                                                        ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[0]                       ; 0                 ; ON      ;
; D[8]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_8_                   ; 0                 ; ON      ;
; D[9]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_9_                   ; 0                 ; ON      ;
; D[10]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_10_                  ; 1                 ; ON      ;
; D[11]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_11_                  ; 1                 ; ON      ;
; D[12]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_12_                  ; 1                 ; ON      ;
; D[13]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_13_                  ; 0                 ; ON      ;
; D[14]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_14_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_4_                   ; 0                 ; ON      ;
; D[15]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_15_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_6_                   ; 1                 ; ON      ;
; D[16]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_16_                  ; 0                 ; ON      ;
; D[17]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_17_                  ; 0                 ; ON      ;
; D[18]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_18_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_1_                   ; 1                 ; ON      ;
; D[19]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_19_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_3_                   ; 0                 ; ON      ;
; D[20]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_20_                  ; 1                 ; ON      ;
; D[21]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_21_                  ; 1                 ; ON      ;
; D[22]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_22_                  ; 0                 ; ON      ;
; D[23]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_23_                  ; 0                 ; ON      ;
; D[24]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_24_                  ; 1                 ; ON      ;
; D[25]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_25_                  ; 0                 ; ON      ;
; D[26]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_26_                  ; 1                 ; ON      ;
; D[27]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_27_                  ; 0                 ; ON      ;
; D[28]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_28_                  ; 1                 ; ON      ;
; D[29]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_29_                  ; 0                 ; ON      ;
; D[30]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_30_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_5_                   ; 0                 ; ON      ;
; D[31]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_31_                  ; 0                 ; ON      ;
;      - coin_reference:I0|D_CONTROL[0]                       ; 0                 ; ON      ;
; DDLY[0]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector15~14                      ; 1                 ; ON      ;
; DDLY[1]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector14~13                      ; 1                 ; ON      ;
; DDLY[2]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector13~13                      ; 1                 ; ON      ;
; DDLY[3]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector12~10                      ; 1                 ; ON      ;
; DDLY[4]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector11~10                      ; 0                 ; ON      ;
; DDLY[5]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector10~10                      ; 1                 ; ON      ;
; DDLY[6]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector9~10                       ; 0                 ; ON      ;
; DDLY[7]                                                     ;                   ;         ;
;      - coin_reference:I0|Selector8~10                       ; 1                 ; ON      ;
; E[0]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_0_                 ; 0                 ; OFF     ;
; E[1]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_1_                 ; 1                 ; OFF     ;
; E[2]                                                        ;                   ;         ;
;      - coin_reference:I0|E_CONTROL[0]                       ; 1                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_0_                 ; 1                 ; OFF     ;
; E[3]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_3_                 ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[0]                       ; 0                 ; OFF     ;
; E[4]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_4_                 ; 1                 ; OFF     ;
; E[5]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_5_                 ; 0                 ; OFF     ;
; E[6]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_6_                 ; 1                 ; ON      ;
; E[7]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_7_                 ; 1                 ; ON      ;
; E[8]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_8_                 ; 0                 ; ON      ;
; E[9]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_9_                 ; 1                 ; ON      ;
; E[10]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_10_                ; 1                 ; ON      ;
; E[11]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_11_                ; 1                 ; ON      ;
; E[12]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_12_                ; 0                 ; ON      ;
; E[13]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_13_                ; 0                 ; ON      ;
; E[14]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_14_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_4_                 ; 0                 ; OFF     ;
; E[15]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_15_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_6_                 ; 1                 ; ON      ;
; E[16]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_16_                ; 1                 ; ON      ;
; E[17]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_17_                ; 0                 ; ON      ;
; E[18]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_1_                 ; 1                 ; OFF     ;
; E[19]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_3_                 ; 1                 ; OFF     ;
; E[20]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_20_                ; 1                 ; ON      ;
; E[21]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_21_                ; 1                 ; ON      ;
; E[22]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_22_                ; 0                 ; ON      ;
; E[23]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_23_                ; 0                 ; ON      ;
; E[24]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_24_                ; 1                 ; ON      ;
; E[25]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_25_                ; 1                 ; ON      ;
; E[26]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_26_                ; 0                 ; ON      ;
; E[27]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_27_                ; 0                 ; ON      ;
; E[28]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_28_                ; 1                 ; ON      ;
; E[29]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_29_                ; 0                 ; ON      ;
; E[30]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_5_                 ; 1                 ; OFF     ;
; E[31]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_31_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_7_                 ; 0                 ; ON      ;
; F[0]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_0_                 ; 0                 ; ON      ;
; F[1]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_1_                 ; 1                 ; ON      ;
; F[2]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_2_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_0_                 ; 0                 ; ON      ;
; F[3]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_3_                 ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_2_                 ; 1                 ; ON      ;
; F[4]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_4_                 ; 1                 ; ON      ;
; F[5]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_5_                 ; 0                 ; ON      ;
; F[6]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_6_                 ; 1                 ; ON      ;
; F[7]                                                        ;                   ;         ;
;      - coin_reference:I0|F_CONTROL[0]                       ; 0                 ; ON      ;
; F[8]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_8_                 ; 1                 ; ON      ;
; F[9]                                                        ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_9_                 ; 0                 ; ON      ;
; F[10]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_10_                ; 1                 ; ON      ;
; F[11]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_11_                ; 1                 ; ON      ;
; F[12]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_12_                ; 0                 ; ON      ;
; F[13]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_13_                ; 0                 ; ON      ;
; F[14]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_14_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_4_                 ; 0                 ; ON      ;
; F[15]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_15_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_6_                 ; 0                 ; ON      ;
; F[16]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_16_                ; 1                 ; ON      ;
; F[17]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_17_                ; 0                 ; ON      ;
; F[18]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_1_                 ; 0                 ; ON      ;
; F[19]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_3_                 ; 0                 ; ON      ;
; F[20]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_20_                ; 1                 ; ON      ;
; F[21]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_21_                ; 0                 ; ON      ;
; F[22]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_22_                ; 0                 ; ON      ;
; F[23]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_23_                ; 0                 ; ON      ;
; F[24]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_24_                ; 1                 ; ON      ;
; F[25]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_25_                ; 1                 ; ON      ;
; F[26]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_26_                ; 1                 ; ON      ;
; F[27]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_27_                ; 1                 ; ON      ;
; F[28]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_28_                ; 0                 ; ON      ;
; F[29]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_29_                ; 1                 ; ON      ;
; F[30]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_5_                 ; 0                 ; ON      ;
; F[31]                                                       ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_31_                ; 0                 ; ON      ;
;      - coin_reference:I0|F_CONTROL[0]                       ; 0                 ; ON      ;
; FPGA[0]                                                     ;                   ;         ;
; FPGA[1]                                                     ;                   ;         ;
; FPGA[2]                                                     ;                   ;         ;
; FPGA[3]                                                     ;                   ;         ;
; LAD[0]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_0__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_0__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[16]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|G_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[0]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[0]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[0]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[16]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[0]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[16]                         ; 0                 ; OFF     ;
; LAD[1]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_1__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_1__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[1]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[1]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[1]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[1]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[1]                       ; 0                 ; OFF     ;
; LAD[2]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_2__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_2__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[2]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[2]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[2]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[2]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[2]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[2]                          ; 0                 ; OFF     ;
; LAD[3]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_3__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_3__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[3]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[3]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[3]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[3]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[3]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[3]                          ; 0                 ; OFF     ;
; LAD[4]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_4__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_4__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[4]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[4]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[4]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[4]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[4]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[4]                          ; 0                 ; OFF     ;
; LAD[5]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_5__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_5__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[5]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[5]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[5]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[5]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[5]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[5]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[5]                          ; 0                 ; OFF     ;
; LAD[6]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_6__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_6__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[6]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[6]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[6]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[6]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[6]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[6]                          ; 0                 ; OFF     ;
; LAD[7]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_7__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_7__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[7]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[7]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[7]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[7]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[7]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[7]                          ; 0                 ; OFF     ;
; LAD[8]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_8__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_8__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[24]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[8]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[8]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[24]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[24]                         ; 0                 ; OFF     ;
; LAD[9]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_9__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_9__Z            ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[25]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[9]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[9]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[25]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[25]                         ; 0                 ; OFF     ;
; LAD[10]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_10__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_10__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[26]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[10]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[10]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[26]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[26]                         ; 0                 ; OFF     ;
; LAD[11]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_11__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_11__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[27]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[11]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[11]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[27]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[27]                         ; 0                 ; OFF     ;
; LAD[12]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_12__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_12__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[28]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[12]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[12]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[28]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[28]                         ; 0                 ; OFF     ;
; LAD[13]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_13__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_13__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[29]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[13]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[13]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[29]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[29]                         ; 0                 ; OFF     ;
; LAD[14]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_14__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_14__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[30]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[30]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[14]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[14]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[30]                         ; 0                 ; OFF     ;
; LAD[15]                                                     ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_15__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_15__Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[31]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[15]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[15]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[31]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[31]                         ; 0                 ; OFF     ;
; SPARE[0]                                                    ;                   ;         ;
; SPARE[1]                                                    ;                   ;         ;
; SPARE[2]                                                    ;                   ;         ;
; SPARE[3]                                                    ;                   ;         ;
; SPARE[4]                                                    ;                   ;         ;
; SPARE[5]                                                    ;                   ;         ;
; SPARE[6]                                                    ;                   ;         ;
; SPARE[7]                                                    ;                   ;         ;
; SPARE[8]                                                    ;                   ;         ;
; SPARE[9]                                                    ;                   ;         ;
; SPARE[10]                                                   ;                   ;         ;
; SPARE[11]                                                   ;                   ;         ;
; GIN[0]                                                      ;                   ;         ;
; GIN[1]                                                      ;                   ;         ;
; LCLK                                                        ;                   ;         ;
; nLRESET                                                     ;                   ;         ;
;      - coin_reference:I0|PDL_CONTROL[1]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_IN_i                           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|led_if:I8|un2_green_pulse_x_cZ       ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_0__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_1__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_2__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_3__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_4__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_5__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_6__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_7__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_8__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_9__Z            ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_10__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_11__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_12__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_13__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_14__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_15__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_1__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_0__Z           ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|WREN_s_Z               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|RDEN_s_Z               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|localbusif:I1|nREADY_s_i_Z           ; 0                 ; OFF     ;
;      - coin_reference:I0|WVF_CNT[0]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|WVF_CNT[1]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|WVF_CNT[2]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|WVF_CNT[3]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|WVF_CNT[4]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[2]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[3]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[4]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[5]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[6]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[7]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[16]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[24]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[25]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[26]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[27]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[28]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[29]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[30]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|C_MASK[31]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|P_COINC~0                          ; 1                 ; ON      ;
;      - coin_reference:I0|GATEWIDTH[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|P_DLO_DELAY~0                      ; 1                 ; ON      ;
;      - coin_reference:I0|G_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[0]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|ENABLE_CNT                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[0]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[1]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[3]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[4]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[5]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[30]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[0]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[1]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[2]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[3]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[4]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[5]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[6]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[7]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[8]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[9]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[10]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[11]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[12]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[13]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[14]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|REG_DOUT[15]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[1]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[3]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[3]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[4]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[4]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[5]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[6]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[6]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[7]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[8]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[9]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[9]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[10]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[11]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[11]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[12]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[12]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[13]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[14]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[14]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[15]                    ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[15]                      ; 0                 ; OFF     ;
;      - LAD[0]                                               ; 0                 ; OFF     ;
;      - LAD[1]                                               ; 0                 ; OFF     ;
;      - LAD[2]                                               ; 0                 ; OFF     ;
;      - LAD[3]                                               ; 0                 ; OFF     ;
;      - LAD[4]                                               ; 0                 ; OFF     ;
;      - LAD[5]                                               ; 0                 ; OFF     ;
;      - LAD[6]                                               ; 0                 ; OFF     ;
;      - LAD[7]                                               ; 0                 ; OFF     ;
;      - LAD[8]                                               ; 0                 ; OFF     ;
;      - LAD[9]                                               ; 0                 ; OFF     ;
;      - LAD[10]                                              ; 0                 ; OFF     ;
;      - LAD[11]                                              ; 0                 ; OFF     ;
;      - LAD[12]                                              ; 0                 ; OFF     ;
;      - LAD[13]                                              ; 0                 ; OFF     ;
;      - LAD[14]                                              ; 0                 ; OFF     ;
;      - LAD[15]                                              ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|GATEWIDTH[14]                      ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|led_if:I8|nLEDG_Z                    ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|led_if:I8|nLEDR_Z                    ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|led_if:I8|TMONOSG_Z                  ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|led_if:I8|TMONOSR_Z                  ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[0]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[1]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[0]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[2]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[5]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[6]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[7]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[8]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[9]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[10]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[11]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[12]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[13]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[14]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[15]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|E_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[2]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|MODE[5]                            ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[0]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[5]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[7]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[8]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[10]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[13]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[15]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|D_CONTROL[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[3]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[4]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[16]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[17]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[18]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[19]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[20]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[21]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[22]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[23]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[24]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[25]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[26]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[27]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[28]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[29]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[30]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|C_CONTROL[31]                      ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[14]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[16]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[18]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[19]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[24]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[25]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[26]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[27]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[28]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[29]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[30]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[31]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[0]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[1]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[2]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[3]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[4]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[5]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[6]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_DATA[7]                        ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[8]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[9]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[10]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[11]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[12]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[13]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[15]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[16]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[17]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[20]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[21]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[22]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[23]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[24]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[25]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[26]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[27]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[28]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[29]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[31]                         ; 0                 ; OFF     ;
;      - coin_reference:I0|PDL_CONTROL[2]                     ; 0                 ; OFF     ;
;      - coin_reference:I0|F_CONTROL[1]                       ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[2]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[3]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[4]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[5]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[6]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|D_DATA[7]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[2]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[6]                          ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[7]                          ; 0                 ; OFF     ;
; PULSE[0]                                                    ;                   ;         ;
;      - coin_reference:I0|PDL_PULSEOUT~0                     ; 0                 ; OFF     ;
; PULSE[1]                                                    ;                   ;         ;
;      - coin_reference:I0|PDL_PULSEOUT~1                     ; 0                 ; ON      ;
; nADS                                                        ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_0__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_1__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_2__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_3__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_4__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_5__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_6__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_7__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_8__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_9__Z            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_10__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_11__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_12__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_13__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_14__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|ADDR_s_15__Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|WREN_s_Z               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|RDEN_s_Z               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|nREADY_s_i_Z           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x_cZ      ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_ns_1_0__m1_x   ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|REG_RDEN_x_cZ          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_0_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_1_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_2_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_3_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_4_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_5_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_6_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_7_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_8_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_9_           ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_10_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_11_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_12_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_13_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_14_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_15_          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_ns_1_0__g1_0_x ; 1                 ; ON      ;
; WnR                                                         ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|WREN_s_Z               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|RDEN_s_Z               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_ns_1_0__m1_x   ; 0                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|REG_RDEN_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_ns_1_0__g1_0_x ; 0                 ; ON      ;
; IDE[0]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i199_x_cZ          ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x_cZ          ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv_cZ            ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[31]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_30_              ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[27]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[26]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[25]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[24]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[23]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[22]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[21]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[20]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_19_              ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_18_              ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[15]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_14_              ; 0                 ; OFF     ;
;      - coin_reference:I0|E_DATA[11]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[10]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[9]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[8]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[7]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[6]                          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_5_               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_4_               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_3_               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_2_               ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_31_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_30_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_29_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_28_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_27_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_26_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_25_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_24_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_23_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_22_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_21_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_20_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_19_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_18_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_17_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_16_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_15_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_14_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_13_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_12_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_11_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_10_                ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_9_                 ; 0                 ; OFF     ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_8_                 ; 0                 ; OFF     ;
;      - coin_reference:I0|SCRATCH[0]                         ; 0                 ; OFF     ;
; IDE[2]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i199_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv_cZ            ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[31]                         ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_30_              ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[27]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[26]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[25]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[24]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[23]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[22]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[21]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[20]                         ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_19_              ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_18_              ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[15]                         ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_14_              ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[11]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[10]                         ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[9]                          ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[8]                          ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[7]                          ; 0                 ; ON      ;
;      - coin_reference:I0|E_DATA[6]                          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_5_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_4_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_3_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_2_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_31_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_29_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_28_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_27_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_26_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_25_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_24_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_23_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_22_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_21_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_20_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_17_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_16_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_15_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_14_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_13_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_12_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_11_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_10_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_9_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_8_                 ; 0                 ; ON      ;
;      - coin_reference:I0|SCRATCH[2]                         ; 0                 ; ON      ;
; IDE[1]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i199_x_cZ          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x_cZ          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv_cZ            ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[31]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_30_              ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[27]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[26]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[25]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[24]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[23]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[22]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[21]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[20]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_19_              ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_18_              ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[15]                         ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_14_              ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[11]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[10]                         ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[9]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[8]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[7]                          ; 1                 ; ON      ;
;      - coin_reference:I0|E_DATA[6]                          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_5_               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_4_               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_3_               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|OUT_i_2_               ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_31_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_30_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_29_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_28_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_27_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_26_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_25_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_24_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_23_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_22_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_21_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_20_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_19_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_18_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_17_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_16_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_15_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_14_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_13_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_12_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_11_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_10_                ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_9_                 ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_1:I3|DIN_8_                 ; 1                 ; ON      ;
;      - coin_reference:I0|Selector14~12                      ; 1                 ; ON      ;
; PULSE[2]                                                    ;                   ;         ;
;      - coin_reference:I0|Mux4~0                             ; 0                 ; OFF     ;
; PULSE[3]                                                    ;                   ;         ;
;      - coin_reference:I0|Mux4~0                             ; 0                 ; ON      ;
; nBLAST                                                      ;                   ;         ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_1__Z           ; 0                 ; ON      ;
;      - v1495usr_hal:I1|localbusif:I1|LBSTATE_0__Z           ; 0                 ; ON      ;
; IDD[0]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i199_x_cZ            ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i198_x_cZ            ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIR_i_iv_cZ              ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[31]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[30]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[27]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[26]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[25]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[24]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[23]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[22]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[21]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[20]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[19]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[18]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[15]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[14]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[11]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[10]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[9]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[8]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[7]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[6]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[5]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[4]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[3]                          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|OUT_i_2_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_31_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_30_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_29_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_28_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_27_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_26_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_25_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_24_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_23_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_22_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_21_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_20_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_19_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_18_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_17_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_16_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_15_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_14_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_13_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_12_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_11_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_10_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_9_                   ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_8_                   ; 0                 ; ON      ;
;      - coin_reference:I0|Selector15~9                       ; 0                 ; ON      ;
; IDD[1]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i199_x_cZ            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i198_x_cZ            ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIR_i_iv_cZ              ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[31]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[30]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[27]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[26]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[25]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[24]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[23]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[22]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[21]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[20]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[19]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[18]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[15]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[14]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[11]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[10]                         ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[9]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[8]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[7]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[6]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[5]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[4]                          ; 1                 ; ON      ;
;      - coin_reference:I0|D_DATA[3]                          ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|OUT_i_2_                 ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_31_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_30_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_29_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_28_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_27_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_26_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_25_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_24_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_23_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_22_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_21_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_20_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_19_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_18_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_17_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_16_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_15_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_14_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_13_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_12_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_11_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_10_                  ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_9_                   ; 1                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_8_                   ; 1                 ; ON      ;
;      - coin_reference:I0|Selector14~8                       ; 1                 ; ON      ;
; IDD[2]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i199_x_cZ            ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|dir_i198_x_cZ            ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIR_i_iv_cZ              ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[31]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[30]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[27]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[26]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[25]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[24]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[23]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[22]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[21]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[20]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[19]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[18]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[15]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[14]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[11]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[10]                         ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[9]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[8]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[7]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[6]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[5]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[4]                          ; 0                 ; ON      ;
;      - coin_reference:I0|D_DATA[3]                          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|OUT_i_2_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_31_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_30_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_29_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_28_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_27_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_26_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_25_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_24_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_23_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_22_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_21_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_20_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_19_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_18_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_17_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_16_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_15_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_14_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_13_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_12_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_11_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_10_                  ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_9_                   ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if:I2|DIN_8_                   ; 0                 ; ON      ;
;      - coin_reference:I0|Selector13~8                       ; 0                 ; ON      ;
; IDF[0]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i199_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x_cZ          ; 0                 ; ON      ;
;      - coin_reference:I0|F_CONTROL[1]                       ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_7_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_6_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_5_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_4_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_3_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_2_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_31_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_29_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_28_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_27_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_26_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_25_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_24_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_23_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_22_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_21_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_20_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_17_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_16_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_15_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_14_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_13_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_12_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_11_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_10_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_9_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_8_                 ; 0                 ; ON      ;
;      - coin_reference:I0|Selector15~8                       ; 0                 ; ON      ;
; IDF[1]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i199_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x_cZ          ; 0                 ; ON      ;
;      - coin_reference:I0|F_CONTROL[1]                       ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_7_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_6_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_5_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_4_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_3_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_2_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_31_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_29_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_28_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_27_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_26_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_25_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_24_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_23_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_22_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_21_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_20_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_17_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_16_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_15_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_14_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_13_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_12_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_11_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_10_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_9_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_8_                 ; 0                 ; ON      ;
;      - coin_reference:I0|Selector14~7                       ; 0                 ; ON      ;
; IDF[2]                                                      ;                   ;         ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i199_x_cZ          ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x_cZ          ; 0                 ; ON      ;
;      - coin_reference:I0|F_CONTROL[1]                       ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_7_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_6_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_5_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_4_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_3_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|OUT_i_2_               ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_31_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_30_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_29_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_28_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_27_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_26_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_25_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_24_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_23_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_22_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_21_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_20_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_19_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_18_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_17_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_16_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_15_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_14_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_13_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_12_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_11_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_10_                ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_9_                 ; 0                 ; ON      ;
;      - v1495usr_hal:I1|a395x_if_2:I4|DIN_8_                 ; 0                 ; ON      ;
;      - coin_reference:I0|Selector13~7                       ; 0                 ; ON      ;
; B[16]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector15~7                       ; 0                 ; ON      ;
; B[0]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector15~11                      ; 1                 ; ON      ;
; A[0]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector15~12                      ; 1                 ; ON      ;
; A[16]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector15~14                      ; 0                 ; ON      ;
; B[17]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[1]                       ; 1                 ; ON      ;
; B[1]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector14~10                      ; 0                 ; ON      ;
; A[1]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector14~11                      ; 0                 ; ON      ;
; A[17]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector14~13                      ; 0                 ; ON      ;
; B[18]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[2]                       ; 1                 ; ON      ;
; B[2]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector13~10                      ; 0                 ; ON      ;
; A[2]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector13~11                      ; 1                 ; ON      ;
; A[18]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector13~13                      ; 0                 ; ON      ;
; B[19]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[3]                       ; 0                 ; ON      ;
; B[3]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector12~7                       ; 0                 ; ON      ;
; A[3]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector12~8                       ; 1                 ; ON      ;
; A[19]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector12~12                      ; 0                 ; ON      ;
; B[20]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[4]                       ; 0                 ; ON      ;
; B[4]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector11~7                       ; 1                 ; ON      ;
; A[4]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector11~8                       ; 1                 ; ON      ;
; A[20]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector11~12                      ; 0                 ; ON      ;
; B[21]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[5]                       ; 0                 ; ON      ;
; B[5]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector10~7                       ; 1                 ; ON      ;
; A[5]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector10~8                       ; 0                 ; ON      ;
; A[21]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[5]                         ; 1                 ; ON      ;
; B[22]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[6]                       ; 0                 ; ON      ;
; B[6]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector9~7                        ; 1                 ; ON      ;
; A[6]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector9~8                        ; 0                 ; ON      ;
; A[22]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector9~12                       ; 0                 ; ON      ;
; B[23]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[7]                       ; 1                 ; ON      ;
; B[7]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector8~7                        ; 0                 ; ON      ;
; A[7]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector8~8                        ; 1                 ; ON      ;
; A[23]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[7]                         ; 1                 ; ON      ;
; B[24]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[8]                       ; 1                 ; ON      ;
; B[8]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector7~6                        ; 0                 ; ON      ;
; A[8]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector7~7                        ; 0                 ; ON      ;
; A[24]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[8]                         ; 1                 ; ON      ;
; B[25]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[9]                       ; 0                 ; ON      ;
; B[9]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector6~7                        ; 0                 ; ON      ;
; A[9]                                                        ;                   ;         ;
;      - coin_reference:I0|Selector6~9                        ; 1                 ; ON      ;
; A[25]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector6~11                       ; 1                 ; ON      ;
; B[26]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[10]                      ; 1                 ; ON      ;
; B[10]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector5~6                        ; 0                 ; ON      ;
; A[10]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector5~7                        ; 1                 ; ON      ;
; A[26]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[10]                        ; 1                 ; ON      ;
; B[27]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[11]                      ; 1                 ; ON      ;
; B[11]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector4~6                        ; 0                 ; ON      ;
; A[11]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector4~7                        ; 1                 ; ON      ;
; A[27]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector4~10                       ; 1                 ; ON      ;
; B[28]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[12]                      ; 0                 ; ON      ;
; B[12]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector3~6                        ; 1                 ; ON      ;
; A[12]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector3~7                        ; 0                 ; ON      ;
; A[28]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector3~10                       ; 0                 ; ON      ;
; B[29]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[13]                      ; 0                 ; ON      ;
; B[13]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector2~6                        ; 0                 ; ON      ;
; A[13]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector2~7                        ; 1                 ; ON      ;
; A[29]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[13]                        ; 1                 ; ON      ;
; B[30]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[14]                      ; 1                 ; ON      ;
; B[14]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector1~6                        ; 0                 ; ON      ;
; A[14]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector1~7                        ; 0                 ; ON      ;
; A[30]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector1~10                       ; 0                 ; ON      ;
; B[31]                                                       ;                   ;         ;
;      - coin_reference:I0|D_CONTROL[15]                      ; 1                 ; ON      ;
; B[15]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector0~6                        ; 0                 ; ON      ;
; A[15]                                                       ;                   ;         ;
;      - coin_reference:I0|Selector0~7                        ; 1                 ; ON      ;
; A[31]                                                       ;                   ;         ;
;      - coin_reference:I0|SCRATCH[15]                        ; 0                 ; ON      ;
+-------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+----------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                         ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; LCLK                                         ; PIN_K5        ; 359     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; coin_reference:I0|C_CONTROL[0]~4             ; LC_X37_Y21_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|C_CONTROL[16]~3            ; LC_X37_Y21_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|C_MASK[0]~0                ; LC_X37_Y21_N2 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|C_MASK[16]~1               ; LC_X37_Y21_N4 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|D_CONTROL[16]~3            ; LC_X34_Y21_N8 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|D_CONTROL[1]~2             ; LC_X33_Y17_N0 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|D_DATA[0]~0                ; LC_X39_Y22_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|D_DATA[16]~1               ; LC_X38_Y22_N3 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|ENABLE_CNT~0               ; LC_X23_Y16_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|E_CONTROL[16]~1            ; LC_X39_Y18_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|E_CONTROL[1]~0             ; LC_X34_Y21_N5 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|E_DATA[0]~0                ; LC_X35_Y18_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|E_DATA[16]~1               ; LC_X38_Y17_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|Equal0~1                   ; LC_X23_Y16_N1 ; 8       ; Sync. clear               ; no     ; --                   ; --               ;
; coin_reference:I0|F_CONTROL[16]~1            ; LC_X37_Y23_N2 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|F_CONTROL[1]~0             ; LC_X39_Y22_N2 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|GATEWIDTH[15]~4            ; LC_X37_Y16_N4 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|GREEN_PULSE~1              ; LC_X24_Y16_N4 ; 4       ; Async. load               ; no     ; --                   ; --               ;
; coin_reference:I0|MODE[4]~0                  ; LC_X24_Y17_N3 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|Mux1                       ; LC_X24_Y17_N6 ; 2       ; Clock                     ; no     ; --                   ; --               ;
; coin_reference:I0|Mux4                       ; LC_X8_Y16_N9  ; 18      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ;
; coin_reference:I0|PDL_CONTROL[1]             ; LC_X36_Y24_N9 ; 18      ; Output enable             ; no     ; --                   ; --               ;
; coin_reference:I0|PDL_CONTROL[1]~2           ; LC_X37_Y23_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|PDL_DATA[0]~0              ; LC_X37_Y19_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|P_COINC~0                  ; LC_X24_Y16_N8 ; 1       ; Async. clear              ; no     ; --                   ; --               ;
; coin_reference:I0|P_DLO_DELAY~0              ; LC_X24_Y16_N6 ; 19      ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ;
; coin_reference:I0|SCRATCH[0]~0               ; LC_X33_Y17_N4 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; coin_reference:I0|WideOr0                    ; LC_X24_Y16_N7 ; 1       ; Clock                     ; no     ; --                   ; --               ;
; nLRESET                                      ; PIN_A14       ; 337     ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK7            ;
; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv         ; LC_X41_Y20_N0 ; 24      ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|a395x_if:I2|dir_i198_x       ; LC_X38_Y25_N6 ; 8       ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv       ; LC_X35_Y17_N5 ; 24      ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x     ; LC_X33_Y16_N2 ; 8       ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv       ; LC_X40_Y18_N9 ; 24      ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x     ; LC_X33_Y18_N1 ; 8       ; Output enable             ; no     ; --                   ; --               ;
; v1495usr_hal:I1|led_if:I8|TICK[0]            ; LC_X52_Y20_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; v1495usr_hal:I1|led_if:I8|TICK[1]            ; LC_X53_Y20_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; v1495usr_hal:I1|led_if:I8|un2_green_pulse_x  ; LC_X24_Y16_N5 ; 1       ; Async. clear              ; no     ; --                   ; --               ;
; v1495usr_hal:I1|localbusif:I1|REG_RDEN_x     ; LC_X34_Y19_N6 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; v1495usr_hal:I1|localbusif:I1|g0_x           ; LC_X39_Y23_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x ; LC_X34_Y19_N0 ; 16      ; Output enable             ; no     ; --                   ; --               ;
+----------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+---------------------------------+---------------+---------+----------------------+------------------+
; Name                            ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------+---------------+---------+----------------------+------------------+
; LCLK                            ; PIN_K5        ; 359     ; Global Clock         ; GCLK2            ;
; coin_reference:I0|Mux4          ; LC_X8_Y16_N9  ; 18      ; Global Clock         ; GCLK3            ;
; coin_reference:I0|P_DLO_DELAY~0 ; LC_X24_Y16_N6 ; 19      ; Global Clock         ; GCLK1            ;
; nLRESET                         ; PIN_A14       ; 337     ; Global Clock         ; GCLK7            ;
+---------------------------------+---------------+---------+----------------------+------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; IDD[2]                                           ; 52      ;
; IDD[1]                                           ; 52      ;
; IDD[0]                                           ; 52      ;
; IDE[1]                                           ; 52      ;
; IDE[2]                                           ; 52      ;
; IDE[0]                                           ; 52      ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_4       ; 41      ;
; nADS                                             ; 39      ;
; IDF[2]                                           ; 34      ;
; IDF[1]                                           ; 34      ;
; IDF[0]                                           ; 34      ;
; coin_reference:I0|MODE[3]                        ; 32      ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_3       ; 27      ;
; v1495usr_hal:I1|a395x_if_2:I4|DIR_i_iv           ; 24      ;
; v1495usr_hal:I1|a395x_if_1:I3|DIR_i_iv           ; 24      ;
; v1495usr_hal:I1|a395x_if:I2|DIR_i_iv             ; 24      ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_1       ; 22      ;
; LAD[0]~0                                         ; 21      ;
; LAD[5]~5                                         ; 20      ;
; LAD[4]~4                                         ; 20      ;
; LAD[3]~3                                         ; 20      ;
; LAD[1]~1                                         ; 20      ;
; LAD[7]~7                                         ; 19      ;
; LAD[6]~6                                         ; 19      ;
; LAD[2]~2                                         ; 19      ;
; LAD[15]~15                                       ; 18      ;
; LAD[14]~14                                       ; 18      ;
; LAD[13]~13                                       ; 18      ;
; LAD[12]~12                                       ; 18      ;
; LAD[11]~11                                       ; 18      ;
; LAD[10]~10                                       ; 18      ;
; LAD[9]~9                                         ; 18      ;
; LAD[8]~8                                         ; 18      ;
; coin_reference:I0|PDL_CONTROL[1]                 ; 18      ;
; v1495usr_hal:I1|localbusif:I1|RDEN_s             ; 18      ;
; coin_reference:I0|Equal23~0                      ; 17      ;
; coin_reference:I0|Equal19~0                      ; 17      ;
; coin_reference:I0|Equal22~0                      ; 17      ;
; coin_reference:I0|Equal18~0                      ; 17      ;
; coin_reference:I0|Equal16~0                      ; 17      ;
; v1495usr_hal:I1|localbusif:I1|WREN_s             ; 17      ;
; coin_reference:I0|D_CONTROL[16]~3                ; 16      ;
; coin_reference:I0|Equal15~4                      ; 16      ;
; coin_reference:I0|Equal11~3                      ; 16      ;
; coin_reference:I0|Equal27~3                      ; 16      ;
; coin_reference:I0|Equal17~3                      ; 16      ;
; coin_reference:I0|Equal29~2                      ; 16      ;
; coin_reference:I0|GATEWIDTH[15]~4                ; 16      ;
; coin_reference:I0|PDL_CONTROL[1]~2               ; 16      ;
; coin_reference:I0|C_CONTROL[0]~4                 ; 16      ;
; coin_reference:I0|SCRATCH[0]~0                   ; 16      ;
; coin_reference:I0|E_CONTROL[16]~1                ; 16      ;
; coin_reference:I0|F_CONTROL[16]~1                ; 16      ;
; coin_reference:I0|Equal10~1                      ; 16      ;
; coin_reference:I0|Equal9~5                       ; 16      ;
; coin_reference:I0|Equal12~0                      ; 16      ;
; coin_reference:I0|Equal20~0                      ; 16      ;
; coin_reference:I0|Equal24~0                      ; 16      ;
; coin_reference:I0|Equal21~0                      ; 16      ;
; coin_reference:I0|Equal25~0                      ; 16      ;
; coin_reference:I0|E_DATA[16]~1                   ; 16      ;
; coin_reference:I0|D_DATA[16]~1                   ; 16      ;
; coin_reference:I0|E_DATA[0]~0                    ; 16      ;
; coin_reference:I0|D_DATA[0]~0                    ; 16      ;
; coin_reference:I0|F_CONTROL[1]~0                 ; 16      ;
; coin_reference:I0|E_CONTROL[1]~0                 ; 16      ;
; coin_reference:I0|D_CONTROL[1]~2                 ; 16      ;
; coin_reference:I0|C_MASK[16]~1                   ; 16      ;
; coin_reference:I0|C_CONTROL[16]~3                ; 16      ;
; coin_reference:I0|C_MASK[0]~0                    ; 16      ;
; v1495usr_hal:I1|localbusif:I1|REG_RDEN_x         ; 16      ;
; v1495usr_hal:I1|localbusif:I1|un2_lad_oe_i_x     ; 16      ;
; v1495usr_hal:I1|localbusif:I1|g0_x               ; 16      ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_2       ; 16      ;
; v1495usr_hal:I1|a395x_if_2:I4|dir_i199_x         ; 15      ;
; v1495usr_hal:I1|a395x_if:I2|dir_i199_x           ; 15      ;
; v1495usr_hal:I1|a395x_if_1:I3|dir_i199_x         ; 15      ;
; coin_reference:I0|MODE[4]                        ; 12      ;
; coin_reference:I0|C_CONTROL[16]~2                ; 12      ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_1              ; 10      ;
; coin_reference:I0|D_CONTROL[0]                   ; 9       ;
; coin_reference:I0|F_CONTROL[0]                   ; 9       ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_5       ; 9       ;
; coin_reference:I0|E_CONTROL[0]                   ; 9       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_0              ; 9       ;
; coin_reference:I0|Equal30~1                      ; 8       ;
; coin_reference:I0|Selector15~0                   ; 8       ;
; coin_reference:I0|PDL_DATA[0]~0                  ; 8       ;
; coin_reference:I0|Equal15~3                      ; 8       ;
; coin_reference:I0|Equal0~1                       ; 8       ;
; coin_reference:I0|Equal17~2                      ; 8       ;
; v1495usr_hal:I1|led_if:I8|TICK[0]                ; 8       ;
; v1495usr_hal:I1|led_if:I8|TICK[1]                ; 8       ;
; v1495usr_hal:I1|a395x_if_2:I4|dir_i198_x         ; 8       ;
; v1495usr_hal:I1|a395x_if_1:I3|dir_i198_x         ; 8       ;
; v1495usr_hal:I1|a395x_if:I2|dir_i198_x           ; 8       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_5              ; 8       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_4              ; 8       ;
; coin_reference:I0|MODE[1]                        ; 7       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_2              ; 7       ;
; coin_reference:I0|Equal9~4                       ; 6       ;
; coin_reference:I0|C_STATUS[5]                    ; 6       ;
; coin_reference:I0|C_STATUS[4]                    ; 6       ;
; coin_reference:I0|C_STATUS[3]                    ; 6       ;
; coin_reference:I0|C_STATUS[2]                    ; 6       ;
; coin_reference:I0|C_STATUS[1]                    ; 6       ;
; coin_reference:I0|C_STATUS[0]                    ; 6       ;
; v1495usr_hal:I1|localbusif:I1|LBSTATE[1]         ; 6       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_3              ; 6       ;
; WnR                                              ; 5       ;
; coin_reference:I0|Equal16~1                      ; 5       ;
; coin_reference:I0|MODE[0]                        ; 5       ;
; coin_reference:I0|MODE[4]~0                      ; 5       ;
; coin_reference:I0|STARTDELAY                     ; 5       ;
; v1495usr_hal:I1|localbusif:I1|LBSTATE[0]         ; 5       ;
; coin_reference:I0|CNT[7]~11                      ; 5       ;
; coin_reference:I0|CNT[2]~5                       ; 5       ;
; coin_reference:I0|Equal30~0                      ; 4       ;
; coin_reference:I0|Equal11~2                      ; 4       ;
; coin_reference:I0|GATEWIDTH[15]~2                ; 4       ;
; coin_reference:I0|PDL_IN_i                       ; 4       ;
; coin_reference:I0|GREEN_PULSE~1                  ; 4       ;
; v1495usr_hal:I1|led_if:I8|TICK[2]                ; 4       ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_6       ; 4       ;
; coin_reference:I0|PDL_CONTROL[2]                 ; 4       ;
; coin_reference:I0|Equal32~0                      ; 3       ;
; coin_reference:I0|Equal31~0                      ; 3       ;
; coin_reference:I0|Equal33~0                      ; 3       ;
; coin_reference:I0|Equal15~2                      ; 3       ;
; coin_reference:I0|PDL_CONTROL[0]                 ; 3       ;
; coin_reference:I0|CNT[0]                         ; 3       ;
; coin_reference:I0|Equal9~3                       ; 3       ;
; coin_reference:I0|E_CONTROL[1]                   ; 3       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[4]          ; 3       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[4]          ; 3       ;
; coin_reference:I0|CNT[12]~25                     ; 3       ;
; nBLAST                                           ; 2       ;
; F[31]~31                                         ; 2       ;
; F[30]~30                                         ; 2       ;
; F[19]~19                                         ; 2       ;
; F[18]~18                                         ; 2       ;
; F[15]~15                                         ; 2       ;
; F[14]~14                                         ; 2       ;
; F[3]~3                                           ; 2       ;
; F[2]~2                                           ; 2       ;
; E[31]~31                                         ; 2       ;
; E[30]~30                                         ; 2       ;
; E[19]~19                                         ; 2       ;
; E[18]~18                                         ; 2       ;
; E[15]~15                                         ; 2       ;
; E[14]~14                                         ; 2       ;
; E[3]~3                                           ; 2       ;
; E[2]~2                                           ; 2       ;
; D[31]~31                                         ; 2       ;
; D[30]~30                                         ; 2       ;
; D[19]~19                                         ; 2       ;
; D[18]~18                                         ; 2       ;
; D[15]~15                                         ; 2       ;
; D[14]~14                                         ; 2       ;
; D[3]~3                                           ; 2       ;
; D[2]~2                                           ; 2       ;
; coin_reference:I0|Selector8~0                    ; 2       ;
; coin_reference:I0|Selector9~0                    ; 2       ;
; coin_reference:I0|Selector10~0                   ; 2       ;
; coin_reference:I0|Selector11~0                   ; 2       ;
; coin_reference:I0|Selector12~0                   ; 2       ;
; coin_reference:I0|Selector13~0                   ; 2       ;
; coin_reference:I0|D_CONTROL[1]                   ; 2       ;
; coin_reference:I0|Selector14~0                   ; 2       ;
; coin_reference:I0|Selector15~1                   ; 2       ;
; coin_reference:I0|F_DOUT[7]                      ; 2       ;
; coin_reference:I0|F_DOUT[6]                      ; 2       ;
; coin_reference:I0|F_DOUT[5]~6                    ; 2       ;
; coin_reference:I0|F_DOUT[4]~5                    ; 2       ;
; coin_reference:I0|F_DOUT[3]~3                    ; 2       ;
; coin_reference:I0|F_DOUT[1]~2                    ; 2       ;
; coin_reference:I0|F_DOUT[2]~1                    ; 2       ;
; coin_reference:I0|E_DATA[5]                      ; 2       ;
; coin_reference:I0|E_DATA[4]                      ; 2       ;
; coin_reference:I0|E_DATA[3]                      ; 2       ;
; coin_reference:I0|E_DATA[1]                      ; 2       ;
; coin_reference:I0|D_DATA[1]                      ; 2       ;
; coin_reference:I0|GATEWIDTH[15]~3                ; 2       ;
; coin_reference:I0|ENABLE_CNT~0                   ; 2       ;
; coin_reference:I0|G_CONTROL[0]                   ; 2       ;
; coin_reference:I0|Equal1~10                      ; 2       ;
; coin_reference:I0|Mux1                           ; 2       ;
; coin_reference:I0|STOP_DLO                       ; 2       ;
; coin_reference:I0|Equal10~0                      ; 2       ;
; coin_reference:I0|Equal14~0                      ; 2       ;
; coin_reference:I0|Equal9~1                       ; 2       ;
; coin_reference:I0|Equal9~0                       ; 2       ;
; coin_reference:I0|C_MASK[7]                      ; 2       ;
; coin_reference:I0|C_MASK[6]                      ; 2       ;
; coin_reference:I0|C_MASK[5]                      ; 2       ;
; coin_reference:I0|C~6                            ; 2       ;
; coin_reference:I0|C~5                            ; 2       ;
; coin_reference:I0|C_MASK[4]                      ; 2       ;
; coin_reference:I0|C~4                            ; 2       ;
; coin_reference:I0|C_MASK[3]                      ; 2       ;
; coin_reference:I0|C_MASK[2]                      ; 2       ;
; coin_reference:I0|C_MASK[1]                      ; 2       ;
; coin_reference:I0|C~1                            ; 2       ;
; coin_reference:I0|C_MASK[0]                      ; 2       ;
; coin_reference:I0|C~0                            ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[1]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[0]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[2]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[3]          ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[3]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[5]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT1[4]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[6]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[5]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[7]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[0]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[2]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[1]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[4]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT2[3]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[4]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[3]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[6]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[2]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[7]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[5]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[1]               ; 2       ;
; v1495usr_hal:I1|led_if:I8|TCNT3[0]               ; 2       ;
; coin_reference:I0|F_CONTROL[1]                   ; 2       ;
; coin_reference:I0|WVF_CNT[4]                     ; 2       ;
; coin_reference:I0|WVF_CNT[3]                     ; 2       ;
; coin_reference:I0|WVF_CNT[2]                     ; 2       ;
; coin_reference:I0|WVF_CNT[1]                     ; 2       ;
; coin_reference:I0|WVF_CNT[0]                     ; 2       ;
; coin_reference:I0|CNT[14]                        ; 2       ;
; coin_reference:I0|CNT[15]                        ; 2       ;
; coin_reference:I0|CNT[12]                        ; 2       ;
; coin_reference:I0|CNT[13]                        ; 2       ;
; coin_reference:I0|CNT[8]                         ; 2       ;
; coin_reference:I0|CNT[9]                         ; 2       ;
; coin_reference:I0|CNT[10]                        ; 2       ;
; coin_reference:I0|CNT[11]                        ; 2       ;
; coin_reference:I0|CNT[6]                         ; 2       ;
; coin_reference:I0|CNT[7]                         ; 2       ;
; coin_reference:I0|CNT[4]                         ; 2       ;
; coin_reference:I0|CNT[5]                         ; 2       ;
; coin_reference:I0|CNT[2]                         ; 2       ;
; coin_reference:I0|CNT[3]                         ; 2       ;
; coin_reference:I0|CNT[1]                         ; 2       ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_15      ; 2       ;
; v1495usr_hal:I1|localbusif:I1|REG_ADDR_x_14      ; 2       ;
; A[31]                                            ; 1       ;
; A[15]                                            ; 1       ;
; B[15]                                            ; 1       ;
; B[31]                                            ; 1       ;
; A[30]                                            ; 1       ;
; A[14]                                            ; 1       ;
; B[14]                                            ; 1       ;
; B[30]                                            ; 1       ;
; A[29]                                            ; 1       ;
; A[13]                                            ; 1       ;
; B[13]                                            ; 1       ;
; B[29]                                            ; 1       ;
; A[28]                                            ; 1       ;
; A[12]                                            ; 1       ;
; B[12]                                            ; 1       ;
; B[28]                                            ; 1       ;
; A[27]                                            ; 1       ;
; A[11]                                            ; 1       ;
; B[11]                                            ; 1       ;
; B[27]                                            ; 1       ;
; A[26]                                            ; 1       ;
; A[10]                                            ; 1       ;
; B[10]                                            ; 1       ;
; B[26]                                            ; 1       ;
; A[25]                                            ; 1       ;
; A[9]                                             ; 1       ;
; B[9]                                             ; 1       ;
; B[25]                                            ; 1       ;
; A[24]                                            ; 1       ;
; A[8]                                             ; 1       ;
; B[8]                                             ; 1       ;
; B[24]                                            ; 1       ;
; A[23]                                            ; 1       ;
; A[7]                                             ; 1       ;
; B[7]                                             ; 1       ;
; B[23]                                            ; 1       ;
; A[22]                                            ; 1       ;
; A[6]                                             ; 1       ;
; B[6]                                             ; 1       ;
; B[22]                                            ; 1       ;
; A[21]                                            ; 1       ;
; A[5]                                             ; 1       ;
; B[5]                                             ; 1       ;
; B[21]                                            ; 1       ;
; A[20]                                            ; 1       ;
; A[4]                                             ; 1       ;
; B[4]                                             ; 1       ;
; B[20]                                            ; 1       ;
; A[19]                                            ; 1       ;
; A[3]                                             ; 1       ;
; B[3]                                             ; 1       ;
; B[19]                                            ; 1       ;
; A[18]                                            ; 1       ;
; A[2]                                             ; 1       ;
; B[2]                                             ; 1       ;
; B[18]                                            ; 1       ;
; A[17]                                            ; 1       ;
; A[1]                                             ; 1       ;
; B[1]                                             ; 1       ;
; B[17]                                            ; 1       ;
; A[16]                                            ; 1       ;
; A[0]                                             ; 1       ;
; B[0]                                             ; 1       ;
; B[16]                                            ; 1       ;
; PULSE[3]                                         ; 1       ;
; PULSE[2]                                         ; 1       ;
; PULSE[1]                                         ; 1       ;
; PULSE[0]                                         ; 1       ;
; coin_reference:I0|C_CONTROL[15]                  ; 1       ;
; coin_reference:I0|C_CONTROL[14]                  ; 1       ;
; coin_reference:I0|C_CONTROL[13]                  ; 1       ;
; coin_reference:I0|C_CONTROL[12]                  ; 1       ;
; coin_reference:I0|C_CONTROL[11]                  ; 1       ;
; coin_reference:I0|C_CONTROL[10]                  ; 1       ;
; coin_reference:I0|C_CONTROL[9]                   ; 1       ;
; coin_reference:I0|C_CONTROL[8]                   ; 1       ;
; coin_reference:I0|C_CONTROL[7]                   ; 1       ;
; coin_reference:I0|C_CONTROL[6]                   ; 1       ;
; coin_reference:I0|C_CONTROL[5]                   ; 1       ;
; coin_reference:I0|C_CONTROL[2]                   ; 1       ;
; coin_reference:I0|C_CONTROL[1]                   ; 1       ;
; coin_reference:I0|C_CONTROL[0]                   ; 1       ;
; F[29]~29                                         ; 1       ;
; F[28]~28                                         ; 1       ;
; F[27]~27                                         ; 1       ;
; F[26]~26                                         ; 1       ;
; F[25]~25                                         ; 1       ;
; F[24]~24                                         ; 1       ;
; F[23]~23                                         ; 1       ;
; F[22]~22                                         ; 1       ;
; F[21]~21                                         ; 1       ;
; F[20]~20                                         ; 1       ;
; F[17]~17                                         ; 1       ;
; F[16]~16                                         ; 1       ;
; F[13]~13                                         ; 1       ;
; F[12]~12                                         ; 1       ;
; F[11]~11                                         ; 1       ;
; F[10]~10                                         ; 1       ;
; F[9]~9                                           ; 1       ;
; F[8]~8                                           ; 1       ;
; F[7]~7                                           ; 1       ;
; F[6]~6                                           ; 1       ;
; F[5]~5                                           ; 1       ;
; F[4]~4                                           ; 1       ;
; F[1]~1                                           ; 1       ;
; F[0]~0                                           ; 1       ;
; E[29]~29                                         ; 1       ;
; E[28]~28                                         ; 1       ;
; E[27]~27                                         ; 1       ;
; E[26]~26                                         ; 1       ;
; E[25]~25                                         ; 1       ;
; E[24]~24                                         ; 1       ;
; E[23]~23                                         ; 1       ;
; E[22]~22                                         ; 1       ;
; E[21]~21                                         ; 1       ;
; E[20]~20                                         ; 1       ;
; E[17]~17                                         ; 1       ;
; E[16]~16                                         ; 1       ;
; E[13]~13                                         ; 1       ;
; E[12]~12                                         ; 1       ;
; E[11]~11                                         ; 1       ;
; E[10]~10                                         ; 1       ;
; E[9]~9                                           ; 1       ;
; E[8]~8                                           ; 1       ;
; E[7]~7                                           ; 1       ;
; E[6]~6                                           ; 1       ;
; E[5]~5                                           ; 1       ;
; E[4]~4                                           ; 1       ;
; E[1]~1                                           ; 1       ;
; E[0]~0                                           ; 1       ;
; DDLY[7]~7                                        ; 1       ;
; DDLY[6]~6                                        ; 1       ;
; DDLY[5]~5                                        ; 1       ;
; DDLY[4]~4                                        ; 1       ;
; DDLY[3]~3                                        ; 1       ;
; DDLY[2]~2                                        ; 1       ;
; DDLY[1]~1                                        ; 1       ;
; DDLY[0]~0                                        ; 1       ;
; D[29]~29                                         ; 1       ;
; D[28]~28                                         ; 1       ;
; D[27]~27                                         ; 1       ;
; D[26]~26                                         ; 1       ;
; D[25]~25                                         ; 1       ;
; D[24]~24                                         ; 1       ;
; D[23]~23                                         ; 1       ;
; D[22]~22                                         ; 1       ;
; D[21]~21                                         ; 1       ;
; D[20]~20                                         ; 1       ;
; D[17]~17                                         ; 1       ;
; D[16]~16                                         ; 1       ;
; D[13]~13                                         ; 1       ;
; D[12]~12                                         ; 1       ;
; D[11]~11                                         ; 1       ;
; D[10]~10                                         ; 1       ;
; D[9]~9                                           ; 1       ;
; D[8]~8                                           ; 1       ;
; D[7]~7                                           ; 1       ;
; D[6]~6                                           ; 1       ;
; D[5]~5                                           ; 1       ;
; D[4]~4                                           ; 1       ;
; D[1]~1                                           ; 1       ;
; D[0]~0                                           ; 1       ;
; coin_reference:I0|Selector0~10                   ; 1       ;
; coin_reference:I0|Selector0~9                    ; 1       ;
; coin_reference:I0|Selector0~8                    ; 1       ;
; coin_reference:I0|Selector0~7                    ; 1       ;
; coin_reference:I0|Selector0~6                    ; 1       ;
; coin_reference:I0|Selector0~5                    ; 1       ;
; coin_reference:I0|Selector0~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[15]                  ; 1       ;
; coin_reference:I0|Selector0~3                    ; 1       ;
; coin_reference:I0|Selector0~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[15]                  ; 1       ;
; coin_reference:I0|Selector0~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[15]                ; 1       ;
; coin_reference:I0|Selector0~0                    ; 1       ;
; coin_reference:I0|Selector1~10                   ; 1       ;
; coin_reference:I0|SCRATCH[14]                    ; 1       ;
; coin_reference:I0|Selector1~9                    ; 1       ;
; coin_reference:I0|Selector1~8                    ; 1       ;
; coin_reference:I0|Selector1~7                    ; 1       ;
; coin_reference:I0|Selector1~6                    ; 1       ;
; coin_reference:I0|Selector1~5                    ; 1       ;
; coin_reference:I0|Selector1~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[14]                  ; 1       ;
; coin_reference:I0|Selector1~3                    ; 1       ;
; coin_reference:I0|Selector1~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[14]                  ; 1       ;
; coin_reference:I0|Selector1~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[14]                ; 1       ;
; coin_reference:I0|Selector1~0                    ; 1       ;
; coin_reference:I0|Selector2~10                   ; 1       ;
; coin_reference:I0|Selector2~9                    ; 1       ;
; coin_reference:I0|Selector2~8                    ; 1       ;
; coin_reference:I0|Selector2~7                    ; 1       ;
; coin_reference:I0|Selector2~6                    ; 1       ;
; coin_reference:I0|Selector2~5                    ; 1       ;
; coin_reference:I0|Selector2~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[13]                  ; 1       ;
; coin_reference:I0|Selector2~3                    ; 1       ;
; coin_reference:I0|Selector2~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[13]                  ; 1       ;
; coin_reference:I0|Selector2~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[13]                ; 1       ;
; coin_reference:I0|Selector2~0                    ; 1       ;
; coin_reference:I0|Selector3~10                   ; 1       ;
; coin_reference:I0|SCRATCH[12]                    ; 1       ;
; coin_reference:I0|Selector3~9                    ; 1       ;
; coin_reference:I0|Selector3~8                    ; 1       ;
; coin_reference:I0|Selector3~7                    ; 1       ;
; coin_reference:I0|Selector3~6                    ; 1       ;
; coin_reference:I0|Selector3~5                    ; 1       ;
; coin_reference:I0|Selector3~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[12]                  ; 1       ;
; coin_reference:I0|Selector3~3                    ; 1       ;
; coin_reference:I0|Selector3~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[12]                  ; 1       ;
; coin_reference:I0|Selector3~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[12]                ; 1       ;
; coin_reference:I0|Selector3~0                    ; 1       ;
; coin_reference:I0|Selector4~10                   ; 1       ;
; coin_reference:I0|SCRATCH[11]                    ; 1       ;
; coin_reference:I0|Selector4~9                    ; 1       ;
; coin_reference:I0|Selector4~8                    ; 1       ;
; coin_reference:I0|Selector4~7                    ; 1       ;
; coin_reference:I0|Selector4~6                    ; 1       ;
; coin_reference:I0|Selector4~5                    ; 1       ;
; coin_reference:I0|Selector4~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[11]                  ; 1       ;
; coin_reference:I0|Selector4~3                    ; 1       ;
; coin_reference:I0|Selector4~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[11]                  ; 1       ;
; coin_reference:I0|Selector4~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[11]                ; 1       ;
; coin_reference:I0|Selector4~0                    ; 1       ;
; coin_reference:I0|Selector5~10                   ; 1       ;
; coin_reference:I0|Selector5~9                    ; 1       ;
; coin_reference:I0|Selector5~8                    ; 1       ;
; coin_reference:I0|Selector5~7                    ; 1       ;
; coin_reference:I0|Selector5~6                    ; 1       ;
; coin_reference:I0|Selector5~5                    ; 1       ;
; coin_reference:I0|Selector5~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[10]                  ; 1       ;
; coin_reference:I0|Selector5~3                    ; 1       ;
; coin_reference:I0|Selector5~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[10]                  ; 1       ;
; coin_reference:I0|Selector5~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[10]                ; 1       ;
; coin_reference:I0|Selector5~0                    ; 1       ;
; coin_reference:I0|Selector6~11                   ; 1       ;
; coin_reference:I0|SCRATCH[9]                     ; 1       ;
; coin_reference:I0|Selector6~10                   ; 1       ;
; coin_reference:I0|Selector6~9                    ; 1       ;
; coin_reference:I0|Selector6~8                    ; 1       ;
; coin_reference:I0|Selector6~7                    ; 1       ;
; coin_reference:I0|Selector6~6                    ; 1       ;
; coin_reference:I0|Selector6~5                    ; 1       ;
; coin_reference:I0|Selector6~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[9]                   ; 1       ;
; coin_reference:I0|Selector6~3                    ; 1       ;
; coin_reference:I0|Selector6~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[9]                   ; 1       ;
; coin_reference:I0|Selector6~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[9]                 ; 1       ;
; coin_reference:I0|Selector6~0                    ; 1       ;
; coin_reference:I0|Selector7~10                   ; 1       ;
; coin_reference:I0|Selector7~9                    ; 1       ;
; coin_reference:I0|Selector7~8                    ; 1       ;
; coin_reference:I0|Selector7~7                    ; 1       ;
; coin_reference:I0|Selector7~6                    ; 1       ;
; coin_reference:I0|Selector7~5                    ; 1       ;
; coin_reference:I0|Selector7~4                    ; 1       ;
; coin_reference:I0|E_CONTROL[8]                   ; 1       ;
; coin_reference:I0|Selector7~3                    ; 1       ;
; coin_reference:I0|Selector7~2                    ; 1       ;
; coin_reference:I0|F_CONTROL[8]                   ; 1       ;
; coin_reference:I0|Selector7~1                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[8]                 ; 1       ;
; coin_reference:I0|Selector7~0                    ; 1       ;
; coin_reference:I0|Selector8~12                   ; 1       ;
; coin_reference:I0|Selector8~11                   ; 1       ;
; coin_reference:I0|Selector8~10                   ; 1       ;
; coin_reference:I0|Selector8~9                    ; 1       ;
; coin_reference:I0|Selector8~8                    ; 1       ;
; coin_reference:I0|Selector8~7                    ; 1       ;
; coin_reference:I0|Selector8~6                    ; 1       ;
; coin_reference:I0|Selector8~5                    ; 1       ;
; coin_reference:I0|E_CONTROL[7]                   ; 1       ;
; coin_reference:I0|Selector8~4                    ; 1       ;
; coin_reference:I0|Selector8~3                    ; 1       ;
; coin_reference:I0|F_CONTROL[7]                   ; 1       ;
; coin_reference:I0|Selector8~2                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[7]                 ; 1       ;
; coin_reference:I0|Selector8~1                    ; 1       ;
; coin_reference:I0|Selector9~12                   ; 1       ;
; coin_reference:I0|SCRATCH[6]                     ; 1       ;
; coin_reference:I0|Selector9~11                   ; 1       ;
; coin_reference:I0|Selector9~10                   ; 1       ;
; coin_reference:I0|Selector9~9                    ; 1       ;
; coin_reference:I0|Selector9~8                    ; 1       ;
; coin_reference:I0|Selector9~7                    ; 1       ;
; coin_reference:I0|Selector9~6                    ; 1       ;
; coin_reference:I0|Selector9~5                    ; 1       ;
; coin_reference:I0|E_CONTROL[6]                   ; 1       ;
; coin_reference:I0|Selector9~4                    ; 1       ;
; coin_reference:I0|Selector9~3                    ; 1       ;
; coin_reference:I0|F_CONTROL[6]                   ; 1       ;
; coin_reference:I0|Selector9~2                    ; 1       ;
; coin_reference:I0|PDL_CONTROL[6]                 ; 1       ;
; coin_reference:I0|Selector9~1                    ; 1       ;
; coin_reference:I0|Selector10~12                  ; 1       ;
; coin_reference:I0|Selector10~11                  ; 1       ;
; coin_reference:I0|Selector10~10                  ; 1       ;
; coin_reference:I0|Selector10~9                   ; 1       ;
; coin_reference:I0|Selector10~8                   ; 1       ;
; coin_reference:I0|Selector10~7                   ; 1       ;
; coin_reference:I0|Selector10~6                   ; 1       ;
; coin_reference:I0|Selector10~5                   ; 1       ;
; coin_reference:I0|E_CONTROL[5]                   ; 1       ;
; coin_reference:I0|Selector10~4                   ; 1       ;
; coin_reference:I0|Selector10~3                   ; 1       ;
; coin_reference:I0|F_CONTROL[5]                   ; 1       ;
; coin_reference:I0|Selector10~2                   ; 1       ;
; coin_reference:I0|PDL_CONTROL[5]                 ; 1       ;
; coin_reference:I0|Selector10~1                   ; 1       ;
; coin_reference:I0|Selector11~12                  ; 1       ;
; coin_reference:I0|SCRATCH[4]                     ; 1       ;
; coin_reference:I0|Selector11~11                  ; 1       ;
; coin_reference:I0|Selector11~10                  ; 1       ;
; coin_reference:I0|Selector11~9                   ; 1       ;
; coin_reference:I0|Selector11~8                   ; 1       ;
; coin_reference:I0|Selector11~7                   ; 1       ;
; coin_reference:I0|Selector11~6                   ; 1       ;
; coin_reference:I0|Selector11~5                   ; 1       ;
; coin_reference:I0|E_CONTROL[4]                   ; 1       ;
; coin_reference:I0|Selector11~4                   ; 1       ;
; coin_reference:I0|Selector11~3                   ; 1       ;
; coin_reference:I0|F_CONTROL[4]                   ; 1       ;
; coin_reference:I0|Selector11~2                   ; 1       ;
; coin_reference:I0|PDL_CONTROL[4]                 ; 1       ;
; coin_reference:I0|Selector11~1                   ; 1       ;
; coin_reference:I0|Selector12~12                  ; 1       ;
; coin_reference:I0|SCRATCH[3]                     ; 1       ;
; coin_reference:I0|Selector12~11                  ; 1       ;
; coin_reference:I0|Selector12~10                  ; 1       ;
; coin_reference:I0|Selector12~9                   ; 1       ;
; coin_reference:I0|Selector12~8                   ; 1       ;
; coin_reference:I0|Selector12~7                   ; 1       ;
; coin_reference:I0|Selector12~6                   ; 1       ;
; coin_reference:I0|Selector12~5                   ; 1       ;
; coin_reference:I0|E_CONTROL[3]                   ; 1       ;
; coin_reference:I0|Selector12~4                   ; 1       ;
; coin_reference:I0|Selector12~3                   ; 1       ;
; coin_reference:I0|F_CONTROL[3]                   ; 1       ;
; coin_reference:I0|Selector12~2                   ; 1       ;
; coin_reference:I0|PDL_CONTROL[3]                 ; 1       ;
; coin_reference:I0|Selector12~1                   ; 1       ;
; coin_reference:I0|Selector13~14                  ; 1       ;
; coin_reference:I0|Selector13~13                  ; 1       ;
; coin_reference:I0|Selector13~12                  ; 1       ;
; coin_reference:I0|Selector13~11                  ; 1       ;
; coin_reference:I0|Selector13~10                  ; 1       ;
; coin_reference:I0|Selector13~9                   ; 1       ;
; coin_reference:I0|Selector13~8                   ; 1       ;
; coin_reference:I0|Selector13~7                   ; 1       ;
; coin_reference:I0|Selector13~6                   ; 1       ;
; coin_reference:I0|Selector13~5                   ; 1       ;
; coin_reference:I0|E_CONTROL[2]                   ; 1       ;
; coin_reference:I0|Selector13~4                   ; 1       ;
; coin_reference:I0|Selector13~3                   ; 1       ;
; coin_reference:I0|F_CONTROL[2]                   ; 1       ;
; coin_reference:I0|Selector13~2                   ; 1       ;
; coin_reference:I0|Selector13~1                   ; 1       ;
; coin_reference:I0|Selector14~14                  ; 1       ;
; coin_reference:I0|Selector14~13                  ; 1       ;
; coin_reference:I0|Selector14~12                  ; 1       ;
; coin_reference:I0|SCRATCH[1]                     ; 1       ;
; coin_reference:I0|Selector14~11                  ; 1       ;
; coin_reference:I0|Selector14~10                  ; 1       ;
; coin_reference:I0|Selector14~9                   ; 1       ;
; coin_reference:I0|Selector14~8                   ; 1       ;
; coin_reference:I0|Selector14~7                   ; 1       ;
; coin_reference:I0|Selector14~6                   ; 1       ;
; coin_reference:I0|Selector14~5                   ; 1       ;
; coin_reference:I0|Selector14~4                   ; 1       ;
; coin_reference:I0|Selector14~3                   ; 1       ;
; coin_reference:I0|Selector14~2                   ; 1       ;
; coin_reference:I0|Selector14~1                   ; 1       ;
; coin_reference:I0|Selector15~15                  ; 1       ;
; coin_reference:I0|Selector15~14                  ; 1       ;
; coin_reference:I0|Selector15~13                  ; 1       ;
; coin_reference:I0|Selector15~12                  ; 1       ;
; coin_reference:I0|Selector15~11                  ; 1       ;
; coin_reference:I0|Selector15~10                  ; 1       ;
; coin_reference:I0|Selector15~9                   ; 1       ;
; coin_reference:I0|Selector15~8                   ; 1       ;
; coin_reference:I0|Selector15~7                   ; 1       ;
; coin_reference:I0|Selector15~6                   ; 1       ;
; coin_reference:I0|Selector15~5                   ; 1       ;
; coin_reference:I0|Selector15~4                   ; 1       ;
; coin_reference:I0|Selector15~3                   ; 1       ;
; coin_reference:I0|Selector15~2                   ; 1       ;
; coin_reference:I0|REG_DOUT[15]                   ; 1       ;
; coin_reference:I0|REG_DOUT[14]                   ; 1       ;
; coin_reference:I0|REG_DOUT[13]                   ; 1       ;
; coin_reference:I0|REG_DOUT[12]                   ; 1       ;
; coin_reference:I0|REG_DOUT[11]                   ; 1       ;
; coin_reference:I0|REG_DOUT[10]                   ; 1       ;
; coin_reference:I0|REG_DOUT[9]                    ; 1       ;
; coin_reference:I0|REG_DOUT[8]                    ; 1       ;
; coin_reference:I0|REG_DOUT[7]                    ; 1       ;
; coin_reference:I0|REG_DOUT[6]                    ; 1       ;
; coin_reference:I0|REG_DOUT[5]                    ; 1       ;
; coin_reference:I0|REG_DOUT[4]                    ; 1       ;
; coin_reference:I0|REG_DOUT[3]                    ; 1       ;
; coin_reference:I0|REG_DOUT[2]                    ; 1       ;
; coin_reference:I0|REG_DOUT[1]                    ; 1       ;
; coin_reference:I0|REG_DOUT[0]                    ; 1       ;
; coin_reference:I0|F_DOUT[4]~4                    ; 1       ;
; coin_reference:I0|E_DATA[30]                     ; 1       ;
; coin_reference:I0|E_DATA[19]                     ; 1       ;
; coin_reference:I0|E_DATA[18]                     ; 1       ;
; coin_reference:I0|E_DATA[14]                     ; 1       ;
; coin_reference:I0|F_DOUT[0]~0                    ; 1       ;
; coin_reference:I0|E_DATA[0]                      ; 1       ;
; coin_reference:I0|D_DATA[0]                      ; 1       ;
; coin_reference:I0|ENABLE_CNT                     ; 1       ;
; coin_reference:I0|G_CONTROL[0]~0                 ; 1       ;
; coin_reference:I0|Mux4~0                         ; 1       ;
; coin_reference:I0|WideOr0                        ; 1       ;
; coin_reference:I0|WideOr0~1                      ; 1       ;
; coin_reference:I0|WideOr0~0                      ; 1       ;
; coin_reference:I0|Mux5~0                         ; 1       ;
; coin_reference:I0|Mux3~0                         ; 1       ;
; coin_reference:I0|Equal0~0                       ; 1       ;
; coin_reference:I0|Equal1~9                       ; 1       ;
; coin_reference:I0|GATEWIDTH[15]                  ; 1       ;
; coin_reference:I0|Equal1~8                       ; 1       ;
; coin_reference:I0|GATEWIDTH[13]                  ; 1       ;
; coin_reference:I0|Equal1~7                       ; 1       ;
; coin_reference:I0|Equal1~6                       ; 1       ;
; coin_reference:I0|Equal1~5                       ; 1       ;
; coin_reference:I0|GATEWIDTH[11]                  ; 1       ;
; coin_reference:I0|Equal1~4                       ; 1       ;
; coin_reference:I0|Equal1~3                       ; 1       ;
; coin_reference:I0|GATEWIDTH[7]                   ; 1       ;
; coin_reference:I0|Equal1~2                       ; 1       ;
; coin_reference:I0|GATEWIDTH[5]                   ; 1       ;
; coin_reference:I0|Equal1~1                       ; 1       ;
; coin_reference:I0|GATEWIDTH[2]                   ; 1       ;
; coin_reference:I0|Equal1~0                       ; 1       ;
; coin_reference:I0|GATEWIDTH[0]                   ; 1       ;
; coin_reference:I0|Mux1~0                         ; 1       ;
; coin_reference:I0|PDL_PULSEOUT~1                 ; 1       ;
; coin_reference:I0|PDL_PULSEOUT~0                 ; 1       ;
; coin_reference:I0|P_COINC~0                      ; 1       ;
; coin_reference:I0|STOP_PDL                       ; 1       ;
; coin_reference:I0|Equal27~2                      ; 1       ;
; coin_reference:I0|Equal9~2                       ; 1       ;
; coin_reference:I0|Mux2~0                         ; 1       ;
; coin_reference:I0|Mux0~0                         ; 1       ;
; coin_reference:I0|DLO_PULSEOUT                   ; 1       ;
; coin_reference:I0|MODE[5]                        ; 1       ;
; coin_reference:I0|GREEN_PULSE~0                  ; 1       ;
; coin_reference:I0|C_DOUT[31]~31                  ; 1       ;
; coin_reference:I0|C_MASK[31]                     ; 1       ;
; coin_reference:I0|C_DOUT[30]~30                  ; 1       ;
; coin_reference:I0|C_MASK[30]                     ; 1       ;
; coin_reference:I0|C_DOUT[29]~29                  ; 1       ;
; coin_reference:I0|C_MASK[29]                     ; 1       ;
; coin_reference:I0|C_DOUT[28]~28                  ; 1       ;
; coin_reference:I0|C_MASK[28]                     ; 1       ;
; coin_reference:I0|C_DOUT[27]~27                  ; 1       ;
; coin_reference:I0|C_MASK[27]                     ; 1       ;
; coin_reference:I0|C_DOUT[26]~26                  ; 1       ;
; coin_reference:I0|C_MASK[26]                     ; 1       ;
; coin_reference:I0|C_DOUT[25]~25                  ; 1       ;
; coin_reference:I0|C_MASK[25]                     ; 1       ;
; coin_reference:I0|C_DOUT[24]~24                  ; 1       ;
; coin_reference:I0|C_MASK[24]                     ; 1       ;
; coin_reference:I0|C_DOUT[23]~23                  ; 1       ;
; coin_reference:I0|C_MASK[23]                     ; 1       ;
; coin_reference:I0|C_DOUT[22]~22                  ; 1       ;
; coin_reference:I0|C_MASK[22]                     ; 1       ;
; coin_reference:I0|C_DOUT[21]~21                  ; 1       ;
; coin_reference:I0|C_MASK[21]                     ; 1       ;
; coin_reference:I0|C_DOUT[20]~20                  ; 1       ;
; coin_reference:I0|C_MASK[20]                     ; 1       ;
; coin_reference:I0|C_DOUT[19]~19                  ; 1       ;
; coin_reference:I0|C_MASK[19]                     ; 1       ;
; coin_reference:I0|C_DOUT[18]~18                  ; 1       ;
; coin_reference:I0|C_MASK[18]                     ; 1       ;
; coin_reference:I0|C_DOUT[17]~17                  ; 1       ;
; coin_reference:I0|C_MASK[17]                     ; 1       ;
; coin_reference:I0|C_DOUT[16]~16                  ; 1       ;
; coin_reference:I0|C_MASK[16]                     ; 1       ;
; coin_reference:I0|C_DOUT[15]~15                  ; 1       ;
; coin_reference:I0|C_MASK[15]                     ; 1       ;
; coin_reference:I0|C_DOUT[14]~14                  ; 1       ;
; coin_reference:I0|C_MASK[14]                     ; 1       ;
; coin_reference:I0|C_DOUT[13]~13                  ; 1       ;
; coin_reference:I0|C_MASK[13]                     ; 1       ;
; coin_reference:I0|C_DOUT[12]~12                  ; 1       ;
; coin_reference:I0|C_MASK[12]                     ; 1       ;
; coin_reference:I0|C_DOUT[11]~11                  ; 1       ;
; coin_reference:I0|C_MASK[11]                     ; 1       ;
; coin_reference:I0|C_DOUT[10]~10                  ; 1       ;
; coin_reference:I0|C_MASK[10]                     ; 1       ;
; coin_reference:I0|C_DOUT[9]~9                    ; 1       ;
; coin_reference:I0|C_MASK[9]                      ; 1       ;
; coin_reference:I0|C_DOUT[8]~8                    ; 1       ;
; coin_reference:I0|C_MASK[8]                      ; 1       ;
; coin_reference:I0|C_DOUT[7]~7                    ; 1       ;
; coin_reference:I0|C_DOUT[6]~6                    ; 1       ;
; coin_reference:I0|C_DOUT[5]~5                    ; 1       ;
; coin_reference:I0|C_DOUT[4]~4                    ; 1       ;
; coin_reference:I0|C_DOUT[3]~3                    ; 1       ;
; coin_reference:I0|C~3                            ; 1       ;
; coin_reference:I0|C_DOUT[2]~2                    ; 1       ;
; coin_reference:I0|C~2                            ; 1       ;
; coin_reference:I0|C_DOUT[1]~1                    ; 1       ;
; coin_reference:I0|C_DOUT[0]~0                    ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[1]~COUT1_8  ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[1]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[0]~COUT1_6  ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[0]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[2]~COUT1_10 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[2]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|un7_tcnt1_3            ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[4]~COUT1_12 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT1_cout[4]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[6]~COUT1_18 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[6]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[5]~COUT1_16 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[5]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[0]~COUT1_8  ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[0]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[2]~COUT1_12 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[2]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[1]~COUT1_10 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[1]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[3]~COUT1_14 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT2_cout[3]          ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_15             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_31               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_31             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_31             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_15               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_15             ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_14             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_30               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_30             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_30             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_14               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_14             ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_13             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_29               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_29             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_29             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_13               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_13             ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_12             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_28               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_28             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_28             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_12               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_12             ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_11             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_27               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_27             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_27             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_11               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_11             ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_10             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_26               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_26             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_26             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_10               ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_10             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_25               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_9              ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_25             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_25             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_9                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_9              ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_8              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_24               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_24             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_24             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_8                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_8              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_23               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_7              ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_23             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_23             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_7                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_7              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_22               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_6              ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_22             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_22             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_6                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_6              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_21               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_21             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_21             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_5                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_5              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_20               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_20             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_20             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_4                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_4              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_19               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_19             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_19             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_3                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_3              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_18               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_18             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_18             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_2                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_2              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_17               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_17             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_17             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_1                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_1              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_16               ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|DIN_16             ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_16             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|DIN_0                ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|DIN_0              ; 1       ;
; v1495usr_hal:I1|led_if:I8|TICK_combout[0]        ; 1       ;
; v1495usr_hal:I1|led_if:I8|un10_tcnt2_5           ; 1       ;
; v1495usr_hal:I1|led_if:I8|un10_tcnt2_4           ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[3]~COUT1_14 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[3]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[6]~COUT1_18 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[6]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[2]~COUT1_12 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[2]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[5]~COUT1_16 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[5]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[1]~COUT1_10 ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[1]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[0]~COUT1_8  ; 1       ;
; v1495usr_hal:I1|led_if:I8|TCNT3_cout[0]          ; 1       ;
; v1495usr_hal:I1|led_if:I8|TMONOSR                ; 1       ;
; v1495usr_hal:I1|led_if:I8|TMONOSG                ; 1       ;
; v1495usr_hal:I1|led_if:I8|TICK_combout[1]        ; 1       ;
; v1495usr_hal:I1|led_if:I8|g0_3_5                 ; 1       ;
; v1495usr_hal:I1|led_if:I8|g0_3_4                 ; 1       ;
; v1495usr_hal:I1|localbusif:I1|g1_0_x             ; 1       ;
; v1495usr_hal:I1|localbusif:I1|m1_x               ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_15       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_14       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_13       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_12       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_11       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_10       ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_9        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_8        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_7        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_6        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_5        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_4        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_3        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_2        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_1        ; 1       ;
; v1495usr_hal:I1|localbusif:I1|LAD_OUT_x_0        ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_28         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_27         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_16         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_15         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_12         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_11         ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_5            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_4            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_3            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_2            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_1            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_0            ; 1       ;
; v1495usr_hal:I1|a395x_if_2:I4|OUT_i_x_0          ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_29           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_28           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_28         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_27         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_25           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_24           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_23           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_22           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_21           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_20           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_19           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_18           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_17           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_16           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_16         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_15         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_13           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_12           ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_12         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_11         ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_9            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_8            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_7            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_6            ; 1       ;
; coin_reference:I0|E_DATA[7]                      ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_5            ; 1       ;
; coin_reference:I0|E_DATA[6]                      ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_4            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_3            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_2            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_1            ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_0            ; 1       ;
; coin_reference:I0|E_DATA[2]                      ; 1       ;
; v1495usr_hal:I1|a395x_if_1:I3|OUT_i_x_0          ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_7           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_6           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_5           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_4           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_3           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_2           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_1           ; 1       ;
; v1495usr_hal:I1|pdl_if:I5|DDLY_OUT_x_0           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_29             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_28             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_28           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_27           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_25             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_24             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_23             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_22             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_21             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_20             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_19             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_18             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_17             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_16             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_16           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_15           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_13             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_12             ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_12           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_x_11           ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_9              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_8              ; 1       ;
; v1495usr_hal:I1|a395x_if:I2|OUT_i_7              ; 1       ;
+--------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 2,175 / 48,240 ( 5 % ) ;
; Direct links               ; 87 / 69,520 ( < 1 % )  ;
; Global clocks              ; 4 / 8 ( 50 % )         ;
; LAB clocks                 ; 51 / 384 ( 13 % )      ;
; LUT chains                 ; 53 / 18,054 ( < 1 % )  ;
; Local interconnects        ; 1,643 / 69,520 ( 2 % ) ;
; M4K buffers                ; 0 / 2,304 ( 0 % )      ;
; R4s                        ; 3,397 / 45,520 ( 7 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.58) ; Number of LABs  (Total = 88) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 4                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 12                           ;
; 7                                          ; 5                            ;
; 8                                          ; 4                            ;
; 9                                          ; 2                            ;
; 10                                         ; 59                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.17) ; Number of LABs  (Total = 88) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 61                           ;
; 1 Async. load                      ; 3                            ;
; 1 Clock                            ; 67                           ;
; 1 Clock enable                     ; 15                           ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 40                           ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.82) ; Number of LABs  (Total = 88) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 11                           ;
; 7                                           ; 4                            ;
; 8                                           ; 5                            ;
; 9                                           ; 3                            ;
; 10                                          ; 49                           ;
; 11                                          ; 7                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.93) ; Number of LABs  (Total = 88) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 5                            ;
; 5                                               ; 10                           ;
; 6                                               ; 12                           ;
; 7                                               ; 10                           ;
; 8                                               ; 9                            ;
; 9                                               ; 7                            ;
; 10                                              ; 12                           ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.89) ; Number of LABs  (Total = 88) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 8                            ;
; 15                                           ; 5                            ;
; 16                                           ; 10                           ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 6                            ;
; 21                                           ; 4                            ;
; 22                                           ; 24                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; Unreserved          ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 24 11:18:11 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off v1495usr_dev -c v1495usr_demo
Info: Selected device EP1C20F400C6 for design "v1495usr_demo"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C6 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~LVDS31p/INIT_DONE~ is reserved at location C3
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'v1495usr_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "LCLK" to use Global clock in PIN K5
Info: Automatically promoted signal "coin_reference:I0|Mux4" to use Global clock
Info: Automatically promoted some destinations of signal "nLRESET" to use Global clock
    Info: Destination "v1495usr_hal:I1|led_if:I8|un2_green_pulse_x_cZ" may be non-global or may not use global clock
    Info: Destination "coin_reference:I0|P_COINC~0" may be non-global or may not use global clock
    Info: Destination "coin_reference:I0|P_DLO_DELAY~0" may be non-global or may not use global clock
Info: Pin "nLRESET" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "coin_reference:I0|P_DLO_DELAY~0" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 6% of the available device resources
    Info: Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X35_Y11 to location X45_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin FPGA[0] has a permanently disabled output enable
    Info: Pin FPGA[1] has a permanently disabled output enable
    Info: Pin FPGA[2] has a permanently disabled output enable
    Info: Pin FPGA[3] has a permanently disabled output enable
    Info: Pin SPARE[0] has a permanently disabled output enable
    Info: Pin SPARE[1] has a permanently disabled output enable
    Info: Pin SPARE[2] has a permanently disabled output enable
    Info: Pin SPARE[3] has a permanently disabled output enable
    Info: Pin SPARE[4] has a permanently disabled output enable
    Info: Pin SPARE[5] has a permanently disabled output enable
    Info: Pin SPARE[6] has a permanently disabled output enable
    Info: Pin SPARE[7] has a permanently disabled output enable
    Info: Pin SPARE[8] has a permanently disabled output enable
    Info: Pin SPARE[9] has a permanently disabled output enable
    Info: Pin SPARE[10] has a permanently disabled output enable
    Info: Pin SPARE[11] has a permanently disabled output enable
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 308 megabytes
    Info: Processing ended: Mon Apr 24 11:18:20 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


