`begin_keywords "1800-2012"
module ixc_edge ( ev, s );
parameter DIR = 0 ;
parameter ASYNC = 0 ;
output wire logic ev ;
input wire logic s ;
endmodule
`end_keywords
/**portGenericDumpBegin DIR ASYNC ev s portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
