
  WISHBONEバスはサイクル内でトランザクションが完結するため多くの場合
便利であるが、FPGAの内蔵SRAMの様にREAD結果の取得が次サイクルとなる
メモリにCPUコアを直結する場合に相性が悪い。
  そこで下記のような独自バスを jbus として定義する。


en [master]
  バスのイネーブル
  組合わせ回路に ready を含んでもよい

addr [master]
  アドレス値
  クロックの立ち上がりで en & valid & ready が 1 のとき受け付けられる
  master は en または ready が 0 のサイクルで値を変化させてはならない

we [master]
  1で書き込みを示す
  クロックの立ち上がりで en & valid & ready が 1 のとき受け付けられる
  master は en または ready が 0 のサイクルで値を変化させてはならない

sel [master]
  バイトセレクト。1で有効バイト
  クロックの立ち上がりで en & valid & ready が 1 のとき受け付けられる
  master は en または ready が 0 のサイクルで値を変化させてはならない

wdata [master]
  書き込みデータ
  クロックの立ち上がりで en & valid & ready が 1 のとき受け付けられる
  master は en または ready が 0 のサイクルで値を変化させてはならない

rdata [slave]
  読み出しデータ
  クロックの立ち上がりで en & valid & ready が 1 のとき受け付けられる
  読み出し要求が受け付けられた後、en & ready の時データが出力される
  slave は en が 0 のサイクルで値を変化させてはならない

valid [master]
  アクセス要求
  master は en または ready が 0 のサイクルで値を変化させてはならない
  組合わせ回路に ready を含んではならない

ready [slave]
  アクセス許可
  組合わせ回路に valid を含んでもよいが、en を含んではならない

