ハードウェアとコンピュータの構成要素
===============================

概要：コンピュータの構成要素の詳細について説明、
さらに、効率的に利用するためメモリ、CPU、など
の制御方式にも説明

ハードウェア
----------

組合せ論理回路
    論理回路のcomponent:
        AND、NAND、OR、NOR、XOR、NOTゲート
    論理回路の設計
        真理値表の作成
        論理値を求める
        論理回路を設計
    論理回路の例
        半加算
        NAND

順序論理回路（過去や現在の入力を利用）
    フリップ不ロップ回路

FPGAとシステムLSI
    PLD（Programmable Logic Device）
    FPGA（Field Programmable Gate Array）
    LSI、カスタムIC、ASIC、SoC

プロセッサアーキテクチャ
--------------------

プロセッサの方式
    CISC(Complex Instruction Set Computer)
    RISC(Reduced Instruction Set Computer)
        パイプライン処理
    ワイヤードロジック方式
    マイクロプログラム方式
    ファームウェア

プロセスの構成と動作
    プロセスの構成
        制御装置、演算装置、レジスタなど
    プログラムのロード
    命令の実行
        命令フェッチー＞命令解読ー＞オペランドのアドレス計算ー＞オペランドフェッチー＞実行
        オペランド（？？？）

オペランドのアドレス計算
    アドレス指定方式ー＞.....

主記憶上データのバイト順序
    ビッグエンディアン（big endian）
    リトルエンディアン（little endian）

割り込き制御
    割り込みの仕組み
    割り込みの種類
        内部割り込み：CPU内部の原因で発生
        外部割り込み：CPUの外部原因で発生

プロセッサの高速化技術
-------------------

パイプライン(pipeline)
    パイプラインの処理
    パイプラインハザード
        制御ハザード
        データハザード
        TODO: ハザードは何？   ステージの上の処理が無駄になり、
    パイプライン処理効果
        (D+N-1)xP       : D パイプラインの深さ、P：パイプラインのピッチ、N：命令数
    パイプラインの改良
        スーパパイプライン方式：パイプラインのステージ数の増加
        スーパスカラ：nhân X lần số band ở mỗi stage
    VLIW: Very long instruction word

並列処理
    SIMD、SIMD（ベクトルコンピュータ）、MISD（実装例がない）、MIMD
    SIMD：single instruction single data
    MIMD: multiple instruction multiple data

マルチプロセッサ
    密結合（全てのCPUは共通バスで一つの主記憶を利用）
    疎結合：各CPUは一つの主記憶を持ち、通信リンクで継ぐ
    並列化で得られる高速化率
        E = 1 / (1 - r + (r/n))     E : 倍率、n:プロセッサの対数、
                                r:並列化による高速化が可能な部分の割合

プロセッサの性能
    クロック周波数：MHz, GHz
    命令実行時間 ＝ クロック周波数の逆数 x CPI
    TODO:CPI は何？

メモリアーキテクチャ
-----------------

内部メモリに使用する情報素子
    SRAM
    DRAM

記憶断層
    記憶の断層化：キャッシュメモリ、主記憶、補助記憶装置、レジスタ（CPUの）のアクセス速度は違いから
    主記憶の実行アクセス時間
        TE=TCxP + TMx(1-P)
        TE：実行アクセス時間、TC：cacheメモリのアクセス時間、TM：主記憶のアクセス時間、P：ヒット率
    主記憶への書き込み方式
        ライスルー方式 ：cacheと主記憶に同様に書く
        ライトバック方式：1st cache then main memory
    Cache memoriの割付方式（map from main memory to cache memory）
        ダイレクトマッピング方式
        フルアソシアティブ方式
        セットアンシアテイブ方式
        TODO : mapping について
    メモリインタリーブ　TODO
    メモリ保護方式     TODO

補助記憶装置
    磁気デイスく装置の特徴
        磁気デイスくの構造
        記憶内容の計算
            1セクタあたりのバイト数 x 1トラックのセクタ数 x 1シリンダのトラック数 x シリンダ数
        ブロック化因数
    磁気ディスク装置の性能
        磁気ディクス装置のアクセス時間
            平均アクセう時間 ＝ 平均シーク時間 + 平均待ち時間 + データ転送時間

入出力アーキテクチャ
-----------------

入出力制御方式
    制御方式の種類
        プルグラム制御方式（直接制御方式）
        DMA制御方式
        チャネル制御方式

        TODO
    入出力のインタフェース
        USB、PCI、ATA、HDMI、ZigBeeなど



