## P1_L9_Comparator

文件上传

题目编号 896-202

## 提交要求

使用Verilog搭建一个四位有符号比较器并提交。具体模块端口定义如下：

| 信号名 | 方向 |             描述             |
| :----: | :--: | :--------------------------: |
| A[3:0] |  I   |      第一个四位有符号数      |
| B[3:0] |  I   |      第二个四位有符号数      |
|  Out   |  O   | 一位输出 1:A小于B 0:A不小于B |

- 必须严格按照模块的端口定义

- 文件内模块名: comparator

- 注意是小于！

- 输入的A和B为四位数，不是五位数，且为补码的形式输入，最高位（符号位）+其余三位构成一个输入

- #### 写代码时不能直接用>或者<(为了避免误判，非阻塞赋值符号"<="也敬请避免使用。)