Fitter report for RESDMAC
Tue Apr 11 22:24:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Equations
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 11 22:24:24 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 830 / 4,608 ( 18 % )                            ;
;     Total combinational functions  ; 690 / 4,608 ( 15 % )                            ;
;     Dedicated logic registers      ; 409 / 4,608 ( 9 % )                             ;
; Total registers                    ; 409                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Placement Effort Multiplier                                                ; 2.0                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.60        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  40.0%      ;
;     Processors 5-6         ;  20.0%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1186 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1186 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1179    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 830 / 4,608 ( 18 % ) ;
;     -- Combinational with no register       ; 421                  ;
;     -- Register only                        ; 140                  ;
;     -- Combinational with a register        ; 269                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 511                  ;
;     -- 3 input functions                    ; 116                  ;
;     -- <=2 input functions                  ; 63                   ;
;     -- Register only                        ; 140                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 690                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 409 / 4,851 ( 8 % )  ;
;     -- Dedicated logic registers            ; 409 / 4,608 ( 9 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 64 / 288 ( 22 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 81 / 89 ( 91 % )     ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 1 / 2 ( 50 % )       ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%         ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 11%       ;
; Maximum fan-out                             ; 99                   ;
; Highest non-global fan-out                  ; 99                   ;
; Total fan-out                               ; 3830                 ;
; Average fan-out                             ; 3.07                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 830 / 4608 ( 18 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 421                 ; 0                              ;
;     -- Register only                        ; 140                 ; 0                              ;
;     -- Combinational with a register        ; 269                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 511                 ; 0                              ;
;     -- 3 input functions                    ; 116                 ; 0                              ;
;     -- <=2 input functions                  ; 63                  ; 0                              ;
;     -- Register only                        ; 140                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 690                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 409                 ; 0                              ;
;     -- Dedicated logic registers            ; 409 / 4608 ( 9 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 64 / 288 ( 22 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 81                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 5 / 10 ( 50 % )     ; 3 / 10 ( 30 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 87                  ; 2                              ;
;     -- Registered Input Connections         ; 75                  ; 0                              ;
;     -- Output Connections                   ; 2                   ; 87                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3827                ; 92                             ;
;     -- Registered Connections               ; 1516                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 89                             ;
;     -- hard_block:auto_generated_inst       ; 89                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 2                              ;
;     -- Output Ports                         ; 14                  ; 4                              ;
;     -- Bidir Ports                          ; 54                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3] ; 100   ; 3        ; 28           ; 11           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4] ; 93    ; 3        ; 28           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5] ; 99    ; 3        ; 28           ; 11           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6] ; 96    ; 3        ; 28           ; 9            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTA    ; 94    ; 3        ; 28           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK    ; 17    ; 1        ; 0            ; 6            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BERR   ; 53    ; 4        ; 9            ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BG     ; 101   ; 3        ; 28           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _CS     ; 92    ; 3        ; 28           ; 8            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _DREQ   ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _RST    ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _STERM  ; 91    ; 3        ; 28           ; 7            ; 0           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DATA_OE_  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OWN_      ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDATA_OE_ ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SIZ1      ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _BR       ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _CSS      ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DACK     ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DMAEN    ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _INT      ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOR      ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOW      ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_DMA  ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_RD   ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_WR   ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                       ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; DATA_IO[0]   ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[10]  ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[11]  ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[12]  ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[13]  ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[14]  ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[15]  ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[16]  ; 118   ; 2        ; 21           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[17]  ; 119   ; 2        ; 21           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[18]  ; 114   ; 2        ; 26           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[19]  ; 115   ; 2        ; 24           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[1]   ; 139   ; 2        ; 3            ; 14           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[20]  ; 112   ; 2        ; 26           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[21]  ; 113   ; 2        ; 26           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[22]  ; 104   ; 3        ; 28           ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[23]  ; 103   ; 3        ; 28           ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[24]  ; 4     ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[25]  ; 8     ; 1        ; 0            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[26]  ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[27]  ; 52    ; 4        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[28]  ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[29]  ; 25    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[2]   ; 141   ; 2        ; 1            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[30]  ; 24    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[31]  ; 27    ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[3]   ; 142   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[4]   ; 143   ; 2        ; 1            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[5]   ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[6]   ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[7]   ; 135   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[8]   ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; DATA_IO[9]   ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; DATA_IO[0]~67                                                                              ; -                   ;
; PD_PORT[0]   ; 51    ; 4        ; 7            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[10]  ; 32    ; 1        ; 0            ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[11]  ; 28    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[12]  ; 30    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[13]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[14]  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[15]  ; 26    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[1]   ; 48    ; 4        ; 5            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[2]   ; 47    ; 4        ; 5            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[3]   ; 45    ; 4        ; 3            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[4]   ; 44    ; 4        ; 3            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[5]   ; 43    ; 4        ; 3            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[6]   ; 40    ; 4        ; 1            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[7]   ; 42    ; 4        ; 1            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[8]   ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[9]   ; 31    ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; R_W_IO       ; 69    ; 4        ; 26           ; 0            ; 3           ; 17                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _AS_IO       ; 72    ; 4        ; 26           ; 0            ; 0           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _BGACK_IO    ; 75    ; 3        ; 28           ; 2            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _DSACK_IO[0] ; 144   ; 2        ; 1            ; 14           ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK_IO~4 (inverted)                                                                     ; -                   ;
; _DSACK_IO[1] ; 74    ; 3        ; 28           ; 1            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK_IO~4 (inverted)                                                                     ; -                   ;
; _DS_IO       ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 23 ( 91 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; _LED_DMA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DATA_IO[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; _LED_RD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; DATA_IO[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; _LED_WR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DATA_IO[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DATA_IO[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; PD_PORT[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; DATA_IO[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; PD_PORT[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; PD_PORT[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; PD_PORT[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; PD_PORT[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; PD_PORT[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; PD_PORT[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; PD_PORT[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; PD_PORT[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; PD_PORT[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; PD_PORT[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; PD_PORT[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; PD_PORT[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PD_PORT[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; DATA_IO[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; _BERR                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; DATA_OE_                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA_IO[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA_IO[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; SIZ1                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; _DMAEN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; PDATA_OE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; _INT                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; PD_PORT[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; PD_PORT[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; R_W_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; OWN_                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; _DS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; _AS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; _RST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; _DSACK_IO[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; _BGACK_IO                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; _DACK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; _CSS                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; _IOW                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; _IOR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; _BR                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; _DREQ                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; _STERM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; _CS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; INTA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; _BG                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; DATA_IO[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; DATA_IO[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; DATA_IO[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; DATA_IO[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; DATA_IO[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DATA_IO[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; DATA_IO[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DATA_IO[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; DATA_IO[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DATA_IO[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; DATA_IO[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; DATA_IO[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; DATA_IO[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; DATA_IO[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; DATA_IO[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DATA_IO[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DATA_IO[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DATA_IO[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DATA_IO[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; DATA_IO[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; DATA_IO[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; DATA_IO[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; DATA_IO[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; DATA_IO[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; _DSACK_IO[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------+
; PLL Summary                                                                              ;
+----------------------------------+-------------------------------------------------------+
; Name                             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------+
; SDC pin name                     ; u_PLL|APLL_inst|altpll_component|pll                  ;
; PLL mode                         ; Normal                                                ;
; Compensate clock                 ; clock0                                                ;
; Compensated input/output pins    ; --                                                    ;
; Self reset on gated loss of lock ; Off                                                   ;
; Gate lock counter                ; --                                                    ;
; Input frequency 0                ; 25.0 MHz                                              ;
; Input frequency 1                ; --                                                    ;
; Nominal PFD frequency            ; 25.0 MHz                                              ;
; Nominal VCO frequency            ; 750.2 MHz                                             ;
; VCO post scale K counter         ; --                                                    ;
; VCO multiply                     ; --                                                    ;
; VCO divide                       ; --                                                    ;
; Freq min lock                    ; 16.67 MHz                                             ;
; Freq max lock                    ; 33.33 MHz                                             ;
; M VCO Tap                        ; 0                                                     ;
; M Initial                        ; 1                                                     ;
; M value                          ; 30                                                    ;
; N value                          ; 1                                                     ;
; Preserve PLL counter order       ; Off                                                   ;
; PLL location                     ; PLL_1                                                 ;
; Inclk0 signal                    ; SCLK                                                  ;
; Inclk1 signal                    ; --                                                    ;
; Inclk0 signal type               ; Dedicated Pin                                         ;
; Inclk1 signal type               ; --                                                    ;
+----------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; Name                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 25.0 MHz         ; 23 (2500 ps)   ; 50/50      ; C0      ; 30            ; 15/15 Even ; 2       ; 7       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 90 (10000 ps)  ; 50/50      ; C1      ; 30            ; 15/15 Even ; 8       ; 4       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 25.0 MHz         ; 135 (15000 ps) ; 50/50      ; C2      ; 30            ; 15/15 Even ; 12      ; 2       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 830 (79)    ; 409 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 81   ; 0            ; 421 (73)     ; 140 (1)           ; 269 (21)         ; |RESDMAC                                                                                     ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 181 (33)    ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (4)      ; 6 (6)             ; 23 (3)           ; |RESDMAC|CPU_SM:u_CPU_SM                                                                     ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                       ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 15 (15)          ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                     ; work         ;
;       |cpudff1:u_cpudff1|                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                   ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                   ; work         ;
;       |cpudff3:u_cpudff3|                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                   ; work         ;
;       |cpudff4:u_cpudff4|                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                   ; work         ;
;       |cpudff5:u_cpudff5|                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                   ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL                                                                           ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                           ; work         ;
;          |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                   ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 79 (27)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (2)       ; 4 (4)             ; 21 (6)           ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                   ; work         ;
;       |scsi_sm_inputs:u_scsi_sm_inputs|       ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |RESDMAC|SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs                                   ; work         ;
;       |scsi_sm_outputs:u_scsi_sm_outputs|     ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 15 (15)          ; |RESDMAC|SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs                                 ; work         ;
;    |datapath:u_datapath|                      ; 156 (2)     ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (1)       ; 16 (0)            ; 54 (1)           ; |RESDMAC|datapath:u_datapath                                                                 ; work         ;
;       |datapath_input:u_datapath_input|       ; 57 (57)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 27 (27)          ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                                 ; work         ;
;       |datapath_output:u_datapath_output|     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                               ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 66 (28)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (20)      ; 3 (3)             ; 9 (5)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                   ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec   ; work         ;
;          |datapath_8b_MUX:u_datapath_8b_MUX|  ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX ; work         ;
;    |fifo:int_fifo|                            ; 326 (281)   ; 281 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (18)      ; 111 (99)          ; 177 (164)        ; |RESDMAC|fifo:int_fifo                                                                       ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                         ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                        ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 31 (31)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 12 (12)           ; 5 (5)            ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                                 ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                              ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                    ; work         ;
;    |registers:u_registers|                    ; 33 (3)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 2 (0)             ; 13 (1)           ; |RESDMAC|registers:u_registers                                                               ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                   ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                               ; work         ;
;       |registers_istr:u_registers_istr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                               ; work         ;
;       |registers_term:u_registers_term|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                               ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; _INT         ; Output   ; --            ; --            ; --                    ; --  ;
; _BR          ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OE_     ; Output   ; --            ; --            ; --                    ; --  ;
; PDATA_OE_    ; Output   ; --            ; --            ; --                    ; --  ;
; PD_PORT[8]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[13]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[14]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; R_W_IO       ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; _AS_IO       ; Bidir    ; (0) 170 ps    ; (6) 2514 ps   ; --                    ; --  ;
; _DS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[0] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[1] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[8]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[9]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[10]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[11]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[12]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[13]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[14]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[15]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[16]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[17]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[18]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[19]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[20]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[21]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[22]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[23]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[24]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[25]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[26]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[27]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[28]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[29]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[30]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[31]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BGACK_IO    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PD_PORT[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SIZ1         ; Output   ; --            ; --            ; --                    ; --  ;
; _DMAEN       ; Output   ; --            ; --            ; --                    ; --  ;
; _DACK        ; Output   ; --            ; --            ; --                    ; --  ;
; _CSS         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOR         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOW         ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_RD      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_WR      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_DMA     ; Output   ; --            ; --            ; --                    ; --  ;
; OWN_         ; Output   ; --            ; --            ; --                    ; --  ;
; _CS          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; INTA         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _STERM       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _BERR        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADDR[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[4]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[6]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BG          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _RST         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCLK         ; Input    ; --            ; --            ; --                    ; --  ;
; _DREQ        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; PD_PORT[8]                                                                                             ;                   ;         ;
; PD_PORT[9]                                                                                             ;                   ;         ;
; PD_PORT[10]                                                                                            ;                   ;         ;
; PD_PORT[11]                                                                                            ;                   ;         ;
; PD_PORT[12]                                                                                            ;                   ;         ;
; PD_PORT[13]                                                                                            ;                   ;         ;
; PD_PORT[14]                                                                                            ;                   ;         ;
; PD_PORT[15]                                                                                            ;                   ;         ;
; R_W_IO                                                                                                 ;                   ;         ;
;      - _LED_RD~0                                                                                       ; 0                 ; 6       ;
;      - _LED_WR~0                                                                                       ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|RE~1                                        ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~4                                        ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[3]~4                             ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[1]~10                            ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[4]~18                            ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 0       ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 0                 ; 6       ;
;      - DATA_IO[0]~69                                                                                   ; 0                 ; 6       ;
;      - DATA_IO[1]~71                                                                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~1                                   ; 0                 ; 6       ;
;      - DATA_IO[4]~78                                                                                   ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~0                                     ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 0       ;
;      - DATA_IO[2]~143                                                                                  ; 0                 ; 6       ;
; _AS_IO                                                                                                 ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                               ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                               ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - DATA_OE_~1                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 0                 ; 0       ;
;      - SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 0                 ; 0       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1                 ; 6       ;
; _DS_IO                                                                                                 ;                   ;         ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 1                 ; 6       ;
; _DSACK_IO[0]                                                                                           ;                   ;         ;
;      - DSK0_IN_~0                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 1                 ; 6       ;
; _DSACK_IO[1]                                                                                           ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 0                 ; 6       ;
;      - DSK1_IN_                                                                                        ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                                   ; 0                 ; 6       ;
; DATA_IO[0]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~3                                     ; 1                 ; 6       ;
; DATA_IO[1]                                                                                             ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~7                                     ; 1                 ; 6       ;
; DATA_IO[2]                                                                                             ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~11                                    ; 1                 ; 6       ;
; DATA_IO[3]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~15                                    ; 1                 ; 6       ;
; DATA_IO[4]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~19                                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]~feeder                          ; 1                 ; 6       ;
; DATA_IO[5]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~23                                    ; 0                 ; 6       ;
; DATA_IO[6]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~27                                    ; 0                 ; 6       ;
; DATA_IO[7]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~31                                    ; 1                 ; 6       ;
; DATA_IO[8]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~33                                    ; 0                 ; 6       ;
; DATA_IO[9]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~36                                    ; 0                 ; 6       ;
; DATA_IO[10]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~39                                   ; 0                 ; 6       ;
; DATA_IO[11]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~42                                   ; 0                 ; 6       ;
; DATA_IO[12]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~45                                   ; 0                 ; 6       ;
; DATA_IO[13]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~48                                   ; 0                 ; 6       ;
; DATA_IO[14]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~51                                   ; 0                 ; 6       ;
; DATA_IO[15]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~54                                   ; 0                 ; 6       ;
; DATA_IO[16]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 0                 ; 6       ;
; DATA_IO[17]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 0                 ; 6       ;
; DATA_IO[18]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 0                 ; 6       ;
; DATA_IO[19]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 0                 ; 6       ;
; DATA_IO[20]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 0                 ; 6       ;
; DATA_IO[21]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 1                 ; 6       ;
; DATA_IO[22]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 0                 ; 6       ;
; DATA_IO[23]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 0                 ; 6       ;
; DATA_IO[24]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 1                 ; 6       ;
; DATA_IO[25]                                                                                            ;                   ;         ;
;      - registers:u_registers|A1                                                                        ; 1                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|MUXZ~0                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 1                 ; 6       ;
; DATA_IO[26]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 1                 ; 6       ;
; DATA_IO[27]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 0                 ; 6       ;
; DATA_IO[28]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 0                 ; 6       ;
; DATA_IO[29]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 1                 ; 6       ;
; DATA_IO[30]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 0                 ; 6       ;
; DATA_IO[31]                                                                                            ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 0                 ; 6       ;
; _BGACK_IO                                                                                              ;                   ;         ;
;      - DATA_OE_~1                                                                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                                   ; 1                 ; 6       ;
; PD_PORT[0]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~4                                     ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~34                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 1                 ; 6       ;
; PD_PORT[1]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~8                                     ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~37                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 1                 ; 6       ;
; PD_PORT[2]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~12                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~40                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 1                 ; 6       ;
; PD_PORT[3]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~16                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~43                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 0                 ; 6       ;
; PD_PORT[4]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~20                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~46                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 1                 ; 6       ;
; PD_PORT[5]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~24                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~49                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 0                 ; 6       ;
; PD_PORT[6]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~28                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~52                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 1                 ; 6       ;
; PD_PORT[7]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~32                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~55                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 0                 ; 6       ;
; _CS                                                                                                    ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 0                 ; 6       ;
;      - DATA_OE_~1                                                                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - datapath:u_datapath|DOEL_~0                                                                     ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1                 ; 6       ;
; INTA                                                                                                   ;                   ;         ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT                                       ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F                                     ; 0                 ; 6       ;
; _STERM                                                                                                 ;                   ;         ;
; _BERR                                                                                                  ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 0                 ; 6       ;
;      - DSK0_IN_~0                                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 0                 ; 6       ;
;      - DSK1_IN_                                                                                        ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                                   ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 0                 ; 6       ;
; ADDR[2]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 0                 ; 6       ;
; ADDR[4]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 0                 ; 6       ;
; ADDR[5]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CLR_INT~0                                     ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 0                 ; 6       ;
; ADDR[3]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~5 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~2 ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
; ADDR[6]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1                 ; 6       ;
; _BG                                                                                                    ;                   ;         ;
;      - CPU_SM:u_CPU_SM|BGRANT_~0                                                                       ; 0                 ; 6       ;
; _RST                                                                                                   ;                   ;         ;
;      - PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll                                           ; 0                 ; 6       ;
; SCLK                                                                                                   ;                   ;         ;
; _DREQ                                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|BGACK                                                                      ; LCFF_X27_Y3_N25   ; 39      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                    ; LCFF_X25_Y2_N11   ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                    ; LCFF_X26_Y2_N15   ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|PAS                                                                        ; LCFF_X1_Y6_N21    ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DATA_IO[0]~67                                                                              ; LCCOMB_X17_Y8_N0  ; 44      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; DS_O_                                                                                      ; LCFF_X20_Y3_N5    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INCNI                                                                                      ; LCCOMB_X21_Y5_N10 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INCNO                                                                                      ; LCCOMB_X25_Y2_N30 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0                                    ; PLL_1             ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1                                    ; PLL_1             ; 41      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2                                    ; PLL_1             ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                                  ; PLL_1             ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCLK                                                                                       ; PIN_17            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                  ; LCFF_X17_Y4_N17   ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                  ; LCFF_X26_Y7_N5    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                 ; LCFF_X26_Y6_N25   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDRST_~0                                                                 ; LCCOMB_X26_Y2_N0  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                 ; LCFF_X27_Y6_N9    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIRST_~0                                                                 ; LCCOMB_X26_Y2_N18 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                                  ; LCFF_X21_Y7_N1    ; 53      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|STATE[4]                                                                 ; LCFF_X24_Y7_N25   ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                  ; LCFF_X20_Y7_N27   ; 26      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SET_DSACK                              ; LCCOMB_X24_Y7_N20 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; _AS_IO~0                                                                                   ; PIN_72            ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; _RST                                                                                       ; PIN_73            ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; LCCOMB_X18_Y6_N18 ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~0                                                                   ; LCCOMB_X17_Y5_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~1                                                                   ; LCCOMB_X17_Y5_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~2                                                                   ; LCCOMB_X17_Y5_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~3                                                                   ; LCCOMB_X17_Y5_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~4                                                                   ; LCCOMB_X17_Y5_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~5                                                                   ; LCCOMB_X21_Y5_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~6                                                                   ; LCCOMB_X21_Y5_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~7                                                                   ; LCCOMB_X21_Y5_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                            ; LCCOMB_X24_Y2_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL_RST~0                         ; LCCOMB_X24_Y2_N14 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                                 ; LCCOMB_X26_Y2_N28 ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                             ; LCCOMB_X26_Y7_N8  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                                      ; LCCOMB_X27_Y7_N28 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                                      ; LCCOMB_X27_Y7_N24 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                                      ; LCCOMB_X27_Y7_N20 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                                      ; LCCOMB_X27_Y7_N26 ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; registers:u_registers|CLR_FLUSHFIFO~0                                                      ; LCCOMB_X25_Y4_N4  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                   ; LCCOMB_X26_Y4_N14 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                 ; LCCOMB_X26_Y4_N6  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                   ; LCCOMB_X26_Y4_N4  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                 ; LCCOMB_X25_Y4_N10 ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                   ; LCCOMB_X27_Y4_N6  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                         ; LCCOMB_X26_Y4_N18 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                           ; LCCOMB_X26_Y4_N8  ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                          ; LCCOMB_X25_Y6_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                      ; LCCOMB_X25_Y6_N18 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                    ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|PAS                                     ; LCFF_X1_Y6_N21    ; 32      ; Global Clock         ; GCLK0            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; PLL_1             ; 6       ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; PLL_1             ; 41      ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; PLL_1             ; 7       ; Global Clock         ; GCLK1            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS   ; LCCOMB_X27_Y7_N28 ; 64      ; Global Clock         ; GCLK7            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS   ; LCCOMB_X27_Y7_N24 ; 64      ; Global Clock         ; GCLK5            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS   ; LCCOMB_X27_Y7_N20 ; 64      ; Global Clock         ; GCLK6            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS   ; LCCOMB_X27_Y7_N26 ; 64      ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                           ; 99      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                           ; 98      ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                                       ; 53      ;
; DATA_IO[0]~67                                                                                   ; 44      ;
; CPU_SM:u_CPU_SM|STATE[3]                                                                        ; 43      ;
; SCSI_SM:u_SCSI_SM|S2F_o                                                                         ; 41      ;
; CPU_SM:u_CPU_SM|BGACK                                                                           ; 39      ;
; CPU_SM:u_CPU_SM|STATE[1]                                                                        ; 38      ;
; CPU_SM:u_CPU_SM|STATE[4]                                                                        ; 36      ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                       ; 35      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                           ; 33      ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                                       ; 33      ;
; fifo:int_fifo|Decoder0~7                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~6                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~5                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~4                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~3                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~2                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~1                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~0                                                                        ; 32      ;
; CPU_SM:u_CPU_SM|STATE[2]                                                                        ; 32      ;
; SCSI_SM:u_SCSI_SM|STATE[3]                                                                      ; 31      ;
; CPU_SM:u_CPU_SM|STATE[0]                                                                        ; 31      ;
; SCSI_SM:u_SCSI_SM|STATE[4]                                                                      ; 30      ;
; SCSI_SM:u_SCSI_SM|STATE[1]                                                                      ; 30      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 26      ;
; _STERM                                                                                          ; 25      ;
; SCSI_SM:u_SCSI_SM|STATE[2]                                                                      ; 25      ;
; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                       ; 22      ;
; CPU_SM:u_CPU_SM|F2CPUL                                                                          ; 20      ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                                                      ; 18      ;
; R_W_IO~0                                                                                        ; 17      ;
; CPU_SM:u_CPU_SM|BRIDGEIN                                                                        ; 17      ;
; DS_O_                                                                                           ; 17      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2                                 ; 17      ;
; _AS_IO~0                                                                                        ; 16      ;
; datapath:u_datapath|bDIEL                                                                       ; 16      ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~1                                     ; 16      ;
; CPU_SM:u_CPU_SM|DIEH                                                                            ; 16      ;
; CPU_SM:u_CPU_SM|F2CPUH                                                                          ; 16      ;
; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                       ; 16      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                      ; 14      ;
; SCSI_SM:u_SCSI_SM|F2S_o                                                                         ; 13      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                    ; 12      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                                      ; 12      ;
; ADDR[3]                                                                                         ; 11      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                            ; 11      ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                         ; 11      ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                         ; 11      ;
; CPU_SM:u_CPU_SM|nDSACK                                                                          ; 11      ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 11      ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 11      ;
; _CS                                                                                             ; 10      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                            ; 10      ;
; CPU_SM:u_CPU_SM|DIEL                                                                            ; 10      ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~0                                ; 10      ;
; datapath:u_datapath|DOEL_~0                                                                     ; 10      ;
; DATA_IO[9]~66                                                                                   ; 10      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                            ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~32                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[23]~29                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~28                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[22]~25                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~24                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[21]~21                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~20                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[20]~17                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~16                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[19]~13                                   ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~12                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[18]~9                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~8                                     ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[17]~5                                    ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~4                                     ; 9       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[16]~0                                    ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~5                                           ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~2                                        ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~0                                           ; 9       ;
; ADDR[4]                                                                                         ; 8       ;
; ADDR[2]                                                                                         ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[31]~56                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~55                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[30]~53                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~52                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[29]~50                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~49                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[28]~47                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~46                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[27]~44                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~43                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[26]~41                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~40                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[25]~38                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~37                                    ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[24]~35                                   ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~34                                    ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST                                      ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0      ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~3 ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~2 ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~1          ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~0 ; 8       ;
; DATA_IO[8]~87                                                                                   ; 8       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~14                                          ; 8       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~9                                           ; 8       ;
; ADDR[5]                                                                                         ; 7       ;
; _BERR                                                                                           ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~9                                        ; 7       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~4                                           ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[56]~6                                           ; 7       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                               ; 7       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                               ; 7       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 6       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~10                                          ; 6       ;
; CPU_SM:u_CPU_SM|LASTWORD~0                                                                      ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~7                                           ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~4                                           ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~2                                           ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~4                                        ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~3                                        ; 6       ;
; DSK0_IN_~0                                                                                      ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~1                                        ; 6       ;
; SCLK                                                                                            ; 5       ;
; ADDR[6]                                                                                         ; 5       ;
; PD_PORT[7]~15                                                                                   ; 5       ;
; PD_PORT[6]~14                                                                                   ; 5       ;
; PD_PORT[5]~13                                                                                   ; 5       ;
; PD_PORT[4]~12                                                                                   ; 5       ;
; PD_PORT[3]~11                                                                                   ; 5       ;
; PD_PORT[2]~10                                                                                   ; 5       ;
; PD_PORT[1]~9                                                                                    ; 5       ;
; PD_PORT[0]~8                                                                                    ; 5       ;
; _DSACK_IO[0]~0                                                                                  ; 5       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 5       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                                                       ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[57]~21                                          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~0                                        ; 5       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~0          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~5                                        ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[62]~3                                           ; 5       ;
; DATA_IO[25]~27                                                                                  ; 4       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~1                                        ; 4       ;
; DATA_IO[0]~69                                                                                   ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~6                                 ; 4       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~1                                                   ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~1                                              ; 4       ;
; DSK1_IN_                                                                                        ; 4       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~0                                                         ; 4       ;
; CPU_SM:u_CPU_SM|LASTWORD                                                                        ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[12]~12                                          ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~6                                        ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~0                                     ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[24]~13                                      ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~8                                           ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[7]~6                                        ; 4       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                                                        ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~8                                       ; 4       ;
; registers:u_registers|FLUSHFIFO                                                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~0                                        ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                                                      ; 4       ;
; CPU_SM:u_CPU_SM|BGRANT_                                                                         ; 4       ;
; SCSI_SM:u_SCSI_SM|DACK_o                                                                        ; 4       ;
; _DSACK_IO[1]~1                                                                                  ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~29                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~25                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~21                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~17                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~13                       ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~9                        ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~5                        ; 3       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~1                        ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1                                 ; 3       ;
; INCNI                                                                                           ; 3       ;
; INCNO                                                                                           ; 3       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~0                                         ; 3       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~1                                            ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY_RST~0                             ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~11                                ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~10                                ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~9                                 ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~8                                 ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                                       ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~7                                 ; 3       ;
; DATA_IO[5]~81                                                                                   ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CLR_INT~0                                     ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                                 ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[27]~15                                      ; 3       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3a~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~2                                              ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~1                                        ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~24                                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~1                                     ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[35]~23                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~0                                              ; 3       ;
; CPU_SM:u_CPU_SM|DMAENA                                                                          ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[37]~20                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~8                                        ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~18                                          ; 3       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~0                                                   ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~7                                        ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[55]~11                                          ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~4                                        ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~9                                           ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[13]~3                                       ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~2                                           ; 3       ;
; SCSI_SM:u_SCSI_SM|CCPUREQ                                                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~6                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Z~0                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~1                                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                                       ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 3       ;
; SCSI_SM:u_SCSI_SM|RE_o                                                                          ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 3       ;
; INTA                                                                                            ; 2       ;
; _BGACK_IO~0                                                                                     ; 2       ;
; DATA_IO[31]~33                                                                                  ; 2       ;
; DATA_IO[30]~32                                                                                  ; 2       ;
; DATA_IO[29]~31                                                                                  ; 2       ;
; DATA_IO[28]~30                                                                                  ; 2       ;
; DATA_IO[27]~29                                                                                  ; 2       ;
; DATA_IO[26]~28                                                                                  ; 2       ;
; DATA_IO[24]~26                                                                                  ; 2       ;
; DATA_IO[23]~25                                                                                  ; 2       ;
; DATA_IO[22]~24                                                                                  ; 2       ;
; DATA_IO[21]~23                                                                                  ; 2       ;
; DATA_IO[20]~22                                                                                  ; 2       ;
; DATA_IO[19]~21                                                                                  ; 2       ;
; DATA_IO[18]~20                                                                                  ; 2       ;
; DATA_IO[17]~19                                                                                  ; 2       ;
; DATA_IO[16]~18                                                                                  ; 2       ;
; DATA_IO[4]~6                                                                                    ; 2       ;
; DATA_IO[2]~4                                                                                    ; 2       ;
; DATA_IO[1]~3                                                                                    ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~5                                        ; 2       ;
; LHW                                                                                             ; 2       ;
; LLW                                                                                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 2       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~3                                         ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~0                                        ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~30                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~26                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~22                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~18                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~14                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~10                       ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~6                        ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~2                        ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[34]~27                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~2                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[3]                                          ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[4]                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[4]~17                                       ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                                    ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                                       ; 2       ;
; fifo:int_fifo|Mux8~4                                                                            ; 2       ;
; fifo:int_fifo|Mux0~4                                                                            ; 2       ;
; fifo:int_fifo|Mux24~4                                                                           ; 2       ;
; fifo:int_fifo|Mux16~4                                                                           ; 2       ;
; fifo:int_fifo|Mux9~4                                                                            ; 2       ;
; fifo:int_fifo|Mux1~4                                                                            ; 2       ;
; fifo:int_fifo|Mux25~4                                                                           ; 2       ;
; fifo:int_fifo|Mux17~4                                                                           ; 2       ;
; fifo:int_fifo|Mux10~4                                                                           ; 2       ;
; fifo:int_fifo|Mux2~4                                                                            ; 2       ;
; fifo:int_fifo|Mux26~4                                                                           ; 2       ;
; fifo:int_fifo|Mux18~4                                                                           ; 2       ;
; fifo:int_fifo|Mux11~4                                                                           ; 2       ;
; fifo:int_fifo|Mux3~4                                                                            ; 2       ;
; fifo:int_fifo|Mux27~4                                                                           ; 2       ;
; fifo:int_fifo|Mux19~4                                                                           ; 2       ;
; fifo:int_fifo|Mux12~4                                                                           ; 2       ;
; fifo:int_fifo|Mux4~4                                                                            ; 2       ;
; fifo:int_fifo|Mux28~4                                                                           ; 2       ;
; fifo:int_fifo|Mux20~4                                                                           ; 2       ;
; fifo:int_fifo|Mux13~4                                                                           ; 2       ;
; fifo:int_fifo|Mux5~4                                                                            ; 2       ;
; fifo:int_fifo|Mux29~4                                                                           ; 2       ;
; fifo:int_fifo|Mux21~4                                                                           ; 2       ;
; fifo:int_fifo|Mux14~4                                                                           ; 2       ;
; fifo:int_fifo|Mux6~4                                                                            ; 2       ;
; fifo:int_fifo|Mux30~4                                                                           ; 2       ;
; fifo:int_fifo|Mux22~4                                                                           ; 2       ;
; fifo:int_fifo|Mux7~4                                                                            ; 2       ;
; fifo:int_fifo|Mux15~4                                                                           ; 2       ;
; fifo:int_fifo|Mux31~4                                                                           ; 2       ;
; fifo:int_fifo|Mux23~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]                              ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]                               ; 2       ;
; _DSACK_IO~4                                                                                     ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[0]~14                            ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E~16                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[3]~1                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~0                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~0                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~11                                       ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[8]~25                                           ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~0                                                   ; 2       ;
; CPU_SM:u_CPU_SM|FLUSHFIFO                                                                       ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~4                                                   ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~0                                        ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~3                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~16                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[21]~15                                          ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2b~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[27]~13                                          ; 2       ;
; registers:u_registers|A1                                                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E~10                                              ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[18]~12                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[13]~11                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|RE~0                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[16]~5                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[58]~8                                           ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~5                                       ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|INT                                       ; 2       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                                                     ; 2       ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                       ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]~feeder                                ; 1       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU~feeder                                                                ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_~feeder                           ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~feeder                          ; 1       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o~feeder                                                               ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~feeder                                                               ; 1       ;
; registers:u_registers|FLUSHFIFO~feeder                                                          ; 1       ;
; _DREQ                                                                                           ; 1       ;
; _RST                                                                                            ; 1       ;
; _BG                                                                                             ; 1       ;
; DATA_IO[15]~17                                                                                  ; 1       ;
; DATA_IO[14]~16                                                                                  ; 1       ;
; DATA_IO[13]~15                                                                                  ; 1       ;
; DATA_IO[12]~14                                                                                  ; 1       ;
; DATA_IO[11]~13                                                                                  ; 1       ;
; DATA_IO[10]~12                                                                                  ; 1       ;
; DATA_IO[9]~11                                                                                   ; 1       ;
; DATA_IO[8]~10                                                                                   ; 1       ;
; DATA_IO[7]~9                                                                                    ; 1       ;
; DATA_IO[6]~8                                                                                    ; 1       ;
; DATA_IO[5]~7                                                                                    ; 1       ;
; DATA_IO[3]~5                                                                                    ; 1       ;
; DATA_IO[0]~2                                                                                    ; 1       ;
; _DS_IO~0                                                                                        ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]~2                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]~2                                         ; 1       ;
; DS_O_~0                                                                                         ; 1       ;
; AS_O_~0                                                                                         ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0~0                                                    ; 1       ;
; CPU_SM:u_CPU_SM|BGRANT_~0                                                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SCSI_CS~1                                   ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SCSI_CS~0                                   ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[2]~22                            ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[2]~21                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~9                                       ; 1       ;
; DATA_IO[2]~143                                                                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~5                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCNI~0                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~4                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~3                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~2                                        ; 1       ;
; CPU_SM:u_CPU_SM|PLHW                                                                            ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCNO~0                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNI_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNI                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|PLLW                                                                            ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]~0                         ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNO_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNO                                                                           ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~1                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]~0                                          ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SET_DSACK                                   ; 1       ;
; rtl~0                                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~3                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~2                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~1                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~0                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~2                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~1                                         ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~0                                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[15]~54                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[14]~51                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[13]~48                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[12]~45                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[11]~42                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[10]~39                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[9]~36                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~0                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d~0                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~1                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_Z~0                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2F~1                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2F~0                                       ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~1                                         ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]~0                                         ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[8]~33                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|CPU2S                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[22]~19                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|F2S~1                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|F2S~0                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[13]~18                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~6                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~0                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~2                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_Y~0                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~0                                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]~_emulated                ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]~_emulated                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~5                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~4                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~3                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~0                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~1                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~0                                     ; 1       ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1       ;
; CPU_SM:u_CPU_SM|PDS                                                                             ; 1       ;
; CPU_SM:u_CPU_SM|PAS                                                                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DECFIFO_d~0                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~1                                    ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP_RST~0                                    ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~2                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                            ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~1                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~26                                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~0                                  ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~1                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCBO~0                                     ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                                 ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~3                                 ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~13                                ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~12                                ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~31                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[7]~30                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~1 ; 1       ;
; fifo:int_fifo|Mux8~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][31]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~0 ; 1       ;
; fifo:int_fifo|Mux24~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux16~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][15]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~27                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[6]~26                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~1 ; 1       ;
; fifo:int_fifo|Mux9~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][30]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~0 ; 1       ;
; fifo:int_fifo|Mux25~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux17~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][14]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~23                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[5]~22                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~1 ; 1       ;
; fifo:int_fifo|Mux10~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][29]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~0 ; 1       ;
; fifo:int_fifo|Mux26~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux18~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][13]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~19                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[4]~18                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~1 ; 1       ;
; fifo:int_fifo|Mux11~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][28]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~0 ; 1       ;
; fifo:int_fifo|Mux27~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux19~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][12]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~15                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[3]~14                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~1 ; 1       ;
; fifo:int_fifo|Mux12~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][27]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~0 ; 1       ;
; fifo:int_fifo|Mux28~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux20~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][11]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~11                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[2]~10                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~1 ; 1       ;
; fifo:int_fifo|Mux13~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][26]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~0 ; 1       ;
; fifo:int_fifo|Mux29~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux21~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][10]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~7                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[1]~6                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~1 ; 1       ;
; fifo:int_fifo|Mux14~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][25]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~0 ; 1       ;
; fifo:int_fifo|Mux30~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][9]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~6 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~5 ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~3                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|ID[0]~2                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~4 ; 1       ;
; fifo:int_fifo|Mux7~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][16]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~1 ; 1       ;
; fifo:int_fifo|Mux31~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][8]                                                                      ; 1       ;
; DATA_IO[31]~142                                                                                 ; 1       ;
; DATA_IO[31]~141                                                                                 ; 1       ;
; DATA_IO[31]~140                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15]                              ; 1       ;
; DATA_IO[30]~139                                                                                 ; 1       ;
; DATA_IO[30]~138                                                                                 ; 1       ;
; DATA_IO[30]~137                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14]                              ; 1       ;
; DATA_IO[29]~136                                                                                 ; 1       ;
; DATA_IO[29]~135                                                                                 ; 1       ;
; DATA_IO[29]~134                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13]                              ; 1       ;
; DATA_IO[28]~133                                                                                 ; 1       ;
; DATA_IO[28]~132                                                                                 ; 1       ;
; DATA_IO[28]~131                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]                              ; 1       ;
; DATA_IO[27]~130                                                                                 ; 1       ;
; DATA_IO[27]~129                                                                                 ; 1       ;
; DATA_IO[27]~128                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11]                              ; 1       ;
; DATA_IO[26]~127                                                                                 ; 1       ;
; DATA_IO[26]~126                                                                                 ; 1       ;
; DATA_IO[26]~125                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]                              ; 1       ;
; DATA_IO[25]~124                                                                                 ; 1       ;
; DATA_IO[25]~123                                                                                 ; 1       ;
; DATA_IO[25]~122                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                               ; 1       ;
; DATA_IO[24]~121                                                                                 ; 1       ;
; DATA_IO[24]~120                                                                                 ; 1       ;
; DATA_IO[24]~119                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]                               ; 1       ;
; DATA_IO[23]~118                                                                                 ; 1       ;
; DATA_IO[23]~117                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]                               ; 1       ;
; DATA_IO[22]~116                                                                                 ; 1       ;
; DATA_IO[22]~115                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]                               ; 1       ;
; DATA_IO[21]~114                                                                                 ; 1       ;
; DATA_IO[21]~113                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]                               ; 1       ;
; DATA_IO[20]~112                                                                                 ; 1       ;
; DATA_IO[20]~111                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]                               ; 1       ;
; DATA_IO[19]~110                                                                                 ; 1       ;
; DATA_IO[19]~109                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]                               ; 1       ;
; DATA_IO[18]~108                                                                                 ; 1       ;
; DATA_IO[18]~107                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                               ; 1       ;
; DATA_IO[17]~106                                                                                 ; 1       ;
; DATA_IO[17]~105                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                               ; 1       ;
; DATA_IO[16]~104                                                                                 ; 1       ;
; DATA_IO[16]~103                                                                                 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]                               ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,281 / 15,666 ( 8 % ) ;
; C16 interconnects           ; 40 / 812 ( 5 % )       ;
; C4 interconnects            ; 645 / 11,424 ( 6 % )   ;
; Direct links                ; 236 / 15,666 ( 2 % )   ;
; Global clocks               ; 8 / 8 ( 100 % )        ;
; Local interconnects         ; 390 / 4,608 ( 8 % )    ;
; R24 interconnects           ; 57 / 652 ( 9 % )       ;
; R4 interconnects            ; 659 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.97) ; Number of LABs  (Total = 64) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 6                            ;
; 15                                          ; 4                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.59) ; Number of LABs  (Total = 64) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Clock                            ; 42                           ;
; 1 Clock enable                     ; 5                            ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 16                           ;
; 2 Clocks                           ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.06) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 7                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 6                            ;
; 26                                           ; 2                            ;
; 27                                           ; 4                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.17) ; Number of LABs  (Total = 64) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 6                            ;
; 8                                               ; 12                           ;
; 9                                               ; 10                           ;
; 10                                              ; 3                            ;
; 11                                              ; 6                            ;
; 12                                              ; 4                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 4                            ;
; 16                                              ; 0                            ;
; 17                                              ; 2                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.89) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; _CS             ; DATA_OE_             ; 0.569             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C5T144C8 for design "RESDMAC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 23 degrees (2500 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (10000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 135 degrees (15000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datab"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datad"
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000         sclk
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[0]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[1]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CPU_SM:u_CPU_SM|PAS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AS_O_~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 68 output pins without output pin load capacitance assignment
    Info (306007): Pin "_INT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_BR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_OE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PDATA_OE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_W_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_AS_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DS_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK_IO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK_IO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA_IO[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_BGACK_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SIZ1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DMAEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DACK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_CSS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_RD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_WR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_DMA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OWN_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PD_PORT[8] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[9] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[10] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[11] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[12] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[13] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[14] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[15] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 5340 megabytes
    Info: Processing ended: Tue Apr 11 22:24:25 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg.


