Fitter report for multiciclo
Tue Dec 11 19:18:57 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 11 19:18:57 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; multiciclo                                      ;
; Top-level Entity Name              ; multiciclo                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,352 / 68,416 ( 2 % )                          ;
;     Total combinational functions  ; 1,297 / 68,416 ( 2 % )                          ;
;     Dedicated logic registers      ; 248 / 68,416 ( < 1 % )                          ;
; Total registers                    ; 248                                             ;
; Total pins                         ; 102 / 622 ( 16 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 10,240 / 1,152,000 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1746 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1746 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1743    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Gabriel Vasconcelos/Documents/OAC/trabfinal/output_files/multiciclo.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 1,352 / 68,416 ( 2 % )       ;
;     -- Combinational with no register       ; 1104                         ;
;     -- Register only                        ; 55                           ;
;     -- Combinational with a register        ; 193                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 862                          ;
;     -- 3 input functions                    ; 372                          ;
;     -- <=2 input functions                  ; 63                           ;
;     -- Register only                        ; 55                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1235                         ;
;     -- arithmetic mode                      ; 62                           ;
;                                             ;                              ;
; Total registers*                            ; 248 / 70,234 ( < 1 % )       ;
;     -- Dedicated logic registers            ; 248 / 68,416 ( < 1 % )       ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 110 / 4,276 ( 3 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 102 / 622 ( 16 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;                                             ;                              ;
; Global signals                              ; 1                            ;
; M4Ks                                        ; 4 / 250 ( 2 % )              ;
; Total block memory bits                     ; 10,240 / 1,152,000 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,152,000 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 1 / 16 ( 6 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                 ;
; Peak interconnect usage (total/H/V)         ; 33% / 30% / 36%              ;
; Maximum fan-out                             ; 251                          ;
; Highest non-global fan-out                  ; 251                          ;
; Total fan-out                               ; 5673                         ;
; Average fan-out                             ; 3.36                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1352 / 68416 ( 2 % )  ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 1104                  ; 0                              ;
;     -- Register only                        ; 55                    ; 0                              ;
;     -- Combinational with a register        ; 193                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 862                   ; 0                              ;
;     -- 3 input functions                    ; 372                   ; 0                              ;
;     -- <=2 input functions                  ; 63                    ; 0                              ;
;     -- Register only                        ; 55                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1235                  ; 0                              ;
;     -- arithmetic mode                      ; 62                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 248                   ; 0                              ;
;     -- Dedicated logic registers            ; 248 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 110 / 4276 ( 3 % )    ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 102                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 10240                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M4K                                         ; 4 / 250 ( 1 % )       ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5687                  ; 0                              ;
;     -- Registered Connections               ; 1155                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 97                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk      ; T29   ; 6        ; 95           ; 24           ; 0           ; 251                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_rom  ; E16   ; 4        ; 47           ; 51           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug[0] ; AA23  ; 6        ; 95           ; 8            ; 1           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug[1] ; AB26  ; 6        ; 95           ; 9            ; 2           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst      ; AB25  ; 6        ; 95           ; 8            ; 0           ; 51                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                          ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Saida_Oitavo_7seg[0]   ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[1]   ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[2]   ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[3]   ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[4]   ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[5]   ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[6]   ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Oitavo_7seg[7]   ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[0] ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[1] ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[2] ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[3] ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[4] ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[5] ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[6] ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Primeiro_7seg[7] ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[0]   ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[1]   ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[2]   ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[3]   ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[4]   ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[5]   ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[6]   ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quarto_7seg[7]   ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[0]   ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[1]   ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[2]   ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[3]   ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[4]   ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[5]   ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[6]   ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Quinto_7seg[7]   ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[0]  ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[1]  ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[2]  ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[3]  ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[4]  ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[5]  ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[6]  ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Segundo_7seg[7]  ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[0]   ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[1]   ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[2]   ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[3]   ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[4]   ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[5]   ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[6]   ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Setimo_7seg[7]   ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[0]    ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[1]    ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[2]    ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[3]    ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[4]    ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[5]    ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[6]    ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Sexto_7seg[7]    ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[0] ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[1] ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[2] ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[3] ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[4] ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[5] ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[6] ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_Terceiro_7seg[7] ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[0]                ; AJ11  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[10]               ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[11]               ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[12]               ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[13]               ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[14]               ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[15]               ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[16]               ; AA30  ; 6        ; 95           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[17]               ; W29   ; 6        ; 95           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[18]               ; V27   ; 6        ; 95           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[19]               ; AB29  ; 6        ; 95           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[1]                ; AK11  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[20]               ; Y1    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[21]               ; U3    ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[22]               ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[23]               ; W2    ; 1        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[24]               ; T9    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[25]               ; M5    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[26]               ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[27]               ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[28]               ; U9    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[29]               ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[2]                ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[30]               ; L4    ; 2        ; 0            ; 36           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[31]               ; N4    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[3]                ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[4]                ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[5]                ; AJ20  ; 7        ; 65           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[6]                ; AH18  ; 7        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[7]                ; AK20  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[8]                ; AJ22  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data[9]                ; AK22  ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; led_clk                ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 85 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 46 / 79 ( 58 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 74 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 9 / 81 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 23 / 74 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 18 / 72 ( 25 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 540        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; debug[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; data[16]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; Saida_Terceiro_7seg[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; Saida_Terceiro_7seg[2]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; debug[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; data[19]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; Saida_Segundo_7seg[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; data[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; Saida_Terceiro_7seg[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; Saida_Primeiro_7seg[4]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; Saida_Primeiro_7seg[2]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; Saida_Primeiro_7seg[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; Saida_Segundo_7seg[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; Saida_Terceiro_7seg[7]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; Saida_Primeiro_7seg[7]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; data[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; data[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; Saida_Segundo_7seg[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; Saida_Segundo_7seg[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; Saida_Terceiro_7seg[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; Saida_Terceiro_7seg[6]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; Saida_Primeiro_7seg[6]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; Saida_Primeiro_7seg[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; Saida_Primeiro_7seg[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; Saida_Segundo_7seg[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; Saida_Segundo_7seg[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; data[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; data[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; Saida_Terceiro_7seg[4]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; Saida_Segundo_7seg[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; Saida_Segundo_7seg[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; data[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; data[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; data[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; Saida_Terceiro_7seg[5]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; Saida_Primeiro_7seg[5]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; data[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; data[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; led_clk                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; data[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; data[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; data[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; data[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; data[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; data[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 544        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 539        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D19      ; 537        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; Saida_Setimo_7seg[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; clk_rom                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 530        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; Saida_Setimo_7seg[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 533        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; Saida_Oitavo_7seg[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; Saida_Oitavo_7seg[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; Saida_Setimo_7seg[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; Saida_Oitavo_7seg[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; Saida_Oitavo_7seg[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; Saida_Oitavo_7seg[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; Saida_Setimo_7seg[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; Saida_Setimo_7seg[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; Saida_Setimo_7seg[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; Saida_Setimo_7seg[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 524        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; Saida_Oitavo_7seg[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; Saida_Oitavo_7seg[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 523        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; Saida_Sexto_7seg[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; Saida_Setimo_7seg[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; Saida_Oitavo_7seg[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; Saida_Sexto_7seg[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; Saida_Sexto_7seg[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; Saida_Sexto_7seg[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; Saida_Sexto_7seg[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; Saida_Sexto_7seg[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; Saida_Sexto_7seg[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; data[30]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; Saida_Quinto_7seg[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; Saida_Quinto_7seg[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; Saida_Quinto_7seg[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; Saida_Sexto_7seg[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; Saida_Quarto_7seg[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; data[25]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 49         ; 2        ; Saida_Quarto_7seg[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; Saida_Quarto_7seg[2]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; Saida_Quarto_7seg[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; Saida_Quinto_7seg[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; Saida_Quinto_7seg[3]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; data[31]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; Saida_Quarto_7seg[4]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; Saida_Quarto_7seg[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; Saida_Quinto_7seg[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; Saida_Quinto_7seg[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; Saida_Quinto_7seg[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; Saida_Quarto_7seg[6]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; Saida_Quarto_7seg[7]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; data[27]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; data[26]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 96         ; 1        ; data[24]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; data[21]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; data[29]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U9       ; 98         ; 1        ; data[28]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; data[18]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; data[23]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; data[22]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; data[17]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; data[20]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |multiciclo                                         ; 1352 (65)   ; 248 (0)                   ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 102  ; 0            ; 1104 (65)    ; 55 (0)            ; 193 (2)          ; |multiciclo                                                                                                          ; work         ;
;    |MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA                                                           ; work         ;
;       |Oito_Saidas7seg:saida|                       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida                                     ; work         ;
;          |converter_bin_para_7seg:seg7_11ao8|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8  ; work         ;
;          |converter_bin_para_7seg:seg7_15ao12|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12 ; work         ;
;          |converter_bin_para_7seg:seg7_19ao16|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16 ; work         ;
;          |converter_bin_para_7seg:seg7_23ao20|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20 ; work         ;
;          |converter_bin_para_7seg:seg7_27ao24|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24 ; work         ;
;          |converter_bin_para_7seg:seg7_31ao28|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28 ; work         ;
;          |converter_bin_para_7seg:seg7_3ao0|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0   ; work         ;
;          |converter_bin_para_7seg:seg7_7ao4|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multiciclo|MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4   ; work         ;
;    |alu_ctr:actr|                                   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 6 (6)            ; |multiciclo|alu_ctr:actr                                                                                             ; work         ;
;    |breg:bcoreg|                                    ; 115 (115)   ; 39 (39)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 37 (37)           ; 55 (55)          ; |multiciclo|breg:bcoreg                                                                                              ; work         ;
;       |altsyncram:breg32_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|breg:bcoreg|altsyncram:breg32_rtl_0                                                                      ; work         ;
;          |altsyncram_dbi1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated                                       ; work         ;
;       |altsyncram:breg32_rtl_1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|breg:bcoreg|altsyncram:breg32_rtl_1                                                                      ; work         ;
;          |altsyncram_dbi1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated                                       ; work         ;
;    |byte_mem_sel:mem_sel|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |multiciclo|byte_mem_sel:mem_sel                                                                                     ; work         ;
;    |extsgn8:sgnext8|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multiciclo|extsgn8:sgnext8                                                                                          ; work         ;
;    |extsgn:sgnext16|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multiciclo|extsgn:sgnext16                                                                                          ; work         ;
;    |mem:memory|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mem:memory                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mem:memory|altsyncram:altsyncram_component                                                               ; work         ;
;          |altsyncram_f7f1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated                                ; work         ;
;    |mips_control:ctr_mips|                          ; 50 (50)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 6 (6)             ; 11 (11)          ; |multiciclo|mips_control:ctr_mips                                                                                    ; work         ;
;    |mux8_4:mux_byte|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mux8_4:mux_byte                                                                                          ; work         ;
;    |mux_2:breg_data_mux|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |multiciclo|mux_2:breg_data_mux                                                                                      ; work         ;
;    |mux_2:mux_mem|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mux_2:mux_mem                                                                                            ; work         ;
;    |mux_2:mux_reg_add|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mux_2:mux_reg_add                                                                                        ; work         ;
;    |mux_2:mux_ulaA|                                 ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 3 (3)            ; |multiciclo|mux_2:mux_ulaA                                                                                           ; work         ;
;    |mux_3:mux_mdr|                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |multiciclo|mux_3:mux_mdr                                                                                            ; work         ;
;    |mux_3:mux_pc|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multiciclo|mux_3:mux_pc                                                                                             ; work         ;
;    |mux_3:mux_store|                                ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 0 (0)            ; |multiciclo|mux_3:mux_store                                                                                          ; work         ;
;    |mux_4:mux_ulaB|                                 ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 8 (8)            ; |multiciclo|mux_4:mux_ulaB                                                                                           ; work         ;
;    |reg:ir|                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; |multiciclo|reg:ir                                                                                                   ; work         ;
;    |reg:pc|                                         ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |multiciclo|reg:pc                                                                                                   ; work         ;
;    |regbuf:rdm|                                     ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |multiciclo|regbuf:rdm                                                                                               ; work         ;
;    |regbuf:regULA|                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |multiciclo|regbuf:regULA                                                                                            ; work         ;
;    |regbuf:rgA|                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |multiciclo|regbuf:rgA                                                                                               ; work         ;
;    |regbuf:rgB|                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |multiciclo|regbuf:rgB                                                                                               ; work         ;
;    |ulamips:alu|                                    ; 750 (750)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 704 (704)    ; 0 (0)             ; 46 (46)          ; |multiciclo|ulamips:alu                                                                                              ; work         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------------+----------+---------------+---------------+-----------------------+-----+
; data[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[3]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[4]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[5]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[6]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[7]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[8]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[9]                ; Output   ; --            ; --            ; --                    ; --  ;
; data[10]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[11]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[12]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[13]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[14]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[15]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[16]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[17]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[18]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[19]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[20]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[21]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[22]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[23]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[24]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[25]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[26]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[27]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[28]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[29]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[30]               ; Output   ; --            ; --            ; --                    ; --  ;
; data[31]               ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[5] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Primeiro_7seg[7] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Segundo_7seg[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[5] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Terceiro_7seg[7] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quarto_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Quinto_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Sexto_7seg[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Setimo_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_Oitavo_7seg[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; led_clk                ; Output   ; --            ; --            ; --                    ; --  ;
; debug[1]               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; debug[0]               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk                    ; Input    ; (6) 2523 ps   ; (0) 171 ps    ; --                    ; --  ;
; rst                    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk_rom                ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; debug[1]                                                                               ;                   ;         ;
;      - fpga_out[0]~0                                                                   ; 0                 ; 6       ;
;      - fpga_out[0]~1                                                                   ; 0                 ; 6       ;
;      - fpga_out[1]~2                                                                   ; 0                 ; 6       ;
;      - fpga_out[2]~4                                                                   ; 0                 ; 6       ;
;      - fpga_out[2]~5                                                                   ; 0                 ; 6       ;
;      - fpga_out[3]~6                                                                   ; 0                 ; 6       ;
;      - fpga_out[4]~8                                                                   ; 0                 ; 6       ;
;      - fpga_out[4]~9                                                                   ; 0                 ; 6       ;
;      - fpga_out[5]~10                                                                  ; 0                 ; 6       ;
;      - fpga_out[6]~12                                                                  ; 0                 ; 6       ;
;      - fpga_out[6]~13                                                                  ; 0                 ; 6       ;
;      - fpga_out[7]~14                                                                  ; 0                 ; 6       ;
;      - fpga_out[8]~16                                                                  ; 0                 ; 6       ;
;      - fpga_out[8]~17                                                                  ; 0                 ; 6       ;
;      - fpga_out[9]~18                                                                  ; 0                 ; 6       ;
;      - fpga_out[10]~20                                                                 ; 0                 ; 6       ;
;      - fpga_out[10]~21                                                                 ; 0                 ; 6       ;
;      - fpga_out[11]~22                                                                 ; 0                 ; 6       ;
;      - fpga_out[12]~24                                                                 ; 0                 ; 6       ;
;      - fpga_out[12]~25                                                                 ; 0                 ; 6       ;
;      - fpga_out[13]~26                                                                 ; 0                 ; 6       ;
;      - fpga_out[14]~28                                                                 ; 0                 ; 6       ;
;      - fpga_out[14]~29                                                                 ; 0                 ; 6       ;
;      - fpga_out[15]~30                                                                 ; 0                 ; 6       ;
;      - fpga_out[16]~32                                                                 ; 0                 ; 6       ;
;      - fpga_out[16]~33                                                                 ; 0                 ; 6       ;
;      - fpga_out[17]~34                                                                 ; 0                 ; 6       ;
;      - fpga_out[18]~36                                                                 ; 0                 ; 6       ;
;      - fpga_out[18]~37                                                                 ; 0                 ; 6       ;
;      - fpga_out[19]~38                                                                 ; 0                 ; 6       ;
;      - fpga_out[20]~40                                                                 ; 0                 ; 6       ;
;      - fpga_out[20]~41                                                                 ; 0                 ; 6       ;
;      - fpga_out[21]~42                                                                 ; 0                 ; 6       ;
;      - fpga_out[22]~44                                                                 ; 0                 ; 6       ;
;      - fpga_out[22]~45                                                                 ; 0                 ; 6       ;
;      - fpga_out[23]~46                                                                 ; 0                 ; 6       ;
;      - fpga_out[24]~48                                                                 ; 0                 ; 6       ;
;      - fpga_out[24]~49                                                                 ; 0                 ; 6       ;
;      - fpga_out[25]~50                                                                 ; 0                 ; 6       ;
;      - fpga_out[26]~52                                                                 ; 0                 ; 6       ;
;      - fpga_out[26]~53                                                                 ; 0                 ; 6       ;
;      - fpga_out[27]~54                                                                 ; 0                 ; 6       ;
;      - fpga_out[28]~56                                                                 ; 0                 ; 6       ;
;      - fpga_out[28]~57                                                                 ; 0                 ; 6       ;
;      - fpga_out[29]~58                                                                 ; 0                 ; 6       ;
;      - fpga_out[30]~60                                                                 ; 0                 ; 6       ;
;      - fpga_out[30]~61                                                                 ; 0                 ; 6       ;
;      - fpga_out[31]~62                                                                 ; 0                 ; 6       ;
; debug[0]                                                                               ;                   ;         ;
;      - fpga_out[0]~0                                                                   ; 1                 ; 6       ;
;      - fpga_out[1]~2                                                                   ; 1                 ; 6       ;
;      - fpga_out[1]~3                                                                   ; 1                 ; 6       ;
;      - fpga_out[2]~4                                                                   ; 1                 ; 6       ;
;      - fpga_out[3]~6                                                                   ; 1                 ; 6       ;
;      - fpga_out[3]~7                                                                   ; 1                 ; 6       ;
;      - fpga_out[4]~8                                                                   ; 1                 ; 6       ;
;      - fpga_out[5]~10                                                                  ; 1                 ; 6       ;
;      - fpga_out[5]~11                                                                  ; 1                 ; 6       ;
;      - fpga_out[6]~12                                                                  ; 1                 ; 6       ;
;      - fpga_out[7]~14                                                                  ; 1                 ; 6       ;
;      - fpga_out[7]~15                                                                  ; 1                 ; 6       ;
;      - fpga_out[8]~16                                                                  ; 1                 ; 6       ;
;      - fpga_out[9]~18                                                                  ; 1                 ; 6       ;
;      - fpga_out[9]~19                                                                  ; 1                 ; 6       ;
;      - fpga_out[10]~20                                                                 ; 1                 ; 6       ;
;      - fpga_out[11]~22                                                                 ; 1                 ; 6       ;
;      - fpga_out[11]~23                                                                 ; 1                 ; 6       ;
;      - fpga_out[12]~24                                                                 ; 1                 ; 6       ;
;      - fpga_out[13]~26                                                                 ; 1                 ; 6       ;
;      - fpga_out[13]~27                                                                 ; 1                 ; 6       ;
;      - fpga_out[14]~28                                                                 ; 1                 ; 6       ;
;      - fpga_out[15]~30                                                                 ; 1                 ; 6       ;
;      - fpga_out[15]~31                                                                 ; 1                 ; 6       ;
;      - fpga_out[16]~32                                                                 ; 1                 ; 6       ;
;      - fpga_out[17]~34                                                                 ; 1                 ; 6       ;
;      - fpga_out[17]~35                                                                 ; 1                 ; 6       ;
;      - fpga_out[18]~36                                                                 ; 1                 ; 6       ;
;      - fpga_out[19]~38                                                                 ; 1                 ; 6       ;
;      - fpga_out[19]~39                                                                 ; 1                 ; 6       ;
;      - fpga_out[20]~40                                                                 ; 1                 ; 6       ;
;      - fpga_out[21]~42                                                                 ; 1                 ; 6       ;
;      - fpga_out[21]~43                                                                 ; 1                 ; 6       ;
;      - fpga_out[22]~44                                                                 ; 1                 ; 6       ;
;      - fpga_out[23]~46                                                                 ; 1                 ; 6       ;
;      - fpga_out[23]~47                                                                 ; 1                 ; 6       ;
;      - fpga_out[24]~48                                                                 ; 1                 ; 6       ;
;      - fpga_out[25]~50                                                                 ; 1                 ; 6       ;
;      - fpga_out[25]~51                                                                 ; 1                 ; 6       ;
;      - fpga_out[26]~52                                                                 ; 1                 ; 6       ;
;      - fpga_out[27]~54                                                                 ; 1                 ; 6       ;
;      - fpga_out[27]~55                                                                 ; 1                 ; 6       ;
;      - fpga_out[28]~56                                                                 ; 1                 ; 6       ;
;      - fpga_out[29]~58                                                                 ; 1                 ; 6       ;
;      - fpga_out[29]~59                                                                 ; 1                 ; 6       ;
;      - fpga_out[30]~60                                                                 ; 1                 ; 6       ;
;      - fpga_out[31]~62                                                                 ; 1                 ; 6       ;
;      - fpga_out[31]~63                                                                 ; 1                 ; 6       ;
; clk                                                                                    ;                   ;         ;
;      - reg:ir|sr_out[0]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[1]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[2]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[3]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[4]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[5]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[6]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[7]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[8]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[9]                                                                ; 1                 ; 0       ;
;      - reg:ir|sr_out[10]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[11]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[12]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[13]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[14]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[15]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[16]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[17]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[18]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[19]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[20]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[21]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[22]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[23]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[24]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[25]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[26]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[27]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[28]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[29]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[30]                                                               ; 1                 ; 0       ;
;      - reg:ir|sr_out[31]                                                               ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[0]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[1]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[2]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[3]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[4]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[5]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[6]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[7]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[8]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[9]                                                            ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[10]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[11]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[12]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[13]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[14]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[15]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[16]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[17]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[18]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[19]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[20]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[21]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[22]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[23]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[24]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[25]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[26]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[27]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[28]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[29]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[30]                                                           ; 1                 ; 0       ;
;      - regbuf:rgA|sr_out[31]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[0]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[1]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[2]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[3]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[4]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[5]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[6]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[7]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[8]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[9]                                                            ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[10]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[11]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[12]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[13]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[14]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[15]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[16]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[17]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[18]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[19]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[20]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[21]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[22]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[23]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[24]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[25]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[26]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[27]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[28]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[29]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[30]                                                           ; 1                 ; 0       ;
;      - regbuf:rgB|sr_out[31]                                                           ; 1                 ; 0       ;
;      - reg:pc|sr_out[31]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[30]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[29]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[28]                                                               ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.fetch_st                                           ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.decode_st                                          ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.c_mem_add_st                                       ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.rtype_ex_st                                        ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.branch_ex_st                                       ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.andi_ex_st                                         ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.ori_ex_st                                          ; 1                 ; 0       ;
;      - reg:pc|sr_out[0]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[1]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[27]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[26]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[25]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[24]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[23]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[22]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[21]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[20]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[19]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[18]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[17]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[16]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[15]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[14]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[13]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[12]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[11]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[10]                                                               ; 1                 ; 0       ;
;      - reg:pc|sr_out[9]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[8]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[7]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[6]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[5]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[2]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[3]                                                                ; 1                 ; 0       ;
;      - reg:pc|sr_out[4]                                                                ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[0]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[1]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[2]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[3]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[4]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[5]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[6]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[7]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[8]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[9]                                                            ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[10]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[11]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[12]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[13]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[14]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[15]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[16]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[17]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[18]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[19]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[20]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[21]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[22]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[23]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[24]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[25]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[26]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[27]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[28]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[29]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[30]                                                           ; 1                 ; 0       ;
;      - regbuf:rdm|sr_out[31]                                                           ; 1                 ; 0       ;
;      - breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[11]                                             ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[3]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[1]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[7]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[5]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[0]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[9]                                              ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[12]                                             ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.jump_ex_st                                         ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.ldreg_st                                           ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.writereg_st                                        ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.arith_imm_st                                       ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.readmem_st                                         ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.writemem_st                                        ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.streghalf_st                                       ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.stregbyte_st                                       ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[0]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[17]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[3]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[15]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[2]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[13]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[1]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[19]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[4]                                                         ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[30]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[71]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[29]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[69]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[28]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[67]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[27]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[65]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[26]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[63]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[25]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[61]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[24]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[59]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[23]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[57]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[22]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[55]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[21]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[53]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[20]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[51]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[19]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[49]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[18]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[47]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[17]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[45]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[16]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[43]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[15]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[41]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[6]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[23]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[5]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[21]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[14]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[39]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[13]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[37]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[12]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[35]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[11]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[33]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[10]                                                        ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[31]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[9]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[29]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[8]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[27]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[7]                                                         ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[25]                                             ; 1                 ; 0       ;
;      - breg:bcoreg|breg32_rtl_1_bypass[73]                                             ; 1                 ; 0       ;
;      - regbuf:regULA|sr_out[31]                                                        ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.ldreghalf_st                                       ; 1                 ; 0       ;
;      - mips_control:ctr_mips|pstate.ldregbyte_st                                       ; 1                 ; 0       ;
;      - led_clk                                                                         ; 0                 ; 6       ;
; rst                                                                                    ;                   ;         ;
;      - reg:pc|sr_out[31]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[30]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[29]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[28]                                                               ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.fetch_st                                           ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.decode_st                                          ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.c_mem_add_st                                       ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.rtype_ex_st                                        ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.branch_ex_st                                       ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.andi_ex_st                                         ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.ori_ex_st                                          ; 0                 ; 6       ;
;      - reg:pc|sr_out[0]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[1]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[27]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[26]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[25]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[24]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[23]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[22]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[21]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[20]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[19]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[18]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[17]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[16]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[15]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[14]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[13]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[12]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[11]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[10]                                                               ; 0                 ; 6       ;
;      - reg:pc|sr_out[9]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[8]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[7]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[6]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[5]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[2]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[3]                                                                ; 0                 ; 6       ;
;      - reg:pc|sr_out[4]                                                                ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.jump_ex_st                                         ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.ldreg_st                                           ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.writereg_st                                        ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.arith_imm_st                                       ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.readmem_st                                         ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.writemem_st                                        ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.streghalf_st                                       ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.stregbyte_st                                       ; 0                 ; 6       ;
;      - reg:pc|sr_out[0]~38                                                             ; 0                 ; 6       ;
;      - reg:pc|sr_out[28]~39                                                            ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.ldreghalf_st                                       ; 0                 ; 6       ;
;      - mips_control:ctr_mips|pstate.ldregbyte_st                                       ; 0                 ; 6       ;
; clk_rom                                                                                ;                   ;         ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_T29            ; 251     ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_rom                                   ; PIN_E16            ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mips_control:ctr_mips|WideOr2~0           ; LCCOMB_X62_Y17_N28 ; 4       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|WideOr4~0           ; LCCOMB_X74_Y16_N0  ; 4       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.fetch_st     ; LCFF_X68_Y18_N29   ; 76      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.jump_ex_st   ; LCFF_X68_Y17_N7    ; 35      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mips_control:ctr_mips|pstate.ldregbyte_st ; LCFF_X61_Y17_N1    ; 31      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[0]~38                       ; LCCOMB_X72_Y18_N0  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg:pc|sr_out[28]~39                      ; LCCOMB_X72_Y18_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regbuf:rdm|sr_out[0]~33                   ; LCCOMB_X62_Y17_N2  ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; rst                                       ; PIN_AB25           ; 51      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk_rom ; PIN_E16  ; 2       ; Global Clock         ; GCLK10           ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; clk                                                                                                             ; 251     ;
; alu_ctr:actr|alu_ctr[0]~20                                                                                      ; 104     ;
; mux_2:mux_ulaA|m_out[0]~1                                                                                       ; 100     ;
; mux_2:mux_ulaA|m_out[1]~7                                                                                       ; 97      ;
; mux_2:mux_ulaA|m_out[2]~5                                                                                       ; 88      ;
; alu_ctr:actr|alu_ctr[1]~17                                                                                      ; 80      ;
; mips_control:ctr_mips|pstate.fetch_st                                                                           ; 76      ;
; mux_2:mux_ulaA|m_out[3]~3                                                                                       ; 67      ;
; mux_4:mux_ulaB|m_out[31]~30                                                                                     ; 62      ;
; alu_ctr:actr|alu_ctr[2]~21                                                                                      ; 56      ;
; rst                                                                                                             ; 51      ;
; debug[0]                                                                                                        ; 48      ;
; debug[1]                                                                                                        ; 48      ;
; mips_control:ctr_mips|WideOr0~0                                                                                 ; 48      ;
; mips_control:ctr_mips|WideOr1                                                                                   ; 46      ;
; mips_control:ctr_mips|pstate.branch_ex_st                                                                       ; 40      ;
; mux_4:mux_ulaB|m_out[31]~31                                                                                     ; 39      ;
; regbuf:regULA|sr_out[1]                                                                                         ; 37      ;
; mips_control:ctr_mips|pstate.jump_ex_st                                                                         ; 35      ;
; mips_control:ctr_mips|pstate.stregbyte_st                                                                       ; 34      ;
; mips_control:ctr_mips|pstate.ldreg_st                                                                           ; 33      ;
; breg:bcoreg|Equal0~1                                                                                            ; 32      ;
; breg:bcoreg|breg32                                                                                              ; 32      ;
; breg:bcoreg|Equal1~1                                                                                            ; 32      ;
; breg:bcoreg|breg32~45                                                                                           ; 32      ;
; mux_4:mux_ulaB|Equal2~0                                                                                         ; 32      ;
; mips_control:ctr_mips|pstate.ldregbyte_st                                                                       ; 31      ;
; alu_ctr:actr|alu_ctr[3]~25                                                                                      ; 30      ;
; reg:pc|sr_out[0]~38                                                                                             ; 28      ;
; alu_ctr:actr|Equal13~1                                                                                          ; 27      ;
; ulamips:alu|Mux28~9                                                                                             ; 26      ;
; ulamips:alu|Mux28~7                                                                                             ; 26      ;
; extsgn8:sgnext8|output[8]~0                                                                                     ; 24      ;
; mips_control:ctr_mips|pstate.ldreghalf_st                                                                       ; 22      ;
; mips_control:ctr_mips|s_aluBin[0]                                                                               ; 22      ;
; mips_control:ctr_mips|pstate.decode_st                                                                          ; 22      ;
; regbuf:regULA|sr_out[0]                                                                                         ; 21      ;
; mux_2:mux_ulaA|m_out[4]~9                                                                                       ; 21      ;
; ulamips:alu|Mux28~5                                                                                             ; 19      ;
; ulamips:alu|Mux28~4                                                                                             ; 19      ;
; regbuf:rgB|sr_out[31]                                                                                           ; 19      ;
; mips_control:ctr_mips|pstate.streghalf_st                                                                       ; 18      ;
; reg:ir|sr_out[5]                                                                                                ; 18      ;
; extsgn:sgnext16|output[16]~0                                                                                    ; 16      ;
; reg:ir|sr_out[31]                                                                                               ; 16      ;
; reg:ir|sr_out[1]                                                                                                ; 15      ;
; reg:ir|sr_out[0]                                                                                                ; 15      ;
; ulamips:alu|Mux31~14                                                                                            ; 14      ;
; reg:ir|sr_out[29]                                                                                               ; 14      ;
; reg:ir|sr_out[27]                                                                                               ; 14      ;
; ulamips:alu|ShiftLeft0~18                                                                                       ; 14      ;
; ulamips:alu|Mux28~23                                                                                            ; 13      ;
; reg:ir|sr_out[26]                                                                                               ; 13      ;
; ulamips:alu|Mux12~8                                                                                             ; 13      ;
; ulamips:alu|Mux12~7                                                                                             ; 13      ;
; ulamips:alu|Mux28~8                                                                                             ; 13      ;
; ulamips:alu|Mux28~6                                                                                             ; 13      ;
; reg:ir|sr_out[28]                                                                                               ; 12      ;
; ulamips:alu|Mux28~12                                                                                            ; 12      ;
; reg:ir|sr_out[2]                                                                                                ; 12      ;
; mux_4:mux_ulaB|m_out[17]~33                                                                                     ; 11      ;
; regbuf:rgB|sr_out[30]                                                                                           ; 11      ;
; ulamips:alu|ShiftLeft0~17                                                                                       ; 11      ;
; ulamips:alu|ShiftLeft0~14                                                                                       ; 11      ;
; reg:pc|sr_out[3]                                                                                                ; 11      ;
; mux_4:mux_ulaB|m_out[16]~79                                                                                     ; 10      ;
; reg:ir|sr_out[30]                                                                                               ; 10      ;
; ulamips:alu|ShiftRight1~50                                                                                      ; 10      ;
; mux_4:mux_ulaB|m_out[2]~62                                                                                      ; 10      ;
; mux_4:mux_ulaB|m_out[3]~60                                                                                      ; 10      ;
; mux_4:mux_ulaB|m_out[6]~54                                                                                      ; 10      ;
; mux_4:mux_ulaB|m_out[7]~52                                                                                      ; 10      ;
; mux_4:mux_ulaB|m_out[8]~50                                                                                      ; 10      ;
; mips_control:ctr_mips|pstate.c_mem_add_st                                                                       ; 10      ;
; mux_3:mux_mdr|m_out[7]~5                                                                                        ; 9       ;
; mux_4:mux_ulaB|m_out[4]~58                                                                                      ; 9       ;
; mux_4:mux_ulaB|m_out[5]~56                                                                                      ; 9       ;
; mux_4:mux_ulaB|m_out[9]~48                                                                                      ; 9       ;
; mux_4:mux_ulaB|m_out[10]~46                                                                                     ; 9       ;
; mux_4:mux_ulaB|m_out[11]~44                                                                                     ; 9       ;
; mux_4:mux_ulaB|m_out[12]~42                                                                                     ; 9       ;
; mux_4:mux_ulaB|m_out[13]~40                                                                                     ; 9       ;
; mux_4:mux_ulaB|m_out[14]~38                                                                                     ; 9       ;
; regbuf:rgB|sr_out[19]                                                                                           ; 9       ;
; regbuf:rgB|sr_out[20]                                                                                           ; 9       ;
; regbuf:rgB|sr_out[27]                                                                                           ; 9       ;
; mux_2:mux_ulaA|m_out[3]~2                                                                                       ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                                                          ; 8       ;
; mux_4:mux_ulaB|m_out[18]~78                                                                                     ; 8       ;
; mux_3:mux_store|m_out[31]~35                                                                                    ; 8       ;
; mux_3:mux_store|Equal1~0                                                                                        ; 8       ;
; mux_3:mux_store|m_out[23]~26                                                                                    ; 8       ;
; mux_3:mux_store|m_out[10]~10                                                                                    ; 8       ;
; mux_3:mux_store|m_out[3]~0                                                                                      ; 8       ;
; fpga_out[31]~63                                                                                                 ; 8       ;
; fpga_out[30]~61                                                                                                 ; 8       ;
; fpga_out[29]~59                                                                                                 ; 8       ;
; fpga_out[28]~57                                                                                                 ; 8       ;
; fpga_out[27]~55                                                                                                 ; 8       ;
; fpga_out[26]~53                                                                                                 ; 8       ;
; fpga_out[25]~51                                                                                                 ; 8       ;
; fpga_out[24]~49                                                                                                 ; 8       ;
; fpga_out[23]~47                                                                                                 ; 8       ;
; fpga_out[22]~45                                                                                                 ; 8       ;
; fpga_out[21]~43                                                                                                 ; 8       ;
; fpga_out[20]~41                                                                                                 ; 8       ;
; fpga_out[19]~39                                                                                                 ; 8       ;
; fpga_out[18]~37                                                                                                 ; 8       ;
; fpga_out[17]~35                                                                                                 ; 8       ;
; fpga_out[16]~33                                                                                                 ; 8       ;
; fpga_out[15]~31                                                                                                 ; 8       ;
; fpga_out[14]~29                                                                                                 ; 8       ;
; fpga_out[13]~27                                                                                                 ; 8       ;
; fpga_out[12]~25                                                                                                 ; 8       ;
; fpga_out[11]~23                                                                                                 ; 8       ;
; fpga_out[10]~21                                                                                                 ; 8       ;
; fpga_out[9]~19                                                                                                  ; 8       ;
; fpga_out[8]~17                                                                                                  ; 8       ;
; fpga_out[7]~15                                                                                                  ; 8       ;
; fpga_out[6]~13                                                                                                  ; 8       ;
; fpga_out[5]~11                                                                                                  ; 8       ;
; fpga_out[4]~9                                                                                                   ; 8       ;
; fpga_out[3]~7                                                                                                   ; 8       ;
; fpga_out[2]~5                                                                                                   ; 8       ;
; ulamips:alu|Mux28~11                                                                                            ; 8       ;
; fpga_out[1]~3                                                                                                   ; 8       ;
; fpga_out[0]~1                                                                                                   ; 8       ;
; mux_4:mux_ulaB|m_out[1]~63                                                                                      ; 8       ;
; mux_4:mux_ulaB|m_out[15]~36                                                                                     ; 8       ;
; regbuf:rgB|sr_out[21]                                                                                           ; 8       ;
; regbuf:rgB|sr_out[22]                                                                                           ; 8       ;
; regbuf:rgB|sr_out[23]                                                                                           ; 8       ;
; regbuf:rgB|sr_out[25]                                                                                           ; 8       ;
; regbuf:rgB|sr_out[28]                                                                                           ; 8       ;
; reg:ir|sr_out[4]                                                                                                ; 8       ;
; reg:ir|sr_out[3]                                                                                                ; 8       ;
; mips_control:ctr_mips|pstate.ori_ex_st                                                                          ; 8       ;
; mips_control:ctr_mips|pstate.andi_ex_st                                                                         ; 8       ;
; ulamips:alu|Mux12~19                                                                                            ; 7       ;
; ulamips:alu|Mux12~18                                                                                            ; 7       ;
; ulamips:alu|Mux14~12                                                                                            ; 7       ;
; ulamips:alu|ShiftRight1~91                                                                                      ; 7       ;
; regbuf:rdm|sr_out[0]~33                                                                                         ; 7       ;
; regbuf:rdm|sr_out[0]~32                                                                                         ; 7       ;
; mips_control:ctr_mips|WideOr2                                                                                   ; 7       ;
; ulamips:alu|Mux14~10                                                                                            ; 7       ;
; ulamips:alu|Mux12~6                                                                                             ; 7       ;
; ulamips:alu|ShiftLeft0~19                                                                                       ; 7       ;
; regbuf:rgB|sr_out[24]                                                                                           ; 7       ;
; regbuf:rgB|sr_out[26]                                                                                           ; 7       ;
; regbuf:rgB|sr_out[29]                                                                                           ; 7       ;
; alu_ctr:actr|Equal5~0                                                                                           ; 7       ;
; mips_control:ctr_mips|pstate.rtype_ex_st                                                                        ; 7       ;
; ulamips:alu|ShiftRight1~89                                                                                      ; 6       ;
; mips_control:ctr_mips|pstate.writereg_st                                                                        ; 6       ;
; mips_control:ctr_mips|nstate.ldregbyte_st~0                                                                     ; 6       ;
; ulamips:alu|Mux4~4                                                                                              ; 6       ;
; ulamips:alu|ShiftRight1~60                                                                                      ; 6       ;
; ulamips:alu|ShiftRight1~49                                                                                      ; 6       ;
; ulamips:alu|ShiftRight1~26                                                                                      ; 6       ;
; ulamips:alu|ShiftRight0~36                                                                                      ; 6       ;
; regbuf:rgB|sr_out[1]                                                                                            ; 6       ;
; regbuf:rgB|sr_out[18]                                                                                           ; 6       ;
; reg:ir|sr_out[15]                                                                                               ; 6       ;
; mux_2:mux_ulaA|m_out[7]~35                                                                                      ; 6       ;
; mux_2:mux_ulaA|m_out[8]~34                                                                                      ; 6       ;
; mux_2:mux_ulaA|m_out[9]~33                                                                                      ; 6       ;
; mux_2:mux_ulaA|m_out[10]~32                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[11]~31                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[12]~30                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[13]~29                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[14]~28                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[5]~27                                                                                      ; 6       ;
; mux_2:mux_ulaA|m_out[6]~26                                                                                      ; 6       ;
; mux_2:mux_ulaA|m_out[17]~23                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[24]~16                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[25]~15                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[26]~14                                                                                     ; 6       ;
; mux_2:mux_ulaA|m_out[27]~13                                                                                     ; 6       ;
; alu_ctr:actr|Equal13~0                                                                                          ; 6       ;
; mux_4:mux_ulaB|m_out[0]~28                                                                                      ; 6       ;
; regbuf:rgB|sr_out[0]                                                                                            ; 6       ;
; alu_ctr:actr|alu_ctr[3]~14                                                                                      ; 6       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[24]                               ; 6       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[25]                               ; 6       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[23]                               ; 6       ;
; reg:pc|sr_out[2]                                                                                                ; 6       ;
; mux_4:mux_ulaB|m_out[24]~72                                                                                     ; 5       ;
; mux_4:mux_ulaB|m_out[25]~71                                                                                     ; 5       ;
; mux_4:mux_ulaB|m_out[26]~70                                                                                     ; 5       ;
; mux_4:mux_ulaB|m_out[27]~69                                                                                     ; 5       ;
; reg:ir|sr_out[20]                                                                                               ; 5       ;
; reg:ir|sr_out[19]                                                                                               ; 5       ;
; reg:ir|sr_out[18]                                                                                               ; 5       ;
; reg:ir|sr_out[17]                                                                                               ; 5       ;
; reg:ir|sr_out[16]                                                                                               ; 5       ;
; ulamips:alu|ShiftRight1~22                                                                                      ; 5       ;
; ulamips:alu|ShiftLeft0~20                                                                                       ; 5       ;
; regbuf:rgB|sr_out[2]                                                                                            ; 5       ;
; regbuf:rgB|sr_out[3]                                                                                            ; 5       ;
; regbuf:rgB|sr_out[4]                                                                                            ; 5       ;
; regbuf:rgB|sr_out[5]                                                                                            ; 5       ;
; regbuf:rgB|sr_out[6]                                                                                            ; 5       ;
; regbuf:rgB|sr_out[7]                                                                                            ; 5       ;
; reg:ir|sr_out[11]                                                                                               ; 5       ;
; reg:ir|sr_out[12]                                                                                               ; 5       ;
; reg:ir|sr_out[13]                                                                                               ; 5       ;
; reg:ir|sr_out[14]                                                                                               ; 5       ;
; mux_2:mux_ulaA|m_out[15]~25                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[16]~24                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[18]~22                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[19]~21                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[20]~20                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[21]~19                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[22]~18                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[23]~17                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[28]~12                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[29]~11                                                                                     ; 5       ;
; mux_2:mux_ulaA|m_out[30]~10                                                                                     ; 5       ;
; reg:ir|sr_out[10]                                                                                               ; 5       ;
; reg:ir|sr_out[7]                                                                                                ; 5       ;
; reg:ir|sr_out[8]                                                                                                ; 5       ;
; reg:ir|sr_out[9]                                                                                                ; 5       ;
; reg:ir|sr_out[6]                                                                                                ; 5       ;
; alu_ctr:actr|alu_ctr~2                                                                                          ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[26]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[27]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[28]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[29]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[30]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[31]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[17]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[18]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[19]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[20]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[21]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[22]                               ; 5       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[16]                               ; 5       ;
; reg:pc|sr_out[4]                                                                                                ; 5       ;
; ulamips:alu|Mux16~9                                                                                             ; 4       ;
; ulamips:alu|Mux4~13                                                                                             ; 4       ;
; ulamips:alu|Mux27~13                                                                                            ; 4       ;
; ulamips:alu|Mux30~16                                                                                            ; 4       ;
; mux_4:mux_ulaB|m_out[19]~77                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[20]~76                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[21]~75                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[22]~74                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[23]~73                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[28]~68                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[29]~67                                                                                     ; 4       ;
; mux_4:mux_ulaB|m_out[30]~66                                                                                     ; 4       ;
; reg:pc|sr_out[28]~39                                                                                            ; 4       ;
; mips_control:ctr_mips|WideOr2~0                                                                                 ; 4       ;
; mips_control:ctr_mips|Mux15~0                                                                                   ; 4       ;
; mips_control:ctr_mips|pstate.readmem_st                                                                         ; 4       ;
; mips_control:ctr_mips|WideOr4~0                                                                                 ; 4       ;
; ulamips:alu|Mux0~8                                                                                              ; 4       ;
; ulamips:alu|Mux1~7                                                                                              ; 4       ;
; ulamips:alu|Mux2~10                                                                                             ; 4       ;
; ulamips:alu|Mux3~14                                                                                             ; 4       ;
; ulamips:alu|Mux4                                                                                                ; 4       ;
; ulamips:alu|Mux5                                                                                                ; 4       ;
; reg:ir|sr_out[25]                                                                                               ; 4       ;
; ulamips:alu|Mux6                                                                                                ; 4       ;
; ulamips:alu|Mux7                                                                                                ; 4       ;
; reg:ir|sr_out[24]                                                                                               ; 4       ;
; reg:ir|sr_out[23]                                                                                               ; 4       ;
; ulamips:alu|Mux8~8                                                                                              ; 4       ;
; ulamips:alu|Mux9~8                                                                                              ; 4       ;
; reg:ir|sr_out[22]                                                                                               ; 4       ;
; reg:ir|sr_out[21]                                                                                               ; 4       ;
; ulamips:alu|Mux10~8                                                                                             ; 4       ;
; ulamips:alu|Mux11~8                                                                                             ; 4       ;
; ulamips:alu|Mux12~17                                                                                            ; 4       ;
; ulamips:alu|Mux13~8                                                                                             ; 4       ;
; ulamips:alu|Mux14~11                                                                                            ; 4       ;
; ulamips:alu|Mux15~6                                                                                             ; 4       ;
; ulamips:alu|Mux18~11                                                                                            ; 4       ;
; ulamips:alu|Mux19~11                                                                                            ; 4       ;
; ulamips:alu|Mux20~11                                                                                            ; 4       ;
; ulamips:alu|Mux21~11                                                                                            ; 4       ;
; ulamips:alu|Mux24                                                                                               ; 4       ;
; ulamips:alu|Mux25                                                                                               ; 4       ;
; ulamips:alu|Mux26                                                                                               ; 4       ;
; ulamips:alu|Mux27                                                                                               ; 4       ;
; ulamips:alu|Mux27~8                                                                                             ; 4       ;
; ulamips:alu|Mux27~7                                                                                             ; 4       ;
; ulamips:alu|ShiftLeft0~31                                                                                       ; 4       ;
; ulamips:alu|ShiftLeft0~28                                                                                       ; 4       ;
; ulamips:alu|Mux28~22                                                                                            ; 4       ;
; ulamips:alu|ShiftRight1~61                                                                                      ; 4       ;
; ulamips:alu|Mux29~11                                                                                            ; 4       ;
; ulamips:alu|Mux16~0                                                                                             ; 4       ;
; ulamips:alu|ShiftLeft0~24                                                                                       ; 4       ;
; ulamips:alu|Mux30~15                                                                                            ; 4       ;
; ulamips:alu|ShiftRight0~46                                                                                      ; 4       ;
; ulamips:alu|ShiftRight0~42                                                                                      ; 4       ;
; ulamips:alu|Mux31~13                                                                                            ; 4       ;
; alu_ctr:actr|alu_ctr[3]~24                                                                                      ; 4       ;
; alu_ctr:actr|alu_ctr[3]~23                                                                                      ; 4       ;
; ulamips:alu|ShiftRight0~22                                                                                      ; 4       ;
; ulamips:alu|ShiftRight0~21                                                                                      ; 4       ;
; ulamips:alu|ShiftRight0~20                                                                                      ; 4       ;
; mux_2:mux_ulaA|m_out[31]~36                                                                                     ; 4       ;
; mux_2:mux_ulaA|m_out[2]~4                                                                                       ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[8]                                ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[9]                                ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[10]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[11]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[12]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[13]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[14]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[15]                               ; 4       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[7]                                ; 4       ;
; ulamips:alu|Mux30~17                                                                                            ; 3       ;
; alu_ctr:actr|alu_ctr~26                                                                                         ; 3       ;
; mux_2:breg_data_mux|m_out[31]~31                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[7]~30                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[8]~29                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[9]~28                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[10]~27                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[11]~26                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[12]~25                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[13]~24                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[14]~23                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[5]~22                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[6]~21                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[15]~20                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[16]~19                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[17]~18                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[18]~17                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[19]~16                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[20]~15                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[21]~14                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[22]~13                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[23]~12                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[24]~11                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[25]~10                                                                                ; 3       ;
; mux_2:breg_data_mux|m_out[26]~9                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[27]~8                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[28]~7                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[29]~6                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[30]~5                                                                                 ; 3       ;
; mux_2:breg_data_mux|m_out[4]~4                                                                                  ; 3       ;
; mux_2:breg_data_mux|m_out[1]~3                                                                                  ; 3       ;
; mux_2:breg_data_mux|m_out[2]~2                                                                                  ; 3       ;
; mux_2:breg_data_mux|m_out[3]~1                                                                                  ; 3       ;
; mux_2:mux_reg_add|m_out[4]~4                                                                                    ; 3       ;
; mux_2:mux_reg_add|m_out[3]~3                                                                                    ; 3       ;
; mux_2:mux_reg_add|m_out[2]~2                                                                                    ; 3       ;
; mux_2:mux_reg_add|m_out[1]~1                                                                                    ; 3       ;
; mux_2:mux_reg_add|m_out[0]~0                                                                                    ; 3       ;
; mux_2:breg_data_mux|m_out[0]~0                                                                                  ; 3       ;
; regbuf:regULA|sr_out[7]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[8]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[5]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[6]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[4]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[2]                                                                                         ; 3       ;
; regbuf:regULA|sr_out[3]                                                                                         ; 3       ;
; ulamips:alu|Mux3~0                                                                                              ; 3       ;
; ulamips:alu|Mux16~2                                                                                             ; 3       ;
; ulamips:alu|ShiftLeft0~77                                                                                       ; 3       ;
; ulamips:alu|Mux17~11                                                                                            ; 3       ;
; ulamips:alu|Mux22~11                                                                                            ; 3       ;
; ulamips:alu|Mux23~10                                                                                            ; 3       ;
; ulamips:alu|ShiftLeft0~45                                                                                       ; 3       ;
; ulamips:alu|ShiftLeft0~42                                                                                       ; 3       ;
; ulamips:alu|ShiftLeft0~40                                                                                       ; 3       ;
; ulamips:alu|ShiftRight0~74                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~73                                                                                      ; 3       ;
; ulamips:alu|ShiftLeft0~37                                                                                       ; 3       ;
; ulamips:alu|ShiftRight0~65                                                                                      ; 3       ;
; ulamips:alu|Mux27~2                                                                                             ; 3       ;
; ulamips:alu|ShiftRight1~70                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~69                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~62                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~58                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~56                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~46                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~53                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~42                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~41                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~43                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~28                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~38                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~37                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~25                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~23                                                                                      ; 3       ;
; ulamips:alu|ShiftRight1~20                                                                                      ; 3       ;
; ulamips:alu|Mux30~7                                                                                             ; 3       ;
; ulamips:alu|ShiftRight0~35                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~26                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~25                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~24                                                                                      ; 3       ;
; ulamips:alu|ShiftRight0~23                                                                                      ; 3       ;
; regbuf:rgB|sr_out[8]                                                                                            ; 3       ;
; regbuf:rgB|sr_out[9]                                                                                            ; 3       ;
; regbuf:rgB|sr_out[10]                                                                                           ; 3       ;
; regbuf:rgB|sr_out[11]                                                                                           ; 3       ;
; regbuf:rgB|sr_out[12]                                                                                           ; 3       ;
; regbuf:rgB|sr_out[13]                                                                                           ; 3       ;
; regbuf:rgB|sr_out[14]                                                                                           ; 3       ;
; regbuf:rgB|sr_out[15]                                                                                           ; 3       ;
; mux_2:mux_ulaA|m_out[4]~8                                                                                       ; 3       ;
; mux_4:mux_ulaB|m_out[31]~29                                                                                     ; 3       ;
; alu_ctr:actr|alu_ctr~15                                                                                         ; 3       ;
; alu_ctr:actr|alu_ctr[2]~9                                                                                       ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[1]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[2]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[3]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[4]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[5]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[6]                                ; 3       ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|q_a[0]                                ; 3       ;
; reg:pc|sr_out[7]                                                                                                ; 3       ;
; reg:pc|sr_out[8]                                                                                                ; 3       ;
; reg:pc|sr_out[9]                                                                                                ; 3       ;
; reg:pc|sr_out[5]                                                                                                ; 3       ;
; reg:pc|sr_out[6]                                                                                                ; 3       ;
; reg:pc|sr_out[1]                                                                                                ; 3       ;
; mips_control:ctr_mips|pstate.fetch_st~_wirecell                                                                 ; 2       ;
; ulamips:alu|ShiftLeft0~135                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~100                                                                                     ; 2       ;
; ulamips:alu|ShiftRight0~99                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~98                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~96                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~133                                                                                      ; 2       ;
; mux8_4:mux_byte|m_out[7]~2                                                                                      ; 2       ;
; mips_control:ctr_mips|Selector0~0                                                                               ; 2       ;
; mux8_4:mux_byte|m_out[7]~0                                                                                      ; 2       ;
; mips_control:ctr_mips|nstate.stregbyte_st~1                                                                     ; 2       ;
; mux_2:mux_mem|m_out[7]~7                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[6]~6                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[5]~5                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[4]~4                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[3]~3                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[2]~2                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[1]~1                                                                                        ; 2       ;
; mux_2:mux_mem|m_out[0]~0                                                                                        ; 2       ;
; regbuf:regULA|sr_out[31]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                             ; 2       ;
; regbuf:regULA|sr_out[9]                                                                                         ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                             ; 2       ;
; regbuf:regULA|sr_out[10]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                             ; 2       ;
; regbuf:regULA|sr_out[11]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                             ; 2       ;
; regbuf:regULA|sr_out[12]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                             ; 2       ;
; regbuf:regULA|sr_out[13]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                             ; 2       ;
; regbuf:regULA|sr_out[14]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                             ; 2       ;
; regbuf:regULA|sr_out[15]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                             ; 2       ;
; regbuf:regULA|sr_out[16]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                             ; 2       ;
; regbuf:regULA|sr_out[17]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                             ; 2       ;
; regbuf:regULA|sr_out[18]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                             ; 2       ;
; regbuf:regULA|sr_out[19]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                             ; 2       ;
; regbuf:regULA|sr_out[20]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[53]                                                                             ; 2       ;
; regbuf:regULA|sr_out[21]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                             ; 2       ;
; regbuf:regULA|sr_out[22]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[57]                                                                             ; 2       ;
; regbuf:regULA|sr_out[23]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[59]                                                                             ; 2       ;
; regbuf:regULA|sr_out[24]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[61]                                                                             ; 2       ;
; regbuf:regULA|sr_out[25]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                             ; 2       ;
; regbuf:regULA|sr_out[26]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[65]                                                                             ; 2       ;
; regbuf:regULA|sr_out[27]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                             ; 2       ;
; regbuf:regULA|sr_out[28]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                             ; 2       ;
; regbuf:regULA|sr_out[29]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                             ; 2       ;
; regbuf:regULA|sr_out[30]                                                                                        ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                             ; 2       ;
; pc_wr_s~1                                                                                                       ; 2       ;
; mips_control:ctr_mips|pstate.writemem_st                                                                        ; 2       ;
; mips_control:ctr_mips|Mux15~1                                                                                   ; 2       ;
; mips_control:ctr_mips|Mux7~2                                                                                    ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                             ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[0]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                              ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                             ; 2       ;
; mips_control:ctr_mips|nstate.andi_ex_st~2                                                                       ; 2       ;
; mips_control:ctr_mips|nstate.jump_ex_st~0                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~123                                                                                      ; 2       ;
; ulamips:alu|Mux3~7                                                                                              ; 2       ;
; ulamips:alu|Mux3~6                                                                                              ; 2       ;
; ulamips:alu|Mux3~2                                                                                              ; 2       ;
; ulamips:alu|ShiftLeft0~120                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~118                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~117                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~115                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~112                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~109                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~108                                                                                      ; 2       ;
; ulamips:alu|Mux8~0                                                                                              ; 2       ;
; ulamips:alu|ShiftLeft0~105                                                                                      ; 2       ;
; ulamips:alu|Mux9~0                                                                                              ; 2       ;
; ulamips:alu|ShiftLeft0~102                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~101                                                                                      ; 2       ;
; ulamips:alu|Mux10~0                                                                                             ; 2       ;
; ulamips:alu|ShiftLeft0~98                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~97                                                                                       ; 2       ;
; ulamips:alu|Mux11~0                                                                                             ; 2       ;
; ulamips:alu|ShiftLeft0~94                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~93                                                                                       ; 2       ;
; ulamips:alu|Mux12~9                                                                                             ; 2       ;
; ulamips:alu|ShiftLeft0~90                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~89                                                                                       ; 2       ;
; ulamips:alu|Mux13~0                                                                                             ; 2       ;
; ulamips:alu|ShiftLeft0~87                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~86                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~85                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~81                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~80                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~79                                                                                       ; 2       ;
; ulamips:alu|Mux16~5                                                                                             ; 2       ;
; ulamips:alu|ShiftRight0~94                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~76                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~75                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~74                                                                                       ; 2       ;
; ulamips:alu|Mux17~10                                                                                            ; 2       ;
; ulamips:alu|Mux17~8                                                                                             ; 2       ;
; ulamips:alu|ShiftRight1~87                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~73                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~72                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~71                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~70                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~86                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~68                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~67                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~66                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~65                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~85                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~64                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~63                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~62                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~61                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~84                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~89                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~59                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~58                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~57                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~56                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~82                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~87                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~55                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~54                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~53                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~52                                                                                       ; 2       ;
; ulamips:alu|Mux22~10                                                                                            ; 2       ;
; ulamips:alu|Mux22~9                                                                                             ; 2       ;
; ulamips:alu|Mux22~8                                                                                             ; 2       ;
; ulamips:alu|ShiftRight1~81                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~86                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~51                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~50                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~49                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~48                                                                                       ; 2       ;
; ulamips:alu|Mux23~9                                                                                             ; 2       ;
; ulamips:alu|Mux23~8                                                                                             ; 2       ;
; ulamips:alu|ShiftRight1~80                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~47                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~44                                                                                       ; 2       ;
; ulamips:alu|ShiftRight0~82                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~79                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~81                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~80                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~77                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~43                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~41                                                                                       ; 2       ;
; ulamips:alu|ShiftRight0~79                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~76                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~39                                                                                       ; 2       ;
; ulamips:alu|ShiftRight0~75                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~38                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~36                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~74                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~71                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~69                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~35                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~34                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~33                                                                                       ; 2       ;
; ulamips:alu|ShiftRight0~67                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~72                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~66                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~62                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~32                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~30                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~67                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~66                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~64                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~60                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~58                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~27                                                                                       ; 2       ;
; ulamips:alu|ShiftLeft0~26                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~57                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~55                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~54                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~53                                                                                      ; 2       ;
; ulamips:alu|Mux28~10                                                                                            ; 2       ;
; ulamips:alu|ShiftRight1~51                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~47                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~55                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~45                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~44                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~51                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~40                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~25                                                                                       ; 2       ;
; ulamips:alu|ShiftRight0~49                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~47                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~39                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~38                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~37                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~34                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~45                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~31                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~29                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~39                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~27                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~24                                                                                      ; 2       ;
; ulamips:alu|ShiftLeft0~21                                                                                       ; 2       ;
; ulamips:alu|ShiftRight1~19                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~34                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~33                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~29                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~18                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~28                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~16                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~19                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~18                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~17                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~16                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~15                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~14                                                                                      ; 2       ;
; mux_4:mux_ulaB|m_out[0]~65                                                                                      ; 2       ;
; mux_4:mux_ulaB|m_out[1]~64                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~12                                                                                      ; 2       ;
; ulamips:alu|ShiftRight0~13                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~11                                                                                      ; 2       ;
; ulamips:alu|ShiftRight1~10                                                                                      ; 2       ;
; regbuf:rgB|sr_out[16]                                                                                           ; 2       ;
; regbuf:rgB|sr_out[17]                                                                                           ; 2       ;
; mux_2:mux_ulaA|m_out[1]~6                                                                                       ; 2       ;
; alu_ctr:actr|alu_ctr~16                                                                                         ; 2       ;
; alu_ctr:actr|Equal5~4                                                                                           ; 2       ;
; alu_ctr:actr|alu_ctr[2]~10                                                                                      ; 2       ;
; alu_ctr:actr|alu_ctr~8                                                                                          ; 2       ;
; alu_ctr:actr|Equal5~1                                                                                           ; 2       ;
; alu_ctr:actr|alu_ctr~4                                                                                          ; 2       ;
; alu_ctr:actr|alu_ctr~3                                                                                          ; 2       ;
; ulamips:alu|tmp[31]~62                                                                                          ; 2       ;
; reg:pc|sr_out[31]                                                                                               ; 2       ;
; reg:pc|sr_out[10]                                                                                               ; 2       ;
; reg:pc|sr_out[11]                                                                                               ; 2       ;
; reg:pc|sr_out[12]                                                                                               ; 2       ;
; reg:pc|sr_out[13]                                                                                               ; 2       ;
; reg:pc|sr_out[14]                                                                                               ; 2       ;
; reg:pc|sr_out[15]                                                                                               ; 2       ;
; reg:pc|sr_out[16]                                                                                               ; 2       ;
; reg:pc|sr_out[17]                                                                                               ; 2       ;
; reg:pc|sr_out[18]                                                                                               ; 2       ;
; reg:pc|sr_out[19]                                                                                               ; 2       ;
; reg:pc|sr_out[20]                                                                                               ; 2       ;
; reg:pc|sr_out[21]                                                                                               ; 2       ;
; reg:pc|sr_out[22]                                                                                               ; 2       ;
; reg:pc|sr_out[23]                                                                                               ; 2       ;
; reg:pc|sr_out[24]                                                                                               ; 2       ;
; reg:pc|sr_out[25]                                                                                               ; 2       ;
; reg:pc|sr_out[26]                                                                                               ; 2       ;
; reg:pc|sr_out[27]                                                                                               ; 2       ;
; reg:pc|sr_out[28]                                                                                               ; 2       ;
; reg:pc|sr_out[29]                                                                                               ; 2       ;
; reg:pc|sr_out[30]                                                                                               ; 2       ;
; ulamips:alu|Add1~0                                                                                              ; 2       ;
; reg:pc|sr_out[0]                                                                                                ; 2       ;
; breg:bcoreg|breg32_rtl_1_bypass[12]~feeder                                                                      ; 1       ;
; mips_control:ctr_mips|pstate.decode_st~0                                                                        ; 1       ;
; ulamips:alu|Mux16~11                                                                                            ; 1       ;
; ulamips:alu|Mux16~10                                                                                            ; 1       ;
; ulamips:alu|Mux16~8                                                                                             ; 1       ;
; ulamips:alu|Mux15~8                                                                                             ; 1       ;
; ulamips:alu|Mux15~7                                                                                             ; 1       ;
; ulamips:alu|Mux1~9                                                                                              ; 1       ;
; ulamips:alu|Mux1~8                                                                                              ; 1       ;
; ulamips:alu|Mux0~10                                                                                             ; 1       ;
; ulamips:alu|Mux0~9                                                                                              ; 1       ;
; mips_control:ctr_mips|Selector3~2                                                                               ; 1       ;
; reg:pc|sr_out~45                                                                                                ; 1       ;
; reg:pc|sr_out~44                                                                                                ; 1       ;
; reg:pc|sr_out~43                                                                                                ; 1       ;
; reg:pc|sr_out~42                                                                                                ; 1       ;
; reg:pc|sr_out~41                                                                                                ; 1       ;
; reg:pc|sr_out~40                                                                                                ; 1       ;
; mips_control:ctr_mips|nstate.andi_ex_st~3                                                                       ; 1       ;
; mips_control:ctr_mips|nstate.rtype_ex_st~2                                                                      ; 1       ;
; ulamips:alu|Mux4~14                                                                                             ; 1       ;
; ulamips:alu|ShiftLeft0~137                                                                                      ; 1       ;
; ulamips:alu|Mux5~10                                                                                             ; 1       ;
; ulamips:alu|ShiftLeft0~136                                                                                      ; 1       ;
; ulamips:alu|Mux6~10                                                                                             ; 1       ;
; ulamips:alu|Mux7~10                                                                                             ; 1       ;
; ulamips:alu|ShiftLeft0~134                                                                                      ; 1       ;
; ulamips:alu|Mux17~12                                                                                            ; 1       ;
; ulamips:alu|ShiftRight0~101                                                                                     ; 1       ;
; ulamips:alu|Mux18~12                                                                                            ; 1       ;
; ulamips:alu|Mux19~12                                                                                            ; 1       ;
; ulamips:alu|ShiftRight1~90                                                                                      ; 1       ;
; ulamips:alu|Mux20~12                                                                                            ; 1       ;
; ulamips:alu|Mux21~12                                                                                            ; 1       ;
; ulamips:alu|Mux22~12                                                                                            ; 1       ;
; ulamips:alu|Mux23~11                                                                                            ; 1       ;
; ulamips:alu|ShiftRight0~97                                                                                      ; 1       ;
; ulamips:alu|Mux28~24                                                                                            ; 1       ;
; ulamips:alu|Mux29~12                                                                                            ; 1       ;
; ulamips:alu|a32~20                                                                                              ; 1       ;
; mux_3:mux_mdr|m_out[5]~7                                                                                        ; 1       ;
; mux_3:mux_mdr|m_out[6]~6                                                                                        ; 1       ;
; mux8_4:mux_byte|m_out[7]~1                                                                                      ; 1       ;
; mux_3:mux_mdr|m_out[4]~4                                                                                        ; 1       ;
; mux_3:mux_mdr|m_out[1]~3                                                                                        ; 1       ;
; mux_3:mux_mdr|m_out[2]~2                                                                                        ; 1       ;
; mux_3:mux_mdr|m_out[3]~1                                                                                        ; 1       ;
; mux_3:mux_mdr|m_out[0]~0                                                                                        ; 1       ;
; mips_control:ctr_mips|nstate.ldregbyte_st~1                                                                     ; 1       ;
; mips_control:ctr_mips|nstate.ldreghalf_st~0                                                                     ; 1       ;
; mips_control:ctr_mips|nstate.stregbyte_st~2                                                                     ; 1       ;
; mips_control:ctr_mips|nstate.streghalf_st~0                                                                     ; 1       ;
; mips_control:ctr_mips|nstate.writemem_st~0                                                                      ; 1       ;
; mips_control:ctr_mips|nstate.readmem_st~0                                                                       ; 1       ;
; mips_control:ctr_mips|Selector2~0                                                                               ; 1       ;
; mips_control:ctr_mips|nstate.jump_ex_st~1                                                                       ; 1       ;
; mux_3:mux_store|m_out[31]~51                                                                                    ; 1       ;
; mux_3:mux_store|m_out[31]~50                                                                                    ; 1       ;
; mux_3:mux_store|m_out[30]~49                                                                                    ; 1       ;
; mux_3:mux_store|m_out[30]~48                                                                                    ; 1       ;
; mux_3:mux_store|m_out[29]~47                                                                                    ; 1       ;
; mux_3:mux_store|m_out[29]~46                                                                                    ; 1       ;
; mux_3:mux_store|m_out[28]~45                                                                                    ; 1       ;
; mux_3:mux_store|m_out[28]~44                                                                                    ; 1       ;
; mux_3:mux_store|m_out[27]~43                                                                                    ; 1       ;
; mux_3:mux_store|m_out[27]~42                                                                                    ; 1       ;
; mux_3:mux_store|m_out[26]~41                                                                                    ; 1       ;
; mux_3:mux_store|m_out[26]~40                                                                                    ; 1       ;
; mux_3:mux_store|m_out[25]~39                                                                                    ; 1       ;
; mux_3:mux_store|m_out[25]~38                                                                                    ; 1       ;
; byte_mem_sel:mem_sel|Mux0~0                                                                                     ; 1       ;
; mux_3:mux_store|m_out[24]~37                                                                                    ; 1       ;
; mux_3:mux_store|m_out[24]~36                                                                                    ; 1       ;
; mux_3:mux_store|m_out[23]~34                                                                                    ; 1       ;
; mux_3:mux_store|m_out[22]~33                                                                                    ; 1       ;
; mux_3:mux_store|m_out[21]~32                                                                                    ; 1       ;
; mux_3:mux_store|m_out[20]~31                                                                                    ; 1       ;
; mux_3:mux_store|m_out[19]~30                                                                                    ; 1       ;
; mux_3:mux_store|m_out[18]~29                                                                                    ; 1       ;
; mux_3:mux_store|m_out[17]~28                                                                                    ; 1       ;
; byte_mem_sel:mem_sel|Mux1~0                                                                                     ; 1       ;
; mux_3:mux_store|m_out[16]~27                                                                                    ; 1       ;
; mux_3:mux_store|m_out[15]~25                                                                                    ; 1       ;
; mux_3:mux_store|m_out[15]~24                                                                                    ; 1       ;
; mux_3:mux_store|m_out[14]~23                                                                                    ; 1       ;
; mux_3:mux_store|m_out[14]~22                                                                                    ; 1       ;
; mux_3:mux_store|m_out[13]~21                                                                                    ; 1       ;
; mux_3:mux_store|m_out[13]~20                                                                                    ; 1       ;
; mux_3:mux_store|m_out[12]~19                                                                                    ; 1       ;
; mux_3:mux_store|m_out[12]~18                                                                                    ; 1       ;
; mux_3:mux_store|m_out[11]~17                                                                                    ; 1       ;
; mux_3:mux_store|m_out[11]~16                                                                                    ; 1       ;
; mux_3:mux_store|m_out[10]~15                                                                                    ; 1       ;
; mux_3:mux_store|m_out[10]~14                                                                                    ; 1       ;
; mux_3:mux_store|m_out[9]~13                                                                                     ; 1       ;
; mux_3:mux_store|m_out[9]~12                                                                                     ; 1       ;
; byte_mem_sel:mem_sel|Mux2~0                                                                                     ; 1       ;
; mux_3:mux_store|m_out[8]~11                                                                                     ; 1       ;
; mux_3:mux_store|m_out[8]~9                                                                                      ; 1       ;
; mux_3:mux_store|m_out[7]~8                                                                                      ; 1       ;
; mux_3:mux_store|m_out[6]~7                                                                                      ; 1       ;
; mux_3:mux_store|m_out[5]~6                                                                                      ; 1       ;
; mux_3:mux_store|m_out[4]~5                                                                                      ; 1       ;
; mux_3:mux_store|m_out[3]~4                                                                                      ; 1       ;
; mux_3:mux_store|m_out[2]~3                                                                                      ; 1       ;
; mux_3:mux_store|m_out[1]~2                                                                                      ; 1       ;
; byte_mem_sel:mem_sel|Mux3~0                                                                                     ; 1       ;
; mips_control:ctr_mips|WideOr2~1                                                                                 ; 1       ;
; mux_3:mux_store|m_out[0]~1                                                                                      ; 1       ;
; breg:bcoreg|regB[1]~31                                                                                          ; 1       ;
; breg:bcoreg|regB[2]~30                                                                                          ; 1       ;
; breg:bcoreg|regB[3]~29                                                                                          ; 1       ;
; breg:bcoreg|regB[4]~28                                                                                          ; 1       ;
; breg:bcoreg|regB[5]~27                                                                                          ; 1       ;
; breg:bcoreg|regB[6]~26                                                                                          ; 1       ;
; breg:bcoreg|regB[7]~25                                                                                          ; 1       ;
; breg:bcoreg|regB[8]~24                                                                                          ; 1       ;
; breg:bcoreg|regB[9]~23                                                                                          ; 1       ;
; breg:bcoreg|regB[10]~22                                                                                         ; 1       ;
; breg:bcoreg|regB[11]~21                                                                                         ; 1       ;
; breg:bcoreg|regB[12]~20                                                                                         ; 1       ;
; breg:bcoreg|regB[13]~19                                                                                         ; 1       ;
; breg:bcoreg|regB[14]~18                                                                                         ; 1       ;
; breg:bcoreg|regB[15]~17                                                                                         ; 1       ;
; breg:bcoreg|regB[16]~16                                                                                         ; 1       ;
; breg:bcoreg|regB[17]~15                                                                                         ; 1       ;
; breg:bcoreg|regB[18]~14                                                                                         ; 1       ;
; breg:bcoreg|regB[19]~13                                                                                         ; 1       ;
; breg:bcoreg|regB[20]~12                                                                                         ; 1       ;
; breg:bcoreg|regB[21]~11                                                                                         ; 1       ;
; breg:bcoreg|regB[22]~10                                                                                         ; 1       ;
; breg:bcoreg|regB[23]~9                                                                                          ; 1       ;
; breg:bcoreg|regB[24]~8                                                                                          ; 1       ;
; breg:bcoreg|regB[25]~7                                                                                          ; 1       ;
; breg:bcoreg|regB[26]~6                                                                                          ; 1       ;
; breg:bcoreg|regB[27]~5                                                                                          ; 1       ;
; breg:bcoreg|regB[28]~4                                                                                          ; 1       ;
; breg:bcoreg|regB[29]~3                                                                                          ; 1       ;
; breg:bcoreg|regB[30]~2                                                                                          ; 1       ;
; breg:bcoreg|regA[31]~31                                                                                         ; 1       ;
; breg:bcoreg|regB[31]~1                                                                                          ; 1       ;
; breg:bcoreg|regA[7]~30                                                                                          ; 1       ;
; breg:bcoreg|regA[8]~29                                                                                          ; 1       ;
; breg:bcoreg|regA[9]~28                                                                                          ; 1       ;
; breg:bcoreg|regA[10]~27                                                                                         ; 1       ;
; breg:bcoreg|regA[11]~26                                                                                         ; 1       ;
; breg:bcoreg|regA[12]~25                                                                                         ; 1       ;
; breg:bcoreg|regA[13]~24                                                                                         ; 1       ;
; breg:bcoreg|regA[14]~23                                                                                         ; 1       ;
; breg:bcoreg|regA[5]~22                                                                                          ; 1       ;
; breg:bcoreg|regA[6]~21                                                                                          ; 1       ;
; breg:bcoreg|regA[15]~20                                                                                         ; 1       ;
; breg:bcoreg|regA[16]~19                                                                                         ; 1       ;
; breg:bcoreg|regA[17]~18                                                                                         ; 1       ;
; breg:bcoreg|regA[18]~17                                                                                         ; 1       ;
; breg:bcoreg|regA[19]~16                                                                                         ; 1       ;
; breg:bcoreg|regA[20]~15                                                                                         ; 1       ;
; breg:bcoreg|regA[21]~14                                                                                         ; 1       ;
; breg:bcoreg|regA[22]~13                                                                                         ; 1       ;
; breg:bcoreg|regA[23]~12                                                                                         ; 1       ;
; breg:bcoreg|regA[24]~11                                                                                         ; 1       ;
; breg:bcoreg|regA[25]~10                                                                                         ; 1       ;
; breg:bcoreg|regA[26]~9                                                                                          ; 1       ;
; breg:bcoreg|regA[27]~8                                                                                          ; 1       ;
; breg:bcoreg|regA[28]~7                                                                                          ; 1       ;
; breg:bcoreg|regA[29]~6                                                                                          ; 1       ;
; breg:bcoreg|regA[30]~5                                                                                          ; 1       ;
; breg:bcoreg|regA[4]~4                                                                                           ; 1       ;
; breg:bcoreg|regA[1]~3                                                                                           ; 1       ;
; breg:bcoreg|regA[2]~2                                                                                           ; 1       ;
; breg:bcoreg|regA[3]~1                                                                                           ; 1       ;
; mips_control:ctr_mips|Equal2~0                                                                                  ; 1       ;
; ulamips:alu|Equal0~13                                                                                           ; 1       ;
; ulamips:alu|Equal0~12                                                                                           ; 1       ;
; ulamips:alu|Equal0~11                                                                                           ; 1       ;
; ulamips:alu|Equal0~10                                                                                           ; 1       ;
; ulamips:alu|Equal0~9                                                                                            ; 1       ;
; ulamips:alu|Equal0~8                                                                                            ; 1       ;
; ulamips:alu|Equal0~7                                                                                            ; 1       ;
; ulamips:alu|Equal0~6                                                                                            ; 1       ;
; ulamips:alu|Equal0~5                                                                                            ; 1       ;
; ulamips:alu|Equal0~4                                                                                            ; 1       ;
; ulamips:alu|Equal0~3                                                                                            ; 1       ;
; ulamips:alu|Equal0~2                                                                                            ; 1       ;
; ulamips:alu|Equal0~1                                                                                            ; 1       ;
; ulamips:alu|Equal0~0                                                                                            ; 1       ;
; pc_wr_s~0                                                                                                       ; 1       ;
; breg:bcoreg|regA[0]~0                                                                                           ; 1       ;
; breg:bcoreg|Equal0~0                                                                                            ; 1       ;
; breg:bcoreg|breg32~43                                                                                           ; 1       ;
; breg:bcoreg|breg32~42                                                                                           ; 1       ;
; breg:bcoreg|breg32~41                                                                                           ; 1       ;
; mips_control:ctr_mips|Selector1~3                                                                               ; 1       ;
; mips_control:ctr_mips|Selector1~2                                                                               ; 1       ;
; mips_control:ctr_mips|Selector1~1                                                                               ; 1       ;
; mips_control:ctr_mips|pstate.arith_imm_st                                                                       ; 1       ;
; mux_3:mux_pc|Equal1~0                                                                                           ; 1       ;
; mips_control:ctr_mips|Selector1~0                                                                               ; 1       ;
; mips_control:ctr_mips|Mux0~1                                                                                    ; 1       ;
; mips_control:ctr_mips|Mux0~0                                                                                    ; 1       ;
; mips_control:ctr_mips|nstate.c_mem_add_st~0                                                                     ; 1       ;
; mips_control:ctr_mips|Mux7~1                                                                                    ; 1       ;
; mips_control:ctr_mips|Mux7~0                                                                                    ; 1       ;
; breg:bcoreg|regB[0]~0                                                                                           ; 1       ;
; breg:bcoreg|Equal1~0                                                                                            ; 1       ;
; breg:bcoreg|breg32~40                                                                                           ; 1       ;
; breg:bcoreg|breg32~39                                                                                           ; 1       ;
; breg:bcoreg|breg32~38                                                                                           ; 1       ;
; mips_control:ctr_mips|nstate.branch_ex_st~0                                                                     ; 1       ;
; mips_control:ctr_mips|nstate.ori_ex_st~0                                                                        ; 1       ;
; mips_control:ctr_mips|nstate.stregbyte_st~0                                                                     ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux0~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux1~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux2~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux3~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux4~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux5~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_31ao28|Mux6~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux0~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux1~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux2~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux3~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux4~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux5~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_27ao24|Mux6~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux0~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux1~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux2~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux3~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux4~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux5~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_23ao20|Mux6~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux0~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux1~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux2~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux3~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux4~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux5~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_19ao16|Mux6~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux0~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux1~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux2~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux3~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux4~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux5~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_15ao12|Mux6~0 ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux0~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux1~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux2~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux3~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux4~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux5~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_11ao8|Mux6~0  ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux0~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux1~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux2~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux3~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux4~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux5~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_7ao4|Mux6~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux0~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux1~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux2~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux3~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux4~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux5~0   ; 1       ;
; MIPS_Mux4x1_ESCOLHER_SAIDA_7SEG:MUX_para_SAIDA|Oito_Saidas7seg:saida|converter_bin_para_7seg:seg7_3ao0|Mux6~0   ; 1       ;
; fpga_out[31]~62                                                                                                 ; 1       ;
; ulamips:alu|Mux0~7                                                                                              ; 1       ;
; ulamips:alu|Mux0~6                                                                                              ; 1       ;
; ulamips:alu|Mux0~5                                                                                              ; 1       ;
; ulamips:alu|Mux0~4                                                                                              ; 1       ;
; ulamips:alu|Mux0~3                                                                                              ; 1       ;
; ulamips:alu|ShiftRight0~95                                                                                      ; 1       ;
; ulamips:alu|Mux0~2                                                                                              ; 1       ;
; ulamips:alu|Mux0~1                                                                                              ; 1       ;
; ulamips:alu|Mux0~0                                                                                              ; 1       ;
; ulamips:alu|ShiftLeft0~132                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~131                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~130                                                                                      ; 1       ;
; fpga_out[30]~60                                                                                                 ; 1       ;
; ulamips:alu|Mux1~6                                                                                              ; 1       ;
; ulamips:alu|Mux1~5                                                                                              ; 1       ;
; ulamips:alu|Mux1~4                                                                                              ; 1       ;
; ulamips:alu|Mux1~3                                                                                              ; 1       ;
; ulamips:alu|Mux1~2                                                                                              ; 1       ;
; ulamips:alu|Mux1~1                                                                                              ; 1       ;
; ulamips:alu|ShiftLeft0~129                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~128                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~127                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~126                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~125                                                                                      ; 1       ;
; ulamips:alu|ShiftLeft0~124                                                                                      ; 1       ;
; ulamips:alu|Mux1~0                                                                                              ; 1       ;
; fpga_out[29]~58                                                                                                 ; 1       ;
; ulamips:alu|Mux2~9                                                                                              ; 1       ;
; ulamips:alu|Mux2~8                                                                                              ; 1       ;
; ulamips:alu|Mux2~7                                                                                              ; 1       ;
; ulamips:alu|Mux2~6                                                                                              ; 1       ;
; ulamips:alu|Mux2~5                                                                                              ; 1       ;
+-----------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                      ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/multiciclo.ram0_breg_9a0f9e64.hdl.mif ; M4K_X64_Y20              ; Don't care           ; Don't care      ; Don't care      ;
; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/multiciclo.ram0_breg_9a0f9e64.hdl.mif ; M4K_X64_Y19              ; Don't care           ; Don't care      ; Don't care      ;
; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; None                                     ; M4K_X64_Y17, M4K_X64_Y16 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,957 / 197,592 ( 1 % ) ;
; C16 interconnects           ; 89 / 6,270 ( 1 % )      ;
; C4 interconnects            ; 2,211 / 123,120 ( 2 % ) ;
; Direct links                ; 199 / 197,592 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )          ;
; Local interconnects         ; 669 / 68,416 ( < 1 % )  ;
; R24 interconnects           ; 174 / 5,926 ( 3 % )     ;
; R4 interconnects            ; 2,774 / 167,484 ( 2 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.29) ; Number of LABs  (Total = 110) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 9                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 5                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 3                             ;
; 14                                          ; 11                            ;
; 15                                          ; 11                            ;
; 16                                          ; 48                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.05) ; Number of LABs  (Total = 110) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 71                            ;
; 1 Clock enable                     ; 16                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.35) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 7                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 8                             ;
; 15                                           ; 9                             ;
; 16                                           ; 19                            ;
; 17                                           ; 11                            ;
; 18                                           ; 7                             ;
; 19                                           ; 8                             ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 1                             ;
; 25                                           ; 0                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.00) ; Number of LABs  (Total = 110) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 5                             ;
; 3                                               ; 5                             ;
; 4                                               ; 4                             ;
; 5                                               ; 8                             ;
; 6                                               ; 8                             ;
; 7                                               ; 10                            ;
; 8                                               ; 9                             ;
; 9                                               ; 5                             ;
; 10                                              ; 9                             ;
; 11                                              ; 8                             ;
; 12                                              ; 6                             ;
; 13                                              ; 4                             ;
; 14                                              ; 4                             ;
; 15                                              ; 8                             ;
; 16                                              ; 6                             ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.85) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 0                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 0                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 13                            ;
; 30                                           ; 35                            ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
; 35                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 20.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+-----------------+-------------------------------------+-------------------+
; Source Register ; Destination Register                ; Delay Added in ns ;
+-----------------+-------------------------------------+-------------------+
; clk             ; breg:bcoreg|breg32_rtl_1_bypass[51] ; 0.985             ;
+-----------------+-------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "multiciclo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 102 total pins
    Info (169086): Pin data[0] not assigned to an exact location on the device
    Info (169086): Pin data[1] not assigned to an exact location on the device
    Info (169086): Pin data[2] not assigned to an exact location on the device
    Info (169086): Pin data[3] not assigned to an exact location on the device
    Info (169086): Pin data[4] not assigned to an exact location on the device
    Info (169086): Pin data[5] not assigned to an exact location on the device
    Info (169086): Pin data[6] not assigned to an exact location on the device
    Info (169086): Pin data[7] not assigned to an exact location on the device
    Info (169086): Pin data[8] not assigned to an exact location on the device
    Info (169086): Pin data[9] not assigned to an exact location on the device
    Info (169086): Pin data[10] not assigned to an exact location on the device
    Info (169086): Pin data[11] not assigned to an exact location on the device
    Info (169086): Pin data[12] not assigned to an exact location on the device
    Info (169086): Pin data[13] not assigned to an exact location on the device
    Info (169086): Pin data[14] not assigned to an exact location on the device
    Info (169086): Pin data[15] not assigned to an exact location on the device
    Info (169086): Pin data[16] not assigned to an exact location on the device
    Info (169086): Pin data[17] not assigned to an exact location on the device
    Info (169086): Pin data[18] not assigned to an exact location on the device
    Info (169086): Pin data[19] not assigned to an exact location on the device
    Info (169086): Pin data[20] not assigned to an exact location on the device
    Info (169086): Pin data[21] not assigned to an exact location on the device
    Info (169086): Pin data[22] not assigned to an exact location on the device
    Info (169086): Pin data[23] not assigned to an exact location on the device
    Info (169086): Pin data[24] not assigned to an exact location on the device
    Info (169086): Pin data[25] not assigned to an exact location on the device
    Info (169086): Pin data[26] not assigned to an exact location on the device
    Info (169086): Pin data[27] not assigned to an exact location on the device
    Info (169086): Pin data[28] not assigned to an exact location on the device
    Info (169086): Pin data[29] not assigned to an exact location on the device
    Info (169086): Pin data[30] not assigned to an exact location on the device
    Info (169086): Pin data[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_rom (placed in PIN E16 (CLK8, LVDSCLK4n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 3.3V VCCIO, 0 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 42 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  76 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  58 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X60_Y13 to location X71_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.70 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 97 output pins without output pin load capacitance assignment
    Info (306007): Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Primeiro_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Segundo_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Terceiro_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quarto_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Quinto_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Sexto_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Setimo_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_Oitavo_7seg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Gabriel Vasconcelos/Documents/OAC/trabfinal/output_files/multiciclo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5013 megabytes
    Info: Processing ended: Tue Dec 11 19:18:58 2018
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Gabriel Vasconcelos/Documents/OAC/trabfinal/output_files/multiciclo.fit.smsg.


