# Vorlesung am 12.01.2022
## Vektoren & Arrays
```verilog
// Deklaration
logic [7:0] bitVector = 8'hAB; // 8 bit Vektor [MSB:LSB]
logic bitArray [0:7]; // 8 bit Array [first:last]

// Zugriffe / Modifikation
initial begin
    #1 bitVector = 8'hCD ; // alle Vektorbits überschreiben
    #1 bitVector[5] = 1'b1 ; // Vektorbits einzeln überschreiben
    #1 bitVector[3:0] = 4'hF ; // Vektorbereich überschreiben
    // Array - Zugriff nur elementweise möglich
    for (int i=0; i < $size(bitArray); i++) #1 bitArray [i] = bitVector [i];
end

// Operationen
// Reduktion
assign U = &A; // U = A[0] & A[1] & A[2] & A[3]
// logische Verknüpfung
assign V = A && B ; // V = (A[0] | A[1] | ...) & (B[0] | B[1] | ...)
// bitweise Verknüpfung
assign W = A & B ; // W[0] = (A[0] & B[0]), W[1] = (A[1] & B[1]), ...
// Konkatenation
assign {X,Y} = {A,B}; // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B
// (unsigned) Arithmetik
assign Z = A * B;
```

### Einschränkungen Arrays
- Nicht als Ports verwendbar
- Nicht mit assign verwendbar
  - Kein part select (`assign bitArray[3:0] = 4’hF;`)
  - Keine Zuweisung ganzer Arrays (`assign bitArray2 = bitArray;`)
- Keine Reduktion/Konkatenation
- Keine bitweisen/logischen/arithmetischen Operationen

### Vektor-Array
```verilog
logic [3:0] mem [0:15]; // 16 Worte mit je 4 bit
initial for (int i=0; i < $size(mem); i++) #1 mem [i] = i;
// Werte von mem nun ihrer Position entsprechend
```


## always_comb & case
- `assign`, `always`, `always_comb`: Zu Zeitpunkten 0 und bei Änderung RHS
- Reihenfolge irrelevant (concurrent)
- In Icarus-Verilog kein `always_comb`, stattdessen `always @*`


```verilog
always_comb case (A)
    0: S = 7'b011_1111;
    1: S = 7'b000_0110;
    2: S = 7'b101_1011;
    3: S = 7'b100_1111;
    4: S = 7'b110_0110;
    5: S = 7'b110_1101;
    6: S = 7'b111_1101;
    7: S = 7'b000_0111;
    8: S = 7'b111_1111;
    9: S = 7'b110_1111;
    default: S = 7'b000_0000;
endcase

always_comb casez (A) // casez erlaubt don't cares
    4'b1???: Y = 4'b1000; // ? = don't care
    4'b01??: Y = 4'b0100;
    4'b001?: Y = 4'b0010;
    4'b0001: Y = 4'b0001;
    default: Y = 4'b0000;
endcase
```


## always
```verilog
logic a;
always begin
    a = 1;
    #1;
    a = 0;
    #2;
end
```

`a` wird mit jeder Zeiteinheit flipped.


## Warten auf Ereignisse
```verilog
logic a=0, b=0;
always #3 a =! a; // a flipped alle 3 Ticks
always #10 b =! b; // b flipped alle 10 Ticks
logic c,d,e,f,g;
always @a c = a ^ b; // @<expr>: c ändert, wenn sich a ändert
always @(posedge a) d = a ^ b; // @(posedge <expr>): d ändert, wenn Flanke a steigt
always @(negedge a) e = a ^ b; // @(negedge <expr>): e ändert, wenn Flanke a fällt
always @(a, b) f = a ^ b; // @(<expr>, <expr>): f ändert, wenn a oder b ändert
always @* g = a ^ b; // @*: g ändert, wenn einer im always Block gelesenen Signale ändert (a oder b) 
```


## Zuweisungen
`<signal> = <expr>`: blockierend, sequentiell
`<signal> <= <expr>`: parallel, bei Vorscheitung Systemzeit erfolgt Zuweisung


## initial
`initial <instruction>` wird einmalig zu Beginn der Simulation ausgeführt.


## Latches und FF
```verilog
always_latch if (CLK) Q <= D;
always_ff @(posedge CLK) Q <= D;

// synchron rücksetzbar
always_ff @(posedge CLK)
    if (RST) Q <= 0;
    else Q <= D;
```

- Keine blockierenden Zuweisungen in `always_ff` und `always_latch` Blöcken verwenden!
- Je zu `always_comb` und `always` ähnlich, Synthese-Tools erkennen Absicht des Designers besser


## Allgemeine Regeln
### interne Zustände
- innerhalb von `always_ff @(posedge CLK)`
- mit nicht-blockierenden Zuweisungen (`<=`)
- möglichst nur ein/wenige Zustände pro `always_ff` Block

### Einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)

### Komplexere kombinatorische Logik
- innerhalb von `always_comb`
- mit blockierenden Zuweisungen (`=`)

### Ein Signal darf NICHT
- von mehreren nebenläufigen Prozessen (`assign` oder `always`) beschrieben werden
- innerhalb eines always Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden


## Modulparameter
```verilog
module mux2xW
  #(parameter WIDTH=8)
    (input logic [WIDTH-1:0] A,B,
     input logic S,
     output logic [WIDTH-1:0] Y);

    assign Y = S ? A : B ;
endmodule
```

Vergleichbar zu Typparametern / Preprocessor in PLs


## Testumgebungen
- HDL-Programm zum Testen eines anderen HDL-Moduls
- "Device / Unit under test" (DUT/UUT)

- Testumgebung Modul ohne Ports
- UUT instatiieren, Ausgabedaten und Timing verifizieren
- wird nicht synthetisiert
- Zur Ausgabe `$display(<format>, <values>*);`

- Erstellen effizienter Testpläne ist nicht trivial
- TDD: Testgetriebene Entwicklung