# A simple MIPS-like CPU demo in C++ for Xilinx Vivado HLS


   因为自己不是做ML/AI之类的 学习HLS主要是进行存储/网络的加速 故本次project打算将本科学习的MIPS CPU设计（使用Verilog实现）使用HLS实现
   
------
## Plan

### 2.8-2.14 
    进行简单的cpu逻辑设计 包括寄存器组/ALU/指令控制器等
### 2.15-2.21 
    对cpu的流水线、重定向逻辑等进行设计和测试（预计使用Tomasulo算法解决流水线冲突）
### 2.22-2.28 
    编写testbench并进行上板测试 争取按时完成设计
------
## Doc



## 
