# üöÄ HPS Driver para Coprocessador de Zoom em FPGA (DE1-SoC)
## Etapas 2 e 3: API em Assembly e Aplica√ß√£o em C

Este reposit√≥rio cont√©m as etapas 2 e 3 de um projeto de Sistemas Digitais, focado na cria√ß√£o de um driver de software para um coprocessador de redimensionamento de imagens (zoom in/out) implementado em uma FPGA (DE1-SoC).

O foco principal √© a **interface hardware-software** (HPS-FPGA), a cria√ß√£o de uma **API em Assembly (ARMv7-A)** para controle, e uma **aplica√ß√£o em C** (rodando em Linux embarcado) para orquestrar as opera√ß√µes.

### üîó Reposit√≥rio da Etapa 1 (Hardware-Only)
O coprocessador em Verilog (Etapa 1), que √© controlado por este software, pode ser encontrado no reposit√≥rio:
* **[Digital Zoom: Image Resizing with FPGA in Verilog (DE1-SoC)](https://github.com/antoniomedeiross/image_processing_fpga)**

---

## üéØ Funcionalidades
* **Aplica√ß√£o em C:** Fornece uma interface de usu√°rio interativa (via terminal/SSH) para controlar a FPGA.
* **API em Assembly:** Exp√µe uma "ISA" de hardware simples para o C, abstraindo o acesso direto √† mem√≥ria.
* **Carregamento Din√¢mico de Imagem:** Transfere uma imagem `.bin` (160x120, 8-bit grayscale) do HPS para a mem√≥ria On-Chip (RAM) da FPGA.
* **Controle do Coprocessador:** Envia comandos para a FPGA para:
    * Selecionar o algoritmo de redimensionamento (M√©dia, Vizinho Mais Pr√≥ximo, Replica√ß√£o).
    * Definir o fator de zoom (ex: 2x, 4x, 0.5x).
    * Disparar o in√≠cio do processamento (via pulso de reset/trigger).
* **Visualiza√ß√£o:** A imagem processada pela FPGA √© exibida em tempo real em um monitor VGA.

---

## ‚öôÔ∏è Arquitetura da Interface Hardware-Software

A comunica√ß√£o entre o processador ARM (HPS) e a l√≥gica da FPGA (Coprocessador) √© feita via **Mem√≥ria Mapeada (MMIO)** atrav√©s da ponte AXI Leve (Lightweight HPS-to-FPGA Bridge).

O fluxo de controle √© o seguinte:

**`[App C (Usu√°rio)]`** -> **`[API Assembly (Driver)]`** -> **`[Ponte AXI (MMIO)]`** -> **`[Perif√©ricos FPGA]`**

1.  **Aplica√ß√£o em C (`main.c`):**
    * Roda no Linux embarcado no HPS.
    * Lida com a interface do usu√°rio (menu, `scanf`).
    * Gerencia a mem√≥ria (l√™ arquivo `.bin` para a DDR3, usa `mmap` para acessar a ponte).
    * Chama as fun√ß√µes da API Assembly (ex: `api_set_config(...)`).
2.  **API Assembly (`api_isa.s`):**
    * Define a "ISA" do coprocessador.
    * Recebe ponteiros e valores do C.
    * Executa as instru√ß√µes ARM (`str`, `ldr`, `dmb`) para escrever/ler diretamente nos endere√ßos f√≠sicos dos perif√©ricos na FPGA.
3.  **Perif√©ricos FPGA (no Qsys):**
    * **`onchip_memory2_1` (RAM Dual-Port):** Armazena a imagem fonte (160x120). √â escrita pelo HPS (via `api_load_image`) e lida pela ALU.
    * **`pio_10bits` (PIO Output):** Recebe o valor de configura√ß√£o (`tipo_alg` + `fator_zoom`).
    * **`pio_reset_alu` (PIO Output):** Recebe o pulso de trigger para iniciar o processamento.
    * **`onchip_memory_framebuffer` (RAM Dual-Port):** Armazena a imagem de sa√≠da (640x480). √â escrita pela ALU e lida pelo `vga_driver`.

---

## üíª Tecnologias Utilizadas

* **Hardware:** Placa Terasic DE1-SoC (Cyclone V SoC)
* **Linguagem HDL:** Verilog
* **Linguagem de Software:** C (aplica√ß√£o), Assembly ARMv7-A (driver/API)
* **Ambiente:** Intel Quartus Prime
* **Ferramentas:** Qsys (Platform Designer), `gcc` (nativo da placa), `Makefile` (otimizar a compilacao)

---

## üõ†Ô∏è Como Compilar e Executar

Este projeto √© compilado e executado **diretamente no sistema Linux embarcado na DE1-SoC**.

### Requisitos
* FPGA programada com o arquivo `.sof` gerado pelo projeto Quartus.
* Placa DE1-SoC inicializada com Linux (via cart√£o SD).
* Acesso ao terminal da placa (via SSH ou serial).
* Compilador `gcc` instalado na placa (`sudo apt install build-essential`).
* Uma imagem de teste 160x120 8-bit grayscale, convertida para `.bin` (dados brutos).

### 1. Preparar os Arquivos
Copie os seguintes arquivos para um diret√≥rio na sua placa DE1-SoC (ex: via `scp` ou pen drive):

1.  `main_isa_calls.c` (Seu c√≥digo C principal)
2.  `api_isa.s` (Sua API em Assembly)
3.  `hps_0.h` (O header gerado pelo Qsys com os offsets)
4.  `sua_imagem_160x120.bin` (Sua imagem de teste)

### 2. Compilar na Placa
No terminal da DE1-SoC, navegue at√© o diret√≥rio dos arquivos e execute:

```bash
# Compila o C e o Assembly juntos, linkando-os e roda o execut√°vel em seguida
make run 
