# 2025-04-04 – Lektion 9

## Dagordning
* Klassisk samt modern konstruktion av adderare:
   * **a)** För hand med simulering i CircuitVerse
   * **b)** I VHDL med simulering i ModelSim

## Mål med lektionen
* Känna till adderarens konstruktion, primärt heladderaren.
* Få mängdträna klassisk digitalteknik samt syntes och simulering i VHDL.

## Instruktioner
* Se bifogade [övningsuppgifter](./Övningsuppgifter%202025-04-04.pdf), som behandlar konstruktion av heladderare.
Testa gärna att realisera grindnätet i CircuitVerse innan lektionen.  
Lösningsförslag, vilket innefattar både grindnätet samt syntes och simulering i VHDL, kommer läggas upp efter lektionen.

## Utvärdering
* Vad tar ni med er från dagens lektion?

## Nästa lektion
* Delkomponenter i VHDL.