---
title: CUDA编程过程中的性能优化
date: 2025-02-23 +0800 # 2022-01-01 13:14:15 +0800 只写日期也行；不写秒也行；这样也行 2022-03-09T00:55:42+08:00
categories: [cuda]
tags: [cuda]      # TAG names should always be lowercase

# 以下默认false
math: true
mermaid: true
# pin: true
---

## 1. 硬件结构及编程模型 ##

硬件层次结构如下：

![nvidia-hardware-hierarchy](/assets/images/cuda/20250223/Fermi架构的GPU结构图.jpg)

硬件层次结构模型为：`GPU device` -> `SM 矩阵` -> `SP 矩阵`。一个`SP`处理器（即`GPU Core`）包含一个浮点处理单元（有些`GPU`还包含一个`Tensor Core`）。

软件/硬件层次结构对应关系：

![software-hardware-hierarchy](/assets/images/cuda/20250223/CUDA软硬件层级对比.jpg)

由于有两层结构，`CUDA runtime`将数据作了两层划分：`grid`，`block`，分别对应`SM 矩阵`的调度与`SP 矩阵`的调度。

其中，`SP`的调度以`warp`为单位，如32个线程组成一个`warp`，对应为硬件上的`SM`处理器中的完整计算单元。

## 学习资料 ##

- [CUDA编程入门](https://www.zhihu.com/column/c_1188568938097819648)
- [CUDA blogs](https://ashburnlee.github.io/categories/CUDA/)
- [CUDA编程：基础与实践 pdf](/assets/pdf/cuda/CUDA编程：基础与实践.pdf)
- [并行计算：高性能计算学习路线（针对大二同学）](https://www.cnblogs.com/orion-orion/p/15376727.html)
- [CUDA C Best Practices Guide](/assets/pdf/cuda/CUDA_C_Best_Practices_Guide.pdf)