TimeQuest Timing Analyzer report for key_test
Tue Nov 12 10:28:26 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; key_test                                            ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; clk                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                     ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { key_2x2_1:key_inst|clk:clk_inst|clk_out } ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                     ;
+------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                                          ;
+------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
; 251.07 MHz ; 250.0 MHz       ; clk                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 948.77 MHz ; 500.0 MHz       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.983 ; -374.275      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.054 ; -0.071        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; clk                                     ; 0.025 ; 0.000         ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.357 ; 0.000         ;
+-----------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -3.000 ; -199.000      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.000 ; -7.000        ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.983 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.916      ;
; -2.983 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.916      ;
; -2.983 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.916      ;
; -2.983 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.916      ;
; -2.983 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.916      ;
; -2.968 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.901      ;
; -2.968 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.901      ;
; -2.968 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.901      ;
; -2.968 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.901      ;
; -2.968 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.901      ;
; -2.886 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.807      ;
; -2.886 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.807      ;
; -2.886 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.807      ;
; -2.886 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.807      ;
; -2.886 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.807      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.850 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.453     ; 3.392      ;
; -2.823 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.744      ;
; -2.823 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.744      ;
; -2.823 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.744      ;
; -2.823 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.744      ;
; -2.823 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.744      ;
; -2.817 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_ena                          ; clk          ; clk         ; 1.000        ; -0.450     ; 3.362      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.813 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.745      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.800 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.732      ;
; -2.775 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.708      ;
; -2.775 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.708      ;
; -2.775 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.708      ;
; -2.775 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.708      ;
; -2.775 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.708      ;
; -2.766 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.698      ;
; -2.766 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][5] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.698      ;
; -2.766 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][4] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.698      ;
; -2.764 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.696      ;
; -2.764 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][5] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.696      ;
; -2.764 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][4] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.696      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.761 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.399     ; 3.357      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.759 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.720      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.755 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.716      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.745 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.399     ; 3.341      ;
; -2.736 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.043      ;
; -2.736 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.043      ;
; -2.736 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][2] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.043      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.733 ; uart_txt:uart_txt|rx_data[1][1]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.401     ; 3.327      ;
; -2.731 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.038      ;
; -2.731 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.038      ;
; -2.731 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][2] ; clk          ; clk         ; 1.000        ; 0.312      ; 4.038      ;
; -2.728 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_ena                          ; clk          ; clk         ; 1.000        ; -0.396     ; 3.327      ;
; -2.726 ; uart_txt:uart_txt|rx_data[3][3]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.322      ;
; -2.726 ; uart_txt:uart_txt|rx_data[3][3]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.322      ;
; -2.726 ; uart_txt:uart_txt|rx_data[3][3]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.322      ;
; -2.726 ; uart_txt:uart_txt|rx_data[3][3]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.399     ; 3.322      ;
; -2.726 ; uart_txt:uart_txt|rx_data[3][3]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.399     ; 3.322      ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.054 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.986      ;
; -0.017 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.949      ;
; 0.025  ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.907      ;
; 0.076  ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.064     ; 0.855      ;
; 0.195  ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.737      ;
; 0.198  ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.734      ;
; 0.273  ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.063     ; 0.637      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 0.025 ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 2.340      ; 2.751      ;
; 0.343 ; uart_txt:uart_txt|rx_busy                                 ; uart_txt:uart_txt|rx_busy                                 ; clk                                     ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart_tx_data[5]                         ; uart_txt:uart_txt|uart_tx_data[5]                         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; tx_data[1][6]                                             ; tx_data[1][6]                                             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|tx_cnt[3]                               ; uart_txt:uart_txt|tx_cnt[3]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|tx_cnt[1]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|tx_cnt[2]                               ; uart_txt:uart_txt|tx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|tx_state                                ; uart_txt:uart_txt|tx_state                                ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; tx_ena                                                    ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|rx_cnt[2]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; uart_txt:uart_txt|rx_cnt[0]                               ; uart_txt:uart_txt|rx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.370 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.591      ;
; 0.371 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.375 ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.596      ;
; 0.379 ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.600      ;
; 0.382 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.603      ;
; 0.387 ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.608      ;
; 0.389 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.610      ;
; 0.391 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[1]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.391 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.392 ; edge:edge_key_inst1|prev_1                                ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.396 ; edge:edge_key_inst|prev_1                                 ; edge:edge_key_inst|prev_2                                 ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.617      ;
; 0.396 ; edge:edge_key_inst1|prev_1                                ; edge:edge_key_inst1|prev_2                                ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.617      ;
; 0.398 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[5][7]                           ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.618      ;
; 0.408 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[1][4]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 0.967      ;
; 0.409 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.629      ;
; 0.411 ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.632      ;
; 0.420 ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.641      ;
; 0.421 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.642      ;
; 0.421 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.642      ;
; 0.423 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.644      ;
; 0.424 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.645      ;
; 0.433 ; uart_txt:uart_txt|uart:uart_inst|rx_data[0]               ; uart_txt:uart_txt|rx_data[1][0]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 0.992      ;
; 0.455 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[3][7]                           ; clk                                     ; clk         ; 0.000        ; 0.400      ; 1.012      ;
; 0.459 ; key_2x2_1:key_inst|key[1]                                 ; led[3]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.385      ; 1.031      ;
; 0.461 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[3][1]                           ; clk                                     ; clk         ; 0.000        ; 0.454      ; 1.072      ;
; 0.473 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[3][4]                           ; clk                                     ; clk         ; 0.000        ; 0.400      ; 1.030      ;
; 0.498 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.719      ;
; 0.501 ; uart_txt:uart_txt|uart:uart_inst|rx_data[3]               ; uart_txt:uart_txt|rx_data[1][3]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 1.060      ;
; 0.510 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.731      ;
; 0.510 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[1][1]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 1.069      ;
; 0.516 ; key_2x2_1:key_inst|pressed_i                              ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.384      ; 1.087      ;
; 0.521 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[0]             ; uart_txt:uart_txt|uart:uart_inst|uart_tx                  ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.742      ;
; 0.529 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.750      ;
; 0.532 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[1][7]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 1.091      ;
; 0.537 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[5][4]                           ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.757      ;
; 0.537 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.758      ;
; 0.538 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.759      ;
; 0.540 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; clk                                     ; clk         ; 0.000        ; 0.078      ; 0.775      ;
; 0.540 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; clk                                     ; clk         ; 0.000        ; 0.078      ; 0.775      ;
; 0.541 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; clk                                     ; clk         ; 0.000        ; 0.078      ; 0.776      ;
; 0.542 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; clk                                     ; clk         ; 0.000        ; 0.078      ; 0.777      ;
; 0.542 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[7][4]                           ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.763      ;
; 0.543 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[6][4]                           ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.764      ;
; 0.550 ; uart_txt:uart_txt|uart:uart_inst|rx_data[5]               ; uart_txt:uart_txt|rx_data[1][5]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 1.109      ;
; 0.551 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.772      ;
; 0.553 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2]               ; uart_txt:uart_txt|rx_data[1][2]                           ; clk                                     ; clk         ; 0.000        ; 0.402      ; 1.112      ;
; 0.556 ; uart_txt:uart_txt|uart:uart_inst|rx_data[3]               ; uart_txt:uart_txt|rx_data[6][3]                           ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.777      ;
; 0.557 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.779      ;
; 0.558 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.781      ;
; 0.561 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.781      ;
; 0.561 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.782      ;
; 0.562 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; clk                                     ; clk         ; 0.000        ; 0.078      ; 0.797      ;
; 0.562 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; clk                                     ; clk         ; 0.000        ; 0.063      ; 0.782      ;
; 0.562 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; uart_txt:uart_txt|uart:uart_inst|count_os[3]              ; uart_txt:uart_txt|uart:uart_inst|count_os[3]              ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; uart_txt:uart_txt|uart:uart_inst|count_baud[2]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[2]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; uart_txt:uart_txt|uart:uart_inst|count_baud[3]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[3]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; uart_txt:uart_txt|uart:uart_inst|count_baud[5]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[5]            ; clk                                     ; clk         ; 0.000        ; 0.064      ; 0.783      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.357 ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.580      ;
; 0.412 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.632      ;
; 0.414 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.634      ;
; 0.549 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.769      ;
; 0.573 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.063      ; 0.793      ;
; 0.653 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.064      ; 0.874      ;
; 0.659 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.064      ; 0.880      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_1                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_2                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_1                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_2                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[0]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[1]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[2]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[3]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[3][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_ena                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_busy                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][5]                           ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; 2.981 ; 3.158 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 1.502 ; 1.599 ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.278 ; 3.758 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 2.988 ; 3.479 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.278 ; 3.758 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.316 ; 1.453 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; -0.065 ; -0.158 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 0.562  ; 0.415  ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -2.000 ; -2.454 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -2.000 ; -2.454 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -2.167 ; -2.629 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.471 ; -0.565 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 7.169 ; 7.151 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 7.169 ; 7.151 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 6.384 ; 6.371 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 6.110 ; 6.046 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 6.106 ; 6.041 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 6.094 ; 6.154 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.033 ; 5.992 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.024 ; 5.992 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.033 ; 5.990 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 5.906 ; 5.840 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 6.961 ; 6.942 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 6.175 ; 6.160 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 5.910 ; 5.845 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 5.906 ; 5.840 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 5.892 ; 5.953 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.808 ; 5.775 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.808 ; 5.775 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.820 ; 5.775 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                       ;
+-------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                              ; Note                                                          ;
+-------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
; 278.09 MHz  ; 250.0 MHz       ; clk                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1060.45 MHz ; 500.0 MHz       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.596 ; -318.115      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.057  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; clk                                     ; 0.018 ; 0.000         ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.310 ; 0.000         ;
+-----------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -3.000 ; -199.000      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.000 ; -7.000        ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.596 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.535      ;
; -2.596 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.535      ;
; -2.596 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.535      ;
; -2.596 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.535      ;
; -2.596 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.535      ;
; -2.563 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.563 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.563 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.563 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.563 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.502      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.502 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.411     ; 3.086      ;
; -2.497 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.428      ;
; -2.497 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.428      ;
; -2.497 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.428      ;
; -2.497 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.428      ;
; -2.497 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.428      ;
; -2.456 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_ena                          ; clk          ; clk         ; 1.000        ; -0.409     ; 3.042      ;
; -2.453 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.384      ;
; -2.453 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.384      ;
; -2.453 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.384      ;
; -2.453 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.384      ;
; -2.453 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.384      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.439 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.378      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.415 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.354      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.410 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 3.044      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.402 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.365      ;
; -2.399 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.338      ;
; -2.399 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.338      ;
; -2.399 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.338      ;
; -2.399 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.338      ;
; -2.399 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.338      ;
; -2.398 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][7] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][5] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][4] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.336      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.381 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.344      ;
; -2.380 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][7] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.318      ;
; -2.380 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][5] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.318      ;
; -2.380 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][4] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.318      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.378 ; uart_txt:uart_txt|rx_data[3][3]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 3.012      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.374 ; uart_txt:uart_txt|rx_data[1][1]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.362     ; 3.007      ;
; -2.373 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.284      ; 3.652      ;
; -2.373 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.284      ; 3.652      ;
; -2.373 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[3][2] ; clk          ; clk         ; 1.000        ; 0.284      ; 3.652      ;
; -2.364 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_ena                          ; clk          ; clk         ; 1.000        ; -0.359     ; 3.000      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.362 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.361     ; 2.996      ;
; -2.352 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.284      ; 3.631      ;
; -2.352 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.284      ; 3.631      ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.057 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.881      ;
; 0.083 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.855      ;
; 0.136 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.802      ;
; 0.180 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.758      ;
; 0.276 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.662      ;
; 0.278 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.660      ;
; 0.355 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.583      ;
; 0.376 ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.562      ;
; 0.376 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.057     ; 0.562      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 0.018 ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 2.114      ; 2.486      ;
; 0.299 ; uart_txt:uart_txt|rx_busy                                 ; uart_txt:uart_txt|rx_busy                                 ; clk                                     ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart_tx_data[5]                         ; uart_txt:uart_txt|uart_tx_data[5]                         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; tx_data[1][6]                                             ; tx_data[1][6]                                             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|tx_cnt[3]                               ; uart_txt:uart_txt|tx_cnt[3]                               ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|tx_cnt[1]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|tx_cnt[2]                               ; uart_txt:uart_txt|tx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|tx_state                                ; uart_txt:uart_txt|tx_state                                ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; tx_ena                                                    ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|rx_cnt[2]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.318 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; uart_txt:uart_txt|rx_cnt[0]                               ; uart_txt:uart_txt|rx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.334 ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.534      ;
; 0.335 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.536      ;
; 0.337 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.538      ;
; 0.340 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.541      ;
; 0.344 ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.545      ;
; 0.349 ; edge:edge_key_inst1|prev_1                                ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.353 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.354 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.355 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[1]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.355 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.355 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.358 ; edge:edge_key_inst|prev_1                                 ; edge:edge_key_inst|prev_2                                 ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.559      ;
; 0.359 ; edge:edge_key_inst1|prev_1                                ; edge:edge_key_inst1|prev_2                                ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.559      ;
; 0.360 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[5][7]                           ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.561      ;
; 0.368 ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.569      ;
; 0.371 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.572      ;
; 0.375 ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.575      ;
; 0.379 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[1][4]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 0.886      ;
; 0.379 ; key_2x2_1:key_inst|key[1]                                 ; led[3]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.369      ; 0.922      ;
; 0.384 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.584      ;
; 0.384 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.584      ;
; 0.386 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.586      ;
; 0.387 ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.587      ;
; 0.401 ; uart_txt:uart_txt|uart:uart_inst|rx_data[0]               ; uart_txt:uart_txt|rx_data[1][0]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 0.908      ;
; 0.422 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[3][7]                           ; clk                                     ; clk         ; 0.000        ; 0.362      ; 0.928      ;
; 0.434 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[3][1]                           ; clk                                     ; clk         ; 0.000        ; 0.412      ; 0.990      ;
; 0.440 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[3][4]                           ; clk                                     ; clk         ; 0.000        ; 0.362      ; 0.946      ;
; 0.451 ; key_2x2_1:key_inst|pressed_i                              ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.370      ; 0.995      ;
; 0.460 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.661      ;
; 0.460 ; uart_txt:uart_txt|uart:uart_inst|rx_data[3]               ; uart_txt:uart_txt|rx_data[1][3]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 0.967      ;
; 0.465 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.666      ;
; 0.473 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[1][1]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 0.980      ;
; 0.476 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[0]             ; uart_txt:uart_txt|uart:uart_inst|uart_tx                  ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.676      ;
; 0.478 ; key_2x2_1:key_inst|key[0]                                 ; led[3]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.369      ; 1.021      ;
; 0.485 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[5][4]                           ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.686      ;
; 0.485 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.685      ;
; 0.486 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.686      ;
; 0.487 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; clk                                     ; clk         ; 0.000        ; 0.070      ; 0.701      ;
; 0.487 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; clk                                     ; clk         ; 0.000        ; 0.070      ; 0.701      ;
; 0.487 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; clk                                     ; clk         ; 0.000        ; 0.070      ; 0.701      ;
; 0.487 ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[1][7]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 0.994      ;
; 0.487 ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.687      ;
; 0.489 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; clk                                     ; clk         ; 0.000        ; 0.070      ; 0.703      ;
; 0.496 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[7][4]                           ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.697      ;
; 0.497 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[6][4]                           ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.698      ;
; 0.502 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.703      ;
; 0.504 ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.705      ;
; 0.504 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.705      ;
; 0.505 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.505 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; clk                                     ; clk         ; 0.000        ; 0.070      ; 0.719      ;
; 0.505 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.505 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.706      ;
; 0.505 ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.506 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.506 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.707      ;
; 0.507 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.707      ;
; 0.507 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.508 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; uart_txt:uart_txt|uart:uart_inst|rx_data[5]               ; uart_txt:uart_txt|rx_data[1][5]                           ; clk                                     ; clk         ; 0.000        ; 0.363      ; 1.015      ;
; 0.508 ; uart_txt:uart_txt|uart:uart_inst|count_os[3]              ; uart_txt:uart_txt|uart:uart_inst|count_os[3]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.708      ;
; 0.508 ; uart_txt:uart_txt|uart:uart_inst|count_baud[3]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[3]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.708      ;
; 0.508 ; uart_txt:uart_txt|uart:uart_inst|count_baud[5]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[5]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.708      ;
; 0.509 ; uart_txt:uart_txt|uart:uart_inst|count_os[2]              ; uart_txt:uart_txt|uart:uart_inst|count_os[2]              ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.710      ;
; 0.509 ; uart_txt:uart_txt|uart:uart_inst|count_baud[2]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[2]            ; clk                                     ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[16]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[16]         ; clk                                     ; clk         ; 0.000        ; 0.057      ; 0.711      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.310 ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.519      ;
; 0.366 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.567      ;
; 0.368 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.569      ;
; 0.504 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.705      ;
; 0.518 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.057      ; 0.719      ;
; 0.588 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.058      ; 0.790      ;
; 0.599 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.058      ; 0.801      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_1                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_2                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_1                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_2                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[0]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[1]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[2]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[3]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[3][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_ena                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_busy                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][5]                           ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; 2.735 ; 2.870 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 1.366 ; 1.494 ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 2.898 ; 3.287 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 2.624 ; 3.043 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 2.898 ; 3.287 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.233 ; 1.367 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; -0.068 ; -0.183 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 0.493  ; 0.340  ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.731 ; -2.106 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.731 ; -2.106 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.892 ; -2.252 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.465 ; -0.578 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 6.389 ; 6.350 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 6.389 ; 6.350 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 5.741 ; 5.669 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 5.457 ; 5.394 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 5.455 ; 5.391 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 5.438 ; 5.496 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.401 ; 5.315 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.388 ; 5.299 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.401 ; 5.315 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 5.273 ; 5.210 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 6.200 ; 6.161 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 5.554 ; 5.481 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 5.276 ; 5.213 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 5.273 ; 5.210 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 5.256 ; 5.315 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.194 ; 5.105 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.194 ; 5.105 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 5.208 ; 5.121 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -1.211 ; -127.306      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.407  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -0.105 ; -0.105        ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.186  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -3.000 ; -205.716      ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.000 ; -7.000        ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.211 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.163      ;
; -1.211 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.163      ;
; -1.211 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.163      ;
; -1.211 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.163      ;
; -1.211 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.163      ;
; -1.176 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.128      ;
; -1.176 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.128      ;
; -1.176 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.128      ;
; -1.176 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.128      ;
; -1.176 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.128      ;
; -1.165 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.110      ;
; -1.165 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.110      ;
; -1.165 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.110      ;
; -1.165 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.110      ;
; -1.165 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.110      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.131 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.247     ; 1.871      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.118 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.086      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.117 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.113 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.168      ; 2.268      ;
; -1.113 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.168      ; 2.268      ;
; -1.113 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[3][2] ; clk          ; clk         ; 1.000        ; 0.168      ; 2.268      ;
; -1.104 ; uart_txt:uart_txt|rx_data[3][2]             ; tx_ena                          ; clk          ; clk         ; 1.000        ; -0.245     ; 1.846      ;
; -1.090 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.090 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.090 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.090 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.090 ; uart_txt:uart_txt|uart:uart_inst|rx_data[4] ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.042      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.088 ; uart_txt:uart_txt|uart:uart_inst|rx_data[2] ; uart_txt:uart_txt|rx_data[5][4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.084 ; uart_txt:uart_txt|uart:uart_inst|rx_data[1] ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.019     ; 2.052      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.082 ; uart_txt:uart_txt|rx_data[3][5]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.220     ; 1.849      ;
; -1.081 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.026      ;
; -1.081 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][6] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.026      ;
; -1.081 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][2] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.026      ;
; -1.081 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.026      ;
; -1.081 ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2  ; uart_txt:uart_txt|rx_data[5][0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.026      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; led[3]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; led[2]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; led[1]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; led[0]~reg0                     ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][1]                   ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.080 ; uart_txt:uart_txt|rx_data[3][7]             ; tx_data[1][0]                   ; clk          ; clk         ; 1.000        ; -0.220     ; 1.847      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][2] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][0] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][1] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][7] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][4] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][6] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][5] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.072 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[4][3] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.033      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][0] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][2] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][1] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][7] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][6] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][5] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][3] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.071 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[6][4] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.015      ;
; -1.067 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[3][1] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.215      ;
; -1.067 ; uart_txt:uart_txt|rx_cnt[0]                 ; uart_txt:uart_txt|rx_data[3][0] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.215      ;
+--------+---------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.407 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.543      ;
; 0.433 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.517      ;
; 0.454 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.496      ;
; 0.477 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.473      ;
; 0.547 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.403      ;
; 0.553 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.397      ;
; 0.591 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.359      ;
; 0.600 ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.000        ; -0.037     ; 0.350      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -0.105 ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 1.344      ; 1.458      ;
; 0.179  ; uart_txt:uart_txt|rx_busy                                 ; uart_txt:uart_txt|rx_busy                                 ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|tx_cnt[3]                               ; uart_txt:uart_txt|tx_cnt[3]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|tx_cnt[1]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|tx_cnt[2]                               ; uart_txt:uart_txt|tx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|rx_cnt[2]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart_tx_data[5]                         ; uart_txt:uart_txt|uart_tx_data[5]                         ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; tx_data[1][6]                                             ; tx_data[1][6]                                             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; uart_txt:uart_txt|uart:uart_inst|tx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|tx_state                                ; uart_txt:uart_txt|tx_state                                ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; tx_ena                                                    ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; uart_txt:uart_txt|uart:uart_inst|os_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; uart_txt:uart_txt|uart:uart_inst|os_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; uart_txt:uart_txt|uart:uart_inst|os_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; uart_txt:uart_txt|uart:uart_inst|os_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; uart_txt:uart_txt|rx_cnt[0]                               ; uart_txt:uart_txt|rx_cnt[0]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197  ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[8]            ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.199  ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[1][4]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.505      ;
; 0.199  ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.200  ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.202  ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; uart_txt:uart_txt|uart:uart_inst|rx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.204  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[5]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; uart_txt:uart_txt|uart:uart_inst|count_os[4]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[2]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[1]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209  ; edge:edge_key_inst|prev_1                                 ; edge:edge_key_inst|prev_2                                 ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; edge:edge_key_inst1|prev_1                                ; edge:edge_key_inst1|prev_2                                ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[5][7]                           ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.211  ; edge:edge_key_inst1|prev_1                                ; tx_ena                                                    ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.215  ; uart_txt:uart_txt|uart:uart_inst|rx_data[0]               ; uart_txt:uart_txt|rx_data[1][0]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.521      ;
; 0.216  ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_busy                  ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.219  ; uart_txt:uart_txt|tx_cnt[0]                               ; uart_txt:uart_txt|tx_cnt[1]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.223  ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.223  ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[1]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.224  ; uart_txt:uart_txt|rx_cnt[1]                               ; uart_txt:uart_txt|rx_cnt[2]                               ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.225  ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[2]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.226  ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[3][7]                           ; clk                                     ; clk         ; 0.000        ; 0.221      ; 0.531      ;
; 0.227  ; uart_txt:uart_txt|uart:uart_inst|tx_state                 ; uart_txt:uart_txt|uart:uart_inst|tx_count[3]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.234  ; key_2x2_1:key_inst|pressed_i                              ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.566      ;
; 0.240  ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[3][4]                           ; clk                                     ; clk         ; 0.000        ; 0.221      ; 0.545      ;
; 0.241  ; key_2x2_1:key_inst|key[1]                                 ; led[3]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.573      ;
; 0.254  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[6]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.257  ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[3][1]                           ; clk                                     ; clk         ; 0.000        ; 0.248      ; 0.589      ;
; 0.258  ; uart_txt:uart_txt|uart:uart_inst|rx_data[3]               ; uart_txt:uart_txt|rx_data[1][3]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.564      ;
; 0.261  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.265  ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[1][1]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.571      ;
; 0.268  ; uart_txt:uart_txt|uart:uart_inst|rx_data[7]               ; uart_txt:uart_txt|rx_data[1][7]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.574      ;
; 0.272  ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[0]             ; uart_txt:uart_txt|uart:uart_inst|uart_tx                  ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.275  ; uart_txt:uart_txt|uart:uart_inst|rx_data[5]               ; uart_txt:uart_txt|rx_data[1][5]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.581      ;
; 0.280  ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[5][4]                           ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.280  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[4]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[3]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.281  ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[6][4]                           ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.402      ;
; 0.281  ; uart_txt:uart_txt|uart:uart_inst|rx_data[4]               ; uart_txt:uart_txt|rx_data[7][4]                           ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.402      ;
; 0.281  ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[8]             ; uart_txt:uart_txt|uart:uart_inst|rx_buffer[7]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.283  ; uart_txt:uart_txt|uart:uart_inst|rx_data[2]               ; uart_txt:uart_txt|rx_data[1][2]                           ; clk                                     ; clk         ; 0.000        ; 0.222      ; 0.589      ;
; 0.285  ; uart_txt:uart_txt|uart:uart_inst|rx_state                 ; uart_txt:uart_txt|uart:uart_inst|rx_count[0]              ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.288  ; uart_txt:uart_txt|uart:uart_inst|rx_data[3]               ; uart_txt:uart_txt|rx_data[6][3]                           ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.289  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.290  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.293  ; uart_txt:uart_txt|uart:uart_inst|rx_data[1]               ; uart_txt:uart_txt|rx_data[7][1]                           ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; key_2x2_1:key_inst|key[1]                                 ; led[1]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.625      ;
; 0.294  ; uart_txt:uart_txt|uart:uart_inst|rx_data[6]               ; uart_txt:uart_txt|rx_data[3][6]                           ; clk                                     ; clk         ; 0.000        ; 0.221      ; 0.599      ;
; 0.296  ; key_2x2_1:key_inst|key[1]                                 ; led[0]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.628      ;
; 0.299  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[9]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[8]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[1]            ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; key_2x2_1:key_inst|key[0]                                 ; led[3]~reg0                                               ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.632      ;
; 0.301  ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[5]             ; uart_txt:uart_txt|uart:uart_inst|tx_buffer[4]             ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ; clk                                     ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.301  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301  ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; uart_txt:uart_txt|uart:uart_inst|count_baud[7]            ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; key_2x2_1:key_inst|key[1]                                 ; tx_data[1][1]                                             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk         ; 0.000        ; 0.218      ; 0.633      ;
; 0.302  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ; clk                                     ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.302  ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.302  ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; uart_txt:uart_txt|uart:uart_inst|count_os[1]              ; clk                                     ; clk         ; 0.000        ; 0.036      ; 0.422      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.186 ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.221 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.342      ;
; 0.223 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.344      ;
; 0.286 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key[0]             ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.036      ; 0.406      ;
; 0.305 ; key_2x2_1:key_inst|curr_cycle_pressed ; key_2x2_1:key_inst|pressed_i          ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.345 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[0]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; key_2x2_1:key_inst|column             ; key_2x2_1:key_inst|key_col[1]         ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.000        ; 0.037      ; 0.467      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_1                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst1|prev_2                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_1                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; edge:edge_key_inst|prev_2                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|cnt[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|prev_sig_ins[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_2x2_1:key_inst|debounce:debounce_inst|sig_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[0]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[1]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[2]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; led[3]~reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[1][6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_data[3][4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tx_ena                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_rx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|edge:edge_inst_tx|prev_2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_busy                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_cnt[3]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[1][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[2][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[3][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[4][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_txt:uart_txt|rx_data[5][5]                           ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'key_2x2_1:key_inst|clk:clk_inst|clk_out'                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[0]                  ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key[1]                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|column                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|curr_cycle_pressed      ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[0]              ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|key_col[1]              ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_2x2_1:key_inst|pressed_i               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out|q                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|column|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|curr_cycle_pressed|clk            ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[0]|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key[1]|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[0]|clk                    ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|key_col[1]|clk                    ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|pressed_i|clk                     ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; Rise       ; key_inst|clk_inst|clk_out~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; 1.623 ; 2.015 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 0.854 ; 1.100 ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.829 ; 2.430 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.692 ; 2.285 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.829 ; 2.430 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 0.733 ; 1.041 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; -0.067 ; -0.323 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 0.299  ; -0.002 ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.128 ; -1.733 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.128 ; -1.733 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.201 ; -1.822 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.295 ; -0.561 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 4.308 ; 4.386 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 4.308 ; 4.386 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 3.785 ; 3.827 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 3.562 ; 3.614 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 3.560 ; 3.612 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 3.651 ; 3.593 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.571 ; 3.614 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.571 ; 3.595 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.536 ; 3.614 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 3.440 ; 3.489 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 4.184 ; 4.258 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 3.661 ; 3.699 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 3.442 ; 3.491 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 3.440 ; 3.489 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 3.528 ; 3.474 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.409 ; 3.465 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.443 ; 3.465 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.409 ; 3.484 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -2.983   ; -0.105 ; N/A      ; N/A     ; -3.000              ;
;  clk                                     ; -2.983   ; -0.105 ; N/A      ; N/A     ; -3.000              ;
;  key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.054   ; 0.186  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                          ; -374.346 ; -0.105 ; 0.0      ; 0.0     ; -212.716            ;
;  clk                                     ; -374.275 ; -0.105 ; N/A      ; N/A     ; -205.716            ;
;  key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.071   ; 0.000  ; N/A      ; N/A     ; -7.000              ;
+------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; 2.981 ; 3.158 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 1.502 ; 1.599 ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.278 ; 3.758 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 2.988 ; 3.479 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.278 ; 3.758 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 1.316 ; 1.453 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; rst_n       ; clk                                     ; -0.065 ; -0.158 ; Rise       ; clk                                     ;
; uart_rx     ; clk                                     ; 0.562  ; 0.415  ; Rise       ; clk                                     ;
; key_row[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.128 ; -1.733 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.128 ; -1.733 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_row[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -1.201 ; -1.822 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
; rst_n       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; -0.295 ; -0.561 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 7.169 ; 7.151 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 7.169 ; 7.151 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 6.384 ; 6.371 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 6.110 ; 6.046 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 6.106 ; 6.041 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 6.094 ; 6.154 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.033 ; 5.992 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.024 ; 5.992 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 6.033 ; 5.990 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; led[*]      ; clk                                     ; 3.440 ; 3.489 ; Rise       ; clk                                     ;
;  led[0]     ; clk                                     ; 4.184 ; 4.258 ; Rise       ; clk                                     ;
;  led[1]     ; clk                                     ; 3.661 ; 3.699 ; Rise       ; clk                                     ;
;  led[2]     ; clk                                     ; 3.442 ; 3.491 ; Rise       ; clk                                     ;
;  led[3]     ; clk                                     ; 3.440 ; 3.489 ; Rise       ; clk                                     ;
; uart_tx     ; clk                                     ; 3.528 ; 3.474 ; Rise       ; clk                                     ;
; key_col[*]  ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.409 ; 3.465 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[0] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.443 ; 3.465 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
;  key_col[1] ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 3.409 ; 3.484 ; Rise       ; key_2x2_1:key_inst|clk:clk_inst|clk_out ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; key_col[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; key_col[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_row[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_row[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; key_col[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; key_col[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; key_col[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; key_col[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; key_col[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; key_col[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; clk                                     ; clk                                     ; 3923     ; 0        ; 0        ; 0        ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk                                     ; 12       ; 1        ; 0        ; 0        ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; clk                                     ; clk                                     ; 3923     ; 0        ; 0        ; 0        ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; clk                                     ; 12       ; 1        ; 0        ; 0        ;
; key_2x2_1:key_inst|clk:clk_inst|clk_out ; key_2x2_1:key_inst|clk:clk_inst|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 212   ; 212  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Tue Nov 12 10:28:24 2024
Info: Command: quartus_sta key_test -c key_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'key_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name key_2x2_1:key_inst|clk:clk_inst|clk_out key_2x2_1:key_inst|clk:clk_inst|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.983            -374.275 clk 
    Info (332119):    -0.054              -0.071 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332146): Worst-case hold slack is 0.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.025               0.000 clk 
    Info (332119):     0.357               0.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -199.000 clk 
    Info (332119):    -1.000              -7.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.596            -318.115 clk 
    Info (332119):     0.057               0.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332146): Worst-case hold slack is 0.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.018               0.000 clk 
    Info (332119):     0.310               0.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -199.000 clk 
    Info (332119):    -1.000              -7.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.211            -127.306 clk 
    Info (332119):     0.407               0.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332146): Worst-case hold slack is -0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.105              -0.105 clk 
    Info (332119):     0.186               0.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -205.716 clk 
    Info (332119):    -1.000              -7.000 key_2x2_1:key_inst|clk:clk_inst|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4691 megabytes
    Info: Processing ended: Tue Nov 12 10:28:26 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


