<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>MPFS_ICICLE_KIT_BASE_DESIGN</data>
<data>4013</data>
<data>9668</data>
<data>3911</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>107</data>
<data>6</data>
<data>148</data>
<module>
<data>CLOCKS_AND_RESETS</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<module>
<data>CORERESET</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERESET_CORERESET_0_CORERESET_PF</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>INIT_MONITOR_INIT_MONITOR_0_PFSOC_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_0_PERIPHERALS</data>
<data>3997</data>
<data>9662</data>
<data>3911</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>107</data>
<data>1</data>
<data>0</data>
<module>
<data>Core_Poly_Z3</data>
<data>2045</data>
<data>7264</data>
<data>3584</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>100</data>
<data>0</data>
<data>0</data>
<module>
<data>address_generator_shuffling</data>
<data>76</data>
<data>2068</data>
<data>109</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_2s_3s_Core_Poly_Z3</data>
<data>6</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_4s</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_4s_0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_8s_3s</data>
<data>24</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>shuffle_rom</data>
<data>0</data>
<data>197</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>conflict_free_memory_map</data>
<data>28</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_mul</data>
<data>925</data>
<data>3811</data>
<data>2022</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>add_rd</data>
<data>0</data>
<data>815</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_0</data>
<data>0</data>
<data>117</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_1</data>
<data>0</data>
<data>118</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>add_rd_2</data>
<data>0</data>
<data>1284</data>
<data>53</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_1s</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_2s_3s_poly_mul</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_3</data>
<data>0</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_4</data>
<data>0</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_5</data>
<data>0</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_half_6</data>
<data>0</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd</data>
<data>28</data>
<data>120</data>
<data>220</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_0</data>
<data>28</data>
<data>120</data>
<data>220</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_1</data>
<data>28</data>
<data>120</data>
<data>220</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>mult_rd_2</data>
<data>28</data>
<data>120</data>
<data>220</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd</data>
<data>0</data>
<data>23</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_0</data>
<data>0</data>
<data>23</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_1</data>
<data>0</data>
<data>23</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>sub_rd_2</data>
<data>0</data>
<data>122</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>tf0_ROM</data>
<data>23</data>
<data>157</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>tf1_ROM</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>tf2_ROM</data>
<data>92</data>
<data>376</data>
<data>114</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_ram_5s_32s_46s_Core_Poly_Z3_1</data>
<data>129</data>
<data>608</data>
<data>408</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>18</data>
<data>0</data>
<data>0</data>
<module>
<data>arbiter</data>
<data>0</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_3s_Z2</data>
<data>60</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_4s_Z1</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bank_in_5s_1</data>
<data>0</data>
<data>40</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_in_46s_1</data>
<data>8</data>
<data>528</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_out_46s_1</data>
<data>56</data>
<data>16</data>
<data>368</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_8s_3s_0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_8s_4s</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_bank_5s_32s_46s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>poly_ram_5s_32s_46s_Core_Poly_Z3_1_0</data>
<data>62</data>
<data>524</data>
<data>408</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>18</data>
<data>0</data>
<data>0</data>
<module>
<data>delay_3s_Z2_0</data>
<data>60</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>delay_4s_Z1_0</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bank_in_5s_1_0</data>
<data>0</data>
<data>40</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_in_46s_1_0</data>
<data>0</data>
<data>466</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>network_bf_out_46s_1_0</data>
<data>0</data>
<data>16</data>
<data>368</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>poly_bank_5s_32s_46s_6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>polyvec_ram_9s_512s_23s</data>
<data>0</data>
<data>64</data>
<data>460</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>64</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>FIC0_INITIATOR</data>
<data>1952</data>
<data>2398</data>
<data>327</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z5</data>
<data>1952</data>
<data>2398</data>
<data>327</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z8</data>
<data>504</data>
<data>267</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_8s_38s_64s_0s_1s</data>
<data>504</data>
<data>267</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_11s_0_1_3_2</data>
<data>18</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_2</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_0</data>
<data>120</data>
<data>63</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_2</data>
<data>120</data>
<data>63</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_82s_0_1_3_2</data>
<data>98</data>
<data>52</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z13</data>
<data>1446</data>
<data>2131</data>
<data>327</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_9s_38s_64s_0s_1s_0</data>
<data>484</data>
<data>262</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_0</data>
<data>18</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_1</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_0</data>
<data>112</data>
<data>62</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_2</data>
<data>108</data>
<data>57</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_0</data>
<data>98</data>
<data>55</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvDataWidthConverter_Z9</data>
<data>962</data>
<data>1869</data>
<data>327</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DownConverter_16s_64s_32s_38s_9s_1s_8s_4s_0</data>
<data>962</data>
<data>1869</data>
<data>327</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_readWidthConv_32s_16s_46s_64s_38s_9s_1s_0_1s</data>
<data>496</data>
<data>975</data>
<data>158</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_1s_0_1</data>
<data>148</data>
<data>349</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Rd_46s_9s</data>
<data>65</data>
<data>45</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_1</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_0_3s_7s_1s</data>
<data>116</data>
<data>172</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_2</data>
<data>1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvrd_46s_1s_9s_32s_64s_1s</data>
<data>151</data>
<data>369</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13_1</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_writeWidthConv_Z10</data>
<data>466</data>
<data>894</data>
<data>169</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_512s_0_1</data>
<data>150</data>
<data>416</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Wr_46s_9s</data>
<data>46</data>
<data>27</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl</data>
<data>1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_1_3s_7s_1s</data>
<data>105</data>
<data>189</data>
<data>36</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_0</data>
<data>1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvwr_64s_32s_1s_46s_8s_4s_9s</data>
<data>123</data>
<data>174</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_brespCtrl_1s_9s</data>
<data>10</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_10s_10s_15s_128s_16s_4s_128s_15s</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_10s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_0</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z13</data>
<data>16</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>MSS_WRAPPER</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>114</data>
<module>
<data>ICICLE_MSS</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>93</data>
</module>
</module>
</module>
</modules>
