11/28/21:
    关于这个东西我写点自己的感想。
    首先，这个异步FIFO不是用来用的，是用来看的。我知道有一些水平不高的面试官喜欢拿这个东西难为人，就好像软件工程师考红黑树一样，当然红黑树我也能写，C，C++,python我都有。我对这种行为嗤之以鼻，我如果将来有机会面试人也不会用这种下流的方式，但是我要尊重HR系统和面试官们的游戏规则，所以我写了这个玩意。
    我写RTL断断续续写了11年，本质上是为了做FPGA设计，ASIC设计我不懂，我会慢慢去学。但是进行一次完整的FPGA设计，仿真，验证，综合bitstream，petalinux 打包boot.bin, 生成image.ub，最后上FPGA，写driver这样的全设计流程我全都要懂，并且这样的流程我也走过了很多很多遍。这其中只要少了任何一环都会让整个设计前功尽弃。我知道国内有太多人比我水平高，我也知道我还算不上科班出身。你们从哪个大学跟哪个流派学出来的我不懂，我也不知道去哪里学那些流派的设计法，我唯一能告诉你们的就是我在VC707和ZYNQ平台上已经完整的做了不下30个project了，这些project有的是芯片验证平台的driver，有的是machine learning算法的硬件加速模块，有的是两种总线协议的adapter，有的是DMA模块。这些project交给其他人用的时候没人给我挑毛病。就算EDA设计有流派也是有个祖师爷创出来的，我能把工作做好我也可以自称我自己创造了一个FPGA设计流派，更何况我还在xilinx混了4年半，你可以以自己出身某一流派而不欣赏我，希望你那个流派能得到xilinx的认可。
    我做了这么多年的FPGA设计，没接触过跨时钟域的设计，写这个异步FIFO除了用来给面试官看没有第二个目的。我人生中第一次写异步FIFO不知道是什么时候了，大概是2010年前后，第二次写是2019年，那时候phd最后一年，在刷leetcode。这个版本的异步FIFO是在2021年10月的某个夜里躺在床上写的。本来我不想写这么伤人的话，但是当我今天想起几个月前我听到的国内某大厂面试官对我的侮辱，我决定在这个地方稍微反击一下。
    写给未来看到这个东西的面试官：假如我把这个异步FIFO发给了你，基本上说明我不会加入你的团队了。最后送你一句话，世界很大，你不会的东西很多，我不会的也很多，我在坚持学习，但我希望你停止进步，世界虽大，EDA圈子就这么小，今天我落在你手上，希望你哪天不要落在我手上。
    


