TimeQuest Timing Analyzer report for lauf
Tue Jan 10 22:56:21 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'teiler:taktgeber|flipflop'
 12. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 13. Slow Model Setup: 'CLOCK'
 14. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 15. Slow Model Hold: 'CLOCK'
 16. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 17. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 18. Slow Model Hold: 'teiler:taktgeber|flipflop'
 19. Slow Model Minimum Pulse Width: 'CLOCK'
 20. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 21. Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 22. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'teiler:taktgeber|flipflop'
 35. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 36. Fast Model Setup: 'CLOCK'
 37. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 38. Fast Model Hold: 'CLOCK'
 39. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 40. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 41. Fast Model Hold: 'teiler:taktgeber|flipflop'
 42. Fast Model Minimum Pulse Width: 'CLOCK'
 43. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 44. Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 45. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lauf                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; Clock Name                                                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; CLOCK                                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                                                                              ;
; teiler:taktgeber|flipflop                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|flipflop }                                                          ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] } ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] }           ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                           ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                         ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 404.04 MHz ; 404.04 MHz      ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;                                                               ;
; 413.22 MHz ; 413.22 MHz      ; teiler:taktgeber|flipflop                                                          ;                                                               ;
; 484.5 MHz  ; 380.08 MHz      ; CLOCK                                                                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; teiler:taktgeber|flipflop                                                          ; -1.540 ; -6.037        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -1.475 ; -11.097       ;
; CLOCK                                                                              ; -1.064 ; -13.159       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 1.469  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -2.485 ; -28.588       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -2.255 ; -16.304       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; -1.217 ; -1.217        ;
; teiler:taktgeber|flipflop                                                          ; -0.137 ; -0.137        ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.631 ; -27.293       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.611 ; -14.664       ;
; teiler:taktgeber|flipflop                                                          ; -0.611 ; -8.554        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; -0.611 ; -1.222        ;
+------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                    ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -1.540 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.486      ;
; -1.519 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.465      ;
; -1.420 ; s3                                                           ; s4      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; -1.332     ; 1.126      ;
; -1.393 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.339      ;
; -1.227 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.173      ;
; -1.221 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.167      ;
; -1.133 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.079      ;
; -1.072 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 2.018      ;
; -1.068 ; s5                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.106      ;
; -0.984 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.930      ;
; -0.926 ; s5                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.964      ;
; -0.919 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.865      ;
; -0.843 ; s6                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.881      ;
; -0.831 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.777      ;
; -0.751 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.697      ;
; -0.730 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.676      ;
; -0.728 ; s5                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.766      ;
; -0.604 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.550      ;
; -0.487 ; s1                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.001      ; 1.526      ;
; -0.438 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.092     ; 1.384      ;
; -0.411 ; s6                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.449      ;
; -0.290 ; s5                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.281 ; s2                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.319      ;
; -0.099 ; s7                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; -0.001     ; 1.136      ;
; 0.307  ; s2                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s7                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s1                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.731      ;
; 0.889  ; s4                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 1.332      ; 1.481      ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.475 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.513      ;
; -1.439 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.477      ;
; -1.395 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.433      ;
; -1.359 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.397      ;
; -1.354 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.392      ;
; -1.315 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.353      ;
; -1.279 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.317      ;
; -1.274 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.312      ;
; -1.242 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.280      ;
; -1.235 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.273      ;
; -1.199 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.237      ;
; -1.194 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.232      ;
; -1.162 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.200      ;
; -1.155 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.193      ;
; -1.119 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.157      ;
; -1.114 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.152      ;
; -1.103 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.141      ;
; -1.082 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.120      ;
; -1.075 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.113      ;
; -1.039 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.077      ;
; -1.034 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.072      ;
; -1.023 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.061      ;
; -1.002 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.040      ;
; -0.995 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.033      ;
; -0.975 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.013      ;
; -0.959 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.997      ;
; -0.954 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.992      ;
; -0.943 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.981      ;
; -0.943 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.981      ;
; -0.922 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.960      ;
; -0.895 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.933      ;
; -0.874 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.912      ;
; -0.863 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.901      ;
; -0.863 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.901      ;
; -0.842 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.880      ;
; -0.821 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.859      ;
; -0.816 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.854      ;
; -0.815 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.853      ;
; -0.785 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.823      ;
; -0.784 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.822      ;
; -0.783 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.821      ;
; -0.783 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.821      ;
; -0.762 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.800      ;
; -0.741 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.779      ;
; -0.736 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.774      ;
; -0.735 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.773      ;
; -0.705 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.743      ;
; -0.704 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.741      ;
; -0.703 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.741      ;
; -0.700 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.738      ;
; -0.661 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.699      ;
; -0.657 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.695      ;
; -0.656 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.694      ;
; -0.655 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.693      ;
; -0.489 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.527      ;
; -0.274 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.312      ;
; -0.273 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.311      ;
; -0.273 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.311      ;
; -0.270 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.308      ;
; -0.243 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.281      ;
; -0.229 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.267      ;
; -0.199 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.237      ;
; -0.195 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.233      ;
; -0.194 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.232      ;
; -0.193 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.231      ;
; 1.095  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.632      ;
; 1.175  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.552      ;
; 1.255  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.472      ;
; 1.335  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.392      ;
; 1.415  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.312      ;
; 1.495  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.232      ;
; 1.575  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 2.152      ;
; 1.595  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.632      ;
; 1.675  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.552      ;
; 1.749  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 1.978      ;
; 1.755  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.472      ;
; 1.829  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 1.898      ;
; 1.835  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.392      ;
; 1.909  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 1.818      ;
; 1.915  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.312      ;
; 1.989  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 1.738      ;
; 1.995  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.232      ;
; 2.075  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 2.152      ;
; 2.249  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 1.978      ;
; 2.329  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 1.898      ;
; 2.409  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 1.818      ;
; 2.489  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 1.738      ;
; 2.507  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 2.912      ; 1.220      ;
; 3.007  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 2.912      ; 1.220      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.064 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.102      ;
; -1.051 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.089      ;
; -1.019 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.057      ;
; -0.985 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.023      ;
; -0.984 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.022      ;
; -0.971 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 2.009      ;
; -0.944 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.982      ;
; -0.939 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.977      ;
; -0.939 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.977      ;
; -0.905 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.943      ;
; -0.891 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.929      ;
; -0.889 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.927      ;
; -0.864 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.902      ;
; -0.859 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.897      ;
; -0.825 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.863      ;
; -0.825 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.863      ;
; -0.811 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.849      ;
; -0.784 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.822      ;
; -0.784 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.822      ;
; -0.766 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.804      ;
; -0.765 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.803      ;
; -0.745 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.783      ;
; -0.745 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.783      ;
; -0.731 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.769      ;
; -0.704 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.742      ;
; -0.685 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.723      ;
; -0.685 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.723      ;
; -0.665 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.703      ;
; -0.665 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.703      ;
; -0.651 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.689      ;
; -0.634 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 1.671      ;
; -0.621 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.659      ;
; -0.608 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.001      ; 1.647      ;
; -0.601 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.639      ;
; -0.512 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.550      ;
; -0.496 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.534      ;
; -0.474 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.512      ;
; -0.472 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.510      ;
; -0.471 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.509      ;
; -0.470 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.508      ;
; -0.469 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.507      ;
; -0.457 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.495      ;
; -0.456 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.494      ;
; -0.455 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.001      ; 1.494      ;
; -0.448 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.486      ;
; -0.373 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.411      ;
; -0.368 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.406      ;
; -0.364 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.402      ;
; -0.363 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.401      ;
; -0.283 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; -0.001     ; 1.320      ;
; -0.274 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.312      ;
; -0.252 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.290      ;
; -0.252 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.290      ;
; -0.244 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.282      ;
; -0.242 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.280      ;
; -0.242 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.280      ;
; -0.233 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.271      ;
; -0.225 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.263      ;
; -0.159 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 1.197      ;
; 1.065  ; s5                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.700      ;
; 1.098  ; s5                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.667      ;
; 1.099  ; s5                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.666      ;
; 1.100  ; s5                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.665      ;
; 1.101  ; s5                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.664      ;
; 1.130  ; s5                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.634      ;
; 1.278  ; s5                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.486      ;
; 1.343  ; s5                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.421      ;
; 1.457  ; s6                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.308      ;
; 1.490  ; s6                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.275      ;
; 1.491  ; s6                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.274      ;
; 1.492  ; s6                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.273      ;
; 1.493  ; s6                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.272      ;
; 1.522  ; s6                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.242      ;
; 1.598  ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.167      ;
; 1.631  ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.134      ;
; 1.632  ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.133      ;
; 1.633  ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.132      ;
; 1.634  ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.727      ; 3.131      ;
; 1.663  ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.101      ;
; 1.730  ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.034      ;
; 1.735  ; s6                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.029      ;
; 1.763  ; s6                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 3.001      ;
; 1.822  ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 3.726      ; 2.942      ;
; 2.323  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.600      ; 2.092      ;
; 2.403  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.600      ; 2.012      ;
; 2.424  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 2.855      ; 1.246      ;
; 2.577  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.600      ; 1.838      ;
; 2.657  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.600      ; 1.758      ;
; 2.737  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 3.600      ; 1.678      ;
; 2.823  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 3.600      ; 2.092      ;
; 2.903  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 3.600      ; 2.012      ;
; 2.924  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 2.855      ; 1.246      ;
; 3.077  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 3.600      ; 1.838      ;
; 3.157  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 3.600      ; 1.758      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 1.469 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 0.500        ; 2.763      ; 2.109      ;
; 1.969 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 1.000        ; 2.763      ; 2.109      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.485 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.600      ; 1.678      ;
; -2.405 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.600      ; 1.758      ;
; -2.325 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.600      ; 1.838      ;
; -2.172 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.855      ; 1.246      ;
; -2.151 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.600      ; 2.012      ;
; -2.071 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 3.600      ; 2.092      ;
; -1.985 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.600      ; 1.678      ;
; -1.982 ; s5                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.030      ;
; -1.948 ; s5                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.065      ;
; -1.937 ; s5                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.076      ;
; -1.905 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.600      ; 1.758      ;
; -1.904 ; s6                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.108      ;
; -1.886 ; s5                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.126      ;
; -1.841 ; s5                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.172      ;
; -1.828 ; s6                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.184      ;
; -1.826 ; s6                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.186      ;
; -1.825 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.600      ; 1.838      ;
; -1.801 ; s5                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.212      ;
; -1.787 ; s6                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.226      ;
; -1.782 ; s6                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.231      ;
; -1.758 ; s5                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.255      ;
; -1.675 ; s6                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.338      ;
; -1.672 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.855      ; 1.246      ;
; -1.657 ; s5                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.355      ;
; -1.651 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.600      ; 2.012      ;
; -1.649 ; s6                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.364      ;
; -1.571 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 3.600      ; 2.092      ;
; -1.555 ; s6                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.458      ;
; -1.499 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.514      ;
; -1.491 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.521      ;
; -1.491 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.521      ;
; -1.397 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.726      ; 2.615      ;
; -1.341 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.672      ;
; -1.336 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.677      ;
; -1.257 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.756      ;
; -1.148 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 3.727      ; 2.865      ;
; 0.911  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.197      ;
; 0.977  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.263      ;
; 0.985  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.271      ;
; 0.994  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.280      ;
; 0.994  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.280      ;
; 0.996  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.282      ;
; 1.004  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.290      ;
; 1.004  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.290      ;
; 1.026  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.312      ;
; 1.035  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 1.320      ;
; 1.115  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.401      ;
; 1.116  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.402      ;
; 1.120  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.406      ;
; 1.125  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.411      ;
; 1.200  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.486      ;
; 1.207  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 1.494      ;
; 1.208  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.494      ;
; 1.209  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.495      ;
; 1.221  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.507      ;
; 1.222  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.508      ;
; 1.223  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.509      ;
; 1.224  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.510      ;
; 1.226  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.512      ;
; 1.248  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.534      ;
; 1.264  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.550      ;
; 1.353  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.639      ;
; 1.360  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 1.647      ;
; 1.373  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.659      ;
; 1.386  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 1.671      ;
; 1.403  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.689      ;
; 1.417  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.703      ;
; 1.417  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.723      ;
; 1.437  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.723      ;
; 1.456  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.742      ;
; 1.483  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.769      ;
; 1.497  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.783      ;
; 1.497  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.783      ;
; 1.517  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.803      ;
; 1.518  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.804      ;
; 1.536  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.822      ;
; 1.536  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.822      ;
; 1.563  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.849      ;
; 1.577  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.863      ;
; 1.577  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.863      ;
; 1.611  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.897      ;
; 1.616  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.902      ;
; 1.641  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.927      ;
; 1.643  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.929      ;
; 1.657  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.943      ;
; 1.691  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.977      ;
; 1.691  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.977      ;
; 1.696  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.982      ;
; 1.723  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.009      ;
; 1.736  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.022      ;
; 1.737  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.023      ;
; 1.771  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.057      ;
; 1.803  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.089      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.255 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 1.220      ;
; -1.755 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 1.220      ;
; -1.737 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 1.738      ;
; -1.657 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 1.818      ;
; -1.577 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 1.898      ;
; -1.497 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 1.978      ;
; -1.323 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.152      ;
; -1.243 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.232      ;
; -1.237 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 1.738      ;
; -1.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.312      ;
; -1.157 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 1.818      ;
; -1.083 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.392      ;
; -1.077 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 1.898      ;
; -1.003 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.472      ;
; -0.997 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 1.978      ;
; -0.923 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.552      ;
; -0.843 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.912      ; 2.632      ;
; -0.823 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.152      ;
; -0.743 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.232      ;
; -0.663 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.312      ;
; -0.583 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.392      ;
; -0.503 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.472      ;
; -0.423 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.552      ;
; -0.343 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.912      ; 2.632      ;
; 0.945  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.231      ;
; 0.946  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.951  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.981  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.995  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.281      ;
; 1.022  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.025  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.241  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.407  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.413  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.452  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.455  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.455  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.487  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.493  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.514  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.800      ;
; 1.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.537  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.823      ;
; 1.567  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.573  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.594  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.880      ;
; 1.615  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.615  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.626  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.912      ;
; 1.647  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.674  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.695  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.695  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.706  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.992      ;
; 1.711  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.997      ;
; 1.727  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.747  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.754  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.775  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.061      ;
; 1.786  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.072      ;
; 1.791  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.077      ;
; 1.827  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.113      ;
; 1.834  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.120      ;
; 1.855  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.141      ;
; 1.866  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.152      ;
; 1.871  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.907  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.193      ;
; 1.914  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.200      ;
; 1.946  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.232      ;
; 1.951  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.237      ;
; 1.987  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.273      ;
; 1.994  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.280      ;
; 2.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.312      ;
; 2.031  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.317      ;
; 2.067  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.353      ;
; 2.106  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.392      ;
; 2.111  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.397      ;
; 2.147  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.433      ;
; 2.191  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.477      ;
; 2.227  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.513      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -1.217 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 0.000        ; 2.763      ; 2.109      ;
; -0.717 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; -0.500       ; 2.763      ; 2.109      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                     ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.137 ; s4                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 1.332      ; 1.481      ;
; 0.445  ; s7                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s1                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s2                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.731      ;
; 0.851  ; s7                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; -0.001     ; 1.136      ;
; 1.033  ; s2                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.319      ;
; 1.042  ; s5                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.328      ;
; 1.163  ; s6                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.449      ;
; 1.190  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.384      ;
; 1.239  ; s1                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.001      ; 1.526      ;
; 1.356  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.550      ;
; 1.480  ; s5                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.766      ;
; 1.482  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.676      ;
; 1.503  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.697      ;
; 1.583  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.777      ;
; 1.595  ; s6                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.881      ;
; 1.671  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.865      ;
; 1.678  ; s5                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.964      ;
; 1.736  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 1.930      ;
; 1.820  ; s5                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.106      ;
; 1.824  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.018      ;
; 1.885  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.079      ;
; 1.973  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.167      ;
; 1.979  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.173      ;
; 2.145  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.339      ;
; 2.172  ; s3                                                           ; s4      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; -1.332     ; 1.126      ;
; 2.271  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.465      ;
; 2.292  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.092     ; 2.486      ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _|combout                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _|combout                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _|datac                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _|datac                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _~clkctrl|inclk[0]                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _~clkctrl|inclk[0]                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s1                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s1                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s2                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s2                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s3                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s3                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s4                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s4                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s5                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s5                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s6                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s6                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s7                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s7                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s1|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s1|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s2|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s2|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s3|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s3|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s4|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s4|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s5|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s5|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s6|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s6|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s7|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s7|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|dataa                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|dataa                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; 1.363 ; 1.363 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.734 ; 0.734 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.740 ; 0.740 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 1.082 ; 1.082 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.026 ; 1.026 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 1.363 ; 1.363 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.548 ; 0.548 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.797 ; 0.797 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.944 ; 0.944 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; 2.562 ; 2.562 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; 2.562 ; 2.562 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; 1.304 ; 1.304 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 4.896 ; 4.896 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 4.702 ; 4.702 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 4.896 ; 4.896 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; -0.300 ; -0.300 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.486 ; -0.486 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.492 ; -0.492 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.834 ; -0.834 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.778 ; -0.778 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -1.115 ; -1.115 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -0.300 ; -0.300 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -0.549 ; -0.549 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -0.696 ; -0.696 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; -0.646 ; -0.646 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; -0.646 ; -0.646 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; -0.584 ; -0.584 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -3.326 ; -3.326 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -3.326 ; -3.326 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -3.510 ; -3.510 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 11.131 ; 11.131 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 10.793 ; 10.793 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 11.131 ; 11.131 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 11.125 ; 11.125 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 10.564 ; 10.564 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 10.884 ; 10.884 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 10.606 ; 10.606 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 10.855 ; 10.855 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 10.585 ; 10.585 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 8.017  ; 8.017  ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 10.564 ; 10.564 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 10.793 ; 10.793 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 11.131 ; 11.131 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 11.125 ; 11.125 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 10.564 ; 10.564 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 10.884 ; 10.884 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 10.606 ; 10.606 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 10.855 ; 10.855 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 10.585 ; 10.585 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 7.625  ; 7.625  ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; T[3]       ; status      ; 10.644 ;    ;    ; 10.644 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; T[3]       ; status      ; 10.644 ;    ;    ; 10.644 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; teiler:taktgeber|flipflop                                                          ; -0.421 ; -0.541        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.003  ; 0.000         ;
; CLOCK                                                                              ; 0.199  ; 0.000         ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 0.966  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.579 ; -15.797       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.975 ; -7.822        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; -0.586 ; -0.586        ;
; teiler:taktgeber|flipflop                                                          ; -0.544 ; -0.544        ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.380 ; -22.380       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500 ; -12.000       ;
; teiler:taktgeber|flipflop                                                          ; -0.500 ; -7.000        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; -0.500 ; -1.000        ;
+------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                    ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.421 ; s3                                                           ; s4      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; -0.984     ; 0.469      ;
; -0.120 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.994      ;
; -0.109 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.983      ;
; -0.038 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.912      ;
; 0.006  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.868      ;
; 0.023  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.851      ;
; 0.036  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.838      ;
; 0.090  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.784      ;
; 0.120  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.754      ;
; 0.142  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.732      ;
; 0.168  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.706      ;
; 0.172  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.702      ;
; 0.177  ; s5                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.001      ; 0.856      ;
; 0.179  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.695      ;
; 0.243  ; s6                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.789      ;
; 0.247  ; s5                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.785      ;
; 0.250  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.624      ;
; 0.311  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.158     ; 0.563      ;
; 0.324  ; s5                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.708      ;
; 0.428  ; s1                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.001      ; 0.605      ;
; 0.440  ; s6                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; -0.001     ; 0.591      ;
; 0.494  ; s5                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.538      ;
; 0.499  ; s2                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.533      ;
; 0.557  ; s7                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; -0.001     ; 0.474      ;
; 0.665  ; s2                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s7                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s1                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 0.367      ;
; 1.424  ; s4                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.984      ; 0.592      ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.003 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.029      ;
; 0.025 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.007      ;
; 0.038 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.994      ;
; 0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.972      ;
; 0.073 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.959      ;
; 0.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.937      ;
; 0.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.937      ;
; 0.108 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.924      ;
; 0.112 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.920      ;
; 0.130 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.902      ;
; 0.130 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.902      ;
; 0.143 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.889      ;
; 0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.885      ;
; 0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.867      ;
; 0.165 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.867      ;
; 0.178 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.854      ;
; 0.182 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.850      ;
; 0.188 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.844      ;
; 0.200 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.832      ;
; 0.200 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.832      ;
; 0.213 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.819      ;
; 0.217 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.815      ;
; 0.223 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.809      ;
; 0.235 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.797      ;
; 0.235 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.797      ;
; 0.240 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.792      ;
; 0.252 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.780      ;
; 0.258 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.774      ;
; 0.258 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.774      ;
; 0.270 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.762      ;
; 0.275 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.757      ;
; 0.287 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.745      ;
; 0.293 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.739      ;
; 0.307 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.725      ;
; 0.310 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.722      ;
; 0.322 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.710      ;
; 0.327 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.704      ;
; 0.328 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.704      ;
; 0.329 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.703      ;
; 0.342 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.690      ;
; 0.345 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.687      ;
; 0.345 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.687      ;
; 0.362 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.669      ;
; 0.363 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.669      ;
; 0.364 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.668      ;
; 0.364 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.668      ;
; 0.377 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.655      ;
; 0.380 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.652      ;
; 0.382 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.650      ;
; 0.428 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.604      ;
; 0.502 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.529      ;
; 0.503 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.529      ;
; 0.504 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.528      ;
; 0.515 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.517      ;
; 0.518 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.514      ;
; 0.520 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 0.512      ;
; 0.806 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 1.077      ;
; 0.841 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 1.042      ;
; 0.876 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 1.007      ;
; 0.911 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.972      ;
; 0.946 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.937      ;
; 0.981 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.902      ;
; 1.016 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.867      ;
; 1.110 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.773      ;
; 1.145 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.738      ;
; 1.180 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.703      ;
; 1.215 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.668      ;
; 1.306 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 1.077      ;
; 1.341 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 1.042      ;
; 1.355 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.500        ; 1.210      ; 0.528      ;
; 1.376 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 1.007      ;
; 1.411 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.972      ;
; 1.446 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.937      ;
; 1.481 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.902      ;
; 1.516 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.867      ;
; 1.610 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.773      ;
; 1.645 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.738      ;
; 1.680 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.703      ;
; 1.715 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.668      ;
; 1.855 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 1.210      ; 0.528      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.199 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.833      ;
; 0.207 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.825      ;
; 0.209 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.823      ;
; 0.234 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.798      ;
; 0.234 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.798      ;
; 0.242 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.790      ;
; 0.244 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.788      ;
; 0.244 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.788      ;
; 0.257 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.775      ;
; 0.269 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.763      ;
; 0.277 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.755      ;
; 0.279 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.753      ;
; 0.292 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.740      ;
; 0.295 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.737      ;
; 0.304 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.728      ;
; 0.304 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.728      ;
; 0.312 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.720      ;
; 0.324 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.708      ;
; 0.327 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.705      ;
; 0.338 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.694      ;
; 0.339 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.693      ;
; 0.339 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.693      ;
; 0.347 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.685      ;
; 0.359 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.673      ;
; 0.361 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.671      ;
; 0.362 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.670      ;
; 0.371 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.661      ;
; 0.373 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.659      ;
; 0.373 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.659      ;
; 0.374 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.658      ;
; 0.374 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.658      ;
; 0.377 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.655      ;
; 0.382 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.650      ;
; 0.390 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.642      ;
; 0.395 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.637      ;
; 0.411 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.621      ;
; 0.412 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.620      ;
; 0.413 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.619      ;
; 0.413 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.619      ;
; 0.415 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.617      ;
; 0.428 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.604      ;
; 0.433 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.599      ;
; 0.434 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.598      ;
; 0.435 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.597      ;
; 0.458 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.574      ;
; 0.461 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.571      ;
; 0.462 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.570      ;
; 0.463 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.569      ;
; 0.490 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.542      ;
; 0.502 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.530      ;
; 0.506 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.526      ;
; 0.512 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.519      ;
; 0.513 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.518      ;
; 0.517 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.513      ;
; 0.520 ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; CLOCK                                                                              ; CLOCK       ; 1.000        ; 0.000      ; 0.512      ;
; 1.240 ; s5                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.473      ;
; 1.278 ; s5                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.435      ;
; 1.280 ; s5                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.433      ;
; 1.281 ; s5                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.432      ;
; 1.282 ; s5                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.431      ;
; 1.289 ; s5                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.424      ;
; 1.336 ; s5                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.377      ;
; 1.354 ; s5                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.359      ;
; 1.405 ; s6                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.307      ;
; 1.443 ; s6                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.269      ;
; 1.445 ; s6                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.267      ;
; 1.446 ; s6                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.266      ;
; 1.447 ; s6                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.265      ;
; 1.454 ; s6                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.258      ;
; 1.464 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.249      ;
; 1.501 ; s6                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.211      ;
; 1.502 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.211      ;
; 1.504 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.209      ;
; 1.505 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.208      ;
; 1.506 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.207      ;
; 1.513 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.200      ;
; 1.521 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.192      ;
; 1.549 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.719      ; 0.843      ;
; 1.550 ; s6                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.680      ; 1.162      ;
; 1.560 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 1.000        ; 1.681      ; 1.153      ;
; 1.584 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.719      ; 0.808      ;
; 1.678 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.719      ; 0.714      ;
; 1.713 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.719      ; 0.679      ;
; 1.748 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.719      ; 0.644      ;
; 1.959 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.500        ; 1.792      ; 0.506      ;
; 2.049 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 1.719      ; 0.843      ;
; 2.084 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 1.719      ; 0.808      ;
; 2.178 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 1.719      ; 0.714      ;
; 2.213 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 1.719      ; 0.679      ;
; 2.248 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 1.000        ; 1.719      ; 0.644      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.966 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 0.500        ; 1.156      ; 0.863      ;
; 1.466 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 1.000        ; 1.156      ; 0.863      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.579 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.792      ; 0.506      ;
; -1.368 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.719      ; 0.644      ;
; -1.333 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.719      ; 0.679      ;
; -1.298 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.719      ; 0.714      ;
; -1.204 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.719      ; 0.808      ;
; -1.169 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.719      ; 0.843      ;
; -1.079 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.792      ; 0.506      ;
; -1.025 ; s5                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.808      ;
; -1.015 ; s5                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.818      ;
; -0.992 ; s6                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.840      ;
; -0.992 ; s5                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.841      ;
; -0.991 ; s6                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.841      ;
; -0.991 ; s6                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.841      ;
; -0.973 ; s5                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.860      ;
; -0.947 ; s5                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.886      ;
; -0.943 ; s5                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.890      ;
; -0.918 ; s6                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.914      ;
; -0.915 ; s5                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.918      ;
; -0.914 ; s6                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.918      ;
; -0.896 ; s6                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.936      ;
; -0.887 ; s6                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.945      ;
; -0.886 ; s6                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.680      ; 0.946      ;
; -0.886 ; s5                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.947      ;
; -0.868 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.719      ; 0.644      ;
; -0.865 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.968      ;
; -0.863 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.970      ;
; -0.848 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 0.985      ;
; -0.833 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.719      ; 0.679      ;
; -0.821 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 1.012      ;
; -0.798 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.719      ; 0.714      ;
; -0.792 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 1.041      ;
; -0.788 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 1.045      ;
; -0.781 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 1.052      ;
; -0.728 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 1.681      ; 1.105      ;
; -0.704 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.719      ; 0.808      ;
; -0.669 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.719      ; 0.843      ;
; 0.360  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.520      ;
; 0.374  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.526      ;
; 0.378  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.530      ;
; 0.390  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.542      ;
; 0.417  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.569      ;
; 0.418  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.570      ;
; 0.419  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.571      ;
; 0.422  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.574      ;
; 0.445  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.597      ;
; 0.446  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.598      ;
; 0.447  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.599      ;
; 0.452  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.604      ;
; 0.465  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.617      ;
; 0.467  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.619      ;
; 0.467  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.619      ;
; 0.468  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.620      ;
; 0.469  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.621      ;
; 0.485  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.637      ;
; 0.490  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.642      ;
; 0.498  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.650      ;
; 0.503  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.655      ;
; 0.506  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.658      ;
; 0.506  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.661      ;
; 0.518  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.671      ;
; 0.521  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.673      ;
; 0.533  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.685      ;
; 0.541  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.693      ;
; 0.541  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.694      ;
; 0.553  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.708      ;
; 0.568  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.720      ;
; 0.576  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.728      ;
; 0.576  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.728      ;
; 0.585  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.737      ;
; 0.588  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.740      ;
; 0.601  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.753      ;
; 0.603  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.755      ;
; 0.611  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.763      ;
; 0.623  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.775      ;
; 0.636  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.788      ;
; 0.638  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.790      ;
; 0.646  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.798      ;
; 0.646  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.798      ;
; 0.671  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.823      ;
; 0.673  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.825      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.975 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.528      ;
; -0.835 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.668      ;
; -0.800 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.703      ;
; -0.765 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.738      ;
; -0.730 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.773      ;
; -0.636 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.867      ;
; -0.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.902      ;
; -0.566 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.937      ;
; -0.531 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 0.972      ;
; -0.496 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 1.007      ;
; -0.475 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.528      ;
; -0.461 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 1.042      ;
; -0.426 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.210      ; 1.077      ;
; -0.335 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.668      ;
; -0.300 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.703      ;
; -0.265 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.738      ;
; -0.230 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.773      ;
; -0.136 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.867      ;
; -0.101 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.902      ;
; -0.066 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.937      ;
; -0.031 ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 0.972      ;
; 0.004  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 1.007      ;
; 0.039  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 1.042      ;
; 0.074  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.210      ; 1.077      ;
; 0.360  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.365  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.452  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.498  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.503  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.538  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.551  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.570  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.573  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.593  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.605  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.610  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.628  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.640  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.663  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.667  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.692  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.698  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.702  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.854      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.733  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.737  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.768  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.772  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.807  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.959      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.842  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.994      ;
; 0.855  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.007      ;
; 0.877  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.029      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.586 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; 0.000        ; 1.156      ; 0.863      ;
; -0.086 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; -0.500       ; 1.156      ; 0.863      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                     ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.544 ; s4                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.984      ; 0.592      ;
; 0.215  ; s7                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s1                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s2                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.367      ;
; 0.323  ; s7                                                           ; s1      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; -0.001     ; 0.474      ;
; 0.381  ; s2                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.533      ;
; 0.386  ; s5                                                           ; s7      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.538      ;
; 0.440  ; s6                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; -0.001     ; 0.591      ;
; 0.452  ; s1                                                           ; s2      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.001      ; 0.605      ;
; 0.556  ; s5                                                           ; s3      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.708      ;
; 0.569  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.563      ;
; 0.630  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.624      ;
; 0.633  ; s5                                                           ; s5      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.785      ;
; 0.637  ; s6                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.789      ;
; 0.701  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.695      ;
; 0.703  ; s5                                                           ; s6      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.001      ; 0.856      ;
; 0.708  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.702      ;
; 0.712  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.706      ;
; 0.738  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.732      ;
; 0.760  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.754      ;
; 0.790  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.784      ;
; 0.844  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s5      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.838      ;
; 0.857  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.851      ;
; 0.874  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.868      ;
; 0.918  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.912      ;
; 0.989  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.983      ;
; 1.000  ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2] ; s3      ; CLOCK                     ; teiler:taktgeber|flipflop ; 0.000        ; -0.158     ; 0.994      ;
; 1.301  ; s3                                                           ; s4      ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; -0.984     ; 0.469      ;
+--------+--------------------------------------------------------------+---------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; lpm_counter:warten_counter|cntr_89i:auto_generated|safe_q[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _|combout                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _|combout                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _|datac                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _|datac                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _~clkctrl|inclk[0]                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _~clkctrl|inclk[0]                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; _~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; _~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|datab                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s1                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s1                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s2                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s2                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s3                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s3                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s4                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s4                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s5                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s5                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s6                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s6                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s7                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s7                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s1|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s1|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s2|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s2|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s3|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s3|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s4|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s4|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s5|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s5|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s6|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s6|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; s7|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; s7|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|dataa                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|dataa                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; 0.599 ; 0.599 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.371 ; 0.371 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.373 ; 0.373 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.491 ; 0.491 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 0.478 ; 0.478 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.599 ; 0.599 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.323 ; 0.323 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.383 ; 0.383 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.455 ; 0.455 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; 1.069 ; 1.069 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; 1.069 ; 1.069 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; 0.564 ; 0.564 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 2.207 ; 2.207 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 2.163 ; 2.163 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 2.207 ; 2.207 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; -0.203 ; -0.203 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.251 ; -0.251 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.253 ; -0.253 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.371 ; -0.371 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.358 ; -0.358 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -0.479 ; -0.479 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -0.203 ; -0.203 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -0.263 ; -0.263 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -0.335 ; -0.335 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; -0.290 ; -0.290 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; -0.290 ; -0.290 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; -0.278 ; -0.278 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -1.608 ; -1.608 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -1.608 ; -1.608 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -1.686 ; -1.686 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 5.532 ; 5.532 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 5.381 ; 5.381 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 5.532 ; 5.532 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 5.521 ; 5.521 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 5.311 ; 5.311 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 5.451 ; 5.451 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 5.345 ; 5.345 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 5.431 ; 5.431 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 5.328 ; 5.328 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 4.080 ; 4.080 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 5.311 ; 5.311 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 5.381 ; 5.381 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 5.532 ; 5.532 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 5.521 ; 5.521 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 5.311 ; 5.311 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 5.451 ; 5.451 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 5.345 ; 5.345 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 5.431 ; 5.431 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 5.328 ; 5.328 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 3.915 ; 3.915 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; T[3]       ; status      ; 5.389 ;    ;    ; 5.389 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; T[3]       ; status      ; 5.389 ;    ;    ; 5.389 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                                               ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                    ; -1.540  ; -2.485  ; N/A      ; N/A     ; -1.631              ;
;  CLOCK                                                                              ; -1.064  ; -2.485  ; N/A      ; N/A     ; -1.631              ;
;  teiler:taktgeber|flipflop                                                          ; -1.540  ; -0.544  ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 0.966   ; -1.217  ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -1.475  ; -2.255  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                                     ; -30.293 ; -46.246 ; 0.0      ; 0.0     ; -51.733             ;
;  CLOCK                                                                              ; -13.159 ; -28.588 ; N/A      ; N/A     ; -27.293             ;
;  teiler:taktgeber|flipflop                                                          ; -6.037  ; -0.544  ; N/A      ; N/A     ; -8.554              ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 0.000   ; -1.217  ; N/A      ; N/A     ; -1.222              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -11.097 ; -16.304 ; N/A      ; N/A     ; -14.664             ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; 1.363 ; 1.363 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.734 ; 0.734 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.740 ; 0.740 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 1.082 ; 1.082 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.026 ; 1.026 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 1.363 ; 1.363 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.548 ; 0.548 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.797 ; 0.797 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.944 ; 0.944 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; 2.562 ; 2.562 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; 2.562 ; 2.562 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; 1.304 ; 1.304 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 4.896 ; 4.896 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 4.702 ; 4.702 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 4.896 ; 4.896 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; PARIN[*]  ; CLOCK                     ; -0.203 ; -0.203 ; Rise       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.251 ; -0.251 ; Rise       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.253 ; -0.253 ; Rise       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.371 ; -0.371 ; Rise       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.358 ; -0.358 ; Rise       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -0.479 ; -0.479 ; Rise       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -0.203 ; -0.203 ; Rise       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -0.263 ; -0.263 ; Rise       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -0.335 ; -0.335 ; Rise       ; CLOCK                     ;
; T[*]      ; CLOCK                     ; -0.290 ; -0.290 ; Rise       ; CLOCK                     ;
;  T[3]     ; CLOCK                     ; -0.290 ; -0.290 ; Rise       ; CLOCK                     ;
; mod_serin ; CLOCK                     ; -0.278 ; -0.278 ; Rise       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -1.608 ; -1.608 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -1.608 ; -1.608 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -1.686 ; -1.686 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 11.131 ; 11.131 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 10.793 ; 10.793 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 11.131 ; 11.131 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 11.125 ; 11.125 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 10.564 ; 10.564 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 10.884 ; 10.884 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 10.606 ; 10.606 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 10.855 ; 10.855 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 10.585 ; 10.585 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 8.017  ; 8.017  ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; out[*]    ; CLOCK                     ; 5.311 ; 5.311 ; Rise       ; CLOCK                     ;
;  out[0]   ; CLOCK                     ; 5.381 ; 5.381 ; Rise       ; CLOCK                     ;
;  out[1]   ; CLOCK                     ; 5.532 ; 5.532 ; Rise       ; CLOCK                     ;
;  out[2]   ; CLOCK                     ; 5.521 ; 5.521 ; Rise       ; CLOCK                     ;
;  out[3]   ; CLOCK                     ; 5.311 ; 5.311 ; Rise       ; CLOCK                     ;
;  out[4]   ; CLOCK                     ; 5.451 ; 5.451 ; Rise       ; CLOCK                     ;
;  out[5]   ; CLOCK                     ; 5.345 ; 5.345 ; Rise       ; CLOCK                     ;
;  out[6]   ; CLOCK                     ; 5.431 ; 5.431 ; Rise       ; CLOCK                     ;
;  out[7]   ; CLOCK                     ; 5.328 ; 5.328 ; Rise       ; CLOCK                     ;
; status    ; teiler:taktgeber|flipflop ; 3.915 ; 3.915 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; T[3]       ; status      ; 10.644 ;    ;    ; 10.644 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; T[3]       ; status      ; 5.389 ;    ;    ; 5.389 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 65       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 130      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 14       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 14       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 66       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 12       ; 12       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 65       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 130      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 14       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 14       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 66       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 12       ; 12       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 10 22:56:20 2017
Info: Command: quartus_sta lauf -c lauf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lauf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|flipflop teiler:taktgeber|flipflop
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "status~2|combout"
    Warning (332126): Node "status~2|dataa"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: datab  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.540        -6.037 teiler:taktgeber|flipflop 
    Info (332119):    -1.475       -11.097 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -1.064       -13.159 CLOCK 
    Info (332119):     1.469         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -2.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.485       -28.588 CLOCK 
    Info (332119):    -2.255       -16.304 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -1.217        -1.217 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
    Info (332119):    -0.137        -0.137 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -27.293 CLOCK 
    Info (332119):    -0.611       -14.664 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.611        -8.554 teiler:taktgeber|flipflop 
    Info (332119):    -0.611        -1.222 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: datab  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.421
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.421        -0.541 teiler:taktgeber|flipflop 
    Info (332119):     0.003         0.000 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.199         0.000 CLOCK 
    Info (332119):     0.966         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -1.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.579       -15.797 CLOCK 
    Info (332119):    -0.975        -7.822 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.586        -0.586 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
    Info (332119):    -0.544        -0.544 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK 
    Info (332119):    -0.500       -12.000 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.500        -7.000 teiler:taktgeber|flipflop 
    Info (332119):    -0.500        -1.000 teiler:taktgeber|lpm_counter:counter12|cntr_rlj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 427 megabytes
    Info: Processing ended: Tue Jan 10 22:56:21 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


