static int\r\nF_1 ( T_1 * V_1 , int V_2 ,\r\nT_2 * V_3 , T_3 * V_4 , T_4 * V_5 , T_5 T_6 V_6 )\r\n{\r\nT_7 V_7 ;\r\nT_8 V_8 ;\r\nV_2 = F_2 ( V_1 , V_2 , V_3 , V_4 , V_9 , & V_7 ) ;\r\nV_2 = F_3 ( V_1 , V_2 , V_3 , V_4 , V_10 , & V_8 ) ;\r\nF_4 ( V_3 -> V_11 , V_12 , L_1 ) ;\r\nF_5 ( V_5 , L_1 ) ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_6 ( T_1 * V_1 , int V_2 ,\r\nT_2 * V_3 , T_3 * V_4 , T_4 * V_5 , T_5 T_6 V_6 )\r\n{\r\nT_5 V_13 [ 6 ] ;\r\nV_2 = F_7 ( V_1 , V_2 , V_3 , V_4 , V_14 , V_13 ) ;\r\nV_2 = F_8 ( V_1 , V_2 , V_3 , V_4 ) ;\r\nF_4 ( V_3 -> V_11 , V_12 , L_2 ) ;\r\nF_5 ( V_5 , L_2 ) ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_9 ( T_1 * V_1 , int V_2 ,\r\nT_2 * V_3 , T_3 * V_4 , T_4 * V_5 )\r\n{\r\nT_7 V_15 ;\r\nT_5 type ;\r\nT_5 T_6 ;\r\nT_9 V_16 = 0 ;\r\nV_2 = F_2 ( V_1 , V_2 , V_3 , V_4 , V_17 , & V_15 ) ;\r\nwhile ( F_10 ( V_1 , V_2 ) > 0 ) {\r\nV_2 = F_11 ( V_1 , V_2 , V_3 , V_4 , V_18 , & type ) ;\r\nV_2 = F_11 ( V_1 , V_2 , V_3 , V_4 , V_19 , & T_6 ) ;\r\nif ( V_16 != 0 ) {\r\nF_4 ( V_3 -> V_11 , V_12 , L_3 ) ;\r\nF_5 ( V_5 , L_3 ) ;\r\n}\r\nV_16 ++ ;\r\nswitch( type ) {\r\ncase 0x00 :\r\nF_4 ( V_3 -> V_11 , V_12 , L_4 ) ;\r\nF_5 ( V_5 , L_4 ) ;\r\nreturn V_2 ;\r\nbreak;\r\ncase 0x01 :\r\nV_2 = F_1 ( V_1 , V_2 , V_3 , V_4 , V_5 , T_6 ) ;\r\nbreak;\r\ncase 0x02 :\r\nV_2 = F_6 ( V_1 , V_2 , V_3 , V_4 , V_5 , T_6 ) ;\r\nbreak;\r\ndefault:\r\nV_2 = F_12 ( V_1 , V_2 , V_3 , V_4 , T_6 ) ;\r\nF_13 ( V_3 -> V_11 , V_12 , L_5 , type ) ;\r\nF_5 ( V_5 , L_5 , type ) ;\r\nbreak;\r\n}\r\n}\r\nreturn V_2 ;\r\n}\r\nstatic T_10\r\nF_14 ( T_1 * V_1 , T_2 * V_3 , T_3 * V_4 ,\r\nvoid * V_20 )\r\n{\r\nT_7 V_21 = F_15 ( V_20 ) ;\r\nT_4 * V_5 ;\r\nT_3 * V_22 ;\r\nint V_2 = 0 ;\r\nT_11 V_23 ;\r\nif ( V_21 != 0xFF60 ) {\r\nreturn FALSE ;\r\n}\r\nF_16 ( V_3 -> V_11 , V_24 , L_6 ) ;\r\nF_17 ( V_3 -> V_11 , V_12 ) ;\r\nV_5 = F_18 ( V_4 , V_25 , V_1 , 0 , 0 , L_7 ) ;\r\nV_22 = F_19 ( V_5 , V_26 ) ;\r\nV_23 = V_2 ;\r\nV_2 = F_9 ( V_1 , V_2 , V_3 , V_22 , V_5 ) ;\r\nF_20 ( V_5 , V_2 - V_23 ) ;\r\nreturn TRUE ;\r\n}\r\nvoid\r\nF_21 ( void )\r\n{\r\nstatic T_12 V_27 [] = {\r\n{ & V_18 ,\r\n{ L_8 , L_9 ,\r\nV_28 , V_29 , F_22 ( V_30 ) , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_19 ,\r\n{ L_10 , L_11 ,\r\nV_28 , V_32 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_17 ,\r\n{ L_12 , L_13 ,\r\nV_33 , V_32 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_9 ,\r\n{ L_14 , L_15 ,\r\nV_33 , V_29 , NULL , 0x0 ,\r\nL_16 , V_31 } } ,\r\n{ & V_14 ,\r\n{ L_17 , L_18 ,\r\nV_34 , V_35 , 0x0 , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_10 ,\r\n{ L_19 , L_20 ,\r\nV_36 , V_35 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n} ;\r\nstatic T_9 * V_37 [] = {\r\n& V_26\r\n} ;\r\nV_25 = F_23 ( L_21 , L_6 , L_22 ) ;\r\nF_24 ( V_25 , V_27 , F_25 ( V_27 ) ) ;\r\nF_26 ( V_37 , F_25 ( V_37 ) ) ;\r\n}\r\nvoid\r\nF_27 ( void )\r\n{\r\nF_28 ( L_23 , F_14 , L_24 , L_25 , V_25 , V_38 ) ;\r\n}
