digraph "CFG for '_Z15cuda_copyRegionPhS_iiiiiiiiiiiiiii' function" {
	label="CFG for '_Z15cuda_copyRegionPhS_iiiiiiiiiiiiiii' function";

	Node0x4795000 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%17:\l  %18 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %19 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %20 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %21 = getelementptr i8, i8 addrspace(4)* %20, i64 4\l  %22 = bitcast i8 addrspace(4)* %21 to i16 addrspace(4)*\l  %23 = load i16, i16 addrspace(4)* %22, align 4, !range !5, !invariant.load !6\l  %24 = zext i16 %23 to i32\l  %25 = mul i32 %19, %24\l  %26 = add i32 %25, %18\l  %27 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %28 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %29 = getelementptr i8, i8 addrspace(4)* %20, i64 6\l  %30 = bitcast i8 addrspace(4)* %29 to i16 addrspace(4)*\l  %31 = load i16, i16 addrspace(4)* %30, align 2, !range !5, !invariant.load !6\l  %32 = zext i16 %31 to i32\l  %33 = mul i32 %28, %32\l  %34 = add i32 %33, %27\l  %35 = add nsw i32 %26, %8\l  %36 = add nsw i32 %34, %9\l  %37 = add nsw i32 %26, %12\l  %38 = add nsw i32 %34, %13\l  %39 = icmp slt i32 %34, %11\l  %40 = icmp slt i32 %26, %10\l  %41 = select i1 %39, i1 %40, i1 false\l  %42 = icmp slt i32 %35, %4\l  %43 = select i1 %41, i1 %42, i1 false\l  %44 = icmp slt i32 %36, %5\l  %45 = select i1 %43, i1 %44, i1 false\l  br i1 %45, label %46, label %81\l|{<s0>T|<s1>F}}"];
	Node0x4795000:s0 -> Node0x4794d40;
	Node0x4795000:s1 -> Node0x4799cc0;
	Node0x4794d40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%46:\l46:                                               \l  switch i32 %16, label %81 [\l    i32 1, label %47\l    i32 3, label %52\l  ]\l|{<s0>def|<s1>1|<s2>3}}"];
	Node0x4794d40:s0 -> Node0x4799cc0;
	Node0x4794d40:s1 -> Node0x4799e00;
	Node0x4794d40:s2 -> Node0x4799e80;
	Node0x4799e00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5d8d170",label="{%47:\l47:                                               \l  %48 = mul nsw i32 %38, %3\l  %49 = add nsw i32 %48, %37\l  %50 = mul nsw i32 %36, %2\l  %51 = add nsw i32 %50, %35\l  br label %73\l}"];
	Node0x4799e00 -> Node0x479a270;
	Node0x4799e80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5d8d170",label="{%52:\l52:                                               \l  %53 = mul nsw i32 %36, %2\l  %54 = add nsw i32 %53, %35\l  %55 = mul nsw i32 %38, %3\l  %56 = add nsw i32 %55, %37\l  %57 = mul nsw i32 %56, 3\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %58\l  %60 = load i8, i8 addrspace(1)* %59, align 1, !tbaa !7, !amdgpu.noclobber !6\l  %61 = mul nsw i32 %54, 3\l  %62 = sext i32 %61 to i64\l  %63 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %62\l  store i8 %60, i8 addrspace(1)* %63, align 1, !tbaa !7\l  %64 = add nsw i32 %57, 1\l  %65 = sext i32 %64 to i64\l  %66 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %65\l  %67 = load i8, i8 addrspace(1)* %66, align 1, !tbaa !7\l  %68 = add nsw i32 %61, 1\l  %69 = sext i32 %68 to i64\l  %70 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %69\l  store i8 %67, i8 addrspace(1)* %70, align 1, !tbaa !7\l  %71 = add nsw i32 %57, 2\l  %72 = add nsw i32 %61, 2\l  br label %73\l}"];
	Node0x4799e80 -> Node0x479a270;
	Node0x479a270 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%73:\l73:                                               \l  %74 = phi i32 [ %51, %47 ], [ %72, %52 ]\l  %75 = phi i32 [ %49, %47 ], [ %71, %52 ]\l  %76 = sext i32 %75 to i64\l  %77 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %76\l  %78 = load i8, i8 addrspace(1)* %77, align 1, !tbaa !7\l  %79 = sext i32 %74 to i64\l  %80 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %79\l  store i8 %78, i8 addrspace(1)* %80, align 1, !tbaa !7\l  br label %81\l}"];
	Node0x479a270 -> Node0x4799cc0;
	Node0x4799cc0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%81:\l81:                                               \l  ret void\l}"];
}
