# 数字逻辑实验项目

包含了数字逻辑的部分实验和项目，使用Verilog编写，vivado进行仿真，并在FPGA上进行验证。

## 实验

[存储器实现（RAM/FIFO)](./memory/)

[摩尔型序列检测器](./sequence_detection/)

## 项目

[密码锁设计](./project_lock/)

