static int
F_1 ( T_1 * V_1 , int V_2 ,
T_2 * V_3 , T_3 * V_4 )
{
T_4 V_5 ;
T_4 V_6 ;
F_2 ( V_4 , V_7 , V_1 , V_2 , 1 , V_8 ) ;
V_2 ++ ;
F_2 ( V_4 , V_9 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_11 , V_1 , V_2 , 1 , V_8 ) ;
V_2 ++ ;
F_2 ( V_4 , V_12 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_13 , V_1 , V_2 , 2 , V_8 ) ;
V_2 += 2 ;
F_2 ( V_4 , V_14 , V_1 , V_2 , 4 , V_10 ) ;
V_2 += 4 ;
F_2 ( V_4 , V_15 , V_1 , V_2 , 4 , V_10 ) ;
V_2 += 4 ;
F_2 ( V_4 , V_16 , V_1 , V_2 , 2 , V_10 ) ;
V_2 += 2 ;
F_2 ( V_4 , V_17 , V_1 , V_2 , 2 , V_10 ) ;
V_2 += 2 ;
F_2 ( V_4 , V_18 , V_1 , V_2 , 2 , V_8 ) ;
V_2 += 2 ;
F_2 ( V_4 , V_19 , V_1 , V_2 , 1 , V_10 ) ;
V_5 = F_3 ( V_1 , V_2 ) ;
V_2 ++ ;
F_2 ( V_4 , V_20 , V_1 , V_2 , 1 , V_10 ) ;
V_6 = F_3 ( V_1 , V_2 ) ;
V_2 ++ ;
switch ( V_5 ) {
case 1 :
if ( V_6 != 4 ) {
F_4 ( V_3 , NULL , & V_21 ,
L_1 , V_6 ) ;
return V_2 + V_6 ;
}
F_2 ( V_4 , V_22 , V_1 , V_2 , V_6 , V_10 ) ;
break;
case 2 :
if ( V_6 != 16 ) {
F_4 ( V_3 , NULL , & V_23 ,
L_2 , V_6 ) ;
return V_2 + V_6 ;
}
F_2 ( V_4 , V_24 , V_1 , V_2 , V_6 , V_8 ) ;
break;
default:
F_2 ( V_4 , V_25 , V_1 , V_2 , V_6 , V_8 ) ;
break;
}
V_2 += V_6 ;
F_5 ( V_3 -> V_26 , V_27 , L_3 ,
F_6 ( V_5 , V_28 , L_4 ) ) ;
return V_2 ;
}
static int
F_7 ( T_1 * V_1 , int V_2 ,
T_2 * V_3 V_29 , T_3 * V_4 )
{
F_2 ( V_4 , V_30 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_31 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_32 , V_1 , V_2 , 1 , V_8 ) ;
V_2 += 1 ;
F_2 ( V_4 , V_33 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_34 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_35 , V_1 , V_2 , 7 , V_8 ) ;
V_2 += 7 ;
F_2 ( V_4 , V_36 , V_1 , V_2 , 6 , V_8 ) ;
V_2 += 6 ;
return V_2 ;
}
static int
F_8 ( T_1 * V_1 , int V_2 ,
T_2 * V_3 V_29 , T_3 * V_4 )
{
T_4 V_37 ;
T_4 V_38 ;
F_2 ( V_4 , V_39 , V_1 , V_2 , 1 , V_10 ) ;
V_37 = F_3 ( V_1 , V_2 ) ;
V_2 ++ ;
F_2 ( V_4 , V_40 , V_1 , V_2 , 1 , V_10 ) ;
V_38 = F_3 ( V_1 , V_2 ) ;
V_2 ++ ;
switch( V_37 ) {
case 1 :
F_2 ( V_4 , V_41 , V_1 , V_2 , V_38 , V_42 | V_8 ) ;
V_2 += V_38 ;
break;
case 2 :
F_2 ( V_4 , V_43 , V_1 , V_2 , V_38 , V_8 ) ;
V_2 += V_38 ;
break;
case 3 :
F_2 ( V_4 , V_44 , V_1 , V_2 , 4 , V_10 ) ;
F_2 ( V_4 , V_45 , V_1 , V_2 + 4 , V_38 - 4 , V_8 ) ;
V_2 += V_38 ;
break;
default:
F_2 ( V_4 , V_46 , V_1 , V_2 , V_38 , V_8 ) ;
V_2 += V_38 ;
break;
}
return V_2 ;
}
static int
F_9 ( T_1 * V_1 , int V_2 , T_5 V_47 ,
T_2 * V_3 V_29 , T_3 * V_4 )
{
F_2 ( V_4 , V_48 , V_1 , V_2 , V_47 , V_8 ) ;
V_2 += V_47 ;
return V_2 ;
}
static int
F_10 ( T_1 * V_1 , T_2 * V_3 , T_3 * V_49 )
{
T_3 * V_50 ;
T_3 * V_4 ;
T_6 * V_51 ;
T_4 type ;
int V_2 = 0 ;
int V_52 ;
T_4 V_47 ;
T_7 V_53 ;
V_53 = F_11 ( V_1 , 2 ) ;
F_12 ( V_3 -> V_26 , V_54 , L_5 ) ;
F_13 ( V_3 -> V_26 , V_27 , L_6 , V_53 ) ;
V_51 = F_2 ( V_49 , V_55 , V_1 , 0 , - 1 , V_8 ) ;
V_50 = F_14 ( V_51 , V_56 ) ;
F_2 ( V_50 , V_57 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_50 , V_58 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_50 , V_59 , V_1 , V_2 , 2 , V_10 ) ;
V_2 += 2 ;
F_2 ( V_50 , V_60 , V_1 , V_2 , 2 , V_8 ) ;
V_2 += 2 ;
F_2 ( V_50 , V_61 , V_1 , V_2 , 6 , V_8 ) ;
V_2 += 6 ;
while ( F_15 ( V_1 , V_2 ) > 0 ) {
type = F_3 ( V_1 , V_2 ) ;
V_47 = F_3 ( V_1 , V_2 + 1 ) ;
if ( V_47 < 2 ) {
F_4 ( V_3 , NULL , & V_62 ,
L_7 , V_47 ) ;
return V_2 ;
}
V_47 -= 2 ;
V_51 = F_2 ( V_50 , V_63 , V_1 , V_2 , V_47 + 2 , V_10 ) ;
V_4 = F_14 ( V_51 , V_64 ) ;
F_16 ( V_51 , L_8 , V_47 + 2 ,
F_6 ( type , V_65 , L_4 ) ) ;
F_2 ( V_4 , V_66 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_2 ( V_4 , V_67 , V_1 , V_2 , 1 , V_10 ) ;
V_2 ++ ;
F_5 ( V_3 -> V_26 , V_27 , L_3 ,
F_6 ( type , V_65 , L_4 ) ) ;
V_52 = V_2 ;
switch( type ) {
case 1 :
V_2 = F_1 ( V_1 , V_2 , V_3 , V_4 ) ;
break;
case 2 :
V_2 = F_7 ( V_1 , V_2 , V_3 , V_4 ) ;
break;
case 3 :
V_2 = F_8 ( V_1 , V_2 , V_3 , V_4 ) ;
break;
default:
V_2 = F_9 ( V_1 , V_2 , V_47 , V_3 , V_4 ) ;
break;
}
if ( V_52 >= V_2 ) {
F_17 ( V_3 , NULL , & V_68 ) ;
return V_52 ;
}
if ( V_52 + V_47 > V_2 )
V_2 = V_52 + V_47 ;
}
return V_2 ;
}
static T_8
F_18 ( T_1 * V_1 , T_2 * V_3 )
{
T_5 V_69 ;
if ( F_19 ( V_1 ) < 2 )
return FALSE ;
V_69 = F_3 ( V_1 , 1 ) ;
if ( F_3 ( V_1 , 0 ) != 1
|| V_69 > 4
|| V_3 -> V_70 != V_3 -> V_71
#if 0
|| unknown1 == 0 && pinfo->net_dst != ipv4:224.0.0.102
&& pinfo->net_dst != ipv6:...
|| unknown1 == 0 && pinfo->dl_src != ether:c2-00-7c-b8-00-00
#endif
) {
return FALSE ;
}
return TRUE ;
}
static int
F_20 ( T_1 * V_1 , T_2 * V_3 , T_3 * V_49 , void * T_9 V_29 )
{
if ( ! F_18 ( V_1 , V_3 ) ) {
return 0 ;
}
return F_10 ( V_1 , V_3 , V_49 ) ;
}
void
F_21 ( void )
{
static T_10 V_72 [] = {
{ & V_57 ,
{ L_9 , L_10 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_58 ,
{ L_11 , L_12 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_59 ,
{ L_13 , L_14 , V_76 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_60 ,
{ L_15 , L_16 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_61 ,
{ L_17 , L_18 , V_79 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_63 ,
{ L_19 , L_20 , V_80 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_66 ,
{ L_21 , L_22 , V_73 , V_74 , F_22 ( V_65 ) ,
0x0 , NULL , V_75 } } ,
{ & V_67 ,
{ L_23 , L_24 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_7 ,
{ L_25 , L_26 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_9 ,
{ L_27 , L_28 , V_73 , V_74 , F_22 ( V_81 ) ,
0x0 , NULL , V_75 } } ,
{ & V_11 ,
{ L_29 , L_30 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_12 ,
{ L_31 , L_32 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_13 ,
{ L_33 , L_34 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_14 ,
{ L_35 , L_36 , V_82 , V_74 , NULL ,
0x0 , L_37 , V_75 } } ,
{ & V_15 ,
{ L_38 , L_39 , V_82 , V_74 , NULL ,
0x0 , L_40 , V_75 } } ,
{ & V_16 ,
{ L_41 , L_42 , V_76 , V_74 , NULL ,
0x0 , L_43 , V_75 } } ,
{ & V_17 ,
{ L_44 , L_45 , V_76 , V_74 , NULL ,
0x0 , L_46 , V_75 } } ,
{ & V_18 ,
{ L_47 , L_48 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_19 ,
{ L_49 , L_50 , V_73 , V_74 , F_22 ( V_28 ) ,
0x0 , NULL , V_75 } } ,
{ & V_20 ,
{ L_51 , L_52 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_22 ,
{ L_53 , L_54 , V_83 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_24 ,
{ L_55 , L_56 , V_84 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_25 ,
{ L_57 , L_58 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_30 ,
{ L_59 , L_60 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_31 ,
{ L_61 , L_62 , V_73 , V_74 , F_22 ( V_85 ) ,
0x0 , NULL , V_75 } } ,
{ & V_32 ,
{ L_63 , L_64 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_33 ,
{ L_31 , L_65 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_34 ,
{ L_66 , L_67 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_35 ,
{ L_68 , L_69 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_36 ,
{ L_70 , L_71 , V_79 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_39 ,
{ L_72 , L_73 , V_73 , V_74 , F_22 ( V_86 ) ,
0x0 , NULL , V_75 } } ,
{ & V_40 ,
{ L_74 , L_75 , V_73 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_41 ,
{ L_76 , L_77 , V_87 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_43 ,
{ L_78 , L_79 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_44 ,
{ L_80 , L_81 , V_82 , V_74 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_45 ,
{ L_82 , L_83 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_46 ,
{ L_84 , L_85 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
{ & V_48 ,
{ L_86 , L_87 , V_77 , V_78 , NULL ,
0x0 , NULL , V_75 } } ,
} ;
static T_11 * V_88 [] = {
& V_56 ,
& V_64 ,
} ;
static T_12 V_89 [] = {
{ & V_21 ,
{ L_88 , V_90 , V_91 ,
L_1 ,
V_92 } } ,
{ & V_23 ,
{ L_89 , V_90 , V_91 ,
L_2 ,
V_92 } } ,
{ & V_62 ,
{ L_90 , V_90 , V_91 ,
L_7 ,
V_92 } } ,
{ & V_68 ,
{ L_91 , V_90 , V_91 ,
L_92 ,
V_92 } } ,
} ;
T_13 * V_93 ;
V_55 = F_23 ( L_93 , L_5 , L_94 ) ;
F_24 ( V_55 , V_72 , F_25 ( V_72 ) ) ;
F_26 ( V_88 , F_25 ( V_88 ) ) ;
V_93 = F_27 ( V_55 ) ;
F_28 ( V_93 , V_89 , F_25 ( V_89 ) ) ;
}
void
F_29 ( void )
{
T_14 V_94 ;
V_94 = F_30 ( F_20 , V_55 ) ;
F_31 ( L_95 , V_95 , V_94 ) ;
}
