##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[7]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[0]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[1]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[12]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[13]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[2]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[3]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[4]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[5]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[6]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[8]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[9]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[20]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[21]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[18]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[19]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[16]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[17]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[14]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[15]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[28]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[29]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[26]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[27]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[24]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[25]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[22]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[23]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[36]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[37]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[34]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[35]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[32]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[33]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[30]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[31]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[44]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[45]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[42]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[43]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[40]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[41]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[38]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[39]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[46]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[47]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[10]}]
##set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[11]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[14]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[2]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[0]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[1]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[3]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[4]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[5]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[6]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[7]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[8]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[9]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[16]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[18]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[20]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[21]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[19]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[17]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[15]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[10]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[12]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[30]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[32]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[34]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[36]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[37]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[35]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[33]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[31]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[22]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[24]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[26]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[28]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[46]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[47]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[38]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[40]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[42]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[44]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[45]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[43]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[41]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[39]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[29]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[27]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[25]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[23]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[13]}]
##set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[11]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[0]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[1]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[2]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[3]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[4]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[5]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[0]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[1]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[2]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[3]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[4]}]
##set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[5]}]
##set_property MARK_DEBUG true [get_nets i_asic_odelay/clk_gtu_i3]
##set_property MARK_DEBUG true [get_nets clk_40MHZ_p_i_i_1_n_0]

##set_property MARK_DEBUG true [get_nets clk_gtu_i]
##create_debug_core u_ila_0 ila
##set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
##set_property ALL_PROBE_SAME_MU_CNT 4 [get_debug_cores u_ila_0]
##set_property C_ADV_TRIGGER true [get_debug_cores u_ila_0]
##set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
##set_property C_EN_STRG_QUAL true [get_debug_cores u_ila_0]
##set_property C_INPUT_PIPE_STAGES 5 [get_debug_cores u_ila_0]
##set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
##set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
##set_property port_width 1 [get_debug_ports u_ila_0/clk]
##connect_debug_port u_ila_0/clk [get_nets [list i_clk_ec_gen/inst/clk_ec]]
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
##set_property port_width 6 [get_debug_ports u_ila_0/probe0]
##connect_debug_port u_ila_0/probe0 [get_nets [list {ec_transmit_on_left_IBUF[0]} {ec_transmit_on_left_IBUF[1]} {ec_transmit_on_left_IBUF[2]} {ec_transmit_on_left_IBUF[3]} {ec_transmit_on_left_IBUF[4]} {ec_transmit_on_left_IBUF[5]}]]
##create_debug_port u_ila_0 probe
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
##set_property port_width 48 [get_debug_ports u_ila_0/probe1]
##connect_debug_port u_ila_0/probe1 [get_nets [list {ec_data_right_IBUF[0]} {ec_data_right_IBUF[1]} {ec_data_right_IBUF[2]} {ec_data_right_IBUF[3]} {ec_data_right_IBUF[4]} {ec_data_right_IBUF[5]} {ec_data_right_IBUF[6]} {ec_data_right_IBUF[7]} {ec_data_right_IBUF[8]} {ec_data_right_IBUF[9]} {ec_data_right_IBUF[10]} {ec_data_right_IBUF[11]} {ec_data_right_IBUF[12]} {ec_data_right_IBUF[13]} {ec_data_right_IBUF[14]} {ec_data_right_IBUF[15]} {ec_data_right_IBUF[16]} {ec_data_right_IBUF[17]} {ec_data_right_IBUF[18]} {ec_data_right_IBUF[19]} {ec_data_right_IBUF[20]} {ec_data_right_IBUF[21]} {ec_data_right_IBUF[22]} {ec_data_right_IBUF[23]} {ec_data_right_IBUF[24]} {ec_data_right_IBUF[25]} {ec_data_right_IBUF[26]} {ec_data_right_IBUF[27]} {ec_data_right_IBUF[28]} {ec_data_right_IBUF[29]} {ec_data_right_IBUF[30]} {ec_data_right_IBUF[31]} {ec_data_right_IBUF[32]} {ec_data_right_IBUF[33]} {ec_data_right_IBUF[34]} {ec_data_right_IBUF[35]} {ec_data_right_IBUF[36]} {ec_data_right_IBUF[37]} {ec_data_right_IBUF[38]} {ec_data_right_IBUF[39]} {ec_data_right_IBUF[40]} {ec_data_right_IBUF[41]} {ec_data_right_IBUF[42]} {ec_data_right_IBUF[43]} {ec_data_right_IBUF[44]} {ec_data_right_IBUF[45]} {ec_data_right_IBUF[46]} {ec_data_right_IBUF[47]}]]
##create_debug_port u_ila_0 probe
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
##set_property port_width 48 [get_debug_ports u_ila_0/probe2]
##connect_debug_port u_ila_0/probe2 [get_nets [list {ec_data_left_IBUF[0]} {ec_data_left_IBUF[1]} {ec_data_left_IBUF[2]} {ec_data_left_IBUF[3]} {ec_data_left_IBUF[4]} {ec_data_left_IBUF[5]} {ec_data_left_IBUF[6]} {ec_data_left_IBUF[7]} {ec_data_left_IBUF[8]} {ec_data_left_IBUF[9]} {ec_data_left_IBUF[10]} {ec_data_left_IBUF[11]} {ec_data_left_IBUF[12]} {ec_data_left_IBUF[13]} {ec_data_left_IBUF[14]} {ec_data_left_IBUF[15]} {ec_data_left_IBUF[16]} {ec_data_left_IBUF[17]} {ec_data_left_IBUF[18]} {ec_data_left_IBUF[19]} {ec_data_left_IBUF[20]} {ec_data_left_IBUF[21]} {ec_data_left_IBUF[22]} {ec_data_left_IBUF[23]} {ec_data_left_IBUF[24]} {ec_data_left_IBUF[25]} {ec_data_left_IBUF[26]} {ec_data_left_IBUF[27]} {ec_data_left_IBUF[28]} {ec_data_left_IBUF[29]} {ec_data_left_IBUF[30]} {ec_data_left_IBUF[31]} {ec_data_left_IBUF[32]} {ec_data_left_IBUF[33]} {ec_data_left_IBUF[34]} {ec_data_left_IBUF[35]} {ec_data_left_IBUF[36]} {ec_data_left_IBUF[37]} {ec_data_left_IBUF[38]} {ec_data_left_IBUF[39]} {ec_data_left_IBUF[40]} {ec_data_left_IBUF[41]} {ec_data_left_IBUF[42]} {ec_data_left_IBUF[43]} {ec_data_left_IBUF[44]} {ec_data_left_IBUF[45]} {ec_data_left_IBUF[46]} {ec_data_left_IBUF[47]}]]
##create_debug_port u_ila_0 probe
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
##set_property port_width 6 [get_debug_ports u_ila_0/probe3]
##connect_debug_port u_ila_0/probe3 [get_nets [list {ec_transmit_on_right_IBUF[0]} {ec_transmit_on_right_IBUF[1]} {ec_transmit_on_right_IBUF[2]} {ec_transmit_on_right_IBUF[3]} {ec_transmit_on_right_IBUF[4]} {ec_transmit_on_right_IBUF[5]}]]
##create_debug_port u_ila_0 probe
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
##set_property port_width 1 [get_debug_ports u_ila_0/probe4]
##connect_debug_port u_ila_0/probe4 [get_nets [list clk_40MHZ_p_i_i_1_n_0]]
##create_debug_port u_ila_0 probe
##set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
##set_property port_width 1 [get_debug_ports u_ila_0/probe5]
##connect_debug_port u_ila_0/probe5 [get_nets [list clk_gtu_i]]
##set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
##set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
##set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
##connect_debug_port dbg_hub/clk [get_nets clk_ec]

#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[0]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[1]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[2]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[3]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[4]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[5]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[6]}]
#set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[7]}]
#set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[0]}]
#set_property MARK_DEBUG false [get_nets clk_ec]
#set_property MARK_DEBUG true [get_nets clk_gtu_i]
#set_property MARK_DEBUG true [get_nets clk_40MHZ_p]
#create_debug_core u_ila_0 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
#set_property ALL_PROBE_SAME_MU_CNT 4 [get_debug_cores u_ila_0]
#set_property C_ADV_TRIGGER true [get_debug_cores u_ila_0]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
#set_property C_EN_STRG_QUAL true [get_debug_cores u_ila_0]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
#set_property port_width 1 [get_debug_ports u_ila_0/clk]
#connect_debug_port u_ila_0/clk [get_nets [list i_clk_ec_gen/inst/clk_ec]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
#set_property port_width 8 [get_debug_ports u_ila_0/probe0]
#connect_debug_port u_ila_0/probe0 [get_nets [list {ec_data_left_IBUF[0]} {ec_data_left_IBUF[1]} {ec_data_left_IBUF[2]} {ec_data_left_IBUF[3]} {ec_data_left_IBUF[4]} {ec_data_left_IBUF[5]} {ec_data_left_IBUF[6]} {ec_data_left_IBUF[7]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
#set_property port_width 1 [get_debug_ports u_ila_0/probe1]
#connect_debug_port u_ila_0/probe1 [get_nets [list {ec_transmit_on_left_IBUF[0]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
#set_property port_width 1 [get_debug_ports u_ila_0/probe2]
#connect_debug_port u_ila_0/probe2 [get_nets [list clk_40MHZ_p]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
#set_property port_width 1 [get_debug_ports u_ila_0/probe3]
#connect_debug_port u_ila_0/probe3 [get_nets [list clk_gtu_i]]
#set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
#set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
#set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
#connect_debug_port dbg_hub/clk [get_nets clk_ec]

set_property MARK_DEBUG true [get_nets clk_gtu_i]
set_property MARK_DEBUG true [get_nets clk_40MHZ_p_i_i_1_n_0]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[0]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[1]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[2]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[3]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[4]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_right_IBUF[5]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[0]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[1]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[2]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[3]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[4]}]
set_property MARK_DEBUG true [get_nets {ec_transmit_on_left_IBUF[5]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[27]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[45]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[29]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[47]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[43]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[39]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[30]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[32]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[33]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[35]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[40]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[37]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[8]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[0]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[26]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[2]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[4]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[6]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[22]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[18]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[20]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[9]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[11]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[13]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[15]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[37]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[29]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[31]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[33]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[35]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[39]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[41]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[43]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[47]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[45]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[7]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[3]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[0]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[1]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[2]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[4]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[5]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[6]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[8]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[9]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[10]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[11]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[12]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[13]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[14]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[15]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[16]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[18]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[20]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[22]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[24]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[26]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[28]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[27]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[25]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[23]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[21]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[19]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[17]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[44]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[38]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[31]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[46]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[41]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[34]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[42]}]
set_property MARK_DEBUG true [get_nets {ec_data_right_IBUF[36]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[7]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[1]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[3]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[5]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[10]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[12]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[14]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[16]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[17]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[19]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[21]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[23]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[24]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[25]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[32]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[28]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[30]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[34]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[36]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[38]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[40]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[42]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[44]}]
set_property MARK_DEBUG true [get_nets {ec_data_left_IBUF[46]}]
create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 6 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list i_clk_ec_gen/inst/clk_ec]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 6 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {ec_transmit_on_right_IBUF[0]} {ec_transmit_on_right_IBUF[1]} {ec_transmit_on_right_IBUF[2]} {ec_transmit_on_right_IBUF[3]} {ec_transmit_on_right_IBUF[4]} {ec_transmit_on_right_IBUF[5]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 6 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {ec_transmit_on_left_IBUF[0]} {ec_transmit_on_left_IBUF[1]} {ec_transmit_on_left_IBUF[2]} {ec_transmit_on_left_IBUF[3]} {ec_transmit_on_left_IBUF[4]} {ec_transmit_on_left_IBUF[5]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 48 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {ec_data_right_IBUF[0]} {ec_data_right_IBUF[1]} {ec_data_right_IBUF[2]} {ec_data_right_IBUF[3]} {ec_data_right_IBUF[4]} {ec_data_right_IBUF[5]} {ec_data_right_IBUF[6]} {ec_data_right_IBUF[7]} {ec_data_right_IBUF[8]} {ec_data_right_IBUF[9]} {ec_data_right_IBUF[10]} {ec_data_right_IBUF[11]} {ec_data_right_IBUF[12]} {ec_data_right_IBUF[13]} {ec_data_right_IBUF[14]} {ec_data_right_IBUF[15]} {ec_data_right_IBUF[16]} {ec_data_right_IBUF[17]} {ec_data_right_IBUF[18]} {ec_data_right_IBUF[19]} {ec_data_right_IBUF[20]} {ec_data_right_IBUF[21]} {ec_data_right_IBUF[22]} {ec_data_right_IBUF[23]} {ec_data_right_IBUF[24]} {ec_data_right_IBUF[25]} {ec_data_right_IBUF[26]} {ec_data_right_IBUF[27]} {ec_data_right_IBUF[28]} {ec_data_right_IBUF[29]} {ec_data_right_IBUF[30]} {ec_data_right_IBUF[31]} {ec_data_right_IBUF[32]} {ec_data_right_IBUF[33]} {ec_data_right_IBUF[34]} {ec_data_right_IBUF[35]} {ec_data_right_IBUF[36]} {ec_data_right_IBUF[37]} {ec_data_right_IBUF[38]} {ec_data_right_IBUF[39]} {ec_data_right_IBUF[40]} {ec_data_right_IBUF[41]} {ec_data_right_IBUF[42]} {ec_data_right_IBUF[43]} {ec_data_right_IBUF[44]} {ec_data_right_IBUF[45]} {ec_data_right_IBUF[46]} {ec_data_right_IBUF[47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 48 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {ec_data_left_IBUF[0]} {ec_data_left_IBUF[1]} {ec_data_left_IBUF[2]} {ec_data_left_IBUF[3]} {ec_data_left_IBUF[4]} {ec_data_left_IBUF[5]} {ec_data_left_IBUF[6]} {ec_data_left_IBUF[7]} {ec_data_left_IBUF[8]} {ec_data_left_IBUF[9]} {ec_data_left_IBUF[10]} {ec_data_left_IBUF[11]} {ec_data_left_IBUF[12]} {ec_data_left_IBUF[13]} {ec_data_left_IBUF[14]} {ec_data_left_IBUF[15]} {ec_data_left_IBUF[16]} {ec_data_left_IBUF[17]} {ec_data_left_IBUF[18]} {ec_data_left_IBUF[19]} {ec_data_left_IBUF[20]} {ec_data_left_IBUF[21]} {ec_data_left_IBUF[22]} {ec_data_left_IBUF[23]} {ec_data_left_IBUF[24]} {ec_data_left_IBUF[25]} {ec_data_left_IBUF[26]} {ec_data_left_IBUF[27]} {ec_data_left_IBUF[28]} {ec_data_left_IBUF[29]} {ec_data_left_IBUF[30]} {ec_data_left_IBUF[31]} {ec_data_left_IBUF[32]} {ec_data_left_IBUF[33]} {ec_data_left_IBUF[34]} {ec_data_left_IBUF[35]} {ec_data_left_IBUF[36]} {ec_data_left_IBUF[37]} {ec_data_left_IBUF[38]} {ec_data_left_IBUF[39]} {ec_data_left_IBUF[40]} {ec_data_left_IBUF[41]} {ec_data_left_IBUF[42]} {ec_data_left_IBUF[43]} {ec_data_left_IBUF[44]} {ec_data_left_IBUF[45]} {ec_data_left_IBUF[46]} {ec_data_left_IBUF[47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 1 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list clk_40MHZ_p_i_i_1_n_0]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 1 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list clk_gtu_i]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk_ec]
