// memory data file (do not edit the following line - required for mem load use)
// instance=/fetch_stage/instruction_cache/ram
// format=mti addressradix=d dataradix=s version=1.0 wordsperline=1
0:  0000000000000010
1:  0000000000000000
2:  0011001001101000
3:  0010001000000000
4:  0010001000000000
5:  0010001000000000
6:  0000100100010001
7:  0010001000000000
8:  0010001000000000
9:  0010001000000000
10:  0000110110010000
11:  0010001000000000
12:  0010001000000000
13:  0010001000000000
14:  0001000000011000
15:  0010001000000000
16:  0010001000000000
17:  0010001000000000
18:  0000001001111000
19:  0010001000000000
20:  0010001000000000
21:  0010001000000000
22:  0000111111001100
23:  0010001000000000
24:  0010001000000000
25:  0010001000000000
26:  0010111101001011
27:  0010001000000000
28:  0010001000000000
29:  0010001000000000
30:  1001101000001101
31:  0000000000000010
32:  0010001000000000
33:  0010001000000000
34:  0010001000000000
35:  1000111011011111
36:  0000000000000111
37:  0010001000000000
38:  0010001000000000
39:  0010001000000000
40:  1111011011010111
41:  0000000000000111
