---
title: 数字逻辑实验到底是数电实验还是数设实验（x
date: 2023-03-02T10:17:26+08:00
image: dd-dc.jpg
description: 2023 年春季学期清华大学数字逻辑设计与数字逻辑实验两门课程的游记，记录 & 测评 & 吐槽 & 分享。
tags:
-   digital-design
-   学习记录
---

谁会愿意天天用一个课六个字的全名来叫它呢，但是数字逻辑电路是数电，数字逻辑设计是数设，数字逻辑实验总不能是 `/数[字逻]?实验?/`，但叫它数电实验或者数设实验好像都不太对，草（

上课的时候也是，老师一会儿一个“如果你是数设的同学”，一会儿一个“如果你没报上数设但想把数电学成数设”，这课也太乱了（

我写游记都得把两个课放一起写，课就不能合成一个吗（

<Excerpt />

写了一会儿后发现，还是得两个课分开写，dbqwcl（

这篇就是个游记，具体学的内容如果我有时间的话会放在 [DDPP 学习笔记](/tag/ddpp)，没时间（没时间写笔记 or 没时间学 DDPP 只能跟着上课）的话大概就不会放上来了（

~~某些人学都学不完了，还有空写游记？（~~

## 数字逻辑实验

### sv 班的开设

DDPP5 讲的是 Verilog，以后造机应该也是用 Verilog，但数字逻辑实验似乎是 VHDL。就像软工强迫我把技术栈全换一遍一样，多学一门语言也可以称作“技多不压身”，而且说到底我也还没学 Verilog（，但终究是有些难受的。所以看到第一节课的课件上说可以选择报 SystemVerilog 小班我还是很开心的，顿时感觉这个课科学了许多（

>   优势：对后续课程有帮助
>
>   劣势：花时间，费精力。。。

课件上是这么写的，但 Verilog 本身应该不会比 VHDL 费精力，课程内容的区别是多了个内存实验，我猜这个 warning 的主要意义在于，这是个新开的课，可能各种出锅，要让大家做好心理准备（同样是新开的 [Rust](/post/2022/08/learn-rust) 就非常科学（~~起码完全自学人感觉很科学~~），我似乎反而更希望课是新开的，而且这个 sv 班似乎也是 tuna 群友当助教（

但这个 sv 班的开设实在是有些坎坷，说起来也有些冗长，就折起来了。

<Card title="sv 班坎坷的开设过程" fold>

简单来说，数字逻辑实验有 5-1、5-3、5-4 三个班，其中 5-1、5-3 有开设 sv 班的机会，但要求是 5-1 报名人数在 25\~28 之间，5-3 报名人数在 27\~28 之间，才分别能开班。

是不是感觉非常神秘（，这确实很神秘，但它背后竟然真的能有确切的原因（

-   数字逻辑实验的课容量是 85，5-1、5-3、5-4 分别有 85、87（草，听说可能是因为重修？）、69 人（印象中当时的数据，现在有点小变化）
-   因为设备、实验室等资源限制，一个普通班只能容纳 30 人，一个 sv 班只能容纳 28 人，一个时间段只能有三个班

虽然说在这些限制下似乎也能在 5-4 开一个班（9\~28 人即可，满足人数限制且不影响该时间段分班数量），但不知道是不是懒得再开一个班还是什么原因，5-4 想报 sv 班的同学只能遗憾离场（

同学们当然觉得这样搞很毒瘤，但老师似乎也知道这样很毒瘤，说是之前申请过搞成二级选课，但没通过。

一开始我担心的是很快报满报不上，后来发现完全担心错了（，真正的问题在于人数不够，而且这个是先报先得，我是通知发出来 7min 就报了，~~虽然在选课系统里 7s 可能就慢了，但是~~ 最后看名单我是第一个报的（

前两天大家都不吭声，到了报名的 ddl 当天下午我才在群里问了下人数，当时是 5-1 22 人 5-3 21 人。于是我开始在班群推销，也看到有人在课程群推销，反正主要就是以后总得学 Verilog，报 sv 班可以少学一门语言（

晚上 6 点 5-1 就开班了，但 5-3 只有 24 个人报。到了 23:44 还是 24（实际上是 25，我室友报了结果因未知原因被漏掉了，草），就很崩溃。

当时我想了两个备选方案：

-   改成 5-4 开 sv 班，但我提出后被否了，说是不方便再调整。
-   去 5-1 的 sv 班，结果得知 5-1 已经报了 31 人。~~早知道不推销了~~

好在第二天又说报名 ddl 延长半天，然后中午的时候竟然就报满了。5-3 的 28 人有 10 个是信计的，~~简单估计一下，信计有 28/30 想报 sv~~，实际上 5-1 的 sv 班只有两个信计，只不过群里 5-4 求换课的还有好几个信计，可惜都没换上，~~再简单估计一下，sv 班 12/56 是信计，信计应该一共有 52 人~~（

</Card>

### sv 班课程文档

#### 本课程只有一学分！！

![本课程只有一学分！！](1-credit.png)

开头第一句，绷不住了（

#### 按钮详细功能

一般来说 admonition 经常是比较长的会折叠起来防止刷屏，但在示波器的“按钮详细功能”一节，被折叠的都是最短的那些，比如：

> <Card title="电源开关" fold>
> 按一次打开电源，再按一次关闭电源。
> </Card>

非常地理所当然，但感觉这个事实莫名地很有意思（~~而且把电源开关写出来再折起来就莫名喜感（按一次打开 `<details>`，再按一次关闭 `<details>`~~

#### git conflict

虽说是敏捷开发课程文档，但这个 git conflict 也太（

![课程文档中出现了 git conflict 标记](git-conflict-in-doc.png)

### ~~把人忽悠进来之后~~

下面是两个课件的 diff，虽然这个优势的意思实际上没变，从 sv 班苛刻的开设条件基本上就能猜到没法随时退出，但是（

>   -   SystemVerilog
>   -   为后续课程实验提供支撑
>       -   增加内存实验<del>，其他实验不变</del>
>       -   课程成绩不与普通课堂区分，评分标准，比例与普通课堂一致
>   -   优势：<del>对后续课程有帮助</del><ins>当前学期无</ins>
>   -   劣势：花时间，费精力。<del>。。</del>
>   -   可随时退出<ins>？</ins>

### 示波器实验

上学期物理实验用过示波器，感到了这个课除了 [学习 TeX 和 R](/post/2022/10/basic-tex-and-r-for-physics-lab) 之外竟然还稍微有点用，虽然也只有那么一点点用，不知道和电子学基础相比哪个的一点点大一些（

整个实验中卡壳最久的一步是，从一坨绑得十分整齐的导线中抽出一根，草（

### 与非门电路测试实验

预习的时候对着文档里的电路图和芯片引脚图把怎么接线、怎么接地写清楚，就很容易了。

本来想半小时速通，失败了，感觉最大的问题还是抽不出导线（

## 数设

### 数设第二次课

这节课讲了一堆数电背后的模电原理，而且还是 TTL 电路，不是 DDPP5 放在第 14 章的 CMOS。感觉完全没听懂，只不过说到底这一节是物理课不是计算机课（，后面又说讲的大部分东西不考，讲这些是为了补充一些数字电路发展的历史，弥补思维上的跳跃。

我是完全没听懂，其他同学大概也是没完全听懂。老师吐槽说，现在我们培养方案里电路知识几乎为零，数设要从头开始讲，不像他们那时候，本科上五年，什么物理都学了。本来我还在想，为什么我们只能上四年甚至三年，要学这么多东西，结果老师说他五年修了双学位 600+ 学分，而且学分是和现在一样的学时，震撼全班。

### 数设与数电

在软工课上被数电同学问了作业，先是被问了没学清楚的，后面又被问了数设没讲的内容。没想到这么早就体验到了被数电同学问懵（
