---
title: 验证示例
description: 在完整的验证环境的基础上，提供一些验证示例。通过示例帮助用户快速上手。
categories: [示例项目, 教程]
tags: [examples, docs]
weight: 20
---

{{% pageinfo %}}
在开始前本页会 简单的介绍什么是验证，以及示例里面用到的概念，如 DUT (Design Under Test) 和 RM (Reference Model) 。
{{% /pageinfo %}}

> 备注：
> Verilog的Top文件可以理解为主程序，Top Module可以理解为主函数。Top Module即是该设计的入口。