üî∑ Informe de Observaciones, Retos, Soluciones y Conclusiones

Laboratorio 1 ‚Äì Dise√±o del Procesador Monociclo RISC-V (RV32I)
Arquitectura de Computadores ‚Äì Universidad Tecnol√≥gica de Pereira

üóÇÔ∏è Introducci√≥n

El presente informe recopila de manera sistem√°tica todas las observaciones, dificultades, correcciones aplicadas y conclusiones obtenidas durante la creaci√≥n del procesador monociclo basado en la arquitectura RISC-V (RV32I).
El objetivo principal es conservar un registro ordenado del proceso de construcci√≥n, verificaci√≥n y an√°lisis de cada uno de los m√≥dulos siguiendo la metodolog√≠a propuesta en el laboratorio.

üéØ Objetivos

Implementar los componentes esenciales del procesador (ALU, Banco de Registros, Unidad de Control, Memorias, etc.).

Validar su comportamiento mediante testbench utilizando Icarus Verilog.

Inspeccionar se√±ales de simulaci√≥n a trav√©s de WaveTrace (VSCode).

Registrar progresivamente los problemas encontrados y las soluciones aplicadas.

üìë Desarrollo y Registro T√©cnico
‚öôÔ∏è 1Ô∏è‚É£ ALU (Arithmetic Logic Unit)

Se dise√±√≥ la ALU como un m√≥dulo puramente combinacional con dos entradas de 32 bits (A y B) y una l√≠nea de selecci√≥n ALUOp de 4 bits. Implementa 11 operaciones: aritm√©ticas, l√≥gicas, desplazamientos y comparaciones.
El testbench valid√≥ casos positivos, negativos y pruebas de bits.

Resultado del testbench:
![PC Diagram](../img/alu_tb.png)

üß≠ 2Ô∏è‚É£ Program Counter (PC)

M√≥dulo secuencial que mantiene la direcci√≥n de instrucci√≥n activa. Reset as√≠ncrono y actualizaci√≥n en cada ciclo mediante next_pc.

Resultado del testbench:
![PC Diagram](../img/pc_tb.png)

‚ûï 3Ô∏è‚É£ Sumador (Sum)

Incrementa la direcci√≥n del PC en 4.

Resultado del testbench:
![PC Diagram](../img/sum_tb.png)

üß© 4Ô∏è‚É£ Unidad de Control (Control Unit)

Decodifica instrucciones y genera se√±ales internas del procesador (RUWr, ImmSrc, AluOp, BrOp, etc.).
Probada con instrucciones R, I, S, B, U y J.

Resultado del testbench:
![PC Diagram](../img/cu_tb.png)

üóÑÔ∏è 5Ô∏è‚É£ Banco de Registros (Register Unit)

32 registros de 32 bits con lectura as√≠ncrona y escritura sincronizada. Protecci√≥n del registro x0.

Problema detectado: escritura inestable antes del posedge.
Soluci√≥n: estabilizar se√±ales en el testbench.

Resultado del testbench:
![PC Diagram](../img/ru_tb.png)

üßÆ 6Ô∏è‚É£ Immediate Generator (immgen)

Generaci√≥n de inmediatos para todos los formatos RISC-V.

Dificultad: S-type mal formado.
Soluci√≥n: ajustar bits [31:25] y [11:7].

Resultado del testbench:
![PC Diagram](../img/immgen_tb.png)

üîÄ 7Ô∏è‚É£ Multiplexores ALU (muxaluA y muxaluB)

Seleccionan entradas provenientes del PC, RU o inmmediatos.

Resultados:
![PC Diagram](../img/muxaluA_tb.png)
![PC Diagram](../img/muxaluB_tb.png)

üõ∞Ô∏è 8Ô∏è‚É£ Branch Unit (BRU)

Eval√∫a condiciones BEQ, BNE, BLT, BGE, BLTU y BGEU para decidir saltos.

Resultado del testbench:
![PC Diagram](../img/bru_tb.png)

üîÅ 9Ô∏è‚É£ Multiplexor del Next PC (muxnextpc)

Escoge entre PC+4 o direcci√≥n de salto.

Resultado:
![PC Diagram](../img/muxnextpc_tb.png)

üíæ üîü Data Memory (DM)

Memoria de datos de 1 KiB con soporte para byte, half y word.

Problemas:

Lectura inmediata tras escritura ‚Üí requer√≠a 1 ciclo.

Valores iniciales indeterminados ‚Üí memoria inicializada en 0.

Resultado del testbench:
![PC Diagram](../img/dm_tb.png)

üß∞ 1Ô∏è‚É£1Ô∏è‚É£ Multiplexor de Escritura en RU (muxrudata)

Escoge entre ALURes, DataRd o PC+4 seg√∫n RUDataWrSrc.

Resultado:
![PC Diagram](../img/muxrudata.png)

üìò 1Ô∏è‚É£2Ô∏è‚É£ Instruction Memory (IM)

Memoria de 256 instrucciones con lectura combinacional.

Resultado:
![PC Diagram](../img/im_tb.png)

1Ô∏è‚É£3Ô∏è‚É£ Integraci√≥n del Procesador Monociclo

Tras validar de forma independiente cada m√≥dulo, se realiz√≥ el ensamble del procesador completo dentro del archivo monociclo.sv.
En esta etapa se interconectaron todos los bloques desarrollados durante el laboratorio:

Program Counter (PC): mantiene la direcci√≥n de la instrucci√≥n activa.

Instruction Memory (IM): entrega la instrucci√≥n correspondiente al PC.

Control Unit (CU): interpreta la instrucci√≥n y produce las se√±ales de control.

Register Unit (RU): almacena datos y provee los operandos.

Immediate Generator (immgen): obtiene y extiende el inmediato acorde al formato.

Multiplexores (muxaluA, muxaluB): seleccionan las entradas para la ALU.

ALU: ejecuta operaciones aritm√©ticas y l√≥gicas.

Branch Unit (BRU): determina si debe realizarse un salto.

Data Memory (DM): gestiona lectura y escritura de datos.

Multiplexor (muxrudata): escoge el valor que se guardar√° en el registro destino.

Sumador (sum): calcula PC + 4.

Multiplexor (muxnextpc): define la siguiente direcci√≥n del PC.

üî∑ Arquitectura y flujo de ejecuci√≥n

El comportamiento del procesador en cada ciclo sigue la siguiente secuencia:

El PC env√≠a la direcci√≥n a la IM.

La IM devuelve la instrucci√≥n de 32 bits.

La CU decodifica opcode, funct3 y funct7, y genera las se√±ales de control.

El RU proporciona los valores de rs1 y rs2.

El immgen calcula el inmediato correspondiente.

Los multiplexores definen qu√© valores entran a la ALU.

La ALU realiza la operaci√≥n indicada por la instrucci√≥n.

La BRU eval√∫a si debe tomarse un salto condicional.

La DM realiza lectura/escritura si la instrucci√≥n as√≠ lo requiere.

El muxrudata selecciona el valor que se escribir√° en rd.

El RU almacena el resultado (si la instrucci√≥n lo permite).

El muxnextpc decide entre PC+4 o una direcci√≥n alternativa.

El PC actualiza su valor en el siguiente flanco de reloj.

Todo este flujo asegura la ejecuci√≥n correcta de cualquier instrucci√≥n del subconjunto RV32I.

üîç Se√±ales expuestas para depuraci√≥n

Para facilitar la verificaci√≥n en la FPGA, se habilitaron varias se√±ales internas como salidas del m√≥dulo principal:

pc_out: direcci√≥n actual del PC

inst_out: instrucci√≥n procesada

alu_res_out: resultado de la ALU

ru_rs1_out, ru_rs2_out: valores le√≠dos del banco de registros

DataRd_out: dato recibido desde memoria

DataWr_out: dato a almacenar en memoria

RUWr_out, DMWr_out: se√±ales de escritura

Estas se√±ales se conectan posteriormente al m√≥dulo fpga_top, que permite mostrarlas en los displays hexadecimales y LEDs de la DE1-SoC.

üß™ Testbench del procesador completo

El archivo monociclo_tb.sv instancia el procesador, genera las se√±ales de reloj y reset, y ejecuta el programa almacenado en la memoria de instrucciones.
Durante la simulaci√≥n se monitorearon tanto los registros como la memoria para validar el comportamiento esperado:

x3 debe terminar con el valor 15, resultado del bucle de sumas.

mem[0] debe almacenar 15 al concluir el programa.

mem[2] y mem[3] deben contener 0x2A y 0x55 respectivamente, como prueba de LOAD/STORE.

La simulaci√≥n se ejecuta durante ~100 ciclos, suficientes para completar todas las instrucciones. Adem√°s, se genera un archivo VCD para inspecci√≥n detallada en WaveTrace.

‚úîÔ∏è Validaci√≥n final

Los resultados confirmaron que:

‚úîÔ∏è El bucle de suma se ejecuta correctamente (x1 avanza de 1 a 5).

‚úîÔ∏è La acumulaci√≥n produce el valor esperado (x3 = 15).

‚úîÔ∏è La memoria almacena el resultado adecuadamente (mem[0] = 15).

‚úîÔ∏è Las instrucciones LOAD y STORE funcionan como se espera.

‚úîÔ∏è El salto JAL opera correctamente y omite la instrucci√≥n 0xDEADBEEF.

‚úîÔ∏è Todas las operaciones aritm√©ticas, l√≥gicas y de desplazamiento se comportan de forma correcta.

