![Imagen 1](https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T12-mux-4-1/images/mux4-1.png)

[Ejemplos de este capítulo en github](https://github.com/Obijuan/open-fpga-verilog-tutorial/tree/master/tutorial/T12-mux-4-1)

## Introducción

## Multiplexor de N a 1

## Multiplexor de 4 a 1

## mux4: secuenciador de 4 estados

## Síntesis en la FPGA

![](https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T12-mux-4-1/images/mux4-1.png)

## Simulación

## Ejercicios propuestos

## Conclusiones
TODO