

================================================================
== Vitis HLS Report for 'tx_sar_table'
================================================================
* Date:           Tue Jul 19 06:13:59 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        toe_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcvu3p-ffvc1517-2-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.20 ns|  2.565 ns|     0.86 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        5|        5|  16.000 ns|  16.000 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     968|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|     -|       -|       -|    -|
|Memory           |       16|     -|       0|       0|    -|
|Multiplexer      |        -|     -|       -|     213|    -|
|Register         |        -|     -|    1446|     384|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |       16|     0|    1446|    1565|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1440|  2280|  788160|  394080|  320|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        1|     0|      ~0|      ~0|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    +----------------------------------+----------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |              Memory              |                          Module                          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------------------------+----------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |tx_table_not_ackd_V_U             |reverseLookupTableInterface_reverseLookupTable_theirIp_V  |        2|  0|   0|    0|  1000|   32|     1|        32000|
    |tx_table_ackd_V_U                 |tx_sar_table_tx_table_ackd_V                              |        2|  0|   0|    0|  1000|   32|     1|        32000|
    |tx_table_app_V_U                  |tx_sar_table_tx_table_app_V                               |        2|  0|   0|    0|  1000|   18|     1|        18000|
    |tx_table_cong_window_V_U          |tx_sar_table_tx_table_cong_window_V                       |        2|  0|   0|    0|  1000|   18|     1|        18000|
    |tx_table_count_V_U                |tx_sar_table_tx_table_count_V                             |        1|  0|   0|    0|  1000|    2|     1|         2000|
    |tx_table_fastRetransmitted_U      |tx_sar_table_tx_table_fastRetransmitted                   |        1|  0|   0|    0|  1000|    1|     1|         1000|
    |tx_table_finReady_U               |tx_sar_table_tx_table_finReady                            |        1|  0|   0|    0|  1000|    1|     1|         1000|
    |tx_table_finSent_U                |tx_sar_table_tx_table_finReady                            |        1|  0|   0|    0|  1000|    1|     1|         1000|
    |tx_table_recv_window_V_U          |tx_sar_table_tx_table_recv_window_V                       |        1|  0|   0|    0|  1000|   16|     1|        16000|
    |tx_table_slowstart_threshold_V_U  |tx_sar_table_tx_table_slowstart_threshold_V               |        2|  0|   0|    0|  1000|   18|     1|        18000|
    |tx_table_win_shift_V_U            |tx_sar_table_tx_table_win_shift_V                         |        1|  0|   0|    0|  1000|    4|     1|         4000|
    +----------------------------------+----------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                             |                                                          |       16|  0|   0|    0| 11000|  143|    11|       143000|
    +----------------------------------+----------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |              Variable Name              | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |tx_table_ackd_V_d1                       |         +|   0|  0|  39|          32|           2|
    |sub_ln414_1_fu_862_p2                    |         -|   0|  0|  12|           4|           5|
    |sub_ln414_fu_787_p2                      |         -|   0|  0|  12|           4|           5|
    |usableWindow_V_fu_918_p2                 |         -|   0|  0|  25|          18|          18|
    |usedLength_V_fu_777_p2                   |         -|   0|  0|  25|          18|          18|
    |and_ln414_2_fu_898_p2                    |       and|   0|  0|  30|          30|          30|
    |and_ln414_fu_823_p2                      |       and|   0|  0|  30|          30|          30|
    |ap_block_pp0                             |       and|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter1         |       and|   0|  0|   2|           1|           1|
    |ap_block_state3_pp0_stage0_iter2         |       and|   0|  0|   2|           1|           1|
    |ap_block_state5_pp0_stage0_iter4         |       and|   0|  0|   2|           1|           1|
    |ap_condition_1158                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_1160                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_1167                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_1171                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_1175                        |       and|   0|  0|   2|           1|           1|
    |ap_condition_522                         |       and|   0|  0|   2|           1|           1|
    |ap_condition_562                         |       and|   0|  0|   2|           1|           1|
    |ap_enable_state2_pp0_iter1_stage0        |       and|   0|  0|   2|           1|           1|
    |ap_enable_state3_pp0_iter2_stage0        |       and|   0|  0|   2|           1|           1|
    |ap_enable_state4_pp0_iter3_stage0        |       and|   0|  0|   2|           1|           1|
    |ap_enable_state5_pp0_iter4_stage0        |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op100_store_state2          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op102_store_state2          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op105_store_state2          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op107_store_state2          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op112_read_state3           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op126_load_state3           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op130_store_state3          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op135_load_state3           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op142_store_state3          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op143_load_state3           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op158_load_state4           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op166_store_state4          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op183_load_state5           |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op204_write_state5          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op208_write_state6          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op213_write_state6          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op216_write_state6          |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op65_read_state2            |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op78_load_state2            |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op87_store_state2           |       and|   0|  0|   2|           1|           1|
    |p_Result_1_fu_904_p2                     |       and|   0|  0|  30|          30|          30|
    |p_Result_s_fu_829_p2                     |       and|   0|  0|  30|          30|          30|
    |tmp_3_i_nbreadreq_fu_176_p3              |       and|   0|  0|  30|           1|           0|
    |tmp_6_i_nbreadreq_fu_190_p3              |       and|   0|  0|  30|           1|           0|
    |tmp_i_nbreadreq_fu_162_p3                |       and|   0|  0|  30|           1|           0|
    |icmp_ln878_1_fu_914_p2                   |      icmp|   0|  0|  13|          18|          18|
    |icmp_ln878_2_fu_977_p2                   |      icmp|   0|  0|  19|          30|          30|
    |icmp_ln878_fu_838_p2                     |      icmp|   0|  0|  19|          30|          30|
    |lshr_ln414_1_fu_892_p2                   |      lshr|   0|  0|  77|           2|          30|
    |lshr_ln414_fu_817_p2                     |      lshr|   0|  0|  77|           2|          30|
    |ap_block_pp0_stage0_01001                |        or|   0|  0|   2|           1|           1|
    |ap_block_state1_pp0_stage0_iter0         |        or|   0|  0|   2|           1|           1|
    |ap_block_state6_pp0_stage0_iter5         |        or|   0|  0|   2|           1|           1|
    |minWindow_V_1_fu_848_p3                  |    select|   0|  0|  18|           1|          18|
    |select_ln133_fu_922_p3                   |    select|   0|  0|  18|           1|          18|
    |tst_rxEngUpdate_cong_window_V_fu_982_p3  |    select|   0|  0|  18|           1|          18|
    |shl_ln414_1_fu_811_p2                    |       shl|   0|  0|  77|           2|          30|
    |shl_ln414_2_fu_880_p2                    |       shl|   0|  0|  77|          30|          30|
    |shl_ln414_3_fu_886_p2                    |       shl|   0|  0|  77|           2|          30|
    |shl_ln414_fu_805_p2                      |       shl|   0|  0|  77|          30|          30|
    |ap_enable_pp0                            |       xor|   0|  0|   2|           1|           2|
    +-----------------------------------------+----------+----+---+----+------------+------------+
    |Total                                    |          |   0|  0| 968|         387|         520|
    +-----------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+-----+-----------+
    |                    Name                    | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------+----+-----------+-----+-----------+
    |ap_done                                     |   9|          2|    1|          2|
    |ap_phi_reg_pp0_iter3_win_shift_V_1_reg_544  |   9|          2|    4|          8|
    |ap_phi_reg_pp0_iter4_win_shift_V_1_reg_544  |   9|          2|    4|          8|
    |rxEng2txSar_upd_req_blk_n                   |   9|          2|    1|          2|
    |txApp2txSar_push_blk_n                      |   9|          2|    1|          2|
    |txEng2txSar_upd_req_blk_n                   |   9|          2|    1|          2|
    |txSar2rxEng_upd_rsp_blk_n                   |   9|          2|    1|          2|
    |txSar2txApp_ack_push_blk_n                  |   9|          2|    1|          2|
    |txSar2txApp_ack_push_din                    |  14|          3|  128|        384|
    |txSar2txEng_upd_rsp_blk_n                   |   9|          2|    1|          2|
    |tx_table_ackd_V_address1                    |  14|          3|   10|         30|
    |tx_table_app_V_address1                     |  14|          3|   10|         30|
    |tx_table_cong_window_V_address1             |  20|          4|   10|         40|
    |tx_table_finReady_address0                  |  14|          3|   10|         30|
    |tx_table_finSent_address0                   |  14|          3|   10|         30|
    |tx_table_not_ackd_V_address0                |  14|          3|   10|         30|
    |tx_table_slowstart_threshold_V_address0     |  14|          3|   10|         30|
    |tx_table_slowstart_threshold_V_d0           |  14|          3|   18|         54|
    +--------------------------------------------+----+-----------+-----+-----------+
    |Total                                       | 213|         46|  231|        688|
    +--------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------------+----+----+-----+-----------+
    |                          Name                          | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                               |   1|   0|    1|          0|
    |ap_done_reg                                             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                                 |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_win_shift_V_1_reg_544              |   4|   0|    4|          0|
    |ap_phi_reg_pp0_iter2_win_shift_V_1_reg_544              |   4|   0|    4|          0|
    |ap_phi_reg_pp0_iter3_win_shift_V_1_reg_544              |   4|   0|    4|          0|
    |ap_phi_reg_pp0_iter4_win_shift_V_1_reg_544              |   4|   0|    4|          0|
    |entry_ackd_V_reg_1180                                   |  32|   0|   32|          0|
    |entry_ackd_V_reg_1180_pp0_iter3_reg                     |  32|   0|   32|          0|
    |entry_app_V_reg_1207                                    |  18|   0|   18|          0|
    |entry_app_V_reg_1207_pp0_iter3_reg                      |  18|   0|   18|          0|
    |entry_cong_window_V_reg_1201                            |  18|   0|   18|          0|
    |entry_finReady_reg_1212                                 |   1|   0|    1|          0|
    |entry_finReady_reg_1212_pp0_iter3_reg                   |   1|   0|    1|          0|
    |entry_finSent_reg_1217                                  |   1|   0|    1|          0|
    |entry_finSent_reg_1217_pp0_iter3_reg                    |   1|   0|    1|          0|
    |entry_not_ackd_V_reg_1185                               |  32|   0|   32|          0|
    |entry_not_ackd_V_reg_1185_pp0_iter3_reg                 |  32|   0|   32|          0|
    |entry_recv_window_V_reg_1190                            |  16|   0|   16|          0|
    |entry_win_shift_V_reg_1195                              |   4|   0|    4|          0|
    |minWindow_V_1_reg_1269                                  |  18|   0|   18|          0|
    |p_Result_1_reg_1295                                     |  30|   0|   30|          0|
    |reg_563                                                 |  18|   0|   18|          0|
    |sub_ln414_reg_1229                                      |   5|   0|    5|          0|
    |tmp_3_i_reg_1059                                        |   1|   0|    1|          0|
    |tmp_6_i_reg_1113                                        |   1|   0|    1|          0|
    |tmp_ackd_V_reg_1122                                     |  32|   0|   32|          0|
    |tmp_app_V_reg_1068                                      |  18|   0|   18|          0|
    |tmp_cong_window_V_reg_1132                              |  18|   0|   18|          0|
    |tmp_i_reg_1021                                          |   1|   0|    1|          0|
    |tmp_init_V_1_reg_1148                                   |   1|   0|    1|          0|
    |tmp_init_V_reg_1041                                     |   1|   0|    1|          0|
    |tmp_not_ackd_V_reg_1031                                 |  32|   0|   32|          0|
    |tmp_recv_window_V_reg_1127                              |  16|   0|   16|          0|
    |tmp_recv_window_V_reg_1127_pp0_iter3_reg                |  16|   0|   16|          0|
    |tmp_sessionID_V_1_reg_1063                              |  10|   0|   10|          0|
    |tmp_sessionID_V_2_reg_1117                              |  16|   0|   16|          0|
    |tmp_sessionID_V_reg_1025                                |  16|   0|   16|          0|
    |tmp_write_V_1_reg_1144                                  |   1|   0|    1|          0|
    |tmp_write_V_reg_1037                                    |   1|   0|    1|          0|
    |trunc_ln208_3_reg_1300                                  |  18|   0|   18|          0|
    |trunc_ln208_4_reg_1175                                  |  18|   0|   18|          0|
    |tst_txEngUpdate_finReady_reg_1045                       |   1|   0|    1|          0|
    |tst_txEngUpdate_finSent_reg_1050                        |   1|   0|    1|          0|
    |tst_txEngUpdate_isRtQuery_reg_1055                      |   1|   0|    1|          0|
    |tx_table_ackd_V_load_reg_1275                           |  32|   0|   32|          0|
    |tx_table_cong_window_V_load_reg_1285                    |  18|   0|   18|          0|
    |tx_table_count_V_load_reg_1254                          |   2|   0|    2|          0|
    |tx_table_count_V_load_reg_1254_pp0_iter4_reg            |   2|   0|    2|          0|
    |tx_table_fastRetransmitted_load_reg_1259                |   1|   0|    1|          0|
    |tx_table_fastRetransmitted_load_reg_1259_pp0_iter4_reg  |   1|   0|    1|          0|
    |tx_table_not_ackd_V_load_reg_1280                       |  32|   0|   32|          0|
    |tx_table_slowstart_threshold_V_load_reg_1290            |  18|   0|   18|          0|
    |usedLength_V_reg_1222                                   |  18|   0|   18|          0|
    |usedLength_V_reg_1222_pp0_iter3_reg                     |  18|   0|   18|          0|
    |zext_ln534_2_reg_1152                                   |  16|   0|   64|         48|
    |reg_563                                                 |  64|  32|   18|          0|
    |tmp_3_i_reg_1059                                        |  64|  32|    1|          0|
    |tmp_6_i_reg_1113                                        |  64|  32|    1|          0|
    |tmp_cong_window_V_reg_1132                              |  64|  32|   18|          0|
    |tmp_i_reg_1021                                          |  64|  32|    1|          0|
    |tmp_init_V_reg_1041                                     |  64|  32|    1|          0|
    |tmp_sessionID_V_2_reg_1117                              |  64|  32|   16|          0|
    |tmp_sessionID_V_reg_1025                                |  64|  32|   16|          0|
    |tmp_write_V_1_reg_1144                                  |  64|  32|    1|          0|
    |tmp_write_V_reg_1037                                    |  64|  32|    1|          0|
    |trunc_ln208_4_reg_1175                                  |  64|  32|   18|          0|
    |tst_txEngUpdate_isRtQuery_reg_1055                      |  64|  32|    1|          0|
    +--------------------------------------------------------+----+----+-----+-----------+
    |Total                                                   |1446| 384|  819|         48|
    +--------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------------+-----+-----+------------+----------------------+--------------+
|          RTL Ports          | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+-----------------------------+-----+-----+------------+----------------------+--------------+
|ap_clk                       |   in|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_rst                       |   in|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_start                     |   in|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_done                      |  out|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_continue                  |   in|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_idle                      |  out|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|ap_ready                     |  out|    1|  ap_ctrl_hs|          tx_sar_table|  return value|
|txEng2txSar_upd_req_dout     |   in|  128|     ap_fifo|   txEng2txSar_upd_req|       pointer|
|txEng2txSar_upd_req_empty_n  |   in|    1|     ap_fifo|   txEng2txSar_upd_req|       pointer|
|txEng2txSar_upd_req_read     |  out|    1|     ap_fifo|   txEng2txSar_upd_req|       pointer|
|txApp2txSar_push_dout        |   in|   64|     ap_fifo|      txApp2txSar_push|       pointer|
|txApp2txSar_push_empty_n     |   in|    1|     ap_fifo|      txApp2txSar_push|       pointer|
|txApp2txSar_push_read        |  out|    1|     ap_fifo|      txApp2txSar_push|       pointer|
|rxEng2txSar_upd_req_dout     |   in|  192|     ap_fifo|   rxEng2txSar_upd_req|       pointer|
|rxEng2txSar_upd_req_empty_n  |   in|    1|     ap_fifo|   rxEng2txSar_upd_req|       pointer|
|rxEng2txSar_upd_req_read     |  out|    1|     ap_fifo|   rxEng2txSar_upd_req|       pointer|
|txSar2txEng_upd_rsp_din      |  out|  192|     ap_fifo|   txSar2txEng_upd_rsp|       pointer|
|txSar2txEng_upd_rsp_full_n   |   in|    1|     ap_fifo|   txSar2txEng_upd_rsp|       pointer|
|txSar2txEng_upd_rsp_write    |  out|    1|     ap_fifo|   txSar2txEng_upd_rsp|       pointer|
|txSar2rxEng_upd_rsp_din      |  out|  160|     ap_fifo|   txSar2rxEng_upd_rsp|       pointer|
|txSar2rxEng_upd_rsp_full_n   |   in|    1|     ap_fifo|   txSar2rxEng_upd_rsp|       pointer|
|txSar2rxEng_upd_rsp_write    |  out|    1|     ap_fifo|   txSar2rxEng_upd_rsp|       pointer|
|txSar2txApp_ack_push_din     |  out|  128|     ap_fifo|  txSar2txApp_ack_push|       pointer|
|txSar2txApp_ack_push_full_n  |   in|    1|     ap_fifo|  txSar2txApp_ack_push|       pointer|
|txSar2txApp_ack_push_write   |  out|    1|     ap_fifo|  txSar2txApp_ack_push|       pointer|
+-----------------------------+-----+-----+------------+----------------------+--------------+

