TimeQuest Timing Analyzer report for mic1
Mon May 26 22:05:01 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Recovery: 'CLOCK'
 14. Slow Model Removal: 'CLOCK'
 15. Slow Model Minimum Pulse Width: 'CLOCK'
 16. Slow Model Minimum Pulse Width: 'LOAD'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLOCK'
 29. Fast Model Hold: 'CLOCK'
 30. Fast Model Recovery: 'CLOCK'
 31. Fast Model Removal: 'CLOCK'
 32. Fast Model Minimum Pulse Width: 'CLOCK'
 33. Fast Model Minimum Pulse Width: 'LOAD'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
; LOAD       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LOAD }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.067 ; -0.245        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.670 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.055 ; -1.331        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.304 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.380 ; -33.380               ;
; LOAD  ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                            ;
+--------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.067 ; register_8bits:inst|register_1bit:REG6|dff~1  ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; -0.113     ; 0.490      ;
; -0.059 ; register_8bits:inst1|register_1bit:REG2|dff~1 ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; -0.106     ; 0.489      ;
; -0.049 ; register_8bits:inst|register_1bit:REG2|dff~1  ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; -0.095     ; 0.490      ;
; -0.047 ; register_8bits:inst|register_1bit:REG0|dff~1  ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; -0.093     ; 0.490      ;
; -0.023 ; register_8bits:inst|register_1bit:REG7|dff~1  ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; -0.059     ; 0.500      ;
; 0.013  ; register_8bits:inst3|register_1bit:REG5|dff~1 ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; -0.022     ; 0.501      ;
; 0.021  ; register_8bits:inst3|register_1bit:REG7|dff~1 ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; -0.022     ; 0.493      ;
; 0.026  ; register_8bits:inst1|register_1bit:REG4|dff~1 ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; -0.023     ; 0.487      ;
; 0.033  ; register_8bits:inst2|register_1bit:REG1|dff~1 ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; -0.022     ; 0.481      ;
; 0.042  ; register_8bits:inst2|register_1bit:REG0|dff~1 ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.001      ; 0.495      ;
; 0.043  ; register_8bits:inst1|register_1bit:REG6|dff~1 ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.002      ; 0.495      ;
; 0.043  ; register_8bits:inst|register_1bit:REG3|dff~1  ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.001      ; 0.494      ;
; 0.055  ; register_8bits:inst2|register_1bit:REG2|dff~1 ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.018      ; 0.499      ;
; 0.058  ; register_8bits:inst3|register_1bit:REG3|dff~1 ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.003      ; 0.481      ;
; 0.063  ; register_8bits:inst3|register_1bit:REG0|dff~1 ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.028      ; 0.501      ;
; 0.064  ; register_8bits:inst2|register_1bit:REG7|dff~1 ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.016      ; 0.488      ;
; 0.068  ; register_8bits:inst3|register_1bit:REG6|dff~1 ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.017      ; 0.485      ;
; 0.068  ; register_8bits:inst2|register_1bit:REG3|dff~1 ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.019      ; 0.487      ;
; 0.068  ; register_8bits:inst1|register_1bit:REG0|dff~1 ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.019      ; 0.487      ;
; 0.070  ; register_8bits:inst1|register_1bit:REG3|dff~1 ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.018      ; 0.484      ;
; 0.073  ; register_8bits:inst3|register_1bit:REG4|dff~1 ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.017      ; 0.480      ;
; 0.073  ; register_8bits:inst2|register_1bit:REG5|dff~1 ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.017      ; 0.480      ;
; 0.076  ; register_8bits:inst1|register_1bit:REG7|dff~1 ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.042      ; 0.502      ;
; 0.077  ; register_8bits:inst3|register_1bit:REG2|dff~1 ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.042      ; 0.501      ;
; 0.079  ; register_8bits:inst|register_1bit:REG4|dff~1  ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.029      ; 0.486      ;
; 0.080  ; register_8bits:inst|register_1bit:REG5|dff~1  ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.032      ; 0.488      ;
; 0.086  ; register_8bits:inst3|register_1bit:REG1|dff~1 ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.031      ; 0.481      ;
; 0.087  ; register_8bits:inst|register_1bit:REG1|dff~1  ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.033      ; 0.482      ;
; 0.090  ; register_8bits:inst1|register_1bit:REG5|dff~1 ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.038      ; 0.484      ;
; 0.091  ; register_8bits:inst1|register_1bit:REG1|dff~1 ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.049      ; 0.494      ;
; 0.097  ; register_8bits:inst2|register_1bit:REG6|dff~1 ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.049      ; 0.488      ;
; 0.100  ; register_8bits:inst2|register_1bit:REG4|dff~1 ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.047      ; 0.483      ;
+--------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                            ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.670 ; register_8bits:inst2|register_1bit:REG4|dff~1 ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.047      ; 0.483      ;
; 0.673 ; register_8bits:inst2|register_1bit:REG6|dff~1 ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.049      ; 0.488      ;
; 0.679 ; register_8bits:inst1|register_1bit:REG1|dff~1 ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.049      ; 0.494      ;
; 0.680 ; register_8bits:inst1|register_1bit:REG5|dff~1 ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.038      ; 0.484      ;
; 0.683 ; register_8bits:inst|register_1bit:REG1|dff~1  ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.033      ; 0.482      ;
; 0.684 ; register_8bits:inst3|register_1bit:REG1|dff~1 ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.031      ; 0.481      ;
; 0.690 ; register_8bits:inst|register_1bit:REG5|dff~1  ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.032      ; 0.488      ;
; 0.691 ; register_8bits:inst|register_1bit:REG4|dff~1  ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.029      ; 0.486      ;
; 0.693 ; register_8bits:inst3|register_1bit:REG2|dff~1 ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.042      ; 0.501      ;
; 0.694 ; register_8bits:inst1|register_1bit:REG7|dff~1 ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.042      ; 0.502      ;
; 0.697 ; register_8bits:inst3|register_1bit:REG4|dff~1 ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.017      ; 0.480      ;
; 0.697 ; register_8bits:inst2|register_1bit:REG5|dff~1 ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.017      ; 0.480      ;
; 0.700 ; register_8bits:inst1|register_1bit:REG3|dff~1 ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.018      ; 0.484      ;
; 0.702 ; register_8bits:inst3|register_1bit:REG6|dff~1 ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.017      ; 0.485      ;
; 0.702 ; register_8bits:inst2|register_1bit:REG3|dff~1 ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.019      ; 0.487      ;
; 0.702 ; register_8bits:inst1|register_1bit:REG0|dff~1 ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.019      ; 0.487      ;
; 0.706 ; register_8bits:inst2|register_1bit:REG7|dff~1 ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.016      ; 0.488      ;
; 0.707 ; register_8bits:inst3|register_1bit:REG0|dff~1 ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.028      ; 0.501      ;
; 0.712 ; register_8bits:inst3|register_1bit:REG3|dff~1 ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.003      ; 0.481      ;
; 0.715 ; register_8bits:inst2|register_1bit:REG2|dff~1 ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.018      ; 0.499      ;
; 0.727 ; register_8bits:inst1|register_1bit:REG6|dff~1 ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.002      ; 0.495      ;
; 0.727 ; register_8bits:inst|register_1bit:REG3|dff~1  ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.001      ; 0.494      ;
; 0.728 ; register_8bits:inst2|register_1bit:REG0|dff~1 ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.001      ; 0.495      ;
; 0.737 ; register_8bits:inst2|register_1bit:REG1|dff~1 ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; -0.022     ; 0.481      ;
; 0.744 ; register_8bits:inst1|register_1bit:REG4|dff~1 ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; -0.023     ; 0.487      ;
; 0.749 ; register_8bits:inst3|register_1bit:REG7|dff~1 ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; -0.022     ; 0.493      ;
; 0.757 ; register_8bits:inst3|register_1bit:REG5|dff~1 ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; -0.022     ; 0.501      ;
; 0.793 ; register_8bits:inst|register_1bit:REG7|dff~1  ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; -0.059     ; 0.500      ;
; 0.817 ; register_8bits:inst|register_1bit:REG0|dff~1  ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; -0.093     ; 0.490      ;
; 0.819 ; register_8bits:inst|register_1bit:REG2|dff~1  ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; -0.095     ; 0.490      ;
; 0.829 ; register_8bits:inst1|register_1bit:REG2|dff~1 ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; -0.106     ; 0.489      ;
; 0.837 ; register_8bits:inst|register_1bit:REG6|dff~1  ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; -0.113     ; 0.490      ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK'                                                                                                                     ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.055 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.348      ; 2.939      ;
; -0.055 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.348      ; 2.939      ;
; -0.055 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.348      ; 2.939      ;
; -0.055 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.348      ; 2.939      ;
; -0.055 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.348      ; 2.939      ;
; -0.050 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.939      ;
; -0.050 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.939      ;
; -0.050 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.939      ;
; -0.050 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.939      ;
; -0.043 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.356      ; 2.935      ;
; -0.043 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.356      ; 2.935      ;
; -0.043 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.356      ; 2.935      ;
; -0.043 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.356      ; 2.935      ;
; -0.043 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.356      ; 2.935      ;
; -0.037 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.344      ; 2.917      ;
; -0.037 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.344      ; 2.917      ;
; -0.037 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.344      ; 2.917      ;
; -0.037 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.344      ; 2.917      ;
; -0.037 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.344      ; 2.917      ;
; -0.036 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.369      ; 2.941      ;
; -0.036 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.369      ; 2.941      ;
; -0.036 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.369      ; 2.941      ;
; -0.036 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.369      ; 2.941      ;
; -0.036 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.369      ; 2.941      ;
; -0.035 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.924      ;
; -0.035 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.924      ;
; -0.035 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.924      ;
; -0.035 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.353      ; 2.924      ;
; -0.034 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 2.343      ; 2.913      ;
; -0.034 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.343      ; 2.913      ;
; -0.034 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.343      ; 2.913      ;
; -0.034 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 2.343      ; 2.913      ;
; 0.445  ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.348      ; 2.939      ;
; 0.445  ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.348      ; 2.939      ;
; 0.445  ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.348      ; 2.939      ;
; 0.445  ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.348      ; 2.939      ;
; 0.445  ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.348      ; 2.939      ;
; 0.450  ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.939      ;
; 0.450  ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.939      ;
; 0.450  ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.939      ;
; 0.450  ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.939      ;
; 0.457  ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.356      ; 2.935      ;
; 0.457  ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.356      ; 2.935      ;
; 0.457  ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.356      ; 2.935      ;
; 0.457  ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.356      ; 2.935      ;
; 0.457  ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.356      ; 2.935      ;
; 0.463  ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.344      ; 2.917      ;
; 0.463  ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.344      ; 2.917      ;
; 0.463  ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.344      ; 2.917      ;
; 0.463  ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.344      ; 2.917      ;
; 0.463  ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.344      ; 2.917      ;
; 0.464  ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.369      ; 2.941      ;
; 0.464  ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.369      ; 2.941      ;
; 0.464  ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.369      ; 2.941      ;
; 0.464  ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.369      ; 2.941      ;
; 0.464  ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.369      ; 2.941      ;
; 0.465  ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.924      ;
; 0.465  ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.924      ;
; 0.465  ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.924      ;
; 0.465  ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.353      ; 2.924      ;
; 0.466  ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 2.343      ; 2.913      ;
; 0.466  ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.343      ; 2.913      ;
; 0.466  ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.343      ; 2.913      ;
; 0.466  ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 2.343      ; 2.913      ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK'                                                                                                                     ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.343      ; 2.913      ;
; 0.304 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.343      ; 2.913      ;
; 0.304 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.343      ; 2.913      ;
; 0.304 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.343      ; 2.913      ;
; 0.305 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.924      ;
; 0.305 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.924      ;
; 0.305 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.924      ;
; 0.305 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.924      ;
; 0.306 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.369      ; 2.941      ;
; 0.306 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.369      ; 2.941      ;
; 0.306 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.369      ; 2.941      ;
; 0.306 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.369      ; 2.941      ;
; 0.306 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.369      ; 2.941      ;
; 0.307 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.344      ; 2.917      ;
; 0.307 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.344      ; 2.917      ;
; 0.307 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.344      ; 2.917      ;
; 0.307 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.344      ; 2.917      ;
; 0.307 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.344      ; 2.917      ;
; 0.313 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.356      ; 2.935      ;
; 0.313 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.356      ; 2.935      ;
; 0.313 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.356      ; 2.935      ;
; 0.313 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.356      ; 2.935      ;
; 0.313 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.356      ; 2.935      ;
; 0.320 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.939      ;
; 0.320 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.939      ;
; 0.320 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.939      ;
; 0.320 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.353      ; 2.939      ;
; 0.325 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.348      ; 2.939      ;
; 0.325 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.348      ; 2.939      ;
; 0.325 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.348      ; 2.939      ;
; 0.325 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 2.348      ; 2.939      ;
; 0.325 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 2.348      ; 2.939      ;
; 0.804 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.343      ; 2.913      ;
; 0.804 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.343      ; 2.913      ;
; 0.804 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.343      ; 2.913      ;
; 0.804 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.343      ; 2.913      ;
; 0.805 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.924      ;
; 0.805 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.924      ;
; 0.805 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.924      ;
; 0.805 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.924      ;
; 0.806 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.369      ; 2.941      ;
; 0.806 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.369      ; 2.941      ;
; 0.806 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.369      ; 2.941      ;
; 0.806 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.369      ; 2.941      ;
; 0.806 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.369      ; 2.941      ;
; 0.807 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.344      ; 2.917      ;
; 0.807 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.344      ; 2.917      ;
; 0.807 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.344      ; 2.917      ;
; 0.807 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.344      ; 2.917      ;
; 0.807 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.344      ; 2.917      ;
; 0.813 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.356      ; 2.935      ;
; 0.813 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.356      ; 2.935      ;
; 0.813 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.356      ; 2.935      ;
; 0.813 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.356      ; 2.935      ;
; 0.813 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.356      ; 2.935      ;
; 0.820 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.939      ;
; 0.820 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.939      ;
; 0.820 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.939      ;
; 0.820 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.353      ; 2.939      ;
; 0.825 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.348      ; 2.939      ;
; 0.825 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.348      ; 2.939      ;
; 0.825 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.348      ; 2.939      ;
; 0.825 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 2.348      ; 2.939      ;
; 0.825 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 2.348      ; 2.939      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG6|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG6|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG7|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG7|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG6|dff~_emulated|clk                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LOAD'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; LOAD  ; Rise       ; LOAD                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG2|dff~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG2|dff~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG0|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG0|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG1|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG1|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG2|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG2|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG3|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG3|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG4|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG4|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG5|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG5|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG6|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG6|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG7|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG7|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG6|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG6|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG7|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG7|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG6|dff~1 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 3.913  ; 3.913  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; 3.516  ; 3.516  ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; 3.887  ; 3.887  ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; 3.277  ; 3.277  ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; 3.644  ; 3.644  ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; 3.657  ; 3.657  ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; 3.764  ; 3.764  ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; 3.596  ; 3.596  ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; 0.106  ; 0.106  ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; -0.136 ; -0.136 ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; 3.866  ; 3.866  ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; 3.913  ; 3.913  ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; 3.814  ; 3.814  ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; 3.405  ; 3.405  ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; 3.433  ; 3.433  ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; 3.525  ; 3.525  ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; 3.602  ; 3.602  ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; 3.770  ; 3.770  ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; 3.542  ; 3.542  ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; 3.604  ; 3.604  ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; 3.882  ; 3.882  ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; 3.615  ; 3.615  ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; 3.643  ; 3.643  ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; 3.574  ; 3.574  ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; 3.649  ; 3.649  ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; 3.289  ; 3.289  ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; 3.535  ; 3.535  ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; 3.571  ; 3.571  ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; 3.651  ; 3.651  ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; 3.776  ; 3.776  ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; 3.840  ; 3.840  ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; 4.937  ; 4.937  ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; 4.008  ; 4.008  ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; 4.717  ; 4.717  ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; 4.296  ; 4.296  ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; 4.290  ; 4.290  ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; 4.606  ; 4.606  ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; 4.311  ; 4.311  ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; 4.291  ; 4.291  ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; 4.016  ; 4.016  ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; 4.565  ; 4.565  ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; 4.703  ; 4.703  ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; 4.515  ; 4.515  ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; 4.647  ; 4.647  ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; 4.558  ; 4.558  ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; 4.664  ; 4.664  ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; 4.482  ; 4.482  ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; 4.561  ; 4.561  ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; 4.534  ; 4.534  ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; 4.798  ; 4.798  ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; 4.602  ; 4.602  ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; 4.281  ; 4.281  ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; 4.633  ; 4.633  ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; 4.937  ; 4.937  ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; 4.901  ; 4.901  ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; 4.847  ; 4.847  ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; 4.321  ; 4.321  ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; 4.357  ; 4.357  ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; 4.362  ; 4.362  ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; 4.764  ; 4.764  ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; 4.328  ; 4.328  ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; 4.588  ; 4.588  ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; 4.705  ; 4.705  ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; 4.625  ; 4.625  ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 0.366  ; 0.366  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; -3.286 ; -3.286 ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; -3.657 ; -3.657 ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; -3.511 ; -3.511 ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; -3.047 ; -3.047 ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; -3.414 ; -3.414 ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; -3.427 ; -3.427 ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; -3.534 ; -3.534 ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; -3.366 ; -3.366 ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; -3.484 ; -3.484 ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; 0.124  ; 0.124  ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; 0.366  ; 0.366  ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; -3.636 ; -3.636 ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; -3.683 ; -3.683 ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; -3.584 ; -3.584 ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; -3.175 ; -3.175 ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; -3.203 ; -3.203 ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; -3.295 ; -3.295 ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; -3.372 ; -3.372 ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; -3.540 ; -3.540 ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; -3.312 ; -3.312 ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; -3.374 ; -3.374 ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; -3.652 ; -3.652 ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; -3.385 ; -3.385 ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; -3.413 ; -3.413 ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; -3.344 ; -3.344 ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; -3.419 ; -3.419 ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; -3.059 ; -3.059 ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; -3.305 ; -3.305 ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; -3.341 ; -3.341 ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; -3.421 ; -3.421 ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; -3.546 ; -3.546 ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; -3.610 ; -3.610 ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; -3.327 ; -3.327 ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; -3.333 ; -3.333 ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; -3.826 ; -3.826 ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; -3.621 ; -3.621 ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; -3.411 ; -3.411 ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; -3.726 ; -3.726 ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; -3.483 ; -3.483 ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; -3.616 ; -3.616 ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; -3.327 ; -3.327 ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; -3.705 ; -3.705 ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; -3.839 ; -3.839 ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; -3.838 ; -3.838 ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; -3.801 ; -3.801 ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; -3.731 ; -3.731 ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; -3.790 ; -3.790 ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; -3.614 ; -3.614 ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; -3.718 ; -3.718 ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; -3.654 ; -3.654 ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; -3.925 ; -3.925 ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; -3.762 ; -3.762 ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; -3.453 ; -3.453 ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; -3.745 ; -3.745 ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; -4.054 ; -4.054 ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; -4.023 ; -4.023 ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; -4.019 ; -4.019 ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; -3.488 ; -3.488 ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; -3.472 ; -3.472 ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; -3.476 ; -3.476 ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; -3.878 ; -3.878 ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; -3.441 ; -3.441 ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; -3.699 ; -3.699 ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; -3.815 ; -3.815 ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; -3.795 ; -3.795 ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 6.445 ; 6.445 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 6.889 ; 6.889 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 6.933 ; 6.933 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 6.939 ; 6.939 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 6.594 ; 6.594 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 6.762 ; 6.762 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 6.709 ; 6.709 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 6.693 ; 6.693 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 7.036 ; 7.036 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 6.587 ; 6.587 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 6.618 ; 6.618 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 6.743 ; 6.743 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 6.567 ; 6.567 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 7.084 ; 7.084 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 6.226 ; 6.226 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 6.653 ; 6.653 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 6.739 ; 6.739 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 6.794 ; 6.794 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 6.836 ; 6.836 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 6.665 ; 6.665 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 6.639 ; 6.639 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 6.698 ; 6.698 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 7.007 ; 7.007 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 6.641 ; 6.641 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 5.048 ; 5.048 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 5.855 ; 5.855 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.641 ; 6.641 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.618 ; 6.618 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 5.436 ; 5.436 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 5.464 ; 5.464 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 5.913 ; 5.913 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 5.808 ; 5.808 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 5.980 ; 5.980 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.024 ; 6.024 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 5.655 ; 5.655 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.199 ; 6.199 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 5.664 ; 5.664 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 5.814 ; 5.814 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.466 ; 6.466 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 5.785 ; 5.785 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.112 ; 6.112 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 6.205 ; 6.205 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.032 ; 6.032 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 5.955 ; 5.955 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.005 ; 6.005 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 5.845 ; 5.845 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 5.996 ; 5.996 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 5.435 ; 5.435 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 5.392 ; 5.392 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.365 ; 6.365 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 5.977 ; 5.977 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.175 ; 6.175 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.096 ; 6.096 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.564 ; 6.564 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 7.228 ; 7.228 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 6.367 ; 6.367 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 6.678 ; 6.678 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.641 ; 6.641 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.618 ; 6.618 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 6.705 ; 6.705 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 6.627 ; 6.627 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 6.585 ; 6.585 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 6.171 ; 6.171 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 6.796 ; 6.796 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.533 ; 6.533 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 6.592 ; 6.592 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.704 ; 6.704 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 6.681 ; 6.681 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 6.587 ; 6.587 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.870 ; 6.870 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 6.715 ; 6.715 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.283 ; 6.283 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 6.721 ; 6.721 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 7.228 ; 7.228 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 6.989 ; 6.989 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.466 ; 6.466 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 6.494 ; 6.494 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.450 ; 6.450 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 6.442 ; 6.442 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 6.397 ; 6.397 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 6.671 ; 6.671 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 6.384 ; 6.384 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.573 ; 6.573 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 6.443 ; 6.443 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.818 ; 6.818 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.937 ; 6.937 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.800 ; 6.800 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 6.226 ; 6.226 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 6.445 ; 6.445 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 6.889 ; 6.889 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 6.933 ; 6.933 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 6.939 ; 6.939 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 6.594 ; 6.594 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 6.762 ; 6.762 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 6.709 ; 6.709 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 6.693 ; 6.693 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 7.036 ; 7.036 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 6.587 ; 6.587 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 6.618 ; 6.618 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 6.743 ; 6.743 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 6.567 ; 6.567 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 7.084 ; 7.084 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 6.226 ; 6.226 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 6.653 ; 6.653 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 6.739 ; 6.739 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 6.794 ; 6.794 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 6.836 ; 6.836 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 6.665 ; 6.665 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 6.639 ; 6.639 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 6.698 ; 6.698 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 7.007 ; 7.007 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 5.048 ; 5.048 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 5.048 ; 5.048 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 5.855 ; 5.855 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.641 ; 6.641 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.618 ; 6.618 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 5.436 ; 5.436 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 5.464 ; 5.464 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 5.913 ; 5.913 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 5.808 ; 5.808 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 5.980 ; 5.980 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.024 ; 6.024 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 5.655 ; 5.655 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.199 ; 6.199 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 5.664 ; 5.664 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 5.814 ; 5.814 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.466 ; 6.466 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 5.785 ; 5.785 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.112 ; 6.112 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 6.205 ; 6.205 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.032 ; 6.032 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 5.955 ; 5.955 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.005 ; 6.005 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 5.845 ; 5.845 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 5.996 ; 5.996 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 5.435 ; 5.435 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 5.392 ; 5.392 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.365 ; 6.365 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 5.977 ; 5.977 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.175 ; 6.175 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.096 ; 6.096 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.564 ; 6.564 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 5.048 ; 5.048 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 5.048 ; 5.048 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 5.855 ; 5.855 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.269 ; 6.269 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.500 ; 6.500 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 5.436 ; 5.436 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 5.464 ; 5.464 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 5.913 ; 5.913 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 5.808 ; 5.808 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 5.980 ; 5.980 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.024 ; 6.024 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 5.655 ; 5.655 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.199 ; 6.199 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 5.664 ; 5.664 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 5.814 ; 5.814 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.466 ; 6.466 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 5.785 ; 5.785 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.112 ; 6.112 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 5.895 ; 5.895 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 6.205 ; 6.205 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 5.895 ; 5.895 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.032 ; 6.032 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 5.955 ; 5.955 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.005 ; 6.005 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 5.845 ; 5.845 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 5.996 ; 5.996 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 5.435 ; 5.435 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 5.392 ; 5.392 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.365 ; 6.365 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 5.977 ; 5.977 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.175 ; 6.175 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.096 ; 6.096 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.564 ; 6.564 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; PARALLEL[0]  ; Q[0]        ; 8.813  ;    ;    ; 8.813  ;
; PARALLEL[1]  ; Q[1]        ; 9.585  ;    ;    ; 9.585  ;
; PARALLEL[2]  ; Q[2]        ; 9.302  ;    ;    ; 9.302  ;
; PARALLEL[3]  ; Q[3]        ; 8.874  ;    ;    ; 8.874  ;
; PARALLEL[4]  ; Q[4]        ; 9.522  ;    ;    ; 9.522  ;
; PARALLEL[5]  ; Q[5]        ; 9.162  ;    ;    ; 9.162  ;
; PARALLEL[6]  ; Q[6]        ; 9.202  ;    ;    ; 9.202  ;
; PARALLEL[7]  ; Q[7]        ; 9.085  ;    ;    ; 9.085  ;
; PARALLEL[8]  ; Q[8]        ; 9.259  ;    ;    ; 9.259  ;
; PARALLEL[9]  ; Q[9]        ; 9.561  ;    ;    ; 9.561  ;
; PARALLEL[10] ; Q[10]       ; 9.448  ;    ;    ; 9.448  ;
; PARALLEL[11] ; Q[11]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[12] ; Q[12]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[13] ; Q[13]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[14] ; Q[14]       ; 9.105  ;    ;    ; 9.105  ;
; PARALLEL[15] ; Q[15]       ; 9.354  ;    ;    ; 9.354  ;
; PARALLEL[16] ; Q[16]       ; 8.791  ;    ;    ; 8.791  ;
; PARALLEL[17] ; Q[17]       ; 9.922  ;    ;    ; 9.922  ;
; PARALLEL[18] ; Q[18]       ; 9.096  ;    ;    ; 9.096  ;
; PARALLEL[19] ; Q[19]       ; 8.514  ;    ;    ; 8.514  ;
; PARALLEL[20] ; Q[20]       ; 9.474  ;    ;    ; 9.474  ;
; PARALLEL[21] ; Q[21]       ; 9.511  ;    ;    ; 9.511  ;
; PARALLEL[22] ; Q[22]       ; 9.437  ;    ;    ; 9.437  ;
; PARALLEL[23] ; Q[23]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[24] ; Q[24]       ; 9.204  ;    ;    ; 9.204  ;
; PARALLEL[25] ; Q[25]       ; 8.963  ;    ;    ; 8.963  ;
; PARALLEL[26] ; Q[26]       ; 9.124  ;    ;    ; 9.124  ;
; PARALLEL[27] ; Q[27]       ; 9.267  ;    ;    ; 9.267  ;
; PARALLEL[28] ; Q[28]       ; 9.151  ;    ;    ; 9.151  ;
; PARALLEL[29] ; Q[29]       ; 9.956  ;    ;    ; 9.956  ;
; PARALLEL[30] ; Q[30]       ; 9.528  ;    ;    ; 9.528  ;
; PARALLEL[31] ; Q[31]       ; 10.368 ;    ;    ; 10.368 ;
+--------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; PARALLEL[0]  ; Q[0]        ; 8.813  ;    ;    ; 8.813  ;
; PARALLEL[1]  ; Q[1]        ; 9.585  ;    ;    ; 9.585  ;
; PARALLEL[2]  ; Q[2]        ; 9.302  ;    ;    ; 9.302  ;
; PARALLEL[3]  ; Q[3]        ; 8.874  ;    ;    ; 8.874  ;
; PARALLEL[4]  ; Q[4]        ; 9.522  ;    ;    ; 9.522  ;
; PARALLEL[5]  ; Q[5]        ; 9.162  ;    ;    ; 9.162  ;
; PARALLEL[6]  ; Q[6]        ; 9.202  ;    ;    ; 9.202  ;
; PARALLEL[7]  ; Q[7]        ; 9.085  ;    ;    ; 9.085  ;
; PARALLEL[8]  ; Q[8]        ; 9.259  ;    ;    ; 9.259  ;
; PARALLEL[9]  ; Q[9]        ; 9.561  ;    ;    ; 9.561  ;
; PARALLEL[10] ; Q[10]       ; 9.448  ;    ;    ; 9.448  ;
; PARALLEL[11] ; Q[11]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[12] ; Q[12]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[13] ; Q[13]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[14] ; Q[14]       ; 9.105  ;    ;    ; 9.105  ;
; PARALLEL[15] ; Q[15]       ; 9.354  ;    ;    ; 9.354  ;
; PARALLEL[16] ; Q[16]       ; 8.791  ;    ;    ; 8.791  ;
; PARALLEL[17] ; Q[17]       ; 9.922  ;    ;    ; 9.922  ;
; PARALLEL[18] ; Q[18]       ; 9.096  ;    ;    ; 9.096  ;
; PARALLEL[19] ; Q[19]       ; 8.514  ;    ;    ; 8.514  ;
; PARALLEL[20] ; Q[20]       ; 9.474  ;    ;    ; 9.474  ;
; PARALLEL[21] ; Q[21]       ; 9.511  ;    ;    ; 9.511  ;
; PARALLEL[22] ; Q[22]       ; 9.437  ;    ;    ; 9.437  ;
; PARALLEL[23] ; Q[23]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[24] ; Q[24]       ; 9.204  ;    ;    ; 9.204  ;
; PARALLEL[25] ; Q[25]       ; 8.963  ;    ;    ; 8.963  ;
; PARALLEL[26] ; Q[26]       ; 9.124  ;    ;    ; 9.124  ;
; PARALLEL[27] ; Q[27]       ; 9.267  ;    ;    ; 9.267  ;
; PARALLEL[28] ; Q[28]       ; 9.151  ;    ;    ; 9.151  ;
; PARALLEL[29] ; Q[29]       ; 9.956  ;    ;    ; 9.956  ;
; PARALLEL[30] ; Q[30]       ; 9.528  ;    ;    ; 9.528  ;
; PARALLEL[31] ; Q[31]       ; 10.368 ;    ;    ; 10.368 ;
+--------------+-------------+--------+----+----+--------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.362 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.450 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.244 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.126 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.380 ; -33.380               ;
; LOAD  ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                           ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; register_8bits:inst|register_1bit:REG6|dff~1  ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.042      ; 0.212      ;
; 0.368 ; register_8bits:inst1|register_1bit:REG2|dff~1 ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.047      ; 0.211      ;
; 0.370 ; register_8bits:inst|register_1bit:REG2|dff~1  ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.053      ; 0.215      ;
; 0.372 ; register_8bits:inst|register_1bit:REG0|dff~1  ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.052      ; 0.212      ;
; 0.381 ; register_8bits:inst|register_1bit:REG7|dff~1  ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.068      ; 0.219      ;
; 0.388 ; register_8bits:inst3|register_1bit:REG7|dff~1 ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.072      ; 0.216      ;
; 0.388 ; register_8bits:inst3|register_1bit:REG5|dff~1 ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.072      ; 0.216      ;
; 0.395 ; register_8bits:inst1|register_1bit:REG4|dff~1 ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.071      ; 0.208      ;
; 0.398 ; register_8bits:inst2|register_1bit:REG1|dff~1 ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.072      ; 0.206      ;
; 0.400 ; register_8bits:inst2|register_1bit:REG0|dff~1 ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.084      ; 0.216      ;
; 0.403 ; register_8bits:inst|register_1bit:REG3|dff~1  ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.085      ; 0.214      ;
; 0.404 ; register_8bits:inst1|register_1bit:REG6|dff~1 ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.085      ; 0.213      ;
; 0.407 ; register_8bits:inst2|register_1bit:REG2|dff~1 ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.091      ; 0.216      ;
; 0.410 ; register_8bits:inst3|register_1bit:REG0|dff~1 ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.099      ; 0.221      ;
; 0.412 ; register_8bits:inst3|register_1bit:REG3|dff~1 ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.086      ; 0.206      ;
; 0.412 ; register_8bits:inst2|register_1bit:REG7|dff~1 ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.091      ; 0.211      ;
; 0.415 ; register_8bits:inst2|register_1bit:REG3|dff~1 ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.092      ; 0.209      ;
; 0.415 ; register_8bits:inst1|register_1bit:REG0|dff~1 ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.092      ; 0.209      ;
; 0.416 ; register_8bits:inst3|register_1bit:REG6|dff~1 ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.092      ; 0.208      ;
; 0.418 ; register_8bits:inst3|register_1bit:REG4|dff~1 ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.090      ; 0.204      ;
; 0.418 ; register_8bits:inst3|register_1bit:REG2|dff~1 ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.105      ; 0.219      ;
; 0.418 ; register_8bits:inst1|register_1bit:REG3|dff~1 ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.093      ; 0.207      ;
; 0.419 ; register_8bits:inst1|register_1bit:REG7|dff~1 ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.105      ; 0.218      ;
; 0.419 ; register_8bits:inst|register_1bit:REG4|dff~1  ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.096      ; 0.209      ;
; 0.420 ; register_8bits:inst2|register_1bit:REG5|dff~1 ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.092      ; 0.204      ;
; 0.420 ; register_8bits:inst|register_1bit:REG5|dff~1  ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.098      ; 0.210      ;
; 0.423 ; register_8bits:inst3|register_1bit:REG1|dff~1 ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.097      ; 0.206      ;
; 0.424 ; register_8bits:inst1|register_1bit:REG1|dff~1 ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.106      ; 0.214      ;
; 0.428 ; register_8bits:inst1|register_1bit:REG5|dff~1 ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.103      ; 0.207      ;
; 0.428 ; register_8bits:inst|register_1bit:REG1|dff~1  ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 0.103      ; 0.207      ;
; 0.429 ; register_8bits:inst2|register_1bit:REG6|dff~1 ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.106      ; 0.209      ;
; 0.430 ; register_8bits:inst2|register_1bit:REG4|dff~1 ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 0.105      ; 0.207      ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                            ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; register_8bits:inst2|register_1bit:REG4|dff~1 ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.105      ; 0.207      ;
; 0.451 ; register_8bits:inst2|register_1bit:REG6|dff~1 ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.106      ; 0.209      ;
; 0.452 ; register_8bits:inst1|register_1bit:REG5|dff~1 ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.103      ; 0.207      ;
; 0.452 ; register_8bits:inst|register_1bit:REG1|dff~1  ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.103      ; 0.207      ;
; 0.456 ; register_8bits:inst1|register_1bit:REG1|dff~1 ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.106      ; 0.214      ;
; 0.457 ; register_8bits:inst3|register_1bit:REG1|dff~1 ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.097      ; 0.206      ;
; 0.460 ; register_8bits:inst2|register_1bit:REG5|dff~1 ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.092      ; 0.204      ;
; 0.460 ; register_8bits:inst|register_1bit:REG5|dff~1  ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.098      ; 0.210      ;
; 0.461 ; register_8bits:inst1|register_1bit:REG7|dff~1 ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.105      ; 0.218      ;
; 0.461 ; register_8bits:inst|register_1bit:REG4|dff~1  ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.096      ; 0.209      ;
; 0.462 ; register_8bits:inst3|register_1bit:REG4|dff~1 ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.090      ; 0.204      ;
; 0.462 ; register_8bits:inst3|register_1bit:REG2|dff~1 ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.105      ; 0.219      ;
; 0.462 ; register_8bits:inst1|register_1bit:REG3|dff~1 ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.093      ; 0.207      ;
; 0.464 ; register_8bits:inst3|register_1bit:REG6|dff~1 ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.092      ; 0.208      ;
; 0.465 ; register_8bits:inst2|register_1bit:REG3|dff~1 ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.092      ; 0.209      ;
; 0.465 ; register_8bits:inst1|register_1bit:REG0|dff~1 ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.092      ; 0.209      ;
; 0.468 ; register_8bits:inst3|register_1bit:REG3|dff~1 ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.086      ; 0.206      ;
; 0.468 ; register_8bits:inst2|register_1bit:REG7|dff~1 ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.091      ; 0.211      ;
; 0.470 ; register_8bits:inst3|register_1bit:REG0|dff~1 ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.099      ; 0.221      ;
; 0.473 ; register_8bits:inst2|register_1bit:REG2|dff~1 ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.091      ; 0.216      ;
; 0.476 ; register_8bits:inst1|register_1bit:REG6|dff~1 ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.085      ; 0.213      ;
; 0.477 ; register_8bits:inst|register_1bit:REG3|dff~1  ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.085      ; 0.214      ;
; 0.480 ; register_8bits:inst2|register_1bit:REG0|dff~1 ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.084      ; 0.216      ;
; 0.482 ; register_8bits:inst2|register_1bit:REG1|dff~1 ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.072      ; 0.206      ;
; 0.485 ; register_8bits:inst1|register_1bit:REG4|dff~1 ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.071      ; 0.208      ;
; 0.492 ; register_8bits:inst3|register_1bit:REG7|dff~1 ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.072      ; 0.216      ;
; 0.492 ; register_8bits:inst3|register_1bit:REG5|dff~1 ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.072      ; 0.216      ;
; 0.499 ; register_8bits:inst|register_1bit:REG7|dff~1  ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.068      ; 0.219      ;
; 0.508 ; register_8bits:inst|register_1bit:REG0|dff~1  ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.052      ; 0.212      ;
; 0.510 ; register_8bits:inst|register_1bit:REG2|dff~1  ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.053      ; 0.215      ;
; 0.512 ; register_8bits:inst1|register_1bit:REG2|dff~1 ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 0.047      ; 0.211      ;
; 0.518 ; register_8bits:inst|register_1bit:REG6|dff~1  ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 0.042      ; 0.212      ;
+-------+-----------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK'                                                                                                                    ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.422      ; 1.710      ;
; 0.244 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.422      ; 1.710      ;
; 0.244 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.422      ; 1.710      ;
; 0.244 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.422      ; 1.710      ;
; 0.244 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.422      ; 1.710      ;
; 0.247 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.709      ;
; 0.247 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.709      ;
; 0.247 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.709      ;
; 0.247 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.709      ;
; 0.250 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.426      ; 1.708      ;
; 0.250 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.426      ; 1.708      ;
; 0.250 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.426      ; 1.708      ;
; 0.250 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.426      ; 1.708      ;
; 0.250 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.426      ; 1.708      ;
; 0.253 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.416      ; 1.695      ;
; 0.253 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.416      ; 1.695      ;
; 0.253 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.416      ; 1.695      ;
; 0.253 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.416      ; 1.695      ;
; 0.254 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.418      ; 1.696      ;
; 0.254 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.439      ; 1.717      ;
; 0.254 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.418      ; 1.696      ;
; 0.254 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.702      ;
; 0.254 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.418      ; 1.696      ;
; 0.254 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.702      ;
; 0.254 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.439      ; 1.717      ;
; 0.254 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.439      ; 1.717      ;
; 0.254 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.702      ;
; 0.254 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.418      ; 1.696      ;
; 0.254 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.500        ; 1.424      ; 1.702      ;
; 0.254 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.439      ; 1.717      ;
; 0.254 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.439      ; 1.717      ;
; 0.254 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.500        ; 1.418      ; 1.696      ;
; 0.744 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.422      ; 1.710      ;
; 0.744 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.422      ; 1.710      ;
; 0.744 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.422      ; 1.710      ;
; 0.744 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.422      ; 1.710      ;
; 0.744 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.422      ; 1.710      ;
; 0.747 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.709      ;
; 0.747 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.709      ;
; 0.747 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.709      ;
; 0.747 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.709      ;
; 0.750 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.426      ; 1.708      ;
; 0.750 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.426      ; 1.708      ;
; 0.750 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.426      ; 1.708      ;
; 0.750 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.426      ; 1.708      ;
; 0.750 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.426      ; 1.708      ;
; 0.753 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.416      ; 1.695      ;
; 0.753 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.416      ; 1.695      ;
; 0.753 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.416      ; 1.695      ;
; 0.753 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.416      ; 1.695      ;
; 0.754 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.418      ; 1.696      ;
; 0.754 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.439      ; 1.717      ;
; 0.754 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.418      ; 1.696      ;
; 0.754 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.702      ;
; 0.754 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.418      ; 1.696      ;
; 0.754 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.702      ;
; 0.754 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.439      ; 1.717      ;
; 0.754 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.439      ; 1.717      ;
; 0.754 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.702      ;
; 0.754 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.418      ; 1.696      ;
; 0.754 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 1.000        ; 1.424      ; 1.702      ;
; 0.754 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.439      ; 1.717      ;
; 0.754 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.439      ; 1.717      ;
; 0.754 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 1.000        ; 1.418      ; 1.696      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK'                                                                                                                     ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.126 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.418      ; 1.696      ;
; 0.126 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.439      ; 1.717      ;
; 0.126 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.418      ; 1.696      ;
; 0.126 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.702      ;
; 0.126 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.418      ; 1.696      ;
; 0.126 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.702      ;
; 0.126 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.439      ; 1.717      ;
; 0.126 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.439      ; 1.717      ;
; 0.126 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.702      ;
; 0.126 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.418      ; 1.696      ;
; 0.126 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.702      ;
; 0.126 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.439      ; 1.717      ;
; 0.126 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.439      ; 1.717      ;
; 0.126 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.418      ; 1.696      ;
; 0.127 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.416      ; 1.695      ;
; 0.127 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.416      ; 1.695      ;
; 0.127 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.416      ; 1.695      ;
; 0.127 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.416      ; 1.695      ;
; 0.130 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.426      ; 1.708      ;
; 0.130 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.426      ; 1.708      ;
; 0.130 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.426      ; 1.708      ;
; 0.130 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.426      ; 1.708      ;
; 0.130 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.426      ; 1.708      ;
; 0.133 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.709      ;
; 0.133 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.709      ;
; 0.133 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.709      ;
; 0.133 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.424      ; 1.709      ;
; 0.136 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.422      ; 1.710      ;
; 0.136 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.422      ; 1.710      ;
; 0.136 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.422      ; 1.710      ;
; 0.136 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; 0.000        ; 1.422      ; 1.710      ;
; 0.136 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; 0.000        ; 1.422      ; 1.710      ;
; 0.626 ; LOAD      ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.418      ; 1.696      ;
; 0.626 ; LOAD      ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.439      ; 1.717      ;
; 0.626 ; LOAD      ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.418      ; 1.696      ;
; 0.626 ; LOAD      ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.702      ;
; 0.626 ; LOAD      ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.418      ; 1.696      ;
; 0.626 ; LOAD      ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.702      ;
; 0.626 ; LOAD      ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.439      ; 1.717      ;
; 0.626 ; LOAD      ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.439      ; 1.717      ;
; 0.626 ; LOAD      ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.702      ;
; 0.626 ; LOAD      ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.418      ; 1.696      ;
; 0.626 ; LOAD      ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.702      ;
; 0.626 ; LOAD      ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.439      ; 1.717      ;
; 0.626 ; LOAD      ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.439      ; 1.717      ;
; 0.626 ; LOAD      ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.418      ; 1.696      ;
; 0.627 ; LOAD      ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.416      ; 1.695      ;
; 0.627 ; LOAD      ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.416      ; 1.695      ;
; 0.627 ; LOAD      ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.416      ; 1.695      ;
; 0.627 ; LOAD      ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.416      ; 1.695      ;
; 0.630 ; LOAD      ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.426      ; 1.708      ;
; 0.630 ; LOAD      ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.426      ; 1.708      ;
; 0.630 ; LOAD      ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.426      ; 1.708      ;
; 0.630 ; LOAD      ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.426      ; 1.708      ;
; 0.630 ; LOAD      ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.426      ; 1.708      ;
; 0.633 ; LOAD      ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.709      ;
; 0.633 ; LOAD      ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.709      ;
; 0.633 ; LOAD      ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.709      ;
; 0.633 ; LOAD      ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.424      ; 1.709      ;
; 0.636 ; LOAD      ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.422      ; 1.710      ;
; 0.636 ; LOAD      ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.422      ; 1.710      ;
; 0.636 ; LOAD      ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.422      ; 1.710      ;
; 0.636 ; LOAD      ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ; LOAD         ; CLOCK       ; -0.500       ; 1.422      ; 1.710      ;
; 0.636 ; LOAD      ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ; LOAD         ; CLOCK       ; -0.500       ; 1.422      ; 1.710      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst1|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst2|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG0|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG1|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG2|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG3|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG4|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG5|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG6|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst3|register_1bit:REG7|dff~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG0|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG1|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG2|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG3|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG4|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG5|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG6|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register_8bits:inst|register_1bit:REG7|dff~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG6|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG6|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst1|REG7|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst1|REG7|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG0|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG1|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG2|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG3|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG4|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|REG5|dff~_emulated|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|REG6|dff~_emulated|clk                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LOAD'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; LOAD  ; Rise       ; LOAD                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; LOAD~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; LOAD~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG2|dff~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG2|dff~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst1|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst1|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst2|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst2|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG0|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG1|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG2|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG3|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG4|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG5|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG6|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst3|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst3|REG7|dff~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG0|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG0|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG1|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG1|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG2|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG2|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG3|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG3|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG4|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG4|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG5|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG5|dff~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG6|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG6|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Rise       ; inst|REG7|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Rise       ; inst|REG7|dff~1|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG6|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG6|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG7|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst1|register_1bit:REG7|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG0|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG1|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG2|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG3|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG4|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG5|dff~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LOAD  ; Fall       ; register_8bits:inst2|register_1bit:REG6|dff~1 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 2.151  ; 2.151  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; 1.963  ; 1.963  ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; 2.129  ; 2.129  ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; 2.056  ; 2.056  ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; 1.851  ; 1.851  ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; 2.009  ; 2.009  ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; 2.019  ; 2.019  ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; 2.056  ; 2.056  ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; 2.010  ; 2.010  ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; 2.052  ; 2.052  ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; -0.183 ; -0.183 ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; -0.291 ; -0.291 ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; 2.120  ; 2.120  ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; 2.151  ; 2.151  ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; 2.105  ; 2.105  ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; 1.895  ; 1.895  ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; 1.912  ; 1.912  ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; 1.971  ; 1.971  ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; 1.975  ; 1.975  ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; 2.081  ; 2.081  ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; 1.982  ; 1.982  ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; 1.973  ; 1.973  ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; 2.117  ; 2.117  ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; 2.003  ; 2.003  ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; 2.000  ; 2.000  ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; 1.987  ; 1.987  ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; 2.008  ; 2.008  ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; 1.863  ; 1.863  ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; 1.953  ; 1.953  ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; 1.987  ; 1.987  ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; 2.006  ; 2.006  ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; 2.071  ; 2.071  ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; 2.087  ; 2.087  ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; 2.677  ; 2.677  ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; 2.259  ; 2.259  ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; 2.576  ; 2.576  ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; 2.388  ; 2.388  ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; 2.373  ; 2.373  ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; 2.533  ; 2.533  ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; 2.408  ; 2.408  ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; 2.373  ; 2.373  ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; 2.268  ; 2.268  ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; 2.511  ; 2.511  ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; 2.545  ; 2.545  ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; 2.533  ; 2.533  ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; 2.539  ; 2.539  ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; 2.485  ; 2.485  ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; 2.542  ; 2.542  ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; 2.466  ; 2.466  ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; 2.510  ; 2.510  ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; 2.477  ; 2.477  ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; 2.589  ; 2.589  ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; 2.522  ; 2.522  ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; 2.386  ; 2.386  ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; 2.510  ; 2.510  ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; 2.677  ; 2.677  ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; 2.636  ; 2.636  ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; 2.628  ; 2.628  ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; 2.395  ; 2.395  ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; 2.414  ; 2.414  ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; 2.419  ; 2.419  ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; 2.577  ; 2.577  ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; 2.394  ; 2.394  ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; 2.494  ; 2.494  ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; 2.567  ; 2.567  ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; 2.519  ; 2.519  ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 0.411  ; 0.411  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; -1.843 ; -1.843 ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; -2.009 ; -2.009 ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; -1.936 ; -1.936 ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; -1.731 ; -1.731 ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; -1.889 ; -1.889 ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; -1.899 ; -1.899 ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; -1.936 ; -1.936 ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; -1.890 ; -1.890 ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; -1.932 ; -1.932 ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; 0.303  ; 0.303  ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; 0.411  ; 0.411  ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; -2.000 ; -2.000 ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; -2.031 ; -2.031 ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; -1.985 ; -1.985 ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; -1.775 ; -1.775 ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; -1.792 ; -1.792 ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; -1.851 ; -1.851 ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; -1.855 ; -1.855 ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; -1.961 ; -1.961 ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; -1.862 ; -1.862 ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; -1.853 ; -1.853 ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; -1.997 ; -1.997 ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; -1.883 ; -1.883 ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; -1.880 ; -1.880 ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; -1.867 ; -1.867 ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; -1.888 ; -1.888 ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; -1.743 ; -1.743 ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; -1.833 ; -1.833 ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; -1.867 ; -1.867 ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; -1.886 ; -1.886 ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; -1.951 ; -1.951 ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; -1.967 ; -1.967 ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; -1.986 ; -1.986 ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; -1.987 ; -1.987 ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; -2.208 ; -2.208 ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; -2.115 ; -2.115 ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; -2.008 ; -2.008 ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; -2.171 ; -2.171 ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; -2.062 ; -2.062 ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; -2.101 ; -2.101 ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; -1.986 ; -1.986 ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; -2.157 ; -2.157 ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; -2.189 ; -2.189 ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; -2.260 ; -2.260 ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; -2.183 ; -2.183 ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; -2.139 ; -2.139 ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; -2.183 ; -2.183 ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; -2.107 ; -2.107 ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; -2.155 ; -2.155 ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; -2.114 ; -2.114 ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; -2.228 ; -2.228 ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; -2.172 ; -2.172 ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; -2.040 ; -2.040 ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; -2.139 ; -2.139 ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; -2.311 ; -2.311 ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; -2.272 ; -2.272 ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; -2.280 ; -2.280 ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; -2.048 ; -2.048 ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; -2.048 ; -2.048 ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; -2.052 ; -2.052 ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; -2.211 ; -2.211 ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; -2.028 ; -2.028 ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; -2.126 ; -2.126 ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; -2.198 ; -2.198 ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; -2.172 ; -2.172 ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 3.930 ; 3.930 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 3.517 ; 3.517 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 3.778 ; 3.778 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 3.804 ; 3.804 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 3.808 ; 3.808 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 3.586 ; 3.586 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 3.715 ; 3.715 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 3.643 ; 3.643 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 3.631 ; 3.631 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 3.805 ; 3.805 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 3.850 ; 3.850 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 3.639 ; 3.639 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 3.644 ; 3.644 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 3.720 ; 3.720 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 3.581 ; 3.581 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 3.515 ; 3.515 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 3.820 ; 3.820 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 3.799 ; 3.799 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 3.681 ; 3.681 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 3.825 ; 3.825 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 3.718 ; 3.718 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 3.735 ; 3.735 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 3.626 ; 3.626 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 3.612 ; 3.612 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 3.645 ; 3.645 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 3.742 ; 3.742 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 3.845 ; 3.845 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 3.930 ; 3.930 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 3.441 ; 3.441 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 2.616 ; 2.616 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.070 ; 3.070 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.440 ; 3.440 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.441 ; 3.441 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 2.833 ; 2.833 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 2.797 ; 2.797 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.095 ; 3.095 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.001 ; 3.001 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.077 ; 3.077 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.167 ; 3.167 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 2.923 ; 2.923 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.250 ; 3.250 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 2.978 ; 2.978 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.049 ; 3.049 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.362 ; 3.362 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 2.984 ; 2.984 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.147 ; 3.147 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.082 ; 3.082 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.185 ; 3.185 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.044 ; 3.044 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.171 ; 3.171 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.137 ; 3.137 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.170 ; 3.170 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.069 ; 3.069 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.088 ; 3.088 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 2.834 ; 2.834 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 2.815 ; 2.815 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.257 ; 3.257 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.084 ; 3.084 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.204 ; 3.204 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.194 ; 3.194 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.396 ; 3.396 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 3.752 ; 3.752 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 3.350 ; 3.350 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.547 ; 3.547 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.440 ; 3.440 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.476 ; 3.476 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 3.548 ; 3.548 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 3.457 ; 3.457 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.495 ; 3.495 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.271 ; 3.271 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.535 ; 3.535 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.494 ; 3.494 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 3.442 ; 3.442 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.575 ; 3.575 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 3.563 ; 3.563 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.486 ; 3.486 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.633 ; 3.633 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 3.501 ; 3.501 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.330 ; 3.330 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.565 ; 3.565 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.752 ; 3.752 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.628 ; 3.628 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.461 ; 3.461 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.468 ; 3.468 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.452 ; 3.452 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.449 ; 3.449 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.375 ; 3.375 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 3.540 ; 3.540 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 3.359 ; 3.359 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.446 ; 3.446 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.396 ; 3.396 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.616 ; 3.616 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.680 ; 3.680 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.634 ; 3.634 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 3.517 ; 3.517 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 3.778 ; 3.778 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 3.804 ; 3.804 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 3.808 ; 3.808 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 3.586 ; 3.586 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 3.715 ; 3.715 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 3.643 ; 3.643 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 3.631 ; 3.631 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 3.805 ; 3.805 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 3.850 ; 3.850 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 3.639 ; 3.639 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 3.644 ; 3.644 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 3.720 ; 3.720 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 3.581 ; 3.581 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 3.515 ; 3.515 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 3.820 ; 3.820 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 3.799 ; 3.799 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 3.681 ; 3.681 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 3.825 ; 3.825 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 3.718 ; 3.718 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 3.735 ; 3.735 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 3.626 ; 3.626 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 3.612 ; 3.612 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 3.645 ; 3.645 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 3.742 ; 3.742 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 3.845 ; 3.845 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 3.930 ; 3.930 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 2.616 ; 2.616 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 2.616 ; 2.616 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.070 ; 3.070 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.440 ; 3.440 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.441 ; 3.441 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 2.833 ; 2.833 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 2.797 ; 2.797 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.095 ; 3.095 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.001 ; 3.001 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.077 ; 3.077 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.167 ; 3.167 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 2.923 ; 2.923 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.250 ; 3.250 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 2.978 ; 2.978 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.049 ; 3.049 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.362 ; 3.362 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 2.984 ; 2.984 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.147 ; 3.147 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.082 ; 3.082 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.185 ; 3.185 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.044 ; 3.044 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.171 ; 3.171 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.137 ; 3.137 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.170 ; 3.170 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.069 ; 3.069 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.088 ; 3.088 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 2.834 ; 2.834 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 2.815 ; 2.815 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.257 ; 3.257 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.084 ; 3.084 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.204 ; 3.204 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.194 ; 3.194 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.396 ; 3.396 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 2.616 ; 2.616 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 2.616 ; 2.616 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.070 ; 3.070 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.372 ; 3.372 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.441 ; 3.441 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 2.833 ; 2.833 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 2.797 ; 2.797 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.095 ; 3.095 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.001 ; 3.001 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.077 ; 3.077 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.167 ; 3.167 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 2.923 ; 2.923 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.250 ; 3.250 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 2.978 ; 2.978 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.049 ; 3.049 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.362 ; 3.362 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 2.984 ; 2.984 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.147 ; 3.147 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.082 ; 3.082 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.185 ; 3.185 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.044 ; 3.044 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.171 ; 3.171 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.137 ; 3.137 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.170 ; 3.170 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.069 ; 3.069 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.088 ; 3.088 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 2.834 ; 2.834 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 2.815 ; 2.815 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.257 ; 3.257 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.084 ; 3.084 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.204 ; 3.204 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.194 ; 3.194 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.396 ; 3.396 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; PARALLEL[0]  ; Q[0]        ; 4.954 ;    ;    ; 4.954 ;
; PARALLEL[1]  ; Q[1]        ; 5.357 ;    ;    ; 5.357 ;
; PARALLEL[2]  ; Q[2]        ; 5.228 ;    ;    ; 5.228 ;
; PARALLEL[3]  ; Q[3]        ; 5.042 ;    ;    ; 5.042 ;
; PARALLEL[4]  ; Q[4]        ; 5.329 ;    ;    ; 5.329 ;
; PARALLEL[5]  ; Q[5]        ; 5.113 ;    ;    ; 5.113 ;
; PARALLEL[6]  ; Q[6]        ; 5.174 ;    ;    ; 5.174 ;
; PARALLEL[7]  ; Q[7]        ; 5.081 ;    ;    ; 5.081 ;
; PARALLEL[8]  ; Q[8]        ; 5.159 ;    ;    ; 5.159 ;
; PARALLEL[9]  ; Q[9]        ; 5.332 ;    ;    ; 5.332 ;
; PARALLEL[10] ; Q[10]       ; 5.279 ;    ;    ; 5.279 ;
; PARALLEL[11] ; Q[11]       ; 5.321 ;    ;    ; 5.321 ;
; PARALLEL[12] ; Q[12]       ; 5.299 ;    ;    ; 5.299 ;
; PARALLEL[13] ; Q[13]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[14] ; Q[14]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[15] ; Q[15]       ; 5.190 ;    ;    ; 5.190 ;
; PARALLEL[16] ; Q[16]       ; 4.944 ;    ;    ; 4.944 ;
; PARALLEL[17] ; Q[17]       ; 5.491 ;    ;    ; 5.491 ;
; PARALLEL[18] ; Q[18]       ; 5.088 ;    ;    ; 5.088 ;
; PARALLEL[19] ; Q[19]       ; 4.823 ;    ;    ; 4.823 ;
; PARALLEL[20] ; Q[20]       ; 5.283 ;    ;    ; 5.283 ;
; PARALLEL[21] ; Q[21]       ; 5.338 ;    ;    ; 5.338 ;
; PARALLEL[22] ; Q[22]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[23] ; Q[23]       ; 5.306 ;    ;    ; 5.306 ;
; PARALLEL[24] ; Q[24]       ; 5.133 ;    ;    ; 5.133 ;
; PARALLEL[25] ; Q[25]       ; 5.076 ;    ;    ; 5.076 ;
; PARALLEL[26] ; Q[26]       ; 5.105 ;    ;    ; 5.105 ;
; PARALLEL[27] ; Q[27]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[28] ; Q[28]       ; 5.116 ;    ;    ; 5.116 ;
; PARALLEL[29] ; Q[29]       ; 5.499 ;    ;    ; 5.499 ;
; PARALLEL[30] ; Q[30]       ; 5.349 ;    ;    ; 5.349 ;
; PARALLEL[31] ; Q[31]       ; 5.712 ;    ;    ; 5.712 ;
+--------------+-------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; PARALLEL[0]  ; Q[0]        ; 4.954 ;    ;    ; 4.954 ;
; PARALLEL[1]  ; Q[1]        ; 5.357 ;    ;    ; 5.357 ;
; PARALLEL[2]  ; Q[2]        ; 5.228 ;    ;    ; 5.228 ;
; PARALLEL[3]  ; Q[3]        ; 5.042 ;    ;    ; 5.042 ;
; PARALLEL[4]  ; Q[4]        ; 5.329 ;    ;    ; 5.329 ;
; PARALLEL[5]  ; Q[5]        ; 5.113 ;    ;    ; 5.113 ;
; PARALLEL[6]  ; Q[6]        ; 5.174 ;    ;    ; 5.174 ;
; PARALLEL[7]  ; Q[7]        ; 5.081 ;    ;    ; 5.081 ;
; PARALLEL[8]  ; Q[8]        ; 5.159 ;    ;    ; 5.159 ;
; PARALLEL[9]  ; Q[9]        ; 5.332 ;    ;    ; 5.332 ;
; PARALLEL[10] ; Q[10]       ; 5.279 ;    ;    ; 5.279 ;
; PARALLEL[11] ; Q[11]       ; 5.321 ;    ;    ; 5.321 ;
; PARALLEL[12] ; Q[12]       ; 5.299 ;    ;    ; 5.299 ;
; PARALLEL[13] ; Q[13]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[14] ; Q[14]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[15] ; Q[15]       ; 5.190 ;    ;    ; 5.190 ;
; PARALLEL[16] ; Q[16]       ; 4.944 ;    ;    ; 4.944 ;
; PARALLEL[17] ; Q[17]       ; 5.491 ;    ;    ; 5.491 ;
; PARALLEL[18] ; Q[18]       ; 5.088 ;    ;    ; 5.088 ;
; PARALLEL[19] ; Q[19]       ; 4.823 ;    ;    ; 4.823 ;
; PARALLEL[20] ; Q[20]       ; 5.283 ;    ;    ; 5.283 ;
; PARALLEL[21] ; Q[21]       ; 5.338 ;    ;    ; 5.338 ;
; PARALLEL[22] ; Q[22]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[23] ; Q[23]       ; 5.306 ;    ;    ; 5.306 ;
; PARALLEL[24] ; Q[24]       ; 5.133 ;    ;    ; 5.133 ;
; PARALLEL[25] ; Q[25]       ; 5.076 ;    ;    ; 5.076 ;
; PARALLEL[26] ; Q[26]       ; 5.105 ;    ;    ; 5.105 ;
; PARALLEL[27] ; Q[27]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[28] ; Q[28]       ; 5.116 ;    ;    ; 5.116 ;
; PARALLEL[29] ; Q[29]       ; 5.499 ;    ;    ; 5.499 ;
; PARALLEL[30] ; Q[30]       ; 5.349 ;    ;    ; 5.349 ;
; PARALLEL[31] ; Q[31]       ; 5.712 ;    ;    ; 5.712 ;
+--------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.067 ; 0.450 ; -0.055   ; 0.126   ; -1.380              ;
;  CLOCK           ; -0.067 ; 0.450 ; -0.055   ; 0.126   ; -1.380              ;
;  LOAD            ; N/A    ; N/A   ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -0.245 ; 0.0   ; -1.331   ; 0.0     ; -34.76              ;
;  CLOCK           ; -0.245 ; 0.000 ; -1.331   ; 0.000   ; -33.380             ;
;  LOAD            ; N/A    ; N/A   ; N/A      ; N/A     ; -1.380              ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 3.913  ; 3.913  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; 3.516  ; 3.516  ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; 3.887  ; 3.887  ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; 3.741  ; 3.741  ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; 3.277  ; 3.277  ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; 3.644  ; 3.644  ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; 3.657  ; 3.657  ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; 3.764  ; 3.764  ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; 3.596  ; 3.596  ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; 3.714  ; 3.714  ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; 0.106  ; 0.106  ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; -0.136 ; -0.136 ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; 3.866  ; 3.866  ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; 3.913  ; 3.913  ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; 3.814  ; 3.814  ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; 3.405  ; 3.405  ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; 3.433  ; 3.433  ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; 3.525  ; 3.525  ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; 3.602  ; 3.602  ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; 3.770  ; 3.770  ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; 3.542  ; 3.542  ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; 3.604  ; 3.604  ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; 3.882  ; 3.882  ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; 3.615  ; 3.615  ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; 3.643  ; 3.643  ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; 3.574  ; 3.574  ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; 3.649  ; 3.649  ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; 3.289  ; 3.289  ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; 3.535  ; 3.535  ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; 3.571  ; 3.571  ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; 3.651  ; 3.651  ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; 3.776  ; 3.776  ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; 3.840  ; 3.840  ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; 4.937  ; 4.937  ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; 4.008  ; 4.008  ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; 4.717  ; 4.717  ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; 4.296  ; 4.296  ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; 4.290  ; 4.290  ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; 4.606  ; 4.606  ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; 4.311  ; 4.311  ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; 4.291  ; 4.291  ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; 4.016  ; 4.016  ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; 4.565  ; 4.565  ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; 4.703  ; 4.703  ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; 4.515  ; 4.515  ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; 4.647  ; 4.647  ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; 4.558  ; 4.558  ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; 4.664  ; 4.664  ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; 4.482  ; 4.482  ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; 4.561  ; 4.561  ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; 4.534  ; 4.534  ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; 4.798  ; 4.798  ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; 4.602  ; 4.602  ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; 4.281  ; 4.281  ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; 4.633  ; 4.633  ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; 4.937  ; 4.937  ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; 4.901  ; 4.901  ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; 4.847  ; 4.847  ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; 4.321  ; 4.321  ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; 4.357  ; 4.357  ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; 4.362  ; 4.362  ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; 4.764  ; 4.764  ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; 4.328  ; 4.328  ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; 4.588  ; 4.588  ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; 4.705  ; 4.705  ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; 4.625  ; 4.625  ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; DATA[*]       ; CLOCK      ; 0.411  ; 0.411  ; Rise       ; CLOCK           ;
;  DATA[0]      ; CLOCK      ; -1.843 ; -1.843 ; Rise       ; CLOCK           ;
;  DATA[1]      ; CLOCK      ; -2.009 ; -2.009 ; Rise       ; CLOCK           ;
;  DATA[2]      ; CLOCK      ; -1.936 ; -1.936 ; Rise       ; CLOCK           ;
;  DATA[3]      ; CLOCK      ; -1.731 ; -1.731 ; Rise       ; CLOCK           ;
;  DATA[4]      ; CLOCK      ; -1.889 ; -1.889 ; Rise       ; CLOCK           ;
;  DATA[5]      ; CLOCK      ; -1.899 ; -1.899 ; Rise       ; CLOCK           ;
;  DATA[6]      ; CLOCK      ; -1.936 ; -1.936 ; Rise       ; CLOCK           ;
;  DATA[7]      ; CLOCK      ; -1.890 ; -1.890 ; Rise       ; CLOCK           ;
;  DATA[8]      ; CLOCK      ; -1.932 ; -1.932 ; Rise       ; CLOCK           ;
;  DATA[9]      ; CLOCK      ; 0.303  ; 0.303  ; Rise       ; CLOCK           ;
;  DATA[10]     ; CLOCK      ; 0.411  ; 0.411  ; Rise       ; CLOCK           ;
;  DATA[11]     ; CLOCK      ; -2.000 ; -2.000 ; Rise       ; CLOCK           ;
;  DATA[12]     ; CLOCK      ; -2.031 ; -2.031 ; Rise       ; CLOCK           ;
;  DATA[13]     ; CLOCK      ; -1.985 ; -1.985 ; Rise       ; CLOCK           ;
;  DATA[14]     ; CLOCK      ; -1.775 ; -1.775 ; Rise       ; CLOCK           ;
;  DATA[15]     ; CLOCK      ; -1.792 ; -1.792 ; Rise       ; CLOCK           ;
;  DATA[16]     ; CLOCK      ; -1.851 ; -1.851 ; Rise       ; CLOCK           ;
;  DATA[17]     ; CLOCK      ; -1.855 ; -1.855 ; Rise       ; CLOCK           ;
;  DATA[18]     ; CLOCK      ; -1.961 ; -1.961 ; Rise       ; CLOCK           ;
;  DATA[19]     ; CLOCK      ; -1.862 ; -1.862 ; Rise       ; CLOCK           ;
;  DATA[20]     ; CLOCK      ; -1.853 ; -1.853 ; Rise       ; CLOCK           ;
;  DATA[21]     ; CLOCK      ; -1.997 ; -1.997 ; Rise       ; CLOCK           ;
;  DATA[22]     ; CLOCK      ; -1.883 ; -1.883 ; Rise       ; CLOCK           ;
;  DATA[23]     ; CLOCK      ; -1.880 ; -1.880 ; Rise       ; CLOCK           ;
;  DATA[24]     ; CLOCK      ; -1.867 ; -1.867 ; Rise       ; CLOCK           ;
;  DATA[25]     ; CLOCK      ; -1.888 ; -1.888 ; Rise       ; CLOCK           ;
;  DATA[26]     ; CLOCK      ; -1.743 ; -1.743 ; Rise       ; CLOCK           ;
;  DATA[27]     ; CLOCK      ; -1.833 ; -1.833 ; Rise       ; CLOCK           ;
;  DATA[28]     ; CLOCK      ; -1.867 ; -1.867 ; Rise       ; CLOCK           ;
;  DATA[29]     ; CLOCK      ; -1.886 ; -1.886 ; Rise       ; CLOCK           ;
;  DATA[30]     ; CLOCK      ; -1.951 ; -1.951 ; Rise       ; CLOCK           ;
;  DATA[31]     ; CLOCK      ; -1.967 ; -1.967 ; Rise       ; CLOCK           ;
; PARALLEL[*]   ; LOAD       ; -1.986 ; -1.986 ; Fall       ; LOAD            ;
;  PARALLEL[0]  ; LOAD       ; -1.987 ; -1.987 ; Fall       ; LOAD            ;
;  PARALLEL[1]  ; LOAD       ; -2.208 ; -2.208 ; Fall       ; LOAD            ;
;  PARALLEL[2]  ; LOAD       ; -2.115 ; -2.115 ; Fall       ; LOAD            ;
;  PARALLEL[3]  ; LOAD       ; -2.008 ; -2.008 ; Fall       ; LOAD            ;
;  PARALLEL[4]  ; LOAD       ; -2.171 ; -2.171 ; Fall       ; LOAD            ;
;  PARALLEL[5]  ; LOAD       ; -2.062 ; -2.062 ; Fall       ; LOAD            ;
;  PARALLEL[6]  ; LOAD       ; -2.101 ; -2.101 ; Fall       ; LOAD            ;
;  PARALLEL[7]  ; LOAD       ; -1.986 ; -1.986 ; Fall       ; LOAD            ;
;  PARALLEL[8]  ; LOAD       ; -2.157 ; -2.157 ; Fall       ; LOAD            ;
;  PARALLEL[9]  ; LOAD       ; -2.189 ; -2.189 ; Fall       ; LOAD            ;
;  PARALLEL[10] ; LOAD       ; -2.260 ; -2.260 ; Fall       ; LOAD            ;
;  PARALLEL[11] ; LOAD       ; -2.183 ; -2.183 ; Fall       ; LOAD            ;
;  PARALLEL[12] ; LOAD       ; -2.139 ; -2.139 ; Fall       ; LOAD            ;
;  PARALLEL[13] ; LOAD       ; -2.183 ; -2.183 ; Fall       ; LOAD            ;
;  PARALLEL[14] ; LOAD       ; -2.107 ; -2.107 ; Fall       ; LOAD            ;
;  PARALLEL[15] ; LOAD       ; -2.155 ; -2.155 ; Fall       ; LOAD            ;
;  PARALLEL[16] ; LOAD       ; -2.114 ; -2.114 ; Fall       ; LOAD            ;
;  PARALLEL[17] ; LOAD       ; -2.228 ; -2.228 ; Fall       ; LOAD            ;
;  PARALLEL[18] ; LOAD       ; -2.172 ; -2.172 ; Fall       ; LOAD            ;
;  PARALLEL[19] ; LOAD       ; -2.040 ; -2.040 ; Fall       ; LOAD            ;
;  PARALLEL[20] ; LOAD       ; -2.139 ; -2.139 ; Fall       ; LOAD            ;
;  PARALLEL[21] ; LOAD       ; -2.311 ; -2.311 ; Fall       ; LOAD            ;
;  PARALLEL[22] ; LOAD       ; -2.272 ; -2.272 ; Fall       ; LOAD            ;
;  PARALLEL[23] ; LOAD       ; -2.280 ; -2.280 ; Fall       ; LOAD            ;
;  PARALLEL[24] ; LOAD       ; -2.048 ; -2.048 ; Fall       ; LOAD            ;
;  PARALLEL[25] ; LOAD       ; -2.048 ; -2.048 ; Fall       ; LOAD            ;
;  PARALLEL[26] ; LOAD       ; -2.052 ; -2.052 ; Fall       ; LOAD            ;
;  PARALLEL[27] ; LOAD       ; -2.211 ; -2.211 ; Fall       ; LOAD            ;
;  PARALLEL[28] ; LOAD       ; -2.028 ; -2.028 ; Fall       ; LOAD            ;
;  PARALLEL[29] ; LOAD       ; -2.126 ; -2.126 ; Fall       ; LOAD            ;
;  PARALLEL[30] ; LOAD       ; -2.198 ; -2.198 ; Fall       ; LOAD            ;
;  PARALLEL[31] ; LOAD       ; -2.172 ; -2.172 ; Fall       ; LOAD            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 6.445 ; 6.445 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 6.889 ; 6.889 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 6.933 ; 6.933 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 6.939 ; 6.939 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 6.594 ; 6.594 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 6.762 ; 6.762 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 6.709 ; 6.709 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 6.693 ; 6.693 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 7.036 ; 7.036 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 6.587 ; 6.587 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 6.618 ; 6.618 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 6.743 ; 6.743 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 6.567 ; 6.567 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 7.084 ; 7.084 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 6.226 ; 6.226 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 6.653 ; 6.653 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 6.993 ; 6.993 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 6.739 ; 6.739 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 6.794 ; 6.794 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 6.836 ; 6.836 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 6.665 ; 6.665 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 6.639 ; 6.639 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 6.698 ; 6.698 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 6.819 ; 6.819 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 7.007 ; 7.007 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 7.202 ; 7.202 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 6.641 ; 6.641 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 5.048 ; 5.048 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 5.855 ; 5.855 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.641 ; 6.641 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.618 ; 6.618 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 5.436 ; 5.436 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 5.464 ; 5.464 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 5.913 ; 5.913 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 5.808 ; 5.808 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 5.980 ; 5.980 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.024 ; 6.024 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 5.655 ; 5.655 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.199 ; 6.199 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 5.664 ; 5.664 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 5.814 ; 5.814 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.466 ; 6.466 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 5.785 ; 5.785 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.112 ; 6.112 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 6.205 ; 6.205 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 5.895 ; 5.895 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.032 ; 6.032 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 5.955 ; 5.955 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.005 ; 6.005 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 5.845 ; 5.845 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 5.996 ; 5.996 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 5.435 ; 5.435 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 5.392 ; 5.392 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.365 ; 6.365 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 5.977 ; 5.977 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.175 ; 6.175 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.096 ; 6.096 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.564 ; 6.564 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 7.228 ; 7.228 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 6.367 ; 6.367 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 6.678 ; 6.678 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 6.641 ; 6.641 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 6.618 ; 6.618 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 6.705 ; 6.705 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 6.627 ; 6.627 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 6.585 ; 6.585 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 6.171 ; 6.171 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 6.796 ; 6.796 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 6.533 ; 6.533 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 6.592 ; 6.592 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 6.704 ; 6.704 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 6.681 ; 6.681 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 6.587 ; 6.587 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 6.870 ; 6.870 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 6.715 ; 6.715 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 6.283 ; 6.283 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 6.721 ; 6.721 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 7.228 ; 7.228 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 6.989 ; 6.989 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 6.466 ; 6.466 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 6.494 ; 6.494 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 6.450 ; 6.450 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 6.442 ; 6.442 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 6.397 ; 6.397 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 6.671 ; 6.671 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 6.384 ; 6.384 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 6.573 ; 6.573 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 6.443 ; 6.443 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 6.818 ; 6.818 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 6.937 ; 6.937 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 6.800 ; 6.800 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  Q[0]     ; CLOCK      ; 3.517 ; 3.517 ; Rise       ; CLOCK           ;
;  Q[1]     ; CLOCK      ; 3.778 ; 3.778 ; Rise       ; CLOCK           ;
;  Q[2]     ; CLOCK      ; 3.804 ; 3.804 ; Rise       ; CLOCK           ;
;  Q[3]     ; CLOCK      ; 3.808 ; 3.808 ; Rise       ; CLOCK           ;
;  Q[4]     ; CLOCK      ; 3.789 ; 3.789 ; Rise       ; CLOCK           ;
;  Q[5]     ; CLOCK      ; 3.586 ; 3.586 ; Rise       ; CLOCK           ;
;  Q[6]     ; CLOCK      ; 3.715 ; 3.715 ; Rise       ; CLOCK           ;
;  Q[7]     ; CLOCK      ; 3.643 ; 3.643 ; Rise       ; CLOCK           ;
;  Q[8]     ; CLOCK      ; 3.631 ; 3.631 ; Rise       ; CLOCK           ;
;  Q[9]     ; CLOCK      ; 3.805 ; 3.805 ; Rise       ; CLOCK           ;
;  Q[10]    ; CLOCK      ; 3.627 ; 3.627 ; Rise       ; CLOCK           ;
;  Q[11]    ; CLOCK      ; 3.850 ; 3.850 ; Rise       ; CLOCK           ;
;  Q[12]    ; CLOCK      ; 3.639 ; 3.639 ; Rise       ; CLOCK           ;
;  Q[13]    ; CLOCK      ; 3.644 ; 3.644 ; Rise       ; CLOCK           ;
;  Q[14]    ; CLOCK      ; 3.720 ; 3.720 ; Rise       ; CLOCK           ;
;  Q[15]    ; CLOCK      ; 3.581 ; 3.581 ; Rise       ; CLOCK           ;
;  Q[16]    ; CLOCK      ; 3.515 ; 3.515 ; Rise       ; CLOCK           ;
;  Q[17]    ; CLOCK      ; 3.820 ; 3.820 ; Rise       ; CLOCK           ;
;  Q[18]    ; CLOCK      ; 3.799 ; 3.799 ; Rise       ; CLOCK           ;
;  Q[19]    ; CLOCK      ; 3.415 ; 3.415 ; Rise       ; CLOCK           ;
;  Q[20]    ; CLOCK      ; 3.681 ; 3.681 ; Rise       ; CLOCK           ;
;  Q[21]    ; CLOCK      ; 3.825 ; 3.825 ; Rise       ; CLOCK           ;
;  Q[22]    ; CLOCK      ; 3.718 ; 3.718 ; Rise       ; CLOCK           ;
;  Q[23]    ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
;  Q[24]    ; CLOCK      ; 3.657 ; 3.657 ; Rise       ; CLOCK           ;
;  Q[25]    ; CLOCK      ; 3.735 ; 3.735 ; Rise       ; CLOCK           ;
;  Q[26]    ; CLOCK      ; 3.626 ; 3.626 ; Rise       ; CLOCK           ;
;  Q[27]    ; CLOCK      ; 3.612 ; 3.612 ; Rise       ; CLOCK           ;
;  Q[28]    ; CLOCK      ; 3.645 ; 3.645 ; Rise       ; CLOCK           ;
;  Q[29]    ; CLOCK      ; 3.742 ; 3.742 ; Rise       ; CLOCK           ;
;  Q[30]    ; CLOCK      ; 3.845 ; 3.845 ; Rise       ; CLOCK           ;
;  Q[31]    ; CLOCK      ; 3.930 ; 3.930 ; Rise       ; CLOCK           ;
; Q[*]      ; LOAD       ; 2.616 ; 2.616 ; Rise       ; LOAD            ;
;  Q[0]     ; LOAD       ; 2.616 ; 2.616 ; Rise       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.070 ; 3.070 ; Rise       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.440 ; 3.440 ; Rise       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.441 ; 3.441 ; Rise       ; LOAD            ;
;  Q[4]     ; LOAD       ; 2.833 ; 2.833 ; Rise       ; LOAD            ;
;  Q[5]     ; LOAD       ; 2.797 ; 2.797 ; Rise       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.095 ; 3.095 ; Rise       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.001 ; 3.001 ; Rise       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.077 ; 3.077 ; Rise       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.167 ; 3.167 ; Rise       ; LOAD            ;
;  Q[10]    ; LOAD       ; 2.923 ; 2.923 ; Rise       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.250 ; 3.250 ; Rise       ; LOAD            ;
;  Q[12]    ; LOAD       ; 2.978 ; 2.978 ; Rise       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.049 ; 3.049 ; Rise       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.362 ; 3.362 ; Rise       ; LOAD            ;
;  Q[15]    ; LOAD       ; 2.984 ; 2.984 ; Rise       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.147 ; 3.147 ; Rise       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.082 ; 3.082 ; Rise       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.185 ; 3.185 ; Rise       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.044 ; 3.044 ; Rise       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.171 ; 3.171 ; Rise       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.137 ; 3.137 ; Rise       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.170 ; 3.170 ; Rise       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.069 ; 3.069 ; Rise       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.088 ; 3.088 ; Rise       ; LOAD            ;
;  Q[25]    ; LOAD       ; 2.834 ; 2.834 ; Rise       ; LOAD            ;
;  Q[26]    ; LOAD       ; 2.815 ; 2.815 ; Rise       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.257 ; 3.257 ; Rise       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.084 ; 3.084 ; Rise       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.204 ; 3.204 ; Rise       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.194 ; 3.194 ; Rise       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.396 ; 3.396 ; Rise       ; LOAD            ;
; Q[*]      ; LOAD       ; 2.616 ; 2.616 ; Fall       ; LOAD            ;
;  Q[0]     ; LOAD       ; 2.616 ; 2.616 ; Fall       ; LOAD            ;
;  Q[1]     ; LOAD       ; 3.070 ; 3.070 ; Fall       ; LOAD            ;
;  Q[2]     ; LOAD       ; 3.372 ; 3.372 ; Fall       ; LOAD            ;
;  Q[3]     ; LOAD       ; 3.441 ; 3.441 ; Fall       ; LOAD            ;
;  Q[4]     ; LOAD       ; 2.833 ; 2.833 ; Fall       ; LOAD            ;
;  Q[5]     ; LOAD       ; 2.797 ; 2.797 ; Fall       ; LOAD            ;
;  Q[6]     ; LOAD       ; 3.095 ; 3.095 ; Fall       ; LOAD            ;
;  Q[7]     ; LOAD       ; 3.001 ; 3.001 ; Fall       ; LOAD            ;
;  Q[8]     ; LOAD       ; 3.077 ; 3.077 ; Fall       ; LOAD            ;
;  Q[9]     ; LOAD       ; 3.167 ; 3.167 ; Fall       ; LOAD            ;
;  Q[10]    ; LOAD       ; 2.923 ; 2.923 ; Fall       ; LOAD            ;
;  Q[11]    ; LOAD       ; 3.250 ; 3.250 ; Fall       ; LOAD            ;
;  Q[12]    ; LOAD       ; 2.978 ; 2.978 ; Fall       ; LOAD            ;
;  Q[13]    ; LOAD       ; 3.049 ; 3.049 ; Fall       ; LOAD            ;
;  Q[14]    ; LOAD       ; 3.362 ; 3.362 ; Fall       ; LOAD            ;
;  Q[15]    ; LOAD       ; 2.984 ; 2.984 ; Fall       ; LOAD            ;
;  Q[16]    ; LOAD       ; 3.147 ; 3.147 ; Fall       ; LOAD            ;
;  Q[17]    ; LOAD       ; 3.082 ; 3.082 ; Fall       ; LOAD            ;
;  Q[18]    ; LOAD       ; 3.185 ; 3.185 ; Fall       ; LOAD            ;
;  Q[19]    ; LOAD       ; 3.044 ; 3.044 ; Fall       ; LOAD            ;
;  Q[20]    ; LOAD       ; 3.171 ; 3.171 ; Fall       ; LOAD            ;
;  Q[21]    ; LOAD       ; 3.137 ; 3.137 ; Fall       ; LOAD            ;
;  Q[22]    ; LOAD       ; 3.170 ; 3.170 ; Fall       ; LOAD            ;
;  Q[23]    ; LOAD       ; 3.069 ; 3.069 ; Fall       ; LOAD            ;
;  Q[24]    ; LOAD       ; 3.088 ; 3.088 ; Fall       ; LOAD            ;
;  Q[25]    ; LOAD       ; 2.834 ; 2.834 ; Fall       ; LOAD            ;
;  Q[26]    ; LOAD       ; 2.815 ; 2.815 ; Fall       ; LOAD            ;
;  Q[27]    ; LOAD       ; 3.257 ; 3.257 ; Fall       ; LOAD            ;
;  Q[28]    ; LOAD       ; 3.084 ; 3.084 ; Fall       ; LOAD            ;
;  Q[29]    ; LOAD       ; 3.204 ; 3.204 ; Fall       ; LOAD            ;
;  Q[30]    ; LOAD       ; 3.194 ; 3.194 ; Fall       ; LOAD            ;
;  Q[31]    ; LOAD       ; 3.396 ; 3.396 ; Fall       ; LOAD            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; PARALLEL[0]  ; Q[0]        ; 8.813  ;    ;    ; 8.813  ;
; PARALLEL[1]  ; Q[1]        ; 9.585  ;    ;    ; 9.585  ;
; PARALLEL[2]  ; Q[2]        ; 9.302  ;    ;    ; 9.302  ;
; PARALLEL[3]  ; Q[3]        ; 8.874  ;    ;    ; 8.874  ;
; PARALLEL[4]  ; Q[4]        ; 9.522  ;    ;    ; 9.522  ;
; PARALLEL[5]  ; Q[5]        ; 9.162  ;    ;    ; 9.162  ;
; PARALLEL[6]  ; Q[6]        ; 9.202  ;    ;    ; 9.202  ;
; PARALLEL[7]  ; Q[7]        ; 9.085  ;    ;    ; 9.085  ;
; PARALLEL[8]  ; Q[8]        ; 9.259  ;    ;    ; 9.259  ;
; PARALLEL[9]  ; Q[9]        ; 9.561  ;    ;    ; 9.561  ;
; PARALLEL[10] ; Q[10]       ; 9.448  ;    ;    ; 9.448  ;
; PARALLEL[11] ; Q[11]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[12] ; Q[12]       ; 9.497  ;    ;    ; 9.497  ;
; PARALLEL[13] ; Q[13]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[14] ; Q[14]       ; 9.105  ;    ;    ; 9.105  ;
; PARALLEL[15] ; Q[15]       ; 9.354  ;    ;    ; 9.354  ;
; PARALLEL[16] ; Q[16]       ; 8.791  ;    ;    ; 8.791  ;
; PARALLEL[17] ; Q[17]       ; 9.922  ;    ;    ; 9.922  ;
; PARALLEL[18] ; Q[18]       ; 9.096  ;    ;    ; 9.096  ;
; PARALLEL[19] ; Q[19]       ; 8.514  ;    ;    ; 8.514  ;
; PARALLEL[20] ; Q[20]       ; 9.474  ;    ;    ; 9.474  ;
; PARALLEL[21] ; Q[21]       ; 9.511  ;    ;    ; 9.511  ;
; PARALLEL[22] ; Q[22]       ; 9.437  ;    ;    ; 9.437  ;
; PARALLEL[23] ; Q[23]       ; 9.479  ;    ;    ; 9.479  ;
; PARALLEL[24] ; Q[24]       ; 9.204  ;    ;    ; 9.204  ;
; PARALLEL[25] ; Q[25]       ; 8.963  ;    ;    ; 8.963  ;
; PARALLEL[26] ; Q[26]       ; 9.124  ;    ;    ; 9.124  ;
; PARALLEL[27] ; Q[27]       ; 9.267  ;    ;    ; 9.267  ;
; PARALLEL[28] ; Q[28]       ; 9.151  ;    ;    ; 9.151  ;
; PARALLEL[29] ; Q[29]       ; 9.956  ;    ;    ; 9.956  ;
; PARALLEL[30] ; Q[30]       ; 9.528  ;    ;    ; 9.528  ;
; PARALLEL[31] ; Q[31]       ; 10.368 ;    ;    ; 10.368 ;
+--------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; PARALLEL[0]  ; Q[0]        ; 4.954 ;    ;    ; 4.954 ;
; PARALLEL[1]  ; Q[1]        ; 5.357 ;    ;    ; 5.357 ;
; PARALLEL[2]  ; Q[2]        ; 5.228 ;    ;    ; 5.228 ;
; PARALLEL[3]  ; Q[3]        ; 5.042 ;    ;    ; 5.042 ;
; PARALLEL[4]  ; Q[4]        ; 5.329 ;    ;    ; 5.329 ;
; PARALLEL[5]  ; Q[5]        ; 5.113 ;    ;    ; 5.113 ;
; PARALLEL[6]  ; Q[6]        ; 5.174 ;    ;    ; 5.174 ;
; PARALLEL[7]  ; Q[7]        ; 5.081 ;    ;    ; 5.081 ;
; PARALLEL[8]  ; Q[8]        ; 5.159 ;    ;    ; 5.159 ;
; PARALLEL[9]  ; Q[9]        ; 5.332 ;    ;    ; 5.332 ;
; PARALLEL[10] ; Q[10]       ; 5.279 ;    ;    ; 5.279 ;
; PARALLEL[11] ; Q[11]       ; 5.321 ;    ;    ; 5.321 ;
; PARALLEL[12] ; Q[12]       ; 5.299 ;    ;    ; 5.299 ;
; PARALLEL[13] ; Q[13]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[14] ; Q[14]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[15] ; Q[15]       ; 5.190 ;    ;    ; 5.190 ;
; PARALLEL[16] ; Q[16]       ; 4.944 ;    ;    ; 4.944 ;
; PARALLEL[17] ; Q[17]       ; 5.491 ;    ;    ; 5.491 ;
; PARALLEL[18] ; Q[18]       ; 5.088 ;    ;    ; 5.088 ;
; PARALLEL[19] ; Q[19]       ; 4.823 ;    ;    ; 4.823 ;
; PARALLEL[20] ; Q[20]       ; 5.283 ;    ;    ; 5.283 ;
; PARALLEL[21] ; Q[21]       ; 5.338 ;    ;    ; 5.338 ;
; PARALLEL[22] ; Q[22]       ; 5.285 ;    ;    ; 5.285 ;
; PARALLEL[23] ; Q[23]       ; 5.306 ;    ;    ; 5.306 ;
; PARALLEL[24] ; Q[24]       ; 5.133 ;    ;    ; 5.133 ;
; PARALLEL[25] ; Q[25]       ; 5.076 ;    ;    ; 5.076 ;
; PARALLEL[26] ; Q[26]       ; 5.105 ;    ;    ; 5.105 ;
; PARALLEL[27] ; Q[27]       ; 5.148 ;    ;    ; 5.148 ;
; PARALLEL[28] ; Q[28]       ; 5.116 ;    ;    ; 5.116 ;
; PARALLEL[29] ; Q[29]       ; 5.499 ;    ;    ; 5.499 ;
; PARALLEL[30] ; Q[30]       ; 5.349 ;    ;    ; 5.349 ;
; PARALLEL[31] ; Q[31]       ; 5.712 ;    ;    ; 5.712 ;
+--------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; CLOCK    ; 0        ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; CLOCK    ; 0        ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; CLOCK    ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; LOAD       ; CLOCK    ; 32       ; 32       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 128   ; 128  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 26 22:05:00 2025
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "ULA_1bit" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity ULA_1bit -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity ULA_1bit -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
    Info (332105): create_clock -period 1.000 -name LOAD LOAD
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.067        -0.245 CLOCK 
Info (332146): Worst-case hold slack is 0.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.670         0.000 CLOCK 
Info (332146): Worst-case recovery slack is -0.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.055        -1.331 CLOCK 
Info (332146): Worst-case removal slack is 0.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.304         0.000 CLOCK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK 
    Info (332119):    -1.380        -1.380 LOAD 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.362         0.000 CLOCK 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.450         0.000 CLOCK 
Info (332146): Worst-case recovery slack is 0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.244         0.000 CLOCK 
Info (332146): Worst-case removal slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 CLOCK 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK 
    Info (332119):    -1.380        -1.380 LOAD 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Mon May 26 22:05:01 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


