<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:27.827</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0112606</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컴퓨팅 가속기 상에서 데이터 변환을 사용한 매트릭스 연산을 위한 방법 및 장치</inventionTitle><inventionTitleEng>METHOD AND APPARATUS FOR MATRIX COMPUTATION USING  DATA CONVERSION IN A COMPUTE ACCELERATOR</inventionTitleEng><openDate>2024.03.05</openDate><openNumber>10-2024-0029532</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/483</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 매트릭스 컴퓨팅 장치에서 데이터 변환을 위한 방법 및 장치가 제안된다. 해당 장치는 제1 포맷을 특징으로 하는 하나 이상의 매트릭스 입력을 수신하는 입력 버퍼(IB)와 결합된 매트릭스 출력을 결정하도록 구성된 IB 디바이스에 결합된 컴퓨팅 장치를 포함한다. 해당 컴퓨팅 디바이스는 매트릭스 입력의 첫 번째 입력 부분을 사용하여 첫 번째 매트릭스 출력을 결정하고 두 번째 입력 부분을 사용하여 두 번째 매트릭스 출력을 결정한다. 그런 다음 컴퓨팅 디바이스는 첫 번째 및 두 번째 매트릭스 출력을 사용하여 두 번째 포맷의 결합 매트릭스 출력을 결정한다. 컴퓨팅 디바이스 내에서 정렬 디바이스는 결합 행렬 출력으로부터 환산 행렬 출력을 결정할 수 있고, 부분 곱 환원/감소(PPR) 디바이스는 컴퓨팅 디바이스에 결합된 출력 버퍼(OB)에 저장된 환산 행렬 출력을 사용하여 세 번째 포맷으로 환원 행렬 출력을 결정할 수 있습니다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 인공지능 가속기(AI accelerator) IC(integrated circuit)를 위한 IC로 구성된 매트릭스 컴퓨팅 장치에 있어서, 제1 매트릭스 입력(matrix input)을 수신하도록 구성(configure)된 IB(input buffer) 디바이스, 여기서 상기 제1 매트릭스 입력은 제1 포맷을 특징으로 하고 적어도 제1 입력 부분(input portion) 및 제2 입력 부분을 가짐;상기 IB 디바이스에 결합(couple)된 컴퓨팅 디바이스(compute device), 여기서 상기 컴퓨팅 디바이스는 적어도 제1 컴퓨팅 유닛 및 제2 컴퓨팅 유닛을 갖는 복수의 컴퓨팅 유닛을 포함하고, 상기 제1 컴퓨팅 유닛은 적어도 상기 제1 입력 부분을 사용하여 제1 매트릭스 출력(matrix output)을 결정하도록 구성되고, 상기 제2 컴퓨팅 유닛은 적어도 상기 제2 입력 부분을 사용하여 제2 매트릭스 출력을 결정하도록 구성되고, 상기 컴퓨팅 디바이스는 상기 제1 매트릭스 출력 및 상기 제2 매트릭스 출력을 사용하여 제2 포맷으로 제1 결합 매트릭스 출력(combined matrix output)을 결정하도록 구성됨;상기 컴퓨팅 디바이스에 제공(provide)되고, 상기 제1 결합 매트릭스 출력을 사용하여 변환(convert) 출력 포맷으로 제1 변환 매트릭스 출력(converted matrix output)을 결정하도록 구성된 컴퓨팅 컨버터(compute converter); 및상기 컴퓨팅 디바이스에 결합된 OB(Output Buffer) 디바이스, 여기서 상기 OB 디바이스는 상기 제1 변환 매트릭스 출력을 저장하도록 구성됨; 를 포함하는장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 컴퓨팅 디바이스는 복수의 컴퓨팅 유닛에 결합된 정렬 디바이스(alignment device)를 포함하며, 상기 정렬 디바이스는 상기 제1 결합 매트릭스 출력을 사용하여 제3 포맷의 제1 환산 매트릭스 출력(rounded matrix output)을 결정하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 컴퓨팅 디바이스는 상기 정렬 디바이스에 결합된 PPR(partial products reduction) 디바이스를 포함하고, 상기 PPR 디바이스는 상기 제1 환산 매트릭스 출력을 사용하여 제1 환원 매트릭스 출력(reduced matrix output)을 결정하도록 구성되고, 상기 컴퓨팅 컨버터는 상기 제1 한원 매트릭스 출력을 사용하여 상기 제1 변환 매트릭스 출력을 결정하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 포맷은 제1 블록 부동 소수점 포맷(first block floating point format)을 포함하고;상기 제2 포맷은 제2 블록 부동 소수점 포맷을 포함하고;상기 제3 포맷은 제3 블록 부동 소수점 포맷을 포함하고;상기 변환 출력 포맷은 부동 소수점 포맷을 포함하는장치. </claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 제1 포맷은 BFP26-64 포맷을 포함하고;상기 제2 포맷은 BFP46-1 포맷을 포함하고;상기 제3 포맷은 BFP32-1 포맷을 포함하고;상기 변환 출력 포맷은 FP16 포맷 또는 B플로트16(Bfloat16) 포맷을 포함하고; 및상기 제1 매트릭스 출력 및 상기 제2 매트릭스 출력 각각은 64x64 바이트 타일 구성(tile configuration)을 특징으로 하는장치. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 OB 디바이스에 결합된 SIMD(Single Instruction, Multiple Data) 디바이스를 더 포함하되, 상기 IB 디바이스, 상기 컴퓨팅 디바이스, 상기 OB 디바이스 및 상기 SIMD 디바이스는 각각 제1 컴퓨팅 경로(compute path) 내에서 제1 IB 디바이스, 제1 컴퓨팅 디바이스, 제1 OB 디바이스 및 제1 SIMD 디바이스로서 구성되고;하나 이상의 제2 컴퓨팅 경로를 더 포함하며, 상기 추가 컴퓨팅 경로 각각은 제2 IB 디바이스, 상기 제2 IB 디바이스에 결합된 제2 컴퓨팅 디바이스, 상기 제2 컴퓨팅 디바이스에 결합된 제2 OB 디바이스, 및 상기 제2 OB 디바이스에 결합된 제2 SIMD 디바이스를 포함하는장치. </claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 컴퓨팅 디바이스는 상기 제1 매트릭스 출력을 시프트(shift)하고 상기 시프트된 제1 매트릭스 출력을 상기 제2 매트릭스 출력에 더하여(add) 상기 제1 결합 매트릭스 출력을 결정하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 매트릭스 입력은 상기 제1 매트릭스 가중치 입력(matrix weight input) 및 상기 제1 매트릭스 활성화 입력(matrix activation input)을 포함하고, 상기 제1 매트릭스 가중치 입력은 상기 제1 매트릭스 가중치 지수(matrix weight exponent)와 상기 제1 매트릭스 가중치 멘티사(matrix weight mantissa)를 포함하며, 상기 제1 매트릭스 가중치 기수는 MSB(most significant byte) 부분과 LSB(least significant byte) 부분을 포함하고, 상기 제1 매트릭스 활성화 입력은 제1 매트릭스 활성화 지수(matrix activation exponent) 및 제1 매트릭스 활성화 멘티사(matrix activation mantissa)를 포함하고;상기 제1 컴퓨팅 유닛은 상기 제1 매트릭스 가중치 멘티사의 MSB 부분을 저장(store)하고, 상기 제1 매트릭스 가중치 멘티사의 MSB 부분 및 상기 제1 매트릭스 활성화 멘티사를 사용하여 상기 제1 매트릭스 출력을 결정하도록 구성되고; 및상기 제2 컴퓨팅 유닛은, 상기 제1 매트릭스 가중치 멘티사의 LSB 부분을 저장하고, 상기 제1 매트릭스 가중치 멘티사의 LSB 부분 및 상기 제1 매트릭스 활성화 멘티사를 사용하여 상기 제2 매트릭스 출력을 결정하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 컴퓨팅 디바이스는 상기 제1 매트릭스 출력을 시프트하고, 상기 시프트된 제1 매트릭스 출력을 상기 제2 매트릭스 출력에 더하여 상기 제1 결합 매트릭스 출력을 결정하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 컴퓨팅 디바이스는 복수의 컴퓨팅 유닛에 결합된 정렬 디바이스를 포함하며, 상기 정렬 디바이스는 상기 제1 결합 매트릭스 출력을 환산(round)하여 제3 포맷의 제1 환산 매트릭스 출력(rounded matrix output)을 결정하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 컴퓨팅 디바이스는 상기 정렬 디바이스에 결합된 PPR(partial products reduction) 디바이스를 포함하며, 상기 PPR 디바이스는 제1 환산 매트릭스 출력을 환원(reduce)시켜 제1 환원 매트릭스 출력을 결정하도록 구성되고; 및상기 컴퓨팅 컨버터는 상기 제1 환원 매트릭스 출력을 사용하여 상기 제1 변환 매트릭스 출력을 결정하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 복수의 컴퓨팅 유닛 각각은 정수 포맷(integer numerical format)으로 구성되고, 상기 MSB 부분은 부호화된 정수(signed integer)이고, 상기 LSB 부분은 부호화되지 않은 정수(unsigned integer)인 것을 특징으로 하는장치. </claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 IB 디바이스에 결합된 입력 컨버터 디바이스를 더 포함하고, 상기 입력 컨버터 디바이스는 상기 제1 매트릭스 입력을 부동 소수점 포맷으로부터 상기 제1 포맷으로 변환하도록 구성되는장치. </claim></claimInfo><claimInfo><claim>14. 칩렛 디바이스(chiplet device)에 있어서, 복수의 타일, 여기서 각각의 타일은 복수의 슬라이스, 및 복수의 슬라이스에 결합된 CPU(central processing unit)를 포함하고;상기 복수의 슬라이스는 각각은:제1 매트릭스 입력(matrix input)을 수신하도록 구성(configure)된 IB(input buffer) 디바이스, 여기서 상기 제1 매트릭스 입력은 제1 포맷을 특징으로 하고 적어도 제1 입력 부분(input portion) 및 제2 입력 부분을 가지고;상기 IB 디바이스에 결합(couple)된 컴퓨팅 디바이스(compute device), 여기서 상기 컴퓨팅 디바이스는 적어도 제1 컴퓨팅 유닛 및 제2 컴퓨팅 유닛을 갖는 복수의 컴퓨팅 유닛을 포함하고, 상기 제1 컴퓨팅 유닛은 적어도 상기 제1 입력 부분을 사용하여 제1 매트릭스 출력(matrix output)을 결정하도록 구성되고, 상기 제2 컴퓨팅 유닛은 적어도 상기 제2 입력 부분을 사용하여 제2 매트릭스 출력을 결정하도록 구성되고, 상기 컴퓨팅 디바이스는 상기 제1 매트릭스 출력 및 상기 제2 매트릭스 출력을 사용하여 제2 포맷으로 제1 결합 매트릭스 출력(combined matrix output)을 결정하도록 구성되고;상기 컴퓨팅 디바이스에 제공(provide)되고, 상기 제1 결합 매트릭스 출력을 사용하여 변환(convert) 출력 포맷으로 제1 변환 매트릭스 출력(converted matrix output)을 결정하도록 구성된 컴퓨팅 컨버터(compute converter); 및상기 컴퓨팅 디바이스에 결합된 OB(Output Buffer) 디바이스, 여기서 상기 OB 디바이스는 상기제1 변환 매트릭스 출력을 저장하도록 구성되는; 를 포함하는 디바이스. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 매트릭스 입력은 상기 제1 매트릭스 가중치 입력(matrix weight input) 및 상기 제1 매트릭스 활성화 입력(matrix activation input)을 포함하고, 상기 제1 매트릭스 가중치 입력은 상기 제1 매트릭스 가중치 지수(matrix weight exponent)와 상기 제1 매트릭스 가중치 멘티사(matrix weight mantissa)를 포함하며, 상기 제1 매트릭스 가중치 기수는 MSB(most significant byte) 부분과 LSB(least significant byte) 부분을 포함하고, 상기 제1 매트릭스 활성화 입력은 제1 매트릭스 활성화 지수(matrix activation exponent) 및 제1 매트릭스 활성화 멘티사(matrix activation mantissa)를 포함하고;상기 제1 컴퓨팅 유닛은 상기 제1 매트릭스 가중치 멘티사의 MSB 부분을 저장(store)하고, 상기 제1 매트릭스 가중치 멘티사의 MSB 부분 및 상기 제1 매트릭스 활성화 멘티사를 사용하여 상기 제1 매트릭스 출력을 결정하도록 구성되고;상기 제2 컴퓨팅 유닛은, 상기 제1 매트릭스 가중치 멘티사의 LSB 부분을 저장하고, 상기 제1 매트릭스 가중치 멘티사의 LSB 부분 및 상기 제1 매트릭스 활성화 멘티사를 사용하여 상기 제2 매트릭스 출력을 결정하도록 구성되고; 및상기 컴퓨팅 디바이스는 상기 제1 매트릭스 출력을 시프트하고, 상기 시프트된 제1 매트릭스 출력을 상기 제2 매트릭스 출력에 더하여 상기 제1 결합 매트릭스 출력을 결정하도록 구성되는디바이스. </claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 컴퓨팅 디바이스는 복수의 컴퓨팅 유닛에 결합된 정렬 디바이스(alignment device)를 포함하며, 상기 정렬 디바이스는 상기 제1 결합 매트릭스 출력을 사용하여 제3 포맷의 제1 환산 매트릭스 출력(rounded matrix output)을 결정하도록 구성되고, 상기 컴퓨팅 디바이스는 상기 정렬 디바이스에 결합된 PPR(partial products reduction) 디바이스를 포함하고, 상기 PPR 디바이스는 상기 제1 환산 매트릭스 출력을 사용하여 제1 환원 매트릭스 출력(reduced matrix output)을 결정하도록 구성되고, 상기 컴퓨팅 컨버터는 상기 제1 한원 매트릭스 출력을 사용하여 상기 제1 변환 매트릭스 출력을 결정하도록 구성되는디바이스. </claim></claimInfo><claimInfo><claim>17. 제14항에 있어서, 상기 복수의 컴퓨팅 유닛 각각은 정수 포맷(integer numerical format)으로 구성되고, 상기 MSB 부분은 부호화된 정수(signed integer)이고, 상기 LSB 부분은 부호화되지 않은 정수(unsigned integer)인 것을 특징으로 하는디바이스.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 CPU는 상기 제1 매트릭스 입력을 부동 소수점 포맷으로부터 상기 제1 포맷으로 변환하도록 구성되는디바이스. </claim></claimInfo><claimInfo><claim>19. 제14항에 있어서, 상기 복수의 슬라이스 각각은 IB 디바이스에 결합된 입력 컨버터 디바이스를 포함하며, 상기 입력 컨버터 디바이스는 상기 제1 매트릭스 입력을 부동 소수점 포맷으로부터 상기 제1 포맷으로 변환하도록 구성되는디바이스.</claim></claimInfo><claimInfo><claim>20. 인공지능 가속기 장치에 있어서, 복수의 칩렛(chiplet), 여기서 각 칩렛은 복수의 타일을 포함하고, 상기 타일 각각은 복수의 슬라이스를 포함하고, 상기 복수의 슬라이스에 결합되는 CPU(central processing unit)를 포함하고, 상기 복수의 슬라이스 각각은:상기 CPU로부터 제1 매트릭스 입력을 수신하도록 구성된 IB(input buffer) 디바이스;상기 IB 디바이스에 결합된 DIMC(digital in-memory compute) 디바이스; 및상기 DIMC 디바이스에 결합된 OB(output buffer) 디바이스를 포함하되, 상기 OB 디바이스는 제1 변환 매트릭스 출력을 저장하도록 구성되는장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 산타클라라 #*** 그레이트 아메리카 파크웨이 ****</address><code>520220836761</code><country>미국</country><engName>d-MATRIX CORPORATION</engName><name>디-매트릭스 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>LYUBOMIRSKY, Ilya</engName><name>류보미르스키, 일리야</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>QUEK, Irene</engName><name>퀵, 아이린</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>TIRUVUR, Arun</engName><name>티루부르, 아룬</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>SRIVASTAVA, Satyam</engName><name>스리바스타바, 사티얌</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 쿠퍼...</address><code> </code><country> </country><engName>BHOJA, Sudeep</engName><name>보자, 수딥</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구  올림픽로  *** ,*층 (신천동, 대한제당)</address><code>920131000018</code><country>대한민국</country><engName>Envision Patent &amp; Law Firm</engName><name>인비전특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.26</priorityApplicationDate><priorityApplicationNumber>17/896,925</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.08.28</receiptDate><receiptNumber>1-1-2023-0944481-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Request for Amendment</documentEngName><documentName>보정요구서</documentName><receiptDate>2023.09.05</receiptDate><receiptNumber>1-5-2023-0141942-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>우선권주장 증명서류 제출기한 안내문</documentName><receiptDate>2023.09.05</receiptDate><receiptNumber>1-5-2023-0141943-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2023.09.27</receiptDate><receiptNumber>1-1-2023-1079888-55</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Certificate of Priority] Submission of Document</documentEngName><documentName>[우선권증명서류]서류제출서</documentName><receiptDate>2023.11.02</receiptDate><receiptNumber>1-1-2023-1211538-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230112606.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930ed22d8c8bba50f6b106b0d4bdaeb3f4bf5181e4d0061a57c5ae046f561cd9e24ee9b82afc8b4f9b712a85b15387d3590f2252d373343528</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe31374294b14df7b30622def449fd7bfd837d0b0394573a4d241c0e5785b3de0c5a347a5f1546c221b468dd7671d70f05179ca441653f6ac</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>