IH_CNTL__MC_VMID__SHIFT,VAR_0
IH_CNTL__MC_WRREQ_CREDIT__SHIFT,VAR_1
IH_CNTL__MC_WR_CLEAN_CNT__SHIFT,VAR_2
IH_CNTL__RPTR_REARM_MASK,VAR_3
IH_RB_CNTL__WPTR_OVERFLOW_CLEAR_MASK,VAR_4
IH_RB_CNTL__WPTR_OVERFLOW_ENABLE_MASK,VAR_5
IH_RB_CNTL__WPTR_WRITEBACK_ENABLE_MASK,VAR_6
INTERRUPT_CNTL__IH_DUMMY_RD_OVERRIDE_MASK,VAR_7
INTERRUPT_CNTL__IH_REQ_NONSNOOP_EN_MASK,VAR_8
RREG32,FUNC_0
WREG32,FUNC_1
cik_ih_disable_interrupts,FUNC_2
cik_ih_enable_interrupts,FUNC_3
lower_32_bits,FUNC_4
mmIH_CNTL,VAR_9
mmIH_RB_BASE,VAR_10
mmIH_RB_CNTL,VAR_11
mmIH_RB_RPTR,VAR_12
mmIH_RB_WPTR,VAR_13
mmIH_RB_WPTR_ADDR_HI,VAR_14
mmIH_RB_WPTR_ADDR_LO,VAR_15
mmINTERRUPT_CNTL,VAR_16
mmINTERRUPT_CNTL2,VAR_17
order_base_2,FUNC_5
pci_set_master,FUNC_6
upper_32_bits,FUNC_7
cik_ih_irq_init,FUNC_8
adev,VAR_18
ih,VAR_19
rb_bufsz,VAR_20
interrupt_cntl,VAR_21
ih_cntl,VAR_22
ih_rb_cntl,VAR_23
