{"patent_id": "10-2022-0058956", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0159057", "출원번호": "10-2022-0058956", "발명의 명칭": "커패시터 및 그 제조 방법", "출원인": "서울대학교산학협력단", "발명자": "박민혁"}}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "실리콘(silicon) 기판;상기 실리콘 기판 상에 형성된 티타늄 산화물 함유 희생층;상기 희생층 상에 형성된 하프늄-지르코늄 복합 산화물을 포함하는 유전층; 및상기 유전층 상에 형성된 금속계 전극;을 포함하는, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 실리콘 기판은 SiOx(0<x≤2)로 표시되는 실리콘 산화물을 포함하지 않는 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서,상기 희생층의 두께는 1.0 내지 3.0 nm인 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 희생층은 산소 결핍(oxygen-deficient) 티타늄 산화물을 포함하지 않는 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 1에 있어서,상기 유전층은 반강유전성(antiferroelectric)인 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에 있어서,상기 하프늄-지르코늄 복합 산화물은 하기 화학식 1로 표시되는 것인, 커패시터.[화학식 1]Hf1-xZrxO2(0.5<x<1)"}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 1에 있어서,상기 유전층의 두께는 5 내지 15 nm인 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 1에 있어서,상기 금속계 전극은 티타늄, 탈륨, 몰리브덴, 알루미늄 및 텅스텐으로 이루어진 군에서 선택되는 적어도 어느하나의 금속 또는 그들의 질화물을 포함하는 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공개특허 10-2023-0159057-3-청구항 1에 있어서,상기 금속계 전극의 두께는 60 내지 80 nm인 것인, 커패시터."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 1 내지 청구항 9 중 어느 한 항의 커패시터를 포함하는, 반도체 소자."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "i) 실리콘 기판 상에 제1 증착에 의해서 티타늄 함유 전구층을 형성시키는 단계;ii) 오존의 존재 하에 상기 전구층 상에 하프늄 전구체 화합물 및 지르코늄 전구체 화합물로부터의 제2 증착에의해서, 하프늄-지르코늄 복합 산화물을 포함하는 유전층을 형성시키면서, 상기 오존에 의해서 상기 티타늄 함유 전구층이 티타늄 산화물 함유 희생층으로 변화되는 단계;iii) 상기 유전층 상에 제3 증착에 의해서 금속계 전극을 형성시키는 단계;를 포함하는, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 11에 있어서,상기 i) 단계 이전에, 상기 실리콘 기판 표면에 존재하는 이산화규소(SiO2) 막을 제거하는 단계를 더 포함하는것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 11에 있어서,상기 i) 단계에서의 상기 제1 증착은 플라즈마 파워를 이용한 스퍼터링 방식으로 수행되는 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 11에 있어서,상기 희생층의 두께는 1.0 nm 내지 2.0 nm인 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 11에 있어서,상기 희생층은 산소 결핍(oxygen-deficient) 티타늄 산화물을 포함하지 않는 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 11에 있어서,상기 ii) 단계에서의 상기 제2 증착은 250 내지 300 ℃의 온도 하에서 수행되는 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "청구항 11에 있어서,상기 하프늄-지르코늄 복합 산화물은 하기 화학식 1로 표시되는 것인, 커패시터의 제조 방법.[화학식 1]Hf1-xZrxO2(0.5<x<1)"}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 11에 있어서,상기 금속계 전극은 티타늄, 탈륨, 몰리브덴, 알루미늄 및 텅스텐으로 이루어진 군에서 선택되는 적어도 어느공개특허 10-2023-0159057-4-하나의 금속 또는 그들의 질화물을 포함하는 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 11에 있어서,상기 iii) 단계에서의 제3 증착은 플라즈마 파워를 이용한 스퍼터링 방식으로 수행되는 것인, 커패시터의 제조방법."}
{"patent_id": "10-2022-0058956", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 11에 있어서,상기 iii) 단계 이후에, 금속화 후 어닐링(post metallization annealing) 단계를 더 포함하는 것인, 커패시터의 제조 방법."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 실리콘(silicon) 기판, 상기 실리콘 기판 상에 형성된 티타늄 산화물 함유 희생층, 상기 희생층 상에 형성된 하프늄-지르코늄 복합 산화물을 포함하는 유전층 및 상기 유전층 상에 형성된 금속계 전극을 포함하는 커 패시터에 관한 것이다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자에 활용될 수 있는 커패시터 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체의 적용 분야는 교통, 우주선, 의료 기기, 및 무기 산업에 활용되는 전력 전자 기술뿐만 아니라, 4차 산 업혁명과 함께 발전되고 있는 IoT 센서, 인공지능, 로봇, 클라우드 등으로 다양하게 확장되고 있는데, 이와 같 은 시장 규모의 확대에 따라 전력 효율성, 데이터 처리 속도 등 성능이 우수하여 더 높은 부가가치를 창출할 수 있는 반도체 소자를 개발하는 것이 요망되고 있다. 또한 위와 같은 반도체 소자의 핵심 부품에 해당하는 커패시 터(capacitor)는 전기 회로에서 전기 용량을 전기적 퍼텐셜 에너지로 저장하는 장치로, 일반적으로 두 도체판 사이에 유전체(dielectric material)가 놓이는 구조를 가지며, 유전체는 전기장 안에서 극성을 지니며 양 말단 을 기준으로 전위차를 형성하면서 전기 에너지를 저장하는 역할을 하는 것이다. 커패시터 및 반도체 소자의 연구에 따르면, 기존의 폰 노이만 구조(Von Neumann architecture)의 컴퓨팅 시스템 은 데이터 처리 과정에서 로직(logic)과 메모리(memory)가 분리되어 있어서, 로직과 메모리 간에 배선 딜레이가 발생하고 높은 전압이 소모되는 등의 많은 문제점이 있다는 사실이 확인되었다. 이에, 위와 같이 폰 노이만 구 조의 컴퓨팅 시스템이 가진 문제점을 보완하기 위해 로직과 메모리 기능을 통합적으로 보유하는 로직-인-메모리 (logic-in-memory) 컴퓨팅 시스템에 대한 관심이 높아졌고, 로직-인-메모리 컴퓨팅 시스템에 사용될 수 있는 강 유전체 전계 효과 트랜지스터(Ferroelectric Field-Effect transistor, FeFET), 강유전체 터널 접합 (Ferroelectric Tunnel Junction, FTJ) 소자 등과 같이 실리콘 기판 및 하프늄-지르코늄 복합 산화물 박막을 포함하는 게이트 스택(Gate stack)에 대한 연구 및 개발에 필요한 실정이다. 위와 같은 게이트 스택은 일반적으로 실리콘 기판 상에 하프늄 또는 지르코늄 산화물계의 강유전체가 증착된 구 조를 가지며, 강유전체의 상부에 증착되는 전극으로는 티타늄 질화물(TiN), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속 소재가 사용된다. 또한, 게이트 스택은 하프늄 또는 지르코늄 산화물계의 강유전체의 분극 특성을 이용하 여서 실리콘 기판에 흐르는 전류를 제어하여 로직-인-메모리 컴퓨팅 시스템의 성능을 향상시킬 수 있다는 점에 큰 장점을 가진다. 특히, 하프늄 또는 지르코늄 산화물은 다양한 3차원 나노 구조로의 적용이 용이하며, 기존 CMOS 공정과의 호환성도 가지고 있어서 개발을 통한 부가가치 창출의 가능성이 높을 것으로 예상된다. 그러나, 일반적으로 실리콘 기판 상에 하프늄-지르코늄 산화물계 박막을 증착시키는 과정에서는 실리콘 기판과 하프늄-지르코늄 산화물계 박막 사이에 유전율이 낮은 실리콘 산화물(SiOx)로 이루어진 불순물층이 형성된다. 이 불순물층에 포함된 실리콘 산화물은 다수의 결함을 가지는데, 전압을 가할 경우 이러한 결함에 전하가 갇히게 되면서 반도차 소자의 동작 전압을 증가시키게 되며, 하프늄-지르코늄 산화물계 박막의 전기적 특성과 내구성을 저하시킨다. 따라서, 실리콘 기판 상에 하프늄-지르코늄 산화물계 박막을 증착시키는 과정에서 발생하는 실리콘 산화물로 이루어진 불순물층로 인해 반도체 소자의 전기적 특성 및 내구성이 저하되는 문제를 방지하기 위한 해 결 방법에 대한 연구가 반드시 필요한 실정이다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "발명의 내용"}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 위와 같은 문제를 해결하고자, 실리콘 기판 및 유전층 사이의 불순물의 형성 및 커패시터의 내구성 불량의 문제를 방지할 수 있는 커패시터 및 이를 포함하는 반도체 소자를 제공하기 위한 것이다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명은 실리콘(silicon) 기판; 상기 실리콘 기판 상에 형성된 티타늄 산화물 함유 희생층; 상기 희생층 상에 형성된 하프늄-지르코늄 복합 산화물을 포함하는 유전층; 및 상기 유전층 상에 형성된 금속계 전극;을 포함하는, 커패시터를 제공한다. 또한, 본 발명은 실리콘 기판 상에 제1 증착에 의해서 티타늄 함유 전구층을 형성시키는 단계; 오존의 존재 하 에 상기 희생층 상에 하프늄 전구체 화합물 및 지르코늄 전구체 화합물로부터의 제2 증착에 의해서, 하프늄-지 르코늄 복합 산화물을 포함하는 유전층을 형성시키면서, 상기 오존에 의해서 상기 티타늄 함유 전구층이 티타늄 산화물 함유 희생층으로 변화되는 단계; 상기 유전층 상에 제3 증착에 의해서 금속계 전극을 형성시키는 단계; 를 포함하는, 커패시터의 제조 방법을 제공한다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 커패시터는 실리콘 기판 및 유전층 사이에 티타늄 산화물 함유 희생층을 포함함으로써 실리콘 산화물 의 형성으로 인한 계면 결함의 생성을 억제할 수 있고, 커패시터의 내구성을 크게 향상시킬 수 있다. 또한, 본 발명의 커패시터는 티타늄 산화물 함유 희생층을 포함하여 하프늄-지르코늄 복합 산화물 함유 유전층 이 반강유전성(antiferroelectric)을 띠도록 제어함으로써 우수한 전기적 특성을 나타낼 수 있다. 또한, 본 발명의 커패시터의 제조 방법은 실리콘 기판 상에 티타늄 함유 전구층을 형성시키는 단계를 포함함으 로써, 이후 유전층 증착 과정에서의 오존으로 인한 실리콘의 산화 및 계면 결함의 생성을 방지할 수 있다."}
{"patent_id": "10-2022-0058956", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명을 상세히 설명한다. 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미 로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되 어야만 한다. 본 발명의 일 측면은, 실리콘(silicon) 기판, 상기 실리콘 기판 상에 형성된 티타늄 산화물 함유 희생층, 상기 희생층 상에 형성된 하프늄-지르코늄 복합 산화물을 포함하는 유전층 및 상기 유전층 상에 형성된 금속계 전극 을 포함하는 커패시터를 제공한다. 본 발명에 있어서, \"커패시터\"는 전기 회로에서 전기 용량을 전기 퍼텐셜 에너지로 저장할 수 있는 제반의 장치 를 의미하며, 두 도체판이 떨어져 있는 구조를 가질 수 있으나, 그 구조에 제한되지는 않는다. 또한, 상기 커패 시터는 반도체 소자 및 이를 기반으로 하는 컴퓨팅 시스템에 적용될 수 있으며, 구체적으로 로직-인-메모리(logic-in-memory) 컴퓨팅 시스템에 적용될 수 있다. 또한, 상기 커패시터는 강유전체 전계 효과 트랜지스터 (Ferroelectric Field-Effect transistor, FeFET), 강유전체 터널 접합(Ferroelectric Tunnel Junction, FTJ) 소자 등과 같은 게이트 스택(Gate stack)을 포함할 수 있다. 본 발명의 일 실시형태에 따르면, 상기 실리콘 기판은 전하를 전달하는 채널(channel) 또는 전극 역할을 하는 것일 수 있고, 상기 커패시터는 실리콘 기판과 유전층 사이에 전극 역할을 하는 별도의 금속계 물질을 포함하지 않을 수 있다. 상기 실리콘 기판은 규소 원자로 이루어진 기판을 의미할 수 있으며, SiOx (0<x≤2)를 포함하는 실리콘 산화물 을 포함하지 않는 것일 수 있으며, 특히 이산화규소(SiO2)를 포함하지 않는 것일 수 있다. 또한 상기 실리콘 기 판은 규소 원자로 이루어진 기판에 활성탄(activated carbon), 그래파이트(graphite), 탄소나노튜브 및 풀러린 (fullerene)으로 이루어진 군에서 선택되는 적어도 어느 하나를 더 포함하는 것을 의미할 수 있다. 본 발명의 일 실시형태에 따르면, 상기 희생층은 상기 커패시터의 제조 시 유전층의 증착 과정에서 이루어지는 산화 공정에 의해 상기 실리콘 기판의 표면이 SiOx (0<x≤2)로 산화되어 계면 결함이 생성되는 것을 방지하기 위해, 상기 실리콘 기판 및 상기 유전층 사이에 형성되는 것을 의미할 수 있다. 상기 계면 결함은 전하를 가두 는 다수의 트랩 사이트(trap site)를 포함하는 것으로서, 커패시터를 작동시켰을 때의 동작 전압을 크게 증가시 켜 커패시터의 전기적 성능 및 내구성을 불량하게 만드는 원인일 수 있다. 상기 희생층은 티타늄 산화물을 포함하는 것일 수 있으며, 상기 티타늄 산화물은 상기 커패시터의 제조 시 티타 늄 함유 전구층이 산화되어 형성되는 것일 수 있다. 상기 티타늄 산화물은 이산화티타늄(TiO2)를 포함하는 것일 수 있고, 산소 결핍(oxygen-deficient) 티타늄 산화 물은 포함하지 않는 것일 수 있으며, 상기 산소 결핍 티타늄 산화물은 TiOy(0<y<2)의 조성을 가지는 것을 포함 할 수 있다. 상기 희생층이 산소 결핍 티타늄 산화물을 포함하지 않으면, 누설 전류의 발생을 더욱 억제할 수 있어서 커패시터의 전기적 성능을 더욱 우수하게 할 수 있다. 상기 희생층의 두께는 1.0 내지 3.0 nm, 1.5 내지 2.5 nm, 1.5 내지 2.4 nm, 또는 1.5 내지 2.0 nm일 수 있으 며, 상기 범위의 두께를 만족할 때 상기 실리콘 기판 및 상기 유전층 사이에서의 계면 결함의 형성을 더욱 잘 억제할 수 있으며, 상기 희생층에 산소 결핍 티타늄 산화물의 형성도 더욱 잘 억제하여 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 본 발명의 일 실시형태에 따르면, 상기 유전층은 절연체를 포함하여 전하가 통과하지 않지만, 전자기장 안에서 극성을 가지는 성질을 이용하여 전기 에너지를 저장하는 역할을 하는 것일 수 있다. 상기 유전층은 하프늄-지르코늄 복합 산화물을 포함하는 것일 수 있으며, 상기 하프늄-지르코늄 복합 산화물은 하기 화학식 1로 표시되는 것일 수 있다. [화학식 1] Hf1-xZrxO2(0.5<x<1) 상기 하프늄-지르코늄 복합 산화물은 산화하프늄(HfO2)의 결정 구조를 기초로 지르코늄이 도펀트로 첨가된 다결 정질 물질일 수 있으며, 상기 유전층은 반강유전성(antiferroelectric)인 것일 수 있다. 반강유전성을 나타내는 물질은 쌍극자가 배열한 결정 구조에서 인접 쌍극자가 같은 배향으로 배치된 강유전성(ferroelectric) 물질과는 달리, 인접 쌍극자가 반대 배향으로 배치된 것을 의미할 수 있으며, 분극-전압(Polarization-Voltage) 곡선에서 이중 루프의 그래프를 나타내는 것일 수 있다. 상기 유전층은 두께가 5 내지 15 nm, 또는 8 내지 12 nm일 수 있고, 상기 범위의 두께를 만족할 때 트랩 사이트 의 형성이 더욱 억제되어서, 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 본 발명의 일 실시형태에 따르면, 상기 커패시터는 상기 유전층 상에 형성된 금속계 전극을 포함할 수 있다. 상 기 금속계 전극은 외부의 전원과 연결되어 상기 유전층이 외부로부터 전기장을 인가받을 수 있도록 하는 역할을 수행할 수 있다. 상기 금속계 전극은 도전성 물질을 포함할 수 있고, 구체적으로 티타늄, 탈륨, 몰리브덴, 알루미늄 및 텅스텐으 로 이루어진 군에서 선택되는 적어도 어느 하나의 금속 또는 그들의 질화물을 포함하는 것일 수 있다.상기 금속계 전극은 상기 유전층의 표면을 따라 형성되는 것일 수 있으며, 그 형태는 면상 구조, 구형 구조, 핀 (fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 금속계 전극은 두께가 60 내지 80 nm, 또는 65 내지 75 nm일 수 있으며, 상기 범위의 두께를 만족할 때 외 부의 전원으로부터 상기 유전층이 전기장을 더욱 잘 인가받을 수 있도록 하여, 상기 커패시터의 전기적 성능을 더욱 향상시킬 수 있다. 상기 커패시터는 10 내지 20 nm의 실리콘 기판, 1.0 내지 3.0 nm의 희생층, 5 내지 15 nm의 유전층, 60 내지 80 nm의 금속계 전극을 포함할 수 있으며, 상기 실리콘 기판, 희생층, 유전층, 금속계 전극이 각각 상기 범위의 두께를 만족할 때 상기 실리콘 기판 및 희생층 사이에서의 계면 결함의 생성을 더욱 방지할 수 있고, 커패시터 의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 본 발명의 다른 측면은, 상기 커패시터를 포함하는 반도체 소자를 제공한다. 상기 반도체 소자는 교통, 우주선, 의료 기기, 무기 산업에 활용되는 전력 전자 분야 및 IoT 센서, 인공지능, 로봇, 클라우드, 통신 네트워크 시스템, 메모리 카드 등 반도체를 포함하는 제반의 전자 기술 분야에 적용될 수 있다. 구체적으로, 상기 통신 네트워크 시스템은 상기 반도체를 포함하는 인터페이스, 컨트롤러, 입출력 장치, 기억 장치, 버스를 포함할 수 있다. 더 구체적으로 상기 컨트롤러는 마이크로프로세서, 디지털 신호 프로세스, 마이 크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 또 한, 상기 입출력 장치는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있고, 상기 기억 장치는 데이터 및/또는 명령어 등을 저장할 수 있으며, 상기 인터페이스는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 또한, 상기 전자 시스템은 컨트롤러의 동작을 향상 시키기 위한 동작 기억 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다. 상기 통신 네트워크 시스템은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플 레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다. 또한, 상기 반도체 소자를 포함하는 상기 메모리 카드는 호스트(Host)와 플래시 메모리 장치 간의 제반의 데이 터 교환을 제어하는 메모리 컨트롤러, SRAM, 프로세싱 유닛, ROM 등을 더 포함할 수 있다. 본 발명의 또다른 측면은 i) 실리콘 기판 상에 제1 증착에 의해서 티타늄 함유 전구층을 형성시키는 단계; ii) 오존의 존재 하에 상기 희생층 상에 하프늄 전구체 화합물 및 지르코늄 전구체 화합물로부터의 제2 증착에 의해 서, 하프늄-지르코늄 복합 산화물을 포함하는 유전층을 형성시키면서, 상기 오존에 의해서 상기 티타늄 함유 전 구층이 티타늄 산화물 함유 희생층으로 변화되는 단계; iii) 상기 유전층 상에 제3 증착에 의해서 금속계 전극 을 형성시키는 단계;를 포함하는, 커패시터의 제조 방법을 제공한다. 본 발명의 일 실시형태에 따르면, 상기 커패시터의 제조 방법은 상기 i) 단계 이전에, 상기 실리콘 기판 표면에 존재하는 불순물을 제거하는 단계를 더 포함할 수 있으며, 상기 불순물은 SiOx(0<x≤2)를 포함하는 실리콘 산화 물을 포함할 수 있으며, 더 구체적으로 상기 불순물은 이산화규소(SiO2) 막을 포함할 수 있다. 상기 불순물은 커패시터 내의 계면 결함의 생성을 야기시키는 것으로서, 실리콘 기판 표면에 존재하는 불순물을 제거하는 단계 를 통해 상기 커패시터의 전기적 성능 및 내구성을 향상시킬 수 있다. 상기 실리콘 기판 표면에 존재하는 불순물을 제거하는 단계는 플라즈마 처리, 과산화수소수, 에탄올 및 아세톤 과 같은 약액 또는 탈이온화수를 이용한 세정 공정 처리에 의해 수행될 수 있고, 더 나아가 식각 용액을 이용하 여 불순물을 식각하는 것을 포함할 수 있다. 상기 식각 용액은 3 내지 10% 농도의 불산(HF) 용액을 포함할 수 있고, 상기 식각은 완충 산화 식각(Buffered Oxide Etch) 방식으로 20초 내지 40초 동안 이루어질 수 있다. 상기 i) 단계는 상기 ii) 단계에서 상기 실리콘 기판 및 상기 유전층 사이에 계면 결함이 발생하는 것을 방지하 기 위해 수행되는 것일 수 있다. 상기 게면 결함은 전하를 가두는 다수의 트랩 사이트(trap site)를 포함하는 것으로서, 커패시터를 작동시켰을 때의 동작 전압을 크게 증가시켜 커패시터의 전기적 성능 및 내구성을 불량하 게 만드는 원인일 수 있다. 상기 티타늄 함유 전구층은 상기 ii) 단계에서 오존에 의해서 티타늄 산화물 함유 희생층으로 변화되어 상기 실 리콘 기판 및 상기 유전층 사이에 계면 결함이 형성되는 것을 방지할 수 있다. 상기 i) 단계에서의 제1 증착은 저압 화학 기상 증착 방식, 플라즈마 강화 화학 기상 증착 방식, 레이저 응착 방식, 플라즈마 파워를 이용한 스퍼터링 방식, 액상 증착 방식 등에 의해 수행되는 것일 수 있고, 상기 스퍼터 링 방식은 DC 스퍼터링 방식을 포함하는 것일 수 있다. 상기 플라즈마 파워를 이용한 스퍼터링 방식은 80 내지 120 W의 플라즈마 파워, 2×10-6 내지 4×10-6 Torr의 기 본 압력, 2×10-3 내지 4×10-3 Torr의 공정 압력으로 수행되는 것일 수 있다. 상기 범위의 플라즈마 파워, 기본 압력, 공정 압력 하에 상기 플라즈마 파워를 이용한 스퍼터링 방식으로 제1 증착이 이루어질 때 상기 티타늄 함 유 전구층이 더욱 온전히 형성되어 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 또한, 상기 제1 증착은 10 내지 30초, 10 내지 25초, 10 내지 20초, 12 내지 25초, 12 내지 20초, 또는 12 내 지 18초 동안 플라즈마 파워를 이용한 스퍼터링 방식으로 수행되는 것일 수 있으며, 상기 범위의 시간 동안 제1 증착이 이루어질 때 티타늄 함유 전구층이 산화되어 티타늄 산화물 함유 희생층이 형성될 때 산소 결핍 티타늄 산화물의 형성을 더욱 억제하여 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 더 구체적으로, 상기 제1 증착은 80 내지 120 W의 플라즈마 파워를 이용하여 10 내지 30초, 10 내지 25초, 10 내지 20초, 12 내지 25초, 12 내지 20초, 또는 12 내지 18초 동안 스퍼터링 방식으로 수행되는 것일 수 있다. 본 발명의 일 실시형태에 따르면, 상기 ii) 단계는 오존의 존재 하에서 상기 전구층 상에 유전층을 형성시키면 서, 상기 티타늄 함유 전구층을 티타늄 산화물 함유 희생층으로 변화시킬 수 있다. 상기 유전층은 하프늄-지르코늄 복합 산화물을 포함하는 것일 수 있으며, 상기 하프늄-지르코늄 복합 산화물은 하기 화학식 1로 표시되는 것일 수 있다. [화학식 1] Hf1-xZrxO2(0.5<x<1) 상기 ii) 단계에서의 제2 증착은 원자층 증착법(Atomic Layer Deposition, ALD)에 의해 수행되는 것일 수 있으 며, 구체적으로 하프늄 전구체 화합물 및 지르코늄 전구체 화합물로부터 원자층 증착법에 의해 하프늄-지르코늄 복합 산화물을 포함하는 희생층을 형성시키는 것일 수 있다. 상기 하프늄 전구체 화합물은 유기아미노하프늄 전구체 화합물을 포함할 수 있으며, 구체적으로 테트라키스(에 틸메틸아미노)하프늄(TEMAH), 테트라키스(디메틸아미노)하프늄(TDMAH), 테트라키스(디에틸아미노)하프늄 (TDEAH), 테트라키스(피롤리디노)하프늄(Tetrakis(pyrrolidino)hafnium), 시클로펜타디에닐트리스(디메틸아미노)하프늄(CpHf(NMe2)3), 메틸시클로펜타디에닐트리스(디메틸아미노)하프늄 (MeCpHf(NMe2)3), 에틸시클로펜타디에닐트리스(디메틸아미노)하프늄(EtCpHf(NMe2)3), 시클로펜타디에닐트리스(에 틸메틸아미노)하프늄(CpHf(NMeEt)3), 메틸시클로펜타디에닐트리스(에틸메틸아미노)하프늄(MeCpHf(NMeEt)3), 에 틸시클로펜타디에닐트리스(에틸메틸아미노)하프늄(EtCpHf(NMeEt)3), 시클로펜타디에닐트리스(디에틸아미노)하프 늄(CpHf(NEt2)3), 메틸시클로펜타디에닐트리스(디에틸아미노)하프늄(MeCpHf(NEt2)3), 에틸시클로펜타디에닐트리 스(디에틸아미노)하프늄(EtCpHf(NEt2)3), 비스(시클로펜타디에닐)비스(디메틸아미노)하프늄(Cp2Hf(NMe2)2), 비스 (메틸시클로펜타디에닐)비스(디메틸아미노)하프늄((MeCp)2Hf(NMe2)2), 비스(에틸시클로펜타디에닐)비스(디메틸아 미노)하프늄((EtCp)2Hf(NMe2)2), 비스(시클로펜타디에닐)비스(에틸메틸아미노)하프늄(Cp2Hf(NMeEt)2), 비스(메틸 시클로펜타디에닐)비스(에틸메틸아미노)하프늄((MeCp)2Hf(NMeEt)2), 비스(에틸시클로펜타디에닐)비스(에틸메틸아 미노)하프늄((EtCp)2Hf(NMeEt)2), 비스(시클로펜타디에닐)비스(디에틸아미노)하프늄((Cp2Hf(NEt2)2), 비스(메틸 시클로펜타디에닐)비스(디에틸아미노)하프늄((MeCp)2Hf(NEt2)3) 및 비스(에틸시클로펜타디에닐)비스(디에틸아미 노)하프늄((EtCp)2Hf(NEt2)2)으로 이루어진 군에서 선택되는 적어도 하나를 포함할 수 있다. 또한, 상기 지르코 늄 전구체 화합물은 유기아미노지르코늄 전구체 화합물을 포함할 수 있으며, 구체적으로 테트라키스(에틸메틸아 미노)지르코늄(TEMAZ), 테트라키스(디메틸아미노)지르코늄(TDMAZ), 테트라키스(디에틸아미노)지르코늄(TDEAZ), 시클로펜타디에닐트리스(디메틸아미노)지르코늄(CpZr(NMe2)3), 메틸시클로펜타디에닐트리스(디메틸아미노)지르코 늄(MeCpZr(NMe2)3), 에틸시클로펜타디에닐트리스(디메틸아미노)지르코늄(EtCpZr(NMe2)3), 시클로펜타디에닐트리스(에틸메틸아미노)지르코늄(CpZr(NMeEt)3), 메틸시클로펜타디에닐트리스(에틸메틸아미노)지르코늄 (MeCpZr(NMeEt)3), 에틸시클로펜타디에닐트리스(에틸메틸아미노)지르코늄(EtCpZr(NMeEt)3), 시클로펜타디에닐트 리스(디에틸아미노)지르코늄(CpZr(NEt2)3), 메틸시클로펜타디에닐트리스(디에틸아미노)지르코늄(MeCpZr(NEt2)3), 에틸시클로펜타디에닐트리스(디에틸아미노)지르코늄(EtCpZr(NEt2)3), 비스(시클로펜타디에닐)비스(디메틸아미 노)지르코늄(Cp2Zr(NMe2)2), 비스(메틸시클로펜타디에닐)비스(디메틸아미노)지르코늄((MeCp)2Zr(NMe2)2), 비스(에 틸시클로펜타디에닐)비스(디메틸아미노)지르코늄((EtCp)2Zr(NMe2)2), 비스(시클로펜타디에닐)비스(에틸메틸아미 노)지르코늄(Cp2Zr(NMeEt)2), 비스(메틸시클로펜타디에닐)비스(에틸메틸아미노)지르코늄((MeCp)2Zr(NMeEt)2), 비 스(에틸시클로펜타디에닐)비스(에틸메틸아미노)지르코늄((EtCp)2Zr(NMeEt)2), 비스(시클로펜타디에닐)비스(디에 틸아미노)지르코늄((Cp2Zr(NEt2)2), 비스(메틸시클로펜타디에닐)비스(디에틸아미노)지르코늄((MeCp)2Zr(NEt2)3) 및 비스(에틸시클로펜타디에닐)비스(디에틸아미노)지르코늄((EtCp)2Zr(NEt2)2)으로 이루어진 군에서 선택되는 적 어도 하나를 포함할 수 있다. 상기 ii) 단계에서의 제2 증착은 상기 하프늄 전구체 화합물 및 상기 지르코늄 전구체 화합물에 100 내지 300 g/m3 농도의 오존을 가하여 5 내지 20초 동안 수행될 수 있다. 상기 범위의 시간 동안 제2 증착이 이루어질 때 티타늄 산화물 함유 희생층 및 유전층이 더욱 온전히 생성될 수 있게 하면서 계면 결함의 생성을 더욱 억제하여 커패시터의 내구성을 더욱 향상시킬 수 있다. 상기 ii) 단계에서의 제2 증착은 250 내지 300 ℃의 온도 하에서 수행될 수 있으며, 상기 범위의 온도에서 수행 될 때 하프늄-지르코늄 복합 산화물이 더욱 잘 생성될 수 있다. 상기 희생층에 포함되는 티타늄 산화물은 이산화티타늄(TiO2)를 포함하는 것일 수 있고, 산소 결핍(oxygen- deficient) 티타늄 산화물은 포함하지 않는 것일 수 있으며, 상기 산소 결핍 티타늄 산화물은 TiOy(0<y<2)의 조 성을 가지는 것을 포함할 수 있다. 상기 희생층이 산소 결핍 티타늄 산화물을 포함하지 않으면, 누설 전류의 발 생을 더욱 억제할 수 있어서 커패시터의 전기적 성능을 더욱 우수하게 할 수 있다. 상기 희생층의 두께는 1.0 내지 3.0 nm, 1.5 내지 2.5 nm, 1.5 내지 2.4 nm, 또는 1.5 내지 2.0 nm일 수 있으 며, 상기 범위의 두께를 만족할 때 상기 실리콘 기판 및 상기 유전층 사이에서의 계면 결함의 형성을 더욱 잘 억제할 수 있으며, 상기 희생층에 산소 결핍 티타늄 산화물의 형성도 더욱 잘 억제하여 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 본 발명의 일 실시형태에 따르면, 상기 iii) 단계에서 상기 유전층 상에 제3 증착에 의해서 금속계 전극이 형성 될 수 있다. 상기 iii) 단계에서의 제3 증착은 저압 화학 기상 증착 방식, 플라즈마 강화 화학 기상 증착 방식, 레이저 응착 방식, 플라즈마 파워를 이용한 스퍼터링 방식, 액상 증착 방식에 의해 수행되는 것일 수 있고, 상기 스퍼터링 방식은 DC 스퍼터링 방식을 포함하는 것일 수 있다. 상기 플라즈마 파워를 이용한 스퍼터링 방식은 120 내지 180 W의 플라즈마 파워, 2×10-6 내지 4×10-6 Torr의 기본 압력, 5×10-3 내지 10×10-3 Torr의 공정 압력으로 수행되는 것일 수 있다. 상기 범위의 플라즈마 파워, 기본 압력, 공정 압력 하에 상기 플라즈마 파워를 이용한 스퍼터링 방식으로 제3 증착이 이루어질 때 상기 금속 계 전극이 더욱 온전히 형성되어 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 또한, 상기 제3 증착은 5 내지 10분 동안 플라즈마 파워를 이용한 스퍼터링 방식으로 수행되는 것일 수 있으며, 상기 범위의 시간 동안 제3 증착이 이루어질 때 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 더 구체적으로, 상기 제3 증착은 120 내지 180 W의 플라즈마 파워를 이용하여 5 내지 10분 동안 스퍼터링 방식 으로 수행되는 것일 수 있다. 상기 금속계 전극은 도전성 물질을 포함할 수 있고, 구체적으로 티타늄, 탈륨, 몰리브덴, 알루미늄 및 텅스텐으 로 이루어진 군에서 선택되는 적어도 어느 하나의 금속 또는 그들의 질화물을 포함하는 것일 수 있다. 상기 금속계 전극은 상기 유전층의 표면을 따라 형성되는 것일 수 있으며, 그 형태는 면상 구조, 구형 구조, 핀 (fin) 구조, 컵(cup) 구조, 기둥(pillar) 구조, 실린더(cylinder) 구조 등을 포함할 수 있으나, 이에 제한되는것은 아니다. 본 발명의 일 실시형태에 따르면, 상기 커패시터의 제조 방법은 상기 iii) 단계 이후에, 금속화 후 어닐링(post metallization annealing) 단계를 더 포함할 수 있다. 상기 금속화 후 어닐링 단계를 통해 상기 유전층이 더욱 반강유전성을 나타내게 할 수 있다. 상기 금속화 후 어닐링 단계는 450 내지 550 ℃의 온도에서 수행될 수 있으며, 상기 범위의 온도에서 수행될 때 커패시터 내 계면 결함의 발생을 더욱 억제하여 커패시터의 전기적 성능 및 내구성을 더욱 향상시킬 수 있다. 상기 금속화 후 어닐링 단계는 환원성 또는 비활성 분위기에서 수행될 수 있다. 상기 환원성 분위기는 질소 또 는 수소 가스 분위기를 포함할 수 있으며, 상기 비활성 분위기는 아르곤, 네온, 또는 헬륨 가스 분위기를 포함 할 수 있다. 상기 금속화 후 어닐링 단계는 10 내지 30초 동안 수행될 수 있으며, 상기 범위의 시간 동안 수행될 때 상기 커 패시터 내 계면 결함으로 인한 누설 전류의 발생을 더욱 잘 억제하여 내구성을 더욱 향상시킬 수 있다. 이하, 실시예를 들어서 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 이에 의하여 한정되는 것은 아니다. 커패시터의 제조 <실시예 1> 불산(HF)을 증류수로 희석하여 5% 불산 수용액을 제조하고, 실리콘 기판의 표면에 상기 불산 수용액으로 완충 산화 식각(Buffered Oxide Etch, BOE) 처리를 30초 동안 수행하여, 상기 실리콘 기판의 표면에 존재하는 이산화 규소(SiO2)막을 포함하는 불순물을 제거하였다. 다음으로, 불순물이 제거된 상기 실리콘 기판 상에 티타늄(Ti)을 100 W의 플라즈마 파워(Plasma power), 3×10- 6 Torr의 기본 압력, 5×10-3 Torr의 공정 압력의 조건 하에서 12초 동안 스퍼터링 방식으로 증착시켜서, 1.5 nm 두께의 티타늄 함유 전구층을 형성시켰다. 이후, 상기 티타늄 함유 전구층 상에서 280 ℃의 온도 하에, 테트라키스(에틸메틸아미노)하프늄(TEMAH) 및 테트 라키스(에틸메틸아미노)지르코늄(TEMAZ)에 200 g/m3 농도의 오존을 12초 동안 가하며 원자층 증착법(Atomic layer Deposition, ALD)에 의해 Hf0.3Zr0.7O2 조성의 하프늄-지르코늄 복합 산화물을 포함하는 유전층을 형성시켰 으며, 상기 유전층의 두께는 10 nm이었다. 또한, 상기 오존에 의해서 상기 티타늄 함유 전구층은 티타늄 산화물 함유 희생층으로 변화되었다. 다음으로, 상기 유전층 상에 직경 200 ㎛의 구형 패턴을 갖는 섀도우 마스크(shadow mask)를 위치시킨 후, 몰리 브덴(Mo)을 150 W의 플라즈마 파워(Plasma power), 3×10-6 Torr의 기본 압력, 8×10-3 Torr의 공정 압력의 조건 하에서 7분 동안 스퍼터링 방식으로 티타늄 함유 전구층을 증착시켜서, 상기 구형 패턴을 가진 70 nm 두께의 전 극을 형성시켰다. 마지막으로, 질소(N2) 분위기 하에서 500 ℃의 온도로 커패시터를 금속화 후 어닐링(post metallization annealing, PMA) 처리하여 실시예 1의 커패시터를 제조하였다. <실시예 2> 상기 실시예 1에서 불순물이 제거된 실리콘 기판 상에 티타늄을 20초 동안 증착시켜서 2.4 nm 두께의 티타늄 함 유 전구층을 형성시킨 것을 제외하고는, 상기 실시예 1과 동일한 방법으로, 실시예 2의 커패시터를 제조하였다. <실시예 3> 상기 실시예 1에서 불순물이 제거된 실리콘 기판 상에 티타늄을 25초 동안 증착시켜서 2.5 nm 두께의 티타늄 함 유 전구층을 형성시킨 것을 제외하고는, 상기 실시예 1과 동일한 방법으로, 실시예 3의 커패시터를 제조하였다. <비교예 1> 불산(HF)을 증류수로 희석하여 5% 불산 수용액을 제조하고, 15 nm 두께의 실리콘 기판의 표면에 상기 불산 수용 액으로 완충 산화 식각(Buffered Oxide Etch, BOE) 처리를 30초 동안 수행하여, 상기 실리콘 기판의 표면에 존재하는 이산화규소(SiO2)막을 포함하는 불순물을 제거하였다. 이후, 상기 불순물이 제거된 실리콘 기판 상에서 280 ℃의 온도 하에, 테트라키스(에틸메틸아미노)하프늄 (TEMAH) 및 테트라키스(에틸메틸아미노)지르코늄(TEMAZ)에 200 g/m3 농도의 오존을 12초 동안 가하며 원자층 증 착법(Atomic layer Deposition, ALD)에 의해 Hf0.3Zr0.7O2 조성의 하프늄-지르코늄 복합 산화물을 포함하는 유전 층을 형성시켰으며, 상기 유전층의 두께는 10 nm이었다. 다음으로, 상기 유전층 상에 직경 200 μm의 구형 패턴을 갖는 섀도우 마스크(shadow mask)를 위치시킨 후, 몰 리브덴(Mo)을 150 W의 플라즈마 파워(Plasma power), 3×10-6 Torr의 기본 압력, 8×10-3 Torr의 공정 압력의 조 건 하에서 7분 동안 스퍼터링 방식으로 증착시켜서, 상기 구형 패턴을 가진 70 nm 두께의 전극을 형성시켰다. 마지막으로, 질소(N2) 분위기 하에서 500 ℃의 온도로 커패시터를 금속화 후 어닐링(post metallization annealing, PMA) 처리하여 비교예 1의 커패시터를 제조하였다. 커패시터의 적층 구조 및 성분 분석 <실험예 1- 커패시터의 TEM, GIXRD 분석> 실시예 1 내지 3 및 비교예 1의 커패시터에 대한 Transmission electron microscopy(TEM, TALOS F200X, Thermo Fisher Scientific 社제) 분석 결과를 도 3에 나타내었고, Grazing incidence X-ray diffraction(GIXRD, SmartLab, Rigaku 社제) 분석 결과를 도 4에 나타내었다. 도 3 및 도 4에서 'No Ti', '12s Ti sputtering', '20s Ti sputtering', '25s Ti sputtering'은 각각 비교예 1, 실시예 1, 실시예 2, 실시예 3에 대응된다. 도 4에 따르면, 실시예 1 내지 3 및 비교예 1의 커패시터 모두 정방정상 101면에 해당하는 약 30.5 °부근에서 피크가 발생한 것으로 확인되었고, 정방정상에 해당하는 피크를 가지는 경우 커패시터는 반강유전성의 전기적 특성을 가지는 것으로 알려져, 상기 실시예 1 내지 3 및 비교예 1의 커패시터가 모두 반강유전성을 띨 것으로 예상되나, 후술할 실험예 2의 결과에서 알 수 있는 바와 같이 비교예 1의 커패시터는 실시예 1 내지 3과는 달리 강유전성을 띠는 것으로 확인되었다. 커패시터의 전기적 성능 분석 <실험예 2- 커패시터의 반강유전성, 전류/정전용량 특성 분석> 실시예 1 내지 3 및 비교예 1의 커패시터에 대한 분극-전압(Polarization-Voltage), 스위칭 전류-전압 (Switching current-Voltage), 누설 전류밀도-전압(Current density-Voltage) 분석을 SMU module(Keithley 社 제), Pulse measurement unit(4225-PMU, Keithley 社제) 및 LCR meter(4100, Wayne Kerr Electronics 社제)가 내장된 Semiconductor characterization system(4200A-SCS, Keithley 社제)의 장치로 수행하여 그 결과를 각각 도 5의 (a), (b) 및 (c), (d)에 나타내었다. 분극-전압 분석은 1 kHz 주파수의 양극 삼각형 펄스를 통해 전압을 -3.5 내지 +3.5 V의 범위로 조절하여 실시예 1 내지 3의 커패시터에 대하여 수행하였고, -5.5 내지 +3.5 V의 범 위로 조절하여 비교예 1의 커패시터에 대하여 수행하였다. 또한, 실시예 1 내지 3 및 비교예 1의 커패시터에 대 한 단위면적 당 정전용량-전압 분석 결과를 도 6에 나타내었고, 도 5 및 도 6에서 'No Ti', '12s Ti sputtering', '20s Ti sputtering', '25s Ti sputtering'은 각각 비교예 1, 실시예 1, 실시예 2, 실시예 3에 대응된다. 도 5의 (a)에 따르면, 실시예 1 내지 3의 커패시터는 이중 루프의 분극-전압 그래프를 나타내어 반강유전성을 띠는 반면, 비교예 1의 커패시터는 단일 루프의 분극-전압 그래프를 나타내어 강유전성을 띠는 것을 알 수 있으 며, 실시예 1 내지 3의 커패시터는 티타늄 산화물 함유 희생층을 포함함에 따라 실리콘 기판 및 유전층 사이의 계면 결함에 갇히는 전자가 적어서 위와 같은 결과를 나타내는 것을 알 수 있다. 마찬가지로, 도 5의 (b)에 따르면, 비교예 1에 비해서 실시예 1 내지 3의 커패시터는 그 임계 전압이 낮은 것으 로 확인되어, 반강유전성을 나타내는 것을 알 수 있다. 또한, 스위칭 전류-전압 측정 과정에서 상전이에 따른 전계값을 측정한 그래프인 도 5의 (c)에 따르면(t는 정방정상을 의미하며, ±Pr은 잔류 분극을 의미함), 실시예 1의 커패시터는 음의 전계에서 상전이가 일어나는 전압이 높게 측정되었고 이는 커패시터 상부의 금속계 전극에 음전압을 가하면 커패시터 하부의 실리콘 기판은 공핍 상태가 되어 상전이에 필요한 전압이 증가하기 때문이며, 이와 같은 결과를 통해 실시예 1의 커패시터에는 비교예 1 뿐만 아니라 실시예 2 및 3의 커패시터보다도, 산소 결핍(oxygen-deficient) 티타늄 산화물을 포함하지 않는 티타늄 산화물 함유 희생층이 더욱 온전하게 형성되어더욱 높은 절연성을 가진다는 점을 알 수 있다. 또한, 도 5의 (d)에 따르면, 비교예 1의 커패시터는 티타늄 산화물 함유 희생층을 포함하지 않아 실리콘 기판 및 유전층 계면 결함에 의해 누설 전류가 많이 발생하는 것으로 확인되지만, 실시예 1 및 실시예 2의 커패시터 는 티타늄 산화물 함유 희생층을 포함함으로써 누설 전류의 양을 매우 감소시킨 것을 알 수 있다. 한편, 도 6에 따르면, 실시예 1 내지 3 및 비교예 1의 커패시터에 대한 단위면적 당 정전용량 값은 각각 1.8 μ F/cm2, 3.8 μF/cm2, 3.5 μF/cm2, 1.8 μF/cm2로 측정되었고, 각 커패시터에 대한 이론값은 1.23 μF/cm2, 1.20 μF/cm2, 1.19 μF/cm2, 1.29 μF/cm2인데, 실시예 1의 커패시터가 실시예 2 및 3의 커패시터에 비해서 실험값이 작게 측정된 것을 통해 실시예 1의 희생층에 실시예 2 및 3에 비해서 산소 결핍 티타늄 산화물이 적어서 희생층 이 더욱 높은 절연성을 나타낸다는 점을 알 수 있다. <실험예 3- 커패시터의 내구성 측정> 비교예 1 및 실시예 1 내지 3의 커패시터에 대한 내구성 측정을 상기 실험예 2에서의 장치를 이용하여 100 kHz 주파수의 PUND(Positive Up Negative Down) 펄스를 가하면서 수행하였고, 그 결과를 각각 도 7의 (a), (b), (c), (d)에 나타내었다. 도 7에 따르면, 비교예 1의 커패시터는 PUND 펄스를 106번 가할 경우 잔류 분극이 42.49에서 38.56으로 감소하 고 유전 파괴(dielectric breakdown)이 발생하는 반면, 실시예 1 내지 3의 커패시터는 PUND 펄스를 109번 가해 도 피로(fatigue) 또는 유전 파괴가 발생하지 않아 그 내구성이 매우 우수한 것으로 확인되었다."}
{"patent_id": "10-2022-0058956", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시형태에 따른 커패시터의 제조 방법을 나타낸 도시이다. 도 2는 본 발명의 일 실시형태에 따른 커패시터의 구조를 나타낸 도시이다. 도 3은 본 발명의 실시예 및 비교예에서의 커패시터의 TEM 이미지를 나타낸 도시이다. 도 4는 본 발명의 실시예 및 비교예에서의 커패시터의 GIXRD 분석 결과를 나타낸 도시이다. 도 5는 본 발명의 실시예 및 비교예에서의 커패시터의 분극-전압, 스위칭 전류-전압, 누설 전류밀도-전압 분석 결과를 나타낸 도시이다. 도 6은 본 발명의 실시예 및 비교예에서의 커패시터의 단위면적 당 정전용량-전압의 분석 결과를 나타낸 도시이 다. 도 7은 본 발명의 실시예 및 비교예에서의 커패시터의 내구성의 측정 결과를 나타낸 도시이다."}
