{"patent_id": "10-2022-7038605", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0163469", "출원번호": "10-2022-7038605", "발명의 명칭": "반도체 장치 및 그 제조 방법 및 이를 포함하는 전자기기", "출원인": "인스티튜트 오브 마이크로일렉트로닉스, 차이니즈", "발명자": "주, 휘롱"}}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 장치에 있어서,기판에 대한 수직 방향으로 연장되는 수직 구조, 및 상기 수직 구조로부터 연장되고 상기 기판과 수직 방향으로 이격되는 나노시트를 포함하고, 상기 나노시트는 제1 배향을 따르는 제1 부분을 가지며, 상기 제1 부분의 상면 및 하면 중 적어도 하나는 상기기판의 수평 표면과 평행되지 않는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 나노시트는 상기 제1 배향과 서로 다른 제2 배향을 따르는 제2 부분을 더 가지는, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서,상기 기판의 수평 표면은 {100}결정면족 중 하나이고, 상기 나노시트의 제1 부분의 상면 및 하면 중 상기 적어도 하나는 {110}결정면족 중 하나이거나, 또는, 상기 기판의 수평 표면은 {110}결정면족 중 하나이고, 상기 나노시트의 제1 부분의 상면 및 하면 중 상기 적어도 하나는 {100}결정면족 중 하나인,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 기판의 수평 표면은 {100}결정면족 중 하나이고, 상기 나노시트의 제1 부분의 상면 및 하면 중 상기 적어도 하나는 {110}결정면족 중 하나이고, 상기 나노시트의 제2 부분의 상면 및 하면 중 적어도 하나는 {100}결정면족 중 하나이거나, 또는, 상기 기판의 수평 표면은 {110}결정면족 중 하나이고, 상기 나노시트의 제1 부분의 상면 및 하면 중 상기 적어도 하나는 {100}결정면족 중 하나이고, 상기 나노시트의 제2 부분의 상면 및 하면 중 적어도 하나는 {110}결정면족 중 하나인,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 또는 제2항에 있어서,상기 나노시트를 포함하는 복수의 나노시트를 포함하고, 각 나노시트는 상기 수직 구조로부터 연장되고 상기 기판과 수직 방향으로 이격되며, 수직 방향으로 서로 이격되는반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2022-0163469-3-제5항에 있어서,상기 복수의 나노시트 중 인접한 나노시트 사이의 간격 거리는 실질적으로 균일한, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 또는 제2항에 있어서,상기 나노시트는 하나 또는 복수의 변곡점을 갖는 폴리라인 모양인,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항, 제2항 또는 제5항에 있어서,상기 수직 구조는 반도체 재료를 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 기판에는 복수의 상기 반도체 장치가 설치되고, 상기 복수의 반도체 장치 중 적어도 한 쌍의 인접한 반도체 장치 각각의 상기 수직 구조는 서로 마주하고, 각각의 나노시트는 대응하는 수직 구조로부터 향배(向背)로 연장되는, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 인접한 반도체 장치 각각의 상기 수직 구조는 동일한 반도체층에서 서로 대향하는 부분인, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항, 제2항 또는 제5항에 있어서,상기 수직 구조는 유전체 재료를 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 기판에는 복수의 상기 반도체 장치가 설치되고, 상기 복수의 반도체 장치 중 적어도 한 쌍의 인접한 반도체 장치 각각의 상기 수직 구조는 서로 일체가 되고,각각의 나노시트는 일체로 된 수직 구조로부터 향배로 연장되는 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항 또는 제2항에 있어서, 상기 기판 상에 제1 방향에서 상기 나노시트의 대향하는 양측에 위치하고 상기 나노시트와 접하는 소스/드레인부, 및 공개특허 10-2022-0163469-4-상기 기판 상에 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고 상기 나노시트와 겹치는 게이트 스택을 더포함하는, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 게이트 스택과 상기 기판 사이에 설치되는 유전체층을 더 포함하는반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 유전체층은 에어 갭(air gap)을 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제13항에 있어서,상기 게이트 스택의 측벽에 설치된 게이트 스페이서를 더 포함하고, 상기 게이트 스페이서는 상기 나노시트 위의 제1 부분 및 상기 나노시트 아래의 제2 부분을 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 게이트 스페이서의 제1 부분 및 제2 부분은 실질적으로 동일한 두께를 갖는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항 또는 제17항에 있어서, 상기 게이트 스페이서의 제1 부분 및 제2 부분 각각의 내측벽은 수직 방향으로 실질적으로 정렬되는반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,상기 기판에는 복수의 상기 반도체 장치가 설치되고, 상기 복수의 반도체 장치 중 상기 제1 방향에서 인접한 반도체 장치 사이는 격리부를 통해 서로 전기적으로 격리되며, 여기서, 상기 제1 방향에서의 상기 격리부의 범위는 상기 제2 방향을 따라 연장되는 더미 게이트 스페이서(Dummy Gate Spacer)에 의해 한정되는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서,상기 제1 방향에서의 상기 반도체 장치의 소스/드레인부의 상단부의 범위는 상기 반도체 장치의 게이트 스페이공개특허 10-2022-0163469-5-서 및 상기 더미 게이트 스페이서에 의해 한정되는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제13항에 있어서,상기 기판에는 복수의 상기 반도체 장치가 설치되고, 상기 복수의 반도체 장치 중 상기 제1 방향에서 인접한 반도체 장치 사이는 격리부를 통해 서로 전기적으로 격리되며,여기서, 상기 격리부는 상기 제2 방향을 따라 연장되는, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 소스/드레인부는 상기 제2 방향을 따라 연장되고, 상기 반도체 장치는, 상기 게이트 스택과 상기 소스/드레인부 사이에 개재되는 게이트 스페이서 및 상기 소스/드레인부와 상기 격리부 사이에 개재되는 더미 게이트 스페이서를 더 포함하고, 상기 게이트 스페이서 및 상기 더미 게이트 스페이서는 상기 제1 방향에서 실질적으로 동일한 두께를 갖는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21항에 있어서, 상기 격리부는 다층 유전체 재료를 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제21항에 있어서, 상기 제1 방향에서 인접한 반도체 장치 각각의 상기 수직 구조는 서로 정렬되는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제19항 또는 제22항에 있어서,상기 더미 게이트 스페이서과 수직 방향으로 정렬되고 상기 나노시트에 대응하는 반도체층을 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제13항에 있어서,상기 수직 구조는 반도체 재료를 포함하고,상기 소스/드레인부는 상기 제1 방향에서 대향하는 상기 수직 구조의 양측에서 상기 수직 구조와 연결되며, 상기 게이트 스택은 상기 수직 구조의 적어도 상부와 겹치는,반도체 장치. 공개특허 10-2022-0163469-6-청구항 27 제26항에 있어서,상기 수직 구조의 하부에 형성되는 관통 저지부(PTS, Punch Through Stopper)를 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제27항에 있어서,상기 반도체 장치는 n형 장치이고, 상기 관통 저지부는 상기 수직 구조에서 p형 도핑 구역이거나, 또는 상기 반도체 장치는 p형 장치이고, 상기 관통 저지부는 상기 수직 구조에서 n형 도핑 구역인,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "기판 상의 제1 장치 및 제2 장치를 포함하고, 여기서, 상기 제1 장치는 상기 기판에 대한 수직 방향으로 연장되는 제1 수직 구조, 상기 제1 수직 구조로부터연장되고 상기 기판과 수직 방향으로 이격되는 제1 나노시트를 포함하고, 상기 제2 장치는 상기 기판에 대한 수직 방향으로 연장되는 제2 수직 구조, 상기 제2 수직 구조로부터 연장되고상기 기판과 수직 방향으로 이격되는 제2 나노시트를 포함하며, 여기서, 상기 제1 나노시트는 제1 배향을 따른 제1 부분을 갖고, 상기 제2 나노시트는 제1 배향과 서로 다른 제2 배향을 따른 제2 부분을 갖는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제29항에 있어서,상기 기판의 수평 표면은 {100}결정면족 중 하나이고, 상기 제1 나노시트의 제1 부분의 상면 및 하면 중 적어도하나는 {110}결정면족 중 하나이고, 상기 제2 나노시트의 제2 부분의 상면 및 하면 중 적어도 하나는 {100}결정면족 중 하나이거나, 또는,상기 기판의 수평 표면은 {110}결정면족 중 하나이고, 상기 제1 나노시트의 제1 부분의 상면 및 하면 중 적어도하나는 {100}결정면족 중 하나이고, 상기 제2 나노시트의 제2 부분의 상면 및 하면 중 적어도 하나는 {110}결정면족 중 하나인,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제29항 또는 제30항에 있어서,상기 제1 장치는 수직 방향으로 서로 이격되는 복수의 상기 제1 나노시트를 포함하고, 상기 제2 장치는 수직 방향으로 서로 이격되는 복수의 상기 제2 나노시트를 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제31항에 있어서,상기 제1 나노시트에서 인접한 나노시트 사이의 간격 거리는 실질적으로 균일하고, 또한, 상기 제2 나노시트에서 인접한 나노시트 사이의 간격 거리는 실질적으로 균일한,공개특허 10-2022-0163469-7-반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제31항에 있어서,상기 기판에 대해 동일한 계층에 있는 상기 제1 나노시트 및 상기 제2 나노시트는 실질적으로 동일한 재료를 포함하고 실질적으로 동일한 두께를 갖는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제31항에 있어서,상기 기판에 대해 인접한 계층에 있는 상기 제1 나노시트 사이의 거리는, 대응하는 인접한 계층에 있는, 상기제2 나노시트 사이의 거리와 실질적으로 동일한,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제29항 또는 제30항에 있어서,상기 제1 장치 및 상기 제2 장치는 서로 인접하고, 상기 제1 나노시트 및 상기 제2 나노시트는 각각 상기 제1수직 구조 및 상기 제2 수직 구조로부터 향배로 연장되는, 반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제35항에 있어서,상기 제1 수직 구조 및 상기 제2 수직 구조는 서로 일체가 되는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제36항에 있어서,서로 일체가 된 상기 제1 수직 구조 및 상기 제2 수직 구조는 유전체 재료를 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제29항 또는 제30항에 있어서,상기 제1 나노시트에 제1 방향에서 대향하는 양측에 있고, 상기 제1 나노시트와 접하는 제1 소스/드레인부,상기 기판 상에 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고, 상기 제1 나노시트와 겹치는 제1 게이트스택, 상기 제 2 나노시트에 상기 제1 방향에서 대향하는 양측에 있고, 상기 제2 나노시트와 연결되는 제2 소스/드레인부, 및 상기 기판 상에 상기 제2 방향을 따라 연장되고 상기 제 2 나노시트와 겹치는 제2 게이트 스택을 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_39", "content": "제38항에 있어서,상기 제1 장치 및 상기 제2 장치는 상기 제2 방향에서 서로 인접하고, 공개특허 10-2022-0163469-8-상기 제1 수직 구조는 반도체 재료의 제1 핀(Fin)이고, 상기 제2 수직 구조는 반도체 재료의 제2 핀이며, 상기제1 나노시트 및 상기 제2 나노시트는 각각 상기 제1 핀 및 상기 제2 핀으로부터 제 2 방향에서 뒤로 연장되며,상기 제1 핀 및 상기 제2 핀은 상기 제2 방향에서 서로 마주하고, 각각 상기 제 2 방향에서 대향하는, 기판 상에 동일한 반도체층의 양측의 부분이고, 상기 제1 소스/드레인부는 상기 제1 핀과 접하고, 상기 제2 소스/드레인부는 상기 제2 핀과 접하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_40", "content": "제39항에 있어서,상기 반도체층에서 상기 제1 핀 아래에 형성된 제1 관통 저지부(PTS), 및 상기 반도체층에서 상기 제2 핀 아래에 형성된 제2 관통 저지부(PTS)를 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_41", "content": "제38항에 있어서,상기 제1 장치 및 상기 제2 장치는 상기 제2 방향에서 서로 인접하고, 상기 제1 게이트 스택은 상기 제2 게이트 스택과 상기 제2 방향에서 정렬되며, 상기 제1 나노시트는 상기 제 2 나노시트와 상기 제2 방향에서 정렬되는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_42", "content": "제41항에 있어서,상기 제1 게이트 스택의 측벽, 상기 제2 게이트 스택의 측벽, 및 상기 제1 게이트 스택과 상기 제2 게이트 스택사이에서 연속적으로 연장되는 게이트 스페이서를 더 포함하는,반도체 장치."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_43", "content": "기판 상에 위치 유지층을 형성하며, 상기 위치 유지층에 제1 배향을 따른 제1 표면을 갖는 패턴을 형성하되, 여기서, 상기 제1 표면은 상기 기판의수평 표면과 평행되지 않으며,상기 패턴이 형성된 상기 위치 유지층에 희생층과 채널층이 교대로 설치된 적층을 형성하며, 상기 적층에서 제1 방향을 따라 연장되는 제1 홈을 형성하되, 여기서, 상기 제1 홈은 상기 기판까지 연장되며, 상기 제1 홈에서 상기 채널층과 접하는 수직 구조를 형성하며, 그리고 상기 적층에서 제1 방향을 따라 연장되고 제1 방향과 교차하는 제2 방향으로 상기 제1 홈과 분리되는 제2 홈을형성하는 것을 포함하고, 여기서, 상기 제2 홈은 상기 위치 유지층을 노출시키며, 상기 제1 홈 및 상기 제2 홈은 제1 방향을 따라 연장되는 상기 적층의 막대형 부분을 한정하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_44", "content": "제43항에 있어서,공개특허 10-2022-0163469-9-제2 홈을 통해 상기 위치 유지층을 제거하며, 상기 기판 상에 격리층을 형성하며, 상기 격리층 상에 제2 방향을 따라 연장되어 상기 적층의 상기 막대형 부분과 교차하는 희생 게이트층을 형성하며, 상기 희생 게이트층을 마스크로 하여, 상기 적층의 상기 막대형 부분을 선택적으로 에칭하며, 에칭된 상기 적층의 상기 막대형 부분의 상기 제1 방향에서 대향하는 양측에, 소스/드레인부를 형성하기 위한반도체층을 형성하며, 그리고 상기 희생 게이트층 및 상기 적층 중 상기 희생층을 게이트 스택으로 대체하는 것을 더 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_45", "content": "제43항 또는 제44항에 있어서,상기 패턴은 상기 제1 배향과 서로 다른 제2 배향을 따른 제2 표면을 더 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_46", "content": "제43항 또는 제44항에 있어서,상기 기판의 수평 표면은 {100}결정면족 중 하나이고, 상기 제1 배향은 {110}결정면족 중 하나이거나, 또는,상기 기판의 수평 표면은 {110}결정면족 중 하나이고, 상기 제1 배향은 {100}결정면족 중 하나인,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_47", "content": "제45항에 있어서,상기 기판의 수평 표면은 {100}결정면족 중 하나이고, 상기 제1 배향은 {110}결정면족 중 하나이고, 상기 제2배향은 {100}결정면족 중 하나이거나, 또는,상기 기판의 수평 표면은 {110}결정면족 중 하나이고, 상기 제1 배향은 {100}결정면족 중 하나이며, 상기 제2배향은 {110}결정면족 중 하나인,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_48", "content": "제43항 또는 제44항에 있어서,상기 패턴을 형성하는 것은, 상기 위치 유지층의 표면을 에칭함으로써 상기 위치 유지층에 계단형 패턴을 형성하며, 상기 계단형 패턴을 갖는 상기 위치 유지층의 표면에 대해 이온 에칭하여, 상기 위치 유지층의 표면에 경사 표면을 형성하는 것을 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_49", "content": "제43항 또는 제44항에 있어서,상기 기판 상에 위치 한정층을 형성하는 것을 더 포함하고,여기서, 상기 위치 유지층은 상기 위치 한정층 위에 형성되는,공개특허 10-2022-0163469-10-반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_50", "content": "제49항에 있어서,제1 홈을 형성하는 것은, 제2 방향에서 서로 마주하는 초기 측벽을 갖는 초기 홈을 형성하며, 상기 초기 홈에서 노출된 상기 적층의 측벽에 보호층을 형성하며, 보호층에 의해 노출된 상기 초기 홈의 초기 측벽을 에치백(Etch-Back)하여, 에치백된 측벽이 상기 보호층에 의해 커버된 초기 측벽에 대해 오목하게 되도록 하며, 오목부에 다른 위치 한정층을 형성하는 것을 포함하고, 상기 위치 유지층을 제거하는 것은, 상기 위치 한정층, 상기 다른 위치 한정층, 및 상기 적층의 최하위의 희생층에 대해 상기 위치 유지층을 선택적으로 에칭하는 것을 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_51", "content": "제43항 또는 제44항에 있어서,상기 수직 구조를 형성하는 것은, 상기 제1 홈의 내벽을 따라 대략 동일 형상으로 반도체층을 형성하는 것을 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_52", "content": "제51항에 있어서,상기 수직 구조를 형성하는 것은, 상기 반도체층에 도펀트 소스층을 형성하는 것을 더 포함하고, 상기 방법은,상기 격리층을 형성한 후, 상기 도펀트 소스층을 선택적으로 에칭하여, 상기 도펀트 소스층이 상기 격리층의 윗면의 아래에 남기도록 하며, 및 상기 도펀트 소스층 중 도펀트를 상기 반도체층으로 몰아 넣어 관통 저지층(PTS)을 형성하는 것을 더 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_53", "content": "제43항 또는 제44항에 있어서,상기 수직 구조를 형성하는 것은, 상기 제1 홈에 유전체 재료를 충진하는 것을 포함하는,반도체 장치의 제조 방법."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_54", "content": "제1항 내지 제42항 중 어느 한 항의 반도체 장치를 포함하는,전자기기."}
{"patent_id": "10-2022-7038605", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_55", "content": "제54항에 있어서, 공개특허 10-2022-0163469-11-상기 전자기기는 스마트폰, 컴퓨터, 태블릿 컴퓨터, 인공 지능 장비, 웨어러블 장치 또는 휴대용 전원을 포함하는 전자기기."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 장치와 그 제조 방법 및 이러한 반도체 장치를 포함하는 전자기기를 제공한다. 반도체 장치는, 기판 에 대해 수직 방향으로 연장되는 수직 구조, 및 수직 구조로부터 연장되고 기판과 수직 방향으로 이 격되는 나노시트를 포함하고, 나노시트는 제1 배향을 따른 제1 부분을 가지며, 제1 부분의 상면 및 하면 중 적어 도 하나는 기판의 수평 표면과 평행되지 않는다."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 반도체 분야에 관한 것이며, 보다 구체적으로는, 반도체 장치 및 그 제조 방법 및 이러한 반도체 장 치를 포함하는 전자기기에 관한 것이다."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "본 출원은 2020년 4월 10일에 출원되고 발명 명칭이 \"반도체 장치 및 그 제조 방법 및 이를 포함하는 전자기 기\"이고, 출원 번호가 202010282959.4인 중국 특허 출원의 우선권을 주장하며, 그 전부 내용을 참조로 본 명세 서에 포함한다. 예를 들어, FinFET(Fin Field-Effect Transistor) 및 MBCFET(Multi bridge channel field-effect transisto r)와 같은 반도체 장치(Device)의 추가적인 소형화에 대응하기 위한 다양한 구조들이 제시되었다. FinFET의 경 우, 추가적인 축소가 제한되어 있다. MBCFET는 전망을 갖고 있지만, 그 성능과 통합도는 더 강화되어야 한다."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "이를 감안하여, 본 개시의 목적은 적어도 부분적으로 반도체 장치 및 그 제조 방법 및 이러한 반도체 장치를 포 함하는 전자기기를 제공하여, 반도체 표면의 배향을 변화함으로써 장치의 성능을 최적화하는 데 있다."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 한 측면에 의하면, 기판에 대한 수직 방향으로 연장되는 수직 구조, 및 수직 구조로부터 연장되고 기 판과 수직 방향으로 이격되는 나노시트를 포함하고, 나노시트는 제1 배향을 따른 제1 부분을 가지며, 제1 부분 의 상면 및 하면 중 적어도 하나는 기판의 수평 표면과 평행되지 않은 반도체 장치를 제공한다. 본 개시의 다른 측면에 의하면, 기판 상의 제1 장치 및 제2 장치를 포함하는 반도체 장치를 제공한다. 제1 장치 는 기판에 대한 수직 방향으로 연장되는 제1 수직 구조, 제1 수직 구조로부터 연장되고 기판과 수직 방향으로 이격되는 제1 나노시트를 포함한다. 제2 장치는 기판에 대한 수직 방향으로 연장되는 제2 수직 구조, 제2 수직 구조로부터 연장되고 기판과 수직 방향으로 이격되는 제2 나노시트를 포함한다. 제1 나노시트는 제1 배향을 따 른 제1 부분을 갖고, 제2 나노시트는 제1 배향과 다른 제2 배향을 따른 제2 부분을 갖는다. 본 개시의 다른 측면에 의하면, 기판 상에 위치 유지층을 형성하며, 위치 유지층에 제1 배향을 따른 제1 표면을 갖는 패턴을 형성하되, 여기서, 제1 표면은 기판의 수평 표면과 평행되지 않으며, 패턴이 형성된 위치 유지층에 희생층과 채널층이 교대로 설치되는 적층을 형성하며, 상기 적층에서 제1 방향을 따라 연장되는 제1 홈을 형성 하되, 제1 홈은 기판까지 연장되며, 제1 홈에서 채널층과 접하는 수직 구조를 형성하며, 그리고, 상기 적층에서 제1 방향을 따라 연장되고 제1 방향과 교차하는 제2 방향으로 제1 홈과 분리되는 제2 홈을 형성하는 것을 포함 하고, 여기서, 제2 홈은 위치 유지층을 노출시키며, 제1 홈 및 제2 홈은 제1 방향을 따라 연장되는 상기 적층의 막대형 부분을 한정하는 반도체 장치의 제조 방법을 제공한다. 본 개시의 다른 측면에 의하면, 상기 반도체 장치를 포함하는 전자기기를 제공한다. 본 개시의 실시예에 따르면, 반도체 장치는 수직 구조로부터 분기되는 나노시트를 가질 수 있고, 나노시트는 기 판의 수평 표면과 평행되지 않은 표면을 가질 수 있다. 서로 다른 배향의 표면을 통해, 성능 조정 및 최적화를 구현할 수 있다. 예를 들어, 이러한 구조는 채널에 사용되어, 캐리어(carrier) 이동도를 최적화할 수 있다. 이 러한 구조가 채널로 사용되는 경우, 상기 반도체 장치는 MBCFET(multi-bridge channel field effect transistor)일 수 있다. 또한, 채널은 곡절이나 파랑 모양일 수 있어, MWCFET(multi-wave bridge channel field effect transistor)를 얻을 수 있다."}
{"patent_id": "10-2022-7038605", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 개시의 실시예를 설명한다. 이러한 설명은 단지 예시적인 것일 뿐, 본 개시의 범위를 한정하기 위한 것이 아님을 이해하여야 한다. 또한, 이하의 설명에서는, 본 개시의 개념에 혼란을 주지 않기 위해 공지적인 구조나 기술에 대한 설명은 생략한다. 첨부 도면에서는 본 개시의 실시예에 따른 다양한 구조 개략도를 나타낸다. 이러한 도면은 비례적으로 그려진 것이 아니며, 본 명세서를 명확하게 표현하기 위해 일부 세부사항을 확대하고, 일부 세부사항은 생략할 수 있다. 도면에 도시된 다양한 구역, 층의 모양 및 이들 사이의 상대적 크기, 위치 관계는 단지 예시적인 것일 뿐, 실제로는 제조 공차나 기술적 한계로 인해 편차가 있을 수 있으며, 당업자라면 실제 수요에 따라 서로 다른 모양, 크기, 상대적 위치를 갖는 구역/층을 별도로 설계할 수 있다. 본 명세서에 있어서, 층/소자가 다른 층/소자 “위”에 위치한 경우, 해당 층/소자는 해당 다른 층/소자 위에 직접 위치하거나, 또는 이들 사이에 중간 층/소자가 존재할 수 있다. 또한, 한 방향에서 층/소자가 다른 층/소 자 “위”에 있는 경우, 방향을 전환하게 되면 해당 층/소자는 해당 다른 층/소자 “아래”에 위치할 수 있다. 본 개시의 실시예에 따르면, 반도체 장치가 제공된다. 해당 반도체 장치는 빗모양 구조를 가질 수 있다. 빗모양 구조는 기판에 대해 수직 방향(예를 들어, 기판 표면에 대략 수직되는 방향)을 따라 연장되는 수직 구조 및 수 직 구조로부터 연장되는 나노시트를 포함할 수 있다. 나노시트는 수직 구조에 대해 경사되고, 예를 들어, 기판 에 대한 횡방향(또는 횡방향에서 일정 범위를 벗어난 방향)에 따라 연장된다. 나노시트는 기판과 이격될 수 있 다. 이러한 나노시트는 복수개 존재할 수 있고, 이 복수의 나노시트는 수직 방향으로 이격될 수 있다. (각)나노 시트는 수직 구조로부터 수직 구조의 (동일한)측으로 연장될 수 있다. 따라서, 수직 구조 및 나노시트는 전체적 으로 빗모양일 수 있다. 본 개시의 실시예에 따르면, 나노시트는 나노시트 FET(Field Effect Transistor) 또는 MBCFET(Multi bridge channel field-effect transistor)와 유사하는 나노시트일 수 있다. 또한, 수직 구조는 FinFET(Fin Field-Effect Transistor)의 Fin과 유사할 수 있다. 본 개시의 실시예에 따르면, 적어도 하나의 나노시트는 제1 배향을 따른 제1 부분을 가질 수 있고, 제1 부분의 상면 및 하면 중 적어도 하나는 기판의 수평면과 평행되지 않을 수 있다. 상기 제1 배향을 조정함으로써, 예를 들어 캐리어 이동도와 같은 장치 성능을 최적화할 수 있다. 예를 들어, 기판의 수평 표면은 {100}결정면족 중 하나일 수 있고, 제1 부분의 상면 및 하면 중 적어도 하나는 {110}결정면족 중 하나일 수 있으며, 이는 정공 이 동도에 유리하다. 따라서, 기판에 p형 장치가 형성될 때, 본 개시의 실시예에 따른 구성은 장치 성능을 개선하는 데 유리하다. 또는, 기판의 수평 표면은 {110}결정면족 중 하나일 수 있고, 제1 부분의 상면 및 하면 중 적어도 하나는 {100}결정면족 중 하나일 수 있으며, 이는 전자 이동도에 유리하다. 따라서, 기판에 n형 장치가 형성될 때, 본 개시의 실시예에 따른 구성은 장치 성능을 개선하는 데 유리하다. 본 개시의 실시예에 따르면, 제1 부분 외에, 나노시트는 제1 배향과 서로 다른 제2 배향을 따른 제2 부분을 포 함할 수도 있다. 예를 들어, 제2 부분의 상면 및 하면 중 적어도 하나는 기판의 수평 표면과 기본적으로 평행될 수 있다. 예를 들어, 기판의 수평 표면은 {100}결정면족 중 하나일 수 있고, 제2 부분의 상면 및 하면 중 적어 도 하나는 {100}결정면족 중 하나일 수 있다. 또는, 기판의 수평 표면은 {110}결정면족 중 하나일 수 있고, 제2 부분의 상면 및 하면 중 적어도 하나는 {110}결정면족 중 하나일 수 있다. 나노시트가 서로 다른 방향을 따른 부분을 포함하는 경우, 변곡점이 하나 또는 복수의 폴리라인(polyline) 모양 으로 나타낼 수 있고, 변곡점의 수는 서로 다른 방향의 부분의 수에 따라 결정된다. 이러한 폴리라인 모양으로 인해, 동일한 점유 면적 내에서 나노시트의 표면적이 더 클 수 있으며, 따라서 더 큰 전류 구동 능력을 얻을 수 있다. 또한, 기판의 수평 표면과 평행되지 않은 부분 및 수직 구조의 존재로 인해, 제조하는 동안 기계적으로 보다 더 안정적이며, 양품율을 향상시키는 데 유리하다. 수직 구조는 반도체 재료를 포함할 수 있다. 이러한 경우, 수직 구조는 나노시트와 함께 채널부와 같은 장치의 활성 구조로 할 수 있다. 서로 인접한 장치 각각의 수직 구조는 동일한 반도체층에 의해 한정될 수 있다. 예를 들어, 반도체층은 U형일 수 있고, U형의 두개의 아암(arm)은 두 개의 장치 각각의 수직 구조로 사용될 수 있다. 또는, 수직 구조는 유전체 재료를 포함할 수 있다. 이러한 경우, 서로 인접합 장치는 동일한 수직 구조를 공유 할 수 있다. 이러한 나노시트(및 선택적으로, 수직 구조의 적어도 상부)는 채널부로 사용될 수 있으므로, 상기 반도체 장치 는 MBCFET(Multi bridge channel field-effect transistor)가 될 수 있다. 이러한 경우, 또한, 상기 반도체 장 치는 제1 방향에서 나노시트의 대향하는 양측에 위치하는 소스/드레인부를 포함할 수도 있다. (각)나노시트(및 선택적으로, 수직 구조의 적어도 상부)는 대향하는 양측의 소스/드레인부 사이에 연결되고, 여기서, 소스/드레 인부 사이에는 전도성 채널을 형성할 수 있다. 소스/드레인부는 채널부와 동일한 재료를 포함할 수 있으며, 예 를 들어, 채널부에 응력을 가하여 장치 성능을 향상시키기 위해 서로 다른 재료를 포함할 수도 있다. 본 개시의 실시예에 따르면, 기판 상에 복수의 장치가 형성될 수 있으며, 서로 다른 장치는 서로 다른 배향의 나노시트를 포함할 수 있다. 예를 들어, CMOS(Complementary Metal-Oxide Semiconductor)의 경우, 각각 n형 장 치 및 p형 장치에 대해 나노시트의 배향을 최적화할 수 있는데, 예를 들어, n형 장치의 적어도 일부 나노시트의 적어도 일부 표면을 {100}결정면족 중 하나로, p형 장치의 적어도 일부 나노시트의 적어도 일부 표면을 {110}결 정면족 중 하나로 하여, 이들의 성능을 각각 최적화할 수 있다. 나노시트는 장치 성능을 개선하기 위해 단결정 반도체 재료를 포함할 수 있다. 예를 들어, 나노시트는 에피택셜 성장을 통해 형성될 수 있으며, 이에 의해 이들의 두께를 보다 잘 제어할 수 있고 실질적으로 균일화할 수 있다. 물론, 소스/드레인부도 단결정 반도체 재료를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 나노시트 사이의 간격은 희생층에 의해 한정된다. 또한, 희생층도 에피택셜 성 장을 통해 형성될 수 있으며, 이에 의해 이들의 두께를 보다 잘 제어할 수 있고 실질적으로 균일화할 수 있다. 따라서, 서로 인접한 나노시트 사이의 간격은 기본적으로 균일할 수 있다. 본 개시의 실시예에 따르면, 기판 상의 서로 다른 제1 장치 및 제2 장치는 동일한 나노시트 또는 나노시트 적층 의 서로 다른 제1 부분 및 제2 부분에 기초하여 형성될 수 있다. 따라서, 제1 장치 및 제2 장치는 유사한 나노 시트 또는 나노시트 적층을 가질 수 있다. 예를 들어, 제1 장치 및 제2 장치는 각각 동일한 수의 나노시트(또는 서로 다를 수도 있음, 예를 들어, 전류 구동 능력을 조절하기 위해 특정 장치에 대해 하나 또는 복수의 나노시 트를 제거)를 가질 수 있다. 기판에 대해 동일한 계층에 있는 제1 장치 및 제2 장치의 나노시트는 동일한 에피 택셜층에 의해 분리될 수 있으므로, 동일한 두께 및 동일한 재료를 가질 수 있다. 기판에 대해 인접한 계층에 있는 제1 장치의 나노시트와 제2 장치의 대응하는 계층에 있는 나노시트는 대응하는 계층의 두 개의 에피택셜층 에 의해 분리될 수 있으므로, 이러한 나노시트 사이의 간격은 해당 두 개의 에피택셜층 사이의 희생층에 의해 결정될 수 있으며, 따라서 기본적으로 균일할 수 있다. 또한, 상기 반도체 장치는 채널부와 교차하는 게이트 스택을 포함할 수 있다. 게이트 스택은 제1 방향과 교차 (예를 들어, 수직)하는 제2 방향을 따라 연장될 수 있고, 채널부의 한측에서 채널부를 건너 다른 한측으로 연장 될 수 있다. 게이트 스택은 채널부의 각 나노시트 사이의 간극 및 최하위의 나노시트와 기판 사이의 간극으로 들어갈 수 있다. 따라서, 게이트 스택은 각 나노시트를 둘러싸고 그 안에 채널 구역을 한정할 수 있다. 또한, 채널부가 수직 구조의 적어도 상부를 포함하는 경우, 게이트 스택은 수직 구조의 적어도 상부(예를 들어, 대향하는 측벽 및 윗면)와 겹칠 수 있다. 게이트 스택은 제1 방향에서의 대향하는 양측의 측벽에 게이트 스페이서를 형성할 수 있다. 게이트 스택은 게이 트 스페이서를 통해 소스/드레인부와 이격될 수 있다. 각 소스/드레인부와 마주하는 게이트 스페이서의 외측벽 은 수직 방향에서 실질적으로 동일 평면에 있을 수 있고, 나노시트의 측벽과 실질적으로 동일 평면에 있을 수 있다. 게이트 스택과 마주하는 게이트 스페이서의 내측벽은 수직 방향에서 실질적으로 동일 평면에 있을 수 있 으므로, 게이트 스택은 실질적으로 균일한 게이트 길이를 가질 수 있다. 게이트 스페이서는 실질적으로 균일한 두께를 가질 수 있다. 예를 들어, 이러한 반도체 장치는 다음과 같이 제조될 수 있다. 예를 들어, 기판 상에 위치 유지층을 형성할 수 있고, 위치 유지층은 격리층의 위치를 한정할 수 있다. 제1 배 향을 따른 표면(기판의 수평 표면에 평행하지 않음)을 갖는 나노시트를 형성하기 위해, 위치 유지층에 제1 배향 을 따른 표면을 갖는 패턴을 형성할 수 있다. 예를 들어, 이러한 패턴은 위치 유지층의 표면을 패터닝함으로써 얻을 수 있다. 이러한 패턴이 형성된 위치 유지층에는, 예를 들어, 에피택셜 성장을 통해 희생층과 채널층이 교 대로 설치되는 적층을 형성할 수 있다. 이러한 층들에서 적어도 하나는 기판 상에 형성된 패턴과 대략 동일 형 상일 수 있고, 따라서 그의 상면 및 하면 중 적어도 하나의 적어도 일부는 제1 배향을 따를 수 있다. 상기 적층은 제1 방향으로 연장되는 막대형으로 패터닝될 수 있다. 예를 들어, 상기 적층에서 제1 방향을 따라 연장되는 제1 홈을 형성할 수 있고, 제1 홈은 기판으로 연장될 수 있다. 제1 홈에서 채널층과 접하는 수직 구조 를 형성할 수 있다. 예를 들어, 제1 홈의 표면에 반도체층을 에피택셜 성장하거나, 제1 홈에 유전체 재료를 충 진으로써, 수직 구조를 형성할 수 있다. 수직 구조는 나노시트를 지지하는 역할을 할 수 있다. 이어서, 상기 적 층에서 제1 방향을 따라 연장되고 제1 방향과 교차(예를 들어, 수직)하는 제2 방향에서 제1 홈과 분리되는 제2 홈을 형성할 수 있다. 제1 홈 및 제2 홈은 제1 방향을 따라 연장되는 상기 적층의 막대형 부분을 한정한다. 제2 홈은 위치 유지층을 노출하여, 나중에 이를 제거할 수 있도록 할 수 있다. 예를 들어, 제2 홈을 통해 위치 유지 층을 제거하고, 기판 상에 격리층을 형성할 수 있다. 격리층 상에 제2 방향을 따라 연장되어 상기 적층의 막대형 부분과 교차하는 희생 게이트층을 형성할 수 있다. 희생 게이트층을 마스크로 하여 상기 적층의 막대형 부분에 대해 패터닝하여, 희생 게이트층 아래에 남겨 나노 시트(채널부로서 사용될 수 있음)를 형성할 수 있다. 기판 상에서제1 방향에서의 상기 적층의 대향하는 양측에, 예를 들어 에피택셜 성장을 통해 각 나노시트(및 수직 구조)와 접하는 소스/드레인부를 형성할 수 있다. 게이트 대체 공정을 통해, 희생 게이트층 및 적층에서의 희생층을 실제적인 게이트 스택으로 대체할 수 있다. 본 개시는 다양한 형태로 나타낼 수 있으며, 이하에서 그 중의 일부 예시를 설명할 것이다. 하기의 설명에 있어 서, 다양한 재료의 선택이 언급된다. 재료의 선택은 그 기능(예를 들어, 반도체 재료는 활성 구역을 형성하는 데 사용되고, 유전체 재료는 전기적 격리를 형성하는 데 사용됨)을 고려하는 외에도, 에칭 선택성을 고려한다. 하기의 설명에 있어서, 필요한 에칭 선택성을 명시할 수도 있고, 명시하지 않을 수도 있다. 당업자라면, 이하에 서 특정 재료층에 대해 에칭하는 것을 언급할 때, 다른 층도 에칭되거나 또는 도면에서 다른 층도 에칭되는 것으로 표시되지 않은 경우, 이러한 에칭은 선택적일 수 있으며, 해당 재료층은 동일한 에칭 레시피(Recipe)에 노 출된 다른 층들에 비해 에칭 선택성을 가질 수 있다는 것을 이해할 수 있을 것이다. 이하, MBCFET를 예로 들어 설명한다. 하지만, 본 개시는 이에 대해 한정하지 않는다. 예를 들어, 본 개시의 실 시예에 따른 빗모양 구조는 다른 반도체 장치에 사용될 수 있다. 도1 내지 도29(b)는 본 개시의 일 실시예에 따른 멀티 브릿지 채널 반도체(Multi-bridge Channel Semiconductor) 장치를 제조하는 프로세스 중 일부 단계의 개략도를 나타낸다. 도1에 도시된 바와 같이, 기판을 제공한다. 상기 기판은 다양한 형태의 기판일 수 있고, 예를 들어, 벌크 실리콘(bulk Si)기판, 반도체 온 절연체(SOI) 기판, SiGe기판과 같은 화합물 반도체 기판 등 반도체 재료 기판을 포함하지만, 이에 대해 한정하지 않는다. 하기의 설명에 있어서, 설명의 편의성을 위해, 벌크 실리 콘 기판을 예로 들어 설명한다. 기판은 실질적으로 평탄한 상면을 가질 수 있다. 여기서, 상기 상면은 기판의 수평 표면이라고 할 수 있다. 예를 들어, 기판은 웨이퍼일 수 있고, 따라서 그 수평 표면은 {100}결정면족 중 하나일 수 있다. 기판 상에서, 예를 들어 에피택셜 성장을 통해 위치 한정층 및 위치 유지층를 순차적으로 형 성할 수 있다. 위치 한정층은, 예를 들어 두께가 약 5nm-20nm이며, 후속의 에칭에서 격리층의 하단 위치 를 한정할 수 있다. 위치 유지층은, 예를 들어 두께가 약 20nm-150nm이며, 격리층이 점유하는 공간을 한 정할 수 있다. 위치 유지층은 기판의 수평 표면에 평행되고 실질적으로 평탄한 상면을 가질 수 있다. 기판, 위치 한정층 및 위치 유지층 중 인접한 층들은 서로에 대해 에칭 선택성을 가질 수 있 다. 예를 들어, 기판은 실리콘 웨이퍼일 수 있고, 위치 한정층은 SiGe(예를 들어, Ge원자 비율은 약 20%-50%)를 포함할 수 있으며, 위치 유지층은 Si를 포함할 수 있다. 상기 예시에서, 기판과 위 치 유지층은 모두 Si를 포함함으로써, 아래에서 위치 유지층에 대해 선택적으로 에칭할 때, 위치 한정층은 에칭 정지 위치를 한정할 수 있다. 하지만, 본 개시는 이에 대해 한정하지 않는다. 예를 들어, 기판과 위치 유지층이 서로에 대해 에칭 선택성을 갖는 재료를 포함하는 경우, 위치 한정층 을 생략할 수도 있다. 위치 유지층에서, 예를 들어 증착을 통해 하드 마스크(Hard Mask)층을 형성할 수 있다. 예를 들어, 하드 마스크층은 질화물(예를 들어, 질화 규소)을 포함할 수 있고, 두께는 약 50nm-150nm이다. 질화물의 하드 마스크층울 증착하기 전에, 예를 들어 증착을 통해 예컨대 산화물(예를 들어, 산화 규소) 또는 다른 재료의 얇은(예를 들어, 두께가 약 2nm-10nm) 에칭 정지층을 형성할 수도 있다. 위치 유지층 상에 기판의 수평 표면에 대하여 경사진 나노시트 표면을 형성하기 위해, 위치 유지층 의 평탄한 상면은 경사진 구조를 갖도록 패터닝될 수 있다. 예를 들어, 특정 결정면 방향에 대해 에칭 선 택성을 갖는 에칭 레시피를 이용하여, 상기 결정면에 따라 배향된 경사 표면을 얻을 수 있다. 위치 유지층의 표면에 대해 패터닝하는 자유도를 향상시키기 위해, 보다 일반적인 에칭 방안을 사용할 수 있다. 이러한 경우, 경사도 또는 최종적으로 형성된 경사 표면의 배향을 보다 잘 제어하기 위해, 위치 유지층 의 윗면에 계단형 패턴을 형성한 후, 계단형 패턴의 날카로운 부분을 평활화하여 경사면을 형성할 수 있 다. 계단형 패턴에서 계단의 높이 및/또는 인접한 계단 사이의 간격을 제어함으로써, 경사도를 제어할 수 있다. 일반적으로, 계단 높이가 높을수록 더 가파르며, 인접한 계단 사이의 간격이 작을수록 더 가파르다. 계단형 패턴을 형성하기 위한 다양한 방안들이 존재한다. 예를 들어, 위치 유지층의 표면의 일부는 포토 레지스트로 마스킹되고, 포토레지스트를 마스크로 하여 위치 유지층을 에칭할 수 있다. 이어서, 포토레지 스트에 대해 트리밍(trimming)하고, 트리밍된 포토레지스트를 마스크로 하여 위치 유지층을 에칭한다. 이 러한 트리밍 및 에칭 처리를 여러번 반복하여, 계단형 패턴을 얻을 수 있다. 본 개시의 실시예에 따르면, 계단형 패턴에서 인접한 계단 사이의 간격을 보다 잘 제어하여, 최종적으로 취득한 경사도를 보다 정확하게 제어하기 위해, 스페이서(spacer)를 이용하여 패터닝을 도울 수 있다. 스페이서를 형성 하기 위해, 위치 유지층에서 계단형 패턴을 형성해야 하는 곳에 맨드렐(mandrel) 패턴을 형성할 수 있다. 예를 들어, 도2에 도시된 바와 같이, 포토레지스트(도시되지 않음)를 이용하여, 하드 마스크층에 대해 RIE(Reactive Ion Etching)과 같은 선택적으로 에칭을 하여, 맨드렐 패턴을 형성할 수 있다. 여기서, RIE는 수직 방향(예를 들어, 기판 표면에 대략 수직인 방향)을 따를 수 있어, 이에 의해 맨드렐 패턴 이 수직 측벽을 갖도록 할 수 있다. RIE는 에칭 정지층에서 정지될 수 있다. 맨드렐 패턴의 측벽에 스페이서를 형성할 수 있다. 예를 들어, 도3에 도시된 바와 같이, 스페이서(1009a, 1009b)을 형성할 수 있다. 스페이서의 형성은 맨드렐 패턴이 형성되는 위치 유지층에 기본적으로 공통한 형상으로서 스페이서 재료층을 형성, 예를 들어, 증착할 수 있고, 형성된 스페이서 재료층에 대해 예를 들어 수직 방향으로의 RIE와 같은 비-등방성 에칭을 진행하는 것을 포함할 수 있다. 여기서, 적어도 부분적으로 구현하려는 경사도에 따라, 스페이서(1009a, 1009b)의 두께(도면의 수평 방향에서 측정) 또는 증착된 스페이서 재료층의 두께를 결정할 수 있다. 예시로서, 증착된 스페이서 재료층의 두께는 약 3nm-20nm일 수 있다. 또한, 상기 예시에 있어서, 맨드렐 패턴의 대향하는 측벽에 각각 두 개의 스페이서(1009a, 1009b)를 형성하는 것을 나타낸다. 하지만, 본 개시는 이에 한정되지 않으며, 스페이서의 수는 더 많거나 더 적을 수 있다. 여기서, 구현하려는 계단 수(적어도 부분적으로 구현하려는 경사 범위에 따라 결정)에 따라 스페이서(1009a, 1009b)의 수를 결정할 수 있다. 본 개시의 실시예에 따르면, 공정을 단순화하기 위해, 각 스페이서(1009a, 1009b)는 동일한 재료를 포함할 수 있으며, 또한, 맨드렐 패턴과 동일한 재료를 포함할 수 있으며, 예를 들어 질화물일 수 있다. 후속적인 공정에서 스페이서를 하나씩 에칭할 수 있도록 하기 위해, 스페이서 사이 및 스페이서와 맨드렐 패턴 사이에 에 칭 정치층(1007a, 1007b)을 설치할 수 있다. 예를 들어, 에칭 정치층(1007a, 1007b)은 스페이서 및 맨드렐 패턴에 대해 에칭 선택성을 갖는 얇은 층(예를 들어, 두께는 약 1nm-3nm), 예컨대 산화물층일 수 있다. 예를 들어, 각 에칭 정치층(1007a, 1007b)은 각 스페이서 재료층을 증착하기 전에 증착될 수 있다. 이어서, 이렇게 형성된 맨드렐 패턴 및 스페이서(1009a, 1009b)에 의해 위치 유지층을 에칭하여 계 단형 패턴을 형성할 수 있다. 이 공정은 상술한 포토레지스트를 반복적으로 트리밍하고 기판을 에칭하는 공정과 유사하지만, 다만 매번 트리밍하는 과정에서, 맨드렐 패턴의 대향하는 측벽에 있는 한 쌍의 스페이서를 제어가 능하게 제거할 수 있다. 구체적으로, 도4에 도시된 바와 같이, 예를 들어 수직 방향에 따른 RIE를 통해 에칭 정지층(1007b, 1007a, 1003)을 차례로 선택적으로 에칭하여, 위치 유지층의 표면을 노출시킬 수 있다. 다음에는, 예를 들어 수 직 방향에 따른 RIE를 통해, 위치 유지층의 노출된 부분을 일정한 깊이까지 선택적으로 에칭할 수 있다. 에칭 깊이(여기서, “제1 깊이”라고 함)는 형성하려는 계단형 패턴 중의 계단 높이(적어도 부분적으로 구현하 려는 경사도에 따름)에 따라 결정될 수 있다. 이어서, 도5에 도시된 바와 같이, 등방성으로 스페이서(1009b)를 선택적으로 에칭하여 제거할 수 있다. 스페이서(1009b)에 대한 에칭은 에칭 정지층(1007b)에 정지될 수 있다. 예를 들어, RIE를 통해 스페이서(1009b)의 제거로 인해 노출된 에칭 정지층(1007b, 1007a) 및 아래의 에칭 정지 층을 선택적으로 에칭하여, 위치 유지층의 표면을 더 노출시킬 수 있다. 다음으로, 도4에서 설명한 공정을 통해, 위치 유지층의 노출된 부분을 일정한 깊이까지(여기서, “제2 깊이”라고 하며, 제1 깊이와 동일할 수 있음) 선택적으로 에칭할 수 있다. 따라서, 도4에서 노출된 위치 유지층 부분의 현재 에칭 깊이는 제 1 깊이에 제2 깊이를 합한 것일 수 있고, 도5에서 스페이서(1009b)의 제거로 인해 새로 노출된 위치 유지층 부 분의 현재 에칭 깊이는 제2 깊이일 수 있으므로, 계단형 패턴을 형성하게 된다. 유사한 방식으로, 추가적으로 스페이서(1009a)를 제거하고 다시 에칭하여 계단수를 증가시킬 수 있다. 따라서, 위치 유지층의 표면에 계단형 패턴이 형성된다. 이렇게 형성된 계단형 패턴을 평활화 처리하여 경사면을 얻을 수 있다. 예를 들어, 도6에 도시된 바와 같이, 위치 유지층의 표면에 대해 이온 에칭 및/ 또는 폭격(bombardment)을 하여 계단형 패턴의 날카로운 부분을 평활하게 하여, 경사 표면을 얻도록 한다. 이러 한 이온 에칭 및/또는 폭격은, 가장 내측에 있는 스페이서(1009a)를 제거한 후 위치 유지층에 대해 진행 되는 RIE공정에서 진행될 수 있다. 예를 들어, 위치 유지층에 대한 RIE과정에서, 평활한 경사 표면(예를 들어, Ar 또는 N원자/이온의 산란으로 인해)을 형성하기 위해 플라즈마의 에너지를 조정할 수 있다. 예를 들어, 도4와 도5를 참조하여 설명한 제1 깊이 및 제2 깊이와 같은 에칭 깊이로 경사도를 제어함으로써, 장치가 점유하 는 면적 및 장치 성능(예를 들어, 캐리어 이동도, 전도 전류 등)을 최적화할 수 있다. 일 예시로서, 경사 표면 은 {110}결정면족 중 하나일 수 있다. 다음으로, 선택적인 에칭을 통해 맨드렐 패턴 및 남은 에칭 정지층을 제거할 수 있다. 위치 유지층(100 4)의 표면에 대한 영향을 감소시키기 위해, 습식 에칭을 이용할 수 있다. 예를 들어, 고온 인산 용액을 이용하 여 질화물의 맨드렐 패턴을 에칭할 수 있고, 염산 또는 BOE(Buffer oxide etchant)을 이용하여 산화물 에 칭 정지층을 에칭할 수 있다. 표면에 경사 구조를 갖는 위치 유지층 상에 장치를 제조할 수 있다. 예를 들어, 도7에 도시된 바와 같이, 위치 유지층의 표면 상에, 예를 들어 에피택셜 성장을 통해 희생층 (1013a, 1013b, 1013c) 및 채널층(1015a, 1015b, 1015c)의 교대 적층을 형성할 수 있다. 이어서, 채널층 (1015a, 1015b, 1015c)는 두께가 예를 들어 약 3nm-15nm인 채널부의 나노시트를 형성할 수 있다. 채널층 (1015a, 1015b, 1015c)를 성장시킬 때, 장치의 임계치를 조정하기 위해, 원위치 도핑을 진행할 수 있다. 희생층 (1013a, 1013b, 1013c)은 최하위의 나노시트와 기판 사이 및 인접한 나노시트 사이의 간극을 한정할 수 있고, 두께는 예를 들어 약5nm-20nm이다. 최하위의 희생층(1013a)은 상대적으로 두껍고, 예를 들어 다른 희생층 (1013b, 1013c)에 비해 두께가 약 2nm-5nm 더 두꺼울 수 있다. 상기 교대 적층에서 희생층 및 채널층의 수는 장 치의 설계에 따라 변경될 수 있고, 예를 들어 더 많거나 더 적을 수 있다. 위치 유지층 및 그 위에 형성된 상기 각 층 중 인접한 층은 서로에 대해 에칭 선택성을 가질 수 있다. 희 생층(1013a)은 위치 한정층과 유사하거나 동일한 재료를 포함하여, 후속 동일한 에칭 레시피에 대해 유사 하거나 동일한 에칭 선택성을 가질 수 있도록 한다. 예를 들어, 희생층(1013a, 1013b, 1013c)은 SiGe를 포함하 고, Ge의 원자 비율은 위치 한정층과 기본적으로 동일하거나 접근하며, 약 20%-50%일 수 있으며, 채널층 (1015a、1015b、1015c)은 Si를 포함할 수 있다. 채널층(1015a, 1015b, 1015c)은 위치 유지층의 표면을 따라 연장되는 형상을 가질 수 있으며, 따라서 기 판의 수평 표면에 대해 경사지며, 다시 말해 평행되지 않은 표면을 가질 수 있다. 예를 들어, 채널층 (1015a, 1015b, 1015c) 및 희생층(1013a, 1013b, 1013c)은 모두 위치 유지층의 표면 상에 기본적 공통한 형상으로 형성될 수 있고, 대략적으로 균일한 두께를 가질 수 있다. 이러한 경우, 채널층(1015a, 1015b, 1015 c)의 경사 표면은 위치 유지층의 경사 구조과 일치할 수 있고, 따라서 예를 들어 {110}결정면족 중 하나 일 수 있다. 위치 유지층을 유전체 재료로 대체하여 격리층을 형성할 수 있다. 대체를 진행할 때, 기판에 대해 적층이 허공에 떠 있는 과정이 존재한다. 적층을 유지하기 위해, 기판에 연결된 수직 구조를 형성하여 적층을 지지할 수 있다. 동일한 장치 구역인 경우, 한 측에서 수직 구조를 형성하면 되고, 다른 측은 외부로 노출하여, 이러한 대체 처리를 진행 가능하도록 할 수 있다. 인접한 장치의 각 수직 구조는 이들 사이에 위치할 수 있으며, 함께 형성될 수도 있다. 예를 들어, 도8에 도시된 바와 같이, 적층 상에 포토레지스트를 형성하고, 일부 인접한 장치 사이의 구역 을 노출시키도록 패터닝할 수 있다. 포토레지스트를 형성하기 전에, 적층의 표면을 보호하기 위해 적층의 윗면에 산화물층(예를 들어, 두께는 약 5nm-20nm)을 형성할 수 있고, 예를 들어, 포토레지스트를 제거할 때의 산화 및 세정 등 공정에서 표면이 손상되는 것을 방지한다. 이어서, 포토레지스트를 마스크 로 하여, 산화물층 및 적층 중의 각 층을 순차적으로 RIE와 같은 선택적인 에칭을 하여, 적층을 관통하는 홈(제1 홈이라고 할 수 있음)을 형성할 수 있다. 본 예시에서는, 하나의 홈을 형성하는 경우를 예로 들어 설명 한다. 하지만, 본 개시는 이에 대해 한정하지 않는다. 예를 들어, 더 많거나 더 적은 홈을 형성할 수 있다. 제1 홈에서 수직 구조를 형성하여, 양측의 적층을 지지할 수 있다. 상기 실시예에 있어서, 후속 형성되는 수직 구조는 위치 유지층과 동일한 재료(본 예시에서는, Si)를 포 함한다는 점을 고려하여, 위치 유지층을 격리층으로 대체하는 과정에서 수직 구조에 대한 영향을 방지하 기 위해, 홈에 에칭 정지층(도12의 1023을 참조)을 형성한 다음 수직 구조를 형성할 수 있다. 다른 한편, 수직 구조가 채널층과 접하여 함께 장치의 채널부를 형성할 수 있다는 점을 고려하면, 이러한 에칭 정지층은 채널층 의 측벽에 존재하지 않을 수 있다. 즉, 에칭 정지층은 홈의 하부에 형성될 수 있고, 적층 또는 적층 중 채널층 의 측벽을 커버하지 않을 수 있다(도12를 참조). 이에 따라, 이러한 홈은 단계적으로 형성될 수 있다. 예를 들어, 도8에 설명된 처리 과정에서, 에칭 깊이를 제어하여 적층 중 각 층의 측벽을 노출(일정한 공정 여유 를 고려 함)시키되, 위치 유지층에 너무 많이 들어가지 않도록 할 수 있다. 다음으로, 포토레지스트 를 제거할 수 있다. 상기 에칭 깊이는 에칭 정지층을 형성할 필요가 없는 홈의 상부를 한정한다. 이와 같 이 한정된 홈의 상부에 대해, 도9에 도시된 바와 같이, 그 측벽에 보호층을 형성하여, 이러한 측벽이 후 속 처리에서 영향을 받지 않도록 할 수 있다. 보호층은 스페이서 공정에 의해 형성될 수 있으며, 예를 들 어 두께가 약1nm-5nm인 질화물을 포함할 수 있다. 이어서, 도10에 도시된 바와 같이, RIE와 같은 추가적인 에칭에 의해 홈이 깊어질 수 있다. 여기서, 홈이 기판 에 연장되도록 에칭 깊이를 제어하여, 후속 형성되는 수직 구조가 기판에 연결되도록 하고, 따라 서 특히 위치 유지층을 제거하는 공정에서 적층을 지지하기 위한 지지 구조로 사용될 수 있다. 이 때, 에 칭 깊이는 홈에 에칭 정지층을 형성할 수 있는 하부를 한정한다. 홈의 하부에만 에칭 정지층을 형성하고 홈의 상부에는 에칭 정지층을 형성하지 않기 위해, 도11에 도시된 바와 같이, 에치백(Etch-Back)을 통해 홈의 하부의 측벽을 홈의 상부의 측벽에 대해 오목하게 되도록 할 수 있으며, 예를 들어, 에칭백 깊이는 약 5nm-10nm이다. 여기서, 에치백된 홈은 적층 중 채널층(특히, 최하위의 채널층 (1015a))을 노출시키지 않아야 하며, 즉, 최하위의 희생층(1013a)을 끊어지게 에칭해서는 안되며, 따라서 위치 유지층을 제거하는 과정에서 최하위의 희생층(1013a)은 에칭을 정지시키는 역할을 효과적으로 할 수 있게 된다. 이러한 방식으로, 최종적으로 필요한 제1 홈이 얻어진다. 에칭 정지층은 이러한 오목부 내에 형성될 수 있다. 예를 들어, 도12에 도시된 바와 같이, 선택적 에피택셜을 통해 홈의 하부 표면에 에칭 정지층을 형성할 수 있다. 이러한 선택적 에피택셜 성장은 보호층의 표면에서 일어나지 않을 수 있다. 성장된 에칭 정지층의 두께는, 성장된 에칭 정지층이 보호층 으로 연장되지 않도록, 예를 들어 약 2nm-5nm로 비교적 얇게 제어될 수 있다. 에칭 정지층은 희생 층(1013a) 및 위치 한정층과 유사하거나 동일한 재료를 포함하여, 후속 동일한 에칭 레시피에 대해 유사 하거나 동일한 에칭 선택성을 갖게 할 수 있다. 예를 들어, 에칭 정지층은 SiGe를 포함할 수 있고, 여기서 Ge의 원자 비율은 희생층(1013a), 위치 한정층과 기본적으로 동일하거나 접근하며, 약 20%-50%일 수 있다. 제1 홈의 양측에서, 위치 유지층은 아래측에서 위치 유지층에 의해 커버되고, 위측에서 희생층 (1013a)에 의해 커버되며, 수평 방향의 한 측은 에칭 정지층에 의해 커버되고, 수평 방향의 다른 측은 후 속 노출(이를 제거할 수 있도록 함)될 수 있음을 알 수 있다. 다음으로, 선택적 에칭을 통해 보호층을 제거할 수 있다. 적층, 특히 그 중의 채널층에 대한 손상을 감소 시키기 위해, 예를 들어 고온 인산 용액과 같은 습식 에칭을 이용할 수 있다. 따라서, 홈의 상부, 적층 중 각 층의 측벽이 노출된다. 도13에 도시된 바와 같이, 하부 표면에 에칭 정지층이 형성된 홈에서, 예를 들어 선택적 에피택셜 성장을 통해 반도체층을 형성할 수 있다. 반도체층은 홈의 표면을 따라 연장되어 U형으로 나타낼 수 있고, U형 의 대향하는 두개의 아암은 각각 대응하는 장치의 수직 구조로 사용될 수 있다. 상기 예시에 있어서, 반도체층 은 각 채널층과 접할 수 있다. 또한, 본 실시예에 의하면, 반도체층(특히 그 상부)은 (채널층과 함 께) 장치의 채널부(Fin과 유사)로서 사용될 수도 있고, 따라서 예를 들어 Si와 같은 채널층과 동일한 재료를 포 함할 수 있으며, 예를 들어, 두께는 약 3nm-10nm이다. 또한, 누설 전류를 억제하기 위해, 반도체층의 하부(예를 들어, 후속 형성된 격리층의 윗면 아래에 위치 한 부분, 즉 반도체층에서 채널의 역할을 하는 부분의 아래 부분)에 관통 저지부( PTS, Punch Through Stopper)를 형성할 수 있다(도18에 도시된 1037a, 107b를 참조). PTS는 반도체층의 하부에 대해 장치의 전도성 유형과 반대인 전도성 유형의 도핑을 함으로써 구현될 수 있다. 이러한 도핑은, 예를 들어 고상 도핑을 통해 구현될 수 있다. 예를 들어, 도14에 도시된 바와 같이, 도13 에 도시된 구조 상에 예를 들어 증착을 통해 제1 도펀트 소스층(1027a)을 형성할 수 있다. 예를 들어, 제1 도펀 트 소스층(1027a)은 농도가 약 0.1%-5%인, As 또는 P와 같은 n형 도펀트를 포함하는 산화물층일 수 있고, 두께 는 약 1nm-3nm 이다. 상호에 대한 오염을 방지하기 위해, 제1 도펀트 소스층(1027a) 상에 예를 들어 증착을 통 해 차단층을 형성할 수 있다. 예를 들어, 차단층은 두께가 약 1nm-3nm인 질화물 또는 질소 산화물 일 수 있다. 예를 들어, 포토리소그래피를 통해 제1 도펀트 소스층(1027a) 및 그 위의 차단층를 패터닝하 여, p형 장치에 대한 반도체층(예를 들어, 도면 좌측 부분) 상에 남도록 할 수 있다. 유사하게, 제2 도펀 트 소스층(1027b)을 형성할 수 있다. 예를 들어, 제2 도펀트 소스층(1027b)은 농도가 약 0.1%-5%인, B와 같은 p 형 도펀트를 포함하는 산화물층일 수 있으며, 두께는 약 1nm-3nm이다. 제2 도펀트 소스층(1027b)은 n형 장치 구 역에 대한 반도체층(예를 들어, 도면 우측 부분) 상에 남도록 패터닝될 수 있다. 여기서, p형 장치 및 n형 장치(따라서 CMOS구성을 형성할 수 있음)가 동시에 형성되는 경우를 예로 들어 설명한 다. 하지만, 본 개시는 이에 대해 한정하지 않는다. 별개의 전도성 유형의 장치를 형성할 때, 서로 다른 전도성 유형의 도펀트를 가진 도펀트 소스층을 각각 형성할 필요가 없다. 현재, 제1 도펀트 소스층(1027a) 및 제2 도펀트 소스층(1027b)은 각각 반도체층의 수직 부분 전체를 커버 한다. 하지만, 반도체층의 수직 부분의 하부만이 PTS를 형성하기 위해 도핑될 필요가 있다. 반도체층 의 수직 부분 상부에 위치하는 제1 도펀트 소스층(1027a) 및 제2 도펀트 소스층(1027b)은 제거될 수 있다. 이는 격리층의 윗면에 기초하여 상기 상부와 하부를 한정할 수 있기 때문에, 격리층의 형성과 결합할 수 있다. 도15에 도시된 바와 같이, 예를 들어 증착을 통해 기판 상에 산화물과 같은 유전체 재료를 형성할 수 있다. 유전체 재료는 홈을 충진할 수 있으며, 적층 및 제1 도펀트 소스층(1027a) 및 제2 도펀트 소스 층(1027b)을 커버할 수 있다. 증착된 유전체 재료에 대해 CMP와 같은 평탄화 처리를 할 수 있다. 위치 유지층까지의 가공 통로를 형성할 수 있다. 예를 들어, 유전체 재료 상에 포토레지스트(103 3)를 형성하고, 일부 인접한 장치 구역 사이의 구역을 노출시키도록 패터닝할 수 있다. 포토레지스트를 마스크로 하여, (적층 위의 각 재료층 및)적층 중의 각 층을 순차적으로 RIE와 같은 선택적 에칭을 하여 제2 홈 을 형성할 수 있다. 여기서, RIE는 제2 홈을 통해 위치 유지층에 진입할 수 있도록 하기 위해, 위치 유지 층까지 진행되어, 위치 한정층에 도달하지 않는다(이하, 보호층이 형성된 경우, 보호층이 위치 유 지층을 완전히 가려 대체될 수 없도록 하는 것을 방지할 수 있음). 다음으로, 포토레지스트를 제거 할 수 있다. 이어서, 위치 유지층은 절연체로 대체할 수 있다. 위치 유지층을 제거하는 과정에서 적층, 특히 적 층 중의 채널층(특히, 상기 예시에서, 채널층과 위치 유지층은 모두 Si를 포함)을 보호하기 위해, 적층의 측벽에 보호층을 형성할 수 있다. 예를 들어, 도16에 도시된 바와 같이, 스페이서 형성 공정을 통해, 적층의 노 출된 측벽에 보호층을 형성할 수 있다. 상기 예시에 있어서, 보호층은 산화물을 포함할 수 있고, 따라서 동일하 게 산화물인 유전체 재료와 여전히 일체로 1031로서 나타낸다. 선택적 에칭을 통해, 위치 유지층을 제거할 수 있다. 한편, 수직 구조(유전체 재료와 결합)는 기판 에 대해 적층을 허공에 떠 있게 지지할 수 있다. 다른 한편, 제2 홈은 적층 아래의 위치 유지층을 에칭하는 가동 통로를 형성할 수 있다. 예를 들어, 위치 한정층, 희생층(1013a) 및 에칭 정지층(1023,본 예시에서, SiGe)에 대해, TMAH 용액을 사용하여 위치 유지층(1004, 본 예시에서, Si)을 선택적으로 에칭할 수 있다. 다음으로, 유전체를 충진하여 격리층을 형성할 수 있다. 본 예시에서, 후속 게이트를 대체하는 공정에서 희생층 은 게이트 스택으로 대체될 것인데, 희생층과 동일한 재료를 포함하는 에칭 정지층도 게이트 스택으로 대 체될 가능성이 있다. 이로 인해, 게이트 스택이 반도체층의 수직 부분의 하부와 겹치게 되는데, 이는 바 람직하지 않다. 이를 위해, 위치 유지층의 제거에 위해 노출된 에칭 정지층을 제거할 수 있다. 예 를 들어, 도17에 도시된 바와 같이, 반도체층(본 예시에서, Si)에 대해, 에칭 정지층(본 예시에서, SiGe)을 선택적으로 에칭하여, 반도체층의 측벽을 노출시킬 수 있다. 최하위의 희생층(1013a)(본 예시에 서, Si)도 에칭될 수 있지만, 그의 두꺼운 두께로 인해 최하위의 희생층이 여전히 채널층(1015a)의 하면 전체를 연속적으로 커버하도록 에칭의 양을 제어할 수 있다. 도18에 도시된 바와 같이, 제2 홈을 통해 적층 아래에 유전체 재료를 충진하여 격리층을 형성할 수 있다. 이러 한 충진은, 예를 들어 CVD(chemical vapor deposition), ALD(Atomic layer deposition) 등과 같은 증착에 의해 진행될 수 있다. 적층 아래의 공간의 크기 및 증착 공정의 충진 성능에 따라, 유전체 재료는 적층 아래에 완전 히 충진되지 않아, 에어 갭(1006, air gap)이 존재할 가능성이 있다. 충진 성능을 향상시키기 위해, 반복적으로 증착하고 에칭하는 방법을 사용할 수 있다. 또한, 제2 홈에 유전체 재료를 충진하여, 장치 사이의 격리부를 형 성할 수도 있다. 충진된 유전체 재료는 산화물을 포함할 수 있다. 유전체 재료는 격리층을 형성하기 위해 에치백될 수 있다. 격리층의 윗면은 최하위의 희생층(1013a)와 반도체층이 접하는 위치(특히, 최하 위의 희생층(1013a)은 해당 위치의 밑면) 근처에 있을 수 있어, Fin에서의 게이트에 대한 양호한 제어를 구현하 도록 할 수 있다. 격리층은, 한편, 인접한 장치 사이에 배치되어, STI(shallow trench isolation)와 같 은 인접한 장치 사이에 전기적 격리를 형성하고, 다른 한편, 채널부 아래에 설치되어, 동일한 장치에서 소스/드 레인 사이의 누설을 억제하도록 하는 것을 알 수 있다. 격리층에 의해 노출된 차단층 및 도펀트 소스층(1027a, 1027b)의 부분을 순차적으로 RIE와 같은 선 택적으로 에칭을 함으로써, 이들은 격리층의 윗면 아래에 남길 수 있다. 예를 들어, 어닐링 처리를 통해, 도펀트 소스층(1027a, 1027b) 내의 도펀트를 반도체층으로 몰아 넣어, 반도체층 내에 PTS(1037a, 107b)를 형성할 수 있다. 상술한 처리에 의해, 도펀트 소스층(1027a, 1027b)은 격리층의 윗면 아래에 남 아 있게 되어, 형성된 PTS(1037a, 107b)가 기본적으로 격리층의 윗면을 초과하지 않도록 할 수 있다. 반 도체층에서 격리층의 윗면 위에 위치한 부분은 Fin로서 사용할 수 있다. 이상에서 형성된 제1 홈 및 제2 홈(및 그 중의 격리층)을 통해, 적층은 홈의 대향하는 양측의 인접한 장치 사이 에서 이미 분리되었다. 일부 인접한 장치 사이의 적층이 아직 분리되지 않았을 수 있다(예를 들어, 도18의 우측 적층은 두 개의 장치에 대한 부분으로 분리될 수 있음). 장치의 배치 설계에 따라 적층을 분리할 수 있다. 예를 들어, 도19에 도시된 바와 같이, 적층과 격리층 상에 포토레지스트를 형성하고, 아직 분리되지 않은 인접 한 장치 사이의 구역을 노출시키도록 패터닝할 수 있다. 또한, 포토레지스트는 제2 홈의 위치를 노출시켜, 제2 홈 내의 격리층의 윗면이 적층의 측면 전체를 노출시키도록 하강할 수 있으며, 이로써 후 속 형성된 게이트 스택이 모든 채널층을 둘러쌀 수 있도록 한다. 포토레지스트를 형성하기 전에, 적층의 표면을 보호하기 위해 적층의 윗면에 얇은 산화물층(도시되지 않음)을 형성할 수 있다. 이어서, 포토레지스트 를 마스크로 하여, 적층에 대해 RIE와 같은 선택적 에칭을 하여, 서로 다른 장치 구역 사이에서 적층을 분리할 수 있게 한다. 여기서, RIE는 적층의 측벽이 완전히 노출되어 제3 홈을 형성할 수 있도록 하기 위해 격 리층까지 진행할 수 있다. 제1 홈, 제2 홈 및 제3 홈은 제1 방향(도면 상, 지면으로 들어가는 방향)을 따 라 연장되는 막대형일 수 있으며, 따라서 적층을 각 장치에 사용하기 위해 제1 방향으로 연장되는 막대형으로 분할할 수 있다. 다음으로, 포토레지스트를 제거할 수 있다. 도19에 도시된 바와 같이, 세 개의 장치 구역이 한정되어 있다. 좌측의 두 개의 장치 구역에서 수직 구조가 형 성되어 빗모양 구조를 얻고, 최우측 장치 구역에는 수직 구조가 형성되지 않아 나노시트 스택을 얻는다. 또한, 최좌측 장치 구역에서, 나노시트는 기판의 수평 표면에 평행한 표면S1 및 기판의 수평 표면에 평행 하지 않은 표면S2을 가지게 되어, 폴리라인 모양을 형성할 수 있다. 동일하게, 최우측 장치 구역에서, 나노시트 도 기판의 수평 표면에 평행한 표면 및 기판의 수평 표면에 평행하지 않은 표면을 가지게 되어, 폴 리라인 모양을 형성할 수 있다. 포토레지스트의 패턴에 따라, 상기 장치 구역에서, 일부 채널층은 기판 의 수평 표면에 평행하지 않은 경사진 직선 모양이며 폴리라인 모양이 아닐 수 있다는 점에 유의해야 한 다. 또한, 폴리라인 모양의 변곡점은 도면에 도시된 복수의 변곡점에 한정되지 않고, 한 개일 수 있다. 중간 장 치 구역에서, 나노시트는 기판의 수평 표면에 평행한 표면을 갖는다. 본 개시의 실시예에 따르면, 제1 홈, 제2 홈 및 제3 홈의 설정을 통해, 기판 상에 수직 구조를 갖는 장치 및 수 직 구조가 없는 장치의 두가지 조합을 형성할 수 있다. 상술한 바와 같이, 기판이 웨이퍼인 경우, 기판의 수평 표면에 평행한 표면은 {100}결정면족 중 하 나일 수 있고, 기판의 수평 표면에 평행하지 않은 표면은 {110}결정면족 중 하나일 수 있다. 또한, 기판 이 웨이퍼인 경우, 기판의 수평 표면에 평행한 표면은 {110}결정면족 중 하나일 수 있고, 기판의 수평 표 면에 평행하지 않은 표면은 {100}결정면족 중 하나일 수 있다. {100}결정면족은 전자의 이동도에 유리하다. 따라서, 표면이 주로 {100}결정면족인 채널부(예를 들어, 웨 이퍼인 경우, 도19의 중간 구역)는 n형 소사를 제조하는 데 사용될 수 있다. 또한, {110}결정면족은 정공 이동 도에 유리하다. 따라서, 표면이 주로 {110}결정면족인 채널부(예를 들어, 웨이퍼인 경우, 도19의 최우측 구역)는 p형 장치를 제조하는 데 사용될 수 있다. 도19의 최좌측 구역은 {100}결정면족의 표면 및 {110}결정면 족의 표면을 모두 갖고 있으므로, p형 장치 또는 n형 장치(본 예시에서는, p형 장치)를 제조하는 데 사용될 수 있다. 도20에 도시된 바와 같이, 격리층에 희생 게이트층을 형성할 수 있다. 희생 게이트층은, 후 속 동일한 에칭 레시피을 통해 에칭할 수 있게 하기 위해, 희생층(1013a, 1013b, 1013c)과 유사하거나 동일한 재료를 포함할 수 있다. 예를 들어, 희생층은 SiGe을 포함할 수 있고, 여기서 Ge의 원자 비율은 희생층 (1013a, 1013b, 1013c)과 기본적으로 동일하거나 접근하고, 약 20%-50%이다. 희생 게이트층은 증착한 후 CMP와 같은 평탄화를 함으로써 형성될 수 있다. 희생 게이트층 상에, 예를 들어 증착을 통해 하드 마스크 층을 형성하며 후속 희생 게이트층에 대해 패터닝 가능하게 할 수 있다. 예를 들어, 하드 마스크층 은 질화물을 포함할 수 있다. 희생 게이트층은 제1 방향(예를 들어, 수직)과 교차하는 제2 방향(도면 상, 지면의 수평 방향)을 따라 연 장되는 막대형으로 패터닝되어 희생 게이트를 형성할 수 있다. 예를 들어, 도21(a) 및 도21(b)에 도시된 바와 같이, 하드 마스크층 상에 포토레지스트를 형성하고, 제2 방향으로 연장되는 막대형(도29(b)의 부 감도 참조)으로 패터닝될 수 있다. 이어서, 도22(a), 도22(b) 및 도22(c)에 도시된 바와 같이, 포토레지스트 를 마스크로 하여, 예를 들어 RIE를 통해 하드 마스크층 및 희생 게이트층에 대해 순차적으 로 선택적 에칭을 할 수 있다. 따라서, 희생 게이트층은 제2 방향으로 연장되는 막대형으로 패터닝된다. 또한, 적층 중 희생 게이트층의 제거로 인해 노출된 채널층 및 희생층을 순차적으로 RIE와 같은 선택적 에칭을 하여, 상기 적층이 희생 게이트층의 아래에 남도록 할 수 있다. 또한, 반도체층도 에칭되어 희생 게이트층 아래에 남아 있는 Fin을 형성할 수 있다. 에칭은 산화물의 격리층에서 정지될 수 있다. 다음으로, 포토레지스트를 제거할 수 있다. 도22(b)에 도시된 바와 같이, 현재 희생 게이트층 및 희생층(1013a, 1013b, 1013c)은 채널층(1015a, 1015b, 1015c)을 둘러싸고 있으며, 이들은 후속 게이트 스택에 이용되는 공간을 한정한다. 희생 게이트층 및 희생층(1013a, 1013b, 1013c)의 측벽에 게이트 스페이서를 형성할 수 있다. 예를 들어, 도23(a) 및 도23(b)에 도시된 바와 같이, 선택적 에칭을 통해 희생 게이트층 및 희생층(1013a, 1013b, 1013c)을 (채널층(1015a, 1015b, 1015c)와 상대적) 일정의 깊이 오목하게 할 수 있으며, 예를 들어 약 2nm-7nm 의 깊이로 오목하게 할 수 있다. 오목한 깊이를 제어하기 위해, ALE(Atomic layer etching)를 이용할 수 있다. 이렇게 형성된 오목부 내에 유전체 재료를 충진하여 게이트 스페이서를 형성할 수 있다. 이러한 충진은, 예를 들어 두께가 약 3nm-10nm 의 질화물을 증착한 후, 증착된 질화물에 대해 RIE(채널층의 표면이 노출될 때 까지)를 진행함으로써 형성될 수 있다. 여기서, 동일한 질화물인 하드 마스크층과 희생 게이트층의 측벽 상의 게이트 스페이서는 일체로 될 수 있으며, 따라서 1043'로 표기된다.이러한 공정에 따르면, 게이트 스페이서는 채널층(1015a, 1015b, 1015c)의 측벽에 형성되지 않고, 자체 정렬되어 희생 게이트층 및 희생층(1013a, 1013b, 1013c)의 측벽에 형성될 수 있다. 게이트 스페이서 는 예를 들어 상술한 오목부의 깊이에 따라 실질적으로 균일한 두께를 가질 수 있다. 또한, 게이트 스페 이서의 외측벽은 채널층(1015a, 1015b, 1015c)의 외측벽과 기본적으로 수직으로 정렬될 수 있고, 게이트 스페이서의 내측벽은 수직 방향으로 기본적으로 정렬될 수 있다(오목부를 형성할 때, 각 위치의 에칭 깊 이를 기본적으로 동일하게 제어함으로써 구현). 다음으로, 희생 게이트층 양측에 반도체층 및 채널층(1015a, 1015b, 1015c)의 측벽과 접하는 소스/ 드레인부를 형성할 수 있다. 도24(a) 및 도24(b)에 도시된 바와 같이, 예를 들어 에피택셜 성장을 통해 소스/드레인부를 형성할 수 있 다. 소스/드레인부는 노출된 반도체층의 표면 및 각 채널층(1015a, 1015b, 1015c)의 표면으로부터 성장될 수 있다. 성장된 소스/드레인부는 반도체층의 표면 및 각 채널층(1015a, 1015b, 1015c)의 측벽과 접한다. 소스/드레인부는 성장될 때 원위치에 형성하고자 하는 장치에 대응하는 전도 유형으로 도 핑될 수 있다. 예를 들어, n형 장치에 대한 n형, p형 장치에 대한 p형이다. 도핑 농도는 약 1E19-1E21cm-3일 수 있다. 성장된 소스/드레인부는 채널층에 응력을 가하기 위해 반도체층 및 채널층과 서로 다른 재료(예를 들어, 서로 다른 격자 상수를 가짐)를 가질 수 있다. 예를 들어, n형 장치의 경우, 소스/드레인부는 Si:C(C원자 비율은 예를 들어 약 0.1%-5%)를 포함할 수 있고, p형 장치의 경우, 소스/드레인부는 SiGe(Ge 원자 비율은 예를 들어 약 20%-75% 임)를 포함할 수 있다. 기판 상에 n형 장치 및 p형 장치를 동시에 형성하는 경우, 예를 들어 CMOS공정의 경우, n형 장치 및 p형 장치에 대해 소스/드레인부를 각각 성장시킬 수 있다. 한가 지 유형의 장치의 소스/드레인부를 성장시킬 때, 예를 들어 포토레지스트 등과 같은 마스킹층에 의해 다른 유형 의 장치 구역을 마스킹할 수 있다. 현재, 동일한 소스/드레인부는 대향하는 양측에서 반도체층과 채널층(1015a, 1015b, 1015c)에 연결 되어 있다. 즉, 양측의 장치는 현재 전기적으로 연결되어 있다. 설계 설치의 레이아웃(Layout)에 따라, 장치 사 이에 전기적 격리를 진행할 수 있다. 예를 들어, 도25(a) 및 도25(b)에 도시된 바와 같이, 기판 상에 예를 들어 산화물과 같은 유전체 재료 를 증착하여 희생 게이트층, 소스/드레인부 및 격리층을 커버할 수 있다. 유전체 재료 에 대해 CMP와 같은 평탄화 처리를 진행하여 희생 게이트층을 노출할 수 있다. 유전체 재료 에 포토레지스트를 형성하고, 하나 또는 복수의 희생 게이트층을 마스킹하고, 다른 희생 게이트층 을 노출시키도록 패터닝할 수 있다. 본 예시에 있어서, 중간 희생 게이트층은 마스킹되고, 양측의 희생 게이트층이 노출된다. 예를 들어 RIE를 통해, 노출된 희생 게이트층 및 아래의 반도체층 , 채널층 및 희생층에 대해 차례로 선택적 에칭을하여, 게이트 스페이서 사이에 공간이 남도록 할 수 있다. 에칭은 PTS(1037a, 107b)까지 진행하여 양호한 전기적 격리를 구현할 수 있다. 다음으로, 포토레지스 트를 제거할 수 있다. 도26(a) 및 도26(b) 각각의 좌측 부분 및 도26(c) 에 도시된 바와 같이, 남은 공간 에서는 산화물과 같은 유전체 재료를 충진할 수 있다. 유전체 재료의 충진은 증착과 그 후의 평탄 화를 포함할 수 있다. 본 개시의 다른 실시예에 따르면, 상술한 공간에 예를 들어 순차적인 증착을 통해 다층 유전체층을 형성할 수 있다. 예를 들어, 도26(a) 및 도26(b) 각각의 우측 부분에 도시된 바와 같이, 다층 유전체(1055-1, 1055-2, 1055-3)의 적층 구조를 형성할 수 있다. 본 개시의 실시예에 따르면, 유전체층(1055-1)은 산화물을 포함할 수 있고, 유전체층(1055-2)은 질화물을 포함할 수 있으며, 유전체층(1055-3)은 질소 산화물을 포함할 수 있다. 하 지만, 본 개시는 이에 대해 한정하지 않는다. 예를 들어, 더 많거나 더 적은 수의 유전체층을 형성할 수 있으며, 유전체층은 다른 재료를 포함할 수 있다. 이어서, 게이트 대체 공정을 진행하여 장치의 제조를 완성한다. 예를 들어, 도27(a), 도27(b) 및 도27(c)에 도시된 바와 같이, 선택적 에칭을 통해 희생 게이트층 및 희 생층(1013a, 1013b, 1013c)(상술한 바와 같이, 이들은 동일한 에칭 레시피를 통해 에칭될 수 있음)을 제거하여 게이트 스페이서 내측에 공간을 형성하고, 상기 공간에 게이트 스택을 형성할 수 있다. 본 예시에 있어서, 기판 상에 p형 장치 및 n형 장치를 동시에 형성하므로, p형 장치 및 n형 장치에 대해 각각 다른 게이트 스택(1057a, 1057b)을 형성할 수 있고, 예를 들어, 이들은 각각 다른 작업함수(work function)를 갖는다. 예를 들어, 한가지 유형의 장치에 대한 제1 게이트 스택을 형성한 후, 예를 들어 포토레지스트와 같은 마스킹층을 통해 상기 유형의 장치 구역을 마스킹하고, 다른 유형의 장치 구역에 존재하는 제1 게이트 스택을 제거하여(게이 트 전도체층만 제거할 수 있음), 상기 다른 유형의 장치에 대한 제2 게이트 스택을 형성할 수 있다. 예를 들어, p형 장치에 대한 게이트 스택(1057a)은 게이트 유전체층(1057a-1) 및 게이트 전도체층(1057a-2)을 포함할 수 있 고, n형 장치에 대한 게이트 스택(1057b)은 게이트 유전체층(1057b-1) 및 게이트 전도체층(1057b-2,도28(a), 도 28(b) 및 도28(c)를 참조)을 포함할 수 있다. 게이트 유전체층(1057a-1, 1057b-1)은 대략 동일한 형상으로 형성 될 수 있으며, 두께는 예를 들어 약 2nm-5nm이며, HfO2와 같은 High-k 게이트 유전체를 포함할 수 있다. 또한, High-k 게이트 유전체를 형성하기 전에, 예를 들어 산화 공정 또는 ALD(Atomic layer deposition)와 같은 증착 에 의해 형성된 산화물을 통해 채널층의 표면 상에 경계층을 형성할 수 있으며, 두계는 약 0.2-2nm이다. 게이터 전도체층(1057a-2, 1057b-2)은 TiN、TaN 등과 같은 작업함수 조정 금속 및 W등과 같은 게이트 전도성 금속을 포 함할 수 있다. 도28(a), 도28(b) 및 도28(c)는 확대된 형태로 반도체층 및 채널층 주위의 게이트 스택 부분을 보다 명확 하게 도시한다. 이로부터 알 수 있는 바와 같이, 게이트 스택은 게이트 스페이서 내측에 위치하고, 각 채 널층(1015a, 1015b, 1015c) 주위를 둘러싸고 있다. 채널층(1015a, 1015b, 1015c)은 양측에서 각각 소스/드레인 부에 연결되어, 소스/드레인부 사이에 채널을 형성한다. 또한, 게이트 스택은 반도체층의 상 부의 측벽 및 윗면을 둘러싸고 있으며, 반도체층은 양측에서 소스/드레인부에 연결되어, FinFET와 유사하게 소스/드레인부 사이에 채널을 형성할 수 있다. 본 개시의 실시예에 따르면, 경사진 부분을 갖는 채널층의 존재로 인해 채널층(1015a, 1015b, 1015c)은 기계적 으로 보다 안정적이고, 예를 들어 희생층(1013a, 1013b, 1013c)을 제거하는 동안 쉽게 구부러지거나 붙지 않아, 양품율을 향상시키는 데 유리하다. 또한, 도27(a)에 도시된 바와 같이, 현재 각 장치의 게이트 스택은 서로 연속적이여서, 이들 장치의 각 게이트 는 서로 전기적으로 연결된다. 설계 레이아웃에 따라 장치 사이에 전기적 격리를 진행할 수 있다. 예를 들어, 도29(a) 및 도29(b)에 도시된 바와 같이, 유전체 재료(1051, 1055)에 포토레지스트(도시되지 않음) 를 형성하여 격리해야 할 장치 구역에 게이트 스택(1057a, 1057b)을 노출하고, 나머지 게이트 스택(1057a, 1057b)을 마스킹할 수 있다. 다음으로, 노출된 게이트 스택(1057a, 1057b, 특히, 그 중의 게이트 전도체층 (1057a-2, 1057b-2))에 대해 RIE와 같은 선택적 에칭을 할 수 있고, 에칭은 아래의 격리층(1035, 또는, 게이트 유전체층(1057a-1, 1057b-1)에 정지)에 정지될 수 있다. 게이트 스택(1057a, 1057b)의 노출된 부분의 에칭으로 인해 남은 공간에는, 산화물과 같은 유전체 재료를 충진할 수 있다. 유전체 재료의 충진은 증착한 후의 평탄화함을 포함할 수 있다. 상기 실시예에서, 수직 구조는 지지 역할을 할 뿐만 아니라, 장치 채널을 형성한다. 하지만, 본 개시는 이에 대 해 한정하지 않는다. 예를 들어, 수직 구조는 단지 지지부 역할만 할 수 있다. 도30 내지 도36(b)는 본 개시의 다른 일 실시예에 따른 반도체 장치를 제조하는 프로세스 중 일부 단계의 개략 도를 나타낸다. 아래에서, 상기 실시예와의 차이점을 주로 설명할 것이다. 도1 내지 도7을 참조하여 설명된 처리를 진행하여, 위치 유지층 상에 희생층(1013a, 1013b, 1013c) 및 채 널층(1015a, 1015b, 1015c)의 교대 적층을 형성할 수 있다. 상기 실시예에 있어서, 단계별로 제1 홈을 형성한다. 이와 달리, 본 실시예에서는 수직 구조를 채널부로 사용되는 것을 고려하지 않아도 되므로 제1 홈을 간단하게 형성할 수 있다. 예를 들어, 도30에 도시된 바와 같이, 적층의 윗면에 산화물층(1061, 예를 들어, 두 께가 약 10nm-200nm)을 형성하고, CMP와 같은 평탄화 처리를 할 수 있다. 산화물층의 윗면에 포토레지스 트를 형성하고, 일부 인접한 장치 사이의 구역(제1 홈을 형성할 구역)을 노출시키도록 패터닝할 수 있다. 포토레지스트를 마스크로 하여, 산화물층 및 적층 중의 각 층을 순차적으로 RIE와 같은 선택적 에 칭을 하여, 적층을 관통하는 제1 홈을 형성할 수 있다. 상술한 바와 같이, 제1 홈은 기판까지 연장되어 후속적으로 형성되는 수직 구조가 기판에 연결되도록 하고, 따라서 적층을 지지하기 위한 지지 구조로 사 용될 수 있다. 다음으로, 포토레지스트를 제거할 수 있다. 도31에 도시된 바와 같이, 예를 들어 증착을 통해, 기판 상에 SiC와 같은 유전체 재료를 형성할 수 있다. 유전체 재료는 제1 홈을 충진할 수 있고, 산화물층을 커버할 수 있다. 증착된 유전체 재료 에 대해 CMP와 같은 평탄화 처리를 진행할 수 있고, 산화물층에 정지될 수 있다. 제1 홈에 충진된 유전체 재료는 지지부로 사용되는 수직 구조를 형성할 수 있다. 이어서, 위치 유지층의 대체를 진행할 수 있다. 이러한 대체 처리는 상술한 실시예와 동일할 수 있다. 예 를 들면, 도32에 도시된 바와 같이, 산화물층 및 유전체 재료 상에 포토레지스트를 형성하고, 일부 인접한 장치 구역 사이의 구역(제2 홈을 형성할 구역)을 노출시키도록 패터닝할 수 있다. 포토 레지스트를 마스크로 하여, (적층 위의 각 재료층 및)적층 중의 각 층을 순차적으로 RIE와 같은 선택적 에칭을 하여, 제2 홈을 형성할 수 있다. 여기서, RIE는 제2 홈을 통해 위치 유지층에 진입할 수 있도록 하기 위해, 위치 유지층까지 진행할 수 있지만, 위치 한정층에는 도달하지 않는다(이하, 보호층이 형성된 경우, 보호층이 위치 유지층을 완전히 가려 대체될 수 없음을 방지할 수 있음). 다음으로, 포토레 지스트를 제거할 수 있다. 위치 유지층을 제거하는 과정에서, 적층 특히 그 중의 채널층(특히, 본 예시에서, 채널층과 위치 유지층 은 모두 Si를 포함)을 보호하기 위해, 적층의 측벽에 보호층을 형성할 수 있다. 예를 들어, 도33에 도시 된 바와 같이, 스페이서 형성 공정을 통해, 적층의 노출된 측벽에 보호층을 형성할 수 있다. 본 예시에서, 보호 층은 산화물을 포함할 수 있고, 따라서 동일하게 산화물인 유전체 재료와 일체로 1061′로서 나타낼 수 있다. 도34에 도시된 바와 같이, 선택적 에칭을 통해, 위치 유지층을 제거할 수 있다. 한편, 수직 구조는 기판에 대해 적층을 허공에 떠 있게 지지할 수 있다. 다른 한편, 제2 홈은 적층 아래의 위치 유지층 을 에칭하는 가동 통로를 형성할 수 있다. 예를 들어, 수직 구조(1065, 본 예시에서, SiC) 및 위치 한정 층과 희생층(1013a, 본 예시에서, SiGe)에 대해, TMAH 용액을 사용하여 위치 유지층(1004, 본 예시에서, Si)을 선택적으로 에칭할 수 있다. 다음으로, 유전체를 충진하여 격리층을 형성할 수 있다. 도35에 도시된 바와 같이, 제2 홈을 통해 적층 아래에 유전체 재료를 충진하여 격리층을 형성할 수 있다. 이러한 충진은 위에서 도18과 결합된 설명을 참조할 수 있다. 본 예시에서, Fin 요소를 고려할 필요가 없으므로, 격리층의 윗면이 적층 중 각 층의 측벽을 노 출시킬 수 있는 정도로 낮을 수 있다. 예를 들어, 격리층의 윗면은 효과적인 격리를 구현하기 위해 위치 한정층보다 더 높을 수 있고, 후속에 적층을 처리(예를 들어, 희생층을 제거함)하기 위해 적층의 최하위 표면보다 더 낮을 수 있다. 격리층은, 한편 인접한 장치 사이에 설치되어, STI(shallow trench isolation, 얕은 참호 격리)와 같은 인접한 장치 사이에 전기적 격리를 형성하고, 다른 한편 채널부 아래에 설 치되어, 동일한 장치에서 소스/드레인 사이의 누설을 억제하도록 하는 것을 알 수 있다. 본 예시에서는, 제3 홈이 형성되지 않았다. 각 인접 장치 사이는 제1 홈 및 제2 홈에 의해 서로 분리될 수 있다. 다음으로, 상기 도20 내지 도29(b)에 설명된 공정에 따라, 도36(a) 또는 도36(b)에 도시된 바와 같은 반도체 장 치를 얻을 수 있다. 도36(a)는 인접한 p형 장치와 n형 장치 각각의 게이트 전극이 전기적으로 격리된 경우을 나 타내고, 도36(b)는 인접한 p형 장치와 n형 장치 각각의 게이트 전극이 전기적으로 연결되어 CMOS 구성을 형성하 는 경우를 나타낸다. 본 개시의 실시예에 따른 반도체 장치는 다양한 전자기기에 적용될 수 있다. 예를 들어, 이러한 반도체 장치에 기초하여 집적회로(IC)를 형성하고, 이에 의해 전자기기를 구성할 수 있다. 따라서, 본 개시는 상기 반도체 장 치를 포함하는 전자기기를 더 제공한다. 전자기기는 집적회로와 맞추는 디스플레이 스크린 및 집적회로와 맞추 는 무선 트랜시버 등 부품도 더 포함할 수 있다. 이러한 전자기기는, 예를 들어 스마트 폰, 컴퓨터, 테블릿 (PC), 인공 지능 장비, 웨어러블 장비, 휴대용 전원 등을 포함할 수 있다. 본 개시의 실시예에 따르면, 시스템 온 칩(SoC)을 제조하는 방법을 더 제공한다. 상기 방법은 상술한 방법을 포 함할 수 있다. 구체적으로, 다양한 장치들이 칩 상에 집적될 수 있으며, 이들 중 적어도 일부는 본 개시의 방법 에 따라 제조된다. 상기 설명에서, 각 층의 패터닝, 에칭 등과 같은 기술적 세부사항에 대해서는 상세한 설명을 하지 않았다. 하지 만, 당업자라면, 다양한 기술적 수단을 통해 필요한 모양의 층, 구역 등을 형성할 수 있다는 것을 이해할 수 있 을 것이다. 또한, 동일한 구조를 형성하기 위해, 당업자는 상기 설명된 방법과 완전히 다른 방법을 더 설계할 수 있을 것이다. 또한, 비록 상기 설명에서는 각 실시예들을 별도로 설명하였으나, 이는 결코 각 실시예의 조치 가 유리하게 결합될 수 없다는 것을 의미하지는 않는다. 이상에서, 본 개시의 실시예에 대해 설명하였다. 하지만, 이러한 실시예는 단지 설명을 위한 것일 뿐, 결코 본 개시의 범위를 제한하기 위한 것이 아니다. 본 개시의 범위는 첨부된 청구의 범위 및 그 등가물에 의해 한정된 다. 당업자라면, 본 개시의 범위를 벗어나지 않고, 다양하게 치환 및 변경할 수 있는데, 이러한 치환 및 변경또한 본 개시의 범위에 포함되어야 한다."}
{"patent_id": "10-2022-7038605", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에서 첨부 도면을 참조하여 설명한 본 개시의 실시예를 통해, 본 개시의 상기 및 다른 목적, 특징 및 장점 들은 보다 명확해질 것이다. 도1 내지 도29(b)는 본 개시의 일 실시예에 따른 반도체 장치를 제조하는 프로세스 중 일부 단계의 개략도를 나 타낸다. 도30 내지 도36(b)는 본 개시의 다른 일 실시예에 따른 반도체 장치를 제조하는 프로세스 중 일부 단계의 개략 도를 나타낸다. 여기서, 도1 내지 도20, 도21(a), 도27(a), 도29(a), 도30내지 도35, 도36(a) 및 도36(b)는 AA′선을 따른 단 면도이다. 도21(b), 도22(c), 도26(c), 도29(b)는 조감도이고, 도21(b)의 조감도에는 AA′선, BB′선 및 CC′선의 위치가 표시되어 있다. 도22(a), 도23(a), 도24(a), 도25(a), 도26(a) 및 도27(b)는 BB′선을 따른 단면도이다. 도22(b), 도23(b), 도24(b), 도25(b), 도26(b) 및 도27(c)은 CC′선을 따른 단면도이다. 도28(a), 도28(b) 및 도28(c)은 채널층 주변의 게이트 스택 부분의 확대도이다. 첨부 도면 전체에 있어서, 동일하거나 유사한 참조 부호는 동일하거나 유사한 부품을 나타낸다."}
