TimeQuest Timing Analyzer report for SignalGen
Fri Mar 20 12:41:18 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'clk_40kHz[9]'
 13. Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'clk_40kHz[9]'
 15. Slow Model Minimum Pulse Width: 'clk_40kHz[9]'
 16. Slow Model Minimum Pulse Width: 'iCLK_50'
 17. Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 26. Fast Model Setup: 'clk_40kHz[9]'
 27. Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'clk_40kHz[9]'
 29. Fast Model Minimum Pulse Width: 'clk_40kHz[9]'
 30. Fast Model Minimum Pulse Width: 'iCLK_50'
 31. Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SignalGen                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                        ;
+------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; clk_40kHz[9]                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                            ; { clk_40kHz[9] }                             ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 24.375 ; 41.03 MHz  ; 0.000 ; 12.187 ; 50.00      ; 39        ; 32          ;       ;        ;           ;            ; false    ; iCLK_50 ; CLK_PLL_inst|altpll_component|pll|inclk[0] ; { CLK_PLL_inst|altpll_component|pll|clk[0] } ;
; iCLK_50                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                            ; { iCLK_50 }                                  ;
+------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+------------+-----------------+------------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note                                                 ;
+------------+-----------------+------------------------------------------+------------------------------------------------------+
; 494.07 MHz ; 494.07 MHz      ; CLK_PLL_inst|altpll_component|pll|clk[0] ;                                                      ;
; 977.52 MHz ; 500.0 MHz       ; clk_40kHz[9]                             ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; -0.204 ; -0.204        ;
; clk_40kHz[9]                             ; -0.023 ; -0.023        ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.099 ; 0.000         ;
; clk_40kHz[9]                             ; 0.391 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk_40kHz[9]                             ; -0.500 ; -3.000        ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 11.187 ; 0.000         ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                        ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.204 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.125        ; 0.190      ; 0.805      ;
; -0.204 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.125        ; 0.190      ; 0.805      ;
; 22.351 ; clk_40kHz[0] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 2.060      ;
; 22.385 ; clk_40kHz[1] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 2.026      ;
; 22.422 ; clk_40kHz[0] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.989      ;
; 22.456 ; clk_40kHz[1] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.955      ;
; 22.493 ; clk_40kHz[0] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.918      ;
; 22.502 ; clk_40kHz[2] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.909      ;
; 22.527 ; clk_40kHz[1] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.884      ;
; 22.564 ; clk_40kHz[0] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.847      ;
; 22.573 ; clk_40kHz[2] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.838      ;
; 22.598 ; clk_40kHz[1] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.813      ;
; 22.613 ; clk_40kHz[3] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.798      ;
; 22.635 ; clk_40kHz[0] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.776      ;
; 22.644 ; clk_40kHz[4] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.767      ;
; 22.644 ; clk_40kHz[2] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.767      ;
; 22.669 ; clk_40kHz[1] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.742      ;
; 22.684 ; clk_40kHz[3] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.727      ;
; 22.706 ; clk_40kHz[0] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.705      ;
; 22.715 ; clk_40kHz[4] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.696      ;
; 22.715 ; clk_40kHz[2] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.696      ;
; 22.740 ; clk_40kHz[1] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.671      ;
; 22.754 ; clk_40kHz[5] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.657      ;
; 22.755 ; clk_40kHz[3] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.656      ;
; 22.777 ; clk_40kHz[0] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.634      ;
; 22.786 ; clk_40kHz[6] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.625      ;
; 22.786 ; clk_40kHz[4] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.625      ;
; 22.786 ; clk_40kHz[2] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.625      ;
; 22.811 ; clk_40kHz[1] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.600      ;
; 22.825 ; clk_40kHz[5] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.586      ;
; 22.826 ; clk_40kHz[3] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.585      ;
; 22.848 ; clk_40kHz[0] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.563      ;
; 22.857 ; clk_40kHz[6] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.554      ;
; 22.857 ; clk_40kHz[4] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.554      ;
; 22.857 ; clk_40kHz[2] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.554      ;
; 22.882 ; clk_40kHz[1] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.529      ;
; 22.892 ; clk_40kHz[7] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.519      ;
; 22.896 ; clk_40kHz[5] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.515      ;
; 22.897 ; clk_40kHz[3] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.514      ;
; 22.928 ; clk_40kHz[6] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.483      ;
; 22.928 ; clk_40kHz[4] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.483      ;
; 22.928 ; clk_40kHz[2] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.483      ;
; 22.963 ; clk_40kHz[8] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.448      ;
; 22.963 ; clk_40kHz[7] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.448      ;
; 22.967 ; clk_40kHz[5] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.444      ;
; 22.968 ; clk_40kHz[3] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.443      ;
; 23.314 ; clk_40kHz[6] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.097      ;
; 23.314 ; clk_40kHz[4] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.097      ;
; 23.314 ; clk_40kHz[2] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.097      ;
; 23.325 ; clk_40kHz[0] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.086      ;
; 23.346 ; clk_40kHz[8] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.065      ;
; 23.346 ; clk_40kHz[7] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.065      ;
; 23.350 ; clk_40kHz[5] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.061      ;
; 23.351 ; clk_40kHz[3] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.060      ;
; 23.357 ; clk_40kHz[1] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 1.054      ;
; 23.754 ; clk_40kHz[0] ; clk_40kHz[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.657      ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_40kHz[9]'                                                                                      ;
+--------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; -0.023 ; counter_pulses[1] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 1.059      ;
; 0.244  ; counter_pulses[0] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.792      ;
; 0.250  ; counter_pulses[0] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.786      ;
; 0.379  ; counter_pulses[0] ; counter_pulses[0] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter_pulses[2] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter_pulses[1] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                        ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.099 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.805      ;
; 0.099 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.805      ;
; 0.391 ; clk_40kHz[0] ; clk_40kHz[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.788 ; clk_40kHz[1] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; clk_40kHz[3] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; clk_40kHz[5] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; clk_40kHz[7] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; clk_40kHz[8] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.820 ; clk_40kHz[0] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; clk_40kHz[2] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; clk_40kHz[4] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; clk_40kHz[6] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 1.177 ; clk_40kHz[3] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; clk_40kHz[5] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; clk_40kHz[8] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; clk_40kHz[7] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.217 ; clk_40kHz[2] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; clk_40kHz[4] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; clk_40kHz[6] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.248 ; clk_40kHz[3] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; clk_40kHz[5] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; clk_40kHz[7] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; clk_40kHz[1] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.288 ; clk_40kHz[2] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; clk_40kHz[4] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; clk_40kHz[6] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.297 ; clk_40kHz[0] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.319 ; clk_40kHz[3] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; clk_40kHz[5] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.334 ; clk_40kHz[1] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.359 ; clk_40kHz[2] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; clk_40kHz[4] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; clk_40kHz[6] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.368 ; clk_40kHz[0] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.634      ;
; 1.390 ; clk_40kHz[3] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.391 ; clk_40kHz[5] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.405 ; clk_40kHz[1] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.430 ; clk_40kHz[2] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; clk_40kHz[4] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.439 ; clk_40kHz[0] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.461 ; clk_40kHz[3] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.476 ; clk_40kHz[1] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.501 ; clk_40kHz[2] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.501 ; clk_40kHz[4] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.510 ; clk_40kHz[0] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.532 ; clk_40kHz[3] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
; 1.547 ; clk_40kHz[1] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.813      ;
; 1.572 ; clk_40kHz[2] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.581 ; clk_40kHz[0] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.847      ;
; 1.618 ; clk_40kHz[1] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.884      ;
; 1.643 ; clk_40kHz[2] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.652 ; clk_40kHz[0] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.918      ;
; 1.689 ; clk_40kHz[1] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.955      ;
; 1.723 ; clk_40kHz[0] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.760 ; clk_40kHz[1] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.026      ;
; 1.794 ; clk_40kHz[0] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.060      ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_40kHz[9]'                                                                                      ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.391 ; counter_pulses[0] ; counter_pulses[0] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_pulses[1] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_pulses[2] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; counter_pulses[0] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.786      ;
; 0.526 ; counter_pulses[0] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.792      ;
; 0.793 ; counter_pulses[1] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 1.059      ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_40kHz[9]'                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[2]|clk         ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]                                         ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]|clk                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.638 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.638 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 5.421 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 5.421 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 4.369 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 7.963 ; 7.963 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 7.963 ; 7.963 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 4.369 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.638 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.638 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 4.369 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 5.421 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 4.369 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 7.963 ; 4.369 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 7.963 ; 5.421 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 4.369 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.004 ; 0.000         ;
; clk_40kHz[9]                             ; 0.523 ; 0.000         ;
+------------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.001 ; 0.000         ;
; clk_40kHz[9]                             ; 0.215 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk_40kHz[9]                             ; -0.500 ; -3.000        ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 11.187 ; 0.000         ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                        ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.004  ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.125        ; 0.104      ; 0.398      ;
; 0.004  ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.125        ; 0.104      ; 0.398      ;
; 23.451 ; clk_40kHz[0] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.956      ;
; 23.463 ; clk_40kHz[1] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.944      ;
; 23.486 ; clk_40kHz[0] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.921      ;
; 23.498 ; clk_40kHz[1] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.909      ;
; 23.521 ; clk_40kHz[0] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.886      ;
; 23.533 ; clk_40kHz[1] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.874      ;
; 23.536 ; clk_40kHz[2] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.871      ;
; 23.556 ; clk_40kHz[0] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.851      ;
; 23.568 ; clk_40kHz[1] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.839      ;
; 23.571 ; clk_40kHz[2] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.836      ;
; 23.586 ; clk_40kHz[3] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.821      ;
; 23.591 ; clk_40kHz[0] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.816      ;
; 23.603 ; clk_40kHz[1] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.804      ;
; 23.606 ; clk_40kHz[4] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.801      ;
; 23.606 ; clk_40kHz[2] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.801      ;
; 23.621 ; clk_40kHz[3] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.786      ;
; 23.626 ; clk_40kHz[0] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.781      ;
; 23.638 ; clk_40kHz[1] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.769      ;
; 23.641 ; clk_40kHz[4] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.766      ;
; 23.641 ; clk_40kHz[2] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.766      ;
; 23.656 ; clk_40kHz[5] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.751      ;
; 23.656 ; clk_40kHz[3] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.751      ;
; 23.661 ; clk_40kHz[0] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.746      ;
; 23.673 ; clk_40kHz[1] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.734      ;
; 23.675 ; clk_40kHz[6] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.732      ;
; 23.676 ; clk_40kHz[4] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.731      ;
; 23.676 ; clk_40kHz[2] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.731      ;
; 23.691 ; clk_40kHz[5] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.716      ;
; 23.691 ; clk_40kHz[3] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.716      ;
; 23.696 ; clk_40kHz[0] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.711      ;
; 23.708 ; clk_40kHz[1] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.699      ;
; 23.710 ; clk_40kHz[6] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.697      ;
; 23.711 ; clk_40kHz[4] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.696      ;
; 23.711 ; clk_40kHz[2] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.696      ;
; 23.723 ; clk_40kHz[7] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.684      ;
; 23.726 ; clk_40kHz[5] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.681      ;
; 23.726 ; clk_40kHz[3] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.681      ;
; 23.745 ; clk_40kHz[6] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.662      ;
; 23.746 ; clk_40kHz[4] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.661      ;
; 23.746 ; clk_40kHz[2] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.661      ;
; 23.758 ; clk_40kHz[8] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.649      ;
; 23.758 ; clk_40kHz[7] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.649      ;
; 23.761 ; clk_40kHz[5] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.646      ;
; 23.761 ; clk_40kHz[3] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.646      ;
; 23.885 ; clk_40kHz[6] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.522      ;
; 23.886 ; clk_40kHz[4] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.521      ;
; 23.886 ; clk_40kHz[2] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.521      ;
; 23.890 ; clk_40kHz[0] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.517      ;
; 23.896 ; clk_40kHz[8] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.511      ;
; 23.896 ; clk_40kHz[7] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.511      ;
; 23.898 ; clk_40kHz[1] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.509      ;
; 23.899 ; clk_40kHz[5] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.508      ;
; 23.899 ; clk_40kHz[3] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.508      ;
; 24.040 ; clk_40kHz[0] ; clk_40kHz[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 24.375       ; 0.000      ; 0.367      ;
+--------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_40kHz[9]'                                                                                     ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.523 ; counter_pulses[1] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.509      ;
; 0.635 ; counter_pulses[0] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.397      ;
; 0.641 ; counter_pulses[0] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; counter_pulses[0] ; counter_pulses[0] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_pulses[2] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_pulses[1] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                        ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.001 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.104      ; 0.398      ;
; 0.001 ; clk_40kHz[9] ; clk_40kHz[9] ; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.104      ; 0.398      ;
; 0.215 ; clk_40kHz[0] ; clk_40kHz[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.356 ; clk_40kHz[3] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; clk_40kHz[5] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; clk_40kHz[1] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; clk_40kHz[7] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_40kHz[8] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; clk_40kHz[0] ; clk_40kHz[1] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; clk_40kHz[2] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_40kHz[4] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_40kHz[6] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.494 ; clk_40kHz[3] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; clk_40kHz[5] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; clk_40kHz[8] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clk_40kHz[7] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.509 ; clk_40kHz[2] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clk_40kHz[4] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; clk_40kHz[6] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.529 ; clk_40kHz[3] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; clk_40kHz[5] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; clk_40kHz[7] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.544 ; clk_40kHz[2] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clk_40kHz[4] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; clk_40kHz[6] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; clk_40kHz[1] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.559 ; clk_40kHz[0] ; clk_40kHz[2] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.564 ; clk_40kHz[3] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; clk_40kHz[5] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.579 ; clk_40kHz[2] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clk_40kHz[4] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; clk_40kHz[6] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; clk_40kHz[1] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.594 ; clk_40kHz[0] ; clk_40kHz[3] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.599 ; clk_40kHz[3] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; clk_40kHz[5] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.614 ; clk_40kHz[2] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; clk_40kHz[4] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; clk_40kHz[1] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.629 ; clk_40kHz[0] ; clk_40kHz[4] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.634 ; clk_40kHz[3] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.649 ; clk_40kHz[2] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; clk_40kHz[4] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.652 ; clk_40kHz[1] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.664 ; clk_40kHz[0] ; clk_40kHz[5] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.669 ; clk_40kHz[3] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.684 ; clk_40kHz[2] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; clk_40kHz[1] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.839      ;
; 0.699 ; clk_40kHz[0] ; clk_40kHz[6] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.719 ; clk_40kHz[2] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.871      ;
; 0.722 ; clk_40kHz[1] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.874      ;
; 0.734 ; clk_40kHz[0] ; clk_40kHz[7] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.886      ;
; 0.757 ; clk_40kHz[1] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.769 ; clk_40kHz[0] ; clk_40kHz[8] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.792 ; clk_40kHz[1] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.944      ;
; 0.804 ; clk_40kHz[0] ; clk_40kHz[9] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.956      ;
+-------+--------------+--------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_40kHz[9]'                                                                                      ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.215 ; counter_pulses[0] ; counter_pulses[0] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_pulses[1] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_pulses[2] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; counter_pulses[0] ; counter_pulses[1] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.391      ;
; 0.245 ; counter_pulses[0] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.397      ;
; 0.357 ; counter_pulses[1] ; counter_pulses[2] ; clk_40kHz[9] ; clk_40kHz[9] ; 0.000        ; 0.000      ; 0.509      ;
+-------+-------------------+-------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_40kHz[9]'                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_40kHz[9] ; Fall       ; counter_pulses[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_40kHz[9] ; Fall       ; counter_pulses[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; clk_40kHz[9]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_40kHz[9] ; Rise       ; counter_pulses[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_40kHz[9] ; Rise       ; counter_pulses[2]|clk         ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]                                         ;
; 11.187 ; 12.187       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]                                         ;
; 11.188 ; 12.188       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]                                         ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]|clk                                     ;
; 12.187 ; 12.187       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[0]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[1]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[2]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[3]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[4]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[5]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[6]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[7]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[8]|clk                                     ;
; 12.188 ; 12.188       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; clk_40kHz[9]|clk                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.057 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.057 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 2.763 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 2.763 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 2.296 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 4.344 ; 4.344 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 4.344 ; 4.344 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 2.296 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.057 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.057 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 2.296 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 2.763 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 2.296 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 4.344 ; 2.296 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 4.344 ; 2.763 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 2.296 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; -0.204 ; 0.001 ; N/A      ; N/A     ; -0.500              ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; -0.204 ; 0.001 ; N/A      ; N/A     ; 11.187              ;
;  clk_40kHz[9]                             ; -0.023 ; 0.215 ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                           ; -0.227 ; 0.0   ; 0.0      ; 0.0     ; -3.0                ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; -0.204 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_40kHz[9]                             ; -0.023 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.638 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.638 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 5.421 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 5.421 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 4.369 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 7.963 ; 7.963 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 7.963 ; 7.963 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 4.369 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+
; CLK_PLL_41MHz0256 ; iCLK_50      ; 0.057 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; CLK_PLL_41MHz0256 ; iCLK_50      ;       ; 0.057 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]         ; clk_40kHz[9] ; 2.296 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 2.763 ;       ; Rise       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ; 2.296 ;       ; Rise       ; clk_40kHz[9]                             ;
; GPIO_0[*]         ; clk_40kHz[9] ; 4.344 ; 2.296 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[0]        ; clk_40kHz[9] ; 4.344 ; 2.763 ; Fall       ; clk_40kHz[9]                             ;
;  GPIO_0[1]        ; clk_40kHz[9] ;       ; 2.296 ; Fall       ; clk_40kHz[9]                             ;
+-------------------+--------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clk_40kHz[9]                             ; clk_40kHz[9]                             ; 0        ; 0        ; 0        ; 6        ;
; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 54       ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clk_40kHz[9]                             ; clk_40kHz[9]                             ; 0        ; 0        ; 0        ; 6        ;
; clk_40kHz[9]                             ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 54       ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Mar 20 12:41:13 2015
Info: Command: quartus_sta SignalGen -c SignalGen
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SignalGen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLK_PLL_inst|altpll_component|pll|inclk[0]} -divide_by 39 -multiply_by 32 -duty_cycle 50.00 -name {CLK_PLL_inst|altpll_component|pll|clk[0]} {CLK_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_40kHz[9] clk_40kHz[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.204
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.204        -0.204 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.023        -0.023 clk_40kHz[9] 
Info (332146): Worst-case hold slack is 0.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.099         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 clk_40kHz[9] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -3.000 clk_40kHz[9] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.187         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.004         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.523         0.000 clk_40kHz[9] 
Info (332146): Worst-case hold slack is 0.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.001         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 clk_40kHz[9] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500        -3.000 clk_40kHz[9] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.187         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Fri Mar 20 12:41:18 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


