--------------------------------------------
### Tipps von Wolfgang ###

1. Schritt kleines Programm auswaehlen und mit Nops fÃ¼llen um Data Hazards zu ueberbruecken.

2. Die Mips mit Pipelining einsetzen (4 when rising edge Kommentare loeschen)

3. Nach finden der wenigsten nÃ¶tigsten Nops sind die Datenhazards getilgt. 

4. Durch Stalling und Forwarding die Control Hazards beseitigen.

--------------------------------------------
TODO Liste
Treffen 08.03.2017
--------------------------------------------


2017-04-06	[Doku]			Einleitung in der Dokumentation schreiben.

2017-04-06	[Doku]			Zusammenfassung/Fazit in der Dokumentation schreiben.

2017-03-20	[Task 4]		Was bedeutet "main memory: BlockRAM (4K x 128) with ready signal after 20 cycles"?

2017-03-08	[Task 4]		Wolfgang fragen, was ist mit n-way caches gemeint?

2017-03-08	[Task 4, Doku]	Aktualisierung der Finite State Machine in der Dokumentation und Anpassung an die Implementierung.
							- Schriftgröße anpassen

2017-03-26	[Task 4, Doku]	Schreiben des Kapitels "3.6 Design a 2-way associative Data Cache incl. Controller"

2017-03-08	[Task 4] 		Entwurf der Finite State Machine bzgl. 2-way set associative cache.
							(a) Eine FSM für LRU-Strategie und eine FSM für Random Strategie.	ODER
							(b) Eine einzige FSM für LRU-Strategie und für Random-Strategie zusammen.

2017-03-08	[Task 4]		Einfügen der Direct Mapped Caches in die MIPS. Wie können wir das am besten verifizieren?s
							- Wolfgang nochmal sicherheitshalber fragen ob nur der Instruction Cache eingearbeitet soll aber beide Caches entwickelt werden sollen
							
2017-03-08	[Task 5]		Überlegung, wie die Aufgabe 5 implementiert werden kann.
						
2017-03-08	[Task 3]		Besprechung der Lösung bzgl. Aufgabe 3.

2017-03-08	[Task 4]		Besprechung der Implementierung der Caches.
						
2017-03-08	[Task 4]		Code-Review und Optimierung.

2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "Task 4 - Caches".
Leonard Hendrik
2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "3.1 Introduction to Memories"
Leonard Hendrik
2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "3.2 Cache Simulation - Results"
Leonard Hendrik
2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "3.3 Design a direct mapped cache"
Leonard Hendrik
2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "3.4 Design a Finite State Machine for the Cache"
Leonard Hendrik				- Aktualisierung wird noch benötigt.

2017-03-20	[Task 4, Doku]	Korrekturlesen Kapitel "3.5 Design a testbench and simulate the Cache"
Leonard Hendrik

2017-03-26	[Task 4, Doku]	Korrekturlesen Kapitel "3.7 Replace the Instruction Memory of the MIPS CPU with the CPU"
Leonard, Hendrik

2017-03-20	[Doku]			Beschreibung, welche ausführbaren Daten wie auszuführen sind und wofür.

2017-03-20	[Task 5]		Implementierung der Aufgabe 5.

2017-03-20	[Task 5, Doku]	Beschreibung der Lösung bzgl. Aufgabe 5.

2017-03-20	[all]			Zusammenmergen aller Lösungen auf den master-Branch.

2017-03-20	[Doku]			Korrekturlesen und Abschluss der Dokumentation.


Erledigt
--------------------------------------------

2017-03-08	[Task 4, Doku]	Aktualisierung der Finite State Machine in der Dokumentation und Anpassung an die Implementierung.
Carsten						- Wartezustand unten links und unten rechts (nach writeback) 
							- In Textform die Kontrollsignale detailliert beschreiben (Einzelne Signale etc.)
							- Signale und Zustände genau beschreiben

2017-03-24	[All]			Dateien aus Repositority löschen, die nicht benötigt werden:
							- mips.o
							- mips.vhd~
							- ghdl01hendrik.sh~
							- bram.vhd_modifiedBRAMON
							- mipsModified.vhd

2017-03-20	[Task 4]		Das Stall-Signal wird vom Cache direkt nach einem neuen Lese-/Schreibbefehl auf '1' gesetzt. Erst, wenn der Startzustand 'idle'
Carsten						der zugehörigen FSM wieder erreicht wurde und somit der auszuführende Lese-/Schreibbefehl beendet wurde, wird das Stall-Signal
							zurück auf '0' gesetzt.
							Demnach muss die Testbench des Caches angepasst werden, damit diese auf richtige Weise das Stall-Signal in der Simulation überprüft.

2017-03-20	[Task 3, Doku]	Die Lösung der Aufgabe 3 muss in der Dokumentation beschrieben werden.
Hendrik	

2017-03-08	[Task 4, Doku]	Beantwortung der Frage 2.1 in der Dokumentation. "What are the advantages and disadvantages of different cache organization forms?"
von Carsten schon erledigt gewesen

2017-03-08	[Task 4, Doku]	Beantwortung der Frage 2.1 in der Dokumentation. "Why are there so many different storage types?"
Hendrik 

2017-03-08	[MIPS - Bug]	Wolfgang hat einen Bug in der MIPS gefunden (siehe Nachricht in StudIP).
							Wolfgang hat die Lösung in der Nachricht bereits beschrieben. Die Lösung muss daher in den Code eingefügt werden.

2017-03-08	[Task 3]		Code-Review.
							- unnötige Signale rauskicken
							
2017-03-08	[Task 3]		Implementierung Aufgabe 3.
Hendrik						- Code schön machen, Kommentare etc verständlich
	
2017-03-20	[master]		Zusammenmergen der Branches.

2017-03-08	[Task 4, MMU]	Das ready-Signal des Hauptspeichers soll erst nach 20 Taktzyklen auf '1' gesetzt werden (vgl. Anforderung in Aufgabenstellung).

2017-03-20	[Task 4]		Skript zum Ausführen der Testbench bzgl. Aufgabe 2.5 (Design a testbench and simulate the Cache) für
							- Windows
							- Linux
							- ...
							   
