## Estudo dirigido do módulos 13, 14, 15.

### Implementação MIPS

#### Unidade Operativa
> Chamada também de Parte Operativa, Caminho de Dados ou Datapath

- Construída a partir dos seguintes componentes
- Elementos de Armazenamento (Registradores e flip-flops)
- Operadores Lógicos Aritméticos
- Recursão de interconexão (Barramentos, mux)

> A Unidade Operativa do MIPS será projetada para implementar o seguinte subconjunto de instruções
- Instruções de referência a memória (lw sw)
- Instruções Lógico-Aritméticas (add, sub, and, or e slt)
- Instruções de fluxo de controle (beq, j)

##### Tipos de Instruções
- Tipo R (Ex: add)

![image](https://user-images.githubusercontent.com/18054053/48315724-09c2a480-e5c1-11e8-8098-ae5e341da308.png)

- Tipo I (Ex: beq, bne (Desvios))

![image](https://user-images.githubusercontent.com/18054053/48315741-4bebe600-e5c1-11e8-93d1-f6a3ddbed264.png)

- Tipo J (Ex: j, jal (Desvios Incondicionais))

![image](https://user-images.githubusercontent.com/18054053/48315795-e1877580-e5c1-11e8-93ac-d5a792c10331.png)



#### Processador Uniciclo

##### Unidade de Controle
- Deve prover
> - Sinais para os Multiplexadores
> - Sinais de leitura e escrita para as Memórias
> - Seleção da operação da ULA
> - Controle do novo endereço a ser carregado no PC, para instruções de salto

##### Temporização
- Todas as tarefas executadas em 1 período de clock
- Elementos de estado alternam seu valor apenas na borda de subida do clock

**Problemas da MIPS Uniciclo**: Instrução Lw, leitura da instrução, leitura do registrador de bas, extensão de sinal, cálculo do endereço, leitura do dado da memória, escrita em registrador.
- Unidade funcionais duplicadas.
- Em alguns casos pode violar o princípio de tornar o caso comum rápido.

#### Processador Multiciclo

- Idéia: cada fase de execução de uma instrução dura um ciclo de clock. Instruções podem ser executadas em números diferentes de ciclos.
- O ciclo é dimensionado de acordo com a etapa/módulo mais demorada.
- Reutilização de unidades funcionais
- Ula também usada para calcular o endereço e incrementar o PC
- A organização da parte operativa pode ser re-estruturada em função  destas características
- Memória também usada para armazenar instruções de dados
- Sinais de controle **Não serão** determinados diretamente pela instrução
- Usaremos uma máquina de estado finito para controle.

##### Unidade operativa Multiciclo
- Dividir as instruções em etapas, cada uma durando um ciclo.
- Equilibrar a quantidade de trabalho a ser feito
- Restringir cada ciclo para usar apenas uma vez cada unidade funcional.

> No final de um ciclo:
- Armazenar os valores para uso de ciclos posteriores
- Logo, necessita introduzir registradores "internos" adicionais.


##### Controle Multiciclo 5 Etapas
> Considerando 1 acesso à memória, 1 acesso a banco de registradores ou 1 operação da ULA por ciclo
> Projeto acionado por transição (Valores dos registradores não mudam até então)

- 1 Busca da instrução
> Ler a instrução da memória e incrementar PC
![image](https://user-images.githubusercontent.com/18054053/48320133-05b47800-e5fd-11e8-8054-ab1c6e92c739.png)

- 2 Etapa da decodificação da instrução e busca de operandos
> Não se sabe qual a instrução ainda, então são feitos procedimentos que não causam problemas depois
![image](https://user-images.githubusercontent.com/18054053/48320151-51672180-e5fd-11e8-9cd4-632d7850155c.png)

- 3 Etapa de execução, cálculo do endereço de memória ou conclusão de desvio

> Calcula-se o endereço

> Os valores de A e B estão prontos

> O endereço de desvio está pronto

> calcula-se o endereço de memória ou conclusão de desvio

> PC é substituído pelo endereço do Jump

![image](https://user-images.githubusercontent.com/18054053/48320184-bcb0f380-e5fd-11e8-9dac-0c358697b31f.png)

![image](https://user-images.githubusercontent.com/18054053/48320190-c76b8880-e5fd-11e8-81f2-551a1bace172.png)

- 4 Etapa de acesso a memória ou conclusão de instrução Tipo-R
![image](https://user-images.githubusercontent.com/18054053/48320221-1dd8c700-e5fe-11e8-96ea-64bc5ad8e13b.png)

- 5 Etapa de conclusão da leitura da memória
![image](https://user-images.githubusercontent.com/18054053/48320227-229d7b00-e5fe-11e8-9f11-0bbafcb27151.png)


##### Máquina de Estados finitos
- Cada nó do diagrama representa um estado
- A transição entre estados é indicada por arcos
- As condições de disparo de uma transição são associadas aos arcos
- Cada estado corresponde a um ciclo de relógio.

![image](https://user-images.githubusercontent.com/18054053/48320252-9475c480-e5fe-11e8-80c9-1f533fb5b00c.png)
