|xuat_xung
busy <= dda_module:inst.BUSY
PULSE_WR => dda_module:inst.PULSE_WR
NADV => inst4.IN0
NWE => dda_module:inst.WR
CLK => dda_module:inst.CLK
pulse1 <= dda_module:inst.PULSE2
pulse2 <= dda_module:inst.PULSE3
pulse3 <= dda_module:inst.PULSE4
pulse0 <= dda_module:inst.PULSE1
dir0 <= dda_module:inst.DIR1
dir1 <= dda_module:inst.DIR2
dir2 <= dda_module:inst.DIR3
dir3 <= dda_module:inst.DIR4
LIMIT <= <GND>
NOE => ~NO_FANOUT~
STOP => ~NO_FANOUT~
LS0 => ~NO_FANOUT~
LS1 => ~NO_FANOUT~
LS2 => ~NO_FANOUT~
LS3 => ~NO_FANOUT~
ENC_1_A => ~NO_FANOUT~
ENC_1_B => ~NO_FANOUT~
ENC_2_A => ~NO_FANOUT~
ENC_2_B => ~NO_FANOUT~
ENC_3_A => ~NO_FANOUT~
ENC_3_B => ~NO_FANOUT~


|xuat_xung|dda_module:inst
PULSE1 <= test:inst.pulse
PULSE_WR => test:inst.WR
PULSE_WR => test:inst4.WR
PULSE_WR => test:inst5.WR
PULSE_WR => test:inst11.WR
CLK => test:inst.clk
CLK => test:inst4.clk
CLK => test:inst5.clk
CLK => test:inst11.clk
A[0] => 74138:inst41.A
A[1] => 74138:inst41.B
A[2] => 74138:inst41.C
CS => inst8.IN1
CS => inst10.IN1
CS => inst21.IN1
CS => inst22.IN1
WR => inst8.IN2
WR => inst10.IN2
WR => inst21.IN2
WR => inst22.IN2
D[0] => 74373b:inst2.D[1]
D[0] => 74373b:inst7.D[1]
D[0] => 74373b:inst18.D[1]
D[0] => 74373b:inst20.D[1]
D[1] => 74373b:inst2.D[2]
D[1] => 74373b:inst7.D[2]
D[1] => 74373b:inst18.D[2]
D[1] => 74373b:inst20.D[2]
D[2] => 74373b:inst2.D[3]
D[2] => 74373b:inst7.D[3]
D[2] => 74373b:inst18.D[3]
D[2] => 74373b:inst20.D[3]
D[3] => 74373b:inst2.D[4]
D[3] => 74373b:inst7.D[4]
D[3] => 74373b:inst18.D[4]
D[3] => 74373b:inst20.D[4]
D[4] => 74373b:inst2.D[5]
D[4] => 74373b:inst7.D[5]
D[4] => 74373b:inst18.D[5]
D[4] => 74373b:inst20.D[5]
D[5] => 74373b:inst2.D[6]
D[5] => 74373b:inst7.D[6]
D[5] => 74373b:inst18.D[6]
D[5] => 74373b:inst20.D[6]
D[6] => 74373b:inst2.D[7]
D[6] => 74373b:inst7.D[7]
D[6] => 74373b:inst18.D[7]
D[6] => 74373b:inst20.D[7]
D[7] => 74373b:inst2.D[8]
D[7] => 74373b:inst7.D[8]
D[7] => 74373b:inst18.D[8]
D[7] => 74373b:inst20.D[8]
DIR1 <= test:inst.dir
PULSE2 <= test:inst4.pulse
DIR2 <= test:inst4.dir
PULSE3 <= test:inst5.pulse
DIR3 <= test:inst5.dir
PULSE4 <= test:inst11.pulse
DIR4 <= test:inst11.dir
BUSY <= inst3.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|test:inst
N[0] => Ntemp[0].DATAIN
N[1] => Ntemp[1].DATAIN
N[2] => Ntemp[2].DATAIN
N[3] => Ntemp[3].DATAIN
N[4] => Ntemp[4].DATAIN
N[5] => Ntemp[5].DATAIN
N[6] => Ntemp[6].DATAIN
N[7] => dir~reg0.DATAIN
WR => pre_WR.DATAIN
WR => Equal0.IN0
clk => pulse~reg0.CLK
clk => acc[0].CLK
clk => acc[1].CLK
clk => acc[2].CLK
clk => acc[3].CLK
clk => acc[4].CLK
clk => acc[5].CLK
clk => acc[6].CLK
clk => acc[7].CLK
clk => acc[8].CLK
clk => acc[9].CLK
clk => acc[10].CLK
clk => clk20u.CLK
clk => clk_20cnt[0].CLK
clk => clk_20cnt[1].CLK
clk => clk_20cnt[2].CLK
clk => clk_20cnt[3].CLK
clk => clk_20cnt[4].CLK
clk => clk_20cnt[5].CLK
clk => clk_20cnt[6].CLK
clk => clk_20cnt[7].CLK
clk => clk_20cnt[8].CLK
clk => clk_20cnt[9].CLK
clk => clk_20cnt[10].CLK
clk => clk_cnt[0].CLK
clk => clk_cnt[1].CLK
clk => clk_cnt[2].CLK
clk => clk_cnt[3].CLK
clk => clk_cnt[4].CLK
clk => clk_cnt[5].CLK
clk => clk_cnt[6].CLK
clk => clk_cnt[7].CLK
clk => clk_cnt[8].CLK
clk => clk_cnt[9].CLK
clk => clk_cnt[10].CLK
clk => busy~reg0.CLK
clk => dir~reg0.CLK
clk => Ntemp[0].CLK
clk => Ntemp[1].CLK
clk => Ntemp[2].CLK
clk => Ntemp[3].CLK
clk => Ntemp[4].CLK
clk => Ntemp[5].CLK
clk => Ntemp[6].CLK
clk => Ntemp[7].CLK
clk => pre_WR.CLK
pulse <= pulse~reg0.DB_MAX_OUTPUT_PORT_TYPE
dir <= dir~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|74373b:inst2
Q8 <= 74.DB_MAX_OUTPUT_PORT_TYPE
D8 => 19.DATAIN
G => 19.LATCH_ENABLE
G => 18.LATCH_ENABLE
G => 17.LATCH_ENABLE
G => 16.LATCH_ENABLE
G => 15.LATCH_ENABLE
G => 14.LATCH_ENABLE
G => 13.LATCH_ENABLE
G => 12.LATCH_ENABLE
OEN => 1.IN0
Q7 <= 73.DB_MAX_OUTPUT_PORT_TYPE
D7 => 18.DATAIN
Q6 <= 72.DB_MAX_OUTPUT_PORT_TYPE
D6 => 17.DATAIN
Q5 <= 71.DB_MAX_OUTPUT_PORT_TYPE
D5 => 16.DATAIN
Q4 <= 70.DB_MAX_OUTPUT_PORT_TYPE
D4 => 15.DATAIN
Q3 <= 69.DB_MAX_OUTPUT_PORT_TYPE
D3 => 14.DATAIN
Q2 <= 68.DB_MAX_OUTPUT_PORT_TYPE
D2 => 13.DATAIN
Q1 <= 67.DB_MAX_OUTPUT_PORT_TYPE
D1 => 12.DATAIN


|xuat_xung|dda_module:inst|74138:inst41
Y7N <= 22.DB_MAX_OUTPUT_PORT_TYPE
G1 => 8.IN0
G2BN => 1.IN1
G2AN => 1.IN2
B => 10.IN0
A => 9.IN0
C => 11.IN0
Y6N <= 21.DB_MAX_OUTPUT_PORT_TYPE
Y5N <= 20.DB_MAX_OUTPUT_PORT_TYPE
Y4N <= 19.DB_MAX_OUTPUT_PORT_TYPE
Y3N <= 18.DB_MAX_OUTPUT_PORT_TYPE
Y2N <= 17.DB_MAX_OUTPUT_PORT_TYPE
Y1N <= 16.DB_MAX_OUTPUT_PORT_TYPE
Y0N <= 15.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|test:inst4
N[0] => Ntemp[0].DATAIN
N[1] => Ntemp[1].DATAIN
N[2] => Ntemp[2].DATAIN
N[3] => Ntemp[3].DATAIN
N[4] => Ntemp[4].DATAIN
N[5] => Ntemp[5].DATAIN
N[6] => Ntemp[6].DATAIN
N[7] => dir~reg0.DATAIN
WR => pre_WR.DATAIN
WR => Equal0.IN0
clk => pulse~reg0.CLK
clk => acc[0].CLK
clk => acc[1].CLK
clk => acc[2].CLK
clk => acc[3].CLK
clk => acc[4].CLK
clk => acc[5].CLK
clk => acc[6].CLK
clk => acc[7].CLK
clk => acc[8].CLK
clk => acc[9].CLK
clk => acc[10].CLK
clk => clk20u.CLK
clk => clk_20cnt[0].CLK
clk => clk_20cnt[1].CLK
clk => clk_20cnt[2].CLK
clk => clk_20cnt[3].CLK
clk => clk_20cnt[4].CLK
clk => clk_20cnt[5].CLK
clk => clk_20cnt[6].CLK
clk => clk_20cnt[7].CLK
clk => clk_20cnt[8].CLK
clk => clk_20cnt[9].CLK
clk => clk_20cnt[10].CLK
clk => clk_cnt[0].CLK
clk => clk_cnt[1].CLK
clk => clk_cnt[2].CLK
clk => clk_cnt[3].CLK
clk => clk_cnt[4].CLK
clk => clk_cnt[5].CLK
clk => clk_cnt[6].CLK
clk => clk_cnt[7].CLK
clk => clk_cnt[8].CLK
clk => clk_cnt[9].CLK
clk => clk_cnt[10].CLK
clk => busy~reg0.CLK
clk => dir~reg0.CLK
clk => Ntemp[0].CLK
clk => Ntemp[1].CLK
clk => Ntemp[2].CLK
clk => Ntemp[3].CLK
clk => Ntemp[4].CLK
clk => Ntemp[5].CLK
clk => Ntemp[6].CLK
clk => Ntemp[7].CLK
clk => pre_WR.CLK
pulse <= pulse~reg0.DB_MAX_OUTPUT_PORT_TYPE
dir <= dir~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|74373b:inst7
Q8 <= 74.DB_MAX_OUTPUT_PORT_TYPE
D8 => 19.DATAIN
G => 19.LATCH_ENABLE
G => 18.LATCH_ENABLE
G => 17.LATCH_ENABLE
G => 16.LATCH_ENABLE
G => 15.LATCH_ENABLE
G => 14.LATCH_ENABLE
G => 13.LATCH_ENABLE
G => 12.LATCH_ENABLE
OEN => 1.IN0
Q7 <= 73.DB_MAX_OUTPUT_PORT_TYPE
D7 => 18.DATAIN
Q6 <= 72.DB_MAX_OUTPUT_PORT_TYPE
D6 => 17.DATAIN
Q5 <= 71.DB_MAX_OUTPUT_PORT_TYPE
D5 => 16.DATAIN
Q4 <= 70.DB_MAX_OUTPUT_PORT_TYPE
D4 => 15.DATAIN
Q3 <= 69.DB_MAX_OUTPUT_PORT_TYPE
D3 => 14.DATAIN
Q2 <= 68.DB_MAX_OUTPUT_PORT_TYPE
D2 => 13.DATAIN
Q1 <= 67.DB_MAX_OUTPUT_PORT_TYPE
D1 => 12.DATAIN


|xuat_xung|dda_module:inst|test:inst5
N[0] => Ntemp[0].DATAIN
N[1] => Ntemp[1].DATAIN
N[2] => Ntemp[2].DATAIN
N[3] => Ntemp[3].DATAIN
N[4] => Ntemp[4].DATAIN
N[5] => Ntemp[5].DATAIN
N[6] => Ntemp[6].DATAIN
N[7] => dir~reg0.DATAIN
WR => pre_WR.DATAIN
WR => Equal0.IN0
clk => pulse~reg0.CLK
clk => acc[0].CLK
clk => acc[1].CLK
clk => acc[2].CLK
clk => acc[3].CLK
clk => acc[4].CLK
clk => acc[5].CLK
clk => acc[6].CLK
clk => acc[7].CLK
clk => acc[8].CLK
clk => acc[9].CLK
clk => acc[10].CLK
clk => clk20u.CLK
clk => clk_20cnt[0].CLK
clk => clk_20cnt[1].CLK
clk => clk_20cnt[2].CLK
clk => clk_20cnt[3].CLK
clk => clk_20cnt[4].CLK
clk => clk_20cnt[5].CLK
clk => clk_20cnt[6].CLK
clk => clk_20cnt[7].CLK
clk => clk_20cnt[8].CLK
clk => clk_20cnt[9].CLK
clk => clk_20cnt[10].CLK
clk => clk_cnt[0].CLK
clk => clk_cnt[1].CLK
clk => clk_cnt[2].CLK
clk => clk_cnt[3].CLK
clk => clk_cnt[4].CLK
clk => clk_cnt[5].CLK
clk => clk_cnt[6].CLK
clk => clk_cnt[7].CLK
clk => clk_cnt[8].CLK
clk => clk_cnt[9].CLK
clk => clk_cnt[10].CLK
clk => busy~reg0.CLK
clk => dir~reg0.CLK
clk => Ntemp[0].CLK
clk => Ntemp[1].CLK
clk => Ntemp[2].CLK
clk => Ntemp[3].CLK
clk => Ntemp[4].CLK
clk => Ntemp[5].CLK
clk => Ntemp[6].CLK
clk => Ntemp[7].CLK
clk => pre_WR.CLK
pulse <= pulse~reg0.DB_MAX_OUTPUT_PORT_TYPE
dir <= dir~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|74373b:inst18
Q8 <= 74.DB_MAX_OUTPUT_PORT_TYPE
D8 => 19.DATAIN
G => 19.LATCH_ENABLE
G => 18.LATCH_ENABLE
G => 17.LATCH_ENABLE
G => 16.LATCH_ENABLE
G => 15.LATCH_ENABLE
G => 14.LATCH_ENABLE
G => 13.LATCH_ENABLE
G => 12.LATCH_ENABLE
OEN => 1.IN0
Q7 <= 73.DB_MAX_OUTPUT_PORT_TYPE
D7 => 18.DATAIN
Q6 <= 72.DB_MAX_OUTPUT_PORT_TYPE
D6 => 17.DATAIN
Q5 <= 71.DB_MAX_OUTPUT_PORT_TYPE
D5 => 16.DATAIN
Q4 <= 70.DB_MAX_OUTPUT_PORT_TYPE
D4 => 15.DATAIN
Q3 <= 69.DB_MAX_OUTPUT_PORT_TYPE
D3 => 14.DATAIN
Q2 <= 68.DB_MAX_OUTPUT_PORT_TYPE
D2 => 13.DATAIN
Q1 <= 67.DB_MAX_OUTPUT_PORT_TYPE
D1 => 12.DATAIN


|xuat_xung|dda_module:inst|test:inst11
N[0] => Ntemp[0].DATAIN
N[1] => Ntemp[1].DATAIN
N[2] => Ntemp[2].DATAIN
N[3] => Ntemp[3].DATAIN
N[4] => Ntemp[4].DATAIN
N[5] => Ntemp[5].DATAIN
N[6] => Ntemp[6].DATAIN
N[7] => dir~reg0.DATAIN
WR => pre_WR.DATAIN
WR => Equal0.IN0
clk => pulse~reg0.CLK
clk => acc[0].CLK
clk => acc[1].CLK
clk => acc[2].CLK
clk => acc[3].CLK
clk => acc[4].CLK
clk => acc[5].CLK
clk => acc[6].CLK
clk => acc[7].CLK
clk => acc[8].CLK
clk => acc[9].CLK
clk => acc[10].CLK
clk => clk20u.CLK
clk => clk_20cnt[0].CLK
clk => clk_20cnt[1].CLK
clk => clk_20cnt[2].CLK
clk => clk_20cnt[3].CLK
clk => clk_20cnt[4].CLK
clk => clk_20cnt[5].CLK
clk => clk_20cnt[6].CLK
clk => clk_20cnt[7].CLK
clk => clk_20cnt[8].CLK
clk => clk_20cnt[9].CLK
clk => clk_20cnt[10].CLK
clk => clk_cnt[0].CLK
clk => clk_cnt[1].CLK
clk => clk_cnt[2].CLK
clk => clk_cnt[3].CLK
clk => clk_cnt[4].CLK
clk => clk_cnt[5].CLK
clk => clk_cnt[6].CLK
clk => clk_cnt[7].CLK
clk => clk_cnt[8].CLK
clk => clk_cnt[9].CLK
clk => clk_cnt[10].CLK
clk => busy~reg0.CLK
clk => dir~reg0.CLK
clk => Ntemp[0].CLK
clk => Ntemp[1].CLK
clk => Ntemp[2].CLK
clk => Ntemp[3].CLK
clk => Ntemp[4].CLK
clk => Ntemp[5].CLK
clk => Ntemp[6].CLK
clk => Ntemp[7].CLK
clk => pre_WR.CLK
pulse <= pulse~reg0.DB_MAX_OUTPUT_PORT_TYPE
dir <= dir~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|dda_module:inst|74373b:inst20
Q8 <= 74.DB_MAX_OUTPUT_PORT_TYPE
D8 => 19.DATAIN
G => 19.LATCH_ENABLE
G => 18.LATCH_ENABLE
G => 17.LATCH_ENABLE
G => 16.LATCH_ENABLE
G => 15.LATCH_ENABLE
G => 14.LATCH_ENABLE
G => 13.LATCH_ENABLE
G => 12.LATCH_ENABLE
OEN => 1.IN0
Q7 <= 73.DB_MAX_OUTPUT_PORT_TYPE
D7 => 18.DATAIN
Q6 <= 72.DB_MAX_OUTPUT_PORT_TYPE
D6 => 17.DATAIN
Q5 <= 71.DB_MAX_OUTPUT_PORT_TYPE
D5 => 16.DATAIN
Q4 <= 70.DB_MAX_OUTPUT_PORT_TYPE
D4 => 15.DATAIN
Q3 <= 69.DB_MAX_OUTPUT_PORT_TYPE
D3 => 14.DATAIN
Q2 <= 68.DB_MAX_OUTPUT_PORT_TYPE
D2 => 13.DATAIN
Q1 <= 67.DB_MAX_OUTPUT_PORT_TYPE
D1 => 12.DATAIN


|xuat_xung|74138:inst10
Y7N <= 22.DB_MAX_OUTPUT_PORT_TYPE
G1 => 8.IN0
G2BN => 1.IN1
G2AN => 1.IN2
B => 10.IN0
A => 9.IN0
C => 11.IN0
Y6N <= 21.DB_MAX_OUTPUT_PORT_TYPE
Y5N <= 20.DB_MAX_OUTPUT_PORT_TYPE
Y4N <= 19.DB_MAX_OUTPUT_PORT_TYPE
Y3N <= 18.DB_MAX_OUTPUT_PORT_TYPE
Y2N <= 17.DB_MAX_OUTPUT_PORT_TYPE
Y1N <= 16.DB_MAX_OUTPUT_PORT_TYPE
Y0N <= 15.DB_MAX_OUTPUT_PORT_TYPE


|xuat_xung|74373b:inst1
Q8 <= 74.DB_MAX_OUTPUT_PORT_TYPE
D8 => 19.DATAIN
G => 19.LATCH_ENABLE
G => 18.LATCH_ENABLE
G => 17.LATCH_ENABLE
G => 16.LATCH_ENABLE
G => 15.LATCH_ENABLE
G => 14.LATCH_ENABLE
G => 13.LATCH_ENABLE
G => 12.LATCH_ENABLE
OEN => 1.IN0
Q7 <= 73.DB_MAX_OUTPUT_PORT_TYPE
D7 => 18.DATAIN
Q6 <= 72.DB_MAX_OUTPUT_PORT_TYPE
D6 => 17.DATAIN
Q5 <= 71.DB_MAX_OUTPUT_PORT_TYPE
D5 => 16.DATAIN
Q4 <= 70.DB_MAX_OUTPUT_PORT_TYPE
D4 => 15.DATAIN
Q3 <= 69.DB_MAX_OUTPUT_PORT_TYPE
D3 => 14.DATAIN
Q2 <= 68.DB_MAX_OUTPUT_PORT_TYPE
D2 => 13.DATAIN
Q1 <= 67.DB_MAX_OUTPUT_PORT_TYPE
D1 => 12.DATAIN


