Fitter report for top
Thu Feb 28 13:24:05 2013
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Feb 28 13:24:05 2013     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; top                                       ;
; Top-level Entity Name              ; top                                       ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 14,718 / 33,216 ( 44 % )                  ;
;     Total combinational functions  ; 11,399 / 33,216 ( 34 % )                  ;
;     Dedicated logic registers      ; 10,277 / 33,216 ( 31 % )                  ;
; Total registers                    ; 10277                                     ;
; Total pins                         ; 280 / 475 ( 59 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 369,088 / 483,840 ( 76 % )                ;
; Embedded Multiplier 9-bit elements ; 70 / 70 ( 100 % )                         ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Placement Effort Multiplier                                                ; 4.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 4.0                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL              ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Extra              ; Normal                         ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; Off                ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.0%      ;
;     3 processors           ;  36.7%      ;
;     4 processors           ;  35.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; mult:u18|mult_out_reg[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                      ; DATAOUT          ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15]                                                                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[14]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; usbmouse:u96|mult:u13|mult_out_reg[15]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                         ; DATAOUT          ;                       ;
; camera:u131|Add2~0                                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; camera:u131|Add2~1                                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; camera:u131|Add7~1                                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; camera:u131|Add7~24                                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; camera:u131|ShiftRight0~2                                                                                                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; camera:u131|camera_abs_x_pos_scaled[0]~1                                                                                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~2                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~3                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~5                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~5_RESYN0_BDD1                                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~5_RESYN2_BDD3                                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~16                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~17                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr4~17_RESYN10_BDD11                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~3                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~4                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~6                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~6_RESYN6_BDD7                                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~6_RESYN8_BDD9                                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~7                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~7_RESYN80_BDD81                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr5~7_RESYN82_BDD83                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr15~0                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr15~1                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr15~2                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr15~2_RESYN76_BDD77                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; control:u138|WideOr15~2_RESYN78_BDD79                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|Add0~32                                                                                                                                                                                                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4_RESYN168_BDD169                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4_RESYN170_BDD171                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[32]~7                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[48]~11                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[64]~16                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[80]~22                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[96]~29                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[112]~37                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[128]~46                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[144]~56                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[160]~67                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[176]~79                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[192]~92                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[208]~106                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[224]~121                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_2_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_3_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[0]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[0]~1                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[0]~1                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[0]~1                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[0]~1                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[0]~1                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~15                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~16                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~16_RESYN174_BDD175                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~16_RESYN290_BDD291                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~16_RESYN292_BDD293                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~18                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19_RESYN178_BDD179                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19_RESYN180_BDD181                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~13                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~14                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~14_RESYN288_BDD289                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|Add0~1                                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|Add0~1                                                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|Add0~29                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|fifo_wrreq~0_wirecell                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|cntr_oj7:usedw_counter|counter_comb_bita0 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|cntr_oj7:usedw_counter|counter_comb_bita1 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[0]~4                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN182_BDD183                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN184_BDD185                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u57|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u57|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u57|always0~1_RESYN198_BDD199                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u57|always0~1_RESYN200_BDD201                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u60|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u60|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u60|always0~2_RESYN62_BDD63                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~0_RESYN218_BDD219                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~0_RESYN220_BDD221                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~2_RESYN222_BDD223                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u66|always0~2_RESYN224_BDD225                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN226_BDD227                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN228_BDD229                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN264_BDD265                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN266_BDD267                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~54                                                                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~55                                                                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~62                                                                                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~62_RESYN40_BDD41                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~62_RESYN42_BDD43                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~62_RESYN44_BDD45                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~68                                                                                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~68_RESYN146_BDD147                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[10]~103                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[10]~103_RESYN148_BDD149                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~105                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~106                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107_RESYN150_BDD151                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107_RESYN152_BDD153                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107_RESYN154_BDD155                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~119                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~119_RESYN156_BDD157                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~35                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~36                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~37                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~37_RESYN90_BDD91                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~37_RESYN92_BDD93                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~37_RESYN94_BDD95                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~50                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~50_RESYN96_BDD97                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~7                                                                                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~7_RESYN286_BDD287                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~25                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~26                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~27                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~32                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN12_BDD13                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN14_BDD15                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~34                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~34_RESYN84_BDD85                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~34_RESYN86_BDD87                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~34_RESYN88_BDD89                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~51                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~52                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~52_RESYN22_BDD23                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~124                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~136                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~136_RESYN46_BDD47                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~136_RESYN48_BDD49                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~140                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|always0~1_RESYN64_BDD65                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~9                                                                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~11                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~18                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~18_RESYN164_BDD165                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~18_RESYN166_BDD167                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~21                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~22                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~22_RESYN186_BDD187                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u71|tristate:u2|out[15]~22_RESYN188_BDD189                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u76|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u76|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u76|always0~2_RESYN58_BDD59                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~1_RESYN66_BDD67                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~2_RESYN230_BDD231                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u80|always0~2_RESYN232_BDD233                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN234_BDD235                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN236_BDD237                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u85|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u85|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u85|always0~1_RESYN60_BDD61                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~1_RESYN68_BDD69                                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~2_RESYN238_BDD239                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~2_RESYN240_BDD241                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~1_RESYN268_BDD269                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~1                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~2_RESYN242_BDD243                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~2_RESYN244_BDD245                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN202_BDD203                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN204_BDD205                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1_RESYN206_BDD207                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1_RESYN208_BDD209                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1_RESYN246_BDD247                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1_RESYN248_BDD249                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~1                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~1_RESYN70_BDD71                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~2                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~2_RESYN250_BDD251                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~2_RESYN252_BDD253                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN210_BDD211                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN212_BDD213                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~0                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~0_RESYN196_BDD197                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~1_RESYN254_BDD255                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~4                                                                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~8                                                                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN100_BDD101                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN102_BDD103                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN104_BDD105                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN106_BDD107                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN108_BDD109                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[2]~23                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[2]~24                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[2]~24_RESYN26_BDD27                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[2]~40                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[2]~40_RESYN118_BDD119                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~41                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~41_RESYN120_BDD121                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~41_RESYN124_BDD125                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~41_RESYN126_BDD127                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~58                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~58_RESYN128_BDD129                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~58_RESYN130_BDD131                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~58_RESYN132_BDD133                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~58_RESYN134_BDD135                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~59                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[3]~59_RESYN136_BDD137                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[4]~78                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[4]~78_RESYN138_BDD139                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~80                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~81                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~81_RESYN28_BDD29                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~97                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~97_RESYN140_BDD141                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[6]~115                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[6]~115_RESYN142_BDD143                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~117                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~118                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~125                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~125_RESYN30_BDD31                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~125_RESYN32_BDD33                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~125_RESYN34_BDD35                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~129                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~130                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~131                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~131_RESYN36_BDD37                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~131_RESYN38_BDD39                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~133                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~133_RESYN144_BDD145                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~1                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~1_RESYN72_BDD73                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~2                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~2_RESYN256_BDD257                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~2_RESYN258_BDD259                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2_RESYN260_BDD261                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2_RESYN262_BDD263                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1_RESYN214_BDD215                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1_RESYN216_BDD217                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~5                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~7                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~8                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN52_BDD53                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN54_BDD55                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN56_BDD57                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN190_BDD191                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN192_BDD193                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~9_RESYN194_BDD195                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~10                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~11                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~11_RESYN270_BDD271                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; microphone:u82|Add0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; microphone:u82|Add0~17                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ps2_keyboard:u64|mem_addr_en~0                                                                                                                                                                                                                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ps2_keyboard:u64|mem_addr_en~0_wirecell                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode844w[2]                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode844w[2]_RESYN160_BDD161                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode844w[2]~0                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode857w[2]                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode857w[2]_RESYN98_BDD99                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode865w[2]                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode865w[2]_RESYN158_BDD159                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode873w[2]                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode873w[2]_RESYN162_BDD163                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode873w[2]~0                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[1]~6                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[2]~7                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[2]~8                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[3]~10                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; serial_receive:u112|Add0~1                                                                                                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; serial_receive:u112|timer~0                                                                                                                                                                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sl:u23|ShiftLeft0~31                                                                                                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sl:u23|ShiftLeft0~32                                                                                                                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sl:u23|ShiftLeft0~32_RESYN24_BDD25                                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sr:u24|ShiftRight0~0                                                                                                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sr:u24|ShiftRight0~1                                                                                                                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sr:u24|ShiftRight0~1_RESYN4_BDD5                                                                                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; sub:u17|out[0]~0                                                                                                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~14                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~15                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~16                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~16_RESYN16_BDD17                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~30                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~31                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~31_RESYN18_BDD19                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~31_RESYN20_BDD21                                                                                                                                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u37|out[3]~7                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u38|out[7]~4                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u38|out[8]~5                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u42|out[2]~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u42|out[2]~0_RESYN112_BDD113                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u42|out[2]~0_RESYN116_BDD117                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|control:u51|WideOr4~20                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|control:u51|WideOr4~20_wirecell                                                                                                                                                                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|Add0~32                                                                                                                                                                                                                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4_RESYN272_BDD273                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[16]~4_RESYN274_BDD275                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[32]~7                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[48]~11                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[64]~16                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[80]~22                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[96]~29                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[112]~37                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[128]~46                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[144]~56                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[160]~67                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[176]~79                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[192]~92                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[208]~106                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|StageOut[224]~121                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_2_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_3_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[0]~1                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[0]~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[0]~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[0]~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[0]~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[0]~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~14                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~15                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~15_RESYN278_BDD279                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~15_RESYN296_BDD297                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[51]~15_RESYN298_BDD299                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~18                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19_RESYN282_BDD283                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19_RESYN284_BDD285                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~12                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~13                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~13_RESYN294_BDD295                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; vga:u86|Add4~1                                                                                                                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; vga:u86|Add5~1                                                                                                                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; vga:u86|Add5~24                                                                                                                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; vga:u86|Equal1~1                                                                                                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN182_BDD183                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN184_BDD185                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN310_BDD311                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u43|always0~3_RESYN312_BDD313                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN226_BDD227                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN228_BDD229                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN322_BDD323                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u67|always0~2_RESYN324_BDD325                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN264_BDD265                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN266_BDD267                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN332_BDD333                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|always0~0_RESYN334_BDD335                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~67                                                                                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[8]~67_RESYN376_BDD377                                                                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[10]~102                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[10]~102_RESYN438_BDD439                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~107_RESYN154_BDD155                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~113                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~118                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~118_RESYN304_BDD305                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~118_RESYN306_BDD307                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[11]~118_RESYN308_BDD309                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~45                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~46                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~47                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~47_RESYN366_BDD367                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~47_RESYN368_BDD369                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~50                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~50_RESYN96_BDD97                                                                                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[12]~50_RESYN302_BDD303                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~12                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~16                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~17                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~17_RESYN352_BDD353                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~17_RESYN354_BDD355                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~17_RESYN356_BDD357                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~30                                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~31                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~31_RESYN358_BDD359                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN14_BDD15                                                                                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN360_BDD361                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN362_BDD363                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[13]~33_RESYN364_BDD365                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~123                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~139                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~139_RESYN440_BDD441                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u68|tristate:u2|out[14]~139_RESYN442_BDD443                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN234_BDD235                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN236_BDD237                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN326_BDD327                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u84|always0~0_RESYN328_BDD329                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~1_RESYN68_BDD69                                                                                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~2_RESYN240_BDD241                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u88|always0~2_RESYN240_RESYN346_BDD347                                                                                                                                                                                                                                      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~1_RESYN268_BDD269                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~1_RESYN336_BDD337                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~2                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~2_RESYN412_BDD413                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u95|always0~2_RESYN414_BDD415                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~0                                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~2_RESYN242_BDD243                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u98|always0~2_RESYN242_RESYN424_BDD425                                                                                                                                                                                                                                      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1                                                                                                                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN202_BDD203                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN204_BDD205                                                                                                                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN314_BDD315                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u99|always0~1_RESYN316_BDD317                                                                                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1_RESYN206_BDD207                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1_RESYN208_BDD209                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u100|always0~1_RESYN208_RESYN342_BDD343                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~0                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~0_RESYN396_BDD397                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1_RESYN246_BDD247                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1_RESYN248_BDD249                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u101|always0~1_RESYN248_RESYN348_BDD349                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u102|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u102|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u102|always0~1_RESYN398_BDD399                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u102|always0~1_RESYN400_BDD401                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~2_RESYN250_BDD251                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u106|always0~2_RESYN250_RESYN444_BDD445                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN210_BDD211                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN212_BDD213                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN318_BDD319                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u111|always0~1_RESYN320_BDD321                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u114|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u114|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u114|always0~1_RESYN402_BDD403                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u114|always0~1_RESYN404_BDD405                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u115|always0~0                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u115|always0~0_RESYN416_BDD417                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~1_RESYN254_BDD255                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~1_RESYN330_BDD331                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|always0~2                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN100_BDD101                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN104_BDD105                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN106_BDD107                                                                                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN108_BDD109                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN108_RESYN338_BDD339                                                                                                                                                                                                                         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[1]~20_RESYN108_RESYN340_BDD341                                                                                                                                                                                                                         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~96                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[5]~96_RESYN432_BDD433                                                                                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~132                                                                                                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u118|tristate:u2|out[7]~132_RESYN374_BDD375                                                                                                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~2_RESYN256_BDD257                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u122|always0~2_RESYN256_RESYN446_BDD447                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~0                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~1_RESYN410_BDD411                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2_RESYN260_BDD261                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2_RESYN262_BDD263                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u128|always0~2_RESYN262_RESYN350_BDD351                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1_RESYN214_BDD215                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1_RESYN216_BDD217                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u130|always0~1_RESYN216_RESYN344_BDD345                                                                                                                                                                                                                                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~1                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~1_RESYN392_BDD393                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~1_RESYN394_BDD395                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~11                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~12                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~12_RESYN418_BDD419                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~12_RESYN420_BDD421                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; in_port:u133|always0~12_RESYN422_BDD423                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[4]~11                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[4]~12                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[4]~12_RESYN430_BDD431                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[9]~21                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[9]~22                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[9]~22_RESYN434_BDD435                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[9]~22_RESYN436_BDD437                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[12]~2                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[12]~3                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[12]~3_RESYN370_BDD371                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6|result_node[12]~3_RESYN372_BDD373                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~0                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~0_RESYN378_BDD379                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~0_RESYN380_BDD381                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~0_RESYN382_BDD383                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~2                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~2_RESYN384_BDD385                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~6                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~6_RESYN386_BDD387                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~7                                                                                                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~7_RESYN388_BDD389                                                                                                                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~15                                                                                                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; register:u11|data_out~15_RESYN390_BDD391                                                                                                                                                                                                                                            ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~27                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~28                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~29                                                                                                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~29_RESYN426_BDD427                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~29_RESYN428_BDD429                                                                                                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~44                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u28|out[0]~45                                                                                                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
; tristate:u37|out[11]~20                                                                                                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                               ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location     ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; I/O Standard ;                ;              ; ENET_DATA[0]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; FL_ADDR[20]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; FL_ADDR[21]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TD_HS         ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TD_VS         ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 22538 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 22538 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 22372   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 161     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /afs/umich.edu/user/a/n/anthor/Desktop/ENGR100/lab6/top.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                         ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                   ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 14,718 / 33,216 ( 44 % )                                                                                ;
;     -- Combinational with no register       ; 4441                                                                                                    ;
;     -- Register only                        ; 3319                                                                                                    ;
;     -- Combinational with a register        ; 6958                                                                                                    ;
;                                             ;                                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                                         ;
;     -- 4 input functions                    ; 3790                                                                                                    ;
;     -- 3 input functions                    ; 5224                                                                                                    ;
;     -- <=2 input functions                  ; 2385                                                                                                    ;
;     -- Register only                        ; 3319                                                                                                    ;
;                                             ;                                                                                                         ;
; Logic elements by mode                      ;                                                                                                         ;
;     -- normal mode                          ; 8396                                                                                                    ;
;     -- arithmetic mode                      ; 3003                                                                                                    ;
;                                             ;                                                                                                         ;
; Total registers*                            ; 10,277 / 34,593 ( 30 % )                                                                                ;
;     -- Dedicated logic registers            ; 10,277 / 33,216 ( 31 % )                                                                                ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                                                                       ;
;                                             ;                                                                                                         ;
; Total LABs:  partially or completely used   ; 1,152 / 2,076 ( 55 % )                                                                                  ;
; User inserted logic elements                ; 0                                                                                                       ;
; Virtual pins                                ; 0                                                                                                       ;
; I/O pins                                    ; 280 / 475 ( 59 % )                                                                                      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                                                                         ;
; Global signals                              ; 12                                                                                                      ;
; M4Ks                                        ; 94 / 105 ( 90 % )                                                                                       ;
; Total block memory bits                     ; 369,088 / 483,840 ( 76 % )                                                                              ;
; Total block memory implementation bits      ; 433,152 / 483,840 ( 90 % )                                                                              ;
; Embedded Multiplier 9-bit elements          ; 70 / 70 ( 100 % )                                                                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                          ;
; Global clocks                               ; 12 / 16 ( 75 % )                                                                                        ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                           ;
; Average interconnect usage (total/H/V)      ; 18% / 18% / 17%                                                                                         ;
; Peak interconnect usage (total/H/V)         ; 39% / 39% / 40%                                                                                         ;
; Maximum fan-out node                        ; OSC_50~clkctrl                                                                                          ;
; Maximum fan-out                             ; 8450                                                                                                    ;
; Highest non-global fan-out signal           ; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|global_clock_enable~0 ;
; Highest non-global fan-out                  ; 5806                                                                                                    ;
; Total fan-out                               ; 75910                                                                                                   ;
; Average fan-out                             ; 3.07                                                                                                    ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 14614 / 33216 ( 43 % ) ; 104 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 4401                   ; 40                    ; 0                              ;
;     -- Register only                        ; 3308                   ; 11                    ; 0                              ;
;     -- Combinational with a register        ; 6905                   ; 53                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 3749                   ; 41                    ; 0                              ;
;     -- 3 input functions                    ; 5193                   ; 31                    ; 0                              ;
;     -- <=2 input functions                  ; 2364                   ; 21                    ; 0                              ;
;     -- Register only                        ; 3308                   ; 11                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 8307                   ; 89                    ; 0                              ;
;     -- arithmetic mode                      ; 2999                   ; 4                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 10213                  ; 64                    ; 0                              ;
;     -- Dedicated logic registers            ; 10213 / 33216 ( 30 % ) ; 64 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1143 / 2076 ( 55 % )   ; 13 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 280                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 70 / 70 ( 100 % )      ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 369088                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 433152                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 94 / 105 ( 89 % )      ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 6 / 20 ( 30 % )        ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 2661                   ; 99                    ; 1                              ;
;     -- Registered Input Connections         ; 2325                   ; 72                    ; 0                              ;
;     -- Output Connections                   ; 220                    ; 67                    ; 2474                           ;
;     -- Registered Output Connections        ; 5                      ; 45                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 77210                  ; 584                   ; 2477                           ;
;     -- Registered Connections               ; 32502                  ; 366                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 240                    ; 166                   ; 2475                           ;
;     -- sld_hub:auto_hub                     ; 166                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2475                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 55                     ; 15                    ; 1                              ;
;     -- Output Ports                         ; 189                    ; 33                    ; 3                              ;
;     -- Bidir Ports                          ; 61                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 23                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 18                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OSC_27     ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OSC_50     ; N2    ; 2        ; 0            ; 18           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK     ; C16   ; 4        ; 37           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[0]  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[1]  ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[2]  ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[3]  ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[4]  ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[5]  ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[6]  ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[7]  ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[8]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[0]    ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[10]   ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[11]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[12]   ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[13]   ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[14]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[15]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[16]   ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[17]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[1]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[2]    ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[3]    ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[4]    ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[5]    ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[6]    ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[7]    ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[8]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[9]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                              ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]   ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[10]  ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[11]  ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[12]  ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[13]  ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[14]  ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[15]  ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[1]   ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[2]   ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[3]   ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[4]   ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[5]   ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[6]   ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[7]   ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[8]   ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; DRAM_DQ[9]   ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram:u69|state.state_write3                                                                                                                      ; -                   ;
; I2C_SDAT     ; B6    ; 3        ; 3            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; i2c_config:u77|I2C_SDAT~1 (inverted)                                                                                                              ; -                   ;
; LCD_DATA[0]  ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[1]  ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[2]  ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[3]  ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[4]  ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[5]  ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[6]  ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; LCD_DATA[7]  ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; lcd:u58|WideOr24~0                                                                                                                                ; -                   ;
; OTG_DATA[0]  ; F4    ; 2        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[10] ; K6    ; 2        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[11] ; K5    ; 2        ; 0            ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[12] ; G4    ; 2        ; 0            ; 30           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[13] ; G3    ; 2        ; 0            ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[14] ; J6    ; 2        ; 0            ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[15] ; K8    ; 2        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[1]  ; D2    ; 2        ; 0            ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[2]  ; D1    ; 2        ; 0            ; 32           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[3]  ; F7    ; 2        ; 0            ; 32           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[4]  ; J5    ; 2        ; 0            ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[5]  ; J8    ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[6]  ; J7    ; 2        ; 0            ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[7]  ; H6    ; 2        ; 0            ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[8]  ; E2    ; 2        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; OTG_DATA[9]  ; E1    ; 2        ; 0            ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; usbmouse:u96|inout_port:u46|pin_drive                                                                                                             ; -                   ;
; SD_CLK       ; AD25  ; 6        ; 65           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                 ; -                   ;
; SD_CMD       ; Y21   ; 6        ; 65           ; 3            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line ; -                   ;
; SD_DAT       ; AD24  ; 6        ; 65           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0       ; -                   ;
; SD_DAT3      ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                 ; -                   ;
; SRAM_DQ[0]   ; AD8   ; 8        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[10]  ; AE8   ; 8        ; 18           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[11]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[12]  ; W11   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[13]  ; W12   ; 8        ; 18           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[14]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[15]  ; AC10  ; 8        ; 20           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[1]   ; AE6   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[2]   ; AF6   ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[3]   ; AA9   ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[4]   ; AA10  ; 8        ; 14           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[5]   ; AB10  ; 8        ; 14           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[6]   ; AA11  ; 8        ; 14           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[7]   ; Y11   ; 8        ; 16           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[8]   ; AE7   ; 8        ; 16           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
; SRAM_DQ[9]   ; AF7   ; 8        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; vga:u86|SRAM_WE_N (inverted)                                                                                                                      ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % ) ; 3.3V          ; --           ;
; 2        ; 50 / 59 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 54 / 56 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 8 / 65 ( 12 % )  ; 3.3V          ; --           ;
; 6        ; 28 / 59 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LED_RED[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LED_RED[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LED_GREEN[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LED_RED[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LED_RED[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LED_RED[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LED_RED[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LED_RED[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LED_RED[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LED_RED[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LED_RED[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LED_RED[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LED_RED[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LED_RED[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LED_RED[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LED_GREEN[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LED_RED[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LED_RED[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LED_GREEN[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LED_RED[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; TD_CLK                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; OSC_27                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; OSC_50                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LED_GREEN[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LED_GREEN[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LED_GREEN[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LED_GREEN[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LED_GREEN[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LED_RED[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LED_GREEN[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+----------------------------------+----------------------------------------------+
; Name                             ; clocks:u1|pll:u1|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+
; SDC pin name                     ; u1|u1|altpll_component|pll                   ;
; PLL mode                         ; Normal                                       ;
; Compensate clock                 ; clock0                                       ;
; Compensated input/output pins    ; --                                           ;
; Self reset on gated loss of lock ; Off                                          ;
; Gate lock counter                ; 1048575                                      ;
; Input frequency 0                ; 50.0 MHz                                     ;
; Input frequency 1                ; --                                           ;
; Nominal PFD frequency            ; 50.0 MHz                                     ;
; Nominal VCO frequency            ; 800.0 MHz                                    ;
; VCO post scale                   ; --                                           ;
; VCO multiply                     ; --                                           ;
; VCO divide                       ; --                                           ;
; Freq min lock                    ; 31.25 MHz                                    ;
; Freq max lock                    ; 62.5 MHz                                     ;
; M VCO Tap                        ; 0                                            ;
; M Initial                        ; 1                                            ;
; M value                          ; 16                                           ;
; N value                          ; 1                                            ;
; Preserve PLL counter order       ; Off                                          ;
; PLL location                     ; PLL_1                                        ;
; Inclk0 signal                    ; OSC_50                                       ;
; Inclk1 signal                    ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                           ;
+----------------------------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; clocks:u1|pll:u1|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; u1|u1|altpll_component|pll|clk[0] ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 32            ; 16/16 Even ; 1       ; 0       ; u1|u1|altpll_component|pll|clk[2] ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                           ; Library Name ;
+----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                                                                         ; 14718 (1)   ; 10277 (0)                 ; 0 (0)         ; 369088      ; 94   ; 70           ; 0       ; 35        ; 280  ; 0            ; 4441 (1)     ; 3319 (0)          ; 6958 (0)         ; |top                                                                                                                                                                                                                                                                                                          ;              ;
;    |add:u16|                                                                                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |top|add:u16                                                                                                                                                                                                                                                                                                  ;              ;
;    |camera:u131|                                                                             ; 606 (307)   ; 318 (167)                 ; 0 (0)         ; 1728        ; 1    ; 18           ; 0       ; 9         ; 0    ; 0            ; 286 (138)    ; 51 (51)           ; 269 (119)        ; |top|camera:u131                                                                                                                                                                                                                                                                                              ;              ;
;       |YCbCr2RGB:cnv|                                                                        ; 264 (102)   ; 131 (51)                  ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 133 (51)     ; 0 (0)             ; 131 (51)         ; |top|camera:u131|YCbCr2RGB:cnv                                                                                                                                                                                                                                                                                ;              ;
;          |MAC_3:u0|                                                                          ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0                                                                                                                                                                                                                                                                       ;              ;
;             |altmult_add:ALTMULT_ADD_component|                                              ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                     ;              ;
;                |mult_add_4f74:auto_generated|                                                ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                                                                                                                                                        ;              ;
;                   |ded_mult_ob91:ded_mult1|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult2|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult3|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                                                                                                                                                                ;              ;
;          |MAC_3:u1|                                                                          ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1                                                                                                                                                                                                                                                                       ;              ;
;             |altmult_add:ALTMULT_ADD_component|                                              ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                     ;              ;
;                |mult_add_4f74:auto_generated|                                                ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 26 (26)          ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                                                                                                                                                        ;              ;
;                   |ded_mult_ob91:ded_mult1|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult2|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult3|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                                                                                                                                                                ;              ;
;          |MAC_3:u2|                                                                          ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2                                                                                                                                                                                                                                                                       ;              ;
;             |altmult_add:ALTMULT_ADD_component|                                              ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                     ;              ;
;                |mult_add_4f74:auto_generated|                                                ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                                                                                                                                                        ;              ;
;                   |ded_mult_ob91:ded_mult1|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult2|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                                                                                                                                                                ;              ;
;                   |ded_mult_ob91:ded_mult3|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                                                                                                                                                                ;              ;
;       |camera_fifo:vdf1|                                                                     ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u131|camera_fifo:vdf1                                                                                                                                                                                                                                                                             ;              ;
;          |scfifo:scfifo_component|                                                           ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component                                                                                                                                                                                                                                                     ;              ;
;             |scfifo_pg61:auto_generated|                                                     ; 35 (0)      ; 20 (0)                    ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 20 (0)           ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated                                                                                                                                                                                                                          ;              ;
;                |a_dpfifo_c861:dpfifo|                                                        ; 35 (8)      ; 20 (0)                    ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 20 (0)           ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo                                                                                                                                                                                                     ;              ;
;                   |a_fefifo_c6e:fifo_state|                                                  ; 14 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 8 (2)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state                                                                                                                                                                             ;              ;
;                      |cntr_rj7:count_usedw|                                                  ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|cntr_rj7:count_usedw                                                                                                                                                        ;              ;
;                   |cntr_fjb:rd_ptr_count|                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                               ;              ;
;                   |cntr_fjb:wr_ptr|                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                     ;              ;
;                   |dpram_n641:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|dpram_n641:FIFOram                                                                                                                                                                                  ;              ;
;                      |altsyncram_k6n1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1728        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|dpram_n641:FIFOram|altsyncram_k6n1:altsyncram2                                                                                                                                                      ;              ;
;    |clocks:u1|                                                                               ; 38 (38)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 33 (33)          ; |top|clocks:u1                                                                                                                                                                                                                                                                                                ;              ;
;       |pll:u1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|clocks:u1|pll:u1                                                                                                                                                                                                                                                                                         ;              ;
;          |altpll:altpll_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|clocks:u1|pll:u1|altpll:altpll_component                                                                                                                                                                                                                                                                 ;              ;
;    |control:u138|                                                                            ; 193 (193)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 5 (5)             ; 113 (113)        ; |top|control:u138                                                                                                                                                                                                                                                                                             ;              ;
;    |div:u19|                                                                                 ; 389 (77)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (25)     ; 0 (0)             ; 66 (52)          ; |top|div:u19                                                                                                                                                                                                                                                                                                  ;              ;
;       |lpm_divide:Div0|                                                                      ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 14 (0)           ; |top|div:u19|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_divide_3gm:auto_generated|                                                     ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 14 (0)           ; |top|div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated                                                                                                                                                                                                                                                    ;              ;
;             |sign_div_unsign_dnh:divider|                                                    ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 14 (0)           ; |top|div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ;              ;
;                |alt_u_div_8ef:divider|                                                       ; 312 (311)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (297)    ; 0 (0)             ; 14 (14)          ; |top|div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider                                                                                                                                                                                                  ;              ;
;                   |add_sub_2tc:add_sub_1|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_2tc:add_sub_1                                                                                                                                                                            ;              ;
;    |equal:u25|                                                                               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |top|equal:u25                                                                                                                                                                                                                                                                                                ;              ;
;    |fft:u120|                                                                                ; 7067 (317)  ; 6137 (107)                ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 930 (210)    ; 1533 (5)          ; 4604 (134)       ; |top|fft:u120                                                                                                                                                                                                                                                                                                 ;              ;
;       |fft_core:core|                                                                        ; 6750 (0)    ; 6030 (0)                  ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 720 (0)      ; 1528 (0)          ; 4502 (0)         ; |top|fft:u120|fft_core:core                                                                                                                                                                                                                                                                                   ;              ;
;          |asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|                        ; 6750 (886)  ; 6030 (798)                ; 0 (0)         ; 57600       ; 15   ; 48           ; 0       ; 24        ; 0    ; 0            ; 720 (88)     ; 1528 (4)          ; 4502 (792)       ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst                                                                                                                                                                                                                        ;              ;
;             |asj_fft_3tdp_rom_fft_111:twrom|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom                                                                                                                                                                                         ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_11b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated                                                                            ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_21b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated                                                                            ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_31b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated                                                                            ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_61b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated                                                                            ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_71b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated                                                                            ;              ;
;                |asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n                                                                                                                                           ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component                                                                                                           ;              ;
;                      |altsyncram_81b2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated                                                                            ;              ;
;             |asj_fft_4dp_ram_fft_111:dat_A_x|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x                                                                                                                                                                                        ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;             |asj_fft_4dp_ram_fft_111:dat_A_y|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y                                                                                                                                                                                        ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;                |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                             ;              ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                    ;              ;
;                      |altsyncram_gq14:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated                                                                     ;              ;
;             |asj_fft_bfp_ctrl_fft_111:bfpc|                                                  ; 31 (21)     ; 25 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (15)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc                                                                                                                                                                                          ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass| ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|asj_fft_tdl_bit_rst_fft_111:\gen_quad_burst_ctrl:gen_de_bfp:delay_next_pass                                                                                                              ;              ;
;             |asj_fft_cxb_addr_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:ram_cxb_rd_lpp|   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 1 (1)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:ram_cxb_rd_lpp                                                                                                                                           ;              ;
;             |asj_fft_cxb_addr_fft_111:ram_cxb_rd|                                            ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_addr_fft_111:ram_cxb_rd                                                                                                                                                                                    ;              ;
;             |asj_fft_cxb_addr_fft_111:ram_cxb_wr|                                            ; 323 (323)   ; 323 (323)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 305 (305)         ; 18 (18)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_addr_fft_111:ram_cxb_wr                                                                                                                                                                                    ;              ;
;             |asj_fft_cxb_data_fft_111:\gen_write_sw:0:ram_cxb_wr_data|                       ; 137 (137)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 119 (119)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_data_fft_111:\gen_write_sw:0:ram_cxb_wr_data                                                                                                                                                               ;              ;
;             |asj_fft_cxb_data_fft_111:\gen_write_sw:1:ram_cxb_wr_data|                       ; 140 (140)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 12 (12)           ; 116 (116)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_data_fft_111:\gen_write_sw:1:ram_cxb_wr_data                                                                                                                                                               ;              ;
;             |asj_fft_cxb_data_r_fft_111:\gen_bfly_input_sw:0:ram_cxb_bfp_data|               ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 24 (24)           ; 104 (104)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_data_r_fft_111:\gen_bfly_input_sw:0:ram_cxb_bfp_data                                                                                                                                                       ;              ;
;             |asj_fft_cxb_data_r_fft_111:\gen_bfly_input_sw:1:ram_cxb_bfp_data|               ; 141 (141)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 13 (13)           ; 115 (115)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_cxb_data_r_fft_111:\gen_bfly_input_sw:1:ram_cxb_bfp_data                                                                                                                                                       ;              ;
;             |asj_fft_dataadgen_fft_111:rd_adgen|                                             ; 33 (33)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 14 (14)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen                                                                                                                                                                                     ;              ;
;             |asj_fft_dft_bfp_fft_111:bfpdft_x|                                               ; 1643 (506)  ; 1456 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 186 (2)      ; 283 (0)           ; 1174 (504)       ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x                                                                                                                                                                                       ;              ;
;                |asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale|                                   ; 258 (258)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 128 (128)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale                                                                                                                                             ;              ;
;                |asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|                                  ; 54 (53)     ; 24 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 30 (29)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect                                                                                                                                            ;              ;
;                   |asj_fft_tdl_bit_rst_fft_111:\gen_blk_float:gen_b:delay_next_blk|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_111:\gen_blk_float:gen_b:delay_next_blk                                                                            ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 95 (32)           ; 129 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 94 (32)           ; 130 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 94 (32)           ; 130 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;             |asj_fft_dft_bfp_fft_111:bfpdft_y|                                               ; 1625 (506)  ; 1444 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 181 (2)      ; 286 (0)           ; 1158 (504)       ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y                                                                                                                                                                                       ;              ;
;                |asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale|                                   ; 256 (256)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 128 (128)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale                                                                                                                                             ;              ;
;                |asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|                                  ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 14 (14)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect                                                                                                                                            ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 96 (32)           ; 128 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 94 (32)           ; 130 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|                              ; 226 (32)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 96 (32)           ; 128 (0)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3                                                                                                                                        ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_n7f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                      |altmult_add:ALTMULT_ADD_component|                                     ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                         |mult_add_o8f2:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated                         ;              ;
;                            |ded_mult_5291:ded_mult1|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1 ;              ;
;                            |ded_mult_5291:ded_mult2|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2 ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                            ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 32 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                         |add_sub_2jj:auto_generated|                                         ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_2jj:auto_generated               ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                   |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                                 ;              ;
;             |asj_fft_in_write_sgl_fft_111:writer|                                            ; 70 (70)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 59 (59)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer                                                                                                                                                                                    ;              ;
;             |asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|            ; 410 (367)   ; 319 (282)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (85)      ; 56 (51)           ; 263 (231)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp                                                                                                                                                    ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:u0|                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                 ;              ;
;                |asj_fft_pround_fft_111:\gen_full_rnd:u1|                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u1                                                                                                            ;              ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                            ;              ;
;                      |add_sub_6jj:auto_generated|                                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6jj:auto_generated                                 ;              ;
;                |asj_fft_tdl_bit_fft_111:\gen_burst_val:delay_val|                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|asj_fft_tdl_bit_fft_111:\gen_burst_val:delay_val                                                                                                   ;              ;
;             |asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|   ; 36 (21)     ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 27 (12)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                           ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:delay_en|                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_111:delay_en                                                                                                      ;              ;
;                |asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd                                                                                                ;              ;
;             |asj_fft_m_k_counter_fft_111:ctrl|                                               ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 26 (26)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl                                                                                                                                                                                       ;              ;
;             |asj_fft_tdl_bit_fft_111:\no_del_input_blk:delay_next_block|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_bit_fft_111:\no_del_input_blk:delay_next_block                                                                                                                                                             ;              ;
;             |asj_fft_tdl_bit_fft_111:delay_sop|                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_bit_fft_111:delay_sop                                                                                                                                                                                      ;              ;
;             |asj_fft_tdl_bit_rst_fft_111:delay_swd|                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:delay_swd                                                                                                                                                                                  ;              ;
;             |asj_fft_tdl_fft_111:sw_r_d_delay|                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_fft_111:sw_r_d_delay                                                                                                                                                                                       ;              ;
;             |asj_fft_twadgen_dual_fft_111:twid_factors|                                      ; 95 (95)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 78 (78)           ; 11 (11)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors                                                                                                                                                                              ;              ;
;             |asj_fft_unbburst_ctrl_de_fft_111:ccc|                                           ; 551 (551)   ; 551 (551)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 256 (256)         ; 295 (295)        ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_unbburst_ctrl_de_fft_111:ccc                                                                                                                                                                                   ;              ;
;             |asj_fft_wrengen_fft_111:sel_we|                                                 ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 10 (10)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrengen_fft_111:sel_we                                                                                                                                                                                         ;              ;
;             |asj_fft_wrswgen_fft_111:get_wr_swtiches|                                        ; 79 (79)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 68 (68)           ; 5 (5)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches                                                                                                                                                                                ;              ;
;             |auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|   ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1                                                                                                                                           ;              ;
;             |auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|                ; 118 (97)    ; 83 (67)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (30)      ; 2 (2)             ; 81 (65)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1                                                                                                                                                        ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                     ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                ;              ;
;                   |scfifo_kgk1:auto_generated|                                               ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated                                                                                     ;              ;
;                      |a_dpfifo_drb1:dpfifo|                                                  ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo                                                                ;              ;
;                         |altsyncram_ivi1:FIFOram|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|altsyncram_ivi1:FIFOram                                        ;              ;
;                         |cntr_bjb:rd_ptr_msb|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|cntr_bjb:rd_ptr_msb                                            ;              ;
;                         |cntr_cjb:wr_ptr|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|cntr_cjb:wr_ptr                                                ;              ;
;                         |cntr_oj7:usedw_counter|                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|cntr_oj7:usedw_counter                                         ;              ;
;             |auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|            ; 174 (174)   ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 86 (86)           ; 62 (62)          ; |top|fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1                                                                                                                                                    ;              ;
;    |hexdigit:u46|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|hexdigit:u46                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u47|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u47                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u48|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u48                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u49|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|hexdigit:u49                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u51|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u51                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u52|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u52                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u53|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|hexdigit:u53                                                                                                                                                                                                                                                                                             ;              ;
;    |hexdigit:u54|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hexdigit:u54                                                                                                                                                                                                                                                                                             ;              ;
;    |i2c_config:u77|                                                                          ; 140 (138)   ; 58 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 15 (13)           ; 43 (43)          ; |top|i2c_config:u77                                                                                                                                                                                                                                                                                           ;              ;
;       |synchronizer:u1|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|i2c_config:u77|synchronizer:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u100|                                                                            ; 36 (4)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 21 (0)            ; 12 (1)           ; |top|in_port:u100                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |top|in_port:u100|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u101|                                                                            ; 7 (5)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u101                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u101|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u102|                                                                            ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u102                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u102|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u103|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u103                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u103|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u106|                                                                            ; 7 (5)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u106                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u106|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u111|                                                                            ; 35 (3)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (0)            ; 9 (1)            ; |top|in_port:u111                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |top|in_port:u111|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u114|                                                                            ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u114                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u114|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u115|                                                                            ; 19 (3)      ; 17 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (0)            ; 4 (1)            ; |top|in_port:u115                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |top|in_port:u115|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u118|                                                                            ; 159 (5)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (4)       ; 1 (0)             ; 63 (1)           ; |top|in_port:u118                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u118|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;       |tristate:u2|                                                                          ; 152 (152)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 61 (61)          ; |top|in_port:u118|tristate:u2                                                                                                                                                                                                                                                                                 ;              ;
;    |in_port:u122|                                                                            ; 7 (5)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u122                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u122|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u128|                                                                            ; 7 (5)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u128                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u128|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u129|                                                                            ; 34 (2)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (0)            ; 12 (1)           ; |top|in_port:u129                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |top|in_port:u129|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u130|                                                                            ; 36 (4)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 21 (0)            ; 12 (1)           ; |top|in_port:u130                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |top|in_port:u130|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;       |tristate:u2|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|in_port:u130|tristate:u2                                                                                                                                                                                                                                                                                 ;              ;
;    |in_port:u133|                                                                            ; 22 (20)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (0)             ; 2 (1)            ; |top|in_port:u133                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u133|synchronizer16:u1                                                                                                                                                                                                                                                                           ;              ;
;    |in_port:u43|                                                                             ; 37 (5)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (0)            ; 17 (1)           ; |top|in_port:u43                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |top|in_port:u43|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u57|                                                                             ; 33 (3)      ; 31 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (0)            ; 7 (1)            ; |top|in_port:u57                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 6 (6)            ; |top|in_port:u57|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u60|                                                                             ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u60                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u60|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u66|                                                                             ; 8 (6)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u66                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u66|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u67|                                                                             ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u67                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u67|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u68|                                                                             ; 173 (3)     ; 17 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (2)      ; 11 (0)            ; 55 (1)           ; |top|in_port:u68                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |top|in_port:u68|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;       |tristate:u2|                                                                          ; 154 (154)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 49 (49)          ; |top|in_port:u68|tristate:u2                                                                                                                                                                                                                                                                                  ;              ;
;    |in_port:u71|                                                                             ; 26 (2)      ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 1 (0)             ; 8 (1)            ; |top|in_port:u71                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u71|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;       |tristate:u2|                                                                          ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 6 (6)            ; |top|in_port:u71|tristate:u2                                                                                                                                                                                                                                                                                  ;              ;
;    |in_port:u76|                                                                             ; 35 (3)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (0)            ; 10 (1)           ; |top|in_port:u76                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |top|in_port:u76|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u80|                                                                             ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u80                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u80|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u84|                                                                             ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u84                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u84|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u85|                                                                             ; 34 (2)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (0)            ; 7 (1)            ; |top|in_port:u85                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; |top|in_port:u85|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u88|                                                                             ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (0)             ; 2 (1)            ; |top|in_port:u88                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|in_port:u88|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u95|                                                                             ; 21 (5)      ; 17 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 13 (0)            ; 4 (1)            ; |top|in_port:u95                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |top|in_port:u95|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u98|                                                                             ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (1)            ; |top|in_port:u98                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|in_port:u98|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |in_port:u99|                                                                             ; 36 (4)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 24 (0)            ; 9 (1)            ; |top|in_port:u99                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer16:u1|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |top|in_port:u99|synchronizer16:u1                                                                                                                                                                                                                                                                            ;              ;
;    |lcd:u58|                                                                                 ; 65 (65)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 47 (47)          ; |top|lcd:u58                                                                                                                                                                                                                                                                                                  ;              ;
;    |lt:u26|                                                                                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top|lt:u26                                                                                                                                                                                                                                                                                                   ;              ;
;    |microphone:u82|                                                                          ; 74 (73)     ; 60 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 18 (17)           ; 42 (42)          ; |top|microphone:u82                                                                                                                                                                                                                                                                                           ;              ;
;       |synchronizer:u1|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|microphone:u82|synchronizer:u1                                                                                                                                                                                                                                                                           ;              ;
;    |mult:u18|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mult:u18                                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mult:u18|lpm_mult:Mult0                                                                                                                                                                                                                                                                                  ;              ;
;          |mult_l8t:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mult:u18|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u105|                                                                           ; 26 (24)     ; 20 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (6)             ; 12 (12)          ; |top|out_port:u105                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u105|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u107|                                                                           ; 3 (1)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u107                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u107|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u108|                                                                           ; 47 (17)     ; 45 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 41 (11)           ; 4 (4)            ; |top|out_port:u108                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 0 (0)            ; |top|out_port:u108|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u109|                                                                           ; 46 (16)     ; 45 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (10)           ; 6 (5)            ; |top|out_port:u109                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 1 (1)            ; |top|out_port:u109|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u110|                                                                           ; 50 (18)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 44 (12)           ; 4 (4)            ; |top|out_port:u110                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u110|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u113|                                                                           ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u113                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u113|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u117|                                                                           ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u117                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u117|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u119|                                                                           ; 25 (9)      ; 24 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (8)            ; 0 (0)            ; |top|out_port:u119                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u119|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u121|                                                                           ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u121                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u121|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u123|                                                                           ; 49 (17)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 46 (14)           ; 2 (2)            ; |top|out_port:u123                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u123|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u124|                                                                           ; 50 (18)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 45 (13)           ; 3 (3)            ; |top|out_port:u124                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u124|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u125|                                                                           ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u125                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u125|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u126|                                                                           ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u126                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u126|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u127|                                                                           ; 3 (1)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u127                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u127|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u132|                                                                           ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u132                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u132|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u134|                                                                           ; 32 (12)     ; 30 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (6)            ; 5 (4)            ; |top|out_port:u134                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |top|out_port:u134|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u135|                                                                           ; 28 (10)     ; 27 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (9)            ; 0 (0)            ; |top|out_port:u135                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |top|out_port:u135|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u136|                                                                           ; 7 (3)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (0)             ; 3 (2)            ; |top|out_port:u136                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |top|out_port:u136|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u137|                                                                           ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u137                                                                                                                                                                                                                                                                                            ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u137|synchronizer16:u2                                                                                                                                                                                                                                                                          ;              ;
;    |out_port:u44|                                                                            ; 50 (18)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 43 (12)           ; 5 (4)            ; |top|out_port:u44                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|out_port:u44|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u45|                                                                            ; 26 (10)     ; 24 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (6)            ; 2 (2)            ; |top|out_port:u45                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u45|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u50|                                                                            ; 49 (17)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 35 (10)           ; 13 (6)           ; |top|out_port:u50                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |top|out_port:u50|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u55|                                                                            ; 51 (19)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 44 (13)           ; 4 (3)            ; |top|out_port:u55                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|out_port:u55|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u59|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u59                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u59|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u61|                                                                            ; 13 (5)      ; 12 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (4)             ; 4 (0)            ; |top|out_port:u61                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |top|out_port:u61|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u62|                                                                            ; 7 (5)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u62                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u62|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u63|                                                                            ; 26 (10)     ; 24 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (8)            ; 8 (0)            ; |top|out_port:u63                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |top|out_port:u63|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u65|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u65                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u65|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u70|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u70                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u70|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u72|                                                                            ; 6 (4)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u72                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u72|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u73|                                                                            ; 34 (12)     ; 33 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (10)           ; 9 (1)            ; |top|out_port:u73                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; |top|out_port:u73|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u74|                                                                            ; 35 (13)     ; 33 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (11)           ; 6 (0)            ; |top|out_port:u74                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |top|out_port:u74|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u75|                                                                            ; 49 (17)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 47 (15)           ; 1 (1)            ; |top|out_port:u75                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|out_port:u75|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u79|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u79                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u79|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u81|                                                                            ; 50 (18)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 44 (13)           ; 4 (3)            ; |top|out_port:u81                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |top|out_port:u81|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u83|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u83                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u83|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u87|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u87                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u87|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u89|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u89                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u89|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u90|                                                                            ; 31 (11)     ; 30 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (10)           ; 1 (0)            ; |top|out_port:u90                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; |top|out_port:u90|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u91|                                                                            ; 28 (10)     ; 27 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (9)            ; 4 (0)            ; |top|out_port:u91                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |top|out_port:u91|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u92|                                                                            ; 32 (12)     ; 30 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (9)            ; 5 (1)            ; |top|out_port:u92                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |top|out_port:u92|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u93|                                                                            ; 29 (11)     ; 27 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 23 (9)            ; 4 (0)            ; |top|out_port:u93                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |top|out_port:u93|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u94|                                                                            ; 25 (9)      ; 24 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (8)            ; 0 (0)            ; |top|out_port:u94                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |top|out_port:u94|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |out_port:u97|                                                                            ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|out_port:u97                                                                                                                                                                                                                                                                                             ;              ;
;       |synchronizer16:u2|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|out_port:u97|synchronizer16:u2                                                                                                                                                                                                                                                                           ;              ;
;    |plus1:u15|                                                                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |top|plus1:u15                                                                                                                                                                                                                                                                                                ;              ;
;    |ps2_keyboard:u64|                                                                        ; 249 (49)    ; 103 (33)                  ; 0 (0)         ; 2560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (16)     ; 10 (7)            ; 93 (22)          ; |top|ps2_keyboard:u64                                                                                                                                                                                                                                                                                         ;              ;
;       |keyboard_ram:u1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|keyboard_ram:u1                                                                                                                                                                                                                                                                         ;              ;
;          |altsyncram:altsyncram_component|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|keyboard_ram:u1|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ;              ;
;             |altsyncram_uag1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|keyboard_ram:u1|altsyncram:altsyncram_component|altsyncram_uag1:auto_generated                                                                                                                                                                                                          ;              ;
;       |ps2_serial:u3|                                                                        ; 99 (55)     ; 70 (45)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (10)      ; 3 (2)             ; 67 (43)          ; |top|ps2_keyboard:u64|ps2_serial:u3                                                                                                                                                                                                                                                                           ;              ;
;          |ps2_serial_buf:u1|                                                                 ; 44 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 24 (0)           ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1                                                                                                                                                                                                                                                         ;              ;
;             |scfifo:scfifo_component|                                                        ; 44 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 24 (0)           ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component                                                                                                                                                                                                                                 ;              ;
;                |scfifo_4c61:auto_generated|                                                  ; 44 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 24 (0)           ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated                                                                                                                                                                                                      ;              ;
;                   |a_dpfifo_n361:dpfifo|                                                     ; 44 (27)     ; 25 (11)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 1 (1)             ; 24 (10)          ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo                                                                                                                                                                                 ;              ;
;                      |altsyncram_pdb1:FIFOram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram                                                                                                                                                         ;              ;
;                      |cntr_b5b:rd_ptr_msb|                                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_b5b:rd_ptr_msb                                                                                                                                                             ;              ;
;                      |cntr_c5b:wr_ptr|                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_c5b:wr_ptr                                                                                                                                                                 ;              ;
;                      |cntr_o57:usedw_counter|                                                ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |top|ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_o57:usedw_counter                                                                                                                                                          ;              ;
;       |scancode2ascii:u2|                                                                    ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 4 (4)            ; |top|ps2_keyboard:u64|scancode2ascii:u2                                                                                                                                                                                                                                                                       ;              ;
;          |altsyncram:WideOr6_rtl_0|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|scancode2ascii:u2|altsyncram:WideOr6_rtl_0                                                                                                                                                                                                                                              ;              ;
;             |altsyncram_4j21:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ps2_keyboard:u64|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_4j21:auto_generated                                                                                                                                                                                                               ;              ;
;    |ram:u27|                                                                                 ; 160 (0)     ; 56 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 7 (0)             ; 49 (0)           ; |top|ram:u27                                                                                                                                                                                                                                                                                                  ;              ;
;       |altsyncram:altsyncram_component|                                                      ; 160 (0)     ; 56 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 7 (0)             ; 49 (0)           ; |top|ram:u27|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram_h6k1:auto_generated|                                                    ; 160 (0)     ; 56 (0)                    ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 7 (0)             ; 49 (0)           ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated                                                                                                                                                                                                                                   ;              ;
;             |altsyncram_pqf2:altsyncram1|                                                    ; 83 (6)      ; 6 (6)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 3 (3)             ; 3 (3)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1                                                                                                                                                                                                       ;              ;
;                |decode_4oa:decode4|                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4                                                                                                                                                                                    ;              ;
;                |decode_4oa:decode5|                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5                                                                                                                                                                                    ;              ;
;                |mux_3kb:mux6|                                                                ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux6                                                                                                                                                                                          ;              ;
;                |mux_3kb:mux7|                                                                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|mux_3kb:mux7                                                                                                                                                                                          ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                                                      ; 77 (55)     ; 50 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 4 (4)             ; 46 (37)          ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                         ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                          ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |top|ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                      ;              ;
;    |register:u10|                                                                            ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 16 (16)          ; |top|register:u10                                                                                                                                                                                                                                                                                             ;              ;
;    |register:u11|                                                                            ; 40 (40)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 8 (8)             ; 23 (23)          ; |top|register:u11                                                                                                                                                                                                                                                                                             ;              ;
;    |register:u12|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 13 (13)          ; |top|register:u12                                                                                                                                                                                                                                                                                             ;              ;
;    |register:u13|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top|register:u13                                                                                                                                                                                                                                                                                             ;              ;
;    |register:u14|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 12 (12)          ; |top|register:u14                                                                                                                                                                                                                                                                                             ;              ;
;    |register:u8|                                                                             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |top|register:u8                                                                                                                                                                                                                                                                                              ;              ;
;    |register:u9|                                                                             ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top|register:u9                                                                                                                                                                                                                                                                                              ;              ;
;    |reset_toggle:u2|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |top|reset_toggle:u2                                                                                                                                                                                                                                                                                          ;              ;
;    |sd:u104|                                                                                 ; 1676 (200)  ; 1016 (148)                ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 659 (51)     ; 318 (1)           ; 699 (116)        ; |top|sd:u104                                                                                                                                                                                                                                                                                                  ;              ;
;       |Altera_UP_SD_Card_Avalon_Interface:u1|                                                ; 1508 (299)  ; 868 (127)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 608 (140)    ; 317 (68)          ; 583 (251)        ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1                                                                                                                                                                                                                                                            ;              ;
;          |Altera_UP_SD_Card_Interface:SD_Card_Port|                                          ; 1211 (394)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 468 (25)     ; 249 (112)         ; 494 (227)        ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                                                                                   ;              ;
;             |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                   ; 289 (282)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)    ; 11 (6)            ; 62 (60)          ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                                                                                      ;              ;
;                |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                                                                                                 ;              ;
;             |Altera_UP_SD_Card_Buffer:data_line|                                             ; 131 (111)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (47)      ; 0 (0)             ; 80 (64)          ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                                                                                                ;              ;
;                |Altera_UP_SD_CRC16_Generator:crc16_checker|                                  ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                                                                                     ;              ;
;                |Altera_UP_SD_Card_Memory_Block:packet_memory|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                                                                                   ;              ;
;                   |altsyncram:altsyncram_component|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                                                                                   ;              ;
;                      |altsyncram_fuc2:auto_generated|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated                                                                    ;              ;
;             |Altera_UP_SD_Card_Clock:clock_generator|                                        ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                                                                                           ;              ;
;             |Altera_UP_SD_Card_Control_FSM:control_FSM|                                      ; 86 (86)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 53 (53)          ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                                                                                         ;              ;
;             |Altera_UP_SD_Card_Response_Receiver:response_receiver|                          ; 324 (317)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 125 (123)         ; 64 (62)          ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                                                                                             ;              ;
;                |Altera_UP_SD_CRC7_Generator:crc_checker|                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                                                                                     ;              ;
;             |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                                                                                                ;              ;
;    |sdram:u69|                                                                               ; 81 (79)     ; 47 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (17)           ; 42 (42)          ; |top|sdram:u69                                                                                                                                                                                                                                                                                                ;              ;
;       |synchronizer:u1|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|sdram:u69|synchronizer:u1                                                                                                                                                                                                                                                                                ;              ;
;    |serial_receive:u112|                                                                     ; 156 (102)   ; 85 (53)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (49)      ; 10 (10)           ; 75 (43)          ; |top|serial_receive:u112                                                                                                                                                                                                                                                                                      ;              ;
;       |serial_receive_fifo:u1|                                                               ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u112|serial_receive_fifo:u1                                                                                                                                                                                                                                                               ;              ;
;          |scfifo:scfifo_component|                                                           ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component                                                                                                                                                                                                                                       ;              ;
;             |scfifo_gj61:auto_generated|                                                     ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated                                                                                                                                                                                                            ;              ;
;                |a_dpfifo_3b61:dpfifo|                                                        ; 54 (12)     ; 32 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 0 (0)             ; 32 (0)           ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo                                                                                                                                                                                       ;              ;
;                   |a_fefifo_kae:fifo_state|                                                  ; 21 (10)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 12 (2)           ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state                                                                                                                                                               ;              ;
;                      |cntr_6l7:count_usedw|                                                  ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state|cntr_6l7:count_usedw                                                                                                                                          ;              ;
;                   |cntr_qkb:rd_ptr_count|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|cntr_qkb:rd_ptr_count                                                                                                                                                                 ;              ;
;                   |cntr_qkb:wr_ptr|                                                          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|cntr_qkb:wr_ptr                                                                                                                                                                       ;              ;
;                   |dpram_h641:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|dpram_h641:FIFOram                                                                                                                                                                    ;              ;
;                      |altsyncram_26n1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|dpram_h641:FIFOram|altsyncram_26n1:altsyncram2                                                                                                                                        ;              ;
;    |serial_send:u116|                                                                        ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 50 (50)          ; |top|serial_send:u116                                                                                                                                                                                                                                                                                         ;              ;
;    |sl:u23|                                                                                  ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 8 (8)            ; |top|sl:u23                                                                                                                                                                                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                                        ; 104 (63)    ; 64 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (27)      ; 11 (10)           ; 53 (28)          ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                              ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                            ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                               ;              ;
;    |speaker:u78|                                                                             ; 52 (51)     ; 47 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (1)             ; 45 (45)          ; |top|speaker:u78                                                                                                                                                                                                                                                                                              ;              ;
;       |synchronizer:u1|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|speaker:u78|synchronizer:u1                                                                                                                                                                                                                                                                              ;              ;
;    |sr:u24|                                                                                  ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 4 (4)            ; |top|sr:u24                                                                                                                                                                                                                                                                                                   ;              ;
;    |sub:u17|                                                                                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |top|sub:u17                                                                                                                                                                                                                                                                                                  ;              ;
;    |synchronizer:u3|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top|synchronizer:u3                                                                                                                                                                                                                                                                                          ;              ;
;    |synchronizer:u4|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|synchronizer:u4                                                                                                                                                                                                                                                                                          ;              ;
;    |synchronizer:u5|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u5                                                                                                                                                                                                                                                                                          ;              ;
;    |synchronizer:u6|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u6                                                                                                                                                                                                                                                                                          ;              ;
;    |synchronizer:u7|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|synchronizer:u7                                                                                                                                                                                                                                                                                          ;              ;
;    |timer:u56|                                                                               ; 19 (17)     ; 19 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (1)             ; 16 (16)          ; |top|timer:u56                                                                                                                                                                                                                                                                                                ;              ;
;       |synchronizer:u1|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|timer:u56|synchronizer:u1                                                                                                                                                                                                                                                                                ;              ;
;    |tristate:u28|                                                                            ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 24 (24)          ; |top|tristate:u28                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u34|                                                                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|tristate:u34                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u36|                                                                            ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |top|tristate:u36                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u37|                                                                            ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 1 (1)            ; |top|tristate:u37                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u38|                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |top|tristate:u38                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u39|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top|tristate:u39                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u40|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|tristate:u40                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u41|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|tristate:u41                                                                                                                                                                                                                                                                                             ;              ;
;    |tristate:u42|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|tristate:u42                                                                                                                                                                                                                                                                                             ;              ;
;    |usbmouse:u96|                                                                            ; 1328 (0)    ; 470 (0)                   ; 0 (0)         ; 32768       ; 8    ; 2            ; 0       ; 1         ; 0    ; 0            ; 858 (0)      ; 221 (0)           ; 249 (0)          ; |top|usbmouse:u96                                                                                                                                                                                                                                                                                             ;              ;
;       |add:u11|                                                                              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|add:u11                                                                                                                                                                                                                                                                                     ;              ;
;       |control:u51|                                                                          ; 186 (186)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 122 (122)        ; |top|usbmouse:u96|control:u51                                                                                                                                                                                                                                                                                 ;              ;
;       |div:u14|                                                                              ; 389 (77)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 362 (50)     ; 0 (0)             ; 27 (27)          ; |top|usbmouse:u96|div:u14                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_divide:Div0|                                                                   ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|div:u14|lpm_divide:Div0                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_divide_3gm:auto_generated|                                                  ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated                                                                                                                                                                                                                                       ;              ;
;                |sign_div_unsign_dnh:divider|                                                 ; 312 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                           ;              ;
;                   |alt_u_div_8ef:divider|                                                    ; 312 (311)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (311)    ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider                                                                                                                                                                                     ;              ;
;                      |add_sub_2tc:add_sub_1|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_2tc:add_sub_1                                                                                                                                                               ;              ;
;       |equal:u20|                                                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |top|usbmouse:u96|equal:u20                                                                                                                                                                                                                                                                                   ;              ;
;       |in_port:u38|                                                                          ; 168 (8)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (6)      ; 1 (0)             ; 27 (2)           ; |top|usbmouse:u96|in_port:u38                                                                                                                                                                                                                                                                                 ;              ;
;          |synchronizer16:u1|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|usbmouse:u96|in_port:u38|synchronizer16:u1                                                                                                                                                                                                                                                               ;              ;
;          |tristate:u2|                                                                       ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 24 (24)          ; |top|usbmouse:u96|in_port:u38|tristate:u2                                                                                                                                                                                                                                                                     ;              ;
;       |inout_port:u46|                                                                       ; 103 (39)    ; 83 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 65 (17)           ; 18 (2)           ; |top|usbmouse:u96|inout_port:u46                                                                                                                                                                                                                                                                              ;              ;
;          |synchronizer16:u1|                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |top|usbmouse:u96|inout_port:u46|synchronizer16:u1                                                                                                                                                                                                                                                            ;              ;
;          |synchronizer16:u3|                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|usbmouse:u96|inout_port:u46|synchronizer16:u3                                                                                                                                                                                                                                                            ;              ;
;          |tristate:u2|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|usbmouse:u96|inout_port:u46|tristate:u2                                                                                                                                                                                                                                                                  ;              ;
;       |lt:u21|                                                                               ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|lt:u21                                                                                                                                                                                                                                                                                      ;              ;
;       |mult:u13|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|mult:u13                                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_mult:Mult0|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|mult:u13|lpm_mult:Mult0                                                                                                                                                                                                                                                                     ;              ;
;             |mult_l8t:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|mult:u13|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                                                                                                                                                                             ;              ;
;       |out_port:u39|                                                                         ; 22 (20)     ; 19 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (13)           ; 4 (4)            ; |top|usbmouse:u96|out_port:u39                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u39|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u40|                                                                         ; 49 (17)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 48 (16)           ; 0 (0)            ; |top|usbmouse:u96|out_port:u40                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|usbmouse:u96|out_port:u40|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u41|                                                                         ; 50 (18)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 48 (16)           ; 0 (0)            ; |top|usbmouse:u96|out_port:u41                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |top|usbmouse:u96|out_port:u41|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u42|                                                                         ; 8 (6)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 3 (3)            ; |top|usbmouse:u96|out_port:u42                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u42|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u43|                                                                         ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u43                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u43|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u44|                                                                         ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u44                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u44|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u45|                                                                         ; 8 (4)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u45                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u45|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u47|                                                                         ; 5 (3)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u47                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u47|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u48|                                                                         ; 3 (1)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u48                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u48|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u49|                                                                         ; 3 (1)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u49                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u49|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |out_port:u50|                                                                         ; 4 (2)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (1)            ; |top|usbmouse:u96|out_port:u50                                                                                                                                                                                                                                                                                ;              ;
;          |synchronizer16:u2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|usbmouse:u96|out_port:u50|synchronizer16:u2                                                                                                                                                                                                                                                              ;              ;
;       |plus1:u10|                                                                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |top|usbmouse:u96|plus1:u10                                                                                                                                                                                                                                                                                   ;              ;
;       |register:u3|                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 13 (13)          ; |top|usbmouse:u96|register:u3                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u4|                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |top|usbmouse:u96|register:u4                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u5|                                                                          ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 11 (11)          ; |top|usbmouse:u96|register:u5                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u6|                                                                          ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |top|usbmouse:u96|register:u6                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u7|                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 14 (14)          ; |top|usbmouse:u96|register:u7                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u8|                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top|usbmouse:u96|register:u8                                                                                                                                                                                                                                                                                 ;              ;
;       |register:u9|                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |top|usbmouse:u96|register:u9                                                                                                                                                                                                                                                                                 ;              ;
;       |sl:u18|                                                                               ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 7 (7)            ; |top|usbmouse:u96|sl:u18                                                                                                                                                                                                                                                                                      ;              ;
;       |sr:u19|                                                                               ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 1 (1)            ; |top|usbmouse:u96|sr:u19                                                                                                                                                                                                                                                                                      ;              ;
;       |sub:u12|                                                                              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|sub:u12                                                                                                                                                                                                                                                                                     ;              ;
;       |tristate:u23|                                                                         ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |top|usbmouse:u96|tristate:u23                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u24|                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u24                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u26|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u26                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u29|                                                                         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u29                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u31|                                                                         ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 1 (1)            ; |top|usbmouse:u96|tristate:u31                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u32|                                                                         ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u32                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u33|                                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u33                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u34|                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |top|usbmouse:u96|tristate:u34                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u35|                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u35                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u36|                                                                         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |top|usbmouse:u96|tristate:u36                                                                                                                                                                                                                                                                                ;              ;
;       |tristate:u37|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|tristate:u37                                                                                                                                                                                                                                                                                ;              ;
;       |usbram:u22|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|usbram:u22                                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:altsyncram_component|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|usbram:u22|altsyncram:altsyncram_component                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram_mhi1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|usbmouse:u96|usbram:u22|altsyncram:altsyncram_component|altsyncram_mhi1:auto_generated                                                                                                                                                                                                                   ;              ;
;    |vga:u86|                                                                                 ; 268 (268)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 35 (35)           ; 101 (101)        ; |top|vga:u86                                                                                                                                                                                                                                                                                                  ;              ;
+----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SD_CLK        ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[16]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[17]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LED_RED[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; OSC_50        ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_CLK        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; OSC_27        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[13]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[14]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[15]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; UART_RXD      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; PS2_DAT       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; PS2_CLK       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LCD_DATA[0]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                         ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                         ;                   ;         ;
;      - lcd:u58|lcd_data_in[7]                                                                                                                                                       ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                            ;                   ;         ;
;      - i2c_config:u77|sdat_in~feeder                                                                                                                                                ; 0                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[0]~0                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~2                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|sram_out[1]~1                                                                                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[2]~2                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~2                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|sram_out[3]~3                                                                                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_G~0                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|sram_out[4]~4                                                                                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_R~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[5]~5                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_R~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[6]~6                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_R~0                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[7]~7                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[0]~0                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                          ;                   ;         ;
;      - vga:u86|VGA_B~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[1]~1                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_G~1                                                                                                                                                              ; 1                 ; 6       ;
;      - vga:u86|sram_out[2]~2                                                                                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_G~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[3]~3                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_G~0                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[4]~4                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~1                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[5]~5                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~2                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[6]~6                                                                                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                         ;                   ;         ;
;      - vga:u86|VGA_R~0                                                                                                                                                              ; 0                 ; 6       ;
;      - vga:u86|sram_out[7]~7                                                                                                                                                        ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[0]                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[1]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[2]~feeder                                                                                                                                          ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[3]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[4]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[5]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[6]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[7]                                                                                                                                                 ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[8]~feeder                                                                                                                                          ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                          ;                   ;         ;
;      - sdram:u69|sdram_data_read[9]                                                                                                                                                 ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[10]                                                                                                                                                ; 0                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[11]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[12]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[13]~feeder                                                                                                                                         ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[14]~feeder                                                                                                                                         ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                         ;                   ;         ;
;      - sdram:u69|sdram_data_read[15]                                                                                                                                                ; 0                 ; 6       ;
; OTG_DATA[0]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[0]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[1]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[1]                                                                                                                ; 1                 ; 6       ;
; OTG_DATA[2]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[2]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[3]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[3]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[4]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[4]~feeder                                                                                                         ; 0                 ; 6       ;
; OTG_DATA[5]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[5]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[6]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[6]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[7]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[7]~feeder                                                                                                         ; 0                 ; 6       ;
; OTG_DATA[8]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[8]~feeder                                                                                                         ; 0                 ; 6       ;
; OTG_DATA[9]                                                                                                                                                                         ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[9]~feeder                                                                                                         ; 1                 ; 6       ;
; OTG_DATA[10]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[10]~feeder                                                                                                        ; 0                 ; 6       ;
; OTG_DATA[11]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[11]~feeder                                                                                                        ; 0                 ; 6       ;
; OTG_DATA[12]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[12]~feeder                                                                                                        ; 1                 ; 6       ;
; OTG_DATA[13]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[13]~feeder                                                                                                        ; 0                 ; 6       ;
; OTG_DATA[14]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[14]~feeder                                                                                                        ; 0                 ; 6       ;
; OTG_DATA[15]                                                                                                                                                                        ;                   ;         ;
;      - usbmouse:u96|inout_port:u46|synchronizer16:u1|sync_reg_out[15]~feeder                                                                                                        ; 1                 ; 6       ;
; SD_CMD                                                                                                                                                                              ;                   ;         ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~0                     ; 0                 ; 6       ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~0                     ; 0                 ; 6       ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~1            ; 0                 ; 6       ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0                     ; 0                 ; 6       ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~feeder ; 0                 ; 6       ;
; SD_DAT3                                                                                                                                                                             ;                   ;         ;
; SD_DAT                                                                                                                                                                              ;                   ;         ;
;      - sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                                      ; 0                 ; 6       ;
; SD_CLK                                                                                                                                                                              ;                   ;         ;
; KEY[1]                                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                                                              ;                   ;         ;
; SW[16]                                                                                                                                                                              ;                   ;         ;
; SW[17]                                                                                                                                                                              ;                   ;         ;
; OSC_50                                                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                                                              ;                   ;         ;
;      - reset_toggle:u2|push_button_last~0                                                                                                                                           ; 0                 ; 6       ;
; TD_DATA[6]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|data_shift_in[6]                                                                                                                                                 ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[0]~9                                                                                                                                                ; 1                 ; 6       ;
;      - camera:u131|y1[6]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y2[6]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cr[6]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cb[6]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; TD_DATA[7]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|always1~1                                                                                                                                                        ; 1                 ; 6       ;
;      - camera:u131|cb[7]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y1[7]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|cr[7]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|data_shift_in[7]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - camera:u131|y2[7]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; TD_DATA[4]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|data_valid~0                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cb[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y2[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y1[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|cr[4]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|data_shift_in[4]~feeder                                                                                                                                          ; 1                 ; 6       ;
; TD_DATA[5]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|data_shift_in[5]                                                                                                                                                 ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[1]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[2]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[3]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[4]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[5]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[6]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[7]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[8]                                                                                                                                                  ; 1                 ; 6       ;
;      - camera:u131|data_valid~0                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|camera_y_pos[0]~9                                                                                                                                                ; 1                 ; 6       ;
;      - camera:u131|y1[5]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y2[5]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cr[5]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cb[5]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; TD_CLK                                                                                                                                                                              ;                   ;         ;
;      - camera:u131|clock~0                                                                                                                                                          ; 0                 ; 6       ;
;      - camera:u131|which_version~0                                                                                                                                                  ; 0                 ; 6       ;
; OSC_27                                                                                                                                                                              ;                   ;         ;
; SW[13]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u43|synchronizer16:u1|sync_reg_out[13]~feeder                                                                                                                        ; 1                 ; 6       ;
; SW[12]                                                                                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                                                                               ;                   ;         ;
; SW[1]                                                                                                                                                                               ;                   ;         ;
; SW[2]                                                                                                                                                                               ;                   ;         ;
; SW[3]                                                                                                                                                                               ;                   ;         ;
; SW[4]                                                                                                                                                                               ;                   ;         ;
; SW[5]                                                                                                                                                                               ;                   ;         ;
; SW[6]                                                                                                                                                                               ;                   ;         ;
; SW[7]                                                                                                                                                                               ;                   ;         ;
; SW[8]                                                                                                                                                                               ;                   ;         ;
; SW[9]                                                                                                                                                                               ;                   ;         ;
; SW[10]                                                                                                                                                                              ;                   ;         ;
; SW[11]                                                                                                                                                                              ;                   ;         ;
; SW[14]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u43|synchronizer16:u1|sync_reg_out[14]~feeder                                                                                                                        ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                              ;                   ;         ;
;      - in_port:u43|synchronizer16:u1|sync_reg_out[15]~feeder                                                                                                                        ; 1                 ; 6       ;
; TD_DATA[0]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|cb[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|y2[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|y1[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|cr[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|data_shift_in[0]~feeder                                                                                                                                          ; 0                 ; 6       ;
; TD_DATA[1]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|data_shift_in[1]                                                                                                                                                 ; 0                 ; 6       ;
;      - camera:u131|y2[1]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|y1[1]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|cb[1]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - camera:u131|cr[1]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; TD_DATA[2]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|y2[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|y1[2]                                                                                                                                                            ; 1                 ; 6       ;
;      - camera:u131|data_shift_in[2]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - camera:u131|cb[2]~feeder                                                                                                                                                     ; 1                 ; 6       ;
;      - camera:u131|cr[2]~feeder                                                                                                                                                     ; 1                 ; 6       ;
; TD_DATA[3]                                                                                                                                                                          ;                   ;         ;
;      - camera:u131|y2[3]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|y1[3]                                                                                                                                                            ; 0                 ; 6       ;
;      - camera:u131|data_shift_in[3]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - camera:u131|cb[3]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - camera:u131|cr[3]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; UART_RXD                                                                                                                                                                            ;                   ;         ;
;      - serial_receive:u112|uart_rxd_sync                                                                                                                                            ; 0                 ; 6       ;
; PS2_DAT                                                                                                                                                                             ;                   ;         ;
;      - ps2_keyboard:u64|ps2_serial:u3|Selector3~0                                                                                                                                   ; 0                 ; 6       ;
;      - ps2_keyboard:u64|ps2_serial:u3|next_active_state_in.state_data0~0                                                                                                            ; 0                 ; 6       ;
;      - ps2_keyboard:u64|ps2_serial:u3|ps2_dat_sync~feeder                                                                                                                           ; 0                 ; 6       ;
; PS2_CLK                                                                                                                                                                             ;                   ;         ;
;      - ps2_keyboard:u64|ps2_serial:u3|ps2_clk_sync~feeder                                                                                                                           ; 0                 ; 6       ;
; AUD_ADCDAT                                                                                                                                                                          ;                   ;         ;
;      - microphone:u82|shift_reg~25                                                                                                                                                  ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; OSC_50                                                                                                                                                                                                                                        ; PIN_N2             ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; OSC_50                                                                                                                                                                                                                                        ; PIN_N2             ; 8446    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; TD_DATA[5]                                                                                                                                                                                                                                    ; PIN_F9             ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 180     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|_~0                                                                                                                                      ; LCCOMB_X19_Y2_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|cntr_rj7:count_usedw|_~0                                                                                         ; LCCOMB_X20_Y2_N24  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|cntr_fjb:wr_ptr|_~0                                                                                                                      ; LCCOMB_X19_Y2_N10  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|valid_wreq                                                                                                                               ; LCCOMB_X19_Y1_N12  ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_x_latched[3]~9                                                                                                                                                                                                             ; LCCOMB_X19_Y2_N4   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_x_pos[6]~0                                                                                                                                                                                                                 ; LCCOMB_X23_Y1_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_y_latched[8]~0                                                                                                                                                                                                             ; LCCOMB_X28_Y10_N8  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|camera_y_pos[1]~8                                                                                                                                                                                                                 ; LCCOMB_X22_Y1_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|cb[0]~1                                                                                                                                                                                                                           ; LCCOMB_X25_Y1_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|cr[0]~1                                                                                                                                                                                                                           ; LCCOMB_X25_Y1_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|data_valid                                                                                                                                                                                                                        ; LCFF_X22_Y1_N29    ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u131|pixel_write~0                                                                                                                                                                                                                     ; LCCOMB_X21_Y1_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|reset_x~0                                                                                                                                                                                                                         ; LCCOMB_X20_Y1_N18  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u131|state.state_wait_frame_begin                                                                                                                                                                                                      ; LCFF_X20_Y1_N21    ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera:u131|y1[0]~1                                                                                                                                                                                                                           ; LCCOMB_X25_Y1_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|y1[1]~0                                                                                                                                                                                                                           ; LCCOMB_X25_Y1_N20  ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:u131|y2[0]~1                                                                                                                                                                                                                           ; LCCOMB_X25_Y1_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clocks:u1|clock_slow[0]                                                                                                                                                                                                                       ; LCFF_X34_Y1_N23    ; 67      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk0                                                                                                                                                                                                ; PLL_1              ; 1537    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2                                                                                                                                                                                                ; PLL_1              ; 273     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_locked                                                                                                                                                                                              ; PLL_1              ; 662     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|current_sample_real[0]~1                                                                                                                                                                                                             ; LCCOMB_X14_Y10_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp[5]~1                                                                                                                  ; LCCOMB_X14_Y12_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp_acc[2]~12                                                                                                             ; LCCOMB_X14_Y12_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp_acc[3]~13                                                                                                             ; LCCOMB_X14_Y12_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|slb_last[2]                                                                                                                   ; LCFF_X15_Y12_N25   ; 243     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|delay_next_pass4~2                                                              ; LCCOMB_X28_Y22_N20 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|slb_i[3]~0                                                                      ; LCCOMB_X27_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|counter_i~0                                                                                                             ; LCCOMB_X11_Y24_N8  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|data_imag_o[12]~0                                                                       ; LCCOMB_X8_Y12_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][0]                       ; LCFF_X12_Y23_N21   ; 128     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                      ; LCCOMB_X8_Y12_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|cnt_k~1                                                                                                                    ; LCCOMB_X22_Y24_N2  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_state.HOLD                                                                                                               ; LCFF_X16_Y28_N7    ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|p[0]                                                                                                                       ; LCFF_X16_Y28_N29   ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|p[0]~2                                                                                                                     ; LCCOMB_X16_Y28_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_fft_111:sw_r_d_delay|tdl_arr[4][1]                                                                                                              ; LCFF_X12_Y22_N17   ; 256     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swa_tdl[16][1]                                                                                                      ; LCFF_X10_Y26_N17   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swd_tdl[16][1]                                                                                                      ; LCFF_X14_Y27_N15   ; 256     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Equal2~2                                                                                    ; LCCOMB_X10_Y11_N30 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector3~3                                                                                 ; LCCOMB_X10_Y10_N14 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector7~0                                                                                 ; LCCOMB_X9_Y11_N0   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count~14                                                                                    ; LCCOMB_X10_Y10_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|data_take                                                                                   ; LCCOMB_X10_Y10_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                ; LCCOMB_X9_Y11_N2   ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|max_reached                                                                                 ; LCFF_X9_Y10_N5     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|_~3 ; LCCOMB_X9_Y11_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|_~4 ; LCCOMB_X11_Y19_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                            ; LCCOMB_X9_Y11_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux1~0                                                                                  ; LCCOMB_X8_Y10_N28  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux2~3                                                                                  ; LCCOMB_X8_Y10_N0   ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux3~0                                                                                  ; LCCOMB_X8_Y10_N20  ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_s1_cur.IDLE                                                                                                                                             ; LCFF_X11_Y24_N29   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|global_clock_enable~0                                                                                                                                       ; LCCOMB_X8_Y12_N30  ; 5806    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|val_out                                                                                                                                                     ; LCFF_X10_Y12_N23   ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[0]                                                                                                                                                   ; LCFF_X12_Y24_N7    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[1]                                                                                                                                                   ; LCFF_X12_Y24_N23   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[2]                                                                                                                                                   ; LCFF_X12_Y24_N17   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[3]                                                                                                                                                   ; LCFF_X12_Y24_N25   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[4]                                                                                                                                                   ; LCFF_X12_Y24_N19   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[5]                                                                                                                                                   ; LCFF_X12_Y24_N15   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[6]                                                                                                                                                   ; LCFF_X12_Y24_N9    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a[7]                                                                                                                                                   ; LCFF_X12_Y24_N13   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|inverse                                                                                                                                                                                                                              ; LCFF_X12_Y11_N13   ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft:u120|prev_eop~0                                                                                                                                                                                                                           ; LCCOMB_X11_Y10_N16 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft:u120|reset_n                                                                                                                                                                                                                              ; LCCOMB_X6_Y12_N20  ; 246     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; fft:u120|reset_n                                                                                                                                                                                                                              ; LCCOMB_X6_Y12_N20  ; 988     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|reset_sample_count~0                                                                                                                                                                                                                 ; LCCOMB_X12_Y9_N2   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft:u120|state.state_reset                                                                                                                                                                                                                    ; LCFF_X23_Y29_N21   ; 53      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|always2~0                                                                                                                                                                                                                      ; LCCOMB_X9_Y5_N16   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_reg[23]~9                                                                                                                                                                                                                ; LCCOMB_X5_Y5_N30   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|shift_reg[7]~5                                                                                                                                                                                                                 ; LCCOMB_X9_Y5_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_config:u77|state.state_start1                                                                                                                                                                                                             ; LCFF_X8_Y5_N27     ; 33      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; lcd:u58|WideOr24~0                                                                                                                                                                                                                            ; LCCOMB_X15_Y7_N6   ; 9       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lcd:u58|always2~1                                                                                                                                                                                                                             ; LCCOMB_X16_Y9_N26  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|microphone_sample[0]~0                                                                                                                                                                                                         ; LCCOMB_X15_Y6_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; microphone:u82|shift_reg[16]~2                                                                                                                                                                                                                ; LCCOMB_X12_Y6_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u108|port_pins[14]~1                                                                                                                                                                                                                 ; LCCOMB_X22_Y10_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u109|port_pins[14]~0                                                                                                                                                                                                                 ; LCCOMB_X20_Y9_N30  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u110|port_pins[1]~1                                                                                                                                                                                                                  ; LCCOMB_X21_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u119|port_pins[0]~0                                                                                                                                                                                                                  ; LCCOMB_X24_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u123|port_pins[0]~0                                                                                                                                                                                                                  ; LCCOMB_X23_Y8_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u124|port_pins[0]~1                                                                                                                                                                                                                  ; LCCOMB_X23_Y7_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u134|port_pins[0]~1                                                                                                                                                                                                                  ; LCCOMB_X23_Y7_N22  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u135|port_pins[8]~0                                                                                                                                                                                                                  ; LCCOMB_X22_Y9_N8   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u136|port_pins[0]~0                                                                                                                                                                                                                  ; LCCOMB_X25_Y6_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u44|port_pins[0]~1                                                                                                                                                                                                                   ; LCCOMB_X25_Y8_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u45|port_pins[0]~1                                                                                                                                                                                                                   ; LCCOMB_X23_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u50|port_pins[0]~1                                                                                                                                                                                                                   ; LCCOMB_X22_Y9_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u55|port_pins[0]~2                                                                                                                                                                                                                   ; LCCOMB_X23_Y8_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u61|port_pins[0]~0                                                                                                                                                                                                                   ; LCCOMB_X19_Y9_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u63|port_pins[0]~1                                                                                                                                                                                                                   ; LCCOMB_X23_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u73|port_pins[0]~0                                                                                                                                                                                                                   ; LCCOMB_X21_Y10_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u74|port_pins[0]~1                                                                                                                                                                                                                   ; LCCOMB_X22_Y10_N8  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u75|port_pins[0]~0                                                                                                                                                                                                                   ; LCCOMB_X21_Y8_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u81|port_pins[15]~1                                                                                                                                                                                                                  ; LCCOMB_X21_Y10_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u90|port_pins[9]~0                                                                                                                                                                                                                   ; LCCOMB_X20_Y9_N18  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u91|port_pins[8]~0                                                                                                                                                                                                                   ; LCCOMB_X23_Y6_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u92|port_pins[9]~1                                                                                                                                                                                                                   ; LCCOMB_X21_Y8_N20  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u93|port_pins[8]~1                                                                                                                                                                                                                   ; LCCOMB_X25_Y6_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; out_port:u94|port_pins[0]~0                                                                                                                                                                                                                   ; LCCOMB_X23_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|mem_wr_en~0                                                                                                                                                                                                                  ; LCCOMB_X12_Y30_N16 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|buf_in[0]~2                                                                                                                                                                                                    ; LCCOMB_X10_Y31_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|next_active_state~29                                                                                                                                                                                           ; LCCOMB_X10_Y31_N30 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_b5b:rd_ptr_msb|_~0                                                                                              ; LCCOMB_X11_Y31_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_c5b:wr_ptr|_~0                                                                                                  ; LCCOMB_X10_Y30_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_o57:usedw_counter|_~0                                                                                           ; LCCOMB_X10_Y30_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|rd_ptr_lsb~1                                                                                                         ; LCCOMB_X11_Y31_N28 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|valid_wreq                                                                                                           ; LCCOMB_X10_Y30_N12 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ps2_keyboard:u64|uppercase_out[2]~0                                                                                                                                                                                                           ; LCCOMB_X14_Y30_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|addr_store_a[1]~0                                                                                                                          ; LCCOMB_X25_Y12_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode844w[2]                                                                                                          ; LCCOMB_X25_Y12_N28 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode857w[2]                                                                                                          ; LCCOMB_X25_Y12_N0  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode865w[2]                                                                                                          ; LCCOMB_X25_Y12_N6  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode873w[2]                                                                                                          ; LCCOMB_X25_Y12_N22 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode844w[2]                                                                                                          ; LCCOMB_X44_Y14_N2  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode844w[2]~0                                                                                                        ; LCCOMB_X43_Y14_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode857w[2]                                                                                                          ; LCCOMB_X44_Y14_N16 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode857w[2]~0                                                                                                        ; LCCOMB_X44_Y14_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode865w[2]                                                                                                          ; LCCOMB_X44_Y14_N28 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode865w[2]~0                                                                                                        ; LCCOMB_X43_Y14_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode873w[2]                                                                                                          ; LCCOMB_X44_Y14_N24 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode873w[2]~0                                                                                                        ; LCCOMB_X44_Y14_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                                                     ; LCCOMB_X43_Y18_N14 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                  ; LCCOMB_X46_Y17_N6  ; 4       ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                  ; LCCOMB_X43_Y18_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                  ; LCCOMB_X43_Y18_N26 ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~1                                                                                                                        ; LCCOMB_X51_Y12_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~3                                                                              ; LCCOMB_X43_Y16_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~16                                                                        ; LCCOMB_X42_Y16_N22 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~17                                                                        ; LCCOMB_X43_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u10|data_out[15]~4                                                                                                                                                                                                                   ; LCCOMB_X34_Y11_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u11|data_out[8]~16                                                                                                                                                                                                                   ; LCCOMB_X33_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u12|data_out[0]~0                                                                                                                                                                                                                    ; LCCOMB_X34_Y12_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u13|data_out[0]~1                                                                                                                                                                                                                    ; LCCOMB_X33_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u14|data_out[0]~0                                                                                                                                                                                                                    ; LCCOMB_X33_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u8|data_out[0]~1                                                                                                                                                                                                                     ; LCCOMB_X34_Y10_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; register:u9|data_out[0]~0                                                                                                                                                                                                                     ; LCCOMB_X34_Y7_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                                      ; LCCOMB_X50_Y3_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~0                                                                            ; LCCOMB_X50_Y3_N20  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]~0                                                                    ; LCCOMB_X48_Y4_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[9]~1                                                      ; LCCOMB_X54_Y2_N20  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|bit_counter[2]~1                                                                                                    ; LCCOMB_X56_Y1_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[3]~6                                                                                                    ; LCCOMB_X55_Y1_N0   ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[3]~7                                                                                                    ; LCCOMB_X54_Y2_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                                      ; LCFF_X56_Y1_N1     ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                                       ; LCCOMB_X54_Y2_N16  ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                                                                   ; LCCOMB_X56_Y1_N24  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[0]~2                                                                                                 ; LCCOMB_X54_Y2_N24  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[1]~44                                                                                              ; LCCOMB_X56_Y1_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~1                                                                                                       ; LCCOMB_X56_Y1_N28  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~2                                                                                               ; LCCOMB_X56_Y3_N26  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                           ; LCFF_X55_Y3_N27    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                                        ; LCFF_X54_Y3_N23    ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                                ; LCFF_X53_Y3_N1     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[1]~4                                                                                  ; LCCOMB_X54_Y3_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                                    ; LCFF_X55_Y3_N7     ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~1                                                                                      ; LCCOMB_X54_Y4_N14  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                                                             ; LCCOMB_X53_Y3_N4   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                                         ; LCCOMB_X48_Y4_N28  ; 53      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[1]~16                                                                                    ; LCCOMB_X57_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                                  ; LCCOMB_X57_Y3_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[95]~0                                                                      ; LCCOMB_X57_Y3_N4   ; 137     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~17                                                                            ; LCCOMB_X57_Y3_N14  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~18                                                                            ; LCCOMB_X58_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[7]~1                                                                                                              ; LCCOMB_X51_Y5_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                                   ; LCCOMB_X51_Y5_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[1]~0                                                                                                                            ; LCCOMB_X51_Y5_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                                         ; LCCOMB_X51_Y5_N22  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                                                         ; LCCOMB_X51_Y5_N10  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~4                                                                                                                                         ; LCCOMB_X51_Y5_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[2]~1                                                                                                                                                                               ; LCCOMB_X46_Y6_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|buffer_enable~1                                                                                                                                                                                 ; LCCOMB_X44_Y7_N6   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|buffer_write                                                                                                                                                                                    ; LCCOMB_X44_Y4_N12  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ready                                                                                                                                                                                   ; LCCOMB_X46_Y6_N30  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                              ; LCFF_X44_Y7_N3     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                             ; LCFF_X44_Y8_N15    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_WAIT_REQUEST                                                                                                                                                                    ; LCFF_X44_Y7_N1     ; 77      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|send_command_ready                                                                                                                                                                              ; LCCOMB_X54_Y3_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|buffer_sector[17]~1                                                                                                                                                                                                                   ; LCCOMB_X37_Y8_N20  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|i_avalon_read_sync                                                                                                                                                                                                                    ; LCFF_X43_Y8_N1     ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd:u104|state.state_read_buffer3                                                                                                                                                                                                              ; LCFF_X42_Y8_N11    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u69|clock_98k_sync_last1~0                                                                                                                                                                                                              ; LCCOMB_X11_Y7_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u69|refresh_needed[0]~7                                                                                                                                                                                                                 ; LCCOMB_X11_Y7_N14  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdram:u69|refresh_needed[0]~9                                                                                                                                                                                                                 ; LCCOMB_X11_Y7_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u69|sdram_data_read[0]~0                                                                                                                                                                                                                ; LCCOMB_X9_Y7_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram:u69|state.state_write3                                                                                                                                                                                                                  ; LCFF_X10_Y7_N1     ; 20      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|count[0]~1                                                                                                                                                                                                                ; LCCOMB_X35_Y29_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|_~0                                                                                                                        ; LCCOMB_X23_Y29_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state|cntr_6l7:count_usedw|_~0                                                                           ; LCCOMB_X22_Y29_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|cntr_qkb:wr_ptr|_~0                                                                                                        ; LCCOMB_X23_Y29_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|valid_wreq                                                                                                                 ; LCCOMB_X23_Y29_N24 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; serial_receive:u112|uart_data[0]~0                                                                                                                                                                                                            ; LCCOMB_X35_Y29_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u116|count[0]~1                                                                                                                                                                                                                   ; LCCOMB_X28_Y19_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u116|shift_reg[1]~2                                                                                                                                                                                                               ; LCCOMB_X28_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_send:u116|state.state_shift                                                                                                                                                                                                            ; LCFF_X28_Y19_N25   ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; serial_send:u116|timer[1]~34                                                                                                                                                                                                                  ; LCCOMB_X12_Y11_N22 ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                      ; LCFF_X43_Y16_N27   ; 21      ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                ; LCFF_X45_Y17_N29   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                ; LCFF_X45_Y17_N29   ; 14      ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                              ; LCCOMB_X44_Y17_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                ; LCFF_X45_Y17_N27   ; 5       ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~3                                                                                                                                                                                                                ; LCCOMB_X45_Y16_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                       ; LCCOMB_X44_Y17_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~4                                                                                                                                                                                         ; LCCOMB_X43_Y17_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                                   ; LCCOMB_X43_Y17_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                   ; LCCOMB_X43_Y17_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; LCFF_X45_Y18_N13   ; 12      ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; LCFF_X45_Y18_N23   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; LCFF_X45_Y18_N1    ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; LCFF_X43_Y16_N1    ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; LCCOMB_X45_Y18_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                          ; LCFF_X44_Y18_N31   ; 24      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; speaker:u78|current_sample[15]~1                                                                                                                                                                                                              ; LCCOMB_X15_Y5_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; speaker:u78|shift_reg[23]~1                                                                                                                                                                                                                   ; LCCOMB_X15_Y5_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; speaker:u78|shift_reg[5]~3                                                                                                                                                                                                                    ; LCCOMB_X11_Y6_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; synchronizer:u3|out                                                                                                                                                                                                                           ; LCFF_X31_Y3_N1     ; 452     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; synchronizer:u5|out                                                                                                                                                                                                                           ; LCFF_X31_Y15_N7    ; 1137    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; synchronizer:u5|out                                                                                                                                                                                                                           ; LCFF_X31_Y15_N7    ; 859     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; synchronizer:u6|out                                                                                                                                                                                                                           ; LCFF_X31_Y15_N17   ; 155     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; synchronizer:u7|out                                                                                                                                                                                                                           ; LCFF_X17_Y7_N5     ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|control:u51|WideOr15                                                                                                                                                                                                             ; LCCOMB_X49_Y28_N20 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|inout_port:u46|pin_drive                                                                                                                                                                                                         ; LCFF_X43_Y25_N27   ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|inout_port:u46|port_data[0]~14                                                                                                                                                                                                   ; LCCOMB_X42_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|out_port:u40|port_pins[8]~0                                                                                                                                                                                                      ; LCCOMB_X42_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|out_port:u41|port_pins[8]~1                                                                                                                                                                                                      ; LCCOMB_X42_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|out_port:u45|port_pins[0]~1                                                                                                                                                                                                      ; LCCOMB_X41_Y25_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u3|data_out[0]~0                                                                                                                                                                                                        ; LCCOMB_X49_Y27_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u4|data_out[0]~0                                                                                                                                                                                                        ; LCCOMB_X48_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u5|data_out[15]~4                                                                                                                                                                                                       ; LCCOMB_X49_Y26_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u6|data_out[0]~2                                                                                                                                                                                                        ; LCCOMB_X50_Y26_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u7|data_out[0]~0                                                                                                                                                                                                        ; LCCOMB_X49_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u8|data_out[0]~1                                                                                                                                                                                                        ; LCCOMB_X47_Y24_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; usbmouse:u96|register:u9|data_out[0]~0                                                                                                                                                                                                        ; LCCOMB_X50_Y26_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|SRAM_WE_N                                                                                                                                                                                                                             ; LCFF_X15_Y3_N25    ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; vga:u86|VGA_B[5]~0                                                                                                                                                                                                                            ; LCCOMB_X16_Y4_N10  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|WideOr7                                                                                                                                                                                                                               ; LCCOMB_X12_Y4_N28  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_load~0                                                                                                                                                                                                                    ; LCCOMB_X17_Y4_N24  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_x[0]~13                                                                                                                                                                                                                   ; LCCOMB_X17_Y4_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|cpu_address_y[8]~13                                                                                                                                                                                                                   ; LCCOMB_X17_Y6_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|sram_color[2]~1                                                                                                                                                                                                                       ; LCCOMB_X15_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|state.state_read0                                                                                                                                                                                                                     ; LCFF_X16_Y4_N9     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|state.state_write0                                                                                                                                                                                                                    ; LCFF_X16_Y4_N3     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_horiz[9]~20                                                                                                                                                                                                                       ; LCCOMB_X12_Y4_N4   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_horiz[9]~21                                                                                                                                                                                                                       ; LCCOMB_X12_Y4_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_vert[9]~32                                                                                                                                                                                                                        ; LCCOMB_X9_Y4_N2    ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga:u86|vga_vert[9]~33                                                                                                                                                                                                                        ; LCCOMB_X12_Y4_N2   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; OSC_50                                                                                                       ; PIN_N2            ; 8446    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                 ; JTAG_X1_Y19_N0    ; 180     ; Global Clock         ; GCLK8            ; --                        ;
; clocks:u1|clock_slow[0]                                                                                      ; LCFF_X34_Y1_N23   ; 67      ; Global Clock         ; GCLK12           ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk0                                                               ; PLL_1             ; 1537    ; Global Clock         ; GCLK3            ; --                        ;
; clocks:u1|pll:u1|altpll:altpll_component|_clk2                                                               ; PLL_1             ; 273     ; Global Clock         ; GCLK2            ; --                        ;
; fft:u120|reset_n                                                                                             ; LCCOMB_X6_Y12_N20 ; 246     ; Global Clock         ; GCLK1            ; --                        ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 ; LCCOMB_X46_Y17_N6 ; 4       ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                     ; LCFF_X43_Y16_N27  ; 21      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                               ; LCFF_X45_Y17_N29  ; 14      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                               ; LCFF_X45_Y17_N27  ; 5       ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                          ; LCFF_X45_Y18_N13  ; 12      ; Global Clock         ; GCLK6            ; --                        ;
; synchronizer:u5|out                                                                                          ; LCFF_X31_Y15_N7   ; 859     ; Global Clock         ; GCLK15           ; --                        ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|global_clock_enable~0                                                                                                                             ; 5806    ;
; synchronizer:u5|out                                                                                                                                                                                                                 ; 1136    ;
; fft:u120|reset_n                                                                                                                                                                                                                    ; 987     ;
; fft:u120|force_reset                                                                                                                                                                                                                ; 809     ;
; clocks:u1|pll:u1|altpll:altpll_component|_locked                                                                                                                                                                                    ; 662     ;
; synchronizer:u3|out                                                                                                                                                                                                                 ; 452     ;
; ~GND                                                                                                                                                                                                                                ; 350     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|slb_last[1]                                                                                                         ; 259     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|slb_last[0]                                                                                                         ; 258     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|lpp_c_en_vec[1]                                                                                                                                   ; 257     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_fft_111:sw_r_d_delay|tdl_arr[4][1]                                                                                                    ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_tdl_fft_111:sw_r_d_delay|tdl_arr[4][0]                                                                                                    ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swd_tdl[16][1]                                                                                            ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swd_tdl[16][0]                                                                                            ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|sel_ram_in                                                                                                                                        ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|lpp_c_en_vec[6]                                                                                                                                   ; 256     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|slb_last[2]                                                                                                         ; 243     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][1]             ; 192     ;
; sd:u104|i_avalon_address_sync[0]                                                                                                                                                                                                    ; 178     ;
; sd:u104|i_avalon_address_sync[1]                                                                                                                                                                                                    ; 162     ;
; synchronizer:u6|out                                                                                                                                                                                                                 ; 155     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[95]~0                                                            ; 137     ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][0]             ; 128     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                                               ; 128     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                               ; 128     ;
; tristate:u28|out[0]~31                                                                                                                                                                                                              ; 115     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]                                                            ; 106     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[1]                                                            ; 106     ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]                                                            ; 106     ;
; serial_send:u116|timer[1]~34                                                                                                                                                                                                        ; 98      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Equal10~0                                                                              ; 96      ;
; in_port:u118|tristate:u2|out[7]~133                                                                                                                                                                                                 ; 94      ;
; in_port:u118|tristate:u2|out[5]~97                                                                                                                                                                                                  ; 93      ;
; register:u10|data_out[0]                                                                                                                                                                                                            ; 85      ;
; usbmouse:u96|register:u5|data_out[0]                                                                                                                                                                                                ; 83      ;
; in_port:u68|tristate:u2|out[13]~33                                                                                                                                                                                                  ; 80      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_WAIT_REQUEST                                                                                                                                                          ; 77      ;
; in_port:u118|tristate:u2|out[3]~59                                                                                                                                                                                                  ; 75      ;
; in_port:u118|tristate:u2|out[6]~115                                                                                                                                                                                                 ; 74      ;
; in_port:u118|tristate:u2|out[1]~21                                                                                                                                                                                                  ; 74      ;
; in_port:u68|tristate:u2|out[11]~119                                                                                                                                                                                                 ; 73      ;
; in_port:u118|tristate:u2|out[4]~78                                                                                                                                                                                                  ; 73      ;
; in_port:u68|tristate:u2|out[9]~85                                                                                                                                                                                                   ; 70      ;
; in_port:u68|tristate:u2|out[10]~103                                                                                                                                                                                                 ; 69      ;
; in_port:u68|tristate:u2|out[8]~68                                                                                                                                                                                                   ; 69      ;
; in_port:u118|tristate:u2|out[2]~40                                                                                                                                                                                                  ; 69      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|sign_vec[3]                                                                   ; 68      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                ; 67      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                ; 67      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                ; 67      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|sign_sel[0]                                                                   ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                               ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                               ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                ; 66      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                ; 66      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_dirn                                                                                                                                          ; 65      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[2]                                                             ; 65      ;
; control:u138|WideOr4~15_wirecell                                                                                                                                                                                                    ; 64      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[1]                                                             ; 59      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[3]                                                             ; 58      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[3]                                                                             ; 58      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                               ; 53      ;
; fft:u120|state.state_reset                                                                                                                                                                                                          ; 53      ;
; sd:u104|i_avalon_address_sync[2]                                                                                                                                                                                                    ; 52      ;
; usbmouse:u96|register:u5|data_out[1]                                                                                                                                                                                                ; 52      ;
; camera:u131|y1[1]~0                                                                                                                                                                                                                 ; 52      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[1]                                                                             ; 52      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|data_select~0                                                                 ; 51      ;
; sd:u104|i_avalon_address_sync[3]                                                                                                                                                                                                    ; 51      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux2~3                                                                        ; 50      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux3~0                                                                        ; 50      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[0]                                                             ; 47      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[0]                                                                             ; 47      ;
; register:u10|data_out[1]                                                                                                                                                                                                            ; 44      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[2]                                                                             ; 44      ;
; i2c_config:u77|item[1]                                                                                                                                                                                                              ; 44      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[5]                                                                                                                                                                     ; 43      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ready                                                                                                                                                                         ; 42      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[5]                                                                             ; 42      ;
; i2c_config:u77|item[3]                                                                                                                                                                                                              ; 42      ;
; fft:u120|state.state_write_eop                                                                                                                                                                                                      ; 41      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~0                                                                  ; 41      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|val_out                                                                                                                                           ; 40      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux1~0                                                                        ; 40      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                              ; 40      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_WAIT_REQUEST                                                                              ; 40      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RESET                                                                                     ; 39      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[4]                                                                             ; 39      ;
; i2c_config:u77|item[2]                                                                                                                                                                                                              ; 39      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|p[0]                                                                                                             ; 38      ;
; fft:u120|state.state_write_sop                                                                                                                                                                                                      ; 38      ;
; register:u10|data_out[2]                                                                                                                                                                                                            ; 38      ;
; serial_receive:u112|receive_state.receive_state_idle                                                                                                                                                                                ; 38      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|p[1]                                                                                                             ; 37      ;
; fft:u120|inverse                                                                                                                                                                                                                    ; 37      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[4]                                                                                                                                                                     ; 37      ;
; usbmouse:u96|register:u5|data_out[2]                                                                                                                                                                                                ; 37      ;
; i2c_config:u77|item[0]                                                                                                                                                                                                              ; 37      ;
; serial_send:u116|state.state_shift                                                                                                                                                                                                  ; 37      ;
; fft:u120|state.state_write                                                                                                                                                                                                          ; 36      ;
; serial_receive:u112|receive_state.receive_state_read                                                                                                                                                                                ; 36      ;
; sd:u104|i_avalon_read_sync                                                                                                                                                                                                          ; 36      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[2]                                                                                                                                                                     ; 36      ;
; fft:u120|cpu_state.cpu_state_read_idle                                                                                                                                                                                              ; 36      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|p[2]                                                                                                             ; 34      ;
; sd:u104|i_avalon_writedata_sync[6]                                                                                                                                                                                                  ; 34      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                          ; 34      ;
; usbmouse:u96|register:u5|data_out[15]                                                                                                                                                                                               ; 34      ;
; usbmouse:u96|register:u5|data_out[3]                                                                                                                                                                                                ; 34      ;
; register:u10|data_out[15]                                                                                                                                                                                                           ; 34      ;
; register:u9|data_out[15]                                                                                                                                                                                                            ; 34      ;
; fft:u120|prev_eop~0                                                                                                                                                                                                                 ; 33      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[1]                                                                          ; 33      ;
; usbmouse:u96|register:u4|data_out[15]                                                                                                                                                                                               ; 33      ;
; register:u10|data_out[3]                                                                                                                                                                                                            ; 33      ;
; vga:u86|VGA_B[5]~0                                                                                                                                                                                                                  ; 33      ;
; i2c_config:u77|state.state_start1                                                                                                                                                                                                   ; 33      ;
; i2c_config:u77|item[4]                                                                                                                                                                                                              ; 33      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale|Mux48~0                                                                ; 32      ;
; fft:u120|current_sample_real[0]~1                                                                                                                                                                                                   ; 32      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|data_take                                                                         ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                         ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                                               ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[1]~0                                                                                                                  ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[2]~1                                                                                                                                                                     ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[7]~1                                                                                                    ; 32      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_sent_was_CMD55                                                     ; 31      ;
; lcd:u58|always2~1                                                                                                                                                                                                                   ; 31      ;
; synchronizer:u7|out                                                                                                                                                                                                                 ; 31      ;
; fft:u120|Selector24~0                                                                                                                                                                                                               ; 30      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                      ; 30      ;
; register:u11|data_out~1                                                                                                                                                                                                             ; 30      ;
; register:u11|data_out~0                                                                                                                                                                                                             ; 30      ;
; out_port:u136|synchronizer16:u2|out[0]                                                                                                                                                                                              ; 30      ;
; microphone:u82|mic_state.mic_state_samplesave                                                                                                                                                                                       ; 30      ;
; register:u11|data_out~3                                                                                                                                                                                                             ; 29      ;
; register:u11|data_out~2                                                                                                                                                                                                             ; 29      ;
; i2c_config:u77|item[5]                                                                                                                                                                                                              ; 29      ;
; sd:u104|WideOr17~3                                                                                                                                                                                                                  ; 28      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[0]                                                                          ; 28      ;
; register:u11|data_out~7                                                                                                                                                                                                             ; 28      ;
; register:u11|data_out~6                                                                                                                                                                                                             ; 28      ;
; register:u11|data_out~5                                                                                                                                                                                                             ; 28      ;
; register:u11|data_out~4                                                                                                                                                                                                             ; 28      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|address_reg_a[1]                                                                                                                 ; 28      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|address_reg_a[0]                                                                                                                 ; 28      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|LessThan0~0                                                                     ; 27      ;
; control:u138|WideOr5~7                                                                                                                                                                                                              ; 27      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                 ; 26      ;
; sd:u104|i_avalon_writedata_sync[12]~0                                                                                                                                                                                               ; 26      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[2]                                                                          ; 26      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_GENERATE_COMMAND                                                                   ; 26      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_GENERATE_PREDEFINED_COMMAND                                                        ; 25      ;
; usbmouse:u96|sl:u18|ShiftLeft0~3                                                                                                                                                                                                    ; 25      ;
; sl:u23|ShiftLeft0~3                                                                                                                                                                                                                 ; 25      ;
; out_port:u136|synchronizer16:u2|out[1]                                                                                                                                                                                              ; 25      ;
; i2c_config:u77|always2~0                                                                                                                                                                                                            ; 25      ;
; vga:u86|WideOr7~0                                                                                                                                                                                                                   ; 25      ;
; sd:u104|state.state_read_sdcard2                                                                                                                                                                                                    ; 25      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                ; 24      ;
; microphone:u82|shift_reg[16]~2                                                                                                                                                                                                      ; 24      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_write~0                                                                                                                                                                      ; 24      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[1]                                                                                                                                                                     ; 24      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|comb~0                                                                                                                                       ; 24      ;
; register:u11|data_out~8                                                                                                                                                                                                             ; 24      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|address_reg_b[1]                                                                                                                 ; 24      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|address_reg_b[0]                                                                                                                 ; 24      ;
; speaker:u78|shift_reg[23]~1                                                                                                                                                                                                         ; 24      ;
; sd:u104|state.state_read_sdcard1                                                                                                                                                                                                    ; 24      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[6]                                                                             ; 24      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                 ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                        ; 23      ;
; i2c_config:u77|shift_reg[23]~9                                                                                                                                                                                                      ; 23      ;
; in_port:u68|tristate:u2|out[13]~34                                                                                                                                                                                                  ; 23      ;
; control:u138|state.state_sr6                                                                                                                                                                                                        ; 23      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrengen_fft_111:sel_we|lpp_c_i                                                                                                            ; 23      ;
; sd:u104|buffer_sector[17]~1                                                                                                                                                                                                         ; 22      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[0]                                                                                                                                                                     ; 22      ;
; usbmouse:u96|tristate:u23|out[0]~15                                                                                                                                                                                                 ; 22      ;
; control:u138|state.state_sl6                                                                                                                                                                                                        ; 22      ;
; sdram:u69|initialized                                                                                                                                                                                                               ; 22      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_rdy_vec[0]                                                                                                                                   ; 21      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector7~0                                                                       ; 21      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_WAIT_RELEASE                                                                                                                                                          ; 21      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|command_ID_reg[3]                                                                                                                                                                     ; 21      ;
; usbmouse:u96|control:u51|state.state_decode                                                                                                                                                                                         ; 21      ;
; register:u11|data_out~9                                                                                                                                                                                                             ; 21      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_rdy_vec[2]                                                                                                                                   ; 20      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wc_vec[1]                                                                                                                                         ; 20      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|data_imag_o[12]~0                                                             ; 20      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|o_avalon_waitrequest~0                                                                                                                                                                ; 20      ;
; usbmouse:u96|control:u51|state.state_fetch6                                                                                                                                                                                         ; 20      ;
; in_port:u68|tristate:u2|out[8]~67                                                                                                                                                                                                   ; 20      ;
; control:u138|state.state_fetch6                                                                                                                                                                                                     ; 20      ;
; sdram:u69|state.state_write3                                                                                                                                                                                                        ; 20      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|sdetd.ENABLE                                                          ; 20      ;
; clocks:u1|clock_slow[19]                                                                                                                                                                                                            ; 20      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_valid_s                                                             ; 19      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_WRITE_FIRST_WORD                                                                                                                                                      ; 19      ;
; usbmouse:u96|div:u14|Add1~44                                                                                                                                                                                                        ; 19      ;
; usbmouse:u96|div:u14|Add1~43                                                                                                                                                                                                        ; 19      ;
; usbmouse:u96|div:u14|Add1~42                                                                                                                                                                                                        ; 19      ;
; camera:u131|always1~5                                                                                                                                                                                                               ; 19      ;
; div:u19|Add1~44                                                                                                                                                                                                                     ; 19      ;
; div:u19|Add1~11                                                                                                                                                                                                                     ; 19      ;
; div:u19|Add1~8                                                                                                                                                                                                                      ; 19      ;
; usbmouse:u96|tristate:u23|out[0]~14                                                                                                                                                                                                 ; 19      ;
; usbmouse:u96|control:u51|state.state_call2                                                                                                                                                                                          ; 19      ;
; usbmouse:u96|control:u51|state.state_sr6                                                                                                                                                                                            ; 19      ;
; camera:u131|camera_x_latched[3]~9                                                                                                                                                                                                   ; 19      ;
; out_port:u105|bus_delayed[5]                                                                                                                                                                                                        ; 19      ;
; out_port:u105|bus_delayed[1]                                                                                                                                                                                                        ; 19      ;
; control:u138|state.state_decode                                                                                                                                                                                                     ; 19      ;
; control:u138|state.state_call2                                                                                                                                                                                                      ; 19      ;
; vga:u86|WideOr7                                                                                                                                                                                                                     ; 19      ;
; sdram:u69|state.state_init4                                                                                                                                                                                                         ; 19      ;
; usbmouse:u96|control:u51|state.state_fetch1                                                                                                                                                                                         ; 19      ;
; control:u138|state.state_fetch1                                                                                                                                                                                                     ; 19      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swa_tdl[16][0]                                                                                            ; 18      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|sdetd.GBLK                                                            ; 18      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|sgn_2i                                                                        ; 18      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:lpp|sgn_2r                                                                        ; 18      ;
; out_port:u108|synchronizer16:u2|out[0]                                                                                                                                                                                              ; 18      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                   ; 18      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                    ; 18      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Equal20~0                                                                       ; 18      ;
; usbmouse:u96|div:u14|Add1~41                                                                                                                                                                                                        ; 18      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[221]~2                                                                                                 ; 18      ;
; camera:u131|always1~8                                                                                                                                                                                                               ; 18      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                             ; 18      ;
; div:u19|Add1~43                                                                                                                                                                                                                     ; 18      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[221]~2                                                                                                              ; 18      ;
; usbmouse:u96|control:u51|WideOr5~9                                                                                                                                                                                                  ; 18      ;
; register:u11|data_out~10                                                                                                                                                                                                            ; 18      ;
; in_port:u130|bus_drive                                                                                                                                                                                                              ; 18      ;
; in_port:u57|bus_drive                                                                                                                                                                                                               ; 18      ;
; serial_send:u116|state.state_idle                                                                                                                                                                                                   ; 18      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[0]~2                                                                                       ; 17      ;
; sd:u104|state.state_read_buffer3                                                                                                                                                                                                    ; 17      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|cmd_argument[9]~0                                                               ; 17      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Mux38~0                                                                         ; 17      ;
; usbmouse:u96|lt:u21|always0~0                                                                                                                                                                                                       ; 17      ;
; camera:u131|data_valid                                                                                                                                                                                                              ; 17      ;
; camera:u131|camera_y_latched[8]~0                                                                                                                                                                                                   ; 17      ;
; lt:u26|always0~0                                                                                                                                                                                                                    ; 17      ;
; usbmouse:u96|control:u51|WideOr4~7                                                                                                                                                                                                  ; 17      ;
; usbmouse:u96|inout_port:u46|bus_drive                                                                                                                                                                                               ; 17      ;
; usbmouse:u96|control:u51|state.state_or6                                                                                                                                                                                            ; 17      ;
; usbmouse:u96|control:u51|state.state_and6                                                                                                                                                                                           ; 17      ;
; usbmouse:u96|control:u51|state.state_div10                                                                                                                                                                                          ; 17      ;
; usbmouse:u96|control:u51|state.state_not4                                                                                                                                                                                           ; 17      ;
; usbmouse:u96|control:u51|state.state_mult7                                                                                                                                                                                          ; 17      ;
; usbmouse:u96|control:u51|state.state_sub6                                                                                                                                                                                           ; 17      ;
; usbmouse:u96|control:u51|state.state_sl6                                                                                                                                                                                            ; 17      ;
; out_port:u105|bus_delayed[0]                                                                                                                                                                                                        ; 17      ;
; usbmouse:u96|inout_port:u46|pin_drive                                                                                                                                                                                               ; 17      ;
; in_port:u118|tristate:u2|out[6]~114                                                                                                                                                                                                 ; 17      ;
; in_port:u118|tristate:u2|out[2]~39                                                                                                                                                                                                  ; 17      ;
; register:u9|data_out[0]                                                                                                                                                                                                             ; 17      ;
; control:u138|state.state_or6                                                                                                                                                                                                        ; 17      ;
; control:u138|state.state_not4                                                                                                                                                                                                       ; 17      ;
; control:u138|state.state_div10                                                                                                                                                                                                      ; 17      ;
; control:u138|state.state_and6                                                                                                                                                                                                       ; 17      ;
; control:u138|state.state_mult7                                                                                                                                                                                                      ; 17      ;
; control:u138|state.state_sub6                                                                                                                                                                                                       ; 17      ;
; out_port:u137|synchronizer16:u2|out[0]                                                                                                                                                                                              ; 17      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                        ; 17      ;
; vga:u86|SRAM_WE_N                                                                                                                                                                                                                   ; 17      ;
; vga:u86|SRAM_LB_N                                                                                                                                                                                                                   ; 17      ;
; usbmouse:u96|in_port:u38|bus_drive                                                                                                                                                                                                  ; 17      ;
; in_port:u129|bus_drive                                                                                                                                                                                                              ; 17      ;
; in_port:u111|bus_drive                                                                                                                                                                                                              ; 17      ;
; in_port:u100|bus_drive                                                                                                                                                                                                              ; 17      ;
; in_port:u99|bus_drive                                                                                                                                                                                                               ; 17      ;
; in_port:u85|bus_drive                                                                                                                                                                                                               ; 17      ;
; in_port:u76|bus_drive                                                                                                                                                                                                               ; 17      ;
; in_port:u43|bus_drive                                                                                                                                                                                                               ; 17      ;
; out_port:u124|port_pins[0]~1                                                                                                                                                                                                        ; 16      ;
; out_port:u123|port_pins[0]~0                                                                                                                                                                                                        ; 16      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_i_fft_111:\gen_disc:bfp_scale|r_array_out[1][0]~0                                                    ; 16      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[4]                                                                                                       ; 16      ;
; out_port:u110|port_pins[1]~1                                                                                                                                                                                                        ; 16      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|max_reached                                                                       ; 16      ;
; usbmouse:u96|out_port:u41|port_pins[8]~1                                                                                                                                                                                            ; 16      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~4                                                                                                                               ; 16      ;
; usbmouse:u96|out_port:u40|port_pins[8]~0                                                                                                                                                                                            ; 16      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|at_sink_ready_s                                                                   ; 16      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[1]~44                                                                                    ; 16      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~1                                                                                             ; 16      ;
; usbmouse:u96|inout_port:u46|port_data[0]~14                                                                                                                                                                                         ; 16      ;
; out_port:u75|port_pins[0]~0                                                                                                                                                                                                         ; 16      ;
; microphone:u82|microphone_sample[0]~0                                                                                                                                                                                               ; 16      ;
; sdram:u69|sdram_data_read[0]~0                                                                                                                                                                                                      ; 16      ;
; usbmouse:u96|register:u6|data_out[0]~2                                                                                                                                                                                              ; 16      ;
; out_port:u81|port_pins[15]~1                                                                                                                                                                                                        ; 16      ;
; register:u11|data_out[8]~16                                                                                                                                                                                                         ; 16      ;
; usbmouse:u96|register:u8|data_out[0]~1                                                                                                                                                                                              ; 16      ;
; usbmouse:u96|register:u9|data_out[0]~0                                                                                                                                                                                              ; 16      ;
; usbmouse:u96|div:u14|Add1~46                                                                                                                                                                                                        ; 16      ;
; usbmouse:u96|div:u14|Add1~38                                                                                                                                                                                                        ; 16      ;
; usbmouse:u96|div:u14|Add1~37                                                                                                                                                                                                        ; 16      ;
; usbmouse:u96|div:u14|Add1~16                                                                                                                                                                                                        ; 16      ;
; usbmouse:u96|register:u3|data_out[0]~0                                                                                                                                                                                              ; 16      ;
; usbmouse:u96|register:u7|data_out[0]~0                                                                                                                                                                                              ; 16      ;
; usbmouse:u96|register:u5|data_out[15]~4                                                                                                                                                                                             ; 16      ;
; usbmouse:u96|register:u4|data_out[0]~0                                                                                                                                                                                              ; 16      ;
; register:u14|data_out[0]~0                                                                                                                                                                                                          ; 16      ;
; register:u12|data_out[0]~0                                                                                                                                                                                                          ; 16      ;
; register:u13|data_out[0]~1                                                                                                                                                                                                          ; 16      ;
; in_port:u133|always0~1                                                                                                                                                                                                              ; 16      ;
; div:u19|Add1~46                                                                                                                                                                                                                     ; 16      ;
; div:u19|Add1~40                                                                                                                                                                                                                     ; 16      ;
; div:u19|Add1~39                                                                                                                                                                                                                     ; 16      ;
; div:u19|Add1~18                                                                                                                                                                                                                     ; 16      ;
; register:u8|data_out[0]~1                                                                                                                                                                                                           ; 16      ;
; register:u10|data_out[15]~4                                                                                                                                                                                                         ; 16      ;
; register:u9|data_out[0]~0                                                                                                                                                                                                           ; 16      ;
; usbmouse:u96|control:u51|state.state_cpfa7                                                                                                                                                                                          ; 16      ;
; usbmouse:u96|control:u51|state.state_cp4                                                                                                                                                                                            ; 16      ;
; usbmouse:u96|register:u4|data_out[4]                                                                                                                                                                                                ; 16      ;
; usbmouse:u96|register:u4|data_out[6]                                                                                                                                                                                                ; 16      ;
; usbmouse:u96|register:u4|data_out[7]                                                                                                                                                                                                ; 16      ;
; usbmouse:u96|register:u4|data_out[3]                                                                                                                                                                                                ; 16      ;
; usbmouse:u96|register:u4|data_out[14]                                                                                                                                                                                               ; 16      ;
; out_port:u55|port_pins[0]~2                                                                                                                                                                                                         ; 16      ;
; out_port:u50|port_pins[0]~1                                                                                                                                                                                                         ; 16      ;
; register:u11|data_out~14                                                                                                                                                                                                            ; 16      ;
; register:u11|data_out~13                                                                                                                                                                                                            ; 16      ;
; register:u11|data_out~12                                                                                                                                                                                                            ; 16      ;
; register:u11|data_out~11                                                                                                                                                                                                            ; 16      ;
; out_port:u44|port_pins[0]~1                                                                                                                                                                                                         ; 16      ;
; out_port:u105|bus_delayed[3]                                                                                                                                                                                                        ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode873w[2]~0                                                                                              ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode873w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode873w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode844w[2]~0                                                                                              ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode844w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode844w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode865w[2]~0                                                                                              ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode865w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode865w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode857w[2]~0                                                                                              ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode5|w_anode857w[2]                                                                                                ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|decode_4oa:decode4|w_anode857w[2]                                                                                                ; 16      ;
; control:u138|WideOr13                                                                                                                                                                                                               ; 16      ;
; control:u138|WideOr14                                                                                                                                                                                                               ; 16      ;
; register:u9|data_out[3]                                                                                                                                                                                                             ; 16      ;
; speaker:u78|current_sample[15]~1                                                                                                                                                                                                    ; 16      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~1                                                                                                              ; 16      ;
; vga:u86|state.state_write0                                                                                                                                                                                                          ; 16      ;
; fft:u120|state.state_wait_read                                                                                                                                                                                                      ; 16      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[15]~30                                                                                   ; 16      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_14_result_int[15]~30                                                                                                ; 16      ;
; vga:u86|state.state_camera1                                                                                                                                                                                                         ; 16      ;
; TD_DATA[5]                                                                                                                                                                                                                          ; 15      ;
; out_port:u109|port_pins[14]~0                                                                                                                                                                                                       ; 15      ;
; out_port:u108|port_pins[14]~1                                                                                                                                                                                                       ; 15      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[9]~1                                            ; 15      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[170]~3                                                                                                 ; 15      ;
; usbmouse:u96|control:u51|state~139                                                                                                                                                                                                  ; 15      ;
; usbmouse:u96|control:u51|WideOr4~13                                                                                                                                                                                                 ; 15      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[170]~3                                                                                                              ; 15      ;
; usbmouse:u96|register:u4|data_out[5]                                                                                                                                                                                                ; 15      ;
; usbmouse:u96|register:u4|data_out[0]                                                                                                                                                                                                ; 15      ;
; usbmouse:u96|register:u4|data_out[2]                                                                                                                                                                                                ; 15      ;
; usbmouse:u96|register:u4|data_out[1]                                                                                                                                                                                                ; 15      ;
; usbmouse:u96|register:u4|data_out[8]                                                                                                                                                                                                ; 15      ;
; usbmouse:u96|register:u4|data_out[12]                                                                                                                                                                                               ; 15      ;
; usbmouse:u96|register:u4|data_out[13]                                                                                                                                                                                               ; 15      ;
; out_port:u105|bus_delayed[6]                                                                                                                                                                                                        ; 15      ;
; out_port:u105|bus_delayed[4]                                                                                                                                                                                                        ; 15      ;
; in_port:u118|tristate:u2|out[1]~20                                                                                                                                                                                                  ; 15      ;
; register:u9|data_out[1]                                                                                                                                                                                                             ; 15      ;
; register:u9|data_out[2]                                                                                                                                                                                                             ; 15      ;
; register:u9|data_out[4]                                                                                                                                                                                                             ; 15      ;
; register:u9|data_out[7]                                                                                                                                                                                                             ; 15      ;
; register:u9|data_out[8]                                                                                                                                                                                                             ; 15      ;
; register:u9|data_out[14]                                                                                                                                                                                                            ; 15      ;
; register:u9|data_out[13]                                                                                                                                                                                                            ; 15      ;
; ps2_keyboard:u64|ps2_serial:u3|state.state_clocklow                                                                                                                                                                                 ; 15      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[14]~28                                                                                   ; 15      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_13_result_int[14]~28                                                                                                ; 15      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[2]                                                                                                       ; 14      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_111:delay_en|tdl_arr[4]                      ; 14      ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|valid_wreq                                                                                                       ; 14      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[204]~17                                                                                                ; 14      ;
; usbmouse:u96|div:u14|Add1~40                                                                                                                                                                                                        ; 14      ;
; usbmouse:u96|div:u14|Add1~39                                                                                                                                                                                                        ; 14      ;
; usbmouse:u96|div:u14|Add1~23                                                                                                                                                                                                        ; 14      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Equal10~1                                                                       ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[9]~153                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[8]~143                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[7]~133                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[5]~123                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[2]~113                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[3]~103                                                                                                                                                                                     ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[10]~83                                                                                                                                                                                     ; 14      ;
; in_port:u133|always0~3                                                                                                                                                                                                              ; 14      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[204]~17                                                                                                             ; 14      ;
; div:u19|Add1~42                                                                                                                                                                                                                     ; 14      ;
; div:u19|Add1~41                                                                                                                                                                                                                     ; 14      ;
; div:u19|Add1~25                                                                                                                                                                                                                     ; 14      ;
; control:u138|state~155                                                                                                                                                                                                              ; 14      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[1]~9                                                                                                                                                                                       ; 14      ;
; usbmouse:u96|register:u4|data_out[9]                                                                                                                                                                                                ; 14      ;
; usbmouse:u96|register:u4|data_out[11]                                                                                                                                                                                               ; 14      ;
; register:u11|data_out~15                                                                                                                                                                                                            ; 14      ;
; in_port:u68|tristate:u2|out[10]~102                                                                                                                                                                                                 ; 14      ;
; register:u9|data_out[6]                                                                                                                                                                                                             ; 14      ;
; register:u9|data_out[9]                                                                                                                                                                                                             ; 14      ;
; register:u9|data_out[11]                                                                                                                                                                                                            ; 14      ;
; register:u9|data_out[12]                                                                                                                                                                                                            ; 14      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                        ; 14      ;
; sd:u104|state.state_write_buffer2                                                                                                                                                                                                   ; 14      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[13]~26                                                                                   ; 14      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_12_result_int[13]~26                                                                                                ; 14      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|sw[1]                                                                                                          ; 13      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|sw[0]                                                                                                          ; 13      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[187]~21                                                                                                ; 13      ;
; usbmouse:u96|register:u6|data_out[1]                                                                                                                                                                                                ; 13      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[6]~155                                                                                                                                                                                     ; 13      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|current_state.s_WAIT_BEGIN_DEASSERT                                                    ; 13      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~2                                                                                     ; 13      ;
; in_port:u133|always0~2                                                                                                                                                                                                              ; 13      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[187]~20                                                                                                             ; 13      ;
; usbmouse:u96|control:u51|WideOr14                                                                                                                                                                                                   ; 13      ;
; usbmouse:u96|register:u4|data_out[10]                                                                                                                                                                                               ; 13      ;
; in_port:u118|tristate:u2|out[4]~77                                                                                                                                                                                                  ; 13      ;
; in_port:u118|tristate:u2|out[3]~58                                                                                                                                                                                                  ; 13      ;
; register:u9|data_out[5]                                                                                                                                                                                                             ; 13      ;
; register:u9|data_out[10]                                                                                                                                                                                                            ; 13      ;
; sd:u104|state.state_write_buffer1                                                                                                                                                                                                   ; 13      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[12]~24                                                                                   ; 13      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_11_result_int[12]~24                                                                                                ; 13      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][7]                                                                                         ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][5]                                                                                         ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][3]                                                                                         ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][1]                                                                                         ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[0]                                                                                                       ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrswgen_fft_111:get_wr_swtiches|swa_tdl[16][1]                                                                                            ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_s1_cur.IDLE                                                                                                                                   ; 12      ;
; ps2_keyboard:u64|ps2_serial:u3|Equal0~2                                                                                                                                                                                             ; 12      ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|_~0                                                                                                              ; 12      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|bit_counter[2]~1                                                                                          ; 12      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                 ; 12      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|counter[0]                                                                                           ; 12      ;
; register:u11|data_out[0]                                                                                                                                                                                                            ; 12      ;
; register:u11|data_out[2]                                                                                                                                                                                                            ; 12      ;
; usbmouse:u96|register:u5|data_out[14]                                                                                                                                                                                               ; 12      ;
; in_port:u118|tristate:u2|out[4]~60                                                                                                                                                                                                  ; 12      ;
; in_port:u68|tristate:u2|out[12]~50                                                                                                                                                                                                  ; 12      ;
; control:u138|WideOr11                                                                                                                                                                                                               ; 12      ;
; control:u138|WideOr4~15                                                                                                                                                                                                             ; 12      ;
; control:u138|WideOr4~0                                                                                                                                                                                                              ; 12      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|q_b[7]                                                                             ; 12      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[11]~22                                                                                   ; 12      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_10_result_int[11]~22                                                                                                ; 12      ;
; camera:u131|state.state_wait_frame_begin                                                                                                                                                                                            ; 12      ;
; vga:u86|cpu_address_x[0]                                                                                                                                                                                                            ; 12      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector3~3                                                                       ; 11      ;
; ps2_keyboard:u64|ps2_serial:u3|next_active_state~29                                                                                                                                                                                 ; 11      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Equal2~2                                                                          ; 11      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                      ; 11      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|empty_dff                                                                                                  ; 11      ;
; fft:u120|reset_sample_count~0                                                                                                                                                                                                       ; 11      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~15                                                                 ; 11      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[21]                                                            ; 11      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~13                                                                                                ; 11      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|sel[119]                                                                                                       ; 11      ;
; usbmouse:u96|div:u14|Add1~36                                                                                                                                                                                                        ; 11      ;
; usbmouse:u96|div:u14|Add1~35                                                                                                                                                                                                        ; 11      ;
; usbmouse:u96|div:u14|Add1~34                                                                                                                                                                                                        ; 11      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[153]~14                                                                                                             ; 11      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|sel[39]                                                                                                                     ; 11      ;
; div:u19|Add1~38                                                                                                                                                                                                                     ; 11      ;
; div:u19|Add1~37                                                                                                                                                                                                                     ; 11      ;
; div:u19|Add1~36                                                                                                                                                                                                                     ; 11      ;
; register:u11|data_out[1]                                                                                                                                                                                                            ; 11      ;
; usbmouse:u96|control:u51|WideOr9                                                                                                                                                                                                    ; 11      ;
; usbmouse:u96|register:u5|data_out[13]                                                                                                                                                                                               ; 11      ;
; usbmouse:u96|register:u5|data_out[12]                                                                                                                                                                                               ; 11      ;
; usbmouse:u96|register:u5|data_out[11]                                                                                                                                                                                               ; 11      ;
; usbmouse:u96|register:u5|data_out[10]                                                                                                                                                                                               ; 11      ;
; usbmouse:u96|register:u5|data_out[9]                                                                                                                                                                                                ; 11      ;
; usbmouse:u96|register:u5|data_out[8]                                                                                                                                                                                                ; 11      ;
; out_port:u74|port_pins[0]~1                                                                                                                                                                                                         ; 11      ;
; out_port:u73|port_pins[0]~0                                                                                                                                                                                                         ; 11      ;
; in_port:u68|tristate:u2|out[13]~24                                                                                                                                                                                                  ; 11      ;
; register:u10|data_out[14]                                                                                                                                                                                                           ; 11      ;
; register:u10|data_out[4]                                                                                                                                                                                                            ; 11      ;
; vga:u86|Equal2~4                                                                                                                                                                                                                    ; 11      ;
; ps2_keyboard:u64|ps2_serial:u3|consumer_state.state_consumer_valid                                                                                                                                                                  ; 11      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[10]~20                                                                                    ; 11      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_9_result_int[10]~20                                                                                                 ; 11      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                               ; 11      ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                               ; 11      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|counter_i~0                                                                                                   ; 10      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count~14                                                                          ; 10      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[1]~1                                                                                                                               ; 10      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|valid_rreq                                                                                                 ; 10      ;
; ps2_keyboard:u64|ps2_serial:u3|consumer_state.state_consumer_validlow                                                                                                                                                               ; 10      ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|valid_wreq                                                                                                 ; 10      ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state|cntr_6l7:count_usedw|_~0                                                                 ; 10      ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|cntr_qkb:wr_ptr|_~0                                                                                              ; 10      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|valid_ctrl_int1                                                               ; 10      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|o_avalon_readdata[8]~10                                                                                                                                                               ; 10      ;
; out_port:u134|port_pins[0]~1                                                                                                                                                                                                        ; 10      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[37]                                                            ; 10      ;
; camera:u131|camera_x_pos[6]~0                                                                                                                                                                                                       ; 10      ;
; out_port:u90|port_pins[9]~0                                                                                                                                                                                                         ; 10      ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Equal12~0                                                                              ; 10      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[136]~20                                                                                                ; 10      ;
; usbmouse:u96|in_port:u38|tristate:u2|out[4]~157                                                                                                                                                                                     ; 10      ;
; usbmouse:u96|register:u6|data_out[2]                                                                                                                                                                                                ; 10      ;
; out_port:u92|port_pins[9]~1                                                                                                                                                                                                         ; 10      ;
; camera:u131|pixel_write~0                                                                                                                                                                                                           ; 10      ;
; usbmouse:u96|sl:u18|ShiftLeft0~16                                                                                                                                                                                                   ; 10      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|sel[39]~1                                                                                                                   ; 10      ;
; usbmouse:u96|register:u6|data_out~1                                                                                                                                                                                                 ; 10      ;
; usbmouse:u96|register:u6|data_out~0                                                                                                                                                                                                 ; 10      ;
; usbmouse:u96|control:u51|WideOr13~2                                                                                                                                                                                                 ; 10      ;
; usbmouse:u96|control:u51|WideOr4~3                                                                                                                                                                                                  ; 10      ;
; usbmouse:u96|register:u5|data_out[7]                                                                                                                                                                                                ; 10      ;
; usbmouse:u96|register:u5|data_out[6]                                                                                                                                                                                                ; 10      ;
; usbmouse:u96|register:u5|data_out[5]                                                                                                                                                                                                ; 10      ;
; usbmouse:u96|register:u5|data_out[4]                                                                                                                                                                                                ; 10      ;
; out_port:u105|bus_delayed[2]                                                                                                                                                                                                        ; 10      ;
; control:u138|WideOr9                                                                                                                                                                                                                ; 10      ;
; register:u10|data_out[13]                                                                                                                                                                                                           ; 10      ;
; register:u10|data_out[12]                                                                                                                                                                                                           ; 10      ;
; register:u10|data_out[11]                                                                                                                                                                                                           ; 10      ;
; register:u10|data_out[10]                                                                                                                                                                                                           ; 10      ;
; register:u10|data_out[9]                                                                                                                                                                                                            ; 10      ;
; register:u10|data_out[8]                                                                                                                                                                                                            ; 10      ;
; register:u10|data_out[7]                                                                                                                                                                                                            ; 10      ;
; register:u10|data_out[6]                                                                                                                                                                                                            ; 10      ;
; register:u10|data_out[5]                                                                                                                                                                                                            ; 10      ;
; vga:u86|cpu_address_load~0                                                                                                                                                                                                          ; 10      ;
; vga:u86|Add5~19                                                                                                                                                                                                                     ; 10      ;
; vga:u86|cpu_address_x[0]~13                                                                                                                                                                                                         ; 10      ;
; vga:u86|Equal2~6                                                                                                                                                                                                                    ; 10      ;
; vga:u86|vga_vert[9]~33                                                                                                                                                                                                              ; 10      ;
; vga:u86|vga_vert[9]~32                                                                                                                                                                                                              ; 10      ;
; vga:u86|vga_horiz[9]~21                                                                                                                                                                                                             ; 10      ;
; vga:u86|vga_horiz[9]~20                                                                                                                                                                                                             ; 10      ;
; vga:u86|state.state_read0                                                                                                                                                                                                           ; 10      ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_state.HOLD                                                                                                     ; 10      ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[9]~18                                                                                     ; 10      ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_8_result_int[9]~18                                                                                                  ; 10      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                        ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[5]                                                                                                       ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[6]                                                                                                       ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wea_st~3                                                                                                                                          ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|sdetd.SLBI                                                            ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp_acc[3]~13                                                                                                   ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp_acc[2]~12                                                                                                   ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[2]~0                                                                                                                               ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|packet_error0                                                                 ; 9       ;
; ps2_keyboard:u64|uppercase_out[2]~0                                                                                                                                                                                                 ; 9       ;
; out_port:u135|port_pins[8]~0                                                                                                                                                                                                        ; 9       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~17                                                                  ; 9       ;
; out_port:u91|port_pins[8]~0                                                                                                                                                                                                         ; 9       ;
; out_port:u93|port_pins[8]~1                                                                                                                                                                                                         ; 9       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[68]~5                                                                                                  ; 9       ;
; usbmouse:u96|register:u6|data_out[3]                                                                                                                                                                                                ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~13                                                                                                                                                                                            ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~12                                                                                                                                                                                            ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~11                                                                                                                                                                                            ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~10                                                                                                                                                                                            ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~9                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~8                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~7                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~6                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~5                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~4                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~3                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~2                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~1                                                                                                                                                                                             ; 9       ;
; usbmouse:u96|inout_port:u46|port_data~0                                                                                                                                                                                             ; 9       ;
; camera:u131|camera_y_pos[1]~8                                                                                                                                                                                                       ; 9       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[0]                                                              ; 9       ;
; in_port:u118|always0~0                                                                                                                                                                                                              ; 9       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[68]~5                                                                                                               ; 9       ;
; usbmouse:u96|control:u51|WideOr4~12                                                                                                                                                                                                 ; 9       ;
; usbmouse:u96|control:u51|state.state_cpta5                                                                                                                                                                                          ; 9       ;
; usbmouse:u96|control:u51|state.state_cpfa1                                                                                                                                                                                          ; 9       ;
; camera:u131|reset_x~0                                                                                                                                                                                                               ; 9       ;
; sr:u24|ShiftRight0~6                                                                                                                                                                                                                ; 9       ;
; sl:u23|ShiftLeft0~4                                                                                                                                                                                                                 ; 9       ;
; control:u138|WideOr4~10                                                                                                                                                                                                             ; 9       ;
; vga:u86|cpu_address_y[8]~13                                                                                                                                                                                                         ; 9       ;
; vga:u86|cpu_address_y~9                                                                                                                                                                                                             ; 9       ;
; sdram:u69|DRAM_ADDR~0                                                                                                                                                                                                               ; 9       ;
; lcd:u58|WideOr24~0                                                                                                                                                                                                                  ; 9       ;
; lcd:u58|state.state_char2                                                                                                                                                                                                           ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|which_ram_set                                                                                                                                     ; 9       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|rdy_for_next_block                                                                                            ; 9       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[8]~16                                                                                     ; 9       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_7_result_int[8]~16                                                                                                  ; 9       ;
; in_port:u115|bus_drive                                                                                                                                                                                                              ; 9       ;
; in_port:u95|bus_drive                                                                                                                                                                                                               ; 9       ;
; in_port:u68|bus_drive                                                                                                                                                                                                               ; 9       ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|b_non_empty                                                                                            ; 9       ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                        ; 8       ;
; usbmouse:u96|control:u51|WideOr4~20_wirecell                                                                                                                                                                                        ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_de_lpp_ad:gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                            ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[3]                                                                                                       ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[13]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[13]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[14]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[14]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[15]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[15]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[0]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[0]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[1]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[1]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[2]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[2]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[3]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[3]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[4]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[4]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[5]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[5]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[6]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[6]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[7]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[7]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[8]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[8]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[9]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[9]                                                                                                  ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[10]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[10]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[11]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[11]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[12]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[12]                                                                                                 ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|wren_a~2                                                                                                                                          ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_unbburst_ctrl_de_fft_111:ccc|wraddress_a_bus[13]                                                                                          ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|slb_i[3]~0                                                            ; 8       ;
; camera:u131|cr[0]~1                                                                                                                                                                                                                 ; 8       ;
; camera:u131|y1[0]~1                                                                                                                                                                                                                 ; 8       ;
; camera:u131|y2[0]~1                                                                                                                                                                                                                 ; 8       ;
; camera:u131|cb[0]~1                                                                                                                                                                                                                 ; 8       ;
; camera:u131|WideOr0                                                                                                                                                                                                                 ; 8       ;
; ps2_keyboard:u64|ps2_serial:u3|buf_in[0]~2                                                                                                                                                                                          ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|send_sop_s                                                                        ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[1]~16                                                                          ; 8       ;
; out_port:u94|port_pins[0]~0                                                                                                                                                                                                         ; 8       ;
; out_port:u121|synchronizer16:u2|out[0]                                                                                                                                                                                              ; 8       ;
; serial_receive:u112|uart_data[0]~0                                                                                                                                                                                                  ; 8       ;
; out_port:u119|port_pins[0]~0                                                                                                                                                                                                        ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~18                                                                  ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg                                                                                               ; 8       ;
; out_port:u63|port_pins[0]~1                                                                                                                                                                                                         ; 8       ;
; fft:u120|Selector24~1                                                                                                                                                                                                               ; 8       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[22]                                                            ; 8       ;
; fft:u120|Selector43~1                                                                                                                                                                                                               ; 8       ;
; camera:u131|byte_counter[1]                                                                                                                                                                                                         ; 8       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19                                                                                                ; 8       ;
; usbmouse:u96|control:u51|WideOr15                                                                                                                                                                                                   ; 8       ;
; usbmouse:u96|register:u6|data_out[0]                                                                                                                                                                                                ; 8       ;
; i2c_config:u77|shift_reg[7]~5                                                                                                                                                                                                       ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[2]                                                              ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_receive~0                                                                                  ; 8       ;
; usbmouse:u96|control:u51|WideOr13                                                                                                                                                                                                   ; 8       ;
; vga:u86|sram_color[2]~1                                                                                                                                                                                                             ; 8       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[102]~19                                                                                                             ; 8       ;
; serial_send:u116|shift_reg[1]~2                                                                                                                                                                                                     ; 8       ;
; usbmouse:u96|out_port:u39|bus_delayed[0]                                                                                                                                                                                            ; 8       ;
; usbmouse:u96|out_port:u39|bus_delayed[1]                                                                                                                                                                                            ; 8       ;
; usbmouse:u96|out_port:u39|bus_delayed[2]                                                                                                                                                                                            ; 8       ;
; out_port:u45|port_pins[0]~1                                                                                                                                                                                                         ; 8       ;
; in_port:u68|tristate:u2|out[14]~136                                                                                                                                                                                                 ; 8       ;
; out_port:u105|always0~3                                                                                                                                                                                                             ; 8       ;
; out_port:u105|bus_delayed[7]                                                                                                                                                                                                        ; 8       ;
; out_port:u105|always0~2                                                                                                                                                                                                             ; 8       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_SEND_CRC                                                                                  ; 8       ;
; in_port:u68|tristate:u2|out[13]~52                                                                                                                                                                                                  ; 8       ;
; control:u138|WideOr9~0                                                                                                                                                                                                              ; 8       ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|valid_wreq                                                                                                                     ; 8       ;
; vga:u86|always0~2                                                                                                                                                                                                                   ; 8       ;
; microphone:u82|mic_state.mic_state_pulse1                                                                                                                                                                                           ; 8       ;
; lcd:u58|state.state_char3                                                                                                                                                                                                           ; 8       ;
; ps2_keyboard:u64|keyboard_ram:u1|altsyncram:altsyncram_component|altsyncram_uag1:auto_generated|q_a[1]                                                                                                                              ; 8       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[7]~14                                                                                     ; 8       ;
; usbmouse:u96|div:u14|Add1~32                                                                                                                                                                                                        ; 8       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_6_result_int[7]~14                                                                                                  ; 8       ;
; div:u19|Add1~34                                                                                                                                                                                                                     ; 8       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                 ; 8       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                   ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|cnt_k~1                                                                                                          ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_m_k_counter_fft_111:ctrl|k_count[1]                                                                                                       ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_state.end1                                                                   ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_state.run1                                                                   ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[0]                                                                                                                                 ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_stall                                                                        ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[15]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[23]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[14]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[30]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[22]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[11]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[27]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[19]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[10]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[26]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[18]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[9]                                                               ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[25]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[17]                                                              ; 7       ;
; ps2_keyboard:u64|ps2_serial:u3|state.state_stop                                                                                                                                                                                     ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[8]                                                               ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[24]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[16]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[20]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[12]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[28]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[13]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[31]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[29]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[21]                                                              ; 7       ;
; ps2_keyboard:u64|scancode2ascii:u2|WideOr13~2                                                                                                                                                                                       ; 7       ;
; camera:u131|byte_counter[0]                                                                                                                                                                                                         ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|LessThan0~1                                                                     ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                        ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~1                                                                            ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[6]                                                             ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_receive~1                                                                                  ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[7]                                                               ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_WAIT_DEASSERT                                                                             ; 7       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[85]~16                                                                                                 ; 7       ;
; usbmouse:u96|div:u14|Add1~45                                                                                                                                                                                                        ; 7       ;
; usbmouse:u96|register:u6|data_out[4]                                                                                                                                                                                                ; 7       ;
; usbmouse:u96|control:u51|Equal0~3                                                                                                                                                                                                   ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[3]                                                              ; 7       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]                                                              ; 7       ;
; div:u19|Add1~45                                                                                                                                                                                                                     ; 7       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|selnose[85]~12                                                                                                              ; 7       ;
; register:u11|data_out[4]                                                                                                                                                                                                            ; 7       ;
; control:u138|Equal0~4                                                                                                                                                                                                               ; 7       ;
; usbmouse:u96|control:u51|state.state_cpta6                                                                                                                                                                                          ; 7       ;
; usbmouse:u96|control:u51|state.state_cpfa4                                                                                                                                                                                          ; 7       ;
; usbmouse:u96|sl:u18|ShiftLeft0~4                                                                                                                                                                                                    ; 7       ;
; usbmouse:u96|sr:u19|ShiftRight0~8                                                                                                                                                                                                   ; 7       ;
; usbmouse:u96|sr:u19|ShiftRight0~6                                                                                                                                                                                                   ; 7       ;
; out_port:u117|always0~0                                                                                                                                                                                                             ; 7       ;
; sl:u23|ShiftLeft0~30                                                                                                                                                                                                                ; 7       ;
; sl:u23|ShiftLeft0~29                                                                                                                                                                                                                ; 7       ;
; control:u138|WideOr6~0                                                                                                                                                                                                              ; 7       ;
; control:u138|WideOr4~14                                                                                                                                                                                                             ; 7       ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|_~0                                                                                                                            ; 7       ;
; microphone:u82|cpu_state.cpu_state_reset                                                                                                                                                                                            ; 7       ;
; sdram:u69|always1~0                                                                                                                                                                                                                 ; 7       ;
; vga:u86|Equal0~6                                                                                                                                                                                                                    ; 7       ;
; speaker:u78|AUD_XCK                                                                                                                                                                                                                 ; 7       ;
; out_port:u55|synchronizer16:u2|out[15]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[14]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[13]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[12]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[11]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[10]                                                                                                                                                                                              ; 7       ;
; out_port:u55|synchronizer16:u2|out[9]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[8]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[7]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[6]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[5]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[4]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[3]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[2]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[1]                                                                                                                                                                                               ; 7       ;
; out_port:u55|synchronizer16:u2|out[0]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[15]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[14]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[13]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[12]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[11]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[10]                                                                                                                                                                                              ; 7       ;
; out_port:u50|synchronizer16:u2|out[9]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[8]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[7]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[6]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[5]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[4]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[3]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[2]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[1]                                                                                                                                                                                               ; 7       ;
; out_port:u50|synchronizer16:u2|out[0]                                                                                                                                                                                               ; 7       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrengen_fft_111:sel_we|wc_state.WAIT_LAT                                                                                                  ; 7       ;
; ps2_keyboard:u64|state.state_idle                                                                                                                                                                                                   ; 7       ;
; fft:u120|state.state_wait_cpu_read                                                                                                                                                                                                  ; 7       ;
; sd:u104|state.state_read_buffer2                                                                                                                                                                                                    ; 7       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[6]~12                                                                                     ; 7       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_5_result_int[6]~12                                                                                                  ; 7       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                 ; 7       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                 ; 7       ;
; vga:u86|state.state_idle0                                                                                                                                                                                                           ; 7       ;
; in_port:u133|always0~9_RESYN56_BDD57                                                                                                                                                                                                ; 6       ;
; in_port:u133|always0~9_RESYN54_BDD55                                                                                                                                                                                                ; 6       ;
; TD_DATA[4]                                                                                                                                                                                                                          ; 6       ;
; TD_DATA[7]                                                                                                                                                                                                                          ; 6       ;
; TD_DATA[6]                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                            ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][6]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][4]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][2]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdlo[6][0]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdle[6][6]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdle[6][4]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_twadgen_dual_fft_111:twid_factors|twad_tdle[6][2]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|Mux10~1                                                                                                        ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|reg_no_twiddle[6][1][15]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|reg_no_twiddle[6][0][15]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15] ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|reg_no_twiddle[6][1][15]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|reg_no_twiddle[6][0][15]                                                                                         ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_bfp_ctrl_fft_111:bfpc|blk_exp[5]~1                                                                                                        ; 6       ;
; fft:u120|WideOr8                                                                                                                                                                                                                    ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[8]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[2]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[7]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[6]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[5]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[3]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[1]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[4]                                                                                                                                 ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_count_sig[9]                                                                                                                                 ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Mux38~4                                                                         ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Mux38~3                                                                         ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[11]                                                                                                             ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[9]                                                                                                              ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|valid_ctrl_int                                                                ; 6       ;
; sd:u104|i_avalon_address_sync[7]                                                                                                                                                                                                    ; 6       ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state|b_full                                                                                   ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[23]                                                            ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[24]                                                            ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|send_command_ready                                                                                                                                                                    ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|current_state.s_WAIT_END                                                               ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                            ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                            ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|timeout_combined~0                                                                                                                           ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|o_CRC_passed                                                                           ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_PREDEFINED_COMMAND_RESPONSE                                                   ; 6       ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|cntr_rj7:count_usedw|_~0                                                                               ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Equal49~0                                                                       ; 6       ;
; usbmouse:u96|in_port:u38|tristate:u2|out[11]~93                                                                                                                                                                                     ; 6       ;
; usbmouse:u96|sr:u19|ShiftRight0~29                                                                                                                                                                                                  ; 6       ;
; in_port:u133|always0~6                                                                                                                                                                                                              ; 6       ;
; register:u11|data_out[3]                                                                                                                                                                                                            ; 6       ;
; usbmouse:u96|out_port:u47|always0~1                                                                                                                                                                                                 ; 6       ;
; usbmouse:u96|control:u51|state.state_add6                                                                                                                                                                                           ; 6       ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|cntr_fjb:wr_ptr|_~0                                                                                                            ; 6       ;
; in_port:u71|tristate:u2|out[15]~19                                                                                                                                                                                                  ; 6       ;
; out_port:u62|always0~0                                                                                                                                                                                                              ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|local_mode                                                                                           ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_SEND_DATA                                                                                 ; 6       ;
; in_port:u68|tristate:u2|out[9]~84                                                                                                                                                                                                   ; 6       ;
; in_port:u68|tristate:u2|out[9]~69                                                                                                                                                                                                   ; 6       ;
; control:u138|WideOr11~0                                                                                                                                                                                                             ; 6       ;
; sl:u23|ShiftLeft0~6                                                                                                                                                                                                                 ; 6       ;
; sdram:u69|always1~1                                                                                                                                                                                                                 ; 6       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal                                                                    ; 6       ;
; reset_toggle:u2|reset_n                                                                                                                                                                                                             ; 6       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_s1_cur.WRITE_INPUT                                                                                                                            ; 6       ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|full_dff                                                                                                   ; 6       ;
; sd:u104|state.state_read_buffer1                                                                                                                                                                                                    ; 6       ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                                                                              ; 6       ;
; usbmouse:u96|div:u14|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[5]~10                                                                                     ; 6       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|counter[0]                                                                      ; 6       ;
; div:u19|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_8ef:divider|add_sub_4_result_int[5]~10                                                                                                  ; 6       ;
; in_port:u133|bus_drive                                                                                                                                                                                                              ; 6       ;
; camera:u131|camera_abs_x_pos[0]                                                                                                                                                                                                     ; 6       ;
; i2c_config:u77|state.state_data1                                                                                                                                                                                                    ; 6       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                 ; 6       ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                 ; 6       ;
; vga:u86|cpu_address_x[1]                                                                                                                                                                                                            ; 6       ;
; vga:u86|vga_vert[9]                                                                                                                                                                                                                 ; 6       ;
; vga:u86|vga_horiz[9]                                                                                                                                                                                                                ; 6       ;
; vga:u86|vga_horiz[8]                                                                                                                                                                                                                ; 6       ;
; TD_DATA[3]                                                                                                                                                                                                                          ; 5       ;
; TD_DATA[2]                                                                                                                                                                                                                          ; 5       ;
; TD_DATA[1]                                                                                                                                                                                                                          ; 5       ;
; TD_DATA[0]                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                            ; 5       ;
; SD_CMD~0                                                                                                                                                                                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|data_rdy_vec[4]                                                                                                                                   ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_wrengen_fft_111:sel_we|wait_count[0]                                                                                                      ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_bfp_o_fft_111:\gen_disc:bfp_detect|delay_next_pass4~2                                                    ; 5       ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_o57:usedw_counter|_~0                                                                                 ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector1~0                                                                       ; 5       ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|cntr_c5b:wr_ptr|_~0                                                                                        ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Mux39~2                                                                         ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Mux39~1                                                                         ; 5       ;
; sd:u104|always2~0                                                                                                                                                                                                                   ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[38]                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[35]                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[34]                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[33]                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[32]                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[36]                                                              ; 5       ;
; fft:u120|fft_data_end_out                                                                                                                                                                                                           ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[37]                                                              ; 5       ;
; usbmouse:u96|out_port:u42|always0~4                                                                                                                                                                                                 ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[14]                                                                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[30]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[31]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[15]                                                                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[39]                                                              ; 5       ;
; sd:u104|WideOr17~2                                                                                                                                                                                                                  ; 5       ;
; sd:u104|WideOr17~0                                                                                                                                                                                                                  ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[10]                                                                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[8]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[7]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[23]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[6]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[22]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[5]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[21]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[4]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[20]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[3]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[19]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[2]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[18]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[1]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[17]                                                                                                                                                                      ; 5       ;
; fft:u120|Equal0~3                                                                                                                                                                                                                   ; 5       ;
; fft:u120|first_sample                                                                                                                                                                                                               ; 5       ;
; serial_receive:u112|Equal1~10                                                                                                                                                                                                       ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[0]                                                                                                              ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[16]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[12]                                                                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[28]                                                                                                                                                                      ; 5       ;
; fft:u120|state.state_wait_sink1                                                                                                                                                                                                     ; 5       ;
; fft:u120|cpu_state.cpu_state_consume                                                                                                                                                                                                ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|first_data                                                                    ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_relative_card_address[13]                                                                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|argument_reg[29]                                                                                                                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|current_state.s_WAIT_BEGIN                                                             ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Equal39~3                                                                       ; 5       ;
; serial_receive:u112|cpu_state.cpu_state_read                                                                                                                                                                                        ; 5       ;
; serial_receive:u112|receive_state.receive_state_push                                                                                                                                                                                ; 5       ;
; fft:u120|Selector22~23                                                                                                                                                                                                              ; 5       ;
; fft:u120|Selector22~21                                                                                                                                                                                                              ; 5       ;
; fft:u120|Selector20~0                                                                                                                                                                                                               ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[31]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[25]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[26]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[27]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[28]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[29]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[30]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[33]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[34]                                                            ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[7]                                                             ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[8]                                                             ; 5       ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[32]                                                            ; 5       ;
; fft:u120|Selector22~0                                                                                                                                                                                                               ; 5       ;
; camera:u131|Equal3~2                                                                                                                                                                                                                ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_RESPONSE                                                                      ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_REACTIVATE_CLOCK                                                                   ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[6]                                                               ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[5]                                                               ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[4]                                                               ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[3]                                                               ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[2]                                                               ; 5       ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[1]                                                               ; 5       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|dpram_n641:FIFOram|altsyncram_k6n1:altsyncram2|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 27           ; 64           ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 1728   ; 64                          ; 27                          ; 64                          ; 27                          ; 1728                ; 1    ; None                   ; M4K_X13_Y3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_1n1024cos.hex ; M4K_X26_Y26, M4K_X26_Y27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_2n1024cos.hex ; M4K_X26_Y25, M4K_X26_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_3n1024cos.hex ; M4K_X26_Y30, M4K_X26_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; fft_core_1n1024sin.hex ; M4K_X26_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_2n1024sin.hex ; M4K_X26_Y27, M4K_X26_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ALTSYNCRAM                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 2    ; fft_core_3n1024sin.hex ; M4K_X26_Y28, M4K_X26_Y30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_x|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A_y|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_gq14:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                   ; M4K_X13_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_kgk1:auto_generated|a_dpfifo_drb1:dpfifo|altsyncram_ivi1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                   ; M4K_X13_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; ps2_keyboard:u64|keyboard_ram:u1|altsyncram:altsyncram_component|altsyncram_uag1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 256          ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 512    ; 256                         ; 2                           ; --                          ; --                          ; 512                 ; 1    ; None                   ; M4K_X13_Y30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; ps2_keyboard:u64|ps2_serial:u3|ps2_serial_buf:u1|scfifo:scfifo_component|scfifo_4c61:auto_generated|a_dpfifo_n361:dpfifo|altsyncram_pdb1:FIFOram|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None                   ; M4K_X13_Y31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; ps2_keyboard:u64|scancode2ascii:u2|altsyncram:WideOr6_rtl_0|altsyncram_4j21:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792   ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; e100.top0.rtl.mif      ; M4K_X13_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
; ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|altsyncram_pqf2:altsyncram1|ALTSYNCRAM                                                                                                                                                                ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 16384                       ; 16                          ; 16384                       ; 16                          ; 262144              ; 64   ; None                   ; M4K_X52_Y15, M4K_X13_Y15, M4K_X13_Y18, M4K_X52_Y14, M4K_X26_Y19, M4K_X26_Y12, M4K_X26_Y16, M4K_X26_Y14, M4K_X26_Y15, M4K_X13_Y16, M4K_X26_Y18, M4K_X26_Y11, M4K_X52_Y8, M4K_X52_Y19, M4K_X52_Y13, M4K_X52_Y3, M4K_X52_Y12, M4K_X52_Y4, M4K_X52_Y11, M4K_X52_Y10, M4K_X52_Y23, M4K_X52_Y9, M4K_X52_Y22, M4K_X52_Y2, M4K_X52_Y20, M4K_X26_Y17, M4K_X52_Y18, M4K_X26_Y24, M4K_X13_Y17, M4K_X52_Y17, M4K_X52_Y16, M4K_X13_Y20, M4K_X52_Y21, M4K_X26_Y21, M4K_X26_Y22, M4K_X26_Y23, M4K_X13_Y13, M4K_X26_Y13, M4K_X26_Y20, M4K_X13_Y14, M4K_X13_Y4, M4K_X13_Y10, M4K_X13_Y11, M4K_X13_Y6, M4K_X52_Y6, M4K_X13_Y1, M4K_X52_Y5, M4K_X13_Y12, M4K_X13_Y7, M4K_X26_Y7, M4K_X26_Y4, M4K_X26_Y3, M4K_X13_Y8, M4K_X13_Y5, M4K_X13_Y9, M4K_X13_Y2, M4K_X26_Y1, M4K_X26_Y8, M4K_X26_Y9, M4K_X26_Y2, M4K_X52_Y7, M4K_X26_Y10, M4K_X26_Y6, M4K_X26_Y5 ;
; sd:u104|Altera_UP_SD_Card_Avalon_Interface:u1|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_fuc2:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None                   ; M4K_X52_Y1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; serial_receive:u112|serial_receive_fifo:u1|scfifo:scfifo_component|scfifo_gj61:auto_generated|a_dpfifo_3b61:dpfifo|dpram_h641:FIFOram|altsyncram_26n1:altsyncram2|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                   ; M4K_X26_Y32, M4K_X26_Y31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; usbmouse:u96|usbram:u22|altsyncram:altsyncram_component|altsyncram_mhi1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 8    ; usbram.mif             ; M4K_X52_Y24, M4K_X52_Y25, M4K_X52_Y27, M4K_X52_Y26, M4K_X52_Y28, M4K_X52_Y30, M4K_X52_Y31, M4K_X52_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 35          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 35          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 70          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 24          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 9           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult:u18|mult_out_reg[0]                                                                                                                                                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:u18|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                                                                                                                                                                                                                                          ;                            ; DSPMULT_X39_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; usbmouse:u96|mult:u13|mult_out_reg[0]                                                                                                                                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    usbmouse:u96|mult:u13|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                                                                                                                                                                                                                             ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y2_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y1_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y3_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y5_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y4_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y6_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y10_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y9_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                                                                                                                                                                                   ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    camera:u131|YCbCr2RGB:cnv|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9                                                                                                                                                                                ;                            ; DSPMULT_X39_Y7_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_y|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_n7f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult2|mac_mult8 ;                            ; DSPMULT_X39_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_dft_bfp_fft_111:bfpdft_x|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_o8f2:auto_generated|ded_mult_5291:ded_mult1|mac_mult8 ;                            ; DSPMULT_X39_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 21,956 / 94,460 ( 23 % ) ;
; C16 interconnects          ; 276 / 3,315 ( 8 % )      ;
; C4 interconnects           ; 10,790 / 60,840 ( 18 % ) ;
; Direct links               ; 3,717 / 94,460 ( 4 % )   ;
; Global clocks              ; 12 / 16 ( 75 % )         ;
; Local interconnects        ; 6,510 / 33,216 ( 20 % )  ;
; R24 interconnects          ; 508 / 3,091 ( 16 % )     ;
; R4 interconnects           ; 14,578 / 81,294 ( 18 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.78) ; Number of LABs  (Total = 1152) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 43                             ;
; 2                                           ; 30                             ;
; 3                                           ; 18                             ;
; 4                                           ; 21                             ;
; 5                                           ; 28                             ;
; 6                                           ; 26                             ;
; 7                                           ; 18                             ;
; 8                                           ; 24                             ;
; 9                                           ; 56                             ;
; 10                                          ; 35                             ;
; 11                                          ; 37                             ;
; 12                                          ; 40                             ;
; 13                                          ; 42                             ;
; 14                                          ; 49                             ;
; 15                                          ; 70                             ;
; 16                                          ; 615                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 1152) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 145                            ;
; 1 Clock                            ; 1005                           ;
; 1 Clock enable                     ; 727                            ;
; 1 Sync. clear                      ; 140                            ;
; 1 Sync. load                       ; 173                            ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 159                            ;
; 2 Clocks                           ; 57                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.67) ; Number of LABs  (Total = 1152) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 14                             ;
; 2                                            ; 31                             ;
; 3                                            ; 14                             ;
; 4                                            ; 18                             ;
; 5                                            ; 7                              ;
; 6                                            ; 15                             ;
; 7                                            ; 13                             ;
; 8                                            ; 20                             ;
; 9                                            ; 15                             ;
; 10                                           ; 22                             ;
; 11                                           ; 16                             ;
; 12                                           ; 21                             ;
; 13                                           ; 18                             ;
; 14                                           ; 23                             ;
; 15                                           ; 29                             ;
; 16                                           ; 66                             ;
; 17                                           ; 29                             ;
; 18                                           ; 55                             ;
; 19                                           ; 35                             ;
; 20                                           ; 53                             ;
; 21                                           ; 30                             ;
; 22                                           ; 45                             ;
; 23                                           ; 53                             ;
; 24                                           ; 49                             ;
; 25                                           ; 48                             ;
; 26                                           ; 61                             ;
; 27                                           ; 41                             ;
; 28                                           ; 65                             ;
; 29                                           ; 45                             ;
; 30                                           ; 47                             ;
; 31                                           ; 34                             ;
; 32                                           ; 116                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.57) ; Number of LABs  (Total = 1152) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 7                              ;
; 1                                               ; 71                             ;
; 2                                               ; 53                             ;
; 3                                               ; 51                             ;
; 4                                               ; 69                             ;
; 5                                               ; 66                             ;
; 6                                               ; 70                             ;
; 7                                               ; 76                             ;
; 8                                               ; 114                            ;
; 9                                               ; 106                            ;
; 10                                              ; 93                             ;
; 11                                              ; 72                             ;
; 12                                              ; 66                             ;
; 13                                              ; 52                             ;
; 14                                              ; 51                             ;
; 15                                              ; 32                             ;
; 16                                              ; 84                             ;
; 17                                              ; 8                              ;
; 18                                              ; 4                              ;
; 19                                              ; 2                              ;
; 20                                              ; 1                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 1                              ;
; 30                                              ; 1                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 15.82) ; Number of LABs  (Total = 1152) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 33                             ;
; 3                                            ; 25                             ;
; 4                                            ; 49                             ;
; 5                                            ; 51                             ;
; 6                                            ; 28                             ;
; 7                                            ; 34                             ;
; 8                                            ; 31                             ;
; 9                                            ; 28                             ;
; 10                                           ; 47                             ;
; 11                                           ; 48                             ;
; 12                                           ; 51                             ;
; 13                                           ; 52                             ;
; 14                                           ; 71                             ;
; 15                                           ; 45                             ;
; 16                                           ; 52                             ;
; 17                                           ; 33                             ;
; 18                                           ; 47                             ;
; 19                                           ; 61                             ;
; 20                                           ; 43                             ;
; 21                                           ; 44                             ;
; 22                                           ; 32                             ;
; 23                                           ; 20                             ;
; 24                                           ; 16                             ;
; 25                                           ; 25                             ;
; 26                                           ; 27                             ;
; 27                                           ; 26                             ;
; 28                                           ; 19                             ;
; 29                                           ; 23                             ;
; 30                                           ; 29                             ;
; 31                                           ; 26                             ;
; 32                                           ; 6                              ;
; 33                                           ; 0                              ;
; 34                                           ; 12                             ;
; 35                                           ; 12                             ;
; 36                                           ; 1                              ;
; 37                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                       ;
+------------------------------------------+----------------------+-------------------+
; Source Clock(s)                          ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------+----------------------+-------------------+
; u1|u1|altpll_component|pll|clk[0],OSC_50 ; OSC_50               ; 6.5               ;
+------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+
; Source Register                                                                                                                          ; Destination Register        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|b_non_empty ; vga:u86|state.state_write1  ; 1.468             ;
; camera:u131|camera_fifo:vdf1|scfifo:scfifo_component|scfifo_pg61:auto_generated|a_dpfifo_c861:dpfifo|a_fefifo_c6e:fifo_state|b_non_empty ; vga:u86|state.state_camera1 ; 1.468             ;
; vga:u86|state.state_idle0                                                                                                                ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|state.state_idle0                                                                                                                ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u89|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[9]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[9]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[9]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[9]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[8]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[8]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[3]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[3]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[3]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[3]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[4]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[4]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[5]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[5]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[0]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[0]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|state.state_write0                                                                                                               ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|state.state_write0                                                                                                               ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u87|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[5]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[5]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[4]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[4]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[6]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[6]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[7]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[7]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[6]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[6]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|state.state_response0                                                                                                            ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|state.state_camera0                                                                                                              ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|state.state_camera0                                                                                                              ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|write_active                                                                                                                     ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[8]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[8]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[9]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[1]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[1]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[1]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[1]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[3]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[2]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u92|synchronizer16:u2|out[2]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_x[2]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_x[2]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[5]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[4]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[6]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u91|synchronizer16:u2|out[8]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[1]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u90|synchronizer16:u2|out[2]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u91|synchronizer16:u2|out[7]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[0]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[0]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[1]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[1]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[1]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[1]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[0]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[2]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[2]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[3]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[3]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[3]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[3]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[2]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[2]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[4]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[4]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[5]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[5]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[5]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[5]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[4]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[4]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[6]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[6]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; vga:u86|cpu_address_y[7]                                                                                                                 ; vga:u86|state.state_camera1 ; 1.382             ;
; vga:u86|cpu_address_y[7]                                                                                                                 ; vga:u86|state.state_write1  ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[6]                                                                                                    ; vga:u86|state.state_camera1 ; 1.382             ;
; out_port:u93|synchronizer16:u2|out[6]                                                                                                    ; vga:u86|state.state_write1  ; 1.382             ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Thu Feb 28 13:17:39 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off e100 -c top
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C35F672C6 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clocks:u1|pll:u1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clocks:u1|pll:u1|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for clocks:u1|pll:u1|altpll:altpll_component|_clk2 port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_61b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_11b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_71b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_21b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_81b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|asj_fft_3tdp_rom_fft_111:twrom|asj_fft_twid_rom_tdp_fft_111:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_31b2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'top.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {u1|u1|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clocks:u1|pll:u1|altpll:altpll_component|_clk0} {u1|u1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u1|u1|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {clocks:u1|pll:u1|altpll:altpll_component|_clk2} {u1|u1|altpll_component|pll|clk[2]}
Warning (332060): Node: clocks:u1|clock_slow[0] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clocks:u1|pll:u1|altpll:altpll_component|_clk0
    Info (332111):   40.000 clocks:u1|pll:u1|altpll:altpll_component|_clk2
    Info (332111):   20.000       OSC_50
Info (176353): Automatically promoted node clocks:u1|pll:u1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clocks:u1|pll:u1|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node OSC_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DRAM_CLK
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clocks:u1|clock_slow[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clocks:u1|clock_slow[1]~19
        Info (176357): Destination node clocks:u1|clock_slow[0]~57
Info (176353): Automatically promoted node synchronizer:u5|out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga:u86|VGA_CLK
        Info (176357): Destination node serial_send:u116|UART_TXD
        Info (176357): Destination node fft:u120|have_data
        Info (176357): Destination node fft:u120|force_reset
        Info (176357): Destination node sd:u104|buffer_dirty
        Info (176357): Destination node sd:u104|buffer_valid
        Info (176357): Destination node i2c_config:u77|i2c_audio_done
        Info (176357): Destination node i2c_config:u77|sclk
        Info (176357): Destination node serial_send:u116|shift_reg[0]
        Info (176357): Destination node i2c_config:u77|i2c_video_done
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node fft:u120|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[9]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|exponent_out[3]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[15]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|exponent_out[0]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|exponent_out[2]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|exponent_out[1]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[14]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[11]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[10]
        Info (176357): Destination node fft:u120|fft_core:core|asj_fft_si_de_so_b_fft_111:asj_fft_si_de_so_b_fft_111_inst|fft_real_out[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|irf_reg[1][0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|shadow_irf_reg[1][0]~1
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|irf_reg[1][3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|shadow_irf_reg[1][3]~6
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2
        Info (176357): Destination node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4
Info (176353): Automatically promoted node ram:u27|altsyncram:altsyncram_component|altsyncram_h6k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type EC
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier output
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 794 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:11
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "ENET_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "FL_ADDR[20]"
    Warning (15710): Ignored I/O standard assignment to node "FL_ADDR[21]"
    Warning (15710): Ignored I/O standard assignment to node "TD_HS"
    Warning (15710): Ignored I/O standard assignment to node "TD_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:15
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 270 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:04:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X22_Y0 to location X32_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:31
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 243 output pins without output pin load capacitance assignment
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_GREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CLK has a permanently enabled output enable
Info (144001): Generated suppressed messages file /afs/umich.edu/user/a/n/anthor/Desktop/ENGR100/lab6/top.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 157 warnings
    Info: Peak virtual memory: 645 megabytes
    Info: Processing ended: Thu Feb 28 13:24:10 2013
    Info: Elapsed time: 00:06:31
    Info: Total CPU time (on all processors): 00:12:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /afs/umich.edu/user/a/n/anthor/Desktop/ENGR100/lab6/top.fit.smsg.


