1.1.2 Reg 型 Reg 类型变量，也称为寄存器变量，可用来储存值，必须在 always 语句里使用。其定义
为
reg [n-1:0] a ; 表示 n 位位宽的寄存器，如 reg [7:0] a; 表示定义 8 位位宽的寄存器 a。如
下所示定义了寄存器 q，生成的电路为时序逻辑，右图为其结构，为 D 触发器。
module top(d, clk, q) ;
input d ;
input clk ;
output reg q ;
always @(posedge clk)
begin
 q <= d ;
end 
endmodule



也可以生成组合逻辑，如数据选择器，敏感信号没有时钟，定义了 reg Mux，最终生成电
路为组合逻辑。
module top(a, b, c, d, sel, Mux) ;
input a ;
input b ;
input c ;
input d ;
input [1:0] sel ;
output reg Mux ;
always @(sel or a or b or c or d)
begin
 case(sel)
 2'b00 : Mux = a ;
 2'b01 : Mux = b ;
 
ZYNQ 开发平台基础教程
http://www.alinx.com.cn 66 / 285
 2'b10 : Mux = c ;
 2'b11 : Mux = d ;
 endcase
end
 
endmodule