# 时序电路设计

## 概念
驱动方程：$D=G(X,Q^n)$，作为触发器的输入
输出方程：$Z=F(X,Q^n)$
状态方程：$Q^{n+1}=H(J,Q^n)$，就是触发器特性方程
同步时序：所有的触发器都是接在同一个时钟信号上
异步时序：不同的触发器可能时钟信号不同
状态转换表
状态转换图
时序波形图
现态：$Q^n$
次态：$Q^{n+1}$
Mealy型：输出与输入有关
Moore型：输出与输入无关，仅与现态Q有关

## 时序电路的结构
```txt
输入 -> 驱动电路 -> 触发器 -> 输出电路 -> 输出
```
输入：就是X
驱动电路：建立起（**外部输入**和**现态**）与**触发器输入**的关系，即驱动方程
触发器：起到储存作用
输出电路：采用Mealy型或者Moore型，建立起(**现态**,**输入**)和**输出**的关系

> 金句：可见，其核心就是增设储存电路，**且储存电路的现态也作为输入**

## 时序电路分析方法
1. 写驱动方程：触发器的输入端
2. 写状态方程：触发器的输出与输入的关系方程
3. 写输出方程：输出与输入和现态的关系
4. 列状态转换表：带入所有的输入，列表
5. 画状态转换图：以更加直观的方式来看状态转换条件
6. 根据两图分析其功能

对于同步和异步时序电路都是上述分析方法，
只不过对于异步时序电路来说，需要一级一级来分析，只有确定前一级的状态，后一级才能确定。

## 时序电路的手动设计方法
这种手动的设计方法只适用于小规模的时序电路。
根据，时序电路的结构，我们知道，时序电路的核心就是，$Q^n$也作为输入，来决定$Q^{n+1}$的值。
所以，应该先确定触发器的各种状态，
再根据**输入**和**现态**和**次态**，设计驱动电路，来实现状态转换。
再根据**输入**和**现态**来设计输出电路，来实现输出。

1. 理解问题，确定状态种类，用$S_n$表示
2. 画出状态转换图：其实就是输入，现态，次态的排列组合。**表述方法：在该状态下，当遇到所有种类的可能输入，其次态是什么。**
3. 给状态$S_n$分配值
4. 列状态转换表(真值表)
5. 用卡诺图求解**次态的状态方程**和**输出的输出方程**
6. 将状态方程带入触发器（任选）的特性方程，得到对应触发器的状态方程。（这里其实就是触发器的转换过程）
7. 检查自启动：确保当出现没有使用的状态的时候，也能够进入状态的循环当中，也可以在写状态转换方程的时候直接确定进入那一指定状态。

个人的设计习惯步骤：
1. 确定状态种类
2. 画状态转换图：当X比较多的时候，就不画了，直接列转换表。
3. 分配状态值
4. 列状态转换表，指定自启动（我喜欢叫做状态转换真值表）
5. 求解各表达式

状态转换表的偏好：
这是一种多位表达方式，可以当确定好状态种类后，直接画这个。
这种方式节约空间，笔墨和纸张。
```
Qn+1/Z 
Qn\X  00     01    11    10
00   00/0   01/0  01/1  01/1
01
11
10
```
对于这种方式，在列卡诺图的时候需要注意对应位置对齐。

## 寄存器
寄存器是使用触发器来实现的
### 基本寄存器
基本寄存器就是由多个触发器组成，连接同一个时钟信号。

### 移位寄存器
移位寄存器是多个D触发器组成，
第一级的D触发器的输出Q，作为第二级的D触发器的输入D，
即$D_{i+1}=Q_{i}$
这个就是**串变并**寄存器的原理。

## 计数器
### 环形计数器
将移位寄存器的最低输出端与串行输入端相接，构成环形计数器。
这样里面的数据就会一直左移或者右移进行循环，例如：1000,0100,0010,0001,1000

### 扭环形计数器
将移位寄存器的最低输出端通过反相器后与串行输入端相接，构成扭环形计数器。
例如：1000,1100,1110,1111,0111,0011,0001,0000,1000

### 计数器
**对于三位二进制：**
加法计数器，会发现第二位的翻转总是第一位等于1的时候，第三位的翻转，总是第二位和第一位都等于1的时候。
减法计数器，总是所有低位都等于0的时候翻转。
**对于任意进制的计数器：**
和前面设计时序电路的方法一样，对每一个数字，都看作是一个状态，建立和时钟的关系即可。

## 有限状态机
定义：电路的状态是有限的，所以称为有限状态机。
使用HDL来实现一个有限状态机，例如Verilog：
```verilog
module count8(
    input[2:0] Q;
    output reg[2:0] Q2;
);

always @(state) begin
   case(Q)
        3'b000 : Q2 <= 3b'001;
        3'b001 : Q2 <= 3b'010;
        3'b010 : Q2 <= 3b'011;
        3'b011 : Q2 <= 3b'100;
        3'b100 : Q2 <= 3b'101;
        3'b101 : Q2 <= 3b'110;
        3'b110 : Q2 <= 3b'111;
        3'b111 : Q2 <= 3b'000;
        default : Q2 <= 3b'000;
   endcase
end

endmodule
```
如上，实现了一个计数的有限状态机。