{{NoteTA
|G1 = Electronics
|G2 = IT
}}

'''可测试性设计'''（'''{{lang-en|Design for testing}}'''或'''{{lang-en|Design for Testability}}'''，'''DFT'''）是一种[[集成电路设计|集成电路设计]]技术。它是一種将特殊结构在设计阶段植入电路的方法，以便生產完成后进行测试，確保檢測過後的電子元件沒有功能或製造上的缺陷。

电路测试有时并不容易，电路的许多内部节点信号在外部难以控制和观测。通过在[[半導體製程|半導體製程]]中添加可测试性设计结构，如[[扫描链|扫描链]]等，並利用[[自動測試設備|自動測試設備]]執行[[測試程式|測試程式]]，可以在生產完成後立即進行品質檢測。有些特定的裝置會在其最終產品的組件上加上測試功能，在消費者的使用環境下執行時一併測試。測試程式除了會指出錯誤資訊外，還會一併將測試的紀錄檔保留下來，可供設計人員找出缺陷的來源。

更簡單的說，測試程式會對所有的[[被測裝置|被測裝置]]輸入測試訊號，並期待它們給出預期的正確回應。如果被測裝置的回應與預期回應一致，則可得知電路正常，否則
即為測試錯誤。

為了方便使用測試程式檢測錯誤，電路設計階段不可忽視可測試性設計。在可測試性設計的規則確認完善下，可以利用[[自動測試圖樣產生器|自動測試圖樣產生器]]進行更複雜的測試。

== 参考文献 ==
* [http://focus.ti.com/lit/an/ssya002c/ssya002c.pdf IEEE Std 1149.1 (JTAG) Testability Primer] {{Wayback|url=http://focus.ti.com/lit/an/ssya002c/ssya002c.pdf |date=20110805075659 }} A technical presentation on Design-for-Test centered on JTAG and Boundary Scan
* ''Electronic Design Automation For Integrated Circuits Handbook'', by Lavagno, Martin and Scheffer, ISBN 0-8493-3096-3 A survey of the field of [[electronic_design_automation|electronic design automation]].  This summary was derived (with permission) from Vol I, Chapter 21, ''Design For Test'', by Bernd Koenemann.

== 延伸阅读 ==
* {{Cite book|author=Laung-Terng Wang, Cheng-Wen Wu and Xiaoqing Wen|title=VLSI Test Principles and Architectures: Design for Testability|publisher=Morgan Kaufmann|isbn=978-0123705976}}

== 相关条目 ==
* [[扫描链|扫描链]]
* [[内建自测试|内建自测试]]
* [[电子测试设备|电子测试设备]]
* [[ATPG|ATPG]]
* {{le|Design for X|Design for X}}
* {{le|故障分級|Fault grading}}
* {{le|Iddq測試|Iddq testing}}
{{技術小作品}}
[[Category:電子設計自動化|Category:電子設計自動化]]