n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 349.531;
av .compile_point_starttime_stamp "Sun Jun  2 14:54:31 2024";
av .compile_point_endtime_stamp "Sun Jun  2 15:00:21 2024";
av .compile_point_realtime_used 349.407;
