<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:02.352</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0012284</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>집적 회로 디바이스 및 제조 방법</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING</inventionTitleEng><openDate>2024.08.19</openDate><openNumber>10-2024-0124807</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.01.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적 회로(IC) 디바이스는 하부 반도체 디바이스와, IC 디바이스의 두께 방향으로 하부 반도체 디바이스 위에 배치된 상부 반도체 디바이스와, 두께 방향으로 하부 반도체 디바이스와 상부 반도체 디바이스 사이에 배치된 다층 구조물을 포함한다. 다층 구조물은 하부 반도체 디바이스 위의 하부 유전체층, 하부 유전체 층 위의 상부 유전체층, 및 하부 유전체층과 상부 유전체 층 사이의 층간 금속 구조물을 포함한다. 층간 금속 구조물은 하부 반도체 디바이스 및 하부 반도체 디바이스 중 적어도 하나에 전기적으로 커플링된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 디바이스에 있어서,하부 반도체 디바이스;상기 IC 디바이스의 두께 방향으로 상기 하부 반도체 디바이스 위에 배치된 상부 반도체 디바이스; 및상기 두께 방향으로 상기 하부 반도체 디바이스와 상기 상부 반도체 디바이스 사이에 배치된 다층 구조물을 포함하며, 상기 다층 구조물은, 상기 하부 반도체 디바이스 위의 하부 유전체층;  상기 하부 유전체층 위의 상부 유전체층; 및  상기 하부 유전체층과 상기 상부 유전체층 사이의 층간 금속 구조물을 포함하며, 상기 층간 금속 구조물은 상기 하부 반도체 디바이스 및 상기 상부 반도체 디바이스 중 적어도 하나에 전기적으로 커플링되는, IC 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 하부 반도체 디바이스와 상기 상부 반도체 디바이스는 함께 상보형 전계효과 트랜지스터(CFET) 디바이스를 구성하는, IC 디바이스. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 다층 구조물은 상기 하부 유전체층과 상기 상부 유전체층 사이에 중간 유전체층을 더 포함하고, 상기 층간 금속 구조물은 상기 중간 유전체층에 매립되는, IC 디바이스. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 중간 유전체층의 유전체 재료는 상기 하부 유전체층 및 상기 상부 유전체층의 것과는 상이한, IC 디바이스. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 층간 금속 구조물은 상기 하부 반도체 디바이스를 상기 상부 반도체 디바이스에 전기적으로 커플링하는, IC 디바이스. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 상부 반도체 디바이스 바로 아래에 있지 않은 추가 하부 반도체 디바이스— 상기 층간 금속 구조물이 상기 상부 반도체 디바이스를 상기 추가 하부 반도체 디바이스에 전기적으로 커플링함 —, 또는상기 하부 반도체 디바이스 바로 위에 있지 않은 추가 상부 반도체 디바이스— 상기 층간 금속 구조물이 상기 하부 반도체 디바이스를 상기 추가 상부 반도체 디바이스에 전기적으로 커플링함— 를 더 포함하는, IC 디바이스. </claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 다층 구조물은 상기 하부 유전체층과 상기 상부 유전체층 사이에 추가 층간 금속 구조물을 더 포함하고, 상기 상부 반도체 디바이스와 상기 하부 반도체 디바이스의 게이트들은 제1 방향을 따라 뻗으며, 상기 층간 금속 구조물이 상기 상부 반도체 디바이스의 게이트에 전기적으로 커플링되고, 상기 추가 층간 금속 구조물이 상기 하부 반도체 디바이스의 게이트에 전기적으로 커플링되고, 상기 층간 금속 구조물 및 상기 추가 층간 금속 구조물이 상기 상부 반도체 디바이스와 상기 하부 반도체 디바이스의 소스/드레인들을 포함하는 활성 영역의 상기 제1 방향에 있어서의 양측 상에 있는 것, 또는상기 층간 금속 구조물이 상기 상부 반도체 디바이스의 소스/드레인에 전기적으로 커플링되고, 상기 추가 층간 금속 구조물이 상기 하부 반도체 디바이스의 소스/드레인에 전기적으로 커플링되고, 상기 층간 금속 구조물 및 상기 추가 층간 금속 구조물이 상기 활성 영역의 상기 제1 방향에 있어서의 양측 상에 있는 것인, IC 디바이스. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 하부 반도체 디바이스의 게이트와 물리적 그리고 전기적으로 접촉하는 하부 게이트 로컬 인터커넥트(MGLI)— 상기 하부 MGLI는 상기 하부 유전체층을 통해 상기 두께 방향으로 연장되어 상기 층간 금속 구조물과 물리적 그리고 전기적으로 접촉함 —, 상기 하부 반도체 디바이스의 소스/드레인과 물리적 그리고 전기적으로 접촉하는 하부 소스/드레인 로컬 인터커넥트(MDLI)— 상기 하부 MDLI는 상기 하부 유전체층을 통해 상기 두께 방향으로 연장되어 상기 층간 금속 구조물과 물리적 그리고 전기적으로 접촉함 —, 상기 상부 반도체 디바이스의 게이트와 물리적 그리고 전기적으로 접촉하는 상부 MGLI— 상기 상부 MGLI는 상기 상부 유전체층을 통해 상기 두께 방향으로 연장되어 상기 층간 금속 구조물과 물리적 그리고 전기적으로 접촉함 —, 및  상기 상부 반도체 디바이스의 소스/드레인과 물리적 그리고 전기적으로 접촉하는 상부 MDLI— 상기 상부 MDLI는 상기 상부 유전체층을 통해 상기 두께 방향으로 연장되어 상기 층간 금속 구조물과 물리적 그리고 전기적으로 접촉함 —중, 적어도 하나를 더 포함하는, IC 디바이스. </claim></claimInfo><claimInfo><claim>9. 집적 회로(IC) 디바이스에 있어서,하부 반도체 디바이스;상기 IC 디바이스의 두께 방향으로 상기 하부 반도체 디바이스 위에 배치된 상부 반도체 디바이스; 및상기 두께 방향으로 상기 하부 반도체 디바이스와 상기 상부 반도체 디바이스 사이에 배치된 층간 금속 구조물을 포함하며, 상기 층간 금속 구조물은 상기 상부 반도체 디바이스를 상기 하부 반도체 디바이스에 전기적으로 커플링하고, 상기 상부 반도체 디바이스의 게이트와 상기 하부 반도체 디바이스의 게이트는 제1 방향을 따라 뻗으며, 상기 상부 반도체 디바이스의 게이트는 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향 중 적어도 하나의 방향으로 상기 하부 반도체 디바이스의 게이트로부터 이격되고, 상기 층간 금속 구조물은,  상기 제1 방향을 따라 뻗는 제1 섹션, 및  상기 제2 방향을 따라 뻗는 제2 섹션 중, 적어도 하나를 포함하는, IC 디바이스. </claim></claimInfo><claimInfo><claim>10. 집적 회로(IC) 디바이스를 제조하는 방법에 있어서,제1 기판 위에, 제1 타입의 복수의 제1 반도체 디바이스를 형성하는 단계; 상기 복수의 제1 반도체 디바이스 중 적어도 하나의 제1 반도체 디바이스에 대해,  상기 적어도 하나의 제1 반도체 디바이스의 게이트와 물리적 그리고 전기적으로 접촉하는 제1 게이트 로컬 인터커넥트(MGLI), 및 상기 적어도 하나의 제1 반도체 디바이스의 소스/드레인과 물리적 그리고 전기적으로 접촉하는 제1 소스/드레인 로컬 인터커넥트(MDLI) 중, 적어도 하나를 형성하는 단계; 상기 제1 MGLI 및 상기 제1 MDLI 중 적어도 하나 위에 배치되고 이 적어도 하나와 물리적 그리고 전기적으로 접촉하는 층간 금속 구조물을 포함하는 다층 구조물을 상기 제1 기판 위에 형성하는 단계;상기 제1 기판에 제2 기판을 본딩하는 단계;상기 제2 기판 위에, 제2 타입의 복수의 제2 반도체 디바이스를 형성하는 단계; 및상기 복수의 제2 반도체 디바이스 중 적어도 하나의 제2 반도체 디바이스에 대해, 상기 적어도 하나의 제2 반도체 디바이스의 게이트와 물리적 그리고 전기적으로 접촉하는 제2 MGLI, 및 상기 적어도 하나의 제2 반도체 디바이스의 소스/드레인과 물리적 그리고 전기적으로 접촉하는 제2 MDLI 중, 적어도 하나를 형성하는 단계를 포함하고, 상기 제2 MGLI 및 상기 제2 MDLI 중 상기 적어도 하나는 상기 층간 금속 구조물 위에 배치되고 이 층간 금속 구조물과 물리적 그리고 전기적으로 접촉하는, 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>HOU, Yung-Chin</engName><name>호우 융-친</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LU, Lee-Chung</engName><name>루 리-충</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHENG, Yi-Kan</engName><name>청 이-칸</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>TZENG, Jiann-Tyng</engName><name>쳉 지안-팅</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Wei-Cheng</engName><name>린 웨이-청</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>HUANG, Ching-Yu</engName><name>후앙 칭-유</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Chun-Yen</engName><name>린 춘-옌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.09</priorityApplicationDate><priorityApplicationNumber>63/484,074</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.06.06</priorityApplicationDate><priorityApplicationNumber>18/330,074</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.26</receiptDate><receiptNumber>1-1-2024-0105104-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.02.02</receiptDate><receiptNumber>9-1-2024-9001337-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.02.02</receiptDate><receiptNumber>9-1-2024-9001362-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>9-5-2025-0034009-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0266853-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.04.09</receiptDate><receiptNumber>1-1-2025-0399022-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.05.09</receiptDate><receiptNumber>1-1-2025-0521057-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.23</receiptDate><receiptNumber>1-1-2025-0580341-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.23</receiptDate><receiptNumber>1-1-2025-0580340-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>9-5-2025-0803495-46</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240012284.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d86c91b045bff3b12678c0319bda785aaa21bfe8b4a7cd908d247011e4ccb0a33252d94ab197c5977756d3d90b0a8eb42859e392b9ef0845</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf638e1b12628e93565865dfd620502caf5d0b9c8b3f6a3bec26072c5583d7a0e548e9ae2d9957220735454fa335f63038e020bfced97488c7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>