TimeQuest Timing Analyzer report for main_module
Tue Jan 09 18:31:12 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; main_module                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  66.7%      ;
;     Processors 3-6         ;  33.3%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; sevensegment:ss1|clk1[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sevensegment:ss1|clk1[15] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 86.96 MHz   ; 86.96 MHz       ; clk                       ;                                                ;
; 1222.49 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -10.500 ; -17131.211    ;
; sevensegment:ss1|clk1[15] ; 0.182   ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.029 ; -0.029        ;
; sevensegment:ss1|clk1[15] ; 0.358  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -10.500 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 11.420     ;
; -10.348 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.268     ;
; -10.348 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.268     ;
; -10.338 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 11.258     ;
; -10.280 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.200     ;
; -10.280 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.200     ;
; -10.232 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.165     ;
; -10.197 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 11.126     ;
; -10.189 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.122     ;
; -10.140 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.073     ;
; -10.131 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.062     ; 11.064     ;
; -10.113 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.406     ; 10.702     ;
; -10.110 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 11.043     ;
; -10.110 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 11.039     ;
; -10.095 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 11.015     ;
; -10.094 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 11.018     ;
; -10.090 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.075     ; 11.010     ;
; -10.090 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 11.010     ;
; -10.080 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 11.013     ;
; -10.080 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 11.013     ;
; -10.074 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 10.998     ;
; -10.074 ; mammal:m1|state[2]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.408     ; 10.661     ;
; -10.055 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.976     ;
; -10.055 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.406     ; 10.644     ;
; -10.055 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.406     ; 10.644     ;
; -10.054 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.975     ;
; -10.053 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.256      ; 11.304     ;
; -10.050 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.977     ;
; -10.049 ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 10.980     ;
; -10.046 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.979     ;
; -10.043 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.970     ;
; -10.038 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.962     ;
; -10.037 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.970     ;
; -10.037 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.970     ;
; -10.036 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.960     ;
; -10.028 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.257      ; 11.280     ;
; -10.025 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.945     ;
; -10.023 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.943     ;
; -10.020 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][5]  ; clk          ; clk         ; 1.000        ; 0.284      ; 11.299     ;
; -10.020 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.273     ;
; -10.019 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.939     ;
; -10.009 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.929     ;
; -10.007 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.928     ;
; -9.998  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.075     ; 10.918     ;
; -9.992  ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][5]  ; clk          ; clk         ; 1.000        ; 0.286      ; 11.273     ;
; -9.988  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.921     ;
; -9.988  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.921     ;
; -9.987  ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 10.912     ;
; -9.987  ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.908     ;
; -9.986  ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.907     ;
; -9.978  ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.911     ;
; -9.974  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 10.906     ;
; -9.972  ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.892     ;
; -9.971  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.895     ;
; -9.971  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.891     ;
; -9.969  ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.062     ; 10.902     ;
; -9.968  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.892     ;
; -9.967  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.888     ;
; -9.966  ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.887     ;
; -9.965  ; mammal:m1|state[4]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.892     ;
; -9.963  ; mammal:m1|regbank[7][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 10.894     ;
; -9.962  ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.886     ;
; -9.958  ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.891     ;
; -9.958  ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.891     ;
; -9.955  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.888     ;
; -9.955  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.875     ;
; -9.953  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 10.877     ;
; -9.953  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 10.877     ;
; -9.952  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.872     ;
; -9.951  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.871     ;
; -9.950  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.870     ;
; -9.936  ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.860     ;
; -9.933  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.857     ;
; -9.930  ; mammal:m1|state[1]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.857     ;
; -9.927  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.847     ;
; -9.926  ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.847     ;
; -9.924  ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.857     ;
; -9.923  ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 10.847     ;
; -9.922  ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.855     ;
; -9.922  ; mammal:m1|state[2]      ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.408     ; 10.509     ;
; -9.922  ; mammal:m1|state[2]      ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.408     ; 10.509     ;
; -9.921  ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.069     ; 10.847     ;
; -9.920  ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.069     ; 10.846     ;
; -9.917  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.837     ;
; -9.915  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.836     ;
; -9.914  ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][7]  ; clk          ; clk         ; 1.000        ; -0.074     ; 10.835     ;
; -9.904  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][11] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.837     ;
; -9.904  ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.837     ;
; -9.903  ; mammal:m1|regbank[5][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.467     ; 10.431     ;
; -9.903  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 10.827     ;
; -9.898  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 10.827     ;
; -9.898  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][12] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.822     ;
; -9.898  ; mammal:m1|state[0]      ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.825     ;
; -9.898  ; mammal:m1|state[0]      ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.825     ;
; -9.897  ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.828     ;
; -9.897  ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.828     ;
; -9.896  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][12] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.820     ;
; -9.891  ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.256      ; 11.142     ;
; -9.891  ; mammal:m1|state[3]      ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.818     ;
; -9.891  ; mammal:m1|state[3]      ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.818     ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                           ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.182 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.751      ;
; 0.223 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.710      ;
; 0.224 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.709      ;
; 0.224 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.709      ;
; 0.226 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.707      ;
; 0.274 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
; 0.274 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.029 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 2.198      ; 2.555      ;
; 0.343  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.346  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.358  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.462  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.402      ; 1.021      ;
; 0.504  ; mammal:m1|state[1]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.402      ; 1.063      ;
; 0.545  ; mammal:m1|state[0]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.402      ; 1.104      ;
; 0.548  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.549  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.552  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.554  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.554  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.559  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.574  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.586  ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 2.198      ; 2.670      ;
; 0.623  ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.842      ;
; 0.659  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.076      ; 0.892      ;
; 0.802  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.021      ;
; 0.823  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.823  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.823  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.824  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824  ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.043      ;
; 0.825  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.045      ;
; 0.826  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.046      ;
; 0.834  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.067      ;
; 0.837  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.057      ;
; 0.838  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.839  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.842  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.842  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.843  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.843  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.843  ; mammal:m1|state[1]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.850  ; mammal:m1|pc[9]                   ; mammal:m1|pc[9]                   ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.083      ;
; 0.855  ; mammal:m1|pc[11]                  ; mammal:m1|pc[11]                  ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.088      ;
; 0.861  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.754      ;
; 0.863  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.756      ;
; 0.863  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.756      ;
; 0.864  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.757      ;
; 0.870  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.763      ;
; 0.871  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.264     ; 0.764      ;
; 0.884  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.286     ; 0.755      ;
; 0.885  ; mammal:m1|state[0]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.104      ;
; 0.894  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.286     ; 0.765      ;
; 0.904  ; mammal:m1|state[4]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.123      ;
; 0.906  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.139      ;
; 0.907  ; input_arg[0]                      ; switchbank_int:sw1|data_reg[0]    ; clk                       ; clk         ; 0.000        ; -0.314     ; 0.750      ;
; 0.908  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.127      ;
; 0.911  ; input_arg[1]                      ; switchbank_int:sw1|data_reg[1]    ; clk                       ; clk         ; 0.000        ; -0.314     ; 0.754      ;
; 0.913  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.132      ;
; 0.918  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.289     ; 0.786      ;
; 0.933  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.933  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.934  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.934  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.935  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.936  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.936  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.936  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.937  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.157      ;
; 0.938  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.949  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.169      ;
; 0.950  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.951  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.952  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.954  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.955  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.955  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.958  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.052      ; 1.167      ;
; 1.006  ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[4][10]          ; clk                       ; clk         ; 0.000        ; 0.427      ; 1.590      ;
; 1.026  ; mammal:m1|pc[6]                   ; mammal:m1|pc[6]                   ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.259      ;
; 1.028  ; mammal:m1|state[3]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.247      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.358 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.580      ;
; 0.390 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.609      ;
; 0.393 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.613      ;
; 0.413 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.632      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.303  ; 0.487        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.303  ; 0.487        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 1.296  ; 1.724  ; Rise       ; clk             ;
; right_button ; clk        ; -0.585 ; -0.419 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.910 ; -1.316 ; Rise       ; clk             ;
; right_button ; clk        ; 0.864  ; 0.708  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 8.463 ; 8.528 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 8.261 ; 8.257 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 8.463 ; 8.528 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 8.288 ; 8.279 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 8.298 ; 8.301 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 8.257 ; 8.295 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 8.430 ; 8.410 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 8.459 ; 8.471 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 8.231 ; 8.290 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 8.025 ; 8.022 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 8.231 ; 8.290 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 8.050 ; 8.101 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 8.060 ; 8.092 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 8.026 ; 8.057 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 8.205 ; 8.217 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 8.221 ; 8.288 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.976 ; 5.951 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.976 ; 5.951 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.791 ; 5.813 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.627 ; 5.636 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.609 ; 5.612 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 6.640 ; 6.638 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 6.664 ; 6.638 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 6.871 ; 6.883 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 6.692 ; 6.700 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 6.676 ; 6.683 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 6.640 ; 6.699 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 6.787 ; 6.841 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 6.828 ; 6.875 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 6.979 ; 6.977 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 7.003 ; 6.977 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 7.196 ; 7.222 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 7.017 ; 7.039 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 7.015 ; 7.022 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 6.979 ; 7.024 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 7.126 ; 7.180 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 7.167 ; 7.214 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.406 ; 5.411 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.759 ; 5.734 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.581 ; 5.603 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.423 ; 5.433 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.406 ; 5.411 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 96.41 MHz   ; 96.41 MHz       ; clk                       ;                                                ;
; 1353.18 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -9.372 ; -15143.982    ;
; sevensegment:ss1|clk1[15] ; 0.261  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.001 ; -0.001        ;
; sevensegment:ss1|clk1[15] ; 0.312  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -9.372 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.299     ;
; -9.242 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.169     ;
; -9.215 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.142     ;
; -9.215 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.142     ;
; -9.139 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.079     ;
; -9.126 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 10.062     ;
; -9.116 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.043     ;
; -9.116 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.068     ; 10.043     ;
; -9.079 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.019     ;
; -9.017 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.944      ;
; -9.017 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.957      ;
; -9.013 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.949      ;
; -9.008 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.362     ; 9.641      ;
; -8.997 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.936      ;
; -8.987 ; mammal:m1|state[2]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 9.616      ;
; -8.986 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.925      ;
; -8.980 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.911      ;
; -8.975 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.915      ;
; -8.975 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.915      ;
; -8.969 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.227      ; 10.191     ;
; -8.966 ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.903      ;
; -8.966 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.900      ;
; -8.960 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.894      ;
; -8.957 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.888      ;
; -8.954 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.883      ;
; -8.951 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.878      ;
; -8.947 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.874      ;
; -8.946 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.886      ;
; -8.938 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][5]  ; clk          ; clk         ; 1.000        ; 0.254      ; 10.187     ;
; -8.931 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.860      ;
; -8.930 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.859      ;
; -8.930 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.068     ; 9.857      ;
; -8.922 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.849      ;
; -8.922 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.862      ;
; -8.922 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.862      ;
; -8.921 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; 0.230      ; 10.146     ;
; -8.920 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.847      ;
; -8.920 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.847      ;
; -8.919 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.855      ;
; -8.917 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.846      ;
; -8.917 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.857      ;
; -8.916 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.843      ;
; -8.916 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.843      ;
; -8.915 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.844      ;
; -8.909 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.840      ;
; -8.905 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.836      ;
; -8.904 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.362     ; 9.537      ;
; -8.904 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.362     ; 9.537      ;
; -8.903 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.840      ;
; -8.897 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.824      ;
; -8.894 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][5]  ; clk          ; clk         ; 1.000        ; 0.257      ; 10.146     ;
; -8.894 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.834      ;
; -8.890 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.821      ;
; -8.890 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.821      ;
; -8.889 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.822      ;
; -8.888 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.822      ;
; -8.885 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.816      ;
; -8.880 ; mammal:m1|regbank[7][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 9.817      ;
; -8.879 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.810      ;
; -8.879 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.810      ;
; -8.878 ; mammal:m1|regbank[5][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.421     ; 9.452      ;
; -8.867 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.806      ;
; -8.866 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 9.800      ;
; -8.861 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.800      ;
; -8.861 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.231      ; 10.087     ;
; -8.861 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.790      ;
; -8.860 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.800      ;
; -8.860 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.800      ;
; -8.856 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.795      ;
; -8.855 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.784      ;
; -8.854 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 9.783      ;
; -8.848 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.779      ;
; -8.844 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.775      ;
; -8.844 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.771      ;
; -8.844 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.771      ;
; -8.842 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.773      ;
; -8.842 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.782      ;
; -8.842 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.055     ; 9.782      ;
; -8.839 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.227      ; 10.061     ;
; -8.835 ; mammal:m1|regbank[4][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.067     ; 9.763      ;
; -8.834 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 9.772      ;
; -8.830 ; mammal:m1|state[2]      ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.366     ; 9.459      ;
; -8.830 ; mammal:m1|state[2]      ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.366     ; 9.459      ;
; -8.826 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[0][3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.768      ;
; -8.825 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 9.756      ;
; -8.823 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.750      ;
; -8.821 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.748      ;
; -8.817 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.744      ;
; -8.814 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.753      ;
; -8.813 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 9.748      ;
; -8.812 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][6]  ; clk          ; clk         ; 1.000        ; 0.227      ; 10.034     ;
; -8.811 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.267      ; 10.073     ;
; -8.809 ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.746      ;
; -8.809 ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.058     ; 9.746      ;
; -8.809 ; mammal:m1|state[0]      ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.743      ;
; -8.809 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.061     ; 9.743      ;
; -8.808 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][5]  ; clk          ; clk         ; 1.000        ; 0.254      ; 10.057     ;
; -8.805 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.362     ; 9.438      ;
; -8.804 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 9.744      ;
; -8.803 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.734      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.261 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.679      ;
; 0.301 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.638      ;
; 0.302 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.637      ;
; 0.310 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.629      ;
; 0.312 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.627      ;
; 0.357 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.001 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.989      ; 2.342      ;
; 0.299  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.307  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.312  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.419  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.360      ; 0.923      ;
; 0.447  ; mammal:m1|state[1]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.360      ; 0.951      ;
; 0.489  ; mammal:m1|state[0]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.360      ; 0.993      ;
; 0.493  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.494  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.497  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.499  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.506  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.518  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.536  ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 1.989      ; 2.379      ;
; 0.562  ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 0.607  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.067      ; 0.818      ;
; 0.724  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.923      ;
; 0.737  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.737  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.738  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.937      ;
; 0.738  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.937      ;
; 0.740  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.939      ;
; 0.742  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.742  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.744  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.067      ; 0.959      ;
; 0.750  ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.751  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.751  ; mammal:m1|state[1]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.755  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.770  ; mammal:m1|pc[9]                   ; mammal:m1|pc[9]                   ; clk                       ; clk         ; 0.000        ; 0.067      ; 0.981      ;
; 0.774  ; mammal:m1|pc[11]                  ; mammal:m1|pc[11]                  ; clk                       ; clk         ; 0.000        ; 0.067      ; 0.985      ;
; 0.774  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.681      ;
; 0.776  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.683      ;
; 0.777  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.684      ;
; 0.777  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.684      ;
; 0.781  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.688      ;
; 0.782  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.237     ; 0.689      ;
; 0.793  ; mammal:m1|state[0]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.992      ;
; 0.795  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.257     ; 0.682      ;
; 0.803  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.257     ; 0.690      ;
; 0.805  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.067      ; 1.016      ;
; 0.811  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.010      ;
; 0.817  ; mammal:m1|state[4]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.016      ;
; 0.819  ; input_arg[0]                      ; switchbank_int:sw1|data_reg[0]    ; clk                       ; clk         ; 0.000        ; -0.284     ; 0.679      ;
; 0.820  ; input_arg[1]                      ; switchbank_int:sw1|data_reg[1]    ; clk                       ; clk         ; 0.000        ; -0.283     ; 0.681      ;
; 0.821  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.020      ;
; 0.825  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.259     ; 0.710      ;
; 0.826  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.025      ;
; 0.827  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.026      ;
; 0.827  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.026      ;
; 0.829  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.831  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.831  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.833  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.834  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.834  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.836  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.035      ;
; 0.838  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.838  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.840  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.841  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.842  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.844  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.847  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.870  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.059      ;
; 0.900  ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[4][10]          ; clk                       ; clk         ; 0.000        ; 0.381      ; 1.425      ;
; 0.922  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.121      ;
; 0.922  ; mammal:m1|state[3]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.121      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.312 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.519      ;
; 0.346 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.546      ;
; 0.347 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.547      ;
; 0.356 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.556      ;
; 0.370 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.569      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 1.084  ; 1.412  ; Rise       ; clk             ;
; right_button ; clk        ; -0.517 ; -0.348 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.744 ; -1.056 ; Rise       ; clk             ;
; right_button ; clk        ; 0.767  ; 0.605  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 7.566 ; 7.608 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 7.369 ; 7.353 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 7.566 ; 7.608 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 7.369 ; 7.413 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 7.377 ; 7.404 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 7.368 ; 7.387 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 7.531 ; 7.533 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 7.533 ; 7.577 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 7.350 ; 7.400 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 7.169 ; 7.145 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 7.350 ; 7.400 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 7.181 ; 7.216 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 7.184 ; 7.202 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 7.152 ; 7.179 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 7.323 ; 7.332 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 7.344 ; 7.388 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.339 ; 5.297 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.339 ; 5.297 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.151 ; 5.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.004 ; 5.022 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 4.988 ; 4.997 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 5.943 ; 5.935 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 5.969 ; 5.935 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 6.128 ; 6.177 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 5.954 ; 6.013 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 5.952 ; 5.988 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 5.943 ; 5.965 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 6.089 ; 6.137 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 6.109 ; 6.174 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 6.230 ; 6.216 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 6.250 ; 6.216 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 6.409 ; 6.464 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 6.235 ; 6.300 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 6.233 ; 6.272 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 6.230 ; 6.246 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 6.370 ; 6.418 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 6.390 ; 6.455 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 4.793 ; 4.803 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.131 ; 5.090 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 4.950 ; 4.985 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 4.809 ; 4.827 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 4.793 ; 4.803 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -5.737 ; -9165.197     ;
; sevensegment:ss1|clk1[15] ; 0.538  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.019 ; -0.019        ;
; sevensegment:ss1|clk1[15] ; 0.188  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2426.992     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.737 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.678      ;
; -5.672 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.613      ;
; -5.607 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.548      ;
; -5.606 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.547      ;
; -5.595 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.536      ;
; -5.594 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.535      ;
; -5.588 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.538      ;
; -5.543 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.489      ;
; -5.538 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.488      ;
; -5.511 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.134      ; 6.632      ;
; -5.504 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.445      ;
; -5.495 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.224     ; 6.258      ;
; -5.491 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][5]  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.627      ;
; -5.489 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.439      ;
; -5.484 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.434      ;
; -5.483 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 6.433      ;
; -5.483 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.433      ;
; -5.479 ; mammal:m1|regbank[3][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 6.427      ;
; -5.472 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.413      ;
; -5.465 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.408      ;
; -5.465 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.406      ;
; -5.463 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; 0.136      ; 6.586      ;
; -5.462 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.407      ;
; -5.462 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.408      ;
; -5.455 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.400      ;
; -5.449 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][5]  ; clk          ; clk         ; 1.000        ; 0.151      ; 6.587      ;
; -5.449 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.390      ;
; -5.449 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.390      ;
; -5.446 ; mammal:m1|state[2]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.227     ; 6.206      ;
; -5.446 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.396      ;
; -5.446 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.134      ; 6.567      ;
; -5.445 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.395      ;
; -5.444 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.389      ;
; -5.444 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.389      ;
; -5.444 ; mammal:m1|state[3]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.389      ;
; -5.443 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.046     ; 6.384      ;
; -5.441 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.382      ;
; -5.441 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.382      ;
; -5.440 ; mammal:m1|state[0]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.385      ;
; -5.438 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][12] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.383      ;
; -5.438 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][7]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.381      ;
; -5.437 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][7]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.380      ;
; -5.435 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][12] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.380      ;
; -5.435 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.378      ;
; -5.433 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.376      ;
; -5.430 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.224     ; 6.193      ;
; -5.429 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.224     ; 6.192      ;
; -5.426 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][5]  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.562      ;
; -5.424 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.374      ;
; -5.423 ; mammal:m1|regbank[7][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 6.371      ;
; -5.421 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.362      ;
; -5.421 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.362      ;
; -5.419 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.369      ;
; -5.418 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.368      ;
; -5.418 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 6.368      ;
; -5.415 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.358      ;
; -5.413 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.358      ;
; -5.413 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.354      ;
; -5.413 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.356      ;
; -5.412 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.357      ;
; -5.412 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 6.360      ;
; -5.409 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.137      ; 6.533      ;
; -5.409 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.355      ;
; -5.407 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.348      ;
; -5.404 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.354      ;
; -5.403 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.353      ;
; -5.398 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; 0.136      ; 6.521      ;
; -5.396 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.346      ;
; -5.396 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.346      ;
; -5.395 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.340      ;
; -5.395 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.345      ;
; -5.395 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.336      ;
; -5.390 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.331      ;
; -5.389 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.334      ;
; -5.389 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.330      ;
; -5.388 ; mammal:m1|regbank[7][2] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.329      ;
; -5.386 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.331      ;
; -5.384 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][5]  ; clk          ; clk         ; 1.000        ; 0.151      ; 6.522      ;
; -5.383 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][9]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.326      ;
; -5.383 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.324      ;
; -5.379 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.324      ;
; -5.377 ; mammal:m1|regbank[5][3] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.255     ; 6.109      ;
; -5.376 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.322      ;
; -5.371 ; mammal:m1|state[1]      ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.316      ;
; -5.370 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.315      ;
; -5.369 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.314      ;
; -5.369 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[6][14] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.315      ;
; -5.368 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[1][14] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.314      ;
; -5.367 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.308      ;
; -5.367 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.308      ;
; -5.366 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.312      ;
; -5.364 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.309      ;
; -5.364 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 6.309      ;
; -5.362 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][5]  ; clk          ; clk         ; 1.000        ; 0.143      ; 6.492      ;
; -5.361 ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.041     ; 6.307      ;
; -5.360 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][11] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.310      ;
; -5.360 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][11] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.305      ;
; -5.359 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][11] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.304      ;
; -5.356 ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.041     ; 6.302      ;
; -5.356 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.134      ; 6.477      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.538 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.414      ;
; 0.566 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.384      ;
; 0.566 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.384      ;
; 0.569 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.381      ;
; 0.570 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.380      ;
; 0.593 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.019 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.248      ; 1.448      ;
; 0.179  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.248  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.222      ; 0.554      ;
; 0.275  ; mammal:m1|state[1]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.222      ; 0.581      ;
; 0.286  ; mammal:m1|state[0]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.222      ; 0.592      ;
; 0.292  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.305  ; switchbank_int:sw1|pressed[1]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.336  ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.457      ;
; 0.339  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.467      ;
; 0.433  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.554      ;
; 0.439  ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.560      ;
; 0.441  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.571      ;
; 0.451  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.397      ;
; 0.454  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; mammal:m1|pc[9]                   ; mammal:m1|pc[9]                   ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.582      ;
; 0.455  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.399      ;
; 0.456  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; mammal:m1|pc[11]                  ; mammal:m1|pc[11]                  ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.456  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.400      ;
; 0.456  ; input_arg[8]                      ; switchbank_int:sw1|data_reg[8]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.400      ;
; 0.459  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.403      ;
; 0.460  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.140     ; 0.404      ;
; 0.462  ; mammal:m1|state[1]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.465  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.150     ; 0.399      ;
; 0.472  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.150     ; 0.406      ;
; 0.472  ; mammal:m1|state[0]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.478  ; input_arg[0]                      ; switchbank_int:sw1|data_reg[0]    ; clk                       ; clk         ; 0.000        ; -0.164     ; 0.398      ;
; 0.478  ; input_arg[1]                      ; switchbank_int:sw1|data_reg[1]    ; clk                       ; clk         ; 0.000        ; -0.164     ; 0.398      ;
; 0.485  ; mammal:m1|state[4]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.488  ; mammal:m1|state[1]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.609      ;
; 0.491  ; mammal:m1|state[1]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.492  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.152     ; 0.424      ;
; 0.496  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.624      ;
; 0.504  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; switchbank_int:sw1|data_reg[12]   ; mammal:m1|regbank[3][12]          ; clk                       ; clk         ; 0.000        ; 0.030      ; 0.620      ;
; 0.507  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.517  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.540  ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[4][10]          ; clk                       ; clk         ; 0.000        ; 0.232      ; 0.856      ;
; 0.551  ; mammal:m1|pc[6]                   ; mammal:m1|pc[6]                   ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.679      ;
; 0.551  ; input_arg[11]                     ; switchbank_poll:sw2|data_reg[11]  ; clk                       ; clk         ; 0.000        ; -0.163     ; 0.472      ;
; 0.551  ; input_arg[11]                     ; switchbank_int:sw1|data_reg[11]   ; clk                       ; clk         ; 0.000        ; -0.163     ; 0.472      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.188 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.314      ;
; 0.204 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.329      ;
; 0.223 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.342      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 0.716  ; 1.311  ; Rise       ; clk             ;
; right_button ; clk        ; -0.348 ; -0.002 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.498 ; -1.078 ; Rise       ; clk             ;
; right_button ; clk        ; 0.505  ; 0.165  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 5.004 ; 4.970 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 4.825 ; 4.883 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.985 ; 4.970 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 4.889 ; 4.812 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 4.899 ; 4.850 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 4.885 ; 4.847 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 5.004 ; 4.868 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 5.000 ; 4.922 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.891 ; 4.854 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.709 ; 4.767 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.889 ; 4.854 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.773 ; 4.730 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.783 ; 4.744 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.769 ; 4.731 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.891 ; 4.810 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.884 ; 4.830 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.500 ; 3.551 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.500 ; 3.551 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.460 ; 3.413 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.358 ; 3.316 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.348 ; 3.308 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 3.843 ; 3.850 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 3.843 ; 3.896 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.090 ; 3.961 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 3.963 ; 3.850 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 3.912 ; 3.855 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 3.898 ; 3.912 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.002 ; 3.940 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.009 ; 3.942 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.077 ; 4.084 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.077 ; 4.130 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.306 ; 4.195 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.179 ; 4.084 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.146 ; 4.089 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.132 ; 4.128 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.236 ; 4.174 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.243 ; 4.176 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.226 ; 3.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.372 ; 3.420 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.333 ; 3.288 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.235 ; 3.195 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.226 ; 3.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -10.500    ; -0.029 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -10.500    ; -0.029 ; N/A      ; N/A     ; -3.000              ;
;  sevensegment:ss1|clk1[15] ; 0.182      ; 0.188  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS            ; -17131.211 ; -0.029 ; 0.0      ; 0.0     ; -2432.992           ;
;  clk                       ; -17131.211 ; -0.029 ; N/A      ; N/A     ; -2426.992           ;
;  sevensegment:ss1|clk1[15] ; 0.000      ; 0.000  ; N/A      ; N/A     ; -6.000              ;
+----------------------------+------------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 1.296  ; 1.724  ; Rise       ; clk             ;
; right_button ; clk        ; -0.348 ; -0.002 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -0.498 ; -1.056 ; Rise       ; clk             ;
; right_button ; clk        ; 0.864  ; 0.708  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 8.463 ; 8.528 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 8.261 ; 8.257 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 8.463 ; 8.528 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 8.288 ; 8.279 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 8.298 ; 8.301 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 8.257 ; 8.295 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 8.430 ; 8.410 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 8.459 ; 8.471 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 8.231 ; 8.290 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 8.025 ; 8.022 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 8.231 ; 8.290 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 8.050 ; 8.101 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 8.060 ; 8.092 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 8.026 ; 8.057 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 8.205 ; 8.217 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 8.221 ; 8.288 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.976 ; 5.951 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.976 ; 5.951 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.791 ; 5.813 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.627 ; 5.636 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.609 ; 5.612 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 3.843 ; 3.850 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 3.843 ; 3.896 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.090 ; 3.961 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 3.963 ; 3.850 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 3.912 ; 3.855 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 3.898 ; 3.912 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.002 ; 3.940 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.009 ; 3.942 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.077 ; 4.084 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.077 ; 4.130 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.306 ; 4.195 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.179 ; 4.084 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.146 ; 4.089 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.132 ; 4.128 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.236 ; 4.174 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.243 ; 4.176 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.226 ; 3.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.372 ; 3.420 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.333 ; 3.288 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.235 ; 3.195 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.226 ; 3.187 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; grounds[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; right_button            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; left_button             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jan 09 18:31:09 2024
Info: Command: quartus_sta Deneme -c main_module
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sevensegment:ss1|clk1[15] sevensegment:ss1|clk1[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.500          -17131.211 clk 
    Info (332119):     0.182               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.029              -0.029 clk 
    Info (332119):     0.358               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.372          -15143.982 clk 
    Info (332119):     0.261               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.001              -0.001 clk 
    Info (332119):     0.312               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.737           -9165.197 clk 
    Info (332119):     0.538               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.019              -0.019 clk 
    Info (332119):     0.188               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2426.992 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4775 megabytes
    Info: Processing ended: Tue Jan 09 18:31:12 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


