<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü¶Ä üìÄ ‚Ñ¢Ô∏è Impl√©mentation d'un syst√®me ternaire simple üë®üèº‚Äçüöí üë®üèΩ‚Äçüéì üî£</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Logique √† trois valeurs 


 Liste des r√©alisations 


- Portes logiques ternaires de base: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR et plus 
- Synth√®s...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Impl√©mentation d'un syst√®me ternaire simple</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431726/"><h1 id="three-valued-logic">  Logique √† trois valeurs </h1><br><p>  <strong>Liste des r√©alisations</strong> </p><br><ul><li>  Portes logiques ternaires de base: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR et plus </li><li>  Synth√®se, minimisation et r√©alisation pour les fonctions ternaires </li><li>  Ternaire demi-additionneur, ternaire plein additionneur, ternaire ondulation porter additionneur </li><li>  Soustracteur ternaire complet, comparateur, multiplicateur, multiplexeur / d√©multiplexeur </li><li>  Tongs et loquets √† rabat ternaire </li><li>  Une unit√© arithm√©tique et logique ternaire primitive (ALU) </li></ul><br><p>  <strong>Conventions et technologies utilis√©es</strong> </p><br><ul><li>  Ternaire d√©s√©quilibr√© (0, 1, 2) a √©t√© utilis√© dans la mise en ≈ìuvre </li><li>  1 Trit est exprim√© par 2 bits: 0 ~ 00, 1 ~ 01, 2 ~ 10 (11 n'est pas d√©fini) </li><li>  ModelSim, Quartus prime, Logisim </li></ul><br><h2 id="introduction">  Pr√©sentation </h2><br><p>  En tant qu'√©tudiants de premi√®re ann√©e de l'Universit√© Innopolis, nous avons eu la possibilit√© de r√©aliser des projets tout au long de notre cours d'architecture informatique.  Notre groupe √©tait particuli√®rement int√©ress√© par le syst√®me ternaire et son fonctionnement, nous avons donc d√©cid√© de mettre en place un syst√®me ternaire simple avec des composants de base (portes). </p><br><p>  En logique, une logique √† <em>trois valeurs</em> (√©galement logique trinaire, trivalente, ternaire) est l'un des nombreux syst√®mes logiques √† plusieurs valeurs dans lesquels il existe trois valeurs de v√©rit√© indiquant vrai, faux et une troisi√®me valeur ind√©termin√©e. </p><br><p>  La logique ternaire est compatible <strong>MVL</strong> (logique √† valeurs multiples).  Cependant, seuls trois √©tats logiques sont utilis√©s, ¬´ <strong>0</strong> ¬ª, ¬´ <strong>1</strong> ¬ª et ¬´ <strong>2</strong> ¬ª.  On trouve que le radix optimal ( <strong><em>r</em></strong> ) d'un nombre fractionnaire est le logarithme naturel ( <strong><em>e</em></strong> ).  La logique ternaire utilise la repr√©sentation num√©rique avec <em>r = 3</em> , par rapport √† la logique binaire qui utilise <em>r = 2</em> , d'o√π le radix entier le plus √©conomique qui est le plus proche du logarithme naturel <em>e</em> , est la base 3. Cette propri√©t√© sp√©ciale de la base 3 a inspir√© le premier ordinateur concepteurs pour construire un ordinateur ternaire. </p><a name="habracut"></a><br><p>  Le premier ordinateur ternaire fonctionnel a √©t√© construit en Russie √† l'Universit√© d'√âtat de Moscou en 1958. L'ordinateur a √©t√© con√ßu par Nikolay Brusentsov et ses coll√®gues.  Ils l'ont nomm√© <em>Setun</em> , comme la rivi√®re qui coule pr√®s du campus universitaire. </p><br><h1 id="ternary-logic">  Logique ternaire </h1><br><p>  Une fonction logique ternaire est un mappage <em>F: {0,1,2} <sup>n</sup> -&gt; {0,1,2}</em> .  Nous discuterons des avantages et des inconv√©nients de la logique ternaire par rapport √† la logique binaire. </p><br><p>  Lorsque la logique bool√©enne a 2 <sup>2</sup> = 4 op√©rateurs unaires, l'ajout d'une troisi√®me valeur dans la logique ternaire conduit √† un total de 3 <sup>3</sup> = 27 op√©rateurs distincts sur une seule valeur d'entr√©e.  De m√™me, lorsque la logique bool√©enne a 2 <sup>2 <sup>2</sup></sup> = 16 op√©rateurs binaires distincts (op√©rateurs avec 2 entr√©es), la logique ternaire a 3 <sup>3 <sup>2</sup></sup> = 19 683 de ces op√©rateurs.  Lorsque nous pouvons facilement nommer une fraction significative des op√©rateurs bool√©ens (pas, et, ou, nand, ni, exclusive ou, √©quivalence, implication), il est d√©raisonnable d'essayer de nommer tout sauf une petite fraction des op√©rateurs ternaires possibles. </p><br><p>  <strong>Avantages de la logique ternaire</strong> </p><br><p>  Une repr√©sentation logique ternaire permet un codage d'informations plus compact et efficace que la repr√©sentation logique binaire √©quivalente.  L'argument √©nonc√© est le suivant: si nous supposons qu'un circuit num√©rique a N combinaisons d'entr√©es possibles, alors un circuit binaire n√©cessite log <sub>2</sub> N lignes d'entr√©e et un circuit ternaire n√©cessite log <sub>3</sub> N lignes d'entr√©e. </p><br><p><img src="https://habrastorage.org/webt/an/ez/gi/anezgi7mjoqvtub8ut_cknthlm0.png" width="350"><img src="https://habrastorage.org/webt/bm/pf/jo/bmpfjooawomcvxcdibsho4y88hu.png" width="68"><img src="https://habrastorage.org/webt/oj/cy/i2/ojcyi2sbamb19kvqe3byu7emwgm.png" width="68"><img src="https://habrastorage.org/webt/cr/jq/gw/crjqgwm9uc3l_2ka2ysgolq2_am.png" width="80"></p><br><p>  Par cons√©quent, une impl√©mentation cod√©e ternaire d'une fonction logique binaire donn√©e devrait n√©cessiter 0,63 fois les lignes d'entr√©e que l'impl√©mentation binaire correspondante. </p><br><p>  <strong>Inconv√©nients de la logique ternaire</strong> </p><br><p>  Bien que les circuits logiques ternaires devraient n√©cessiter moins de lignes d'entr√©e que les circuits logiques binaires √©quivalents, les circuits logiques ternaires ne sont actuellement pas un choix pratique.  Les raisons sont </p><br><ol><li>  La technologie d'impl√©mentation du mat√©riel ternaire est toujours aux niveaux th√©orique, de simulation et de test en laboratoire </li><li>  La repr√©sentation de trois niveaux logiques ternaires (0, 1 et 2) √† l'aide des niveaux de tension de la technologie existante n'est pas encore d√©finie de mani√®re efficace </li><li>  Aucun mod√®le de calcul et langage de programmation n'est d√©velopp√©.  Cependant, la simulation des r√©sultats de la mise en ≈ìuvre de circuits ternaires utilisant des semi-conducteurs √† oxyde m√©tallique compl√©mentaire (CMOS), des diodes √† effet tunnel r√©sonnant (RTD) et des technologies de nanotubes de carbone, d√©montrant que la logique ternaire peut √™tre un choix pour les futurs calculs. </li></ol><br><h3 id="various-possible-representations-for-the-ternary-system">  Diverses repr√©sentations possibles du syst√®me ternaire </h3><br><ul><li>  <em>Syst√®me num√©rique ternaire (ternaire d√©s√©quilibr√©)</em> , chaque chiffre est un trit (chiffre trinaire) ayant une valeur de: 0, 1 ou 2 </li><li>  <em>Ternaire √©quilibr√©</em> , chaque chiffre a l'une des 3 valeurs: -1, 0 ou +1;  ces valeurs peuvent √©galement √™tre simplifi√©es √† -, 0, +, respectivement (le plus couramment utilis√©) </li><li>  <em>Repr√©sentation binaire redondante</em> , chaque chiffre peut avoir une valeur de -1, 0, 0/1 (la valeur 0/1 a deux repr√©sentations diff√©rentes) </li><li>  <em>Syst√®me de nombres binaires de biais</em> , seul le chiffre non nul le plus significatif a une valeur 2 et les chiffres restants ont une valeur de 0 ou 1 </li></ul><br><p>  <strong>En savoir plus sur le syst√®me de num√©rotation ternaire √©quilibr√©</strong> </p><br><p>  Aujourd'hui, presque tout le mat√©riel est con√ßu pour l'informatique binaire.  Si nous avions un composant √©lectronique stable avec trois √©tats stables, le monde se serait peut-√™tre tourn√© vers l'informatique ternaire.  Cependant, ce n'est pas la v√©rit√© aujourd'hui.  La notation radix ternaire √©quilibr√©e a certaines propri√©t√©s b√©n√©fiques: </p><br><ol><li>  L'inversion ternaire est facile, il suffit d'√©changer -1 avec 1 et vice versa.  Si nous utilisons un exemple, 24 est repr√©sent√© par 1T0 et -24 par T10 en notation ternaire √©quilibr√©e (T est simplement une notation pour -1).  C'est plus simple que la r√®gle du compl√©ment √† deux en logique binaire. </li><li>  Le signe d'un nombre est donn√© par son ¬´trit¬ª non nul le plus significatif </li><li>  L'op√©ration d'arrondi √† l'entier le plus proche est identique √† la troncature. </li><li>  L'addition et la soustraction sont essentiellement la m√™me op√©ration (c'est-√†-dire que vous ajoutez simplement les chiffres en utilisant les r√®gles d'addition des chiffres) </li></ol><br><p>  Exemples: <br>  21 <sub>10</sub> = 1T10 <sub>3</sub> ;  296 <sub>10</sub> = 11T00T <sub>3</sub> ; <br>  -24 <sub>10</sub> = T10 <sub>3</sub> ;  -137 <sub>10</sub> = T110T1 <sub>3</sub> </p><br><h1 id="ternary-arithmetics">  Arithm√©tique ternaire </h1><br><p>  L'arithm√©tique ternaire peut offrir une notation plus compacte que l'arithm√©tique binaire, et aurait √©t√© un choix √©vident si les fabricants de mat√©riel avaient trouv√© un commutateur ternaire. </p><br><h2 id="balanced-ternary-addition-and-multiplication">  Addition et multiplication ternaires √©quilibr√©es </h2><br><p><img src="https://habrastorage.org/webt/-h/pd/sv/-hpdsvbvtkll5wyqdncputn77d8.jpeg" width="240"><img src="https://habrastorage.org/webt/je/hw/6h/jehw6hq7g7mvdquoiknjhk1ouqa.jpeg" width="250"></p><br><p>  Exemples: <br><img src="https://habrastorage.org/webt/km/yf/6i/kmyf6iaam07brnlj5tbudbzdero.jpeg" width="230"><img src="https://habrastorage.org/webt/5b/fp/30/5bfp30zoys2d46y_nutw2sznynk.jpeg" width="210"></p><br><h1 id="ternary-combinational-circuits-ternary-gates">  Circuits combinatoires ternaires (portes ternaires) </h1><br><p>  Un circuit combinatoire se compose de variables d'entr√©e, de portes logiques ternaires et de variables de sortie.  La sortie du circuit ne d√©pend que de l'entr√©e actuelle.  Les portes logiques acceptent les signaux des variables d'entr√©e et g√©n√®rent des signaux de sortie.  Ce processus transforme les informations ternaires de <br>  les donn√©es d'entr√©e donn√©es aux donn√©es de sortie ternaires requises. </p><br><p>  Comme mentionn√© ci-dessus, nous pouvons facilement nommer une fraction significative des op√©rateurs bool√©ens (pas, et, ou, nand, ni, exclusive ou, √©quivalence, implication), cependant, il est d√©raisonnable d'essayer de nommer tout sauf une petite fraction du possible op√©rateurs ternaires.  Nous consid√©rerons les circuits ternaires suivants: </p><br><p>  <em>Et (Min)</em> : Il est naturel d'√©tendre le bool√©en et la fonction √† une fonction ternaire en d√©clarant que le r√©sultat est vrai uniquement si les deux entr√©es sont vraies, faux si une entr√©e est fausse et inconnu sinon. </p><br><div class="spoiler">  <b class="spoiler_title">Et circuit / table de v√©rit√©</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/k6/kl/n_/k6kln_sefeoshlbmsizcbrfwu4u.jpeg" width="400"><img src="https://habrastorage.org/webt/n9/cs/ts/n9cstsdmrwqf73lpgxf5b16govc.png" width="200"></p></div></div><br><p>  <em>Ou (Max)</em> : Il est √©galement naturel d'√©tendre le bool√©en ou la fonction au ternaire en d√©clarant que le r√©sultat est vrai si une entr√©e est vraie, faux uniquement si les deux entr√©es sont fausses et inconnu sinon. </p><br><div class="spoiler">  <b class="spoiler_title">Ou circuit / table de v√©rit√©</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sj/yq/pr/sjyqprtdxabqzygeggarwuo4zay.jpeg" width="400"><img src="https://habrastorage.org/webt/6_/tm/qt/6_tmqt1pqnrcv5frgi2igulrlkm.png" width="200"></p></div></div><br><p>  <em>Consensus</em> : dans la logique bool√©enne, l'inverse de exclusif ou est vrai lorsque les deux entr√©es sont identiques et faux lorsqu'elles sont diff√©rentes.  Il existe plusieurs extensions naturelles de cette id√©e √† la logique ternaire.  L'un d'eux est le consensus logique d'un ensemble de variables, qui est vrai si tous sont vrais, faux si tous sont faux et autrement inconnu </p><br><div class="spoiler">  <b class="spoiler_title">Circuit de consensus / table de v√©rit√©</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ab/sa/kg/absakgzsohkirdhmslwdvqij08o.jpeg" width="400"><img src="https://habrastorage.org/webt/y_/nj/ig/y_njigvrvorsuiivknbgho_vh0o.png" width="200"></p></div></div><br><p>  <em>N'importe quel</em> : lorsqu'un consensus exige que les deux entr√©es soient d'accord avant d'affirmer autre chose qu'inconnu, l'op√©rateur d'accepter n'importe quoi ne d√©clare une conclusion inconnue que si les deux entr√©es sont inconnues ou en d√©saccord actif.  Sinon, il saute √† une conclusion √† partir de toute entr√©e non inconnue √† sa disposition. </p><br><div class="spoiler">  <b class="spoiler_title">Tout circuit / table de v√©rit√©</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ls/v6/7f/lsv67fd3h8jdn80esxj7qg7lwhm.jpeg" width="400"><img src="https://habrastorage.org/webt/82/kc/ss/82kcssyfihrdkay-eiwf5bqtpdk.png" width="200"></p></div></div><br><p>  <em>Incr√©mentation et d√©cr√©mentation</em> : dans la logique bool√©enne, l'onduleur peut √™tre consid√©r√© comme incr√©mentant ou d√©cr√©mentant son argument modulo 2. Logique interne, les fonctions d'incr√©mentation et de d√©cr√©mentation modulo 3 sont assez distinctes de l'inversion. </p><br><div class="spoiler">  <b class="spoiler_title">Circuit d'incr√©mentation et de d√©cr√©mentation</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/za/h2/an/zah2an0rcm7e-kbxdtpyhfwtnls.jpeg" width="300"><img src="https://habrastorage.org/webt/xa/la/99/xala99-ou8gwzaentnen23ktsag.jpeg" width="300"></p></div></div><br><h2 id="synthesis-minimization-and-realization-for-ternary-functions">  Synth√®se, minimisation et r√©alisation pour les fonctions ternaires </h2><br><p>  Relations interreli√©es dans le syst√®me logique ternaire </p><br><p><img src="https://habrastorage.org/webt/bi/ps/hv/bipshv8jztb6v7s-enuhbt2thhe.png" width="200"><img src="https://habrastorage.org/webt/qz/eh/1p/qzeh1puaizftiy7izk049diii58.png" width="270"><img src="https://habrastorage.org/webt/ba/-z/nd/ba-znddyvfjkbrg2ai_62qosmz4.png" width="300"><img src="https://habrastorage.org/webt/nc/_y/wc/nc_ywcalio72izsdrk1bdqwq8fq.png" width="200"><img src="https://habrastorage.org/webt/gz/ne/i3/gznei3-ti5lvckg3pepv3aaklo0.png" width="160"></p><br><p>  Une fonction logique ternaire peut √™tre repr√©sent√©e comme une expression Max-Min.  Les expressions ternaires Max-Min sont d√©finies comme suit: <br>  <em>Variable</em> : Tout symbole qui prend la valeur de l'ensemble T ‚àà {0,1,2} est une variable ternaire. <br>  <em>Litt√©ral</em> : les litt√©raux sont des formes transform√©es d'une variable.  Ils sont utilis√©s pour former des expressions Max-Min. </p><br><p>  Dans la litt√©rature, deux types de litt√©raux sont couramment utilis√©s: les post-litt√©raux √† 1 r√©duction et les post-litt√©raux √† 2 r√©ductions.  Un Post-litt√©ral r√©duit d'une variable x est repr√©sent√© par x <sub>i</sub> , o√π i ‚àà {0,1,2}.  Lorsque x = i, alors x <sub>i</sub> = 1, sinon x <sub>i</sub> = 0. Les litt√©raux de poste 1 r√©duits d'une variable sont indiqu√©s ci-dessous. </p><br><p>  Un post-litt√©ral r√©duit de 2 d'une variable x est repr√©sent√© par x <sub>i</sub> , o√π i ‚àà {0,1,2}.  Lorsque x = i, alors x <sub>i</sub> = 2, sinon x <sub>i</sub> = 0. Les post-litt√©raux r√©duits d'une variable sont indiqu√©s ci-dessous.  Cet exemple utilise diff√©rents ensembles de litt√©raux pour former des expressions Max-Min comme discut√© pr√©c√©demment. </p><br><p><img src="https://habrastorage.org/webt/g-/el/8h/g-el8hdxodjaxlkpi2epjh2phqs.png" width="250"><img src="https://habrastorage.org/webt/aw/pb/nx/awpbnxod11cict52_8xtkrwjs8m.png" width="240"><img src="https://habrastorage.org/webt/zc/uy/gt/zcuygt1t0x_6b0gkrkr0qmzui60.png" width="130"></p><br><p>  <strong>Minterm</strong> : lorsque des litt√©raux de variables d'une fonction sont combin√©s √† l'aide de l'op√©ration Min, le terme est appel√© minterm.  Par exemple, pour une fonction logique ternaire √† 3 variables F (x, y, z), xyz et xz sont deux exemples de termes. </p><br><p>  <strong>Expression Max-Min</strong> : Lorsque deux ou plusieurs minterms sont combin√©s √† l'aide d'op√©rations Max, l'expression est appel√©e expression Max of minterms (Max-Min).  Par exemple, pour une fonction logique ternaire √† 3 variables, F (x, y, z) = xy + yz + xyz est un exemple d'expression Max-Min. </p><br><p>  Toute fonction F (x, y, z) peut toujours √™tre repr√©sent√©e comme </p><br><img src="https://habrastorage.org/webt/k6/ym/oe/k6ymoexzhobo2u2jka3wsvzfcse.png" width="230"><br><p><br>  Trois m√©thodes de base pour minimiser les fonctions ternaires sont: </p><br><ol><li>  Manipulation de l'expression de l'alg√®bre comme dans l'alg√®bre bool√©enne. </li><li>  La m√©thode tabulaire. </li><li>  M√©thode de la carte Ternary K. <br>  Pour la mise en ≈ìuvre de circuits ternaires, il est n√©cessaire de convertir la variable ternaire en variable unaire (√† l'aide du tableau 2-Reduced Post Literals). </li></ol><br><h1 id="ternary-half-adder">  Demi-additionneur ternaire </h1><br><p>  Un circuit pour l'addition de deux nombres 1 trit est appel√© demi-additionneur.  le circuit ne consid√®re pas un report g√©n√©r√© dans l'addition pr√©c√©dente.  Le processus d'addition dans le syst√®me logique ternaire est illustr√© ci-dessous.  Ici A et B sont deux entr√©es et additionnent (S) et portent (CARRY) <br>  sont deux sorties. </p><br><img src="https://habrastorage.org/webt/1r/0i/9h/1r0i9hfkpbig_jstbggckqg3opg.png" width="400"><br><p><br>  <strong>Analyse</strong> </p><br><p>  Une carte karnaugh (K-map) est utilis√©e pour repr√©senter la somme et la sortie de sortie.  Les K-maps sont utiles pour minimiser et optimiser les circuits logiques.  Ici, une K-map de 2 entr√©es est utilis√©e.  Puisqu'aucun regroupement de 2 et 1 n'est possible, l'√©quation de sortie est comme ci-dessous. </p><br><p><img src="https://habrastorage.org/webt/x9/yn/7s/x9yn7szwuqyscpokre3_s1lmxyo.png" width="300"><img src="https://habrastorage.org/webt/cv/yu/74/cvyu74b0_9pmwtv3zuwk-pnr1fq.png" width="300"></p><br><p>  <strong>Impl√©mentation</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuit demi-additionneur ternaire / Verilog</b> <div class="spoiler_text"><pre><code class="plaintext hljs">module half_adder ( input [1:0] A, [1:0] B, output [1:0] sum, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; wire [1:0] c0, c1, c2, c3; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a2,b0,i0); andgate and_2(a1,b1,i1); andgate and_3(a0,b2,i2); // partial products orgate or_1(i0, i1, o0); orgate or_2(o0, i2, o1); // f1 andgate and_4(a1,b0,i3); andgate and_5(a0,b1,i4); andgate and_6(a2,b2,i5); // partial products orgate or_3(i3, i4, o2); orgate or_4(o2, i5, o3); // f2 andgate and_7(o3,temp,o4); // 1.f2 andgate andc_0(a2,b1,c0); andgate andc_1(a1,b2,c1); orgate orc_0(c0,c1,c2); orgate orc_1(c2,i5,c3); andgate andc_2(c3,temp,carry); // carry orgate or_5(o1, o4, sum); // sum endmodule</code> </pre> </div></div><br><h1 id="ternary-full-adder">  Additionneur complet ternaire </h1><br><p>  Comme pour les demi-additionneurs, une √©tape d'un additionneur ternaire complet peut √™tre d√©crite par un tableau num√©rique donnant la somme <em>SUM</em> et effectue <em>CARRY</em> en fonction des trois entr√©es <em>A, B,</em> ainsi que le report en <em>C</em> : </p><br><img src="https://habrastorage.org/webt/tb/re/7u/tbre7ug6vxqbc6jkd0syxh1izog.png" width="400"><br><p><br></p><br><p>  <strong>Analyse</strong> </p><br><p>  Une carte karnaugh (K-map) est utilis√©e pour repr√©senter la somme et la sortie de sortie.  Les K-maps sont utiles pour minimiser et optimiser les circuits logiques.  Ici, une K-map de 3 entr√©es est utilis√©e. </p><br><p><img src="https://habrastorage.org/webt/vg/ix/sz/vgixszs7s3zmvtwvqqxm0zstc8y.png" width="350"><img src="https://habrastorage.org/webt/tz/cc/xo/tzccxoy0vcguqtpvtqih9v9r6ie.png" width="300"></p><br><p><img src="https://habrastorage.org/webt/gy/rw/qh/gyrwqhm-qvv8iuscx8mlndyw1qc.png" width="350"><img src="https://habrastorage.org/webt/7d/fk/rf/7dfkrfolvkwzigvgxglbc2t2vty.png" width="300"></p><br><p>  <strong>Impl√©mentation</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuit additionneur ternaire complet / verilog</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_full_adder ( input [1:0] A, [1:0] B, [1:0] c_in, output [1:0] sum, [1:0] c_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b00; wire [1:0] a0, a1, a2, b0, b1, b2, a20; wire [1:0] i0, i1, i2, i3, i4; wire [1:0] i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] o0, o1, o2, o3, o4, o5, o6, o7, o8, o9; wire [1:0] c0, c1, c2; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9, t10, t11, t12, t13, t14, t15, t16; wire [1:0] g0, g1, g2, g3, g4, g5, g6, g7, g8, g9, g10, g11, g12, g13, g14, g15; mask mk_1(A, a0, a1, a2); mask mk_2(B, b0, b1, b2); mask mk_3(c_in, c0, c1, c2); andgate3 and3_1(a2,b0,c0, i0); andgate3 and3_2(a1,b0,c1, i1); andgate3 and3_3(a0,b0,c2, i2); andgate3 and3_4(a1,b1,c0, i3); andgate3 and3_5(a0,b1,c1, i4); andgate3 and3_6(a2,b1,c2, i5); andgate3 and3_7(a0,b2,c0, i6); andgate3 and3_8(a2,b2,c1, i7); andgate3 and3_9(a1,b2,c2, i8); andgate3 and3_10(a1,b0,c0, i9); andgate3 and3_11(a0,b0,c1, i10); orgate or__(a2, a0, a20); andgate3 and3_12(a20,b0,c2, i11); // note a20 andgate3 and3_13(a0,b1,c0, i12); andgate3 and3_14(a2,b1,c1, i13); andgate3 and3_15(a1,B,c2, i14); andgate3 and3_16(a2,b2,c0, i15); andgate3 and3_17(a1,b2,c1, i16); andgate3 and3_18(temp2,b2,c2, i17); orgate or_1(i9, i10, o0); orgate or_2(o0, i11, o1); orgate or_3(o1, i12, o2); orgate or_4(o2, i13, o3); orgate or_5(o3, i14, o4); orgate or_6(o4, i15, o5); orgate or_7(o5, i16, o6); orgate or_8(o6, i17, o7); andgate and_1(o7, temp1, o8); // 1.f2 orgate or_9(i0, i1, h0); orgate or_10(h0, i2, h1); orgate or_11(h1, i3, h2); orgate or_12(h2, i4, h3); orgate or_13(h3, i5, h4); orgate or_14(h4, i6, h5); orgate or_15(h5, i7, h6); orgate or_16(h6, i8, h7); orgate or_17_(h7, o8, sum); // sum // carry andgate3 and3_19(a2,b2,c2, t0); // f1 andgate3 and3_20(a0,b1,c2, t1); andgate3 and3_21(a0,b2,c2, t2); andgate3 and3_22(a0,b2,c1, t3); andgate3 and3_23(a1,b2,c0, t4); andgate3 and3_24(a2,b2,c0, t5); andgate3 and3_25(a1,b1,c1, t6); andgate3 and3_26(a1,b2,c1, t7); andgate3 and3_27(a1,b0,c2, t8); andgate3 and3_28(a1,b1,c2, t9); andgate3 and3_29(a1,b2,c2, t10); andgate3 and3_25_(a2,b0,c2, t11); andgate3 and3_26_(a2,b1,c2, t12); andgate3 and3_27_(a2,b0,c1, t13); andgate3 and3_28_(a2,b1,c1, t14); andgate3 and3_29_(a2,b2,c1, t15); andgate3 and3_9_(a2,b1,c0, t16); orgate or_17(t1, t2, g0); orgate or_18(g0, t3, g1); orgate or_19(g1, t4, g2); orgate or_20(g2, t5, g3); orgate or_21(g3, t6, g4); orgate or_22(g4, t7, g5); orgate or_23(g5, t8, g6); orgate or_24(g6, t9, g7); orgate or_25(g7, t10, g8); orgate or_21_(g8, t11, g9); orgate or_22_(g9, t12, g10); orgate or_23_(g10, t13, g11); orgate or_24_(g11, t14, g12); orgate or_25_(g12, t15, g13); orgate or_5_(g13, t16, g14); //f2 andgate and_2(g14, temp1, g15); // 1.f2 orgate or_26(g15, t0, c_out); // carry endmodule</code> </pre> </div></div><br><h1 id="ternary-full-subtractor">  Soustracteur ternaire complet </h1><br><p>  Ternary full-Subtractor est un circuit qui soustrait deux entr√©es et emprunts pr√©c√©dents.  La table de v√©rit√© pour Subtractor est pr√©sent√©e ci-dessous </p><br><img src="https://habrastorage.org/webt/rs/em/yj/rsemyjk_c08-9regakdq8zfl8ve.png" width="350"><br><div class="spoiler">  <b class="spoiler_title">Analyse et mise en ≈ìuvre du soustracteur complet ternaire</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/q6/ft/a4/q6fta4jdumlp-a1rkn8ztcd-nok.png" width="300"><img src="https://habrastorage.org/webt/lx/dc/p4/lxdcp4h6fwhybpjqh-piev_szl4.png" width="300"></p><br><img src="https://habrastorage.org/webt/fn/-e/uq/fn-euquomq2xo5p48w9rdckyoxm.png" width="500"><br><img src="https://habrastorage.org/webt/nu/53/te/nu53tesyiintihz2pr3l1cioeng.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module full_subtractor( input [1:0] P, Q, b_in, output [1:0] diff, b_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b10; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] c0, c1, c2, c3; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9; wire [1:0] p0, p1, p2; wire [1:0] q0, q1, q2; mask mk_1(P, p0, p1, p2); mask mk_2(Q, q0, q1, q2); mask mk_3(b_in, b0, b1, b2); andgate and_0(p0, q1, i0); andgate3 and3_0(p2, p1, q2, i1); orgate or_0(i0, i1, i2); andgate and_1(b0, i2, i3); // first expression andgate and_2(p0, q0, i4); andgate and_3(p1, q1, i5); andgate and_4(p2, q2, i6); orgate or_1(i4, i5, i7); orgate or_2(i7, i6, i8); andgate and_5(i8, b1, i9); // second expression andgate and_6(p1, q0, i10); andgate and_7(p0, q2, i11); andgate and_8(p2, q1, i12); orgate or_3(i10, i11, i13); orgate or_4(i13, i12, i14); andgate and_9(i14, b2, i15); // third expression orgate or_5(i3, i9, i16); orgate or_6(i16, i15, c0); //f1 orgate or_7(i10, i12, t0); orgate or_8(t0, i11, t1); andgate and_10(t1, b0, t2); // 1 expression andgate and_11(p1, q2, i17); orgate or_9(i4, i17, t3); andgate and_12(t3, b1, t4); // 1- expression orgate or_10(i4, i5, t5); orgate or_11(t5, i6, t6); andgate and_12_(t6, b2, t7); // 1-- expression orgate or_12(t2, t4, t8); orgate or_13(t8, t7, t9); andgate and_13(t9, temp1, c1); orgate or_14(c0, c1, diff); // difference orgate or_15(q1, q2, h0); andgate and_14(h0, temp2, h1); andgate and_15(h1, b2, h3); // 1 b orgate or_16(i0, i11, h4); andgate and_16(h4, temp2, h5); // 1- b andgate and_17(i17, temp2, h6); // 1-- b andgate3 and3_1(p2, q2, b1, h7); // 1--- b andgate3 and3_2(p1, q0, b2, h8); // 1---- b orgate or_17(h3, h5, h9); orgate or_18(h9, h6, h10); orgate or_19(h10, h7, h11); orgate or_20(h11, h8, b_out); // borrow endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-ripple-carry-adder">  Additionneur de portage d'ondulation ternaire </h1><br><p>  L'additionneur de report d'ondulation (RCA) est un circuit bien connu pour effectuer l'addition de deux nombres en cascadant des additionneurs ternaires complets.  Un RCA ternaire est assez similaire √† son homologue binaire.  Un demi-additionneur ternaire est utilis√© pour ajouter les chiffres ternaires les moins significatifs.  Les autres sont r√©sum√©s par Ternary Full Adders.  Comme mentionn√© pr√©c√©demment, Ternary Full Adder ajoute trois variables d'entr√©e ternaires. </p><br><img src="https://habrastorage.org/webt/ek/na/sr/eknasrimeeonnceutvyzjzfml5w.png"><br><p>  <strong>Impl√©mentation</strong> </p><br><div class="spoiler">  <b class="spoiler_title">code verilog: additionneur de report d'ondulation ternaire</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_ripple_adder ( input [15:0] input1 , input [15:0] input2 , output [15:0] out , output [1:0] overflow_trit ); wire [15:0] carry ; reg tem; assign carry[0] = tem; assign carry[1] = tem; always @(input1, input2) begin tem &lt;= 1'b0; end generate genvar i; for (i = 0; i &lt;= 12; i=i+2) begin full_add af({input1[i+1],input1[i]}, {input2[i+1],input2[i]}, {carry[i+1],carry[i]}, {out[i+1], out[i]}, {carry[i+3],carry[i+2]}); end full_add af({input1[15],input1[14]}, {input2[15],input2[14]}, {carry[15],carry[14]}, {out[15], out[14]}, overflow_trit); endgenerate endmodule</code> </pre> </div></div><br><h1 id="ternary-comparators">  Comparateurs ternaires </h1><br><p>  Le circuit de comparaison ternaire campe deux entr√©es X <sub>1</sub> , X <sub>2</sub> et g√©n√®re en cons√©quence une sortie comme X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> .  La table de v√©rit√© pour un comparateur ternaire est pr√©sent√©e ci-dessous </p><br><img src="https://habrastorage.org/webt/lh/0_/r_/lh0_r_dre7sfrm-_-fazrp4jgfq.png" width="300"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">Analyse et mise en ≈ìuvre</b> <div class="spoiler_text"><p>  L'√©quation de sortie pour X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> sont: <br><br></p><br><img src="https://habrastorage.org/webt/kr/1b/xl/kr1bxlm7k1uly92ng6vtukbeecc.png" width="250"><br><p><br>  Les k-maps correspondantes sont indiqu√©es ci-dessous <br><br><img src="https://habrastorage.org/webt/fw/6g/5f/fw6g5ffpx7svuikxzwnw4pc_xx0.png" width="200"><img src="https://habrastorage.org/webt/lz/bm/dc/lzbmdczv675meisdmlxhd1iteb8.png" width="200"><img src="https://habrastorage.org/webt/1z/lk/zb/1zlkzbrmvhkzms2fjryckhzgrou.png" width="200"></p><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_comparators ( input [1:0] x1, x2, output [1:0] f1, f2, f3 ); wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7; wire [1:0] h0, h1, h2, h3, h4, h5; wire [1:0] x10, x11, x12; wire [1:0] x20, x21, x22; mask mk_1(x1, x10, x11, x12); mask mk_2(x2, x20, x21, x22); andgate and_0(x10, x20, t0); andgate and_1(x22, x22, t1); orgate or_0(t0, t1, h0); orgate or_1(h0, x11, h1); orgate or_2(h1, x21, f1); // x1 == x2 andgate and_2(x11, x20, t2); andgate and_3(x12, x20, t3); andgate and_4(x12, x21, t4); orgate or_3(t2, t3, h3); orgate or_4(h3, t4, f2); // x1&gt;x2 andgate and_5(x10, x21, t5); andgate and_6(x10, x22, t6); andgate and_7(x11, x22, t7); orgate or_5(t5, t6, h4); orgate or_6(h4, t7, f3); // x1&lt;X2 endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplier">  Multiplicateur ternaire </h1><br><p>  Le multiplicateur ternaire est un circuit qui multiplie deux nombres d'entr√©e et g√©n√®re le produit correspondant.  La table de v√©rit√© pour ce circuit est pr√©sent√©e ci-dessous: </p><br><img src="https://habrastorage.org/webt/fd/uu/v1/fduuv1gzss5fvup5bmm9tklkrsa.png" width="250"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">Analyse et mise en ≈ìuvre</b> <div class="spoiler_text"><p>  L'expression r√©sultante pour le produit et le transport est indiqu√©e: </p><br><img src="https://habrastorage.org/webt/rm/ij/y4/rmijy4wgg9tdy4b5msszkuteeu8.png" width="300"><br><p><br>  Les K-maps correspondantes sont affich√©es: <br><br><img src="https://habrastorage.org/webt/um/ng/5b/umng5byk6oymxo8v0tu7vlqljxk.png" width="250"><img src="https://habrastorage.org/webt/s1/lf/ux/s1lfuxq_vqs720zq4uaypox7ifi.png" width="250"></p><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_multiplier ( input [1:0] A, [1:0] B, output [1:0] product, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a1,b2,i0); andgate and_2(a2,b1,i1); orgate or_1(i0, i1, o0); // f1 andgate and_4(a1,b1,i3); andgate and_5(a2,b2,i4); orgate or_3(i3, i4, o2); andgate and_3(temp,o2,o3); orgate or_4(o3, o0, product); // product andgate andc_0(a2,b2,o4); andgate andc_1(temp,o4,carry); // carry endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplexers-and-demultiplexers">  Multiplexeurs et d√©multiplexeurs ternaires </h1><br><p>  Le multiplexeur est un circuit ayant plusieurs entr√©es et une seule sortie.  Il est √©galement appel√© d√©codeur.  La fonction de sortie du multiplexeur est d√©termin√©e par le nombre de lignes de fonction.  Ainsi pour 2 trit <br>  multiplexeur la sortie sera 3 <sup>2</sup> = 9 et deux seront les lignes de s√©lection de fonction.  Multiplexeur ie fonction <br>  la logique de s√©lection s√©lectionne 1 fonction sur 9 en sortie.  La logique de s√©lection de fonction est impl√©ment√©e √† l'aide de portes logiques.  L'√©quation de sortie de la logique de s√©lection de fonction est: </p><br><img src="https://habrastorage.org/webt/gh/qt/-j/ghqt-jyk-xoc3fth0ejacsotazy.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">Analyse</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sz/x1/sv/szx1svchlgdpchhueqzpkfsr7ua.png" width="300"><img src="https://habrastorage.org/webt/db/bj/4a/dbbj4a4c_esxzsahk_x-wsywvic.png" width="200"></p><br><p>  Le d√©multiplexeur est √©galement appel√© codeur.  Sa fonctionnalit√© est inverse de celle du multiplexeur.  Il accepte l'entr√©e unique et la distribue sur plusieurs sorties </p></div></div><br><h1 id="simple-ternary-d-latch">  Verrou ternaire simple </h1><br><p>  Bien que la conception de circuits mettant en ≈ìuvre une logique ternaire combinatoire soit simple, la conception d'un √©l√©ment de m√©moire ternaire simple et robuste (c.-√†-d. Verrou) adapt√© √† la mise en ≈ìuvre de circuits int√©gr√©s (CI) a √©t√© difficile.  Cependant, un verrou ternaire simple peut √™tre obtenu en rempla√ßant les portes binaires NOR ou NAND utilis√©es par des portes ternaires T_NOR ou T_NAND correspondantes. </p><br><img src="https://habrastorage.org/webt/2m/x7/fg/2mx7fg6gctsgvxnbbowgrf5tdc0.png" width="550"><br><h1 id="simple-ternary-d-flip-flap-flop">  Bascule simple ternaire D </h1><br><p>  Le Flip Slap-Flop (FFF) ternaire D ma√Ætre esclave (MS) est r√©alis√© sur la base des verrous ternaires D.  Ceci est similaire √† la fa√ßon dont la bascule D binaire (FF) est r√©alis√©e √† l'aide de verrous D binaires.  Le diagramme logique et la description du fonctionnement de la bascule binaire D MS sont bien connus.  Afin de mettre en ≈ìuvre le <abbr title="Ma√Ætre esclave">MS</abbr> ternaire D <abbr title="Flip flap flop">FFF</abbr> , nous rempla√ßons les verrous binaires D par des verrous ternaires D (r√©alis√©s avec des portes minimales n√©gatives ternaires √† deux entr√©es - NAND) et les onduleurs binaires avec des onduleurs ternaires simples (STI).  Les tables de v√©rit√© pour les circuits NAND ternaires et les circuits STI ternaires sont affich√©es </p><br><div class="spoiler">  <b class="spoiler_title">Table de v√©rit√© pour les circuits nand et sti</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/6k/11/so/6k11sode99527pwa_juppe2-oh0.png" width="350"><img src="https://habrastorage.org/webt/tu/wi/pz/tuwipzzcpk7atmn8mc2f39rtir4.png" width="200"></p></div></div><br><p>  Pour MS ternaire D FFF avec horloge binaire, les donn√©es sont ternaires (logique 0, 1 et 2) et l'horloge est binaire (basse et haute - dans notre <br>  impl√©mentation, logique 0 et 2).  Le MS ternaire D FFF avec <br>  horloge binaire peut lire les donn√©es lorsque l'horloge passe de faible √† <br>  haut (bord positif) ou de haut √† bas (bord n√©gatif), selon <br>  sur le nombre d'IST. </p><br><p>  Les entr√©es du ternaire D FFF sont Data et Clk, et les sorties sont Q et Not_Q.  Le signal d'horloge est binaire et les niveaux logiques sont not√©s 0 et 2, afin de maintenir la correspondance avec l'impl√©mentation √©lectrique </p><br><div class="spoiler">  <b class="spoiler_title">La simulation</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/rb/1d/fm/rb1dfmjougqamdhp1wwp4ebuvkm.png" width="350"><img src="https://habrastorage.org/webt/uk/4u/zw/uk4uzwfhqa-lfga625eh01uqpds.png" width="300"></p></div></div><br><hr><br><img src="https://habrastorage.org/webt/j5/sx/0p/j5sx0p1fb2aiqhkdkfelhpipelw.png" width="600"><br><p><br></p><br><h1 id="1-bit-ternary-arithmetic-and-logic-unit-t-alu">  Unit√© arithm√©tique et logique ternaire 1 bit (T-ALU) </h1><br><p>  L'unit√© logique arithm√©tique ternaire (ALU) est un circuit num√©rique utilis√© pour effectuer des op√©rations arithm√©tiques et logiques.  Il repr√©sente l'√©l√©ment constitutif fondamental de l'unit√© centrale de traitement (CPU) d'un ordinateur ternaire.  ALU effectue des op√©rations arithm√©tiques comme l'addition, la soustraction, la multiplication et les op√©rations logiques de comparaison, NAND, NOR, NOT, AND et OR.  Ci-dessous est montr√©e une architecture primitive d'un ALU 1 trit </p><br><img src="https://habrastorage.org/webt/1c/za/nr/1czanrqwlzh-mg4zkbr7pgspjtm.png" width="600"><br><div class="spoiler">  <b class="spoiler_title">Table de v√©rit√© et fonctionnement pour T-ALU</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ke/s4/-q/kes4-qpjjg25fkz8gvrptpxiju4.png" width="300"><img src="https://habrastorage.org/webt/yb/e-/ud/ybe-udn3yfiz63ihwgtniya8epa.png" width="260"></p></div></div><br><p>  Les blocs de construction de base de l'ALU sont les d√©codeurs, la logique de s√©lection de fonction (multiplexeur), la porte de transmission et les modules de traitement s√©par√©s.  La logique de s√©lection de fonction s√©lectionne 1 des 9 fonctions r√©pertori√©es en fonction de l'√©tat logique sur les lignes de s√©lection de fonction W et Z. </p><br><p>  Les lignes de sortie de la logique de s√©lection sont connect√©es √† TG (porte ternaire) associ√©e √† chaque module.  Tout module est s√©lectionn√© uniquement lorsque le TG associ√© est activ√©, sinon il est isol√© des lignes de donn√©es.  Par exemple, si l'entr√©e des lignes de s√©lection W et Z = 0, la sortie E <sub>0</sub> de la logique de s√©lection est √©lev√©e (2) tandis que E <sub>1</sub> , √† E <sub>8</sub> est faible (0), donc TG associ√© au module additionneur sera autoris√© √† autoriser les donn√©es <br>  lignes √† connecter aux modules additionneurs tandis que les autres modules sont isol√©s des lignes de donn√©es. </p><br><p>  Enfin, en cascadant <strong>n / 2</strong> tranches de trit ALU, une <strong>n</strong> trit ALU peut √™tre form√©e. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr431726/">https://habr.com/ru/post/fr431726/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr431716/index.html">Robotron BIC A5105 - Personnel inconnu RDA</a></li>
<li><a href="../fr431718/index.html">Vue arborescente RecyclerView (sans biblioth√®ques tierces et tableaux enfants)</a></li>
<li><a href="../fr431720/index.html">Trucs et astuces du portfolio UX Designer</a></li>
<li><a href="../fr431722/index.html">R√©trospective: comment l'√®re des transistors a commenc√© et comment la culture startup s'est d√©velopp√©e dans les ann√©es 40 et 50</a></li>
<li><a href="../fr431724/index.html">Tableau Software pr√©sente une interface de visualisation en langage naturel</a></li>
<li><a href="../fr431730/index.html">Windows Server 2019</a></li>
<li><a href="../fr431732/index.html">Point de vue du testeur sur la maintenabilit√© du logiciel</a></li>
<li><a href="../fr431734/index.html">Comment mettre √† niveau l'appart_to pour fonctionner deux fois plus vite (gem de database_validations)</a></li>
<li><a href="../fr431736/index.html">La porte se ferme. Il reste exactement un mois avant que le seuil des achats hors taxes ne soit abaiss√©</a></li>
<li><a href="../fr431740/index.html">Conf√©rence Microsoft Connect en direct (); 2018</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>