Analysis & Synthesis report for Final_Project
Sun Jan 03 15:06:58 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Parameter Settings for User Entity Instance: RiscV_cpu:riscv
 12. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_jalr
 13. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|programCounter:programCounter
 14. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|instructionMemory:Instruction_memory
 15. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ADD:Add_4
 16. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|if_id_register:if_id_register
 17. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|control:control
 18. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|register:register
 19. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3ABranchCalc
 20. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3BBranchCalc
 21. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|forwarding_Unit:forw_u_Calc
 22. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|branch_calculator:branch_Calc
 23. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|imm_gen:imm_gen
 24. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|hazard_detection_unit:hazard_detection_unit
 25. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|nopMux:nopMux
 26. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ADD:add_sum
 27. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|id_ex_register:id_ex_register
 28. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3fa
 29. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3fb
 30. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|forwarding_Unit:forw_u
 31. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_aluReg
 32. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ALU:alu
 33. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:muxPC
 34. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ex_mem_register:ex_mem_register
 35. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_pc
 36. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|Data_memory:Data_memory
 37. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mem_wb_register:mem_wb_register
 38. Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_memData
 39. Port Connectivity Checks: "RiscV_cpu:riscv|ex_mem_register:ex_mem_register"
 40. Port Connectivity Checks: "RiscV_cpu:riscv|ADD:Add_4"
 41. Post-Synthesis Netlist Statistics for Top Partition
 42. Elapsed Time Per Partition
 43. Analysis & Synthesis Messages
 44. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sun Jan 03 15:06:58 2021       ;
; Quartus Prime Version           ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                   ; Final_Project                               ;
; Top-level Entity Name           ; Final_Project                               ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 5881                                        ;
; Total pins                      ; 99                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSEMA5F31C6       ;                    ;
; Top-level entity name                                                           ; Final_Project      ; Final_Project      ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation      ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                               ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; PowerPlay Power Optimization During Synthesis                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                           ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                                                       ; Library ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+---------+
; Final_Project.v                  ; yes             ; User Verilog HDL File        ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v         ;         ;
; riscv_cpu.v                      ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v             ;         ;
; riscv.h                          ; yes             ; Auto-Found File              ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv.h                 ;         ;
; mux.v                            ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mux.v                   ;         ;
; programcounter.v                 ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/programcounter.v        ;         ;
; instructionmemory.v              ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v     ;         ;
; add.v                            ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/add.v                   ;         ;
; if_id_register.v                 ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/if_id_register.v        ;         ;
; control.v                        ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/control.v               ;         ;
; register.v                       ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/register.v              ;         ;
; mux3input.v                      ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mux3input.v             ;         ;
; forwarding_unit.v                ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/forwarding_unit.v       ;         ;
; branch_calculator.v              ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/branch_calculator.v     ;         ;
; imm_gen.v                        ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/imm_gen.v               ;         ;
; hazard_detection_unit.v          ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/hazard_detection_unit.v ;         ;
; nopmux.v                         ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/nopmux.v                ;         ;
; id_ex_register.v                 ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/id_ex_register.v        ;         ;
; alu.v                            ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/alu.v                   ;         ;
; ex_mem_register.v                ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/ex_mem_register.v       ;         ;
; data_memory.v                    ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v           ;         ;
; mem_wb_register.v                ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mem_wb_register.v       ;         ;
; dec7seg.v                        ; yes             ; Auto-Found Verilog HDL File  ; L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/dec7seg.v               ;         ;
+----------------------------------+-----------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 4718           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 5210           ;
;     -- 7 input functions                    ; 91             ;
;     -- 6 input functions                    ; 3364           ;
;     -- 5 input functions                    ; 499            ;
;     -- 4 input functions                    ; 234            ;
;     -- <=3 input functions                  ; 1022           ;
;                                             ;                ;
; Dedicated logic registers                   ; 5881           ;
;                                             ;                ;
; I/O pins                                    ; 99             ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 5881           ;
; Total fan-out                               ; 48183          ;
; Average fan-out                             ; 4.27           ;
+---------------------------------------------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                              ;
+-----------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                          ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                        ; Entity Name           ; Library Name ;
+-----------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------+-----------------------+--------------+
; |Final_Project                                      ; 5210 (0)            ; 5881 (0)                  ; 0                 ; 0          ; 99   ; 0            ; |Final_Project                                                             ; Final_Project         ; work         ;
;    |RiscV_cpu:riscv|                                ; 5210 (85)           ; 5881 (77)                 ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv                                             ; RiscV_cpu             ; work         ;
;       |ADD:Add_4|                                   ; 30 (30)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|ADD:Add_4                                   ; ADD                   ; work         ;
;       |ADD:add_sum|                                 ; 32 (32)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|ADD:add_sum                                 ; ADD                   ; work         ;
;       |ALU:alu|                                     ; 584 (584)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|ALU:alu                                     ; ALU                   ; work         ;
;       |Data_memory:Data_memory|                     ; 3102 (3102)         ; 4384 (4384)               ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory                     ; Data_memory           ; work         ;
;       |branch_calculator:branch_Calc|               ; 275 (275)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|branch_calculator:branch_Calc               ; branch_calculator     ; work         ;
;       |control:control|                             ; 74 (74)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|control:control                             ; control               ; work         ;
;       |ex_mem_register:ex_mem_register|             ; 0 (0)               ; 75 (75)                   ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|ex_mem_register:ex_mem_register             ; ex_mem_register       ; work         ;
;       |forwarding_Unit:forw_u_Calc|                 ; 12 (12)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|forwarding_Unit:forw_u_Calc                 ; forwarding_Unit       ; work         ;
;       |forwarding_Unit:forw_u|                      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|forwarding_Unit:forw_u                      ; forwarding_Unit       ; work         ;
;       |hazard_detection_unit:hazard_detection_unit| ; 74 (74)             ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|hazard_detection_unit:hazard_detection_unit ; hazard_detection_unit ; work         ;
;       |id_ex_register:id_ex_register|               ; 1 (1)               ; 157 (157)                 ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|id_ex_register:id_ex_register               ; id_ex_register        ; work         ;
;       |if_id_register:if_id_register|               ; 2 (2)               ; 61 (61)                   ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|if_id_register:if_id_register               ; if_id_register        ; work         ;
;       |imm_gen:imm_gen|                             ; 42 (42)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|imm_gen:imm_gen                             ; imm_gen               ; work         ;
;       |instructionMemory:Instruction_memory|        ; 29 (29)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|instructionMemory:Instruction_memory        ; instructionMemory     ; work         ;
;       |mem_wb_register:mem_wb_register|             ; 0 (0)               ; 71 (71)                   ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mem_wb_register:mem_wb_register             ; mem_wb_register       ; work         ;
;       |mux3input:mux3ABranchCalc|                   ; 76 (76)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3ABranchCalc                   ; mux3input             ; work         ;
;       |mux3input:mux3BBranchCalc|                   ; 75 (75)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3BBranchCalc                   ; mux3input             ; work         ;
;       |mux3input:mux3fa|                            ; 43 (43)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3fa                            ; mux3input             ; work         ;
;       |mux3input:mux3fb|                            ; 78 (78)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3fb                            ; mux3input             ; work         ;
;       |mux:mux_memData|                             ; 32 (32)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|mux:mux_memData                             ; mux                   ; work         ;
;       |nopMux:nopMux|                               ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|nopMux:nopMux                               ; nopMux                ; work         ;
;       |programCounter:programCounter|               ; 34 (34)             ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|programCounter:programCounter               ; programCounter        ; work         ;
;       |register:register|                           ; 525 (525)           ; 992 (992)                 ; 0                 ; 0          ; 0    ; 0            ; |Final_Project|RiscV_cpu:riscv|register:register                           ; register              ; work         ;
+-----------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+----------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                     ;
+-------------------------------------------------------------------------------+----------------------------------------+
; Register name                                                                 ; Reason for Removal                     ;
+-------------------------------------------------------------------------------+----------------------------------------+
; RiscV_cpu:riscv|if_id_register:if_id_register|if_id_instructions_out[3,18,19] ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|id_ex_register:id_ex_register|id_ex_imm_extend_out[4]         ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][31]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][30]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][29]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][28]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][27]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][26]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][25]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][24]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][23]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][22]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][21]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][20]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][19]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][18]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][17]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][16]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][15]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][14]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][13]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][12]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][11]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][10]                              ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][9]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][8]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][7]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][6]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][5]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][4]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][3]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][2]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][1]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|register:register|regfile[0][0]                               ; Stuck at GND due to stuck port data_in ;
; RiscV_cpu:riscv|id_ex_register:id_ex_register|id_ex_rs1_out[3,4]              ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 38                                        ;                                        ;
+-------------------------------------------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5881  ;
; Number of registers using Synchronous Clear  ; 4825  ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4553  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------+
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[63][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[62][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[61][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[60][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[59][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[58][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[57][2]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[56][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[55][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[54][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[53][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[52][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[51][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[50][2]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[49][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[48][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[47][4]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[46][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[45][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[44][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[43][2]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[42][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[41][4]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[40][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[39][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[38][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[37][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[36][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[35][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[34][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[33][2]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[32][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[31][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[30][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[29][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[28][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[27][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[26][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[25][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[24][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[23][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[22][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[21][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[20][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[19][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[18][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[17][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[16][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[15][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[14][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[13][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[12][3]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[11][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[10][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[9][0]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[8][1]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[7][6]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[6][4]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[5][6]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[4][0]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[3][7]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[2][2]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[1][5]               ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[0][6]               ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[63][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[63][31]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[62][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[62][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[61][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[61][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[60][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[60][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[59][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[59][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[58][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[58][29]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[57][14]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[57][29]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[56][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[56][24]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[55][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[55][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[54][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[54][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[53][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[53][18]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[52][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[52][21]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[51][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[51][17]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[50][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[50][25]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[49][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[49][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[48][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[48][23]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[47][12]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[47][18]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[46][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[46][17]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[45][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[45][27]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[44][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[44][21]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[43][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[43][17]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[42][13]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[42][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[41][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[41][26]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[40][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[40][31]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[39][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[39][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[38][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[38][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[37][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[37][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[36][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[36][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[35][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[35][18]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[34][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[34][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[33][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[33][27]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[32][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[32][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[31][12]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[31][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[30][12]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[30][26]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[29][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[29][28]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[28][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[28][29]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[27][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[27][22]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[26][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[26][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[25][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[25][30]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[24][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[24][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[23][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[23][29]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[22][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[22][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[21][12]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[21][24]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[20][14]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[20][28]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[19][13]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[19][23]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[18][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[18][31]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[17][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[17][22]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[16][12]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[16][29]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[15][13]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[15][27]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[14][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[14][18]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[13][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[13][20]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[12][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[12][23]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[11][14]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[11][22]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[10][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[10][28]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[9][8]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[9][25]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[8][9]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[8][19]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[7][15]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[7][18]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[6][15]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[6][26]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[5][10]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[5][23]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[4][9]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[4][16]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[3][8]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[3][27]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[2][8]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[2][16]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[1][11]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[1][24]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[0][8]               ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|stack[0][16]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[63][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[62][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[61][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[60][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[59][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[58][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[57][2]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[56][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[55][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[54][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[53][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[52][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[51][5]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[50][2]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[49][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[48][6]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[47][4]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[46][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[45][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[44][5]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[43][2]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[42][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[41][4]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[40][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[39][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[38][5]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[37][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[36][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[35][6]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[34][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[33][2]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[32][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[31][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[30][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[29][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[28][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[27][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[26][5]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[25][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[24][6]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[23][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[22][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[21][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[20][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[19][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[18][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[17][6]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[16][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[15][0]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[14][1]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[13][5]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[12][3]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[11][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[10][7]             ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[9][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[8][1]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[7][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[6][4]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[5][6]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[4][0]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[3][7]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[2][2]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[1][5]              ;
; 7:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[0][6]              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[63][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[63][31]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[62][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[62][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[61][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[61][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[60][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[60][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[59][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[59][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[58][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[58][29]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[57][14]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[57][29]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[56][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[56][24]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[55][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[55][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[54][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[54][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[53][10]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[53][18]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[52][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[52][21]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[51][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[51][17]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[50][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[50][25]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[49][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[49][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[48][10]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[48][23]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[47][12]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[47][18]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[46][15]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[46][17]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[45][10]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[45][27]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[44][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[44][21]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[43][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[43][17]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[42][13]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[42][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[41][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[41][26]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[40][15]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[40][31]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[39][10]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[39][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[38][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[38][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[37][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[37][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[36][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[36][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[35][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[35][18]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[34][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[34][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[33][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[33][27]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[32][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[32][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[31][12]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[31][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[30][12]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[30][26]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[29][15]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[29][28]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[28][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[28][29]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[27][10]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[27][22]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[26][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[26][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[25][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[25][30]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[24][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[24][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[23][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[23][29]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[22][8]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[22][16]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[21][12]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[21][24]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[20][14]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[20][28]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[19][13]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[19][23]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[18][15]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[18][31]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[17][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[17][22]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[16][12]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[16][29]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[15][13]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[15][27]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[14][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[14][18]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[13][15]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[13][20]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[12][11]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[12][23]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[11][14]            ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[11][22]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[10][9]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[10][28]            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[9][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[9][25]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[8][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[8][19]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[7][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[7][18]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[6][15]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[6][26]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[5][10]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[5][23]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[4][9]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[4][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[3][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[3][27]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[2][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[2][16]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[1][11]             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[1][24]             ;
; 9:1                ; 8 bits    ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[0][8]              ;
; 9:1                ; 16 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|memory[0][16]             ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|LED[0]                                            ;
; 3:1                ; 24 bits   ; 48 LEs        ; 0 LEs                ; 48 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|HexValueSW9[7]                                    ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX0_SW9[0]                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX1_SW9[1]                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX2_SW9[5]                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX3_SW9[3]                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX4_SW9[0]                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|HEX5_SW9[5]                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|id_ex_register:id_ex_register|id_ex_MemtoReg_out  ;
; 3:1                ; 61 bits   ; 122 LEs       ; 0 LEs                ; 122 LEs                ; Yes        ; |Final_Project|RiscV_cpu:riscv|if_id_register:if_id_register|if_id_pc_out[29]    ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEXMode_reg[25]           ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEXValue_reg[22]          ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX5_reg[13]              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX4_reg[24]              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX3_reg[24]              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX2_reg[23]              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX1_reg[11]              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX0_reg[0]               ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|LED_reg[0]                ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|programCounter:programCounter|out[1]              ;
; 5:1                ; 30 bits   ; 90 LEs        ; 60 LEs               ; 30 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|programCounter:programCounter|out[21]             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight2                               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftLeft0                                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight2                               ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftLeft0                                ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftLeft0                                ;
; 4:1                ; 50 bits   ; 100 LEs       ; 100 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftLeft0                                ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|HEX2_select                                       ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3ABranchCalc|Mux15                   ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3BBranchCalc|Mux5                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 5:1                ; 12 bits   ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight2                               ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight1                               ;
; 9:1                ; 32 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|register:register|Read_data_1[5]                  ;
; 16:1               ; 4 bits    ; 40 LEs        ; 16 LEs               ; 24 LEs                 ; No         ; |Final_Project|RiscV_cpu:riscv|imm_gen:imm_gen|Selector21                        ;
; 8:1                ; 4 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|ShiftRight2                               ;
; 33:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|register:register|Read_data_2[15]                 ;
; 20:1               ; 15 bits   ; 195 LEs       ; 165 LEs              ; 30 LEs                 ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|Mux20                                     ;
; 23:1               ; 12 bits   ; 180 LEs       ; 156 LEs              ; 24 LEs                 ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|Mux13                                     ;
; 26:1               ; 4 bits    ; 68 LEs        ; 60 LEs               ; 8 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|ALU:alu|Mux0                                      ;
; 139:1              ; 2 bits    ; 184 LEs       ; 184 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out_temp[15]         ;
; 151:1              ; 4 bits    ; 400 LEs       ; 400 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out[6]               ;
; 151:1              ; 3 bits    ; 300 LEs       ; 300 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out[2]               ;
; 154:1              ; 16 bits   ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out[20]              ;
; 154:1              ; 5 bits    ; 510 LEs       ; 510 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out[14]              ;
; 154:1              ; 2 bits    ; 204 LEs       ; 204 LEs              ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|data_out[8]               ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[16][21]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[8][24]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[24][7]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[4][17]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[20][16]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[12][25]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[28][15]                 ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[2][31]                  ;
; 3:1                ; 27 bits   ; 54 LEs        ; 27 LEs               ; 27 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[2][11]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[18][15]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[10][19]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[26][1]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[6][15]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[22][31]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[14][2]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[30][5]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[1][6]                   ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[17][16]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[9][13]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[25][15]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[5][19]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[21][24]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[13][14]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[29][16]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[3][0]                   ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[19][0]                  ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[11][16]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[27][16]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[7][0]                   ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[23][14]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[15][31]                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|register:register|regfile[31][0]                  ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |Final_Project|RiscV_cpu:riscv|hazard_detection_unit:hazard_detection_unit|i[15] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|Data_memory:Data_memory|HEX5_select               ;
; 5:1                ; 32 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3fa|Mux9                             ;
; 5:1                ; 32 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; No         ; |Final_Project|RiscV_cpu:riscv|mux3input:mux3fb|Mux1                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv ;
+----------------+-------+-------------------------------------+
; Parameter Name ; Value ; Type                                ;
+----------------+-------+-------------------------------------+
; XLEN           ; 32    ; Signed Integer                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                     ;
; I_IMM          ; 00001 ; Unsigned Binary                     ;
; B_IMM          ; 00010 ; Unsigned Binary                     ;
; S_IMM          ; 00100 ; Unsigned Binary                     ;
; U_IMM          ; 01000 ; Unsigned Binary                     ;
; J_IMM          ; 10000 ; Unsigned Binary                     ;
; WORD           ; 010   ; Unsigned Binary                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                     ;
; BYTEU          ; 000   ; Unsigned Binary                     ;
; BYTE           ; 011   ; Unsigned Binary                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                     ;
+----------------+-------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_jalr ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                   ;
; ALU_AND        ; 0000  ; Unsigned Binary                                  ;
; ALU_OR         ; 0001  ; Unsigned Binary                                  ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                  ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                  ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                  ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                  ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                  ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                  ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                  ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                  ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                  ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                  ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                  ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                  ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                  ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                  ;
; I_IMM          ; 00001 ; Unsigned Binary                                  ;
; B_IMM          ; 00010 ; Unsigned Binary                                  ;
; S_IMM          ; 00100 ; Unsigned Binary                                  ;
; U_IMM          ; 01000 ; Unsigned Binary                                  ;
; J_IMM          ; 10000 ; Unsigned Binary                                  ;
; WORD           ; 010   ; Unsigned Binary                                  ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                  ;
; BYTEU          ; 000   ; Unsigned Binary                                  ;
; BYTE           ; 011   ; Unsigned Binary                                  ;
; HALF_WORD      ; 100   ; Unsigned Binary                                  ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|programCounter:programCounter ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                    ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                   ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                   ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                   ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                   ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                   ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                   ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                   ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                   ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                   ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                   ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                   ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                   ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                   ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                   ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                   ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                   ;
; I_IMM          ; 00001 ; Unsigned Binary                                                   ;
; B_IMM          ; 00010 ; Unsigned Binary                                                   ;
; S_IMM          ; 00100 ; Unsigned Binary                                                   ;
; U_IMM          ; 01000 ; Unsigned Binary                                                   ;
; J_IMM          ; 10000 ; Unsigned Binary                                                   ;
; WORD           ; 010   ; Unsigned Binary                                                   ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                   ;
; BYTEU          ; 000   ; Unsigned Binary                                                   ;
; BYTE           ; 011   ; Unsigned Binary                                                   ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                   ;
; size           ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|instructionMemory:Instruction_memory ;
+----------------+------------------+---------------------------------------------------------------+
; Parameter Name ; Value            ; Type                                                          ;
+----------------+------------------+---------------------------------------------------------------+
; XLEN           ; 32               ; Signed Integer                                                ;
; ALU_AND        ; 0000             ; Unsigned Binary                                               ;
; ALU_OR         ; 0001             ; Unsigned Binary                                               ;
; ALU_ADD        ; 0010             ; Unsigned Binary                                               ;
; ALU_SUB        ; 0011             ; Unsigned Binary                                               ;
; ALU_JAL        ; 0100             ; Unsigned Binary                                               ;
; ALU_BRANCH     ; 0101             ; Unsigned Binary                                               ;
; ALU_BLTU       ; 0110             ; Unsigned Binary                                               ;
; ALU_BGEU       ; 0111             ; Unsigned Binary                                               ;
; ALU_SLTU       ; 1000             ; Unsigned Binary                                               ;
; ALU_XOR        ; 1001             ; Unsigned Binary                                               ;
; ALU_SLL        ; 1010             ; Unsigned Binary                                               ;
; ALU_SRL        ; 1011             ; Unsigned Binary                                               ;
; ALU_BLT        ; 1100             ; Unsigned Binary                                               ;
; ALU_BGE        ; 1101             ; Unsigned Binary                                               ;
; ALU_SLT        ; 1110             ; Unsigned Binary                                               ;
; ALU_SRA        ; 1111             ; Unsigned Binary                                               ;
; I_IMM          ; 00001            ; Unsigned Binary                                               ;
; B_IMM          ; 00010            ; Unsigned Binary                                               ;
; S_IMM          ; 00100            ; Unsigned Binary                                               ;
; U_IMM          ; 01000            ; Unsigned Binary                                               ;
; J_IMM          ; 10000            ; Unsigned Binary                                               ;
; WORD           ; 010              ; Unsigned Binary                                               ;
; HALF_WORDU     ; 001              ; Unsigned Binary                                               ;
; BYTEU          ; 000              ; Unsigned Binary                                               ;
; BYTE           ; 011              ; Unsigned Binary                                               ;
; HALF_WORD      ; 100              ; Unsigned Binary                                               ;
; logwords       ; 8                ; Signed Integer                                                ;
; words          ; 256              ; Signed Integer                                                ;
; size           ; 32               ; Signed Integer                                                ;
; addr_size      ; 32               ; Signed Integer                                                ;
; contents       ; instructions.hex ; String                                                        ;
+----------------+------------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ADD:Add_4 ;
+----------------+-------+-----------------------------------------------+
; Parameter Name ; Value ; Type                                          ;
+----------------+-------+-----------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                ;
; ALU_AND        ; 0000  ; Unsigned Binary                               ;
; ALU_OR         ; 0001  ; Unsigned Binary                               ;
; ALU_ADD        ; 0010  ; Unsigned Binary                               ;
; ALU_SUB        ; 0011  ; Unsigned Binary                               ;
; ALU_JAL        ; 0100  ; Unsigned Binary                               ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                               ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                               ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                               ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                               ;
; ALU_XOR        ; 1001  ; Unsigned Binary                               ;
; ALU_SLL        ; 1010  ; Unsigned Binary                               ;
; ALU_SRL        ; 1011  ; Unsigned Binary                               ;
; ALU_BLT        ; 1100  ; Unsigned Binary                               ;
; ALU_BGE        ; 1101  ; Unsigned Binary                               ;
; ALU_SLT        ; 1110  ; Unsigned Binary                               ;
; ALU_SRA        ; 1111  ; Unsigned Binary                               ;
; I_IMM          ; 00001 ; Unsigned Binary                               ;
; B_IMM          ; 00010 ; Unsigned Binary                               ;
; S_IMM          ; 00100 ; Unsigned Binary                               ;
; U_IMM          ; 01000 ; Unsigned Binary                               ;
; J_IMM          ; 10000 ; Unsigned Binary                               ;
; WORD           ; 010   ; Unsigned Binary                               ;
; HALF_WORDU     ; 001   ; Unsigned Binary                               ;
; BYTEU          ; 000   ; Unsigned Binary                               ;
; BYTE           ; 011   ; Unsigned Binary                               ;
; HALF_WORD      ; 100   ; Unsigned Binary                               ;
; size           ; 32    ; Signed Integer                                ;
+----------------+-------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|if_id_register:if_id_register ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                    ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                   ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                   ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                   ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                   ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                   ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                   ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                   ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                   ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                   ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                   ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                   ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                   ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                   ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                   ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                   ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                   ;
; I_IMM          ; 00001 ; Unsigned Binary                                                   ;
; B_IMM          ; 00010 ; Unsigned Binary                                                   ;
; S_IMM          ; 00100 ; Unsigned Binary                                                   ;
; U_IMM          ; 01000 ; Unsigned Binary                                                   ;
; J_IMM          ; 10000 ; Unsigned Binary                                                   ;
; WORD           ; 010   ; Unsigned Binary                                                   ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                   ;
; BYTEU          ; 000   ; Unsigned Binary                                                   ;
; BYTE           ; 011   ; Unsigned Binary                                                   ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                   ;
; size           ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|control:control ;
+----------------+-------+-----------------------------------------------------+
; Parameter Name ; Value ; Type                                                ;
+----------------+-------+-----------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                     ;
; I_IMM          ; 00001 ; Unsigned Binary                                     ;
; B_IMM          ; 00010 ; Unsigned Binary                                     ;
; S_IMM          ; 00100 ; Unsigned Binary                                     ;
; U_IMM          ; 01000 ; Unsigned Binary                                     ;
; J_IMM          ; 10000 ; Unsigned Binary                                     ;
; WORD           ; 010   ; Unsigned Binary                                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                     ;
; BYTEU          ; 000   ; Unsigned Binary                                     ;
; BYTE           ; 011   ; Unsigned Binary                                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                                     ;
+----------------+-------+-----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|register:register ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                        ;
; ALU_AND        ; 0000  ; Unsigned Binary                                       ;
; ALU_OR         ; 0001  ; Unsigned Binary                                       ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                       ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                       ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                       ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                       ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                       ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                       ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                       ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                       ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                       ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                       ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                       ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                       ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                       ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                       ;
; I_IMM          ; 00001 ; Unsigned Binary                                       ;
; B_IMM          ; 00010 ; Unsigned Binary                                       ;
; S_IMM          ; 00100 ; Unsigned Binary                                       ;
; U_IMM          ; 01000 ; Unsigned Binary                                       ;
; J_IMM          ; 10000 ; Unsigned Binary                                       ;
; WORD           ; 010   ; Unsigned Binary                                       ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                       ;
; BYTEU          ; 000   ; Unsigned Binary                                       ;
; BYTE           ; 011   ; Unsigned Binary                                       ;
; HALF_WORD      ; 100   ; Unsigned Binary                                       ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3ABranchCalc ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                ;
; ALU_AND        ; 0000  ; Unsigned Binary                                               ;
; ALU_OR         ; 0001  ; Unsigned Binary                                               ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                               ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                               ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                               ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                               ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                               ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                               ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                               ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                               ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                               ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                               ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                               ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                               ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                               ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                               ;
; I_IMM          ; 00001 ; Unsigned Binary                                               ;
; B_IMM          ; 00010 ; Unsigned Binary                                               ;
; S_IMM          ; 00100 ; Unsigned Binary                                               ;
; U_IMM          ; 01000 ; Unsigned Binary                                               ;
; J_IMM          ; 10000 ; Unsigned Binary                                               ;
; WORD           ; 010   ; Unsigned Binary                                               ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                               ;
; BYTEU          ; 000   ; Unsigned Binary                                               ;
; BYTE           ; 011   ; Unsigned Binary                                               ;
; HALF_WORD      ; 100   ; Unsigned Binary                                               ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3BBranchCalc ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                ;
; ALU_AND        ; 0000  ; Unsigned Binary                                               ;
; ALU_OR         ; 0001  ; Unsigned Binary                                               ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                               ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                               ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                               ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                               ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                               ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                               ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                               ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                               ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                               ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                               ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                               ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                               ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                               ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                               ;
; I_IMM          ; 00001 ; Unsigned Binary                                               ;
; B_IMM          ; 00010 ; Unsigned Binary                                               ;
; S_IMM          ; 00100 ; Unsigned Binary                                               ;
; U_IMM          ; 01000 ; Unsigned Binary                                               ;
; J_IMM          ; 10000 ; Unsigned Binary                                               ;
; WORD           ; 010   ; Unsigned Binary                                               ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                               ;
; BYTEU          ; 000   ; Unsigned Binary                                               ;
; BYTE           ; 011   ; Unsigned Binary                                               ;
; HALF_WORD      ; 100   ; Unsigned Binary                                               ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|forwarding_Unit:forw_u_Calc ;
+----------------+-------+-----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                            ;
+----------------+-------+-----------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                  ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                 ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                 ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                 ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                 ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                 ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                 ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                 ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                 ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                 ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                 ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                 ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                 ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                 ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                 ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                 ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                 ;
; I_IMM          ; 00001 ; Unsigned Binary                                                 ;
; B_IMM          ; 00010 ; Unsigned Binary                                                 ;
; S_IMM          ; 00100 ; Unsigned Binary                                                 ;
; U_IMM          ; 01000 ; Unsigned Binary                                                 ;
; J_IMM          ; 10000 ; Unsigned Binary                                                 ;
; WORD           ; 010   ; Unsigned Binary                                                 ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                 ;
; BYTEU          ; 000   ; Unsigned Binary                                                 ;
; BYTE           ; 011   ; Unsigned Binary                                                 ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                 ;
+----------------+-------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|branch_calculator:branch_Calc ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                    ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                   ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                   ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                   ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                   ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                   ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                   ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                   ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                   ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                   ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                   ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                   ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                   ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                   ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                   ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                   ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                   ;
; I_IMM          ; 00001 ; Unsigned Binary                                                   ;
; B_IMM          ; 00010 ; Unsigned Binary                                                   ;
; S_IMM          ; 00100 ; Unsigned Binary                                                   ;
; U_IMM          ; 01000 ; Unsigned Binary                                                   ;
; J_IMM          ; 10000 ; Unsigned Binary                                                   ;
; WORD           ; 010   ; Unsigned Binary                                                   ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                   ;
; BYTEU          ; 000   ; Unsigned Binary                                                   ;
; BYTE           ; 011   ; Unsigned Binary                                                   ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                   ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|imm_gen:imm_gen ;
+----------------+-------+-----------------------------------------------------+
; Parameter Name ; Value ; Type                                                ;
+----------------+-------+-----------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                     ;
; I_IMM          ; 00001 ; Unsigned Binary                                     ;
; B_IMM          ; 00010 ; Unsigned Binary                                     ;
; S_IMM          ; 00100 ; Unsigned Binary                                     ;
; U_IMM          ; 01000 ; Unsigned Binary                                     ;
; J_IMM          ; 10000 ; Unsigned Binary                                     ;
; WORD           ; 010   ; Unsigned Binary                                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                     ;
; BYTEU          ; 000   ; Unsigned Binary                                     ;
; BYTE           ; 011   ; Unsigned Binary                                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                                     ;
+----------------+-------+-----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|hazard_detection_unit:hazard_detection_unit ;
+----------------+-------+---------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                                  ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                                 ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                                 ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                                 ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                                 ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                                 ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                                 ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                                 ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                                 ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                                 ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                                 ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                                 ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                                 ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                                 ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                                 ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                                 ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                                 ;
; I_IMM          ; 00001 ; Unsigned Binary                                                                 ;
; B_IMM          ; 00010 ; Unsigned Binary                                                                 ;
; S_IMM          ; 00100 ; Unsigned Binary                                                                 ;
; U_IMM          ; 01000 ; Unsigned Binary                                                                 ;
; J_IMM          ; 10000 ; Unsigned Binary                                                                 ;
; WORD           ; 010   ; Unsigned Binary                                                                 ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                                 ;
; BYTEU          ; 000   ; Unsigned Binary                                                                 ;
; BYTE           ; 011   ; Unsigned Binary                                                                 ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                                 ;
+----------------+-------+---------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|nopMux:nopMux ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                    ;
; ALU_AND        ; 0000  ; Unsigned Binary                                   ;
; ALU_OR         ; 0001  ; Unsigned Binary                                   ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                   ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                   ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                   ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                   ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                   ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                   ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                   ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                   ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                   ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                   ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                   ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                   ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                   ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                   ;
; I_IMM          ; 00001 ; Unsigned Binary                                   ;
; B_IMM          ; 00010 ; Unsigned Binary                                   ;
; S_IMM          ; 00100 ; Unsigned Binary                                   ;
; U_IMM          ; 01000 ; Unsigned Binary                                   ;
; J_IMM          ; 10000 ; Unsigned Binary                                   ;
; WORD           ; 010   ; Unsigned Binary                                   ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                   ;
; BYTEU          ; 000   ; Unsigned Binary                                   ;
; BYTE           ; 011   ; Unsigned Binary                                   ;
; HALF_WORD      ; 100   ; Unsigned Binary                                   ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ADD:add_sum ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                  ;
; ALU_AND        ; 0000  ; Unsigned Binary                                 ;
; ALU_OR         ; 0001  ; Unsigned Binary                                 ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                 ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                 ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                 ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                 ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                 ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                 ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                 ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                 ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                 ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                 ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                 ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                 ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                 ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                 ;
; I_IMM          ; 00001 ; Unsigned Binary                                 ;
; B_IMM          ; 00010 ; Unsigned Binary                                 ;
; S_IMM          ; 00100 ; Unsigned Binary                                 ;
; U_IMM          ; 01000 ; Unsigned Binary                                 ;
; J_IMM          ; 10000 ; Unsigned Binary                                 ;
; WORD           ; 010   ; Unsigned Binary                                 ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                 ;
; BYTEU          ; 000   ; Unsigned Binary                                 ;
; BYTE           ; 011   ; Unsigned Binary                                 ;
; HALF_WORD      ; 100   ; Unsigned Binary                                 ;
; size           ; 32    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|id_ex_register:id_ex_register ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                    ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                   ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                   ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                   ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                   ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                   ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                   ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                   ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                   ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                   ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                   ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                   ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                   ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                   ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                   ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                   ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                   ;
; I_IMM          ; 00001 ; Unsigned Binary                                                   ;
; B_IMM          ; 00010 ; Unsigned Binary                                                   ;
; S_IMM          ; 00100 ; Unsigned Binary                                                   ;
; U_IMM          ; 01000 ; Unsigned Binary                                                   ;
; J_IMM          ; 10000 ; Unsigned Binary                                                   ;
; WORD           ; 010   ; Unsigned Binary                                                   ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                   ;
; BYTEU          ; 000   ; Unsigned Binary                                                   ;
; BYTE           ; 011   ; Unsigned Binary                                                   ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                   ;
; size           ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3fa ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                       ;
; ALU_AND        ; 0000  ; Unsigned Binary                                      ;
; ALU_OR         ; 0001  ; Unsigned Binary                                      ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                      ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                      ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                      ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                      ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                      ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                      ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                      ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                      ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                      ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                      ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                      ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                      ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                      ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                      ;
; I_IMM          ; 00001 ; Unsigned Binary                                      ;
; B_IMM          ; 00010 ; Unsigned Binary                                      ;
; S_IMM          ; 00100 ; Unsigned Binary                                      ;
; U_IMM          ; 01000 ; Unsigned Binary                                      ;
; J_IMM          ; 10000 ; Unsigned Binary                                      ;
; WORD           ; 010   ; Unsigned Binary                                      ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                      ;
; BYTEU          ; 000   ; Unsigned Binary                                      ;
; BYTE           ; 011   ; Unsigned Binary                                      ;
; HALF_WORD      ; 100   ; Unsigned Binary                                      ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux3input:mux3fb ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                       ;
; ALU_AND        ; 0000  ; Unsigned Binary                                      ;
; ALU_OR         ; 0001  ; Unsigned Binary                                      ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                      ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                      ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                      ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                      ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                      ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                      ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                      ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                      ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                      ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                      ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                      ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                      ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                      ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                      ;
; I_IMM          ; 00001 ; Unsigned Binary                                      ;
; B_IMM          ; 00010 ; Unsigned Binary                                      ;
; S_IMM          ; 00100 ; Unsigned Binary                                      ;
; U_IMM          ; 01000 ; Unsigned Binary                                      ;
; J_IMM          ; 10000 ; Unsigned Binary                                      ;
; WORD           ; 010   ; Unsigned Binary                                      ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                      ;
; BYTEU          ; 000   ; Unsigned Binary                                      ;
; BYTE           ; 011   ; Unsigned Binary                                      ;
; HALF_WORD      ; 100   ; Unsigned Binary                                      ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|forwarding_Unit:forw_u ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                             ;
; ALU_AND        ; 0000  ; Unsigned Binary                                            ;
; ALU_OR         ; 0001  ; Unsigned Binary                                            ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                            ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                            ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                            ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                            ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                            ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                            ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                            ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                            ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                            ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                            ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                            ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                            ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                            ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                            ;
; I_IMM          ; 00001 ; Unsigned Binary                                            ;
; B_IMM          ; 00010 ; Unsigned Binary                                            ;
; S_IMM          ; 00100 ; Unsigned Binary                                            ;
; U_IMM          ; 01000 ; Unsigned Binary                                            ;
; J_IMM          ; 10000 ; Unsigned Binary                                            ;
; WORD           ; 010   ; Unsigned Binary                                            ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                            ;
; BYTEU          ; 000   ; Unsigned Binary                                            ;
; BYTE           ; 011   ; Unsigned Binary                                            ;
; HALF_WORD      ; 100   ; Unsigned Binary                                            ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_aluReg ;
+----------------+-------+----------------------------------------------------+
; Parameter Name ; Value ; Type                                               ;
+----------------+-------+----------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                     ;
; ALU_AND        ; 0000  ; Unsigned Binary                                    ;
; ALU_OR         ; 0001  ; Unsigned Binary                                    ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                    ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                    ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                    ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                    ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                    ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                    ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                    ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                    ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                    ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                    ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                    ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                    ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                    ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                    ;
; I_IMM          ; 00001 ; Unsigned Binary                                    ;
; B_IMM          ; 00010 ; Unsigned Binary                                    ;
; S_IMM          ; 00100 ; Unsigned Binary                                    ;
; U_IMM          ; 01000 ; Unsigned Binary                                    ;
; J_IMM          ; 10000 ; Unsigned Binary                                    ;
; WORD           ; 010   ; Unsigned Binary                                    ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                    ;
; BYTEU          ; 000   ; Unsigned Binary                                    ;
; BYTE           ; 011   ; Unsigned Binary                                    ;
; HALF_WORD      ; 100   ; Unsigned Binary                                    ;
+----------------+-------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ALU:alu ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; XLEN           ; 32    ; Signed Integer                              ;
; ALU_AND        ; 0000  ; Unsigned Binary                             ;
; ALU_OR         ; 0001  ; Unsigned Binary                             ;
; ALU_ADD        ; 0010  ; Unsigned Binary                             ;
; ALU_SUB        ; 0011  ; Unsigned Binary                             ;
; ALU_JAL        ; 0100  ; Unsigned Binary                             ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                             ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                             ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                             ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                             ;
; ALU_XOR        ; 1001  ; Unsigned Binary                             ;
; ALU_SLL        ; 1010  ; Unsigned Binary                             ;
; ALU_SRL        ; 1011  ; Unsigned Binary                             ;
; ALU_BLT        ; 1100  ; Unsigned Binary                             ;
; ALU_BGE        ; 1101  ; Unsigned Binary                             ;
; ALU_SLT        ; 1110  ; Unsigned Binary                             ;
; ALU_SRA        ; 1111  ; Unsigned Binary                             ;
; I_IMM          ; 00001 ; Unsigned Binary                             ;
; B_IMM          ; 00010 ; Unsigned Binary                             ;
; S_IMM          ; 00100 ; Unsigned Binary                             ;
; U_IMM          ; 01000 ; Unsigned Binary                             ;
; J_IMM          ; 10000 ; Unsigned Binary                             ;
; WORD           ; 010   ; Unsigned Binary                             ;
; HALF_WORDU     ; 001   ; Unsigned Binary                             ;
; BYTEU          ; 000   ; Unsigned Binary                             ;
; BYTE           ; 011   ; Unsigned Binary                             ;
; HALF_WORD      ; 100   ; Unsigned Binary                             ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:muxPC ;
+----------------+-------+-----------------------------------------------+
; Parameter Name ; Value ; Type                                          ;
+----------------+-------+-----------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                ;
; ALU_AND        ; 0000  ; Unsigned Binary                               ;
; ALU_OR         ; 0001  ; Unsigned Binary                               ;
; ALU_ADD        ; 0010  ; Unsigned Binary                               ;
; ALU_SUB        ; 0011  ; Unsigned Binary                               ;
; ALU_JAL        ; 0100  ; Unsigned Binary                               ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                               ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                               ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                               ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                               ;
; ALU_XOR        ; 1001  ; Unsigned Binary                               ;
; ALU_SLL        ; 1010  ; Unsigned Binary                               ;
; ALU_SRL        ; 1011  ; Unsigned Binary                               ;
; ALU_BLT        ; 1100  ; Unsigned Binary                               ;
; ALU_BGE        ; 1101  ; Unsigned Binary                               ;
; ALU_SLT        ; 1110  ; Unsigned Binary                               ;
; ALU_SRA        ; 1111  ; Unsigned Binary                               ;
; I_IMM          ; 00001 ; Unsigned Binary                               ;
; B_IMM          ; 00010 ; Unsigned Binary                               ;
; S_IMM          ; 00100 ; Unsigned Binary                               ;
; U_IMM          ; 01000 ; Unsigned Binary                               ;
; J_IMM          ; 10000 ; Unsigned Binary                               ;
; WORD           ; 010   ; Unsigned Binary                               ;
; HALF_WORDU     ; 001   ; Unsigned Binary                               ;
; BYTEU          ; 000   ; Unsigned Binary                               ;
; BYTE           ; 011   ; Unsigned Binary                               ;
; HALF_WORD      ; 100   ; Unsigned Binary                               ;
+----------------+-------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|ex_mem_register:ex_mem_register ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                     ;
; I_IMM          ; 00001 ; Unsigned Binary                                                     ;
; B_IMM          ; 00010 ; Unsigned Binary                                                     ;
; S_IMM          ; 00100 ; Unsigned Binary                                                     ;
; U_IMM          ; 01000 ; Unsigned Binary                                                     ;
; J_IMM          ; 10000 ; Unsigned Binary                                                     ;
; WORD           ; 010   ; Unsigned Binary                                                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                     ;
; BYTEU          ; 000   ; Unsigned Binary                                                     ;
; BYTE           ; 011   ; Unsigned Binary                                                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                     ;
; size           ; 32    ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_pc ;
+----------------+-------+------------------------------------------------+
; Parameter Name ; Value ; Type                                           ;
+----------------+-------+------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                 ;
; ALU_AND        ; 0000  ; Unsigned Binary                                ;
; ALU_OR         ; 0001  ; Unsigned Binary                                ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                ;
; I_IMM          ; 00001 ; Unsigned Binary                                ;
; B_IMM          ; 00010 ; Unsigned Binary                                ;
; S_IMM          ; 00100 ; Unsigned Binary                                ;
; U_IMM          ; 01000 ; Unsigned Binary                                ;
; J_IMM          ; 10000 ; Unsigned Binary                                ;
; WORD           ; 010   ; Unsigned Binary                                ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                ;
; BYTEU          ; 000   ; Unsigned Binary                                ;
; BYTE           ; 011   ; Unsigned Binary                                ;
; HALF_WORD      ; 100   ; Unsigned Binary                                ;
+----------------+-------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|Data_memory:Data_memory ;
+----------------+-----------+---------------------------------------------------------+
; Parameter Name ; Value     ; Type                                                    ;
+----------------+-----------+---------------------------------------------------------+
; XLEN           ; 32        ; Signed Integer                                          ;
; ALU_AND        ; 0000      ; Unsigned Binary                                         ;
; ALU_OR         ; 0001      ; Unsigned Binary                                         ;
; ALU_ADD        ; 0010      ; Unsigned Binary                                         ;
; ALU_SUB        ; 0011      ; Unsigned Binary                                         ;
; ALU_JAL        ; 0100      ; Unsigned Binary                                         ;
; ALU_BRANCH     ; 0101      ; Unsigned Binary                                         ;
; ALU_BLTU       ; 0110      ; Unsigned Binary                                         ;
; ALU_BGEU       ; 0111      ; Unsigned Binary                                         ;
; ALU_SLTU       ; 1000      ; Unsigned Binary                                         ;
; ALU_XOR        ; 1001      ; Unsigned Binary                                         ;
; ALU_SLL        ; 1010      ; Unsigned Binary                                         ;
; ALU_SRL        ; 1011      ; Unsigned Binary                                         ;
; ALU_BLT        ; 1100      ; Unsigned Binary                                         ;
; ALU_BGE        ; 1101      ; Unsigned Binary                                         ;
; ALU_SLT        ; 1110      ; Unsigned Binary                                         ;
; ALU_SRA        ; 1111      ; Unsigned Binary                                         ;
; I_IMM          ; 00001     ; Unsigned Binary                                         ;
; B_IMM          ; 00010     ; Unsigned Binary                                         ;
; S_IMM          ; 00100     ; Unsigned Binary                                         ;
; U_IMM          ; 01000     ; Unsigned Binary                                         ;
; J_IMM          ; 10000     ; Unsigned Binary                                         ;
; WORD           ; 010       ; Unsigned Binary                                         ;
; HALF_WORDU     ; 001       ; Unsigned Binary                                         ;
; BYTEU          ; 000       ; Unsigned Binary                                         ;
; BYTE           ; 011       ; Unsigned Binary                                         ;
; HALF_WORD      ; 100       ; Unsigned Binary                                         ;
; logwords       ; 6         ; Signed Integer                                          ;
; words          ; 64        ; Signed Integer                                          ;
; size           ; 32        ; Signed Integer                                          ;
; addr_size      ; 32        ; Signed Integer                                          ;
; contentsMemory ; ram.hex   ; String                                                  ;
; contentsStack  ; stack.hex ; String                                                  ;
+----------------+-----------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mem_wb_register:mem_wb_register ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                                                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                                                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                                     ;
; I_IMM          ; 00001 ; Unsigned Binary                                                     ;
; B_IMM          ; 00010 ; Unsigned Binary                                                     ;
; S_IMM          ; 00100 ; Unsigned Binary                                                     ;
; U_IMM          ; 01000 ; Unsigned Binary                                                     ;
; J_IMM          ; 10000 ; Unsigned Binary                                                     ;
; WORD           ; 010   ; Unsigned Binary                                                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                                     ;
; BYTEU          ; 000   ; Unsigned Binary                                                     ;
; BYTE           ; 011   ; Unsigned Binary                                                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                                                     ;
; size           ; 32    ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RiscV_cpu:riscv|mux:mux_memData ;
+----------------+-------+-----------------------------------------------------+
; Parameter Name ; Value ; Type                                                ;
+----------------+-------+-----------------------------------------------------+
; XLEN           ; 32    ; Signed Integer                                      ;
; ALU_AND        ; 0000  ; Unsigned Binary                                     ;
; ALU_OR         ; 0001  ; Unsigned Binary                                     ;
; ALU_ADD        ; 0010  ; Unsigned Binary                                     ;
; ALU_SUB        ; 0011  ; Unsigned Binary                                     ;
; ALU_JAL        ; 0100  ; Unsigned Binary                                     ;
; ALU_BRANCH     ; 0101  ; Unsigned Binary                                     ;
; ALU_BLTU       ; 0110  ; Unsigned Binary                                     ;
; ALU_BGEU       ; 0111  ; Unsigned Binary                                     ;
; ALU_SLTU       ; 1000  ; Unsigned Binary                                     ;
; ALU_XOR        ; 1001  ; Unsigned Binary                                     ;
; ALU_SLL        ; 1010  ; Unsigned Binary                                     ;
; ALU_SRL        ; 1011  ; Unsigned Binary                                     ;
; ALU_BLT        ; 1100  ; Unsigned Binary                                     ;
; ALU_BGE        ; 1101  ; Unsigned Binary                                     ;
; ALU_SLT        ; 1110  ; Unsigned Binary                                     ;
; ALU_SRA        ; 1111  ; Unsigned Binary                                     ;
; I_IMM          ; 00001 ; Unsigned Binary                                     ;
; B_IMM          ; 00010 ; Unsigned Binary                                     ;
; S_IMM          ; 00100 ; Unsigned Binary                                     ;
; U_IMM          ; 01000 ; Unsigned Binary                                     ;
; J_IMM          ; 10000 ; Unsigned Binary                                     ;
; WORD           ; 010   ; Unsigned Binary                                     ;
; HALF_WORDU     ; 001   ; Unsigned Binary                                     ;
; BYTEU          ; 000   ; Unsigned Binary                                     ;
; BYTE           ; 011   ; Unsigned Binary                                     ;
; HALF_WORD      ; 100   ; Unsigned Binary                                     ;
+----------------+-------+-----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "RiscV_cpu:riscv|ex_mem_register:ex_mem_register"                                                 ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; ex_mem_pc_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ex_mem_zero_out   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ex_mem_Branch_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "RiscV_cpu:riscv|ADD:Add_4" ;
+----------+-------+----------+-------------------------+
; Port     ; Type  ; Severity ; Details                 ;
+----------+-------+----------+-------------------------+
; b[31..3] ; Input ; Info     ; Stuck at GND            ;
; b[1..0]  ; Input ; Info     ; Stuck at GND            ;
; b[2]     ; Input ; Info     ; Stuck at VCC            ;
+----------+-------+----------+-------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 5881                        ;
;     ENA               ; 32                          ;
;     ENA SCLR          ; 4521                        ;
;     SCLR              ; 304                         ;
;     plain             ; 1024                        ;
; arriav_lcell_comb     ; 5217                        ;
;     arith             ; 318                         ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 124                         ;
;         2 data inputs ; 34                          ;
;         3 data inputs ; 41                          ;
;         4 data inputs ; 34                          ;
;         5 data inputs ; 83                          ;
;     extend            ; 91                          ;
;         7 data inputs ; 91                          ;
;     normal            ; 4776                        ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 6                           ;
;         2 data inputs ; 444                         ;
;         3 data inputs ; 345                         ;
;         4 data inputs ; 200                         ;
;         5 data inputs ; 416                         ;
;         6 data inputs ; 3364                        ;
;     shared            ; 32                          ;
;         2 data inputs ; 32                          ;
; boundary_port         ; 99                          ;
;                       ;                             ;
; Max LUT depth         ; 23.80                       ;
; Average LUT depth     ; 13.66                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:45     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Sun Jan 03 15:05:43 2021
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Final_Project -c Final_Project
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file final_project.v
    Info (12023): Found entity 1: Final_Project File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 6
Info (12021): Found 1 design units, including 1 entities, in source file ram.v
    Info (12023): Found entity 1: ram File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/ram.v Line: 40
Info (12127): Elaborating entity "Final_Project" for the top level hierarchy
Warning (10034): Output port "VGA_B" at Final_Project.v(33) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
Warning (10034): Output port "VGA_G" at Final_Project.v(35) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
Warning (10034): Output port "VGA_R" at Final_Project.v(37) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
Warning (10034): Output port "VGA_BLANK_N" at Final_Project.v(32) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 32
Warning (10034): Output port "VGA_CLK" at Final_Project.v(34) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 34
Warning (10034): Output port "VGA_HS" at Final_Project.v(36) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 36
Warning (10034): Output port "VGA_SYNC_N" at Final_Project.v(38) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 38
Warning (10034): Output port "VGA_VS" at Final_Project.v(40) has no driver File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 40
Warning (12125): Using design file riscv_cpu.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: RiscV_cpu File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 4
Warning (10236): Verilog HDL Implicit Net warning at riscv_cpu.v(28): created implicit net for "reset" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at riscv_cpu.v(29): created implicit net for "stepbtn" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 29
Warning (10236): Verilog HDL Implicit Net warning at riscv_cpu.v(30): created implicit net for "showHexbtn" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 30
Warning (10236): Verilog HDL Implicit Net warning at riscv_cpu.v(31): created implicit net for "step" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 31
Warning (10236): Verilog HDL Implicit Net warning at riscv_cpu.v(63): created implicit net for "ALUSrc_nopMux" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 63
Info (12128): Elaborating entity "RiscV_cpu" for hierarchy "RiscV_cpu:riscv" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 57
Warning (10036): Verilog HDL or VHDL warning at riscv_cpu.v(29): object "stepbtn" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 29
Warning (10036): Verilog HDL or VHDL warning at riscv_cpu.v(30): object "showHexbtn" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 30
Warning (10036): Verilog HDL or VHDL warning at riscv_cpu.v(155): object "Memory_select" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 155
Warning (10036): Verilog HDL or VHDL warning at riscv_cpu.v(155): object "SW_select" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 155
Warning (10036): Verilog HDL or VHDL warning at riscv_cpu.v(155): object "KEY_select" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 155
Info (10264): Verilog HDL Case Statement information at riscv_cpu.v(162): all case item expressions in this case statement are onehot File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 162
Warning (12090): Entity "mux" obtained from "mux.v" instead of from Quartus Prime megafunction library File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mux.v Line: 3
Warning (12125): Using design file mux.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: mux File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mux.v Line: 3
Info (12128): Elaborating entity "mux" for hierarchy "RiscV_cpu:riscv|mux:mux_jalr" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 34
Warning (12125): Using design file programcounter.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: programCounter File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/programcounter.v Line: 3
Info (12128): Elaborating entity "programCounter" for hierarchy "RiscV_cpu:riscv|programCounter:programCounter" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 35
Warning (12125): Using design file instructionmemory.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: instructionMemory File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v Line: 3
Info (12128): Elaborating entity "instructionMemory" for hierarchy "RiscV_cpu:riscv|instructionMemory:Instruction_memory" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 36
Warning (10850): Verilog HDL warning at instructionmemory.v(21): number of words (28) in memory file does not match the number of elements in the address range [0:255] File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v Line: 21
Warning (10030): Net "memory.data_a" at instructionmemory.v(17) has no driver or initial value, using a default initial value '0' File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v Line: 17
Warning (10030): Net "memory.waddr_a" at instructionmemory.v(17) has no driver or initial value, using a default initial value '0' File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v Line: 17
Warning (10030): Net "memory.we_a" at instructionmemory.v(17) has no driver or initial value, using a default initial value '0' File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/instructionmemory.v Line: 17
Warning (12125): Using design file add.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: ADD File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/add.v Line: 3
Info (12128): Elaborating entity "ADD" for hierarchy "RiscV_cpu:riscv|ADD:Add_4" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 37
Warning (12125): Using design file if_id_register.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: if_id_register File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/if_id_register.v Line: 3
Info (12128): Elaborating entity "if_id_register" for hierarchy "RiscV_cpu:riscv|if_id_register:if_id_register" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 40
Warning (12125): Using design file control.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: control File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/control.v Line: 3
Info (12128): Elaborating entity "control" for hierarchy "RiscV_cpu:riscv|control:control" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 44
Warning (10036): Verilog HDL or VHDL warning at control.v(28): object "fen_gr" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/control.v Line: 28
Warning (10036): Verilog HDL or VHDL warning at control.v(29): object "csr_gr" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/control.v Line: 29
Warning (10036): Verilog HDL or VHDL warning at control.v(45): object "jlr_inst" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/control.v Line: 45
Warning (12125): Using design file register.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: register File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/register.v Line: 3
Info (12128): Elaborating entity "register" for hierarchy "RiscV_cpu:riscv|register:register" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 46
Warning (12125): Using design file mux3input.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: mux3input File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mux3input.v Line: 3
Info (12128): Elaborating entity "mux3input" for hierarchy "RiscV_cpu:riscv|mux3input:mux3ABranchCalc" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 48
Warning (12125): Using design file forwarding_unit.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: forwarding_Unit File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/forwarding_unit.v Line: 2
Info (12128): Elaborating entity "forwarding_Unit" for hierarchy "RiscV_cpu:riscv|forwarding_Unit:forw_u_Calc" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 52
Warning (12125): Using design file branch_calculator.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: branch_calculator File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/branch_calculator.v Line: 3
Info (12128): Elaborating entity "branch_calculator" for hierarchy "RiscV_cpu:riscv|branch_calculator:branch_Calc" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 54
Warning (12125): Using design file imm_gen.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: imm_gen File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/imm_gen.v Line: 3
Info (12128): Elaborating entity "imm_gen" for hierarchy "RiscV_cpu:riscv|imm_gen:imm_gen" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 56
Warning (10230): Verilog HDL assignment warning at imm_gen.v(15): truncated value with size 34 to match size of target (32) File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/imm_gen.v Line: 15
Info (10264): Verilog HDL Case Statement information at imm_gen.v(10): all case item expressions in this case statement are onehot File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/imm_gen.v Line: 10
Warning (12125): Using design file hazard_detection_unit.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: hazard_detection_unit File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/hazard_detection_unit.v Line: 3
Info (12128): Elaborating entity "hazard_detection_unit" for hierarchy "RiscV_cpu:riscv|hazard_detection_unit:hazard_detection_unit" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 60
Warning (12125): Using design file nopmux.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: nopMux File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/nopmux.v Line: 4
Info (12128): Elaborating entity "nopMux" for hierarchy "RiscV_cpu:riscv|nopMux:nopMux" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 64
Warning (12125): Using design file id_ex_register.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: id_ex_register File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/id_ex_register.v Line: 4
Info (12128): Elaborating entity "id_ex_register" for hierarchy "RiscV_cpu:riscv|id_ex_register:id_ex_register" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 78
Warning (12125): Using design file alu.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: ALU File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/alu.v Line: 3
Info (12128): Elaborating entity "ALU" for hierarchy "RiscV_cpu:riscv|ALU:alu" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 91
Warning (10036): Verilog HDL or VHDL warning at alu.v(13): object "out_temp" assigned a value but never read File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/alu.v Line: 13
Warning (10764): Verilog HDL warning at alu.v(62): converting signed shift amount to unsigned File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/alu.v Line: 62
Warning (12125): Using design file ex_mem_register.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: ex_mem_register File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/ex_mem_register.v Line: 3
Info (12128): Elaborating entity "ex_mem_register" for hierarchy "RiscV_cpu:riscv|ex_mem_register:ex_mem_register" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 99
Warning (12125): Using design file data_memory.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: Data_memory File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v Line: 2
Info (12128): Elaborating entity "Data_memory" for hierarchy "RiscV_cpu:riscv|Data_memory:Data_memory" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 104
Warning (10850): Verilog HDL warning at data_memory.v(39): number of words (0) in memory file does not match the number of elements in the address range [0:63] File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v Line: 39
Warning (10855): Verilog HDL warning at data_memory.v(39): initial value for variable memory should be constant File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v Line: 39
Warning (10850): Verilog HDL warning at data_memory.v(117): number of words (0) in memory file does not match the number of elements in the address range [0:63] File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v Line: 117
Warning (10850): Verilog HDL warning at data_memory.v(118): number of words (0) in memory file does not match the number of elements in the address range [0:63] File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/data_memory.v Line: 118
Warning (12125): Using design file mem_wb_register.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: mem_wb_register File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/mem_wb_register.v Line: 4
Info (12128): Elaborating entity "mem_wb_register" for hierarchy "RiscV_cpu:riscv|mem_wb_register:mem_wb_register" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 108
Warning (12125): Using design file dec7seg.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: dec7seg File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/dec7seg.v Line: 2
Info (12128): Elaborating entity "dec7seg" for hierarchy "RiscV_cpu:riscv|dec7seg:dc1" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/riscv_cpu.v Line: 115
Warning (127007): Memory Initialization File or Hexadecimal (Intel-Format) File "L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/db/Final_Project.ram0_instructionMemory_929dabe3.hdl.mif" contains "don't care" values -- overwriting them with 0s
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "VGA_R[5]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_R[4]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_VS" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 40
    Warning (13410): Pin "VGA_SYNC_N" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 38
    Warning (13410): Pin "VGA_R[7]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_R[6]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_BLANK_N" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 32
    Warning (13410): Pin "VGA_B[0]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[1]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[2]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[3]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[4]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[5]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[6]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_B[7]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 33
    Warning (13410): Pin "VGA_CLK" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 34
    Warning (13410): Pin "VGA_G[0]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[1]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[2]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[3]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[4]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[5]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[6]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_G[7]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 35
    Warning (13410): Pin "VGA_HS" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 36
    Warning (13410): Pin "VGA_R[0]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_R[1]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_R[2]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
    Warning (13410): Pin "VGA_R[3]" is stuck at GND File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 37
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 9
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 10
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.v Line: 11
Info (21057): Implemented 9995 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 81 output pins
    Info (21061): Implemented 9896 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 89 warnings
    Info: Peak virtual memory: 4928 megabytes
    Info: Processing ended: Sun Jan 03 15:06:58 2021
    Info: Elapsed time: 00:01:15
    Info: Total CPU time (on all processors): 00:01:47


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in L:/School/3bachIIW/ComputerArchitectures/Install_files/CodeGenerated/DE1_SOC/Final_Project/Final_Project.map.smsg.


