<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:11.4011</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7018134</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 및 인-메모리 프로세서</inventionTitle><inventionTitleEng>MEMORY AND IN-MEMORY PROCESSOR</inventionTitleEng><openDate>2025.07.18</openDate><openNumber>10-2025-0110246</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 8/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/412</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/418</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인-메모리 컴퓨팅 디바이스에서 사용하기 위한 메모리는 저장 셀의 행렬 어레이를 포함하고, 각각은 이진 셀 신호를 저장하기 위한 것이고, 각각은 제1 공급 전위와 셀-신호 노드 사이에 연결된 하이-키퍼 브랜치, 하이-키퍼 브랜치에 병렬-연결된 포스-하이 브랜치, 셀-신호 노드와 제2 공급 전위 사이에 연결된 로우-키퍼 브랜치, 및 로우-키퍼 브랜치에 병렬-연결된 포스-로우 브랜치를 포함한다. 이 스위칭 브랜치 각각은 동일한 도전형의 적층된 MOS 스위치를 포함한다. 하이-키퍼 브랜치의 적층형 MOS 스위치는 로우-키퍼 브랜치와는 반대의 도전형이다. 셀-신호는 셀-신호 노드와 제2 공급 전위 사이의 전위차로서 탭핑된다. 반전된 셀 신호가 인버터로부터 피드백되어 하이-키퍼 브랜치 및 로우-키퍼 브랜치의 제1 MOS 스위치를 병렬로 게이팅한다. 선택된 행렬 행 내의 저장 셀 중 임의의 저장 셀을 열당 기록-마스킹하기 위하여, 포스-하이-브랜치(108)의 제2 MOS 스위치(108.2) 및 포스-로우-브랜치(112)의 제2 MOS 스위치(112.2)를 마스킹될 저장 셀의 행렬 열 내에서 각각의 비-전도 상태로 두기 위한 제1 및 제2 비트-상태 제어 신호를 생성 및 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.30</internationOpenDate><internationOpenNumber>WO2024110255</internationOpenNumber><internationalApplicationDate>2023.11.14</internationalApplicationDate><internationalApplicationNumber>PCT/EP2023/081754</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 인-메모리 컴퓨팅 디바이스(1000, 1300)에서 사용하기 위한 메모리(1200, S1)로서, - 하나 이상의 행렬 행 및 2개 이상의 행렬 열로 배열된 저장 셀의 행렬 어레이(S1.1, S1.2, S1.3, S1.N; S1.11, S1.21, S1.31, S1.N1)를 포함하고; 여기서 저장 셀(100)은 각각의 이진 셀 신호의 하이 또는 로우 비트 상태를 저장하기 위하여,  - 셀 신호(q)를 제공하는 셀 스위칭 회로(102), 및 셀 신호를 수신하고 반전된 셀 신호(/q)를 제공하는 인버터(104)를 포함하고, 여기서 셀 스위칭 회로(102)는 비트 상태를 하이 또는 로우로 유지하거나 비트 상태를 하이 또는 로우로 변경하도록 공동으로 동작하는 스위칭 브랜치를 포함하고, 스위칭 브랜치는:  제1 공급 전위(vdd)와 셀-신호 노드(114.1; 114.2) 사이에 연결된 하이-키퍼 브랜치(high-keeper branch; 106);  하이-키퍼 브랜치(106)에 병렬 연결된 포스-하이 브랜치(force-high branch; 108);  셀-신호 노드(114.1; 114.2)와 제2 공급 전위(vss) 사이에 연결되는 로우-키퍼 브랜치(low-keeper branch; 110), 및   로우-키퍼 브랜치(110)에 병렬 연결된 포스-로우 브랜치(force-low branch; 112)를 포함하고; - 스위칭 브랜치 각각은 각각의 제1 MOS 스위치(106.1) 및 각각의 제2 MOS 스위치(106.2)를 포함하는 동일한 도전형(conductivity type)의 적층된 MOS 스위치(106.1, 106.2)를 포함하고, 하이-키퍼 브랜치(106)의 적층된 MOS 스위치는 로우-키퍼 브랜치(110)의 적층된 MOS 스위치(110.1, 110.2)의 도전형과 반대인 도전형이고;  - 셀-신호(q)는 셀-신호 노드(114.1, 114.2)와 제2 공급 전위(vss) 사이의 전위차로서 탭핑되고; - 반전된 셀 신호(/q)는 인버터(104)로부터 피드백되어 하이-키퍼 브랜치(106) 및 로우-키퍼 브랜치(110)의 제1 MOS 스위치(106.1, 110.1)를 병렬로 게이팅(gating)하고; 여기서 메모리(1200, S1)는- 적어도 하나의 드라이버를 포함하고, 적어도 하나의 드라이버는  - 기록 동작에서 하나 이상의 행렬 행을 선택하거나 선택 해제하기 위한, 행별(row-specific) 기록-워드라인 신호 및 상보적 기록-워드라인 신호(wwl [0], /wwl[0]) 세트를 생성 및 제공하고; - 선택된 행렬 행의 행렬 열에서 셀 신호를 하이 비트 상태와 로우 비트 상태 사이에서, 또는 그 반대로 변경하기 위한, 각 행렬 열의 저장 셀에 있는 각각의 포스-하이-브랜치(force-high-branch; 108)의 제2 MOS 스위치 및 포스-로우-브랜치(force-low-branch; 112)의 제2 MOS 스위치(112.2)에 대한 열별(column-specific) 제1 및 제2 비트-상태 제어 신호 세트(wt0[0,0], /wt1[0,0])를 생성 및 제공하고; 및  - 선택된 행렬 행 내의 저장 셀 중 임의의 저장 셀을 열당(per-column) 기록-마스킹하기 위한, 포스-하이-브랜치(108)의 제2 MOS 스위치(108.2) 및 포스-로우-브랜치(112)의 제2 MOS 스위치(112.2)를 마스킹될 저장 셀의 행렬 열 내에서 각각의 비-전도 상태로 두기 위한 제1 및 제2 비트-상태 제어 신호;를 생성 및 제공하도록 구성되는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 적어도 하나의 드라이버는, - 기록 동작에서 하나 이상의 행렬 행을 선택하기 위하여, - 기록 워드라인 신호(wwl)를 사용하여 병렬로 이를 게이팅함으로써 하이-키퍼 브랜치(106)의 제2 MOS 스위치(106.2)를 비-전도 상태로, 포스-로우 브랜치의 제1 MOS 스위치(112.1)를 전도 상태로 두고; 동시에,  - 상보적 기록 워드라인 신호(/wwl)를 사용하여 병렬로 이를 게이팅함으로써 로우-키퍼 브랜치의 제2 MOS-스위치를 비-전도 상태로, 포스-하이 브랜치의 제1 MOS-스위치를 전도 상태로 두도록 구성되는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 적어도 하나의 드라이버는,- 선택된 행렬 행의 저장 셀에 하이 비트 상태를 기록하기 위하여,  - 제2 비트-상태 제어 신호(/wt1[0,0])를 사용하여 게이팅함으로써 포스-하이 브랜치(108)의 제2 MOS 스위치(108.2)를 전도 상태로 두고;  - 제1 비트-상태 제어 신호(wt0[0,0])를 사용하여 게이팅함으로써 포스-로우 브랜치(112)의 제2 MOS 스위치(112.2)를 비-전도 상태로 두도록 구성되는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>4. 제2항 또는 제3항에 있어서, 적어도 하나의 드라이버는,- 선택된 행렬 행의 저장 셀에 로우 비트 상태를 기록하기 위하여,  - 제2 비트-상태 제어 신호(/wt1[0,0])를 사용하여 게이팅함으로써 포스-하이 브랜치(108)의 제2 MOS 스위치(108.2)를 비-전도 상태로 두고;  - 제1 비트-상태 제어 신호(wt0[0,0])를 사용하여 게이팅함으로써 포스-로우 브랜치(112)의 제2 MOS 스위치(112.2)를 전도 상태로 두도록 구성되는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, - 저장 셀의 하이-키퍼 브랜치(106) 및 포스-하이-브랜치(108)의 적층된 MOS 스위치는 PMOS 스위치이고; - 저장 셀의 로우-키퍼 브랜치(110) 및 포스-로우 브랜치(112)의 적층된 MOS 스위치는 NMOS 스위치인, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 저장 셀은 - 2개의 상보적 MOS 스위치(1104.A, 1106.A)를 포함하고 인버터로부터 반전된 셀 신호(/q)를 수신하고 패스 제어 신호(set_select[0], /set_select [0])를 추가로 수신하고, 수신된 패스 제어 신호의 신호 상태에 따라 수신된 반전된 셀 신호(/q)의 출력을 허용하거나 차단하도록 구성되는 송신 게이트(1102.A)를 더 포함하는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 저장 셀(1500)은 - 단일 MOS 스위치(N6)를 포함하고 인버터(1504)로부터 반전된 셀 신호(/q)를 수신하고 패스 제어 신호(set_select[i])를 추가로 수신하고 수신된 패스 제어 신호의 신호 상태에 따라 수신된 반전된 셀 신호(/q)의 출력을 허용하거나 차단하도록 구성되는 패스 게이트(1514)를 더 포함하는, 메모리(1200, S1).</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 저장 셀의 행렬 어레이의 물리적 프론트-엔드 레이아웃에서, 주어진 제1 저장 셀(900)의 MOS 스위치(N1, P3)의 제1 쌍과, 저장 셀의 행렬 어레이의 동일한 행렬 열에서 주어진 제1 저장 셀에 인접하게 배열되는 제2 저장 셀의 이웃하는 MOS 스위치의 제2 쌍 사이에 게이트 콘택이 공유되는, 메모리.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 행렬 어레이는- 적어도 하나의 멀티플렉서(1102A, 1102B)를 포함하고, 각각의 멀티플렉서는 저장 셀(100.A, 100.B)의 각각의 세트와 연결되고, 여기서  - 멀티플렉서는 해당 멀티플렉서 입력에서 저장 셀의 연결된 세트의 저장 셀 각각으로부터 반전된 셀 신호(/q)를 수신하고;  - 멀티플렉서는 선택된 멀티플렉서 입력 중 하나가 멀티플렉서 출력으로 연결되도록 지시하는 선택 신호(set_select[0], set_select[1])를 수신하고, 선택 신호에 의해 지시된 선택된 멀티플렉서 입력에서 수신된 선택된 반전된 셀 신호(/q)의 출력을 허용하도록 구성되는, 메모리.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 적어도 하나의 드라이버는 각각의 선택 신호를 생성하여 적어도 하나의 멀티플렉서(1102A, 1102B)에 제공하도록 추가로 구성되는, 메모리.</claim></claimInfo><claimInfo><claim>11. 특히 행렬-벡터 곱셈을 수행하기 위한 인-메모리 프로세서(1000, 1300)로서,- 제1항 내지 제10항 중 어느 한 항에 따른(S1, S2, S3, SM) 메모리;- 적어도 하나의 프로세서 세그먼트(CM.1, CM.2, C3, CM.3)로서, 각각의 프로세서 세그먼트는: 케이스 1: 하나의 저장 셀(S1.1), 또는  케이스 2: 제10항에 따른 메모리(S1)의 저장 셀의 세트(S1.1, S1.2, S1.3, S1.N; S1.11, S1.21, S1.31, S1.N1) 중 하나,에 근접하게 배열되고 연결되는 프로세서 세그먼트;를 포함하고,- 각각의 프로세서 세그먼트는 각각의 입력 벡터 성분 값을 나타내는 제1 입력 신호, 및 제2 입력 신호를 수신하도록 연결되고, 제2 입력 신호는  케이스 1: 저장 셀로부터의 반전된 셀 신호(/q), 또는  케이스 2: 저장 셀의 연관된 세트의 멀티플렉서로부터 선택된 반전된 셀 신호(/q)에 의해 형성되고, 제1 입력 신호와 수신된 반전 셀 신호 또는 선택된 반전 셀 신호의 곱을 결정하고; - 프로세서 세그먼트의 그룹과 연결되고 그룹의 프로세서 세그먼트에 의해 결정된 곱을 수신하고 수신된 곱을 누적하도록 구성된 누산기(accumulator)를 포함하는, 인-메모리 프로세서(1000, 1300).</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,   케이스 1: 저장 셀로부터의 반전된 셀 신호, 또는  케이스 2: 연관된 저장 셀 세트의 멀티플렉서로부터의 선택된 반전된 셀 신호, 가 중간 신호 처리(intermittent signal treatment) 없이 프로세서 세그먼트에 피드되는(fed) 인-메모리 프로세서.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제10항 중 어느 한 항의 하나 이상의 메모리를 포함하거나, 제11항 또는 제12항에 따른 인-메모리 프로세서를 포함하는 컴퓨터.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제10항 중 어느 한 항에 따른 메모리의 동작을 제어하는 적어도 하나의 드라이버(1200, S1)를 동작시키기 위한 방법으로서,  - 임의의 선택될 행렬 행의 행렬 열에서 셀 신호를 하이 비트 상태와 로우 비트 상태 사이에서, 또는 그 반대로 변경하기 위한, 각 행렬 열의 저장 셀에 있는 각각의 포스-하이-브랜치(108)의 제2 MOS 스위치 및 포스-로우-브랜치(112)의 제2 MOS 스위치(112.2)에 대한 열별 제1 및 제2 비트-상태 제어 신호(wt0[0,0], /wt1[0,0]) 세트를 생성 및 제공하는 단계;  - 선택될 행렬 행 내의 저장 셀 중 임의의 저장 셀을 열당 기록-마스킹하기 위하여, 포스-하이-브랜치(108)의 제2 MOS 스위치(108.2) 및 포스-로우-브랜치(112)의 제2 MOS 스위치(112.2)를 마스킹될 저장 셀의 행렬 열 내에서 각각의 비-전도 상태로 두기 위한 제1 및 제2 비트-상태 제어 신호를 생성 및 제공하는 단계; 및  - 기록 작업에서 하나 이상의 행렬 행을 선택하거나 선택 해제하기 위한, 행별 기록-워드라인 신호 및 상보적 기록-워드라인 신호(wwl [0], /wwl[0]) 세트를 생성 및 제공하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,- 모든 행렬 행을 초기에 디스에이블하는 단계;- 선택될 주어진 단일 행렬 행의 저장 셀에 대해, 모든 제1 및 제2 비트-상태 제어 신호(/write_to_1, write_to_0)를 현재 원하는 액션에 대응하는 각각의 상태로 설정하는 단계, 특히, - 행-선택될 저장 셀이 0으로 기록되어야 하는 임의의 행렬 열에 대해: 제1 및 제2 비트 상태 제어 신호를 /write_to_1=1, write_to_0=1로 설정하고;  - 행-선택될 저장 셀이 1로 기록되어야 하는 임의의 행렬 열에 대해: 제1 및 제2 비트 상태 제어 신호를 /write_to_1=0, write_to_0=0으로 설정하고;  - 행-선택될 저장 셀이 그 상태를 유지해야 하는 임의의 셀 열에 대해: 제1 및 제2 비트 상태 제어 신호를 /write_to_1=1, write_to_0=0으로 설정하고;- 연관된 기록-워드라인 신호(WWL)를 1로 설정하고 연관된 상보적 기록-워드라인 신호를 0으로 설정함으로써 선택될 행렬 행을 인에이블 하는 단계;- 기록 후에, 선택된 행렬 행의 기록-워드라인 신호(WWL) 및 연관된 상보적 기록-워드 라인 신호(/WWL)를 디스에이블하는 단계; 및- 다음 선택된 행렬 행에 기록하기 위하여, 모든 제1 및 제2 비트-상태 제어 신호를 설정하는 단계로 다시 분기하는 단계. </claim></claimInfo><claimInfo><claim>16. 인-메모리 프로세서(1000, 1300)에서 사용하기 위한 메모리(1200, S1)로서,- 2개 이상의 행렬 행 및 하나 이상의 행렬 열로 배열된 저장 셀의 행렬 어레이(S1.1, S1.2, S1.3, S1.N; S1.11, S1.21, S1.31, S1.N1)를 포함하고; 여기서 저장 셀(100)은 각각의 이진 셀 신호의 하이 또는 로우 비트 상태를 저장하기 위하여,  - 셀 신호(q)를 제공하는 셀 스위칭 회로(102), 및 셀 신호를 수신하고 반전된 셀 신호(/q)를 제공하는 인버터(104)를 포함하고, 여기서 셀 스위칭 회로(104)는 비트 상태를 하이 또는 로우로 유지하거나 비트 상태를 하이 또는 로우로 변경하도록 공동으로 동작하는 스위칭 브랜치를 포함하고; - 스위칭 브랜치 각각은 각각의 제1 MOS 스위치(106.1) 및 각각의 제2 MOS 스위치(106.2)를 포함하는 각각의 동일한 도전형의 적층된 MOS 스위치(106.1, 106.2)를 포함하고,  - 셀-신호(q)는 셀-신호 노드(114.1, 114.2)와 제2 공급 전위(vss) 사이의 전위차로서 탭핑되고; - 저장 셀의 행렬 어레이의 물리적 프론트-엔드 레이아웃에서, 주어진 제1 저장 셀(900)의 MOS 스위치(N1, P3)의 제1 쌍과, 저장 셀의 행렬 어레이의 동일한 행렬 열에서 주어진 제1 저장 셀에 인접하게 배열되는 제2 저장 셀의 이웃하는 MOS 스위치의 제2 쌍 사이에 게이트 콘택이 공유되는, 메모리(1200, S1).</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>네덜란드, **** 에이이 에인트호번, 하이 테크 캠퍼스 *</address><code>520240410887</code><country>네덜란드</country><engName>AXELERA AI B.V.</engName><name>악셀레라 에이아이 비.브이.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>네덜란드, **** 에이이 에인트호번, 하...</address><code> </code><country>벨기에</country><engName>COSEMANS, Stefan</engName><name>코스만스 슈테판</name></inventorInfo><inventorInfo><address>네덜란드, **** 에이이 에인트호번, 하...</address><code> </code><country>벨기에</country><engName>ROOSELEER, Bram</engName><name>루셀러 브람</name></inventorInfo><inventorInfo><address>네덜란드, **** 에이이 에인트호번, 하...</address><code> </code><country>그리스</country><engName>PAPISTAS, Ioannis</engName><name>파피스타스 이오아니스</name></inventorInfo><inventorInfo><address>네덜란드, **** 에이이 에인트호번, 하...</address><code> </code><country>스위스</country><engName>HAGER, Pascal</engName><name>하거 파스칼</name></inventorInfo><inventorInfo><address>네덜란드, **** 에이이 에인트호번, 하...</address><code> </code><country>벨기에</country><engName>MOONS, Bert</engName><name>문스 베르트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 법원로 ***, *층(문정동)</address><code>920201000613</code><country>대한민국</country><engName>HANOL Intellectual Property and Law</engName><name>특허법인한얼</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>유럽특허청(EPO)</priorityApplicationCountry><priorityApplicationDate>2022.11.23</priorityApplicationDate><priorityApplicationNumber>22209134.0</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.30</receiptDate><receiptNumber>1-1-2025-0612127-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.26</receiptDate><receiptNumber>1-5-2025-0106898-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257018134.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9355a8d8d92392926703fbe2f1261cfae3bcdf76253853763ceb23c246ed859f1a69e51daef76a1ec9a1e8b1137eeaced1c7e7080925a269ab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf42217d4eb41729bf361c41f37cc86d3c99ad2dffd072d27668f53b1450376a67eefb551db71980fa9c5334d2a695f205c3fe4e1751034564</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>