--------------------------------------------------------------------------------
-- Bloque de adelantamiento de datos
--
-- (INCLUIR AQUI LA INFORMACION SOBRE LOS AUTORES, Quitar este mensaje)
--
--------------------------------------------------------------------------------

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity forwarding_unit is
   port (
      -- Entradas:
      A1      : in std_logic_vector (4 downto 0); -- Direccion del registro A1 del banco de registros
      A2      : in std_logic_vector (4 downto 0); -- Direccion del registro A2 del banco de registros
      A3_MEM  : in std_logic_vector (4 downto 0); -- Direccion del registro en el que se escribe en la fase MEM
      A3_WB   : in std_logic_vector (4 downto 0); -- Direccion del registro en el que se escribe en la fase WB
      -- Salida de adelantamiento de datos:
      OpA_Mux : out std_logic -- Multiplexor del operador A de la ALU
      OpB_Mux : out std_logic -- Multiplexor del operador B de la ALU
end forwarding_unit;

architecture rtl of forwarding_unit is

begin

	process (A1, A2, A3_MEM, A3_WB)--poner cosas a las que se hace referecia
	begin
    if (A1 == A3_MEM) then

    elsif (A1 == A3_WB) then

    else

    end if;

    if (A2 == A3_MEM) then

    elsif (A2 == A3_WB) then

    else

    end if;


		-- cosas
	end process;


end architecture;
