`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:03:22 CST (May  4 2021 18:03:22 UTC)

module DC_Filter_Add_12U_256_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_7, add_21_2_n_9, add_21_2_n_10, add_21_2_n_11,
       add_21_2_n_12, add_21_2_n_13, add_21_2_n_14, add_21_2_n_15;
  wire add_21_2_n_16, add_21_2_n_17, add_21_2_n_19, add_21_2_n_20,
       add_21_2_n_21, add_21_2_n_22, add_21_2_n_24, add_21_2_n_25;
  wire add_21_2_n_26, add_21_2_n_27, add_21_2_n_28, add_21_2_n_29,
       add_21_2_n_52, add_21_2_n_53, add_21_2_n_54, add_21_2_n_55;
  wire add_21_2_n_56, add_21_2_n_57, add_21_2_n_58, add_21_2_n_59,
       add_21_2_n_60, add_21_2_n_65;
  INVX1 g7(.A (in1[0]), .Y (out1[0]));
  MXI2XL add_21_2_g213(.A (add_21_2_n_10), .B (in1[10]), .S0
       (add_21_2_n_28), .Y (out1[10]));
  MXI2XL add_21_2_g214(.A (in1[8]), .B (add_21_2_n_9), .S0
       (add_21_2_n_59), .Y (out1[8]));
  NOR2X1 add_21_2_g215(.A (add_21_2_n_9), .B (add_21_2_n_26), .Y
       (add_21_2_n_29));
  NOR2X1 add_21_2_g216(.A (add_21_2_n_13), .B (add_21_2_n_26), .Y
       (add_21_2_n_28));
  NOR2X1 add_21_2_g217(.A (add_21_2_n_16), .B (add_21_2_n_26), .Y
       (add_21_2_n_27));
  NOR2X2 add_21_2_g224(.A (in1[7]), .B (add_21_2_n_22), .Y
       (add_21_2_n_26));
  NOR2X1 add_21_2_g226(.A (add_21_2_n_14), .B (add_21_2_n_52), .Y
       (add_21_2_n_25));
  NAND2X1 add_21_2_g227(.A (in1[4]), .B (add_21_2_n_53), .Y
       (add_21_2_n_24));
  NAND2BX1 add_21_2_g228(.AN (add_21_2_n_21), .B (add_21_2_n_20), .Y
       (out1[2]));
  NOR2X2 add_21_2_g230(.A (add_21_2_n_17), .B (add_21_2_n_57), .Y
       (add_21_2_n_22));
  NOR2BX1 add_21_2_g231(.AN (in1[2]), .B (add_21_2_n_65), .Y
       (add_21_2_n_21));
  NAND2X2 add_21_2_g232(.A (add_21_2_n_11), .B (add_21_2_n_65), .Y
       (add_21_2_n_20));
  NAND2X2 add_21_2_g234(.A (add_21_2_n_15), .B (add_21_2_n_12), .Y
       (add_21_2_n_19));
  NAND3X8 add_21_2_g235(.A (in1[6]), .B (in1[5]), .C (in1[4]), .Y
       (add_21_2_n_17));
  OR2XL add_21_2_g236(.A (add_21_2_n_10), .B (add_21_2_n_13), .Y
       (add_21_2_n_16));
  NOR2X4 add_21_2_g238(.A (in1[3]), .B (in1[2]), .Y (add_21_2_n_15));
  NAND2X1 add_21_2_g239(.A (in1[5]), .B (in1[4]), .Y (add_21_2_n_14));
  NAND2X1 add_21_2_g240(.A (in1[9]), .B (in1[8]), .Y (add_21_2_n_13));
  NAND2X8 add_21_2_g241(.A (in1[1]), .B (in1[0]), .Y (add_21_2_n_12));
  INVX2 add_21_2_g249(.A (in1[2]), .Y (add_21_2_n_11));
  INVX1 add_21_2_g250(.A (in1[10]), .Y (add_21_2_n_10));
  INVX1 add_21_2_g251(.A (in1[8]), .Y (add_21_2_n_9));
  OR2XL add_21_2_g2(.A (add_21_2_n_7), .B (add_21_2_n_58), .Y
       (out1[7]));
  AND2XL add_21_2_g252(.A (in1[7]), .B (add_21_2_n_22), .Y
       (add_21_2_n_7));
  XNOR2XL add_21_2_g253(.A (in1[5]), .B (add_21_2_n_24), .Y (out1[5]));
  CLKXOR2X1 add_21_2_g254(.A (in1[6]), .B (add_21_2_n_25), .Y
       (out1[6]));
  XOR2XL add_21_2_g255(.A (in1[1]), .B (in1[0]), .Y (out1[1]));
  XNOR2X1 add_21_2_g256(.A (in1[3]), .B (add_21_2_n_20), .Y (out1[3]));
  CLKXOR2X1 add_21_2_g257(.A (in1[9]), .B (add_21_2_n_29), .Y
       (out1[9]));
  CLKXOR2X1 add_21_2_g258(.A (in1[4]), .B (add_21_2_n_54), .Y
       (out1[4]));
  CLKXOR2X1 add_21_2_g259(.A (in1[11]), .B (add_21_2_n_27), .Y
       (out1[11]));
  INVXL add_21_2_fopt(.A (add_21_2_n_56), .Y (add_21_2_n_52));
  INVXL add_21_2_fopt260(.A (add_21_2_n_55), .Y (add_21_2_n_53));
  INVXL add_21_2_fopt261(.A (add_21_2_n_55), .Y (add_21_2_n_54));
  CLKINVX1 add_21_2_fopt262(.A (add_21_2_n_56), .Y (add_21_2_n_55));
  INVXL add_21_2_fopt263(.A (add_21_2_n_57), .Y (add_21_2_n_56));
  CLKINVX2 add_21_2_fopt264(.A (add_21_2_n_19), .Y (add_21_2_n_57));
  INVXL add_21_2_fopt265(.A (add_21_2_n_60), .Y (add_21_2_n_58));
  INVXL add_21_2_fopt266(.A (add_21_2_n_60), .Y (add_21_2_n_59));
  INVXL add_21_2_fopt267(.A (add_21_2_n_26), .Y (add_21_2_n_60));
  BUFX3 add_21_2_fopt268(.A (add_21_2_n_12), .Y (add_21_2_n_65));
endmodule


