TimeQuest Timing Analyzer report for OLED128x32
Wed Oct 16 10:42:14 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'up_mdu4:u7|fout'
 12. Slow 1200mV 85C Model Setup: 'ck'
 13. Slow 1200mV 85C Model Setup: 'DHT11:u2|clk_1M'
 14. Slow 1200mV 85C Model Setup: 'up_mdu5:u8|fout'
 15. Slow 1200mV 85C Model Hold: 'ck'
 16. Slow 1200mV 85C Model Hold: 'up_mdu4:u7|fout'
 17. Slow 1200mV 85C Model Hold: 'up_mdu5:u8|fout'
 18. Slow 1200mV 85C Model Hold: 'DHT11:u2|clk_1M'
 19. Slow 1200mV 85C Model Recovery: 'ck'
 20. Slow 1200mV 85C Model Recovery: 'DHT11:u2|clk_1M'
 21. Slow 1200mV 85C Model Removal: 'DHT11:u2|clk_1M'
 22. Slow 1200mV 85C Model Removal: 'ck'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'ck'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'up_mdu4:u7|fout'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'up_mdu5:u8|fout'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'up_mdu4:u7|fout'
 39. Slow 1200mV 0C Model Setup: 'ck'
 40. Slow 1200mV 0C Model Setup: 'DHT11:u2|clk_1M'
 41. Slow 1200mV 0C Model Setup: 'up_mdu5:u8|fout'
 42. Slow 1200mV 0C Model Hold: 'ck'
 43. Slow 1200mV 0C Model Hold: 'up_mdu4:u7|fout'
 44. Slow 1200mV 0C Model Hold: 'DHT11:u2|clk_1M'
 45. Slow 1200mV 0C Model Hold: 'up_mdu5:u8|fout'
 46. Slow 1200mV 0C Model Recovery: 'ck'
 47. Slow 1200mV 0C Model Recovery: 'DHT11:u2|clk_1M'
 48. Slow 1200mV 0C Model Removal: 'DHT11:u2|clk_1M'
 49. Slow 1200mV 0C Model Removal: 'ck'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'ck'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'up_mdu4:u7|fout'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'up_mdu5:u8|fout'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Slow 1200mV 0C Model Metastability Report
 59. Fast 1200mV 0C Model Setup Summary
 60. Fast 1200mV 0C Model Hold Summary
 61. Fast 1200mV 0C Model Recovery Summary
 62. Fast 1200mV 0C Model Removal Summary
 63. Fast 1200mV 0C Model Minimum Pulse Width Summary
 64. Fast 1200mV 0C Model Setup: 'up_mdu4:u7|fout'
 65. Fast 1200mV 0C Model Setup: 'ck'
 66. Fast 1200mV 0C Model Setup: 'DHT11:u2|clk_1M'
 67. Fast 1200mV 0C Model Setup: 'up_mdu5:u8|fout'
 68. Fast 1200mV 0C Model Hold: 'ck'
 69. Fast 1200mV 0C Model Hold: 'up_mdu4:u7|fout'
 70. Fast 1200mV 0C Model Hold: 'DHT11:u2|clk_1M'
 71. Fast 1200mV 0C Model Hold: 'up_mdu5:u8|fout'
 72. Fast 1200mV 0C Model Recovery: 'ck'
 73. Fast 1200mV 0C Model Recovery: 'DHT11:u2|clk_1M'
 74. Fast 1200mV 0C Model Removal: 'DHT11:u2|clk_1M'
 75. Fast 1200mV 0C Model Removal: 'ck'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'ck'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'up_mdu4:u7|fout'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'up_mdu5:u8|fout'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Fast 1200mV 0C Model Metastability Report
 85. Multicorner Timing Analysis Summary
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Board Trace Model Assignments
 91. Input Transition Times
 92. Slow Corner Signal Integrity Metrics
 93. Fast Corner Signal Integrity Metrics
 94. Setup Transfers
 95. Hold Transfers
 96. Recovery Transfers
 97. Removal Transfers
 98. Report TCCS
 99. Report RSKM
100. Unconstrained Paths
101. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; OLED128x32                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; ck              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ck }              ;
; DHT11:u2|clk_1M ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DHT11:u2|clk_1M } ;
; up_mdu4:u7|fout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { up_mdu4:u7|fout } ;
; up_mdu5:u8|fout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { up_mdu5:u8|fout } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                    ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 26.14 MHz  ; 26.14 MHz       ; up_mdu4:u7|fout ;      ;
; 124.08 MHz ; 124.08 MHz      ; ck              ;      ;
; 133.94 MHz ; 133.94 MHz      ; DHT11:u2|clk_1M ;      ;
; 161.84 MHz ; 161.84 MHz      ; up_mdu5:u8|fout ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; up_mdu4:u7|fout ; -37.255 ; -1457.609     ;
; ck              ; -7.059  ; -963.609      ;
; DHT11:u2|clk_1M ; -6.466  ; -543.323      ;
; up_mdu5:u8|fout ; -5.179  ; -361.311      ;
+-----------------+---------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -0.340 ; -0.741        ;
; up_mdu4:u7|fout ; 0.429  ; 0.000         ;
; up_mdu5:u8|fout ; 0.434  ; 0.000         ;
; DHT11:u2|clk_1M ; 0.435  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -2.466 ; -67.572       ;
; DHT11:u2|clk_1M ; -1.060 ; -7.420        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Removal Summary   ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; DHT11:u2|clk_1M ; 1.543 ; 0.000         ;
; ck              ; 2.557 ; 0.000         ;
+-----------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------+--------+------------------------+
; Clock           ; Slack  ; End Point TNS          ;
+-----------------+--------+------------------------+
; ck              ; -3.000 ; -345.010               ;
; up_mdu4:u7|fout ; -1.487 ; -263.199               ;
; DHT11:u2|clk_1M ; -1.487 ; -153.161               ;
; up_mdu5:u8|fout ; -1.487 ; -117.473               ;
+-----------------+--------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'up_mdu4:u7|fout'                                                                   ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; -37.255 ; TSL2561_int[12] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.173     ;
; -37.252 ; TSL2561_int[12] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.170     ;
; -37.241 ; TSL2561_int[11] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.159     ;
; -37.238 ; TSL2561_int[11] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.156     ;
; -37.140 ; TSL2561_int[11] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 38.038     ;
; -37.090 ; TSL2561_int[11] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 38.016     ;
; -37.088 ; TSL2561_int[13] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.006     ;
; -37.085 ; TSL2561_int[13] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 38.003     ;
; -37.062 ; TSL2561_int[12] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 37.980     ;
; -37.048 ; TSL2561_int[11] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 37.966     ;
; -36.996 ; TSL2561_int[13] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 37.894     ;
; -36.971 ; TSL2561_int[12] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 37.869     ;
; -36.946 ; TSL2561_int[13] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 37.872     ;
; -36.921 ; TSL2561_int[12] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 37.847     ;
; -36.895 ; TSL2561_int[13] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 37.813     ;
; -36.648 ; TSL2561_int[11] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 37.573     ;
; -36.504 ; TSL2561_int[13] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 37.429     ;
; -36.479 ; TSL2561_int[12] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 37.404     ;
; -35.955 ; TSL2561_int[10] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 36.873     ;
; -35.952 ; TSL2561_int[10] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 36.870     ;
; -35.762 ; TSL2561_int[10] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 36.680     ;
; -35.351 ; TSL2561_int[10] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 36.249     ;
; -35.301 ; TSL2561_int[10] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 36.227     ;
; -34.859 ; TSL2561_int[10] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 35.784     ;
; -32.881 ; TSL2561_int[9]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 33.783     ;
; -32.831 ; TSL2561_int[9]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 33.761     ;
; -32.577 ; TSL2561_int[9]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 33.499     ;
; -32.574 ; TSL2561_int[9]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 33.496     ;
; -32.389 ; TSL2561_int[9]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.072     ; 33.318     ;
; -32.384 ; TSL2561_int[9]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 33.306     ;
; -31.349 ; TSL2561_int[9]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.078     ; 32.272     ;
; -31.188 ; TSL2561_int[11] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 32.107     ;
; -31.153 ; TSL2561_int[10] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 32.072     ;
; -31.044 ; TSL2561_int[13] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 31.963     ;
; -31.019 ; TSL2561_int[12] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 31.938     ;
; -30.994 ; TSL2561_int[11] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 31.913     ;
; -30.956 ; TSL2561_int[12] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 31.875     ;
; -30.743 ; TSL2561_int[13] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 31.662     ;
; -30.559 ; TSL2561_int[9]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.107     ; 31.453     ;
; -30.363 ; TSL2561_int[10] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 31.253     ;
; -30.204 ; TSL2561_int[11] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 31.094     ;
; -30.166 ; TSL2561_int[12] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 31.056     ;
; -30.113 ; TSL2561_int[9]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.105     ; 31.009     ;
; -30.113 ; TSL2561_int[9]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.105     ; 31.009     ;
; -29.953 ; TSL2561_int[13] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 30.843     ;
; -29.917 ; TSL2561_int[10] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.809     ;
; -29.917 ; TSL2561_int[10] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.809     ;
; -29.758 ; TSL2561_int[11] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.650     ;
; -29.758 ; TSL2561_int[11] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.650     ;
; -29.720 ; TSL2561_int[12] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.612     ;
; -29.720 ; TSL2561_int[12] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.612     ;
; -29.638 ; TSL2561_int[8]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 30.560     ;
; -29.635 ; TSL2561_int[8]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 30.557     ;
; -29.507 ; TSL2561_int[13] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.399     ;
; -29.507 ; TSL2561_int[13] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 30.399     ;
; -29.448 ; TSL2561_int[8]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 30.350     ;
; -29.445 ; TSL2561_int[8]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 30.367     ;
; -29.399 ; TSL2561_int[10] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 30.318     ;
; -29.398 ; TSL2561_int[8]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 30.328     ;
; -28.956 ; TSL2561_int[8]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.072     ; 29.885     ;
; -28.594 ; TSL2561_int[8]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.078     ; 29.517     ;
; -27.804 ; TSL2561_int[8]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.107     ; 28.698     ;
; -27.404 ; TSL2561_int[7]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 28.302     ;
; -27.358 ; TSL2561_int[8]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.105     ; 28.254     ;
; -27.358 ; TSL2561_int[8]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.105     ; 28.254     ;
; -27.354 ; TSL2561_int[7]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 28.280     ;
; -27.103 ; TSL2561_int[7]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 28.022     ;
; -26.929 ; TSL2561_int[9]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.078     ; 27.852     ;
; -26.912 ; TSL2561_int[7]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 27.837     ;
; -26.673 ; TSL2561_int[7]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 27.591     ;
; -26.670 ; TSL2561_int[7]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 27.588     ;
; -26.480 ; TSL2561_int[7]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 27.398     ;
; -26.313 ; TSL2561_int[7]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 27.203     ;
; -25.867 ; TSL2561_int[7]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 26.759     ;
; -25.867 ; TSL2561_int[7]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 26.759     ;
; -23.891 ; TSL2561_int[6]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.103     ; 24.789     ;
; -23.841 ; TSL2561_int[6]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 24.767     ;
; -23.549 ; TSL2561_int[6]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 24.468     ;
; -23.433 ; TSL2561_int[6]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 24.351     ;
; -23.430 ; TSL2561_int[6]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 24.348     ;
; -23.399 ; TSL2561_int[6]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.076     ; 24.324     ;
; -23.394 ; TSL2561_int[8]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.078     ; 24.317     ;
; -23.240 ; TSL2561_int[6]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.083     ; 24.158     ;
; -22.759 ; TSL2561_int[6]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.111     ; 23.649     ;
; -22.313 ; TSL2561_int[6]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 23.205     ;
; -22.313 ; TSL2561_int[6]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.109     ; 23.205     ;
; -21.547 ; TSL2561_int[7]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.082     ; 22.466     ;
; -20.430 ; TSL2561_int[5]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 21.332     ;
; -20.380 ; TSL2561_int[5]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 21.310     ;
; -20.243 ; TSL2561_int[5]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.078     ; 21.166     ;
; -19.938 ; TSL2561_int[5]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.072     ; 20.867     ;
; -19.453 ; TSL2561_int[5]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.107     ; 20.347     ;
; -19.304 ; TSL2561_int[7]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.077     ; 20.228     ;
; -19.284 ; TSL2561_int[5]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 20.206     ;
; -19.281 ; TSL2561_int[5]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 20.203     ;
; -19.254 ; TSL2561_int[9]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.073     ; 20.182     ;
; -19.215 ; TSL2561_int[8]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.073     ; 20.143     ;
; -19.181 ; TSL2561_int[11] ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.077     ; 20.105     ;
; -19.091 ; TSL2561_int[5]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.079     ; 20.013     ;
; -19.016 ; TSL2561_int[12] ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.077     ; 19.940     ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ck'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.059 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.955      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.056 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.952      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.049 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.945      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -7.030 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.926      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.989 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.885      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.963 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.859      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.916 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.812      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.894 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.790      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.890 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.786      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.884 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.780      ;
; -6.809 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.098     ; 7.712      ;
; -6.807 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.098     ; 7.710      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.749 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.645      ;
; -6.742 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.098     ; 7.645      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.739 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.635      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
; -6.716 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.105     ; 7.612      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DHT11:u2|clk_1M'                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -6.466 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.389      ;
; -6.427 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.350      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.369 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.286      ;
; -6.352 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.272      ;
; -6.352 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.272      ;
; -6.352 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.272      ;
; -6.352 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.272      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.330 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.247      ;
; -6.313 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.233      ;
; -6.313 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.233      ;
; -6.313 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.233      ;
; -6.313 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.233      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.299 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.218      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.260 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.082     ; 7.179      ;
; -6.250 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.173      ;
; -6.221 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.079     ; 7.143      ;
; -6.215 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.138      ;
; -6.190 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.113      ;
; -6.161 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.084      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.153 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.070      ;
; -6.152 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.075      ;
; -6.150 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 7.073      ;
; -6.147 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.079     ; 7.069      ;
; -6.136 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.056      ;
; -6.136 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.056      ;
; -6.136 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.056      ;
; -6.136 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.081     ; 7.056      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
; -6.118 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.084     ; 7.035      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'up_mdu5:u8|fout'                                                                  ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; -5.179 ; address[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 6.099      ;
; -5.150 ; add[7]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.078     ; 6.073      ;
; -5.102 ; delay_1[20] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 6.021      ;
; -5.102 ; delay_1[20] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 6.021      ;
; -5.093 ; delay_1[19] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 6.012      ;
; -5.093 ; delay_1[19] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 6.012      ;
; -5.030 ; address[2]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.950      ;
; -5.016 ; address[15] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.938      ;
; -4.997 ; address[6]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.919      ;
; -4.990 ; delay_1[20] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.911      ;
; -4.985 ; bit_cnt[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.906      ;
; -4.981 ; delay_1[19] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.902      ;
; -4.976 ; address[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.896      ;
; -4.948 ; address[5]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.870      ;
; -4.947 ; address[15] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.868      ;
; -4.933 ; add[5]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.078     ; 5.856      ;
; -4.932 ; address[13] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.854      ;
; -4.928 ; address[15] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.850      ;
; -4.928 ; address[6]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.849      ;
; -4.924 ; address[12] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.846      ;
; -4.921 ; delay_1[20] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.841      ;
; -4.914 ; address[3]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.836      ;
; -4.912 ; delay_1[19] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.832      ;
; -4.909 ; address[6]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.831      ;
; -4.902 ; delay_1[20] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.823      ;
; -4.893 ; delay_1[18] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.812      ;
; -4.893 ; delay_1[18] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.812      ;
; -4.893 ; delay_1[19] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.814      ;
; -4.879 ; address[5]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.800      ;
; -4.865 ; delay_1[14] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.784      ;
; -4.865 ; delay_1[14] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.784      ;
; -4.863 ; address[13] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.784      ;
; -4.860 ; address[5]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.782      ;
; -4.855 ; address[12] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.776      ;
; -4.850 ; bit_cnt[0]  ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.078     ; 5.773      ;
; -4.849 ; delay_1[20] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.769      ;
; -4.849 ; delay_1[20] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.768      ;
; -4.849 ; add[4]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.078     ; 5.772      ;
; -4.845 ; address[3]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.766      ;
; -4.844 ; address[3]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.764      ;
; -4.844 ; address[13] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.766      ;
; -4.840 ; delay_1[19] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.760      ;
; -4.840 ; delay_1[19] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.759      ;
; -4.836 ; address[12] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.758      ;
; -4.830 ; delay_1[2]  ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.750      ;
; -4.830 ; delay_1[2]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.081     ; 5.750      ;
; -4.826 ; address[3]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.748      ;
; -4.805 ; bit_cnt[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.726      ;
; -4.802 ; delay_1[12] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.721      ;
; -4.802 ; delay_1[12] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.721      ;
; -4.798 ; delay_1[20] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.720      ;
; -4.797 ; delay_1[20] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.719      ;
; -4.797 ; delay_1[20] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.719      ;
; -4.794 ; delay_1[20] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.716      ;
; -4.789 ; delay_1[19] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.711      ;
; -4.788 ; delay_1[19] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.710      ;
; -4.788 ; delay_1[19] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.710      ;
; -4.785 ; delay_1[19] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.079     ; 5.707      ;
; -4.783 ; delay_1[20] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.704      ;
; -4.782 ; delay_1[20] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.703      ;
; -4.781 ; delay_1[20] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.702      ;
; -4.781 ; delay_1[18] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.702      ;
; -4.780 ; delay_1[20] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.701      ;
; -4.779 ; delay_1[20] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.700      ;
; -4.779 ; delay_1[20] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.700      ;
; -4.774 ; delay_1[11] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.693      ;
; -4.774 ; delay_1[11] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.693      ;
; -4.774 ; delay_1[19] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.695      ;
; -4.773 ; delay_1[19] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.694      ;
; -4.772 ; delay_1[19] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.693      ;
; -4.771 ; delay_1[19] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.692      ;
; -4.770 ; delay_1[19] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.691      ;
; -4.770 ; delay_1[19] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.691      ;
; -4.761 ; delay_1[20] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.761 ; delay_1[20] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.682      ;
; -4.759 ; delay_1[17] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.678      ;
; -4.759 ; delay_1[17] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.082     ; 5.678      ;
; -4.753 ; delay_1[14] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.674      ;
; -4.752 ; delay_1[19] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
; -4.752 ; delay_1[19] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.080     ; 5.673      ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ck'                                                                                                                                    ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.340 ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; 0.000        ; 3.039      ; 3.202      ;
; -0.220 ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout ; ck          ; 0.000        ; 3.039      ; 3.322      ;
; -0.181 ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout ; ck          ; 0.000        ; 3.042      ; 3.364      ;
; 0.077  ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; -0.500       ; 3.039      ; 3.119      ;
; 0.176  ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout ; ck          ; -0.500       ; 3.042      ; 3.221      ;
; 0.360  ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout ; ck          ; -0.500       ; 3.039      ; 3.402      ;
; 0.434  ; i2c_master:u0|state.wr                  ; i2c_master:u0|state.wr                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; i2c_master:u0|state.rd                  ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; i2c_master:u0|state.command             ; i2c_master:u0|state.command             ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s5                  ; TSL2561:u1|IICState.s5                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s10                 ; TSL2561:u1|IICState.s10                 ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s0                  ; TSL2561:u1|IICState.s0                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_1          ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s4                  ; TSL2561:u1|IICState.s4                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_4          ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s9                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s3                  ; TSL2561:u1|IICState.s3                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|IICState.POWER_ON_5          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|rw                           ; TSL2561:u1|rw                           ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|ena                          ; TSL2561:u1|ena                          ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|i2c_master:u0|state.ready    ; TSL2561:u1|i2c_master:u0|state.ready    ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|data_wr[2]                   ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|data_wr[0]                   ; TSL2561:u1|data_wr[0]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|data_wr[1]                   ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; TSL2561:u1|data_wr[7]                   ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.746      ;
; 0.435  ; SD178_nrst~reg0                         ; SD178_nrst~reg0                         ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|stretch        ; TSL2561:u1|i2c_master:u0|stretch        ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|scl_ena        ; TSL2561:u1|i2c_master:u0|scl_ena        ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; \sd178_dri:s178[0]                      ; \sd178_dri:s178[0]                      ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; \sd178_dri:s178[3]                      ; \sd178_dri:s178[3]                      ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; \sd178_dri:s178[1]                      ; \sd178_dri:s178[1]                      ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; sd178_ena                               ; sd178_ena                               ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; TSL2561:u1|i2c_master:u0|state.command  ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; i2c_master:u0|stretch                   ; i2c_master:u0|stretch                   ; ck              ; ck          ; 0.000        ; 0.079      ; 0.746      ;
; 0.446  ; i2c_master:u0|bit_cnt[0]                ; i2c_master:u0|bit_cnt[0]                ; ck              ; ck          ; 0.000        ; 0.080      ; 0.758      ;
; 0.447  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.758      ;
; 0.482  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rd[5]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.793      ;
; 0.482  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rd[2]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.793      ;
; 0.483  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rd[0]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.794      ;
; 0.483  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.start               ; ck              ; ck          ; 0.000        ; 0.080      ; 0.795      ;
; 0.484  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rd[7]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.795      ;
; 0.484  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rd[1]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.795      ;
; 0.485  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rd[4]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.796      ;
; 0.486  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rd[6]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.797      ;
; 0.490  ; \sd178_dri:t[25]                        ; \sd178_dri:t[25]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 0.801      ;
; 0.490  ; \sd178_dri:cnt_loop[5]                  ; \sd178_dri:cnt_loop[5]                  ; ck              ; ck          ; 0.000        ; 0.079      ; 0.801      ;
; 0.490  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.802      ;
; 0.491  ; i2c_master:u0|state.stop                ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.080      ; 0.803      ;
; 0.506  ; TSL2561:u1|IICState.s7                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.818      ;
; 0.514  ; TSL2561:u1|i2c_master:u0|state.slv_ack2 ; TSL2561:u1|i2c_master:u0|state.stop     ; ck              ; ck          ; 0.000        ; 0.080      ; 0.826      ;
; 0.522  ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; TSL2561:u1|i2c_master:u0|state.rd       ; ck              ; ck          ; 0.000        ; 0.080      ; 0.834      ;
; 0.523  ; TSL2561:u1|i2c_master:u0|state.rd       ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; ck              ; ck          ; 0.000        ; 0.080      ; 0.835      ;
; 0.524  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|IICState.s2                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.836      ;
; 0.524  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.836      ;
; 0.531  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.stop                ; ck              ; ck          ; 0.000        ; 0.080      ; 0.843      ;
; 0.531  ; TSL2561:u1|i2c_master:u0|state.start    ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.079      ; 0.842      ;
; 0.532  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.844      ;
; 0.534  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.080      ; 0.846      ;
; 0.549  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.080      ; 0.861      ;
; 0.550  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.080      ; 0.862      ;
; 0.582  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.893      ;
; 0.590  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.901      ;
; 0.681  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rd[3]     ; ck              ; ck          ; 0.000        ; 0.079      ; 0.992      ;
; 0.691  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_2          ; ck              ; ck          ; 0.000        ; 0.080      ; 1.003      ;
; 0.720  ; up_mdu4:u7|cnt[1]                       ; up_mdu4:u7|cnt[1]                       ; ck              ; ck          ; 0.000        ; 0.080      ; 1.032      ;
; 0.721  ; DHT11:u2|cnt[1]                         ; DHT11:u2|cnt[1]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.032      ;
; 0.722  ; up_mdu4:u7|cnt[2]                       ; up_mdu4:u7|cnt[2]                       ; ck              ; ck          ; 0.000        ; 0.080      ; 1.034      ;
; 0.723  ; DHT11:u2|cnt[2]                         ; DHT11:u2|cnt[2]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.034      ;
; 0.737  ; up_mdu4:u7|cnt[0]                       ; up_mdu4:u7|cnt[0]                       ; ck              ; ck          ; 0.000        ; 0.080      ; 1.049      ;
; 0.738  ; up_mdu4:u7|cnt[3]                       ; up_mdu4:u7|cnt[3]                       ; ck              ; ck          ; 0.000        ; 0.080      ; 1.050      ;
; 0.738  ; DHT11:u2|cnt[5]                         ; DHT11:u2|cnt[5]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.049      ;
; 0.738  ; DHT11:u2|cnt[0]                         ; DHT11:u2|cnt[0]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.049      ;
; 0.741  ; \sd178_dri:t[10]                        ; \sd178_dri:t[10]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.052      ;
; 0.741  ; \sd178_dri:t[8]                         ; \sd178_dri:t[8]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.052      ;
; 0.741  ; \sd178_dri:t[12]                        ; \sd178_dri:t[12]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.052      ;
; 0.741  ; DHT11:u2|cnt[4]                         ; DHT11:u2|cnt[4]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.052      ;
; 0.742  ; \sd178_dri:t[16]                        ; \sd178_dri:t[16]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.053      ;
; 0.742  ; \sd178_dri:t[2]                         ; \sd178_dri:t[2]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.053      ;
; 0.743  ; \sd178_dri:t[18]                        ; \sd178_dri:t[18]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.054      ;
; 0.743  ; \sd178_dri:t[24]                        ; \sd178_dri:t[24]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.054      ;
; 0.743  ; \sd178_dri:t[14]                        ; \sd178_dri:t[14]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.054      ;
; 0.744  ; \sd178_dri:t[13]                        ; \sd178_dri:t[13]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.055      ;
; 0.744  ; \sd178_dri:t[6]                         ; \sd178_dri:t[6]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.055      ;
; 0.744  ; \sd178_dri:t[4]                         ; \sd178_dri:t[4]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.055      ;
; 0.744  ; \sd178_dri:t[3]                         ; \sd178_dri:t[3]                         ; ck              ; ck          ; 0.000        ; 0.079      ; 1.055      ;
; 0.745  ; \sd178_dri:t[22]                        ; \sd178_dri:t[22]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.056      ;
; 0.745  ; \sd178_dri:t[19]                        ; \sd178_dri:t[19]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.056      ;
; 0.745  ; \sd178_dri:t[11]                        ; \sd178_dri:t[11]                        ; ck              ; ck          ; 0.000        ; 0.079      ; 1.056      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'up_mdu4:u7|fout'                                                                                      ;
+-------+----------------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; 0.429 ; \SEG_driver:x[0]           ; \SEG_driver:x[0] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.097      ; 0.758      ;
; 0.434 ; segout_2[0]~reg0           ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; seg_s                      ; seg_s            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; seg_a                      ; seg_a            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; \key:x[0]                  ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; \key:x[1]                  ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; sdsub[1]                   ; sdsub[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; \main:s2[2]                ; \main:s2[2]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; \SEG_driver:x[2]           ; \SEG_driver:x[2] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; \SEG_driver:x[1]           ; \SEG_driver:x[1] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; word_buf[4][1]             ; word_buf[4][1]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; word_buf[0][7]             ; word_buf[0][7]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; sd_t[5]                    ; sd_t[5]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; sdsub[0]                   ; sdsub[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.435 ; \main:j[6]                 ; \main:j[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[5]                 ; \main:j[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[4]                 ; \main:j[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[3]                 ; \main:j[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[2]                 ; \main:j[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[1]                 ; \main:j[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[0]                 ; \main:j[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:s2[0]                ; \main:s2[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:s2[1]                ; \main:s2[1]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:sound[3]             ; \main:sound[3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:sound[2]             ; \main:sound[2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; pb[1]                      ; pb[1]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; pe                         ; pe               ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:s1s[2]               ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:s1s[1]               ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:j[7]                 ; \main:j[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:sound[5]             ; \main:sound[5]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; \main:s1[0]                ; \main:s1[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.446 ; c1015[6]                   ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.758      ;
; 0.447 ; \tsl:cnt_step              ; \tsl:cnt_step    ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.758      ;
; 0.447 ; pb[0]                      ; pb[0]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.758      ;
; 0.447 ; \main:s1s[0]               ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.758      ;
; 0.482 ; c1015[3]                   ; seg_scan[3]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.794      ;
; 0.482 ; c1015[4]                   ; seg_scan[4]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.794      ;
; 0.482 ; segr[3][3]                 ; seg2[3]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.793      ;
; 0.483 ; lx4[2]                     ; segr[4][2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.794      ;
; 0.485 ; lx2[0]                     ; segr[6][0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.797      ;
; 0.485 ; \main:s1s[0]               ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.796      ;
; 0.492 ; \key:x[1]                  ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.804      ;
; 0.499 ; c1015[4]                   ; c1015[3]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.811      ;
; 0.500 ; c1015[3]                   ; c1015[2]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.812      ;
; 0.507 ; ko[2]~reg0                 ; ko[3]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.818      ;
; 0.508 ; ko[0]~reg0                 ; ko[1]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.819      ;
; 0.508 ; c1015[6]                   ; seg_scan[6]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.820      ;
; 0.509 ; ko[1]~reg0                 ; ko[2]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.820      ;
; 0.509 ; \key:x[0]                  ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.821      ;
; 0.510 ; \main:sound[3]             ; word_buf[1][3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.821      ;
; 0.515 ; c1015[5]                   ; seg_scan[5]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.827      ;
; 0.532 ; c1015[5]                   ; c1015[4]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.844      ;
; 0.621 ; c1015[2]                   ; seg_scan[2]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.933      ;
; 0.628 ; lx3[1]                     ; segr[5][1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.078      ; 0.938      ;
; 0.638 ; c1015[0]                   ; seg_scan[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 0.950      ;
; 0.651 ; ko[3]~reg0                 ; ko[0]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.962      ;
; 0.679 ; TSL2561_int[0]             ; lx5[0]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 0.990      ;
; 0.696 ; c1015[2]                   ; c1015[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.008      ;
; 0.727 ; \main:t[18]                ; \main:t[18]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; \main:t[14]                ; \main:t[14]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; \main:t[12]                ; \main:t[12]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; \main:t[7]                 ; \main:t[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; \main:t[9]                 ; \main:t[9]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; \main:t[2]                 ; \main:t[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.728 ; \main:t[6]                 ; \main:t[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.039      ;
; 0.729 ; \main:t[17]                ; \main:t[17]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.040      ;
; 0.729 ; \main:t[22]                ; \main:t[22]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.040      ;
; 0.729 ; \main:t[13]                ; \main:t[13]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.040      ;
; 0.729 ; \main:t[4]                 ; \main:t[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.040      ;
; 0.730 ; \main:t[5]                 ; \main:t[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.041      ;
; 0.731 ; \main:t[23]                ; \main:t[23]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.042      ;
; 0.731 ; \main:t[3]                 ; \main:t[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.042      ;
; 0.732 ; \main:t[19]                ; \main:t[19]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.043      ;
; 0.732 ; \main:t[21]                ; \main:t[21]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.043      ;
; 0.743 ; \main:t[8]                 ; \main:t[8]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; \main:t[11]                ; \main:t[11]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; \main:s1s[0]               ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; \main:t[15]                ; \main:t[15]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; \main:t[1]                 ; \main:t[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.055      ;
; 0.755 ; seg_s                      ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.067      ;
; 0.766 ; \main:sound[2]             ; word_buf[1][2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.077      ;
; 0.766 ; \main:s1s[1]               ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.077      ;
; 0.767 ; \main:t[0]                 ; \main:t[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.078      ;
; 0.798 ; c1015[5]                   ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.110      ;
; 0.889 ; c1015[1]                   ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.201      ;
; 0.900 ; c1015[1]                   ; seg_scan[1]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.212      ;
; 0.913 ; c1015[3]                   ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.225      ;
; 0.923 ; \main:t[16]                ; \main:t[16]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.234      ;
; 0.927 ; \main:s1s[1]               ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.238      ;
; 0.931 ; TSL2561_int[1]             ; lx5[1]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.242      ;
; 0.974 ; \main:t[20]                ; \main:t[20]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.285      ;
; 0.979 ; c1015[1]                   ; c1015[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.291      ;
; 0.988 ; c1015[0]                   ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.080      ; 1.300      ;
; 0.990 ; seg1[1]                    ; segout[4]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.301      ;
; 0.992 ; seg1[2]                    ; segout[1]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.303      ;
; 0.996 ; \main:t[10]                ; \main:t[10]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.307      ;
; 1.017 ; TSL2561:u1|TSL2561_data[0] ; TSL2561_int[0]   ; ck              ; up_mdu4:u7|fout ; 0.000        ; 0.060      ; 1.319      ;
; 1.018 ; seg1[0]                    ; segout[5]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.079      ; 1.329      ;
; 1.027 ; \main:sound[6]             ; word_buf[1][6]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.109      ; 1.368      ;
+-------+----------------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'up_mdu5:u8|fout'                                                                  ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; 0.434 ; fsm[3]      ; fsm[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; fsm_back[3] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; fsm[5]      ; fsm[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; fsm_back[7] ; fsm_back[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; bit_cnt[2]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.435 ; fsm[0]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; fsm[6]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; fsm[7]      ; fsm[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; fsm_back[1] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; fsm_back[2] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; bit_cnt[1]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; fsm_back[0] ; fsm_back[0] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; hi_lo       ; hi_lo       ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; RES~reg0    ; RES~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; CS~reg0     ; CS~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DC~reg0     ; DC~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; SDA~reg0    ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; RGB_data[7] ; RGB_data[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; SCL~reg0    ; SCL~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.446 ; bit_cnt[0]  ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.758      ;
; 0.490 ; add[14]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.801      ;
; 0.532 ; bit_cnt[0]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 0.844      ;
; 0.540 ; fsm[1]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 0.851      ;
; 0.554 ; RGB[0]      ; RGB_data[7] ; up_mdu4:u7|fout ; up_mdu5:u8|fout ; 0.000        ; 0.008      ; 0.794      ;
; 0.727 ; add[11]     ; add[11]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.742 ; address[13] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; address[11] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; add[3]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.053      ;
; 0.743 ; add[5]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; add[13]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; add[1]      ; add[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; address[15] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; address[7]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; address[9]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; add[7]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; add[6]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; add[2]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.746 ; address[12] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; address[14] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; add[4]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; add[12]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.057      ;
; 0.747 ; address[8]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; address[10] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.058      ;
; 0.748 ; bit_cnt[0]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 1.060      ;
; 0.766 ; address[3]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.077      ;
; 0.767 ; address[5]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.078      ;
; 0.767 ; address[1]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.078      ;
; 0.769 ; address[6]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.080      ;
; 0.769 ; address[2]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.080      ;
; 0.770 ; address[4]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.081      ;
; 0.791 ; address[0]  ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.102      ;
; 0.796 ; fsm[3]      ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 1.108      ;
; 0.798 ; fsm[3]      ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 1.110      ;
; 0.798 ; fsm[3]      ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 1.110      ;
; 0.799 ; fsm[3]      ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.080      ; 1.111      ;
; 0.846 ; fsm[7]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.157      ;
; 0.933 ; add[8]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.244      ;
; 0.946 ; add[9]      ; add[9]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.257      ;
; 0.950 ; add[10]     ; add[10]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.261      ;
; 1.001 ; add[0]      ; add[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.312      ;
; 1.082 ; add[11]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.393      ;
; 1.097 ; add[1]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; address[11] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; address[13] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; add[3]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.098 ; add[13]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.409      ;
; 1.098 ; add[5]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.409      ;
; 1.099 ; address[7]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.410      ;
; 1.099 ; address[9]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.410      ;
; 1.099 ; add[7]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.410      ;
; 1.106 ; add[2]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.417      ;
; 1.106 ; add[6]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.417      ;
; 1.107 ; address[12] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.107 ; add[4]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.107 ; add[12]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.107 ; address[14] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; address[10] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.419      ;
; 1.108 ; address[8]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.419      ;
; 1.115 ; add[2]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.426      ;
; 1.115 ; add[6]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.426      ;
; 1.116 ; address[12] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.116 ; add[12]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.116 ; add[4]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.117 ; address[10] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.428      ;
; 1.117 ; address[8]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.428      ;
; 1.121 ; address[1]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.432      ;
; 1.121 ; address[3]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.432      ;
; 1.122 ; address[5]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.433      ;
; 1.129 ; address[0]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.440      ;
; 1.130 ; address[6]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.441      ;
; 1.130 ; address[2]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.441      ;
; 1.131 ; address[4]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.442      ;
; 1.138 ; address[0]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.449      ;
; 1.139 ; address[6]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.450      ;
; 1.139 ; address[2]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.450      ;
; 1.140 ; address[4]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.451      ;
; 1.145 ; fsm[0]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.456      ;
; 1.178 ; fsm[1]      ; fsm[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.489      ;
; 1.213 ; add[11]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.524      ;
; 1.222 ; add[11]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.079      ; 1.533      ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DHT11:u2|clk_1M'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; DHT11:u2|clk_2                        ; DHT11:u2|clk_2                        ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.746      ;
; 0.492 ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 0.802      ;
; 0.727 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.037      ;
; 0.727 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.037      ;
; 0.727 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.037      ;
; 0.729 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.039      ;
; 0.730 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.040      ;
; 0.730 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.040      ;
; 0.731 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.731 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.731 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.731 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.731 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.731 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.041      ;
; 0.733 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.043      ;
; 0.741 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.052      ;
; 0.742 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.053      ;
; 0.743 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.053      ;
; 0.743 ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.054      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.745 ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.056      ;
; 0.746 ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.056      ;
; 0.747 ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.057      ;
; 0.747 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.057      ;
; 0.748 ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.058      ;
; 0.766 ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.077      ;
; 0.766 ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.077      ;
; 0.768 ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.079      ;
; 0.768 ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.079      ;
; 0.769 ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.080      ;
; 1.082 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.392      ;
; 1.082 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.392      ;
; 1.084 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.394      ;
; 1.084 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.394      ;
; 1.084 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.394      ;
; 1.084 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.076      ; 1.392      ;
; 1.085 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.395      ;
; 1.091 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.401      ;
; 1.092 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.402      ;
; 1.092 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.402      ;
; 1.092 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.402      ;
; 1.092 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.402      ;
; 1.092 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.402      ;
; 1.094 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.404      ;
; 1.095 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.080      ; 1.407      ;
; 1.096 ; DHT11:u2|clk_2                        ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.074      ; 1.402      ;
; 1.096 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.407      ;
; 1.096 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.407      ;
; 1.096 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.407      ;
; 1.097 ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.408      ;
; 1.098 ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.409      ;
; 1.098 ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.408      ;
; 1.098 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.408      ;
; 1.099 ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.410      ;
; 1.099 ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.079      ; 1.410      ;
; 1.100 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.410      ;
; 1.101 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.411      ;
; 1.101 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.411      ;
; 1.101 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.411      ;
; 1.101 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.411      ;
; 1.103 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.076      ; 1.411      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ck'                                                                                          ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.466 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.380      ;
; -2.466 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 1.000        ; -0.087     ; 3.380      ;
; -2.466 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 1.000        ; -0.087     ; 3.380      ;
; -2.466 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 1.000        ; -0.087     ; 3.380      ;
; -2.466 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 1.000        ; -0.087     ; 3.380      ;
; -2.458 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.372      ;
; -2.458 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.372      ;
; -2.458 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.372      ;
; -2.458 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.372      ;
; -2.458 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 1.000        ; -0.087     ; 3.372      ;
; -2.418 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 1.000        ; -0.088     ; 3.331      ;
; -2.418 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 1.000        ; -0.088     ; 3.331      ;
; -2.418 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 1.000        ; -0.088     ; 3.331      ;
; -2.418 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 1.000        ; -0.088     ; 3.331      ;
; -2.418 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 1.000        ; -0.088     ; 3.331      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.233 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 1.000        ; -0.089     ; 3.145      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
; -2.183 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 1.000        ; -0.077     ; 3.107      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'DHT11:u2|clk_1M'                                                                                            ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
; -1.060 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.078     ; 1.983      ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'DHT11:u2|clk_1M'                                                                                            ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
; 1.543 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.078      ; 1.853      ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ck'                                                                                          ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.557 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 0.000        ; 0.116      ; 2.905      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.606 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 0.000        ; 0.104      ; 2.942      ;
; 2.771 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 0.000        ; 0.104      ; 3.107      ;
; 2.771 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 0.000        ; 0.104      ; 3.107      ;
; 2.771 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 0.000        ; 0.104      ; 3.107      ;
; 2.771 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 0.000        ; 0.104      ; 3.107      ;
; 2.771 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 0.000        ; 0.104      ; 3.107      ;
; 2.803 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 0.000        ; 0.106      ; 3.141      ;
; 2.803 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 0.000        ; 0.106      ; 3.141      ;
; 2.803 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 0.000        ; 0.106      ; 3.141      ;
; 2.803 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 0.000        ; 0.106      ; 3.141      ;
; 2.803 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 0.000        ; 0.106      ; 3.141      ;
; 2.828 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 0.000        ; 0.105      ; 3.165      ;
; 2.828 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 0.000        ; 0.105      ; 3.165      ;
; 2.828 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 0.000        ; 0.105      ; 3.165      ;
; 2.828 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 0.000        ; 0.105      ; 3.165      ;
; 2.828 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 0.000        ; 0.105      ; 3.165      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ck'                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ck    ; Rise       ; ck                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|clk_1M                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; SD178_nrst~reg0                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[16]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[17]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[18]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[19]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[20]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[21]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[22]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[23]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[24]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[25]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|ena                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|addr_rw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|busy       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[7]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'up_mdu4:u7|fout'                                          ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[11]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[12]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[13]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[14]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[15]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; RGB[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:start      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[18]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[19]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[20]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[21]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[22]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[23]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \tsl:cnt_step    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[0]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[1]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[2]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[3]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[2]           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'                                                               ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[24]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[25]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[27]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[28]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[29]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[30]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[31]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|level         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[7]            ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'up_mdu5:u8|fout'                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; CS~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; DC~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; RGB_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; SCL~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; hi_lo       ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; bit_cnt[0]  ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; bit_cnt[2]  ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; fsm[2]      ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; fsm[5]      ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; fsm_back[7] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; CS~reg0     ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; DC~reg0     ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; SCL~reg0    ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; bit_cnt[1]  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[11] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[12] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[13] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[14] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[15] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[1]  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[2]  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[3]  ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+-----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; 6.978 ; 7.089 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; 6.650 ; 6.680 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; 3.201 ; 3.473 ; Rise       ; ck              ;
; nReset      ; ck              ; 5.330 ; 5.356 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; 7.610 ; 7.391 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; 7.571 ; 7.379 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; 7.610 ; 7.391 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; 7.361 ; 7.152 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; 7.191 ; 6.946 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; 4.130 ; 4.231 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; 2.698 ; 2.940 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; 4.130 ; 4.231 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; 6.667 ; 6.671 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-------------+-----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; -3.336 ; -3.403 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; -3.019 ; -3.209 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; -2.171 ; -2.449 ; Rise       ; ck              ;
; nReset      ; ck              ; -2.035 ; -2.396 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; -1.599 ; -1.782 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; -3.716 ; -3.897 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; -2.055 ; -2.228 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; -1.916 ; -2.064 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; -1.599 ; -1.782 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; -2.142 ; -2.351 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; -2.142 ; -2.351 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; -3.513 ; -3.591 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; -3.839 ; -4.002 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+--------------+-----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 7.520  ; 7.686  ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 8.374  ; 8.257  ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 9.974  ; 9.862  ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 10.439 ; 10.163 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 9.384  ; 9.423  ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 9.084  ; 8.862  ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 10.465 ; 10.338 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 9.972  ; 9.510  ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 9.816  ; 9.611  ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 10.465 ; 10.338 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 8.807  ; 8.709  ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 9.082  ; 8.796  ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 8.128  ; 8.148  ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 7.220  ; 7.027  ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 6.991  ; 6.824  ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 6.636  ; 6.526  ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 8.128  ; 8.148  ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 8.862  ; 8.905  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 7.574  ; 7.358  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 8.862  ; 8.905  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 8.085  ; 7.894  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 8.421  ; 8.152  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 7.391  ; 7.237  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 7.776  ; 7.622  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 8.178  ; 7.981  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 8.261  ; 7.986  ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 7.718  ; 7.504  ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 7.646  ; 7.436  ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 7.679  ; 7.488  ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 7.308  ; 7.130  ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 7.342  ; 7.160  ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 7.718  ; 7.504  ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 7.664  ; 7.447  ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 7.672  ; 7.449  ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 7.747  ; 7.605  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 7.747  ; 7.605  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 7.641  ; 7.445  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 7.637  ; 7.443  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 7.620  ; 7.409  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 7.333  ; 7.159  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 7.044  ; 6.907  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 7.682  ; 7.470  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 7.684  ; 7.470  ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 8.511  ; 8.888  ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 8.074  ; 7.935  ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 9.894  ; 10.051 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 8.414  ; 8.679  ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 8.900  ; 8.727  ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+--------------+-----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 6.651  ; 6.651  ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 8.175  ; 8.062  ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 9.251  ; 9.133  ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 8.444  ; 8.115  ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 9.106  ; 8.993  ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 7.985  ; 7.730  ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 8.545  ; 8.448  ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 9.663  ; 9.217  ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 9.513  ; 9.313  ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 10.195 ; 10.075 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 8.545  ; 8.448  ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 8.809  ; 8.530  ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 6.460  ; 6.351  ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 7.021  ; 6.833  ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 6.801  ; 6.637  ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 6.460  ; 6.351  ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 7.950  ; 7.972  ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 7.184  ; 7.033  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 7.360  ; 7.149  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 8.654  ; 8.698  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 7.851  ; 7.664  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 8.173  ; 7.912  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 7.184  ; 7.033  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 7.554  ; 7.403  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 7.940  ; 7.747  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 8.019  ; 7.753  ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 7.105  ; 6.931  ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 7.429  ; 7.224  ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 7.461  ; 7.275  ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 7.105  ; 6.931  ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 7.138  ; 6.960  ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 7.498  ; 7.290  ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 7.447  ; 7.235  ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 7.455  ; 7.237  ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 6.851  ; 6.717  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 7.526  ; 7.386  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 7.424  ; 7.233  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 7.421  ; 7.231  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 7.405  ; 7.199  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 7.129  ; 6.959  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 6.851  ; 6.717  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 7.464  ; 7.258  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 7.466  ; 7.258  ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 8.266  ; 8.629  ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 7.847  ; 7.713  ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 9.653  ; 9.801  ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 8.173  ; 8.429  ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 8.641  ; 8.473  ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                     ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 28.51 MHz  ; 28.51 MHz       ; up_mdu4:u7|fout ;      ;
; 134.39 MHz ; 134.39 MHz      ; ck              ;      ;
; 145.16 MHz ; 145.16 MHz      ; DHT11:u2|clk_1M ;      ;
; 171.06 MHz ; 171.06 MHz      ; up_mdu5:u8|fout ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; up_mdu4:u7|fout ; -34.081 ; -1354.713     ;
; ck              ; -6.441  ; -885.866      ;
; DHT11:u2|clk_1M ; -5.889  ; -498.370      ;
; up_mdu5:u8|fout ; -4.846  ; -336.503      ;
+-----------------+---------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -0.328 ; -0.710        ;
; up_mdu4:u7|fout ; 0.382  ; 0.000         ;
; DHT11:u2|clk_1M ; 0.383  ; 0.000         ;
; up_mdu5:u8|fout ; 0.383  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary    ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -2.284 ; -62.176       ;
; DHT11:u2|clk_1M ; -0.879 ; -6.153        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Removal Summary    ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; DHT11:u2|clk_1M ; 1.407 ; 0.000         ;
; ck              ; 2.289 ; 0.000         ;
+-----------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; ck              ; -3.000 ; -345.010              ;
; up_mdu4:u7|fout ; -1.487 ; -263.199              ;
; DHT11:u2|clk_1M ; -1.487 ; -153.161              ;
; up_mdu5:u8|fout ; -1.487 ; -117.473              ;
+-----------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'up_mdu4:u7|fout'                                                                    ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; -34.081 ; TSL2561_int[12] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 35.008     ;
; -34.078 ; TSL2561_int[12] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 35.005     ;
; -34.019 ; TSL2561_int[11] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.946     ;
; -34.016 ; TSL2561_int[11] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.943     ;
; -33.984 ; TSL2561_int[11] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 34.896     ;
; -33.929 ; TSL2561_int[11] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.864     ;
; -33.917 ; TSL2561_int[12] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.844     ;
; -33.885 ; TSL2561_int[13] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.812     ;
; -33.882 ; TSL2561_int[13] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.809     ;
; -33.855 ; TSL2561_int[11] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.782     ;
; -33.855 ; TSL2561_int[13] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 34.767     ;
; -33.837 ; TSL2561_int[12] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 34.749     ;
; -33.800 ; TSL2561_int[13] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.735     ;
; -33.782 ; TSL2561_int[12] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.717     ;
; -33.721 ; TSL2561_int[13] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 34.648     ;
; -33.547 ; TSL2561_int[11] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.482     ;
; -33.418 ; TSL2561_int[13] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.353     ;
; -33.400 ; TSL2561_int[12] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 34.335     ;
; -32.892 ; TSL2561_int[10] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 33.819     ;
; -32.889 ; TSL2561_int[10] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 33.816     ;
; -32.728 ; TSL2561_int[10] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 33.655     ;
; -32.397 ; TSL2561_int[10] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 33.309     ;
; -32.342 ; TSL2561_int[10] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 33.277     ;
; -31.960 ; TSL2561_int[10] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 32.895     ;
; -30.111 ; TSL2561_int[9]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.086     ; 31.027     ;
; -30.056 ; TSL2561_int[9]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 30.995     ;
; -29.784 ; TSL2561_int[9]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 30.715     ;
; -29.781 ; TSL2561_int[9]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 30.712     ;
; -29.674 ; TSL2561_int[9]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 30.613     ;
; -29.620 ; TSL2561_int[9]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 30.551     ;
; -28.786 ; TSL2561_int[9]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.070     ; 29.718     ;
; -28.537 ; TSL2561_int[11] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.465     ;
; -28.486 ; TSL2561_int[10] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.414     ;
; -28.461 ; TSL2561_int[11] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.389     ;
; -28.408 ; TSL2561_int[13] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.336     ;
; -28.390 ; TSL2561_int[12] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.318     ;
; -28.304 ; TSL2561_int[12] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.232     ;
; -28.226 ; TSL2561_int[13] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 29.154     ;
; -28.034 ; TSL2561_int[9]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.095     ; 28.941     ;
; -27.734 ; TSL2561_int[10] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 28.637     ;
; -27.709 ; TSL2561_int[11] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 28.612     ;
; -27.638 ; TSL2561_int[9]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 28.547     ;
; -27.638 ; TSL2561_int[9]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 28.547     ;
; -27.552 ; TSL2561_int[12] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 28.455     ;
; -27.474 ; TSL2561_int[13] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 28.377     ;
; -27.338 ; TSL2561_int[10] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.243     ;
; -27.338 ; TSL2561_int[10] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.243     ;
; -27.313 ; TSL2561_int[11] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.218     ;
; -27.313 ; TSL2561_int[11] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.218     ;
; -27.156 ; TSL2561_int[12] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.061     ;
; -27.156 ; TSL2561_int[12] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 28.061     ;
; -27.078 ; TSL2561_int[13] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 27.983     ;
; -27.078 ; TSL2561_int[13] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 27.983     ;
; -27.037 ; TSL2561_int[8]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 27.968     ;
; -27.034 ; TSL2561_int[8]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 27.965     ;
; -26.950 ; TSL2561_int[10] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 27.878     ;
; -26.873 ; TSL2561_int[8]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 27.804     ;
; -26.802 ; TSL2561_int[8]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.086     ; 27.718     ;
; -26.747 ; TSL2561_int[8]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 27.686     ;
; -26.365 ; TSL2561_int[8]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 27.304     ;
; -26.163 ; TSL2561_int[8]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.070     ; 27.095     ;
; -25.411 ; TSL2561_int[8]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.095     ; 26.318     ;
; -25.015 ; TSL2561_int[8]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 25.924     ;
; -25.015 ; TSL2561_int[8]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 25.924     ;
; -24.993 ; TSL2561_int[7]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 25.905     ;
; -24.968 ; TSL2561_int[7]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 25.896     ;
; -24.938 ; TSL2561_int[7]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 25.873     ;
; -24.664 ; TSL2561_int[9]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.070     ; 25.596     ;
; -24.556 ; TSL2561_int[7]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 25.491     ;
; -24.357 ; TSL2561_int[7]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 25.284     ;
; -24.354 ; TSL2561_int[7]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 25.281     ;
; -24.216 ; TSL2561_int[7]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 25.119     ;
; -24.193 ; TSL2561_int[7]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 25.120     ;
; -23.820 ; TSL2561_int[7]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 24.725     ;
; -23.820 ; TSL2561_int[7]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 24.725     ;
; -21.740 ; TSL2561_int[6]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.090     ; 22.652     ;
; -21.685 ; TSL2561_int[6]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 22.620     ;
; -21.587 ; TSL2561_int[6]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 22.515     ;
; -21.385 ; TSL2561_int[6]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 22.312     ;
; -21.382 ; TSL2561_int[6]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 22.309     ;
; -21.349 ; TSL2561_int[8]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.070     ; 22.281     ;
; -21.303 ; TSL2561_int[6]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.067     ; 22.238     ;
; -21.221 ; TSL2561_int[6]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.075     ; 22.148     ;
; -20.876 ; TSL2561_int[6]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.099     ; 21.779     ;
; -20.480 ; TSL2561_int[6]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 21.385     ;
; -20.480 ; TSL2561_int[6]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.097     ; 21.385     ;
; -19.740 ; TSL2561_int[7]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.074     ; 20.668     ;
; -18.665 ; TSL2561_int[5]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.070     ; 19.597     ;
; -18.625 ; TSL2561_int[5]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.086     ; 19.541     ;
; -18.570 ; TSL2561_int[5]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 19.509     ;
; -18.188 ; TSL2561_int[5]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.063     ; 19.127     ;
; -17.913 ; TSL2561_int[5]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.095     ; 18.820     ;
; -17.613 ; TSL2561_int[7]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.065     ; 18.550     ;
; -17.582 ; TSL2561_int[9]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.061     ; 18.523     ;
; -17.539 ; TSL2561_int[5]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 18.470     ;
; -17.536 ; TSL2561_int[5]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.071     ; 18.467     ;
; -17.517 ; TSL2561_int[5]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 18.426     ;
; -17.517 ; TSL2561_int[5]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.093     ; 18.426     ;
; -17.515 ; TSL2561_int[8]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.061     ; 18.456     ;
; -17.510 ; TSL2561_int[11] ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.065     ; 18.447     ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ck'                                                                                                  ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.441 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.350      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.440 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.349      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.428 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.337      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.427 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.336      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.353 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.262      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.340 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.249      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.308 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.217      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.295 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.204      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.274 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.183      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.261 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.170      ;
; -6.188 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.085     ; 7.105      ;
; -6.165 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.085     ; 7.082      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.149 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.058      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.136 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.045      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
; -6.125 ; TSL2561:u1|cnt_delay[6] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.093     ; 7.034      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DHT11:u2|clk_1M'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -5.889 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.820      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.848 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.775      ;
; -5.845 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.774      ;
; -5.845 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.774      ;
; -5.845 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.774      ;
; -5.845 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.774      ;
; -5.840 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.771      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.799 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.726      ;
; -5.796 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.725      ;
; -5.796 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.725      ;
; -5.796 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.725      ;
; -5.796 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.725      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.785 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.713      ;
; -5.755 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.072     ; 6.685      ;
; -5.754 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.685      ;
; -5.737 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.072     ; 6.667      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.736 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.074     ; 6.664      ;
; -5.734 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.665      ;
; -5.734 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.665      ;
; -5.711 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 6.642      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.693 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.620      ;
; -5.690 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.619      ;
; -5.690 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.619      ;
; -5.690 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.619      ;
; -5.690 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.073     ; 6.619      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
; -5.670 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.075     ; 6.597      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'up_mdu5:u8|fout'                                                                   ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; -4.846 ; address[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.775      ;
; -4.767 ; delay_1[20] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.693      ;
; -4.767 ; delay_1[20] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.693      ;
; -4.761 ; delay_1[19] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.687      ;
; -4.761 ; delay_1[19] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.687      ;
; -4.755 ; add[7]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.685      ;
; -4.727 ; address[15] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.659      ;
; -4.681 ; address[2]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.610      ;
; -4.656 ; address[5]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.588      ;
; -4.649 ; delay_1[20] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.074     ; 5.577      ;
; -4.644 ; address[15] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.577      ;
; -4.643 ; delay_1[19] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.074     ; 5.571      ;
; -4.639 ; address[15] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.573      ;
; -4.637 ; address[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.566      ;
; -4.635 ; address[13] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.567      ;
; -4.630 ; address[6]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.562      ;
; -4.627 ; address[12] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.559      ;
; -4.615 ; address[3]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.547      ;
; -4.592 ; delay_1[18] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.518      ;
; -4.592 ; delay_1[18] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.518      ;
; -4.581 ; bit_cnt[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.512      ;
; -4.573 ; address[5]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.506      ;
; -4.568 ; address[5]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.502      ;
; -4.566 ; delay_1[20] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.495      ;
; -4.561 ; delay_1[20] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.491      ;
; -4.560 ; delay_1[19] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.489      ;
; -4.555 ; delay_1[19] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.485      ;
; -4.552 ; address[13] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.485      ;
; -4.549 ; bit_cnt[0]  ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.482      ;
; -4.547 ; address[13] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.481      ;
; -4.547 ; address[6]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.480      ;
; -4.544 ; add[5]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.474      ;
; -4.544 ; address[12] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.477      ;
; -4.542 ; address[6]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.476      ;
; -4.539 ; address[12] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.473      ;
; -4.537 ; delay_1[20] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.077     ; 5.462      ;
; -4.532 ; address[3]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.069     ; 5.465      ;
; -4.531 ; delay_1[19] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.077     ; 5.456      ;
; -4.527 ; address[3]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.068     ; 5.461      ;
; -4.519 ; delay_1[20] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.445      ;
; -4.513 ; delay_1[19] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.439      ;
; -4.483 ; bit_cnt[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.414      ;
; -4.478 ; delay_1[2]  ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.074     ; 5.406      ;
; -4.478 ; delay_1[2]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.074     ; 5.406      ;
; -4.474 ; delay_1[14] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.401      ;
; -4.474 ; delay_1[14] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.401      ;
; -4.474 ; delay_1[18] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.074     ; 5.402      ;
; -4.470 ; delay_1[20] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.401      ;
; -4.469 ; delay_1[20] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.400      ;
; -4.469 ; delay_1[20] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.400      ;
; -4.468 ; delay_1[20] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.399      ;
; -4.466 ; delay_1[17] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.392      ;
; -4.466 ; delay_1[17] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.076     ; 5.392      ;
; -4.465 ; delay_1[20] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.395      ;
; -4.465 ; delay_1[20] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.395      ;
; -4.464 ; delay_1[19] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.395      ;
; -4.463 ; delay_1[20] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.393      ;
; -4.463 ; delay_1[20] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.393      ;
; -4.463 ; delay_1[19] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.394      ;
; -4.463 ; delay_1[19] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.394      ;
; -4.462 ; delay_1[20] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.392      ;
; -4.462 ; delay_1[20] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.392      ;
; -4.462 ; delay_1[19] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.071     ; 5.393      ;
; -4.459 ; delay_1[19] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.389      ;
; -4.459 ; delay_1[19] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.389      ;
; -4.458 ; address[1]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.070     ; 5.390      ;
; -4.457 ; delay_1[19] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.387      ;
; -4.457 ; delay_1[19] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.387      ;
; -4.456 ; add[4]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.386      ;
; -4.456 ; delay_1[19] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.386      ;
; -4.456 ; delay_1[19] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.386      ;
; -4.447 ; address[3]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.073     ; 5.376      ;
; -4.442 ; delay_1[20] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.442 ; delay_1[20] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.369      ;
; -4.437 ; delay_1[20] ; delay_1[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.367      ;
; -4.437 ; delay_1[20] ; delay_1[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.072     ; 5.367      ;
; -4.436 ; delay_1[19] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
; -4.436 ; delay_1[19] ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.075     ; 5.363      ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ck'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.328 ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; 0.000        ; 2.819      ; 2.956      ;
; -0.207 ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout ; ck          ; 0.000        ; 2.819      ; 3.077      ;
; -0.175 ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout ; ck          ; 0.000        ; 2.818      ; 3.108      ;
; -0.023 ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; -0.500       ; 2.819      ; 2.761      ;
; 0.075  ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout ; ck          ; -0.500       ; 2.818      ; 2.858      ;
; 0.352  ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout ; ck          ; -0.500       ; 2.819      ; 3.136      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|stretch        ; TSL2561:u1|i2c_master:u0|stretch        ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|scl_ena        ; TSL2561:u1|i2c_master:u0|scl_ena        ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; \sd178_dri:s178[0]                      ; \sd178_dri:s178[0]                      ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; \sd178_dri:s178[3]                      ; \sd178_dri:s178[3]                      ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; \sd178_dri:s178[1]                      ; \sd178_dri:s178[1]                      ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; i2c_master:u0|state.wr                  ; i2c_master:u0|state.wr                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; i2c_master:u0|state.rd                  ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; sd178_ena                               ; sd178_ena                               ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; i2c_master:u0|state.command             ; i2c_master:u0|state.command             ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.s5                  ; TSL2561:u1|IICState.s5                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.s10                 ; TSL2561:u1|IICState.s10                 ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.s0                  ; TSL2561:u1|IICState.s0                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_1          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.s4                  ; TSL2561:u1|IICState.s4                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_4          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|IICState.POWER_ON_5          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|rw                           ; TSL2561:u1|rw                           ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|ena                          ; TSL2561:u1|ena                          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|state.command  ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|i2c_master:u0|state.ready    ; TSL2561:u1|i2c_master:u0|state.ready    ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|data_wr[2]                   ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|data_wr[0]                   ; TSL2561:u1|data_wr[0]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|data_wr[1]                   ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; TSL2561:u1|data_wr[7]                   ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.669      ;
; 0.384  ; SD178_nrst~reg0                         ; SD178_nrst~reg0                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; TSL2561:u1|IICState.s9                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; TSL2561:u1|IICState.s3                  ; TSL2561:u1|IICState.s3                  ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; i2c_master:u0|stretch                   ; i2c_master:u0|stretch                   ; ck              ; ck          ; 0.000        ; 0.070      ; 0.669      ;
; 0.398  ; i2c_master:u0|bit_cnt[0]                ; i2c_master:u0|bit_cnt[0]                ; ck              ; ck          ; 0.000        ; 0.071      ; 0.684      ;
; 0.398  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.684      ;
; 0.449  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.start               ; ck              ; ck          ; 0.000        ; 0.071      ; 0.735      ;
; 0.450  ; \sd178_dri:cnt_loop[5]                  ; \sd178_dri:cnt_loop[5]                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.736      ;
; 0.450  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rd[2]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.736      ;
; 0.451  ; \sd178_dri:t[25]                        ; \sd178_dri:t[25]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.736      ;
; 0.451  ; i2c_master:u0|state.stop                ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.071      ; 0.737      ;
; 0.451  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rd[5]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.737      ;
; 0.452  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rd[0]     ; ck              ; ck          ; 0.000        ; 0.070      ; 0.737      ;
; 0.452  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rd[4]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.738      ;
; 0.452  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rd[7]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.738      ;
; 0.452  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rd[1]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.738      ;
; 0.454  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rd[6]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.740      ;
; 0.459  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.070      ; 0.744      ;
; 0.473  ; TSL2561:u1|IICState.s7                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.070      ; 0.758      ;
; 0.481  ; TSL2561:u1|i2c_master:u0|state.slv_ack2 ; TSL2561:u1|i2c_master:u0|state.stop     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.767      ;
; 0.487  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.773      ;
; 0.488  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|IICState.s2                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.774      ;
; 0.488  ; TSL2561:u1|i2c_master:u0|state.rd       ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; ck              ; ck          ; 0.000        ; 0.071      ; 0.774      ;
; 0.490  ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; TSL2561:u1|i2c_master:u0|state.rd       ; ck              ; ck          ; 0.000        ; 0.071      ; 0.776      ;
; 0.490  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.776      ;
; 0.494  ; TSL2561:u1|i2c_master:u0|state.start    ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.780      ;
; 0.495  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.stop                ; ck              ; ck          ; 0.000        ; 0.071      ; 0.781      ;
; 0.497  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.783      ;
; 0.511  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.071      ; 0.797      ;
; 0.512  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.798      ;
; 0.554  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.840      ;
; 0.555  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.841      ;
; 0.628  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rd[3]     ; ck              ; ck          ; 0.000        ; 0.071      ; 0.914      ;
; 0.645  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_2          ; ck              ; ck          ; 0.000        ; 0.071      ; 0.931      ;
; 0.669  ; DHT11:u2|cnt[1]                         ; DHT11:u2|cnt[1]                         ; ck              ; ck          ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; up_mdu4:u7|cnt[1]                       ; up_mdu4:u7|cnt[1]                       ; ck              ; ck          ; 0.000        ; 0.071      ; 0.956      ;
; 0.673  ; up_mdu4:u7|cnt[2]                       ; up_mdu4:u7|cnt[2]                       ; ck              ; ck          ; 0.000        ; 0.071      ; 0.959      ;
; 0.673  ; DHT11:u2|cnt[2]                         ; DHT11:u2|cnt[2]                         ; ck              ; ck          ; 0.000        ; 0.071      ; 0.959      ;
; 0.685  ; DHT11:u2|cnt[5]                         ; DHT11:u2|cnt[5]                         ; ck              ; ck          ; 0.000        ; 0.071      ; 0.971      ;
; 0.687  ; \sd178_dri:t[10]                        ; \sd178_dri:t[10]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.972      ;
; 0.687  ; \sd178_dri:t[12]                        ; \sd178_dri:t[12]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.972      ;
; 0.687  ; up_mdu4:u7|cnt[3]                       ; up_mdu4:u7|cnt[3]                       ; ck              ; ck          ; 0.000        ; 0.071      ; 0.973      ;
; 0.688  ; \sd178_dri:t[16]                        ; \sd178_dri:t[16]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.973      ;
; 0.688  ; \sd178_dri:t[8]                         ; \sd178_dri:t[8]                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.973      ;
; 0.688  ; \sd178_dri:t[2]                         ; \sd178_dri:t[2]                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.973      ;
; 0.688  ; DHT11:u2|cnt[4]                         ; DHT11:u2|cnt[4]                         ; ck              ; ck          ; 0.000        ; 0.071      ; 0.974      ;
; 0.689  ; \sd178_dri:t[18]                        ; \sd178_dri:t[18]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.974      ;
; 0.689  ; \sd178_dri:t[24]                        ; \sd178_dri:t[24]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.974      ;
; 0.689  ; \sd178_dri:t[14]                        ; \sd178_dri:t[14]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.974      ;
; 0.689  ; DHT11:u2|cnt[0]                         ; DHT11:u2|cnt[0]                         ; ck              ; ck          ; 0.000        ; 0.071      ; 0.975      ;
; 0.690  ; \sd178_dri:t[3]                         ; \sd178_dri:t[3]                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.975      ;
; 0.690  ; up_mdu4:u7|cnt[0]                       ; up_mdu4:u7|cnt[0]                       ; ck              ; ck          ; 0.000        ; 0.071      ; 0.976      ;
; 0.690  ; \sd178_dri:cnt_loop[4]                  ; \sd178_dri:cnt_loop[4]                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.976      ;
; 0.691  ; \sd178_dri:t[19]                        ; \sd178_dri:t[19]                        ; ck              ; ck          ; 0.000        ; 0.070      ; 0.976      ;
; 0.691  ; \sd178_dri:t[6]                         ; \sd178_dri:t[6]                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.976      ;
; 0.691  ; \sd178_dri:t[4]                         ; \sd178_dri:t[4]                         ; ck              ; ck          ; 0.000        ; 0.070      ; 0.976      ;
; 0.691  ; \sd178_dri:cnt_loop[3]                  ; \sd178_dri:cnt_loop[3]                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.977      ;
; 0.691  ; \sd178_dri:cnt_loop[1]                  ; \sd178_dri:cnt_loop[1]                  ; ck              ; ck          ; 0.000        ; 0.071      ; 0.977      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'up_mdu4:u7|fout'                                                                             ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; 0.382 ; segout_2[0]~reg0 ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; seg_s            ; seg_s            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; seg_a            ; seg_a            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \key:x[0]        ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \key:x[1]        ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; sdsub[1]         ; sdsub[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:s2[2]      ; \main:s2[2]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:s2[0]      ; \main:s2[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:s2[1]      ; \main:s2[1]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \SEG_driver:x[2] ; \SEG_driver:x[2] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \SEG_driver:x[1] ; \SEG_driver:x[1] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:sound[3]   ; \main:sound[3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:sound[2]   ; \main:sound[2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; word_buf[4][1]   ; word_buf[4][1]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; word_buf[0][7]   ; word_buf[0][7]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:j[7]       ; \main:j[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.382 ; \main:sound[5]   ; \main:sound[5]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.669      ;
; 0.383 ; \SEG_driver:x[0] ; \SEG_driver:x[0] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.086      ; 0.684      ;
; 0.383 ; \main:j[6]       ; \main:j[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[5]       ; \main:j[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[4]       ; \main:j[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[3]       ; \main:j[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[2]       ; \main:j[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[1]       ; \main:j[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:j[0]       ; \main:j[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; pb[1]            ; pb[1]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; pe               ; pe               ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; sd_t[5]          ; sd_t[5]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:s1s[2]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:s1s[1]     ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; sdsub[0]         ; sdsub[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; \main:s1[0]      ; \main:s1[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.397 ; c1015[6]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.684      ;
; 0.398 ; \tsl:cnt_step    ; \tsl:cnt_step    ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.684      ;
; 0.398 ; pb[0]            ; pb[0]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.684      ;
; 0.398 ; \main:s1s[0]     ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.684      ;
; 0.442 ; c1015[3]         ; seg_scan[3]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.729      ;
; 0.444 ; c1015[4]         ; seg_scan[4]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.731      ;
; 0.449 ; \main:s1s[0]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.735      ;
; 0.450 ; segr[3][3]       ; seg2[3]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.736      ;
; 0.451 ; lx4[2]           ; segr[4][2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.737      ;
; 0.452 ; \key:x[1]        ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.739      ;
; 0.453 ; lx2[0]           ; segr[6][0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.739      ;
; 0.465 ; c1015[3]         ; c1015[2]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.752      ;
; 0.468 ; c1015[4]         ; c1015[3]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.755      ;
; 0.469 ; c1015[6]         ; seg_scan[6]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.756      ;
; 0.471 ; ko[2]~reg0       ; ko[3]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.757      ;
; 0.473 ; \main:sound[3]   ; word_buf[1][3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.760      ;
; 0.473 ; ko[0]~reg0       ; ko[1]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.759      ;
; 0.474 ; ko[1]~reg0       ; ko[2]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.760      ;
; 0.474 ; \key:x[0]        ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.761      ;
; 0.478 ; c1015[5]         ; seg_scan[5]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.765      ;
; 0.499 ; c1015[5]         ; c1015[4]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.786      ;
; 0.574 ; c1015[2]         ; seg_scan[2]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.861      ;
; 0.583 ; lx3[1]           ; segr[5][1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.070      ; 0.868      ;
; 0.589 ; c1015[0]         ; seg_scan[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.876      ;
; 0.604 ; ko[3]~reg0       ; ko[0]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.890      ;
; 0.625 ; TSL2561_int[0]   ; lx5[0]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.911      ;
; 0.642 ; c1015[2]         ; c1015[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.929      ;
; 0.672 ; \main:t[12]      ; \main:t[12]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.959      ;
; 0.674 ; \main:t[14]      ; \main:t[14]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.961      ;
; 0.674 ; \main:t[9]       ; \main:t[9]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.961      ;
; 0.674 ; \main:t[2]       ; \main:t[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.961      ;
; 0.675 ; \main:t[18]      ; \main:t[18]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.962      ;
; 0.675 ; \main:t[17]      ; \main:t[17]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.962      ;
; 0.675 ; \main:t[7]       ; \main:t[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.962      ;
; 0.675 ; \main:t[4]       ; \main:t[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.962      ;
; 0.676 ; \main:t[6]       ; \main:t[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.963      ;
; 0.677 ; \main:t[23]      ; \main:t[23]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.964      ;
; 0.677 ; \main:t[13]      ; \main:t[13]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.964      ;
; 0.678 ; \main:t[22]      ; \main:t[22]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.965      ;
; 0.678 ; \main:t[5]       ; \main:t[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.965      ;
; 0.679 ; \main:t[21]      ; \main:t[21]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.966      ;
; 0.679 ; \main:t[3]       ; \main:t[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.966      ;
; 0.680 ; \main:t[19]      ; \main:t[19]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.967      ;
; 0.687 ; \main:t[11]      ; \main:t[11]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.974      ;
; 0.688 ; \main:t[15]      ; \main:t[15]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.975      ;
; 0.688 ; \main:t[8]       ; \main:t[8]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.975      ;
; 0.688 ; \main:t[1]       ; \main:t[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.975      ;
; 0.690 ; \main:s1s[0]     ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.976      ;
; 0.701 ; seg_s            ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.988      ;
; 0.708 ; \main:s1s[1]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 0.994      ;
; 0.709 ; \main:t[0]       ; \main:t[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 0.996      ;
; 0.714 ; \main:sound[2]   ; word_buf[1][2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.001      ;
; 0.740 ; c1015[5]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.027      ;
; 0.804 ; c1015[1]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.091      ;
; 0.824 ; c1015[1]         ; seg_scan[1]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.111      ;
; 0.828 ; c1015[3]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.115      ;
; 0.839 ; TSL2561_int[1]   ; lx5[1]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 1.125      ;
; 0.842 ; \main:s1s[1]     ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 1.128      ;
; 0.870 ; \main:t[16]      ; \main:t[16]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.157      ;
; 0.871 ; seg1[2]          ; segout[1]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.158      ;
; 0.877 ; seg1[1]          ; segout[4]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.164      ;
; 0.888 ; c1015[0]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.175      ;
; 0.906 ; c1015[1]         ; c1015[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.193      ;
; 0.908 ; seg1[0]          ; segout[5]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.195      ;
; 0.908 ; per              ; LED[15]~reg0     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.071      ; 1.194      ;
; 0.915 ; \main:t[20]      ; \main:t[20]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.072      ; 1.202      ;
; 0.916 ; \main:sound[7]   ; word_buf[1][7]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.098      ; 1.229      ;
; 0.924 ; \main:sound[6]   ; word_buf[1][6]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.096      ; 1.235      ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DHT11:u2|clk_1M'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.383 ; DHT11:u2|clk_2                        ; DHT11:u2|clk_2                        ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.669      ;
; 0.452 ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.737      ;
; 0.674 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.959      ;
; 0.674 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.959      ;
; 0.675 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.960      ;
; 0.675 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.960      ;
; 0.677 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.962      ;
; 0.678 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.963      ;
; 0.679 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.964      ;
; 0.679 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.964      ;
; 0.679 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.964      ;
; 0.679 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.964      ;
; 0.681 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.966      ;
; 0.682 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.967      ;
; 0.683 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.968      ;
; 0.686 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.971      ;
; 0.686 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.971      ;
; 0.687 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.972      ;
; 0.688 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.973      ;
; 0.688 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.973      ;
; 0.688 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.973      ;
; 0.688 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.973      ;
; 0.688 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.973      ;
; 0.689 ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.974      ;
; 0.690 ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.975      ;
; 0.691 ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.976      ;
; 0.692 ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.692 ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.692 ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.692 ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.692 ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.692 ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.977      ;
; 0.693 ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.978      ;
; 0.693 ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.978      ;
; 0.693 ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.978      ;
; 0.693 ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.978      ;
; 0.693 ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.978      ;
; 0.694 ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.979      ;
; 0.694 ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.979      ;
; 0.694 ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.979      ;
; 0.694 ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.979      ;
; 0.694 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.979      ;
; 0.695 ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.980      ;
; 0.695 ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.980      ;
; 0.699 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.984      ;
; 0.710 ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.995      ;
; 0.712 ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.997      ;
; 0.712 ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.997      ;
; 0.712 ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 0.997      ;
; 0.715 ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.000      ;
; 0.980 ; DHT11:u2|clk_2                        ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.066      ; 1.261      ;
; 0.996 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.281      ;
; 0.997 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.282      ;
; 0.997 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.282      ;
; 0.997 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.282      ;
; 0.998 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.283      ;
; 0.998 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.068      ; 1.281      ;
; 0.998 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.283      ;
; 0.998 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.283      ;
; 1.000 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.285      ;
; 1.001 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.286      ;
; 1.001 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.286      ;
; 1.002 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.287      ;
; 1.002 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.287      ;
; 1.003 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.288      ;
; 1.007 ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.292      ;
; 1.008 ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.293      ;
; 1.008 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.293      ;
; 1.009 ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.294      ;
; 1.009 ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.294      ;
; 1.009 ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.294      ;
; 1.009 ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.294      ;
; 1.009 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.069      ; 1.293      ;
; 1.009 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.294      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.295      ;
; 1.011 ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.296      ;
; 1.011 ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.070      ; 1.296      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'up_mdu5:u8|fout'                                                                   ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; 0.383 ; fsm[3]      ; fsm[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; fsm[0]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; fsm[6]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; fsm[7]      ; fsm[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; SDA~reg0    ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; RGB_data[7] ; RGB_data[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; fsm_back[3] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; fsm[5]      ; fsm[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; fsm_back[7] ; fsm_back[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; fsm_back[1] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; fsm_back[2] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; bit_cnt[2]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; bit_cnt[1]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; fsm_back[0] ; fsm_back[0] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; hi_lo       ; hi_lo       ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; RES~reg0    ; RES~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; CS~reg0     ; CS~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; DC~reg0     ; DC~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; SCL~reg0    ; SCL~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; bit_cnt[0]  ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.684      ;
; 0.449 ; add[14]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.735      ;
; 0.493 ; bit_cnt[0]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.778      ;
; 0.503 ; RGB[0]      ; RGB_data[7] ; up_mdu4:u7|fout ; up_mdu5:u8|fout ; 0.000        ; 0.021      ; 0.739      ;
; 0.504 ; fsm[1]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.789      ;
; 0.663 ; bit_cnt[0]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 0.948      ;
; 0.676 ; add[11]     ; add[11]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.962      ;
; 0.687 ; address[13] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.973      ;
; 0.687 ; add[13]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.973      ;
; 0.687 ; add[3]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.973      ;
; 0.688 ; address[15] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; address[11] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; add[5]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; add[1]      ; add[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.974      ;
; 0.690 ; add[6]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.976      ;
; 0.691 ; address[7]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.977      ;
; 0.691 ; address[9]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.977      ;
; 0.691 ; add[7]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.977      ;
; 0.692 ; address[14] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.978      ;
; 0.692 ; add[2]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.978      ;
; 0.693 ; address[12] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.979      ;
; 0.693 ; add[4]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.979      ;
; 0.693 ; add[12]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.979      ;
; 0.694 ; address[8]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; address[10] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.980      ;
; 0.708 ; address[3]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.994      ;
; 0.709 ; address[5]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.995      ;
; 0.710 ; address[1]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.996      ;
; 0.711 ; address[6]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 0.997      ;
; 0.714 ; address[2]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.000      ;
; 0.715 ; address[4]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.001      ;
; 0.736 ; address[0]  ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.022      ;
; 0.742 ; fsm[3]      ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.028      ;
; 0.742 ; fsm[3]      ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.028      ;
; 0.742 ; fsm[3]      ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.028      ;
; 0.745 ; fsm[3]      ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.031      ;
; 0.781 ; fsm[7]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.067      ;
; 0.839 ; add[8]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.125      ;
; 0.853 ; add[10]     ; add[10]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.139      ;
; 0.862 ; add[9]      ; add[9]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.148      ;
; 0.900 ; add[0]      ; add[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.186      ;
; 0.998 ; add[11]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.284      ;
; 1.009 ; add[13]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.009 ; add[2]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.009 ; address[13] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.009 ; add[3]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.009 ; add[6]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.010 ; address[12] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; add[12]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; address[14] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; add[4]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; add[5]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; address[11] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; address[10] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; address[8]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.297      ;
; 1.012 ; add[1]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.298      ;
; 1.015 ; address[7]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.301      ;
; 1.015 ; address[9]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.301      ;
; 1.015 ; add[7]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.301      ;
; 1.024 ; add[6]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.310      ;
; 1.026 ; add[2]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.312      ;
; 1.027 ; add[12]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.313      ;
; 1.027 ; address[12] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.313      ;
; 1.027 ; add[4]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.313      ;
; 1.028 ; address[10] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.314      ;
; 1.028 ; address[8]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.314      ;
; 1.029 ; address[0]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.315      ;
; 1.030 ; address[3]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.316      ;
; 1.030 ; address[6]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.316      ;
; 1.031 ; address[2]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.317      ;
; 1.031 ; address[5]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.317      ;
; 1.032 ; address[4]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.318      ;
; 1.034 ; address[1]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.320      ;
; 1.045 ; address[6]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.331      ;
; 1.046 ; address[0]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.332      ;
; 1.048 ; address[2]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.334      ;
; 1.049 ; address[4]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.335      ;
; 1.052 ; fsm[0]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.338      ;
; 1.094 ; add[11]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.380      ;
; 1.096 ; fsm[1]      ; fsm[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.070      ; 1.381      ;
; 1.101 ; add[3]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.071      ; 1.387      ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ck'                                                                                           ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.284 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 1.000        ; -0.081     ; 3.205      ;
; -2.284 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 1.000        ; -0.081     ; 3.205      ;
; -2.284 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 1.000        ; -0.081     ; 3.205      ;
; -2.284 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 1.000        ; -0.081     ; 3.205      ;
; -2.284 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 1.000        ; -0.081     ; 3.205      ;
; -2.266 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 1.000        ; -0.078     ; 3.190      ;
; -2.266 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 1.000        ; -0.078     ; 3.190      ;
; -2.266 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 1.000        ; -0.078     ; 3.190      ;
; -2.266 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 1.000        ; -0.078     ; 3.190      ;
; -2.266 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 1.000        ; -0.078     ; 3.190      ;
; -2.228 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 1.000        ; -0.079     ; 3.151      ;
; -2.228 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 1.000        ; -0.079     ; 3.151      ;
; -2.228 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 1.000        ; -0.079     ; 3.151      ;
; -2.228 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 1.000        ; -0.079     ; 3.151      ;
; -2.228 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 1.000        ; -0.079     ; 3.151      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -2.053 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 1.000        ; -0.082     ; 2.973      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
; -1.996 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 1.000        ; -0.071     ; 2.927      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'DHT11:u2|clk_1M'                                                                                             ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
; -0.879 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.071     ; 1.810      ;
+--------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'DHT11:u2|clk_1M'                                                                                             ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
; 1.407 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.071      ; 1.693      ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ck'                                                                                           ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.289 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 0.000        ; 0.100      ; 2.604      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.328 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 0.000        ; 0.089      ; 2.632      ;
; 2.464 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 0.000        ; 0.091      ; 2.770      ;
; 2.464 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 0.000        ; 0.091      ; 2.770      ;
; 2.464 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 0.000        ; 0.091      ; 2.770      ;
; 2.464 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 0.000        ; 0.091      ; 2.770      ;
; 2.464 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 0.000        ; 0.091      ; 2.770      ;
; 2.502 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 0.000        ; 0.092      ; 2.809      ;
; 2.502 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 0.000        ; 0.092      ; 2.809      ;
; 2.502 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 0.000        ; 0.092      ; 2.809      ;
; 2.502 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 0.000        ; 0.092      ; 2.809      ;
; 2.502 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 0.000        ; 0.092      ; 2.809      ;
; 2.528 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 0.000        ; 0.090      ; 2.833      ;
; 2.528 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 0.000        ; 0.090      ; 2.833      ;
; 2.528 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 0.000        ; 0.090      ; 2.833      ;
; 2.528 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 0.000        ; 0.090      ; 2.833      ;
; 2.528 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 0.000        ; 0.090      ; 2.833      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ck'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ck    ; Rise       ; ck                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|clk_1M                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; SD178_nrst~reg0                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[16]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[17]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[18]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[19]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[20]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[21]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[22]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[23]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[24]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[25]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|ena                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|addr_rw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|busy       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[7]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'up_mdu4:u7|fout'                                           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[11]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[12]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[13]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[14]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[15]~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; RGB[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:start      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[18]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[19]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[20]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[21]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[22]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[23]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \tsl:cnt_step    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[0]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[1]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[2]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[3]~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[2]           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'                                                                ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[24]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[25]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[27]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[28]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[29]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[30]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[31]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|level         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[7]            ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'up_mdu5:u8|fout'                                            ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; CS~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; DC~reg0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; RGB_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; SCL~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; add[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; address[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; bit_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; delay_1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; fsm_back[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; up_mdu5:u8|fout ; Rise       ; hi_lo       ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; RGB_data[7] ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[0]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[10]     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[11]     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[12]     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[13]     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[14]     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[1]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[2]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[3]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[4]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[5]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[6]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[7]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[8]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; add[9]      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[11] ;
+--------+--------------+----------------+------------------+-----------------+------------+-------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+-----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; 6.601 ; 6.447 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; 6.249 ; 5.945 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; 2.908 ; 2.973 ; Rise       ; ck              ;
; nReset      ; ck              ; 4.930 ; 4.694 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; 7.233 ; 6.621 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; 7.189 ; 6.614 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; 7.233 ; 6.621 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; 6.984 ; 6.429 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; 6.819 ; 6.227 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; 3.859 ; 3.762 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; 2.491 ; 2.572 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; 3.859 ; 3.762 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; 6.235 ; 5.948 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-------------+-----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; -3.135 ; -2.955 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; -2.781 ; -2.815 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; -1.952 ; -2.060 ; Rise       ; ck              ;
; nReset      ; ck              ; -1.828 ; -2.069 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; -1.470 ; -1.527 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; -3.469 ; -3.450 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; -1.921 ; -1.918 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; -1.780 ; -1.790 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; -1.470 ; -1.527 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; -1.982 ; -2.051 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; -1.982 ; -2.051 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; -3.294 ; -3.191 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; -3.569 ; -3.518 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+-----------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+--------+-------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 7.002  ; 7.342 ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 8.054  ; 7.775 ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 9.646  ; 9.358 ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 10.035 ; 9.603 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 9.061  ; 8.945 ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 8.722  ; 8.356 ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 10.049 ; 9.762 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 9.596  ; 8.849 ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 9.366  ; 8.946 ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 10.049 ; 9.762 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 8.399  ; 8.123 ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 8.664  ; 8.196 ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 7.784  ; 7.768 ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 6.873  ; 6.602 ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 6.646  ; 6.427 ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 6.296  ; 6.148 ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 7.784  ; 7.768 ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 8.519  ; 8.426 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 7.226  ; 6.890 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 8.519  ; 8.426 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 7.704  ; 7.354 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 8.027  ; 7.634 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 7.029  ; 6.788 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 7.403  ; 7.146 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 7.776  ; 7.467 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 7.911  ; 7.462 ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 7.333  ; 7.050 ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 7.290  ; 6.987 ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 7.316  ; 7.034 ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 6.939  ; 6.709 ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 6.970  ; 6.737 ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 7.333  ; 7.050 ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 7.282  ; 6.995 ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 7.313  ; 6.979 ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 7.382  ; 7.112 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 7.382  ; 7.112 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 7.276  ; 6.989 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 7.271  ; 6.988 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 7.270  ; 6.928 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 6.960  ; 6.735 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 6.702  ; 6.493 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 7.301  ; 7.015 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 7.304  ; 7.017 ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 7.959  ; 8.529 ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 7.729  ; 7.430 ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 9.374  ; 9.683 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 7.855  ; 8.327 ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 8.525  ; 8.140 ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 6.196 ; 6.196 ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 7.871 ; 7.601 ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 8.911 ; 8.753 ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 8.102 ; 7.644 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 8.789 ; 8.570 ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 7.670 ; 7.312 ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 8.154 ; 7.887 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 9.304 ; 8.583 ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 9.082 ; 8.677 ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 9.796 ; 9.523 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 8.154 ; 7.887 ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 8.408 ; 7.956 ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 6.134 ; 5.989 ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 6.689 ; 6.425 ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 6.470 ; 6.257 ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 6.134 ; 5.989 ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 7.621 ; 7.607 ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 6.837 ; 6.603 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 7.027 ; 6.701 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 8.326 ; 8.240 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 7.486 ; 7.147 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 7.796 ; 7.416 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 6.837 ; 6.603 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 7.197 ; 6.947 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 7.555 ; 7.256 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 7.685 ; 7.251 ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 6.751 ; 6.527 ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 7.087 ; 6.794 ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 7.113 ; 6.839 ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 6.751 ; 6.527 ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 6.780 ; 6.554 ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 7.129 ; 6.855 ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 7.081 ; 6.802 ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 7.110 ; 6.786 ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 6.523 ; 6.320 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 7.176 ; 6.914 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 7.075 ; 6.796 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 7.069 ; 6.795 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 7.069 ; 6.737 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 6.771 ; 6.552 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 6.523 ; 6.320 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 7.099 ; 6.821 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 7.101 ; 6.824 ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 7.738 ; 8.287 ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 7.518 ; 7.229 ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 9.156 ; 9.449 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 7.639 ; 8.093 ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 8.282 ; 7.911 ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; up_mdu4:u7|fout ; -15.712 ; -547.294      ;
; ck              ; -2.516  ; -290.769      ;
; DHT11:u2|clk_1M ; -2.190  ; -170.242      ;
; up_mdu5:u8|fout ; -1.702  ; -110.240      ;
+-----------------+---------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Hold Summary        ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -0.335 ; -0.813        ;
; up_mdu4:u7|fout ; 0.164  ; 0.000         ;
; DHT11:u2|clk_1M ; 0.167  ; 0.000         ;
; up_mdu5:u8|fout ; 0.167  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary    ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; ck              ; -0.668 ; -17.128       ;
; DHT11:u2|clk_1M ; 0.101  ; 0.000         ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Removal Summary    ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; DHT11:u2|clk_1M ; 0.658 ; 0.000         ;
; ck              ; 1.068 ; 0.000         ;
+-----------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; ck              ; -3.000 ; -245.952              ;
; up_mdu4:u7|fout ; -1.000 ; -177.000              ;
; DHT11:u2|clk_1M ; -1.000 ; -103.000              ;
; up_mdu5:u8|fout ; -1.000 ; -79.000               ;
+-----------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'up_mdu4:u7|fout'                                                                    ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+
; -15.712 ; TSL2561_int[11] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.661     ;
; -15.711 ; TSL2561_int[11] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.660     ;
; -15.710 ; TSL2561_int[12] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.659     ;
; -15.709 ; TSL2561_int[12] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.658     ;
; -15.641 ; TSL2561_int[13] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.590     ;
; -15.640 ; TSL2561_int[13] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.589     ;
; -15.634 ; TSL2561_int[11] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.583     ;
; -15.632 ; TSL2561_int[12] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.581     ;
; -15.563 ; TSL2561_int[13] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.512     ;
; -15.512 ; TSL2561_int[11] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 16.453     ;
; -15.484 ; TSL2561_int[11] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.440     ;
; -15.446 ; TSL2561_int[12] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 16.387     ;
; -15.444 ; TSL2561_int[13] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 16.385     ;
; -15.418 ; TSL2561_int[12] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.374     ;
; -15.416 ; TSL2561_int[13] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.372     ;
; -15.295 ; TSL2561_int[11] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.251     ;
; -15.229 ; TSL2561_int[12] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.185     ;
; -15.227 ; TSL2561_int[13] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 16.183     ;
; -15.159 ; TSL2561_int[10] ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.108     ;
; -15.158 ; TSL2561_int[10] ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.107     ;
; -15.081 ; TSL2561_int[10] ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 16.030     ;
; -14.826 ; TSL2561_int[10] ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 15.767     ;
; -14.798 ; TSL2561_int[10] ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 15.754     ;
; -14.609 ; TSL2561_int[10] ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 15.565     ;
; -13.752 ; TSL2561_int[9]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.042     ; 14.697     ;
; -13.724 ; TSL2561_int[9]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 14.684     ;
; -13.646 ; TSL2561_int[9]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 14.599     ;
; -13.645 ; TSL2561_int[9]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 14.598     ;
; -13.568 ; TSL2561_int[9]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 14.521     ;
; -13.535 ; TSL2561_int[9]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 14.495     ;
; -13.178 ; TSL2561_int[9]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.033     ; 14.132     ;
; -13.102 ; TSL2561_int[10] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 14.052     ;
; -13.008 ; TSL2561_int[12] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.958     ;
; -13.008 ; TSL2561_int[11] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.958     ;
; -12.888 ; TSL2561_int[13] ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.838     ;
; -12.761 ; TSL2561_int[9]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.050     ; 13.698     ;
; -12.685 ; TSL2561_int[10] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 13.618     ;
; -12.636 ; TSL2561_int[11] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.586     ;
; -12.591 ; TSL2561_int[12] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 13.524     ;
; -12.591 ; TSL2561_int[11] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 13.524     ;
; -12.570 ; TSL2561_int[12] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.520     ;
; -12.568 ; TSL2561_int[13] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 13.518     ;
; -12.560 ; TSL2561_int[9]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.048     ; 13.499     ;
; -12.559 ; TSL2561_int[9]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.048     ; 13.498     ;
; -12.490 ; TSL2561_int[8]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 13.443     ;
; -12.489 ; TSL2561_int[8]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 13.442     ;
; -12.484 ; TSL2561_int[10] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.419     ;
; -12.483 ; TSL2561_int[10] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.418     ;
; -12.471 ; TSL2561_int[13] ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 13.404     ;
; -12.412 ; TSL2561_int[8]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 13.365     ;
; -12.390 ; TSL2561_int[12] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.325     ;
; -12.390 ; TSL2561_int[11] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.325     ;
; -12.389 ; TSL2561_int[12] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.324     ;
; -12.389 ; TSL2561_int[11] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.324     ;
; -12.296 ; TSL2561_int[8]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.042     ; 13.241     ;
; -12.270 ; TSL2561_int[13] ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.205     ;
; -12.269 ; TSL2561_int[13] ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 13.204     ;
; -12.268 ; TSL2561_int[8]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 13.228     ;
; -12.079 ; TSL2561_int[8]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 13.039     ;
; -11.950 ; TSL2561_int[10] ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 12.900     ;
; -11.916 ; TSL2561_int[8]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.033     ; 12.870     ;
; -11.499 ; TSL2561_int[8]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.050     ; 12.436     ;
; -11.440 ; TSL2561_int[7]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 12.381     ;
; -11.412 ; TSL2561_int[7]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 12.368     ;
; -11.298 ; TSL2561_int[8]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.048     ; 12.237     ;
; -11.297 ; TSL2561_int[8]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.048     ; 12.236     ;
; -11.231 ; TSL2561_int[7]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 12.181     ;
; -11.223 ; TSL2561_int[7]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 12.179     ;
; -11.180 ; TSL2561_int[7]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 12.129     ;
; -11.179 ; TSL2561_int[7]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 12.128     ;
; -11.102 ; TSL2561_int[7]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 12.051     ;
; -10.852 ; TSL2561_int[9]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.033     ; 11.806     ;
; -10.814 ; TSL2561_int[7]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 11.747     ;
; -10.613 ; TSL2561_int[7]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 11.548     ;
; -10.612 ; TSL2561_int[7]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 11.547     ;
; -9.909  ; TSL2561_int[6]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.046     ; 10.850     ;
; -9.881  ; TSL2561_int[6]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 10.837     ;
; -9.814  ; TSL2561_int[6]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 10.763     ;
; -9.813  ; TSL2561_int[6]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 10.762     ;
; -9.736  ; TSL2561_int[6]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.038     ; 10.685     ;
; -9.727  ; TSL2561_int[6]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 10.677     ;
; -9.692  ; TSL2561_int[6]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.031     ; 10.648     ;
; -9.375  ; TSL2561_int[8]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.033     ; 10.329     ;
; -9.310  ; TSL2561_int[6]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.054     ; 10.243     ;
; -9.109  ; TSL2561_int[6]  ; lx3[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 10.044     ;
; -9.108  ; TSL2561_int[6]  ; lx3[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.052     ; 10.043     ;
; -8.623  ; TSL2561_int[7]  ; lx4[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.037     ; 9.573      ;
; -8.417  ; TSL2561_int[5]  ; lx4[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.042     ; 9.362      ;
; -8.389  ; TSL2561_int[5]  ; lx4[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 9.349      ;
; -8.307  ; TSL2561_int[5]  ; lx3[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.033     ; 9.261      ;
; -8.200  ; TSL2561_int[5]  ; lx4[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.027     ; 9.160      ;
; -7.995  ; TSL2561_int[5]  ; lx5[2]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 8.948      ;
; -7.994  ; TSL2561_int[5]  ; lx5[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 8.947      ;
; -7.917  ; TSL2561_int[5]  ; lx5[3]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.034     ; 8.870      ;
; -7.890  ; TSL2561_int[5]  ; lx3[1]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.050     ; 8.827      ;
; -7.795  ; TSL2561_int[8]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.026     ; 8.756      ;
; -7.758  ; TSL2561_int[7]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.030     ; 8.715      ;
; -7.719  ; TSL2561_int[9]  ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.026     ; 8.680      ;
; -7.709  ; TSL2561_int[12] ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.030     ; 8.666      ;
; -7.695  ; TSL2561_int[11] ; lx2[0]  ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 1.000        ; -0.030     ; 8.652      ;
+---------+-----------------+---------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ck'                                                                                                  ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.516 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.449      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.505 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.438      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.457 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.390      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.446 ; TSL2561:u1|cnt_delay[3] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.379      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.445 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.378      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.441 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.374      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.434 ; TSL2561:u1|cnt_delay[2] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.367      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.430 ; TSL2561:u1|cnt_delay[0] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.363      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.396 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.329      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.389 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.322      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.385 ; TSL2561:u1|cnt_delay[4] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.318      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[4]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[5]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[7]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[6]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[2]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.378 ; TSL2561:u1|cnt_delay[5] ; TSL2561:u1|data0[1]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.311      ;
; -2.352 ; TSL2561:u1|cnt_delay[1] ; TSL2561:u1|cnt_delay[14] ; ck           ; ck          ; 1.000        ; -0.046     ; 3.293      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[14]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[11]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[12]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[13]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[8]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[9]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[10]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.324 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[15]     ; ck           ; ck          ; 1.000        ; -0.054     ; 3.257      ;
; -2.313 ; TSL2561:u1|cnt_delay[7] ; TSL2561:u1|data0[3]      ; ck           ; ck          ; 1.000        ; -0.054     ; 3.246      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DHT11:u2|clk_1M'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.190 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.142      ;
; -2.165 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.117      ;
; -2.159 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.111      ;
; -2.134 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.086      ;
; -2.089 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.041      ;
; -2.084 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.036      ;
; -2.076 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.024      ;
; -2.076 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.024      ;
; -2.076 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.024      ;
; -2.076 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.024      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.075 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.022      ;
; -2.070 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.018      ;
; -2.070 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.018      ;
; -2.070 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.018      ;
; -2.070 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.018      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.069 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 3.016      ;
; -2.067 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.019      ;
; -2.061 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.013      ;
; -2.060 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.012      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.056 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 3.004      ;
; -2.053 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 3.005      ;
; -2.047 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.995      ;
; -2.047 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.995      ;
; -2.047 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.995      ;
; -2.047 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.995      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[11]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[10]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[12]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[13]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[18]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[19]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[20]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[21]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[23]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.046 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|k[24]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.993      ;
; -2.043 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 2.995      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[6]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[7]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[8]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[9]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[26]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[29]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[28]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[27]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[25]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[22]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[2]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[1]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.042 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|DHT11_BASIC:u0|k[0]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.990      ;
; -2.040 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[30]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.988      ;
; -2.040 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[4]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.988      ;
; -2.040 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[3]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.988      ;
; -2.040 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[5]          ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.039     ; 2.988      ;
; -2.039 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 2.991      ;
; -2.039 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[16]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.986      ;
; -2.039 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[14]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.986      ;
; -2.039 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[15]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.986      ;
; -2.039 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|k[17]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.040     ; 2.986      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'up_mdu5:u8|fout'                                                                   ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; -1.702 ; address[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.653      ;
; -1.623 ; address[2]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.574      ;
; -1.615 ; address[15] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.568      ;
; -1.610 ; address[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.561      ;
; -1.590 ; delay_1[20] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.537      ;
; -1.590 ; delay_1[20] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.537      ;
; -1.590 ; delay_1[19] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.537      ;
; -1.590 ; delay_1[19] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.537      ;
; -1.588 ; address[5]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.541      ;
; -1.588 ; address[13] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.541      ;
; -1.588 ; bit_cnt[0]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.035     ; 2.540      ;
; -1.583 ; address[12] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.536      ;
; -1.580 ; address[3]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.533      ;
; -1.564 ; address[6]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.517      ;
; -1.563 ; bit_cnt[0]  ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.516      ;
; -1.562 ; address[15] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.516      ;
; -1.556 ; address[15] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.510      ;
; -1.550 ; bit_cnt[1]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.035     ; 2.502      ;
; -1.546 ; delay_1[20] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.038     ; 2.495      ;
; -1.546 ; delay_1[19] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.038     ; 2.495      ;
; -1.541 ; delay_1[20] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.492      ;
; -1.541 ; delay_1[20] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.492      ;
; -1.541 ; delay_1[19] ; delay_1[16] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.492      ;
; -1.541 ; delay_1[19] ; delay_1[21] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.492      ;
; -1.540 ; address[3]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.491      ;
; -1.539 ; delay_1[20] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.490      ;
; -1.539 ; delay_1[20] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.490      ;
; -1.539 ; address[1]  ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.034     ; 2.492      ;
; -1.539 ; delay_1[19] ; delay_1[19] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.490      ;
; -1.539 ; delay_1[19] ; delay_1[18] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.490      ;
; -1.538 ; delay_1[20] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.488      ;
; -1.538 ; delay_1[20] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.488      ;
; -1.538 ; delay_1[19] ; delay_1[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.488      ;
; -1.538 ; delay_1[19] ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.488      ;
; -1.535 ; address[5]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.489      ;
; -1.535 ; address[13] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.489      ;
; -1.534 ; delay_1[20] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.484      ;
; -1.534 ; delay_1[19] ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.484      ;
; -1.533 ; delay_1[20] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.483      ;
; -1.533 ; delay_1[19] ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.483      ;
; -1.530 ; delay_1[20] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.480      ;
; -1.530 ; address[12] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.484      ;
; -1.530 ; delay_1[19] ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.480      ;
; -1.529 ; add[7]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.479      ;
; -1.529 ; address[5]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.483      ;
; -1.529 ; address[13] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.483      ;
; -1.528 ; delay_1[20] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.478      ;
; -1.528 ; delay_1[19] ; delay_1[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.478      ;
; -1.527 ; address[3]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.481      ;
; -1.524 ; address[12] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.478      ;
; -1.521 ; address[3]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.475      ;
; -1.511 ; address[6]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.465      ;
; -1.506 ; delay_1[20] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.453      ;
; -1.506 ; delay_1[19] ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.453      ;
; -1.505 ; address[6]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.459      ;
; -1.504 ; delay_1[18] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.451      ;
; -1.504 ; delay_1[18] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.451      ;
; -1.494 ; delay_1[20] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.441      ;
; -1.494 ; delay_1[19] ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.040     ; 2.441      ;
; -1.493 ; delay_1[20] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.443      ;
; -1.493 ; delay_1[19] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.443      ;
; -1.487 ; delay_1[20] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.437      ;
; -1.487 ; delay_1[19] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.437      ;
; -1.486 ; address[1]  ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.440      ;
; -1.480 ; address[1]  ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.033     ; 2.434      ;
; -1.476 ; delay_1[14] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.424      ;
; -1.476 ; delay_1[14] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.424      ;
; -1.475 ; delay_1[20] ; delay_1[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.425      ;
; -1.475 ; delay_1[20] ; delay_1[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.425      ;
; -1.475 ; delay_1[19] ; delay_1[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.425      ;
; -1.475 ; delay_1[19] ; delay_1[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.037     ; 2.425      ;
; -1.464 ; delay_1[1]  ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.415      ;
; -1.462 ; delay_1[12] ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.410      ;
; -1.462 ; delay_1[12] ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.410      ;
; -1.460 ; address[4]  ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.036     ; 2.411      ;
; -1.460 ; delay_1[18] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.038     ; 2.409      ;
; -1.458 ; delay_1[20] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[20] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
; -1.458 ; delay_1[19] ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 1.000        ; -0.039     ; 2.406      ;
+--------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ck'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.335 ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; 0.000        ; 1.406      ; 1.290      ;
; -0.253 ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout                         ; up_mdu4:u7|fout ; ck          ; 0.000        ; 1.405      ; 1.371      ;
; -0.225 ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout                         ; up_mdu5:u8|fout ; ck          ; 0.000        ; 1.406      ; 1.400      ;
; 0.167  ; SD178_nrst~reg0                         ; SD178_nrst~reg0                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; \sd178_dri:s178[0]                      ; \sd178_dri:s178[0]                      ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; i2c_master:u0|state.rd                  ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; sd178_ena                               ; sd178_ena                               ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; TSL2561:u1|IICState.s5                  ; TSL2561:u1|IICState.s5                  ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; TSL2561:u1|IICState.s10                 ; TSL2561:u1|IICState.s10                 ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; TSL2561:u1|IICState.s4                  ; TSL2561:u1|IICState.s4                  ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; TSL2561:u1|ena                          ; TSL2561:u1|ena                          ; ck              ; ck          ; 0.000        ; 0.036      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|stretch        ; TSL2561:u1|i2c_master:u0|stretch        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|scl_ena        ; TSL2561:u1|i2c_master:u0|scl_ena        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; \sd178_dri:s178[3]                      ; \sd178_dri:s178[3]                      ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; \sd178_dri:s178[1]                      ; \sd178_dri:s178[1]                      ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; i2c_master:u0|state.wr                  ; i2c_master:u0|state.wr                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; i2c_master:u0|state.command             ; i2c_master:u0|state.command             ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.s0                  ; TSL2561:u1|IICState.s0                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_1          ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_4          ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.s9                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.s3                  ; TSL2561:u1|IICState.s3                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|IICState.POWER_ON_5          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|rw                           ; TSL2561:u1|rw                           ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|state.command  ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|i2c_master:u0|state.ready    ; TSL2561:u1|i2c_master:u0|state.ready    ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; i2c_master:u0|stretch                   ; i2c_master:u0|stretch                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|data_wr[2]                   ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|data_wr[0]                   ; TSL2561:u1|data_wr[0]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|data_wr[1]                   ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; TSL2561:u1|data_wr[7]                   ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.307      ;
; 0.174  ; TSL2561:u1|i2c_master:u0|data_rx[1]     ; TSL2561:u1|i2c_master:u0|data_rd[1]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.313      ;
; 0.174  ; TSL2561:u1|i2c_master:u0|data_rx[2]     ; TSL2561:u1|i2c_master:u0|data_rd[2]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.313      ;
; 0.175  ; TSL2561:u1|i2c_master:u0|data_rx[0]     ; TSL2561:u1|i2c_master:u0|data_rd[0]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; i2c_master:u0|bit_cnt[0]                ; i2c_master:u0|bit_cnt[0]                ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; TSL2561:u1|i2c_master:u0|data_rx[4]     ; TSL2561:u1|i2c_master:u0|data_rd[4]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; TSL2561:u1|i2c_master:u0|data_rx[5]     ; TSL2561:u1|i2c_master:u0|data_rd[5]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; TSL2561:u1|i2c_master:u0|data_rx[7]     ; TSL2561:u1|i2c_master:u0|data_rd[7]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.175  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.314      ;
; 0.177  ; TSL2561:u1|i2c_master:u0|data_rx[6]     ; TSL2561:u1|i2c_master:u0|data_rd[6]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.316      ;
; 0.179  ; TSL2561:u1|IICState.s8                  ; TSL2561:u1|IICState.s9                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.318      ;
; 0.186  ; \sd178_dri:t[25]                        ; \sd178_dri:t[25]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.325      ;
; 0.186  ; \sd178_dri:cnt_loop[5]                  ; \sd178_dri:cnt_loop[5]                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.325      ;
; 0.186  ; TSL2561:u1|IICState.s7                  ; TSL2561:u1|IICState.s8                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.325      ;
; 0.190  ; i2c_master:u0|state.ready               ; i2c_master:u0|state.start               ; ck              ; ck          ; 0.000        ; 0.036      ; 0.330      ;
; 0.191  ; i2c_master:u0|state.stop                ; i2c_master:u0|state.ready               ; ck              ; ck          ; 0.000        ; 0.036      ; 0.331      ;
; 0.191  ; TSL2561:u1|i2c_master:u0|state.slv_ack2 ; TSL2561:u1|i2c_master:u0|state.stop     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.330      ;
; 0.194  ; TSL2561:u1|i2c_master:u0|state.rd       ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; ck              ; ck          ; 0.000        ; 0.035      ; 0.333      ;
; 0.194  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|data_wr[2]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.333      ;
; 0.195  ; TSL2561:u1|i2c_master:u0|state.mstr_ack ; TSL2561:u1|i2c_master:u0|state.rd       ; ck              ; ck          ; 0.000        ; 0.035      ; 0.334      ;
; 0.195  ; TSL2561:u1|IICState.s1                  ; TSL2561:u1|IICState.s2                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.334      ;
; 0.196  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.stop                ; ck              ; ck          ; 0.000        ; 0.036      ; 0.336      ;
; 0.197  ; TSL2561:u1|i2c_master:u0|state.start    ; TSL2561:u1|i2c_master:u0|state.command  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.336      ;
; 0.200  ; i2c_master:u0|state.mstr_ack            ; i2c_master:u0|state.rd                  ; ck              ; ck          ; 0.000        ; 0.036      ; 0.340      ;
; 0.207  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|IICState.POWER_ON_5          ; ck              ; ck          ; 0.000        ; 0.035      ; 0.346      ;
; 0.207  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[1]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.346      ;
; 0.209  ; TSL2561:u1|IICState.POWER_ON_4          ; TSL2561:u1|data_wr[7]                   ; ck              ; ck          ; 0.000        ; 0.035      ; 0.348      ;
; 0.239  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[1]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.378      ;
; 0.242  ; TSL2561:u1|i2c_master:u0|bit_cnt[0]     ; TSL2561:u1|i2c_master:u0|bit_cnt[2]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.381      ;
; 0.248  ; TSL2561:u1|i2c_master:u0|data_rx[3]     ; TSL2561:u1|i2c_master:u0|data_rd[3]     ; ck              ; ck          ; 0.000        ; 0.035      ; 0.387      ;
; 0.251  ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M                         ; DHT11:u2|clk_1M ; ck          ; -0.500       ; 1.406      ; 1.376      ;
; 0.256  ; TSL2561:u1|IICState.POWER_ON_1          ; TSL2561:u1|IICState.POWER_ON_2          ; ck              ; ck          ; 0.000        ; 0.035      ; 0.395      ;
; 0.275  ; DHT11:u2|cnt[1]                         ; DHT11:u2|cnt[1]                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.415      ;
; 0.276  ; up_mdu4:u7|cnt[1]                       ; up_mdu4:u7|cnt[1]                       ; ck              ; ck          ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; DHT11:u2|cnt[2]                         ; DHT11:u2|cnt[2]                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.416      ;
; 0.277  ; up_mdu4:u7|cnt[2]                       ; up_mdu4:u7|cnt[2]                       ; ck              ; ck          ; 0.000        ; 0.035      ; 0.416      ;
; 0.283  ; DHT11:u2|cnt[5]                         ; DHT11:u2|cnt[5]                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.423      ;
; 0.284  ; DHT11:u2|cnt[4]                         ; DHT11:u2|cnt[4]                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.424      ;
; 0.284  ; DHT11:u2|cnt[0]                         ; DHT11:u2|cnt[0]                         ; ck              ; ck          ; 0.000        ; 0.036      ; 0.424      ;
; 0.285  ; \sd178_dri:t[10]                        ; \sd178_dri:t[10]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.424      ;
; 0.285  ; \sd178_dri:t[12]                        ; \sd178_dri:t[12]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.424      ;
; 0.285  ; up_mdu4:u7|cnt[3]                       ; up_mdu4:u7|cnt[3]                       ; ck              ; ck          ; 0.000        ; 0.035      ; 0.424      ;
; 0.285  ; up_mdu4:u7|cnt[0]                       ; up_mdu4:u7|cnt[0]                       ; ck              ; ck          ; 0.000        ; 0.035      ; 0.424      ;
; 0.286  ; \sd178_dri:t[16]                        ; \sd178_dri:t[16]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[18]                        ; \sd178_dri:t[18]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[8]                         ; \sd178_dri:t[8]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[14]                        ; \sd178_dri:t[14]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[4]                         ; \sd178_dri:t[4]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[2]                         ; \sd178_dri:t[2]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; \sd178_dri:t[3]                         ; \sd178_dri:t[3]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.425      ;
; 0.287  ; \sd178_dri:t[20]                        ; \sd178_dri:t[20]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[19]                        ; \sd178_dri:t[19]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[24]                        ; \sd178_dri:t[24]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[11]                        ; \sd178_dri:t[11]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[13]                        ; \sd178_dri:t[13]                        ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[6]                         ; \sd178_dri:t[6]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:t[5]                         ; \sd178_dri:t[5]                         ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; \sd178_dri:cnt_loop[1]                  ; \sd178_dri:cnt_loop[1]                  ; ck              ; ck          ; 0.000        ; 0.035      ; 0.426      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'up_mdu4:u7|fout'                                                                             ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; 0.164 ; \SEG_driver:x[0] ; \SEG_driver:x[0] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.046      ; 0.314      ;
; 0.167 ; \main:j[6]       ; \main:j[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[5]       ; \main:j[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[4]       ; \main:j[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[3]       ; \main:j[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[2]       ; \main:j[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[1]       ; \main:j[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[0]       ; \main:j[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; segout_2[0]~reg0 ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; seg_s            ; seg_s            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; seg_a            ; seg_a            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \key:x[0]        ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \key:x[1]        ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; sdsub[1]         ; sdsub[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:s2[2]      ; \main:s2[2]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \SEG_driver:x[2] ; \SEG_driver:x[2] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \SEG_driver:x[1] ; \SEG_driver:x[1] ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; word_buf[4][1]   ; word_buf[4][1]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; word_buf[0][7]   ; word_buf[0][7]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; sd_t[5]          ; sd_t[5]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; sdsub[0]         ; sdsub[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; \main:j[7]       ; \main:j[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; \main:s2[0]      ; \main:s2[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:s2[1]      ; \main:s2[1]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:sound[3]   ; \main:sound[3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:sound[2]   ; \main:sound[2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; pb[1]            ; pb[1]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; pe               ; pe               ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:s1s[2]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:s1s[1]     ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:sound[5]   ; \main:sound[5]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; \main:s1[0]      ; \main:s1[0]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.174 ; c1015[6]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.314      ;
; 0.175 ; \tsl:cnt_step    ; \tsl:cnt_step    ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.175 ; lx4[2]           ; segr[4][2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.175 ; pb[0]            ; pb[0]            ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.175 ; \main:s1s[0]     ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.175 ; segr[3][3]       ; seg2[3]          ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.178 ; lx2[0]           ; segr[6][0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.317      ;
; 0.181 ; c1015[3]         ; c1015[2]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.321      ;
; 0.182 ; c1015[4]         ; c1015[3]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.322      ;
; 0.185 ; ko[2]~reg0       ; ko[3]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.324      ;
; 0.185 ; c1015[3]         ; seg_scan[3]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.325      ;
; 0.186 ; c1015[4]         ; seg_scan[4]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.326      ;
; 0.187 ; ko[1]~reg0       ; ko[2]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.326      ;
; 0.187 ; ko[0]~reg0       ; ko[1]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.326      ;
; 0.187 ; \key:x[0]        ; \key:x[1]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.327      ;
; 0.187 ; \main:s1s[0]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.326      ;
; 0.188 ; \main:sound[3]   ; word_buf[1][3]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.327      ;
; 0.188 ; \key:x[1]        ; \key:x[0]        ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.328      ;
; 0.198 ; c1015[5]         ; c1015[4]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.338      ;
; 0.201 ; c1015[6]         ; seg_scan[6]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.341      ;
; 0.202 ; c1015[5]         ; seg_scan[5]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.342      ;
; 0.234 ; lx3[1]           ; segr[5][1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.373      ;
; 0.241 ; c1015[2]         ; seg_scan[2]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.381      ;
; 0.247 ; TSL2561_int[0]   ; lx5[0]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.386      ;
; 0.248 ; c1015[0]         ; seg_scan[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.388      ;
; 0.249 ; ko[3]~reg0       ; ko[0]~reg0       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.388      ;
; 0.257 ; c1015[2]         ; c1015[1]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; \main:t[12]      ; \main:t[12]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.417      ;
; 0.279 ; \main:t[18]      ; \main:t[18]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; \main:t[17]      ; \main:t[17]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; \main:t[14]      ; \main:t[14]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; \main:t[9]       ; \main:t[9]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; \main:t[2]       ; \main:t[2]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; \main:t[4]       ; \main:t[4]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.418      ;
; 0.280 ; \main:t[13]      ; \main:t[13]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; \main:t[7]       ; \main:t[7]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; \main:t[5]       ; \main:t[5]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; \main:t[6]       ; \main:t[6]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.419      ;
; 0.281 ; \main:t[19]      ; \main:t[19]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; \main:t[22]      ; \main:t[22]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; \main:t[23]      ; \main:t[23]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; \main:t[21]      ; \main:t[21]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; \main:t[3]       ; \main:t[3]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.420      ;
; 0.286 ; \main:t[11]      ; \main:t[11]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.425      ;
; 0.287 ; \main:t[15]      ; \main:t[15]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; \main:t[8]       ; \main:t[8]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; \main:t[1]       ; \main:t[1]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.288 ; \main:s1s[0]     ; \main:s1s[1]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.427      ;
; 0.291 ; seg_s            ; segout_2[0]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.431      ;
; 0.293 ; \main:sound[2]   ; word_buf[1][2]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.432      ;
; 0.296 ; \main:s1s[1]     ; \main:s1s[2]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.435      ;
; 0.301 ; \main:t[0]       ; \main:t[0]       ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.440      ;
; 0.313 ; c1015[5]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.453      ;
; 0.341 ; c1015[1]         ; seg_scan[1]~reg0 ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.481      ;
; 0.344 ; \main:t[16]      ; \main:t[16]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.483      ;
; 0.348 ; TSL2561_int[1]   ; lx5[1]           ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.034      ; 0.486      ;
; 0.349 ; c1015[1]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.489      ;
; 0.361 ; c1015[1]         ; c1015[0]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.501      ;
; 0.371 ; \main:t[20]      ; \main:t[20]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.510      ;
; 0.371 ; c1015[0]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.511      ;
; 0.378 ; c1015[3]         ; c1015[6]         ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.036      ; 0.518      ;
; 0.382 ; \main:t[10]      ; \main:t[10]      ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.521      ;
; 0.384 ; \main:s1s[1]     ; \main:s1s[0]     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.523      ;
; 0.389 ; seg1[1]          ; segout[4]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.528      ;
; 0.392 ; per              ; LED[15]~reg0     ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.531      ;
; 0.394 ; seg1[2]          ; segout[1]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.533      ;
; 0.395 ; seg1[0]          ; segout[5]~reg0   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.035      ; 0.534      ;
; 0.404 ; \main:sound[7]   ; word_buf[1][7]   ; up_mdu4:u7|fout ; up_mdu4:u7|fout ; 0.000        ; 0.052      ; 0.560      ;
+-------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DHT11:u2|clk_1M'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.167 ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; DHT11:u2|clk_2                        ; DHT11:u2|clk_2                        ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|DHT11_BASIC:u0|level         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|DHT11_BASIC:u0|k[31]         ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|DHT11_BASIC:u0|data_out      ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.307      ;
; 0.186 ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.325      ;
; 0.278 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.417      ;
; 0.278 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.417      ;
; 0.279 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.418      ;
; 0.280 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.419      ;
; 0.281 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.420      ;
; 0.282 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.421      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.424      ;
; 0.286 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.425      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.426      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.427      ;
; 0.289 ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.428      ;
; 0.289 ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.428      ;
; 0.289 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.428      ;
; 0.297 ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.436      ;
; 0.297 ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.436      ;
; 0.298 ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.437      ;
; 0.298 ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.437      ;
; 0.298 ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.437      ;
; 0.427 ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.566      ;
; 0.428 ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.567      ;
; 0.428 ; DHT11:u2|\process_1:cnt[15]           ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.567      ;
; 0.428 ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.567      ;
; 0.429 ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.568      ;
; 0.429 ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.033      ; 0.566      ;
; 0.430 ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.569      ;
; 0.434 ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.573      ;
; 0.434 ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.573      ;
; 0.434 ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.573      ;
; 0.434 ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.573      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.034      ; 0.573      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|\process_1:cnt[11]           ; DHT11:u2|\process_1:cnt[12]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; DHT11:u2|\process_1:cnt[13]           ; DHT11:u2|\process_1:cnt[14]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.574      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.575      ;
; 0.436 ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.575      ;
; 0.438 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[9]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.577      ;
; 0.438 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[7]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.577      ;
; 0.438 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[3]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.577      ;
; 0.438 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[1]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.577      ;
; 0.439 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[5]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.578      ;
; 0.439 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[17]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.578      ;
; 0.440 ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|\process_1:cnt[19]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.579      ;
; 0.441 ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.580      ;
; 0.441 ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.580      ;
; 0.441 ; DHT11:u2|\process_1:cnt[0]            ; DHT11:u2|\process_1:cnt[2]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.580      ;
; 0.442 ; DHT11:u2|\process_1:cnt[4]            ; DHT11:u2|\process_1:cnt[6]            ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.581      ;
; 0.442 ; DHT11:u2|\process_1:cnt[16]           ; DHT11:u2|\process_1:cnt[18]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.581      ;
; 0.443 ; DHT11:u2|\process_1:cnt[8]            ; DHT11:u2|\process_1:cnt[10]           ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.033      ; 0.580      ;
; 0.444 ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.583      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'up_mdu5:u8|fout'                                                                   ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+
; 0.167 ; fsm[3]      ; fsm[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; fsm[0]      ; fsm[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; RGB_data[7] ; RGB_data[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; fsm_back[3] ; fsm_back[3] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm[6]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm[7]      ; fsm[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm[5]      ; fsm[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm_back[7] ; fsm_back[7] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm_back[1] ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm_back[2] ; fsm_back[2] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; bit_cnt[2]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; bit_cnt[1]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; fsm_back[0] ; fsm_back[0] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; hi_lo       ; hi_lo       ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; RES~reg0    ; RES~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; CS~reg0     ; CS~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; DC~reg0     ; DC~reg0     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; SDA~reg0    ; SDA~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; SCL~reg0    ; SCL~reg0    ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.175 ; bit_cnt[0]  ; bit_cnt[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.314      ;
; 0.184 ; add[14]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.324      ;
; 0.202 ; fsm[1]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.341      ;
; 0.210 ; bit_cnt[0]  ; bit_cnt[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.349      ;
; 0.229 ; RGB[0]      ; RGB_data[7] ; up_mdu4:u7|fout ; up_mdu5:u8|fout ; 0.000        ; -0.018     ; 0.315      ;
; 0.277 ; bit_cnt[0]  ; bit_cnt[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.416      ;
; 0.279 ; add[11]     ; add[11]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.419      ;
; 0.284 ; add[13]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.424      ;
; 0.285 ; address[13] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; address[15] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; add[5]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.425      ;
; 0.285 ; add[3]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.425      ;
; 0.285 ; add[1]      ; add[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.425      ;
; 0.286 ; address[11] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; add[7]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; add[6]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; address[7]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; address[9]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; add[4]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; add[12]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; add[2]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.427      ;
; 0.288 ; address[12] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; address[14] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; address[8]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.427      ;
; 0.289 ; address[10] ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.428      ;
; 0.297 ; address[3]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.436      ;
; 0.298 ; address[5]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.437      ;
; 0.298 ; address[6]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.437      ;
; 0.298 ; address[1]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.437      ;
; 0.299 ; address[2]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.438      ;
; 0.300 ; address[4]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.439      ;
; 0.309 ; address[0]  ; address[0]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.448      ;
; 0.312 ; fsm[3]      ; delay_1[24] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.452      ;
; 0.316 ; fsm[3]      ; delay_1[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.456      ;
; 0.316 ; fsm[3]      ; delay_1[22] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.456      ;
; 0.317 ; fsm[3]      ; delay_1[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.457      ;
; 0.339 ; fsm[7]      ; fsm[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.478      ;
; 0.346 ; add[8]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.486      ;
; 0.351 ; add[9]      ; add[9]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.491      ;
; 0.354 ; add[10]     ; add[10]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.494      ;
; 0.367 ; add[0]      ; add[0]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.507      ;
; 0.428 ; add[11]     ; add[12]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.568      ;
; 0.433 ; add[13]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.573      ;
; 0.434 ; add[5]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.574      ;
; 0.434 ; add[3]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.574      ;
; 0.434 ; add[1]      ; add[2]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.574      ;
; 0.434 ; address[13] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.573      ;
; 0.435 ; address[11] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.574      ;
; 0.435 ; add[7]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.575      ;
; 0.436 ; address[7]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.575      ;
; 0.436 ; address[9]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.575      ;
; 0.444 ; fsm[0]      ; fsm_back[1] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.584      ;
; 0.444 ; add[6]      ; add[7]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.584      ;
; 0.445 ; add[12]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.585      ;
; 0.445 ; add[4]      ; add[5]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.585      ;
; 0.445 ; add[2]      ; add[3]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.585      ;
; 0.446 ; address[12] ; address[13] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.446 ; address[14] ; address[15] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.446 ; address[8]  ; address[9]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.446 ; address[3]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.447 ; address[10] ; address[11] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.586      ;
; 0.447 ; address[5]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.586      ;
; 0.447 ; address[1]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.586      ;
; 0.447 ; add[6]      ; add[8]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.587      ;
; 0.448 ; add[12]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.588      ;
; 0.448 ; add[4]      ; add[6]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.588      ;
; 0.448 ; add[2]      ; add[4]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.588      ;
; 0.449 ; address[12] ; address[14] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.588      ;
; 0.449 ; address[8]  ; address[10] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.588      ;
; 0.450 ; address[10] ; address[12] ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.589      ;
; 0.455 ; fsm[1]      ; fsm[1]      ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.594      ;
; 0.456 ; address[6]  ; address[7]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.595      ;
; 0.456 ; address[0]  ; address[1]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.595      ;
; 0.457 ; address[2]  ; address[3]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.596      ;
; 0.458 ; address[4]  ; address[5]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.597      ;
; 0.459 ; address[6]  ; address[8]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.598      ;
; 0.459 ; address[0]  ; address[2]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.598      ;
; 0.460 ; address[2]  ; address[4]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.599      ;
; 0.461 ; address[4]  ; address[6]  ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.035      ; 0.600      ;
; 0.491 ; add[11]     ; add[13]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.631      ;
; 0.494 ; add[11]     ; add[14]     ; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 0.000        ; 0.036      ; 0.634      ;
+-------+-------------+-------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ck'                                                                                           ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.668 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 1.000        ; -0.043     ; 1.612      ;
; -0.668 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 1.000        ; -0.043     ; 1.612      ;
; -0.668 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 1.000        ; -0.043     ; 1.612      ;
; -0.668 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 1.000        ; -0.043     ; 1.612      ;
; -0.668 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 1.000        ; -0.043     ; 1.612      ;
; -0.646 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 1.000        ; -0.041     ; 1.592      ;
; -0.632 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 1.000        ; -0.042     ; 1.577      ;
; -0.632 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 1.000        ; -0.042     ; 1.577      ;
; -0.632 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 1.000        ; -0.042     ; 1.577      ;
; -0.632 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 1.000        ; -0.042     ; 1.577      ;
; -0.632 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 1.000        ; -0.042     ; 1.577      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.541 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 1.000        ; -0.043     ; 1.485      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 1.000        ; -0.038     ; 1.468      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'DHT11:u2|clk_1M'                                                                                            ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
; 0.101 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 1.000        ; -0.035     ; 0.851      ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'DHT11:u2|clk_1M'                                                                                             ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
; 0.658 ; DHT11:u2|clk_2 ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 0.000        ; 0.035      ; 0.797      ;
+-------+----------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ck'                                                                                           ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|busy           ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.start    ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.rd       ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.ready    ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack1 ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.slv_ack2 ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.mstr_ack ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.068 ; SD178_nrst~reg0 ; i2c_master:u0|state.stop     ; ck           ; ck          ; 0.000        ; 0.054      ; 1.226      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|state.wr       ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|state.command  ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[0]     ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[1]     ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|bit_cnt[2]     ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.084 ; SD178_nrst~reg0 ; i2c_master:u0|sda_int        ; ck           ; ck          ; 0.000        ; 0.048      ; 1.236      ;
; 1.182 ; SD178_nrst~reg0 ; i2c_master:u0|count[5]       ; ck           ; ck          ; 0.000        ; 0.049      ; 1.335      ;
; 1.182 ; SD178_nrst~reg0 ; i2c_master:u0|count[2]       ; ck           ; ck          ; 0.000        ; 0.049      ; 1.335      ;
; 1.182 ; SD178_nrst~reg0 ; i2c_master:u0|count[3]       ; ck           ; ck          ; 0.000        ; 0.049      ; 1.335      ;
; 1.182 ; SD178_nrst~reg0 ; i2c_master:u0|count[4]       ; ck           ; ck          ; 0.000        ; 0.049      ; 1.335      ;
; 1.182 ; SD178_nrst~reg0 ; i2c_master:u0|stretch        ; ck           ; ck          ; 0.000        ; 0.049      ; 1.335      ;
; 1.196 ; SD178_nrst~reg0 ; i2c_master:u0|count[0]       ; ck           ; ck          ; 0.000        ; 0.050      ; 1.350      ;
; 1.196 ; SD178_nrst~reg0 ; i2c_master:u0|count[6]       ; ck           ; ck          ; 0.000        ; 0.050      ; 1.350      ;
; 1.196 ; SD178_nrst~reg0 ; i2c_master:u0|count[7]       ; ck           ; ck          ; 0.000        ; 0.050      ; 1.350      ;
; 1.196 ; SD178_nrst~reg0 ; i2c_master:u0|count[8]       ; ck           ; ck          ; 0.000        ; 0.050      ; 1.350      ;
; 1.196 ; SD178_nrst~reg0 ; i2c_master:u0|count[1]       ; ck           ; ck          ; 0.000        ; 0.050      ; 1.350      ;
; 1.213 ; SD178_nrst~reg0 ; i2c_master:u0|count[9]       ; ck           ; ck          ; 0.000        ; 0.048      ; 1.365      ;
; 1.213 ; SD178_nrst~reg0 ; i2c_master:u0|count[11]      ; ck           ; ck          ; 0.000        ; 0.048      ; 1.365      ;
; 1.213 ; SD178_nrst~reg0 ; i2c_master:u0|count[12]      ; ck           ; ck          ; 0.000        ; 0.048      ; 1.365      ;
; 1.213 ; SD178_nrst~reg0 ; i2c_master:u0|count[10]      ; ck           ; ck          ; 0.000        ; 0.048      ; 1.365      ;
; 1.213 ; SD178_nrst~reg0 ; i2c_master:u0|scl_ena        ; ck           ; ck          ; 0.000        ; 0.048      ; 1.365      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ck'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ck    ; Rise       ; ck                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|clk_1M                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; DHT11:u2|cnt[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; SD178_nrst~reg0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.POWER_ON_5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s10             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s11             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s3              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s4              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s5              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s6              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s7              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s8              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|IICState.s9              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|TSL2561_data[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|cnt_delay[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data0[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|data_wr[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|ena                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|addr_rw[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|bit_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|busy       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ck    ; Rise       ; TSL2561:u1|i2c_master:u0|count[7]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'up_mdu4:u7|fout'                                           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; LED[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; RGB[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; TSL2561_int[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \SEG_driver:x[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \key:x[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:j[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s1s[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s2[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:s[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:sound[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \main:t[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; \tsl:cnt_step    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; c1015[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; ko[3]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx1[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx2[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx3[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; up_mdu4:u7|fout ; Rise       ; lx4[2]           ;
+--------+--------------+----------------+------------+-----------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'DHT11:u2|clk_1M'                                                                ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|count1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|data_out_en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|hold_count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[24]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[25]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[26]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[27]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[28]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[29]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[30]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[31]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|k[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|keep_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|level         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|main_count[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|DHT11_BASIC:u0|ret_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; DHT11:u2|clk_1M ; Rise       ; DHT11:u2|\process_1:cnt[7]            ;
+--------+--------------+----------------+------------+-----------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'up_mdu5:u8|fout'                                           ;
+--------+--------------+----------------+-----------------+-----------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock           ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+-----------------+------------+-------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; CS~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; DC~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; RGB_data[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; SCL~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; add[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; address[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; bit_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; bit_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; bit_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; delay_1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm_back[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm_back[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm_back[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm_back[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; fsm_back[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; up_mdu5:u8|fout ; Rise       ; hi_lo       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; CS~reg0     ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; DC~reg0     ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; RES~reg0    ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; SCL~reg0    ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; SDA~reg0    ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[0]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[10] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[11] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[12] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[13] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[14] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[15] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[1]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[2]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[3]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[4]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[5]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[6]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[7]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[8]  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; up_mdu5:u8|fout ; Rise       ; address[9]  ;
+--------+--------------+----------------+-----------------+-----------------+------------+-------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+-----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; 3.050 ; 3.776 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; 2.895 ; 3.686 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; 1.456 ; 2.171 ; Rise       ; ck              ;
; nReset      ; ck              ; 2.330 ; 3.053 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; 3.234 ; 4.134 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; 3.218 ; 4.134 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; 3.234 ; 4.132 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; 3.116 ; 3.997 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; 3.035 ; 3.905 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; 1.829 ; 2.546 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; 1.260 ; 1.895 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; 1.829 ; 2.546 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; 2.945 ; 3.712 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-------------+-----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; -1.502 ; -2.185 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; -1.434 ; -2.048 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; -1.013 ; -1.670 ; Rise       ; ck              ;
; nReset      ; ck              ; -0.948 ; -1.581 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; -0.778 ; -1.353 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; -1.667 ; -2.304 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; -0.993 ; -1.584 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; -0.912 ; -1.489 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; -0.778 ; -1.353 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; -1.016 ; -1.623 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; -1.016 ; -1.623 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; -1.564 ; -2.250 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; -1.719 ; -2.427 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 4.431 ; 4.431 ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 4.037 ; 4.162 ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 4.859 ; 5.124 ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 4.936 ; 5.033 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 4.639 ; 4.842 ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 4.256 ; 4.377 ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 5.152 ; 5.433 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 4.556 ; 4.764 ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 4.572 ; 4.825 ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 5.152 ; 5.433 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 4.160 ; 4.370 ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 4.232 ; 4.415 ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 4.114 ; 4.263 ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 3.398 ; 3.459 ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 3.304 ; 3.366 ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 3.173 ; 3.218 ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 4.114 ; 4.263 ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 4.434 ; 4.653 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 3.555 ; 3.630 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 4.434 ; 4.653 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 3.771 ; 3.925 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 3.931 ; 4.065 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 3.491 ; 3.576 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 3.653 ; 3.768 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 3.849 ; 3.982 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 3.854 ; 3.973 ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 3.625 ; 3.725 ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 3.587 ; 3.686 ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 3.609 ; 3.725 ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 3.449 ; 3.529 ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 3.461 ; 3.544 ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 3.625 ; 3.723 ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 3.599 ; 3.695 ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 3.588 ; 3.670 ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 3.629 ; 3.760 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 3.629 ; 3.760 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 3.592 ; 3.702 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 3.586 ; 3.695 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 3.549 ; 3.660 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 3.461 ; 3.547 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 3.333 ; 3.410 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 3.609 ; 3.710 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 3.616 ; 3.712 ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 4.245 ; 4.120 ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 3.802 ; 3.916 ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 5.154 ; 4.884 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 4.173 ; 4.045 ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 4.159 ; 4.339 ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 3.394 ; 3.394 ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 3.947 ; 4.066 ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 4.617 ; 4.747 ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 4.011 ; 4.048 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 4.534 ; 4.650 ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 3.746 ; 3.823 ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 4.043 ; 4.245 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 4.424 ; 4.623 ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 4.439 ; 4.682 ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 5.033 ; 5.307 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 4.043 ; 4.245 ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 4.112 ; 4.288 ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 3.095 ; 3.139 ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 3.311 ; 3.370 ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 3.221 ; 3.280 ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 3.095 ; 3.139 ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 4.036 ; 4.182 ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 3.400 ; 3.480 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 3.461 ; 3.533 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 4.343 ; 4.557 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 3.669 ; 3.817 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 3.822 ; 3.951 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 3.400 ; 3.480 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 3.555 ; 3.666 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 3.744 ; 3.872 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 3.749 ; 3.862 ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 3.360 ; 3.437 ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 3.493 ; 3.587 ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 3.514 ; 3.625 ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 3.360 ; 3.437 ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 3.371 ; 3.451 ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 3.529 ; 3.623 ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 3.504 ; 3.596 ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 3.494 ; 3.572 ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 3.249 ; 3.322 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 3.532 ; 3.658 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 3.497 ; 3.603 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 3.492 ; 3.596 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 3.456 ; 3.562 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 3.372 ; 3.454 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 3.249 ; 3.322 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 3.514 ; 3.610 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 3.520 ; 3.612 ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 4.129 ; 4.009 ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 3.705 ; 3.814 ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 5.040 ; 4.776 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 4.060 ; 3.938 ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 4.047 ; 4.220 ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -37.255   ; -0.340 ; -2.466   ; 0.658   ; -3.000              ;
;  DHT11:u2|clk_1M ; -6.466    ; 0.167  ; -1.060   ; 0.658   ; -1.487              ;
;  ck              ; -7.059    ; -0.340 ; -2.466   ; 1.068   ; -3.000              ;
;  up_mdu4:u7|fout ; -37.255   ; 0.164  ; N/A      ; N/A     ; -1.487              ;
;  up_mdu5:u8|fout ; -5.179    ; 0.167  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -3325.852 ; -0.813 ; -74.992  ; 0.0     ; -878.843            ;
;  DHT11:u2|clk_1M ; -543.323  ; 0.000  ; -7.420   ; 0.000   ; -153.161            ;
;  ck              ; -963.609  ; -0.813 ; -67.572  ; 0.000   ; -345.010            ;
;  up_mdu4:u7|fout ; -1457.609 ; 0.000  ; N/A      ; N/A     ; -263.199            ;
;  up_mdu5:u8|fout ; -361.311  ; 0.000  ; N/A      ; N/A     ; -117.473            ;
+------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+-----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; 6.978 ; 7.089 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; 6.650 ; 6.680 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; 3.201 ; 3.473 ; Rise       ; ck              ;
; nReset      ; ck              ; 5.330 ; 5.356 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; 7.610 ; 7.391 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; 7.571 ; 7.379 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; 7.610 ; 7.391 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; 7.361 ; 7.152 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; 7.191 ; 6.946 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; 4.130 ; 4.231 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; 2.698 ; 2.940 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; 4.130 ; 4.231 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; 6.667 ; 6.671 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-------------+-----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN   ; DHT11:u2|clk_1M ; -1.502 ; -2.185 ; Rise       ; DHT11:u2|clk_1M ;
; nReset      ; DHT11:u2|clk_1M ; -1.434 ; -2.048 ; Rise       ; DHT11:u2|clk_1M ;
; TSL2561_sda ; ck              ; -1.013 ; -1.670 ; Rise       ; ck              ;
; nReset      ; ck              ; -0.948 ; -1.581 ; Rise       ; ck              ;
; ki[*]       ; up_mdu4:u7|fout ; -0.778 ; -1.353 ; Rise       ; up_mdu4:u7|fout ;
;  ki[0]      ; up_mdu4:u7|fout ; -1.667 ; -2.304 ; Rise       ; up_mdu4:u7|fout ;
;  ki[1]      ; up_mdu4:u7|fout ; -0.993 ; -1.584 ; Rise       ; up_mdu4:u7|fout ;
;  ki[2]      ; up_mdu4:u7|fout ; -0.912 ; -1.489 ; Rise       ; up_mdu4:u7|fout ;
;  ki[3]      ; up_mdu4:u7|fout ; -0.778 ; -1.353 ; Rise       ; up_mdu4:u7|fout ;
; sw[*]       ; up_mdu4:u7|fout ; -1.016 ; -1.623 ; Rise       ; up_mdu4:u7|fout ;
;  sw[0]      ; up_mdu4:u7|fout ; -1.016 ; -1.623 ; Rise       ; up_mdu4:u7|fout ;
;  sw[1]      ; up_mdu4:u7|fout ; -1.564 ; -2.250 ; Rise       ; up_mdu4:u7|fout ;
; nReset      ; up_mdu5:u8|fout ; -1.719 ; -2.427 ; Rise       ; up_mdu5:u8|fout ;
+-------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+--------------+-----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-----------------+--------+--------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 7.520  ; 7.686  ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 8.374  ; 8.257  ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 9.974  ; 9.862  ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 10.439 ; 10.163 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 9.384  ; 9.423  ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 9.084  ; 8.862  ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 10.465 ; 10.338 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 9.972  ; 9.510  ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 9.816  ; 9.611  ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 10.465 ; 10.338 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 8.807  ; 8.709  ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 9.082  ; 8.796  ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 8.128  ; 8.148  ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 7.220  ; 7.027  ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 6.991  ; 6.824  ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 6.636  ; 6.526  ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 8.128  ; 8.148  ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 8.862  ; 8.905  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 7.574  ; 7.358  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 8.862  ; 8.905  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 8.085  ; 7.894  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 8.421  ; 8.152  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 7.391  ; 7.237  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 7.776  ; 7.622  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 8.178  ; 7.981  ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 8.261  ; 7.986  ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 7.718  ; 7.504  ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 7.646  ; 7.436  ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 7.679  ; 7.488  ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 7.308  ; 7.130  ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 7.342  ; 7.160  ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 7.718  ; 7.504  ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 7.664  ; 7.447  ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 7.672  ; 7.449  ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 7.747  ; 7.605  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 7.747  ; 7.605  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 7.641  ; 7.445  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 7.637  ; 7.443  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 7.620  ; 7.409  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 7.333  ; 7.159  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 7.044  ; 6.907  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 7.682  ; 7.470  ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 7.684  ; 7.470  ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 8.511  ; 8.888  ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 8.074  ; 7.935  ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 9.894  ; 10.051 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 8.414  ; 8.679  ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 8.900  ; 8.727  ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+-----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-----------------+-------+-------+------------+-----------------+
; SHT11_PIN    ; DHT11:u2|clk_1M ; 3.394 ; 3.394 ; Rise       ; DHT11:u2|clk_1M ;
; SD178_nrst   ; ck              ; 3.947 ; 4.066 ; Rise       ; ck              ;
; SD178_scl    ; ck              ; 4.617 ; 4.747 ; Rise       ; ck              ;
; SD178_sda    ; ck              ; 4.011 ; 4.048 ; Rise       ; ck              ;
; TSL2561_scl  ; ck              ; 4.534 ; 4.650 ; Rise       ; ck              ;
; TSL2561_sda  ; ck              ; 3.746 ; 3.823 ; Rise       ; ck              ;
; LED[*]       ; up_mdu4:u7|fout ; 4.043 ; 4.245 ; Rise       ; up_mdu4:u7|fout ;
;  LED[11]     ; up_mdu4:u7|fout ; 4.424 ; 4.623 ; Rise       ; up_mdu4:u7|fout ;
;  LED[12]     ; up_mdu4:u7|fout ; 4.439 ; 4.682 ; Rise       ; up_mdu4:u7|fout ;
;  LED[13]     ; up_mdu4:u7|fout ; 5.033 ; 5.307 ; Rise       ; up_mdu4:u7|fout ;
;  LED[14]     ; up_mdu4:u7|fout ; 4.043 ; 4.245 ; Rise       ; up_mdu4:u7|fout ;
;  LED[15]     ; up_mdu4:u7|fout ; 4.112 ; 4.288 ; Rise       ; up_mdu4:u7|fout ;
; ko[*]        ; up_mdu4:u7|fout ; 3.095 ; 3.139 ; Rise       ; up_mdu4:u7|fout ;
;  ko[0]       ; up_mdu4:u7|fout ; 3.311 ; 3.370 ; Rise       ; up_mdu4:u7|fout ;
;  ko[1]       ; up_mdu4:u7|fout ; 3.221 ; 3.280 ; Rise       ; up_mdu4:u7|fout ;
;  ko[2]       ; up_mdu4:u7|fout ; 3.095 ; 3.139 ; Rise       ; up_mdu4:u7|fout ;
;  ko[3]       ; up_mdu4:u7|fout ; 4.036 ; 4.182 ; Rise       ; up_mdu4:u7|fout ;
; seg_scan[*]  ; up_mdu4:u7|fout ; 3.400 ; 3.480 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[0] ; up_mdu4:u7|fout ; 3.461 ; 3.533 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[1] ; up_mdu4:u7|fout ; 4.343 ; 4.557 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[2] ; up_mdu4:u7|fout ; 3.669 ; 3.817 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[3] ; up_mdu4:u7|fout ; 3.822 ; 3.951 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[4] ; up_mdu4:u7|fout ; 3.400 ; 3.480 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[5] ; up_mdu4:u7|fout ; 3.555 ; 3.666 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[6] ; up_mdu4:u7|fout ; 3.744 ; 3.872 ; Rise       ; up_mdu4:u7|fout ;
;  seg_scan[7] ; up_mdu4:u7|fout ; 3.749 ; 3.862 ; Rise       ; up_mdu4:u7|fout ;
; segout[*]    ; up_mdu4:u7|fout ; 3.360 ; 3.437 ; Rise       ; up_mdu4:u7|fout ;
;  segout[1]   ; up_mdu4:u7|fout ; 3.493 ; 3.587 ; Rise       ; up_mdu4:u7|fout ;
;  segout[2]   ; up_mdu4:u7|fout ; 3.514 ; 3.625 ; Rise       ; up_mdu4:u7|fout ;
;  segout[3]   ; up_mdu4:u7|fout ; 3.360 ; 3.437 ; Rise       ; up_mdu4:u7|fout ;
;  segout[4]   ; up_mdu4:u7|fout ; 3.371 ; 3.451 ; Rise       ; up_mdu4:u7|fout ;
;  segout[5]   ; up_mdu4:u7|fout ; 3.529 ; 3.623 ; Rise       ; up_mdu4:u7|fout ;
;  segout[6]   ; up_mdu4:u7|fout ; 3.504 ; 3.596 ; Rise       ; up_mdu4:u7|fout ;
;  segout[7]   ; up_mdu4:u7|fout ; 3.494 ; 3.572 ; Rise       ; up_mdu4:u7|fout ;
; segout_2[*]  ; up_mdu4:u7|fout ; 3.249 ; 3.322 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[0] ; up_mdu4:u7|fout ; 3.532 ; 3.658 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[1] ; up_mdu4:u7|fout ; 3.497 ; 3.603 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[2] ; up_mdu4:u7|fout ; 3.492 ; 3.596 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[3] ; up_mdu4:u7|fout ; 3.456 ; 3.562 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[4] ; up_mdu4:u7|fout ; 3.372 ; 3.454 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[5] ; up_mdu4:u7|fout ; 3.249 ; 3.322 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[6] ; up_mdu4:u7|fout ; 3.514 ; 3.610 ; Rise       ; up_mdu4:u7|fout ;
;  segout_2[7] ; up_mdu4:u7|fout ; 3.520 ; 3.612 ; Rise       ; up_mdu4:u7|fout ;
; CS           ; up_mdu5:u8|fout ; 4.129 ; 4.009 ; Rise       ; up_mdu5:u8|fout ;
; DC           ; up_mdu5:u8|fout ; 3.705 ; 3.814 ; Rise       ; up_mdu5:u8|fout ;
; RES          ; up_mdu5:u8|fout ; 5.040 ; 4.776 ; Rise       ; up_mdu5:u8|fout ;
; SCL          ; up_mdu5:u8|fout ; 4.060 ; 3.938 ; Rise       ; up_mdu5:u8|fout ;
; SDA          ; up_mdu5:u8|fout ; 4.047 ; 4.220 ; Rise       ; up_mdu5:u8|fout ;
+--------------+-----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; SD178_nrst    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ko[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ko[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ko[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ko[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; debug         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segout_2[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg_scan[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; BL            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RES           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; motor_out1    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; motor_out2    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; motor_pwm1    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; TSL2561_sda   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; TSL2561_scl   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SD178_sda     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SD178_scl     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SHT11_PIN     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TSL2561_sda             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TSL2561_scl             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SD178_sda               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SD178_scl               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SHT11_PIN               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ck                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ki[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ki[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ki[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ki[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD178_nrst    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; ko[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ko[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ko[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ko[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; debug         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; segout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; segout_2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; seg_scan[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; BL            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; RES           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; DC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00569 V          ; 0.066 V                              ; 0.016 V                              ; 6.89e-010 s                 ; 6.77e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00569 V         ; 0.066 V                             ; 0.016 V                             ; 6.89e-010 s                ; 6.77e-010 s                ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; motor_out1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; motor_out2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; motor_pwm1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; TSL2561_sda   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; TSL2561_scl   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; SD178_sda     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; SD178_scl     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; SHT11_PIN     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD178_nrst    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ko[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ko[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ko[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ko[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; debug         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; segout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segout_2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; seg_scan[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; seg_scan[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; BL            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RES           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; DC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; motor_out1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; motor_out2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; motor_pwm1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; TSL2561_sda   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; TSL2561_scl   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; SD178_sda     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SD178_scl     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; SHT11_PIN     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-----------------+-----------------+--------------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+--------------+----------+----------+----------+
; ck              ; ck              ; 34402        ; 0        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; ck              ; 1            ; 1        ; 0        ; 0        ;
; up_mdu4:u7|fout ; ck              ; 89           ; 1        ; 0        ; 0        ;
; up_mdu5:u8|fout ; ck              ; 1            ; 1        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 21404        ; 0        ; 0        ; 0        ;
; ck              ; up_mdu4:u7|fout ; 4439         ; 0        ; 0        ; 0        ;
; up_mdu4:u7|fout ; up_mdu4:u7|fout ; > 2147483647 ; 0        ; 0        ; 0        ;
; up_mdu5:u8|fout ; up_mdu4:u7|fout ; 13           ; 0        ; 0        ; 0        ;
; up_mdu4:u7|fout ; up_mdu5:u8|fout ; 1            ; 0        ; 0        ; 0        ;
; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 5077         ; 0        ; 0        ; 0        ;
+-----------------+-----------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-----------------+-----------------+--------------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+--------------+----------+----------+----------+
; ck              ; ck              ; 34402        ; 0        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; ck              ; 1            ; 1        ; 0        ; 0        ;
; up_mdu4:u7|fout ; ck              ; 89           ; 1        ; 0        ; 0        ;
; up_mdu5:u8|fout ; ck              ; 1            ; 1        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 21404        ; 0        ; 0        ; 0        ;
; ck              ; up_mdu4:u7|fout ; 4439         ; 0        ; 0        ; 0        ;
; up_mdu4:u7|fout ; up_mdu4:u7|fout ; > 2147483647 ; 0        ; 0        ; 0        ;
; up_mdu5:u8|fout ; up_mdu4:u7|fout ; 13           ; 0        ; 0        ; 0        ;
; up_mdu4:u7|fout ; up_mdu5:u8|fout ; 1            ; 0        ; 0        ; 0        ;
; up_mdu5:u8|fout ; up_mdu5:u8|fout ; 5077         ; 0        ; 0        ; 0        ;
+-----------------+-----------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; ck              ; ck              ; 29       ; 0        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 7        ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; ck              ; ck              ; 29       ; 0        ; 0        ; 0        ;
; DHT11:u2|clk_1M ; DHT11:u2|clk_1M ; 7        ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 436   ; 436  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Oct 16 10:41:58 2019
Info: Command: quartus_sta OLED128x32 -c OLED128x32
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'OLED128x32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name up_mdu4:u7|fout up_mdu4:u7|fout
    Info: create_clock -period 1.000 -name ck ck
    Info: create_clock -period 1.000 -name up_mdu5:u8|fout up_mdu5:u8|fout
    Info: create_clock -period 1.000 -name DHT11:u2|clk_1M DHT11:u2|clk_1M
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -37.255
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -37.255     -1457.609 up_mdu4:u7|fout 
    Info:    -7.059      -963.609 ck 
    Info:    -6.466      -543.323 DHT11:u2|clk_1M 
    Info:    -5.179      -361.311 up_mdu5:u8|fout 
Info: Worst-case hold slack is -0.340
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.340        -0.741 ck 
    Info:     0.429         0.000 up_mdu4:u7|fout 
    Info:     0.434         0.000 up_mdu5:u8|fout 
    Info:     0.435         0.000 DHT11:u2|clk_1M 
Info: Worst-case recovery slack is -2.466
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.466       -67.572 ck 
    Info:    -1.060        -7.420 DHT11:u2|clk_1M 
Info: Worst-case removal slack is 1.543
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.543         0.000 DHT11:u2|clk_1M 
    Info:     2.557         0.000 ck 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -345.010 ck 
    Info:    -1.487      -263.199 up_mdu4:u7|fout 
    Info:    -1.487      -153.161 DHT11:u2|clk_1M 
    Info:    -1.487      -117.473 up_mdu5:u8|fout 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -34.081
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -34.081     -1354.713 up_mdu4:u7|fout 
    Info:    -6.441      -885.866 ck 
    Info:    -5.889      -498.370 DHT11:u2|clk_1M 
    Info:    -4.846      -336.503 up_mdu5:u8|fout 
Info: Worst-case hold slack is -0.328
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.328        -0.710 ck 
    Info:     0.382         0.000 up_mdu4:u7|fout 
    Info:     0.383         0.000 DHT11:u2|clk_1M 
    Info:     0.383         0.000 up_mdu5:u8|fout 
Info: Worst-case recovery slack is -2.284
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.284       -62.176 ck 
    Info:    -0.879        -6.153 DHT11:u2|clk_1M 
Info: Worst-case removal slack is 1.407
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.407         0.000 DHT11:u2|clk_1M 
    Info:     2.289         0.000 ck 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -345.010 ck 
    Info:    -1.487      -263.199 up_mdu4:u7|fout 
    Info:    -1.487      -153.161 DHT11:u2|clk_1M 
    Info:    -1.487      -117.473 up_mdu5:u8|fout 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu5:u8|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu5:u8|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {up_mdu4:u7|fout}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -rise_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {DHT11:u2|clk_1M}] -fall_to [get_clocks {ck}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {up_mdu4:u7|fout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {DHT11:u2|clk_1M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -rise_to [get_clocks {ck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ck}] -fall_to [get_clocks {ck}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -15.712
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -15.712      -547.294 up_mdu4:u7|fout 
    Info:    -2.516      -290.769 ck 
    Info:    -2.190      -170.242 DHT11:u2|clk_1M 
    Info:    -1.702      -110.240 up_mdu5:u8|fout 
Info: Worst-case hold slack is -0.335
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.335        -0.813 ck 
    Info:     0.164         0.000 up_mdu4:u7|fout 
    Info:     0.167         0.000 DHT11:u2|clk_1M 
    Info:     0.167         0.000 up_mdu5:u8|fout 
Info: Worst-case recovery slack is -0.668
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.668       -17.128 ck 
    Info:     0.101         0.000 DHT11:u2|clk_1M 
Info: Worst-case removal slack is 0.658
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.658         0.000 DHT11:u2|clk_1M 
    Info:     1.068         0.000 ck 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -245.952 ck 
    Info:    -1.000      -177.000 up_mdu4:u7|fout 
    Info:    -1.000      -103.000 DHT11:u2|clk_1M 
    Info:    -1.000       -79.000 up_mdu5:u8|fout 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 236 megabytes
    Info: Processing ended: Wed Oct 16 10:42:14 2019
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:07


