// ARGS: --verilog adders/adder_d1/add_d1.v --protocol adders/adder_d1/add_d1.prot
// RETURN: 101
trace {
    add(1, 2, 4);
    add(4, 5, 10);
}
