# riscv-pipeline

## - [:label: DescriÃ§Ã£o](DescriÃ§Ã£o)

RepositÃ³rio de projeto desenvolvido em grupo para a disciplina PCS3612 - Arquitetura e OrganizaÃ§Ã£o de Computadores I, oferecida no segundo semestre de 2023. A atividade consiste na implementaÃ§Ã£o, em linguagem VHDL, do pipeline para um processador com tecnologia RISC-V.

## - [ðŸ’»: Tecnologias Utilizadas](TecnologiasUtilizadas)

* Linguagem VHDL
  * Bibliotecas ieee, ieee.std_logic_1164.all, ieee.numeric_std.all, ieee.math_real.all, std.textio.all e ieee.numeric_bit.all
* IDE VSCode 1.82.3 (cÃ³digo)
* Questa 2021.2 (simulaÃ§Ã£o)
* ModelSim 2020.1 (simulaÃ§Ã£o)
* Quartus Prime 20.1 (simulaÃ§Ã£o)
  
## - [ðŸ”°: InicializaÃ§Ã£o](InicializaÃ§Ã£o)

Para acessar o processador desenvolvido, abra a pasta pipe no ModelSim ou Questa e, apÃ³s a compilaÃ§Ã£o de todos os 
arquivos, inicie a simulaÃ§Ã£o da entidade riscv_pp_tb. Essa simulaÃ§Ã£o Ã© carregada com o cÃ³digo presente em program.txt. 
Para realizar testes adicionais, altere o conteÃºdo desse arquivo para a representaÃ§Ã£o hexadecimal das instruÃ§Ãµes a
serem executadas. Os sinais observados na simulaÃ§Ã£o podem ser escolhidos pela interface do ModelSim ou Questa.


## - [ðŸ“‚: OrganizaÃ§Ã£o](OrganizaÃ§Ã£o)
```bash
.
â”œâ”€â”€ pipe                   # Arquivos do pipeline
â”‚   â”œâ”€â”€ work               # Pasta work do VHDL
â”‚   â”œâ”€â”€ DF.vhd             # Componente do Fluxo de dados
|   â”œâ”€â”€ DF_EX.vhd          # MÃ³dulo do estÃ¡gio EX
|   â”œâ”€â”€ DF_ID.vhd          # MÃ³dulo do estÃ¡gio ID
|   â”œâ”€â”€ DF_IF.vhd          # MÃ³dulo do estÃ¡gio IF
|   â”œâ”€â”€ DF_WB.vhd          # MÃ³dulo do estÃ¡gio WB
|   â”œâ”€â”€ HAZARD_UNIT.vhd    # Componente da unidade de Hazard
|   â”œâ”€â”€ UC.vhd             # Componente da Unidade de Controle
â”‚   â”œâ”€â”€ alu.vhd            # Componente da ULA
|   â”œâ”€â”€ alu_1_bit.vhd      # Componente de ULA de 1 bit
|   â”œâ”€â”€ aludecoder.vhd     # Componente de decodificador de ULA
|   â”œâ”€â”€ maindec.vhd        # Componente de decodificador dos sinais de controle
|   â”œâ”€â”€ program.vhd        # CÃ³digo do RISC-V de Harris e Harris usado como referÃªncia para testes 
|   â”œâ”€â”€ ram.vhd            # Componente de RAM
|   â”œâ”€â”€ regfile.vhd        # Componente de banco de registradores
|   â”œâ”€â”€ register_d.vhd     # Componente de registrador do tipo D
|   â”œâ”€â”€ riscv_pp.vhd       # Arquivo principal do pipeline do risc-v
|   â”œâ”€â”€ riscv_pp_tb.vhd    # Arquivo de teste do pipeline
|   â”œâ”€â”€ rom.vhd            # Componente de ROM
|   â”œâ”€â”€ signExtend.vhd     # Componente de extensor de sinal
|   â”œâ”€â”€ signExtend.vhd.bak # Output da simulaÃ§Ã£o
|   â”œâ”€â”€ vsim.wlf           # Output da simulaÃ§Ã£o
â”‚   â””â”€â”€ wave.do            # Output da simulaÃ§Ã£o
â”œâ”€â”€ .gitignore              
â”œâ”€â”€ CITATION.cff
â””â”€â”€ README.md
```
