
title: Evaluating the Imagine Stream Architecture
authors: Jung Ho Ahn, William J. Dally, Brucek Khailany, Ujval J. Kapasi, and Abhishek Das

```
@inproceedings{10.5555/998680.1006734,
author = {Ahn, Jung Ho and Dally, William J. and Khailany, Brucek and Kapasi, Ujval J. and Das, Abhishek},
title = {Evaluating the Imagine Stream Architecture},
year = {2004},
isbn = {0769521436},
publisher = {IEEE Computer Society},
address = {USA},
booktitle = {Proceedings of the 31st Annual International Symposium on Computer Architecture},
pages = {14},
location = {M\"{u}nchen, Germany},
series = {ISCA '04}
}
```

## 概要

- Imagine[8]は，9.7KBのローカルレジスタファイルと128KBのストリームレジスタフィル(SRF)からなる2段階のレジスタ階層を持つストリームプロセッサである
- 6-wide VLIWの8つのSIMDクラスタとして構成される48個のFPUで並列性が活かされる
- 合成マイクロベンチ，メディア処理カーネル，フルアプリで評価
- マイクロベンチでは，演算性能 7.96 GFLOPS/25.4 GOPS，SRFバンド幅 12.7 GBps，1.58 GBpsのシステムメモリ帯域を達成．
- メディア処理カーネルではピーク演算性能の43%を達成
- フルアプリではピーク性能の39.4%を達成
  - 残りの36.4%はカーネル内ループの命令レベル並列性不足
  - 10.5%はカーネルのスタート/シャットダウンのオーバヘッド
  - 7.6%はメモリストール
  - 残りはホストプロセッサとの帯域不足
- 200MHzで動作するImagineは，QR decompositionで，7.42Wで4.81GFLOPSを達成

## 論文のキモ

- StreamCとKernelC
  - StreamCでカーネルの実行順序の指定とデータハンドリングを構成
  - KernelCは入力から出力を生成するループを記述
- アーキテクチャ
  - ホストプロセッサがStreamCからコンパイルされたコードを実行
  - Imagineはコプロ的に動作
    - 8個の演算クラスタ = 8-wideなSIMD = データレベル並列性の活用
	- 各クラスタは6個のFPU(3*fadd, 2*fmul, div/sqrt)とSP，COMMで構成 = 命令レベル並列性の活用
	  - FPUはdiv/sqrt以外，完全にパイプライン動作

## 評価内容

- マイクロベンチマークでの性能評価
  - 演算性能
  - ストリーム長とメモリバンド幅に着目した評価
- アプリケーション性能評価
  - 性能評価
  - オーバヘッドの解析

## 議論

- 演算とメモリバンド幅の比
- カーネル vs アプリ 比較
- ストリーム命令の解析
- ホストプロセッサのバンド幅
- シミュレーション vs 実評価
- 電力効率
  - 1.16GFLOPS/W (862pJ per floating-point operation)

## 関連研究
- Imagineの元論文
  - B. Khailany, et al., "Imagine: Media processing with streams"
- KernelC[9]
  - P. Mattson, et al., "Communication scheduling"

## その他メモ
Imagine: 1.5 Volts, 0.18µm CMOS process, 768-pin BGA package.
