TimeQuest Timing Analyzer report for Logic
Tue Jun 16 09:25:04 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u22|out_clk'
 12. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u2|out_clk'
 13. Slow Model Setup: 'vga_rom:u1|vga640480:u1|clk'
 14. Slow Model Setup: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
 15. Slow Model Setup: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
 16. Slow Model Setup: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
 17. Slow Model Setup: 'wm8731_controller:u2|cur_state.transmit_audio'
 18. Slow Model Setup: 'clk'
 19. Slow Model Setup: 'BCLK'
 20. Slow Model Setup: 'clk24M'
 21. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u27|out_clk'
 22. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u11|out_clk'
 23. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u13|out_clk'
 24. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u15|out_clk'
 25. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u17|out_clk'
 26. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u19|out_clk'
 27. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u23|out_clk'
 28. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u26|out_clk'
 29. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u3|out_clk'
 30. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u5|out_clk'
 31. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u7|out_clk'
 32. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u9|out_clk'
 33. Slow Model Setup: 'vga_rom:u1|vga640480:u1|clk1'
 34. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u1|out_clk'
 35. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u21|out_clk'
 36. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u10|out_clk'
 37. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u14|out_clk'
 38. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u16|out_clk'
 39. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u20|out_clk'
 40. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u4|out_clk'
 41. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u6|out_clk'
 42. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u8|out_clk'
 43. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u24|out_clk'
 44. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u12|out_clk'
 45. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u25|out_clk'
 46. Slow Model Setup: 'clockDivision:u0|singleClkDiv:u18|out_clk'
 47. Slow Model Hold: 'clk'
 48. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u2|out_clk'
 49. Slow Model Hold: 'BCLK'
 50. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u22|out_clk'
 51. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u18|out_clk'
 52. Slow Model Hold: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
 53. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u25|out_clk'
 54. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u12|out_clk'
 55. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u24|out_clk'
 56. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u10|out_clk'
 57. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u14|out_clk'
 58. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u16|out_clk'
 59. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u20|out_clk'
 60. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u4|out_clk'
 61. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u6|out_clk'
 62. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u8|out_clk'
 63. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u1|out_clk'
 64. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u21|out_clk'
 65. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u11|out_clk'
 66. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u13|out_clk'
 67. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u15|out_clk'
 68. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u17|out_clk'
 69. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u19|out_clk'
 70. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u23|out_clk'
 71. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u26|out_clk'
 72. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u3|out_clk'
 73. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u5|out_clk'
 74. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u7|out_clk'
 75. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u9|out_clk'
 76. Slow Model Hold: 'vga_rom:u1|vga640480:u1|clk1'
 77. Slow Model Hold: 'clk24M'
 78. Slow Model Hold: 'clockDivision:u0|singleClkDiv:u27|out_clk'
 79. Slow Model Hold: 'vga_rom:u1|vga640480:u1|clk'
 80. Slow Model Hold: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
 81. Slow Model Hold: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
 82. Slow Model Hold: 'wm8731_controller:u2|cur_state.transmit_audio'
 83. Slow Model Recovery: 'vga_rom:u1|vga640480:u1|clk'
 84. Slow Model Recovery: 'clk'
 85. Slow Model Recovery: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
 86. Slow Model Recovery: 'BCLK'
 87. Slow Model Removal: 'BCLK'
 88. Slow Model Removal: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
 89. Slow Model Removal: 'clk'
 90. Slow Model Removal: 'vga_rom:u1|vga640480:u1|clk'
 91. Slow Model Minimum Pulse Width: 'clk'
 92. Slow Model Minimum Pulse Width: 'clk24M'
 93. Slow Model Minimum Pulse Width: 'reset'
 94. Slow Model Minimum Pulse Width: 'BCLK'
 95. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u22|out_clk'
 96. Slow Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk'
 97. Slow Model Minimum Pulse Width: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
 98. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u2|out_clk'
 99. Slow Model Minimum Pulse Width: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
100. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u10|out_clk'
101. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u11|out_clk'
102. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u12|out_clk'
103. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u13|out_clk'
104. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u14|out_clk'
105. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u15|out_clk'
106. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u16|out_clk'
107. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u17|out_clk'
108. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u18|out_clk'
109. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u19|out_clk'
110. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u1|out_clk'
111. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u20|out_clk'
112. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u21|out_clk'
113. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u23|out_clk'
114. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u24|out_clk'
115. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u25|out_clk'
116. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u26|out_clk'
117. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u27|out_clk'
118. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u3|out_clk'
119. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u4|out_clk'
120. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u5|out_clk'
121. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u6|out_clk'
122. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u7|out_clk'
123. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u8|out_clk'
124. Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u9|out_clk'
125. Slow Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk1'
126. Slow Model Minimum Pulse Width: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
127. Slow Model Minimum Pulse Width: 'wm8731_controller:u2|cur_state.transmit_audio'
128. Setup Times
129. Hold Times
130. Clock to Output Times
131. Minimum Clock to Output Times
132. Output Enable Times
133. Minimum Output Enable Times
134. Output Disable Times
135. Minimum Output Disable Times
136. Fast Model Setup Summary
137. Fast Model Hold Summary
138. Fast Model Recovery Summary
139. Fast Model Removal Summary
140. Fast Model Minimum Pulse Width Summary
141. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u22|out_clk'
142. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u2|out_clk'
143. Fast Model Setup: 'vga_rom:u1|vga640480:u1|clk'
144. Fast Model Setup: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
145. Fast Model Setup: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
146. Fast Model Setup: 'wm8731_controller:u2|cur_state.transmit_audio'
147. Fast Model Setup: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
148. Fast Model Setup: 'clk'
149. Fast Model Setup: 'BCLK'
150. Fast Model Setup: 'clk24M'
151. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u27|out_clk'
152. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u11|out_clk'
153. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u13|out_clk'
154. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u15|out_clk'
155. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u17|out_clk'
156. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u19|out_clk'
157. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u23|out_clk'
158. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u26|out_clk'
159. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u3|out_clk'
160. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u5|out_clk'
161. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u7|out_clk'
162. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u9|out_clk'
163. Fast Model Setup: 'vga_rom:u1|vga640480:u1|clk1'
164. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u1|out_clk'
165. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u21|out_clk'
166. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u10|out_clk'
167. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u14|out_clk'
168. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u16|out_clk'
169. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u20|out_clk'
170. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u4|out_clk'
171. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u6|out_clk'
172. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u8|out_clk'
173. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u24|out_clk'
174. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u12|out_clk'
175. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u25|out_clk'
176. Fast Model Setup: 'clockDivision:u0|singleClkDiv:u18|out_clk'
177. Fast Model Hold: 'clk'
178. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u2|out_clk'
179. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u22|out_clk'
180. Fast Model Hold: 'BCLK'
181. Fast Model Hold: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
182. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u18|out_clk'
183. Fast Model Hold: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
184. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u25|out_clk'
185. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u12|out_clk'
186. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u24|out_clk'
187. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u10|out_clk'
188. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u14|out_clk'
189. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u16|out_clk'
190. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u20|out_clk'
191. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u4|out_clk'
192. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u6|out_clk'
193. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u8|out_clk'
194. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u1|out_clk'
195. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u21|out_clk'
196. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u11|out_clk'
197. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u13|out_clk'
198. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u15|out_clk'
199. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u17|out_clk'
200. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u19|out_clk'
201. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u23|out_clk'
202. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u26|out_clk'
203. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u3|out_clk'
204. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u5|out_clk'
205. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u7|out_clk'
206. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u9|out_clk'
207. Fast Model Hold: 'vga_rom:u1|vga640480:u1|clk1'
208. Fast Model Hold: 'clk24M'
209. Fast Model Hold: 'clockDivision:u0|singleClkDiv:u27|out_clk'
210. Fast Model Hold: 'vga_rom:u1|vga640480:u1|clk'
211. Fast Model Hold: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
212. Fast Model Hold: 'wm8731_controller:u2|cur_state.transmit_audio'
213. Fast Model Recovery: 'vga_rom:u1|vga640480:u1|clk'
214. Fast Model Recovery: 'BCLK'
215. Fast Model Recovery: 'clk'
216. Fast Model Recovery: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
217. Fast Model Removal: 'BCLK'
218. Fast Model Removal: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
219. Fast Model Removal: 'clk'
220. Fast Model Removal: 'vga_rom:u1|vga640480:u1|clk'
221. Fast Model Minimum Pulse Width: 'clk'
222. Fast Model Minimum Pulse Width: 'clk24M'
223. Fast Model Minimum Pulse Width: 'reset'
224. Fast Model Minimum Pulse Width: 'BCLK'
225. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u22|out_clk'
226. Fast Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk'
227. Fast Model Minimum Pulse Width: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'
228. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u2|out_clk'
229. Fast Model Minimum Pulse Width: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'
230. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u10|out_clk'
231. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u11|out_clk'
232. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u12|out_clk'
233. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u13|out_clk'
234. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u14|out_clk'
235. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u15|out_clk'
236. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u16|out_clk'
237. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u17|out_clk'
238. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u18|out_clk'
239. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u19|out_clk'
240. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u1|out_clk'
241. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u20|out_clk'
242. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u21|out_clk'
243. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u23|out_clk'
244. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u24|out_clk'
245. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u25|out_clk'
246. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u26|out_clk'
247. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u27|out_clk'
248. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u3|out_clk'
249. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u4|out_clk'
250. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u5|out_clk'
251. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u6|out_clk'
252. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u7|out_clk'
253. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u8|out_clk'
254. Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u9|out_clk'
255. Fast Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk1'
256. Fast Model Minimum Pulse Width: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'
257. Fast Model Minimum Pulse Width: 'wm8731_controller:u2|cur_state.transmit_audio'
258. Setup Times
259. Hold Times
260. Clock to Output Times
261. Minimum Clock to Output Times
262. Output Enable Times
263. Minimum Output Enable Times
264. Output Disable Times
265. Minimum Output Disable Times
266. Multicorner Timing Analysis Summary
267. Setup Times
268. Hold Times
269. Clock to Output Times
270. Minimum Clock to Output Times
271. Setup Transfers
272. Hold Transfers
273. Recovery Transfers
274. Removal Transfers
275. Report TCCS
276. Report RSKM
277. Unconstrained Paths
278. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Logic                                              ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20Q240C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; Clock Name                                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                         ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; BCLK                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BCLK }                                                        ;
; clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                         ;
; clk24M                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk24M }                                                      ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u1|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u2|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u3|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u4|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u5|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u6|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u7|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u8|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u9|out_clk }                    ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u10|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u11|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u12|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u13|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u14|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u15|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u16|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u17|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u18|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u19|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u20|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u21|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u22|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u23|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u24|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u25|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u26|out_clk }                   ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivision:u0|singleClkDiv:u27|out_clk }                   ;
; reset                                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                                       ;
; vga_rom:u1|vga640480:u1|clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_rom:u1|vga640480:u1|clk }                                 ;
; vga_rom:u1|vga640480:u1|clk1                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_rom:u1|vga640480:u1|clk1 }                                ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wm8731_controller:u2|audio_analyse:u3|data_com[23] }          ;
; wm8731_controller:u2|cur_state.transmit_audio               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wm8731_controller:u2|cur_state.transmit_audio }               ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp } ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wm8731_controller:u2|i2s_to_parallel:u2|ready }               ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                     ;
+-------------+-----------------+-------------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                  ; Note                                                          ;
+-------------+-----------------+-------------------------------------------------------------+---------------------------------------------------------------+
; 7.24 MHz    ; 7.24 MHz        ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;                                                               ;
; 61.44 MHz   ; 61.44 MHz       ; clockDivision:u0|singleClkDiv:u2|out_clk                    ;                                                               ;
; 138.06 MHz  ; 138.06 MHz      ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;                                                               ;
; 145.5 MHz   ; 145.5 MHz       ; vga_rom:u1|vga640480:u1|clk                                 ;                                                               ;
; 173.52 MHz  ; 173.52 MHz      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;                                                               ;
; 272.11 MHz  ; 272.11 MHz      ; clk                                                         ;                                                               ;
; 300.48 MHz  ; 300.48 MHz      ; BCLK                                                        ;                                                               ;
; 1307.19 MHz ; 340.02 MHz      ; clk24M                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1307.19 MHz ; 402.58 MHz      ; clockDivision:u0|singleClkDiv:u27|out_clk                   ; limit due to high minimum pulse width violation (tch)         ;
+-------------+-----------------+-------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                               ;
+-------------------------------------------------------------+----------+---------------+
; Clock                                                       ; Slack    ; End Point TNS ;
+-------------------------------------------------------------+----------+---------------+
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -137.176 ; -21983.605    ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -34.926  ; -746.911      ;
; vga_rom:u1|vga640480:u1|clk                                 ; -14.139  ; -454.115      ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -7.211   ; -310.546      ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; -5.832   ; -97.503       ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -4.763   ; -49.909       ;
; wm8731_controller:u2|cur_state.transmit_audio               ; -4.104   ; -4.104        ;
; clk                                                         ; -2.675   ; -36.061       ;
; BCLK                                                        ; -2.328   ; -89.906       ;
; clk24M                                                      ; 0.235    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.235    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; 1.091    ; 0.000         ;
; vga_rom:u1|vga640480:u1|clk1                                ; 1.091    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; 1.092    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; 1.092    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; 1.308    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; 1.315    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; 1.387    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; 1.398    ; 0.000         ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; 1.737    ; 0.000         ;
+-------------------------------------------------------------+----------+---------------+


+--------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                              ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk                                                         ; -2.956 ; -11.817       ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -2.708 ; -2.708        ;
; BCLK                                                        ; -2.667 ; -54.881       ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -2.534 ; -11.724       ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; -1.503 ; -1.503        ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -1.330 ; -15.302       ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; -1.164 ; -1.164        ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; -1.153 ; -1.153        ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; -1.081 ; -1.081        ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; -1.074 ; -1.074        ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; -0.858 ; -0.858        ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; -0.858 ; -0.858        ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; -0.857 ; -0.857        ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; -0.857 ; -0.857        ;
; vga_rom:u1|vga640480:u1|clk1                                ; -0.857 ; -0.857        ;
; clk24M                                                      ; 0.499  ; 0.000         ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.499  ; 0.000         ;
; vga_rom:u1|vga640480:u1|clk                                 ; 0.499  ; 0.000         ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.499  ; 0.000         ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 1.631  ; 0.000         ;
; wm8731_controller:u2|cur_state.transmit_audio               ; 3.696  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                          ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; vga_rom:u1|vga640480:u1|clk                                 ; -1.064 ; -27.702       ;
; clk                                                         ; -0.034 ; -0.034        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.030 ; -0.030        ;
; BCLK                                                        ; 0.012  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                           ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; BCLK                                                        ; -1.543 ; -39.264       ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.250 ; -0.750        ;
; clk                                                         ; 0.230  ; 0.000         ;
; vga_rom:u1|vga640480:u1|clk                                 ; 0.820  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk                                                         ; -1.941 ; -28.653       ;
; clk24M                                                      ; -1.941 ; -3.425        ;
; reset                                                       ; -1.941 ; -1.941        ;
; BCLK                                                        ; -1.777 ; -77.461       ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -0.742 ; -848.848      ;
; vga_rom:u1|vga640480:u1|clk                                 ; -0.742 ; -146.916      ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -0.742 ; -94.976       ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -0.742 ; -35.616       ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.742 ; -25.228       ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; -0.742 ; -1.484        ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; -0.742 ; -1.484        ;
; vga_rom:u1|vga640480:u1|clk1                                ; -0.742 ; -1.484        ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 0.500  ; 0.000         ;
; wm8731_controller:u2|cur_state.transmit_audio               ; 0.500  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                                                                             ;
+----------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack    ; From Node             ; To Node               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -137.176 ; clouds_vertical[2]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 138.216    ;
; -136.952 ; boss_pos[1]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 138.009    ;
; -136.866 ; boss_pos[2]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.923    ;
; -136.803 ; clouds_vertical[1]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.843    ;
; -136.800 ; boss_pos[3]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.857    ;
; -136.791 ; clouds_vertical[6]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.831    ;
; -136.790 ; clouds_vertical[3]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.830    ;
; -136.762 ; boss_pos[4]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.819    ;
; -136.699 ; clouds_vertical[2]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.739    ;
; -136.676 ; clouds_vertical[7]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.716    ;
; -136.646 ; clouds_vertical[4]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.686    ;
; -136.619 ; clouds_vertical[5]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.659    ;
; -136.543 ; boss_pos[5]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.600    ;
; -136.506 ; boss_pos[6]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.563    ;
; -136.475 ; boss_pos[1]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.532    ;
; -136.389 ; boss_pos[2]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.446    ;
; -136.326 ; clouds_vertical[1]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.366    ;
; -136.323 ; boss_pos[3]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.380    ;
; -136.314 ; clouds_vertical[6]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.354    ;
; -136.313 ; clouds_vertical[3]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.353    ;
; -136.285 ; boss_pos[4]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.342    ;
; -136.258 ; boss_pos[7]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.315    ;
; -136.220 ; clouds_vertical[2]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.260    ;
; -136.199 ; clouds_vertical[7]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.239    ;
; -136.169 ; clouds_vertical[4]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.209    ;
; -136.142 ; clouds_vertical[5]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 137.182    ;
; -136.066 ; boss_pos[5]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.123    ;
; -136.029 ; boss_pos[6]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.086    ;
; -135.996 ; boss_pos[1]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 137.053    ;
; -135.912 ; boss_pos[0]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.006     ; 136.946    ;
; -135.910 ; boss_pos[2]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.967    ;
; -135.847 ; clouds_vertical[1]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.887    ;
; -135.844 ; boss_pos[3]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.901    ;
; -135.835 ; clouds_vertical[6]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.875    ;
; -135.834 ; clouds_vertical[3]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.874    ;
; -135.806 ; boss_pos[4]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.863    ;
; -135.781 ; boss_pos[7]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.838    ;
; -135.730 ; boss_pos[8]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.787    ;
; -135.720 ; clouds_vertical[7]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.760    ;
; -135.690 ; clouds_vertical[4]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.730    ;
; -135.679 ; clouds_vertical[8]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.719    ;
; -135.663 ; clouds_vertical[5]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.703    ;
; -135.587 ; boss_pos[5]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.644    ;
; -135.569 ; clouds_vertical[2]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.609    ;
; -135.550 ; boss_pos[6]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.607    ;
; -135.435 ; boss_pos[0]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.006     ; 136.469    ;
; -135.345 ; boss_pos[1]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.402    ;
; -135.302 ; boss_pos[7]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.359    ;
; -135.259 ; boss_pos[2]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.316    ;
; -135.253 ; boss_pos[8]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.310    ;
; -135.202 ; clouds_vertical[8]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.242    ;
; -135.196 ; clouds_vertical[1]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.236    ;
; -135.193 ; boss_pos[3]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.250    ;
; -135.184 ; clouds_vertical[6]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.224    ;
; -135.183 ; clouds_vertical[3]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.223    ;
; -135.155 ; boss_pos[4]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 136.212    ;
; -135.069 ; clouds_vertical[7]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.109    ;
; -135.053 ; clouds_vertical[2]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.093    ;
; -135.039 ; clouds_vertical[4]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.079    ;
; -135.012 ; clouds_vertical[5]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 136.052    ;
; -134.956 ; boss_pos[0]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.006     ; 135.990    ;
; -134.936 ; boss_pos[5]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.993    ;
; -134.899 ; boss_pos[6]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.956    ;
; -134.829 ; boss_pos[1]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.886    ;
; -134.774 ; boss_pos[8]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.831    ;
; -134.743 ; boss_pos[2]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.800    ;
; -134.723 ; clouds_vertical[8]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.763    ;
; -134.680 ; clouds_vertical[1]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.720    ;
; -134.677 ; boss_pos[3]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.734    ;
; -134.668 ; clouds_vertical[6]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.708    ;
; -134.667 ; clouds_vertical[3]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.707    ;
; -134.651 ; boss_pos[7]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.708    ;
; -134.639 ; boss_pos[4]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.696    ;
; -134.573 ; clouds_vertical[2]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.613    ;
; -134.553 ; clouds_vertical[7]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.593    ;
; -134.530 ; clouds_horizontal[8]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.579    ;
; -134.523 ; clouds_vertical[4]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.563    ;
; -134.503 ; bullets_horizontal[4] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.545    ;
; -134.496 ; clouds_vertical[5]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.536    ;
; -134.442 ; bullets_horizontal[2] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.484    ;
; -134.421 ; clouds_horizontal[2]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.470    ;
; -134.420 ; boss_pos[5]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.477    ;
; -134.414 ; clouds_horizontal[6]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.463    ;
; -134.383 ; boss_pos[6]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.440    ;
; -134.356 ; clouds_horizontal[3]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.405    ;
; -134.355 ; bullets_horizontal[5] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.397    ;
; -134.349 ; boss_pos[1]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.406    ;
; -134.345 ; bullets_horizontal[3] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.387    ;
; -134.327 ; bullets_horizontal[6] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.369    ;
; -134.305 ; boss_pos[0]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.006     ; 135.339    ;
; -134.263 ; boss_pos[2]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.320    ;
; -134.248 ; clouds_horizontal[4]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.297    ;
; -134.231 ; bullets_horizontal[7] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 135.273    ;
; -134.206 ; clouds_horizontal[7]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.255    ;
; -134.200 ; clouds_vertical[1]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.240    ;
; -134.200 ; clouds_horizontal[5]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.009      ; 135.249    ;
; -134.197 ; boss_pos[3]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.254    ;
; -134.188 ; clouds_vertical[6]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.228    ;
; -134.187 ; clouds_vertical[3]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.000      ; 135.227    ;
; -134.159 ; boss_pos[4]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 135.216    ;
+----------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                                                      ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node  ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -34.926 ; boss_pos[1]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 36.118     ;
; -34.745 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 35.435     ;
; -34.714 ; boss_pos[2]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.906     ;
; -34.664 ; boss_pos[5]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.856     ;
; -34.551 ; boss_pos[1]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.743     ;
; -34.370 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 35.060     ;
; -34.355 ; boss_pos[4]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.547     ;
; -34.352 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 35.038     ;
; -34.339 ; boss_pos[2]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.531     ;
; -34.322 ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 35.012     ;
; -34.321 ; boss_pos[3]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.513     ;
; -34.317 ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 35.003     ;
; -34.294 ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.984     ;
; -34.289 ; boss_pos[5]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.481     ;
; -34.260 ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.942     ;
; -34.206 ; boss_pos[1]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.398     ;
; -34.202 ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.884     ;
; -34.163 ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.853     ;
; -34.151 ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.141      ; 34.832     ;
; -34.088 ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.770     ;
; -34.025 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.715     ;
; -33.994 ; boss_pos[2]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.186     ;
; -33.985 ; boss_pos[1]                  ; pix_x[8] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.177     ;
; -33.980 ; boss_pos[4]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.172     ;
; -33.977 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.663     ;
; -33.965 ; vga_rom:u1|vga640480:u1|y[5] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.655     ;
; -33.947 ; boss_pos[1]                  ; pix_x[9] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.139     ;
; -33.947 ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.637     ;
; -33.946 ; boss_pos[3]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.138     ;
; -33.944 ; boss_pos[5]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.136     ;
; -33.942 ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.628     ;
; -33.919 ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.609     ;
; -33.915 ; boss_pos[1]                  ; pix_x[4] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.107     ;
; -33.914 ; boss_pos[6]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.106     ;
; -33.909 ; boss_pos[1]                  ; pix_y[1] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.149      ; 35.098     ;
; -33.886 ; boss_pos[7]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 35.078     ;
; -33.885 ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.567     ;
; -33.841 ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.523     ;
; -33.827 ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.509     ;
; -33.804 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.494     ;
; -33.801 ; boss_pos[1]                  ; pix_x[6] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.993     ;
; -33.788 ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.478     ;
; -33.776 ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.141      ; 34.457     ;
; -33.773 ; boss_pos[2]                  ; pix_x[8] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.965     ;
; -33.766 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.456     ;
; -33.735 ; boss_pos[2]                  ; pix_x[9] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.927     ;
; -33.734 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.424     ;
; -33.728 ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.147      ; 34.415     ;
; -33.723 ; boss_pos[5]                  ; pix_x[8] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.915     ;
; -33.713 ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.395     ;
; -33.703 ; boss_pos[2]                  ; pix_x[4] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.895     ;
; -33.697 ; boss_pos[2]                  ; pix_y[1] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.149      ; 34.886     ;
; -33.685 ; boss_pos[5]                  ; pix_x[9] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.877     ;
; -33.676 ; boss_pos[8]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.868     ;
; -33.676 ; vga_rom:u1|vga640480:u1|y[7] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.366     ;
; -33.658 ; plane_pos[8]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.133      ; 34.831     ;
; -33.656 ; vga_rom:u1|vga640480:u1|x[7] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.338     ;
; -33.654 ; plane_pos[3]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.133      ; 34.827     ;
; -33.653 ; boss_pos[5]                  ; pix_x[4] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.845     ;
; -33.647 ; boss_pos[5]                  ; pix_y[1] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.149      ; 34.836     ;
; -33.647 ; vga_rom:u1|vga640480:u1|x[5] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.329     ;
; -33.635 ; boss_pos[4]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.827     ;
; -33.632 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.318     ;
; -33.620 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[6] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.310     ;
; -33.602 ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.292     ;
; -33.601 ; boss_pos[3]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.793     ;
; -33.597 ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.283     ;
; -33.590 ; vga_rom:u1|vga640480:u1|y[5] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.280     ;
; -33.589 ; boss_pos[2]                  ; pix_x[6] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.781     ;
; -33.574 ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.264     ;
; -33.540 ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.222     ;
; -33.539 ; boss_pos[6]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.731     ;
; -33.539 ; boss_pos[5]                  ; pix_x[6] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.731     ;
; -33.511 ; boss_pos[7]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.703     ;
; -33.504 ; boss_pos[1]                  ; pix_y[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.167      ; 34.711     ;
; -33.499 ; boss_bullets_horizontal[23]  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.138      ; 34.677     ;
; -33.484 ; plane_pos[0]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.130      ; 34.654     ;
; -33.482 ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.164     ;
; -33.480 ; vga_rom:u1|vga640480:u1|y[8] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.170     ;
; -33.477 ; vga_rom:u1|vga640480:u1|x[6] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.159     ;
; -33.466 ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.148     ;
; -33.464 ; plane_pos[4]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.133      ; 34.637     ;
; -33.451 ; boss_pos[0]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.129      ; 34.620     ;
; -33.449 ; boss_pos[1]                  ; pix_x[1] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.150      ; 34.639     ;
; -33.444 ; plane_pos[2]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.130      ; 34.614     ;
; -33.443 ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.133     ;
; -33.441 ; plane_pos[1]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.130      ; 34.611     ;
; -33.431 ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.141      ; 34.112     ;
; -33.423 ; plane_pos[5]                 ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.133      ; 34.596     ;
; -33.414 ; boss_pos[4]                  ; pix_x[8] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.606     ;
; -33.411 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.097     ;
; -33.381 ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.071     ;
; -33.380 ; boss_pos[3]                  ; pix_x[8] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.572     ;
; -33.379 ; boss_pos[1]                  ; pix_y[6] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.571     ;
; -33.376 ; boss_pos[4]                  ; pix_x[9] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.568     ;
; -33.376 ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.062     ;
; -33.373 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.146      ; 34.059     ;
; -33.368 ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.142      ; 34.050     ;
; -33.353 ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.150      ; 34.043     ;
; -33.344 ; boss_pos[4]                  ; pix_x[4] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.152      ; 34.536     ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_rom:u1|vga640480:u1|clk'                                                                                                                    ;
+---------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                    ; Launch Clock                             ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+
; -14.139 ; pix_y[4]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 14.537     ;
; -13.998 ; pix_y[2]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.159     ; 14.379     ;
; -13.988 ; pix_y[1]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 14.382     ;
; -13.912 ; pix_y[6]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 14.303     ;
; -13.847 ; pix_y[4]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.156     ; 14.231     ;
; -13.794 ; pix_y[5]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 14.170     ;
; -13.792 ; pix_y[3]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 14.168     ;
; -13.779 ; pix_y[4]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.144     ; 14.175     ;
; -13.706 ; pix_y[2]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.173     ; 14.073     ;
; -13.696 ; pix_y[1]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.160     ; 14.076     ;
; -13.673 ; pix_y[7]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 14.067     ;
; -13.665 ; pix_y[4]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 14.063     ;
; -13.643 ; pix_y[4]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 14.041     ;
; -13.638 ; pix_y[2]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.161     ; 14.017     ;
; -13.628 ; pix_y[1]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.148     ; 14.020     ;
; -13.620 ; pix_y[6]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.163     ; 13.997     ;
; -13.593 ; pix_y[4]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 13.988     ;
; -13.566 ; pix_y[0]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.160     ; 13.946     ;
; -13.553 ; pix_y[0]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.947     ;
; -13.552 ; pix_y[6]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.151     ; 13.941     ;
; -13.524 ; pix_y[2]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.159     ; 13.905     ;
; -13.514 ; pix_y[1]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.908     ;
; -13.502 ; pix_y[5]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.178     ; 13.864     ;
; -13.502 ; pix_y[2]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.159     ; 13.883     ;
; -13.500 ; pix_y[3]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.178     ; 13.862     ;
; -13.492 ; pix_y[1]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.886     ;
; -13.452 ; pix_y[2]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.162     ; 13.830     ;
; -13.446 ; pix_y[0]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.148     ; 13.838     ;
; -13.442 ; pix_y[1]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.833     ;
; -13.438 ; pix_y[6]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.829     ;
; -13.434 ; pix_y[5]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.166     ; 13.808     ;
; -13.432 ; pix_y[3]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.166     ; 13.806     ;
; -13.416 ; pix_y[6]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.807     ;
; -13.381 ; pix_y[7]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.160     ; 13.761     ;
; -13.366 ; pix_y[6]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.152     ; 13.754     ;
; -13.329 ; pix_y[0]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.723     ;
; -13.320 ; pix_y[5]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 13.696     ;
; -13.318 ; pix_y[3]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 13.694     ;
; -13.313 ; pix_y[7]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.148     ; 13.705     ;
; -13.301 ; pix_y[4]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 13.696     ;
; -13.298 ; pix_y[5]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 13.674     ;
; -13.296 ; pix_y[3]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 13.672     ;
; -13.248 ; pix_y[5]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.621     ;
; -13.246 ; pix_y[3]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.619     ;
; -13.199 ; pix_y[7]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.593     ;
; -13.177 ; pix_y[7]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.571     ;
; -13.160 ; pix_y[2]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.162     ; 13.538     ;
; -13.159 ; pix_y[4]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 13.554     ;
; -13.150 ; pix_y[1]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.541     ;
; -13.127 ; pix_y[7]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.518     ;
; -13.074 ; pix_y[6]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.152     ; 13.462     ;
; -13.018 ; pix_y[2]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.162     ; 13.396     ;
; -13.008 ; pix_y[1]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.399     ;
; -12.956 ; pix_y[5]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.329     ;
; -12.954 ; pix_y[3]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.327     ;
; -12.932 ; pix_y[6]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.152     ; 13.320     ;
; -12.867 ; pix_y[0]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 13.261     ;
; -12.835 ; pix_y[7]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.226     ;
; -12.814 ; pix_y[5]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.187     ;
; -12.812 ; pix_y[3]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 13.185     ;
; -12.693 ; pix_y[7]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.084     ;
; -12.689 ; pix_y[0]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 13.080     ;
; -12.604 ; pix_y[8]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 13.002     ;
; -12.569 ; pix_y[0]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.960     ;
; -12.453 ; pix_y[4]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 12.848     ;
; -12.451 ; pix_y[3]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 12.824     ;
; -12.382 ; pix_y[9]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.150     ; 12.772     ;
; -12.312 ; pix_y[8]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.156     ; 12.696     ;
; -12.267 ; pix_y[4]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 12.665     ;
; -12.258 ; pix_y[0]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.649     ;
; -12.252 ; pix_y[8]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 12.650     ;
; -12.244 ; pix_y[8]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.144     ; 12.640     ;
; -12.235 ; pix_y[6]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.152     ; 12.623     ;
; -12.234 ; pix_y[2]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.162     ; 12.612     ;
; -12.230 ; pix_y[8]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.142     ; 12.628     ;
; -12.217 ; pix_y[0]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.608     ;
; -12.180 ; pix_y[8]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 12.575     ;
; -12.142 ; pix_y[1]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.533     ;
; -12.126 ; pix_y[2]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.159     ; 12.507     ;
; -12.116 ; pix_y[1]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 12.510     ;
; -12.106 ; pix_y[7]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.497     ;
; -12.040 ; pix_y[6]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.149     ; 12.431     ;
; -11.982 ; pix_y[5]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 12.355     ;
; -11.965 ; pix_y[9]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 12.341     ;
; -11.922 ; pix_y[5]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 12.298     ;
; -11.920 ; pix_y[3]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.164     ; 12.296     ;
; -11.898 ; pix_y[9]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.150     ; 12.288     ;
; -11.897 ; pix_y[9]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.152     ; 12.285     ;
; -11.888 ; pix_y[8]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 12.283     ;
; -11.801 ; pix_y[7]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 12.195     ;
; -11.785 ; pix_y[9]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.150     ; 12.175     ;
; -11.736 ; pix_y[0]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.146     ; 12.130     ;
; -11.735 ; pix_y[9]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.153     ; 12.122     ;
; -11.633 ; pix_y[9]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.153     ; 12.020     ;
; -11.623 ; pix_y[8]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.145     ; 12.018     ;
; -11.439 ; pix_y[3]  ; vga_rom:u1|address_tmp[8]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.171     ; 11.808     ;
; -11.400 ; pix_y[1]  ; vga_rom:u1|address_tmp[7]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.154     ; 11.786     ;
; -11.331 ; pix_y[2]  ; vga_rom:u1|address_tmp[7]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.167     ; 11.704     ;
; -11.200 ; pix_x[0]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.161     ; 11.579     ;
; -11.190 ; pix_y[0]  ; vga_rom:u1|address_tmp[8]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.153     ; 11.577     ;
+---------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                            ; Launch Clock                                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.211 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.799      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.155 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.953     ; 6.742      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -7.092 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.680      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.844 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.462      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.838 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.954     ; 6.424      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.821 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.922     ; 6.439      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.706 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.952     ; 6.294      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.638 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.951     ; 6.227      ;
; -6.616 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.923     ; 6.233      ;
; -6.616 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.923     ; 6.233      ;
; -6.616 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.923     ; 6.233      ;
; -6.616 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.923     ; 6.233      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                              ; Launch Clock                                  ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -5.832 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.902      ;
; -5.783 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.853      ;
; -5.759 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.829      ;
; -5.665 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.938      ; 4.734      ;
; -5.604 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.674      ;
; -5.561 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.631      ;
; -5.482 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 5.084      ;
; -5.433 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 5.035      ;
; -5.409 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 5.011      ;
; -5.388 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.458      ;
; -5.364 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.693      ;
; -5.315 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.380      ; 4.916      ;
; -5.315 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.644      ;
; -5.295 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 4.085      ;
; -5.278 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.348      ;
; -5.259 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.329      ;
; -5.254 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.856      ;
; -5.246 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 4.036      ;
; -5.222 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 4.012      ;
; -5.211 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.813      ;
; -5.197 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.952      ; 3.525      ;
; -5.191 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.261      ;
; -5.137 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.207      ;
; -5.136 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.465      ;
; -5.128 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.952      ; 3.917      ;
; -5.067 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.857      ;
; -5.065 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.939      ; 4.135      ;
; -5.038 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.640      ;
; -5.024 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.814      ;
; -4.928 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.530      ;
; -4.909 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.511      ;
; -4.854 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.806      ;
; -4.851 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.641      ;
; -4.841 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.443      ;
; -4.832 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.951      ; 5.075      ;
; -4.805 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.757      ;
; -4.787 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.389      ;
; -4.783 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.951      ; 5.026      ;
; -4.781 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.733      ;
; -4.759 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.951      ; 5.002      ;
; -4.722 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.512      ;
; -4.721 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.797      ;
; -4.715 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.381      ; 4.317      ;
; -4.703 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.032      ;
; -4.687 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.936      ; 4.638      ;
; -4.665 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.950      ; 4.907      ;
; -4.632 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.708      ;
; -4.626 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.578      ;
; -4.604 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.951      ; 4.847      ;
; -4.602 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.678      ;
; -4.587 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.762      ;
; -4.587 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.780      ;
; -4.583 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.535      ;
; -4.561 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.951      ; 4.804      ;
; -4.538 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.713      ;
; -4.538 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.731      ;
; -4.514 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.689      ;
; -4.514 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.707      ;
; -4.510 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.586      ;
; -4.490 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.071      ; 4.694      ;
; -4.441 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.071      ; 4.645      ;
; -4.420 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.921      ; 4.594      ;
; -4.420 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.900      ; 4.612      ;
; -4.417 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.071      ; 4.621      ;
; -4.410 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.362      ;
; -4.371 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.387      ; 3.979      ;
; -4.359 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.534      ;
; -4.359 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.552      ;
; -4.350 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.426      ;
; -4.346 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.945      ; 3.422      ;
; -4.323 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.070      ; 4.526      ;
; -4.321 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.070      ; 4.524      ;
; -4.316 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.491      ;
; -4.316 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.509      ;
; -4.300 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.252      ;
; -4.282 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.387      ; 3.890      ;
; -4.281 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.233      ;
; -4.275 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.462      ;
; -4.274 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.938      ; 4.515      ;
; -4.272 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.070      ; 4.475      ;
; -4.262 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.953      ; 3.052      ;
; -4.262 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.071      ; 4.466      ;
; -4.252 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.387      ; 3.860      ;
; -4.248 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.070      ; 4.451      ;
; -4.226 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.413      ;
; -4.225 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.938      ; 4.466      ;
; -4.219 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.883      ; 4.395      ;
; -4.219 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.071      ; 4.423      ;
; -4.213 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.165      ;
; -4.204 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.940      ; 4.691      ;
; -4.202 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.389      ;
; -4.201 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.938      ; 4.442      ;
; -4.182 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.902      ; 4.631      ;
; -4.170 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.883      ; 4.346      ;
; -4.160 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.387      ; 3.768      ;
; -4.159 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.937      ; 4.111      ;
; -4.155 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.940      ; 4.642      ;
; -4.154 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 1.069      ; 4.356      ;
; -4.143 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.922      ; 4.318      ;
; -4.143 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.901      ; 4.336      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -4.763 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.803      ;
; -4.650 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 5.691      ;
; -4.446 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.486      ;
; -4.445 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.485      ;
; -4.445 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.485      ;
; -4.329 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.369      ;
; -4.275 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 5.315      ;
; -4.247 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 5.286      ;
; -4.247 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 5.286      ;
; -4.033 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 5.074      ;
; -4.033 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 5.074      ;
; -3.847 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 4.887      ;
; -3.734 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 4.773      ;
; -3.730 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 4.769      ;
; -3.321 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.011      ; 4.372      ;
; -3.202 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 4.243      ;
; -3.151 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.010      ; 4.201      ;
; -3.136 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 4.174      ;
; -3.063 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 4.103      ;
; -3.037 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 4.076      ;
; -3.004 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 4.044      ;
; -3.001 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.012      ; 4.053      ;
; -2.934 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.003     ; 3.971      ;
; -2.900 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.940      ;
; -2.891 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.930      ;
; -2.887 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.928      ;
; -2.885 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 3.921      ;
; -2.839 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.879      ;
; -2.839 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.879      ;
; -2.838 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.878      ;
; -2.828 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.867      ;
; -2.828 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.867      ;
; -2.803 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.843      ;
; -2.790 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.002      ; 3.832      ;
; -2.773 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.812      ;
; -2.766 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.806      ;
; -2.747 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.787      ;
; -2.747 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.785      ;
; -2.743 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.782      ;
; -2.723 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.011      ; 3.774      ;
; -2.717 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.010      ; 3.767      ;
; -2.711 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.010      ; 3.761      ;
; -2.662 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.703      ;
; -2.643 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.683      ;
; -2.620 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.661      ;
; -2.611 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.652      ;
; -2.561 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.600      ;
; -2.523 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.564      ;
; -2.508 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.547      ;
; -2.492 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.532      ;
; -2.492 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.532      ;
; -2.491 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.531      ;
; -2.487 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.526      ;
; -2.487 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.526      ;
; -2.486 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.525      ;
; -2.483 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.523      ;
; -2.451 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 3.487      ;
; -2.443 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.482      ;
; -2.443 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.482      ;
; -2.442 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.481      ;
; -2.367 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.408      ;
; -2.363 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.404      ;
; -2.340 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.380      ;
; -2.331 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.002      ; 3.373      ;
; -2.313 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.352      ;
; -2.284 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.322      ;
; -2.281 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.320      ;
; -2.281 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.320      ;
; -2.280 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.319      ;
; -2.274 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 3.310      ;
; -2.269 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.308      ;
; -2.220 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.258      ;
; -2.209 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.247      ;
; -2.169 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.207      ;
; -2.165 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.205      ;
; -2.129 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.168      ;
; -2.129 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.168      ;
; -2.128 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.167      ;
; -2.128 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.167      ;
; -2.121 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.162      ;
; -2.114 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.155      ;
; -2.107 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.148      ;
; -2.098 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.003     ; 3.135      ;
; -2.066 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 3.106      ;
; -2.060 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.101      ;
; -2.031 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.070      ;
; -2.009 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.048      ;
; -2.009 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.048      ;
; -2.008 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 3.047      ;
; -2.003 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.002     ; 3.041      ;
; -1.976 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.017      ;
; -1.976 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.017      ;
; -1.975 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.016      ;
; -1.963 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 3.004      ;
; -1.957 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 2.997      ;
; -1.937 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 2.977      ;
; -1.934 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 2.973      ;
; -1.934 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 2.973      ;
; -1.933 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 2.972      ;
; -1.871 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 2.910      ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                                                    ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; -4.104 ; wm8731_controller:u2|cur_state.set ; wm8731_controller:u2|start_set ; clk          ; wm8731_controller:u2|cur_state.transmit_audio ; 1.000        ; -1.675     ; 2.021      ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.675 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.715      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.608 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.648      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.430 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.471      ;
; -2.363 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.404      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.362 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.279 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.320      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.226 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.266      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.184 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.224      ;
; -2.117 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.158      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.046 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.031 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'BCLK'                                                                                                                                                                           ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -2.328 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; BCLK         ; BCLK        ; 1.000        ; -0.012     ; 3.356      ;
; -1.893 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23] ; BCLK         ; BCLK        ; 1.000        ; -0.015     ; 2.918      ;
; -1.893 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]  ; BCLK         ; BCLK        ; 1.000        ; -0.015     ; 2.918      ;
; -1.893 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; BCLK         ; BCLK        ; 1.000        ; -0.015     ; 2.918      ;
; -1.757 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|ready        ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.780      ;
; -1.751 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.774      ;
; -1.749 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.772      ;
; -1.748 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.771      ;
; -1.748 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.771      ;
; -1.746 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.769      ;
; -1.745 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.768      ;
; -1.743 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.766      ;
; -1.742 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.765      ;
; -1.740 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.763      ;
; -1.739 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.762      ;
; -1.737 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]      ; BCLK         ; BCLK        ; 1.000        ; -0.017     ; 2.760      ;
; -1.712 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.856      ;
; -1.711 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.855      ;
; -1.711 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.855      ;
; -1.710 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.854      ;
; -1.709 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.853      ;
; -1.708 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.852      ;
; -1.708 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]      ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.852      ;
; -1.707 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]      ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.851      ;
; -1.705 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.849      ;
; -1.703 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.847      ;
; -1.700 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.844      ;
; -1.698 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]       ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.842      ;
; -1.694 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]      ; BCLK         ; BCLK        ; 1.000        ; 0.104      ; 2.838      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|readylr      ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]  ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10] ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11] ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12] ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20] ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.654 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21] ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 2.694      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -1.398 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; reset        ; BCLK        ; 1.000        ; 0.985      ; 3.423      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.995 ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; reset        ; BCLK        ; 0.500        ; 4.623      ; 6.158      ;
; -0.963 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23] ; reset        ; BCLK        ; 1.000        ; 0.982      ; 2.985      ;
; -0.963 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]  ; reset        ; BCLK        ; 1.000        ; 0.982      ; 2.985      ;
; -0.963 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; reset        ; BCLK        ; 1.000        ; 0.982      ; 2.985      ;
; -0.897 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; BCLK         ; BCLK        ; 1.000        ; 0.002      ; 1.939      ;
; -0.827 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|ready        ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.847      ;
; -0.822 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; BCLK         ; BCLK        ; 1.000        ; 0.005      ; 1.867      ;
; -0.821 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.841      ;
; -0.819 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.839      ;
; -0.818 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.838      ;
; -0.818 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.838      ;
; -0.816 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.836      ;
; -0.815 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.835      ;
; -0.813 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.833      ;
; -0.812 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.832      ;
; -0.810 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.830      ;
; -0.810 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; BCLK         ; BCLK        ; 1.000        ; 0.005      ; 1.855      ;
; -0.809 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.829      ;
; -0.807 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]      ; reset        ; BCLK        ; 1.000        ; 0.980      ; 2.827      ;
; -0.794 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10] ; BCLK         ; BCLK        ; 1.000        ; -0.104     ; 1.730      ;
; -0.782 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.923      ;
; -0.781 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.922      ;
; -0.781 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.922      ;
; -0.780 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.921      ;
; -0.779 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.920      ;
; -0.778 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.919      ;
; -0.778 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]      ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.919      ;
; -0.777 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]      ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.918      ;
; -0.775 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.916      ;
; -0.773 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.914      ;
; -0.770 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.911      ;
; -0.768 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]       ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.909      ;
; -0.764 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]      ; reset        ; BCLK        ; 1.000        ; 1.101      ; 2.905      ;
; -0.756 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; BCLK         ; BCLK        ; 1.000        ; -0.121     ; 1.675      ;
; -0.751 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 1.791      ;
; -0.748 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 1.788      ;
; -0.736 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 1.776      ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk24M'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; clk24M       ; clk24M      ; 1.000        ; 0.000      ; 0.805      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.235 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; 1.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.091 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 1.000        ; 1.052      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_rom:u1|vga640480:u1|clk1'                                                                                                                        ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; 1.091 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 0.500        ; 1.052      ; 0.805      ;
; 1.591 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 1.000        ; 1.052      ; 0.805      ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.092 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 0.500        ; 1.053      ; 0.805      ;
; 1.592 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 1.000        ; 1.053      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.092 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 0.500        ; 1.053      ; 0.805      ;
; 1.592 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 1.000        ; 1.053      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.308 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 0.500        ; 1.269      ; 0.805      ;
; 1.808 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 1.000        ; 1.269      ; 0.805      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.315 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 0.500        ; 1.276      ; 0.805      ;
; 1.815 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 1.000        ; 1.276      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.387 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 0.500        ; 1.348      ; 0.805      ;
; 1.887 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 1.000        ; 1.348      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.398 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 0.500        ; 1.359      ; 0.805      ;
; 1.898 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 1.000        ; 1.359      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.737 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 0.500        ; 1.698      ; 0.805      ;
; 2.237 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 1.000        ; 1.698      ; 0.805      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.956 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 3.151      ; 0.805      ;
; -2.956 ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk         ; 0.000        ; 3.151      ; 0.805      ;
; -2.956 ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                ; clk         ; 0.000        ; 3.151      ; 0.805      ;
; -2.949 ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio               ; clk         ; 0.000        ; 3.144      ; 0.805      ;
; -2.456 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; -0.500       ; 3.151      ; 0.805      ;
; -2.456 ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk         ; -0.500       ; 3.151      ; 0.805      ;
; -2.456 ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                ; clk         ; -0.500       ; 3.151      ; 0.805      ;
; -2.449 ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio               ; clk         ; -0.500       ; 3.144      ; 0.805      ;
; 0.499  ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|cur_state.set                                 ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.636  ; wm8731_controller:u2|i2c_controller:u1|tr_end                      ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 0.409      ; 1.351      ;
; 0.986  ; wm8731_controller:u2|i2c_controller:u1|tr_end                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 0.400      ; 1.692      ;
; 1.157  ; wm8731_controller:u2|cur_state.start                               ; wm8731_controller:u2|cur_state.set                                 ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.180  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.231  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.233  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.243  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.659  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.710  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.711  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.017      ;
; 1.713  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.714  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.020      ;
; 1.715  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.021      ;
; 1.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.747  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.747  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.747  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.771  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.077      ;
; 1.796  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.102      ;
; 1.797  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.103      ;
; 1.799  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.800  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.106      ;
; 1.809  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.115      ;
; 1.833  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.833  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.833  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.838  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.842  ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|cur_state.transmit_audio                      ; clk                                                         ; clk         ; 0.000        ; -0.009     ; 2.139      ;
; 1.857  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.863  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 2.170      ;
; 1.871  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 1.882  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.188      ;
; 1.885  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.191      ;
; 1.886  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.192      ;
; 1.905  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.211      ;
; 1.919  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.225      ;
; 1.943  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.249      ;
; 1.968  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.274      ;
; 1.971  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.277      ;
; 1.972  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 1.987  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.293      ;
; 1.991  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.297      ;
; 2.005  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.311      ;
; 2.023  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.029  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.335      ;
; 2.033  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 2.340      ;
; 2.057  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.363      ;
; 2.073  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.379      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.074  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.380      ;
; 2.077  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.383      ;
; 2.109  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.415      ;
; 2.115  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.421      ;
; 2.143  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.449      ;
; 2.158  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.464      ;
; 2.159  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.465      ;
; 2.163  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.469      ;
; 2.195  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.501      ;
; 2.201  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.507      ;
; 2.244  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.550      ;
; 2.245  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.551      ;
; 2.249  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.555      ;
; 2.281  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.587      ;
; 2.287  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.593      ;
; 2.330  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 2.636      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.708 ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk  ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 2.903      ; 0.805      ;
; -2.208 ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk  ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 2.903      ; 0.805      ;
; 1.968  ; state.s2                                 ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.128      ; 2.402      ;
; 2.395  ; state.s2                                 ; pix_y[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.120      ; 2.821      ;
; 2.618  ; state.s2                                 ; pix_x[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 3.058      ;
; 3.018  ; state.s2                                 ; pix_x[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.018  ; state.s2                                 ; pix_x[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 3.451      ;
; 3.078  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[5]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.026      ;
; 3.157  ; vga_rom:u1|vga640480:u1|x[0]             ; pix_x[0]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.140      ; 3.103      ;
; 3.219  ; bomb_vertical[0]                         ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.123      ; 3.648      ;
; 3.347  ; state.s2                                 ; pix_y[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.120      ; 3.773      ;
; 3.392  ; vga_rom:u1|vga640480:u1|x[9]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.340      ;
; 3.407  ; state.s2                                 ; pix_y[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.137      ; 3.850      ;
; 3.419  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.367      ;
; 3.477  ; vga_rom:u1|vga640480:u1|x[8]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.425      ;
; 3.554  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.502      ;
; 3.640  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.588      ;
; 3.726  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.674      ;
; 3.812  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.760      ;
; 3.820  ; state.s2                                 ; pix_y[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.142      ; 4.268      ;
; 3.831  ; state.s4                                 ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 4.271      ;
; 3.853  ; state.s2                                 ; pix_y[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.142      ; 4.301      ;
; 3.855  ; vga_rom:u1|vga640480:u1|x[1]             ; pix_x[1]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.140      ; 3.801      ;
; 3.886  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[3]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.834      ;
; 3.916  ; state.s2                                 ; pix_y[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 4.346      ;
; 3.932  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.880      ;
; 3.989  ; vga_rom:u1|vga640480:u1|x[8]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.937      ;
; 4.018  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 3.966      ;
; 4.070  ; state.s4                                 ; pix_x[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 4.510      ;
; 4.104  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.052      ;
; 4.166  ; state.s4                                 ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 4.596      ;
; 4.261  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.209      ;
; 4.337  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[4]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 4.284      ;
; 4.339  ; state.s2                                 ; pix_y[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 4.769      ;
; 4.362  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[4]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.310      ;
; 4.406  ; boss_bullets_horizontal[59]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.150      ; 4.862      ;
; 4.406  ; boss_bullets_horizontal[59]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.150      ; 4.862      ;
; 4.493  ; state.s2                                 ; pix_y[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 4.926      ;
; 4.552  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[5]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.500      ;
; 4.638  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.586      ;
; 4.674  ; boss_bullets_horizontal[59]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.150      ; 5.130      ;
; 4.686  ; state.s2                                 ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 5.126      ;
; 4.686  ; state.s2                                 ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 5.126      ;
; 4.724  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.672      ;
; 4.739  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.687      ;
; 4.753  ; state.s2                                 ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 5.193      ;
; 4.804  ; boss_bullets_horizontal[49]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.145      ; 5.255      ;
; 4.804  ; boss_bullets_horizontal[49]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.145      ; 5.255      ;
; 4.809  ; state.s4                                 ; pix_x[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.809  ; state.s4                                 ; pix_x[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.242      ;
; 4.810  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.758      ;
; 4.825  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.773      ;
; 4.828  ; state.s4                                 ; pix_x[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.125      ; 5.259      ;
; 4.828  ; state.s4                                 ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.125      ; 5.259      ;
; 4.870  ; vga_rom:u1|vga640480:u1|x[2]             ; pix_x[2]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.149      ; 4.825      ;
; 4.896  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.142      ; 4.844      ;
; 4.926  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[5]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 4.873      ;
; 4.931  ; state.s4                                 ; pix_y[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.120      ; 5.357      ;
; 4.980  ; vga_rom:u1|vga640480:u1|y[0]             ; pix_y[0]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.143      ; 4.929      ;
; 4.982  ; state.s2                                 ; pix_x[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.125      ; 5.413      ;
; 4.982  ; state.s2                                 ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.125      ; 5.413      ;
; 4.993  ; state.s4                                 ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 5.433      ;
; 4.993  ; state.s4                                 ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.134      ; 5.433      ;
; 5.012  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 4.959      ;
; 5.072  ; boss_bullets_horizontal[49]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.145      ; 5.523      ;
; 5.098  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 5.045      ;
; 5.117  ; clouds_vertical[63]                      ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.135      ; 5.558      ;
; 5.184  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 5.131      ;
; 5.223  ; state.s4                                 ; pix_y[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.120      ; 5.649      ;
; 5.264  ; state.s4                                 ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.128      ; 5.698      ;
; 5.270  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.141      ; 5.217      ;
; 5.312  ; state.s4                                 ; pix_y[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 5.745      ;
; 5.325  ; vga_rom:u1|vga640480:u1|y[4]             ; pix_y[4]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.143      ; 5.274      ;
; 5.334  ; state.s4                                 ; pix_y[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.137      ; 5.777      ;
; 5.361  ; vga_rom:u1|vga640480:u1|y[1]             ; pix_y[1]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.143      ; 5.310      ;
; 5.429  ; state.s4                                 ; pix_y[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.142      ; 5.877      ;
; 5.432  ; state.s4                                 ; pix_y[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 5.862      ;
; 5.566  ; state.s4                                 ; pix_y[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 5.996      ;
; 5.577  ; vga_rom:u1|vga640480:u1|y[8]             ; pix_y[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.143      ; 5.526      ;
; 5.620  ; boss_bullets_horizontal[78]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.146      ; 6.072      ;
; 5.620  ; boss_bullets_horizontal[78]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.146      ; 6.072      ;
; 5.725  ; vga_rom:u1|vga640480:u1|y[9]             ; pix_y[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.151      ; 5.682      ;
; 5.763  ; boss_bullets_horizontal[48]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.145      ; 6.214      ;
; 5.763  ; boss_bullets_horizontal[48]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.145      ; 6.214      ;
; 5.775  ; state.s4                                 ; pix_y[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.142      ; 6.223      ;
; 5.775  ; boss_bullets_horizontal[59]              ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.141      ; 6.222      ;
; 5.777  ; clouds_vertical[54]                      ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.127      ; 6.210      ;
; 5.787  ; boss_bullets_horizontal[79]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.146      ; 6.239      ;
; 5.787  ; boss_bullets_horizontal[79]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.146      ; 6.239      ;
; 5.795  ; state.s2                                 ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.124      ; 6.225      ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'BCLK'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; -2.667 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 2.578      ;
; -2.167 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 2.578      ;
; -1.764 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.568      ; 1.110      ;
; -1.764 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.568      ; 1.110      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.344 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.901      ;
; -1.105 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.620      ; 4.125      ;
; -1.105 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.620      ; 4.125      ;
; -1.105 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.620      ; 4.125      ;
; -1.096 ; reset                                                ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; reset                                         ; BCLK        ; 0.000        ; 4.635      ; 3.845      ;
; -0.976 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.373      ;
; -0.972 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.377      ;
; -0.970 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.379      ;
; -0.967 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.382      ;
; -0.965 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.384      ;
; -0.963 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.386      ;
; -0.962 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.387      ;
; -0.962 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.387      ;
; -0.961 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.388      ;
; -0.960 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.389      ;
; -0.959 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.390      ;
; -0.959 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.390      ;
; -0.958 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 4.391      ;
; -0.933 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.295      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.297      ;
; -0.930 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.298      ;
; -0.928 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.300      ;
; -0.927 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.301      ;
; -0.925 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.303      ;
; -0.924 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.304      ;
; -0.922 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.306      ;
; -0.922 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.306      ;
; -0.921 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.307      ;
; -0.919 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.309      ;
; -0.913 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 4.315      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.844 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.901      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.670 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.623      ; 4.563      ;
; -0.605 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.620      ; 4.125      ;
; -0.605 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.620      ; 4.125      ;
; -0.605 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.620      ; 4.125      ;
; -0.596 ; reset                                                ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; reset                                         ; BCLK        ; -0.500       ; 4.635      ; 3.845      ;
; -0.476 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.373      ;
; -0.472 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.377      ;
; -0.470 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.379      ;
; -0.467 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.382      ;
; -0.465 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.384      ;
; -0.463 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.386      ;
; -0.462 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.387      ;
; -0.462 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.387      ;
; -0.461 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.388      ;
; -0.460 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.389      ;
; -0.459 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.390      ;
; -0.459 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.390      ;
; -0.458 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 4.391      ;
; -0.433 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.295      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.297      ;
; -0.430 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.298      ;
; -0.428 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.300      ;
; -0.427 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.301      ;
; -0.425 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.303      ;
; -0.424 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.304      ;
; -0.422 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.306      ;
; -0.422 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.306      ;
; -0.421 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.307      ;
; -0.419 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.309      ;
; -0.413 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 4.315      ;
; -0.193 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 0.000        ; 0.997      ; 1.110      ;
; -0.193 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; reset                                         ; BCLK        ; 0.000        ; 0.997      ; 1.110      ;
; -0.170 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.623      ; 4.563      ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                                                                                                                     ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.534 ; clockDivision:u0|singleClkDiv:u23|out_clk  ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 2.729      ; 0.805      ;
; -2.122 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|last            ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 2.731      ; 1.219      ;
; -2.106 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 2.731      ; 1.235      ;
; -2.034 ; clockDivision:u0|singleClkDiv:u23|out_clk  ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 2.729      ; 0.805      ;
; -2.033 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 2.722      ; 1.299      ;
; -1.622 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|last            ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 2.731      ; 1.219      ;
; -1.608 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 2.722      ; 1.724      ;
; -1.606 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 2.731      ; 1.235      ;
; -1.533 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 2.722      ; 1.299      ;
; -1.108 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 2.722      ; 1.724      ;
; -0.661 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|Pulse:t1|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.416      ; 1.061      ;
; -0.660 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|Pulse:t1|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.416      ; 1.062      ;
; 0.499  ; boss_exist                                 ; boss_exist                                ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; boss_bullets_horizontal[69]                ; boss_bullets_horizontal[69]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; boss_bullets_horizontal[29]                ; boss_bullets_horizontal[29]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; boss_bullets_horizontal[79]                ; boss_bullets_horizontal[79]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; state.s3                                   ; state.s3                                  ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; state.s0                                   ; state.s0                                  ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bomb_exist                                 ; bomb_exist                                ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.732  ; clockDivision:u0|Pulse:t0|last             ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.038      ;
; 0.739  ; clockDivision:u0|Pulse:t3|last             ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.769  ; clouds_horizontal[29]                      ; clouds_horizontal[29]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.075      ;
; 0.772  ; clouds_horizontal[49]                      ; clouds_horizontal[49]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.078      ;
; 0.772  ; clouds_horizontal[79]                      ; clouds_horizontal[79]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.078      ;
; 0.780  ; bullets_horizontal[79]                     ; bullets_horizontal[79]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.086      ;
; 0.780  ; bullets_horizontal[29]                     ; bullets_horizontal[29]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.086      ;
; 0.781  ; clouds_horizontal[59]                      ; clouds_horizontal[59]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.087      ;
; 0.781  ; clouds_horizontal[39]                      ; clouds_horizontal[39]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.087      ;
; 0.787  ; bullets_horizontal[69]                     ; bullets_horizontal[69]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.093      ;
; 0.908  ; clockDivision:u0|Pulse:t1|last             ; clockDivision:u0|Pulse:t1|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.214      ;
; 0.989  ; clouds_horizontal[19]                      ; clouds_horizontal[19]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.295      ;
; 1.140  ; clouds_horizontal[63]                      ; clouds_horizontal[63]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.446      ;
; 1.149  ; clouds_horizontal[3]                       ; clouds_horizontal[3]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.455      ;
; 1.149  ; clouds_horizontal[13]                      ; clouds_horizontal[13]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.455      ;
; 1.150  ; clouds_horizontal[73]                      ; clouds_horizontal[73]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.456      ;
; 1.150  ; clouds_horizontal[75]                      ; clouds_horizontal[75]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.456      ;
; 1.150  ; clouds_horizontal[53]                      ; clouds_horizontal[53]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.456      ;
; 1.159  ; clouds_horizontal[43]                      ; clouds_horizontal[43]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.465      ;
; 1.159  ; clouds_horizontal[45]                      ; clouds_horizontal[45]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.465      ;
; 1.159  ; clouds_horizontal[33]                      ; clouds_horizontal[33]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.465      ;
; 1.159  ; clouds_horizontal[35]                      ; clouds_horizontal[35]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.465      ;
; 1.159  ; clouds_horizontal[55]                      ; clouds_horizontal[55]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.465      ;
; 1.161  ; clouds_horizontal[77]                      ; clouds_horizontal[77]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.467      ;
; 1.161  ; clouds_horizontal[57]                      ; clouds_horizontal[57]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.467      ;
; 1.165  ; clouds_horizontal[27]                      ; clouds_horizontal[27]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.471      ;
; 1.170  ; clouds_horizontal[47]                      ; clouds_horizontal[47]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.476      ;
; 1.170  ; clouds_horizontal[37]                      ; clouds_horizontal[37]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.476      ;
; 1.174  ; bullets_horizontal[53]                     ; bullets_horizontal[53]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.480      ;
; 1.175  ; clouds_horizontal[62]                      ; clouds_horizontal[62]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.481      ;
; 1.184  ; clouds_horizontal[2]                       ; clouds_horizontal[2]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.490      ;
; 1.184  ; clouds_horizontal[12]                      ; clouds_horizontal[12]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.490      ;
; 1.186  ; bullets_horizontal[39]                     ; bullets_horizontal[39]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.492      ;
; 1.186  ; bullets_horizontal[49]                     ; bullets_horizontal[49]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.492      ;
; 1.193  ; bullets_horizontal[73]                     ; bullets_horizontal[73]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.499      ;
; 1.193  ; bullets_horizontal[75]                     ; bullets_horizontal[75]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.499      ;
; 1.193  ; bullets_horizontal[23]                     ; bullets_horizontal[23]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.499      ;
; 1.193  ; bullets_horizontal[25]                     ; bullets_horizontal[25]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.499      ;
; 1.195  ; clouds_horizontal[64]                      ; clouds_horizontal[64]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.501      ;
; 1.195  ; clouds_horizontal[66]                      ; clouds_horizontal[66]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.501      ;
; 1.196  ; clouds_horizontal[78]                      ; clouds_horizontal[78]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.502      ;
; 1.196  ; clouds_horizontal[58]                      ; clouds_horizontal[58]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.502      ;
; 1.196  ; clouds_horizontal[69]                      ; clouds_horizontal[69]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.502      ;
; 1.196  ; clouds_horizontal[48]                      ; clouds_horizontal[48]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.502      ;
; 1.197  ; bullets_horizontal[54]                     ; bullets_horizontal[54]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.503      ;
; 1.198  ; clouds_horizontal[14]                      ; clouds_horizontal[14]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.504      ;
; 1.199  ; bullets_horizontal[59]                     ; bullets_horizontal[59]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.505      ;
; 1.199  ; clouds_horizontal[16]                      ; clouds_horizontal[16]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.505      ;
; 1.200  ; clouds_horizontal[22]                      ; clouds_horizontal[22]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.506      ;
; 1.204  ; bullets_horizontal[77]                     ; bullets_horizontal[77]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.204  ; bullets_horizontal[78]                     ; bullets_horizontal[78]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.204  ; clouds_horizontal[4]                       ; clouds_horizontal[4]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.204  ; clouds_horizontal[6]                       ; clouds_horizontal[6]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.204  ; bullets_horizontal[27]                     ; bullets_horizontal[27]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.204  ; bullets_horizontal[28]                     ; bullets_horizontal[28]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.510      ;
; 1.205  ; clouds_horizontal[38]                      ; clouds_horizontal[38]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.511      ;
; 1.205  ; clouds_horizontal[9]                       ; clouds_horizontal[9]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.511      ;
; 1.207  ; bullets_horizontal[65]                     ; bullets_horizontal[65]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.513      ;
; 1.207  ; bullets_horizontal[67]                     ; bullets_horizontal[67]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.513      ;
; 1.209  ; clouds_horizontal[65]                      ; clouds_horizontal[65]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.515      ;
; 1.210  ; clouds_horizontal[67]                      ; clouds_horizontal[67]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.516      ;
; 1.213  ; clouds_horizontal[24]                      ; clouds_horizontal[24]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.519      ;
; 1.213  ; clouds_horizontal[5]                       ; clouds_horizontal[5]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.519      ;
; 1.218  ; clouds_horizontal[15]                      ; clouds_horizontal[15]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.524      ;
; 1.219  ; clouds_horizontal[17]                      ; clouds_horizontal[17]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.525      ;
; 1.223  ; clouds_horizontal[25]                      ; clouds_horizontal[25]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.529      ;
; 1.231  ; clouds_horizontal[23]                      ; clouds_horizontal[23]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.537      ;
; 1.241  ; bullets_horizontal[14]                     ; bullets_horizontal[14]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.547      ;
; 1.241  ; bullets_horizontal[74]                     ; bullets_horizontal[74]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.547      ;
; 1.242  ; bullets_horizontal[76]                     ; bullets_horizontal[76]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.548      ;
; 1.242  ; bullets_horizontal[38]                     ; bullets_horizontal[38]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.548      ;
; 1.242  ; bullets_horizontal[48]                     ; bullets_horizontal[48]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.548      ;
; 1.242  ; bullets_horizontal[58]                     ; bullets_horizontal[58]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.548      ;
; 1.244  ; clouds_horizontal[42]                      ; clouds_horizontal[42]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.550      ;
; 1.244  ; clouds_horizontal[72]                      ; clouds_horizontal[72]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.550      ;
; 1.245  ; clouds_horizontal[74]                      ; clouds_horizontal[74]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.551      ;
; 1.245  ; clouds_horizontal[44]                      ; clouds_horizontal[44]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.551      ;
; 1.246  ; clouds_horizontal[76]                      ; clouds_horizontal[76]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.552      ;
; 1.246  ; clouds_horizontal[46]                      ; clouds_horizontal[46]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.552      ;
; 1.246  ; clouds_horizontal[36]                      ; clouds_horizontal[36]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.552      ;
; 1.246  ; clouds_horizontal[56]                      ; clouds_horizontal[56]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 1.552      ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.503 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 0.000        ; 1.698      ; 0.805      ;
; -1.003 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; -0.500       ; 1.698      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.330 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.214      ;
; -1.121 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.423      ;
; -1.118 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.426      ;
; -1.112 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.432      ;
; -1.108 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.436      ;
; -1.022 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.522      ;
; -0.830 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.214      ;
; -0.817 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.727      ;
; -0.781 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.757      ;
; -0.649 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.895      ;
; -0.633 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 2.911      ;
; -0.621 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.423      ;
; -0.618 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.426      ;
; -0.612 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.432      ;
; -0.608 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.436      ;
; -0.598 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.940      ;
; -0.586 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.952      ;
; -0.576 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.962      ;
; -0.569 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.969      ;
; -0.562 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.976      ;
; -0.554 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 2.984      ;
; -0.522 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.522      ;
; -0.367 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 3.171      ;
; -0.366 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 3.172      ;
; -0.338 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 3.206      ;
; -0.317 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.727      ;
; -0.312 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 3.232      ;
; -0.285 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.934      ; 3.259      ;
; -0.281 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.757      ;
; -0.260 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 3.278      ;
; -0.238 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 2.928      ; 3.300      ;
; -0.149 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.895      ;
; -0.133 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 2.911      ;
; -0.098 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.940      ;
; -0.086 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.952      ;
; -0.076 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.962      ;
; -0.069 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.969      ;
; -0.062 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.976      ;
; -0.054 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 2.984      ;
; 0.133  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 3.171      ;
; 0.134  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 3.172      ;
; 0.162  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 3.206      ;
; 0.188  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 3.232      ;
; 0.215  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.934      ; 3.259      ;
; 0.240  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 3.278      ;
; 0.262  ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 2.928      ; 3.300      ;
; 0.753  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.059      ;
; 1.119  ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[19]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 1.424      ;
; 1.163  ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.469      ;
; 1.164  ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.470      ;
; 1.169  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.475      ;
; 1.172  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.478      ;
; 1.173  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.479      ;
; 1.173  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.479      ;
; 1.176  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.483      ;
; 1.201  ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[20]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 1.506      ;
; 1.212  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.518      ;
; 1.212  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.518      ;
; 1.217  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.523      ;
; 1.217  ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.523      ;
; 1.221  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.527      ;
; 1.222  ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.528      ;
; 1.228  ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.534      ;
; 1.228  ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.534      ;
; 1.231  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.537      ;
; 1.231  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.537      ;
; 1.231  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.537      ;
; 1.233  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.539      ;
; 1.234  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.540      ;
; 1.235  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.541      ;
; 1.441  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.747      ;
; 1.473  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.779      ;
; 1.483  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.789      ;
; 1.520  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.826      ;
; 1.521  ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.827      ;
; 1.534  ; wm8731_controller:u2|audio_analyse:u3|data_com[17]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.840      ;
; 1.541  ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.847      ;
; 1.551  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[21]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 1.856      ;
; 1.558  ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[22]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 1.863      ;
; 1.559  ; wm8731_controller:u2|audio_analyse:u3|data_com[6]         ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.865      ;
; 1.561  ; wm8731_controller:u2|audio_analyse:u3|data_com[15]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.867      ;
; 1.565  ; wm8731_controller:u2|audio_analyse:u3|data_com[22]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.871      ;
; 1.642  ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.948      ;
; 1.643  ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.949      ;
; 1.648  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.954      ;
; 1.648  ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.954      ;
; 1.648  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.954      ;
; 1.651  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.957      ;
; 1.652  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.958      ;
; 1.652  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.958      ;
; 1.655  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.961      ;
; 1.655  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 1.961      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.164 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 0.000        ; 1.359      ; 0.805      ;
; -0.664 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; -0.500       ; 1.359      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.153 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 0.000        ; 1.348      ; 0.805      ;
; -0.653 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; -0.500       ; 1.348      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.081 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 0.000        ; 1.276      ; 0.805      ;
; -0.581 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; -0.500       ; 1.276      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.074 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 0.000        ; 1.269      ; 0.805      ;
; -0.574 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; -0.500       ; 1.269      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.858 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 0.000        ; 1.053      ; 0.805      ;
; -0.358 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; -0.500       ; 1.053      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.858 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 0.000        ; 1.053      ; 0.805      ;
; -0.358 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; -0.500       ; 1.053      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.857 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; -0.500       ; 1.052      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_rom:u1|vga640480:u1|clk1'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; -0.857 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 0.000        ; 1.052      ; 0.805      ;
; -0.357 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; -0.500       ; 1.052      ; 0.805      ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk24M'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; clk24M       ; clk24M      ; 0.000        ; 0.000      ; 0.805      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.499 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; 0.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_rom:u1|vga640480:u1|clk'                                                                                                                                         ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.499 ; vga_rom:u1|vga640480:u1|vector_y[0] ; vga_rom:u1|vga640480:u1|vector_y[0] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; vga_rom:u1|address_tmp[10]          ; vga_rom:u1|FPGAE_RamAdd[10]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; vga_rom:u1|address_tmp[13]          ; vga_rom:u1|FPGAE_RamAdd[13]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; vga_rom:u1|address_tmp[9]           ; vga_rom:u1|FPGAE_RamAdd[9]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; vga_rom:u1|address_tmp[4]           ; vga_rom:u1|FPGAE_RamAdd[4]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; vga_rom:u1|address_tmp[0]           ; vga_rom:u1|FPGAE_RamAdd[0]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; vga_rom:u1|address_tmp[2]           ; vga_rom:u1|FPGAE_RamAdd[2]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; vga_rom:u1|address_tmp[3]           ; vga_rom:u1|FPGAE_RamAdd[3]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; vga_rom:u1|address_tmp[7]           ; vga_rom:u1|FPGAE_RamAdd[7]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; vga_rom:u1|address_tmp[8]           ; vga_rom:u1|FPGAE_RamAdd[8]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; vga_rom:u1|address_tmp[16]          ; vga_rom:u1|FPGAE_RamAdd[16]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; vga_rom:u1|address_tmp[17]          ; vga_rom:u1|FPGAE_RamAdd[17]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; vga_rom:u1|address_tmp[6]           ; vga_rom:u1|FPGAE_RamAdd[6]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; vga_rom:u1|address_tmp[18]          ; vga_rom:u1|FPGAE_RamAdd[18]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; vga_rom:u1|address_tmp[15]          ; vga_rom:u1|FPGAE_RamAdd[15]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; vga_rom:u1|address_tmp[12]          ; vga_rom:u1|FPGAE_RamAdd[12]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; vga_rom:u1|address_tmp[14]          ; vga_rom:u1|FPGAE_RamAdd[14]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; vga_rom:u1|address_tmp[11]          ; vga_rom:u1|FPGAE_RamAdd[11]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; vga_rom:u1|vga640480:u1|vs1         ; vga_rom:u1|vga640480:u1|vs          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; vga_rom:u1|address_tmp[5]           ; vga_rom:u1|FPGAE_RamAdd[5]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.055      ;
; 0.760 ; vga_rom:u1|address_tmp[1]           ; vga_rom:u1|FPGAE_RamAdd[1]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.066      ;
; 0.765 ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.071      ;
; 0.916 ; vga_rom:u1|q_tmp[5]                 ; vga_rom:u1|vga640480:u1|g1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.222      ;
; 1.136 ; vga_rom:u1|q_tmp[1]                 ; vga_rom:u1|vga640480:u1|b1[1]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.442      ;
; 1.175 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.481      ;
; 1.188 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.494      ;
; 1.189 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.495      ;
; 1.190 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.496      ;
; 1.190 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.496      ;
; 1.194 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.500      ;
; 1.200 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.506      ;
; 1.219 ; vga_rom:u1|q_tmp[8]                 ; vga_rom:u1|vga640480:u1|r1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.525      ;
; 1.232 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.539      ;
; 1.249 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.555      ;
; 1.254 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.560      ;
; 1.256 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.562      ;
; 1.433 ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|y[1]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.739      ;
; 1.442 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.748      ;
; 1.454 ; vga_rom:u1|q_tmp[2]                 ; vga_rom:u1|vga640480:u1|b1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.760      ;
; 1.469 ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.775      ;
; 1.522 ; vga_rom:u1|q_tmp[3]                 ; vga_rom:u1|vga640480:u1|g1[0]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.828      ;
; 1.576 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.882      ;
; 1.644 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.950      ;
; 1.653 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.959      ;
; 1.667 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.973      ;
; 1.668 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.974      ;
; 1.673 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.979      ;
; 1.673 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.979      ;
; 1.679 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 1.985      ;
; 1.712 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.018      ;
; 1.713 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.019      ;
; 1.729 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.035      ;
; 1.734 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.040      ;
; 1.736 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.042      ;
; 1.739 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.045      ;
; 1.753 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.059      ;
; 1.754 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.060      ;
; 1.755 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.061      ;
; 1.759 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.065      ;
; 1.759 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.065      ;
; 1.765 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.071      ;
; 1.779 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.085      ;
; 1.815 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.121      ;
; 1.820 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.126      ;
; 1.825 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.131      ;
; 1.839 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.145      ;
; 1.841 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.147      ;
; 1.845 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.151      ;
; 1.865 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.171      ;
; 1.865 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.171      ;
; 1.884 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.190      ;
; 1.899 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|y[3]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.004     ; 2.201      ;
; 1.899 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|y[7]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.004     ; 2.201      ;
; 1.901 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.207      ;
; 1.902 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|y[4]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.004     ; 2.204      ;
; 1.906 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.212      ;
; 1.911 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.217      ;
; 1.912 ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.218      ;
; 1.914 ; vga_rom:u1|q_tmp[0]                 ; vga_rom:u1|vga640480:u1|b1[0]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.010      ; 2.230      ;
; 1.915 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|y[6]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.004     ; 2.217      ;
; 1.926 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.232      ;
; 1.926 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.232      ;
; 1.931 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.237      ;
; 1.941 ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|y[8]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.004     ; 2.243      ;
; 1.951 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.257      ;
; 1.970 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.276      ;
; 1.976 ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.282      ;
; 1.987 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.293      ;
; 2.011 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.317      ;
; 2.012 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.318      ;
; 2.018 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.324      ;
; 2.037 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.343      ;
; 2.073 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.379      ;
; 2.083 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.389      ;
; 2.097 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.403      ;
; 2.123 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.429      ;
; 2.160 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_y[0] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.466      ;
; 2.169 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.475      ;
; 2.175 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 2.481      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                              ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|tr_end   ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.805      ;
; 0.536 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 2.098      ;
; 0.546 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 2.107      ;
; 0.546 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 2.107      ;
; 0.815 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.252      ; 2.373      ;
; 0.951 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.254      ; 2.511      ;
; 0.961 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 2.523      ;
; 0.968 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 2.530      ;
; 1.207 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.513      ;
; 1.218 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.524      ;
; 1.228 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 2.789      ;
; 1.229 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 2.790      ;
; 1.229 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 2.790      ;
; 1.252 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.558      ;
; 1.276 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.582      ;
; 1.408 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.714      ;
; 1.492 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.798      ;
; 1.583 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.889      ;
; 1.611 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.916      ;
; 1.673 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 1.981      ;
; 1.803 ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.109      ;
; 1.842 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.148      ;
; 1.884 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.191      ;
; 1.891 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.198      ;
; 1.924 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.229      ;
; 1.940 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 2.248      ;
; 1.946 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 2.254      ;
; 1.956 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.261      ;
; 1.974 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.279      ;
; 2.071 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 2.379      ;
; 2.087 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.394      ;
; 2.174 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.481      ;
; 2.182 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.488      ;
; 2.233 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.540      ;
; 2.240 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.545      ;
; 2.293 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.010      ; 2.609      ;
; 2.327 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.633      ;
; 2.333 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.640      ;
; 2.390 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 2.694      ;
; 2.454 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.760      ;
; 2.461 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.767      ;
; 2.505 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 2.813      ;
; 2.510 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.002      ; 2.818      ;
; 2.520 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 2.824      ;
; 2.536 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.841      ;
; 2.537 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.844      ;
; 2.566 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.872      ;
; 2.573 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.879      ;
; 2.573 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.879      ;
; 2.585 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 2.889      ;
; 2.589 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.896      ;
; 2.590 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.897      ;
; 2.590 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 2.897      ;
; 2.605 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.910      ;
; 2.644 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.949      ;
; 2.652 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.958      ;
; 2.667 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.972      ;
; 2.668 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.973      ;
; 2.668 ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 2.973      ;
; 2.671 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.977      ;
; 2.691 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 2.997      ;
; 2.697 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.004      ;
; 2.704 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 3.010      ;
; 2.709 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.016      ;
; 2.710 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.017      ;
; 2.710 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.017      ;
; 2.715 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.004     ; 3.017      ;
; 2.737 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 3.041      ;
; 2.742 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.047      ;
; 2.743 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.048      ;
; 2.743 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.048      ;
; 2.765 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.070      ;
; 2.769 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.003     ; 3.072      ;
; 2.794 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.101      ;
; 2.800 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 3.106      ;
; 2.841 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.148      ;
; 2.848 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.155      ;
; 2.849 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.004     ; 3.151      ;
; 2.855 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 3.162      ;
; 2.862 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.167      ;
; 2.862 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.167      ;
; 2.863 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.168      ;
; 2.863 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.168      ;
; 2.899 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 3.205      ;
; 2.903 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 3.207      ;
; 2.943 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 3.247      ;
; 2.954 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 3.258      ;
; 2.997 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.002     ; 3.301      ;
; 3.003 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.308      ;
; 3.014 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 3.319      ;
+-------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                                                                                                                           ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                              ; Launch Clock                                  ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 1.631 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 2.084      ;
; 1.667 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 2.243      ;
; 1.692 ; wm8731_controller:u2|audio_analyse:u3|data_com[22] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 2.269      ;
; 1.961 ; wm8731_controller:u2|audio_analyse:u3|data_com[21] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 2.368      ;
; 2.006 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 2.893      ;
; 2.132 ; wm8731_controller:u2|audio_analyse:u3|data_com[21] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 2.709      ;
; 2.180 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 2.632      ;
; 2.183 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 2.759      ;
; 2.228 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 2.805      ;
; 2.260 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 2.683      ;
; 2.277 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 2.720      ;
; 2.295 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 2.717      ;
; 2.307 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 2.730      ;
; 2.321 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 2.729      ;
; 2.339 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 2.915      ;
; 2.352 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 2.929      ;
; 2.450 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.945      ; 2.895      ;
; 2.460 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.951      ; 2.911      ;
; 2.468 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.044      ;
; 2.472 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.048      ;
; 2.484 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 2.891      ;
; 2.493 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 2.936      ;
; 2.508 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.085      ;
; 2.543 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.942      ; 2.985      ;
; 2.574 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.944      ; 3.018      ;
; 2.579 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.032      ;
; 2.588 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.475      ;
; 2.599 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.052      ;
; 2.608 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.015      ;
; 2.627 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 3.079      ;
; 2.631 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.946      ; 3.077      ;
; 2.632 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.208      ;
; 2.637 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.214      ;
; 2.641 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.218      ;
; 2.717 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.604      ;
; 2.721 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.608      ;
; 2.724 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.300      ;
; 2.743 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 3.151      ;
; 2.754 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.330      ;
; 2.764 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.171      ;
; 2.771 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.193      ;
; 2.787 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.210      ;
; 2.795 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.238      ;
; 2.801 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.378      ;
; 2.816 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.239      ;
; 2.822 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 3.274      ;
; 2.825 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.247      ;
; 2.825 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.268      ;
; 2.843 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.076      ; 3.419      ;
; 2.855 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.278      ;
; 2.881 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.768      ;
; 2.893 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.300      ;
; 2.893 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.470      ;
; 2.893 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.315      ;
; 2.897 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.304      ;
; 2.907 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 3.315      ;
; 2.914 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.357      ;
; 2.923 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.500      ;
; 2.973 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.860      ;
; 2.977 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.945      ; 3.422      ;
; 2.981 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.945      ; 3.426      ;
; 2.984 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.407      ;
; 2.989 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.412      ;
; 2.999 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 3.407      ;
; 3.003 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.890      ;
; 3.012 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.465      ;
; 3.012 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.077      ; 3.589      ;
; 3.022 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.444      ;
; 3.029 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 3.437      ;
; 3.032 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.455      ;
; 3.047 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.490      ;
; 3.051 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.946      ; 3.497      ;
; 3.051 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 3.503      ;
; 3.057 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.464      ;
; 3.059 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.942      ; 3.501      ;
; 3.059 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.512      ;
; 3.073 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 3.525      ;
; 3.092 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.387      ; 3.979      ;
; 3.093 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.515      ;
; 3.094 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.952      ; 3.546      ;
; 3.118 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.908      ; 3.526      ;
; 3.139 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.582      ;
; 3.140 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.946      ; 3.586      ;
; 3.141 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.945      ; 3.586      ;
; 3.149 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.556      ;
; 3.155 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.951      ; 3.606      ;
; 3.157 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.580      ;
; 3.169 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.943      ; 3.612      ;
; 3.179 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.907      ; 3.586      ;
; 3.187 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 1.070      ; 3.757      ;
; 3.187 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.610      ;
; 3.188 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.641      ;
; 3.191 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.644      ;
; 3.195 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.617      ;
; 3.200 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.623      ;
; 3.211 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.923      ; 3.634      ;
; 3.233 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.945      ; 3.678      ;
; 3.238 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.922      ; 3.660      ;
; 3.240 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.953      ; 3.693      ;
; 3.258 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.937      ; 3.695      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                                                    ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                        ; Launch Clock ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; 3.696 ; wm8731_controller:u2|cur_state.set ; wm8731_controller:u2|start_set ; clk          ; wm8731_controller:u2|cur_state.transmit_audio ; 0.000        ; -1.675     ; 2.021      ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_rom:u1|vga640480:u1|clk'                                                                                             ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.064 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.737      ; 4.341      ;
; -1.049 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 4.330      ;
; -1.049 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 4.330      ;
; -1.049 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 4.330      ;
; -1.049 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 4.330      ;
; -1.049 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 4.330      ;
; -1.013 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.731      ; 4.284      ;
; -1.013 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.731      ; 4.284      ;
; -0.997 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.734      ; 4.271      ;
; -0.997 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.734      ; 4.271      ;
; -0.997 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.734      ; 4.271      ;
; -0.941 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.732      ; 4.213      ;
; -0.941 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.732      ; 4.213      ;
; -0.593 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.874      ;
; -0.593 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.874      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.586 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 2.741      ; 3.867      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.564 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.737      ; 4.341      ;
; -0.549 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 4.330      ;
; -0.549 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 4.330      ;
; -0.549 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 4.330      ;
; -0.549 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 4.330      ;
; -0.549 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 4.330      ;
; -0.513 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.731      ; 4.284      ;
; -0.513 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.731      ; 4.284      ;
; -0.497 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.734      ; 4.271      ;
; -0.497 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.734      ; 4.271      ;
; -0.497 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.734      ; 4.271      ;
; -0.441 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.732      ; 4.213      ;
; -0.441 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.732      ; 4.213      ;
; -0.093 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.874      ;
; -0.093 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.874      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
; -0.086 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 2.741      ; 3.867      ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                               ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.034 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 0.500        ; 3.144      ; 3.718      ;
; 0.004  ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 0.500        ; 3.153      ; 3.689      ;
; 0.004  ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 0.500        ; 3.153      ; 3.689      ;
; 0.466  ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 1.000        ; 3.144      ; 3.718      ;
; 0.504  ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 1.000        ; 3.153      ; 3.689      ;
; 0.504  ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 1.000        ; 3.153      ; 3.689      ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                              ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                                  ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.030 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|tr_end  ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.266      ; 2.336      ;
; 0.333  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[2] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.254      ; 1.961      ;
; 0.679  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[1] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.255      ; 1.616      ;
; 0.679  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[5] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.255      ; 1.616      ;
; 0.984  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[4] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.256      ; 1.312      ;
; 0.984  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[0] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.256      ; 1.312      ;
; 0.984  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[3] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.256      ; 1.312      ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'BCLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; 0.012 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 0.500        ; 4.635      ; 5.163      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.151 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 0.500        ; 4.618      ; 5.007      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.206 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 0.500        ; 4.739      ; 5.073      ;
; 0.512 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 1.000        ; 4.635      ; 5.163      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.651 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 1.000        ; 4.618      ; 5.007      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 0.706 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 1.000        ; 4.739      ; 5.073      ;
; 1.583 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.635      ; 3.896      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.722 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.618      ; 3.740      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 1.777 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 4.739      ; 3.806      ;
; 2.083 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.635      ; 3.896      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.222 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.618      ; 3.740      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
; 2.277 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 4.739      ; 3.806      ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'BCLK'                                                                                                                                                                                                   ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.543 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.739      ; 3.806      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.488 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.618      ; 3.740      ;
; -1.349 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 4.635      ; 3.896      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -1.043 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.739      ; 3.806      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.988 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.618      ; 3.740      ;
; -0.849 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 4.635      ; 3.896      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.028  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 0.000        ; 4.739      ; 5.073      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.083  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 0.000        ; 4.618      ; 5.007      ;
; 0.222  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 0.000        ; 4.635      ; 5.163      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.528  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; -0.500       ; 4.739      ; 5.073      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
; 0.583  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; -0.500       ; 4.618      ; 5.007      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                               ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                                  ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.250 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[4] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 1.312      ;
; -0.250 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[0] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 1.312      ;
; -0.250 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[3] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.256      ; 1.312      ;
; 0.055  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[1] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 1.616      ;
; 0.055  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[5] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.255      ; 1.616      ;
; 0.401  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[2] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.254      ; 1.961      ;
; 0.764  ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|tr_end  ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.266      ; 2.336      ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                               ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.230 ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 0.000        ; 3.153      ; 3.689      ;
; 0.230 ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 0.000        ; 3.153      ; 3.689      ;
; 0.268 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 0.000        ; 3.144      ; 3.718      ;
; 0.730 ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; -0.500       ; 3.153      ; 3.689      ;
; 0.730 ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; -0.500       ; 3.153      ; 3.689      ;
; 0.768 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; -0.500       ; 3.144      ; 3.718      ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_rom:u1|vga640480:u1|clk'                                                                                             ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.820 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.867      ;
; 0.827 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.874      ;
; 0.827 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 3.874      ;
; 1.175 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.732      ; 4.213      ;
; 1.175 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.732      ; 4.213      ;
; 1.231 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.734      ; 4.271      ;
; 1.231 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.734      ; 4.271      ;
; 1.231 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.734      ; 4.271      ;
; 1.247 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.731      ; 4.284      ;
; 1.247 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.731      ; 4.284      ;
; 1.283 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 4.330      ;
; 1.283 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 4.330      ;
; 1.283 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 4.330      ;
; 1.283 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 4.330      ;
; 1.283 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.741      ; 4.330      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.298 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 2.737      ; 4.341      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.320 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.867      ;
; 1.327 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.874      ;
; 1.327 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 3.874      ;
; 1.675 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.732      ; 4.213      ;
; 1.675 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.732      ; 4.213      ;
; 1.731 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.734      ; 4.271      ;
; 1.731 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.734      ; 4.271      ;
; 1.731 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.734      ; 4.271      ;
; 1.747 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.731      ; 4.284      ;
; 1.747 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.731      ; 4.284      ;
; 1.783 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 4.330      ;
; 1.783 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 4.330      ;
; 1.783 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 4.330      ;
; 1.783 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 4.330      ;
; 1.783 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.741      ; 4.330      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
; 1.798 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 2.737      ; 4.341      ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clockDivision:u0|singleClkDiv:u1|out_clk                           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clockDivision:u0|singleClkDiv:u1|out_clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; vga_rom:u1|vga640480:u1|clk1                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; vga_rom:u1|vga640480:u1|clk1                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.set                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.set                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.start                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.start                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u0|u1|out_clk|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u0|u1|out_clk|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|u1|clk1|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|u1|clk1|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[10]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[10]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[11]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[11]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[3]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[3]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[4]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[4]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[5]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[5]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[6]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[6]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[7]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[7]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[8]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[8]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[9]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[9]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_temp|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_temp|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.set|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.set|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.start|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.start|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.transmit_audio|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.transmit_audio|clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk24M'                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk24M ; Rise       ; clk24M                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk24M ; Rise       ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk24M ; Rise       ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk24M ; Rise       ; clk24M|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk24M ; Rise       ; clk24M|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk24M ; Rise       ; u2|c2|clk12MHz_temp|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk24M ; Rise       ; u2|c2|clk12MHz_temp|clk                                   ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; reset ; Rise       ; reset                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; u2|u2|process_0~1|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; u2|u2|process_0~1|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'BCLK'                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; BCLK  ; Rise       ; BCLK                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[0]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[0]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[1]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[1]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[2]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[2]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[3]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[3]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[4]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[4]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[5]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[5]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[6]            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[6]            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_exist            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_exist            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[13]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[13]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[14]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[14]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[15]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[15]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[16]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[16]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[17]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[17]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[18]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[18]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[19]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[19]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[20]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[20]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[21]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[21]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[22]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[22]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[23]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[23]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[24]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[24]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[25]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[25]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[26]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[26]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[27]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[27]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[28]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[28]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[29]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[29]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[30]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[30]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[31]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[31]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; boss_bullets_exist[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; boss_bullets_exist[0] ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[10]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[10]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[11]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[11]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[12]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[12]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[13]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[13]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[14]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[14]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[15]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[15]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[16]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[16]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[17]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[17]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[18]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[18]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[8]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[8]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[9]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[9]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[8]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[8]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[2] ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[16]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[16]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[17]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[17]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[18]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[18]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[19]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[19]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[20]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[20]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[21]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[21]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[22]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[22]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u3|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u3|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[0]                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[0]                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[1]                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[1]                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[2]                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[2]                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[5]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[5]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[6]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[6]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[7]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[7]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[8]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[8]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[9]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[9]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[5]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[5]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[6]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[6]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[7]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[7]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[8]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[8]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[9]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack1          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack1          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack2          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack2          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack3          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack3          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|tr_end        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|tr_end        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack1|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack1|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack2|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack2|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack3|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack3|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sclk|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sclk|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~en|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~en|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~reg0|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~reg0|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[2]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[2]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[3]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[3]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[5]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[5]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|tr_end|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|tr_end|clk                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u11|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u11|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u10|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u10|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u11|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u11|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u12|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u12|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u11|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u11|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u12|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u12|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u13|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u13|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u12|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u12|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u13|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u13|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u14|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u14|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u13|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u13|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u14|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u14|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u15|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u15|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u14|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u14|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u15|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u15|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u16|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u16|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u15|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u15|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u16|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u16|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u17|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u17|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u16|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u16|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u17|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u17|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u18|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u18|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u17|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u17|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u18|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u18|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u19|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u19|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u18|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u18|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u19|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u19|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u20|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u20|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u19|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u19|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u20|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u20|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u2|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u2|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u1|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u1|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u2|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u2|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u21|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u21|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u20|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u20|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u21|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u21|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u22|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u22|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u21|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u21|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u22|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u22|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u24|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u24|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u23|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u23|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u24|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u24|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u25|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u25|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u24|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u24|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u25|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u25|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u26|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u26|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u25|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u25|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u26|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u26|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u27|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u27|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u26|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u26|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u27|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u27|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:min0|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:min0|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|min0|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|min0|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|u27|out_clk|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|u27|out_clk|regout                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u4|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u4|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u3|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u3|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u4|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u4|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u5|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u5|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u4|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u4|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u5|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u5|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u6|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u6|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u5|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u5|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u6|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u6|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u7|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u7|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u6|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u6|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u7|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u7|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u8|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u8|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u7|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u7|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u8|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u8|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u9|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u9|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u8|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u8|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u9|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u9|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u10|out_clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u10|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u10|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u10|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u9|out_clk|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u9|out_clk|regout                      ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk1'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; vga_rom:u1|vga640480:u1|clk ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; vga_rom:u1|vga640480:u1|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk|clk               ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[0]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[0]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[10]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[10]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[11]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[11]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[12]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[12]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[13]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[13]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[14]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[14]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[15]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[15]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[16]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[16]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[17]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[17]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[18]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[18]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[19]|dataa                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[19]|dataa                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[1]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[1]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[20]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[20]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[21]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[21]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[22]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[22]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[2]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[2]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[3]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[3]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[4]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[4]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[5]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[5]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[6]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[6]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[7]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[7]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[8]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[8]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[9]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[9]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]|regout                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]|regout                                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|inclk[0]                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|inclk[0]                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|outclk                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|outclk                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|cur_state.transmit_audio|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|cur_state.transmit_audio|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|start_set|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|start_set|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|u2|process_0~1|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|u2|process_0~1|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|start_set                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|start_set                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                 ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; 4.358 ; 4.358 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; 6.881 ; 6.881 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 1.495 ; 1.495 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; 6.688 ; 6.688 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; 6.837 ; 6.837 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.980 ; 5.980 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.261 ; 6.261 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.213 ; 6.213 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.837 ; 6.837 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.877 ; 5.877 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.085 ; 6.085 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.407 ; 5.407 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.296 ; 5.296 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.389 ; 6.389 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; 2.789 ; 2.789 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; 8.259 ; 8.259 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 6.425 ; 6.425 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                    ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; -4.092 ; -4.092 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; -3.984 ; -3.984 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 1.096  ; 1.096  ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; -5.482 ; -5.482 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; -5.030 ; -5.030 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.714 ; -5.714 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.995 ; -5.995 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.947 ; -5.947 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; -6.571 ; -6.571 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.611 ; -5.611 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.819 ; -5.819 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.141 ; -5.141 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; -5.030 ; -5.030 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; -6.123 ; -6.123 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; -2.460 ; -2.460 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; -7.053 ; -7.053 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -5.726 ; -5.726 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                        ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 8.331  ; 8.331  ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 14.424 ; 14.424 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 8.337  ; 8.337  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.918  ; 9.918  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.526 ; 11.526 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.546 ; 11.546 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.968  ; 9.968  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 14.424 ; 14.424 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 13.091 ; 13.091 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 9.556  ; 9.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.090  ; 9.090  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.556  ; 9.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.437  ; 9.437  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.474  ; 9.474  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.943  ; 8.943  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.343  ; 9.343  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.185  ; 9.185  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.363  ; 8.363  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.814  ; 8.814  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.556  ; 8.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.658  ; 7.658  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.650  ; 7.650  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.608  ; 7.608  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.005  ; 8.005  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.971  ; 7.971  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.977  ; 7.977  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.067  ; 8.067  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.740  ; 8.740  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.986  ; 8.986  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 13.928 ; 13.928 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.562 ; 13.562 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.589 ; 13.589 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.928 ; 13.928 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 14.353 ; 14.353 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.930 ; 13.930 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.945 ; 13.945 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.353 ; 14.353 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 10.357 ; 10.357 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 14.378 ; 14.378 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.367 ; 14.367 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.925 ; 13.925 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.378 ; 14.378 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 9.660  ; 9.660  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.646 ; 10.646 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.541 ; 10.541 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.846  ; 9.846  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.846  ; 9.846  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.055  ; 9.055  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.028  ; 9.028  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.230  ; 9.230  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.383  ; 9.383  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.056  ; 9.056  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.442  ; 9.442  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 8.331  ; 8.331  ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 8.337  ; 8.337  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 8.337  ; 8.337  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.764  ; 9.764  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.486 ; 11.486 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.506 ; 11.506 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.968  ; 9.968  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 12.168 ; 12.168 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.863 ; 11.863 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 7.608  ; 7.608  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.090  ; 9.090  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.556  ; 9.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.437  ; 9.437  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.474  ; 9.474  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.943  ; 8.943  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.343  ; 9.343  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.185  ; 9.185  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.363  ; 8.363  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.814  ; 8.814  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.556  ; 8.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.658  ; 7.658  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.650  ; 7.650  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.608  ; 7.608  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.005  ; 8.005  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.971  ; 7.971  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.977  ; 7.977  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.067  ; 8.067  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.740  ; 8.740  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.986  ; 8.986  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 10.428 ; 10.428 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.584 ; 10.584 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.428 ; 10.428 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.769 ; 10.769 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 10.779 ; 10.779 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.779 ; 10.779 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.984 ; 10.984 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 11.187 ; 11.187 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 10.357 ; 10.357 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 10.958 ; 10.958 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 11.397 ; 11.397 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 10.958 ; 10.958 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 11.400 ; 11.400 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 9.660  ; 9.660  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.646 ; 10.646 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.541 ; 10.541 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.258  ; 8.258  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.375  ; 9.375  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.275  ; 8.275  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.258  ; 8.258  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.419  ; 8.419  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.948  ; 8.948  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.635  ; 8.635  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 8.977  ; 8.977  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.518 ;      ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                        ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.518 ;      ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+--------+------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                       ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.518    ;           ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                               ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.518    ;           ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                              ;
+-------------------------------------------------------------+---------+---------------+
; Clock                                                       ; Slack   ; End Point TNS ;
+-------------------------------------------------------------+---------+---------------+
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -39.201 ; -6355.589     ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -10.278 ; -218.103      ;
; vga_rom:u1|vga640480:u1|clk                                 ; -4.069  ; -109.108      ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -2.065  ; -64.166       ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; -1.700  ; -26.181       ;
; wm8731_controller:u2|cur_state.transmit_audio               ; -1.481  ; -1.481        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.820  ; -4.705        ;
; clk                                                         ; -0.246  ; -3.021        ;
; BCLK                                                        ; -0.156  ; -1.212        ;
; clk24M                                                      ; 0.665   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.665   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; 0.773   ; 0.000         ;
; vga_rom:u1|vga640480:u1|clk1                                ; 0.773   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; 0.774   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; 0.774   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; 0.845   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; 0.848   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; 0.854   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; 0.857   ; 0.000         ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; 0.955   ; 0.000         ;
+-------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                              ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk                                                         ; -1.776 ; -7.110        ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -1.534 ; -1.534        ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -1.424 ; -7.899        ;
; BCLK                                                        ; -1.387 ; -44.155       ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -1.104 ; -20.919       ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; -0.575 ; -0.575        ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.568 ; -4.485        ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; -0.477 ; -0.477        ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; -0.474 ; -0.474        ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; -0.468 ; -0.468        ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; -0.465 ; -0.465        ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; -0.394 ; -0.394        ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; -0.394 ; -0.394        ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; -0.393 ; -0.393        ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; -0.393 ; -0.393        ;
; vga_rom:u1|vga640480:u1|clk1                                ; -0.393 ; -0.393        ;
; clk24M                                                      ; 0.215  ; 0.000         ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.215  ; 0.000         ;
; vga_rom:u1|vga640480:u1|clk                                 ; 0.215  ; 0.000         ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 0.936  ; 0.000         ;
; wm8731_controller:u2|cur_state.transmit_audio               ; 2.075  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                         ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; vga_rom:u1|vga640480:u1|clk                                 ; 0.153 ; 0.000         ;
; BCLK                                                        ; 0.413 ; 0.000         ;
; clk                                                         ; 0.815 ; 0.000         ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.229 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                           ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; BCLK                                                        ; -0.931 ; -23.619       ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.638 ; -3.828        ;
; clk                                                         ; -0.462 ; -1.359        ;
; vga_rom:u1|vga640480:u1|clk                                 ; -0.027 ; -0.318        ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk                                                         ; -1.380 ; -19.380       ;
; clk24M                                                      ; -1.380 ; -2.380        ;
; reset                                                       ; -1.380 ; -1.380        ;
; BCLK                                                        ; -1.222 ; -52.222       ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; -0.500 ; -572.000      ;
; vga_rom:u1|vga640480:u1|clk                                 ; -0.500 ; -99.000       ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -0.500 ; -64.000       ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; -0.500 ; -24.000       ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -0.500 ; -17.000       ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; -0.500 ; -1.000        ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; -0.500 ; -1.000        ;
; vga_rom:u1|vga640480:u1|clk1                                ; -0.500 ; -1.000        ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 0.500  ; 0.000         ;
; wm8731_controller:u2|cur_state.transmit_audio               ; 0.500  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                                                                            ;
+---------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -39.201 ; clouds_vertical[2]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.235     ;
; -39.094 ; clouds_vertical[1]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.128     ;
; -39.082 ; clouds_vertical[3]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.116     ;
; -39.061 ; clouds_vertical[2]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.095     ;
; -39.056 ; boss_pos[1]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 40.105     ;
; -39.052 ; clouds_vertical[6]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.086     ;
; -39.030 ; clouds_vertical[4]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.064     ;
; -39.021 ; boss_pos[2]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 40.070     ;
; -39.013 ; clouds_vertical[7]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.047     ;
; -39.013 ; clouds_vertical[5]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 40.047     ;
; -38.996 ; boss_pos[3]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 40.045     ;
; -38.974 ; boss_pos[4]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 40.023     ;
; -38.954 ; clouds_vertical[1]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.988     ;
; -38.942 ; clouds_vertical[3]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.976     ;
; -38.927 ; boss_pos[5]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.976     ;
; -38.923 ; clouds_vertical[2]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.957     ;
; -38.916 ; boss_pos[1]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.965     ;
; -38.912 ; clouds_vertical[6]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.946     ;
; -38.905 ; boss_pos[6]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.954     ;
; -38.890 ; clouds_vertical[4]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.924     ;
; -38.881 ; boss_pos[2]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.930     ;
; -38.873 ; clouds_vertical[7]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.907     ;
; -38.873 ; clouds_vertical[5]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.907     ;
; -38.856 ; boss_pos[3]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.905     ;
; -38.834 ; boss_pos[4]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.883     ;
; -38.828 ; boss_pos[7]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.877     ;
; -38.816 ; clouds_vertical[1]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.850     ;
; -38.809 ; boss_pos[0]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.002     ; 39.839     ;
; -38.804 ; clouds_vertical[3]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.838     ;
; -38.787 ; boss_pos[5]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.836     ;
; -38.778 ; boss_pos[1]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.827     ;
; -38.774 ; clouds_vertical[6]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.808     ;
; -38.765 ; boss_pos[6]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.814     ;
; -38.760 ; clouds_vertical[2]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.794     ;
; -38.752 ; clouds_vertical[4]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.786     ;
; -38.743 ; boss_pos[2]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.792     ;
; -38.735 ; clouds_vertical[7]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.769     ;
; -38.735 ; clouds_vertical[5]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.769     ;
; -38.718 ; boss_pos[3]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.767     ;
; -38.696 ; boss_pos[4]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.745     ;
; -38.692 ; clouds_vertical[8]    ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.726     ;
; -38.688 ; boss_pos[7]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.737     ;
; -38.678 ; boss_pos[8]           ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.727     ;
; -38.669 ; boss_pos[0]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.002     ; 39.699     ;
; -38.653 ; clouds_vertical[1]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.687     ;
; -38.649 ; boss_pos[5]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.698     ;
; -38.641 ; clouds_vertical[3]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.675     ;
; -38.633 ; clouds_vertical[2]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.667     ;
; -38.627 ; boss_pos[6]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.676     ;
; -38.615 ; boss_pos[1]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.664     ;
; -38.611 ; clouds_vertical[6]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.645     ;
; -38.589 ; clouds_vertical[4]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.623     ;
; -38.580 ; boss_pos[2]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.629     ;
; -38.572 ; clouds_vertical[7]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.606     ;
; -38.572 ; clouds_vertical[5]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.606     ;
; -38.555 ; boss_pos[3]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.604     ;
; -38.552 ; clouds_vertical[8]    ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.586     ;
; -38.550 ; boss_pos[7]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.599     ;
; -38.538 ; boss_pos[8]           ; killed_clouds_sum[30] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.587     ;
; -38.533 ; boss_pos[4]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.582     ;
; -38.531 ; boss_pos[0]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.002     ; 39.561     ;
; -38.526 ; clouds_vertical[1]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.560     ;
; -38.514 ; clouds_vertical[3]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.548     ;
; -38.493 ; clouds_vertical[2]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.527     ;
; -38.488 ; boss_pos[1]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.537     ;
; -38.486 ; boss_pos[5]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.535     ;
; -38.484 ; clouds_vertical[6]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.518     ;
; -38.464 ; boss_pos[6]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.513     ;
; -38.462 ; clouds_vertical[4]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.496     ;
; -38.453 ; boss_pos[2]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.502     ;
; -38.445 ; clouds_vertical[7]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.479     ;
; -38.445 ; clouds_vertical[5]    ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.479     ;
; -38.428 ; boss_pos[3]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.477     ;
; -38.414 ; clouds_vertical[8]    ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.448     ;
; -38.406 ; boss_pos[4]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.455     ;
; -38.400 ; boss_pos[8]           ; killed_clouds_sum[29] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.449     ;
; -38.387 ; boss_pos[7]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.436     ;
; -38.386 ; clouds_vertical[1]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.420     ;
; -38.374 ; clouds_vertical[3]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.408     ;
; -38.368 ; boss_pos[0]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.002     ; 39.398     ;
; -38.359 ; boss_pos[5]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.408     ;
; -38.348 ; boss_pos[1]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.397     ;
; -38.344 ; clouds_vertical[6]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.378     ;
; -38.337 ; boss_pos[6]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.386     ;
; -38.322 ; clouds_vertical[4]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.356     ;
; -38.313 ; boss_pos[2]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.362     ;
; -38.305 ; clouds_vertical[7]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.339     ;
; -38.305 ; clouds_vertical[5]    ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.339     ;
; -38.288 ; boss_pos[3]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.337     ;
; -38.278 ; clouds_horizontal[2]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.008      ; 39.318     ;
; -38.270 ; bullets_horizontal[2] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.304     ;
; -38.266 ; boss_pos[4]           ; killed_clouds_sum[26] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.315     ;
; -38.260 ; boss_pos[7]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.309     ;
; -38.256 ; clouds_horizontal[3]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.008      ; 39.296     ;
; -38.251 ; clouds_vertical[8]    ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.285     ;
; -38.241 ; boss_pos[0]           ; killed_clouds_sum[27] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; -0.002     ; 39.271     ;
; -38.237 ; boss_pos[8]           ; killed_clouds_sum[28] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.017      ; 39.286     ;
; -38.235 ; bullets_horizontal[4] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.269     ;
; -38.229 ; clouds_horizontal[8]  ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.008      ; 39.269     ;
; -38.229 ; bullets_horizontal[3] ; killed_clouds_sum[31] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 1.000        ; 0.002      ; 39.263     ;
+---------+-----------------------+-----------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                                                      ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node  ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -10.278 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.898     ;
; -10.123 ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.743     ;
; -10.122 ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.737     ;
; -10.101 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.721     ;
; -10.084 ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.697     ;
; -10.078 ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.693     ;
; -10.074 ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.688     ;
; -10.063 ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.683     ;
; -10.059 ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.679     ;
; -10.055 ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.669     ;
; -10.054 ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.668     ;
; -10.004 ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.624     ;
; -10.000 ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.614     ;
; -9.992  ; boss_pos[1]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 11.119     ;
; -9.980  ; vga_rom:u1|vga640480:u1|x[5] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.594     ;
; -9.979  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.599     ;
; -9.975  ; vga_rom:u1|vga640480:u1|y[5] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.595     ;
; -9.969  ; vga_rom:u1|vga640480:u1|x[7] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.583     ;
; -9.954  ; boss_pos[2]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 11.081     ;
; -9.954  ; vga_rom:u1|vga640480:u1|x[6] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.568     ;
; -9.948  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.568     ;
; -9.946  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.566     ;
; -9.945  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.560     ;
; -9.920  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.540     ;
; -9.915  ; vga_rom:u1|vga640480:u1|y[7] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.535     ;
; -9.907  ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.520     ;
; -9.901  ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.516     ;
; -9.898  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.084      ; 10.514     ;
; -9.897  ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.511     ;
; -9.886  ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.506     ;
; -9.882  ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.502     ;
; -9.879  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[6] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.499     ;
; -9.878  ; boss_pos[5]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 11.005     ;
; -9.878  ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.492     ;
; -9.877  ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.491     ;
; -9.849  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.469     ;
; -9.848  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.463     ;
; -9.847  ; boss_pos[4]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.974     ;
; -9.838  ; vga_rom:u1|vga640480:u1|y[8] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.458     ;
; -9.824  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.444     ;
; -9.823  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.438     ;
; -9.823  ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.437     ;
; -9.817  ; boss_pos[3]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.944     ;
; -9.815  ; boss_pos[1]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.942     ;
; -9.810  ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.423     ;
; -9.809  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.424     ;
; -9.804  ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.419     ;
; -9.803  ; vga_rom:u1|vga640480:u1|x[5] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.417     ;
; -9.800  ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.414     ;
; -9.798  ; vga_rom:u1|vga640480:u1|y[5] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.418     ;
; -9.793  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.413     ;
; -9.792  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.407     ;
; -9.792  ; vga_rom:u1|vga640480:u1|x[7] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.406     ;
; -9.789  ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.409     ;
; -9.785  ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.405     ;
; -9.785  ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.398     ;
; -9.781  ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.395     ;
; -9.780  ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.394     ;
; -9.779  ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.394     ;
; -9.777  ; boss_pos[2]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.904     ;
; -9.777  ; vga_rom:u1|vga640480:u1|x[6] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.391     ;
; -9.775  ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.389     ;
; -9.771  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.097      ; 10.400     ;
; -9.770  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.086      ; 10.388     ;
; -9.765  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.385     ;
; -9.764  ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.384     ;
; -9.764  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.379     ;
; -9.760  ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.380     ;
; -9.756  ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.370     ;
; -9.755  ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.369     ;
; -9.754  ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.367     ;
; -9.748  ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.363     ;
; -9.746  ; vga_rom:u1|vga640480:u1|x[8] ; pix_x[3] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.360     ;
; -9.744  ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.358     ;
; -9.743  ; vga_rom:u1|vga640480:u1|y[3] ; pix_y[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.084      ; 10.359     ;
; -9.742  ; vga_rom:u1|vga640480:u1|y[1] ; pix_y[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.079      ; 10.353     ;
; -9.738  ; vga_rom:u1|vga640480:u1|y[7] ; pix_x[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.358     ;
; -9.733  ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.353     ;
; -9.729  ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.349     ;
; -9.726  ; vga_rom:u1|vga640480:u1|x[4] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.081      ; 10.339     ;
; -9.726  ; vga_rom:u1|vga640480:u1|x[2] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.340     ;
; -9.725  ; vga_rom:u1|vga640480:u1|x[1] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.339     ;
; -9.724  ; vga_rom:u1|vga640480:u1|x[3] ; pix_x[4] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.338     ;
; -9.724  ; vga_rom:u1|vga640480:u1|y[3] ; pix_x[6] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.344     ;
; -9.723  ; vga_rom:u1|vga640480:u1|y[1] ; pix_x[6] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.338     ;
; -9.720  ; vga_rom:u1|vga640480:u1|y[0] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.083      ; 10.335     ;
; -9.718  ; boss_pos[1]                  ; pix_x[7] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.845     ;
; -9.718  ; vga_rom:u1|vga640480:u1|y[2] ; pix_x[0] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.086      ; 10.336     ;
; -9.716  ; vga_rom:u1|vga640480:u1|x[0] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.330     ;
; -9.714  ; boss_pos[7]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.841     ;
; -9.708  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[6] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.086      ; 10.326     ;
; -9.706  ; vga_rom:u1|vga640480:u1|x[5] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.082      ; 10.320     ;
; -9.705  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[8] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.078      ; 10.315     ;
; -9.705  ; vga_rom:u1|vga640480:u1|y[6] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.325     ;
; -9.704  ; vga_rom:u1|vga640480:u1|x[4] ; pix_y[1] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.077      ; 10.313     ;
; -9.703  ; vga_rom:u1|vga640480:u1|y[2] ; pix_y[5] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.097      ; 10.332     ;
; -9.701  ; boss_pos[6]                  ; pix_x[3] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.828     ;
; -9.701  ; boss_pos[5]                  ; pix_x[5] ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 1.000        ; 0.095      ; 10.828     ;
; -9.701  ; vga_rom:u1|vga640480:u1|y[5] ; pix_x[7] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.321     ;
; -9.701  ; vga_rom:u1|vga640480:u1|y[4] ; pix_x[9] ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.500        ; 0.088      ; 10.321     ;
+---------+------------------------------+----------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_rom:u1|vga640480:u1|clk'                                                                                                                   ;
+--------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock                             ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+
; -4.069 ; pix_y[4]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 4.527      ;
; -4.054 ; pix_y[2]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.088     ; 4.498      ;
; -4.036 ; pix_y[1]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.488      ;
; -4.016 ; pix_y[6]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.466      ;
; -3.957 ; pix_y[3]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.396      ;
; -3.949 ; pix_y[5]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.388      ;
; -3.936 ; pix_y[4]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.085     ; 4.383      ;
; -3.924 ; pix_y[4]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.077     ; 4.379      ;
; -3.921 ; pix_y[2]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.099     ; 4.354      ;
; -3.916 ; pix_y[7]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.079     ; 4.369      ;
; -3.909 ; pix_y[2]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.091     ; 4.350      ;
; -3.903 ; pix_y[1]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.091     ; 4.344      ;
; -3.891 ; pix_y[1]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.083     ; 4.340      ;
; -3.883 ; pix_y[6]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.322      ;
; -3.876 ; pix_y[0]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.328      ;
; -3.871 ; pix_y[6]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.085     ; 4.318      ;
; -3.842 ; pix_y[0]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.091     ; 4.283      ;
; -3.839 ; pix_y[4]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 4.297      ;
; -3.834 ; pix_y[0]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.083     ; 4.283      ;
; -3.824 ; pix_y[3]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.104     ; 4.252      ;
; -3.824 ; pix_y[2]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.088     ; 4.268      ;
; -3.816 ; pix_y[5]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.104     ; 4.244      ;
; -3.812 ; pix_y[3]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.096     ; 4.248      ;
; -3.808 ; pix_y[4]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 4.266      ;
; -3.806 ; pix_y[1]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.258      ;
; -3.804 ; pix_y[5]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.096     ; 4.240      ;
; -3.793 ; pix_y[2]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.088     ; 4.237      ;
; -3.786 ; pix_y[6]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.236      ;
; -3.783 ; pix_y[7]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.090     ; 4.225      ;
; -3.775 ; pix_y[1]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.227      ;
; -3.771 ; pix_y[7]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.221      ;
; -3.759 ; pix_y[0]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.211      ;
; -3.755 ; pix_y[6]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.205      ;
; -3.734 ; pix_y[4]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 4.190      ;
; -3.727 ; pix_y[3]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.166      ;
; -3.719 ; pix_y[5]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.158      ;
; -3.719 ; pix_y[2]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.090     ; 4.161      ;
; -3.701 ; pix_y[1]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.151      ;
; -3.696 ; pix_y[3]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.135      ;
; -3.688 ; pix_y[5]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 4.127      ;
; -3.686 ; pix_y[7]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.079     ; 4.139      ;
; -3.681 ; pix_y[6]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.084     ; 4.129      ;
; -3.673 ; pix_y[4]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 4.129      ;
; -3.658 ; pix_y[2]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.090     ; 4.100      ;
; -3.655 ; pix_y[7]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.079     ; 4.108      ;
; -3.640 ; pix_y[1]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.090      ;
; -3.622 ; pix_y[3]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 4.059      ;
; -3.620 ; pix_y[6]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.084     ; 4.068      ;
; -3.614 ; pix_y[5]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 4.051      ;
; -3.608 ; pix_y[4]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 4.064      ;
; -3.606 ; pix_y[0]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 4.058      ;
; -3.593 ; pix_y[2]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.090     ; 4.035      ;
; -3.590 ; pix_y[3]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 4.027      ;
; -3.581 ; pix_y[7]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.081     ; 4.032      ;
; -3.575 ; pix_y[1]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 4.025      ;
; -3.563 ; pix_y[8]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 4.021      ;
; -3.555 ; pix_y[6]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.084     ; 4.003      ;
; -3.553 ; pix_y[5]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.990      ;
; -3.520 ; pix_y[7]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.081     ; 3.971      ;
; -3.504 ; pix_y[0]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.954      ;
; -3.496 ; pix_y[3]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.933      ;
; -3.490 ; pix_y[0]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.940      ;
; -3.490 ; pix_y[9]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.083     ; 3.939      ;
; -3.488 ; pix_y[5]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.925      ;
; -3.455 ; pix_y[7]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.081     ; 3.906      ;
; -3.432 ; pix_y[3]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.869      ;
; -3.430 ; pix_y[8]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.085     ; 3.877      ;
; -3.427 ; pix_y[4]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 3.883      ;
; -3.423 ; pix_y[0]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.873      ;
; -3.418 ; pix_y[8]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.077     ; 3.873      ;
; -3.402 ; pix_y[0]  ; vga_rom:u1|address_tmp[11] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.852      ;
; -3.386 ; pix_y[4]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 3.844      ;
; -3.379 ; pix_y[2]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.090     ; 3.821      ;
; -3.371 ; pix_y[2]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.088     ; 3.815      ;
; -3.361 ; pix_y[8]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 3.819      ;
; -3.361 ; pix_y[1]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.811      ;
; -3.357 ; pix_y[9]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.094     ; 3.795      ;
; -3.353 ; pix_y[1]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 3.805      ;
; -3.346 ; pix_y[8]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.074     ; 3.804      ;
; -3.346 ; pix_y[6]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.084     ; 3.794      ;
; -3.345 ; pix_y[9]  ; vga_rom:u1|address_tmp[17] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.086     ; 3.791      ;
; -3.333 ; pix_y[6]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.783      ;
; -3.300 ; pix_y[7]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.081     ; 3.751      ;
; -3.291 ; pix_x[1]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.741      ;
; -3.287 ; pix_y[8]  ; vga_rom:u1|address_tmp[12] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 3.743      ;
; -3.285 ; pix_x[0]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 3.724      ;
; -3.282 ; pix_x[0]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.732      ;
; -3.274 ; pix_y[5]  ; vga_rom:u1|address_tmp[10] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.711      ;
; -3.274 ; pix_y[3]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 3.713      ;
; -3.266 ; pix_y[5]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 3.705      ;
; -3.260 ; pix_y[9]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.083     ; 3.709      ;
; -3.254 ; pix_x[1]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.093     ; 3.693      ;
; -3.251 ; pix_y[9]  ; vga_rom:u1|address_tmp[14] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.083     ; 3.700      ;
; -3.249 ; pix_x[3]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.686      ;
; -3.246 ; pix_x[3]  ; vga_rom:u1|address_tmp[18] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.084     ; 3.694      ;
; -3.233 ; pix_y[7]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.079     ; 3.686      ;
; -3.226 ; pix_y[8]  ; vga_rom:u1|address_tmp[13] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.076     ; 3.682      ;
; -3.220 ; pix_y[0]  ; vga_rom:u1|address_tmp[9]  ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.080     ; 3.672      ;
; -3.185 ; pix_x[5]  ; vga_rom:u1|address_tmp[16] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.095     ; 3.622      ;
; -3.182 ; pix_x[0]  ; vga_rom:u1|address_tmp[15] ; clockDivision:u0|singleClkDiv:u2|out_clk ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; -0.082     ; 3.632      ;
+--------+-----------+----------------------------+------------------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                            ; Launch Clock                                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.065 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.368      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -2.027 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.330      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.987 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.230     ; 2.289      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.978 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.231     ; 2.279      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[12] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[13] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[14] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[15] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[16] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[17] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[18] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[20] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[21] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[22] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.869 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ; wm8731_controller:u2|audio_analyse:u3|max_data[19] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.165      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.857 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.229     ; 2.160      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.851 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.195     ; 2.188      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[0]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[1]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[2]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[3]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[4]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[5]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[6]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[7]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[8]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[9]  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[10] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.835 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|audio_analyse:u3|max_data[11] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.216     ; 2.151      ;
; -1.831 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[12] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.127      ;
; -1.831 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[13] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.127      ;
; -1.831 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[14] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.127      ;
; -1.831 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[15] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.127      ;
; -1.831 ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|audio_analyse:u3|max_data[16] ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.500        ; -0.236     ; 2.127      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                              ; Launch Clock                                  ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.700 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.725      ;
; -1.657 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.682      ;
; -1.655 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.680      ;
; -1.608 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.797      ;
; -1.598 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.623      ;
; -1.577 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.602      ;
; -1.565 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.754      ;
; -1.563 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.752      ;
; -1.550 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.575      ;
; -1.506 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.695      ;
; -1.485 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.674      ;
; -1.482 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.507      ;
; -1.458 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.647      ;
; -1.435 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.460      ;
; -1.410 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.345      ;
; -1.410 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.435      ;
; -1.401 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.194      ;
; -1.390 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.579      ;
; -1.386 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.740      ;
; -1.381 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.406      ;
; -1.379 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.404      ;
; -1.378 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.661      ;
; -1.367 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.302      ;
; -1.365 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.300      ;
; -1.364 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.722      ;
; -1.358 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.151      ;
; -1.356 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.149      ;
; -1.343 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.532      ;
; -1.343 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.697      ;
; -1.341 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.695      ;
; -1.337 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.216      ; 1.362      ;
; -1.335 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.618      ;
; -1.333 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.616      ;
; -1.321 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.679      ;
; -1.319 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.677      ;
; -1.318 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.507      ;
; -1.308 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.243      ;
; -1.297 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.653      ;
; -1.289 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.478      ;
; -1.287 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.476      ;
; -1.287 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.222      ;
; -1.284 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.638      ;
; -1.278 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.071      ;
; -1.276 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.559      ;
; -1.263 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.641      ;
; -1.263 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.617      ;
; -1.262 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.620      ;
; -1.260 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.195      ;
; -1.255 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.538      ;
; -1.254 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.610      ;
; -1.252 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.608      ;
; -1.245 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.346      ; 1.434      ;
; -1.241 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.599      ;
; -1.240 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.605      ;
; -1.236 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.590      ;
; -1.228 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.511      ;
; -1.220 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.598      ;
; -1.218 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.596      ;
; -1.214 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.572      ;
; -1.197 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.199      ; 1.623      ;
; -1.197 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.562      ;
; -1.195 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.551      ;
; -1.195 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.560      ;
; -1.194 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.224      ; 1.227      ;
; -1.192 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.127      ;
; -1.190 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.553      ;
; -1.174 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.530      ;
; -1.168 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.522      ;
; -1.163 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.217      ; 1.607      ;
; -1.161 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.539      ;
; -1.160 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.534      ;
; -1.160 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.443      ;
; -1.158 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.224      ; 1.191      ;
; -1.154 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.199      ; 1.580      ;
; -1.152 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.199      ; 1.578      ;
; -1.147 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.248      ; 1.503      ;
; -1.147 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.510      ;
; -1.146 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 0.939      ;
; -1.146 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.504      ;
; -1.145 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.229      ; 1.080      ;
; -1.145 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.508      ;
; -1.140 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.224      ; 1.173      ;
; -1.140 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.518      ;
; -1.138 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.503      ;
; -1.129 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.214      ; 1.572      ;
; -1.121 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.475      ;
; -1.120 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.217      ; 1.564      ;
; -1.118 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.217      ; 1.562      ;
; -1.117 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.482      ;
; -1.117 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.491      ;
; -1.115 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.489      ;
; -1.113 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.396      ;
; -1.113 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.227      ; 1.491      ;
; -1.102 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.224      ; 1.135      ;
; -1.102 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.354      ; 1.299      ;
; -1.099 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.250      ; 1.457      ;
; -1.096 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.198      ; 1.450      ;
; -1.095 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.199      ; 1.521      ;
; -1.090 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.455      ;
; -1.088 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; 0.500        ; 0.215      ; 1.371      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                                                    ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; -1.481 ; wm8731_controller:u2|cur_state.set ; wm8731_controller:u2|start_set ; clk          ; wm8731_controller:u2|cur_state.transmit_audio ; 1.000        ; -1.401     ; 0.674      ;
+--------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.820 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.852      ;
; -0.743 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.775      ;
; -0.732 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.763      ;
; -0.732 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.763      ;
; -0.700 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.732      ;
; -0.662 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.694      ;
; -0.659 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.691      ;
; -0.658 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.690      ;
; -0.603 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.635      ;
; -0.596 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.627      ;
; -0.596 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.627      ;
; -0.371 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.009      ; 1.412      ;
; -0.343 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.375      ;
; -0.340 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.373      ;
; -0.316 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.347      ;
; -0.316 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.347      ;
; -0.312 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.344      ;
; -0.299 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.330      ;
; -0.295 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.008      ; 1.335      ;
; -0.280 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.009      ; 1.321      ;
; -0.274 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.305      ;
; -0.244 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 1.272      ;
; -0.234 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.266      ;
; -0.228 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.260      ;
; -0.215 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.005     ; 1.242      ;
; -0.209 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.009      ; 1.250      ;
; -0.204 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.236      ;
; -0.203 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.235      ;
; -0.202 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.234      ;
; -0.201 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.232      ;
; -0.200 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.231      ;
; -0.200 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.232      ;
; -0.189 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.221      ;
; -0.181 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.213      ;
; -0.179 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.008      ; 1.219      ;
; -0.176 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.208      ;
; -0.169 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.200      ;
; -0.163 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.008      ; 1.203      ;
; -0.159 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.191      ;
; -0.158 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.191      ;
; -0.154 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.185      ;
; -0.142 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.174      ;
; -0.130 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.162      ;
; -0.129 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.161      ;
; -0.128 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.160      ;
; -0.125 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.156      ;
; -0.122 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.155      ;
; -0.114 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.145      ;
; -0.113 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.144      ;
; -0.112 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.143      ;
; -0.111 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.143      ;
; -0.106 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.138      ;
; -0.101 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.132      ;
; -0.100 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.131      ;
; -0.099 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.130      ;
; -0.088 ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.121      ;
; -0.086 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.118      ;
; -0.083 ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.005     ; 1.110      ;
; -0.068 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.099      ;
; -0.058 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.091      ;
; -0.052 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.083      ;
; -0.051 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.082      ;
; -0.050 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.081      ;
; -0.047 ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.080      ;
; -0.034 ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 1.062      ;
; -0.033 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.065      ;
; -0.030 ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.063      ;
; -0.024 ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.005     ; 1.051      ;
; -0.021 ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.052      ;
; -0.016 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.047      ;
; -0.016 ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.004     ; 1.044      ;
; -0.015 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.046      ;
; -0.014 ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.045      ;
; -0.004 ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.037      ;
; -0.004 ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.035      ;
; 0.013  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.020      ;
; 0.014  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 1.019      ;
; 0.016  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.016      ;
; 0.023  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.009      ;
; 0.027  ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 1.005      ;
; 0.031  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 1.000      ;
; 0.032  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.999      ;
; 0.033  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.998      ;
; 0.041  ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.990      ;
; 0.052  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 0.980      ;
; 0.053  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 0.979      ;
; 0.054  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 0.978      ;
; 0.058  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.973      ;
; 0.059  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.972      ;
; 0.060  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.971      ;
; 0.061  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 0.971      ;
; 0.075  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.001      ; 0.958      ;
; 0.077  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; -0.001     ; 0.954      ;
; 0.080  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 0.000      ; 0.952      ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.257      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.193      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.128 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.160      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.069 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 1.102      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.048 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk          ; clk         ; 1.000        ; 0.001      ; 1.081      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.021 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.053      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'BCLK'                                                                                                                                                                           ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.156 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.182      ;
; -0.040 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.066      ;
; -0.040 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]  ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.066      ;
; -0.040 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; BCLK         ; BCLK        ; 1.000        ; -0.006     ; 1.066      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|readylr      ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]  ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10] ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11] ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12] ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20] ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21] ; BCLK         ; BCLK        ; 1.000        ; 0.001      ; 0.992      ;
; 0.120  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.908      ;
; 0.121  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.907      ;
; 0.121  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.907      ;
; 0.121  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|ready        ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.907      ;
; 0.122  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.906      ;
; 0.123  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.905      ;
; 0.126  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.902      ;
; 0.127  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.901      ;
; 0.128  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.900      ;
; 0.129  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.899      ;
; 0.131  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.897      ;
; 0.132  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]      ; BCLK         ; BCLK        ; 1.000        ; -0.004     ; 0.896      ;
; 0.160  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.938      ;
; 0.160  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.938      ;
; 0.161  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.937      ;
; 0.161  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.937      ;
; 0.161  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.937      ;
; 0.162  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.936      ;
; 0.163  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]      ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.935      ;
; 0.166  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]      ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.932      ;
; 0.167  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.931      ;
; 0.167  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.931      ;
; 0.171  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.927      ;
; 0.173  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]       ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.925      ;
; 0.176  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]      ; BCLK         ; BCLK        ; 1.000        ; 0.066      ; 0.922      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.202  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.262      ;
; 0.318  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.146      ;
; 0.318  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]  ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.146      ;
; 0.318  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; reset        ; BCLK        ; 0.500        ; 1.932      ; 2.146      ;
; 0.327  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.703      ;
; 0.365  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.665      ;
; 0.368  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.662      ;
; 0.379  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10] ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.588      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|readylr      ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]  ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10] ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11] ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12] ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20] ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.399  ; reset                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21] ; reset        ; BCLK        ; 0.500        ; 1.939      ; 2.072      ;
; 0.400  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]  ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.567      ;
; 0.401  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]      ; BCLK         ; BCLK        ; 1.000        ; -0.070     ; 0.561      ;
; 0.402  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]  ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.565      ;
; 0.402  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11] ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.565      ;
; 0.406  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12] ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.561      ;
; 0.410  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]  ; BCLK         ; BCLK        ; 1.000        ; -0.065     ; 0.557      ;
; 0.423  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.607      ;
; 0.431  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.601      ;
; 0.433  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.599      ;
; 0.441  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.591      ;
; 0.441  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.591      ;
; 0.442  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]       ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.590      ;
; 0.448  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.582      ;
; 0.449  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.581      ;
; 0.449  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22] ; BCLK         ; BCLK        ; 1.000        ; -0.002     ; 0.581      ;
; 0.456  ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]      ; BCLK         ; BCLK        ; 1.000        ; 0.000      ; 0.576      ;
; 0.457  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14] ; reset        ; BCLK        ; 1.000        ; 0.545      ; 1.120      ;
; 0.457  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15] ; reset        ; BCLK        ; 1.000        ; 0.545      ; 1.120      ;
; 0.457  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16] ; reset        ; BCLK        ; 1.000        ; 0.545      ; 1.120      ;
; 0.457  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17] ; reset        ; BCLK        ; 1.000        ; 0.545      ; 1.120      ;
; 0.457  ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1         ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18] ; reset        ; BCLK        ; 1.000        ; 0.545      ; 1.120      ;
+--------+--------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk24M'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.665 ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; clk24M       ; clk24M      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.665 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.773 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 1.000        ; 0.467      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_rom:u1|vga640480:u1|clk1'                                                                                                                        ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; 0.773 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 0.500        ; 0.467      ; 0.367      ;
; 1.273 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 1.000        ; 0.467      ; 0.367      ;
+-------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.774 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 0.500        ; 0.468      ; 0.367      ;
; 1.274 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 1.000        ; 0.468      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.774 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 0.500        ; 0.468      ; 0.367      ;
; 1.274 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 1.000        ; 0.468      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.845 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 0.500        ; 0.539      ; 0.367      ;
; 1.345 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 1.000        ; 0.539      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.848 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 0.500        ; 0.542      ; 0.367      ;
; 1.348 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 1.000        ; 0.542      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.854 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 0.500        ; 0.548      ; 0.367      ;
; 1.354 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 1.000        ; 0.548      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.857 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 0.500        ; 0.551      ; 0.367      ;
; 1.357 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 1.000        ; 0.551      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.955 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 0.500        ; 0.649      ; 0.367      ;
; 1.455 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 1.000        ; 0.649      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.776 ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk         ; 0.000        ; 1.850      ; 0.367      ;
; -1.775 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 1.849      ; 0.367      ;
; -1.775 ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                ; clk         ; 0.000        ; 1.849      ; 0.367      ;
; -1.770 ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio               ; clk         ; 0.000        ; 1.844      ; 0.367      ;
; -1.276 ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                           ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk         ; -0.500       ; 1.850      ; 0.367      ;
; -1.275 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; -0.500       ; 1.849      ; 0.367      ;
; -1.275 ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                       ; vga_rom:u1|vga640480:u1|clk1                                ; clk         ; -0.500       ; 1.849      ; 0.367      ;
; -1.270 ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|cur_state.transmit_audio               ; clk         ; -0.500       ; 1.844      ; 0.367      ;
; -0.014 ; wm8731_controller:u2|i2c_controller:u1|tr_end                      ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 0.337      ; 0.475      ;
; 0.123  ; wm8731_controller:u2|i2c_controller:u1|tr_end                      ; wm8731_controller:u2|cur_state.transmit_audio                      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk         ; 0.000        ; 0.330      ; 0.605      ;
; 0.215  ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|cur_state.set                                 ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.354  ; wm8731_controller:u2|cur_state.start                               ; wm8731_controller:u2|cur_state.set                                 ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.362  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.375  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.500  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.515  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.518  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.537  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.550  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 0.703      ;
; 0.550  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.558  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.572  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.585  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.586  ; wm8731_controller:u2|cur_state.set                                 ; wm8731_controller:u2|cur_state.transmit_audio                      ; clk                                                         ; clk         ; 0.000        ; -0.007     ; 0.731      ;
; 0.586  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.588  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.593  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.602  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 0.755      ;
; 0.607  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.620  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.621  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.623  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.628  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.642  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.645  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.656  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.661  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.663  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.668  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.680  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.691  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.698  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.703  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.855      ;
; 0.706  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 0.859      ;
; 0.714  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.715  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.724  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 0.877      ;
; 0.725  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ; clk                                                         ; clk         ; 0.000        ; 0.001      ; 0.878      ;
; 0.733  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.738  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.749  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.750  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ; clk                                                         ; clk         ; 0.000        ; 0.000      ; 0.902      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.534 ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk  ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 1.608      ; 0.367      ;
; -1.034 ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk  ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 1.608      ; 0.367      ;
; 0.598  ; state.s2                                 ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.074      ; 0.824      ;
; 0.745  ; state.s2                                 ; pix_y[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.065      ; 0.962      ;
; 0.764  ; state.s2                                 ; pix_x[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 0.995      ;
; 0.953  ; bomb_vertical[0]                         ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.072      ; 1.177      ;
; 1.009  ; state.s2                                 ; pix_x[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.009  ; state.s2                                 ; pix_x[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.236      ;
; 1.015  ; state.s2                                 ; pix_y[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.065      ; 1.232      ;
; 1.044  ; state.s2                                 ; pix_y[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.275      ;
; 1.177  ; state.s4                                 ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.408      ;
; 1.182  ; state.s2                                 ; pix_y[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.084      ; 1.418      ;
; 1.217  ; state.s2                                 ; pix_y[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.084      ; 1.453      ;
; 1.237  ; state.s2                                 ; pix_y[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.071      ; 1.460      ;
; 1.245  ; state.s4                                 ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.071      ; 1.468      ;
; 1.255  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[5]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 0.989      ;
; 1.331  ; vga_rom:u1|vga640480:u1|x[0]             ; pix_x[0]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.080      ; 1.063      ;
; 1.344  ; state.s4                                 ; pix_x[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.575      ;
; 1.377  ; boss_bullets_horizontal[59]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 1.620      ;
; 1.377  ; boss_bullets_horizontal[59]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 1.620      ;
; 1.385  ; vga_rom:u1|vga640480:u1|x[9]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.119      ;
; 1.386  ; state.s2                                 ; pix_y[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.070      ; 1.608      ;
; 1.388  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.122      ;
; 1.389  ; state.s2                                 ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.620      ;
; 1.389  ; state.s2                                 ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.620      ;
; 1.390  ; state.s2                                 ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.621      ;
; 1.395  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.129      ;
; 1.401  ; vga_rom:u1|vga640480:u1|x[8]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.135      ;
; 1.430  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.164      ;
; 1.441  ; state.s2                                 ; pix_y[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 1.666      ;
; 1.454  ; boss_bullets_horizontal[59]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 1.697      ;
; 1.462  ; state.s4                                 ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 1.687      ;
; 1.465  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.199      ;
; 1.479  ; state.s4                                 ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.710      ;
; 1.479  ; state.s4                                 ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.710      ;
; 1.490  ; boss_bullets_horizontal[49]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.086      ; 1.728      ;
; 1.490  ; boss_bullets_horizontal[49]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.086      ; 1.728      ;
; 1.500  ; vga_rom:u1|vga640480:u1|x[5]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.234      ;
; 1.513  ; vga_rom:u1|vga640480:u1|x[1]             ; pix_x[1]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.080      ; 1.245      ;
; 1.519  ; clouds_vertical[63]                      ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 1.750      ;
; 1.522  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[3]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.256      ;
; 1.526  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.260      ;
; 1.541  ; vga_rom:u1|vga640480:u1|x[8]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.275      ;
; 1.561  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.295      ;
; 1.567  ; boss_bullets_horizontal[49]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.086      ; 1.805      ;
; 1.574  ; state.s4                                 ; pix_x[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 1.799      ;
; 1.578  ; state.s4                                 ; pix_x[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[5]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.578  ; state.s4                                 ; pix_x[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.075      ; 1.805      ;
; 1.596  ; vga_rom:u1|vga640480:u1|x[6]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.330      ;
; 1.624  ; state.s2                                 ; pix_x[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 1.849      ;
; 1.624  ; state.s2                                 ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 1.849      ;
; 1.637  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.371      ;
; 1.657  ; state.s4                                 ; pix_y[4]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.065      ; 1.874      ;
; 1.662  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[4]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.396      ;
; 1.697  ; vga_rom:u1|vga640480:u1|x[4]             ; pix_x[4]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.081      ; 1.430      ;
; 1.699  ; clouds_vertical[54]                      ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.070      ; 1.921      ;
; 1.720  ; boss_bullets_horizontal[78]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 1.961      ;
; 1.720  ; boss_bullets_horizontal[78]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 1.961      ;
; 1.724  ; state.s4                                 ; pix_y[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.065      ; 1.941      ;
; 1.740  ; state.s4                                 ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.074      ; 1.966      ;
; 1.756  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[5]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.490      ;
; 1.762  ; boss_bullets_horizontal[79]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.003      ;
; 1.762  ; boss_bullets_horizontal[79]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.003      ;
; 1.775  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[8]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.509      ;
; 1.776  ; boss_bullets_horizontal[48]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.086      ; 2.014      ;
; 1.776  ; boss_bullets_horizontal[48]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.086      ; 2.014      ;
; 1.788  ; boss_bullets_horizontal[69]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.082      ; 2.022      ;
; 1.788  ; boss_bullets_horizontal[69]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.082      ; 2.022      ;
; 1.789  ; boss_bullets_vertical[62]                ; pix_y[8]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.069      ; 2.010      ;
; 1.791  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[6]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.525      ;
; 1.793  ; boss_bullets_horizontal[59]              ; pix_x[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.085      ; 2.030      ;
; 1.796  ; plane_pos[7]                             ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.078      ; 2.026      ;
; 1.797  ; boss_bullets_horizontal[78]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.038      ;
; 1.807  ; state.s4                                 ; pix_y[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.073      ; 2.032      ;
; 1.810  ; state.s2                                 ; pix_y[0]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.071      ; 2.033      ;
; 1.810  ; vga_rom:u1|vga640480:u1|x[7]             ; pix_x[9]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.544      ;
; 1.811  ; boss_bullets_horizontal[58]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 2.054      ;
; 1.811  ; boss_bullets_horizontal[58]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 2.054      ;
; 1.817  ; state.s4                                 ; pix_y[7]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.070      ; 2.039      ;
; 1.820  ; state.s4                                 ; pix_y[2]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.079      ; 2.051      ;
; 1.826  ; vga_rom:u1|vga640480:u1|x[3]             ; pix_x[7]                                 ; vga_rom:u1|vga640480:u1|clk               ; clockDivision:u0|singleClkDiv:u2|out_clk ; -0.500       ; 0.082      ; 1.560      ;
; 1.827  ; boss_bullets_horizontal[57]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 2.070      ;
; 1.827  ; boss_bullets_horizontal[57]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.091      ; 2.070      ;
; 1.831  ; boss_bullets_horizontal[77]              ; pix_type[1]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.072      ;
; 1.831  ; boss_bullets_horizontal[77]              ; pix_type[0]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.072      ;
; 1.838  ; plane_pos[6]                             ; pix_y[9]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.078      ; 2.068      ;
; 1.839  ; boss_bullets_horizontal[79]              ; pix_type[2]                              ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.089      ; 2.080      ;
; 1.842  ; state.s4                                 ; pix_y[3]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.084      ; 2.078      ;
; 1.842  ; clouds_vertical[69]                      ; pix_y[6]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.080      ; 2.074      ;
; 1.847  ; state.s4                                 ; pix_y[1]                                 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; 0.000        ; 0.071      ; 2.070      ;
+--------+------------------------------------------+------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                                                                                                                     ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.424 ; clockDivision:u0|singleClkDiv:u23|out_clk  ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.498      ; 0.367      ;
; -1.318 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.499      ; 0.474      ;
; -1.306 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|last            ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.499      ; 0.486      ;
; -1.301 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.490      ; 0.482      ;
; -1.178 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 1.490      ; 0.605      ;
; -0.924 ; clockDivision:u0|singleClkDiv:u23|out_clk  ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 1.498      ; 0.367      ;
; -0.818 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 1.499      ; 0.474      ;
; -0.806 ; clockDivision:u0|singleClkDiv:u25|out_clk  ; clockDivision:u0|Pulse:t0|last            ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 1.499      ; 0.486      ;
; -0.801 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 1.490      ; 0.482      ;
; -0.686 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|Pulse:t1|last            ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.932      ; 0.398      ;
; -0.686 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|Pulse:t1|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.932      ; 0.398      ;
; -0.678 ; clockDivision:u0|singleClkDiv:u27|out_clk  ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; -0.500       ; 1.490      ; 0.605      ;
; 0.215  ; boss_exist                                 ; boss_exist                                ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; boss_bullets_horizontal[69]                ; boss_bullets_horizontal[69]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; boss_bullets_horizontal[29]                ; boss_bullets_horizontal[29]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; boss_bullets_horizontal[79]                ; boss_bullets_horizontal[79]               ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state.s3                                   ; state.s3                                  ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state.s0                                   ; state.s0                                  ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bomb_exist                                 ; bomb_exist                                ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; clockDivision:u0|Pulse:t0|last             ; clockDivision:u0|Pulse:t0|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; clockDivision:u0|Pulse:t3|last             ; clockDivision:u0|Pulse:t3|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.248  ; clouds_horizontal[29]                      ; clouds_horizontal[29]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.400      ;
; 0.252  ; clouds_horizontal[49]                      ; clouds_horizontal[49]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; clouds_horizontal[79]                      ; clouds_horizontal[79]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.404      ;
; 0.255  ; bullets_horizontal[79]                     ; bullets_horizontal[79]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; bullets_horizontal[29]                     ; bullets_horizontal[29]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; clouds_horizontal[59]                      ; clouds_horizontal[59]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; clouds_horizontal[39]                      ; clouds_horizontal[39]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.407      ;
; 0.257  ; bullets_horizontal[69]                     ; bullets_horizontal[69]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.287  ; clockDivision:u0|Pulse:t1|last             ; clockDivision:u0|Pulse:t1|clk_out         ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.439      ;
; 0.322  ; clouds_horizontal[19]                      ; clouds_horizontal[19]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.474      ;
; 0.358  ; bullets_horizontal[53]                     ; bullets_horizontal[53]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clouds_horizontal[62]                      ; clouds_horizontal[62]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clouds_horizontal[63]                      ; clouds_horizontal[63]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; clouds_horizontal[2]                       ; clouds_horizontal[2]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clouds_horizontal[3]                       ; clouds_horizontal[3]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clouds_horizontal[12]                      ; clouds_horizontal[12]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clouds_horizontal[13]                      ; clouds_horizontal[13]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; bullets_horizontal[39]                     ; bullets_horizontal[39]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; bullets_horizontal[49]                     ; bullets_horizontal[49]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; clouds_horizontal[73]                      ; clouds_horizontal[73]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; clouds_horizontal[75]                      ; clouds_horizontal[75]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; clouds_horizontal[53]                      ; clouds_horizontal[53]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; clouds_horizontal[43]                      ; clouds_horizontal[43]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; bullets_horizontal[73]                     ; bullets_horizontal[73]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; bullets_horizontal[75]                     ; bullets_horizontal[75]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clouds_horizontal[45]                      ; clouds_horizontal[45]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clouds_horizontal[33]                      ; clouds_horizontal[33]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clouds_horizontal[35]                      ; clouds_horizontal[35]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; bullets_horizontal[23]                     ; bullets_horizontal[23]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; bullets_horizontal[25]                     ; bullets_horizontal[25]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clouds_horizontal[55]                      ; clouds_horizontal[55]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clouds_horizontal[64]                      ; clouds_horizontal[64]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clouds_horizontal[77]                      ; clouds_horizontal[77]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[78]                      ; clouds_horizontal[78]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; bullets_horizontal[54]                     ; bullets_horizontal[54]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[57]                      ; clouds_horizontal[57]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[58]                      ; clouds_horizontal[58]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[14]                      ; clouds_horizontal[14]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[48]                      ; clouds_horizontal[48]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clouds_horizontal[66]                      ; clouds_horizontal[66]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; bullets_horizontal[59]                     ; bullets_horizontal[59]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clouds_horizontal[16]                      ; clouds_horizontal[16]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clouds_horizontal[69]                      ; clouds_horizontal[69]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clouds_horizontal[22]                      ; clouds_horizontal[22]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clouds_horizontal[4]                       ; clouds_horizontal[4]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; bullets_horizontal[77]                     ; bullets_horizontal[77]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clouds_horizontal[47]                      ; clouds_horizontal[47]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; bullets_horizontal[78]                     ; bullets_horizontal[78]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clouds_horizontal[37]                      ; clouds_horizontal[37]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clouds_horizontal[38]                      ; clouds_horizontal[38]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clouds_horizontal[27]                      ; clouds_horizontal[27]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clouds_horizontal[6]                       ; clouds_horizontal[6]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; bullets_horizontal[27]                     ; bullets_horizontal[27]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; bullets_horizontal[28]                     ; bullets_horizontal[28]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; bullets_horizontal[65]                     ; bullets_horizontal[65]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clouds_horizontal[9]                       ; clouds_horizontal[9]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; bullets_horizontal[67]                     ; bullets_horizontal[67]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; bullets_horizontal[14]                     ; bullets_horizontal[14]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; clouds_horizontal[24]                      ; clouds_horizontal[24]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; clouds_horizontal[42]                      ; clouds_horizontal[42]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clouds_horizontal[72]                      ; clouds_horizontal[72]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; clouds_horizontal[74]                      ; clouds_horizontal[74]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; bullets_horizontal[74]                     ; bullets_horizontal[74]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; clouds_horizontal[44]                      ; clouds_horizontal[44]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; bullets_horizontal[38]                     ; bullets_horizontal[38]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; bullets_horizontal[48]                     ; bullets_horizontal[48]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; bullets_horizontal[58]                     ; bullets_horizontal[58]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; clouds_horizontal[65]                      ; clouds_horizontal[65]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; clouds_horizontal[76]                      ; clouds_horizontal[76]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[46]                      ; clouds_horizontal[46]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; bullets_horizontal[76]                     ; bullets_horizontal[76]                    ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[36]                      ; clouds_horizontal[36]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[28]                      ; clouds_horizontal[28]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[5]                       ; clouds_horizontal[5]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[56]                      ; clouds_horizontal[56]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[67]                      ; clouds_horizontal[67]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clouds_horizontal[68]                      ; clouds_horizontal[68]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; clouds_horizontal[32]                      ; clouds_horizontal[32]                     ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; clouds_horizontal[8]                       ; clouds_horizontal[8]                      ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; 0.000        ; 0.000      ; 0.533      ;
+--------+--------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'BCLK'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; -1.387 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 0.845      ;
; -1.142 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.329      ;
; -1.140 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.318      ; 0.330      ;
; -0.921 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.376      ;
; -0.918 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.379      ;
; -0.916 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.381      ;
; -0.912 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.385      ;
; -0.912 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.385      ;
; -0.911 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.386      ;
; -0.908 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.389      ;
; -0.907 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.390      ;
; -0.906 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.391      ;
; -0.906 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.391      ;
; -0.906 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.391      ;
; -0.905 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.392      ;
; -0.905 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.392      ;
; -0.887 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.939      ; 0.845      ;
; -0.877 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.350      ;
; -0.876 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.351      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.353      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.874 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.939      ; 1.358      ;
; -0.873 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.354      ;
; -0.872 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.355      ;
; -0.871 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.356      ;
; -0.868 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.359      ;
; -0.867 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.360      ;
; -0.866 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.361      ;
; -0.866 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.361      ;
; -0.866 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.361      ;
; -0.865 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.362      ;
; -0.793 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.432      ;
; -0.793 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.432      ;
; -0.793 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.432      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.677 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.932      ; 1.548      ;
; -0.676 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.860      ;
; -0.673 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.863      ;
; -0.671 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.865      ;
; -0.667 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.869      ;
; -0.667 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.869      ;
; -0.666 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.870      ;
; -0.663 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.873      ;
; -0.662 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.874      ;
; -0.661 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.875      ;
; -0.661 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.875      ;
; -0.661 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.875      ;
; -0.660 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.876      ;
; -0.660 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.384      ; 0.876      ;
; -0.632 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.834      ;
; -0.631 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.835      ;
; -0.629 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.837      ;
; -0.628 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.838      ;
; -0.627 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.839      ;
; -0.626 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.840      ;
; -0.623 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.843      ;
; -0.622 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.844      ;
; -0.621 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.845      ;
; -0.621 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.845      ;
; -0.621 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.845      ;
; -0.620 ; reset                                                ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ; reset                                         ; BCLK        ; 0.000        ; 1.939      ; 1.471      ;
; -0.620 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.314      ; 0.846      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.541 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.319      ; 0.930      ;
; -0.460 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.312      ; 1.004      ;
; -0.460 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.312      ; 1.004      ;
; -0.460 ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.312      ; 1.004      ;
; -0.421 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.376      ;
; -0.418 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.379      ;
; -0.416 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.381      ;
; -0.412 ; wm8731_controller:u2|cur_state.transmit_audio        ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.385      ;
+--------+------------------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                       ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.104 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.791      ;
; -1.056 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.839      ;
; -1.029 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.866      ;
; -1.026 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.869      ;
; -1.024 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.871      ;
; -1.022 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.873      ;
; -0.999 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.896      ;
; -0.932 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 0.956      ;
; -0.900 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 0.995      ;
; -0.894 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 1.001      ;
; -0.871 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.017      ;
; -0.869 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.019      ;
; -0.867 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.021      ;
; -0.866 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.022      ;
; -0.864 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 1.031      ;
; -0.859 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.029      ;
; -0.859 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.029      ;
; -0.852 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.036      ;
; -0.852 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.036      ;
; -0.829 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 1.066      ;
; -0.794 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.602      ; 1.101      ;
; -0.784 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.104      ;
; -0.767 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 1.595      ; 1.121      ;
; -0.604 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.791      ;
; -0.556 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.839      ;
; -0.529 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.866      ;
; -0.526 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.869      ;
; -0.524 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.871      ;
; -0.522 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.873      ;
; -0.499 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.896      ;
; -0.432 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 0.956      ;
; -0.400 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 0.995      ;
; -0.394 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 1.001      ;
; -0.371 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.017      ;
; -0.369 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.019      ;
; -0.367 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.021      ;
; -0.366 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.022      ;
; -0.364 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 1.031      ;
; -0.359 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.029      ;
; -0.359 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.029      ;
; -0.352 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.036      ;
; -0.352 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.036      ;
; -0.329 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 1.066      ;
; -0.294 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.602      ; 1.101      ;
; -0.284 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.104      ;
; -0.267 ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; -0.500       ; 1.595      ; 1.121      ;
; 0.245  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.397      ;
; 0.359  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.518      ;
; 0.374  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.532      ;
; 0.398  ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[19]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 0.549      ;
; 0.408  ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[20]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 0.559      ;
; 0.446  ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|audio_analyse:u3|max_data[4]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.598      ;
; 0.450  ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|audio_analyse:u3|max_data[3]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.602      ;
; 0.452  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.604      ;
; 0.457  ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.609      ;
; 0.459  ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.611      ;
; 0.467  ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.619      ;
; 0.493  ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data[22]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; wm8731_controller:u2|audio_analyse:u3|max_data[5]         ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.652      ;
; 0.507  ; wm8731_controller:u2|audio_analyse:u3|max_data[21]        ; wm8731_controller:u2|audio_analyse:u3|max_data_out[21]    ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; -0.001     ; 0.658      ;
; 0.507  ; wm8731_controller:u2|audio_analyse:u3|max_data[8]         ; wm8731_controller:u2|audio_analyse:u3|max_data[9]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; wm8731_controller:u2|audio_analyse:u3|max_data[6]         ; wm8731_controller:u2|audio_analyse:u3|max_data[7]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ; wm8731_controller:u2|audio_analyse:u3|max_data[2]         ; wm8731_controller:u2|i2s_to_parallel:u2|ready      ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; 0.000        ; 0.000      ; 0.661      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.575 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; 0.000        ; 0.649      ; 0.367      ;
; -0.075 ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; -0.500       ; 0.649      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                              ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.568 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.640      ;
; -0.490 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.051      ; 0.713      ;
; -0.472 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.735      ;
; -0.457 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.750      ;
; -0.457 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.750      ;
; -0.451 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.757      ;
; -0.450 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.758      ;
; -0.381 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.826      ;
; -0.380 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.827      ;
; -0.379 ; wm8731_controller:u2|start_set                  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.828      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|tr_end   ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.377  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.529      ;
; 0.380  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.532      ;
; 0.395  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.547      ;
; 0.447  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.599      ;
; 0.448  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.600      ;
; 0.482  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.634      ;
; 0.493  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.644      ;
; 0.495  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.647      ;
; 0.538  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.691      ;
; 0.557  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.710      ;
; 0.575  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.726      ;
; 0.579  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.731      ;
; 0.591  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.743      ;
; 0.604  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.757      ;
; 0.608  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[0]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.761      ;
; 0.611  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.764      ;
; 0.630  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.783      ;
; 0.636  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.787      ;
; 0.645  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.798      ;
; 0.662  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.814      ;
; 0.684  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.837      ;
; 0.685  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|tr_end        ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.008      ; 0.845      ;
; 0.708  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|step[1]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.859      ;
; 0.715  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.867      ;
; 0.729  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.880      ;
; 0.739  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.892      ;
; 0.739  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.891      ;
; 0.741  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.893      ;
; 0.742  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.894      ;
; 0.747  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.900      ;
; 0.752  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.903      ;
; 0.761  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.913      ;
; 0.764  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.917      ;
; 0.778  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.931      ;
; 0.778  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.930      ;
; 0.783  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.935      ;
; 0.784  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.936      ;
; 0.797  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.949      ;
; 0.798  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.950      ;
; 0.799  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.951      ;
; 0.800  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.952      ;
; 0.803  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.954      ;
; 0.804  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.956      ;
; 0.805  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.958      ;
; 0.819  ; wm8731_controller:u2|i2c_controller:u1|index[2] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.971      ;
; 0.820  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.971      ;
; 0.821  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.972      ;
; 0.822  ; wm8731_controller:u2|i2c_controller:u1|ack2     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.973      ;
; 0.826  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.978      ;
; 0.827  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.979      ;
; 0.828  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.980      ;
; 0.833  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.984      ;
; 0.834  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.005     ; 0.981      ;
; 0.839  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.990      ;
; 0.839  ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[3]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 0.992      ;
; 0.840  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 0.992      ;
; 0.846  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.004     ; 0.994      ;
; 0.847  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.998      ;
; 0.848  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 0.999      ;
; 0.849  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.000      ;
; 0.853  ; wm8731_controller:u2|i2c_controller:u1|index[3] ; wm8731_controller:u2|i2c_controller:u1|step[2]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.005      ;
; 0.857  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|step[5]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.009      ;
; 0.864  ; wm8731_controller:u2|i2c_controller:u1|step[4]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.016      ;
; 0.865  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.005     ; 1.012      ;
; 0.866  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack3          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 1.019      ;
; 0.867  ; wm8731_controller:u2|i2c_controller:u1|step[1]  ; wm8731_controller:u2|i2c_controller:u1|ack1          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 1.020      ;
; 0.875  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.026      ;
; 0.884  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|ack2          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 1.037      ;
; 0.884  ; wm8731_controller:u2|i2c_controller:u1|step[3]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.035      ;
; 0.894  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.045      ;
; 0.895  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[3]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.046      ;
; 0.896  ; wm8731_controller:u2|i2c_controller:u1|ack1     ; wm8731_controller:u2|i2c_controller:u1|index[2]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.047      ;
; 0.900  ; wm8731_controller:u2|i2c_controller:u1|step[2]  ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.004     ; 1.048      ;
; 0.901  ; wm8731_controller:u2|i2c_controller:u1|ack3     ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.052      ;
; 0.910  ; wm8731_controller:u2|i2c_controller:u1|index[0] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 1.063      ;
; 0.913  ; wm8731_controller:u2|i2c_controller:u1|step[5]  ; wm8731_controller:u2|i2c_controller:u1|index[0]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.000      ; 1.065      ;
; 0.927  ; wm8731_controller:u2|i2c_controller:u1|index[1] ; wm8731_controller:u2|i2c_controller:u1|step[4]       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 0.001      ; 1.080      ;
; 0.930  ; wm8731_controller:u2|i2c_controller:u1|step[0]  ; wm8731_controller:u2|i2c_controller:u1|index[1]      ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; -0.001     ; 1.081      ;
+--------+-------------------------------------------------+------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.477 ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; 0.000        ; 0.551      ; 0.367      ;
; 0.023  ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; -0.500       ; 0.551      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.474 ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; 0.000        ; 0.548      ; 0.367      ;
; 0.026  ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; -0.500       ; 0.548      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.468 ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; 0.000        ; 0.542      ; 0.367      ;
; 0.032  ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u25|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; -0.500       ; 0.542      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.465 ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; 0.000        ; 0.539      ; 0.367      ;
; 0.035  ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; -0.500       ; 0.539      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.394 ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; 0.000        ; 0.468      ; 0.367      ;
; 0.106  ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u2|out_clk ; clockDivision:u0|singleClkDiv:u1|out_clk ; -0.500       ; 0.468      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.394 ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; 0.000        ; 0.468      ; 0.367      ;
; 0.106  ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u22|out_clk ; clockDivision:u0|singleClkDiv:u21|out_clk ; -0.500       ; 0.468      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u12|out_clk ; clockDivision:u0|singleClkDiv:u11|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u14|out_clk ; clockDivision:u0|singleClkDiv:u13|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u16|out_clk ; clockDivision:u0|singleClkDiv:u15|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u18|out_clk ; clockDivision:u0|singleClkDiv:u17|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u20|out_clk ; clockDivision:u0|singleClkDiv:u19|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u24|out_clk ; clockDivision:u0|singleClkDiv:u23|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u26|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u4|out_clk ; clockDivision:u0|singleClkDiv:u3|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u6|out_clk ; clockDivision:u0|singleClkDiv:u5|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u8|out_clk ; clockDivision:u0|singleClkDiv:u7|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                              ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.393 ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u10|out_clk ; clockDivision:u0|singleClkDiv:u9|out_clk ; -0.500       ; 0.467      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_rom:u1|vga640480:u1|clk1'                                                                                                                          ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+
; -0.393 ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; 0.000        ; 0.467      ; 0.367      ;
; 0.107  ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk1 ; -0.500       ; 0.467      ; 0.367      ;
+--------+-----------------------------+-----------------------------+-----------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk24M'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ; clk24M       ; clk24M      ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:min0|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; clockDivision:u0|singleClkDiv:u27|out_clk ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_rom:u1|vga640480:u1|clk'                                                                                                                                         ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.215 ; vga_rom:u1|vga640480:u1|vector_y[0] ; vga_rom:u1|vga640480:u1|vector_y[0] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; vga_rom:u1|address_tmp[10]          ; vga_rom:u1|FPGAE_RamAdd[10]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; vga_rom:u1|address_tmp[13]          ; vga_rom:u1|FPGAE_RamAdd[13]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; vga_rom:u1|address_tmp[0]           ; vga_rom:u1|FPGAE_RamAdd[0]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; vga_rom:u1|address_tmp[4]           ; vga_rom:u1|FPGAE_RamAdd[4]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; vga_rom:u1|address_tmp[9]           ; vga_rom:u1|FPGAE_RamAdd[9]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; vga_rom:u1|address_tmp[2]           ; vga_rom:u1|FPGAE_RamAdd[2]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; vga_rom:u1|address_tmp[3]           ; vga_rom:u1|FPGAE_RamAdd[3]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; vga_rom:u1|address_tmp[7]           ; vga_rom:u1|FPGAE_RamAdd[7]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; vga_rom:u1|address_tmp[8]           ; vga_rom:u1|FPGAE_RamAdd[8]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; vga_rom:u1|address_tmp[16]          ; vga_rom:u1|FPGAE_RamAdd[16]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; vga_rom:u1|address_tmp[17]          ; vga_rom:u1|FPGAE_RamAdd[17]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; vga_rom:u1|address_tmp[6]           ; vga_rom:u1|FPGAE_RamAdd[6]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; vga_rom:u1|address_tmp[15]          ; vga_rom:u1|FPGAE_RamAdd[15]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; vga_rom:u1|address_tmp[18]          ; vga_rom:u1|FPGAE_RamAdd[18]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; vga_rom:u1|address_tmp[5]           ; vga_rom:u1|FPGAE_RamAdd[5]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; vga_rom:u1|address_tmp[12]          ; vga_rom:u1|FPGAE_RamAdd[12]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; vga_rom:u1|address_tmp[14]          ; vga_rom:u1|FPGAE_RamAdd[14]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; vga_rom:u1|address_tmp[11]          ; vga_rom:u1|FPGAE_RamAdd[11]         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; vga_rom:u1|address_tmp[1]           ; vga_rom:u1|FPGAE_RamAdd[1]          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.402      ;
; 0.262 ; vga_rom:u1|vga640480:u1|vs1         ; vga_rom:u1|vga640480:u1|vs          ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.414      ;
; 0.317 ; vga_rom:u1|q_tmp[5]                 ; vga_rom:u1|vga640480:u1|g1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.469      ;
; 0.358 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; vga_rom:u1|q_tmp[1]                 ; vga_rom:u1|vga640480:u1|b1[1]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.383 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.540      ;
; 0.401 ; vga_rom:u1|q_tmp[8]                 ; vga_rom:u1|vga640480:u1|r1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.553      ;
; 0.445 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.001      ; 0.598      ;
; 0.454 ; vga_rom:u1|q_tmp[2]                 ; vga_rom:u1|vga640480:u1|b1[2]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; vga_rom:u1|q_tmp[3]                 ; vga_rom:u1|vga640480:u1|g1[0]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|y[1]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.613      ;
; 0.475 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.001      ; 0.628      ;
; 0.496 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[9] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.661      ;
; 0.515 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; reset                               ; vga_rom:u1|vga640480:u1|x[1]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.183      ;
; 0.520 ; reset                               ; vga_rom:u1|vga640480:u1|x[0]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.183      ;
; 0.523 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[2]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[3]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[5]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[6]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[7]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[8]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.525 ; reset                               ; vga_rom:u1|vga640480:u1|x[9]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 2.188      ;
; 0.526 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; reset                               ; vga_rom:u1|vga640480:u1|y[0]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 2.195      ;
; 0.533 ; reset                               ; vga_rom:u1|vga640480:u1|y[1]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 2.195      ;
; 0.538 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; vga_rom:u1|vga640480:u1|vector_x[2] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; vga_rom:u1|vga640480:u1|vector_x[5] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; reset                               ; vga_rom:u1|vga640480:u1|x[4]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.512      ; 2.210      ;
; 0.558 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[2]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[3]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[4]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[5]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[6]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[7]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[8]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; reset                               ; vga_rom:u1|vga640480:u1|y[9]        ; reset                       ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 2.217      ;
; 0.560 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|hs1         ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.001      ; 0.713      ;
; 0.561 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|vector_y[1] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; vga_rom:u1|vga640480:u1|vector_x[1] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|vector_x[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.728      ;
; 0.585 ; vga_rom:u1|vga640480:u1|vector_x[3] ; vga_rom:u1|vga640480:u1|vector_x[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; vga_rom:u1|vga640480:u1|vector_y[7] ; vga_rom:u1|vga640480:u1|y[7]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.005     ; 0.736      ;
; 0.590 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|y[3]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.005     ; 0.737      ;
; 0.593 ; vga_rom:u1|vga640480:u1|vector_y[3] ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; vga_rom:u1|vga640480:u1|vector_y[2] ; vga_rom:u1|vga640480:u1|vector_y[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.746      ;
; 0.596 ; vga_rom:u1|vga640480:u1|vector_y[5] ; vga_rom:u1|vga640480:u1|vector_y[8] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; vga_rom:u1|vga640480:u1|vector_y[6] ; vga_rom:u1|vga640480:u1|y[6]        ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; -0.005     ; 0.744      ;
; 0.600 ; vga_rom:u1|q_tmp[0]                 ; vga_rom:u1|vga640480:u1|b1[0]       ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.007      ; 0.759      ;
; 0.601 ; vga_rom:u1|vga640480:u1|vector_x[0] ; vga_rom:u1|vga640480:u1|vector_x[4] ; vga_rom:u1|vga640480:u1|clk ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 0.000      ; 0.753      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                                                                                                                           ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                              ; Launch Clock                                  ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.936 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.230      ; 0.666      ;
; 0.961 ; wm8731_controller:u2|audio_analyse:u3|data_com[22] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 0.719      ;
; 0.964 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 0.720      ;
; 1.048 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 0.902      ;
; 1.058 ; wm8731_controller:u2|audio_analyse:u3|data_com[21] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 0.764      ;
; 1.091 ; wm8731_controller:u2|audio_analyse:u3|data_com[21] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 0.849      ;
; 1.107 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 0.863      ;
; 1.115 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 0.843      ;
; 1.134 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 0.892      ;
; 1.135 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 0.858      ;
; 1.137 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 0.852      ;
; 1.138 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 0.853      ;
; 1.148 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 0.863      ;
; 1.156 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 0.863      ;
; 1.174 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 0.932      ;
; 1.189 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 0.945      ;
; 1.194 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.224      ; 0.918      ;
; 1.201 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 0.924      ;
; 1.204 ; wm8731_controller:u2|audio_analyse:u3|data_com[20] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 0.910      ;
; 1.210 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 0.939      ;
; 1.210 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 0.933      ;
; 1.212 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 0.940      ;
; 1.213 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.222      ; 0.935      ;
; 1.223 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 0.952      ;
; 1.225 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.225      ; 0.950      ;
; 1.235 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.089      ;
; 1.242 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 0.998      ;
; 1.244 ; wm8731_controller:u2|audio_analyse:u3|data_com[19] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 0.950      ;
; 1.256 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.014      ;
; 1.257 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 0.985      ;
; 1.265 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 1.021      ;
; 1.277 ; wm8731_controller:u2|audio_analyse:u3|data_com[9]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 0.992      ;
; 1.278 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.001      ;
; 1.284 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 0.999      ;
; 1.284 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 0.991      ;
; 1.288 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.003      ;
; 1.288 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.142      ;
; 1.292 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 1.020      ;
; 1.296 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.019      ;
; 1.307 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 1.063      ;
; 1.308 ; wm8731_controller:u2|audio_analyse:u3|data_com[8]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.023      ;
; 1.309 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.067      ;
; 1.309 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.024      ;
; 1.311 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.165      ;
; 1.326 ; wm8731_controller:u2|audio_analyse:u3|data_com[18] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 1.032      ;
; 1.326 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 1.033      ;
; 1.332 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.055      ;
; 1.332 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.090      ;
; 1.333 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.048      ;
; 1.342 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.071      ;
; 1.345 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 1.101      ;
; 1.346 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.224      ; 1.070      ;
; 1.347 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 1.075      ;
; 1.348 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.071      ;
; 1.348 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.225      ; 1.073      ;
; 1.351 ; wm8731_controller:u2|audio_analyse:u3|data_com[7]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.080      ;
; 1.352 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.222      ; 1.074      ;
; 1.353 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.207      ;
; 1.356 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.071      ;
; 1.356 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.071      ;
; 1.363 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 1.119      ;
; 1.364 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 1.071      ;
; 1.369 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.224      ; 1.093      ;
; 1.374 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.132      ;
; 1.374 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 1.102      ;
; 1.379 ; wm8731_controller:u2|audio_analyse:u3|data_com[17] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 1.085      ;
; 1.380 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.095      ;
; 1.382 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 1.089      ;
; 1.383 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.098      ;
; 1.384 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.225      ; 1.109      ;
; 1.386 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.109      ;
; 1.391 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.245      ;
; 1.398 ; wm8731_controller:u2|audio_analyse:u3|data_com[6]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.127      ;
; 1.399 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.256      ; 1.155      ;
; 1.402 ; wm8731_controller:u2|audio_analyse:u3|data_com[16] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 1.108      ;
; 1.404 ; wm8731_controller:u2|audio_analyse:u3|data_com[5]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.119      ;
; 1.404 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.127      ;
; 1.409 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.263      ;
; 1.411 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.224      ; 1.135      ;
; 1.412 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.170      ;
; 1.418 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.207      ; 1.125      ;
; 1.420 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.149      ;
; 1.422 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.151      ;
; 1.424 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.139      ;
; 1.430 ; wm8731_controller:u2|audio_analyse:u3|data_com[13] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.188      ;
; 1.440 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.223      ; 1.163      ;
; 1.444 ; wm8731_controller:u2|audio_analyse:u3|data_com[15] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.206      ; 1.150      ;
; 1.445 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.354      ; 1.299      ;
; 1.448 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.163      ;
; 1.449 ; wm8731_controller:u2|audio_analyse:u3|data_com[14] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.224      ; 1.173      ;
; 1.451 ; wm8731_controller:u2|audio_analyse:u3|data_com[3]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.166      ;
; 1.452 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 1.180      ;
; 1.454 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.228      ; 1.182      ;
; 1.456 ; wm8731_controller:u2|audio_analyse:u3|data_com[10] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.171      ;
; 1.461 ; wm8731_controller:u2|audio_analyse:u3|data_com[0]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.176      ;
; 1.463 ; wm8731_controller:u2|audio_analyse:u3|data_com[2]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.178      ;
; 1.465 ; wm8731_controller:u2|audio_analyse:u3|data_com[1]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.194      ;
; 1.466 ; wm8731_controller:u2|audio_analyse:u3|data_com[11] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.215      ; 1.181      ;
; 1.466 ; wm8731_controller:u2|audio_analyse:u3|data_com[4]  ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.229      ; 1.195      ;
; 1.466 ; wm8731_controller:u2|audio_analyse:u3|data_com[12] ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; -0.500       ; 0.258      ; 1.224      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                                                    ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                        ; Launch Clock ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+
; 2.075 ; wm8731_controller:u2|cur_state.set ; wm8731_controller:u2|start_set ; clk          ; wm8731_controller:u2|cur_state.transmit_audio ; 0.000        ; -1.401     ; 0.674      ;
+-------+------------------------------------+--------------------------------+--------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_rom:u1|vga640480:u1|clk'                                                                                            ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.153 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.510      ; 1.889      ;
; 0.160 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.883      ;
; 0.160 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.883      ;
; 0.160 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.883      ;
; 0.160 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.883      ;
; 0.160 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.883      ;
; 0.189 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.506      ; 1.849      ;
; 0.189 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.506      ; 1.849      ;
; 0.189 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.506      ; 1.849      ;
; 0.199 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.504      ; 1.837      ;
; 0.199 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.504      ; 1.837      ;
; 0.237 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.505      ; 1.800      ;
; 0.237 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.505      ; 1.800      ;
; 0.404 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.512      ; 1.640      ;
; 0.404 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.512      ; 1.640      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.407 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.500        ; 1.511      ; 1.636      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.653 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.510      ; 1.889      ;
; 0.660 ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.883      ;
; 0.660 ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.883      ;
; 0.660 ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.883      ;
; 0.660 ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.883      ;
; 0.660 ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.883      ;
; 0.689 ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.506      ; 1.849      ;
; 0.689 ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.506      ; 1.849      ;
; 0.689 ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.506      ; 1.849      ;
; 0.699 ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.504      ; 1.837      ;
; 0.699 ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.504      ; 1.837      ;
; 0.737 ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.505      ; 1.800      ;
; 0.737 ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.505      ; 1.800      ;
; 0.904 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.512      ; 1.640      ;
; 0.904 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.512      ; 1.640      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
; 0.907 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 1.000        ; 1.511      ; 1.636      ;
+-------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'BCLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; 0.413 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 0.500        ; 1.938      ; 2.057      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.506 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 0.500        ; 1.934      ; 1.960      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.544 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 0.500        ; 2.004      ; 1.992      ;
; 0.913 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 1.000        ; 1.938      ; 2.057      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.006 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 1.000        ; 1.934      ; 1.960      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.044 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 1.000        ; 2.004      ; 1.992      ;
; 1.180 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.938      ; 1.431      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.273 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 1.934      ; 1.334      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.311 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.500        ; 2.004      ; 1.366      ;
; 1.680 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.938      ; 1.431      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.773 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 1.934      ; 1.334      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
; 1.811 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 1.000        ; 2.004      ; 1.366      ;
+-------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                              ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.815 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 0.500        ; 1.844      ; 1.561      ;
; 0.842 ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 0.500        ; 1.851      ; 1.541      ;
; 0.842 ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 0.500        ; 1.851      ; 1.541      ;
; 1.315 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 1.000        ; 1.844      ; 1.561      ;
; 1.342 ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 1.000        ; 1.851      ; 1.541      ;
; 1.342 ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 1.000        ; 1.851      ; 1.541      ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                             ;
+-------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                        ; Launch Clock                                  ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 1.229 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|tr_end  ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.064      ; 0.867      ;
; 1.335 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[2] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.055      ; 0.752      ;
; 1.435 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[1] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.055      ; 0.652      ;
; 1.435 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[5] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.055      ; 0.652      ;
; 1.518 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[4] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.056      ; 0.570      ;
; 1.518 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[0] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.056      ; 0.570      ;
; 1.518 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[3] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 1.000        ; 1.056      ; 0.570      ;
+-------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'BCLK'                                                                                                                                                                                                   ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.931 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 2.004      ; 1.366      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.893 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.934      ; 1.334      ;
; -0.800 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; 0.000        ; 1.938      ; 1.431      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.431 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 2.004      ; 1.366      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.393 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.934      ; 1.334      ;
; -0.300 ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; wm8731_controller:u2|cur_state.transmit_audio ; BCLK        ; -0.500       ; 1.938      ; 1.431      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.164 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; 0.000        ; 2.004      ; 1.992      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.126 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ; reset                                         ; BCLK        ; 0.000        ; 1.934      ; 1.960      ;
; -0.033 ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ; reset                                         ; BCLK        ; 0.000        ; 1.938      ; 2.057      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[9]               ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.336  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ; reset                                         ; BCLK        ; -0.500       ; 2.004      ; 1.992      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
; 0.374  ; reset                                         ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ; reset                                         ; BCLK        ; -0.500       ; 1.934      ; 1.960      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+-----------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                                                                                               ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                                  ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; -0.638 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[4] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.570      ;
; -0.638 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[0] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.570      ;
; -0.638 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[3] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.056      ; 0.570      ;
; -0.555 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[1] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.652      ;
; -0.555 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[5] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.652      ;
; -0.455 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|step[2] ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.055      ; 0.752      ;
; -0.349 ; wm8731_controller:u2|start_set ; wm8731_controller:u2|i2c_controller:u1|tr_end  ; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 0.000        ; 1.064      ; 0.867      ;
+--------+--------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.462 ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; 0.000        ; 1.851      ; 1.541      ;
; -0.462 ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; 0.000        ; 1.851      ; 1.541      ;
; -0.435 ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; 0.000        ; 1.844      ; 1.561      ;
; 0.038  ; reset     ; wm8731_controller:u2|cur_state.start          ; reset        ; clk         ; -0.500       ; 1.851      ; 1.541      ;
; 0.038  ; reset     ; wm8731_controller:u2|cur_state.set            ; reset        ; clk         ; -0.500       ; 1.851      ; 1.541      ;
; 0.065  ; reset     ; wm8731_controller:u2|cur_state.transmit_audio ; reset        ; clk         ; -0.500       ; 1.844      ; 1.561      ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_rom:u1|vga640480:u1|clk'                                                                                              ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.027 ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.636      ;
; -0.024 ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.512      ; 1.640      ;
; -0.024 ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.512      ; 1.640      ;
; 0.143  ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 1.800      ;
; 0.143  ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.505      ; 1.800      ;
; 0.181  ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.504      ; 1.837      ;
; 0.181  ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.504      ; 1.837      ;
; 0.191  ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.506      ; 1.849      ;
; 0.191  ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.506      ; 1.849      ;
; 0.191  ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.506      ; 1.849      ;
; 0.220  ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.883      ;
; 0.220  ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.883      ;
; 0.220  ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.883      ;
; 0.220  ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.883      ;
; 0.220  ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.511      ; 1.883      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.227  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; 0.000        ; 1.510      ; 1.889      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[9] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.473  ; reset     ; vga_rom:u1|vga640480:u1|vector_x[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.636      ;
; 0.476  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[0] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.512      ; 1.640      ;
; 0.476  ; reset     ; vga_rom:u1|vga640480:u1|hs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.512      ; 1.640      ;
; 0.643  ; reset     ; vga_rom:u1|vga640480:u1|hs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.505      ; 1.800      ;
; 0.643  ; reset     ; vga_rom:u1|vga640480:u1|b1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.505      ; 1.800      ;
; 0.681  ; reset     ; vga_rom:u1|vga640480:u1|vs1         ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.504      ; 1.837      ;
; 0.681  ; reset     ; vga_rom:u1|vga640480:u1|vs          ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.504      ; 1.837      ;
; 0.691  ; reset     ; vga_rom:u1|vga640480:u1|r1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.506      ; 1.849      ;
; 0.691  ; reset     ; vga_rom:u1|vga640480:u1|g1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.506      ; 1.849      ;
; 0.691  ; reset     ; vga_rom:u1|vga640480:u1|b1[0]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.506      ; 1.849      ;
; 0.720  ; reset     ; vga_rom:u1|vga640480:u1|r1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.883      ;
; 0.720  ; reset     ; vga_rom:u1|vga640480:u1|r1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.883      ;
; 0.720  ; reset     ; vga_rom:u1|vga640480:u1|g1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.883      ;
; 0.720  ; reset     ; vga_rom:u1|vga640480:u1|g1[2]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.883      ;
; 0.720  ; reset     ; vga_rom:u1|vga640480:u1|b1[1]       ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.511      ; 1.883      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[1] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[2] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[3] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[4] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[5] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[6] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[7] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
; 0.727  ; reset     ; vga_rom:u1|vga640480:u1|vector_y[8] ; reset        ; vga_rom:u1|vga640480:u1|clk ; -0.500       ; 1.510      ; 1.889      ;
+--------+-----------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDivision:u0|singleClkDiv:u1|out_clk                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDivision:u0|singleClkDiv:u1|out_clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; vga_rom:u1|vga640480:u1|clk1                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_rom:u1|vga640480:u1|clk1                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.set                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.set                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.start                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.start                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u0|u1|out_clk|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u0|u1|out_clk|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|u1|clk1|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|u1|clk1|clk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[10]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[10]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[11]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[11]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[3]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[3]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[4]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[4]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[5]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[5]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[6]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[6]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[7]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[7]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[8]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[8]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[9]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_counter[9]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|c1|clk_20KHz_temp|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|c1|clk_20KHz_temp|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.set|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.set|clk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.start|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.start|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|cur_state.transmit_audio|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|cur_state.transmit_audio|clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk24M'                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk24M ; Rise       ; clk24M                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk24M ; Rise       ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk24M ; Rise       ; wm8731_controller:u2|frequency24M_to_12M:c2|clk12MHz_temp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk24M ; Rise       ; clk24M|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk24M ; Rise       ; clk24M|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk24M ; Rise       ; u2|c2|clk12MHz_temp|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk24M ; Rise       ; u2|c2|clk12MHz_temp|clk                                   ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset ; Rise       ; reset                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; u2|u2|process_0~1|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; u2|u2|process_0~1|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'BCLK'                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; BCLK  ; Rise       ; BCLK                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|data_out[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|readylr              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[10]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[11]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[12]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[13]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[14]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[15]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[16]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[17]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[18]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[19]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[20]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[21]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[22]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[23]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|reg[8]               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u22|out_clk'                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; basenum[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_exist            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_exist            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[31]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[31]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_time[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; bomb_vertical[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; boss_bullets_exist[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u22|out_clk ; Fall       ; boss_bullets_exist[0] ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk'                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|FPGAE_RamAdd[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|address_tmp[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|q_tmp[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk ; Rise       ; vga_rom:u1|vga640480:u1|b1[2] ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'wm8731_controller:u2|i2s_to_parallel:u2|ready'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|counter_get_max[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|data_com[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|i2s_to_parallel:u2|ready ; Rise       ; wm8731_controller:u2|audio_analyse:u3|max_data[20]        ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u2|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u3|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u3|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_type[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[5]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[5]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[6]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[6]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[7]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[7]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[8]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[8]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[9]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_x[9]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[5]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[5]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[6]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[6]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[7]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[7]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[8]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[8]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[9]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Fall       ; pix_y[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_type[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_x[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[4]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[5]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[6]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[7]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[8]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; pix_y[9]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u2|out_clk ; Rise       ; u0|u2|out_clk~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp'                                                                                               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|ack3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sclk      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~en   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|i2c_sdat~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|index[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|step[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|tr_end        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; wm8731_controller:u2|i2c_controller:u1|tr_end        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|c1|clk_20KHz_temp~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack1|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack1|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack2|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack2|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack3|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|ack3|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sclk|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sclk|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~en|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~en|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~reg0|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|i2c_sdat~reg0|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[0]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[1]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[2]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[2]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[3]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|index[3]|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[5]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|step[5]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|tr_end|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; Rise       ; u2|u1|tr_end|clk                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u10|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u11|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u11|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u10|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u10|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u11|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u10|out_clk ; Rise       ; u0|u11|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u11|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u12|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u12|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u11|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u11|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u12|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u11|out_clk ; Rise       ; u0|u12|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u12|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u13|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u13|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u12|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u12|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u13|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u12|out_clk ; Rise       ; u0|u13|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u13|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u14|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u14|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u13|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u13|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u14|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u13|out_clk ; Rise       ; u0|u14|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u14|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u15|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u15|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u14|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u14|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u15|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u14|out_clk ; Rise       ; u0|u15|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u15|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u16|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u16|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u15|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u15|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u16|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u15|out_clk ; Rise       ; u0|u16|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u16|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u17|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u17|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u16|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u16|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u17|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u16|out_clk ; Rise       ; u0|u17|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u17|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u18|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u18|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u17|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u17|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u18|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u17|out_clk ; Rise       ; u0|u18|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u18|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u19|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u19|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u18|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u18|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u19|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u18|out_clk ; Rise       ; u0|u19|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u19|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u20|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u20|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u19|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u19|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u20|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u19|out_clk ; Rise       ; u0|u20|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u1|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u2|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u2|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u1|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u1|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u2|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u1|out_clk ; Rise       ; u0|u2|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u20|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u21|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u21|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u20|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u20|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u21|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u20|out_clk ; Rise       ; u0|u21|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u21|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u22|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u22|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u21|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u21|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u22|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u21|out_clk ; Rise       ; u0|u22|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u23|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u24|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u24|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u23|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u23|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u24|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u23|out_clk ; Rise       ; u0|u24|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u24|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u25|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u25|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u24|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u24|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u25|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u24|out_clk ; Rise       ; u0|u25|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u25|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u26|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u26|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u25|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u25|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u26|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u25|out_clk ; Rise       ; u0|u26|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u26|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u27|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u27|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u26|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u26|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u27|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u26|out_clk ; Rise       ; u0|u27|out_clk|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u27|out_clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:min0|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:min0|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|min0|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|min0|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|u27|out_clk|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u27|out_clk ; Rise       ; u0|u27|out_clk|regout                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u3|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u4|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u4|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u3|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u3|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u4|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u3|out_clk ; Rise       ; u0|u4|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u4|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u5|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u5|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u4|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u4|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u5|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u4|out_clk ; Rise       ; u0|u5|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u5|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u6|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u6|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u5|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u5|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u6|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u5|out_clk ; Rise       ; u0|u6|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u6|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u7|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u7|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u6|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u6|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u7|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u6|out_clk ; Rise       ; u0|u7|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u7|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u8|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u8|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u7|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u7|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u8|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u7|out_clk ; Rise       ; u0|u8|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u8|out_clk'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u9|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u9|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u8|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u8|out_clk|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u9|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u8|out_clk ; Rise       ; u0|u9|out_clk|clk                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivision:u0|singleClkDiv:u9|out_clk'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u10|out_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; clockDivision:u0|singleClkDiv:u10|out_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u10|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u10|out_clk|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u9|out_clk|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockDivision:u0|singleClkDiv:u9|out_clk ; Rise       ; u0|u9|out_clk|regout                      ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_rom:u1|vga640480:u1|clk1'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; vga_rom:u1|vga640480:u1|clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; vga_rom:u1|vga640480:u1|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_rom:u1|vga640480:u1|clk1 ; Rise       ; u1|u1|clk|clk               ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'wm8731_controller:u2|audio_analyse:u3|data_com[23]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[0]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[0]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[10]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[10]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[11]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[11]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[12]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[12]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[13]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[13]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[14]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[14]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[15]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[15]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[16]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[16]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[17]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[17]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[18]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[18]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[19]|dataa                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[19]|dataa                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[1]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[1]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[20]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[20]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[21]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[21]|datad                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[22]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[22]|datac                                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[2]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[2]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[3]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[3]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[4]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[4]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[5]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[5]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[6]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[6]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[7]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[7]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[8]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[8]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[9]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|c1|temp[9]|datad                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]|regout                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]|regout                                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|inclk[0]                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|inclk[0]                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|outclk                                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Rise       ; u2|u3|data_com[23]~clkctrl|outclk                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|audio_analyse:u3|data_com[23] ; Fall       ; wm8731_controller:u2|audio_analyse:u3|complement_to_true:c1|temp[9]  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'wm8731_controller:u2|cur_state.transmit_audio'                                                                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|cur_state.transmit_audio|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|cur_state.transmit_audio|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|start_set|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|start_set|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|current_lr~1|datad                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Fall       ; u2|u2|process_0~1|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|u2|process_0~1|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; u2|u2|process_0~1|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|current_lr~1 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|start_set                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; wm8731_controller:u2|cur_state.transmit_audio ; Rise       ; wm8731_controller:u2|start_set                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                 ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; 2.239 ; 2.239 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; 3.146 ; 3.146 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 0.298 ; 0.298 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; 3.244 ; 3.244 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; 2.927 ; 2.927 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.654 ; 2.654 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.820 ; 2.820 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.738 ; 2.738 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.927 ; 2.927 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.566 ; 2.566 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.686 ; 2.686 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.406 ; 2.406 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.332 ; 2.332 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; 2.734 ; 2.734 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; 0.680 ; 0.680 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; 4.011 ; 4.011 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 2.679 ; 2.679 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                    ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; -2.119 ; -2.119 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; -2.145 ; -2.145 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 0.620  ; 0.620  ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; -2.896 ; -2.896 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; -2.212 ; -2.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.534 ; -2.534 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.700 ; -2.700 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.618 ; -2.618 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.807 ; -2.807 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.446 ; -2.446 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.566 ; -2.566 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.286 ; -2.286 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.212 ; -2.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.614 ; -2.614 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; -0.520 ; -0.520 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; -3.663 ; -3.663 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -2.442 ; -2.442 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                      ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 3.585 ; 3.585 ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.805 ; 5.805 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3.827 ; 3.827 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.384 ; 4.384 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.847 ; 4.847 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.867 ; 4.867 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.551 ; 4.551 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.805 ; 5.805 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.471 ; 5.471 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 4.306 ; 4.306 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.212 ; 4.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.306 ; 4.306 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.301 ; 4.301 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.250 ; 4.250 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.106 ; 4.106 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.229 ; 4.229 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.177 ; 4.177 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.984 ; 3.984 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.065 ; 4.065 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.983 ; 3.983 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.684 ; 3.684 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.680 ; 3.680 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.646 ; 3.646 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.777 ; 3.777 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.834 ; 3.834 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.018 ; 4.018 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.053 ; 4.053 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 5.656 ; 5.656 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.530 ; 5.530 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.548 ; 5.548 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.656 ; 5.656 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 5.817 ; 5.817 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.663 ; 5.663 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.671 ; 5.671 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.817 ; 5.817 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.665 ; 4.665 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 5.835 ; 5.835 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.822 ; 5.822 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.715 ; 5.715 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 5.835 ; 5.835 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.377 ; 4.377 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.619 ; 4.619 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.547 ; 4.547 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.422 ; 4.422 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.422 ; 4.422 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.180 ; 4.180 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.158 ; 4.158 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.276 ; 4.276 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.266 ; 4.266 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.197 ; 4.197 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.298 ; 4.298 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                              ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 3.585 ; 3.585 ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3.827 ; 3.827 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3.827 ; 3.827 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.352 ; 4.352 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.784 ; 4.784 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.804 ; 4.804 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.551 ; 4.551 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.130 ; 5.130 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.065 ; 5.065 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 3.646 ; 3.646 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.212 ; 4.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.306 ; 4.306 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.301 ; 4.301 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.250 ; 4.250 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.106 ; 4.106 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.229 ; 4.229 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.177 ; 4.177 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.984 ; 3.984 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.065 ; 4.065 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.983 ; 3.983 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.684 ; 3.684 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.680 ; 3.680 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.646 ; 3.646 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.777 ; 3.777 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.834 ; 3.834 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.018 ; 4.018 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.053 ; 4.053 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.573 ; 4.573 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.620 ; 4.620 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.573 ; 4.573 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.685 ; 4.685 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.697 ; 4.697 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.697 ; 4.697 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.790 ; 4.790 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.841 ; 4.841 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.665 ; 4.665 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.832 ; 4.832 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.923 ; 4.923 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.832 ; 4.832 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.943 ; 4.943 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.377 ; 4.377 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.619 ; 4.619 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.547 ; 4.547 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.961 ; 3.961 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.294 ; 4.294 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.978 ; 3.978 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.961 ; 3.961 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.074 ; 4.074 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.138 ; 4.138 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.073 ; 4.073 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.175 ; 4.175 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                               ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.539 ;      ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                       ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.539 ;      ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-------+------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                       ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.539     ;           ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                               ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+
; i2c_sdat  ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.539     ;           ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+-----------+-------------------------------------------------------------+-----------+-----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+--------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                                        ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                             ; -137.176   ; -2.956   ; -1.064   ; -1.543  ; -1.941              ;
;  BCLK                                                        ; -2.328     ; -2.667   ; 0.012    ; -1.543  ; -1.777              ;
;  clk                                                         ; -2.675     ; -2.956   ; -0.034   ; -0.462  ; -1.941              ;
;  clk24M                                                      ; 0.235      ; 0.215    ; N/A      ; N/A     ; -1.941              ;
;  clockDivision:u0|singleClkDiv:u10|out_clk                   ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u11|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u12|out_clk                   ; 0.854      ; -1.153   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u13|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u14|out_clk                   ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u15|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u16|out_clk                   ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u17|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u18|out_clk                   ; 0.955      ; -1.503   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u19|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u1|out_clk                    ; 0.774      ; -0.858   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u20|out_clk                   ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u21|out_clk                   ; 0.774      ; -0.858   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u22|out_clk                   ; -137.176   ; -2.534   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u23|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u24|out_clk                   ; 0.848      ; -1.081   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u25|out_clk                   ; 0.857      ; -1.164   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u26|out_clk                   ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.235      ; 0.215    ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u2|out_clk                    ; -34.926    ; -2.708   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u3|out_clk                    ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u4|out_clk                    ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u5|out_clk                    ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u6|out_clk                    ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u7|out_clk                    ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u8|out_clk                    ; 0.845      ; -1.074   ; N/A      ; N/A     ; -0.742              ;
;  clockDivision:u0|singleClkDiv:u9|out_clk                    ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  reset                                                       ; N/A        ; N/A      ; N/A      ; N/A     ; -1.941              ;
;  vga_rom:u1|vga640480:u1|clk                                 ; -14.139    ; 0.215    ; -1.064   ; -0.027  ; -0.742              ;
;  vga_rom:u1|vga640480:u1|clk1                                ; 0.773      ; -0.857   ; N/A      ; N/A     ; -0.742              ;
;  wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; -5.832     ; 0.936    ; N/A      ; N/A     ; 0.500               ;
;  wm8731_controller:u2|cur_state.transmit_audio               ; -4.104     ; 2.075    ; N/A      ; N/A     ; 0.500               ;
;  wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -4.763     ; -0.568   ; -0.030   ; -0.638  ; -0.742              ;
;  wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -7.211     ; -1.330   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                                              ; -23772.66  ; -120.851 ; -27.766  ; -40.014 ; -1301.648           ;
;  BCLK                                                        ; -89.906    ; -54.881  ; 0.000    ; -39.264 ; -77.461             ;
;  clk                                                         ; -36.061    ; -11.817  ; -0.034   ; -1.359  ; -28.653             ;
;  clk24M                                                      ; 0.000      ; 0.000    ; N/A      ; N/A     ; -3.425              ;
;  clockDivision:u0|singleClkDiv:u10|out_clk                   ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u11|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u12|out_clk                   ; 0.000      ; -1.153   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u13|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u14|out_clk                   ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u15|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u16|out_clk                   ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u17|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u18|out_clk                   ; 0.000      ; -1.503   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u19|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u1|out_clk                    ; 0.000      ; -0.858   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u20|out_clk                   ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u21|out_clk                   ; 0.000      ; -0.858   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u22|out_clk                   ; -21983.605 ; -11.724  ; N/A      ; N/A     ; -848.848            ;
;  clockDivision:u0|singleClkDiv:u23|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u24|out_clk                   ; 0.000      ; -1.081   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u25|out_clk                   ; 0.000      ; -1.164   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u26|out_clk                   ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u27|out_clk                   ; 0.000      ; 0.000    ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u2|out_clk                    ; -746.911   ; -2.708   ; N/A      ; N/A     ; -35.616             ;
;  clockDivision:u0|singleClkDiv:u3|out_clk                    ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u4|out_clk                    ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u5|out_clk                    ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u6|out_clk                    ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u7|out_clk                    ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u8|out_clk                    ; 0.000      ; -1.074   ; N/A      ; N/A     ; -1.484              ;
;  clockDivision:u0|singleClkDiv:u9|out_clk                    ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  reset                                                       ; N/A        ; N/A      ; N/A      ; N/A     ; -1.941              ;
;  vga_rom:u1|vga640480:u1|clk                                 ; -454.115   ; 0.000    ; -27.702  ; -0.318  ; -146.916            ;
;  vga_rom:u1|vga640480:u1|clk1                                ; 0.000      ; -0.857   ; N/A      ; N/A     ; -1.484              ;
;  wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; -97.503    ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  wm8731_controller:u2|cur_state.transmit_audio               ; -4.104     ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -49.909    ; -4.485   ; -0.030   ; -3.828  ; -25.228             ;
;  wm8731_controller:u2|i2s_to_parallel:u2|ready               ; -310.546   ; -20.919  ; N/A      ; N/A     ; -94.976             ;
+--------------------------------------------------------------+------------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                 ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; 4.358 ; 4.358 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; 6.881 ; 6.881 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 1.495 ; 1.495 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; 6.688 ; 6.688 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; 6.837 ; 6.837 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.980 ; 5.980 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.261 ; 6.261 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.213 ; 6.213 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.837 ; 6.837 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.877 ; 5.877 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.085 ; 6.085 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.407 ; 5.407 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; 5.296 ; 5.296 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; 6.389 ; 6.389 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; 2.789 ; 2.789 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; 8.259 ; 8.259 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 6.425 ; 6.425 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                    ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port          ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; ADCDAT             ; BCLK                                                        ; -2.119 ; -2.119 ; Rise       ; BCLK                                                        ;
; ADCLRC             ; BCLK                                                        ; -2.145 ; -2.145 ; Rise       ; BCLK                                                        ;
; reset              ; BCLK                                                        ; 1.096  ; 1.096  ; Rise       ; BCLK                                                        ;
; ADCLRC             ; reset                                                       ; -2.896 ; -2.896 ; Rise       ; reset                                                       ;
; FPGAC_Ram_Data[*]  ; vga_rom:u1|vga640480:u1|clk                                 ; -2.212 ; -2.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[0] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.534 ; -2.534 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[1] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.700 ; -2.700 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[2] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.618 ; -2.618 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[3] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.807 ; -2.807 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[4] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.446 ; -2.446 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[5] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.566 ; -2.566 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[6] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.286 ; -2.286 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[7] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.212 ; -2.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAC_Ram_Data[8] ; vga_rom:u1|vga640480:u1|clk                                 ; -2.614 ; -2.614 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; reset              ; vga_rom:u1|vga640480:u1|clk                                 ; -0.520 ; -0.520 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; ADCLRC             ; wm8731_controller:u2|cur_state.transmit_audio               ; -3.663 ; -3.663 ; Rise       ; wm8731_controller:u2|cur_state.transmit_audio               ;
; i2c_sdat           ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; -2.442 ; -2.442 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
+--------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                        ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 8.331  ; 8.331  ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 14.424 ; 14.424 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 8.337  ; 8.337  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.918  ; 9.918  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.526 ; 11.526 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 11.546 ; 11.546 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 9.968  ; 9.968  ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 14.424 ; 14.424 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 13.091 ; 13.091 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 9.556  ; 9.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.090  ; 9.090  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.556  ; 9.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.437  ; 9.437  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.474  ; 9.474  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.943  ; 8.943  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.343  ; 9.343  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 9.185  ; 9.185  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.363  ; 8.363  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.814  ; 8.814  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 8.556  ; 8.556  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.658  ; 7.658  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.650  ; 7.650  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.608  ; 7.608  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.005  ; 8.005  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.971  ; 7.971  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 7.977  ; 7.977  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.067  ; 8.067  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.740  ; 8.740  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 8.986  ; 8.986  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 13.928 ; 13.928 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.562 ; 13.562 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.589 ; 13.589 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.928 ; 13.928 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 14.353 ; 14.353 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.930 ; 13.930 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.945 ; 13.945 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.353 ; 14.353 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 10.357 ; 10.357 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 14.378 ; 14.378 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.367 ; 14.367 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 13.925 ; 13.925 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 14.378 ; 14.378 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 9.660  ; 9.660  ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.646 ; 10.646 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 10.541 ; 10.541 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.846  ; 9.846  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.846  ; 9.846  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.055  ; 9.055  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.028  ; 9.028  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.230  ; 9.230  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.383  ; 9.383  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.056  ; 9.056  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 9.442  ; 9.442  ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                              ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port         ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; MCLK              ; clk24M                                                      ; 3.585 ; 3.585 ; Rise       ; clk24M                                                      ;
; seg2[*]           ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3.827 ; 3.827 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[0]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3.827 ; 3.827 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[1]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.352 ; 4.352 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[2]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.784 ; 4.784 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[3]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.804 ; 4.804 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[4]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4.551 ; 4.551 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[5]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.130 ; 5.130 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
;  seg2[6]          ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 5.065 ; 5.065 ; Fall       ; clockDivision:u0|singleClkDiv:u22|out_clk                   ;
; FPGAE_RamAdd[*]   ; vga_rom:u1|vga640480:u1|clk                                 ; 3.646 ; 3.646 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[0]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.212 ; 4.212 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[1]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.306 ; 4.306 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[2]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.301 ; 4.301 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[3]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.250 ; 4.250 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[4]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.106 ; 4.106 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[5]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.229 ; 4.229 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[6]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.177 ; 4.177 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[7]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.984 ; 3.984 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[8]  ; vga_rom:u1|vga640480:u1|clk                                 ; 4.065 ; 4.065 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[9]  ; vga_rom:u1|vga640480:u1|clk                                 ; 3.983 ; 3.983 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[10] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.684 ; 3.684 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[11] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.680 ; 3.680 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[12] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.646 ; 3.646 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[13] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[14] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.777 ; 3.777 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[15] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.781 ; 3.781 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[16] ; vga_rom:u1|vga640480:u1|clk                                 ; 3.834 ; 3.834 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[17] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.018 ; 4.018 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  FPGAE_RamAdd[18] ; vga_rom:u1|vga640480:u1|clk                                 ; 4.053 ; 4.053 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; b[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.573 ; 4.573 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.620 ; 4.620 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.573 ; 4.573 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  b[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.685 ; 4.685 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; g[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.697 ; 4.697 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.697 ; 4.697 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.790 ; 4.790 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  g[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.841 ; 4.841 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; hs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.665 ; 4.665 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; r[*]              ; vga_rom:u1|vga640480:u1|clk                                 ; 4.832 ; 4.832 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[0]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.923 ; 4.923 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[1]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.832 ; 4.832 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
;  r[2]             ; vga_rom:u1|vga640480:u1|clk                                 ; 4.943 ; 4.943 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; vs                ; vga_rom:u1|vga640480:u1|clk                                 ; 4.377 ; 4.377 ; Rise       ; vga_rom:u1|vga640480:u1|clk                                 ;
; i2c_sclk          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.619 ; 4.619 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; i2c_sdat          ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 4.547 ; 4.547 ; Rise       ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ;
; grade_display[*]  ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.961 ; 3.961 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[0] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.294 ; 4.294 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[1] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.978 ; 3.978 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[2] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 3.961 ; 3.961 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[3] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.074 ; 4.074 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[4] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.138 ; 4.138 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[5] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.073 ; 4.073 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
;  grade_display[6] ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 4.175 ; 4.175 ; Rise       ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ;
+-------------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                               ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
; BCLK                                                        ; BCLK                                                        ; 122      ; 0        ; 0            ; 0            ;
; reset                                                       ; BCLK                                                        ; 128      ; 76       ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; BCLK                                                        ; 128      ; 76       ; 0            ; 0            ;
; clk                                                         ; clk                                                         ; 237      ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk1                                ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk                                                         ; 3        ; 1        ; 0            ; 0            ;
; clk24M                                                      ; clk24M                                                      ; 1        ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; 0            ; 8            ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; 0            ; > 2147483647 ;
; vga_rom:u1|vga640480:u1|clk                                 ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; > 2147483647 ; 0            ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; clockDivision:u0|singleClkDiv:u3|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; clockDivision:u0|singleClkDiv:u4|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; clockDivision:u0|singleClkDiv:u5|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; clockDivision:u0|singleClkDiv:u6|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; clockDivision:u0|singleClkDiv:u7|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; clockDivision:u0|singleClkDiv:u8|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; clockDivision:u0|singleClkDiv:u9|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; clockDivision:u0|singleClkDiv:u10|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; clockDivision:u0|singleClkDiv:u11|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; clockDivision:u0|singleClkDiv:u12|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; clockDivision:u0|singleClkDiv:u13|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; clockDivision:u0|singleClkDiv:u14|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; clockDivision:u0|singleClkDiv:u15|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; clockDivision:u0|singleClkDiv:u16|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; clockDivision:u0|singleClkDiv:u17|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; clockDivision:u0|singleClkDiv:u18|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; clockDivision:u0|singleClkDiv:u19|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; clockDivision:u0|singleClkDiv:u20|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u21|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3        ; 0        ; 12947        ; > 2147483647 ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 2        ; 2        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4        ; 2        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; clockDivision:u0|singleClkDiv:u23|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; clockDivision:u0|singleClkDiv:u24|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; clockDivision:u0|singleClkDiv:u25|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u26|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 1        ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; vga_rom:u1|vga640480:u1|clk                                 ; 0        ; 180522   ; 0            ; 0            ;
; reset                                                       ; vga_rom:u1|vga640480:u1|clk                                 ; 20       ; 20       ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk                                 ; vga_rom:u1|vga640480:u1|clk                                 ; 754      ; 0        ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk                                 ; vga_rom:u1|vga640480:u1|clk1                                ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 0        ; 0        ; 276          ; 0            ;
; clk                                                         ; wm8731_controller:u2|cur_state.transmit_audio               ; 1        ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 11       ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 258      ; 0        ; 0            ; 0            ;
; BCLK                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 88       ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 828      ; 1656     ; 0            ; 0            ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 2168     ; 0        ; 0            ; 0            ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
; BCLK                                                        ; BCLK                                                        ; 122      ; 0        ; 0            ; 0            ;
; reset                                                       ; BCLK                                                        ; 128      ; 76       ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; BCLK                                                        ; 128      ; 76       ; 0            ; 0            ;
; clk                                                         ; clk                                                         ; 237      ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u1|out_clk                    ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk1                                ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; clk                                                         ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; clk                                                         ; 3        ; 1        ; 0            ; 0            ;
; clk24M                                                      ; clk24M                                                      ; 1        ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; clockDivision:u0|singleClkDiv:u1|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; 0            ; 8            ;
; clockDivision:u0|singleClkDiv:u3|out_clk                    ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; 0            ; > 2147483647 ;
; vga_rom:u1|vga640480:u1|clk                                 ; clockDivision:u0|singleClkDiv:u2|out_clk                    ; 0        ; 0        ; > 2147483647 ; 0            ;
; clockDivision:u0|singleClkDiv:u4|out_clk                    ; clockDivision:u0|singleClkDiv:u3|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u5|out_clk                    ; clockDivision:u0|singleClkDiv:u4|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u6|out_clk                    ; clockDivision:u0|singleClkDiv:u5|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u7|out_clk                    ; clockDivision:u0|singleClkDiv:u6|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u8|out_clk                    ; clockDivision:u0|singleClkDiv:u7|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u9|out_clk                    ; clockDivision:u0|singleClkDiv:u8|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u10|out_clk                   ; clockDivision:u0|singleClkDiv:u9|out_clk                    ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u11|out_clk                   ; clockDivision:u0|singleClkDiv:u10|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u12|out_clk                   ; clockDivision:u0|singleClkDiv:u11|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u13|out_clk                   ; clockDivision:u0|singleClkDiv:u12|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u14|out_clk                   ; clockDivision:u0|singleClkDiv:u13|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u15|out_clk                   ; clockDivision:u0|singleClkDiv:u14|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u16|out_clk                   ; clockDivision:u0|singleClkDiv:u15|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u17|out_clk                   ; clockDivision:u0|singleClkDiv:u16|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u18|out_clk                   ; clockDivision:u0|singleClkDiv:u17|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u19|out_clk                   ; clockDivision:u0|singleClkDiv:u18|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u20|out_clk                   ; clockDivision:u0|singleClkDiv:u19|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u21|out_clk                   ; clockDivision:u0|singleClkDiv:u20|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u21|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u22|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 3        ; 0        ; 12947        ; > 2147483647 ;
; clockDivision:u0|singleClkDiv:u23|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 2        ; 2        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u22|out_clk                   ; 4        ; 2        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u24|out_clk                   ; clockDivision:u0|singleClkDiv:u23|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u25|out_clk                   ; clockDivision:u0|singleClkDiv:u24|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u26|out_clk                   ; clockDivision:u0|singleClkDiv:u25|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u26|out_clk                   ; 1        ; 1        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u27|out_clk                   ; clockDivision:u0|singleClkDiv:u27|out_clk                   ; 1        ; 0        ; 0            ; 0            ;
; clockDivision:u0|singleClkDiv:u2|out_clk                    ; vga_rom:u1|vga640480:u1|clk                                 ; 0        ; 180522   ; 0            ; 0            ;
; reset                                                       ; vga_rom:u1|vga640480:u1|clk                                 ; 20       ; 20       ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk                                 ; vga_rom:u1|vga640480:u1|clk                                 ; 754      ; 0        ; 0            ; 0            ;
; vga_rom:u1|vga640480:u1|clk                                 ; vga_rom:u1|vga640480:u1|clk1                                ; 1        ; 1        ; 0            ; 0            ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; 0        ; 0        ; 276          ; 0            ;
; clk                                                         ; wm8731_controller:u2|cur_state.transmit_audio               ; 1        ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|cur_state.transmit_audio               ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 11       ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 258      ; 0        ; 0            ; 0            ;
; BCLK                                                        ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 88       ; 0        ; 0            ; 0            ;
; wm8731_controller:u2|audio_analyse:u3|data_com[23]          ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 828      ; 1656     ; 0            ; 0            ;
; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; wm8731_controller:u2|i2s_to_parallel:u2|ready               ; 2168     ; 0        ; 0            ; 0            ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                      ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; reset                                         ; BCLK                                                        ; 26       ; 26       ; 0        ; 0        ;
; wm8731_controller:u2|cur_state.transmit_audio ; BCLK                                                        ; 26       ; 26       ; 0        ; 0        ;
; reset                                         ; clk                                                         ; 3        ; 3        ; 0        ; 0        ;
; reset                                         ; vga_rom:u1|vga640480:u1|clk                                 ; 32       ; 32       ; 0        ; 0        ;
; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                       ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; reset                                         ; BCLK                                                        ; 26       ; 26       ; 0        ; 0        ;
; wm8731_controller:u2|cur_state.transmit_audio ; BCLK                                                        ; 26       ; 26       ; 0        ; 0        ;
; reset                                         ; clk                                                         ; 3        ; 3        ; 0        ; 0        ;
; reset                                         ; vga_rom:u1|vga640480:u1|clk                                 ; 32       ; 32       ; 0        ; 0        ;
; wm8731_controller:u2|cur_state.transmit_audio ; wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 92    ; 92   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Jun 16 09:24:54 2015
Info: Command: quartus_sta Logic -c Logic
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 29 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Logic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name wm8731_controller:u2|audio_analyse:u3|data_com[23] wm8731_controller:u2|audio_analyse:u3|data_com[23]
    Info (332105): create_clock -period 1.000 -name wm8731_controller:u2|i2s_to_parallel:u2|ready wm8731_controller:u2|i2s_to_parallel:u2|ready
    Info (332105): create_clock -period 1.000 -name BCLK BCLK
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u22|out_clk clockDivision:u0|singleClkDiv:u22|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u27|out_clk clockDivision:u0|singleClkDiv:u27|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u26|out_clk clockDivision:u0|singleClkDiv:u26|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u25|out_clk clockDivision:u0|singleClkDiv:u25|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u24|out_clk clockDivision:u0|singleClkDiv:u24|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u23|out_clk clockDivision:u0|singleClkDiv:u23|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u21|out_clk clockDivision:u0|singleClkDiv:u21|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u20|out_clk clockDivision:u0|singleClkDiv:u20|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u19|out_clk clockDivision:u0|singleClkDiv:u19|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u18|out_clk clockDivision:u0|singleClkDiv:u18|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u17|out_clk clockDivision:u0|singleClkDiv:u17|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u16|out_clk clockDivision:u0|singleClkDiv:u16|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u15|out_clk clockDivision:u0|singleClkDiv:u15|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u14|out_clk clockDivision:u0|singleClkDiv:u14|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u13|out_clk clockDivision:u0|singleClkDiv:u13|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u12|out_clk clockDivision:u0|singleClkDiv:u12|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u11|out_clk clockDivision:u0|singleClkDiv:u11|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u10|out_clk clockDivision:u0|singleClkDiv:u10|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u9|out_clk clockDivision:u0|singleClkDiv:u9|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u8|out_clk clockDivision:u0|singleClkDiv:u8|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u7|out_clk clockDivision:u0|singleClkDiv:u7|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u6|out_clk clockDivision:u0|singleClkDiv:u6|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u5|out_clk clockDivision:u0|singleClkDiv:u5|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u4|out_clk clockDivision:u0|singleClkDiv:u4|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u3|out_clk clockDivision:u0|singleClkDiv:u3|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u2|out_clk clockDivision:u0|singleClkDiv:u2|out_clk
    Info (332105): create_clock -period 1.000 -name clockDivision:u0|singleClkDiv:u1|out_clk clockDivision:u0|singleClkDiv:u1|out_clk
    Info (332105): create_clock -period 1.000 -name vga_rom:u1|vga640480:u1|clk vga_rom:u1|vga640480:u1|clk
    Info (332105): create_clock -period 1.000 -name vga_rom:u1|vga640480:u1|clk1 vga_rom:u1|vga640480:u1|clk1
    Info (332105): create_clock -period 1.000 -name clk24M clk24M
    Info (332105): create_clock -period 1.000 -name wm8731_controller:u2|cur_state.transmit_audio wm8731_controller:u2|cur_state.transmit_audio
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "u2|u3|times[0]~0|combout"
    Warning (332126): Node "u2|u3|Add1~0|datad"
    Warning (332126): Node "u2|u3|Add1~0|combout"
    Warning (332126): Node "u2|u3|Add1~0|datab"
    Warning (332126): Node "u2|u3|times[0]~0|datab"
    Warning (332126): Node "u2|u3|times[0]~0|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -137.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -137.176    -21983.605 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):   -34.926      -746.911 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):   -14.139      -454.115 vga_rom:u1|vga640480:u1|clk 
    Info (332119):    -7.211      -310.546 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -5.832       -97.503 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):    -4.763       -49.909 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -4.104        -4.104 wm8731_controller:u2|cur_state.transmit_audio 
    Info (332119):    -2.675       -36.061 clk 
    Info (332119):    -2.328       -89.906 BCLK 
    Info (332119):     0.235         0.000 clk24M 
    Info (332119):     0.235         0.000 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):     1.091         0.000 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):     1.091         0.000 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     1.092         0.000 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):     1.092         0.000 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):     1.308         0.000 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):     1.315         0.000 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):     1.387         0.000 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):     1.398         0.000 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):     1.737         0.000 clockDivision:u0|singleClkDiv:u18|out_clk 
Info (332146): Worst-case hold slack is -2.956
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.956       -11.817 clk 
    Info (332119):    -2.708        -2.708 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):    -2.667       -54.881 BCLK 
    Info (332119):    -2.534       -11.724 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):    -1.503        -1.503 clockDivision:u0|singleClkDiv:u18|out_clk 
    Info (332119):    -1.330       -15.302 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -1.164        -1.164 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):    -1.153        -1.153 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):    -1.081        -1.081 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):    -1.074        -1.074 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):    -0.858        -0.858 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):    -0.858        -0.858 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):    -0.857        -0.857 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):    -0.857        -0.857 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     0.499         0.000 clk24M 
    Info (332119):     0.499         0.000 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):     0.499         0.000 vga_rom:u1|vga640480:u1|clk 
    Info (332119):     0.499         0.000 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):     1.631         0.000 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):     3.696         0.000 wm8731_controller:u2|cur_state.transmit_audio 
Info (332146): Worst-case recovery slack is -1.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.064       -27.702 vga_rom:u1|vga640480:u1|clk 
    Info (332119):    -0.034        -0.034 clk 
    Info (332119):    -0.030        -0.030 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):     0.012         0.000 BCLK 
Info (332146): Worst-case removal slack is -1.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.543       -39.264 BCLK 
    Info (332119):    -0.250        -0.750 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):     0.230         0.000 clk 
    Info (332119):     0.820         0.000 vga_rom:u1|vga640480:u1|clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -28.653 clk 
    Info (332119):    -1.941        -3.425 clk24M 
    Info (332119):    -1.941        -1.941 reset 
    Info (332119):    -1.777       -77.461 BCLK 
    Info (332119):    -0.742      -848.848 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):    -0.742      -146.916 vga_rom:u1|vga640480:u1|clk 
    Info (332119):    -0.742       -94.976 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -0.742       -35.616 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):    -0.742       -25.228 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u18|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):    -0.742        -1.484 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):    -0.742        -1.484 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     0.500         0.000 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):     0.500         0.000 wm8731_controller:u2|cur_state.transmit_audio 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -39.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -39.201     -6355.589 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):   -10.278      -218.103 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):    -4.069      -109.108 vga_rom:u1|vga640480:u1|clk 
    Info (332119):    -2.065       -64.166 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -1.700       -26.181 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):    -1.481        -1.481 wm8731_controller:u2|cur_state.transmit_audio 
    Info (332119):    -0.820        -4.705 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -0.246        -3.021 clk 
    Info (332119):    -0.156        -1.212 BCLK 
    Info (332119):     0.665         0.000 clk24M 
    Info (332119):     0.665         0.000 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):     0.773         0.000 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):     0.773         0.000 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     0.774         0.000 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):     0.774         0.000 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):     0.845         0.000 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):     0.848         0.000 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):     0.854         0.000 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):     0.857         0.000 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):     0.955         0.000 clockDivision:u0|singleClkDiv:u18|out_clk 
Info (332146): Worst-case hold slack is -1.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.776        -7.110 clk 
    Info (332119):    -1.534        -1.534 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):    -1.424        -7.899 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):    -1.387       -44.155 BCLK 
    Info (332119):    -1.104       -20.919 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -0.575        -0.575 clockDivision:u0|singleClkDiv:u18|out_clk 
    Info (332119):    -0.568        -4.485 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -0.477        -0.477 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):    -0.474        -0.474 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):    -0.468        -0.468 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):    -0.465        -0.465 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):    -0.394        -0.394 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):    -0.394        -0.394 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):    -0.393        -0.393 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):    -0.393        -0.393 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     0.215         0.000 clk24M 
    Info (332119):     0.215         0.000 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):     0.215         0.000 vga_rom:u1|vga640480:u1|clk 
    Info (332119):     0.936         0.000 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):     2.075         0.000 wm8731_controller:u2|cur_state.transmit_audio 
Info (332146): Worst-case recovery slack is 0.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.153         0.000 vga_rom:u1|vga640480:u1|clk 
    Info (332119):     0.413         0.000 BCLK 
    Info (332119):     0.815         0.000 clk 
    Info (332119):     1.229         0.000 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
Info (332146): Worst-case removal slack is -0.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.931       -23.619 BCLK 
    Info (332119):    -0.638        -3.828 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -0.462        -1.359 clk 
    Info (332119):    -0.027        -0.318 vga_rom:u1|vga640480:u1|clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk 
    Info (332119):    -1.380        -2.380 clk24M 
    Info (332119):    -1.380        -1.380 reset 
    Info (332119):    -1.222       -52.222 BCLK 
    Info (332119):    -0.500      -572.000 clockDivision:u0|singleClkDiv:u22|out_clk 
    Info (332119):    -0.500       -99.000 vga_rom:u1|vga640480:u1|clk 
    Info (332119):    -0.500       -64.000 wm8731_controller:u2|i2s_to_parallel:u2|ready 
    Info (332119):    -0.500       -24.000 clockDivision:u0|singleClkDiv:u2|out_clk 
    Info (332119):    -0.500       -17.000 wm8731_controller:u2|frequency100M_to_20K:c1|clk_20KHz_temp 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u10|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u11|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u12|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u13|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u14|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u15|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u16|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u17|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u18|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u19|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u1|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u20|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u21|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u23|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u24|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u25|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u26|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u27|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u3|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u4|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u5|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u6|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u7|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u8|out_clk 
    Info (332119):    -0.500        -1.000 clockDivision:u0|singleClkDiv:u9|out_clk 
    Info (332119):    -0.500        -1.000 vga_rom:u1|vga640480:u1|clk1 
    Info (332119):     0.500         0.000 wm8731_controller:u2|audio_analyse:u3|data_com[23] 
    Info (332119):     0.500         0.000 wm8731_controller:u2|cur_state.transmit_audio 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 572 megabytes
    Info: Processing ended: Tue Jun 16 09:25:04 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


