# ttnn.sin

| Name | Input Shapes | Input Layouts | Attributes | Output Shapes | Output Layouts | Runs on TTNN | PCC | ATOL |
|------|--------------|---------------|------------|---------------|----------------|--------------|-----|------|
| ttnn.sin | tensor<[1,32,128,f32]> <br> tensor<[1,32,128,f32]> | mapping_from: (d0, d1, d2), mapping_to: (d0 * 32 + d1, d2), memory_config: (1, 4, 'tile<32x32, f32>', 'dram') <br> mapping_from: (d0, d1, d2), mapping_to: (d0 * 32 + d1, d2), memory_config: (1, 4, 'tile<32x32, f32>', 'dram') | operandSegmentSizes: array<i32: 1, 1> | tensor<[1,32,128,f32]> | mapping_from: (d0, d1, d2), mapping_to: (d0 * 32 + d1, d2), memory_config: (1, 4, 'tile<32x32, f32>', 'dram') | yes | 1.0 | 0.00 |
| ttnn.sin | tensor<[1,23,40,64,f32]> <br> tensor<[1,23,40,64,f32]> | mapping_from: (d0, d1, d2, d3), mapping_to: (d0 * 920 + d1 * 40 + d2, d3), memory_config: (29, 2, 'tile<32x32, f32>', 'dram') <br> mapping_from: (d0, d1, d2, d3), mapping_to: (d0 * 920 + d1 * 40 + d2, d3), memory_config: (29, 2, 'tile<32x32, f32>', 'dram') | operandSegmentSizes: array<i32: 1, 1> | tensor<[1,23,40,64,f32]> | mapping_from: (d0, d1, d2, d3), mapping_to: (d0 * 920 + d1 * 40 + d2, d3), memory_config: (29, 2, 'tile<32x32, f32>', 'dram') | yes | 0.19 | 1.87 |
| ttnn.sin | tensor<[1,160,f32]> <br> tensor<[1,160,f32]> | mapping_from: (d0, d1), mapping_to: (d0, d1), memory_config: (1, 5, 'tile<32x32, f32>', 'dram') <br> mapping_from: (d0, d1), mapping_to: (d0, d1), memory_config: (1, 5, 'tile<32x32, f32>', 'dram') | operandSegmentSizes: array<i32: 1, 1> | tensor<[1,160,f32]> | mapping_from: (d0, d1), mapping_to: (d0, d1), memory_config: (1, 5, 'tile<32x32, f32>', 'dram') | yes | 1.0 | 0.00 |
| ttnn.sin | tensor<[1,7,64,f32]> <br> tensor<[1,7,64,f32]> | mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 2, 'tile<32x32, f32>', 'dram') <br> mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 2, 'tile<32x32, f32>', 'dram') | operandSegmentSizes: array<i32: 1, 1> | tensor<[1,7,64,f32]> | mapping_from: (d0, d1, d2), mapping_to: (d0 * 7 + d1, d2), memory_config: (1, 2, 'tile<32x32, f32>', 'dram') | yes | 1.0 | 0.00 |
