
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>//=============================================================================</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>// Module: alu</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>// Description: Simple 8-bit ALU for coverage demonstration</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>//</q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>// Operations (op[2:0]):</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>//   000 - ADD   : result = a + b</q-m>
<a name="7"><q-n>     7  </q-n></a><q-m>//   001 - SUB   : result = a - b</q-m>
<a name="8"><q-n>     8  </q-n></a><q-m>//   010 - AND   : result = a &amp; b</q-m>
<a name="9"><q-n>     9  </q-n></a><q-m>//   011 - OR    : result = a | b</q-m>
<a name="10"><q-n>     10  </q-n></a><q-m>//   100 - XOR   : result = a ^ b</q-m>
<a name="11"><q-n>     11  </q-n></a><q-m>//   101 - NOT   : result = ~a</q-m>
<a name="12"><q-n>     12  </q-n></a><q-m>//   110 - SLL   : result = a &lt;&lt; 1</q-m>
<a name="13"><q-n>     13  </q-n></a><q-m>//   111 - SRL   : result = a &gt;&gt; 1</q-m>
<a name="14"><q-n>     14  </q-n></a><q-m>//</q-m>
<a name="15"><q-n>     15  </q-n></a><q-m>// Outputs:</q-m>
<a name="16"><q-n>     16  </q-n></a><q-m>//   result[7:0] - ALU result</q-m>
<a name="17"><q-n>     17  </q-n></a><q-m>//   zero        - Asserted when result == 0</q-m>
<a name="18"><q-n>     18  </q-n></a><q-m>//   carry       - Carry/borrow output (valid for ADD/SUB)</q-m>
<a name="19"><q-n>     19  </q-n></a><q-m>//=============================================================================</q-m>
<a name="20"><q-n>     20  </q-n></a>
<a name="21"><q-n>     21  </q-n></a><q-w>module</q-w> alu (
<a name="22"><q-n>     22  </q-n></a>    <q-w>input</q-w>  <q-w>logic</q-w> [7:0] a,
<a name="23"><q-n>     23  </q-n></a>    <q-w>input</q-w>  <q-w>logic</q-w> [7:0] b,
<a name="24"><q-n>     24  </q-n></a>    <q-w>input</q-w>  <q-w>logic</q-w> [2:0] op,
<a name="25"><q-n>     25  </q-n></a>    <q-w>output</q-w> <q-w>logic</q-w> [7:0] result,
<a name="26"><q-n>     26  </q-n></a>    <q-w>output</q-w> <q-w>logic</q-w>       zero,
<a name="27"><q-n>     27  </q-n></a>    <q-w>output</q-w> <q-w>logic</q-w>       carry
<a name="28"><q-n>     28  </q-n></a>);
<a name="29"><q-n>     29  </q-n></a>
<a name="30"><q-n>     30  </q-n></a>    <q-m>// Internal 9-bit result to capture carry</q-m>
<a name="31"><q-n>     31  </q-n></a>    <q-w>logic</q-w> [8:0] alu_wide;
<a name="32"><q-n>     32  </q-n></a>
<a name="33"><q-n>     33  </q-n></a>    <q-w>always_comb</q-w> <q-w>begin</q-w>
<a name="34"><q-n>     34  </q-n></a>        <q-m>// Default values</q-m>
<a name="35"><q-n>     35  </q-n></a>        alu_wide = 9'b0;
<a name="36"><q-n>     36  </q-n></a>
<a name="37"><q-n>     37  </q-n></a>        <q-w>case</q-w> (op)
<a name="38"><q-n>     38  </q-n></a>            3'b000: <q-w>begin</q-w> <q-m>// ADD</q-m>
<a name="39"><q-n>     39  </q-n></a>                alu_wide = {1'b0, a} + {1'b0, b};
<a name="40"><q-n>     40  </q-n></a>            <q-w>end</q-w>
<a name="41"><q-n>     41  </q-n></a>
<a name="42"><q-n>     42  </q-n></a>            3'b001: <q-w>begin</q-w> <q-m>// SUB</q-m>
<a name="43"><q-n>     43  </q-n></a>                alu_wide = {1'b0, a} - {1'b0, b};
<a name="44"><q-n>     44  </q-n></a>            <q-w>end</q-w>
<a name="45"><q-n>     45  </q-n></a>
<a name="46"><q-n>     46  </q-n></a>            3'b010: <q-w>begin</q-w> <q-m>// AND</q-m>
<a name="47"><q-n>     47  </q-n></a>                alu_wide = {1'b0, a &amp; b};
<a name="48"><q-n>     48  </q-n></a>            <q-w>end</q-w>
<a name="49"><q-n>     49  </q-n></a>
<a name="50"><q-n>     50  </q-n></a>            3'b011: <q-w>begin</q-w> <q-m>// OR</q-m>
<a name="51"><q-n>     51  </q-n></a>                alu_wide = {1'b0, a | b};
<a name="52"><q-n>     52  </q-n></a>            <q-w>end</q-w>
<a name="53"><q-n>     53  </q-n></a>
<a name="54"><q-n>     54  </q-n></a>            3'b100: <q-w>begin</q-w> <q-m>// XOR</q-m>
<a name="55"><q-n>     55  </q-n></a>                alu_wide = {1'b0, a ^ b};
<a name="56"><q-n>     56  </q-n></a>            <q-w>end</q-w>
<a name="57"><q-n>     57  </q-n></a>
<a name="58"><q-n>     58  </q-n></a>            3'b101: <q-w>begin</q-w> <q-m>// NOT</q-m>
<a name="59"><q-n>     59  </q-n></a>                alu_wide = {1'b0, ~a};
<a name="60"><q-n>     60  </q-n></a>            <q-w>end</q-w>
<a name="61"><q-n>     61  </q-n></a>
<a name="62"><q-n>     62  </q-n></a>            3'b110: <q-w>begin</q-w> <q-m>// SLL (shift left logical by 1)</q-m>
<a name="63"><q-n>     63  </q-n></a>                alu_wide = {a, 1'b0};  <q-m>// MSB goes to carry</q-m>
<a name="64"><q-n>     64  </q-n></a>            <q-w>end</q-w>
<a name="65"><q-n>     65  </q-n></a>
<a name="66"><q-n>     66  </q-n></a>            3'b111: <q-w>begin</q-w> <q-m>// SRL (shift right logical by 1)</q-m>
<a name="67"><q-n>     67  </q-n></a>                alu_wide = {1'b0, 1'b0, a[7:1]};  <q-m>// LSB is lost</q-m>
<a name="68"><q-n>     68  </q-n></a>            <q-w>end</q-w>
<a name="69"><q-n>     69  </q-n></a>
<a name="70"><q-n>     70  </q-n></a>            <q-w>default</q-w>: <q-w>begin</q-w>
<a name="71"><q-n>     71  </q-n></a>                alu_wide = 9'b0;
<a name="72"><q-n>     72  </q-n></a>            <q-w>end</q-w>
<a name="73"><q-n>     73  </q-n></a>        <q-w>endcase</q-w>
<a name="74"><q-n>     74  </q-n></a>    <q-w>end</q-w>
<a name="75"><q-n>     75  </q-n></a>
<a name="76"><q-n>     76  </q-n></a>    <q-m>// Output assignments</q-m>
<a name="77"><q-n>     77  </q-n></a>    <q-w>assign</q-w> result = alu_wide[7:0];
<a name="78"><q-n>     78  </q-n></a>    <q-w>assign</q-w> carry  = alu_wide[8];
<a name="79"><q-n>     79  </q-n></a>    <q-w>assign</q-w> zero   = (alu_wide[7:0] == 8'b0);
<a name="80"><q-n>     80  </q-n></a>
<a name="81"><q-n>     81  </q-n></a><q-w>endmodule</q-w>
</tt>
</pre>

  
</body>
</html>
