+====================+===================+============================================================================================================================================================+
| Launch Setup Clock | Launch Hold Clock | Pin                                                                                                                                                        |
+====================+===================+============================================================================================================================================================+
| pll_adc_clk        | pll_adc_clk       | i_dsp/genblk4[4].iir/dat_o_sum_reg[35]/D                                                                                                                   |
| pll_adc_clk        | pll_adc_clk       | i_dsp/genblk4[4].iir/dat_o_sum_reg[32]/D                                                                                                                   |
| pll_adc_clk        | pll_adc_clk       | i_dsp/genblk4[4].iir/dat_o_sum_reg[31]/D                                                                                                                   |
| clk_fpga_3         | clk_fpga_3        | i_ps/system_i/system_i/axi_protocol_converter_0/inst/gen_axilite.gen_b2s_conv.axilite_b2s/WR.aw_channel_0/cmd_translator_0/incr_cmd_0/axaddr_incr_reg[6]/D |
| clk_fpga_3         | clk_fpga_3        | i_ps/system_i/system_i/xadc/inst/INTR_CTRLR_GEN_I.INTERRUPT_CONTROL_I/GEN_IP_IRPT_STATUS_REG[14].GEN_REG_STATUS.ip_irpt_status_reg_reg[14]/D               |
+--------------------+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
