<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sim_1/new/watchdog_tb.vhd">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sim_1/imports/import VHDL/VGA_Controller_tb.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../import VHDL/VGA_Controller_tb.vhd"/>
        <Attr Name="ImportTime" Val="1429043339"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="watchdog_tb"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopArchitecture" Val="Behavioral"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/import VHDL/top_level.vhd"/>
      <Option Name="SimulationRunTime" Val="1s"/>
      <Option Name="SrcSet" Val="sources_1"/>
      <Option Name="NGOutputHDLFormat" Val="vhdl"/>
    </Config>
  </FileSet>
</DARoots>
