TimeQuest Timing Analyzer report for tx_uart
Tue Nov 21 16:19:22 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; tx_uart                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 420.34 MHz ; 420.17 MHz      ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.379 ; -29.516       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.415      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.366 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.402      ;
; -1.337 ; tx_baud_counter:inst3|count[7]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.372      ;
; -1.296 ; tx_baud_counter:inst3|count[6]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.331      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.276 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.312      ;
; -1.259 ; tx_baud_counter:inst3|count[8]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.294      ;
; -1.246 ; tx_baud_counter:inst3|count[10]      ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.281      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.243 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.279      ;
; -1.201 ; tx_baud_counter:inst3|count[0]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.236      ;
; -1.168 ; tx_baud_counter:inst3|count[2]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.203      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.144 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.180      ;
; -1.133 ; tx_baud_counter:inst3|count[5]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.168      ;
; -1.118 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.154      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.103 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.139      ;
; -1.082 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.118      ;
; -1.079 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.115      ;
; -1.075 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.111      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.072 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.108      ;
; -1.047 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.083      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|ctrl_sr_shift    ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|ctrl_sr_load     ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; tx_shift_register:inst6|tmp_data[6]  ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; tx_shift_register:inst6|tmp_data[5]  ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.524 ; tx_single_pulser:inst|current_state  ; tx_single_pulser:inst|pulser_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; tx_shift_register:inst6|tmp_data[4]  ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.539 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.561 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.659 ; tx_shift_register:inst6|tmp_data[3]  ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.693 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.958      ;
; 0.698 ; tx_shift_register:inst6|tmp_data[2]  ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.964      ;
; 0.706 ; tx_shift_register:inst6|tmp_data[7]  ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.716 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.981      ;
; 0.735 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.001      ;
; 0.741 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.007      ;
; 0.744 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.010      ;
; 0.746 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.012      ;
; 0.769 ; tx_shift_register:inst6|tmp_data[1]  ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.035      ;
; 0.771 ; tx_shift_register:inst6|tmp_data[8]  ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.037      ;
; 0.804 ; tx_shift_register:inst6|tmp_data[9]  ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.833 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.844 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_single_pulser:inst|pulser_out     ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.854 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.883 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.149      ;
; 0.885 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.151      ;
; 0.886 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.152      ;
; 0.997 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 1.020 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.285      ;
; 1.101 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.367      ;
; 1.104 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.370      ;
; 1.105 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.371      ;
; 1.188 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.192 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.230 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.244 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.510      ;
; 1.245 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.511      ;
; 1.259 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.263 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.289 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.300 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.301 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.301 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.570      ;
; 1.330 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.348 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.614      ;
; 1.349 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.349 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.349 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.349 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.360 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.372 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.391 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.401 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.401 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.403 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.669      ;
; 1.407 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.673      ;
; 1.408 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.674      ;
; 1.415 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.681      ;
; 1.422 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.688      ;
; 1.431 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.443 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.462 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.729      ;
; 1.472 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.501 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.766      ;
; 1.501 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.766      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[1]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 6.095 ; 6.095 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.950 ; 1.950 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.947 ; 0.947 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.753 ; 0.753 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.458 ; 0.458 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.082 ; 1.082 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.180 ; 1.180 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.950 ; 1.950 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.842 ; 1.842 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -4.402 ; -4.402 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -3.748 ; -3.748 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.282  ; 0.282  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.600 ; -0.600 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.091 ; -0.091 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.169  ; 0.169  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.282  ; 0.282  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.150  ; 0.150  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.587 ; -0.587 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.510 ; -0.510 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 9.223 ; 9.223 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.750 ; 6.750 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.750 ; 6.750 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 9.223 ; 9.223 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.750 ; 6.750 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW[2]      ; HEX4[1]     ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; SW[2]      ; HEX4[2]     ;       ; 7.200 ; 7.200 ;       ;
; SW[2]      ; HEX4[3]     ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; SW[2]      ; HEX4[4]     ; 7.038 ;       ;       ; 7.038 ;
; SW[2]      ; HEX4[5]     ; 7.040 ;       ;       ; 7.040 ;
; SW[2]      ; HEX4[6]     ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; SW[3]      ; HEX4[0]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[3]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[3]      ; HEX4[2]     ; 7.055 ;       ;       ; 7.055 ;
; SW[3]      ; HEX4[3]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[3]      ; HEX4[4]     ;       ; 6.863 ; 6.863 ;       ;
; SW[3]      ; HEX4[5]     ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; SW[3]      ; HEX4[6]     ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; SW[4]      ; HEX4[0]     ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; SW[4]      ; HEX4[1]     ; 6.918 ;       ;       ; 6.918 ;
; SW[4]      ; HEX4[2]     ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; SW[4]      ; HEX4[3]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; SW[4]      ; HEX4[4]     ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; SW[4]      ; HEX4[5]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SW[4]      ; HEX4[6]     ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; SW[5]      ; HEX4[0]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[5]      ; HEX4[1]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[5]      ; HEX4[2]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; SW[5]      ; HEX4[3]     ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; SW[5]      ; HEX4[4]     ;       ; 6.609 ; 6.609 ;       ;
; SW[5]      ; HEX4[5]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[5]      ; HEX4[6]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[6]      ; HEX5[0]     ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; SW[6]      ; HEX5[1]     ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; SW[6]      ; HEX5[2]     ;       ; 6.627 ; 6.627 ;       ;
; SW[6]      ; HEX5[3]     ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; SW[6]      ; HEX5[4]     ; 6.623 ;       ;       ; 6.623 ;
; SW[6]      ; HEX5[5]     ; 6.653 ;       ;       ; 6.653 ;
; SW[6]      ; HEX5[6]     ; 6.669 ;       ;       ; 6.669 ;
; SW[7]      ; HEX5[0]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[1]     ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; SW[7]      ; HEX5[2]     ; 6.811 ;       ;       ; 6.811 ;
; SW[7]      ; HEX5[3]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[7]      ; HEX5[4]     ;       ; 6.830 ; 6.830 ;       ;
; SW[7]      ; HEX5[5]     ; 6.834 ;       ;       ; 6.834 ;
; SW[7]      ; HEX5[6]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[8]      ; HEX5[0]     ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; SW[8]      ; HEX5[1]     ; 7.053 ;       ;       ; 7.053 ;
; SW[8]      ; HEX5[2]     ;       ; 7.004 ; 7.004 ;       ;
; SW[8]      ; HEX5[3]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; SW[8]      ; HEX5[4]     ; 7.072 ;       ;       ; 7.072 ;
; SW[8]      ; HEX5[5]     ;       ; 7.049 ; 7.049 ;       ;
; SW[8]      ; HEX5[6]     ; 7.069 ; 7.069 ; 7.069 ; 7.069 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW[2]      ; HEX4[1]     ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; SW[2]      ; HEX4[2]     ;       ; 7.200 ; 7.200 ;       ;
; SW[2]      ; HEX4[3]     ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; SW[2]      ; HEX4[4]     ; 7.038 ;       ;       ; 7.038 ;
; SW[2]      ; HEX4[5]     ; 7.040 ;       ;       ; 7.040 ;
; SW[2]      ; HEX4[6]     ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; SW[3]      ; HEX4[0]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[3]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[3]      ; HEX4[2]     ; 7.055 ;       ;       ; 7.055 ;
; SW[3]      ; HEX4[3]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[3]      ; HEX4[4]     ;       ; 6.863 ; 6.863 ;       ;
; SW[3]      ; HEX4[5]     ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; SW[3]      ; HEX4[6]     ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; SW[4]      ; HEX4[0]     ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; SW[4]      ; HEX4[1]     ; 6.918 ;       ;       ; 6.918 ;
; SW[4]      ; HEX4[2]     ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; SW[4]      ; HEX4[3]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; SW[4]      ; HEX4[4]     ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; SW[4]      ; HEX4[5]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SW[4]      ; HEX4[6]     ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; SW[5]      ; HEX4[0]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[5]      ; HEX4[1]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[5]      ; HEX4[2]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; SW[5]      ; HEX4[3]     ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; SW[5]      ; HEX4[4]     ;       ; 6.609 ; 6.609 ;       ;
; SW[5]      ; HEX4[5]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[5]      ; HEX4[6]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[6]      ; HEX5[0]     ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; SW[6]      ; HEX5[1]     ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; SW[6]      ; HEX5[2]     ;       ; 6.627 ; 6.627 ;       ;
; SW[6]      ; HEX5[3]     ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; SW[6]      ; HEX5[4]     ; 6.623 ;       ;       ; 6.623 ;
; SW[6]      ; HEX5[5]     ; 6.653 ;       ;       ; 6.653 ;
; SW[6]      ; HEX5[6]     ; 6.669 ;       ;       ; 6.669 ;
; SW[7]      ; HEX5[0]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[1]     ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; SW[7]      ; HEX5[2]     ; 6.811 ;       ;       ; 6.811 ;
; SW[7]      ; HEX5[3]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[7]      ; HEX5[4]     ;       ; 6.830 ; 6.830 ;       ;
; SW[7]      ; HEX5[5]     ; 6.834 ;       ;       ; 6.834 ;
; SW[7]      ; HEX5[6]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[8]      ; HEX5[0]     ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; SW[8]      ; HEX5[1]     ; 7.053 ;       ;       ; 7.053 ;
; SW[8]      ; HEX5[2]     ;       ; 7.004 ; 7.004 ;       ;
; SW[8]      ; HEX5[3]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; SW[8]      ; HEX5[4]     ; 7.072 ;       ;       ; 7.072 ;
; SW[8]      ; HEX5[5]     ;       ; 7.049 ; 7.049 ;       ;
; SW[8]      ; HEX5[6]     ; 7.069 ; 7.069 ; 7.069 ; 7.069 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.127 ; -1.448        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.159      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.153      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.061 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.051 ; tx_baud_counter:inst3|count[7]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.082      ;
; -0.034 ; tx_baud_counter:inst3|count[6]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.065      ;
; -0.026 ; tx_baud_counter:inst3|count[8]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.057      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; tx_baud_counter:inst3|count[7]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.055      ;
; -0.020 ; tx_baud_counter:inst3|count[10] ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.051      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.041      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; -0.006 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.038      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.023  ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.009      ;
; 0.027  ; tx_baud_counter:inst3|count[5]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.004      ;
; 0.030  ; tx_baud_counter:inst3|count[0]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.001      ;
; 0.040  ; tx_baud_counter:inst3|count[2]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 0.991      ;
; 0.055  ; tx_baud_counter:inst3|count[5]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; tx_baud_counter:inst3|count[5]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; tx_baud_counter:inst3|count[5]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; tx_baud_counter:inst3|count[5]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.977      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|ctrl_sr_shift    ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|ctrl_sr_load     ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; tx_shift_register:inst6|tmp_data[6]  ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; tx_shift_register:inst6|tmp_data[5]  ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; tx_single_pulser:inst|current_state  ; tx_single_pulser:inst|pulser_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; tx_shift_register:inst6|tmp_data[4]  ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.265 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.417      ;
; 0.294 ; tx_shift_register:inst6|tmp_data[3]  ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.446      ;
; 0.296 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.318 ; tx_shift_register:inst6|tmp_data[2]  ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.325 ; tx_shift_register:inst6|tmp_data[7]  ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.478      ;
; 0.327 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.478      ;
; 0.335 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.492      ;
; 0.343 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.495      ;
; 0.346 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.498      ;
; 0.362 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_shift_register:inst6|tmp_data[8]  ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; tx_shift_register:inst6|tmp_data[1]  ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; tx_shift_register:inst6|tmp_data[9]  ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.377 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; tx_single_pulser:inst|pulser_out     ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.404 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.409 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.561      ;
; 0.415 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.415 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.417 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.455 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.460 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.611      ;
; 0.492 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.492 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.500 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.513 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.671      ;
; 0.535 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.552 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.560 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.712      ;
; 0.570 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.587 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.595 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.747      ;
; 0.605 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.612 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.622 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.630 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.632 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.636 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.647 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.657 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.665 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; tx_counter:inst5|count[3]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.675 ; tx_counter:inst5|count[3]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[1]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 3.214  ; 3.214  ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 2.237  ; 2.237  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.659  ; 0.659  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.186  ; 0.186  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.060  ; 0.060  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.072 ; -0.072 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.119  ; 0.119  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.228  ; 0.228  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.659  ; 0.659  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.647  ; 0.647  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -2.442 ; -2.442 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -2.032 ; -2.032 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.458  ; 0.458  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.028 ; -0.028 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.226  ; 0.226  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.358  ; 0.358  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.458  ; 0.458  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.350  ; 0.350  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.080 ; -0.080 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.068 ; -0.068 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.826 ; 3.826 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.826 ; 3.826 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.804 ; 3.804 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.804 ; 3.804 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.826 ; 3.826 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.804 ; 3.804 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[2]      ; HEX4[1]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[2]      ; HEX4[2]     ;       ; 3.751 ; 3.751 ;       ;
; SW[2]      ; HEX4[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[2]      ; HEX4[4]     ; 3.677 ;       ;       ; 3.677 ;
; SW[2]      ; HEX4[5]     ; 3.678 ;       ;       ; 3.678 ;
; SW[2]      ; HEX4[6]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[3]      ; HEX4[0]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[3]      ; HEX4[1]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[3]      ; HEX4[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[3]      ; HEX4[3]     ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; SW[3]      ; HEX4[4]     ;       ; 3.588 ; 3.588 ;       ;
; SW[3]      ; HEX4[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX4[6]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[4]      ; HEX4[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[4]      ; HEX4[1]     ; 3.605 ;       ;       ; 3.605 ;
; SW[4]      ; HEX4[2]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[4]      ; HEX4[3]     ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; SW[4]      ; HEX4[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[5]     ; 3.475 ; 3.475 ; 3.475 ; 3.475 ;
; SW[4]      ; HEX4[6]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[5]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[1]     ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[5]      ; HEX4[2]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[5]      ; HEX4[3]     ; 3.421 ; 3.421 ; 3.421 ; 3.421 ;
; SW[5]      ; HEX4[4]     ;       ; 3.436 ; 3.436 ;       ;
; SW[5]      ; HEX4[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[5]      ; HEX4[6]     ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[6]      ; HEX5[0]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[1]     ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; SW[6]      ; HEX5[2]     ;       ; 3.432 ; 3.432 ;       ;
; SW[6]      ; HEX5[3]     ; 3.473 ; 3.473 ; 3.473 ; 3.473 ;
; SW[6]      ; HEX5[4]     ; 3.457 ;       ;       ; 3.457 ;
; SW[6]      ; HEX5[5]     ; 3.456 ;       ;       ; 3.456 ;
; SW[6]      ; HEX5[6]     ; 3.473 ;       ;       ; 3.473 ;
; SW[7]      ; HEX5[0]     ;       ; 3.578 ; 3.578 ;       ;
; SW[7]      ; HEX5[1]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[7]      ; HEX5[2]     ; 3.556 ;       ;       ; 3.556 ;
; SW[7]      ; HEX5[3]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[7]      ; HEX5[4]     ;       ; 3.570 ; 3.570 ;       ;
; SW[7]      ; HEX5[5]     ; 3.571 ;       ;       ; 3.571 ;
; SW[7]      ; HEX5[6]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; SW[8]      ; HEX5[0]     ; 3.660 ; 3.660 ; 3.660 ; 3.660 ;
; SW[8]      ; HEX5[1]     ; 3.631 ;       ;       ; 3.631 ;
; SW[8]      ; HEX5[2]     ;       ; 3.632 ; 3.632 ;       ;
; SW[8]      ; HEX5[3]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.649 ; 3.649 ;       ;
; SW[8]      ; HEX5[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[2]      ; HEX4[1]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[2]      ; HEX4[2]     ;       ; 3.751 ; 3.751 ;       ;
; SW[2]      ; HEX4[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[2]      ; HEX4[4]     ; 3.677 ;       ;       ; 3.677 ;
; SW[2]      ; HEX4[5]     ; 3.678 ;       ;       ; 3.678 ;
; SW[2]      ; HEX4[6]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[3]      ; HEX4[0]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[3]      ; HEX4[1]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[3]      ; HEX4[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[3]      ; HEX4[3]     ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; SW[3]      ; HEX4[4]     ;       ; 3.588 ; 3.588 ;       ;
; SW[3]      ; HEX4[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX4[6]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[4]      ; HEX4[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[4]      ; HEX4[1]     ; 3.605 ;       ;       ; 3.605 ;
; SW[4]      ; HEX4[2]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[4]      ; HEX4[3]     ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; SW[4]      ; HEX4[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[5]     ; 3.475 ; 3.475 ; 3.475 ; 3.475 ;
; SW[4]      ; HEX4[6]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[5]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[1]     ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[5]      ; HEX4[2]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[5]      ; HEX4[3]     ; 3.421 ; 3.421 ; 3.421 ; 3.421 ;
; SW[5]      ; HEX4[4]     ;       ; 3.436 ; 3.436 ;       ;
; SW[5]      ; HEX4[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[5]      ; HEX4[6]     ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[6]      ; HEX5[0]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[1]     ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; SW[6]      ; HEX5[2]     ;       ; 3.432 ; 3.432 ;       ;
; SW[6]      ; HEX5[3]     ; 3.473 ; 3.473 ; 3.473 ; 3.473 ;
; SW[6]      ; HEX5[4]     ; 3.457 ;       ;       ; 3.457 ;
; SW[6]      ; HEX5[5]     ; 3.456 ;       ;       ; 3.456 ;
; SW[6]      ; HEX5[6]     ; 3.473 ;       ;       ; 3.473 ;
; SW[7]      ; HEX5[0]     ;       ; 3.578 ; 3.578 ;       ;
; SW[7]      ; HEX5[1]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[7]      ; HEX5[2]     ; 3.556 ;       ;       ; 3.556 ;
; SW[7]      ; HEX5[3]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[7]      ; HEX5[4]     ;       ; 3.570 ; 3.570 ;       ;
; SW[7]      ; HEX5[5]     ; 3.571 ;       ;       ; 3.571 ;
; SW[7]      ; HEX5[6]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; SW[8]      ; HEX5[0]     ; 3.660 ; 3.660 ; 3.660 ; 3.660 ;
; SW[8]      ; HEX5[1]     ; 3.631 ;       ;       ; 3.631 ;
; SW[8]      ; HEX5[2]     ;       ; 3.632 ; 3.632 ;       ;
; SW[8]      ; HEX5[3]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.649 ; 3.649 ;       ;
; SW[8]      ; HEX5[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.379  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -1.379  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -29.516 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  CLOCK_50        ; -29.516 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 6.095 ; 6.095 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.950 ; 1.950 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.947 ; 0.947 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.753 ; 0.753 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.458 ; 0.458 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.082 ; 1.082 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.180 ; 1.180 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.950 ; 1.950 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.842 ; 1.842 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -2.442 ; -2.442 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -2.032 ; -2.032 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.458  ; 0.458  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.028 ; -0.028 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.226  ; 0.226  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.358  ; 0.358  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.458  ; 0.458  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.350  ; 0.350  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.080 ; -0.080 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.068 ; -0.068 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 9.223 ; 9.223 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.750 ; 6.750 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.750 ; 6.750 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.725 ; 6.725 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.804 ; 3.804 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.826 ; 3.826 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.804 ; 3.804 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW[2]      ; HEX4[1]     ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; SW[2]      ; HEX4[2]     ;       ; 7.200 ; 7.200 ;       ;
; SW[2]      ; HEX4[3]     ; 7.021 ; 7.021 ; 7.021 ; 7.021 ;
; SW[2]      ; HEX4[4]     ; 7.038 ;       ;       ; 7.038 ;
; SW[2]      ; HEX4[5]     ; 7.040 ;       ;       ; 7.040 ;
; SW[2]      ; HEX4[6]     ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; SW[3]      ; HEX4[0]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[3]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[3]      ; HEX4[2]     ; 7.055 ;       ;       ; 7.055 ;
; SW[3]      ; HEX4[3]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[3]      ; HEX4[4]     ;       ; 6.863 ; 6.863 ;       ;
; SW[3]      ; HEX4[5]     ; 6.895 ; 6.895 ; 6.895 ; 6.895 ;
; SW[3]      ; HEX4[6]     ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; SW[4]      ; HEX4[0]     ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; SW[4]      ; HEX4[1]     ; 6.918 ;       ;       ; 6.918 ;
; SW[4]      ; HEX4[2]     ; 6.799 ; 6.799 ; 6.799 ; 6.799 ;
; SW[4]      ; HEX4[3]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; SW[4]      ; HEX4[4]     ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; SW[4]      ; HEX4[5]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SW[4]      ; HEX4[6]     ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; SW[5]      ; HEX4[0]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[5]      ; HEX4[1]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[5]      ; HEX4[2]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; SW[5]      ; HEX4[3]     ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; SW[5]      ; HEX4[4]     ;       ; 6.609 ; 6.609 ;       ;
; SW[5]      ; HEX4[5]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[5]      ; HEX4[6]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; SW[6]      ; HEX5[0]     ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; SW[6]      ; HEX5[1]     ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; SW[6]      ; HEX5[2]     ;       ; 6.627 ; 6.627 ;       ;
; SW[6]      ; HEX5[3]     ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; SW[6]      ; HEX5[4]     ; 6.623 ;       ;       ; 6.623 ;
; SW[6]      ; HEX5[5]     ; 6.653 ;       ;       ; 6.653 ;
; SW[6]      ; HEX5[6]     ; 6.669 ;       ;       ; 6.669 ;
; SW[7]      ; HEX5[0]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[1]     ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; SW[7]      ; HEX5[2]     ; 6.811 ;       ;       ; 6.811 ;
; SW[7]      ; HEX5[3]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[7]      ; HEX5[4]     ;       ; 6.830 ; 6.830 ;       ;
; SW[7]      ; HEX5[5]     ; 6.834 ;       ;       ; 6.834 ;
; SW[7]      ; HEX5[6]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[8]      ; HEX5[0]     ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; SW[8]      ; HEX5[1]     ; 7.053 ;       ;       ; 7.053 ;
; SW[8]      ; HEX5[2]     ;       ; 7.004 ; 7.004 ;       ;
; SW[8]      ; HEX5[3]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; SW[8]      ; HEX5[4]     ; 7.072 ;       ;       ; 7.072 ;
; SW[8]      ; HEX5[5]     ;       ; 7.049 ; 7.049 ;       ;
; SW[8]      ; HEX5[6]     ; 7.069 ; 7.069 ; 7.069 ; 7.069 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[2]      ; HEX4[1]     ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[2]      ; HEX4[2]     ;       ; 3.751 ; 3.751 ;       ;
; SW[2]      ; HEX4[3]     ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; SW[2]      ; HEX4[4]     ; 3.677 ;       ;       ; 3.677 ;
; SW[2]      ; HEX4[5]     ; 3.678 ;       ;       ; 3.678 ;
; SW[2]      ; HEX4[6]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[3]      ; HEX4[0]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[3]      ; HEX4[1]     ; 3.714 ; 3.714 ; 3.714 ; 3.714 ;
; SW[3]      ; HEX4[2]     ; 3.669 ;       ;       ; 3.669 ;
; SW[3]      ; HEX4[3]     ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; SW[3]      ; HEX4[4]     ;       ; 3.588 ; 3.588 ;       ;
; SW[3]      ; HEX4[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX4[6]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[4]      ; HEX4[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[4]      ; HEX4[1]     ; 3.605 ;       ;       ; 3.605 ;
; SW[4]      ; HEX4[2]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[4]      ; HEX4[3]     ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; SW[4]      ; HEX4[4]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[5]     ; 3.475 ; 3.475 ; 3.475 ; 3.475 ;
; SW[4]      ; HEX4[6]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[5]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[1]     ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[5]      ; HEX4[2]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[5]      ; HEX4[3]     ; 3.421 ; 3.421 ; 3.421 ; 3.421 ;
; SW[5]      ; HEX4[4]     ;       ; 3.436 ; 3.436 ;       ;
; SW[5]      ; HEX4[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[5]      ; HEX4[6]     ; 3.517 ; 3.517 ; 3.517 ; 3.517 ;
; SW[6]      ; HEX5[0]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[1]     ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; SW[6]      ; HEX5[2]     ;       ; 3.432 ; 3.432 ;       ;
; SW[6]      ; HEX5[3]     ; 3.473 ; 3.473 ; 3.473 ; 3.473 ;
; SW[6]      ; HEX5[4]     ; 3.457 ;       ;       ; 3.457 ;
; SW[6]      ; HEX5[5]     ; 3.456 ;       ;       ; 3.456 ;
; SW[6]      ; HEX5[6]     ; 3.473 ;       ;       ; 3.473 ;
; SW[7]      ; HEX5[0]     ;       ; 3.578 ; 3.578 ;       ;
; SW[7]      ; HEX5[1]     ; 3.555 ; 3.555 ; 3.555 ; 3.555 ;
; SW[7]      ; HEX5[2]     ; 3.556 ;       ;       ; 3.556 ;
; SW[7]      ; HEX5[3]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[7]      ; HEX5[4]     ;       ; 3.570 ; 3.570 ;       ;
; SW[7]      ; HEX5[5]     ; 3.571 ;       ;       ; 3.571 ;
; SW[7]      ; HEX5[6]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; SW[8]      ; HEX5[0]     ; 3.660 ; 3.660 ; 3.660 ; 3.660 ;
; SW[8]      ; HEX5[1]     ; 3.631 ;       ;       ; 3.631 ;
; SW[8]      ; HEX5[2]     ;       ; 3.632 ; 3.632 ;       ;
; SW[8]      ; HEX5[3]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.649 ; 3.649 ;       ;
; SW[8]      ; HEX5[6]     ; 3.676 ; 3.676 ; 3.676 ; 3.676 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 302      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 302      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Nov 21 16:19:20 2023
Info: Command: quartus_sta tx_uart -c tx_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.379       -29.516 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.127        -1.448 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4575 megabytes
    Info: Processing ended: Tue Nov 21 16:19:22 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


