TimeQuest Timing Analyzer report for UART_TX
Fri Oct 25 16:37:03 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'UART_TX:inst|pclk'
 12. Slow Model Setup: 'UART_RX:inst4|pclk'
 13. Slow Model Setup: 'inst40|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'inst40|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'UART_RX:inst4|pclk'
 16. Slow Model Hold: 'UART_TX:inst|pclk'
 17. Slow Model Minimum Pulse Width: 'UART_RX:inst4|pclk'
 18. Slow Model Minimum Pulse Width: 'UART_TX:inst|pclk'
 19. Slow Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: '50Mhz_clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'UART_TX:inst|pclk'
 33. Fast Model Setup: 'UART_RX:inst4|pclk'
 34. Fast Model Setup: 'inst40|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'inst40|altpll_component|pll|clk[0]'
 36. Fast Model Hold: 'UART_TX:inst|pclk'
 37. Fast Model Hold: 'UART_RX:inst4|pclk'
 38. Fast Model Minimum Pulse Width: 'UART_RX:inst4|pclk'
 39. Fast Model Minimum Pulse Width: 'UART_TX:inst|pclk'
 40. Fast Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'
 41. Fast Model Minimum Pulse Width: '50Mhz_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART_TX                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                        ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; 50Mhz_clk                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { 50Mhz_clk }                          ;
; inst40|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; 50Mhz_clk ; inst40|altpll_component|pll|inclk[0] ; { inst40|altpll_component|pll|clk[0] } ;
; UART_RX:inst4|pclk                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { UART_RX:inst4|pclk }                 ;
; UART_TX:inst|pclk                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { UART_TX:inst|pclk }                  ;
+------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 216.5 MHz  ; 216.5 MHz       ; inst40|altpll_component|pll|clk[0] ;      ;
; 383.44 MHz ; 383.44 MHz      ; UART_TX:inst|pclk                  ;      ;
; 393.39 MHz ; 393.39 MHz      ; UART_RX:inst4|pclk                 ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_TX:inst|pclk                  ; -1.608 ; -16.309       ;
; UART_RX:inst4|pclk                 ; -1.542 ; -32.342       ;
; inst40|altpll_component|pll|clk[0] ; -1.074 ; -8.673        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; inst40|altpll_component|pll|clk[0] ; -2.222 ; -4.444        ;
; UART_RX:inst4|pclk                 ; 0.391  ; 0.000         ;
; UART_TX:inst|pclk                  ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_RX:inst4|pclk                 ; -0.500 ; -27.000       ;
; UART_TX:inst|pclk                  ; -0.500 ; -17.000       ;
; inst40|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; 50Mhz_clk                          ; 10.000 ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_TX:inst|pclk'                                                                                                                           ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.608 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.643      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.372 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.407      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.259 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.294      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -1.173 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 2.208      ;
; -0.971 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 2.007      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.962 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.997      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.954 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.989      ;
; -0.950 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.986      ;
; -0.925 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.961      ;
; -0.895 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.931      ;
; -0.886 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.922      ;
; -0.825 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.861      ;
; -0.813 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.849      ;
; -0.786 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.822      ;
; -0.726 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.762      ;
; -0.689 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.725      ;
; -0.652 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.688      ;
; -0.651 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.687      ;
; -0.576 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.612      ;
; -0.558 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.593      ;
; -0.557 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.592      ;
; -0.556 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.591      ;
; -0.554 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.589      ;
; -0.550 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.585      ;
; -0.548 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.583      ;
; -0.548 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 1.583      ;
; -0.534 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.570      ;
; -0.496 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.532      ;
; -0.490 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.526      ;
; -0.482 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.518      ;
; -0.479 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.515      ;
; -0.416 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.452      ;
; -0.415 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.451      ;
; -0.382 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.220     ; 1.198      ;
; -0.303 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.339      ;
; -0.302 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.338      ;
; -0.278 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.314      ;
; -0.271 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.307      ;
; -0.236 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.272      ;
; -0.217 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.253      ;
; -0.216 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.252      ;
; -0.139 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.175      ;
; -0.138 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.174      ;
; -0.108 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.144      ;
; -0.107 ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.922      ;
; -0.107 ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.922      ;
; -0.105 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.141      ;
; -0.104 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.919      ;
; -0.064 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.100      ;
; -0.059 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.095      ;
; -0.030 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.066      ;
; -0.030 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.066      ;
; -0.029 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.065      ;
; -0.027 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.063      ;
; -0.021 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.836      ;
; -0.018 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.833      ;
; -0.016 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.052      ;
; 0.005  ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.031      ;
; 0.014  ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 1.022      ;
; 0.021  ; UART_TX:inst|temp_data[0] ; UART_TX:inst|tx_data[0]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.794      ;
; 0.023  ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.792      ;
; 0.025  ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.790      ;
; 0.030  ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; -0.221     ; 0.785      ;
; 0.061  ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.001     ; 0.974      ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_RX:inst4|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.542 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.579      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.488 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.525      ;
; -1.411 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.448      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.399 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.436      ;
; -1.363 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.399      ;
; -1.357 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.394      ;
; -1.268 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.305      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.244 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.281      ;
; -1.211 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.248      ;
; -1.182 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.217      ;
; -1.177 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 2.212      ;
; -1.171 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.207      ;
; -1.142 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.178      ;
; -1.119 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.155      ;
; -1.113 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.150      ;
; -1.076 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.113      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.055 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.092      ;
; -1.051 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.088      ;
; -1.044 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 2.081      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.998 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.034      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.029      ;
; -0.966 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 2.002      ;
; -0.963 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.999      ;
; -0.962 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.998      ;
; -0.950 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.986      ;
; -0.944 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.981      ;
; -0.940 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.976      ;
; -0.928 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.964      ;
; -0.907 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.943      ;
; -0.904 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.940      ;
; -0.893 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.930      ;
; -0.874 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.910      ;
; -0.872 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.843 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.879      ;
; -0.835 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.870      ;
; -0.831 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.867      ;
; -0.828 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.864      ;
; -0.827 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.863      ;
; -0.810 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.847      ;
; -0.805 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.841      ;
; -0.749 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.784      ;
; -0.731 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.766      ;
; -0.699 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.735      ;
; -0.696 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.732      ;
; -0.695 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.731      ;
; -0.681 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.717      ;
; -0.675 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.712      ;
; -0.670 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.706      ;
; -0.647 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.684      ;
; -0.597 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.632      ;
; -0.577 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.613      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst40|altpll_component|pll|clk[0]'                                                                                                                               ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -1.074 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.333      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.807 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 2.066      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.635 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.894      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.555 ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.814      ;
; -0.081 ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.340      ;
; 0.041  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 1.218      ;
; 0.257  ; UART_TX:inst|state.START  ; UART_TX:inst|flag            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.221      ; 1.000      ;
; 0.292  ; UART_RX:inst4|rx_data[2]  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.224      ; 0.968      ;
; 0.327  ; UART_RX:inst4|rx_data[6]  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.932      ;
; 0.329  ; UART_RX:inst4|rx_data[7]  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.930      ;
; 0.329  ; UART_RX:inst4|rx_data[3]  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.930      ;
; 0.331  ; UART_RX:inst4|rx_data[0]  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.928      ;
; 0.471  ; UART_RX:inst4|rx_data[4]  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.788      ;
; 0.473  ; UART_RX:inst4|rx_data[1]  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.786      ;
; 0.477  ; UART_RX:inst4|rx_data[5]  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 0.223      ; 0.782      ;
; 2.492  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 2.363      ; 0.657      ;
; 2.492  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 2.363      ; 0.657      ;
; 2.992  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 2.363      ; 0.657      ;
; 2.992  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 2.363      ; 0.657      ;
; 5.381  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 4.655      ;
; 6.191  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 3.844      ;
; 6.297  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 3.738      ;
; 6.383  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 3.652      ;
; 6.644  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 3.393      ;
; 6.663  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 3.374      ;
; 6.756  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 3.279      ;
; 6.772  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 3.265      ;
; 6.977  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 3.058      ;
; 7.146  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.890      ;
; 7.243  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.793      ;
; 7.246  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.790      ;
; 7.311  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.725      ;
; 7.343  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.693      ;
; 7.362  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.674      ;
; 7.411  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.625      ;
; 7.446  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.591      ;
; 7.458  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.578      ;
; 7.462  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.574      ;
; 7.474  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.562      ;
; 7.524  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.512      ;
; 7.558  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.478      ;
; 7.580  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.456      ;
; 7.621  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.415      ;
; 7.624  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.412      ;
; 7.660  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.376      ;
; 7.666  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.370      ;
; 7.708  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.328      ;
; 7.718  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.318      ;
; 7.741  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.295      ;
; 7.747  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.290      ;
; 7.760  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.276      ;
; 7.786  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.250      ;
; 7.805  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.231      ;
; 7.832  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.204      ;
; 7.837  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.199      ;
; 7.847  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.189      ;
; 7.853  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.183      ;
; 7.863  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.173      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[0]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[2]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[4]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[5]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[7]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[6]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[3]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.865  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[1]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 2.161      ;
; 7.873  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.163      ;
; 7.924  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.112      ;
; 7.969  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.067      ;
; 8.012  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.024      ;
; 8.020  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.016      ;
; 8.043  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.993      ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst40|altpll_component|pll|clk[0]'                                                                                                                                ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.222 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 2.363      ; 0.657      ;
; -2.222 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 2.363      ; 0.657      ;
; -1.722 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 2.363      ; 0.657      ;
; -1.722 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 2.363      ; 0.657      ;
; 0.293  ; UART_RX:inst4|rx_data[5]  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.782      ;
; 0.297  ; UART_RX:inst4|rx_data[1]  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.786      ;
; 0.299  ; UART_RX:inst4|rx_data[4]  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.788      ;
; 0.391  ; UART_TX:inst|flag         ; UART_TX:inst|flag            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.439  ; UART_RX:inst4|rx_data[0]  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.928      ;
; 0.441  ; UART_RX:inst4|rx_data[7]  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.930      ;
; 0.441  ; UART_RX:inst4|rx_data[3]  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.930      ;
; 0.443  ; UART_RX:inst4|rx_data[6]  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.932      ;
; 0.448  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 0.937      ;
; 0.478  ; UART_RX:inst4|rx_data[2]  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.224      ; 0.968      ;
; 0.513  ; UART_TX:inst|state.START  ; UART_TX:inst|flag            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.221      ; 1.000      ;
; 0.548  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.551  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.702  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.968      ;
; 0.708  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.974      ;
; 0.709  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.975      ;
; 0.710  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.729  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.218      ;
; 0.809  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.821  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.838  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.844  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[0]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.857  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.123      ;
; 0.874  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.140      ;
; 0.970  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.972  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.238      ;
; 0.972  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.238      ;
; 0.973  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.239      ;
; 0.976  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.242      ;
; 0.987  ; UART_RX:inst4|serialin_d  ; UART_RX:inst4|flag           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.993  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 1.028  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.049  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.050  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.088  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.354      ;
; 1.090  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.356      ;
; 1.113  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.379      ;
; 1.115  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.381      ;
; 1.115  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.381      ;
; 1.116  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.382      ;
; 1.119  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.385      ;
; 1.120  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.386      ;
; 1.197  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.199  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.201  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.204  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.216  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.218  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.232  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.234  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.234  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.235  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.236  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.502      ;
; 1.238  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.242  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.243  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.243  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.244  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.244  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.244  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.245  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.245  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.245  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.511      ;
; 1.248  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; UART_TX:inst|start_d      ; UART_TX:inst|flag            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.506      ;
; 1.263  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.272  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.538      ;
; 1.292  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.298  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.325  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.814      ;
; 1.347  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.613      ;
; 1.358  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.624      ;
; 1.363  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.629      ;
; 1.364  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.630      ;
; 1.368  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.634      ;
; 1.369  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.635      ;
; 1.370  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.636      ;
; 1.377  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.378  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.644      ;
; 1.379  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.379  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.382  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.387  ; UART_RX:inst4|flag        ; UART_RX:inst4|flag           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.653      ;
; 1.392  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.658      ;
; 1.405  ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.894      ;
; 1.405  ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.223      ; 1.894      ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_RX:inst4|pclk'                                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; 0.391 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.660 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.927      ;
; 0.669 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.935      ;
; 0.760 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.IDLE    ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; -0.223     ; 0.803      ;
; 0.768 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.034      ;
; 0.801 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.067      ;
; 0.816 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.082      ;
; 0.826 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.092      ;
; 0.877 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.143      ;
; 0.932 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.197      ;
; 0.936 ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.201      ;
; 0.947 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.212      ;
; 0.954 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.220      ;
; 0.967 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.232      ;
; 0.981 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.246      ;
; 1.045 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.311      ;
; 1.055 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 1.319      ;
; 1.068 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.333      ;
; 1.071 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.337      ;
; 1.099 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.364      ;
; 1.116 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.382      ;
; 1.117 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.383      ;
; 1.117 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.383      ;
; 1.117 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.383      ;
; 1.119 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.385      ;
; 1.120 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.386      ;
; 1.145 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.411      ;
; 1.146 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.412      ;
; 1.148 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.414      ;
; 1.161 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.START   ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; -0.223     ; 1.204      ;
; 1.198 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.465      ;
; 1.203 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.470      ;
; 1.206 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.473      ;
; 1.206 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.473      ;
; 1.210 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.477      ;
; 1.211 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.478      ;
; 1.212 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.479      ;
; 1.212 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.479      ;
; 1.223 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.490      ;
; 1.225 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.233 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.498      ;
; 1.235 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.501      ;
; 1.236 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.502      ;
; 1.238 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.504      ;
; 1.244 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.510      ;
; 1.246 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.512      ;
; 1.256 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.522      ;
; 1.266 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.533      ;
; 1.271 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.536      ;
; 1.274 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.540      ;
; 1.293 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.559      ;
; 1.313 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.580      ;
; 1.337 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.602      ;
; 1.347 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.613      ;
; 1.358 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.625      ;
; 1.361 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.628      ;
; 1.361 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.628      ;
; 1.365 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.632      ;
; 1.366 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.633      ;
; 1.367 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.632      ;
; 1.367 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.634      ;
; 1.367 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.634      ;
; 1.380 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.646      ;
; 1.416 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.683      ;
; 1.427 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.693      ;
; 1.428 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.694      ;
; 1.430 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.696      ;
; 1.440 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.706      ;
; 1.443 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.709      ;
; 1.445 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.712      ;
; 1.447 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.714      ;
; 1.450 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.717      ;
; 1.450 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.717      ;
; 1.454 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.721      ;
; 1.455 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.722      ;
; 1.456 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.723      ;
; 1.456 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.723      ;
; 1.466 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.732      ;
; 1.469 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.735      ;
; 1.501 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.768      ;
; 1.501 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.766      ;
; 1.504 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.771      ;
; 1.504 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.771      ;
; 1.508 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.775      ;
; 1.509 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.776      ;
; 1.510 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.777      ;
; 1.510 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.777      ;
; 1.519 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 1.784      ;
; 1.523 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 1.789      ;
; 1.580 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 1.847      ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_TX:inst|pclk'                                                                                                                           ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; 0.391 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst|busy         ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.792      ;
; 0.555 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.821      ;
; 0.561 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.827      ;
; 0.562 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.828      ;
; 0.595 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.861      ;
; 0.602 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.868      ;
; 0.709 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 0.974      ;
; 0.740 ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.785      ;
; 0.745 ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.790      ;
; 0.747 ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.792      ;
; 0.749 ; UART_TX:inst|temp_data[0] ; UART_TX:inst|tx_data[0]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.794      ;
; 0.756 ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.022      ;
; 0.765 ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.031      ;
; 0.786 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.052      ;
; 0.788 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.833      ;
; 0.791 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.836      ;
; 0.797 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.066      ;
; 0.829 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.095      ;
; 0.834 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.100      ;
; 0.874 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.919      ;
; 0.875 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.141      ;
; 0.877 ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.922      ;
; 0.877 ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.221     ; 0.922      ;
; 0.878 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.144      ;
; 0.908 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.174      ;
; 0.909 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.175      ;
; 0.916 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.181      ;
; 0.918 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.183      ;
; 0.922 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.187      ;
; 0.925 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.190      ;
; 0.986 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.252      ;
; 0.987 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.253      ;
; 1.006 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.272      ;
; 1.041 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.307      ;
; 1.048 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.314      ;
; 1.057 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.322      ;
; 1.063 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.328      ;
; 1.064 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.329      ;
; 1.072 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.338      ;
; 1.073 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.339      ;
; 1.152 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; -0.220     ; 1.198      ;
; 1.185 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.452      ;
; 1.260 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.526      ;
; 1.266 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.532      ;
; 1.318 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.583      ;
; 1.320 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.585      ;
; 1.324 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.589      ;
; 1.326 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.591      ;
; 1.327 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.592      ;
; 1.328 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.593      ;
; 1.346 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.612      ;
; 1.421 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.687      ;
; 1.422 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.688      ;
; 1.459 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.725      ;
; 1.496 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.762      ;
; 1.556 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.822      ;
; 1.583 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.849      ;
; 1.595 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.861      ;
; 1.656 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.922      ;
; 1.695 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 1.961      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.724 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 1.989      ;
; 1.741 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 2.007      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 1.943 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.208      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.029 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.294      ;
; 2.142 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.407      ;
; 2.142 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.407      ;
; 2.142 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.407      ;
; 2.142 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.001     ; 2.407      ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_RX:inst4|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_TX:inst|pclk'                                                                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[0]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[0]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[1]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[1]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[2]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[2]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[3]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[3]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[4]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[4]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[5]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[5]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[6]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[6]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[7]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[7]                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '50Mhz_clk'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; 50Mhz_clk ; Rise       ; 50Mhz_clk                            ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; 5.882 ; 5.882 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; 5.546 ; 5.546 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; 1.360 ; 1.360 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; 0.672 ; 0.672 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; 0.715 ; 0.715 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; 0.337 ; 0.337 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; 0.295 ; 0.295 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; 0.369 ; 0.369 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; 0.491 ; 0.491 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; 0.279 ; 0.279 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; 1.360 ; 1.360 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; 5.099 ; 5.099 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; -5.652 ; -5.652 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; -4.066 ; -4.066 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; -0.049 ; -0.049 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; -0.442 ; -0.442 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; -0.485 ; -0.485 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; -0.107 ; -0.107 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; -0.065 ; -0.065 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; -0.139 ; -0.139 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; -0.261 ; -0.261 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; -0.049 ; -0.049 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; -1.130 ; -1.130 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; -4.727 ; -4.727 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 5.848 ; 5.848 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 9.732 ; 9.732 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 6.585 ; 6.585 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 6.329 ; 6.329 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 6.371 ; 6.371 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 6.375 ; 6.375 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 6.585 ; 6.585 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 6.575 ; 6.575 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 6.529 ; 6.529 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 5.848 ; 5.848 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 9.314 ; 9.314 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 6.329 ; 6.329 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 6.329 ; 6.329 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 6.371 ; 6.371 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 6.375 ; 6.375 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 6.585 ; 6.585 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 6.575 ; 6.575 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 6.529 ; 6.529 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 5.879 ;    ;    ; 5.879 ;
; tx_data[1] ; DATA_LED[1] ; 6.338 ;    ;    ; 6.338 ;
; tx_data[2] ; DATA_LED[2] ; 5.146 ;    ;    ; 5.146 ;
; tx_data[3] ; DATA_LED[3] ; 5.359 ;    ;    ; 5.359 ;
; tx_data[4] ; DATA_LED[4] ; 5.715 ;    ;    ; 5.715 ;
; tx_data[5] ; DATA_LED[5] ; 5.442 ;    ;    ; 5.442 ;
; tx_data[6] ; DATA_LED[6] ; 5.313 ;    ;    ; 5.313 ;
; tx_data[7] ; DATA_LED[7] ; 6.350 ;    ;    ; 6.350 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 5.879 ;    ;    ; 5.879 ;
; tx_data[1] ; DATA_LED[1] ; 6.338 ;    ;    ; 6.338 ;
; tx_data[2] ; DATA_LED[2] ; 5.146 ;    ;    ; 5.146 ;
; tx_data[3] ; DATA_LED[3] ; 5.359 ;    ;    ; 5.359 ;
; tx_data[4] ; DATA_LED[4] ; 5.715 ;    ;    ; 5.715 ;
; tx_data[5] ; DATA_LED[5] ; 5.442 ;    ;    ; 5.442 ;
; tx_data[6] ; DATA_LED[6] ; 5.313 ;    ;    ; 5.313 ;
; tx_data[7] ; DATA_LED[7] ; 6.350 ;    ;    ; 6.350 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_TX:inst|pclk                  ; -0.278 ; -1.946        ;
; UART_RX:inst4|pclk                 ; -0.246 ; -2.232        ;
; inst40|altpll_component|pll|clk[0] ; -0.200 ; -1.600        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; inst40|altpll_component|pll|clk[0] ; -1.195 ; -2.390        ;
; UART_TX:inst|pclk                  ; 0.174  ; 0.000         ;
; UART_RX:inst4|pclk                 ; 0.183  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; UART_RX:inst4|pclk                 ; -0.500 ; -27.000       ;
; UART_TX:inst|pclk                  ; -0.500 ; -17.000       ;
; inst40|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; 50Mhz_clk                          ; 10.000 ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_TX:inst|pclk'                                                                                                                           ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.278 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.308      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.197      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.092 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.122      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; -0.071 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.101      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.007  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.023      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.020  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 1.010      ;
; 0.111  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.921      ;
; 0.112  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.920      ;
; 0.113  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.919      ;
; 0.135  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.897      ;
; 0.148  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.884      ;
; 0.170  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.862      ;
; 0.184  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.848      ;
; 0.198  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.834      ;
; 0.205  ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.827      ;
; 0.224  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.808      ;
; 0.230  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.802      ;
; 0.231  ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.801      ;
; 0.278  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.752      ;
; 0.279  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.751      ;
; 0.279  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.751      ;
; 0.281  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.749      ;
; 0.282  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.750      ;
; 0.283  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.747      ;
; 0.286  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.744      ;
; 0.287  ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.743      ;
; 0.294  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.738      ;
; 0.299  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.733      ;
; 0.315  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.717      ;
; 0.318  ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.714      ;
; 0.320  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.712      ;
; 0.341  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.691      ;
; 0.342  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.690      ;
; 0.363  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.669      ;
; 0.408  ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.624      ;
; 0.411  ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.621      ;
; 0.416  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.616      ;
; 0.417  ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.615      ;
; 0.437  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.595      ;
; 0.438  ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.594      ;
; 0.464  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.568      ;
; 0.464  ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.568      ;
; 0.465  ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.567      ;
; 0.473  ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.559      ;
; 0.494  ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.066      ; 0.604      ;
; 0.498  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.534      ;
; 0.498  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.534      ;
; 0.500  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.532      ;
; 0.516  ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.516      ;
; 0.517  ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.515      ;
; 0.517  ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.515      ;
; 0.518  ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.514      ;
; 0.518  ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.514      ;
; 0.520  ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.512      ;
; 0.554  ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; -0.002     ; 0.476      ;
; 0.601  ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.431      ;
; 0.615  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.417      ;
; 0.616  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.416      ;
; 0.622  ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.410      ;
; 0.636  ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.396      ;
; 0.639  ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 1.000        ; 0.000      ; 0.393      ;
; 0.651  ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.064      ; 0.445      ;
; 0.653  ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.064      ; 0.443      ;
; 0.656  ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 1.000        ; 0.064      ; 0.440      ;
+--------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_RX:inst4|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.279      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.254      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.189 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.222      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.134      ;
; -0.097 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.130      ;
; -0.084 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.115      ;
; -0.076 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 1.107      ;
; -0.072 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.105      ;
; -0.069 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.101      ;
; -0.040 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.073      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.021 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.054      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.034      ;
; 0.000  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 1.033      ;
; 0.004  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.028      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.034  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.998      ;
; 0.041  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.991      ;
; 0.048  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.985      ;
; 0.048  ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.985      ;
; 0.054  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.979      ;
; 0.058  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.975      ;
; 0.094  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.938      ;
; 0.097  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.935      ;
; 0.098  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.934      ;
; 0.100  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.932      ;
; 0.101  ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.931      ;
; 0.102  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.930      ;
; 0.103  ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.929      ;
; 0.122  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.911      ;
; 0.133  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.899      ;
; 0.141  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.891      ;
; 0.152  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.881      ;
; 0.152  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.879      ;
; 0.155  ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.877      ;
; 0.156  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.876      ;
; 0.158  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.874      ;
; 0.160  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.872      ;
; 0.160  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.872      ;
; 0.162  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.870      ;
; 0.171  ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.862      ;
; 0.187  ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.844      ;
; 0.204  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.828      ;
; 0.208  ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.823      ;
; 0.217  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.815      ;
; 0.220  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.812      ;
; 0.222  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.810      ;
; 0.224  ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.808      ;
; 0.227  ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.000      ; 0.805      ;
; 0.229  ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.804      ;
; 0.248  ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; 0.001      ; 0.785      ;
; 0.266  ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.765      ;
; 0.269  ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk ; UART_RX:inst4|pclk ; 1.000        ; -0.001     ; 0.762      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst40|altpll_component|pll|clk[0]'                                                                                                                               ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.200 ; UART_RX:inst4|state.STOP  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.168      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.083 ; UART_RX:inst4|pcnt[2]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 1.051      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; -0.016 ; UART_RX:inst4|pcnt[1]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.984      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.040  ; UART_RX:inst4|pcnt[0]     ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.928      ;
; 0.351  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.617      ;
; 0.393  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.575      ;
; 0.479  ; UART_TX:inst|state.START  ; UART_TX:inst|flag            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.489      ;
; 0.487  ; UART_RX:inst4|rx_data[6]  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.481      ;
; 0.488  ; UART_RX:inst4|rx_data[3]  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.480      ;
; 0.489  ; UART_RX:inst4|rx_data[7]  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.479      ;
; 0.489  ; UART_RX:inst4|rx_data[0]  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.479      ;
; 0.496  ; UART_RX:inst4|rx_data[2]  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.063     ; 0.473      ;
; 0.573  ; UART_RX:inst4|rx_data[4]  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.395      ;
; 0.575  ; UART_RX:inst4|rx_data[1]  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.393      ;
; 0.578  ; UART_RX:inst4|rx_data[5]  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; -0.064     ; 0.390      ;
; 1.575  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 1.269      ; 0.367      ;
; 1.575  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.500        ; 1.269      ; 0.367      ;
; 2.075  ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 1.269      ; 0.367      ;
; 2.075  ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 1.000        ; 1.269      ; 0.367      ;
; 7.804  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.228      ;
; 8.248  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.783      ;
; 8.277  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.754      ;
; 8.344  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.687      ;
; 8.423  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.610      ;
; 8.427  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.606      ;
; 8.472  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.559      ;
; 8.498  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.535      ;
; 8.593  ; UART_TX:inst|cnt[0]       ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.001     ; 1.438      ;
; 8.709  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.323      ;
; 8.749  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.283      ;
; 8.756  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.276      ;
; 8.790  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.242      ;
; 8.796  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.236      ;
; 8.804  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.229      ;
; 8.822  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.210      ;
; 8.830  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.202      ;
; 8.862  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.170      ;
; 8.863  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.169      ;
; 8.884  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.148      ;
; 8.901  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.131      ;
; 8.903  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.129      ;
; 8.911  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|pclk           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.122      ;
; 8.913  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.119      ;
; 8.941  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.091      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[0]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[2]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[4]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[5]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[7]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[6]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[3]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.946  ; UART_TX:inst|start_d      ; UART_TX:inst|temp_data[1]    ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; -0.010     ; 1.076      ;
; 8.950  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.082      ;
; 8.964  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.068      ;
; 8.980  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.052      ;
; 8.984  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.048      ;
; 8.997  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.035      ;
; 9.011  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.021      ;
; 9.012  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.020      ;
; 9.024  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.008      ;
; 9.031  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.001      ;
; 9.041  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.991      ;
; 9.045  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.987      ;
; 9.053  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.979      ;
; 9.061  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.971      ;
; 9.063  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.969      ;
; 9.067  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.965      ;
; 9.077  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.955      ;
; 9.096  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.936      ;
; 9.113  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.919      ;
; 9.118  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.914      ;
; 9.122  ; UART_TX:inst|cnt[8]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 0.910      ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst40|altpll_component|pll|clk[0]'                                                                                                                                ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.195 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 1.269      ; 0.367      ;
; -1.195 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 1.269      ; 0.367      ;
; -0.695 ; UART_TX:inst|pclk         ; UART_TX:inst|pclk            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 1.269      ; 0.367      ;
; -0.695 ; UART_RX:inst4|pclk        ; UART_RX:inst4|pclk           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; -0.500       ; 1.269      ; 0.367      ;
; 0.215  ; UART_TX:inst|flag         ; UART_TX:inst|flag            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.253  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.302  ; UART_RX:inst4|rx_data[5]  ; data_latch:inst5|out_data[5] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.390      ;
; 0.305  ; UART_RX:inst4|rx_data[1]  ; data_latch:inst5|out_data[1] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.393      ;
; 0.307  ; UART_RX:inst4|rx_data[4]  ; data_latch:inst5|out_data[4] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.395      ;
; 0.315  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.467      ;
; 0.320  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.321  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.473      ;
; 0.322  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.363  ; UART_RX:inst4|state.IDLE  ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.451      ;
; 0.365  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.372  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.383  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[0]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; UART_RX:inst4|rx_data[2]  ; data_latch:inst5|out_data[2] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.063     ; 0.473      ;
; 0.391  ; UART_RX:inst4|rx_data[7]  ; data_latch:inst5|out_data[7] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.479      ;
; 0.391  ; UART_RX:inst4|rx_data[0]  ; data_latch:inst5|out_data[0] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.479      ;
; 0.392  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392  ; UART_RX:inst4|rx_data[3]  ; data_latch:inst5|out_data[3] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.480      ;
; 0.393  ; UART_RX:inst4|rx_data[6]  ; data_latch:inst5|out_data[6] ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.481      ;
; 0.401  ; UART_TX:inst|state.START  ; UART_TX:inst|flag            ; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.489      ;
; 0.433  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.585      ;
; 0.435  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.435  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.436  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.588      ;
; 0.439  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.591      ;
; 0.445  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.597      ;
; 0.446  ; UART_RX:inst4|serialin_d  ; UART_RX:inst4|flag           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.456  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.474  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.627      ;
; 0.476  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.478  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.487  ; UART_RX:inst4|state.START ; UART_RX:inst4|flag           ; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.064     ; 0.575      ;
; 0.494  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.509  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.523  ; UART_RX:inst4|cnt[2]      ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.544  ; UART_TX:inst|cnt[1]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[1]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[2]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[2]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.559  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.563  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.569  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; UART_TX:inst|start_d      ; UART_TX:inst|flag            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 0.715      ;
; 0.573  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.591  ; UART_TX:inst|cnt[0]       ; UART_TX:inst|cnt[3]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.595  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.597  ; UART_RX:inst4|cnt[3]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.599  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.606  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[1]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|cnt[8]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.612  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.616  ; UART_RX:inst4|flag        ; UART_RX:inst4|flag           ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.618  ; UART_TX:inst|cnt[4]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.620  ; UART_TX:inst|cnt[7]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.625  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[5]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.628  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.642  ; UART_TX:inst|cnt[3]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.651  ; UART_RX:inst4|cnt[1]      ; UART_RX:inst4|cnt[3]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.668  ; UART_RX:inst4|cnt[5]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.670  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[5]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.672  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[7]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.672  ; UART_RX:inst4|cnt[4]      ; UART_RX:inst4|cnt[4]         ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.674  ; UART_TX:inst|cnt[6]       ; UART_TX:inst|pclk            ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.674  ; UART_TX:inst|cnt[2]       ; UART_TX:inst|cnt[6]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.679  ; UART_TX:inst|cnt[5]       ; UART_TX:inst|cnt[4]          ; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.831      ;
+--------+---------------------------+------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_TX:inst|pclk'                                                                                                                           ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                  ; Launch Clock                       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+
; 0.174 ; UART_TX:inst|temp_data[4] ; UART_TX:inst|tx_data[4]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.390      ;
; 0.177 ; UART_TX:inst|temp_data[5] ; UART_TX:inst|tx_data[5]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.393      ;
; 0.179 ; UART_TX:inst|temp_data[2] ; UART_TX:inst|tx_data[2]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.395      ;
; 0.181 ; UART_TX:inst|temp_data[0] ; UART_TX:inst|tx_data[0]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.397      ;
; 0.202 ; UART_TX:inst|flag         ; UART_TX:inst|state.START ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.418      ;
; 0.205 ; UART_TX:inst|flag         ; UART_TX:inst|state.IDLE  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.421      ;
; 0.215 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst|busy         ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.224 ; UART_TX:inst|temp_data[3] ; UART_TX:inst|tx_data[3]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.440      ;
; 0.227 ; UART_TX:inst|temp_data[6] ; UART_TX:inst|tx_data[6]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.443      ;
; 0.229 ; UART_TX:inst|temp_data[1] ; UART_TX:inst|tx_data[1]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.064      ; 0.445      ;
; 0.241 ; UART_TX:inst|tx_data[2]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; UART_TX:inst|tx_data[4]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.396      ;
; 0.258 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.410      ;
; 0.264 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.417      ;
; 0.279 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.431      ;
; 0.285 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.437      ;
; 0.326 ; UART_TX:inst|tx_data[7]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.476      ;
; 0.360 ; UART_TX:inst|state.STOP   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; UART_TX:inst|tx_data[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; UART_TX:inst|state.STOP   ; UART_TX:inst|state.IDLE  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UART_TX:inst|tx_data[6]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_TX:inst|tx_data[5]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UART_TX:inst|tx_data[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.516      ;
; 0.380 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|state.START ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; UART_TX:inst|state.IDLE   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; UART_TX:inst|temp_data[7] ; UART_TX:inst|tx_data[7]  ; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk ; 0.000        ; 0.066      ; 0.604      ;
; 0.407 ; UART_TX:inst|state.SEND   ; UART_TX:inst|busy        ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.559      ;
; 0.415 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; UART_TX:inst|state.SEND   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.568      ;
; 0.419 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.569      ;
; 0.422 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.572      ;
; 0.423 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.573      ;
; 0.425 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.575      ;
; 0.442 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.595      ;
; 0.463 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.616      ;
; 0.469 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.621      ;
; 0.472 ; UART_TX:inst|state.START  ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.624      ;
; 0.492 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.642      ;
; 0.498 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.648      ;
; 0.498 ; UART_TX:inst|state.SEND   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.648      ;
; 0.517 ; UART_TX:inst|state.SEND   ; UART_TX:inst|bit_cnt[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.669      ;
; 0.538 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.691      ;
; 0.560 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.712      ;
; 0.565 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.717      ;
; 0.581 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.733      ;
; 0.593 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.743      ;
; 0.594 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.744      ;
; 0.597 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.747      ;
; 0.599 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.749      ;
; 0.601 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.751      ;
; 0.602 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 0.752      ;
; 0.649 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.STOP  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|state.SEND  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.802      ;
; 0.656 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.808      ;
; 0.675 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.827      ;
; 0.682 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.834      ;
; 0.696 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.848      ;
; 0.710 ; UART_TX:inst|state.START  ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.862      ;
; 0.745 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|bit_cnt[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.897      ;
; 0.767 ; UART_TX:inst|bit_cnt[2]   ; UART_TX:inst|tx_data[7]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|bit_cnt[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; 0.000      ; 0.920      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.873 ; UART_TX:inst|state.STOP   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.023      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.951 ; UART_TX:inst|bit_cnt[1]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.101      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[2]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[1]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 0.972 ; UART_TX:inst|bit_cnt[3]   ; UART_TX:inst|tx_data[0]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.122      ;
; 1.047 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[6]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.197      ;
; 1.047 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[5]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.197      ;
; 1.047 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[4]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.197      ;
; 1.047 ; UART_TX:inst|bit_cnt[0]   ; UART_TX:inst|tx_data[3]  ; UART_TX:inst|pclk                  ; UART_TX:inst|pclk ; 0.000        ; -0.002     ; 1.197      ;
+-------+---------------------------+--------------------------+------------------------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_RX:inst4|pclk'                                                                                                                                ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+
; 0.183 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.IDLE    ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; 0.064      ; 0.399      ;
; 0.215 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.319 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.472      ;
; 0.326 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.478      ;
; 0.352 ; UART_RX:inst4|flag          ; UART_RX:inst4|state.START   ; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk ; 0.000        ; 0.064      ; 0.568      ;
; 0.361 ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.514      ;
; 0.374 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.526      ;
; 0.381 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.533      ;
; 0.396 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.548      ;
; 0.420 ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.571      ;
; 0.427 ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.578      ;
; 0.428 ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.579      ;
; 0.439 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.590      ;
; 0.446 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.598      ;
; 0.450 ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.601      ;
; 0.471 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.623      ;
; 0.473 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.625      ;
; 0.497 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.648      ;
; 0.497 ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|rx_data[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.002     ; 0.647      ;
; 0.502 ; UART_RX:inst4|xmtdata[7]    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.653      ;
; 0.511 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.666      ;
; 0.523 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.678      ;
; 0.540 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.695      ;
; 0.542 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.696      ;
; 0.543 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.696      ;
; 0.544 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.700      ;
; 0.547 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.700      ;
; 0.548 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.701      ;
; 0.549 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.702      ;
; 0.550 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.703      ;
; 0.550 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.703      ;
; 0.553 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; UART_RX:inst4|state.START   ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; UART_RX:inst4|state.START   ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.708      ;
; 0.562 ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.714      ;
; 0.574 ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|rx_data[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.725      ;
; 0.576 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.727      ;
; 0.579 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.START   ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.731      ;
; 0.587 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.740      ;
; 0.590 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.742      ;
; 0.600 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|rx_data[7]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.753      ;
; 0.611 ; UART_RX:inst4|bit_cnt[1]    ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.762      ;
; 0.614 ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.765      ;
; 0.628 ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|bit_cnt[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.781      ;
; 0.630 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.783      ;
; 0.631 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.783      ;
; 0.631 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.784      ;
; 0.631 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.784      ;
; 0.635 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.788      ;
; 0.635 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.788      ;
; 0.636 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.789      ;
; 0.637 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.790      ;
; 0.643 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.798      ;
; 0.651 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.804      ;
; 0.658 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.STOP    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.IDLE    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.815      ;
; 0.663 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.816      ;
; 0.663 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.816      ;
; 0.667 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.820      ;
; 0.667 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.820      ;
; 0.668 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.821      ;
; 0.669 ; UART_RX:inst4|pcnt[1]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.822      ;
; 0.672 ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|rx_data[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.823      ;
; 0.676 ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pcnt[0]       ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.828      ;
; 0.687 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[5]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.840      ;
; 0.688 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|state.PARITY  ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.000      ; 0.840      ;
; 0.688 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.841      ;
; 0.688 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[1]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.841      ;
; 0.692 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[4]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.845      ;
; 0.692 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[6]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.845      ;
; 0.693 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[2]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.846      ;
; 0.693 ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|state.RECEIVE ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; -0.001     ; 0.844      ;
; 0.694 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|xmtdata[3]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.847      ;
; 0.709 ; UART_RX:inst4|pcnt[2]       ; UART_RX:inst4|bit_cnt[0]    ; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk ; 0.000        ; 0.001      ; 0.862      ;
+-------+-----------------------------+-----------------------------+------------------------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_RX:inst4|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.PARITY  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; UART_RX:inst4|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.PARITY|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst4|pclk ; Rise       ; inst4|xmtdata[0]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_TX:inst|pclk'                                                                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; UART_TX:inst|tx_data[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|bit_cnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst|pclk ; Rise       ; inst|tx_data[7]|clk        ;
+--------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst40|altpll_component|pll|clk[0]'                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[1]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[2]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[3]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[4]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|cnt[5]                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|flag                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|pclk                             ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst4|serialin_d                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[0]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[1]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[2]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[3]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[4]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[5]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[6]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[7]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|cnt[8]                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|flag                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|pclk                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|start_d                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[0]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[1]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[2]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[3]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[4]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[5]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[6]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst|temp_data[7]                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[0]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[0]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[1]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[1]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[2]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[2]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[3]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[3]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[4]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[4]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[5]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[5]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[6]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[6]                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[7]                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; data_latch:inst5|out_data[7]                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|combout                                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3|datad                                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|inclk[0]                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst3~clkctrl|outclk                           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst40|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[1]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[2]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[3]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[4]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|cnt[5]|clk                               ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|flag|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|pclk|clk                                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; inst40|altpll_component|pll|clk[0] ; Rise       ; inst4|serialin_d|clk                           ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '50Mhz_clk'                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; 50Mhz_clk|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; 50Mhz_clk ; Rise       ; inst40|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; 50Mhz_clk ; Rise       ; 50Mhz_clk                            ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; 3.218 ; 3.218 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; 3.210 ; 3.210 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; 0.755 ; 0.755 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; 0.310 ; 0.310 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; 0.326 ; 0.326 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; 0.143 ; 0.143 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; 0.097 ; 0.097 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; 0.134 ; 0.134 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; 0.222 ; 0.222 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; 0.086 ; 0.086 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; 0.755 ; 0.755 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; 3.006 ; 3.006 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; -3.098 ; -3.098 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; -2.445 ; -2.445 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; 0.034  ; 0.034  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; -0.190 ; -0.190 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; -0.206 ; -0.206 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; -0.023 ; -0.023 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; 0.023  ; 0.023  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; -0.014 ; -0.014 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; -0.102 ; -0.102 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; 0.034  ; 0.034  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; -0.635 ; -0.635 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; -2.842 ; -2.842 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 3.333 ; 3.333 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 5.102 ; 5.102 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 3.518 ; 3.518 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 3.389 ; 3.389 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 3.412 ; 3.412 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 3.436 ; 3.436 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 3.518 ; 3.518 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 3.508 ; 3.508 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 3.460 ; 3.460 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 3.333 ; 3.333 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 4.920 ; 4.920 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 3.389 ; 3.389 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 3.389 ; 3.389 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 3.412 ; 3.412 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 3.436 ; 3.436 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 3.518 ; 3.518 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 3.508 ; 3.508 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 3.460 ; 3.460 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 3.169 ;    ;    ; 3.169 ;
; tx_data[1] ; DATA_LED[1] ; 3.412 ;    ;    ; 3.412 ;
; tx_data[2] ; DATA_LED[2] ; 2.800 ;    ;    ; 2.800 ;
; tx_data[3] ; DATA_LED[3] ; 2.873 ;    ;    ; 2.873 ;
; tx_data[4] ; DATA_LED[4] ; 3.072 ;    ;    ; 3.072 ;
; tx_data[5] ; DATA_LED[5] ; 2.929 ;    ;    ; 2.929 ;
; tx_data[6] ; DATA_LED[6] ; 2.857 ;    ;    ; 2.857 ;
; tx_data[7] ; DATA_LED[7] ; 3.480 ;    ;    ; 3.480 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 3.169 ;    ;    ; 3.169 ;
; tx_data[1] ; DATA_LED[1] ; 3.412 ;    ;    ; 3.412 ;
; tx_data[2] ; DATA_LED[2] ; 2.800 ;    ;    ; 2.800 ;
; tx_data[3] ; DATA_LED[3] ; 2.873 ;    ;    ; 2.873 ;
; tx_data[4] ; DATA_LED[4] ; 3.072 ;    ;    ; 3.072 ;
; tx_data[5] ; DATA_LED[5] ; 2.929 ;    ;    ; 2.929 ;
; tx_data[6] ; DATA_LED[6] ; 2.857 ;    ;    ; 2.857 ;
; tx_data[7] ; DATA_LED[7] ; 3.480 ;    ;    ; 3.480 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -1.608  ; -2.222 ; N/A      ; N/A     ; -0.500              ;
;  50Mhz_clk                          ; N/A     ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  UART_RX:inst4|pclk                 ; -1.542  ; 0.183  ; N/A      ; N/A     ; -0.500              ;
;  UART_TX:inst|pclk                  ; -1.608  ; 0.174  ; N/A      ; N/A     ; -0.500              ;
;  inst40|altpll_component|pll|clk[0] ; -1.074  ; -2.222 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                     ; -57.324 ; -4.444 ; 0.0      ; 0.0     ; -44.0               ;
;  50Mhz_clk                          ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:inst4|pclk                 ; -32.342 ; 0.000  ; N/A      ; N/A     ; -27.000             ;
;  UART_TX:inst|pclk                  ; -16.309 ; 0.000  ; N/A      ; N/A     ; -17.000             ;
;  inst40|altpll_component|pll|clk[0] ; -8.673  ; -4.444 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+-------+-------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; 5.882 ; 5.882 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; 5.546 ; 5.546 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; 1.360 ; 1.360 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; 0.672 ; 0.672 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; 0.715 ; 0.715 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; 0.337 ; 0.337 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; 0.295 ; 0.295 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; 0.369 ; 0.369 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; 0.491 ; 0.491 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; 0.279 ; 0.279 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; 1.360 ; 1.360 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; 5.099 ; 5.099 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+--------------------+--------+--------+------------+------------------------------------+
; uart_rx     ; UART_RX:inst4|pclk ; -3.098 ; -3.098 ; Rise       ; UART_RX:inst4|pclk                 ;
; start       ; 50Mhz_clk          ; -2.445 ; -2.445 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; tx_data[*]  ; 50Mhz_clk          ; 0.034  ; 0.034  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[0] ; 50Mhz_clk          ; -0.190 ; -0.190 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[1] ; 50Mhz_clk          ; -0.206 ; -0.206 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[2] ; 50Mhz_clk          ; -0.023 ; -0.023 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[3] ; 50Mhz_clk          ; 0.023  ; 0.023  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[4] ; 50Mhz_clk          ; -0.014 ; -0.014 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[5] ; 50Mhz_clk          ; -0.102 ; -0.102 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[6] ; 50Mhz_clk          ; 0.034  ; 0.034  ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  tx_data[7] ; 50Mhz_clk          ; -0.635 ; -0.635 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
; uart_rx     ; 50Mhz_clk          ; -2.842 ; -2.842 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+--------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 5.848 ; 5.848 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 9.732 ; 9.732 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 6.585 ; 6.585 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 6.350 ; 6.350 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 6.329 ; 6.329 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 6.371 ; 6.371 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 6.375 ; 6.375 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 6.585 ; 6.585 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 6.575 ; 6.575 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 6.529 ; 6.529 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+-------------------+-------+-------+------------+------------------------------------+
; busy        ; UART_TX:inst|pclk ; 3.333 ; 3.333 ; Rise       ; UART_TX:inst|pclk                  ;
; uart_tx     ; UART_TX:inst|pclk ; 4.920 ; 4.920 ; Rise       ; UART_TX:inst|pclk                  ;
; rx_data[*]  ; 50Mhz_clk         ; 3.389 ; 3.389 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[0] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[1] ; 50Mhz_clk         ; 3.410 ; 3.410 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[2] ; 50Mhz_clk         ; 3.389 ; 3.389 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[3] ; 50Mhz_clk         ; 3.412 ; 3.412 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[4] ; 50Mhz_clk         ; 3.436 ; 3.436 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[5] ; 50Mhz_clk         ; 3.518 ; 3.518 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[6] ; 50Mhz_clk         ; 3.508 ; 3.508 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
;  rx_data[7] ; 50Mhz_clk         ; 3.460 ; 3.460 ; Rise       ; inst40|altpll_component|pll|clk[0] ;
+-------------+-------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 5.879 ;    ;    ; 5.879 ;
; tx_data[1] ; DATA_LED[1] ; 6.338 ;    ;    ; 6.338 ;
; tx_data[2] ; DATA_LED[2] ; 5.146 ;    ;    ; 5.146 ;
; tx_data[3] ; DATA_LED[3] ; 5.359 ;    ;    ; 5.359 ;
; tx_data[4] ; DATA_LED[4] ; 5.715 ;    ;    ; 5.715 ;
; tx_data[5] ; DATA_LED[5] ; 5.442 ;    ;    ; 5.442 ;
; tx_data[6] ; DATA_LED[6] ; 5.313 ;    ;    ; 5.313 ;
; tx_data[7] ; DATA_LED[7] ; 6.350 ;    ;    ; 6.350 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; tx_data[0] ; DATA_LED[0] ; 3.169 ;    ;    ; 3.169 ;
; tx_data[1] ; DATA_LED[1] ; 3.412 ;    ;    ; 3.412 ;
; tx_data[2] ; DATA_LED[2] ; 2.800 ;    ;    ; 2.800 ;
; tx_data[3] ; DATA_LED[3] ; 2.873 ;    ;    ; 2.873 ;
; tx_data[4] ; DATA_LED[4] ; 3.072 ;    ;    ; 3.072 ;
; tx_data[5] ; DATA_LED[5] ; 2.929 ;    ;    ; 2.929 ;
; tx_data[6] ; DATA_LED[6] ; 2.857 ;    ;    ; 2.857 ;
; tx_data[7] ; DATA_LED[7] ; 3.480 ;    ;    ; 3.480 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 161      ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 44       ; 1        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk                 ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk                 ; 211      ; 0        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk                  ; 10       ; 0        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; UART_TX:inst|pclk                  ; 112      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; inst40|altpll_component|pll|clk[0] ; inst40|altpll_component|pll|clk[0] ; 161      ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; inst40|altpll_component|pll|clk[0] ; 44       ; 1        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; inst40|altpll_component|pll|clk[0] ; 2        ; 1        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_RX:inst4|pclk                 ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst4|pclk                 ; UART_RX:inst4|pclk                 ; 211      ; 0        ; 0        ; 0        ;
; inst40|altpll_component|pll|clk[0] ; UART_TX:inst|pclk                  ; 10       ; 0        ; 0        ; 0        ;
; UART_TX:inst|pclk                  ; UART_TX:inst|pclk                  ; 112      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 109   ; 109  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 25 16:37:01 2019
Info: Command: quartus_sta UART_TX -c UART_TX
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_TX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name 50Mhz_clk 50Mhz_clk
    Info (332110): create_generated_clock -source {inst40|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst40|altpll_component|pll|clk[0]} {inst40|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_TX:inst|pclk UART_TX:inst|pclk
    Info (332105): create_clock -period 1.000 -name UART_RX:inst4|pclk UART_RX:inst4|pclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.608       -16.309 UART_TX:inst|pclk 
    Info (332119):    -1.542       -32.342 UART_RX:inst4|pclk 
    Info (332119):    -1.074        -8.673 inst40|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.222        -4.444 inst40|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 UART_RX:inst4|pclk 
    Info (332119):     0.391         0.000 UART_TX:inst|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -27.000 UART_RX:inst4|pclk 
    Info (332119):    -0.500       -17.000 UART_TX:inst|pclk 
    Info (332119):     4.000         0.000 inst40|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 50Mhz_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.278        -1.946 UART_TX:inst|pclk 
    Info (332119):    -0.246        -2.232 UART_RX:inst4|pclk 
    Info (332119):    -0.200        -1.600 inst40|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.195        -2.390 inst40|altpll_component|pll|clk[0] 
    Info (332119):     0.174         0.000 UART_TX:inst|pclk 
    Info (332119):     0.183         0.000 UART_RX:inst4|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -27.000 UART_RX:inst4|pclk 
    Info (332119):    -0.500       -17.000 UART_TX:inst|pclk 
    Info (332119):     4.000         0.000 inst40|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 50Mhz_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Fri Oct 25 16:37:03 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


