TimeQuest Timing Analyzer report for CEG3155_PROJECT
Wed Dec 04 21:14:02 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Recovery: 'gclk'
 15. Slow 1200mV 85C Model Removal: 'gclk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'gclk'
 29. Slow 1200mV 0C Model Hold: 'gclk'
 30. Slow 1200mV 0C Model Recovery: 'gclk'
 31. Slow 1200mV 0C Model Removal: 'gclk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'gclk'
 44. Fast 1200mV 0C Model Hold: 'gclk'
 45. Fast 1200mV 0C Model Recovery: 'gclk'
 46. Fast 1200mV 0C Model Removal: 'gclk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 353.48 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; gclk  ; -1.829 ; -17.859            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; gclk  ; -1.068 ; -10.528               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; gclk  ; 0.931 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -24.845                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.829 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.748      ;
; -1.829 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.748      ;
; -1.820 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.739      ;
; -1.816 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.510     ; 2.304      ;
; -1.804 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.510     ; 2.292      ;
; -1.804 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.510     ; 2.292      ;
; -1.782 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.700      ;
; -1.782 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.700      ;
; -1.773 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.691      ;
; -1.733 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.652      ;
; -1.733 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.652      ;
; -1.724 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.643      ;
; -1.653 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.571      ;
; -1.653 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.571      ;
; -1.644 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.562      ;
; -1.636 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.555      ;
; -1.630 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.549      ;
; -1.628 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.546      ;
; -1.621 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.539      ;
; -1.621 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.539      ;
; -1.618 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.537      ;
; -1.617 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.536      ;
; -1.612 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.531      ;
; -1.611 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.530      ;
; -1.555 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.474      ;
; -1.548 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.467      ;
; -1.534 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.078     ; 2.454      ;
; -1.534 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.078     ; 2.454      ;
; -1.525 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.078     ; 2.445      ;
; -1.494 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.412      ;
; -1.492 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.410      ;
; -1.492 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.410      ;
; -1.477 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.965      ;
; -1.462 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.381      ;
; -1.462 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.381      ;
; -1.459 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.947      ;
; -1.458 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.946      ;
; -1.453 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.372      ;
; -1.370 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.289      ;
; -1.370 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.289      ;
; -1.361 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.280      ;
; -1.349 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.511     ; 1.836      ;
; -1.344 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.263      ;
; -1.344 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.263      ;
; -1.335 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 2.254      ;
; -1.260 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.178      ;
; -1.144 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.062      ;
; -1.141 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.059      ;
; -1.141 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.059      ;
; -1.127 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.045      ;
; -1.093 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.011      ;
; -1.093 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.011      ;
; -1.079 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.998      ;
; -0.980 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.898      ;
; -0.980 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.898      ;
; -0.957 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.875      ;
; -0.954 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.096     ; 1.856      ;
; -0.949 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.867      ;
; -0.947 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.866      ;
; -0.947 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.866      ;
; -0.938 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.857      ;
; -0.934 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.097     ; 1.835      ;
; -0.934 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.852      ;
; -0.932 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.850      ;
; -0.932 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.850      ;
; -0.920 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.838      ;
; -0.909 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.397      ;
; -0.906 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.394      ;
; -0.874 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.362      ;
; -0.841 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.329      ;
; -0.821 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.740      ;
; -0.817 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.736      ;
; -0.815 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.510     ; 1.303      ;
; -0.796 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.714      ;
; -0.773 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.691      ;
; -0.768 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.686      ;
; -0.712 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.334      ; 2.044      ;
; -0.664 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.335      ; 1.997      ;
; -0.643 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.562      ;
; -0.639 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.558      ;
; -0.621 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.078     ; 1.541      ;
; -0.617 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.078     ; 1.537      ;
; -0.565 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.484      ;
; -0.534 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.334      ; 1.866      ;
; -0.379 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.335      ; 1.712      ;
; -0.272 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.191      ;
; -0.217 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.136      ;
; -0.168 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.087      ;
; -0.155 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.074      ;
; 0.083  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.836      ;
; 0.117  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.802      ;
; 0.154  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.765      ;
; 0.185  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.079     ; 0.734      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.674      ;
; 0.439 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.704      ;
; 0.447 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.511      ; 1.144      ;
; 0.453 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.718      ;
; 0.584 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.510      ; 1.280      ;
; 0.648 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.913      ;
; 0.668 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.933      ;
; 0.674 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.939      ;
; 0.693 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.958      ;
; 0.694 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.959      ;
; 0.700 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.965      ;
; 0.828 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.094      ;
; 0.838 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.510      ; 1.534      ;
; 0.843 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.109      ;
; 0.905 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.510      ; 1.601      ;
; 0.974 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.240      ;
; 1.016 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.078      ; 1.280      ;
; 1.089 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.354      ;
; 1.097 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.363      ;
; 1.101 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.367      ;
; 1.108 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.373      ;
; 1.203 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.469      ;
; 1.217 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.483      ;
; 1.220 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.486      ;
; 1.220 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.486      ;
; 1.270 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.078      ; 1.534      ;
; 1.300 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.151      ;
; 1.306 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.157      ;
; 1.325 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.591      ;
; 1.384 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.650      ;
; 1.389 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.334     ; 1.241      ;
; 1.393 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.334     ; 1.245      ;
; 1.397 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.248      ;
; 1.453 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.096      ; 1.735      ;
; 1.459 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.724      ;
; 1.460 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.725      ;
; 1.509 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.774      ;
; 1.557 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.823      ;
; 1.653 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.918      ;
; 1.679 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.945      ;
; 1.788 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.639      ;
; 1.833 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.098      ;
; 1.834 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.099      ;
; 1.842 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.107      ;
; 1.843 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.108      ;
; 1.883 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.148      ;
; 1.892 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.157      ;
; 1.933 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.198      ;
; 1.934 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.199      ;
; 1.946 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.211      ;
; 1.947 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.212      ;
; 1.951 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.216      ;
; 1.965 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.231      ;
; 1.966 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.232      ;
; 1.975 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.826      ;
; 1.976 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.827      ;
; 1.983 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.248      ;
; 1.992 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.335     ; 1.843      ;
; 1.994 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.259      ;
; 1.999 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.264      ;
; 2.000 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.266      ;
; 2.000 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.265      ;
; 2.001 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.266      ;
; 2.049 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.314      ;
; 2.061 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.326      ;
; 2.061 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.326      ;
; 2.068 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.333      ;
; 2.069 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.334      ;
; 2.075 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.340      ;
; 2.076 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.341      ;
; 2.076 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.341      ;
; 2.115 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.380      ;
; 2.117 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.382      ;
; 2.131 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.396      ;
; 2.132 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.397      ;
; 2.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.446      ;
; 2.198 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.463      ;
; 2.199 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.464      ;
; 2.239 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.079      ; 2.504      ;
; 2.256 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.334     ; 2.108      ;
; 2.257 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.334     ; 2.109      ;
; 2.292 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.334     ; 2.144      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'gclk'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.068 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.986      ;
; -1.042 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.961      ;
; -1.042 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.961      ;
; -1.042 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.961      ;
; -1.042 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.961      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.761      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.761      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.761      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.761      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.079     ; 1.761      ;
; -0.654 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.334      ; 1.986      ;
; -0.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.335      ; 1.761      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'gclk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.931 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.510      ; 1.627      ;
; 1.149 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.510      ; 1.845      ;
; 1.362 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.627      ;
; 1.362 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.627      ;
; 1.362 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.627      ;
; 1.362 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.627      ;
; 1.362 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.627      ;
; 1.558 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.824      ;
; 1.558 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.824      ;
; 1.558 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.824      ;
; 1.558 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.824      ;
; 1.581 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.078      ; 1.845      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.226 ; 3.587 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.226 ; 3.576 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 3.219 ; 3.587 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.715 ; 3.054 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 3.060 ; 3.393 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.656 ; 4.000 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.095 ; 3.441 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.227 ; 3.569 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.656 ; 4.000 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.319 ; 3.655 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.270 ; 1.581 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -1.204 ; -1.567 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -1.602 ; -1.967 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -1.651 ; -1.954 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.204 ; -1.567 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.587 ; -1.871 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.745 ; -2.096 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.745 ; -2.096 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.910 ; -2.207 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -2.154 ; -2.497 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.857 ; -2.161 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.828 ; -1.117 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 8.675 ; 8.671 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 7.508 ; 7.519 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 8.401 ; 8.342 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 8.221 ; 8.185 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 8.675 ; 8.671 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 8.155 ; 8.191 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 8.728 ; 8.718 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 7.520 ; 7.502 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 8.296 ; 8.282 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 8.728 ; 8.680 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 8.367 ; 8.384 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 8.670 ; 8.718 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 9.053 ; 9.152 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 8.728 ; 8.623 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 8.712 ; 8.697 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 8.271 ; 8.253 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 9.050 ; 8.941 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 8.701 ; 8.589 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 8.704 ; 8.612 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 9.053 ; 9.152 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 8.268 ; 8.243 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 7.904 ; 7.884 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 8.087 ; 8.074 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 8.197 ; 8.227 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 8.266 ; 8.243 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 8.268 ; 8.226 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 8.137 ; 8.104 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 7.870 ; 7.929 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 8.685 ; 8.681 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 7.570 ; 7.552 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 8.685 ; 8.681 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 8.161 ; 8.125 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 8.719 ; 8.668 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 7.884 ; 7.912 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 8.367 ; 8.384 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 8.719 ; 8.668 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 7.179 ; 7.148 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 7.253 ; 7.264 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 7.253 ; 7.264 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 7.936 ; 7.930 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 7.586 ; 7.605 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 8.256 ; 8.194 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 7.575 ; 7.556 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 7.263 ; 7.245 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 7.263 ; 7.245 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 7.724 ; 7.731 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 8.267 ; 8.263 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 7.816 ; 7.812 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 8.253 ; 8.257 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 7.086 ; 6.976 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 7.442 ; 7.376 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 7.475 ; 7.409 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 7.086 ; 6.976 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 7.751 ; 7.681 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 7.427 ; 7.388 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 7.467 ; 7.432 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 7.774 ; 7.850 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 7.427 ; 7.435 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 7.476 ; 7.435 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 7.654 ; 7.609 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 7.768 ; 7.756 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 7.818 ; 7.789 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 7.835 ; 7.762 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 7.709 ; 7.652 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 7.427 ; 7.447 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 7.313 ; 7.295 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 7.313 ; 7.295 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 8.266 ; 8.204 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 7.526 ; 7.545 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 7.615 ; 7.642 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 7.615 ; 7.642 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 7.816 ; 7.812 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 8.258 ; 8.252 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 6.938 ; 6.907 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 387.6 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -1.580 ; -14.674           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.859 ; -8.298               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 0.838 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -24.845                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.580 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.508      ;
; -1.579 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.507      ;
; -1.577 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.467     ; 2.109      ;
; -1.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.494      ;
; -1.566 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.493      ;
; -1.565 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.467     ; 2.097      ;
; -1.564 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.467     ; 2.096      ;
; -1.554 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.482      ;
; -1.541 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.468      ;
; -1.498 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.426      ;
; -1.497 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.425      ;
; -1.472 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.400      ;
; -1.447 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.374      ;
; -1.446 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.373      ;
; -1.421 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.348      ;
; -1.420 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.347      ;
; -1.419 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.346      ;
; -1.409 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.337      ;
; -1.408 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.336      ;
; -1.394 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.321      ;
; -1.386 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.314      ;
; -1.383 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.311      ;
; -1.358 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.286      ;
; -1.357 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.285      ;
; -1.334 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.262      ;
; -1.333 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.261      ;
; -1.316 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.070     ; 2.245      ;
; -1.315 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.070     ; 2.244      ;
; -1.315 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.243      ;
; -1.300 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.227      ;
; -1.299 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.226      ;
; -1.290 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.070     ; 2.219      ;
; -1.274 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.201      ;
; -1.266 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.194      ;
; -1.265 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.193      ;
; -1.253 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.784      ;
; -1.252 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.783      ;
; -1.243 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.774      ;
; -1.240 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.168      ;
; -1.170 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.098      ;
; -1.169 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.097      ;
; -1.149 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.077      ;
; -1.148 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.076      ;
; -1.144 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.072      ;
; -1.123 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.467     ; 1.655      ;
; -1.123 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.051      ;
; -1.100 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.028      ;
; -0.991 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.919      ;
; -0.934 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.862      ;
; -0.934 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.862      ;
; -0.919 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.847      ;
; -0.887 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.815      ;
; -0.887 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.815      ;
; -0.874 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.803      ;
; -0.811 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.739      ;
; -0.811 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.739      ;
; -0.787 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.715      ;
; -0.777 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.087     ; 1.689      ;
; -0.773 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.701      ;
; -0.772 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.700      ;
; -0.760 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.688      ;
; -0.755 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.467     ; 1.287      ;
; -0.754 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.682      ;
; -0.752 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.467     ; 1.284      ;
; -0.742 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.086     ; 1.655      ;
; -0.740 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.668      ;
; -0.740 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.668      ;
; -0.734 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.662      ;
; -0.726 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.654      ;
; -0.683 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.214      ;
; -0.682 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.213      ;
; -0.643 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.571      ;
; -0.639 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.567      ;
; -0.638 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.169      ;
; -0.636 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.564      ;
; -0.622 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.550      ;
; -0.617 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.545      ;
; -0.538 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.310      ; 1.847      ;
; -0.493 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.311      ; 1.803      ;
; -0.481 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.409      ;
; -0.478 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.406      ;
; -0.468 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.397      ;
; -0.465 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.394      ;
; -0.406 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.310      ; 1.715      ;
; -0.397 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.325      ;
; -0.262 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.310      ; 1.571      ;
; -0.140 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.068      ;
; -0.096 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.024      ;
; -0.050 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.978      ;
; -0.034 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.962      ;
; 0.168  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.760      ;
; 0.206  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.722      ;
; 0.245  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.683      ;
; 0.269  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.071     ; 0.659      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.086      ; 0.597      ;
; 0.355 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.608      ;
; 0.404 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.646      ;
; 0.411 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.653      ;
; 0.426 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.467      ; 1.064      ;
; 0.536 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.467      ; 1.174      ;
; 0.592 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.834      ;
; 0.609 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.851      ;
; 0.615 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.857      ;
; 0.632 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.874      ;
; 0.633 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.875      ;
; 0.638 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 0.880      ;
; 0.763 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.467      ; 1.401      ;
; 0.767 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.009      ;
; 0.783 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.025      ;
; 0.822 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.468      ; 1.461      ;
; 0.901 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.143      ;
; 0.901 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.143      ;
; 0.934 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.175      ;
; 0.985 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.227      ;
; 0.989 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.231      ;
; 1.012 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.254      ;
; 1.015 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.257      ;
; 1.076 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.318      ;
; 1.090 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.332      ;
; 1.123 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.365      ;
; 1.124 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.366      ;
; 1.161 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.402      ;
; 1.187 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.429      ;
; 1.203 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.064      ;
; 1.208 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.069      ;
; 1.255 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.116      ;
; 1.259 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.120      ;
; 1.268 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.510      ;
; 1.274 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.135      ;
; 1.324 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.566      ;
; 1.325 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.567      ;
; 1.330 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.087      ; 1.588      ;
; 1.374 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.616      ;
; 1.391 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.633      ;
; 1.502 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.744      ;
; 1.516 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.758      ;
; 1.640 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.311     ; 1.500      ;
; 1.650 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.892      ;
; 1.651 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.893      ;
; 1.659 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.901      ;
; 1.660 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.902      ;
; 1.714 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.956      ;
; 1.723 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.965      ;
; 1.730 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.972      ;
; 1.731 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.973      ;
; 1.756 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.997      ;
; 1.757 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.998      ;
; 1.769 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.630      ;
; 1.770 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.631      ;
; 1.773 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.015      ;
; 1.787 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.029      ;
; 1.788 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.030      ;
; 1.794 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.036      ;
; 1.807 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.049      ;
; 1.808 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.050      ;
; 1.820 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.061      ;
; 1.821 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.063      ;
; 1.821 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.682      ;
; 1.836 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.078      ;
; 1.865 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.106      ;
; 1.866 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.107      ;
; 1.868 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.110      ;
; 1.873 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.114      ;
; 1.874 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.115      ;
; 1.902 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.144      ;
; 1.903 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.145      ;
; 1.908 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.150      ;
; 1.927 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.169      ;
; 1.928 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.170      ;
; 1.929 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.170      ;
; 1.937 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.178      ;
; 1.983 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.224      ;
; 1.984 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.225      ;
; 1.989 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.231      ;
; 2.047 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.070      ; 2.288      ;
; 2.058 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.919      ;
; 2.059 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.920      ;
; 2.091 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.310     ; 1.952      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.859 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.787      ;
; -0.838 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.767      ;
; -0.838 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.767      ;
; -0.838 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.767      ;
; -0.838 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.070     ; 1.767      ;
; -0.665 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.593      ;
; -0.665 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.593      ;
; -0.665 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.593      ;
; -0.665 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.593      ;
; -0.665 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.593      ;
; -0.478 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.310      ; 1.787      ;
; -0.284 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.310      ; 1.593      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.838 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.468      ; 1.477      ;
; 1.055 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.467      ; 1.693      ;
; 1.235 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.477      ;
; 1.235 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.477      ;
; 1.235 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.477      ;
; 1.235 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.477      ;
; 1.235 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.477      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.452 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.693      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.298  ; 0.484        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 2.891 ; 3.131 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 2.891 ; 3.119 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.881 ; 3.131 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.407 ; 2.641 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 2.734 ; 2.954 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.309 ; 3.528 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 2.791 ; 3.015 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 2.900 ; 3.135 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.309 ; 3.528 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 2.978 ; 3.216 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.081 ; 1.279 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -1.022 ; -1.280 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -1.409 ; -1.627 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -1.429 ; -1.648 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.022 ; -1.280 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.382 ; -1.560 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.547 ; -1.743 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.547 ; -1.743 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.663 ; -1.885 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -1.922 ; -2.108 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.610 ; -1.840 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.688 ; -0.868 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 7.890 ; 7.781 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 6.740 ; 6.814 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 7.563 ; 7.546 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 7.377 ; 7.424 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 7.890 ; 7.781 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 7.394 ; 7.347 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 7.870 ; 7.860 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 6.815 ; 6.731 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 7.434 ; 7.507 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 7.870 ; 7.856 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 7.607 ; 7.510 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 7.846 ; 7.860 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 8.181 ; 8.276 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 7.881 ; 7.778 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 7.879 ; 7.800 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 7.447 ; 7.396 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 8.181 ; 8.069 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 7.841 ; 7.753 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 7.863 ; 7.775 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 8.165 ; 8.276 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 7.458 ; 7.390 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 7.125 ; 7.068 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 7.327 ; 7.236 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 7.390 ; 7.377 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 7.458 ; 7.390 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 7.455 ; 7.378 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 7.322 ; 7.267 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 7.054 ; 7.136 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 7.900 ; 7.791 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 6.865 ; 6.781 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 7.900 ; 7.791 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 7.317 ; 7.364 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 7.861 ; 7.847 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 7.082 ; 7.184 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 7.607 ; 7.510 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 7.861 ; 7.847 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 6.499 ; 6.412 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 6.497 ; 6.569 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 6.497 ; 6.569 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 7.194 ; 7.102 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 6.796 ; 6.885 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 7.438 ; 7.398 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 6.855 ; 6.766 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 6.568 ; 6.487 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 6.568 ; 6.487 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 6.912 ; 6.990 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 7.503 ; 7.404 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 7.090 ; 6.988 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 7.394 ; 7.493 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 6.359 ; 6.258 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 6.739 ; 6.616 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 6.765 ; 6.651 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 6.359 ; 6.258 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 7.026 ; 6.895 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 6.709 ; 6.612 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 6.762 ; 6.646 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 6.988 ; 7.119 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 6.654 ; 6.663 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 6.744 ; 6.663 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 6.936 ; 6.819 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 7.028 ; 6.944 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 7.076 ; 6.981 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 7.049 ; 6.990 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 6.937 ; 6.859 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 6.654 ; 6.727 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 6.618 ; 6.537 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 6.618 ; 6.537 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 7.448 ; 7.408 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 6.736 ; 6.825 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 6.827 ; 6.926 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 6.827 ; 6.926 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 7.090 ; 6.988 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 7.494 ; 7.396 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 6.267 ; 6.182 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -0.348 ; -1.369            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.030 ; -0.102               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 0.449 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -21.100                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.295      ;
; -0.347 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.294      ;
; -0.339 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.242     ; 1.084      ;
; -0.338 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.242     ; 1.083      ;
; -0.335 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.282      ;
; -0.322 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.242     ; 1.067      ;
; -0.316 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.263      ;
; -0.315 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.262      ;
; -0.304 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.251      ;
; -0.303 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.250      ;
; -0.299 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.246      ;
; -0.291 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.238      ;
; -0.288 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.235      ;
; -0.287 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.234      ;
; -0.273 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.220      ;
; -0.272 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.219      ;
; -0.271 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.218      ;
; -0.265 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.212      ;
; -0.264 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.211      ;
; -0.256 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.203      ;
; -0.254 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.201      ;
; -0.253 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.200      ;
; -0.248 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.195      ;
; -0.237 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.184      ;
; -0.223 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.170      ;
; -0.222 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.169      ;
; -0.207 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.154      ;
; -0.204 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.151      ;
; -0.203 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.150      ;
; -0.201 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.039     ; 1.149      ;
; -0.200 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.039     ; 1.148      ;
; -0.197 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.942      ;
; -0.196 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.941      ;
; -0.188 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.039     ; 1.136      ;
; -0.187 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.134      ;
; -0.180 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.925      ;
; -0.163 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.110      ;
; -0.162 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.109      ;
; -0.146 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.093      ;
; -0.142 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.243     ; 0.886      ;
; -0.122 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.068      ;
; -0.118 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.065      ;
; -0.109 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.056      ;
; -0.109 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.056      ;
; -0.108 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.055      ;
; -0.096 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 1.043      ;
; -0.045 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.992      ;
; -0.040 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.987      ;
; -0.039 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.986      ;
; -0.036 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.982      ;
; -0.020 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.967      ;
; -0.019 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.966      ;
; -0.012 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.959      ;
; 0.032  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.915      ;
; 0.033  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.914      ;
; 0.039  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.908      ;
; 0.048  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.898      ;
; 0.052  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.047     ; 0.888      ;
; 0.053  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.894      ;
; 0.053  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.894      ;
; 0.054  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.048     ; 0.885      ;
; 0.054  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.893      ;
; 0.056  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.891      ;
; 0.057  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.890      ;
; 0.060  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.887      ;
; 0.069  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.878      ;
; 0.077  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.668      ;
; 0.080  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.665      ;
; 0.086  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.659      ;
; 0.103  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.642      ;
; 0.107  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.840      ;
; 0.110  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.242     ; 0.635      ;
; 0.110  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.837      ;
; 0.111  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.836      ;
; 0.125  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.822      ;
; 0.133  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.814      ;
; 0.160  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.154      ; 0.981      ;
; 0.184  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.155      ; 0.958      ;
; 0.191  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.756      ;
; 0.194  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.753      ;
; 0.207  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.039     ; 0.741      ;
; 0.210  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.039     ; 0.738      ;
; 0.219  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.728      ;
; 0.244  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.154      ; 0.897      ;
; 0.332  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.155      ; 0.810      ;
; 0.376  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.571      ;
; 0.404  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.543      ;
; 0.430  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.517      ;
; 0.432  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.515      ;
; 0.552  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.395      ;
; 0.565  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.382      ;
; 0.588  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.359      ;
; 0.588  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.359      ;
; 0.588  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.359      ;
; 0.588  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.359      ;
; 0.597  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.350      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.307      ;
; 0.183 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.314      ;
; 0.196 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.320      ;
; 0.201 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.243      ; 0.528      ;
; 0.208 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.332      ;
; 0.250 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.242      ; 0.576      ;
; 0.295 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.419      ;
; 0.307 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.431      ;
; 0.319 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.443      ;
; 0.320 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.444      ;
; 0.324 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.448      ;
; 0.374 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.498      ;
; 0.380 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.242      ; 0.706      ;
; 0.382 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.506      ;
; 0.387 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.242      ; 0.713      ;
; 0.432 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.556      ;
; 0.432 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.556      ;
; 0.453 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.039      ; 0.576      ;
; 0.491 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.615      ;
; 0.503 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.628      ;
; 0.506 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.631      ;
; 0.510 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.634      ;
; 0.548 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.672      ;
; 0.548 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.672      ;
; 0.551 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.675      ;
; 0.552 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.676      ;
; 0.583 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.039      ; 0.706      ;
; 0.589 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.518      ;
; 0.594 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.523      ;
; 0.610 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.734      ;
; 0.631 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.755      ;
; 0.632 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.561      ;
; 0.639 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.154     ; 0.569      ;
; 0.642 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.047      ; 0.773      ;
; 0.642 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.154     ; 0.572      ;
; 0.684 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.808      ;
; 0.688 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.812      ;
; 0.689 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.813      ;
; 0.736 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.860      ;
; 0.745 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.869      ;
; 0.795 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.919      ;
; 0.820 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.749      ;
; 0.876 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.000      ;
; 0.878 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.002      ;
; 0.879 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.003      ;
; 0.879 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.003      ;
; 0.883 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.007      ;
; 0.884 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.008      ;
; 0.899 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.023      ;
; 0.900 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.024      ;
; 0.900 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.829      ;
; 0.901 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.830      ;
; 0.903 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.027      ;
; 0.904 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.155     ; 0.833      ;
; 0.910 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.034      ;
; 0.911 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.035      ;
; 0.913 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.037      ;
; 0.914 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.038      ;
; 0.917 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.041      ;
; 0.918 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.043      ;
; 0.919 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.044      ;
; 0.922 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.047      ;
; 0.929 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.053      ;
; 0.930 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.054      ;
; 0.933 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.057      ;
; 0.948 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.072      ;
; 0.951 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.075      ;
; 0.952 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.076      ;
; 0.952 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.076      ;
; 0.952 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.076      ;
; 0.953 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.077      ;
; 0.953 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.077      ;
; 0.955 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.079      ;
; 0.956 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.080      ;
; 1.006 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.130      ;
; 1.007 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.131      ;
; 1.010 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.134      ;
; 1.014 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.138      ;
; 1.014 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.138      ;
; 1.015 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.040      ; 1.139      ;
; 1.059 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.154     ; 0.989      ;
; 1.060 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.154     ; 0.990      ;
; 1.061 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.154     ; 0.991      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.030 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.976      ;
; -0.018 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.965      ;
; -0.018 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.965      ;
; -0.018 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.965      ;
; -0.018 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.965      ;
; 0.089  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.858      ;
; 0.089  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.858      ;
; 0.089  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.858      ;
; 0.089  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.858      ;
; 0.089  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.040     ; 0.858      ;
; 0.165  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.154      ; 0.976      ;
; 0.284  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.155      ; 0.858      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.449 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.242      ; 0.775      ;
; 0.540 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.242      ; 0.866      ;
; 0.651 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.775      ;
; 0.651 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.775      ;
; 0.735 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.859      ;
; 0.735 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.859      ;
; 0.735 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.859      ;
; 0.735 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.040      ; 0.859      ;
; 0.743 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.039      ; 0.866      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 1.543 ; 2.125 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 1.527 ; 2.110 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 1.543 ; 2.125 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 1.236 ; 1.794 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 1.442 ; 2.014 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 1.746 ; 2.348 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 1.450 ; 2.021 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 1.531 ; 2.110 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 1.746 ; 2.348 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 1.575 ; 2.152 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 0.545 ; 1.131 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.500 ; -1.080 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.724 ; -1.324 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.762 ; -1.320 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.500 ; -1.080 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.722 ; -1.277 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.771 ; -1.366 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.771 ; -1.366 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.872 ; -1.435 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.998 ; -1.622 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.857 ; -1.417 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.325 ; -0.897 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 4.549 ; 4.697 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 4.088 ; 3.972 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 4.478 ; 4.442 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 4.447 ; 4.285 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 4.549 ; 4.697 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 4.255 ; 4.417 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 4.644 ; 4.644 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 3.950 ; 4.069 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 4.447 ; 4.284 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 4.644 ; 4.644 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 4.332 ; 4.514 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 4.634 ; 4.634 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 4.871 ; 4.792 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 4.555 ; 4.585 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 4.544 ; 4.643 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 4.312 ; 4.363 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 4.720 ; 4.773 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 4.543 ; 4.522 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 4.528 ; 4.593 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 4.871 ; 4.792 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 4.368 ; 4.432 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 4.185 ; 4.233 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 4.250 ; 4.326 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 4.325 ; 4.425 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 4.356 ; 4.432 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 4.368 ; 4.427 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 4.284 ; 4.338 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 4.221 ; 4.195 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 4.559 ; 4.707 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 4.000 ; 4.119 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 4.559 ; 4.707 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 4.387 ; 4.225 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 4.636 ; 4.634 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 4.318 ; 4.176 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 4.332 ; 4.514 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 4.636 ; 4.634 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 3.790 ; 3.876 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 3.957 ; 3.845 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 3.957 ; 3.845 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 4.145 ; 4.226 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 4.128 ; 3.999 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 4.333 ; 4.363 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 3.969 ; 4.098 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 3.822 ; 3.937 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 3.822 ; 3.937 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 4.160 ; 4.023 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 4.313 ; 4.419 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 4.071 ; 4.227 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 4.409 ; 4.303 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 3.724 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 3.885 ; 3.955 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 3.898 ; 3.979 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 3.724 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 4.044 ; 4.135 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 3.885 ; 3.984 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 3.888 ; 4.008 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 4.215 ; 4.114 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 3.902 ; 3.895 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 3.902 ; 3.946 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 3.979 ; 4.035 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 4.053 ; 4.133 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 4.074 ; 4.146 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 4.115 ; 4.131 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 4.000 ; 4.050 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 3.939 ; 3.895 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 3.872 ; 3.939 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 3.872 ; 3.986 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 4.343 ; 4.373 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 4.068 ; 3.939 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 4.071 ; 4.041 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 4.178 ; 4.041 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 4.071 ; 4.227 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 4.306 ; 4.409 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 3.670 ; 3.754 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.829  ; 0.175 ; -1.068   ; 0.449   ; -3.000              ;
;  gclk            ; -1.829  ; 0.175 ; -1.068   ; 0.449   ; -3.000              ;
; Design-wide TNS  ; -17.859 ; 0.0   ; -10.528  ; 0.0     ; -24.845             ;
;  gclk            ; -17.859 ; 0.000 ; -10.528  ; 0.000   ; -24.845             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.226 ; 3.587 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.226 ; 3.576 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 3.219 ; 3.587 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.715 ; 3.054 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 3.060 ; 3.393 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.656 ; 4.000 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.095 ; 3.441 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.227 ; 3.569 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.656 ; 4.000 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.319 ; 3.655 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.270 ; 1.581 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.500 ; -1.080 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.724 ; -1.324 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.762 ; -1.320 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.500 ; -1.080 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.722 ; -1.277 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.771 ; -1.366 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.771 ; -1.366 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.872 ; -1.435 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.998 ; -1.622 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.857 ; -1.417 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.325 ; -0.868 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 8.675 ; 8.671 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 7.508 ; 7.519 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 8.401 ; 8.342 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 8.221 ; 8.185 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 8.675 ; 8.671 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 8.155 ; 8.191 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 8.728 ; 8.718 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 7.520 ; 7.502 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 8.296 ; 8.282 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 8.728 ; 8.680 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 8.367 ; 8.384 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 8.670 ; 8.718 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 9.053 ; 9.152 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 8.728 ; 8.623 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 8.712 ; 8.697 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 8.271 ; 8.253 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 9.050 ; 8.941 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 8.701 ; 8.589 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 8.704 ; 8.612 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 9.053 ; 9.152 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 8.268 ; 8.243 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 7.904 ; 7.884 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 8.087 ; 8.074 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 8.197 ; 8.227 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 8.266 ; 8.243 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 8.268 ; 8.226 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 8.137 ; 8.104 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 7.870 ; 7.929 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 8.685 ; 8.681 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 7.570 ; 7.552 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 8.685 ; 8.681 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 8.161 ; 8.125 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 8.719 ; 8.668 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 7.884 ; 7.912 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 8.367 ; 8.384 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 8.719 ; 8.668 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 7.179 ; 7.148 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_MS_color[*]   ; gclk       ; 3.957 ; 3.845 ; Rise       ; gclk            ;
;  o_MS_color[0]  ; gclk       ; 3.957 ; 3.845 ; Rise       ; gclk            ;
;  o_MS_color[1]  ; gclk       ; 4.145 ; 4.226 ; Rise       ; gclk            ;
;  o_MS_color[2]  ; gclk       ; 4.128 ; 3.999 ; Rise       ; gclk            ;
;  o_MS_color[3]  ; gclk       ; 4.333 ; 4.363 ; Rise       ; gclk            ;
;  o_MS_color[4]  ; gclk       ; 3.969 ; 4.098 ; Rise       ; gclk            ;
; o_SS_color[*]   ; gclk       ; 3.822 ; 3.937 ; Rise       ; gclk            ;
;  o_SS_color[0]  ; gclk       ; 3.822 ; 3.937 ; Rise       ; gclk            ;
;  o_SS_color[1]  ; gclk       ; 4.160 ; 4.023 ; Rise       ; gclk            ;
;  o_SS_color[2]  ; gclk       ; 4.313 ; 4.419 ; Rise       ; gclk            ;
;  o_SS_color[3]  ; gclk       ; 4.071 ; 4.227 ; Rise       ; gclk            ;
;  o_SS_color[4]  ; gclk       ; 4.409 ; 4.303 ; Rise       ; gclk            ;
; o_bcd1[*]       ; gclk       ; 3.724 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[0]      ; gclk       ; 3.885 ; 3.955 ; Rise       ; gclk            ;
;  o_bcd1[1]      ; gclk       ; 3.898 ; 3.979 ; Rise       ; gclk            ;
;  o_bcd1[2]      ; gclk       ; 3.724 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[3]      ; gclk       ; 4.044 ; 4.135 ; Rise       ; gclk            ;
;  o_bcd1[4]      ; gclk       ; 3.885 ; 3.984 ; Rise       ; gclk            ;
;  o_bcd1[5]      ; gclk       ; 3.888 ; 4.008 ; Rise       ; gclk            ;
;  o_bcd1[6]      ; gclk       ; 4.215 ; 4.114 ; Rise       ; gclk            ;
; o_bcd2[*]       ; gclk       ; 3.902 ; 3.895 ; Rise       ; gclk            ;
;  o_bcd2[0]      ; gclk       ; 3.902 ; 3.946 ; Rise       ; gclk            ;
;  o_bcd2[1]      ; gclk       ; 3.979 ; 4.035 ; Rise       ; gclk            ;
;  o_bcd2[2]      ; gclk       ; 4.053 ; 4.133 ; Rise       ; gclk            ;
;  o_bcd2[3]      ; gclk       ; 4.074 ; 4.146 ; Rise       ; gclk            ;
;  o_bcd2[4]      ; gclk       ; 4.115 ; 4.131 ; Rise       ; gclk            ;
;  o_bcd2[5]      ; gclk       ; 4.000 ; 4.050 ; Rise       ; gclk            ;
;  o_bcd2[6]      ; gclk       ; 3.939 ; 3.895 ; Rise       ; gclk            ;
; o_mstl[*]       ; gclk       ; 3.872 ; 3.939 ; Rise       ; gclk            ;
;  o_mstl[0]      ; gclk       ; 3.872 ; 3.986 ; Rise       ; gclk            ;
;  o_mstl[1]      ; gclk       ; 4.343 ; 4.373 ; Rise       ; gclk            ;
;  o_mstl[2]      ; gclk       ; 4.068 ; 3.939 ; Rise       ; gclk            ;
; o_sstl[*]       ; gclk       ; 4.071 ; 4.041 ; Rise       ; gclk            ;
;  o_sstl[0]      ; gclk       ; 4.178 ; 4.041 ; Rise       ; gclk            ;
;  o_sstl[1]      ; gclk       ; 4.071 ; 4.227 ; Rise       ; gclk            ;
;  o_sstl[2]      ; gclk       ; 4.306 ; 4.409 ; Rise       ; gclk            ;
; o_state_changed ; gclk       ; 3.670 ; 3.754 ; Rise       ; gclk            ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_mstl[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MS_color[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SS_color[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_state_changed ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_ssc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sscs                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_state_changed ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_state_changed ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_MS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_MS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_SS_color[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_SS_color[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_state_changed ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 85    ; 85   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 04 21:14:00 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.829       -17.859 gclk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 gclk 
Info (332146): Worst-case recovery slack is -1.068
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.068       -10.528 gclk 
Info (332146): Worst-case removal slack is 0.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.931         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.845 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580       -14.674 gclk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.340         0.000 gclk 
Info (332146): Worst-case recovery slack is -0.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.859        -8.298 gclk 
Info (332146): Worst-case removal slack is 0.838
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.838         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.845 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.348        -1.369 gclk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.175         0.000 gclk 
Info (332146): Worst-case recovery slack is -0.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.030        -0.102 gclk 
Info (332146): Worst-case removal slack is 0.449
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.449         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -21.100 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4664 megabytes
    Info: Processing ended: Wed Dec 04 21:14:02 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


