0.6
2019.2
Nov  6 2019
21:57:16
C:/vga/lab07_VGA_display/lab07_VGA_display.sim/sim_1/synth/func/xsim/tb_func_synth.v,1600954907,verilog,,C:/vga/lab07_VGA_display/lab07_VGA_display.srcs/sources_1/imports/source/tb.v,,buzzer;dcm_25m;dcm_25m_dcm_25m_clk_wiz;debounce;debounce_0;glbl;logo_rom;logo_rom_bindec;logo_rom_blk_mem_gen_generic_cstr;logo_rom_blk_mem_gen_mux;logo_rom_blk_mem_gen_prim_width;logo_rom_blk_mem_gen_prim_width__parameterized0;logo_rom_blk_mem_gen_prim_width__parameterized1;logo_rom_blk_mem_gen_prim_width__parameterized10;logo_rom_blk_mem_gen_prim_width__parameterized11;logo_rom_blk_mem_gen_prim_width__parameterized12;logo_rom_blk_mem_gen_prim_width__parameterized13;logo_rom_blk_mem_gen_prim_width__parameterized14;logo_rom_blk_mem_gen_prim_width__parameterized15;logo_rom_blk_mem_gen_prim_width__parameterized16;logo_rom_blk_mem_gen_prim_width__parameterized17;logo_rom_blk_mem_gen_prim_width__parameterized18;logo_rom_blk_mem_gen_prim_width__parameterized19;logo_rom_blk_mem_gen_prim_width__parameterized2;logo_rom_blk_mem_gen_prim_width__parameterized20;logo_rom_blk_mem_gen_prim_width__parameterized21;logo_rom_blk_mem_gen_prim_width__parameterized22;logo_rom_blk_mem_gen_prim_width__parameterized3;logo_rom_blk_mem_gen_prim_width__parameterized4;logo_rom_blk_mem_gen_prim_width__parameterized5;logo_rom_blk_mem_gen_prim_width__parameterized6;logo_rom_blk_mem_gen_prim_width__parameterized7;logo_rom_blk_mem_gen_prim_width__parameterized8;logo_rom_blk_mem_gen_prim_width__parameterized9;logo_rom_blk_mem_gen_prim_wrapper_init;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized0;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized1;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized10;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized11;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized12;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized13;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized14;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized15;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized16;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized17;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized18;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized19;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized2;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized20;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized21;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized22;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized3;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized4;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized5;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized6;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized7;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized8;logo_rom_blk_mem_gen_prim_wrapper_init__parameterized9;logo_rom_blk_mem_gen_top;logo_rom_blk_mem_gen_v8_4_4;logo_rom_blk_mem_gen_v8_4_4_synth;top_flyinglogo;vga_640x480,,,../../../../../lab07_VGA_display.srcs/sources_1/ip/dcm_25m_1,,,,,
C:/vga/lab07_VGA_display/lab07_VGA_display.srcs/sources_1/imports/source/tb.v,1600954533,verilog,,,,tb,,,../../../../../lab07_VGA_display.srcs/sources_1/ip/dcm_25m_1,,,,,
