<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:21.2421</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0062994</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.11.25</openDate><openNumber>10-2024-0165628</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/482</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 및 상기 절연층의 하면에 배치된 하부 전극부를 포함하고, 상기 절연층의 하면은 상기 절연층의 하면의 외측 테두리를 따라 구비된 외곽 영역과, 상기 외곽 영역의 내측에 구비된 내측 영역을 포함하고, 상기 하부 전극부는, 상기 절연층의 하면의 내측 영역에 구비된 복수의 제1 하부 패드; 상기 절연층의 하면의 외곽 영역에 구비된 복수의 제2 하부 패드; 상기 복수의 제1 하부 패드의 하면에 배치된 하부 금속부; 및 상기 내측 영역의 주위를 둘러싸며 상기 복수의 제2 하부 패드의 하면에 배치된 범프부를 포함하고, 상기 범프부의 하면은 상기 하부 금속부의 하면보다 더 낮게 위치하고, 상기 하부 금속부의 폭은 상기 제1 하부 패드의 폭과 다르다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층의 하면에 배치된 하부 전극부를 포함하고, 상기 절연층의 하면은 상기 절연층의 하면의 외측 테두리를 따라 구비된 외곽 영역과, 상기 외곽 영역의 내측에 구비된 내측 영역을 포함하고,상기 하부 전극부는,상기 절연층의 하면의 내측 영역에 구비된 복수의 제1 하부 패드; 상기 절연층의 하면의 외곽 영역에 구비된 복수의 제2 하부 패드;상기 복수의 제1 하부 패드의 하면에 배치된 하부 금속부; 및상기 내측 영역의 주위를 둘러싸며 상기 복수의 제2 하부 패드의 하면에 배치된 범프부를 포함하고,상기 범프부의 하면은 상기 하부 금속부의 하면보다 더 낮게 위치하고, 상기 하부 금속부의 폭은 상기 제1 하부 패드의 폭과 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 하부 패드는,상기 절연층의 하면에 배치되고 제1폭을 가진 제1 도전부와, 상기 제1 도전부의 하면에 배치되고, 상기 제1폭과 다른 제2폭을 가진 제2 도전부를 구비하고,상기 하부 금속부는 상기 제1 하부 패드의 상기 제2 도전부의 하면에 배치되고 상기 제2폭과 다른 제3폭을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 하부 금속부를 구성하는 금속 물질은 상기 제1 하부 패드의 상기 제1 도전부 및 상기 제2 도전부를 구성하는 금속 물질과 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 하부 금속부는 주석을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제2폭은 상기 제1폭보다 작고,상기 제3폭은 상기 제1폭 및 상기 제2폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 도전부의 측면, 상기 제2 도전부의 측면 및 상기 하부 금속부의 측면은 단차를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제2폭은 상기 제1폭보다 작고,상기 제3폭은 상기 제1폭보다 작고 상기 제2폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 하부 금속부는,상기 제2 도전부의 하면에 구비되고 상기 제2 도전부의 하면과 접촉하는 제1부; 및상기 제1부로부터 상기 절연층의 하면을 향하여 연장되고 상기 제2 도전부의 측면과 접촉하는 제2부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 하부 금속부는,상기 제2 도전부의 하면에 구비되고 상기 제2 도전부와 수직 방향으로 중첩된 제1부; 및상기 제1부로부터 연장되고 상기 제2 도전부와 수직 방향으로 중첩되지 않는 제2부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 하부 금속부의 상기 제2부는 상기 제2 하부 패드의 상기 제1 도전부 및 상기 제2 도전부와 접촉하지 않고 이격된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제2 하부 패드의 상기 제2 도전부는 하면에서 상면을 향하여 폭이 감소하는 경사를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 하부 금속부의 제2부는 상기 절연층의 하면을 향하여 절곡된 절곡부를 포함하고,상기 절곡부는 상기 경사를 가진 상기 제2 도전부의 측면과 수평 방향으로 중첩된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서,상기 하부 금속부의 하면에 배치된 접속부; 및상기 접속부의 하면에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 절연층의 하면에 배치되고 상기 반도체 소자와 수직 방향으로 중첩된 관통 홀을 구비한 하부 보호층을 더 포함하고,상기 관통 홀의 평면 면적은 상기 반도체 소자의 평면 면적보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 반도체 소자의 외측면은 상기 관통 홀과 수직 방향으로 중첩되고,상기 하부 보호층의 상기 관통 홀의 내벽은 상기 반도체 소자의 외측면의 둘레 방향을 따라 특정 수평 거리의 간격을 가지고 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 범프부 및 상기 반도체 소자를 몰딩하는 몰딩 부재를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 절연층의 상면 상에 배치된 상부 보호층; 및상기 절연층의 상면과 상기 상부 보호층 사이에 배치된 상부 패드부를 더 포함하고,상기 하부 보호층의 수직 방향의 두께는 상기 상부 보호층의 수직 방향의 두께보다 작고,상기 제1 하부 패드의 수직 방향의 두께는 상기 제2 하부 패드 및 상기 상부 패드부의 각각의 수직 방향의 두께보다 크고,상기 상부 패드부의 수평 방향의 폭은 상기 제1 하부 패드 및 상기 제2 하부 패드의 각각의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 회로 기판;상기 회로 기판 하에 배치된 반도체 소자;상기 반도체 소자 하에 배치된 메인 보드를 포함하고,상기 회로 기판은 절연층;상기 반도체 소자와 수직 방향으로 중첩된 상기 절연층의 하면의 내측 영역에 구비된 복수의 제1 하부 패드와, 상기 복수의 제1 하부 패드의 주위를 둘러싸며 구비되고 상기 절연층의 하면의 외측 테두리 영역에 구비된 복수의 제2 하부 패드를 포함한 하부 패드부;상기 제1 하부 패드의 하면에 배치된 하부 금속부; 및상기 내측 영역의 주위를 둘러싸며 구비되고, 상기 제2 하부 패드의 하면에 배치된 범프부를 포함하고,상기 범프부는 상기 반도체 소자와 수평 방향으로 중첩되고,상기 제1 하부 패드의 측면은 단차를 가지고,상기 하부 금속부의 폭은 상기 제1 하부 패드의 하면의 폭과 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 하부 패드는,상기 절연층의 하면에 배치되고 제1폭을 가진 제1 도전부와, 상기 제1 도전부의 하면에 배치되고, 상기 제1폭과 다른 제2폭을 가진 제2 도전부를 구비하고,상기 하부 금속부는 상기 제1 하부 패드의 상기 제2 도전부의 하면에 배치되고 상기 제2폭과 다른 제3폭을 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 회로 기판은 상기 절연층의 상면 상에 배치된 상부 보호층; 및 상기 절연층의 상면과 상기 상부 보호층 사이에 배치된 상부 패드부를 더 포함하고,상기 절연층의 하면에서의 상기 하부 패드부의 배선 밀도는 상기 절연층의 상면에서의 상기 상부 패드부의 배선 밀도보다 작고, 상기 하부 보호층의 수직 방향의 두께는 상기 상부 보호층의 수직 방향의 두께보다 작고,상기 제1 하부 패드의 수직 방향의 두께는 상기 제2 하부 패드 및 상기 상부 패드부의 각각의 수직 방향의 두께보다 크고,상기 상부 패드부의 수평 방향의 폭은 상기 제1 하부 패드 및 상기 제2 하부 패드의 각각의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, IL SIK</engName><name>남일식</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, TAE HYUN</engName><name>김태현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, BYUNG KWAN</engName><name>정병관</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.16</receiptDate><receiptNumber>1-1-2023-0541547-38</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230062994.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ef6a3b06d1bf821bbbb3f8bd36bed2961492571cc46b12ba32f58e9d914c71b17d3a4aa9f6b1b73a662005ec63821db00ce07d5659fa6f3da</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa18cd0e6fcb1c76232cd3ad6789ac316c3ab730275c4aec8e8a7662d6f514c22e92ee1608f7c526be0b500809c9533636014d4268e18190f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>