{
    "title": "高电平同步维持阻塞D触发器",
    "author": "trp蛋蛋",
    "replyCount": 4,
    "timestamp": 1423972620,
    "txt_content": " 本帖最后由 trp蛋蛋 于 2015-2-17 14:11 编辑 \n\n大家都知道CPU寄存器一般采用维持阻塞d触发器，以此来保证数据输入的准确性来减少干扰，就因此蛋蛋在做cpu的时候也就打算用维持阻塞d触发器\n但是根据这种触发器的真值表可以看到数据尽可以在上升沿到来时才能锁存数据，这在mc里是极不方便的\n标准的维持阻塞d触发器\n\n\n因为在mc里红石的延时简直{:10_494:}。。。。。在大型电路里实在蹩脚，就因此在时钟信号上升沿时数据信号不一定能够到达然而在下一时刻数据就被挡在触发器外，这显然不是我们所希望的，所以蛋蛋的触发器就要克服这一问题而且还要保持原维持阻塞d触发器的特性{:10_525:}\n\n（首先说一下我发这个贴的原因，本来是要发我做的cpu的，但是实在是延期了。。。。好久了。。从去年都开工现在还没做完，实在是没时间啊，所以在14年前最起码发一个有分量的作品）\n\n\n\n\n\n真值表我就不发了（我没写{:10_502:}）  现在说一下触发器特性：触发器在高电平时锁存输入端的信号   并且数据可以再触发器高电平信号到来前或者上升沿时或者高电平持续时  被锁存  那么我们怎么保证数据信号只锁存一次，或者说触发器状态只变化一次，这才是关键所在蛋蛋触发器在输入一次信号后（一位信号也算）触发器马上就阻塞所有信号的输入，所以数据信号需要同步到达触发器，在触发器锁存状态后只有clk时钟信号在下一时钟周期时这种阻塞状态才被解除，触发器又可以在进行数据输入。\n\n控制端有：clk时钟   触发器使能端          一个8位的数据输入线       和一个八位的数据输出线\n\n我没时间了，存档已经发了大家自己研究吧（怎么说的像我快挂了似得{:10_493:}）\n\n真没时间了我的坐车回老家过年了手机已废所以收不到信息了  这几天就不上线了 拜~~~~~{:10_492:}\n\n\n对了阿散和乙烯帮我把存档截图  发到时间轴谢了啊~~\n\n还有你们的回复这几天我就收不到了等过年回来再详细说\n\n\n[groupid=143]The Redpixel[/groupid]",
    "replies": [
        {
            "author": "盈中池",
            "timestamp": 1423972980,
            "txt_content": "沙发，人生第一次沙发"
        },
        {
            "author": "小析",
            "timestamp": 1423974240,
            "txt_content": "好高级的样子"
        },
        {
            "author": "sulu",
            "timestamp": 1423974240,
            "txt_content": "各种高端红石制作人都出来鸟."
        },
        {
            "author": "阿散ASun",
            "timestamp": 1423976520,
            "txt_content": "{:10_492:}蛋蛋好腻害"
        }
    ]
}