这是一个简答机器的原型，它能够从EEPROM中读取一个字节，然后将它发送到数码管上显示。它的特点是：
1. EEPROM和数码管通过IIC总线进行连接
2. 有一个“小程序”，它被记录在EEPROM的指定区域，设备启动的时候会被加载到“内存”中
3. 用户按下按钮，“小程序”开始执行，它会从EEPROM的一个地址读取一个字节，然后向数码管发送这个字节的内容
4. “小程序”有“记忆功能”，下次再按按钮，则会从下一个EEPROM地址读取字节


功能进度拆分：

- [ ] IIC设备Proxy：负责检查一片指定内存区，这片内存区应该记录了IIC设备的状态以及它即将执行/已经执行的指令及其数据
- [ ] RAM存储单元：根据设计，可以支持多个相关器件同时访问的存储区(不一定要完善，至少保证器件之间RAM"沟通"正常，考虑从硬件设计以及使用顺序上避开冲突)
- [ ] 设备启动/复位：EEPROM的一片“指令”加载到内存当中
- [ ] 指令执行单元：需要支持有限条指令顺序执行

## 关于IIC设备Proxy

目前该设备由三个组件依次构成：IICMeta，IIC以及IICProxy，其中：

**IICMeta**: 负责发送开始/结束信号，以及最基础的bit流传输和接收。
**IIC**: 负责发送开始/结束信号，以及一个字节大小的数据发送和接收，包括字节发送完毕之后的ACK信号处理。
**IICProxy**: IIC代理器件，它负责根据外部指定存储空间中记录的指令，执行一系列的IIC通讯任务，比如向指定地址发送存储区中记录的X字节，或者从指定地址接收X字节并写入到指定的存储区内。

> 思路是希望通过分层的方式，让不同层级的模块可以专注于“更小的，更完整的功能”上。在确保底层“完全正确，可靠”的基础上，进一步推进功能实现。
> 当然，分的层级越多，设备的响应速度越慢。

不同层级器件之间的沟通，通过：
1. 设置工作指令
2. 设置设备使能
3. 监听/等待设备的完成信号

器件内部都是一个FSM的方式，监听指令->执行指令->执行完毕，这样的顺序。

2024/10/4:
目前三个器件的设计完成，但是功能上存在问题，特别是IICProxy。

1. IICMeta和IIC产生的IIC通讯信号不稳定，在逻辑分析仪上会看到很多的“毛刺”。至少逻辑分析仪上据此进行分析的结果是错误的。毛刺产生有：a) 层级之间传递信号存在空闲，**恢复原始状态**时引入总线状态的跳变；b) 没有正确判断任务的执行结束/开始，错误地在执行过程中**短暂释放了总线**的控制权，导致会有突然拉高的突变
2. IICProxy没有正确处理总线(e.g. SCL)被钳制的情况，即总线忙碌(e.g. 存在从机强心拉低时间线)

> 上面2个问题，要在仿真过程中模拟比较困难，都是上机之后才观察到的

3. 用来提供IICProxy记录指令和数据的存储区(RAM)，应该是需要支持IICProxy以及外部至少一个器件的读写，这个目前是没有实现的!

TODO：重新Review一遍三个器件，先尽量让IIC总线的信号尽量平滑。