Partition Merge report for hello_world
Thu Mar 15 15:42:04 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Partition Merge Summary                                                               ;
+------------------------------------+--------------------------------------------------+
; Partition Merge Status             ; Successful - Thu Mar 15 15:42:04 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; hello_world                                      ;
; Top-level Entity Name              ; hello_world                                      ;
; Family                             ; Cyclone III                                      ;
; Total logic elements               ; 10,956                                           ;
;     Total combinational functions  ; 9,971                                            ;
;     Dedicated logic registers      ; 4,849                                            ;
; Total registers                    ; 4849                                             ;
; Total pins                         ; 47                                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 156,305                                          ;
; Embedded Multiplier 9-bit elements ; 28                                               ;
; Total PLLs                         ; 1                                                ;
+------------------------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                     ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Estimated Total logic elements              ; 10777  ; 179              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total combinational functions               ; 9808   ; 163              ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;
;     -- 4 input functions                    ; 3582   ; 76               ; 0                              ;
;     -- 3 input functions                    ; 4235   ; 46               ; 0                              ;
;     -- <=2 input functions                  ; 1991   ; 41               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;
;     -- normal mode                          ; 7246   ; 155              ; 0                              ;
;     -- arithmetic mode                      ; 2562   ; 8                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total registers                             ; 4752   ; 97               ; 0                              ;
;     -- Dedicated logic registers            ; 4752   ; 97               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ;
; I/O pins                                    ; 47     ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28     ; 0                ; 0                              ;
; Total memory bits                           ; 156305 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ;
; PLL                                         ; 0      ; 0                ; 1                              ;
;                                             ;        ;                  ;                                ;
; Connections                                 ;        ;                  ;                                ;
;     -- Input Connections                    ; 5579   ; 141              ; 1                              ;
;     -- Registered Input Connections         ; 5215   ; 107              ; 0                              ;
;     -- Output Connections                   ; 253    ; 173              ; 5295                           ;
;     -- Registered Output Connections        ; 4      ; 172              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Internal Connections                        ;        ;                  ;                                ;
;     -- Total Connections                    ; 52067  ; 1028             ; 5297                           ;
;     -- Registered Connections               ; 25010  ; 723              ; 0                              ;
;                                             ;        ;                  ;                                ;
; External Connections                        ;        ;                  ;                                ;
;     -- Top                                  ; 224    ; 312              ; 5296                           ;
;     -- sld_hub:auto_hub                     ; 312    ; 2                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 5296   ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Partition Interface                         ;        ;                  ;                                ;
;     -- Input Ports                          ; 41     ; 23               ; 1                              ;
;     -- Output Ports                         ; 37     ; 40               ; 2                              ;
;     -- Bidir Ports                          ; 16     ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Registered Ports                            ;        ;                  ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 29               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 9                ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 1                ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 1                ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 2                ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 26               ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                               ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; DRAM_DQ[0]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; iCLK_50                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- iCLK_50                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- iCLK_50~input                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_cpu_the_first_nios2_system_cpu_nios2_oci_the_first_nios2_system_cpu_jtag_debug_module_wrapper_first_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_clr                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_ena                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_irq                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_rti                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_shift                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_tck                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_update                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_first_nios2_system_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[0]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[0]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[0]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[10]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[10]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[10]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[11]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[11]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[11]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[1]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[1]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[1]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[2]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[2]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[2]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[3]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[3]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[3]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[4]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[4]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[4]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[5]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[5]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[5]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[6]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[6]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[6]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[7]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[7]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[7]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[8]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[8]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[8]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_A[9]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_A[9]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_A[9]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_BA[0]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_BA[0]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_BA[0]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_BA[1]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_BA[1]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_BA[1]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_CAS_N                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_CAS_N                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_CAS_N~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_CKE                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_CKE                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_CKE~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_CLK                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_CLK                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_CLK~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_CS_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_CS_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_CS_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_DQM[0]                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_DQM[0]                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_DQM[0]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_DQM[1]                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_DQM[1]                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_DQM[1]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_RAS_N                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_RAS_N                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_RAS_N~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oDRAM_WE_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oDRAM_WE_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oDRAM_WE_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[0]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[0]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[0]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[1]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[1]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[1]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[2]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[2]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[2]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[3]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[3]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[3]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[4]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[4]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[4]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[5]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[5]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[5]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[6]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[6]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[6]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
; oLEDG[7]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- oLEDG[7]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- oLEDG[7]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                    ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                             ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 10,956                                                                               ;
;                                             ;                                                                                      ;
; Total combinational functions               ; 9971                                                                                 ;
; Logic element usage by number of LUT inputs ;                                                                                      ;
;     -- 4 input functions                    ; 3658                                                                                 ;
;     -- 3 input functions                    ; 4281                                                                                 ;
;     -- <=2 input functions                  ; 2032                                                                                 ;
;                                             ;                                                                                      ;
; Logic elements by mode                      ;                                                                                      ;
;     -- normal mode                          ; 7401                                                                                 ;
;     -- arithmetic mode                      ; 2570                                                                                 ;
;                                             ;                                                                                      ;
; Total registers                             ; 4849                                                                                 ;
;     -- Dedicated logic registers            ; 4849                                                                                 ;
;     -- I/O registers                        ; 0                                                                                    ;
;                                             ;                                                                                      ;
; I/O pins                                    ; 47                                                                                   ;
; Total memory bits                           ; 156305                                                                               ;
; Embedded Multiplier 9-bit elements          ; 28                                                                                   ;
; Total PLLs                                  ; 1                                                                                    ;
;     -- PLLs                                 ; 1                                                                                    ;
;                                             ;                                                                                      ;
; Maximum fan-out node                        ; altpll0:inst2|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 5248                                                                                 ;
; Total fan-out                               ; 51531                                                                                ;
; Average fan-out                             ; 3.31                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------+
; first_nios2_system:inst|ah_func_instr:ah_func_instr|ahfp_add_sub_multi:add_sum|ahfp_add_multi:add|altshift_taps:z_m_rtl_0|shift_taps_l6m:auto_generated|altsyncram_sm31:altsyncram4|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; 3            ; 161          ; 3            ; 161          ; 483    ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|ahfp_add_sub_multi:add_sum|ahfp_sub_multi:sub|altshift_taps:z_m_tmp_rtl_0|shift_taps_k6m:auto_generated|altsyncram_lf81:altsyncram2|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; 2            ; 124          ; 2            ; 124          ; 248    ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|ahfp_add_sub_multi:add_sum|altshift_taps:out_mux_buf_rtl_0|shift_taps_l3m:auto_generated|altsyncram_r981:altsyncram2|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 5            ; 5            ; 5            ; 5            ; 25     ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|ahfp_mod_pi:mod_pi|altshift_taps:mod_buf_rtl_0|shift_taps_f6m:auto_generated|altsyncram_3d81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 9            ; 31           ; 9            ; 31           ; 279    ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|altshift_taps:sumfifo_rtl_0|shift_taps_q6m:auto_generated|altsyncram_bg81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 55           ; 32           ; 55           ; 32           ; 1760   ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|altshift_taps:xfifo_rtl_0|shift_taps_o6m:auto_generated|altsyncram_7g81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 36           ; 31           ; 36           ; 31           ; 1116   ; None                                               ;
; first_nios2_system:inst|ah_func_instr:ah_func_instr|altshift_taps:xfifo_rtl_1|shift_taps_i6m:auto_generated|altsyncram_nf81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 10           ; 33           ; 10           ; 33           ; 330    ; None                                               ;
; first_nios2_system:inst|first_nios2_system_cpu:cpu|first_nios2_system_cpu_ic_data_module:first_nios2_system_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 4096         ; 32           ; 4096         ; 32           ; 131072 ; None                                               ;
; first_nios2_system:inst|first_nios2_system_cpu:cpu|first_nios2_system_cpu_ic_tag_module:first_nios2_system_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_83i1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 512          ; 19           ; 512          ; 19           ; 9728   ; first_nios2_system_cpu_ic_tag_ram.mif              ;
; first_nios2_system:inst|first_nios2_system_cpu:cpu|first_nios2_system_cpu_nios2_oci:the_first_nios2_system_cpu_nios2_oci|first_nios2_system_cpu_nios2_ocimem:the_first_nios2_system_cpu_nios2_ocimem|first_nios2_system_cpu_ociram_sp_ram_module:first_nios2_system_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_il81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; first_nios2_system_cpu_ociram_default_contents.mif ;
; first_nios2_system:inst|first_nios2_system_cpu:cpu|first_nios2_system_cpu_register_bank_a_module:first_nios2_system_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_1ph1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; first_nios2_system_cpu_rf_ram_a.mif                ;
; first_nios2_system:inst|first_nios2_system_cpu:cpu|first_nios2_system_cpu_register_bank_b_module:first_nios2_system_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_2ph1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; first_nios2_system_cpu_rf_ram_b.mif                ;
; first_nios2_system:inst|first_nios2_system_jtag_uart:jtag_uart|first_nios2_system_jtag_uart_scfifo_r:the_first_nios2_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                               ;
; first_nios2_system:inst|first_nios2_system_jtag_uart:jtag_uart|first_nios2_system_jtag_uart_scfifo_w:the_first_nios2_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 4           ;
; Simple Multipliers (18-bit)           ; 12          ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 28          ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 16          ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Mar 15 15:42:00 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off hello_world -c hello_world --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 12122 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 31 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 11461 logic cells
    Info (21064): Implemented 580 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 28 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Thu Mar 15 15:42:05 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


