41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 408 22 0 \NUL
Store Select Mux
3 606 228 655 179 0 0
3 606 270 655 221 0 0
4 672 252 721 203 0 0
5 552 234 601 185 0
19 474 180 533 161 0
kpad_1
19 486 204 545 185 0
sel
19 516 282 575 263 0
sel
19 504 258 563 239 0
alu_1
20 732 264 791 245 0
mux_1
22 576 162 673 142 0 \NUL
Mux for byte 1
22 432 198 472 178 0 \NUL
sel=0
22 456 276 496 256 0 \NUL
sel=1
3 216 228 265 179 0 0
3 216 270 265 221 0 0
4 282 252 331 203 0 0
5 162 234 211 185 0
19 84 180 143 161 0
kpad_0
19 96 204 155 185 0
sel
19 126 282 185 263 0
sel
19 114 258 173 239 0
alu_0
20 342 264 401 245 0
mux_0
22 186 162 283 142 0 \NUL
Mux for byte 0
22 42 198 82 178 0 \NUL
sel=0
22 66 276 106 256 0 \NUL
sel=1
3 216 408 265 359 0 0
3 216 450 265 401 0 0
4 282 432 331 383 0 0
5 162 414 211 365 0
19 84 360 143 341 0
kpad_2
19 96 384 155 365 0
sel
19 126 462 185 443 0
sel
19 114 438 173 419 0
alu_2
20 342 444 401 425 0
mux_2
22 186 342 283 322 0 \NUL
Mux for byte 2
22 42 378 82 358 0 \NUL
sel=0
22 66 456 106 436 0 \NUL
sel=1
3 606 408 655 359 0 0
3 606 450 655 401 0 0
4 672 432 721 383 0 0
5 552 414 601 365 0
19 474 360 533 341 0
kpad_3
19 486 384 545 365 0
sel
19 516 462 575 443 0
sel
19 504 438 563 419 0
alu_3
20 732 444 791 425 0
mux_3
22 576 342 673 322 0 \NUL
Mux for byte 3
22 432 378 472 358 0 \NUL
sel=0
22 456 456 496 436 0 \NUL
sel=1
22 258 66 504 46 0 \NUL
These muxes will send out the signal
22 258 84 510 64 0 \NUL
from either the kpad or ALU depending
22 258 102 500 82 0 \NUL
on output from sel; kpad = 0, ALU = 1
1 542 194 553 209
1 598 209 607 217
1 530 170 607 189
1 572 272 607 259
1 560 248 607 231
1 652 203 673 213
1 652 245 673 241
1 718 227 733 254
1 152 194 163 209
1 208 209 217 217
1 140 170 217 189
1 182 272 217 259
1 170 248 217 231
1 262 203 283 213
1 262 245 283 241
1 328 227 343 254
1 152 374 163 389
1 208 389 217 397
1 140 350 217 369
1 182 452 217 439
1 170 428 217 411
1 262 383 283 393
1 262 425 283 421
1 328 407 343 434
1 542 374 553 389
1 598 389 607 397
1 530 350 607 369
1 572 452 607 439
1 560 428 607 411
1 652 383 673 393
1 652 425 673 421
1 718 407 733 434
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
19 128 182 187 163 0
wadr_1
19 128 164 187 145 0
wadr_0
22 294 42 475 22 0 \NUL
Write Register Select Logic
19 182 221 241 202 0
update
20 314 191 373 172 0
Clk_0
3 260 206 309 157 1 0
5 200 170 249 121 0
5 200 206 249 157 0
19 464 194 523 175 0
wadr_1
19 464 176 523 157 0
wadr_0
19 513 221 572 202 0
update
20 646 194 705 175 0
Clk_1
3 592 209 641 160 1 0
5 537 209 586 160 0
19 190 341 249 322 0
wadr_1
19 148 314 207 295 0
wadr_0
19 190 359 249 340 0
update
20 314 341 373 322 0
Clk_2
3 260 356 309 307 1 0
5 211 329 260 280 0
19 502 340 561 321 0
wadr_1
19 502 322 561 303 0
wadr_0
19 502 358 561 339 0
update
20 631 340 690 321 0
Clk_3
3 577 355 626 306 1 0
22 148 245 334 225 0 \NUL
Logic for enabling register 1
22 493 245 679 225 0 \NUL
Logic for enabling register 2
22 165 383 351 363 0 \NUL
Logic for enabling register 3
22 504 383 690 363 0 \NUL
Logic for enabling register 4
1 238 211 261 195
1 184 172 201 181
1 184 154 201 145
1 246 145 261 167
1 246 181 261 181
1 306 181 315 181
1 569 211 593 198
1 520 184 538 184
1 583 184 593 184
1 638 184 647 184
1 520 166 593 170
1 246 349 261 345
1 204 304 212 304
1 257 304 261 317
1 306 331 315 331
1 246 331 261 331
1 558 348 578 344
1 623 330 632 330
1 558 330 578 330
1 558 312 578 316
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
20 337 185 396 166 0
reg0_0
24 283 227 332 155 1 1 1
15 243 182 292 133
19 176 233 235 214 0
clear
22 289 131 335 111 0 \NUL
Byte 0
19 217 203 276 184 0
Clk_0
19 469 185 528 166 0
mux_1
20 589 185 648 166 0
reg0_1
24 535 227 584 155 1 1 1
15 495 182 544 133
22 541 131 587 111 0 \NUL
Byte 1
19 469 203 528 184 0
Clk_0
19 217 365 276 346 0
mux_2
20 337 365 396 346 0
reg0_2
24 283 407 332 335 1 1 1
15 244 362 293 313
22 289 311 335 291 0 \NUL
Byte 2
19 217 383 276 364 0
Clk_0
19 469 365 528 346 0
mux_3
20 589 365 648 346 0
reg0_3
24 535 407 584 335 1 1 1
15 496 362 545 313
22 541 311 587 291 0 \NUL
Byte 3
19 469 383 528 364 0
Clk_0
22 294 42 365 22 0 \NUL
Register 0
5 241 248 290 199 0
19 176 413 235 394 0
clear
5 241 428 290 379 0
19 429 233 488 214 0
clear
5 494 248 543 199 0
19 427 413 486 394 0
clear
5 492 428 541 379 0
19 217 185 276 166 0
mux_0
1 289 157 297 157
1 329 175 338 175
1 273 193 284 193
1 541 157 549 157
1 525 175 536 175
1 581 175 590 175
1 525 193 536 193
1 290 337 297 337
1 273 355 284 355
1 329 355 338 355
1 273 373 284 373
1 542 337 549 337
1 525 355 536 355
1 581 355 590 355
1 525 373 536 373
1 232 223 242 223
1 287 223 297 223
1 232 403 242 403
1 485 223 495 223
1 483 403 493 403
1 540 223 549 223
1 287 403 297 403
1 538 403 549 403
1 273 175 284 175
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
19 217 185 276 166 0
mux_0
20 337 185 396 166 0
reg1_0
24 283 227 332 155 1 1 1
15 243 182 292 133
22 289 131 335 111 0 \NUL
Byte 0
19 217 203 276 184 0
Clk_1
19 469 185 528 166 0
mux_1
20 589 185 648 166 0
reg1_1
24 535 227 584 155 1 1 1
15 495 182 544 133
22 541 131 587 111 0 \NUL
Byte 1
19 469 203 528 184 0
Clk_1
19 217 365 276 346 0
mux_2
20 337 365 396 346 0
reg1_2
24 283 407 332 335 1 1 1
15 244 362 293 313
22 289 311 335 291 0 \NUL
Byte 2
19 217 383 276 364 0
Clk_1
19 469 365 528 346 0
mux_3
20 589 365 648 346 0
reg1_3
24 535 407 584 335 1 1 1
15 496 362 545 313
22 541 311 587 291 0 \NUL
Byte 3
19 469 383 528 364 0
Clk_1
22 294 42 365 22 0 \NUL
Register 1
19 176 233 235 214 0
clear
5 241 248 290 199 0
19 429 233 488 214 0
clear
5 494 248 543 199 0
5 492 428 541 379 0
19 427 413 486 394 0
clear
19 176 413 235 394 0
clear
5 241 428 290 379 0
1 289 157 297 157
1 273 175 284 175
1 329 175 338 175
1 273 193 284 193
1 541 157 549 157
1 525 175 536 175
1 581 175 590 175
1 525 193 536 193
1 290 337 297 337
1 273 355 284 355
1 329 355 338 355
1 273 373 284 373
1 542 337 549 337
1 525 355 536 355
1 581 355 590 355
1 525 373 536 373
1 287 223 297 223
1 540 223 549 223
1 538 403 549 403
1 287 403 297 403
1 232 223 242 223
1 232 403 242 403
1 483 403 493 403
1 485 223 495 223
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
19 217 185 276 166 0
mux_0
20 337 185 396 166 0
reg2_0
24 283 227 332 155 1 1 1
15 243 182 292 133
22 289 131 335 111 0 \NUL
Byte 0
19 217 203 276 184 0
Clk_2
19 469 185 528 166 0
mux_1
20 589 185 648 166 0
reg2_1
24 535 227 584 155 1 1 1
15 495 182 544 133
22 541 131 587 111 0 \NUL
Byte 1
19 469 203 528 184 0
Clk_2
19 217 365 276 346 0
mux_2
20 337 365 396 346 0
reg2_2
24 283 407 332 335 1 1 1
15 244 362 293 313
22 289 311 335 291 0 \NUL
Byte 2
19 217 383 276 364 0
Clk_2
19 469 365 528 346 0
mux_3
20 589 365 648 346 0
reg2_3
24 535 407 584 335 1 1 1
15 496 362 545 313
22 541 311 587 291 0 \NUL
Byte 3
19 469 383 528 364 0
Clk_2
22 294 42 365 22 0 \NUL
Register 2
19 176 233 235 214 0
clear
5 241 248 290 199 0
19 429 233 488 214 0
clear
5 494 248 543 199 0
5 492 428 541 379 0
19 427 413 486 394 0
clear
19 176 413 235 394 0
clear
5 241 428 290 379 0
1 289 157 297 157
1 273 175 284 175
1 329 175 338 175
1 273 193 284 193
1 541 157 549 157
1 525 175 536 175
1 581 175 590 175
1 525 193 536 193
1 290 337 297 337
1 273 355 284 355
1 329 355 338 355
1 273 373 284 373
1 542 337 549 337
1 525 355 536 355
1 581 355 590 355
1 525 373 536 373
1 287 223 297 223
1 540 223 549 223
1 538 403 549 403
1 287 403 297 403
1 232 223 242 223
1 232 403 242 403
1 483 403 493 403
1 485 223 495 223
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
19 217 185 276 166 0
mux_0
20 336 180 395 161 0
reg3_0
24 283 227 332 155 1 1 1
15 243 182 292 133
22 289 131 335 111 0 \NUL
Byte 0
19 217 203 276 184 0
Clk_3
19 469 185 528 166 0
mux_1
20 589 185 648 166 0
reg3_1
24 535 227 584 155 1 1 1
15 495 182 544 133
22 541 131 587 111 0 \NUL
Byte 1
19 469 203 528 184 0
Clk_3
19 217 365 276 346 0
mux_2
20 337 365 396 346 0
reg3_2
24 283 407 332 335 1 1 1
15 244 362 293 313
22 289 311 335 291 0 \NUL
Byte 2
19 217 383 276 364 0
Clk_3
19 469 365 528 346 0
mux_3
20 589 365 648 346 0
reg3_3
24 535 407 584 335 1 1 1
15 496 362 545 313
22 541 311 587 291 0 \NUL
Byte 3
19 469 383 528 364 0
Clk_3
22 294 42 365 22 0 \NUL
Register 3
19 176 233 235 214 0
clear
5 241 248 290 199 0
19 429 233 488 214 0
clear
5 494 248 543 199 0
5 492 428 541 379 0
19 427 413 486 394 0
clear
19 176 413 235 394 0
clear
5 241 428 290 379 0
1 289 157 297 157
1 273 175 284 175
1 329 175 337 170
1 273 193 284 193
1 541 157 549 157
1 525 175 536 175
1 581 175 590 175
1 525 193 536 193
1 290 337 297 337
1 273 355 284 355
1 329 355 338 355
1 273 373 284 373
1 542 337 549 337
1 525 355 536 355
1 581 355 590 355
1 525 373 536 373
1 287 223 297 223
1 540 223 549 223
1 538 403 549 403
1 287 403 297 403
1 232 223 242 223
1 232 403 242 403
1 483 403 493 403
1 485 223 495 223
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 1
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_0
19 144 180 203 161 0
adr1_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_0
19 144 294 203 275 0
adr1_0
19 162 390 221 371 0
reg2_0
19 144 408 203 389 0
adr1_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_0
19 144 522 203 503 0
adr1_0
5 288 162 337 113 0
19 228 132 287 113 0
adr1_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr1_1
5 294 276 343 227 0
19 282 366 341 347 0
adr1_1
19 282 474 341 455 0
adr1_1
20 624 396 683 377 0
in1_0
22 294 60 340 40 0 \NUL
Byte 0
22 690 396 734 376 0 \NUL
output
22 54 162 127 142 0 \NUL
adr1_0 = 0
22 54 276 127 256 0 \NUL
adr1_0 = 1
22 54 504 127 484 0 \NUL
adr1_0 = 1
22 54 390 127 370 0 \NUL
adr1_0 = 0
22 54 294 127 274 0 \NUL
adr1_1 = 0
22 54 408 127 388 0 \NUL
adr1_1 = 1
22 54 522 127 502 0 \NUL
adr1_1 = 1
22 54 180 127 160 0 \NUL
adr1_1 = 0
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 1
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_1
19 144 180 203 161 0
adr1_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_1
19 144 294 203 275 0
adr1_0
19 162 390 221 371 0
reg2_1
19 144 408 203 389 0
adr1_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_1
19 144 522 203 503 0
adr1_0
5 288 162 337 113 0
19 228 132 287 113 0
adr1_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr1_1
5 294 276 343 227 0
19 282 366 341 347 0
adr1_1
19 282 474 341 455 0
adr1_1
20 624 396 683 377 0
in1_1
22 294 60 340 40 0 \NUL
Byte 1
22 54 162 127 142 0 \NUL
adr1_0 = 0
22 54 276 127 256 0 \NUL
adr1_0 = 1
22 54 504 127 484 0 \NUL
adr1_0 = 1
22 54 390 127 370 0 \NUL
adr1_0 = 0
22 54 294 127 274 0 \NUL
adr1_1 = 0
22 54 408 127 388 0 \NUL
adr1_1 = 1
22 54 522 127 502 0 \NUL
adr1_1 = 1
22 54 180 127 160 0 \NUL
adr1_1 = 0
22 690 396 734 376 0 \NUL
output
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 10
22 294 60 340 40 0 \NUL
Byte 2
20 624 396 683 377 0
in1_2
19 282 474 341 455 0
adr1_1
19 282 366 341 347 0
adr1_1
5 294 276 343 227 0
19 234 246 293 227 0
adr1_1
4 486 288 535 239 0 0
4 480 420 529 371 0 0
4 558 354 607 305 0 0
3 396 192 445 143 0 0
3 396 300 445 251 0 0
3 396 408 445 359 0 0
3 396 516 445 467 0 0
19 228 132 287 113 0
adr1_1
5 288 162 337 113 0
19 144 522 203 503 0
adr1_0
19 162 504 221 485 0
reg3_2
5 234 444 283 395 0
19 144 408 203 389 0
adr1_0
19 162 390 221 371 0
reg2_2
19 144 294 203 275 0
adr1_0
19 162 276 221 257 0
reg1_2
5 234 222 283 173 0
19 144 180 203 161 0
adr1_0
19 162 162 221 143 0
reg0_2
3 282 546 331 497 0 0
3 282 438 331 389 0 0
3 282 330 331 281 0 0
3 282 216 331 167 0 0
22 294 42 416 22 0 \NUL
Mux for Address 1
22 12 54 75 34 0 \NUL
chllamas
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 78 52 58 0 \NUL
Lab 2
22 54 162 127 142 0 \NUL
adr1_0 = 0
22 54 276 127 256 0 \NUL
adr1_0 = 1
22 54 504 127 484 0 \NUL
adr1_0 = 1
22 54 390 127 370 0 \NUL
adr1_0 = 0
22 54 294 127 274 0 \NUL
adr1_1 = 0
22 54 408 127 388 0 \NUL
adr1_1 = 1
22 54 522 127 502 0 \NUL
adr1_1 = 1
22 54 180 127 160 0 \NUL
adr1_1 = 0
22 690 396 734 376 0 \NUL
output
1 625 386 604 329
1 397 369 338 356
1 397 477 338 464
1 397 261 340 251
1 295 251 290 236
1 532 263 559 315
1 526 395 559 343
1 442 491 481 409
1 442 383 481 381
1 442 275 487 277
1 442 167 487 249
1 397 181 328 191
1 397 153 334 137
1 397 289 328 305
1 397 397 328 413
1 397 505 328 521
1 289 137 284 122
1 283 427 280 419
1 283 535 200 512
1 283 507 218 494
1 283 399 218 380
1 283 319 200 284
1 235 419 200 398
1 283 291 218 266
1 283 177 218 152
1 283 205 280 197
1 235 197 200 170
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 1
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_3
19 144 180 203 161 0
adr1_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_3
19 144 294 203 275 0
adr1_0
19 162 390 221 371 0
reg2_3
19 144 408 203 389 0
adr1_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_3
19 144 522 203 503 0
adr1_0
5 288 162 337 113 0
19 228 132 287 113 0
adr1_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr1_1
5 294 276 343 227 0
19 282 366 341 347 0
adr1_1
19 282 474 341 455 0
adr1_1
20 624 396 683 377 0
in1_3
22 294 60 340 40 0 \NUL
Byte 3
22 54 162 127 142 0 \NUL
adr1_0 = 0
22 54 276 127 256 0 \NUL
adr1_0 = 1
22 54 504 127 484 0 \NUL
adr1_0 = 1
22 54 390 127 370 0 \NUL
adr1_0 = 0
22 54 294 127 274 0 \NUL
adr1_1 = 0
22 54 408 127 388 0 \NUL
adr1_1 = 1
22 54 522 127 502 0 \NUL
adr1_1 = 1
22 54 180 127 160 0 \NUL
adr1_1 = 0
22 690 396 734 376 0 \NUL
output
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 2
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_0
19 144 180 203 161 0
adr2_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_0
19 144 294 203 275 0
adr2_0
19 162 390 221 371 0
reg2_0
19 144 408 203 389 0
adr2_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_0
19 144 522 203 503 0
adr2_0
5 288 162 337 113 0
19 228 132 287 113 0
adr2_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr2_1
5 294 276 343 227 0
19 282 366 341 347 0
adr2_1
19 282 474 341 455 0
adr2_1
20 624 396 683 377 0
in2_0
22 294 60 340 40 0 \NUL
Byte 0
22 54 162 127 142 0 \NUL
adr2_0 = 0
22 54 276 127 256 0 \NUL
adr2_0 = 1
22 54 504 127 484 0 \NUL
adr2_0 = 1
22 54 390 127 370 0 \NUL
adr2_0 = 0
22 54 294 127 274 0 \NUL
adr2_1 = 0
22 54 408 127 388 0 \NUL
adr2_1 = 1
22 54 522 127 502 0 \NUL
adr2_1 = 1
22 54 180 127 160 0 \NUL
adr2_1 = 0
22 690 396 734 376 0 \NUL
output
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 13
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 2
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_1
19 144 180 203 161 0
adr2_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_1
19 144 294 203 275 0
adr2_0
19 162 390 221 371 0
reg2_1
19 144 408 203 389 0
adr2_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_1
19 144 522 203 503 0
adr2_0
5 288 162 337 113 0
19 228 132 287 113 0
adr2_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr2_1
5 294 276 343 227 0
19 282 366 341 347 0
adr2_1
19 282 474 341 455 0
adr2_1
20 624 396 683 377 0
in2_1
22 294 60 340 40 0 \NUL
Byte 1
22 690 396 734 376 0 \NUL
output
22 54 162 127 142 0 \NUL
adr2_0 = 0
22 54 276 127 256 0 \NUL
adr2_0 = 1
22 54 504 127 484 0 \NUL
adr2_0 = 1
22 54 390 127 370 0 \NUL
adr2_0 = 0
22 54 294 127 274 0 \NUL
adr2_1 = 0
22 54 408 127 388 0 \NUL
adr2_1 = 1
22 54 522 127 502 0 \NUL
adr2_1 = 1
22 54 180 127 160 0 \NUL
adr2_1 = 0
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 14
22 294 60 340 40 0 \NUL
Byte 2
20 624 396 683 377 0
in2_2
19 282 474 341 455 0
adr2_1
19 282 366 341 347 0
adr2_1
5 294 276 343 227 0
19 234 246 293 227 0
adr2_1
4 486 288 535 239 0 0
4 480 420 529 371 0 0
4 558 354 607 305 0 0
3 396 192 445 143 0 0
3 396 300 445 251 0 0
3 396 408 445 359 0 0
3 396 516 445 467 0 0
19 228 132 287 113 0
adr2_1
5 288 162 337 113 0
19 144 522 203 503 0
adr2_0
19 162 504 221 485 0
reg3_2
5 234 444 283 395 0
19 144 408 203 389 0
adr2_0
19 162 390 221 371 0
reg2_2
19 144 294 203 275 0
adr2_0
19 162 276 221 257 0
reg1_2
5 234 222 283 173 0
19 144 180 203 161 0
adr2_0
19 162 162 221 143 0
reg0_2
3 282 546 331 497 0 0
3 282 438 331 389 0 0
3 282 330 331 281 0 0
3 282 216 331 167 0 0
22 294 42 416 22 0 \NUL
Mux for Address 2
22 12 54 75 34 0 \NUL
chllamas
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 78 52 58 0 \NUL
Lab 2
22 690 396 734 376 0 \NUL
output
22 54 162 127 142 0 \NUL
adr2_0 = 0
22 54 276 127 256 0 \NUL
adr2_0 = 1
22 54 504 127 484 0 \NUL
adr2_0 = 1
22 54 390 127 370 0 \NUL
adr2_0 = 0
22 54 294 127 274 0 \NUL
adr2_1 = 0
22 54 408 127 388 0 \NUL
adr2_1 = 1
22 54 522 127 502 0 \NUL
adr2_1 = 1
22 54 180 127 160 0 \NUL
adr2_1 = 0
1 625 386 604 329
1 397 369 338 356
1 397 477 338 464
1 397 261 340 251
1 295 251 290 236
1 532 263 559 315
1 526 395 559 343
1 442 491 481 409
1 442 383 481 381
1 442 275 487 277
1 442 167 487 249
1 397 181 328 191
1 397 153 334 137
1 397 289 328 305
1 397 397 328 413
1 397 505 328 521
1 289 137 284 122
1 283 427 280 419
1 283 535 200 512
1 283 507 218 494
1 283 399 218 380
1 283 319 200 284
1 235 419 200 398
1 283 291 218 266
1 283 177 218 152
1 283 205 280 197
1 235 197 200 170
38 15
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 416 22 0 \NUL
Mux for Address 2
3 282 216 331 167 0 0
3 282 330 331 281 0 0
3 282 438 331 389 0 0
3 282 546 331 497 0 0
19 162 162 221 143 0
reg0_3
19 144 180 203 161 0
adr2_0
5 234 222 283 173 0
19 162 276 221 257 0
reg1_3
19 144 294 203 275 0
adr2_0
19 162 390 221 371 0
reg2_3
19 144 408 203 389 0
adr2_0
5 234 444 283 395 0
19 162 504 221 485 0
reg3_3
19 144 522 203 503 0
adr2_0
5 288 162 337 113 0
19 228 132 287 113 0
adr2_1
3 396 516 445 467 0 0
3 396 408 445 359 0 0
3 396 300 445 251 0 0
3 396 192 445 143 0 0
4 558 354 607 305 0 0
4 480 420 529 371 0 0
4 486 288 535 239 0 0
19 234 246 293 227 0
adr2_1
5 294 276 343 227 0
19 282 366 341 347 0
adr2_1
19 282 474 341 455 0
adr2_1
20 624 396 683 377 0
in2_3
22 294 60 340 40 0 \NUL
Byte 3
22 690 396 734 376 0 \NUL
output
22 54 162 127 142 0 \NUL
adr2_0 = 0
22 54 276 127 256 0 \NUL
adr2_0 = 1
22 54 504 127 484 0 \NUL
adr2_0 = 1
22 54 390 127 370 0 \NUL
adr2_0 = 0
22 54 294 127 274 0 \NUL
adr2_1 = 0
22 54 408 127 388 0 \NUL
adr2_1 = 1
22 54 522 127 502 0 \NUL
adr2_1 = 1
22 54 180 127 160 0 \NUL
adr2_1 = 0
1 235 197 200 170
1 283 205 280 197
1 283 177 218 152
1 283 291 218 266
1 235 419 200 398
1 283 319 200 284
1 283 399 218 380
1 283 507 218 494
1 283 535 200 512
1 283 427 280 419
1 289 137 284 122
1 397 505 328 521
1 397 397 328 413
1 397 289 328 305
1 397 153 334 137
1 397 181 328 191
1 442 167 487 249
1 442 275 487 277
1 442 383 481 381
1 442 491 481 409
1 526 395 559 343
1 532 263 559 315
1 295 251 290 236
1 397 261 340 251
1 397 477 338 464
1 397 369 338 356
1 625 386 604 329
38 16
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 324 22 0 \NUL
ALU
19 162 210 221 191 0
in1_0
20 306 240 365 221 0
M3
22 204 186 327 166 0 \NUL
Rotate three times
19 408 210 467 191 0
in1_0
19 408 246 467 227 0
in1_1
19 408 282 467 263 0
in1_2
19 408 318 467 299 0
in1_3
20 486 240 545 221 0
N2
20 486 276 545 257 0
N3
20 486 312 545 293 0
N0
20 486 348 545 329 0
N1
22 420 186 532 166 0 \NUL
Rotate two times
19 558 210 617 191 0
in1_0
19 558 246 617 227 0
in1_1
19 558 282 617 263 0
in1_2
19 558 318 617 299 0
in1_3
20 636 240 695 221 0
P1
20 636 276 695 257 0
P2
20 636 312 695 293 0
P3
20 636 348 695 329 0
P0
22 570 186 676 166 0 \NUL
Rotate one time
22 294 60 553 40 0 \NUL
These will rotate in three different ways
22 294 78 596 58 0 \NUL
but will only be using the output depending on
22 294 96 438 76 0 \NUL
logic from next pages
5 240 234 289 185 1
19 162 246 221 227 0
in1_1
20 306 276 365 257 0
M0
5 240 270 289 221 1
19 162 282 221 263 0
in1_2
20 306 312 365 293 0
M1
5 240 306 289 257 1
19 162 318 221 299 0
in1_3
20 306 348 365 329 0
M2
5 240 342 289 293 1
1 464 200 487 230
1 464 236 487 266
1 464 272 487 302
1 464 308 487 338
1 614 200 637 230
1 614 236 637 266
1 614 272 637 302
1 614 308 637 338
1 218 200 241 209
1 286 209 307 230
1 218 236 241 245
1 286 245 307 266
1 218 272 241 281
1 286 281 307 302
1 218 308 241 317
1 286 317 307 338
38 17
20 678 198 737 179 0
alu_3
19 258 138 317 119 0
in2_0
19 258 156 317 137 0
in2_1
3 390 192 439 143 0 0
3 390 228 439 179 0 0
19 324 210 383 191 0
in1_3
19 324 240 383 221 0
in2_0
19 324 258 383 239 0
in2_1
3 390 276 439 227 0 0
3 390 312 439 263 0 0
19 324 294 383 275 0
M3
3 390 396 439 347 0 0
19 324 378 383 359 0
in2_0
3 390 360 439 311 0 1
19 324 342 383 323 0
in2_1
3 390 432 439 383 0 0
19 324 414 383 395 0
P3
3 390 516 439 467 0 1
19 324 498 383 479 0
in2_0
3 390 480 439 431 0 0
19 324 462 383 443 0
in2_1
3 390 552 439 503 0 0
19 324 534 383 515 0
N3
22 738 198 784 178 0 \NUL
Output
3 486 210 535 161 0 0
3 486 294 535 245 0 0
3 486 396 535 347 1 0
3 486 516 535 467 1 0
4 612 192 661 143 2 0
22 72 228 149 208 0 \NUL
Truth Table
22 24 246 108 226 0 \NUL
in2_1  in2_0
22 78 288 90 268 0 \NUL
1
22 78 270 90 250 0 \NUL
0
22 36 270 48 250 0 \NUL
0
22 36 288 48 268 0 \NUL
0
22 36 306 48 286 0 \NUL
1
22 36 324 48 304 0 \NUL
1
22 78 324 90 304 0 \NUL
1
22 78 306 90 286 0 \NUL
0
22 108 246 244 226 0 \NUL
Rot0 Rot1 Rot2 Rot3
22 120 270 132 250 0 \NUL
1
22 150 270 162 250 0 \NUL
0
22 186 270 198 250 0 \NUL
0
22 222 270 234 250 0 \NUL
0
22 120 288 132 268 0 \NUL
0
22 150 288 162 268 0 \NUL
1
22 186 288 198 268 0 \NUL
0
22 222 288 234 268 0 \NUL
0
22 120 306 132 286 0 \NUL
0
22 150 306 162 286 0 \NUL
0
22 186 306 198 286 0 \NUL
1
22 222 306 234 286 0 \NUL
0
22 120 324 132 304 0 \NUL
0
22 150 324 162 304 0 \NUL
0
22 186 324 198 304 0 \NUL
0
22 222 324 234 304 0 \NUL
1
22 246 180 304 160 0 \NUL
Rotate 0
22 252 270 310 250 0 \NUL
Rotate 3
22 252 372 310 352 0 \NUL
Rotate 1
22 258 498 316 478 0 \NUL
Rotate 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 324 22 0 \NUL
ALU
22 294 60 455 40 0 \NUL
Rotation Selection Logic
22 294 78 340 58 0 \NUL
Byte 3
5 336 162 385 113 0
5 336 198 385 149 0
1 380 200 391 189
1 380 200 391 217
1 380 230 391 237
1 380 248 391 265
1 380 284 391 273
1 380 284 391 301
1 380 368 391 357
1 380 368 391 385
1 380 332 391 321
1 380 332 391 349
1 380 404 391 393
1 380 404 391 421
1 380 488 391 477
1 380 488 391 505
1 380 452 391 441
1 380 452 391 469
1 380 524 391 513
1 380 524 391 541
1 436 167 487 171
1 436 203 487 199
1 436 251 487 255
1 436 287 487 283
1 436 335 487 357
1 436 371 487 371
1 436 407 487 385
1 436 491 487 491
1 436 455 487 477
1 436 527 487 505
1 532 185 613 153
1 532 269 613 162
1 532 371 613 172
1 532 491 613 181
1 658 167 679 188
1 314 128 337 137
1 314 146 337 173
1 382 173 391 181
1 382 137 391 153
38 18
20 678 198 737 179 0
alu_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 324 22 0 \NUL
ALU
3 390 192 439 143 0 0
3 390 228 439 179 0 0
19 324 210 383 191 0
in1_0
19 324 240 383 221 0
in2_0
19 324 258 383 239 0
in2_1
3 390 276 439 227 0 0
3 390 312 439 263 0 0
19 324 294 383 275 0
M0
3 390 396 439 347 0 0
19 324 378 383 359 0
in2_0
3 390 360 439 311 0 1
19 324 342 383 323 0
in2_1
3 390 432 439 383 0 0
19 324 414 383 395 0
P0
3 390 516 439 467 0 1
19 324 498 383 479 0
in2_0
3 390 480 439 431 0 0
19 324 462 383 443 0
in2_1
3 390 552 439 503 0 0
19 324 534 383 515 0
N0
22 738 198 784 178 0 \NUL
Output
22 294 60 455 40 0 \NUL
Rotation Selection Logic
22 294 78 340 58 0 \NUL
Byte 0
3 486 210 535 161 0 0
3 486 294 535 245 0 0
3 486 396 535 347 1 0
3 486 516 535 467 1 0
4 612 192 661 143 2 0
22 72 228 149 208 0 \NUL
Truth Table
22 24 246 108 226 0 \NUL
in2_1  in2_0
22 78 288 90 268 0 \NUL
1
22 78 270 90 250 0 \NUL
0
22 36 270 48 250 0 \NUL
0
22 36 288 48 268 0 \NUL
0
22 36 306 48 286 0 \NUL
1
22 36 324 48 304 0 \NUL
1
22 78 324 90 304 0 \NUL
1
22 78 306 90 286 0 \NUL
0
22 108 246 244 226 0 \NUL
Rot0 Rot1 Rot2 Rot3
22 120 270 132 250 0 \NUL
1
22 150 270 162 250 0 \NUL
0
22 186 270 198 250 0 \NUL
0
22 222 270 234 250 0 \NUL
0
22 120 288 132 268 0 \NUL
0
22 150 288 162 268 0 \NUL
1
22 186 288 198 268 0 \NUL
0
22 222 288 234 268 0 \NUL
0
22 120 306 132 286 0 \NUL
0
22 150 306 162 286 0 \NUL
0
22 186 306 198 286 0 \NUL
1
22 222 306 234 286 0 \NUL
0
22 120 324 132 304 0 \NUL
0
22 150 324 162 304 0 \NUL
0
22 186 324 198 304 0 \NUL
0
22 222 324 234 304 0 \NUL
1
22 246 180 304 160 0 \NUL
Rotate 0
22 252 270 310 250 0 \NUL
Rotate 3
22 252 372 310 352 0 \NUL
Rotate 1
22 258 498 316 478 0 \NUL
Rotate 2
19 258 138 317 119 0
in2_0
19 258 156 317 137 0
in2_1
5 336 162 385 113 0
5 336 198 385 149 0
1 380 200 391 189
1 380 200 391 217
1 380 230 391 237
1 380 248 391 265
1 380 284 391 273
1 380 284 391 301
1 380 368 391 357
1 380 368 391 385
1 380 332 391 321
1 380 332 391 349
1 380 404 391 393
1 380 404 391 421
1 380 488 391 477
1 380 488 391 505
1 380 452 391 441
1 380 452 391 469
1 380 524 391 513
1 380 524 391 541
1 436 167 487 171
1 436 203 487 199
1 436 251 487 255
1 436 287 487 283
1 436 335 487 357
1 436 371 487 371
1 436 407 487 385
1 436 491 487 491
1 436 455 487 477
1 436 527 487 505
1 532 185 613 153
1 532 269 613 162
1 532 371 613 172
1 532 491 613 181
1 658 167 679 188
1 314 128 337 137
1 314 146 337 173
1 382 173 391 181
1 382 137 391 153
38 19
20 678 198 737 179 0
alu_1
3 390 192 439 143 0 0
3 390 228 439 179 0 0
19 324 210 383 191 0
in1_1
19 324 240 383 221 0
in2_0
19 324 258 383 239 0
in2_1
3 390 276 439 227 0 0
3 390 312 439 263 0 0
19 324 294 383 275 0
M1
3 390 396 439 347 0 0
19 324 378 383 359 0
in2_0
3 390 360 439 311 0 1
19 324 342 383 323 0
in2_1
3 390 432 439 383 0 0
19 324 414 383 395 0
P1
3 390 516 439 467 0 1
19 324 498 383 479 0
in2_0
3 390 480 439 431 0 0
19 324 462 383 443 0
in2_1
3 390 552 439 503 0 0
19 324 534 383 515 0
N1
22 738 198 784 178 0 \NUL
Output
3 486 210 535 161 0 0
3 486 294 535 245 0 0
3 486 396 535 347 1 0
3 486 516 535 467 1 0
4 612 192 661 143 2 0
22 72 228 149 208 0 \NUL
Truth Table
22 24 246 108 226 0 \NUL
in2_1  in2_0
22 78 288 90 268 0 \NUL
1
22 78 270 90 250 0 \NUL
0
22 36 270 48 250 0 \NUL
0
22 36 288 48 268 0 \NUL
0
22 36 306 48 286 0 \NUL
1
22 36 324 48 304 0 \NUL
1
22 78 324 90 304 0 \NUL
1
22 78 306 90 286 0 \NUL
0
22 108 246 244 226 0 \NUL
Rot0 Rot1 Rot2 Rot3
22 120 270 132 250 0 \NUL
1
22 150 270 162 250 0 \NUL
0
22 186 270 198 250 0 \NUL
0
22 222 270 234 250 0 \NUL
0
22 120 288 132 268 0 \NUL
0
22 150 288 162 268 0 \NUL
1
22 186 288 198 268 0 \NUL
0
22 222 288 234 268 0 \NUL
0
22 120 306 132 286 0 \NUL
0
22 150 306 162 286 0 \NUL
0
22 186 306 198 286 0 \NUL
1
22 222 306 234 286 0 \NUL
0
22 120 324 132 304 0 \NUL
0
22 150 324 162 304 0 \NUL
0
22 186 324 198 304 0 \NUL
0
22 222 324 234 304 0 \NUL
1
22 246 180 304 160 0 \NUL
Rotate 0
22 252 270 310 250 0 \NUL
Rotate 3
22 252 372 310 352 0 \NUL
Rotate 1
22 258 498 316 478 0 \NUL
Rotate 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 324 22 0 \NUL
ALU
22 294 60 455 40 0 \NUL
Rotation Selection Logic
22 294 78 340 58 0 \NUL
Byte 1
19 258 138 317 119 0
in2_0
19 258 156 317 137 0
in2_1
5 336 162 385 113 0
5 336 198 385 149 0
1 380 200 391 189
1 380 200 391 217
1 380 230 391 237
1 380 248 391 265
1 380 284 391 273
1 380 284 391 301
1 380 368 391 357
1 380 368 391 385
1 380 332 391 321
1 380 332 391 349
1 380 404 391 393
1 380 404 391 421
1 380 488 391 477
1 380 488 391 505
1 380 452 391 441
1 380 452 391 469
1 380 524 391 513
1 380 524 391 541
1 436 167 487 171
1 436 203 487 199
1 436 251 487 255
1 436 287 487 283
1 436 335 487 357
1 436 371 487 371
1 436 407 487 385
1 436 491 487 491
1 436 455 487 477
1 436 527 487 505
1 532 185 613 153
1 532 269 613 162
1 532 371 613 172
1 532 491 613 181
1 658 167 679 188
1 314 128 337 137
1 314 146 337 173
1 382 137 391 153
1 382 173 391 181
38 20
20 678 198 737 179 0
alu_2
3 390 192 439 143 0 0
3 390 228 439 179 0 0
19 324 210 383 191 0
in1_2
19 324 240 383 221 0
in2_0
19 324 258 383 239 0
in2_1
3 390 276 439 227 0 0
3 390 312 439 263 0 0
19 324 294 383 275 0
M2
3 390 396 439 347 0 0
19 324 378 383 359 0
in2_0
3 390 360 439 311 0 1
19 324 342 383 323 0
in2_1
3 390 432 439 383 0 0
19 324 414 383 395 0
P2
3 390 516 439 467 0 1
19 324 498 383 479 0
in2_0
3 390 480 439 431 0 0
19 324 462 383 443 0
in2_1
3 390 552 439 503 0 0
19 324 534 383 515 0
N2
22 738 198 784 178 0 \NUL
Output
3 486 210 535 161 0 0
3 486 294 535 245 0 0
3 486 396 535 347 1 0
3 486 516 535 467 1 0
4 612 192 661 143 2 0
22 72 228 149 208 0 \NUL
Truth Table
22 24 246 108 226 0 \NUL
in2_1  in2_0
22 78 288 90 268 0 \NUL
1
22 78 270 90 250 0 \NUL
0
22 36 270 48 250 0 \NUL
0
22 36 288 48 268 0 \NUL
0
22 36 306 48 286 0 \NUL
1
22 36 324 48 304 0 \NUL
1
22 78 324 90 304 0 \NUL
1
22 78 306 90 286 0 \NUL
0
22 108 246 244 226 0 \NUL
Rot0 Rot1 Rot2 Rot3
22 120 270 132 250 0 \NUL
1
22 150 270 162 250 0 \NUL
0
22 186 270 198 250 0 \NUL
0
22 222 270 234 250 0 \NUL
0
22 120 288 132 268 0 \NUL
0
22 150 288 162 268 0 \NUL
1
22 186 288 198 268 0 \NUL
0
22 222 288 234 268 0 \NUL
0
22 120 306 132 286 0 \NUL
0
22 150 306 162 286 0 \NUL
0
22 186 306 198 286 0 \NUL
1
22 222 306 234 286 0 \NUL
0
22 120 324 132 304 0 \NUL
0
22 150 324 162 304 0 \NUL
0
22 186 324 198 304 0 \NUL
0
22 222 324 234 304 0 \NUL
1
22 246 180 304 160 0 \NUL
Rotate 0
22 252 270 310 250 0 \NUL
Rotate 3
22 252 372 310 352 0 \NUL
Rotate 1
22 258 498 316 478 0 \NUL
Rotate 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 106 10 0 \NUL
Llamas, Chris
22 12 54 75 34 0 \NUL
chllamas
22 294 42 324 22 0 \NUL
ALU
22 294 60 455 40 0 \NUL
Rotation Selection Logic
22 294 78 340 58 0 \NUL
Byte 2
19 258 138 317 119 0
in2_0
19 258 156 317 137 0
in2_1
5 336 162 385 113 0
5 336 198 385 149 0
1 380 200 391 189
1 380 200 391 217
1 380 230 391 237
1 380 248 391 265
1 380 284 391 273
1 380 284 391 301
1 380 368 391 357
1 380 368 391 385
1 380 332 391 321
1 380 332 391 349
1 380 404 391 393
1 380 404 391 421
1 380 488 391 477
1 380 488 391 505
1 380 452 391 441
1 380 452 391 469
1 380 524 391 513
1 380 524 391 541
1 436 167 487 171
1 436 203 487 199
1 436 251 487 255
1 436 287 487 283
1 436 335 487 357
1 436 371 487 371
1 436 407 487 385
1 436 491 487 491
1 436 455 487 477
1 436 527 487 505
1 532 185 613 153
1 532 269 613 162
1 532 371 613 172
1 532 491 613 181
1 658 167 679 188
1 314 128 337 137
1 314 146 337 173
1 382 137 391 153
1 382 173 391 181
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
