Timing Analyzer report for 009_adder7seg
Tue Jan 10 16:49:35 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[0]'
 13. Slow 1200mV 85C Model Setup: 'clk50M'
 14. Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[7]'
 15. Slow 1200mV 85C Model Setup: 'uart_rx:uartRx|rdrf'
 16. Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[15]'
 17. Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[0]'
 18. Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[15]'
 19. Slow 1200mV 85C Model Hold: 'uart_rx:uartRx|rdrf'
 20. Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[7]'
 21. Slow 1200mV 85C Model Hold: 'clk50M'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[0]'
 30. Slow 1200mV 0C Model Setup: 'clk50M'
 31. Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[7]'
 32. Slow 1200mV 0C Model Setup: 'uart_rx:uartRx|rdrf'
 33. Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[15]'
 34. Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[0]'
 35. Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[15]'
 36. Slow 1200mV 0C Model Hold: 'uart_rx:uartRx|rdrf'
 37. Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[7]'
 38. Slow 1200mV 0C Model Hold: 'clk50M'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk50M'
 46. Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[0]'
 47. Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[7]'
 48. Fast 1200mV 0C Model Setup: 'uart_rx:uartRx|rdrf'
 49. Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[15]'
 50. Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[0]'
 51. Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[15]'
 52. Fast 1200mV 0C Model Hold: 'uart_rx:uartRx|rdrf'
 53. Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[7]'
 54. Fast 1200mV 0C Model Hold: 'clk50M'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths Summary
 67. Clock Status Summary
 68. Unconstrained Input Ports
 69. Unconstrained Output Ports
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 009_adder7seg                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clk50M               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }               ;
; clkdiv:clkdiv1|q[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:clkdiv1|q[0] }  ;
; clkdiv:clkdiv1|q[7]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:clkdiv1|q[7] }  ;
; clkdiv:clkdiv1|q[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:clkdiv1|q[15] } ;
; uart_rx:uartRx|rdrf  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:uartRx|rdrf }  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 232.07 MHz ; 232.07 MHz      ; clkdiv:clkdiv1|q[0]  ;                                                               ;
; 284.17 MHz ; 284.17 MHz      ; clkdiv:clkdiv1|q[7]  ;                                                               ;
; 345.3 MHz  ; 250.0 MHz       ; clk50M               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 745.71 MHz ; 402.09 MHz      ; uart_rx:uartRx|rdrf  ; limit due to minimum period restriction (tmin)                ;
; 746.27 MHz ; 402.09 MHz      ; clkdiv:clkdiv1|q[15] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clkdiv:clkdiv1|q[0]  ; -3.309 ; -62.252       ;
; clk50M               ; -2.767 ; -33.924       ;
; clkdiv:clkdiv1|q[7]  ; -2.519 ; -31.803       ;
; uart_rx:uartRx|rdrf  ; -0.453 ; -4.461        ;
; clkdiv:clkdiv1|q[15] ; -0.340 ; -0.353        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clkdiv:clkdiv1|q[0]  ; 0.453 ; 0.000         ;
; clkdiv:clkdiv1|q[15] ; 0.453 ; 0.000         ;
; uart_rx:uartRx|rdrf  ; 0.501 ; 0.000         ;
; clkdiv:clkdiv1|q[7]  ; 0.513 ; 0.000         ;
; clk50M               ; 0.737 ; 0.000         ;
+----------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; clk50M               ; -3.000 ; -26.792           ;
; clkdiv:clkdiv1|q[0]  ; -1.487 ; -46.097           ;
; uart_rx:uartRx|rdrf  ; -1.487 ; -23.792           ;
; clkdiv:clkdiv1|q[7]  ; -1.487 ; -19.331           ;
; clkdiv:clkdiv1|q[15] ; -1.487 ; -4.461            ;
+----------------------+--------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[0]'                                                                                                          ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; -3.309 ; uart_rx:uartRx|state.SHIFT    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.080     ; 4.230      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.993      ;
; -3.068 ; uart_rx:uartRx|state.DELAY    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.080     ; 3.989      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.807 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.727      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.789 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.709      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.581 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.501      ;
; -2.579 ; uart_rx:uartRx|state.START    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.080     ; 3.500      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.568 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.488      ;
; -2.511 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.431      ;
; -2.504 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.424      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.445 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.365      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.417 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.337      ;
; -2.311 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.231      ;
; -2.260 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.180      ;
; -2.253 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.173      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.081     ; 3.105      ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                             ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+
; -2.767 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 6.040      ;
; -2.621 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.894      ;
; -2.613 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.386      ;
; -2.591 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.864      ;
; -2.583 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.356      ;
; -2.475 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.748      ;
; -2.467 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.240      ;
; -2.445 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.718      ;
; -2.437 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.210      ;
; -2.329 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.602      ;
; -2.321 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.094      ;
; -2.314 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.587      ;
; -2.299 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.572      ;
; -2.291 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 6.064      ;
; -2.246 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 6.019      ;
; -2.216 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.989      ;
; -2.183 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.456      ;
; -2.175 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.948      ;
; -2.168 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.441      ;
; -2.153 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.426      ;
; -2.145 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.918      ;
; -2.138 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.411      ;
; -2.100 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.873      ;
; -2.070 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.843      ;
; -2.037 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.310      ;
; -2.029 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.802      ;
; -2.022 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.295      ;
; -2.007 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.280      ;
; -1.999 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.772      ;
; -1.992 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.265      ;
; -1.954 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.727      ;
; -1.924 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.697      ;
; -1.896 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.816      ;
; -1.891 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.164      ;
; -1.883 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.656      ;
; -1.876 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.149      ;
; -1.861 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 5.134      ;
; -1.853 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.626      ;
; -1.846 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 5.119      ;
; -1.808 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.581      ;
; -1.797 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.717      ;
; -1.782 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.702      ;
; -1.778 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.521      ; 5.551      ;
; -1.751 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.671      ;
; -1.750 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.670      ;
; -1.737 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.510      ;
; -1.720 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.640      ;
; -1.715 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 4.988      ;
; -1.707 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.521      ; 5.480      ;
; -1.700 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 4.973      ;
; -1.661 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.581      ;
; -1.651 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.571      ;
; -1.636 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.556      ;
; -1.634 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.554      ;
; -1.605 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.525      ;
; -1.604 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.524      ;
; -1.602 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.522      ;
; -1.575 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.495      ;
; -1.574 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.494      ;
; -1.515 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.435      ;
; -1.505 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.425      ;
; -1.490 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.410      ;
; -1.488 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.408      ;
; -1.488 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.408      ;
; -1.460 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.380      ;
; -1.459 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.379      ;
; -1.458 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.378      ;
; -1.456 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.376      ;
; -1.429 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.349      ;
; -1.428 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.348      ;
; -1.426 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.346      ;
; -1.369 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.289      ;
; -1.369 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.289      ;
; -1.359 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.279      ;
; -1.344 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.264      ;
; -1.342 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.262      ;
; -1.342 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.262      ;
; -1.314 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.234      ;
; -1.314 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.234      ;
; -1.313 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.233      ;
; -1.312 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.232      ;
; -1.310 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.230      ;
; -1.307 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.521      ; 4.580      ;
; -1.292 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.521      ; 4.565      ;
; -1.284 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.204      ;
; -1.283 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.203      ;
; -1.282 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.202      ;
; -1.280 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.200      ;
; -1.223 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.143      ;
; -1.223 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.143      ;
; -1.216 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.136      ;
; -1.213 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.133      ;
; -1.200 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.120      ;
; -1.198 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.118      ;
; -1.196 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.116      ;
; -1.196 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.116      ;
; -1.168 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.088      ;
; -1.168 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.088      ;
; -1.168 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.081     ; 2.088      ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[7]'                                                                                                              ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.439      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.510 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.430      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.308 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.228      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.225 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.145      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.176 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 3.096      ;
; -2.154 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.573     ; 2.582      ;
; -2.047 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.439      ;
; -2.047 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.439      ;
; -2.038 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.430      ;
; -2.038 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.430      ;
; -2.024 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.573     ; 2.452      ;
; -2.008 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.573     ; 2.436      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.963 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.883      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.956 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.876      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.858      ;
; -1.878 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.573     ; 2.306      ;
; -1.862 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.573     ; 2.290      ;
; -1.836 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.228      ;
; -1.836 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.391      ; 3.228      ;
; -1.763 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.081     ; 2.683      ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:uartRx|rdrf'                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.453 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.319      ;
; -0.443 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.309      ;
; -0.439 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.305      ;
; -0.413 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.279      ;
; -0.411 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.277      ;
; -0.404 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.270      ;
; -0.341 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.261      ;
; -0.330 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.250      ;
; -0.252 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.118      ;
; -0.224 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.135     ; 1.090      ;
; -0.197 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.117      ;
; -0.197 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.117      ;
; -0.185 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.105      ;
; -0.172 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 1.092      ;
; 0.035  ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 0.885      ;
; 0.039  ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.081     ; 0.881      ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|q[15]'                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.340 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 1.260      ;
; -0.014 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 0.934      ;
; -0.013 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 0.933      ;
; 0.062  ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.081     ; 0.858      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[0]'                                                                                                            ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.453 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uartRx|bitcount[1]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.516 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.809      ;
; 0.532 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.825      ;
; 0.532 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.825      ;
; 0.537 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.830      ;
; 0.642 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.656 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 0.949      ;
; 0.658 ; uart_rx:uartRx|rxbuff[7]       ; uart_rx:uartRx|rxbuff[6]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 0.950      ;
; 0.738 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.746 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.039      ;
; 0.749 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[0]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.048      ;
; 0.758 ; uart_rx:uartRx|state.DATAREADY ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.762 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.775 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.068      ;
; 0.776 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.069      ;
; 0.827 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.120      ;
; 0.863 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.156      ;
; 0.864 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.157      ;
; 0.864 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.157      ;
; 0.867 ; uart_rx:uartRx|rxbuff[5]       ; uart_rx:uartRx|rxbuff[4]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 1.159      ;
; 0.879 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.172      ;
; 0.920 ; uart_rx:uartRx|rxbuff[4]       ; uart_rx:uartRx|rxbuff[3]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 1.212      ;
; 0.925 ; uart_rx:uartRx|rxbuff[3]       ; uart_rx:uartRx|rxbuff[2]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 1.217      ;
; 0.940 ; uart_rx:uartRx|state.STOP      ; uart_rx:uartRx|state.DATAREADY ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.233      ;
; 1.015 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.308      ;
; 1.015 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.308      ;
; 1.018 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.311      ;
; 1.066 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.079 ; uart_rx:uartRx|rxbuff[1]       ; uart_rx:uartRx|rxbuff[0]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.372      ;
; 1.092 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.099 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.142 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.144 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.437      ;
; 1.158 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.451      ;
; 1.172 ; uart_rx:uartRx|rxbuff[6]       ; uart_rx:uartRx|rxbuff[5]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 1.464      ;
; 1.177 ; uart_rx:uartRx|rxbuff[2]       ; uart_rx:uartRx|rxbuff[1]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.080      ; 1.469      ;
; 1.188 ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf ; clkdiv:clkdiv1|q[0] ; 0.000        ; 2.420      ; 4.101      ;
; 1.223 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.516      ;
; 1.231 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.525      ;
; 1.239 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.256 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.259 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.552      ;
; 1.265 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.569      ;
; 1.285 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.578      ;
; 1.292 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.585      ;
; 1.363 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.656      ;
; 1.371 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.665      ;
; 1.379 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.388 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.683      ;
; 1.397 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.691      ;
; 1.405 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.698      ;
; 1.407 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.414 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.707      ;
; 1.416 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.709      ;
; 1.417 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.710      ;
; 1.434 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.727      ;
; 1.447 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.081      ; 1.740      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[15]'                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.453 ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 0.758      ;
; 0.517 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 0.810      ;
; 0.518 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 0.811      ;
; 0.792 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.081      ; 1.085      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:uartRx|rdrf'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.501 ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 0.794      ;
; 0.504 ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 0.797      ;
; 0.672 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.007      ;
; 0.691 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.026      ;
; 0.700 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 0.993      ;
; 0.706 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 0.999      ;
; 0.724 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 1.017      ;
; 0.724 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 1.017      ;
; 0.727 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.104      ; 1.063      ;
; 0.867 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.202      ;
; 0.882 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.217      ;
; 0.884 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.219      ;
; 0.904 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 1.197      ;
; 0.909 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.081      ; 1.202      ;
; 0.916 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.251      ;
; 0.921 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.103      ; 1.256      ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|q[7]'                                                                                                              ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.513 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.101      ; 0.826      ;
; 0.626 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.411      ;
; 0.644 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.429      ;
; 0.763 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.056      ;
; 0.766 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.101      ; 1.080      ;
; 0.769 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.066      ;
; 0.784 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.569      ;
; 0.788 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.081      ;
; 0.790 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.575      ;
; 0.914 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.699      ;
; 0.930 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.715      ;
; 1.053 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.838      ;
; 1.071 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.856      ;
; 1.124 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.434      ;
; 1.142 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.435      ;
; 1.142 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.436      ;
; 1.192 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.977      ;
; 1.209 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 1.994      ;
; 1.255 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.560      ;
; 1.272 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.565      ;
; 1.273 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.567      ;
; 1.281 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.574      ;
; 1.282 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.575      ;
; 1.283 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.576      ;
; 1.332 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.117      ;
; 1.395 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.688      ;
; 1.395 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.688      ;
; 1.396 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.690      ;
; 1.404 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.697      ;
; 1.404 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.697      ;
; 1.405 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.698      ;
; 1.412 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.705      ;
; 1.413 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.706      ;
; 1.414 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.707      ;
; 1.421 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.714      ;
; 1.423 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.716      ;
; 1.535 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.828      ;
; 1.535 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.828      ;
; 1.536 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.829      ;
; 1.544 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.837      ;
; 1.544 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.837      ;
; 1.552 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.845      ;
; 1.554 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.847      ;
; 1.558 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.343      ;
; 1.561 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.854      ;
; 1.597 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.418      ;
; 1.606 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.427      ;
; 1.652 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.437      ;
; 1.675 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.968      ;
; 1.675 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.968      ;
; 1.682 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.101      ; 1.995      ;
; 1.684 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.977      ;
; 1.692 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 1.985      ;
; 1.737 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.558      ;
; 1.746 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.567      ;
; 1.765 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.550      ;
; 1.814 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.101      ; 2.127      ;
; 1.815 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 2.108      ;
; 1.832 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.617      ;
; 1.839 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.624      ;
; 1.877 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.698      ;
; 1.886 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.707      ;
; 1.924 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.709      ;
; 2.017 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.838      ;
; 2.026 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.391     ; 1.847      ;
; 2.050 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 2.343      ;
; 2.050 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 2.343      ;
; 2.050 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 2.343      ;
; 2.050 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.081      ; 2.343      ;
; 2.112 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.573      ; 2.897      ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                              ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; 0.737 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.741 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.034      ;
; 0.757 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[1]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.050      ;
; 0.864 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 2.617      ; 3.984      ;
; 1.091 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.393      ;
; 1.102 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.395      ;
; 1.108 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.402      ;
; 1.111 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.404      ;
; 1.222 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.515      ;
; 1.223 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.516      ;
; 1.224 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.517      ;
; 1.224 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.517      ;
; 1.231 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.525      ;
; 1.233 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.526      ;
; 1.233 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.526      ;
; 1.239 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.533      ;
; 1.242 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.535      ;
; 1.248 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.542      ;
; 1.251 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.544      ;
; 1.345 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; 0.000        ; 2.617      ; 4.465      ;
; 1.362 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.655      ;
; 1.363 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.656      ;
; 1.363 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.656      ;
; 1.364 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.657      ;
; 1.364 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.657      ;
; 1.371 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.665      ;
; 1.372 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.665      ;
; 1.373 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.666      ;
; 1.373 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.666      ;
; 1.379 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.672      ;
; 1.380 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.673      ;
; 1.382 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.675      ;
; 1.382 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; -0.500       ; 2.617      ; 4.002      ;
; 1.388 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.682      ;
; 1.391 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.684      ;
; 1.469 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 2.617      ; 4.589      ;
; 1.502 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.795      ;
; 1.503 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.796      ;
; 1.503 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.796      ;
; 1.504 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.797      ;
; 1.508 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; -0.500       ; 2.617      ; 4.128      ;
; 1.511 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.804      ;
; 1.512 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.805      ;
; 1.512 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.805      ;
; 1.513 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.806      ;
; 1.518 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 2.617      ; 4.638      ;
; 1.519 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.812      ;
; 1.520 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.813      ;
; 1.520 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.813      ;
; 1.528 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.822      ;
; 1.640 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; -0.500       ; 2.617      ; 4.260      ;
; 1.642 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.935      ;
; 1.643 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.936      ;
; 1.643 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.936      ;
; 1.651 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.944      ;
; 1.652 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.945      ;
; 1.652 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.081      ; 1.945      ;
; 1.655 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; -0.500       ; 2.617      ; 4.275      ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 243.07 MHz ; 243.07 MHz      ; clkdiv:clkdiv1|q[0]  ;                                                               ;
; 308.17 MHz ; 308.17 MHz      ; clkdiv:clkdiv1|q[7]  ;                                                               ;
; 388.5 MHz  ; 250.0 MHz       ; clk50M               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 812.35 MHz ; 402.09 MHz      ; uart_rx:uartRx|rdrf  ; limit due to minimum period restriction (tmin)                ;
; 828.5 MHz  ; 402.09 MHz      ; clkdiv:clkdiv1|q[15] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clkdiv:clkdiv1|q[0]  ; -3.114 ; -55.876       ;
; clk50M               ; -2.426 ; -30.465       ;
; clkdiv:clkdiv1|q[7]  ; -2.245 ; -28.291       ;
; uart_rx:uartRx|rdrf  ; -0.348 ; -2.993        ;
; clkdiv:clkdiv1|q[15] ; -0.207 ; -0.207        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clkdiv:clkdiv1|q[0]  ; 0.403 ; 0.000         ;
; clkdiv:clkdiv1|q[15] ; 0.403 ; 0.000         ;
; uart_rx:uartRx|rdrf  ; 0.472 ; 0.000         ;
; clkdiv:clkdiv1|q[7]  ; 0.473 ; 0.000         ;
; clk50M               ; 0.684 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clk50M               ; -3.000 ; -26.792          ;
; clkdiv:clkdiv1|q[0]  ; -1.487 ; -46.097          ;
; uart_rx:uartRx|rdrf  ; -1.487 ; -23.792          ;
; clkdiv:clkdiv1|q[7]  ; -1.487 ; -19.331          ;
; clkdiv:clkdiv1|q[15] ; -1.487 ; -4.461           ;
+----------------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[0]'                                                                                                           ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; -3.114 ; uart_rx:uartRx|state.SHIFT    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 4.045      ;
; -2.894 ; uart_rx:uartRx|state.DELAY    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.825      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.795 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.726      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.532 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.463      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.506 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.437      ;
; -2.439 ; uart_rx:uartRx|state.START    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.370      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.315 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.246      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.302 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.233      ;
; -2.259 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.190      ;
; -2.245 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.176      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.136      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.116      ;
; -2.070 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 3.001      ;
; -2.039 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.970      ;
; -2.025 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.956      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
; -1.955 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.071     ; 2.886      ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                              ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+
; -2.426 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.978      ;
; -2.387 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.939      ;
; -2.345 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.397      ;
; -2.300 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.852      ;
; -2.261 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.813      ;
; -2.219 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.271      ;
; -2.180 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.232      ;
; -2.174 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.726      ;
; -2.140 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.692      ;
; -2.135 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.687      ;
; -2.101 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.653      ;
; -2.093 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.145      ;
; -2.054 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.106      ;
; -2.048 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.600      ;
; -2.014 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.566      ;
; -2.009 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.561      ;
; -1.975 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.527      ;
; -1.967 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 5.019      ;
; -1.938 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.990      ;
; -1.928 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.980      ;
; -1.922 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.474      ;
; -1.888 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.440      ;
; -1.883 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.435      ;
; -1.849 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.401      ;
; -1.841 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.893      ;
; -1.812 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.864      ;
; -1.802 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.854      ;
; -1.796 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.348      ;
; -1.773 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.825      ;
; -1.762 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.314      ;
; -1.757 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.309      ;
; -1.723 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 5.275      ;
; -1.715 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.767      ;
; -1.686 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.738      ;
; -1.676 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.728      ;
; -1.670 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.222      ;
; -1.647 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.699      ;
; -1.631 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 5.183      ;
; -1.589 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.641      ;
; -1.574 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.503      ;
; -1.560 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.612      ;
; -1.550 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.602      ;
; -1.521 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.573      ;
; -1.495 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.424      ;
; -1.483 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.412      ;
; -1.448 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.377      ;
; -1.448 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.377      ;
; -1.424 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.476      ;
; -1.409 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.338      ;
; -1.395 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.447      ;
; -1.369 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.298      ;
; -1.365 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.294      ;
; -1.365 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.294      ;
; -1.357 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.286      ;
; -1.322 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.251      ;
; -1.322 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.251      ;
; -1.319 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.248      ;
; -1.283 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.212      ;
; -1.283 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.212      ;
; -1.243 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.172      ;
; -1.240 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.169      ;
; -1.240 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.169      ;
; -1.239 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.168      ;
; -1.239 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.168      ;
; -1.231 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.160      ;
; -1.197 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.126      ;
; -1.196 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.125      ;
; -1.196 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.125      ;
; -1.193 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.122      ;
; -1.182 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 1.000        ; 2.320      ; 4.734      ;
; -1.157 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.086      ;
; -1.157 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.086      ;
; -1.154 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.083      ;
; -1.117 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.046      ;
; -1.114 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.043      ;
; -1.114 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.043      ;
; -1.113 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.042      ;
; -1.113 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.042      ;
; -1.105 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.034      ;
; -1.071 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.000      ;
; -1.071 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 2.000      ;
; -1.070 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.999      ;
; -1.070 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.999      ;
; -1.069 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.121      ;
; -1.067 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.996      ;
; -1.063 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 1.000        ; 2.320      ; 4.615      ;
; -1.040 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7] ; clk50M      ; 0.500        ; 2.320      ; 4.092      ;
; -1.032 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.961      ;
; -1.031 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.960      ;
; -1.031 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.960      ;
; -1.028 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.957      ;
; -0.997 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0] ; clk50M      ; 0.500        ; 2.320      ; 4.049      ;
; -0.993 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[14] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.922      ;
; -0.991 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.920      ;
; -0.988 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.917      ;
; -0.988 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[10] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.917      ;
; -0.987 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.916      ;
; -0.987 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.916      ;
; -0.981 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.910      ;
; -0.979 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.073     ; 1.908      ;
+--------+----------------------+----------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[7]'                                                                                                               ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.245 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.174      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.238 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 3.167      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.067 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.996      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -2.004 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.933      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.944 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.873      ;
; -1.856 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.538     ; 2.320      ;
; -1.798 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 3.174      ;
; -1.798 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 3.174      ;
; -1.791 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 3.167      ;
; -1.791 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 3.167      ;
; -1.730 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.538     ; 2.194      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.725 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.654      ;
; -1.719 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.538     ; 2.183      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.717 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.646      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.644      ;
; -1.620 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 2.996      ;
; -1.620 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.374      ; 2.996      ;
; -1.604 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.538     ; 2.068      ;
; -1.593 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.538     ; 2.057      ;
; -1.570 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.073     ; 2.499      ;
+--------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:uartRx|rdrf'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.348 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.225      ;
; -0.338 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.215      ;
; -0.304 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.181      ;
; -0.303 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.124     ; 1.181      ;
; -0.303 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.180      ;
; -0.285 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.162      ;
; -0.231 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.071     ; 1.162      ;
; -0.229 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.072     ; 1.159      ;
; -0.157 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.034      ;
; -0.148 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.125     ; 1.025      ;
; -0.095 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.072     ; 1.025      ;
; -0.094 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.071     ; 1.025      ;
; -0.085 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.072     ; 1.015      ;
; -0.073 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.072     ; 1.003      ;
; 0.132  ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.071     ; 0.799      ;
; 0.136  ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.071     ; 0.795      ;
+--------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[15]'                                                                                                                                      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.207 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 1.138      ;
; 0.083  ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 0.848      ;
; 0.084  ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 0.847      ;
; 0.161  ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.071     ; 0.770      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[0]'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.403 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_rx:uartRx|bitcount[1]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.479 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.745      ;
; 0.491 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.757      ;
; 0.491 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.757      ;
; 0.496 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.762      ;
; 0.598 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.864      ;
; 0.615 ; uart_rx:uartRx|rxbuff[7]       ; uart_rx:uartRx|rxbuff[6]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 0.882      ;
; 0.615 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.881      ;
; 0.685 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.951      ;
; 0.688 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.955      ;
; 0.697 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.963      ;
; 0.699 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.965      ;
; 0.708 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[0]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.711 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; uart_rx:uartRx|state.DATAREADY ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.714 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.717 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.983      ;
; 0.718 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.984      ;
; 0.718 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.984      ;
; 0.721 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 0.987      ;
; 0.765 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.031      ;
; 0.795 ; uart_rx:uartRx|rxbuff[5]       ; uart_rx:uartRx|rxbuff[4]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.062      ;
; 0.805 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.071      ;
; 0.806 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.072      ;
; 0.806 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.072      ;
; 0.826 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.092      ;
; 0.857 ; uart_rx:uartRx|rxbuff[3]       ; uart_rx:uartRx|rxbuff[2]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.124      ;
; 0.858 ; uart_rx:uartRx|rxbuff[4]       ; uart_rx:uartRx|rxbuff[3]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.125      ;
; 0.866 ; uart_rx:uartRx|state.STOP      ; uart_rx:uartRx|state.DATAREADY ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.132      ;
; 0.904 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.170      ;
; 0.912 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.178      ;
; 0.919 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.185      ;
; 0.962 ; uart_rx:uartRx|rxbuff[1]       ; uart_rx:uartRx|rxbuff[0]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.229      ;
; 1.002 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.268      ;
; 1.007 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.273      ;
; 1.013 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.279      ;
; 1.018 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.284      ;
; 1.021 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.287      ;
; 1.022 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.288      ;
; 1.023 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.289      ;
; 1.028 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.294      ;
; 1.030 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.032 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.299      ;
; 1.035 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.036 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.302      ;
; 1.037 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.303      ;
; 1.042 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.308      ;
; 1.043 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.309      ;
; 1.048 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.314      ;
; 1.052 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.318      ;
; 1.052 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.318      ;
; 1.061 ; uart_rx:uartRx|rxbuff[6]       ; uart_rx:uartRx|rxbuff[5]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.328      ;
; 1.064 ; uart_rx:uartRx|rxbuff[2]       ; uart_rx:uartRx|rxbuff[1]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.331      ;
; 1.107 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.373      ;
; 1.118 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.384      ;
; 1.123 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.389      ;
; 1.129 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.395      ;
; 1.130 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.396      ;
; 1.135 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.401      ;
; 1.139 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.405      ;
; 1.140 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.406      ;
; 1.143 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.409      ;
; 1.144 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.410      ;
; 1.150 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.416      ;
; 1.152 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.418      ;
; 1.154 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.420      ;
; 1.155 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.421      ;
; 1.157 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.423      ;
; 1.159 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.425      ;
; 1.165 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.431      ;
; 1.170 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.436      ;
; 1.177 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.443      ;
; 1.200 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.466      ;
; 1.229 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.495      ;
; 1.240 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.506      ;
; 1.245 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.511      ;
; 1.251 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.517      ;
; 1.252 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.518      ;
; 1.257 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.523      ;
; 1.262 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.528      ;
; 1.266 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.532      ;
; 1.272 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.538      ;
; 1.274 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.540      ;
; 1.276 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.542      ;
; 1.279 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.545      ;
; 1.279 ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf ; clkdiv:clkdiv1|q[0] ; 0.000        ; 2.202      ; 3.936      ;
; 1.285 ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf ; clkdiv:clkdiv1|q[0] ; -0.500       ; 2.202      ; 3.442      ;
; 1.287 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.553      ;
; 1.291 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.557      ;
; 1.292 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.071      ; 1.558      ;
; 1.304 ; uart_rx:uartRx|state.STOP      ; uart_rx:uartRx|rdrf            ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.072      ; 1.571      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[15]'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.403 ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 0.684      ;
; 0.478 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 0.744      ;
; 0.479 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 0.745      ;
; 0.737 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.071      ; 1.003      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:uartRx|rdrf'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.472 ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.071      ; 0.738      ;
; 0.475 ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.071      ; 0.741      ;
; 0.616 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.089      ; 0.920      ;
; 0.624 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.090      ; 0.929      ;
; 0.647 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.072      ; 0.914      ;
; 0.654 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.072      ; 0.921      ;
; 0.667 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.072      ; 0.934      ;
; 0.668 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.071      ; 0.934      ;
; 0.678 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.089      ; 0.982      ;
; 0.818 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.089      ; 1.122      ;
; 0.820 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.090      ; 1.125      ;
; 0.821 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.090      ; 1.126      ;
; 0.837 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.072      ; 1.104      ;
; 0.847 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.089      ; 1.151      ;
; 0.847 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.071      ; 1.113      ;
; 0.855 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.090      ; 1.160      ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[7]'                                                                                                               ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.473 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.091      ; 0.759      ;
; 0.563 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.296      ;
; 0.581 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.314      ;
; 0.703 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.436      ;
; 0.706 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.974      ;
; 0.712 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.445      ;
; 0.713 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.981      ;
; 0.713 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.091      ; 1.001      ;
; 0.716 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.986      ;
; 0.731 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 0.999      ;
; 0.820 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.553      ;
; 0.829 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.562      ;
; 0.935 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.668      ;
; 0.953 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.686      ;
; 1.030 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.298      ;
; 1.034 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.302      ;
; 1.035 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.303      ;
; 1.036 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.305      ;
; 1.041 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.309      ;
; 1.046 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.314      ;
; 1.050 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.318      ;
; 1.051 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.319      ;
; 1.052 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.320      ;
; 1.055 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.323      ;
; 1.058 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.791      ;
; 1.074 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.807      ;
; 1.130 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.398      ;
; 1.132 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.400      ;
; 1.134 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.402      ;
; 1.139 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.407      ;
; 1.150 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.418      ;
; 1.152 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.420      ;
; 1.156 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.424      ;
; 1.157 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.425      ;
; 1.157 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.426      ;
; 1.159 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.427      ;
; 1.159 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.427      ;
; 1.163 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.431      ;
; 1.172 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.440      ;
; 1.173 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.441      ;
; 1.174 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.442      ;
; 1.182 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 1.915      ;
; 1.252 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.520      ;
; 1.254 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.522      ;
; 1.256 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.524      ;
; 1.261 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.529      ;
; 1.278 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.546      ;
; 1.279 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.547      ;
; 1.279 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.547      ;
; 1.280 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.548      ;
; 1.281 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.549      ;
; 1.281 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.549      ;
; 1.295 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.563      ;
; 1.296 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.564      ;
; 1.374 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.642      ;
; 1.376 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.644      ;
; 1.378 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.646      ;
; 1.401 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.669      ;
; 1.402 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.670      ;
; 1.403 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.671      ;
; 1.403 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.671      ;
; 1.417 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.685      ;
; 1.427 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.160      ;
; 1.474 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.295      ;
; 1.490 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.311      ;
; 1.498 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.766      ;
; 1.500 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.792      ;
; 1.525 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.793      ;
; 1.529 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.262      ;
; 1.550 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.091      ; 1.836      ;
; 1.596 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.417      ;
; 1.612 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.433      ;
; 1.622 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 1.890      ;
; 1.632 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.365      ;
; 1.635 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.091      ; 1.921      ;
; 1.688 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.421      ;
; 1.694 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.427      ;
; 1.718 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.539      ;
; 1.734 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.555      ;
; 1.783 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.516      ;
; 1.840 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.661      ;
; 1.856 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.374     ; 1.677      ;
; 1.892 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 2.160      ;
; 1.892 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 2.160      ;
; 1.892 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 2.160      ;
; 1.892 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.073      ; 2.160      ;
; 1.930 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.538      ; 2.663      ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                               ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; 0.684 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.686 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.707 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[1]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 0.975      ;
; 0.834 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 2.406      ; 3.705      ;
; 1.005 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.279      ;
; 1.020 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.288      ;
; 1.021 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.290      ;
; 1.024 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.292      ;
; 1.099 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.367      ;
; 1.104 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.372      ;
; 1.104 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.372      ;
; 1.105 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.373      ;
; 1.105 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.373      ;
; 1.106 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.374      ;
; 1.127 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.397      ;
; 1.132 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.400      ;
; 1.133 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.401      ;
; 1.133 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.401      ;
; 1.133 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.401      ;
; 1.133 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.401      ;
; 1.142 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.410      ;
; 1.142 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.410      ;
; 1.143 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.411      ;
; 1.144 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.412      ;
; 1.146 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.414      ;
; 1.221 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.489      ;
; 1.226 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.494      ;
; 1.226 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.494      ;
; 1.227 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.495      ;
; 1.228 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.496      ;
; 1.249 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.519      ;
; 1.254 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.522      ;
; 1.255 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.523      ;
; 1.255 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.523      ;
; 1.255 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.523      ;
; 1.264 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.532      ;
; 1.264 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.532      ;
; 1.266 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.534      ;
; 1.268 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.536      ;
; 1.321 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; -0.500       ; 2.406      ; 3.692      ;
; 1.343 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.611      ;
; 1.345 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; -0.500       ; 2.406      ; 3.716      ;
; 1.348 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.616      ;
; 1.348 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.616      ;
; 1.350 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.618      ;
; 1.371 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.639      ;
; 1.372 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.640      ;
; 1.376 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.644      ;
; 1.377 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.645      ;
; 1.377 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.645      ;
; 1.386 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.654      ;
; 1.386 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.654      ;
; 1.388 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.656      ;
; 1.420 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; 0.000        ; 2.406      ; 4.291      ;
; 1.443 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; -0.500       ; 2.406      ; 3.814      ;
; 1.465 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.733      ;
; 1.470 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.738      ;
; 1.470 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.738      ;
; 1.471 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; -0.500       ; 2.406      ; 3.842      ;
; 1.493 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.761      ;
; 1.493 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.761      ;
; 1.493 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.761      ;
; 1.494 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.762      ;
; 1.498 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.073      ; 1.766      ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk50M               ; -1.173 ; -13.801       ;
; clkdiv:clkdiv1|q[0]  ; -0.941 ; -10.821       ;
; clkdiv:clkdiv1|q[7]  ; -0.456 ; -5.546        ;
; uart_rx:uartRx|rdrf  ; 0.367  ; 0.000         ;
; clkdiv:clkdiv1|q[15] ; 0.412  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clkdiv:clkdiv1|q[0]  ; 0.187 ; 0.000         ;
; clkdiv:clkdiv1|q[15] ; 0.187 ; 0.000         ;
; uart_rx:uartRx|rdrf  ; 0.195 ; 0.000         ;
; clkdiv:clkdiv1|q[7]  ; 0.208 ; 0.000         ;
; clk50M               ; 0.293 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clk50M               ; -3.000 ; -20.024          ;
; clkdiv:clkdiv1|q[0]  ; -1.000 ; -31.000          ;
; uart_rx:uartRx|rdrf  ; -1.000 ; -16.000          ;
; clkdiv:clkdiv1|q[7]  ; -1.000 ; -13.000          ;
; clkdiv:clkdiv1|q[15] ; -1.000 ; -3.000           ;
+----------------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                               ;
+--------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; -1.173 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.901      ;
; -1.109 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.837      ;
; -1.105 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.833      ;
; -1.041 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.769      ;
; -1.037 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.765      ;
; -0.973 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.701      ;
; -0.969 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.697      ;
; -0.934 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.662      ;
; -0.905 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.633      ;
; -0.901 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.629      ;
; -0.870 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.598      ;
; -0.866 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.594      ;
; -0.837 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.565      ;
; -0.833 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.561      ;
; -0.802 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.530      ;
; -0.798 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.526      ;
; -0.769 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.497      ;
; -0.765 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.493      ;
; -0.734 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.462      ;
; -0.730 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.458      ;
; -0.701 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.429      ;
; -0.666 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.394      ;
; -0.530 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 2.258      ;
; -0.495 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.500        ; 1.146      ; 2.223      ;
; -0.439 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.667      ;
; -0.435 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.663      ;
; -0.420 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; 0.500        ; 1.146      ; 2.148      ;
; -0.371 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.599      ;
; -0.367 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.595      ;
; -0.303 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.531      ;
; -0.299 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.527      ;
; -0.282 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.232      ;
; -0.235 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.463      ;
; -0.233 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.183      ;
; -0.232 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.460      ;
; -0.231 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.459      ;
; -0.228 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.456      ;
; -0.218 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.168      ;
; -0.214 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.164      ;
; -0.214 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.164      ;
; -0.203 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.153      ;
; -0.167 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.395      ;
; -0.165 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.115      ;
; -0.164 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.392      ;
; -0.163 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.391      ;
; -0.160 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.388      ;
; -0.153 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.500        ; 1.146      ; 1.881      ;
; -0.150 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.100      ;
; -0.146 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.096      ;
; -0.146 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.096      ;
; -0.142 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.092      ;
; -0.136 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.086      ;
; -0.135 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.085      ;
; -0.099 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.327      ;
; -0.097 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.047      ;
; -0.096 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.324      ;
; -0.095 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.323      ;
; -0.092 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.320      ;
; -0.082 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.032      ;
; -0.082 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.032      ;
; -0.078 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.028      ;
; -0.074 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.024      ;
; -0.068 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.018      ;
; -0.067 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 1.017      ;
; -0.031 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.259      ;
; -0.029 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.979      ;
; -0.028 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.256      ;
; -0.027 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 1.000        ; 1.146      ; 2.255      ;
; -0.024 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 1.000        ; 1.146      ; 2.252      ;
; -0.014 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.964      ;
; -0.014 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.964      ;
; -0.014 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.964      ;
; -0.010 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.960      ;
; -0.006 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.956      ;
; 0.000  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.950      ;
; 0.001  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.949      ;
; 0.038  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.911      ;
; 0.039  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.911      ;
; 0.039  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.911      ;
; 0.054  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 1.000        ; -0.037     ; 0.892      ;
+--------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[0]'                                                                                                           ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.941 ; uart_rx:uartRx|state.SHIFT    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.892      ;
; -0.812 ; uart_rx:uartRx|state.DELAY    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.763      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.651      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.532      ;
; -0.574 ; uart_rx:uartRx|state.START    ; uart_rx:uartRx|rdrf           ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.525      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.486      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.471 ; uart_rx:uartRx|baud_count[8]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.421      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; uart_rx:uartRx|baud_count[5]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.413      ;
; -0.452 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.403      ;
; -0.443 ; uart_rx:uartRx|baud_count[3]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.394      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; uart_rx:uartRx|baud_count[2]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.364      ;
; -0.397 ; uart_rx:uartRx|baud_count[7]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.348      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[6]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[7]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[9]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[8]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart_rx:uartRx|baud_count[6]  ; uart_rx:uartRx|baud_count[10] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.328      ;
; -0.376 ; uart_rx:uartRx|rdrf           ; uart_rx:uartRx|rdrf           ; uart_rx:uartRx|rdrf ; clkdiv:clkdiv1|q[0] ; 0.500        ; 1.034      ; 2.002      ;
; -0.333 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.DELAY    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.284      ;
; -0.332 ; uart_rx:uartRx|baud_count[4]  ; uart_rx:uartRx|state.START    ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.036     ; 1.283      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[11] ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[3]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[2]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[0]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[1]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[5]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_rx:uartRx|baud_count[10] ; uart_rx:uartRx|baud_count[4]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 1.000        ; -0.037     ; 1.268      ;
+--------+-------------------------------+-------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[7]'                                                                                                              ;
+--------+--------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.406      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.318      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.352 ; servo_pwm:servoPWM1|counter[9] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.302      ;
; -0.345 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.236     ; 1.096      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; servo_pwm:servoPWM1|counter[1] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.262      ;
; -0.308 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.236     ; 1.059      ;
; -0.277 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.236     ; 1.028      ;
; -0.265 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.406      ;
; -0.265 ; servo_pwm:servoPWM1|counter[3] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.406      ;
; -0.265 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.406      ;
; -0.265 ; servo_pwm:servoPWM1|counter[2] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.406      ;
; -0.240 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.236     ; 0.991      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; servo_pwm:servoPWM1|counter[7] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.189      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; servo_pwm:servoPWM1|counter[6] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.181      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; servo_pwm:servoPWM1|counter[8] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.037     ; 1.169      ;
; -0.209 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.236     ; 0.960      ;
; -0.185 ; servo_pwm:servoPWM1|counter[0] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; -0.045     ; 1.127      ;
; -0.177 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.318      ;
; -0.177 ; servo_pwm:servoPWM1|counter[4] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 1.000        ; 0.154      ; 1.318      ;
+--------+--------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:uartRx|rdrf'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.367 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.060     ; 0.560      ;
; 0.374 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.554      ;
; 0.382 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.546      ;
; 0.396 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.532      ;
; 0.397 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.531      ;
; 0.400 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.528      ;
; 0.429 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.037     ; 0.521      ;
; 0.434 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.517      ;
; 0.453 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.475      ;
; 0.477 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 1.000        ; -0.059     ; 0.451      ;
; 0.501 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.450      ;
; 0.502 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.449      ;
; 0.506 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.445      ;
; 0.510 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.441      ;
; 0.575 ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.376      ;
; 0.577 ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 1.000        ; -0.036     ; 0.374      ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|q[15]'                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.412 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.539      ;
; 0.560 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.391      ;
; 0.561 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.390      ;
; 0.592 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 1.000        ; -0.036     ; 0.359      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[0]'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uartRx|bitcount[1]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.216 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.337      ;
; 0.221 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.341      ;
; 0.261 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; uart_rx:uartRx|rxbuff[7]       ; uart_rx:uartRx|rxbuff[6]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; uart_rx:uartRx|bitcount[3]     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.382      ;
; 0.294 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.298 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[0]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:uartRx|state.DATAREADY ; uart_rx:uartRx|state.MARK      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.326 ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf            ; uart_rx:uartRx|rdrf ; clkdiv:clkdiv1|q[0] ; 0.000        ; 1.087      ; 1.622      ;
; 0.331 ; uart_rx:uartRx|rxbuff[5]       ; uart_rx:uartRx|rxbuff[4]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.335 ; uart_rx:uartRx|state.START     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.455      ;
; 0.345 ; uart_rx:uartRx|rxbuff[3]       ; uart_rx:uartRx|rxbuff[2]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; uart_rx:uartRx|rxbuff[4]       ; uart_rx:uartRx|rxbuff[3]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.465      ;
; 0.352 ; uart_rx:uartRx|state.STOP      ; uart_rx:uartRx|state.DATAREADY ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.472      ;
; 0.354 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[1]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.474      ;
; 0.355 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[0]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.475      ;
; 0.360 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.480      ;
; 0.395 ; uart_rx:uartRx|state.MARK      ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.515      ;
; 0.395 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.STOP      ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.515      ;
; 0.396 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.SHIFT     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.516      ;
; 0.420 ; uart_rx:uartRx|state.DELAY     ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.540      ;
; 0.436 ; uart_rx:uartRx|rxbuff[1]       ; uart_rx:uartRx|rxbuff[0]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.557      ;
; 0.443 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.446 ; uart_rx:uartRx|rxbuff[2]       ; uart_rx:uartRx|rxbuff[1]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; uart_rx:uartRx|rxbuff[6]       ; uart_rx:uartRx|rxbuff[5]       ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.451 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[1]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; uart_rx:uartRx|state.SHIFT     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[2]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; uart_rx:uartRx|bitcount[2]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.506 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.509 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.516 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[3]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; uart_rx:uartRx|baud_count[10]  ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[4]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; uart_rx:uartRx|baud_count[9]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; uart_rx:uartRx|baud_count[4]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; uart_rx:uartRx|baud_count[8]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.561 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[2]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.681      ;
; 0.572 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.693      ;
; 0.575 ; uart_rx:uartRx|bitcount[0]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.695      ;
; 0.575 ; uart_rx:uartRx|baud_count[1]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; uart_rx:uartRx|baud_count[7]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.582 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[9]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[5]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.585 ; uart_rx:uartRx|baud_count[3]   ; uart_rx:uartRx|baud_count[8]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; uart_rx:uartRx|bitcount[1]     ; uart_rx:uartRx|bitcount[3]     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; uart_rx:uartRx|baud_count[5]   ; uart_rx:uartRx|baud_count[10]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; uart_rx:uartRx|baud_count[0]   ; uart_rx:uartRx|baud_count[6]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.START     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; uart_rx:uartRx|baud_count[11]  ; uart_rx:uartRx|state.DELAY     ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; uart_rx:uartRx|baud_count[6]   ; uart_rx:uartRx|baud_count[11]  ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; uart_rx:uartRx|state.STOP      ; uart_rx:uartRx|rdrf            ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.036      ; 0.711      ;
; 0.595 ; uart_rx:uartRx|baud_count[2]   ; uart_rx:uartRx|baud_count[7]   ; clkdiv:clkdiv1|q[0] ; clkdiv:clkdiv1|q[0] ; 0.000        ; 0.037      ; 0.716      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[15]'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.187 ; counterNbit:seg2bitCounter|counterValue[2] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[0] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.314      ;
; 0.209 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[1] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; counterNbit:seg2bitCounter|counterValue[0] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.330      ;
; 0.321 ; counterNbit:seg2bitCounter|counterValue[1] ; counterNbit:seg2bitCounter|counterValue[2] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 0.000        ; 0.036      ; 0.441      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:uartRx|rdrf'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.195 ; rx_buffer:rxBuffer1|data0_temp[6] ; rx_buffer:rxBuffer1|data1_temp[6] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; rx_buffer:rxBuffer1|data0_temp[4] ; rx_buffer:rxBuffer1|data1_temp[4] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.317      ;
; 0.245 ; uart_rx:uartRx|rxbuff[7]          ; rx_buffer:rxBuffer1|data0_temp[7] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.396      ;
; 0.246 ; uart_rx:uartRx|rxbuff[2]          ; rx_buffer:rxBuffer1|data0_temp[2] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.397      ;
; 0.269 ; rx_buffer:rxBuffer1|data0_temp[5] ; rx_buffer:rxBuffer1|data1_temp[5] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; rx_buffer:rxBuffer1|data0_temp[3] ; rx_buffer:rxBuffer1|data1_temp[3] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.392      ;
; 0.277 ; uart_rx:uartRx|rxbuff[0]          ; rx_buffer:rxBuffer1|data0_temp[0] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.048      ; 0.429      ;
; 0.278 ; rx_buffer:rxBuffer1|data0_temp[2] ; rx_buffer:rxBuffer1|data1_temp[2] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; rx_buffer:rxBuffer1|data0_temp[1] ; rx_buffer:rxBuffer1|data1_temp[1] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.399      ;
; 0.310 ; uart_rx:uartRx|rxbuff[4]          ; rx_buffer:rxBuffer1|data0_temp[4] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.461      ;
; 0.315 ; uart_rx:uartRx|rxbuff[5]          ; rx_buffer:rxBuffer1|data0_temp[5] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.466      ;
; 0.316 ; uart_rx:uartRx|rxbuff[3]          ; rx_buffer:rxBuffer1|data0_temp[3] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.467      ;
; 0.325 ; uart_rx:uartRx|rxbuff[6]          ; rx_buffer:rxBuffer1|data0_temp[6] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.476      ;
; 0.329 ; uart_rx:uartRx|rxbuff[1]          ; rx_buffer:rxBuffer1|data0_temp[1] ; clkdiv:clkdiv1|q[0] ; uart_rx:uartRx|rdrf ; 0.000        ; 0.047      ; 0.480      ;
; 0.337 ; rx_buffer:rxBuffer1|data0_temp[7] ; rx_buffer:rxBuffer1|data1_temp[7] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; rx_buffer:rxBuffer1|data0_temp[0] ; rx_buffer:rxBuffer1|data1_temp[0] ; uart_rx:uartRx|rdrf ; uart_rx:uartRx|rdrf ; 0.000        ; 0.037      ; 0.459      ;
+-------+-----------------------------------+-----------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|q[7]'                                                                                                               ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.208 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.045      ; 0.337      ;
; 0.254 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.574      ;
; 0.269 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.589      ;
; 0.304 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.045      ; 0.437      ;
; 0.308 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.432      ;
; 0.317 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.438      ;
; 0.333 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.653      ;
; 0.334 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.654      ;
; 0.392 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.712      ;
; 0.404 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.724      ;
; 0.456 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.776      ;
; 0.457 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.580      ;
; 0.464 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.590      ;
; 0.471 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.791      ;
; 0.471 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.593      ;
; 0.520 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.842      ;
; 0.523 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.646      ;
; 0.529 ; servo_pwm:servoPWM1|counter[9]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.651      ;
; 0.534 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.856      ;
; 0.537 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.659      ;
; 0.586 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.908      ;
; 0.589 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.710      ;
; 0.600 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.722      ;
; 0.603 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.724      ;
; 0.604 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.725      ;
; 0.641 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.961      ;
; 0.649 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.045      ; 0.778      ;
; 0.652 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[7]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.773      ;
; 0.652 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.773      ;
; 0.652 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.773      ;
; 0.654 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.584      ;
; 0.655 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.776      ;
; 0.655 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.776      ;
; 0.657 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.587      ;
; 0.659 ; servo_pwm:servoPWM1|counter[11] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 0.979      ;
; 0.666 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.787      ;
; 0.667 ; servo_pwm:servoPWM1|counter[4]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.788      ;
; 0.669 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.790      ;
; 0.706 ; servo_pwm:servoPWM1|counter[10] ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 1.026      ;
; 0.718 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[9]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.839      ;
; 0.718 ; servo_pwm:servoPWM1|counter[3]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.839      ;
; 0.720 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.650      ;
; 0.721 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[10] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.842      ;
; 0.723 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.653      ;
; 0.732 ; servo_pwm:servoPWM1|counter[2]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.853      ;
; 0.747 ; servo_pwm:servoPWM1|counter[6]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 1.067      ;
; 0.750 ; servo_pwm:servoPWM1|counter[7]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 1.070      ;
; 0.773 ; servo_pwm:servoPWM1|counter[8]  ; servo_pwm:servoPWM1|counter[0]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.236      ; 1.093      ;
; 0.784 ; servo_pwm:servoPWM1|counter[1]  ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.905      ;
; 0.786 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[5]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.716      ;
; 0.788 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[12] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.045      ; 0.917      ;
; 0.789 ; servo_pwm:servoPWM1|counter[0]  ; servo_pwm:servoPWM1|counter[6]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.719      ;
; 0.840 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[2]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[3]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.961      ;
; 0.840 ; servo_pwm:servoPWM1|counter[5]  ; servo_pwm:servoPWM1|counter[4]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; 0.037      ; 0.961      ;
; 0.848 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[8]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.778      ;
; 0.848 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[11] ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.778      ;
; 0.848 ; servo_pwm:servoPWM1|counter[12] ; servo_pwm:servoPWM1|counter[1]  ; clkdiv:clkdiv1|q[7] ; clkdiv:clkdiv1|q[7] ; 0.000        ; -0.154     ; 0.778      ;
+-------+---------------------------------+---------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                               ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+
; 0.293 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[1]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 1.714      ;
; 0.422 ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; clk50M      ; 0.000        ; 1.191      ; 1.832      ;
; 0.442 ; clkdiv:clkdiv1|q[14] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.564      ;
; 0.451 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 1.191      ; 1.861      ;
; 0.451 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[2]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clkdiv:clkdiv1|q[13] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[3]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.577      ;
; 0.460 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 1.870      ;
; 0.505 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; clkdiv:clkdiv1|q[12] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.630      ;
; 0.517 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[4]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[5]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.643      ;
; 0.571 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.693      ;
; 0.574 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.696      ;
; 0.583 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[6]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[7]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.709      ;
; 0.609 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 1.191      ; 2.019      ;
; 0.612 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[9]  ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 1.191      ; 2.022      ;
; 0.612 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 2.022      ;
; 0.615 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 2.025      ;
; 0.637 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.758      ;
; 0.637 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.758      ;
; 0.638 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.759      ;
; 0.638 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.759      ;
; 0.640 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.761      ;
; 0.640 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.761      ;
; 0.641 ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.762      ;
; 0.641 ; clkdiv:clkdiv1|q[8]  ; clkdiv:clkdiv1|q[15] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.762      ;
; 0.649 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.770      ;
; 0.650 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[12] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.771      ;
; 0.650 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[8]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.771      ;
; 0.652 ; clkdiv:clkdiv1|q[3]  ; clkdiv:clkdiv1|q[11] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.773      ;
; 0.653 ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[13] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.774      ;
; 0.653 ; clkdiv:clkdiv1|q[1]  ; clkdiv:clkdiv1|q[9]  ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.774      ;
; 0.675 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[10] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 1.191      ; 2.085      ;
; 0.678 ; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[11] ; clkdiv:clkdiv1|q[7]  ; clk50M      ; 0.000        ; 1.191      ; 2.088      ;
; 0.678 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[4]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 2.088      ;
; 0.681 ; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[5]  ; clkdiv:clkdiv1|q[0]  ; clk50M      ; 0.000        ; 1.191      ; 2.091      ;
; 0.703 ; clkdiv:clkdiv1|q[6]  ; clkdiv:clkdiv1|q[14] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.824      ;
; 0.703 ; clkdiv:clkdiv1|q[2]  ; clkdiv:clkdiv1|q[10] ; clk50M               ; clk50M      ; 0.000        ; 0.037      ; 0.824      ;
+-------+----------------------+----------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+-----------------------+----------+-------+----------+---------+---------------------+
; Clock                 ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -3.309   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk50M               ; -2.767   ; 0.293 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:clkdiv1|q[0]  ; -3.309   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  clkdiv:clkdiv1|q[15] ; -0.340   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  clkdiv:clkdiv1|q[7]  ; -2.519   ; 0.208 ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:uartRx|rdrf  ; -0.453   ; 0.195 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS       ; -132.793 ; 0.0   ; 0.0      ; 0.0     ; -120.473            ;
;  clk50M               ; -33.924  ; 0.000 ; N/A      ; N/A     ; -26.792             ;
;  clkdiv:clkdiv1|q[0]  ; -62.252  ; 0.000 ; N/A      ; N/A     ; -46.097             ;
;  clkdiv:clkdiv1|q[15] ; -0.353   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
;  clkdiv:clkdiv1|q[7]  ; -31.803  ; 0.000 ; N/A      ; N/A     ; -19.331             ;
;  uart_rx:uartRx|rdrf  ; -4.461   ; 0.000 ; N/A      ; N/A     ; -23.792             ;
+-----------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; a_to_g[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwmOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; a[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nClr                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RxD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwmOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwmOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwmOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk50M               ; clk50M               ; 110      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; clk50M               ; 16       ; 16       ; 0        ; 0        ;
; clkdiv:clkdiv1|q[7]  ; clk50M               ; 9        ; 9        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[15] ; clk50M               ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; 465      ; 0        ; 0        ; 0        ;
; uart_rx:uartRx|rdrf  ; clkdiv:clkdiv1|q[0]  ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; 247      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 6        ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; uart_rx:uartRx|rdrf  ; 8        ; 0        ; 0        ; 0        ;
; uart_rx:uartRx|rdrf  ; uart_rx:uartRx|rdrf  ; 8        ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk50M               ; clk50M               ; 110      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; clk50M               ; 16       ; 16       ; 0        ; 0        ;
; clkdiv:clkdiv1|q[7]  ; clk50M               ; 9        ; 9        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[15] ; clk50M               ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; 465      ; 0        ; 0        ; 0        ;
; uart_rx:uartRx|rdrf  ; clkdiv:clkdiv1|q[0]  ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; 247      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; 6        ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|q[0]  ; uart_rx:uartRx|rdrf  ; 8        ; 0        ; 0        ; 0        ;
; uart_rx:uartRx|rdrf  ; uart_rx:uartRx|rdrf  ; 8        ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 234   ; 234  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; clk50M               ; clk50M               ; Base ; Constrained ;
; clkdiv:clkdiv1|q[0]  ; clkdiv:clkdiv1|q[0]  ; Base ; Constrained ;
; clkdiv:clkdiv1|q[7]  ; clkdiv:clkdiv1|q[7]  ; Base ; Constrained ;
; clkdiv:clkdiv1|q[15] ; clkdiv:clkdiv1|q[15] ; Base ; Constrained ;
; uart_rx:uartRx|rdrf  ; uart_rx:uartRx|rdrf  ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RxD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nClr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a_to_g[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pwmOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RxD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nClr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a_to_g[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a_to_g[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pwmOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Jan 10 16:49:25 2023
Info: Command: quartus_sta 009_adder7seg -c 009_adder7seg
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '009_adder7seg.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkdiv:clkdiv1|q[7] clkdiv:clkdiv1|q[7]
    Info (332105): create_clock -period 1.000 -name clk50M clk50M
    Info (332105): create_clock -period 1.000 -name clkdiv:clkdiv1|q[0] clkdiv:clkdiv1|q[0]
    Info (332105): create_clock -period 1.000 -name uart_rx:uartRx|rdrf uart_rx:uartRx|rdrf
    Info (332105): create_clock -period 1.000 -name clkdiv:clkdiv1|q[15] clkdiv:clkdiv1|q[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.309             -62.252 clkdiv:clkdiv1|q[0] 
    Info (332119):    -2.767             -33.924 clk50M 
    Info (332119):    -2.519             -31.803 clkdiv:clkdiv1|q[7] 
    Info (332119):    -0.453              -4.461 uart_rx:uartRx|rdrf 
    Info (332119):    -0.340              -0.353 clkdiv:clkdiv1|q[15] 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clkdiv:clkdiv1|q[0] 
    Info (332119):     0.453               0.000 clkdiv:clkdiv1|q[15] 
    Info (332119):     0.501               0.000 uart_rx:uartRx|rdrf 
    Info (332119):     0.513               0.000 clkdiv:clkdiv1|q[7] 
    Info (332119):     0.737               0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.792 clk50M 
    Info (332119):    -1.487             -46.097 clkdiv:clkdiv1|q[0] 
    Info (332119):    -1.487             -23.792 uart_rx:uartRx|rdrf 
    Info (332119):    -1.487             -19.331 clkdiv:clkdiv1|q[7] 
    Info (332119):    -1.487              -4.461 clkdiv:clkdiv1|q[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.114             -55.876 clkdiv:clkdiv1|q[0] 
    Info (332119):    -2.426             -30.465 clk50M 
    Info (332119):    -2.245             -28.291 clkdiv:clkdiv1|q[7] 
    Info (332119):    -0.348              -2.993 uart_rx:uartRx|rdrf 
    Info (332119):    -0.207              -0.207 clkdiv:clkdiv1|q[15] 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clkdiv:clkdiv1|q[0] 
    Info (332119):     0.403               0.000 clkdiv:clkdiv1|q[15] 
    Info (332119):     0.472               0.000 uart_rx:uartRx|rdrf 
    Info (332119):     0.473               0.000 clkdiv:clkdiv1|q[7] 
    Info (332119):     0.684               0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.792 clk50M 
    Info (332119):    -1.487             -46.097 clkdiv:clkdiv1|q[0] 
    Info (332119):    -1.487             -23.792 uart_rx:uartRx|rdrf 
    Info (332119):    -1.487             -19.331 clkdiv:clkdiv1|q[7] 
    Info (332119):    -1.487              -4.461 clkdiv:clkdiv1|q[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.173             -13.801 clk50M 
    Info (332119):    -0.941             -10.821 clkdiv:clkdiv1|q[0] 
    Info (332119):    -0.456              -5.546 clkdiv:clkdiv1|q[7] 
    Info (332119):     0.367               0.000 uart_rx:uartRx|rdrf 
    Info (332119):     0.412               0.000 clkdiv:clkdiv1|q[15] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clkdiv:clkdiv1|q[0] 
    Info (332119):     0.187               0.000 clkdiv:clkdiv1|q[15] 
    Info (332119):     0.195               0.000 uart_rx:uartRx|rdrf 
    Info (332119):     0.208               0.000 clkdiv:clkdiv1|q[7] 
    Info (332119):     0.293               0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.024 clk50M 
    Info (332119):    -1.000             -31.000 clkdiv:clkdiv1|q[0] 
    Info (332119):    -1.000             -16.000 uart_rx:uartRx|rdrf 
    Info (332119):    -1.000             -13.000 clkdiv:clkdiv1|q[7] 
    Info (332119):    -1.000              -3.000 clkdiv:clkdiv1|q[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4748 megabytes
    Info: Processing ended: Tue Jan 10 16:49:35 2023
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


