## üõ†Ô∏è  Cronograma

O foco agora se desloca para o uso de blocos dedicados da Altera (Blocos de mem√≥ria **M9K/M10K** para o dicion√°rio LZW e **Blocos DSP** da Cyclone) e o fluxo de s√≠ntese/an√°lise de *timing* 
do Quartus II.

### üíª Sprint 0 (Dezembro - Semana 1): Fechamento da Simula√ß√£o e Configura√ß√£o Altera

| Atividade (User Story) | Dura√ß√£o Estimada | Requisitos Relacionados |
| :--- | :--- | :--- |
| **Valida√ß√£o Final da Simula√ß√£o (SW)** | 3 dias | CR 1.5:1 a 2.5:1 |
| Executar as simula√ß√µes DPCM-LZW nos *frames* TIFF para definir o modelo de predi√ß√£o ideal. | | |
| **Configura√ß√£o do Ambiente Quartus II** | 2 dias | Ferramenta de S√≠ntese/Implementa√ß√£o (Quartus II 13.1) |
| Instalar e configurar o Quartus II 13.1 Web Edition e os *kits* Cyclone IV/V. | | |
| **Modelagem HLS/HDL Inicial** | 2 dias | Arquitetura Detalhada |
| Iniciar a modelagem em C/C++ (se usar um *tool* HLS compat√≠vel) ou diretamente em VHDL/Verilog, focando nas primitivas da Altera. | | |
| **Meta do Sprint 0:** Modelo preditivo definido e Quartus II 13.1 configurado para o Cyclone. | | |

\<hr\>

### Fase 2: Implementa√ß√£o e Otimiza√ß√£o de Hardware (Dezembro - Jan)

O foco √© a implementa√ß√£o e otimiza√ß√£o de *timing* usando os relat√≥rios e *tools* do Quartus II.

| Sprint | Per√≠odo (Aprox.) | Foco Principal | Atividades Chave |
| :--- | :--- | :--- | :--- |
| **Sprint 1** | Dez/Sem 2 | **Baseline DPCM-RLE (HDL)** | Implementa√ß√£o em HDL (VHDL/Verilog) do Preditor DPCM e Codificador RLE. S√≠ntese e valida√ß√£o de corretude (*lossless*). |
| **Sprint 2** | Dez/Sem 3 | **Otimiza√ß√£o II=1 no Quartus** | Uso de t√©cnicas de *pipelining* e *retiming* no c√≥digo HDL para atingir o **$II=1$** e maximizar $F_{MAX}$. An√°lise inicial de *timing* no Quartus II. |
| **Sprint 3** | Dez/Sem 4 | **LZW e Mapeamento de Mem√≥ria** | Implementa√ß√£o do dicion√°rio **LZW**, focando no mapeamento dos dicion√°rios para blocos de mem√≥ria **M9K/M10K** da Cyclone.  |
| **Sprint 4** | Jan/Sem 1 | **LZW (DSP) & Integra√ß√£o** | Otimizar a l√≥gica de busca (*hash* LZW) para usar os blocos **DSP da Cyclone** (em vez dos DSP48 do Xilinx). **Integra√ß√£o DPCM-LZW**. |
| **Sprint 5** | Jan/Sem 2 | **An√°lise de Temporiza√ß√£o Final** | Realizar a compila√ß√£o final no Quartus II, analisar o **Relat√≥rio de *Timing*** (TimeQuest) para estimar o $F_{MAX}$ e verificar se o *timing* √© fechado. |

\<hr\>

### Fase 3: Valida√ß√£o, Testes e Entrega (Jan - Fev)

O foco √© na medi√ß√£o das m√©tricas (CR, Lat√™ncia) no *hardware* real.

| Sprint | Per√≠odo (Aprox.) | Foco Principal | Atividades Chave |
| :--- | :--- | :--- | :--- |
| **Sprint 6** | Jan/Sem 3 | **Setup e Interface** | **Montagem do Setup de Testes**. Valida√ß√£o do Barramento de *streaming* de dados (simulando AXI4/Avalon-ST) para os *pins* do Cyclone. |
| **Sprint 7** | Jan/Sem 4 | **Medi√ß√£o de Lat√™ncia** | **Testes de desempenho** no *hardware*. Medi√ß√£o da **Lat√™ncia total (\< 1 ms)** usando ferramentas *on-chip* (ex: **SignalTap II** do Quartus II). |
| **Sprint 8** | Fev/Sem 1 | **Throughput & Estresse** | Medi√ß√£o do **Throughput** (\> 1 *pixel*/ciclo). Testes de estresse na entrada/sa√≠da do *pipeline*. |
| **Sprint 9** | Fev/Sem 2 | **Valida√ß√£o Final de CR** | Testes finais do **CR (1.5:1 a 2.5:1)** no *hardware* com o *dataset* FLIR. |
| **Sprint 10** | Fev/Sem 3 | **Revis√£o e Or√ßamento** | Revis√£o do c√≥digo/metodologia. Confirma√ß√£o do uso de recursos (**LUTs, FFs, DSP, M9K**) e garantia de que a utiliza√ß√£o total √© otimizada (abaixo do limite para o Cyclone). |
| **Sprint 11** | Fev/Sem 4 | **Entrega Final** | Organiza√ß√£o do c√≥digo-fonte HDL, arquivo de configura√ß√£o Quartus (.qpf/.qsf), Relat√≥rios de *Timing* e **Entrega do Projeto** (at√© 28/Fev/2026). |
