# 2.4 マルチプレクサとセレクタの構成と応用

本節では、論理回路において非常に重要な構成要素である  
**マルチプレクサ（MUX）**と**セレクタ（セレクタ回路／デコーダ）**について学びます。

- **MUX（マルチプレクサ）**：複数のデータ入力から1つを選択して出力する回路  
- **セレクタ（デコーダ）**：入力制御に応じて1つの出力だけを High にする回路

---

## 🔹 マルチプレクサ（MUX）の基本

### 2入力1出力 MUX（2:1 MUX）

- 入力：A, B（データ）、S（セレクト）
- 出力：`Y = A` if `S = 0`、`Y = B` if `S = 1`

#### 論理式：

```
Y = ¬S・A + S・B
```

#### 真理値表：

| S | A | B | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |

> 図2.4-1：2:1 MUX の回路記号と構成図  
> `![図2.4-1 2:1 MUX構成図](../images/chapter2_mux_2to1.png)`

---

## 🔹 MUXの拡張例（4:1 MUX）

- 入力：A, B, C, D（データ）  
- セレクト：S₁, S₀（選択ビット）  
- 出力：`Y = A` if `S₁S₀ = 00`、`B` if `01`、`C` if `10`、`D` if `11`

> 図2.4-2：4:1 MUX の構成図  
> `![図2.4-2 4:1 MUX構成図](../images/chapter2_mux_4to1.png)`

---

## 🔹 セレクタ（デコーダ）の基本構成

- 代表例：**2→4 デコーダ**
- 入力：A₁, A₀（2bit）
- 出力：Y₀〜Y₃（4本） → 入力に対応する 1 本のみ "1"

#### 出力論理式例（Y₀）：

```
Y₀ = ¬A₁・¬A₀
```

> 図2.4-3：2→4 デコーダの構成と真理値表  
> `![図2.4-3 デコーダ構成](../images/chapter2_decoder_2to4.png)`

---

## 🔹 MUXとセレクタの応用例

| 回路 | 主な用途 | 論理構成例 |
|------|----------|------------|
| MUX | データ選択、バス制御、条件分岐 | AND + OR |
| セレクタ（デコーダ） | アドレス選択、状態遷移、出力制御 | AND + NOT |

- MUX = **AND + OR の合成**
- セレクタ = **NOT + AND の合成**

---

## ✅ まとめ

- MUXとセレクタは、**選択・制御機能**を持つ基本構成要素
- 組み合わせ論理として表現可能 → 論理式・真理値表・回路図に展開できる
- 実装最適化やSoC設計でも、**演算器や状態制御との関連が強い**

---

📎 次節：[`2.5_half_full_adder.md`](./2.5_half_full_adder.md)
