"Projeto FPGA" 



Por que este projeto?

Este projeto foi desenvolvido com o objetivo de **explorar o uso de FPGA na comunicaÃ§Ã£o com sensores digitais via IÂ²C**, criando *cores reutilizÃ¡veis* e *mediÃ§Ã£o a laser* em Verilog para integraÃ§Ã£o com diferentes aplicaÃ§Ãµes.  
A ideia Ã© disponibilizar blocos prontos (cores) que podem ser utilizados em outros projetos, facilitando a prototipagem e o aprendizado.

- **TCS34725** â†’ usado para leitura de cores (RGB + luminosidade).  
- **VL53L0X** â†’ usado para mediÃ§Ã£o de distÃ¢ncia por Time-of-Flight (laser).  

Onde pode ser usado?

Esses mÃ³dulos podem ser aplicados em diversos cenÃ¡rios, como:

- ğŸŸ¢ **RobÃ³tica** â†’ para identificaÃ§Ã£o de cores e obstÃ¡culos.  
- ğŸ”´ **AutomaÃ§Ã£o industrial** â†’ sistemas de inspeÃ§Ã£o de qualidade e mediÃ§Ã£o sem contato.  
- ğŸ”µ **Dispositivos embarcados** â†’ integraÃ§Ã£o com microcontroladores ou FPGA para coleta de dados ambientais.  
- ğŸŸ¡ **Projetos educacionais** â†’ aprendizado de protocolos de comunicaÃ§Ã£o e design digital em FPGA.  

O uso desses sensores em FPGA traz vantagens como **baixo tempo de resposta**, **processamento paralelo** e **maior controle sobre a comunicaÃ§Ã£o**, quando comparado a microcontroladores tradicionais.


Este repositÃ³rio contÃ©m os mÃ³dulos (cores) em Verilog para comunicaÃ§Ã£o com sensores via IÂ²C:

TCS34725 â†’ Sensor de cores RGB + luminosidade

VL53L0X â†’ Sensor de distÃ¢ncia por Time-of-Flight (laser)

Tecnologias Utilizadas

FPGA Lattice ECP5

Yosys / nextpnr / OSS CAD Suite

Verilog HDL

UART para debug

IÂ²C Master implementado em Verilog

Imagens:

Foto monstagem placa e sensores

imagens/cores.jpg
Sensor de Cores

imagens/distancia.jpg
Sensor de distÃ¤ncia


fpga-sensors/
â”‚â”€â”€ src/
â”‚   â”œâ”€â”€ cores/                # Sensores de cores
â”‚   â”‚   â”œâ”€â”€ tcs34725_reader.v
â”‚   â”‚   â””â”€â”€ i2c_master.v
â”‚   â”‚
â”‚   â”œâ”€â”€ distancia/            # Sensores de distÃ¢ncia
â”‚   â”‚   â”œâ”€â”€ vl53l0x_reader.v
â”‚   â”‚   â””â”€â”€ i2c_master.v
â”‚   â”‚
â”‚   â”œâ”€â”€ uart_tx_8n1.v         # UART para debug
â”‚   â””â”€â”€ top.v                 # MÃ³dulo principal
â”‚
â”‚â”€â”€ images/                   # Fotos e diagramas
â”‚   â”œâ”€â”€ fluxograma.png
â”‚   â””â”€â”€ prototipo.jpg
â”‚
â”‚â”€â”€ .gitignore
â”‚â”€â”€ LICENSE
â”‚â”€â”€ README.md

Pinagens:

Core

# Clock 25 MHz
LOCATE COMP "clk" SITE "P3"; IOBUF PORT "clk" PULLMODE=NONE;

# Reset
LOCATE COMP "rst_n" SITE "P4"; IOBUF PORT "rst_n" PULLMODE=UP;

# I2C
LOCATE COMP "sda" SITE "C4"; IOBUF PORT "sda" IO_TYPE=LVCMOS33;
LOCATE COMP "scl" SITE "B4"; IOBUF PORT "scl" IO_TYPE=LVCMOS33;

# LED RGB
LOCATE COMP "led_rgb[0]" SITE "E5"; IOBUF PORT "led_rgb[0]" IO_TYPE=LVCMOS33;
LOCATE COMP "led_rgb[1]" SITE "F5"; IOBUF PORT "led_rgb[1]" IO_TYPE=LVCMOS33;
LOCATE COMP "led_rgb[2]" SITE "G5"; IOBUF PORT "led_rgb[2]" IO_TYPE=LVCMOS33;

# UART
LOCATE COMP "tx" SITE "J19"; IOBUF PORT "tx" IO_TYPE=LVCMOS33;

DistÃ¤ncia

# Clock 25 MHz
LOCATE COMP "clk" SITE "P3";
IOBUF PORT "clk" IO_TYPE=LVCMOS33;

# Reset ativo baixo
LOCATE COMP "rst_n" SITE "P4";
IOBUF PORT "rst_n" PULLMODE=UP IO_TYPE=LVCMOS33;

# UART
LOCATE COMP "tx" SITE "J19";
IOBUF PORT "tx" IO_TYPE=LVCMOS33;

# LED de teste
LOCATE COMP "led" SITE "L2";
IOBUF PORT "led" IO_TYPE=LVCMOS33 DRIVE=8 SLEWRATE=FAST PULLMODE=NONE;

# I2C placeholder
LOCATE COMP "sda" SITE "K20";
IOBUF PORT "sda" IO_TYPE=LVCMOS33;
LOCATE COMP "scl" SITE "J20";
IOBUF PORT "scl" IO_TYPE=LVCMOS33;


Sintentize o projeto:

yosys -p "read_verilog top.v i2c_master.v tcs34725_reader.v vl53l0x_reader.v uart_tx_8n1.v; synth_ecp5 -top top -json top.json"
nextpnr-ecp5 --json top.json --lpf top.lpf --textcfg top.config --45k --package CABGA381
ecppack top.config top.bit

Gravar Bistream na FPGA:

openFPGALoader  -b colorlight-i9 --unprotect-flash -f top_color.bin



PossÃ­veis Causas de NÃ£o Funcionamento

Se o projeto nÃ£o funcionar como esperado, verifique:

ğŸ”Œ ConexÃ£o fÃ­sica dos sensores

SDA / SCL invertidos

Resistores pull-up ausentes (4.7kâ€“10k tÃ­picos)

âš¡ AlimentaÃ§Ã£o incorreta

VL53L0X e TCS34725 operam em 3.3V

â±ï¸ Clock IÂ²C incompatÃ­vel

Alguns sensores nÃ£o suportam frequÃªncias altas (>400kHz)

ğŸ”„ Problemas no reset do core

Reset assÃ­ncrono nÃ£o aplicado corretamente

ğŸ’¾ Erros na compilaÃ§Ã£o/sÃ­ntese

MÃ³dulos nÃ£o incluÃ­dos no yosys

Warnings ignorados podem virar falhas na FPGA

ğŸ–¥ï¸ UART sem resposta

Baud rate errado

Porta serial incorreta no PC


Autor

Manoel Severino de Moraes