TimeQuest Timing Analyzer report for BoardTest
Thu Apr 19 05:04:02 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 13.18 MHz   ; 13.18 MHz       ; clk                             ;                                                       ;
; 1003.01 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -74.875 ; -4048.283     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.003   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -602.961      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -74.875 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.932     ;
; -74.872 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.929     ;
; -74.789 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.846     ;
; -74.739 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.796     ;
; -74.691 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.766     ;
; -74.672 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.729     ;
; -74.664 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.721     ;
; -74.663 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.720     ;
; -74.653 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.710     ;
; -74.650 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.707     ;
; -74.637 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.694     ;
; -74.609 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.666     ;
; -74.605 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.680     ;
; -74.599 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.656     ;
; -74.578 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.635     ;
; -74.577 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.652     ;
; -74.551 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.608     ;
; -74.532 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.589     ;
; -74.513 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.570     ;
; -74.496 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.553     ;
; -74.494 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.569     ;
; -74.491 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.566     ;
; -74.463 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.520     ;
; -74.446 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.503     ;
; -74.441 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.498     ;
; -74.436 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.511     ;
; -74.427 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.484     ;
; -74.415 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.490     ;
; -74.410 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.467     ;
; -74.410 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.467     ;
; -74.409 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.466     ;
; -74.400 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.457     ;
; -74.388 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.445     ;
; -74.387 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.444     ;
; -74.386 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.443     ;
; -74.380 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.437     ;
; -74.377 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.434     ;
; -74.361 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.418     ;
; -74.360 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.417     ;
; -74.357 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.414     ;
; -74.350 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.425     ;
; -74.343 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.418     ;
; -74.342 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.399     ;
; -74.341 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.398     ;
; -74.329 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.404     ;
; -74.327 ; rangefinder:U_Ranger_Top|edgebegin[9]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.402     ;
; -74.324 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.381     ;
; -74.302 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.359     ;
; -74.301 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.376     ;
; -74.300 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.357     ;
; -74.291 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.348     ;
; -74.280 ; rangefinder:U_Ranger_Top|edgeend[3]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.337     ;
; -74.275 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.332     ;
; -74.272 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.347     ;
; -74.271 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.328     ;
; -74.256 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.313     ;
; -74.255 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.312     ;
; -74.243 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.318     ;
; -74.241 ; rangefinder:U_Ranger_Top|edgebegin[9]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.316     ;
; -74.241 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.298     ;
; -74.232 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.289     ;
; -74.231 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.306     ;
; -74.226 ; rangefinder:U_Ranger_Top|edgebegin[6]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.283     ;
; -74.220 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.277     ;
; -74.219 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.276     ;
; -74.216 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.273     ;
; -74.215 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.290     ;
; -74.205 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.262     ;
; -74.203 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.260     ;
; -74.201 ; rangefinder:U_Ranger_Top|edgebegin[11]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.276     ;
; -74.198 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.273     ;
; -74.194 ; rangefinder:U_Ranger_Top|edgeend[3]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.251     ;
; -74.189 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.246     ;
; -74.170 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.227     ;
; -74.160 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.235     ;
; -74.160 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.217     ;
; -74.157 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.232     ;
; -74.151 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.208     ;
; -74.140 ; rangefinder:U_Ranger_Top|edgebegin[6]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.197     ;
; -74.138 ; rangefinder:U_Ranger_Top|edgeend[4]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.195     ;
; -74.138 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.195     ;
; -74.134 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.191     ;
; -74.134 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.191     ;
; -74.130 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.187     ;
; -74.129 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.204     ;
; -74.128 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 75.176     ;
; -74.119 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.176     ;
; -74.117 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.174     ;
; -74.115 ; rangefinder:U_Ranger_Top|edgebegin[11]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.190     ;
; -74.110 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.167     ;
; -74.103 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.160     ;
; -74.094 ; rangefinder:U_Ranger_Top|edgebegin[12]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.169     ;
; -74.092 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 75.140     ;
; -74.084 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.141     ;
; -74.081 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.138     ;
; -74.080 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.155     ;
; -74.079 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 75.136     ;
; -74.074 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.149     ;
; -74.071 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.146     ;
; -74.063 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.035      ; 75.138     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.003 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.037      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.749 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.758 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.905 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.919 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.955 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.957 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.957 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.960 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 1.066 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.105 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.411      ;
; 1.114 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.420      ;
; 1.160 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.164 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; regmap:U_Registers|quadreg:RegXM|tmp[5]               ; pid_roll_controller:U_Roll|error[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; regmap:U_Registers|quadreg:RegXM|tmp[3]               ; pid_roll_controller:U_Roll|error[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; regmap:U_Registers|quadreg:RegXM|tmp[0]               ; pid_roll_controller:U_Roll|error[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; regmap:U_Registers|quadreg:RegXM|tmp[7]               ; pid_roll_controller:U_Roll|error[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.176 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.195 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.203 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.219 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.238 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.240 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.250 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.324 ; pid_roll_controller:U_Roll|error[31]                  ; pid_roll_controller:U_Roll|previous_error[31]         ; clk          ; clk         ; 0.000        ; -0.008     ; 1.622      ;
; 1.329 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.343 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.386 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.418 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.433 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.475 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Top|edgebegin[3]                 ; clk          ; clk         ; 0.000        ; 0.010      ; 1.791      ;
; 1.475 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|edgebegin[3]               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.791      ;
; 1.476 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Top|edgebegin[19]                ; clk          ; clk         ; 0.000        ; 0.041      ; 1.823      ;
; 1.476 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.823      ;
; 1.478 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.825      ;
; 1.479 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Top|edgebegin[16]                ; clk          ; clk         ; 0.000        ; 0.041      ; 1.826      ;
; 1.481 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; 0.041      ; 1.828      ;
; 1.481 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.828      ;
; 1.485 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.805      ;
; 1.487 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Top|edgebegin[14]                ; clk          ; clk         ; 0.000        ; 0.014      ; 1.807      ;
; 1.487 ; regmap:U_Registers|quadreg:RegXM|tmp[1]               ; pid_roll_controller:U_Roll|error[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.793      ;
; 1.495 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|edgebegin[5]               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.811      ;
; 1.498 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Top|edgebegin[5]                 ; clk          ; clk         ; 0.000        ; 0.010      ; 1.814      ;
; 1.499 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|edgebegin[1]               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.815      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.037      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.876 ; 5.876 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.247 ; 6.247 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.461 ; 6.461 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.104 ; 8.104 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -5.319 ; -5.319 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -5.027 ; -5.027 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.036 ; -5.036 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.155 ; -5.155 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.163 ; -5.163 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -5.027 ; -5.027 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -5.182 ; -5.182 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -5.249 ; -5.249 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -5.069 ; -5.069 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -5.042 ; -5.042 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.081 ; -5.081 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.972 ; -4.972 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.675 ; -4.675 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.222 ; -5.222 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.802  ; 8.802  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.770  ; 8.770  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.802  ; 8.802  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.788  ; 8.788  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.798  ; 8.798  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.799  ; 8.799  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.446  ; 8.446  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.799  ; 8.799  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.772  ; 8.772  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.343  ; 8.343  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.370  ; 8.370  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.396  ; 8.396  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.383  ; 8.383  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.750 ; 22.750 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.724 ; 21.724 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 22.750 ; 22.750 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 21.483 ; 21.483 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 22.202 ; 22.202 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.894 ; 21.894 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 22.429 ; 22.429 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.918 ; 21.918 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 21.741 ; 21.741 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.006  ; 9.006  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 11.743 ; 11.743 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.852  ; 8.852  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.688  ; 9.688  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.495  ; 7.495  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.770  ; 8.770  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.770  ; 8.770  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.802  ; 8.802  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.788  ; 8.788  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.798  ; 8.798  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.446  ; 8.446  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.799  ; 8.799  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.772  ; 8.772  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.343  ; 8.343  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.370  ; 8.370  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.396  ; 8.396  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.383  ; 8.383  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 9.876  ; 9.876  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.411 ; 11.411 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.221 ; 11.221 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.508 ; 11.508 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.681 ; 10.681 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.212 ; 10.212 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.616 ; 10.616 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 9.930  ; 9.930  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 9.876  ; 9.876  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.770  ; 8.770  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.869  ; 9.869  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.852  ; 8.852  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.688  ; 9.688  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.495  ; 7.495  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 12.357 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 12.676 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 12.686 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 12.378 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 12.378 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 12.357 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 12.367 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 12.367 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 12.367 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 11.306 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.625 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.635 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 11.327 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 11.327 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.306 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.316 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.316 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.316 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 12.357    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 12.676    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 12.686    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 12.378    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 12.378    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 12.357    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 12.367    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 12.367    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 12.367    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 11.306    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.625    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.635    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 11.327    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 11.327    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.306    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.316    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.316    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.316    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -24.309 ; -1087.669     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.623   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -406.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -24.309 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.356     ;
; -24.274 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.321     ;
; -24.269 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.316     ;
; -24.261 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.308     ;
; -24.231 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.278     ;
; -24.226 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.273     ;
; -24.219 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.266     ;
; -24.217 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.264     ;
; -24.203 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.250     ;
; -24.196 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.243     ;
; -24.195 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.242     ;
; -24.187 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.234     ;
; -24.182 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.229     ;
; -24.180 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.227     ;
; -24.179 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.226     ;
; -24.168 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.215     ;
; -24.164 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.211     ;
; -24.160 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.207     ;
; -24.160 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.207     ;
; -24.145 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.192     ;
; -24.132 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.179     ;
; -24.126 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.194     ;
; -24.125 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.172     ;
; -24.119 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.187     ;
; -24.114 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.161     ;
; -24.110 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.157     ;
; -24.108 ; rangefinder:U_Ranger_Top|edgeend[3]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.155     ;
; -24.102 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.149     ;
; -24.100 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.147     ;
; -24.097 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.144     ;
; -24.096 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.143     ;
; -24.091 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.159     ;
; -24.088 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.135     ;
; -24.084 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.131     ;
; -24.084 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.152     ;
; -24.082 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.129     ;
; -24.075 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.122     ;
; -24.074 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.121     ;
; -24.074 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.121     ;
; -24.073 ; rangefinder:U_Ranger_Top|edgeend[3]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.120     ;
; -24.070 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.138     ;
; -24.067 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.114     ;
; -24.066 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.113     ;
; -24.065 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.112     ;
; -24.062 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.109     ;
; -24.062 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.109     ;
; -24.055 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.095     ;
; -24.053 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.100     ;
; -24.049 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.096     ;
; -24.048 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.116     ;
; -24.046 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.093     ;
; -24.043 ; rangefinder:U_Ranger_Top|edgebegin[9]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.111     ;
; -24.040 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.087     ;
; -24.039 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.086     ;
; -24.039 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.086     ;
; -24.039 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.086     ;
; -24.038 ; rangefinder:U_Ranger_Top|edgebegin[6]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.085     ;
; -24.035 ; rangefinder:U_Ranger_Top|edgebegin[8]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.103     ;
; -24.033 ; rangefinder:U_Ranger_Top|edgeend[4]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.080     ;
; -24.033 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.073     ;
; -24.032 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.079     ;
; -24.031 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.078     ;
; -24.031 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.078     ;
; -24.027 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.074     ;
; -24.018 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.065     ;
; -24.014 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.061     ;
; -24.009 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.002     ; 25.039     ;
; -24.008 ; rangefinder:U_Ranger_Top|edgebegin[9]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.076     ;
; -24.006 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.053     ;
; -24.004 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.051     ;
; -24.003 ; rangefinder:U_Ranger_Top|edgebegin[6]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.050     ;
; -23.998 ; rangefinder:U_Ranger_Top|edgeend[4]      ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.045     ;
; -23.998 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.008      ; 25.038     ;
; -23.997 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.065     ;
; -23.997 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.044     ;
; -23.996 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.043     ;
; -23.996 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.043     ;
; -23.993 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.061     ;
; -23.992 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.039     ;
; -23.990 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.058     ;
; -23.989 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.036     ;
; -23.988 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.056     ;
; -23.987 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.034     ;
; -23.983 ; rangefinder:U_Ranger_Top|edgeend[5]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.030     ;
; -23.983 ; rangefinder:U_Ranger_Top|edgeend[0]      ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.030     ;
; -23.979 ; rangefinder:U_Ranger_Top|edgeend[3]      ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.026     ;
; -23.971 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.018     ;
; -23.969 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.016     ;
; -23.963 ; rangefinder:U_Ranger_Top|edgeend[6]      ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.010     ;
; -23.962 ; rangefinder:U_Ranger_Top|edgebegin[11]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.030     ;
; -23.962 ; rangefinder:U_Ranger_Top|edgebegin[10]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.030     ;
; -23.962 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.009     ;
; -23.961 ; rangefinder:U_Ranger_Top|edgeend[2]      ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.008     ;
; -23.961 ; rangefinder:U_Ranger_Top|edgeend[1]      ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.008     ;
; -23.959 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.002     ; 24.989     ;
; -23.957 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.004     ;
; -23.957 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.004     ;
; -23.955 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.002     ; 24.985     ;
; -23.955 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 25.002     ;
; -23.955 ; rangefinder:U_Ranger_Top|edgebegin[7]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; 0.036      ; 25.023     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.623 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.409      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.247 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.311 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.313 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.316 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.329 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; regmap:U_Registers|quadreg:RegXM|tmp[5]               ; pid_roll_controller:U_Roll|error[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; regmap:U_Registers|quadreg:RegXM|tmp[3]               ; pid_roll_controller:U_Roll|error[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regmap:U_Registers|quadreg:RegXM|tmp[7]               ; pid_roll_controller:U_Roll|error[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; regmap:U_Registers|quadreg:RegXM|tmp[0]               ; pid_roll_controller:U_Roll|error[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.386 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.424 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.448 ; regmap:U_Registers|quadreg:RegXM|tmp[1]               ; pid_roll_controller:U_Roll|error[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.452 ; regmap:U_Registers|quadreg:RegXD|tmp[0]               ; pid_roll_controller:U_Roll|error[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; regmap:U_Registers|quadreg:RegXD|tmp[1]               ; pid_roll_controller:U_Roll|error[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Top|edgebegin[19]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.456 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.457 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Top|edgebegin[16]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.458 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.459 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.459 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.459 ; regmap:U_Registers|quadreg:RegXD|tmp[4]               ; pid_roll_controller:U_Roll|error[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.466 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.625      ;
; 0.467 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Top|edgebegin[14]                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.626      ;
; 0.478 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|edgebegin[5]               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.638      ;
; 0.479 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|edgebegin[1]               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.639      ;
; 0.481 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Top|edgebegin[1]                 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.641      ;
; 0.481 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Top|edgebegin[5]                 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.641      ;
; 0.481 ; pid_roll_controller:U_Roll|error[31]                  ; pid_roll_controller:U_Roll|previous_error[31]         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.626      ;
; 0.482 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.484 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|edgebegin[2]               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.644      ;
; 0.485 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Top|edgebegin[2]                 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.645      ;
; 0.487 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.639      ;
; 0.492 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Top|edgebegin[4]                 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.652      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.409      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.853 ; 2.853 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.754 ; 2.754 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.712 ; 2.712 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.754 ; 2.754 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.601 ; 2.601 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.610 ; 2.610 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.619 ; 2.619 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.634 ; 2.634 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.612 ; 2.612 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.699 ; 2.699 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.811 ; 2.811 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.232 ; -2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.307 ; -2.307 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.232 ; -2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.317 ; -2.317 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.360 ; -2.360 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.934 ; 3.934 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.912 ; 3.912 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.934 ; 3.934 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.930 ; 3.930 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.822 ; 3.822 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.827 ; 3.827 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.913 ; 3.913 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.782 ; 3.782 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.816 ; 3.816 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.804 ; 3.804 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.044 ; 8.044 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.740 ; 7.740 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.044 ; 8.044 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 7.659 ; 7.659 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.911 ; 7.911 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.788 ; 7.788 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.936 ; 7.936 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.802 ; 7.802 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.768 ; 7.768 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.989 ; 3.989 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.802 ; 4.802 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.223 ; 4.223 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.320 ; 3.320 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.912 ; 3.912 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.912 ; 3.912 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.934 ; 3.934 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.930 ; 3.930 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.822 ; 3.822 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.822 ; 3.822 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.827 ; 3.827 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.913 ; 3.913 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.782 ; 3.782 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.816 ; 3.816 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.804 ; 3.804 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.727 ; 4.727 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.674 ; 4.674 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.732 ; 4.732 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.512 ; 4.512 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.395 ; 4.395 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.467 ; 4.467 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.337 ; 4.337 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.967 ; 3.967 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.271 ; 4.271 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.223 ; 4.223 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.320 ; 3.320 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.982 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.077 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.087 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.000 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.000 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.982 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.992 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.992 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.992 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.698 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.793 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.803 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.716 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.716 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.698 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.708 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.708 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.708 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.982     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.077     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.087     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.000     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.000     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.982     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.992     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.992     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.992     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.698     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.793     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.803     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.716     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.716     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.698     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.708     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.708     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.708     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -74.875   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -74.875   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.003     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -4048.283 ; 0.0   ; 0.0      ; 0.0     ; -605.929            ;
;  clk                             ; -4048.283 ; 0.000 ; N/A      ; N/A     ; -602.961            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.876 ; 5.876 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.967 ; 5.967 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.922 ; 5.922 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.247 ; 6.247 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.461 ; 6.461 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.104 ; 8.104 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.232 ; -2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.307 ; -2.307 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.232 ; -2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.317 ; -2.317 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.360 ; -2.360 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.802  ; 8.802  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.770  ; 8.770  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.802  ; 8.802  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.788  ; 8.788  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.798  ; 8.798  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.799  ; 8.799  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.446  ; 8.446  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.799  ; 8.799  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.772  ; 8.772  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.343  ; 8.343  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.370  ; 8.370  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.396  ; 8.396  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.383  ; 8.383  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.750 ; 22.750 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.724 ; 21.724 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 22.750 ; 22.750 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 21.483 ; 21.483 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 22.202 ; 22.202 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.894 ; 21.894 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 22.429 ; 22.429 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.918 ; 21.918 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 21.741 ; 21.741 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.006  ; 9.006  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 11.743 ; 11.743 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.852  ; 8.852  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.688  ; 9.688  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.495  ; 7.495  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.912 ; 3.912 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.912 ; 3.912 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.934 ; 3.934 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.930 ; 3.930 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.822 ; 3.822 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.822 ; 3.822 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.827 ; 3.827 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.931 ; 3.931 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.913 ; 3.913 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.782 ; 3.782 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.816 ; 3.816 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.804 ; 3.804 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.727 ; 4.727 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.674 ; 4.674 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.732 ; 4.732 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.512 ; 4.512 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.395 ; 4.395 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.467 ; 4.467 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.337 ; 4.337 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.967 ; 3.967 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.271 ; 4.271 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.053 ; 4.053 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.223 ; 4.223 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.320 ; 3.320 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 280   ; 280  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 177   ; 177  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 19 05:03:58 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -74.875
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -74.875     -4048.283 clk 
    Info:     0.003         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -602.961 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -24.309
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -24.309     -1087.669 clk 
    Info:     0.623         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -406.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 265 megabytes
    Info: Processing ended: Thu Apr 19 05:04:02 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


