# Processador Vetorial de 4 Elementos - Vers√£o 2.0

**Disciplina:** INE5406 - Sistemas Digitais  
**Institui√ß√£o:** Universidade Federal de Santa Catarina (UFSC)  
**Data:** Novembro de 2025

---

## üìã Sobre o Projeto

Este projeto implementa um **Processador Vetorial de 4 Elementos** em VHDL, capaz de executar opera√ß√µes vetoriais (SOMA, SUBTRA√á√ÉO e PRODUTO ESCALAR) em vetores de 4 elementos com inteiros de 8 bits com sinal. O processador foi sintetizado com sucesso para um FPGA **Intel Cyclone IV E (EP4CE6E22C8)**.

## üéØ Objetivos

- Implementar um processador vetorial funcional em VHDL
- Sintetizar o design para FPGA Cyclone IV E
- Comparar o desempenho com implementa√ß√£o em software (Python)
- Demonstrar os benef√≠cios da acelera√ß√£o por hardware

## üìä Resultados Principais

### S√≠ntese (Quartus Prime)
- **Logic Elements:** 10 / 6,272 (< 1%)
- **Registers:** 10 / 6,684 (< 1%)
- **Fmax:** 964.32 MHz
- **Fmax Restringida:** 250.0 MHz

### Compara√ß√£o Hardware vs. Software
- **Speedup m√©dio:** 77.9x
- **Efici√™ncia energ√©tica:** at√© 29.562x superior
- **Throughput:** at√© 41.67 Mops/s (hardware) vs. 0.42 Mops/s (software)

## üìÅ Estrutura do Projeto

```
processador_vetorial_v2/
‚îú‚îÄ‚îÄ src/                          # C√≥digo-fonte VHDL
‚îÇ   ‚îú‚îÄ‚îÄ processador_vetorial_completo.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ datapath_completo.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ fsm_completa.vhdl        # ‚úÖ CORRIGIDO
‚îÇ   ‚îú‚îÄ‚îÄ registrador_32bit.vhdl   # ‚úÖ NOVO ARQUIVO
‚îÇ   ‚îú‚îÄ‚îÄ bram_dual_port.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ somador_subtrator_vetorial.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ add_sub_clip_8_bit.vhdl
‚îÇ   ‚îú‚îÄ‚îÄ multiplicador_8x8.vhdl
‚îÇ   ‚îî‚îÄ‚îÄ acumulador_24bit.vhdl
‚îú‚îÄ‚îÄ tb/                           # Testbenches
‚îÇ   ‚îî‚îÄ‚îÄ tb_processador_vetorial_completo.vhdl
‚îú‚îÄ‚îÄ benchmarks/                   # Scripts de an√°lise de desempenho
‚îÇ   ‚îú‚îÄ‚îÄ processador_vetorial_sw.py
‚îÇ   ‚îî‚îÄ‚îÄ analise_hw_sw.py
‚îú‚îÄ‚îÄ docs/                         # Documenta√ß√£o
‚îÇ   ‚îú‚îÄ‚îÄ comparativo_hw_sw.tex    # Documento LaTeX
‚îÇ   ‚îú‚îÄ‚îÄ comparativo_hw_sw_final.md
‚îÇ   ‚îî‚îÄ‚îÄ comparativo_hw_sw_relatorio.txt
‚îú‚îÄ‚îÄ images/                       # Imagens e gr√°ficos
‚îÇ   ‚îî‚îÄ‚îÄ comparativo_hw_sw_graficos.png
‚îú‚îÄ‚îÄ Makefile                      # Build automation
‚îî‚îÄ‚îÄ README.md                     # Este arquivo
```

## üîß Corre√ß√µes Implementadas (v2.0)

### 1. FSM Corrigida (`fsm_completa.vhdl`)
- **Problema:** Erro de sintaxe na linha 134-135 (duplicate `end process;`)
- **Solu√ß√£o:** Arquivo completamente reescrito e validado

### 2. Novo M√≥dulo: Registrador de 32 bits (`registrador_32bit.vhdl`)
- **Problema:** Componente `Registrador32Bit` n√£o estava definido
- **Solu√ß√£o:** Criado novo arquivo com implementa√ß√£o completa

### 3. S√≠ntese Bem-Sucedida
- **Status:** ‚úÖ Compila√ß√£o 100% conclu√≠da no Quartus Prime
- **Warnings:** Nenhum erro cr√≠tico

## üöÄ Como Usar

### Simula√ß√£o com GHDL

```bash
# Compilar todos os arquivos
make compile

# Executar testbench
make simulate

# Visualizar formas de onda (GTKWave)
make view
```

### S√≠ntese no Quartus Prime

1. Abra o Quartus Prime
2. Crie um novo projeto ou abra o existente
3. Adicione todos os arquivos `.vhdl` do diret√≥rio `src/`
4. **IMPORTANTE:** Certifique-se de incluir `registrador_32bit.vhdl`
5. Selecione o dispositivo: **Cyclone IV E - EP4CE6E22C8**
6. Execute: **Processing > Start Compilation**

### Benchmark de Software

```bash
cd benchmarks/

# Executar benchmark da implementa√ß√£o em Python
python3 processador_vetorial_sw.py

# Gerar an√°lise comparativa completa
python3 analise_hw_sw.py
```

## üìÑ Documenta√ß√£o LaTeX (Overleaf)

Para compilar o documento de compara√ß√£o Hardware vs. Software no Overleaf:

1. Fa√ßa upload do arquivo `docs/comparativo_hw_sw.tex`
2. Fa√ßa upload da imagem `images/comparativo_hw_sw_graficos.png`
3. Compile com **pdfLaTeX**

## üîÑ Atualiza√ß√£o no Git

Para atualizar o reposit√≥rio com as corre√ß√µes:

```bash
# Extrair o conte√∫do do ZIP no diret√≥rio do reposit√≥rio
unzip processador_vetorial_v2.zip -d /caminho/do/repositorio/

# Adicionar todos os arquivos
git add .

# Commit com mensagem descritiva
git commit -m "v2.0: Corre√ß√µes FSM + Registrador 32-bit + An√°lise HW vs SW"

# Push para o reposit√≥rio remoto
git push origin main
```

## üë• Equipe

- **Membros:** 6 integrantes
- **Disciplina:** INE5406 - Sistemas Digitais
- **Professor:** [Nome do Professor]
- **Semestre:** 2025.2

## üìÖ Cronograma de Entregas

- **28/11/2025:** Resultados de s√≠ntese ‚úÖ
- **03/12/2025:** Relat√≥rio final e apresenta√ß√£o

## üìö Refer√™ncias

1. Intel Corporation. (2017). *Cyclone IV Device Handbook, Volume 1*.
2. Python Software Foundation. (2025). *Python 3.11 Documentation*.
3. Harris, C.R., et al. (2020). *Array programming with NumPy*. Nature 585, 357‚Äì362.

---

## ‚úÖ Checklist de Verifica√ß√£o

Antes de fazer commit, verifique:

- [ ] Todos os arquivos VHDL compilam sem erros no GHDL
- [ ] S√≠ntese no Quartus conclu√≠da com sucesso
- [ ] Testbenches executam corretamente
- [ ] Documenta√ß√£o atualizada
- [ ] Imagens inclu√≠das no reposit√≥rio
- [ ] README.md reflete as mudan√ßas mais recentes

---

**Vers√£o:** 2.0  
**Status:** ‚úÖ Pronto para entrega  
**√öltima atualiza√ß√£o:** 26/11/2025
