# 簡単概要
2023/10/11
HT回路の研究用すぺーすです。
文法忘れてるしこれを参考に実装していきます↓
http://www.kumikomi.net/archives/2009/07/verilog_hdl_2.php?page=2
https://openit.kek.jp/training/2019/fpga/introduction-to-veriloghdl.pdf

# これからやる流れ
- [x] iscas85ベンチマークのverilogソースコードに対して、各ゲートとワイヤの接続関係の有向グラフを作る(とりあえずdone)
- [ ] 各ワイヤの遷移確率を計算(方法は相談しつつ検討)
- [ ] 各ゲートの情報を付与する
- [ ] もろもろアルゴリズムやってみゆ

# 以下目標候補
- グラフ内のループを検出(大規模なのもみつける)
- 同型判定アルゴリズムで、マルチプレクサとかをみつける？(特定の回路を検出する。)

# 2023/11/09
今後やること
- アルゴリズム実行(いじるのむずいくらいのダルコードなので必要なところrefactoring)
