module violin_lut(input[6:0] phase, input clk, output logic[7:0] amp_out);
  always_ff @(posedge clk)begin
    case(phase)
        7'd0 : amp_out<=8'd135;
        7'd1 : amp_out<=8'd132;
        7'd2 : amp_out<=8'd136;
        7'd3 : amp_out<=8'd148;
        7'd4 : amp_out<=8'd149;
        7'd5 : amp_out<=8'd144;
        7'd6 : amp_out<=8'd131;
        7'd7 : amp_out<=8'd112;
        7'd8 : amp_out<=8'd94;
        7'd9 : amp_out<=8'd85;
        7'd10 : amp_out<=8'd87;
        7'd11 : amp_out<=8'd99;
        7'd12 : amp_out<=8'd109;
        7'd13 : amp_out<=8'd118;
        7'd14 : amp_out<=8'd124;
        7'd15 : amp_out<=8'd120;
        7'd16 : amp_out<=8'd108;
        7'd17 : amp_out<=8'd91;
        7'd18 : amp_out<=8'd77;
        7'd19 : amp_out<=8'd72;
        7'd20 : amp_out<=8'd66;
        7'd21 : amp_out<=8'd74;
        7'd22 : amp_out<=8'd76;
        7'd23 : amp_out<=8'd76;
        7'd24 : amp_out<=8'd70;
        7'd25 : amp_out<=8'd59;
        7'd26 : amp_out<=8'd47;
        7'd27 : amp_out<=8'd34;
        7'd28 : amp_out<=8'd35;
        7'd29 : amp_out<=8'd37;
        7'd30 : amp_out<=8'd44;
        7'd31 : amp_out<=8'd65;
        7'd32 : amp_out<=8'd74;
        7'd33 : amp_out<=8'd81;
        7'd34 : amp_out<=8'd84;
        7'd35 : amp_out<=8'd82;
        7'd36 : amp_out<=8'd80;
        7'd37 : amp_out<=8'd74;
        7'd38 : amp_out<=8'd66;
        7'd39 : amp_out<=8'd64;
        7'd40 : amp_out<=8'd68;
        7'd41 : amp_out<=8'd71;
        7'd42 : amp_out<=8'd75;
        7'd43 : amp_out<=8'd79;
        7'd44 : amp_out<=8'd83;
        7'd45 : amp_out<=8'd88;
        7'd46 : amp_out<=8'd87;
        7'd47 : amp_out<=8'd81;
        7'd48 : amp_out<=8'd74;
        7'd49 : amp_out<=8'd73;
        7'd50 : amp_out<=8'd65;
        7'd51 : amp_out<=8'd65;
        7'd52 : amp_out<=8'd69;
        7'd53 : amp_out<=8'd80;
        7'd54 : amp_out<=8'd89;
        7'd55 : amp_out<=8'd98;
        7'd56 : amp_out<=8'd109;
        7'd57 : amp_out<=8'd120;
        7'd58 : amp_out<=8'd126;
        7'd59 : amp_out<=8'd131;
        7'd60 : amp_out<=8'd135;
        7'd61 : amp_out<=8'd130;
        7'd62 : amp_out<=8'd121;
        7'd63 : amp_out<=8'd120;
        7'd64 : amp_out<=8'd116;
        7'd65 : amp_out<=8'd109;
        7'd66 : amp_out<=8'd109;
        7'd67 : amp_out<=8'd103;
        7'd68 : amp_out<=8'd93;
        7'd69 : amp_out<=8'd87;
        7'd70 : amp_out<=8'd80;
        7'd71 : amp_out<=8'd65;
        7'd72 : amp_out<=8'd42;
        7'd73 : amp_out<=8'd22;
        7'd74 : amp_out<=8'd15;
        7'd75 : amp_out<=8'd32;
        7'd76 : amp_out<=8'd65;
        7'd77 : amp_out<=8'd111;
        7'd78 : amp_out<=8'd162;
        7'd79 : amp_out<=8'd210;
        7'd80 : amp_out<=8'd233;
        7'd81 : amp_out<=8'd248;
        7'd82 : amp_out<=8'd254;
        7'd83 : amp_out<=8'd239;
        7'd84 : amp_out<=8'd218;
        7'd85 : amp_out<=8'd206;
        7'd86 : amp_out<=8'd204;
        7'd87 : amp_out<=8'd211;
        7'd88 : amp_out<=8'd214;
        7'd89 : amp_out<=8'd210;
        7'd90 : amp_out<=8'd209;
        7'd91 : amp_out<=8'd193;
        7'd92 : amp_out<=8'd173;
        7'd93 : amp_out<=8'd163;
        7'd94 : amp_out<=8'd170;
        7'd95 : amp_out<=8'd186;
        7'd96 : amp_out<=8'd203;
        7'd97 : amp_out<=8'd231;
        7'd98 : amp_out<=8'd249;
        7'd99 : amp_out<=8'd248;
        7'd100 : amp_out<=8'd238;
        7'd101 : amp_out<=8'd221;
        7'd102 : amp_out<=8'd199;
        7'd103 : amp_out<=8'd185;
        7'd104 : amp_out<=8'd181;
        7'd105 : amp_out<=8'd184;
        7'd106 : amp_out<=8'd200;
        7'd107 : amp_out<=8'd216;
        7'd108 : amp_out<=8'd224;
        7'd109 : amp_out<=8'd228;
        7'd110 : amp_out<=8'd221;
        7'd111 : amp_out<=8'd201;
        7'd112 : amp_out<=8'd177;
        7'd113 : amp_out<=8'd156;
        7'd114 : amp_out<=8'd144;
        7'd115 : amp_out<=8'd138;
        7'd116 : amp_out<=8'd143;
        7'd117 : amp_out<=8'd155;
        7'd118 : amp_out<=8'd159;
        7'd119 : amp_out<=8'd156;
        7'd120 : amp_out<=8'd143;
        7'd121 : amp_out<=8'd123;
        7'd122 : amp_out<=8'd104;
        7'd123 : amp_out<=8'd82;
        7'd124 : amp_out<=8'd80;
        7'd125 : amp_out<=8'd87;
        7'd126 : amp_out<=8'd97;
        7'd127 : amp_out<=8'd111;
    endcase
  end
endmodule