Timing Analyzer report for processorDatapath
Mon May 22 19:14:43 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.DECODE'
 13. Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.MemBase'
 14. Slow 1200mV 85C Model Setup: 'CLK'
 15. Slow 1200mV 85C Model Setup: 'ALUOpReg[0]'
 16. Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.FETCH'
 17. Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'
 18. Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.MemBase'
 19. Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.DECODE'
 20. Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.FETCH'
 21. Slow 1200mV 85C Model Hold: 'ALUOpReg[0]'
 22. Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'
 23. Slow 1200mV 85C Model Hold: 'CLK'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.DECODE'
 32. Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.MemBase'
 33. Slow 1200mV 0C Model Setup: 'CLK'
 34. Slow 1200mV 0C Model Setup: 'ALUOpReg[0]'
 35. Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.FETCH'
 36. Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'
 37. Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.MemBase'
 38. Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.DECODE'
 39. Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.FETCH'
 40. Slow 1200mV 0C Model Hold: 'ALUOpReg[0]'
 41. Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'
 42. Slow 1200mV 0C Model Hold: 'CLK'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLK'
 50. Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.DECODE'
 51. Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.MemBase'
 52. Fast 1200mV 0C Model Setup: 'ALUOpReg[0]'
 53. Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.FETCH'
 54. Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'
 55. Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.MemBase'
 56. Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.DECODE'
 57. Fast 1200mV 0C Model Hold: 'ALUOpReg[0]'
 58. Fast 1200mV 0C Model Hold: 'CLK'
 59. Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.FETCH'
 60. Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths Summary
 73. Clock Status Summary
 74. Unconstrained Input Ports
 75. Unconstrained Output Ports
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; processorDatapath                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22E22C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
;     Processor 3            ;   6.0%      ;
;     Processor 4            ;   4.4%      ;
;     Processors 5-6         ;   2.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; ALUOpReg[0]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ALUOpReg[0] }                            ;
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; controlUnit:UTT|current_state.DECODE   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlUnit:UTT|current_state.DECODE }   ;
; controlUnit:UTT|current_state.FETCH    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlUnit:UTT|current_state.FETCH }    ;
; controlUnit:UTT|current_state.MemBase  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlUnit:UTT|current_state.MemBase }  ;
; controlUnit:UTT|current_state.TSTWait2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlUnit:UTT|current_state.TSTWait2 } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                          ;
+------------+-----------------+---------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note ;
+------------+-----------------+---------------------------------------+------+
; 94.8 MHz   ; 94.8 MHz        ; CLK                                   ;      ;
; 159.54 MHz ; 159.54 MHz      ; controlUnit:UTT|current_state.MemBase ;      ;
; 159.69 MHz ; 159.69 MHz      ; controlUnit:UTT|current_state.DECODE  ;      ;
; 170.18 MHz ; 170.18 MHz      ; ALUOpReg[0]                           ;      ;
; 621.12 MHz ; 621.12 MHz      ; controlUnit:UTT|current_state.FETCH   ;      ;
+------------+-----------------+---------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlUnit:UTT|current_state.DECODE   ; -5.191 ; -11.896       ;
; controlUnit:UTT|current_state.MemBase  ; -5.183 ; -49.754       ;
; CLK                                    ; -4.820 ; -2076.627     ;
; ALUOpReg[0]                            ; -4.728 ; -69.029       ;
; controlUnit:UTT|current_state.FETCH    ; -1.541 ; -1.846        ;
; controlUnit:UTT|current_state.TSTWait2 ; -0.238 ; -0.469        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlUnit:UTT|current_state.MemBase  ; -1.072 ; -2.215        ;
; controlUnit:UTT|current_state.DECODE   ; -0.320 ; -0.602        ;
; controlUnit:UTT|current_state.FETCH    ; 0.064  ; 0.000         ;
; ALUOpReg[0]                            ; 0.143  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.186  ; 0.000         ;
; CLK                                    ; 0.333  ; 0.000         ;
+----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -3.000 ; -975.408      ;
; ALUOpReg[0]                            ; 0.371  ; 0.000         ;
; controlUnit:UTT|current_state.DECODE   ; 0.388  ; 0.000         ;
; controlUnit:UTT|current_state.MemBase  ; 0.392  ; 0.000         ;
; controlUnit:UTT|current_state.FETCH    ; 0.416  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.420  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                  ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -5.191 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.071      ; 6.038      ;
; -2.642 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.174      ; 5.801      ;
; -2.631 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.174      ; 5.790      ;
; -2.212 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.652      ; 3.140      ;
; -2.115 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.652      ; 3.043      ;
; -2.114 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.174      ; 5.773      ;
; -2.107 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.174      ; 5.766      ;
; -1.966 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.652      ; 2.894      ;
; -1.958 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.228      ; 3.230      ;
; -1.925 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.345      ; 2.143      ;
; -1.865 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.349      ; 2.087      ;
; -1.824 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.345      ; 2.042      ;
; -1.691 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.345      ; 1.909      ;
; -1.642 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.810      ; 2.898      ;
; -1.623 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.229      ; 2.798      ;
; -1.309 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.331      ; 4.893      ;
; -1.225 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.332      ; 4.712      ;
; -1.208 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.809      ; 2.561      ;
; -1.160 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.332      ; 4.647      ;
; -1.078 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.810      ; 2.334      ;
; -1.040 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 4.331      ; 4.624      ;
; -0.986 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.331      ; 5.070      ;
; -0.907 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.332      ; 4.894      ;
; -0.817 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.809      ; 2.170      ;
; -0.806 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.810      ; 2.062      ;
; -0.791 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.332      ; 4.778      ;
; -0.736 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.809      ; 2.089      ;
; -0.668 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.764      ; 2.406      ;
; -0.655 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 4.331      ; 4.739      ;
; -0.529 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.764      ; 2.267      ;
; -0.512 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.026      ; 2.525      ;
; -0.386 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.452      ; 2.920      ;
; -0.223 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.764      ; 2.461      ;
; -0.195 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.026      ; 2.708      ;
; -0.071 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.764      ; 2.309      ;
; 0.021  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.452      ; 3.013      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                     ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -5.183 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.079      ; 6.038      ;
; -3.421 ; input_opcode[3]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.151      ; 3.359      ;
; -2.715 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.026      ; 3.459      ;
; -2.634 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.182      ; 5.801      ;
; -2.632 ; input_opcode[0]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.151      ; 2.570      ;
; -2.623 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.182      ; 5.790      ;
; -2.599 ; input_opcode[1]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.026      ; 3.343      ;
; -2.534 ; input_opcode[1]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.151      ; 2.472      ;
; -2.510 ; input_opcode[2]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.005      ; 3.229      ;
; -2.505 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.673      ; 5.174      ;
; -2.415 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.249      ; 3.306      ;
; -2.401 ; input_opcode[3]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.005      ; 3.120      ;
; -2.341 ; input_opcode[2]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.026      ; 3.085      ;
; -2.331 ; input_opcode[1]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.005      ; 3.050      ;
; -2.318 ; input_opcode[0]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.005      ; 3.037      ;
; -2.309 ; input_opcode[3]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.009      ; 3.027      ;
; -2.290 ; input_opcode[2]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.151      ; 2.228      ;
; -2.271 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LWRead_739      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.024      ; 3.017      ;
; -2.264 ; input_opcode[2]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.009      ; 2.982      ;
; -2.222 ; input_opcode[3]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.026      ; 2.966      ;
; -2.207 ; input_opcode[0]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.150      ; 3.104      ;
; -2.207 ; input_opcode[0]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.022      ; 2.947      ;
; -2.204 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.660      ; 3.140      ;
; -2.196 ; input_opcode[1]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.150      ; 3.093      ;
; -2.178 ; input_opcode[2]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.022      ; 2.918      ;
; -2.158 ; input_opcode[3]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.150      ; 3.055      ;
; -2.133 ; input_opcode[0]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.009      ; 2.851      ;
; -2.107 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.660      ; 3.043      ;
; -2.106 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 4.182      ; 5.773      ;
; -2.099 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 4.182      ; 5.766      ;
; -2.043 ; input_opcode[1]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.009      ; 2.761      ;
; -2.041 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.249      ; 2.932      ;
; -1.982 ; input_opcode[2]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.150      ; 2.879      ;
; -1.958 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.660      ; 2.894      ;
; -1.950 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.236      ; 3.230      ;
; -1.948 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.322      ; 2.143      ;
; -1.940 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.249      ; 2.831      ;
; -1.902 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.249      ; 2.793      ;
; -1.891 ; input_opcode[2]                          ; controlUnit:UTT|next_state.JALR_696        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.044      ; 2.814      ;
; -1.888 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.326      ; 2.087      ;
; -1.847 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.322      ; 2.042      ;
; -1.836 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.007      ; 2.724      ;
; -1.831 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.673      ; 5.000      ;
; -1.815 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.007      ; 2.703      ;
; -1.795 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.883      ; 2.397      ;
; -1.731 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.548      ; 5.206      ;
; -1.714 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.322      ; 1.909      ;
; -1.701 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.881      ; 2.301      ;
; -1.688 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.007      ; 2.576      ;
; -1.656 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.531      ; 5.105      ;
; -1.656 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.527      ; 5.106      ;
; -1.638 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.550      ; 5.129      ;
; -1.634 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.818      ; 2.898      ;
; -1.622 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.007      ; 2.510      ;
; -1.615 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.237      ; 2.798      ;
; -1.588 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.771      ; 5.210      ;
; -1.577 ; controlUnit:UTT|current_state.LWRead     ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.473      ; 2.496      ;
; -1.548 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.544      ; 5.019      ;
; -1.543 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.672      ; 5.171      ;
; -1.536 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.529      ; 5.155      ;
; -1.517 ; controlUnit:UTT|current_state.TSTWait2   ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.564      ; 5.011      ;
; -1.496 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.546      ; 4.973      ;
; -1.386 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.881      ; 2.158      ;
; -1.301 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.339      ; 4.893      ;
; -1.273 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.879      ; 2.043      ;
; -1.217 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.340      ; 4.712      ;
; -1.214 ; controlUnit:UTT|current_state.LUIDUMMY   ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.445      ; 2.563      ;
; -1.200 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.817      ; 2.561      ;
; -1.182 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.566      ; 4.836      ;
; -1.152 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.340      ; 4.647      ;
; -1.146 ; controlUnit:UTT|current_state.LW3        ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.493      ; 2.855      ;
; -1.136 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.445      ; 2.684      ;
; -1.122 ; controlUnit:UTT|current_state.SW         ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.450      ; 2.650      ;
; -1.070 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.818      ; 2.334      ;
; -1.046 ; controlUnit:UTT|current_state.LUI2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.426      ; 2.853      ;
; -1.042 ; controlUnit:UTT|current_state.JALR2      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.253      ; 2.676      ;
; -1.032 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 4.339      ; 4.624      ;
; -1.023 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.531      ; 4.972      ;
; -1.022 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.548      ; 4.997      ;
; -1.009 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.527      ; 4.959      ;
; -0.978 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 4.339      ; 5.070      ;
; -0.976 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.461      ; 2.659      ;
; -0.927 ; controlUnit:UTT|current_state.FETCHWait  ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.423      ; 2.571      ;
; -0.920 ; controlUnit:UTT|current_state.BWrite     ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.246      ; 2.244      ;
; -0.919 ; controlUnit:UTT|current_state.TSTWait    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.152      ; 2.292      ;
; -0.914 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.529      ; 5.033      ;
; -0.901 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.771      ; 5.023      ;
; -0.899 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 4.340      ; 4.894      ;
; -0.894 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.672      ; 5.022      ;
; -0.892 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.550      ; 4.883      ;
; -0.873 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.546      ; 4.850      ;
; -0.865 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.461      ; 2.706      ;
; -0.841 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.544      ; 4.812      ;
; -0.827 ; controlUnit:UTT|current_state.TSTWait2   ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.564      ; 4.821      ;
; -0.809 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.817      ; 2.170      ;
; -0.807 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.445      ; 3.133      ;
; -0.798 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.818      ; 2.062      ;
; -0.786 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.426      ; 2.593      ;
; -0.783 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 4.340      ; 4.778      ;
; -0.764 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.461      ; 2.605      ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.820 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 6.062      ;
; -4.790 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.275      ; 6.060      ;
; -4.774 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 0.500        ; -0.226     ; 5.043      ;
; -4.753 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[11]                                             ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.232     ; 5.016      ;
; -4.705 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.225     ; 4.975      ;
; -4.703 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.194     ; 5.004      ;
; -4.701 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.976      ;
; -4.689 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.926      ;
; -4.675 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 5.917      ;
; -4.670 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.945      ;
; -4.668 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.193     ; 4.970      ;
; -4.645 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.275      ; 5.915      ;
; -4.634 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.901      ;
; -4.633 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.900      ;
; -4.632 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.230     ; 4.897      ;
; -4.622 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.246      ; 5.863      ;
; -4.607 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.871      ;
; -4.606 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.870      ;
; -4.604 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.868      ;
; -4.591 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.192     ; 4.894      ;
; -4.583 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.882      ;
; -4.556 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.831      ;
; -4.554 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a56~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 0.500        ; -0.225     ; 4.824      ;
; -4.551 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a57~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 0.500        ; -0.202     ; 4.844      ;
; -4.547 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.822      ;
; -4.544 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.781      ;
; -4.536 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.811      ;
; -4.533 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a15~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.828      ;
; -4.528 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a6~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.188     ; 4.835      ;
; -4.524 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.799      ;
; -4.521 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a21~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.190     ; 4.826      ;
; -4.497 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.248      ; 5.740      ;
; -4.495 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[1]                                             ; CLK          ; CLK         ; 0.500        ; -0.254     ; 4.736      ;
; -4.495 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a28~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.199     ; 4.791      ;
; -4.489 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.756      ;
; -4.488 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.272      ; 5.755      ;
; -4.485 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a47~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.202     ; 4.778      ;
; -4.477 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.246      ; 5.718      ;
; -4.472 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.232     ; 4.735      ;
; -4.469 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[7]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.731      ;
; -4.467 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.276      ; 5.738      ;
; -4.462 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.726      ;
; -4.461 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.725      ;
; -4.459 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 1.000        ; 0.269      ; 5.723      ;
; -4.459 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a42~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.201     ; 4.753      ;
; -4.451 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]                    ; CLK          ; CLK         ; 0.500        ; -0.235     ; 4.711      ;
; -4.444 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.193     ; 4.746      ;
; -4.441 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a31~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.203     ; 4.733      ;
; -4.436 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a43~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 0.500        ; -0.195     ; 4.736      ;
; -4.436 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a62~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.731      ;
; -4.429 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a44~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.201     ; 4.723      ;
; -4.425 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 0.500        ; -0.253     ; 4.667      ;
; -4.423 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 0.500        ; -0.222     ; 4.696      ;
; -4.422 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a18~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.684      ;
; -4.421 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.195     ; 4.721      ;
; -4.416 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 5.658      ;
; -4.411 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 0.500        ; -0.218     ; 4.688      ;
; -4.409 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a50~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.223     ; 4.681      ;
; -4.403 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a17~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.698      ;
; -4.402 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.677      ;
; -4.402 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a23~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.664      ;
; -4.391 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.666      ;
; -4.387 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[6]                                             ; CLK          ; CLK         ; 0.500        ; -0.221     ; 4.661      ;
; -4.386 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.275      ; 5.656      ;
; -4.386 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a39~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.222     ; 4.659      ;
; -4.378 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.654      ;
; -4.378 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.640      ;
; -4.366 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.604      ;
; -4.366 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.642      ;
; -4.353 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[10]                                            ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.591      ;
; -4.352 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a5~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.181     ; 4.666      ;
; -4.351 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a26~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.202     ; 4.644      ;
; -4.350 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[11]                                            ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.588      ;
; -4.349 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[2]                                       ; CLK          ; CLK         ; 1.000        ; 0.270      ; 5.614      ;
; -4.349 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.611      ;
; -4.348 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 0.500        ; -0.205     ; 4.638      ;
; -4.338 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a25~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 0.500        ; -0.201     ; 4.632      ;
; -4.333 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.185     ; 4.643      ;
; -4.327 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[9]                                             ; CLK          ; CLK         ; 1.000        ; 0.241      ; 5.563      ;
; -4.327 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[1]                                             ; CLK          ; CLK         ; 1.000        ; 0.241      ; 5.563      ;
; -4.327 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a61~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 0.500        ; -0.192     ; 4.630      ;
; -4.324 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 1.000        ; 0.241      ; 5.560      ;
; -4.323 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a63~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.199     ; 4.619      ;
; -4.323 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a45~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.622      ;
; -4.316 ; newStep4:UUT|newStep3:UUT|memAddr[14]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 5.558      ;
; -4.315 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a46~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.610      ;
; -4.314 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a10~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.611      ;
; -4.311 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.579      ;
; -4.310 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.578      ;
; -4.309 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[5]                                             ; CLK          ; CLK         ; 0.500        ; -0.220     ; 4.584      ;
; -4.304 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a2~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.230     ; 4.569      ;
; -4.304 ; immShiftReg[0]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                         ; CLK          ; CLK         ; 0.500        ; -0.233     ; 4.566      ;
; -4.303 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 5.545      ;
; -4.302 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a30~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.597      ;
; -4.297 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.572      ;
; -4.297 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a7~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.226     ; 4.566      ;
; -4.291 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a59~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.590      ;
; -4.286 ; newStep4:UUT|newStep3:UUT|memAddr[14]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.275      ; 5.556      ;
; -4.285 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.247      ; 5.527      ;
; -4.285 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.522      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ALUOpReg[0]'                                                                                                                                                                           ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.728 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.579      ;
; -4.655 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 6.273      ;
; -4.633 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.484      ;
; -4.607 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.458      ;
; -4.606 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 6.239      ;
; -4.561 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 6.179      ;
; -4.534 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 6.152      ;
; -4.533 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 6.131      ;
; -4.511 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 6.144      ;
; -4.497 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 6.138      ;
; -4.485 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 6.118      ;
; -4.475 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 6.122      ;
; -4.463 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 6.100      ;
; -4.456 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.307      ;
; -4.447 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.463      ; 6.299      ;
; -4.447 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.298      ;
; -4.438 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 6.036      ;
; -4.417 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.464      ; 6.270      ;
; -4.412 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 6.010      ;
; -4.410 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.497      ; 6.029      ;
; -4.403 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 6.044      ;
; -4.387 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 6.021      ;
; -4.383 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 6.001      ;
; -4.381 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 6.028      ;
; -4.380 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.498      ; 6.000      ;
; -4.376 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 6.017      ;
; -4.375 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 5.993      ;
; -4.368 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 6.005      ;
; -4.354 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 6.001      ;
; -4.353 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.780      ;
; -4.342 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.979      ;
; -4.334 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 5.967      ;
; -4.325 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.959      ;
; -4.325 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 5.958      ;
; -4.322 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.466      ; 6.177      ;
; -4.316 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.466      ; 6.171      ;
; -4.306 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.157      ;
; -4.304 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 5.922      ;
; -4.301 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.464      ; 6.154      ;
; -4.295 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.930      ;
; -4.292 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.926      ;
; -4.282 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.462      ; 6.133      ;
; -4.266 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.900      ;
; -4.264 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.498      ; 5.884      ;
; -4.261 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 5.859      ;
; -4.252 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.466      ; 5.851      ;
; -4.252 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.366      ; 5.894      ;
; -4.252 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 5.850      ;
; -4.250 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.500      ; 5.872      ;
; -4.250 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.676      ;
; -4.244 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.500      ; 5.866      ;
; -4.233 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.496      ; 5.851      ;
; -4.230 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.368      ; 5.878      ;
; -4.230 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.656      ;
; -4.225 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 5.866      ;
; -4.222 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.467      ; 5.822      ;
; -4.222 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 5.865      ;
; -4.217 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 5.858      ;
; -4.203 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 5.850      ;
; -4.200 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.364      ; 5.837      ;
; -4.200 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.369      ; 5.849      ;
; -4.195 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 5.842      ;
; -4.194 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.364      ; 5.831      ;
; -4.191 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.828      ;
; -4.184 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.360      ; 5.817      ;
; -4.182 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.820      ;
; -4.182 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.819      ;
; -4.179 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.814      ;
; -4.168 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.470      ; 6.024      ;
; -4.165 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.473      ; 5.773      ;
; -4.164 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.591      ;
; -4.163 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.463      ; 6.015      ;
; -4.152 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.363      ; 5.791      ;
; -4.146 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 5.787      ;
; -4.143 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.778      ;
; -4.127 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.469      ; 5.729      ;
; -4.126 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.497      ; 5.745      ;
; -4.124 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.763      ;
; -4.124 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 5.771      ;
; -4.121 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.469      ; 5.723      ;
; -4.115 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.749      ;
; -4.111 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.465      ; 5.709      ;
; -4.110 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.131      ; 5.363      ;
; -4.106 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.362      ; 5.741      ;
; -4.106 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.361      ; 5.740      ;
; -4.106 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.467      ; 5.706      ;
; -4.106 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.367      ; 5.749      ;
; -4.092 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.369      ; 5.737      ;
; -4.086 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.369      ; 5.731      ;
; -4.084 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.369      ; 5.733      ;
; -4.081 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.358      ; 5.716      ;
; -4.078 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.135      ; 5.348      ;
; -4.078 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.359      ; 5.714      ;
; -4.076 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.363      ; 5.712      ;
; -4.075 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.365      ; 5.716      ;
; -4.073 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.470      ; 5.929      ;
; -4.071 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.100      ; 5.304      ;
; -4.071 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.473      ; 5.679      ;
; -4.070 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.371      ; 5.721      ;
; -4.069 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.997      ; 5.339      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.FETCH'                                                                                                                               ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.541 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.071      ; 1.237      ;
; -1.353 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.071      ; 1.049      ;
; -1.254 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.071      ; 0.950      ;
; -0.305 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 2.223      ; 2.525      ;
; 0.012  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 1.000        ; 2.223      ; 2.708      ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'                                                                                    ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.238 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; 0.101      ; 0.548      ;
; -0.231 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; 0.103      ; 0.548      ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                       ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.072 ; controlUnit:UTT|current_state.JALR        ; controlUnit:UTT|next_state.JALR2_601       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.554      ; 0.512      ;
; -0.343 ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.865      ; 2.052      ;
; -0.327 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.140      ; 1.843      ;
; -0.289 ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.139      ; 1.880      ;
; -0.265 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.573      ; 4.507      ;
; -0.233 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.139      ; 1.936      ;
; -0.224 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.574      ; 4.549      ;
; -0.184 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.862      ; 4.877      ;
; -0.154 ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.836      ; 2.212      ;
; -0.132 ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.574      ; 4.661      ;
; -0.130 ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.140      ; 2.040      ;
; 0.033  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.573      ; 4.825      ;
; 0.090  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.573      ; 4.382      ;
; 0.097  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.139      ; 2.266      ;
; 0.116  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.574      ; 4.409      ;
; 0.125  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.531      ; 2.855      ;
; 0.149  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.845      ; 2.193      ;
; 0.164  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.862      ; 4.745      ;
; 0.179  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.574      ; 4.472      ;
; 0.199  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.845      ; 2.263      ;
; 0.272  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[1]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.837      ; 2.639      ;
; 0.350  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.573      ; 4.642      ;
; 0.403  ; controlUnit:UTT|current_state.ALUWriteTwo ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.555      ; 1.988      ;
; 0.427  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.140      ; 2.597      ;
; 0.450  ; controlUnit:UTT|current_state.ALUWrite    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.554      ; 2.034      ;
; 0.490  ; controlUnit:UTT|current_state.LWRead      ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.730      ; 2.250      ;
; 0.503  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.549      ; 2.582      ;
; 0.534  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.531      ; 2.784      ;
; 0.535  ; controlUnit:UTT|current_state.BWrite      ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.511      ; 2.076      ;
; 0.536  ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|next_state.LW3_588         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.730      ; 2.296      ;
; 0.541  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.020      ; 4.780      ;
; 0.565  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.748      ; 4.512      ;
; 0.575  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.845      ; 2.139      ;
; 0.601  ; controlUnit:UTT|current_state.LUIDUMMY    ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.703      ; 2.334      ;
; 0.626  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.716      ; 2.872      ;
; 0.644  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.845      ; 2.208      ;
; 0.657  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.720      ; 2.407      ;
; 0.659  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.720      ; 2.409      ;
; 0.662  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.860      ; 4.741      ;
; 0.671  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.746      ; 4.636      ;
; 0.673  ; controlUnit:UTT|current_state.SW          ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.706      ; 2.409      ;
; 0.687  ; controlUnit:UTT|current_state.FETCHWait   ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.681      ; 2.398      ;
; 0.690  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.724      ; 4.613      ;
; 0.697  ; controlUnit:UTT|current_state.BPause      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.518      ; 2.245      ;
; 0.702  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.858      ; 4.779      ;
; 0.704  ; controlUnit:UTT|current_state.TSTWait     ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.424      ; 2.158      ;
; 0.714  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.684      ; 2.428      ;
; 0.723  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.726      ; 4.648      ;
; 0.727  ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.976      ; 2.733      ;
; 0.755  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.731      ; 4.695      ;
; 0.761  ; controlUnit:UTT|current_state.RALU        ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.720      ; 2.511      ;
; 0.790  ; controlUnit:UTT|current_state.LUI         ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.703      ; 2.523      ;
; 0.828  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.707      ; 4.754      ;
; 0.841  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.729      ; 4.789      ;
; 0.850  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.711      ; 4.780      ;
; 0.852  ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.976      ; 2.858      ;
; 0.875  ; controlUnit:UTT|current_state.LW3         ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.751      ; 2.656      ;
; 0.883  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.548      ; 2.961      ;
; 0.887  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.410      ; 5.516      ;
; 0.898  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.709      ; 4.826      ;
; 0.906  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.976      ; 2.912      ;
; 0.915  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.410      ; 5.524      ;
; 0.921  ; controlUnit:UTT|current_state.JALR2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.518      ; 2.469      ;
; 0.936  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.684      ; 2.650      ;
; 1.085  ; input_opcode[2]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.426      ; 2.041      ;
; 1.157  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.748      ; 4.624      ;
; 1.209  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.020      ; 4.948      ;
; 1.244  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.166      ; 1.930      ;
; 1.306  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.860      ; 4.885      ;
; 1.308  ; input_opcode[1]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.426      ; 2.264      ;
; 1.310  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.726      ; 4.755      ;
; 1.324  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.168      ; 2.012      ;
; 1.331  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.858      ; 4.908      ;
; 1.353  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.746      ; 4.818      ;
; 1.357  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.724      ; 4.800      ;
; 1.368  ; input_opcode[0]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.275      ; 2.173      ;
; 1.372  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.410      ; 5.501      ;
; 1.387  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.410      ; 5.516      ;
; 1.418  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.275      ; 2.223      ;
; 1.423  ; input_opcode[0]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.426      ; 2.379      ;
; 1.453  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.707      ; 4.879      ;
; 1.474  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.168      ; 2.162      ;
; 1.479  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.711      ; 4.909      ;
; 1.492  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.731      ; 4.932      ;
; 1.499  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.709      ; 4.927      ;
; 1.509  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.586      ; 2.625      ;
; 1.529  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.586      ; 2.645      ;
; 1.531  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.729      ; 4.979      ;
; 1.537  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.586      ; 2.653      ;
; 1.554  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.170      ; 2.244      ;
; 1.605  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.275      ; 2.410      ;
; 1.613  ; input_opcode[0]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.277      ; 2.420      ;
; 1.691  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.275      ; 2.496      ;
; 1.693  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.502      ; 1.725      ;
; 1.694  ; input_opcode[1]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.277      ; 2.501      ;
; 1.721  ; input_opcode[2]                           ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.424      ; 2.675      ;
; 1.784  ; input_opcode[2]                           ; controlUnit:UTT|next_state.JALR_696        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.314      ; 2.628      ;
; 1.835  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.502      ; 1.867      ;
; 1.837  ; input_opcode[3]                           ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.295      ; 2.662      ;
; 1.846  ; input_opcode[3]                           ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.424      ; 2.800      ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                   ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.320 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.133      ; 1.843      ;
; -0.282 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.132      ; 1.880      ;
; -0.278 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.566      ; 4.507      ;
; -0.237 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.567      ; 4.549      ;
; -0.226 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.132      ; 1.936      ;
; -0.123 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.133      ; 2.040      ;
; -0.105 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.567      ; 4.661      ;
; 0.060  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.566      ; 4.825      ;
; 0.081  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.555      ; 2.855      ;
; 0.097  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.566      ; 4.382      ;
; 0.104  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.132      ; 2.266      ;
; 0.123  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.567      ; 4.409      ;
; 0.136  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.838      ; 2.193      ;
; 0.186  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.567      ; 4.472      ;
; 0.226  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.838      ; 2.263      ;
; 0.259  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.139      ; 2.607      ;
; 0.357  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.566      ; 4.642      ;
; 0.434  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.133      ; 2.597      ;
; 0.510  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.542      ; 2.582      ;
; 0.510  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.555      ; 2.784      ;
; 0.582  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.838      ; 2.139      ;
; 0.584  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.139      ; 2.432      ;
; 0.651  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.838      ; 2.208      ;
; 0.734  ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.969      ; 2.733      ;
; 0.859  ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.969      ; 2.858      ;
; 0.890  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.541      ; 2.961      ;
; 0.902  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.403      ; 5.524      ;
; 0.913  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.969      ; 2.912      ;
; 0.914  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.403      ; 5.516      ;
; 1.379  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.403      ; 5.501      ;
; 1.394  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.403      ; 5.516      ;
; 1.669  ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.526      ; 1.725      ;
; 1.811  ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.526      ; 1.867      ;
; 1.840  ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.530      ; 1.900      ;
; 1.915  ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.526      ; 1.971      ;
; 3.731  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.378      ; 5.639      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.FETCH'                                                                                                                               ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.064 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.000        ; 2.344      ; 2.607      ;
; 0.389 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 2.344      ; 2.432      ;
; 1.122 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.237      ; 0.879      ;
; 1.224 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.237      ; 0.981      ;
; 1.385 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.237      ; 1.142      ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ALUOpReg[0]'                                                                                                                                                                           ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.945      ; 4.287      ;
; 0.287 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.962      ; 4.448      ;
; 0.291 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.939      ; 4.429      ;
; 0.379 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.801      ; 4.379      ;
; 0.389 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.801      ; 4.389      ;
; 0.405 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.715      ; 2.150      ;
; 0.405 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.798      ; 4.402      ;
; 0.410 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.909      ; 4.518      ;
; 0.423 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.407      ; 1.360      ;
; 0.435 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.808      ; 4.442      ;
; 0.440 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.806      ; 4.445      ;
; 0.458 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.823      ; 4.480      ;
; 0.460 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.914      ; 4.573      ;
; 0.464 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.918      ; 4.581      ;
; 0.468 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.741      ; 2.239      ;
; 0.485 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.605      ; 2.120      ;
; 0.488 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.603      ; 2.121      ;
; 0.506 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.944      ; 4.649      ;
; 0.531 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.707      ; 2.268      ;
; 0.544 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.801      ; 4.544      ;
; 0.563 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.906      ; 4.668      ;
; 0.571 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.411      ; 1.512      ;
; 0.606 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.741      ; 2.377      ;
; 0.661 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.800      ; 4.660      ;
; 0.669 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.411      ; 1.610      ;
; 0.676 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.294      ; 1.500      ;
; 0.685 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.945      ; 4.349      ;
; 0.718 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.438      ; 1.686      ;
; 0.770 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.962      ; 4.451      ;
; 0.778 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.432      ; 1.740      ;
; 0.783 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.605      ; 2.418      ;
; 0.818 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.623      ; 2.471      ;
; 0.847 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.939      ; 4.505      ;
; 0.855 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.437      ; 1.822      ;
; 0.862 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.801      ; 4.382      ;
; 0.872 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.801      ; 4.392      ;
; 0.878 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.603      ; 2.511      ;
; 0.893 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.909      ; 4.521      ;
; 0.899 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.806      ; 4.424      ;
; 0.909 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.798      ; 4.426      ;
; 0.918 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.808      ; 4.445      ;
; 0.929 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.914      ; 4.562      ;
; 0.952 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.599      ; 2.581      ;
; 0.953 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.437      ; 1.920      ;
; 0.961 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.823      ; 4.503      ;
; 1.001 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.629      ;
; 1.003 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.402      ; 1.935      ;
; 1.007 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.760      ; 2.797      ;
; 1.015 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.918      ; 4.652      ;
; 1.027 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.655      ;
; 1.036 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.601      ; 2.667      ;
; 1.036 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.601      ; 2.667      ;
; 1.038 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.245      ; 2.313      ;
; 1.049 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.715      ; 2.794      ;
; 1.057 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.944      ; 4.720      ;
; 1.064 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.706      ; 2.800      ;
; 1.065 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.801      ; 4.585      ;
; 1.066 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.694      ;
; 1.071 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.599      ; 2.700      ;
; 1.071 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.402      ; 2.003      ;
; 1.075 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.704      ; 2.809      ;
; 1.076 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.597      ; 2.703      ;
; 1.082 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.759      ; 2.871      ;
; 1.085 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.600      ; 2.715      ;
; 1.085 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.600      ; 2.715      ;
; 1.091 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.762      ; 2.883      ;
; 1.091 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.762      ; 2.883      ;
; 1.102 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.596      ; 2.728      ;
; 1.111 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.906      ; 4.736      ;
; 1.120 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.748      ;
; 1.120 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.800      ; 4.639      ;
; 1.125 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.621      ; 2.776      ;
; 1.126 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.760      ; 2.916      ;
; 1.127 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.755      ;
; 1.132 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.742      ; 2.904      ;
; 1.142 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.770      ;
; 1.150 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.703      ; 2.883      ;
; 1.152 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.248      ; 2.430      ;
; 1.159 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.706      ; 2.895      ;
; 1.159 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.706      ; 2.895      ;
; 1.169 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.742      ; 2.941      ;
; 1.176 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.597      ; 2.803      ;
; 1.177 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.595      ; 2.802      ;
; 1.178 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.806      ;
; 1.181 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.599      ; 2.810      ;
; 1.182 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.759      ; 2.971      ;
; 1.186 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.814      ;
; 1.191 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.597      ; 2.818      ;
; 1.194 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.704      ; 2.928      ;
; 1.197 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.759      ; 2.986      ;
; 1.200 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.620      ; 2.850      ;
; 1.207 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.599      ; 2.836      ;
; 1.209 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.623      ; 2.862      ;
; 1.221 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.596      ; 2.847      ;
; 1.227 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.597      ; 2.854      ;
; 1.230 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.598      ; 2.858      ;
; 1.230 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.595      ; 2.855      ;
; 1.233 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.759      ; 3.022      ;
; 1.236 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.760      ; 3.026      ;
; 1.242 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.706      ; 2.978      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'                                                                                    ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.186 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; 0.296      ; 0.512      ;
; 0.188 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; 0.294      ; 0.512      ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                                            ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.333 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a35~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.392      ; 0.912      ;
; 0.545 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 0.803      ;
; 0.574 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[11]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a27~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.416      ; 1.177      ;
; 0.612 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a19~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.391      ; 1.190      ;
; 0.620 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.390      ; 1.197      ;
; 0.621 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.400      ; 1.208      ;
; 0.624 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.392      ; 1.203      ;
; 0.636 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 0.901      ;
; 0.640 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 0.898      ;
; 0.656 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.399      ; 1.242      ;
; 0.691 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.593      ;
; 0.691 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[13]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.593      ;
; 0.692 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[14]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.594      ;
; 0.693 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[2]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[2]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.595      ;
; 0.693 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[15]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[15]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.595      ;
; 0.693 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[5]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[5]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.595      ;
; 0.757 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.388      ; 1.332      ;
; 0.759 ; newStep4:UUT|newStep3:UUT|dataWrite[4]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][4]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.085      ; 1.001      ;
; 0.774 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 0.993      ;
; 0.779 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 0.998      ;
; 0.779 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.385      ; 1.351      ;
; 0.781 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.000      ;
; 0.784 ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][9]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.086      ; 1.027      ;
; 0.785 ; newStep4:UUT|newStep3:UUT|dataWrite[6]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][6]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.086      ; 1.028      ;
; 0.789 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][1]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[1]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.061      ; 1.007      ;
; 0.793 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.012      ;
; 0.795 ; newStep4:UUT|newStep3:UUT|dataWrite[7]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][7]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.085      ; 1.037      ;
; 0.795 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.053      ;
; 0.797 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[6]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[6]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.699      ;
; 0.797 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[7]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[7]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.699      ;
; 0.799 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[3]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[3]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.701      ;
; 0.800 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.019      ;
; 0.806 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[2]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.025      ;
; 0.807 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a38~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.404      ; 1.398      ;
; 0.810 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.574      ; 1.091      ;
; 0.811 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.390      ; 1.388      ;
; 0.816 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][0]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.061      ; 1.034      ;
; 0.816 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|Opcode[1]                    ; input_opcode[1]                                                                                                                    ; CLK                                 ; CLK         ; 0.000        ; 0.166      ; 1.139      ;
; 0.817 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.036      ;
; 0.818 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.076      ;
; 0.818 ; newStep4:UUT|PCIn[5]                                                                       ; newStep4:UUT|register:PC|dout[5]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.720      ;
; 0.819 ; newStep4:UUT|PCIn[12]                                                                      ; newStep4:UUT|register:PC|dout[12]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.721      ;
; 0.825 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a46~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.574      ; 1.106      ;
; 0.826 ; newStep4:UUT|PCIn[8]                                                                       ; newStep4:UUT|register:PC|dout[8]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.728      ;
; 0.832 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.574      ; 1.113      ;
; 0.834 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.398      ; 1.419      ;
; 0.836 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[10]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a58~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.410      ; 1.433      ;
; 0.839 ; newStep4:UUT|PCIn[2]                                                                       ; newStep4:UUT|register:PC|dout[2]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.741      ;
; 0.840 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.098      ;
; 0.840 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.098      ;
; 0.840 ; newStep4:UUT|PCIn[15]                                                                      ; newStep4:UUT|register:PC|dout[15]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.742      ;
; 0.841 ; newStep4:UUT|PCIn[7]                                                                       ; newStep4:UUT|register:PC|dout[7]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.743      ;
; 0.844 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.102      ;
; 0.844 ; newStep4:UUT|PCIn[13]                                                                      ; newStep4:UUT|register:PC|dout[13]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.746      ;
; 0.844 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[7]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a55~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.388      ; 1.419      ;
; 0.847 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.112      ;
; 0.848 ; newStep4:UUT|PCIn[11]                                                                      ; newStep4:UUT|register:PC|dout[11]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.750      ;
; 0.851 ; newStep4:UUT|PCIn[10]                                                                      ; newStep4:UUT|register:PC|dout[10]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.753      ;
; 0.856 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[9]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a41~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.388      ; 1.431      ;
; 0.863 ; newStep4:UUT|newStep3:UUT|memAddr[14]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|address_reg_a[0]                 ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.765      ;
; 0.868 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.133      ;
; 0.870 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[1]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.772      ;
; 0.873 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.138      ;
; 0.875 ; newStep4:UUT|newStep3:UUT|memAddr[13]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.140      ;
; 0.875 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[11]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a11~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.416      ; 1.478      ;
; 0.876 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[9]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.388      ; 1.451      ;
; 0.880 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.550      ; 1.137      ;
; 0.883 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.148      ;
; 0.885 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.143      ;
; 0.885 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[14]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a30~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.384      ; 1.456      ;
; 0.890 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.575      ; 1.172      ;
; 0.897 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.558      ; 1.162      ;
; 0.902 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a33~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.396      ; 1.485      ;
; 0.905 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a1~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.394      ; 1.486      ;
; 0.907 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[12]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[12]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.809      ;
; 0.909 ; newStep4:UUT|newStep3:UUT|dataWrite[5]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][5]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.085      ; 1.151      ;
; 0.910 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[0]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.812      ;
; 0.910 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[11]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[11]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.812      ;
; 0.910 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.552      ; 1.169      ;
; 0.914 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.550      ; 1.171      ;
; 0.916 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.400      ; 1.503      ;
; 0.918 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.557      ; 1.182      ;
; 0.918 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.550      ; 1.175      ;
; 0.918 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|outputWire[8]                                                                        ; CLK                                 ; CLK         ; 0.000        ; 0.062      ; 1.137      ;
; 0.922 ; controlUnit:UTT|current_state.FETCH                                                        ; memEnableReadReg                                                                                                                   ; controlUnit:UTT|current_state.FETCH ; CLK         ; 0.000        ; 2.435      ; 3.733      ;
; 0.927 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.552      ; 1.186      ;
; 0.928 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a55~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.548      ; 1.183      ;
; 0.928 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.556      ; 1.191      ;
; 0.930 ; newStep4:UUT|PCIn[3]                                                                       ; newStep4:UUT|register:PC|dout[3]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.832      ;
; 0.934 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.555      ; 1.196      ;
; 0.934 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a38~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.564      ; 1.205      ;
; 0.935 ; newStep4:UUT|PCIn[4]                                                                       ; newStep4:UUT|register:PC|dout[4]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.837      ;
; 0.936 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a33~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.554      ; 1.197      ;
; 0.936 ; newStep4:UUT|PCIn[9]                                                                       ; newStep4:UUT|register:PC|dout[9]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.838      ;
; 0.936 ; newStep4:UUT|PCIn[6]                                                                       ; newStep4:UUT|register:PC|dout[6]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.838      ;
; 0.940 ; controlUnit:UTT|current_state.ALUWrite                                                     ; writeEnableReg                                                                                                                     ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.842      ;
; 0.952 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.551      ; 1.210      ;
; 0.953 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[15]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|outputWire[15]                                                                       ; CLK                                 ; CLK         ; 0.000        ; 0.071      ; 1.181      ;
; 0.956 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a39~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.547      ; 1.210      ;
; 0.956 ; newStep4:UUT|PCIn[14]                                                                      ; newStep4:UUT|register:PC|dout[14]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.225      ; 0.858      ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                           ;
+------------+-----------------+---------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note ;
+------------+-----------------+---------------------------------------+------+
; 104.8 MHz  ; 104.8 MHz       ; CLK                                   ;      ;
; 178.44 MHz ; 178.44 MHz      ; controlUnit:UTT|current_state.MemBase ;      ;
; 178.51 MHz ; 178.51 MHz      ; controlUnit:UTT|current_state.DECODE  ;      ;
; 192.9 MHz  ; 192.9 MHz       ; ALUOpReg[0]                           ;      ;
; 651.04 MHz ; 651.04 MHz      ; controlUnit:UTT|current_state.FETCH   ;      ;
+------------+-----------------+---------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlUnit:UTT|current_state.DECODE   ; -4.687 ; -10.677       ;
; controlUnit:UTT|current_state.MemBase  ; -4.680 ; -44.634       ;
; CLK                                    ; -4.271 ; -1830.155     ;
; ALUOpReg[0]                            ; -4.107 ; -60.138       ;
; controlUnit:UTT|current_state.FETCH    ; -1.318 ; -1.586        ;
; controlUnit:UTT|current_state.TSTWait2 ; -0.154 ; -0.302        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlUnit:UTT|current_state.MemBase  ; -0.910 ; -1.764        ;
; controlUnit:UTT|current_state.DECODE   ; -0.219 ; -0.403        ;
; controlUnit:UTT|current_state.FETCH    ; 0.054  ; 0.000         ;
; ALUOpReg[0]                            ; 0.125  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.209  ; 0.000         ;
; CLK                                    ; 0.328  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -3.000 ; -975.408      ;
; controlUnit:UTT|current_state.FETCH    ; 0.404  ; 0.000         ;
; controlUnit:UTT|current_state.MemBase  ; 0.418  ; 0.000         ;
; controlUnit:UTT|current_state.DECODE   ; 0.427  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.452  ; 0.000         ;
; ALUOpReg[0]                            ; 0.484  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                   ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -4.687 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.772      ; 5.433      ;
; -2.309 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.699      ; 5.172      ;
; -2.301 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.699      ; 5.164      ;
; -1.976 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.374      ; 2.824      ;
; -1.935 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.699      ; 5.298      ;
; -1.927 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.699      ; 5.290      ;
; -1.890 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.374      ; 2.738      ;
; -1.800 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.374      ; 2.648      ;
; -1.784 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.912      ; 2.877      ;
; -1.713 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.289      ; 1.930      ;
; -1.641 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.293      ; 1.862      ;
; -1.620 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.289      ; 1.837      ;
; -1.484 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.913      ; 2.513      ;
; -1.473 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.289      ; 1.690      ;
; -1.436 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.515      ; 2.567      ;
; -1.271 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.839      ; 4.481      ;
; -1.162 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.840      ; 4.308      ;
; -1.096 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.840      ; 4.242      ;
; -1.078 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.514      ; 2.273      ;
; -1.014 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 3.839      ; 4.224      ;
; -0.986 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.515      ; 2.117      ;
; -0.827 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.839      ; 4.537      ;
; -0.759 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.514      ; 1.954      ;
; -0.734 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.840      ; 4.380      ;
; -0.704 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.515      ; 1.835      ;
; -0.662 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.514      ; 1.857      ;
; -0.631 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.840      ; 4.277      ;
; -0.544 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.594      ; 2.166      ;
; -0.534 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 3.839      ; 4.244      ;
; -0.465 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.816      ; 2.321      ;
; -0.415 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.594      ; 2.037      ;
; -0.346 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.220      ; 2.684      ;
; -0.098 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.594      ; 2.220      ;
; -0.083 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.816      ; 2.439      ;
; 0.034  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.594      ; 2.088      ;
; 0.166  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.220      ; 2.672      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                      ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -4.680 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.779      ; 5.433      ;
; -3.115 ; input_opcode[3]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.943      ; 3.012      ;
; -2.438 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.828      ; 3.065      ;
; -2.435 ; input_opcode[0]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.943      ; 2.332      ;
; -2.345 ; input_opcode[1]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.943      ; 2.242      ;
; -2.334 ; input_opcode[1]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.828      ; 2.961      ;
; -2.310 ; input_opcode[2]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.810      ; 2.915      ;
; -2.302 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.706      ; 5.172      ;
; -2.294 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.706      ; 5.164      ;
; -2.203 ; input_opcode[3]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.810      ; 2.808      ;
; -2.171 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.268      ; 4.583      ;
; -2.168 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.021      ; 2.919      ;
; -2.126 ; input_opcode[1]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.810      ; 2.731      ;
; -2.118 ; input_opcode[2]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.943      ; 2.015      ;
; -2.114 ; input_opcode[2]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.828      ; 2.741      ;
; -2.098 ; input_opcode[2]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.813      ; 2.701      ;
; -2.097 ; input_opcode[3]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.813      ; 2.700      ;
; -2.090 ; input_opcode[0]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.810      ; 2.695      ;
; -2.087 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LWRead_739      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.824      ; 2.713      ;
; -2.043 ; input_opcode[1]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.942      ; 2.800      ;
; -2.037 ; input_opcode[0]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.942      ; 2.794      ;
; -2.015 ; input_opcode[2]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.822      ; 2.636      ;
; -2.004 ; input_opcode[3]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.828      ; 2.631      ;
; -2.003 ; input_opcode[3]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.942      ; 2.760      ;
; -1.988 ; input_opcode[0]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.822      ; 2.609      ;
; -1.969 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.381      ; 2.824      ;
; -1.943 ; input_opcode[0]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.813      ; 2.546      ;
; -1.928 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.706      ; 5.298      ;
; -1.920 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.706      ; 5.290      ;
; -1.883 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.381      ; 2.738      ;
; -1.879 ; input_opcode[1]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.813      ; 2.482      ;
; -1.862 ; input_opcode[2]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.942      ; 2.619      ;
; -1.844 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.021      ; 2.595      ;
; -1.797 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.021      ; 2.548      ;
; -1.793 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.381      ; 2.648      ;
; -1.785 ; input_opcode[2]                          ; controlUnit:UTT|next_state.JALR_696        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.846      ; 2.565      ;
; -1.777 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.919      ; 2.877      ;
; -1.761 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.021      ; 2.512      ;
; -1.732 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.270      ; 1.930      ;
; -1.702 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.812      ; 2.449      ;
; -1.693 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.268      ; 4.605      ;
; -1.676 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.812      ; 2.423      ;
; -1.660 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.274      ; 1.862      ;
; -1.639 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.270      ; 1.837      ;
; -1.586 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.812      ; 2.333      ;
; -1.577 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.797      ; 2.174      ;
; -1.512 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.812      ; 2.259      ;
; -1.492 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.270      ; 1.690      ;
; -1.480 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.795      ; 2.075      ;
; -1.477 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.920      ; 2.513      ;
; -1.471 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.138      ; 4.589      ;
; -1.471 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.153      ; 4.613      ;
; -1.461 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.135      ; 4.581      ;
; -1.458 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.154      ; 4.615      ;
; -1.429 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.522      ; 2.567      ;
; -1.409 ; controlUnit:UTT|current_state.LWRead     ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.252      ; 2.241      ;
; -1.380 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.346      ; 4.646      ;
; -1.363 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.137      ; 4.625      ;
; -1.360 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.267      ; 4.632      ;
; -1.332 ; controlUnit:UTT|current_state.TSTWait2   ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.169      ; 4.492      ;
; -1.321 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.147      ; 4.457      ;
; -1.296 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.149      ; 4.437      ;
; -1.264 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.846      ; 4.481      ;
; -1.210 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.796      ; 1.951      ;
; -1.155 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.847      ; 4.308      ;
; -1.123 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.794      ; 1.862      ;
; -1.089 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.847      ; 4.242      ;
; -1.071 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.521      ; 2.273      ;
; -1.026 ; controlUnit:UTT|current_state.LUIDUMMY   ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.225      ; 2.263      ;
; -1.007 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.846      ; 4.224      ;
; -1.004 ; controlUnit:UTT|current_state.LW3        ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.274      ; 2.576      ;
; -0.999 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.225      ; 2.422      ;
; -0.983 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 3.171      ; 4.278      ;
; -0.979 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.522      ; 2.117      ;
; -0.963 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.138      ; 4.581      ;
; -0.953 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.153      ; 4.595      ;
; -0.952 ; controlUnit:UTT|current_state.SW         ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.235      ; 2.362      ;
; -0.942 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.135      ; 4.562      ;
; -0.899 ; controlUnit:UTT|current_state.LUI2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.210      ; 2.544      ;
; -0.882 ; controlUnit:UTT|current_state.JALR2      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.071      ; 2.388      ;
; -0.861 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.137      ; 4.623      ;
; -0.853 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.346      ; 4.619      ;
; -0.851 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.267      ; 4.623      ;
; -0.847 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.154      ; 4.504      ;
; -0.825 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.149      ; 4.466      ;
; -0.822 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.241      ; 2.366      ;
; -0.820 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.846      ; 4.537      ;
; -0.814 ; controlUnit:UTT|current_state.TSTWait    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.945      ; 2.060      ;
; -0.799 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.242      ; 2.476      ;
; -0.795 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.147      ; 4.431      ;
; -0.794 ; controlUnit:UTT|current_state.FETCHWait  ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.206      ; 2.302      ;
; -0.789 ; controlUnit:UTT|current_state.TSTWait2   ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.169      ; 4.449      ;
; -0.752 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.521      ; 1.954      ;
; -0.751 ; controlUnit:UTT|current_state.BWrite     ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.065      ; 1.991      ;
; -0.727 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 3.847      ; 4.380      ;
; -0.721 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.210      ; 2.366      ;
; -0.706 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.242      ; 2.383      ;
; -0.697 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.522      ; 1.835      ;
; -0.661 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.179      ; 2.777      ;
; -0.655 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 1.521      ; 1.857      ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.271 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.570      ;
; -4.253 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[11]                                             ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.550      ;
; -4.231 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.218      ; 5.444      ;
; -4.203 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.443      ;
; -4.185 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.194     ; 4.486      ;
; -4.168 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.467      ;
; -4.160 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.408      ;
; -4.149 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.163     ; 4.481      ;
; -4.139 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.166     ; 4.468      ;
; -4.136 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.213      ; 5.344      ;
; -4.135 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.383      ;
; -4.119 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.217      ; 5.331      ;
; -4.104 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.160     ; 4.439      ;
; -4.102 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.218      ; 5.315      ;
; -4.093 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.327      ;
; -4.091 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.325      ;
; -4.090 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.324      ;
; -4.089 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.326      ;
; -4.089 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.326      ;
; -4.074 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.245      ; 5.314      ;
; -4.062 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.163     ; 4.394      ;
; -4.037 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.334      ;
; -4.023 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a6~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.156     ; 4.362      ;
; -4.022 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a56~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 0.500        ; -0.196     ; 4.321      ;
; -4.020 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[1]                                             ; CLK          ; CLK         ; 0.500        ; -0.223     ; 4.292      ;
; -4.014 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a15~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.168     ; 4.341      ;
; -4.009 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a57~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 0.500        ; -0.174     ; 4.330      ;
; -3.999 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.247      ;
; -3.998 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.246      ;
; -3.990 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.238      ;
; -3.990 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a47~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.171     ; 4.314      ;
; -3.986 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]                    ; CLK          ; CLK         ; 0.500        ; -0.200     ; 4.281      ;
; -3.982 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a21~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.159     ; 4.318      ;
; -3.974 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.222      ;
; -3.973 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[7]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                        ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.270      ;
; -3.964 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.213      ; 5.172      ;
; -3.958 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.219      ; 5.172      ;
; -3.955 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a28~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.166     ; 4.284      ;
; -3.946 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a18~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.204     ; 4.237      ;
; -3.946 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a44~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.170     ; 4.271      ;
; -3.940 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.217      ; 5.152      ;
; -3.934 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 0.500        ; -0.221     ; 4.208      ;
; -3.933 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 0.500        ; -0.189     ; 4.239      ;
; -3.930 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.246      ; 5.171      ;
; -3.930 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 0.500        ; -0.161     ; 4.264      ;
; -3.924 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a42~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.173     ; 4.246      ;
; -3.918 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.155      ;
; -3.917 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.242      ; 5.154      ;
; -3.916 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.150      ;
; -3.916 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a31~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.171     ; 4.240      ;
; -3.915 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.149      ;
; -3.913 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 1.000        ; 0.239      ; 5.147      ;
; -3.913 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 0.500        ; -0.167     ; 4.241      ;
; -3.906 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a62~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.168     ; 4.233      ;
; -3.904 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a23~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.201     ; 4.198      ;
; -3.902 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a43~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 0.500        ; -0.167     ; 4.230      ;
; -3.899 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[6]                                             ; CLK          ; CLK         ; 0.500        ; -0.191     ; 4.203      ;
; -3.896 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a50~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.193     ; 4.198      ;
; -3.892 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 0.500        ; -0.193     ; 4.194      ;
; -3.892 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a17~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 0.500        ; -0.173     ; 4.214      ;
; -3.887 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[12]                                      ; CLK          ; CLK         ; 1.000        ; 0.254      ; 5.136      ;
; -3.878 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a25~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 0.500        ; -0.173     ; 4.200      ;
; -3.874 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a39~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.189     ; 4.180      ;
; -3.871 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13] ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.168      ;
; -3.864 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 0.500        ; -0.202     ; 4.157      ;
; -3.863 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 1.000        ; 0.214      ; 5.072      ;
; -3.862 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 1.000        ; 0.254      ; 5.111      ;
; -3.857 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                             ; CLK          ; CLK         ; 1.000        ; 0.219      ; 5.071      ;
; -3.857 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.105      ;
; -3.856 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a26~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.174     ; 4.177      ;
; -3.854 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[5]                                             ; CLK          ; CLK         ; 0.500        ; -0.188     ; 4.161      ;
; -3.852 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 1.000        ; 0.253      ; 5.100      ;
; -3.848 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a30~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.166     ; 4.177      ;
; -3.846 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                             ; CLK          ; CLK         ; 1.000        ; 0.212      ; 5.053      ;
; -3.846 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                             ; CLK          ; CLK         ; 1.000        ; 0.218      ; 5.059      ;
; -3.844 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[9]                                             ; CLK          ; CLK         ; 1.000        ; 0.212      ; 5.051      ;
; -3.844 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[1]                                             ; CLK          ; CLK         ; 1.000        ; 0.212      ; 5.051      ;
; -3.837 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[10]                                            ; CLK          ; CLK         ; 1.000        ; 0.215      ; 5.047      ;
; -3.836 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[11]                                            ; CLK          ; CLK         ; 1.000        ; 0.215      ; 5.046      ;
; -3.836 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 0.500        ; -0.175     ; 4.156      ;
; -3.835 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a5~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[5]                                       ; CLK          ; CLK         ; 0.500        ; -0.149     ; 4.181      ;
; -3.835 ; immShiftReg[0]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                        ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.132      ;
; -3.829 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[3]                                       ; CLK          ; CLK         ; 1.000        ; 0.246      ; 5.070      ;
; -3.829 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[6]                                       ; CLK          ; CLK         ; 0.500        ; -0.154     ; 4.170      ;
; -3.828 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[2]                                       ; CLK          ; CLK         ; 1.000        ; 0.240      ; 5.063      ;
; -3.828 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a45~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 0.500        ; -0.164     ; 4.159      ;
; -3.820 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[0]                                       ; CLK          ; CLK         ; 1.000        ; 0.240      ; 5.055      ;
; -3.818 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[9]                                       ; CLK          ; CLK         ; 1.000        ; 0.240      ; 5.053      ;
; -3.818 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a61~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[13]                                      ; CLK          ; CLK         ; 0.500        ; -0.160     ; 4.153      ;
; -3.817 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[1]                                       ; CLK          ; CLK         ; 1.000        ; 0.240      ; 5.052      ;
; -3.816 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.054      ;
; -3.816 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                                                        ; newStep4:UUT|newStep3:UUT|instruction[11]                                      ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.054      ;
; -3.816 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a46~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                      ; CLK          ; CLK         ; 0.500        ; -0.168     ; 4.143      ;
; -3.814 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[8]                                       ; CLK          ; CLK         ; 1.000        ; 0.244      ; 5.053      ;
; -3.813 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a10~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                      ; CLK          ; CLK         ; 0.500        ; -0.170     ; 4.138      ;
; -3.810 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a63~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                      ; CLK          ; CLK         ; 0.500        ; -0.166     ; 4.139      ;
; -3.810 ; immShiftReg[0]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                         ; CLK          ; CLK         ; 0.500        ; -0.198     ; 4.107      ;
; -3.802 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a2~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                             ; CLK          ; CLK         ; 0.500        ; -0.201     ; 4.096      ;
; -3.792 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[4]                                             ; CLK          ; CLK         ; 0.500        ; -0.209     ; 4.078      ;
; -3.791 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a7~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                             ; CLK          ; CLK         ; 0.500        ; -0.194     ; 4.092      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ALUOpReg[0]'                                                                                                                                                                            ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.107 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.870      ;
; -4.054 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.348      ; 5.612      ;
; -4.036 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.316      ; 5.797      ;
; -4.027 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.599      ;
; -4.005 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.768      ;
; -3.987 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.319      ; 5.520      ;
; -3.978 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.346      ; 5.534      ;
; -3.956 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.526      ;
; -3.952 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.348      ; 5.510      ;
; -3.926 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.506      ;
; -3.925 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.497      ;
; -3.916 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.447      ;
; -3.907 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.493      ;
; -3.885 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.319      ; 5.418      ;
; -3.884 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.460      ;
; -3.882 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.644      ;
; -3.875 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.638      ;
; -3.867 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.316      ; 5.628      ;
; -3.859 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.347      ; 5.416      ;
; -3.851 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.613      ;
; -3.850 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.230      ; 5.428      ;
; -3.831 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.415      ;
; -3.828 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.347      ; 5.385      ;
; -3.824 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.404      ;
; -3.822 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.348      ; 5.380      ;
; -3.813 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.387      ;
; -3.809 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.346      ; 5.365      ;
; -3.805 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.391      ;
; -3.802 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.373      ;
; -3.795 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.367      ;
; -3.787 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.357      ;
; -3.782 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.154      ;
; -3.782 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.358      ;
; -3.775 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.348      ;
; -3.771 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.342      ;
; -3.762 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.294      ;
; -3.758 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.320      ; 5.523      ;
; -3.755 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.319      ; 5.288      ;
; -3.754 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.516      ;
; -3.753 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.320      ; 5.518      ;
; -3.747 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.278      ;
; -3.742 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.346      ; 5.298      ;
; -3.738 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.501      ;
; -3.732 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.316      ; 5.493      ;
; -3.731 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.231      ; 5.310      ;
; -3.731 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.347      ; 5.288      ;
; -3.731 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.263      ;
; -3.712 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.233      ; 5.297      ;
; -3.704 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.275      ;
; -3.700 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.350      ; 5.260      ;
; -3.700 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.231      ; 5.279      ;
; -3.697 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.325      ; 5.239      ;
; -3.697 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.069      ;
; -3.695 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.350      ; 5.255      ;
; -3.694 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.274      ;
; -3.685 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.348      ; 5.243      ;
; -3.681 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.230      ; 5.259      ;
; -3.681 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.233      ; 5.266      ;
; -3.678 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.229      ; 5.252      ;
; -3.675 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.261      ;
; -3.674 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.245      ;
; -3.673 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.229      ; 5.247      ;
; -3.673 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.246      ;
; -3.662 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.246      ;
; -3.659 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.234      ;
; -3.658 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.230      ;
; -3.652 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.228      ;
; -3.644 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.218      ;
; -3.638 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.321      ; 5.173      ;
; -3.634 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.318      ; 5.166      ;
; -3.633 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.321      ; 5.168      ;
; -3.631 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.003      ;
; -3.629 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.391      ;
; -3.628 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.203      ;
; -3.621 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.323      ; 5.161      ;
; -3.618 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.319      ; 5.151      ;
; -3.614 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.230      ; 5.192      ;
; -3.609 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.322      ; 5.373      ;
; -3.606 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.347      ; 5.163      ;
; -3.603 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.231      ; 5.182      ;
; -3.595 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.179      ;
; -3.595 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.325      ; 5.137      ;
; -3.584 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.233      ; 5.169      ;
; -3.583 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.154      ;
; -3.572 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.154      ;
; -3.572 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 5.142      ;
; -3.568 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.225      ; 4.940      ;
; -3.567 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.317      ; 5.098      ;
; -3.567 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.149      ;
; -3.566 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.989      ; 4.769      ;
; -3.557 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.232      ; 5.137      ;
; -3.553 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.236      ; 5.141      ;
; -3.550 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.227      ; 5.122      ;
; -3.549 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.018      ; 4.777      ;
; -3.549 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.226      ; 5.120      ;
; -3.548 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.236      ; 5.136      ;
; -3.546 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.123      ;
; -3.543 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.228      ; 5.116      ;
; -3.538 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.234      ; 5.124      ;
; -3.538 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 1.320      ; 5.300      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.FETCH'                                                                                                                                ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.318 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.074      ; 1.107      ;
; -1.158 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.074      ; 0.947      ;
; -1.065 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 0.074      ; 0.854      ;
; -0.268 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 2.003      ; 2.321      ;
; 0.114  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 1.000        ; 2.003      ; 2.439      ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'                                                                                     ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.154 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; 0.047      ; 0.491      ;
; -0.148 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; 0.048      ; 0.491      ;
+--------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                        ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.910 ; controlUnit:UTT|current_state.JALR        ; controlUnit:UTT|next_state.JALR2_601       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.334      ; 0.454      ;
; -0.238 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.385      ; 4.327      ;
; -0.237 ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.555      ; 1.848      ;
; -0.207 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.060      ; 4.033      ;
; -0.172 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.061      ; 4.069      ;
; -0.165 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.815      ; 1.680      ;
; -0.151 ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.814      ; 1.693      ;
; -0.097 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.814      ; 1.747      ;
; -0.093 ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.061      ; 4.168      ;
; -0.059 ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.525      ; 1.996      ;
; 0.011  ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.815      ; 1.856      ;
; 0.055  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 4.060      ; 4.315      ;
; 0.058  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.293      ; 2.531      ;
; 0.135  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.671      ; 1.986      ;
; 0.175  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.671      ; 2.046      ;
; 0.231  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.814      ; 2.075      ;
; 0.243  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.060      ; 4.003      ;
; 0.265  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.061      ; 4.026      ;
; 0.274  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.385      ; 4.359      ;
; 0.329  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.061      ; 4.090      ;
; 0.338  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[1]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.527      ; 2.395      ;
; 0.461  ; controlUnit:UTT|current_state.ALUWriteTwo ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.334      ; 1.825      ;
; 0.490  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 4.060      ; 4.250      ;
; 0.493  ; controlUnit:UTT|current_state.ALUWrite    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.333      ; 1.856      ;
; 0.515  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.815      ; 2.360      ;
; 0.556  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.671      ; 1.927      ;
; 0.564  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.293      ; 2.557      ;
; 0.569  ; controlUnit:UTT|current_state.LWRead      ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.475      ; 2.074      ;
; 0.570  ; controlUnit:UTT|current_state.BWrite      ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.294      ; 1.894      ;
; 0.613  ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|next_state.LW3_588         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.475      ; 2.118      ;
; 0.615  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.203      ; 2.348      ;
; 0.623  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.671      ; 1.994      ;
; 0.634  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.564      ; 4.398      ;
; 0.649  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.327      ; 4.156      ;
; 0.668  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.466      ; 2.164      ;
; 0.674  ; controlUnit:UTT|current_state.LUIDUMMY    ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.449      ; 2.153      ;
; 0.679  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.423      ; 2.632      ;
; 0.681  ; controlUnit:UTT|current_state.SW          ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.457      ; 2.168      ;
; 0.682  ; controlUnit:UTT|current_state.BPause      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.300      ; 2.012      ;
; 0.715  ; controlUnit:UTT|current_state.FETCHWait   ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.430      ; 2.175      ;
; 0.720  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.433      ; 2.183      ;
; 0.726  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.466      ; 2.222      ;
; 0.734  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.430      ; 4.364      ;
; 0.752  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.325      ; 4.277      ;
; 0.758  ; controlUnit:UTT|current_state.RALU        ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.466      ; 2.254      ;
; 0.761  ; controlUnit:UTT|current_state.TSTWait     ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.182      ; 1.973      ;
; 0.764  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.302      ; 4.246      ;
; 0.770  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.428      ; 4.398      ;
; 0.784  ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.666      ; 2.480      ;
; 0.795  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.304      ; 4.279      ;
; 0.832  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.309      ; 4.331      ;
; 0.842  ; controlUnit:UTT|current_state.LUI         ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.449      ; 2.321      ;
; 0.884  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.289      ; 4.373      ;
; 0.894  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.308      ; 4.402      ;
; 0.911  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.293      ; 4.404      ;
; 0.923  ; controlUnit:UTT|current_state.LW3         ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.498      ; 2.451      ;
; 0.928  ; controlUnit:UTT|current_state.JALR2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.300      ; 2.258      ;
; 0.932  ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.666      ; 2.628      ;
; 0.941  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.291      ; 4.432      ;
; 0.943  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.666      ; 2.639      ;
; 0.951  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.912      ; 5.063      ;
; 0.960  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.433      ; 2.423      ;
; 0.978  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.202      ; 2.710      ;
; 0.978  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 3.912      ; 5.070      ;
; 1.065  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.327      ; 4.092      ;
; 1.136  ; input_opcode[2]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.184      ; 1.850      ;
; 1.149  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.564      ; 4.413      ;
; 1.164  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.041      ; 1.725      ;
; 1.194  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.430      ; 4.324      ;
; 1.240  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.304      ; 4.244      ;
; 1.247  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.042      ; 1.809      ;
; 1.260  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.302      ; 4.262      ;
; 1.267  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.428      ; 4.395      ;
; 1.294  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.325      ; 4.319      ;
; 1.297  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.912      ; 4.909      ;
; 1.309  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.912      ; 4.921      ;
; 1.326  ; input_opcode[1]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.184      ; 2.040      ;
; 1.391  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.289      ; 4.380      ;
; 1.396  ; input_opcode[0]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.045      ; 1.971      ;
; 1.405  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.308      ; 4.413      ;
; 1.419  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.293      ; 4.412      ;
; 1.423  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.043      ; 1.986      ;
; 1.429  ; input_opcode[0]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.184      ; 2.143      ;
; 1.431  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.291      ; 4.422      ;
; 1.438  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 3.309      ; 4.437      ;
; 1.449  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.045      ; 2.024      ;
; 1.498  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.044      ; 2.062      ;
; 1.513  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.318      ; 2.361      ;
; 1.530  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.318      ; 2.378      ;
; 1.582  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.318      ; 2.430      ;
; 1.613  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.045      ; 2.188      ;
; 1.624  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.431      ; 1.585      ;
; 1.638  ; input_opcode[0]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.047      ; 2.215      ;
; 1.651  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.045      ; 2.226      ;
; 1.668  ; input_opcode[1]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.047      ; 2.245      ;
; 1.712  ; input_opcode[2]                           ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.182      ; 2.424      ;
; 1.723  ; input_opcode[2]                           ; controlUnit:UTT|next_state.JALR_696        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.081      ; 2.334      ;
; 1.734  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.431      ; 1.695      ;
; 1.785  ; controlUnit:UTT|current_state.LUI         ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.435      ; 1.750      ;
; 1.818  ; input_opcode[3]                           ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.182      ; 2.530      ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                    ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.219 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.052      ; 4.033      ;
; -0.184 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.053      ; 4.069      ;
; -0.157 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.807      ; 1.680      ;
; -0.143 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.806      ; 1.693      ;
; -0.089 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.806      ; 1.747      ;
; -0.065 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.053      ; 4.168      ;
; 0.019  ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.807      ; 1.856      ;
; 0.019  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.312      ; 2.531      ;
; 0.083  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 4.052      ; 4.315      ;
; 0.123  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.663      ; 1.986      ;
; 0.203  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.663      ; 2.046      ;
; 0.238  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.920      ; 2.348      ;
; 0.239  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.806      ; 2.075      ;
; 0.251  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.052      ; 4.003      ;
; 0.273  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.053      ; 4.026      ;
; 0.337  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.053      ; 4.090      ;
; 0.498  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 4.052      ; 4.250      ;
; 0.523  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.807      ; 2.360      ;
; 0.545  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.312      ; 2.557      ;
; 0.564  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.663      ; 1.927      ;
; 0.623  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.195      ; 2.348      ;
; 0.625  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.920      ; 2.235      ;
; 0.631  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.663      ; 1.994      ;
; 0.792  ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.658      ; 2.480      ;
; 0.940  ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.658      ; 2.628      ;
; 0.951  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.658      ; 2.639      ;
; 0.966  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 3.904      ; 5.070      ;
; 0.979  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 3.904      ; 5.063      ;
; 0.986  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.194      ; 2.710      ;
; 1.305  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 3.904      ; 4.909      ;
; 1.317  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 3.904      ; 4.921      ;
; 1.605  ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.450      ; 1.585      ;
; 1.715  ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.450      ; 1.695      ;
; 1.766  ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.454      ; 1.750      ;
; 1.805  ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.450      ; 1.785      ;
; 3.546  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.046      ; 5.122      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.FETCH'                                                                                                                                ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.054 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.000        ; 2.114      ; 2.348      ;
; 0.441 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 2.114      ; 2.235      ;
; 1.045 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.227      ; 0.792      ;
; 1.136 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.227      ; 0.883      ;
; 1.281 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.227      ; 1.028      ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ALUOpReg[0]'                                                                                                                                                                            ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.570      ; 3.875      ;
; 0.281 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.587      ; 4.048      ;
; 0.284 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.567      ; 4.031      ;
; 0.350 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.442      ; 3.972      ;
; 0.353 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.446      ; 3.979      ;
; 0.357 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.537      ; 4.074      ;
; 0.368 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.540      ; 4.088      ;
; 0.372 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.448      ; 4.000      ;
; 0.383 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.442      ; 4.005      ;
; 0.399 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.541      ; 1.970      ;
; 0.407 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.569      ; 4.156      ;
; 0.418 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.440      ; 4.038      ;
; 0.441 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.543      ; 4.164      ;
; 0.460 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.567      ; 2.057      ;
; 0.460 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.462      ; 4.102      ;
; 0.464 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.447      ; 1.941      ;
; 0.475 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.445      ; 1.950      ;
; 0.480 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.536      ; 2.046      ;
; 0.482 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.221      ; 1.233      ;
; 0.523 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.441      ; 4.144      ;
; 0.544 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.536      ; 4.260      ;
; 0.567 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.567      ; 2.164      ;
; 0.600 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.224      ; 1.354      ;
; 0.600 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 3.441      ; 4.221      ;
; 0.660 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.570      ; 3.930      ;
; 0.691 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.224      ; 1.445      ;
; 0.714 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.123      ; 1.367      ;
; 0.737 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.251      ; 1.518      ;
; 0.740 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.587      ; 4.027      ;
; 0.744 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.447      ; 2.221      ;
; 0.768 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.463      ; 2.261      ;
; 0.809 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.567      ; 4.076      ;
; 0.812 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.446      ; 3.958      ;
; 0.816 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.248      ; 1.594      ;
; 0.827 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.540      ; 4.067      ;
; 0.831 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.442      ; 3.973      ;
; 0.835 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.445      ; 2.310      ;
; 0.835 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.537      ; 4.072      ;
; 0.850 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.448      ; 3.998      ;
; 0.855 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.326      ;
; 0.858 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.250      ; 1.638      ;
; 0.864 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.442      ; 4.006      ;
; 0.893 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.509      ;
; 0.894 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.440      ; 4.034      ;
; 0.899 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.369      ;
; 0.911 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.462      ; 4.073      ;
; 0.919 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.443      ; 2.392      ;
; 0.920 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.443      ; 2.393      ;
; 0.926 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.397      ;
; 0.957 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.588      ; 2.575      ;
; 0.958 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.588      ; 2.576      ;
; 0.961 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.432      ;
; 0.961 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.250      ; 1.741      ;
; 0.963 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.442      ; 2.435      ;
; 0.964 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.580      ;
; 0.964 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.442      ; 2.436      ;
; 0.967 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.535      ; 2.532      ;
; 0.970 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.440      ;
; 0.976 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.124      ; 2.130      ;
; 0.981 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.541      ; 2.552      ;
; 0.982 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.543      ; 4.225      ;
; 0.983 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.569      ; 4.252      ;
; 0.985 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.439      ; 2.454      ;
; 0.988 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.535      ; 2.553      ;
; 0.999 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.615      ;
; 1.001 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.461      ; 2.492      ;
; 1.002 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.473      ;
; 1.004 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.218      ; 1.752      ;
; 1.005 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.475      ;
; 1.015 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.441      ; 4.156      ;
; 1.016 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.536      ; 4.252      ;
; 1.026 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.496      ;
; 1.027 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.498      ;
; 1.050 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.521      ;
; 1.052 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.568      ; 2.650      ;
; 1.052 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.537      ; 2.619      ;
; 1.053 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.537      ; 2.620      ;
; 1.056 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.126      ; 2.212      ;
; 1.056 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.439      ; 2.525      ;
; 1.059 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.535      ; 2.624      ;
; 1.059 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 3.441      ; 4.200      ;
; 1.063 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.533      ;
; 1.064 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.535      ;
; 1.064 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.585      ; 2.679      ;
; 1.065 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.681      ;
; 1.065 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.463      ; 2.558      ;
; 1.070 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.439      ; 2.539      ;
; 1.071 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.541      ;
; 1.072 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.461      ; 2.563      ;
; 1.074 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; -0.500       ; 1.218      ; 1.822      ;
; 1.085 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.441      ; 2.556      ;
; 1.090 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.568      ; 2.688      ;
; 1.091 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.439      ; 2.560      ;
; 1.094 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.535      ; 2.659      ;
; 1.101 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.585      ; 2.716      ;
; 1.102 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.718      ;
; 1.107 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.439      ; 2.576      ;
; 1.107 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.461      ; 2.598      ;
; 1.108 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.440      ; 2.578      ;
; 1.123 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 1.586      ; 2.739      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'                                                                                     ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.209 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; 0.215      ; 0.454      ;
; 0.211 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; 0.213      ; 0.454      ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                                            ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.328 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a35~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.350      ; 0.847      ;
; 0.547 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[11]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a27~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.372      ; 1.088      ;
; 0.572 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.483      ; 0.744      ;
; 0.586 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a19~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.349      ; 1.104      ;
; 0.592 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.347      ; 1.108      ;
; 0.594 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.356      ; 1.119      ;
; 0.594 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.350      ; 1.113      ;
; 0.623 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.355      ; 1.147      ;
; 0.653 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.489      ; 0.831      ;
; 0.657 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.482      ; 0.828      ;
; 0.683 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.882      ;
; 0.683 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.539      ;
; 0.684 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[14]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.191      ; 0.539      ;
; 0.684 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[13]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.191      ; 0.539      ;
; 0.684 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[5]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[5]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.540      ;
; 0.685 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[2]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[2]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.191      ; 0.540      ;
; 0.686 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[15]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[15]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.191      ; 0.541      ;
; 0.688 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.887      ;
; 0.689 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.888      ;
; 0.690 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][1]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[1]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 0.888      ;
; 0.699 ; newStep4:UUT|newStep3:UUT|dataWrite[4]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][4]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.077      ; 0.920      ;
; 0.702 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|Opcode[1]                    ; input_opcode[1]                                                                                                                    ; CLK                                 ; CLK         ; 0.000        ; 0.195      ; 1.041      ;
; 0.706 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.905      ;
; 0.706 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[2]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.905      ;
; 0.713 ; newStep4:UUT|newStep3:UUT|dataWrite[6]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][6]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.077      ; 0.934      ;
; 0.716 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][0]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 0.914      ;
; 0.717 ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][9]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.077      ; 0.938      ;
; 0.717 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.345      ; 1.231      ;
; 0.724 ; newStep4:UUT|newStep3:UUT|dataWrite[7]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][7]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.077      ; 0.945      ;
; 0.729 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.928      ;
; 0.737 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.343      ; 1.249      ;
; 0.749 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 0.948      ;
; 0.759 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a38~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.360      ; 1.288      ;
; 0.761 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.348      ; 1.278      ;
; 0.776 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[7]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[7]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.632      ;
; 0.777 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[6]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[6]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.633      ;
; 0.778 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[3]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[3]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.634      ;
; 0.787 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[10]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a58~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.366      ; 1.322      ;
; 0.789 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.357      ; 1.315      ;
; 0.794 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[7]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a55~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.346      ; 1.309      ;
; 0.801 ; controlUnit:UTT|current_state.FETCH                                                        ; memEnableReadReg                                                                                                                   ; controlUnit:UTT|current_state.FETCH ; CLK         ; 0.000        ; 2.198      ; 3.343      ;
; 0.804 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.483      ; 0.976      ;
; 0.805 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[9]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a41~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.346      ; 1.320      ;
; 0.807 ; newStep4:UUT|PCIn[5]                                                                       ; newStep4:UUT|register:PC|dout[5]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.660      ;
; 0.808 ; newStep4:UUT|PCIn[12]                                                                      ; newStep4:UUT|register:PC|dout[12]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.661      ;
; 0.815 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.505      ; 1.009      ;
; 0.819 ; newStep4:UUT|PCIn[8]                                                                       ; newStep4:UUT|register:PC|dout[8]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.672      ;
; 0.822 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[11]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a11~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.371      ; 1.362      ;
; 0.823 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[9]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.346      ; 1.338      ;
; 0.824 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.483      ; 0.996      ;
; 0.824 ; newStep4:UUT|PCIn[2]                                                                       ; newStep4:UUT|register:PC|dout[2]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.677      ;
; 0.826 ; newStep4:UUT|PCIn[15]                                                                      ; newStep4:UUT|register:PC|dout[15]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.679      ;
; 0.827 ; newStep4:UUT|PCIn[7]                                                                       ; newStep4:UUT|register:PC|dout[7]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.680      ;
; 0.828 ; newStep4:UUT|newStep3:UUT|dataWrite[5]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][5]                                           ; CLK                                 ; CLK         ; 0.000        ; 0.077      ; 1.049      ;
; 0.828 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a46~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.505      ; 1.022      ;
; 0.829 ; newStep4:UUT|PCIn[13]                                                                      ; newStep4:UUT|register:PC|dout[13]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.682      ;
; 0.833 ; newStep4:UUT|PCIn[11]                                                                      ; newStep4:UUT|register:PC|dout[11]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.686      ;
; 0.835 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.505      ; 1.029      ;
; 0.836 ; newStep4:UUT|newStep3:UUT|memAddr[14]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|address_reg_a[0]                 ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.692      ;
; 0.837 ; newStep4:UUT|PCIn[10]                                                                      ; newStep4:UUT|register:PC|dout[10]                                                                                                  ; CLK                                 ; CLK         ; -0.500       ; 0.190      ; 0.691      ;
; 0.840 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[1]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.696      ;
; 0.840 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.484      ; 1.013      ;
; 0.840 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[14]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a30~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.341      ; 1.350      ;
; 0.842 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.482      ; 1.013      ;
; 0.844 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.484      ; 1.017      ;
; 0.845 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|outputWire[8]                                                                        ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 1.043      ;
; 0.851 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.490      ; 1.030      ;
; 0.853 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a33~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.350      ; 1.372      ;
; 0.855 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a1~porta_datain_reg0   ; CLK                                 ; CLK         ; 0.000        ; 0.349      ; 1.373      ;
; 0.861 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_datain_reg0  ; CLK                                 ; CLK         ; 0.000        ; 0.356      ; 1.386      ;
; 0.862 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[3][8]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[8]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.061      ;
; 0.868 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[15]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.067      ;
; 0.870 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][6]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[6]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[13]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.069      ;
; 0.872 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[12]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[12]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.728      ;
; 0.876 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[0]                                                          ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.732      ;
; 0.876 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[11]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[11]                                                         ; CLK                                 ; CLK         ; -0.500       ; 0.192      ; 0.732      ;
; 0.877 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.482      ; 1.048      ;
; 0.877 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.489      ; 1.055      ;
; 0.880 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.489      ; 1.058      ;
; 0.881 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.484      ; 1.054      ;
; 0.881 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[15]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|outputWire[15]                                                                       ; CLK                                 ; CLK         ; 0.000        ; 0.061      ; 1.086      ;
; 0.883 ; newStep4:UUT|newStep3:UUT|memAddr[13]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.490      ; 1.062      ;
; 0.888 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[9]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.087      ;
; 0.888 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.490      ; 1.067      ;
; 0.891 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.504      ; 1.084      ;
; 0.892 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][3]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[3]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 1.090      ;
; 0.893 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][15]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[15]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.092      ;
; 0.896 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][5]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[5]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 1.094      ;
; 0.898 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[3][4]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[4]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.097      ;
; 0.898 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[15]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.097      ;
; 0.898 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.490      ; 1.077      ;
; 0.899 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[3][6]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[6]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.098      ;
; 0.900 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[1]                                                      ; CLK                                 ; CLK         ; 0.000        ; 0.054      ; 1.098      ;
; 0.905 ; controlUnit:UTT|current_state.ALUWrite                                                     ; writeEnableReg                                                                                                                     ; CLK                                 ; CLK         ; -0.500       ; 0.191      ; 0.760      ;
; 0.906 ; newStep4:UUT|PCIn[3]                                                                       ; newStep4:UUT|register:PC|dout[3]                                                                                                   ; CLK                                 ; CLK         ; -0.500       ; 0.189      ; 0.759      ;
; 0.908 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[3][11]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[11]                                                     ; CLK                                 ; CLK         ; 0.000        ; 0.055      ; 1.107      ;
; 0.909 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                 ; CLK         ; -0.500       ; 0.483      ; 1.081      ;
; 0.910 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.481      ; 1.080      ;
; 0.910 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                 ; CLK         ; -0.500       ; 0.482      ; 1.081      ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -3.015 ; -1078.807     ;
; controlUnit:UTT|current_state.DECODE   ; -2.999 ; -5.964        ;
; controlUnit:UTT|current_state.MemBase  ; -2.995 ; -23.449       ;
; ALUOpReg[0]                            ; -2.203 ; -32.568       ;
; controlUnit:UTT|current_state.FETCH    ; -0.719 ; -0.744        ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.064  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlUnit:UTT|current_state.MemBase  ; -0.712 ; -0.877        ;
; controlUnit:UTT|current_state.DECODE   ; -0.097 ; -0.181        ;
; ALUOpReg[0]                            ; 0.025  ; 0.000         ;
; CLK                                    ; 0.181  ; 0.000         ;
; controlUnit:UTT|current_state.FETCH    ; 0.215  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.313  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -3.000 ; -809.048      ;
; ALUOpReg[0]                            ; 0.311  ; 0.000         ;
; controlUnit:UTT|current_state.DECODE   ; 0.363  ; 0.000         ;
; controlUnit:UTT|current_state.MemBase  ; 0.369  ; 0.000         ;
; controlUnit:UTT|current_state.TSTWait2 ; 0.395  ; 0.000         ;
; controlUnit:UTT|current_state.FETCH    ; 0.412  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.015 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[11]                                             ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 3.070      ;
; -2.912 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                                   ; CLK          ; CLK         ; 0.500        ; -0.430     ; 2.969      ;
; -2.825 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[7]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.880      ;
; -2.807 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[13]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.862      ;
; -2.772 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]                               ; CLK          ; CLK         ; 0.500        ; -0.435     ; 2.824      ;
; -2.638 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                                  ; CLK          ; CLK         ; 0.500        ; -0.435     ; 2.690      ;
; -2.623 ; immShiftReg[0]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.678      ;
; -2.620 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[12]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.675      ;
; -2.588 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[11]                                             ; newStep4:UUT|newStep3:UUT|dataWrite[14]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.643      ;
; -2.586 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.641      ;
; -2.581 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.636      ;
; -2.579 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[6]                                                  ; CLK          ; CLK         ; 0.500        ; -0.415     ; 2.651      ;
; -2.578 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]                               ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.633      ;
; -2.567 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                                  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.621      ;
; -2.562 ; immShiftReg[0]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.617      ;
; -2.555 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[0]                                                  ; CLK          ; CLK         ; 0.500        ; -0.411     ; 2.631      ;
; -2.521 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]                               ; CLK          ; CLK         ; 0.500        ; -0.435     ; 2.573      ;
; -2.507 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[11]                                             ; newStep4:UUT|newStep3:UUT|dataWrite[12]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.562      ;
; -2.506 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                                  ; CLK          ; CLK         ; 0.500        ; -0.412     ; 2.581      ;
; -2.506 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[11]            ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.560      ;
; -2.506 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.561      ;
; -2.488 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[0]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.663     ; 2.312      ;
; -2.487 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[11]            ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.541      ;
; -2.485 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[14]                                                   ; CLK          ; CLK         ; 0.500        ; -0.430     ; 2.542      ;
; -2.483 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a49~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[1]                                                        ; CLK          ; CLK         ; 0.500        ; -0.450     ; 2.520      ;
; -2.479 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a6~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[6]                                                  ; CLK          ; CLK         ; 0.500        ; -0.410     ; 2.556      ;
; -2.477 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a57~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                                  ; CLK          ; CLK         ; 0.500        ; -0.419     ; 2.545      ;
; -2.476 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[5]             ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.531      ;
; -2.465 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a21~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[5]                                                  ; CLK          ; CLK         ; 0.500        ; -0.412     ; 2.540      ;
; -2.461 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.430     ; 2.518      ;
; -2.456 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a56~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                                        ; CLK          ; CLK         ; 0.500        ; -0.428     ; 2.515      ;
; -2.447 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                                 ; CLK          ; CLK         ; 0.500        ; -0.411     ; 2.523      ;
; -2.443 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[5]             ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.498      ;
; -2.441 ; immShiftReg[1]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.496      ;
; -2.435 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a15~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                                 ; CLK          ; CLK         ; 0.500        ; -0.415     ; 2.507      ;
; -2.434 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[3]             ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.489      ;
; -2.427 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                                        ; CLK          ; CLK         ; 1.000        ; 0.128      ; 3.542      ;
; -2.425 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a47~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                                 ; CLK          ; CLK         ; 0.500        ; -0.418     ; 2.494      ;
; -2.424 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.479      ;
; -2.423 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[6]                                                        ; CLK          ; CLK         ; 0.500        ; -0.429     ; 2.481      ;
; -2.422 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a18~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                                        ; CLK          ; CLK         ; 0.500        ; -0.437     ; 2.472      ;
; -2.416 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[2]             ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.471      ;
; -2.413 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[9]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][15] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.467      ;
; -2.413 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[9]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][5]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.467      ;
; -2.413 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[9]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][9]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.467      ;
; -2.413 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[9]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][7]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.467      ;
; -2.413 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[9]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][3]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.467      ;
; -2.413 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                                   ; CLK          ; CLK         ; 0.500        ; -0.430     ; 2.470      ;
; -2.412 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a48~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                                        ; CLK          ; CLK         ; 0.500        ; -0.448     ; 2.451      ;
; -2.411 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a42~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                                 ; CLK          ; CLK         ; 0.500        ; -0.418     ; 2.480      ;
; -2.411 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[15]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.466      ;
; -2.410 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                                                         ; newStep4:UUT|newStep3:UUT|instruction[3]                                                  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 3.540      ;
; -2.406 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs0Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[3]             ; CLK          ; CLK         ; 0.500        ; -0.443     ; 2.450      ;
; -2.405 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[8]                                                        ; CLK          ; CLK         ; 0.500        ; -0.422     ; 2.470      ;
; -2.404 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[0]                                                  ; CLK          ; CLK         ; 0.500        ; -0.412     ; 2.479      ;
; -2.404 ; numBitsReg[0]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[12]                                                   ; CLK          ; CLK         ; 0.500        ; -0.430     ; 2.461      ;
; -2.402 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a43~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[11]                                                 ; CLK          ; CLK         ; 0.500        ; -0.413     ; 2.476      ;
; -2.400 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_we_reg  ; newStep4:UUT|newStep3:UUT|MDRIn[0]                                                        ; CLK          ; CLK         ; 0.500        ; -0.426     ; 2.461      ;
; -2.399 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a23~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                                        ; CLK          ; CLK         ; 0.500        ; -0.435     ; 2.451      ;
; -2.398 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[7]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[14]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.453      ;
; -2.395 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a28~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                                 ; CLK          ; CLK         ; 0.500        ; -0.414     ; 2.468      ;
; -2.395 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a62~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[14]                                                 ; CLK          ; CLK         ; 0.500        ; -0.415     ; 2.467      ;
; -2.393 ; numBitsReg[1]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.448      ;
; -2.389 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a44~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                                 ; CLK          ; CLK         ; 0.500        ; -0.417     ; 2.459      ;
; -2.388 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][15] ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.444      ;
; -2.388 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][5]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.444      ;
; -2.388 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][9]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.444      ;
; -2.388 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][7]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.444      ;
; -2.388 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][3]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.444      ;
; -2.387 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a50~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[2]                                                        ; CLK          ; CLK         ; 0.500        ; -0.427     ; 2.447      ;
; -2.387 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a31~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[15]                                                 ; CLK          ; CLK         ; 0.500        ; -0.419     ; 2.455      ;
; -2.386 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[2]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]            ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.441      ;
; -2.384 ; numBitsReg[1]                                                                                                                ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.439      ;
; -2.380 ; immShiftReg[1]                                                                                                               ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.435      ;
; -2.374 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[12]                                                 ; CLK          ; CLK         ; 0.500        ; -0.409     ; 2.452      ;
; -2.372 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs0Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[12]            ; CLK          ; CLK         ; 0.500        ; -0.443     ; 2.416      ;
; -2.371 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[3]                                                        ; CLK          ; CLK         ; 0.500        ; -0.434     ; 2.424      ;
; -2.370 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a17~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[1]                                                  ; CLK          ; CLK         ; 0.500        ; -0.417     ; 2.440      ;
; -2.364 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a25~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[9]                                                  ; CLK          ; CLK         ; 0.500        ; -0.418     ; 2.433      ;
; -2.360 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs1Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[3]             ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.415      ;
; -2.356 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a26~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[10]                                                 ; CLK          ; CLK         ; 0.500        ; -0.420     ; 2.423      ;
; -2.354 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_we_reg ; newStep4:UUT|newStep3:UUT|instruction[3]                                                  ; CLK          ; CLK         ; 0.500        ; -0.419     ; 2.422      ;
; -2.354 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a39~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[7]                                                        ; CLK          ; CLK         ; 0.500        ; -0.425     ; 2.416      ;
; -2.353 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[3]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[10]                                                   ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.408      ;
; -2.349 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_we_reg ; newStep4:UUT|newStep3:UUT|MDRIn[5]                                                        ; CLK          ; CLK         ; 0.500        ; -0.426     ; 2.410      ;
; -2.349 ; ALUSrcAReg                                                                                                                   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[2]                               ; CLK          ; CLK         ; 0.500        ; -0.426     ; 2.410      ;
; -2.345 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[8]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][15] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.399      ;
; -2.345 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[8]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][5]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.399      ;
; -2.345 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[8]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][9]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.399      ;
; -2.345 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[8]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][7]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.399      ;
; -2.345 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[8]                                              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[6][3]  ; CLK          ; CLK         ; 0.500        ; -0.433     ; 2.399      ;
; -2.342 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs0Addr[1]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]             ; CLK          ; CLK         ; 0.500        ; -0.443     ; 2.386      ;
; -2.339 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a5~porta_we_reg  ; newStep4:UUT|newStep3:UUT|instruction[5]                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 2.423      ;
; -2.339 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|instructionOut[1]                                              ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                    ; CLK          ; CLK         ; 0.500        ; -0.432     ; 2.394      ;
; -2.337 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|instructionRegister:IR|rs0Addr[0]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[2]             ; CLK          ; CLK         ; 0.500        ; -0.426     ; 2.398      ;
; -2.336 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[4][15] ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.392      ;
; -2.336 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[4][4]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.392      ;
; -2.336 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[4][5]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.392      ;
; -2.336 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[4][3]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.392      ;
; -2.336 ; writeEnableReg                                                                                                               ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[4][0]  ; CLK          ; CLK         ; 0.500        ; -0.431     ; 2.392      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                   ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.999 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.215      ; 3.680      ;
; -1.487 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.442      ; 3.510      ;
; -1.479 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.442      ; 3.502      ;
; -1.151 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.746      ; 1.863      ;
; -1.099 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.746      ; 1.811      ;
; -1.020 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.746      ; 1.732      ;
; -0.942 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.301      ; 1.895      ;
; -0.916 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.132      ; 1.191      ;
; -0.904 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.132      ; 1.179      ;
; -0.851 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.132      ; 1.126      ;
; -0.796 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.132      ; 1.071      ;
; -0.759 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.303      ; 1.639      ;
; -0.721 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.834      ; 1.632      ;
; -0.700 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.442      ; 3.223      ;
; -0.698 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.442      ; 3.221      ;
; -0.496 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.528      ; 2.791      ;
; -0.464 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.530      ; 2.686      ;
; -0.454 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.832      ; 1.438      ;
; -0.418 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.530      ; 2.640      ;
; -0.372 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.834      ; 1.283      ;
; -0.330 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 2.528      ; 2.625      ;
; -0.243 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.834      ; 1.154      ;
; -0.233 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.528      ; 3.028      ;
; -0.232 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.832      ; 1.216      ;
; -0.194 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.530      ; 2.916      ;
; -0.187 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.951      ; 1.332      ;
; -0.185 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.832      ; 1.169      ;
; -0.161 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.117      ; 1.482      ;
; -0.129 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.530      ; 2.851      ;
; -0.108 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 0.951      ; 1.253      ;
; -0.038 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 2.528      ; 2.833      ;
; 0.013  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.500        ; 1.359      ; 1.604      ;
; 0.131  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.117      ; 1.690      ;
; 0.298  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.951      ; 1.347      ;
; 0.337  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 1.359      ; 1.780      ;
; 0.399  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 1.000        ; 0.951      ; 1.246      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                      ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.995 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.219      ; 3.680      ;
; -1.973 ; input_opcode[3]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.932      ;
; -1.549 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.416      ; 2.017      ;
; -1.490 ; input_opcode[1]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.416      ; 1.958      ;
; -1.483 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.446      ; 3.510      ;
; -1.475 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.446      ; 3.502      ;
; -1.469 ; input_opcode[0]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.428      ;
; -1.437 ; input_opcode[2]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.402      ; 1.892      ;
; -1.417 ; input_opcode[1]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.376      ;
; -1.375 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.540      ; 1.931      ;
; -1.358 ; input_opcode[3]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.402      ; 1.813      ;
; -1.340 ; input_opcode[1]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.402      ; 1.795      ;
; -1.333 ; input_opcode[2]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.416      ; 1.801      ;
; -1.329 ; input_opcode[2]                          ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.288      ;
; -1.313 ; input_opcode[0]                          ; controlUnit:UTT|next_state.MemBase_752     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.402      ; 1.768      ;
; -1.302 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.178      ; 3.072      ;
; -1.300 ; input_opcode[3]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.406      ; 1.754      ;
; -1.290 ; input_opcode[2]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.411      ; 1.754      ;
; -1.287 ; input_opcode[0]                          ; controlUnit:UTT|next_state.SW_711          ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.411      ; 1.751      ;
; -1.275 ; input_opcode[3]                          ; controlUnit:UTT|next_state.LUI_845         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.416      ; 1.743      ;
; -1.273 ; input_opcode[2]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.406      ; 1.727      ;
; -1.233 ; input_opcode[0]                          ; controlUnit:UTT|next_state.LWRead_739      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.413      ; 1.700      ;
; -1.202 ; input_opcode[0]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.406      ; 1.656      ;
; -1.181 ; input_opcode[1]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.733      ;
; -1.170 ; input_opcode[0]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.722      ;
; -1.159 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.540      ; 1.715      ;
; -1.153 ; input_opcode[1]                          ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.406      ; 1.607      ;
; -1.147 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.750      ; 1.863      ;
; -1.142 ; input_opcode[3]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.694      ;
; -1.095 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.750      ; 1.811      ;
; -1.069 ; input_opcode[2]                          ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.482      ; 1.621      ;
; -1.059 ; input_opcode[2]                          ; controlUnit:UTT|next_state.JALR_696        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.428      ; 1.634      ;
; -1.050 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.540      ; 1.606      ;
; -1.037 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.540      ; 1.593      ;
; -1.019 ; input_opcode[3]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.405      ; 1.572      ;
; -1.016 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.750      ; 1.732      ;
; -0.992 ; input_opcode[2]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.405      ; 1.545      ;
; -0.942 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.114      ; 3.235      ;
; -0.938 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.305      ; 1.895      ;
; -0.929 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.119      ; 1.191      ;
; -0.917 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.119      ; 1.179      ;
; -0.900 ; input_opcode[1]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.405      ; 1.453      ;
; -0.885 ; input_opcode[0]                          ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.405      ; 1.438      ;
; -0.877 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.112      ; 3.156      ;
; -0.864 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.102      ; 3.129      ;
; -0.864 ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.119      ; 1.126      ;
; -0.859 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.098      ; 3.125      ;
; -0.833 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.508      ; 1.399      ;
; -0.817 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.236      ; 3.184      ;
; -0.809 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.119      ; 1.071      ;
; -0.807 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.101      ; 3.171      ;
; -0.804 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.178      ; 3.167      ;
; -0.795 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.107      ; 3.070      ;
; -0.764 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.507      ; 1.329      ;
; -0.763 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.109      ; 3.041      ;
; -0.757 ; controlUnit:UTT|current_state.TSTWait2   ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.122      ; 3.047      ;
; -0.755 ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.307      ; 1.639      ;
; -0.717 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.838      ; 1.632      ;
; -0.696 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.446      ; 3.223      ;
; -0.694 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.446      ; 3.221      ;
; -0.597 ; controlUnit:UTT|cmpRstReg[1]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.507      ; 1.262      ;
; -0.575 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.124      ; 2.961      ;
; -0.562 ; controlUnit:UTT|current_state.LWRead     ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.900      ; 1.515      ;
; -0.538 ; controlUnit:UTT|cmpRstReg[0]             ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.506      ; 1.202      ;
; -0.492 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.532      ; 2.791      ;
; -0.482 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.178      ; 2.752      ;
; -0.460 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.534      ; 2.686      ;
; -0.450 ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.836      ; 1.438      ;
; -0.414 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.534      ; 2.640      ;
; -0.394 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.358      ; 1.899      ;
; -0.368 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.838      ; 1.283      ;
; -0.326 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.532      ; 2.625      ;
; -0.272 ; controlUnit:UTT|current_state.LUIDUMMY   ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.884      ; 1.521      ;
; -0.267 ; controlUnit:UTT|current_state.LUI2       ; controlUnit:UTT|regDataWrite[1]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.417      ; 1.689      ;
; -0.263 ; controlUnit:UTT|current_state.LW3        ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.915      ; 1.731      ;
; -0.259 ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.884      ; 1.623      ;
; -0.239 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.838      ; 1.154      ;
; -0.229 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.532      ; 3.028      ;
; -0.228 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.836      ; 1.216      ;
; -0.190 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.534      ; 2.916      ;
; -0.183 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.955      ; 1.332      ;
; -0.181 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.836      ; 1.169      ;
; -0.174 ; controlUnit:UTT|current_state.SW         ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.889      ; 1.531      ;
; -0.152 ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.898      ; 1.604      ;
; -0.138 ; controlUnit:UTT|current_state.FETCHWait  ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.869      ; 1.560      ;
; -0.129 ; controlUnit:UTT|current_state.LUI2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.874      ; 1.651      ;
; -0.125 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.534      ; 2.851      ;
; -0.121 ; controlUnit:UTT|current_state.JALR2      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.777      ; 1.546      ;
; -0.104 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 0.955      ; 1.253      ;
; -0.081 ; controlUnit:UTT|current_state.TSTWait    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.704      ; 1.338      ;
; -0.043 ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.114      ; 2.836      ;
; -0.038 ; controlUnit:UTT|current_state.LWWrite    ; controlUnit:UTT|next_state.LW3_588         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.900      ; 1.498      ;
; -0.036 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 2.644      ; 2.800      ;
; -0.034 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.532      ; 2.833      ;
; -0.029 ; controlUnit:UTT|current_state.BWrite     ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.773      ; 1.270      ;
; -0.015 ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 0.898      ; 1.560      ;
; -0.015 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.112      ; 2.794      ;
; -0.012 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.098      ; 2.778      ;
; -0.002 ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 1.000        ; 2.102      ; 2.767      ;
; 0.000  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.500        ; 1.346      ; 1.604      ;
+--------+------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ALUOpReg[0]'                                                                                                                                                                            ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.203 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.675      ;
; -2.161 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.506      ;
; -2.154 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.488      ;
; -2.148 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.620      ;
; -2.130 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.602      ;
; -2.122 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.443      ;
; -2.112 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.336      ; 2.532      ;
; -2.111 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.338      ; 2.534      ;
; -2.106 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.451      ;
; -2.105 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.439      ;
; -2.088 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.433      ;
; -2.083 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.306      ;
; -2.081 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.415      ;
; -2.073 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.418      ;
; -2.067 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.388      ;
; -2.062 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.285      ;
; -2.055 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.400      ;
; -2.055 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.402      ;
; -2.050 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.523      ;
; -2.049 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.370      ;
; -2.048 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.520      ;
; -2.046 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.518      ;
; -2.044 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.765      ; 3.394      ;
; -2.033 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.404      ; 2.440      ;
; -2.032 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.505      ;
; -2.025 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.248      ;
; -2.022 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.832      ; 3.357      ;
; -2.018 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.363      ;
; -2.013 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.236      ;
; -2.011 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.832      ; 3.346      ;
; -2.008 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.354      ;
; -2.006 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.351      ;
; -2.006 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.340      ;
; -2.006 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.353      ;
; -2.004 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.349      ;
; -2.000 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.345      ;
; -2.000 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.345      ;
; -1.997 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.331      ;
; -1.995 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.765      ; 3.345      ;
; -1.991 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.338      ;
; -1.990 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.336      ;
; -1.982 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.327      ;
; -1.982 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.329      ;
; -1.980 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.452      ;
; -1.979 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.313      ;
; -1.978 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.820      ; 3.304      ;
; -1.973 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.294      ;
; -1.971 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.765      ; 3.321      ;
; -1.969 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.291      ;
; -1.968 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.618      ; 3.092      ;
; -1.967 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.288      ;
; -1.965 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.437      ;
; -1.965 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.286      ;
; -1.965 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.438      ;
; -1.951 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.273      ;
; -1.948 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.760      ; 3.292      ;
; -1.945 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.818      ; 3.420      ;
; -1.945 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.334      ; 2.241      ;
; -1.941 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.818      ; 3.416      ;
; -1.941 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.832      ; 3.276      ;
; -1.940 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.636      ; 3.083      ;
; -1.935 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.280      ;
; -1.934 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.840      ; 3.281      ;
; -1.930 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.831      ; 3.264      ;
; -1.925 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.819      ; 3.400      ;
; -1.923 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.268      ;
; -1.923 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.764      ; 3.271      ;
; -1.923 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.269      ;
; -1.923 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.820      ; 3.249      ;
; -1.923 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.760      ; 3.267      ;
; -1.922 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.815      ; 3.243      ;
; -1.920 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.834      ; 3.257      ;
; -1.920 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.834      ; 3.257      ;
; -1.920 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.266      ;
; -1.918 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.263      ;
; -1.918 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.333      ; 2.335      ;
; -1.916 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.261      ;
; -1.914 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.334      ; 2.332      ;
; -1.912 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.766      ; 3.263      ;
; -1.911 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.760      ; 3.255      ;
; -1.909 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.840      ; 3.256      ;
; -1.906 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.253      ;
; -1.905 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.250      ;
; -1.905 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.820      ; 3.231      ;
; -1.905 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.764      ; 3.253      ;
; -1.904 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.634      ; 3.041      ;
; -1.904 ; ALUOpReg[1]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.334      ; 2.200      ;
; -1.903 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.764      ; 3.251      ;
; -1.902 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.762      ; 3.248      ;
; -1.902 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.248      ;
; -1.900 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.245      ;
; -1.899 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.764      ; 3.247      ;
; -1.898 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.761      ; 3.243      ;
; -1.898 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.763      ; 3.245      ;
; -1.897 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.840      ; 3.244      ;
; -1.895 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.765      ; 3.245      ;
; -1.894 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.816      ; 3.367      ;
; -1.894 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.766      ; 3.245      ;
; -1.890 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; 1.000        ; 0.819      ; 3.365      ;
; -1.890 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.500        ; 0.333      ; 2.307      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.FETCH'                                                                                                                                ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.719 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; -0.047     ; 0.680      ;
; -0.602 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; -0.047     ; 0.563      ;
; -0.550 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; 0.500        ; -0.047     ; 0.511      ;
; -0.025 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.500        ; 1.243      ; 1.482      ;
; 0.267  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 1.000        ; 1.243      ; 1.690      ;
+--------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlUnit:UTT|current_state.TSTWait2'                                                                                    ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.064 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; -0.184     ; 0.300      ;
; 0.067 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 1.000        ; -0.182     ; 0.300      ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.MemBase'                                                                                                                                                        ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.712 ; controlUnit:UTT|current_state.JALR        ; controlUnit:UTT|next_state.JALR2_601       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.958      ; 0.276      ;
; -0.086 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.028      ; 0.972      ;
; -0.079 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.670      ; 2.696      ;
; -0.067 ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.026      ; 0.989      ;
; -0.062 ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.672      ; 2.715      ;
; -0.036 ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.026      ; 1.020      ;
; -0.020 ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.672      ; 2.777      ;
; 0.008  ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.591      ; 1.129      ;
; 0.026  ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.028      ; 1.084      ;
; 0.080  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.994      ; 1.179      ;
; 0.088  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.670      ; 2.883      ;
; 0.098  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[0]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.572      ; 1.200      ;
; 0.109  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.994      ; 1.228      ;
; 0.125  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.755      ; 2.985      ;
; 0.126  ; controlUnit:UTT|current_state.ALUWrite    ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.957      ; 1.113      ;
; 0.133  ; controlUnit:UTT|current_state.BWrite      ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.931      ; 1.094      ;
; 0.135  ; controlUnit:UTT|current_state.ALUWriteTwo ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.958      ; 1.123      ;
; 0.142  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.026      ; 1.198      ;
; 0.175  ; controlUnit:UTT|current_state.LWRead      ; controlUnit:UTT|next_state.LWWrite_724     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.054      ; 1.259      ;
; 0.176  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.380      ; 2.681      ;
; 0.185  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.399      ; 1.689      ;
; 0.196  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.233      ; 2.534      ;
; 0.196  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.670      ; 2.491      ;
; 0.197  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.289      ; 2.611      ;
; 0.201  ; controlUnit:UTT|current_state.LWWrite     ; controlUnit:UTT|next_state.LW3_588         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.054      ; 1.285      ;
; 0.206  ; controlUnit:UTT|current_state.SW          ; controlUnit:UTT|next_state.BPause_780      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.042      ; 1.278      ;
; 0.207  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.672      ; 2.504      ;
; 0.227  ; controlUnit:UTT|current_state.BPause      ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.935      ; 1.192      ;
; 0.229  ; controlUnit:UTT|current_state.LUIDUMMY    ; controlUnit:UTT|next_state.LUI2_653        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.038      ; 1.297      ;
; 0.249  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.230      ; 2.604      ;
; 0.249  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[0]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.672      ; 2.546      ;
; 0.259  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.288      ; 2.672      ;
; 0.268  ; controlUnit:UTT|current_state.TSTWait     ; controlUnit:UTT|next_state.FETCH_871       ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.866      ; 1.164      ;
; 0.269  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.216      ; 2.590      ;
; 0.270  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|next_state.TSTWait2_614    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.054      ; 1.354      ;
; 0.272  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.054      ; 1.356      ;
; 0.274  ; controlUnit:UTT|current_state.FETCHWait   ; controlUnit:UTT|next_state.DECODE_858      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.022      ; 1.326      ;
; 0.276  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.027      ; 1.333      ;
; 0.298  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|regDataWrite[1]            ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.755      ; 2.678      ;
; 0.302  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.214      ; 2.621      ;
; 0.306  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.028      ; 1.364      ;
; 0.319  ; controlUnit:UTT|current_state.LUI         ; controlUnit:UTT|next_state.LUIDUMMY_640    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.038      ; 1.387      ;
; 0.322  ; controlUnit:UTT|current_state.RALU        ; controlUnit:UTT|next_state.ALUWriteTwo_666 ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.054      ; 1.406      ;
; 0.327  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.209      ; 2.661      ;
; 0.334  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.220      ; 2.679      ;
; 0.335  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.205      ; 2.665      ;
; 0.347  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.208      ; 2.680      ;
; 0.349  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.027      ; 1.406      ;
; 0.352  ; controlUnit:UTT|current_state.JALR2       ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.935      ; 1.317      ;
; 0.352  ; controlUnit:UTT|current_state.LUI2        ; controlUnit:UTT|regDataWrite[1]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.574      ; 1.456      ;
; 0.354  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[1]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.670      ; 2.649      ;
; 0.373  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.580      ; 3.078      ;
; 0.376  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[0]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.491      ; 1.397      ;
; 0.383  ; controlUnit:UTT|current_state.LW3         ; controlUnit:UTT|next_state.ALUWrite_819    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 1.069      ; 1.482      ;
; 0.391  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.221      ; 2.727      ;
; 0.397  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 2.580      ; 3.082      ;
; 0.508  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcA                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.399      ; 1.532      ;
; 0.522  ; input_opcode[1]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.936      ; 1.488      ;
; 0.562  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.994      ; 1.181      ;
; 0.568  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|regDataWrite[2]            ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.512      ; 1.610      ;
; 0.584  ; input_opcode[2]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.936      ; 1.550      ;
; 0.592  ; controlUnit:UTT|current_state.resetState  ; controlUnit:UTT|ALUOp[1]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 1.489      ; 1.611      ;
; 0.599  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUSrcB                    ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.994      ; 1.218      ;
; 0.623  ; input_opcode[0]                           ; controlUnit:UTT|ALUOp[2]                   ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; 0.000        ; 0.936      ; 1.589      ;
; 0.825  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.675      ; 1.020      ;
; 0.875  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.677      ; 1.072      ;
; 0.911  ; input_opcode[2]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.645      ; 1.086      ;
; 0.974  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.JALR_696        ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.233      ; 2.832      ;
; 0.991  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.ISelect_806     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.289      ; 2.905      ;
; 1.017  ; controlUnit:UTT|cmpRstReg[0]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.676      ; 1.213      ;
; 1.024  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TST_793         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.380      ; 3.029      ;
; 1.038  ; controlUnit:UTT|cmpRstReg[1]              ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.678      ; 1.236      ;
; 1.068  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.LWRead_739      ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.216      ; 2.909      ;
; 1.073  ; input_opcode[0]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.564      ; 1.167      ;
; 1.074  ; controlUnit:UTT|current_state.TSTWait2    ; controlUnit:UTT|next_state.FETCH_871       ; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.230      ; 2.929      ;
; 1.089  ; input_opcode[1]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.645      ; 1.264      ;
; 1.097  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.564      ; 1.191      ;
; 1.097  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.RALU_832        ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.288      ; 3.010      ;
; 1.098  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|next_state.SW_711          ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.214      ; 2.937      ;
; 1.124  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.580      ; 3.329      ;
; 1.134  ; controlUnit:UTT|current_state.MemBase     ; controlUnit:UTT|ALUOp[2]                   ; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.580      ; 3.339      ;
; 1.142  ; input_opcode[0]                           ; controlUnit:UTT|next_state.ISelect_806     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.645      ; 1.317      ;
; 1.156  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.MemBase_752     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.205      ; 2.986      ;
; 1.167  ; controlUnit:UTT|current_state.TST         ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.219      ; 0.916      ;
; 1.173  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.LUI_845         ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.220      ; 3.018      ;
; 1.174  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.736      ; 1.440      ;
; 1.174  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.BWrite_767      ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.209      ; 3.008      ;
; 1.197  ; controlUnit:UTT|current_state.DECODE      ; controlUnit:UTT|next_state.TSTWait_681     ; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.208      ; 3.030      ;
; 1.201  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.564      ; 1.295      ;
; 1.212  ; input_opcode[1]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.736      ; 1.478      ;
; 1.236  ; input_opcode[3]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.736      ; 1.502      ;
; 1.242  ; input_opcode[0]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.565      ; 1.337      ;
; 1.262  ; controlUnit:UTT|current_state.ISelect     ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.219      ; 1.011      ;
; 1.268  ; controlUnit:UTT|current_state.LUI         ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.218      ; 1.016      ;
; 1.274  ; controlUnit:UTT|current_state.FETCH       ; controlUnit:UTT|next_state.FETCHWait_627   ; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 2.221      ; 3.110      ;
; 1.286  ; input_opcode[2]                           ; controlUnit:UTT|next_state.TSTWait_681     ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.564      ; 1.380      ;
; 1.293  ; input_opcode[1]                           ; controlUnit:UTT|next_state.BWrite_767      ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.565      ; 1.388      ;
; 1.318  ; controlUnit:UTT|current_state.RALU        ; controlUnit:UTT|ALUSrcA                    ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.219      ; 1.067      ;
; 1.345  ; input_opcode[0]                           ; controlUnit:UTT|next_state.TST_793         ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.736      ; 1.611      ;
; 1.348  ; input_opcode[2]                           ; controlUnit:UTT|next_state.RALU_832        ; CLK                                    ; controlUnit:UTT|current_state.MemBase ; -0.500       ; 0.644      ; 1.522      ;
+--------+-------------------------------------------+--------------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.DECODE'                                                                                                                                    ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                  ; Launch Clock                          ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.097 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.668      ; 2.696      ;
; -0.084 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.026      ; 0.972      ;
; -0.080 ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.670      ; 2.715      ;
; -0.065 ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.024      ; 0.989      ;
; -0.034 ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.024      ; 1.020      ;
; 0.002  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.670      ; 2.777      ;
; 0.028  ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.026      ; 1.084      ;
; 0.062  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 0.992      ; 1.179      ;
; 0.110  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.668      ; 2.883      ;
; 0.131  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 0.992      ; 1.228      ;
; 0.144  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.024      ; 1.198      ;
; 0.151  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.413      ; 1.689      ;
; 0.198  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.668      ; 2.491      ;
; 0.209  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.670      ; 2.504      ;
; 0.251  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[0] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.670      ; 2.546      ;
; 0.308  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.026      ; 1.364      ;
; 0.336  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 1.176      ; 1.627      ;
; 0.356  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[1] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.668      ; 2.649      ;
; 0.378  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[0] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.489      ; 1.397      ;
; 0.379  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.578      ; 3.082      ;
; 0.395  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 2.578      ; 3.078      ;
; 0.494  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcA  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.413      ; 1.532      ;
; 0.524  ; input_opcode[1]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 0.934      ; 1.488      ;
; 0.564  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.992      ; 1.181      ;
; 0.586  ; input_opcode[2]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 0.934      ; 1.550      ;
; 0.594  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[1] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.487      ; 1.611      ;
; 0.601  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUSrcB  ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.992      ; 1.218      ;
; 0.625  ; input_opcode[0]                          ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; 0.000        ; 0.934      ; 1.589      ;
; 0.636  ; controlUnit:UTT|current_state.FETCH      ; controlUnit:UTT|IRWrite  ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.176      ; 1.427      ;
; 1.126  ; controlUnit:UTT|current_state.DECODE     ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.DECODE  ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.578      ; 3.329      ;
; 1.136  ; controlUnit:UTT|current_state.MemBase    ; controlUnit:UTT|ALUOp[2] ; controlUnit:UTT|current_state.MemBase ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 2.578      ; 3.339      ;
; 1.153  ; controlUnit:UTT|current_state.TST        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.233      ; 0.916      ;
; 1.248  ; controlUnit:UTT|current_state.ISelect    ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.233      ; 1.011      ;
; 1.254  ; controlUnit:UTT|current_state.LUI        ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.232      ; 1.016      ;
; 1.304  ; controlUnit:UTT|current_state.RALU       ; controlUnit:UTT|ALUSrcA  ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 0.233      ; 1.067      ;
; 2.205  ; controlUnit:UTT|current_state.resetState ; controlUnit:UTT|ALUOp[2] ; CLK                                   ; controlUnit:UTT|current_state.DECODE ; -0.500       ; 1.397      ; 3.132      ;
+--------+------------------------------------------+--------------------------+---------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ALUOpReg[0]'                                                                                                                                                                            ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.025 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.255      ; 2.385      ;
; 0.033 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.262      ; 2.400      ;
; 0.060 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.180      ; 2.345      ;
; 0.072 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.237      ; 2.414      ;
; 0.092 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.180      ; 2.377      ;
; 0.098 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.251      ; 2.454      ;
; 0.110 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.240      ; 2.455      ;
; 0.112 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.184      ; 2.401      ;
; 0.115 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.178      ; 2.398      ;
; 0.135 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.191      ; 2.431      ;
; 0.136 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.182      ; 2.423      ;
; 0.164 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.962      ; 1.156      ;
; 0.169 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.242      ; 2.516      ;
; 0.172 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.254      ; 2.531      ;
; 0.191 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.180      ; 2.476      ;
; 0.199 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.237      ; 2.541      ;
; 0.201 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; 0.000        ; 2.179      ; 2.485      ;
; 0.213 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.903      ; 1.146      ;
; 0.215 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.957      ; 1.202      ;
; 0.228 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.973      ; 1.231      ;
; 0.244 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.901      ; 1.175      ;
; 0.267 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[1]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.973      ; 1.270      ;
; 0.360 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.913      ; 1.303      ;
; 0.362 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.903      ; 1.295      ;
; 0.433 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.901      ; 1.364      ;
; 0.509 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.709      ; 1.248      ;
; 0.513 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.443      ;
; 0.520 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.262      ; 2.407      ;
; 0.523 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.961      ; 1.514      ;
; 0.524 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.957      ; 1.511      ;
; 0.545 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.974      ; 1.549      ;
; 0.545 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.474      ;
; 0.547 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.180      ; 2.352      ;
; 0.550 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.255      ; 2.430      ;
; 0.551 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.982      ; 1.563      ;
; 0.553 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.711      ; 1.294      ;
; 0.557 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.487      ;
; 0.560 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.237      ; 2.422      ;
; 0.562 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.902      ; 1.494      ;
; 0.563 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.902      ; 1.495      ;
; 0.570 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.499      ;
; 0.571 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.501      ;
; 0.576 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.974      ; 1.580      ;
; 0.579 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[13] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.180      ; 2.384      ;
; 0.585 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.513      ;
; 0.585 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.901      ; 1.516      ;
; 0.588 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.901      ; 1.519      ;
; 0.597 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.240      ; 2.462      ;
; 0.599 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.911      ; 1.540      ;
; 0.599 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[15] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.184      ; 2.408      ;
; 0.600 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.984      ; 1.614      ;
; 0.600 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.528      ;
; 0.601 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.984      ; 1.615      ;
; 0.608 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.981      ; 1.619      ;
; 0.615 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.544      ;
; 0.616 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.957      ; 1.603      ;
; 0.618 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.547      ;
; 0.621 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.607      ;
; 0.621 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.982      ; 1.633      ;
; 0.623 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[14] ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.182      ; 2.430      ;
; 0.627 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.981      ; 1.638      ;
; 0.630 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.560      ;
; 0.632 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.897      ; 1.559      ;
; 0.632 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.897      ; 1.559      ;
; 0.633 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.970      ; 1.633      ;
; 0.634 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.563      ;
; 0.638 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.913      ; 1.581      ;
; 0.642 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.897      ; 1.569      ;
; 0.644 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.573      ;
; 0.647 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.633      ;
; 0.647 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[2]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.251      ; 2.523      ;
; 0.649 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[6]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.959      ; 1.638      ;
; 0.650 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.580      ;
; 0.650 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.578      ;
; 0.650 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.910      ; 1.590      ;
; 0.652 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[7]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.959      ; 1.641      ;
; 0.655 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.583      ;
; 0.656 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.981      ; 1.667      ;
; 0.660 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[9]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.900      ; 1.590      ;
; 0.664 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[12] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.650      ;
; 0.664 ; ALUOpReg[2]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[12] ; CLK          ; ALUOpReg[0] ; -0.500       ; 0.535      ; 0.729      ;
; 0.666 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[4]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[4]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.595      ;
; 0.666 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.594      ;
; 0.668 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[15] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.654      ;
; 0.669 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.911      ; 1.610      ;
; 0.672 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.981      ; 1.683      ;
; 0.674 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.974      ; 1.678      ;
; 0.676 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[5]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.898      ; 1.604      ;
; 0.677 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[6]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.191      ; 2.493      ;
; 0.681 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[11] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.667      ;
; 0.682 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.611      ;
; 0.683 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.669      ;
; 0.684 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[9]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.957      ; 1.671      ;
; 0.684 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUA[0]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[3]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.975      ; 1.689      ;
; 0.688 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[5]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.982      ; 1.700      ;
; 0.688 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.179      ; 2.492      ;
; 0.690 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[3]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[7]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.897      ; 1.617      ;
; 0.690 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[1]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[10] ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.956      ; 1.676      ;
; 0.692 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|ALUB[11] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[8]  ; CLK          ; ALUOpReg[0] ; 0.000        ; 0.899      ; 1.621      ;
; 0.695 ; ALUOpReg[0]                                                  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|alu:ALU|ALUOut[0]  ; ALUOpReg[0]  ; ALUOpReg[0] ; -0.500       ; 2.242      ; 2.562      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                                            ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.181 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a35~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.216      ; 0.501      ;
; 0.207 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.434      ;
; 0.265 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.492      ;
; 0.267 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.499      ;
; 0.285 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[14]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.315      ;
; 0.286 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.316      ;
; 0.286 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[13]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.316      ;
; 0.286 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[5]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[5]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.316      ;
; 0.287 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[2]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[2]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.317      ;
; 0.287 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[15]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[15]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.317      ;
; 0.304 ; controlUnit:UTT|current_state.MemBase                                                      ; numBitsReg[0]                                                                                                                      ; controlUnit:UTT|current_state.MemBase ; CLK         ; 0.000        ; 1.715      ; 2.238      ;
; 0.318 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[11]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a27~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.233      ; 0.655      ;
; 0.335 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                   ; CLK         ; 0.000        ; 0.216      ; 0.655      ;
; 0.341 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a19~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.215      ; 0.660      ;
; 0.342 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[6]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[6]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.373      ;
; 0.342 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[7]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[7]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.373      ;
; 0.343 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK                                   ; CLK         ; 0.000        ; 0.214      ; 0.661      ;
; 0.344 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[3]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[3]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.375      ;
; 0.344 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[3]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a51~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.221      ; 0.669      ;
; 0.346 ; newStep4:UUT|PCIn[5]                                                                       ; newStep4:UUT|register:PC|dout[5]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.377      ;
; 0.347 ; newStep4:UUT|PCIn[12]                                                                      ; newStep4:UUT|register:PC|dout[12]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.378      ;
; 0.347 ; controlUnit:UTT|current_state.FETCH                                                        ; memEnableReadReg                                                                                                                   ; controlUnit:UTT|current_state.FETCH   ; CLK         ; 0.000        ; 1.711      ; 2.267      ;
; 0.348 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.575      ;
; 0.351 ; newStep4:UUT|PCIn[8]                                                                       ; newStep4:UUT|register:PC|dout[8]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.382      ;
; 0.353 ; controlUnit:UTT|current_state.DECODE                                                       ; numBitsReg[0]                                                                                                                      ; controlUnit:UTT|current_state.DECODE  ; CLK         ; 0.000        ; 1.715      ; 2.287      ;
; 0.355 ; newStep4:UUT|PCIn[2]                                                                       ; newStep4:UUT|register:PC|dout[2]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.386      ;
; 0.356 ; newStep4:UUT|PCIn[15]                                                                      ; newStep4:UUT|register:PC|dout[15]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.387      ;
; 0.357 ; newStep4:UUT|PCIn[7]                                                                       ; newStep4:UUT|register:PC|dout[7]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.388      ;
; 0.358 ; newStep4:UUT|PCIn[13]                                                                      ; newStep4:UUT|register:PC|dout[13]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.389      ;
; 0.361 ; newStep4:UUT|PCIn[11]                                                                      ; newStep4:UUT|register:PC|dout[11]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.392      ;
; 0.362 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.589      ;
; 0.362 ; newStep4:UUT|PCIn[10]                                                                      ; newStep4:UUT|register:PC|dout[10]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.393      ;
; 0.364 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.619      ; 0.607      ;
; 0.367 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[0]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK                                   ; CLK         ; 0.000        ; 0.220      ; 0.691      ;
; 0.368 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.595      ;
; 0.369 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.596      ;
; 0.370 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.602      ;
; 0.372 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.599      ;
; 0.374 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a46~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.619      ; 0.617      ;
; 0.375 ; newStep4:UUT|newStep3:UUT|memAddr[4]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.619      ; 0.618      ;
; 0.377 ; newStep4:UUT|newStep3:UUT|memAddr[14]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|address_reg_a[0]                 ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.407      ;
; 0.387 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[1]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[1]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.426      ; 0.417      ;
; 0.387 ; newStep4:UUT|newStep3:UUT|memAddr[7]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.619      ;
; 0.388 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.602      ; 0.614      ;
; 0.389 ; newStep4:UUT|newStep3:UUT|memAddr[10]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.621      ;
; 0.389 ; controlUnit:UTT|current_state.DECODE                                                       ; numBitsReg[1]                                                                                                                      ; controlUnit:UTT|current_state.DECODE  ; CLK         ; 0.000        ; 1.717      ; 2.325      ;
; 0.393 ; newStep4:UUT|newStep3:UUT|memAddr[3]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.625      ;
; 0.397 ; newStep4:UUT|newStep3:UUT|memAddr[13]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.629      ;
; 0.400 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.627      ;
; 0.404 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.524      ;
; 0.405 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[12]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[12]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.436      ;
; 0.405 ; newStep4:UUT|newStep3:UUT|memAddr[5]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a32~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.608      ; 0.637      ;
; 0.406 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][13] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[13]                                                     ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.526      ;
; 0.407 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[0]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.438      ;
; 0.407 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[11]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[11]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.438      ;
; 0.408 ; newStep4:UUT|PCIn[3]                                                                       ; newStep4:UUT|register:PC|dout[3]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.439      ;
; 0.409 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[11][14] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[14]                                                     ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.529      ;
; 0.409 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][1]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[1]                                                      ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.529      ;
; 0.410 ; newStep4:UUT|PCIn[9]                                                                       ; newStep4:UUT|register:PC|dout[9]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.441      ;
; 0.410 ; newStep4:UUT|PCIn[4]                                                                       ; newStep4:UUT|register:PC|dout[4]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.441      ;
; 0.411 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][10] ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[10]                                                     ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.531      ;
; 0.412 ; newStep4:UUT|PCIn[6]                                                                       ; newStep4:UUT|register:PC|dout[6]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.443      ;
; 0.415 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.535      ;
; 0.415 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a52~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.620      ; 0.659      ;
; 0.416 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[14][2]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[2]                                                      ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.536      ;
; 0.418 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.645      ;
; 0.419 ; newStep4:UUT|PCIn[14]                                                                      ; newStep4:UUT|register:PC|dout[14]                                                                                                  ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.450      ;
; 0.420 ; newStep4:UUT|newStep3:UUT|dataWrite[4]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][4]                                           ; CLK                                   ; CLK         ; 0.000        ; 0.052      ; 0.556      ;
; 0.421 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[1]              ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:AReg|dout[1]                                                          ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.452      ;
; 0.422 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[15][8]  ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[8]                                                      ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[9][0]   ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|A[0]                                                      ; CLK                                   ; CLK         ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; controlUnit:UTT|current_state.ALUWrite                                                     ; writeEnableReg                                                                                                                     ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.455      ;
; 0.424 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a4~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.604      ; 0.652      ;
; 0.424 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.604      ; 0.652      ;
; 0.426 ; newStep4:UUT|newStep3:UUT|dataWrite[6]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][6]                                           ; CLK                                   ; CLK         ; 0.000        ; 0.052      ; 0.562      ;
; 0.428 ; newStep4:UUT|PCIn[1]                                                                       ; newStep4:UUT|register:PC|dout[1]                                                                                                   ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.459      ;
; 0.429 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.607      ; 0.660      ;
; 0.429 ; newStep4:UUT|newStep3:UUT|memAddr[12]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a20~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.656      ;
; 0.432 ; newStep4:UUT|newStep3:UUT|dataWrite[9]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][9]                                           ; CLK                                   ; CLK         ; 0.000        ; 0.052      ; 0.568      ;
; 0.432 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a36~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.602      ; 0.658      ;
; 0.433 ; newStep4:UUT|newStep3:UUT|dataWrite[7]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][7]                                           ; CLK                                   ; CLK         ; 0.000        ; 0.052      ; 0.569      ;
; 0.433 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.212      ; 0.749      ;
; 0.433 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a38~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.222      ; 0.759      ;
; 0.435 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a22~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.215      ; 0.754      ;
; 0.436 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a38~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.610      ; 0.670      ;
; 0.441 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a55~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.600      ; 0.665      ;
; 0.443 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a60~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.210      ; 0.757      ;
; 0.444 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a37~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.606      ; 0.674      ;
; 0.446 ; controlUnit:UTT|current_state.DECODE                                                       ; immShiftReg[0]                                                                                                                     ; controlUnit:UTT|current_state.DECODE  ; CLK         ; 0.000        ; 1.717      ; 2.382      ;
; 0.452 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[7]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a55~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.212      ; 0.768      ;
; 0.453 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                                   ; CLK         ; -0.500       ; 0.605      ; 0.682      ;
; 0.455 ; newStep4:UUT|newStep3:UUT|memAddr[11]                                                      ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a39~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.599      ; 0.678      ;
; 0.456 ; newStep4:UUT|newStep3:UUT|memAddr[8]                                                       ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a33~porta_address_reg0 ; CLK                                   ; CLK         ; -0.500       ; 0.603      ; 0.683      ;
; 0.459 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[6]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a54~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.222      ; 0.785      ;
; 0.467 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|B[12]             ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[12]                                                         ; CLK                                   ; CLK         ; -0.500       ; 0.444      ; 0.515      ;
; 0.470 ; controlUnit:UTT|current_state.JALR2                                                        ; PCSourceReg                                                                                                                        ; CLK                                   ; CLK         ; -0.500       ; 0.427      ; 0.501      ;
; 0.475 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[10]                 ; newStep4:UUT|newStep3:UUT|memory:memoryModule|altsyncram:ram_rtl_0|altsyncram_g7a1:auto_generated|ram_block1a58~porta_datain_reg0  ; CLK                                   ; CLK         ; 0.000        ; 0.227      ; 0.806      ;
; 0.484 ; controlUnit:UTT|current_state.DECODE                                                       ; PCWriteEnableReg                                                                                                                   ; controlUnit:UTT|current_state.DECODE  ; CLK         ; 0.000        ; 1.714      ; 2.417      ;
; 0.488 ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|register:BReg|dout[8]                  ; newStep4:UUT|newStep3:UUT|memory:memoryModule|outputWire[8]                                                                        ; CLK                                   ; CLK         ; 0.000        ; 0.037      ; 0.609      ;
; 0.489 ; newStep4:UUT|newStep3:UUT|dataWrite[5]                                                     ; newStep4:UUT|newStep3:UUT|newStep2:UUT|newStep1:UUT|registerFile:regFile|reg_array[2][5]                                           ; CLK                                   ; CLK         ; 0.000        ; 0.052      ; 0.625      ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.FETCH'                                                                                                                                ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                    ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; 0.000        ; 1.307      ; 1.627      ;
; 0.515 ; controlUnit:UTT|current_state.FETCH   ; controlUnit:UTT|IRWrite    ; controlUnit:UTT|current_state.FETCH ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 1.307      ; 1.427      ;
; 0.909 ; controlUnit:UTT|current_state.SW      ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.047      ; 0.476      ;
; 0.964 ; controlUnit:UTT|current_state.LWWrite ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.047      ; 0.531      ;
; 1.048 ; controlUnit:UTT|current_state.LWRead  ; controlUnit:UTT|memAddrSel ; CLK                                 ; controlUnit:UTT|current_state.FETCH ; -0.500       ; 0.047      ; 0.615      ;
+-------+---------------------------------------+----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlUnit:UTT|current_state.TSTWait2'                                                                                     ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.313 ; input_cmpRst[0] ; controlUnit:UTT|cmpRstReg[0] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; -0.067     ; 0.276      ;
; 0.314 ; input_cmpRst[1] ; controlUnit:UTT|cmpRstReg[1] ; CLK          ; controlUnit:UTT|current_state.TSTWait2 ; 0.000        ; -0.068     ; 0.276      ;
+-------+-----------------+------------------------------+--------------+----------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -5.191    ; -1.072 ; N/A      ; N/A     ; -3.000              ;
;  ALUOpReg[0]                            ; -4.728    ; 0.025  ; N/A      ; N/A     ; 0.311               ;
;  CLK                                    ; -4.820    ; 0.181  ; N/A      ; N/A     ; -3.000              ;
;  controlUnit:UTT|current_state.DECODE   ; -5.191    ; -0.320 ; N/A      ; N/A     ; 0.363               ;
;  controlUnit:UTT|current_state.FETCH    ; -1.541    ; 0.054  ; N/A      ; N/A     ; 0.404               ;
;  controlUnit:UTT|current_state.MemBase  ; -5.183    ; -1.072 ; N/A      ; N/A     ; 0.369               ;
;  controlUnit:UTT|current_state.TSTWait2 ; -0.238    ; 0.186  ; N/A      ; N/A     ; 0.395               ;
; Design-wide TNS                         ; -2209.621 ; -2.817 ; 0.0      ; 0.0     ; -975.408            ;
;  ALUOpReg[0]                            ; -69.029   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  CLK                                    ; -2076.627 ; 0.000  ; N/A      ; N/A     ; -975.408            ;
;  controlUnit:UTT|current_state.DECODE   ; -11.896   ; -0.602 ; N/A      ; N/A     ; 0.000               ;
;  controlUnit:UTT|current_state.FETCH    ; -1.846    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  controlUnit:UTT|current_state.MemBase  ; -49.754   ; -2.215 ; N/A      ; N/A     ; 0.000               ;
;  controlUnit:UTT|current_state.TSTWait2 ; -0.469    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outputWire[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outputWire[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputWire[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputWire[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; outputWire[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; outputWire[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; outputWire[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputWire[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; outputWire[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; outputWire[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; outputWire[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; outputWire[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; outputWire[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; outputWire[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; outputWire[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outputWire[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputWire[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputWire[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputWire[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; outputWire[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; outputWire[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputWire[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outputWire[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outputWire[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; ALUOpReg[0]                            ; ALUOpReg[0]                            ; 215      ; 215      ; 0        ; 0        ;
; CLK                                    ; ALUOpReg[0]                            ; 1672     ; 158      ; 0        ; 0        ;
; ALUOpReg[0]                            ; CLK                                    ; 0        ; 0        ; 16       ; 0        ;
; CLK                                    ; CLK                                    ; 1202     ; 3044     ; 1743     ; 204      ;
; controlUnit:UTT|current_state.DECODE   ; CLK                                    ; 0        ; 0        ; 4        ; 10       ;
; controlUnit:UTT|current_state.FETCH    ; CLK                                    ; 0        ; 0        ; 1        ; 3        ;
; controlUnit:UTT|current_state.MemBase  ; CLK                                    ; 22       ; 0        ; 1        ; 9        ;
; controlUnit:UTT|current_state.TSTWait2 ; CLK                                    ; 0        ; 0        ; 1        ; 1        ;
; CLK                                    ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 7        ; 9        ;
; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 4        ; 4        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 1        ; 1        ;
; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 5        ; 5        ;
; CLK                                    ; controlUnit:UTT|current_state.FETCH    ; 0        ; 0        ; 3        ; 0        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.FETCH    ; 0        ; 0        ; 1        ; 1        ;
; CLK                                    ; controlUnit:UTT|current_state.MemBase  ; 19       ; 36       ; 11       ; 9        ;
; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase  ; 7        ; 7        ; 4        ; 4        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase  ; 1        ; 1        ; 0        ; 0        ;
; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase  ; 3        ; 3        ; 6        ; 6        ;
; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase  ; 1        ; 5        ; 0        ; 0        ;
; CLK                                    ; controlUnit:UTT|current_state.TSTWait2 ; 0        ; 0        ; 0        ; 2        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; ALUOpReg[0]                            ; ALUOpReg[0]                            ; 215      ; 215      ; 0        ; 0        ;
; CLK                                    ; ALUOpReg[0]                            ; 1672     ; 158      ; 0        ; 0        ;
; ALUOpReg[0]                            ; CLK                                    ; 0        ; 0        ; 16       ; 0        ;
; CLK                                    ; CLK                                    ; 1202     ; 3044     ; 1743     ; 204      ;
; controlUnit:UTT|current_state.DECODE   ; CLK                                    ; 0        ; 0        ; 4        ; 10       ;
; controlUnit:UTT|current_state.FETCH    ; CLK                                    ; 0        ; 0        ; 1        ; 3        ;
; controlUnit:UTT|current_state.MemBase  ; CLK                                    ; 22       ; 0        ; 1        ; 9        ;
; controlUnit:UTT|current_state.TSTWait2 ; CLK                                    ; 0        ; 0        ; 1        ; 1        ;
; CLK                                    ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 7        ; 9        ;
; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 4        ; 4        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 1        ; 1        ;
; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.DECODE   ; 0        ; 0        ; 5        ; 5        ;
; CLK                                    ; controlUnit:UTT|current_state.FETCH    ; 0        ; 0        ; 3        ; 0        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.FETCH    ; 0        ; 0        ; 1        ; 1        ;
; CLK                                    ; controlUnit:UTT|current_state.MemBase  ; 19       ; 36       ; 11       ; 9        ;
; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.MemBase  ; 7        ; 7        ; 4        ; 4        ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.MemBase  ; 1        ; 1        ; 0        ; 0        ;
; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase  ; 3        ; 3        ; 6        ; 6        ;
; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.MemBase  ; 1        ; 5        ; 0        ; 0        ;
; CLK                                    ; controlUnit:UTT|current_state.TSTWait2 ; 0        ; 0        ; 0        ; 2        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 399   ; 399  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; ALUOpReg[0]                            ; ALUOpReg[0]                            ; Base ; Constrained ;
; CLK                                    ; CLK                                    ; Base ; Constrained ;
; controlUnit:UTT|current_state.DECODE   ; controlUnit:UTT|current_state.DECODE   ; Base ; Constrained ;
; controlUnit:UTT|current_state.FETCH    ; controlUnit:UTT|current_state.FETCH    ; Base ; Constrained ;
; controlUnit:UTT|current_state.MemBase  ; controlUnit:UTT|current_state.MemBase  ; Base ; Constrained ;
; controlUnit:UTT|current_state.TSTWait2 ; controlUnit:UTT|current_state.TSTWait2 ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; inputWire[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; outputWire[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; inputWire[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputWire[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; outputWire[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outputWire[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 22 19:14:38 2023
Info: Command: quartus_sta ComputerArchitectureProcessor -c processorDatapath
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 52 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processorDatapath.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name controlUnit:UTT|current_state.DECODE controlUnit:UTT|current_state.DECODE
    Info (332105): create_clock -period 1.000 -name controlUnit:UTT|current_state.MemBase controlUnit:UTT|current_state.MemBase
    Info (332105): create_clock -period 1.000 -name controlUnit:UTT|current_state.TSTWait2 controlUnit:UTT|current_state.TSTWait2
    Info (332105): create_clock -period 1.000 -name ALUOpReg[0] ALUOpReg[0]
    Info (332105): create_clock -period 1.000 -name controlUnit:UTT|current_state.FETCH controlUnit:UTT|current_state.FETCH
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.191             -11.896 controlUnit:UTT|current_state.DECODE 
    Info (332119):    -5.183             -49.754 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -4.820           -2076.627 CLK 
    Info (332119):    -4.728             -69.029 ALUOpReg[0] 
    Info (332119):    -1.541              -1.846 controlUnit:UTT|current_state.FETCH 
    Info (332119):    -0.238              -0.469 controlUnit:UTT|current_state.TSTWait2 
Info (332146): Worst-case hold slack is -1.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.072              -2.215 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -0.320              -0.602 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.064               0.000 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.143               0.000 ALUOpReg[0] 
    Info (332119):     0.186               0.000 controlUnit:UTT|current_state.TSTWait2 
    Info (332119):     0.333               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -975.408 CLK 
    Info (332119):     0.371               0.000 ALUOpReg[0] 
    Info (332119):     0.388               0.000 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.392               0.000 controlUnit:UTT|current_state.MemBase 
    Info (332119):     0.416               0.000 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.420               0.000 controlUnit:UTT|current_state.TSTWait2 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.687             -10.677 controlUnit:UTT|current_state.DECODE 
    Info (332119):    -4.680             -44.634 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -4.271           -1830.155 CLK 
    Info (332119):    -4.107             -60.138 ALUOpReg[0] 
    Info (332119):    -1.318              -1.586 controlUnit:UTT|current_state.FETCH 
    Info (332119):    -0.154              -0.302 controlUnit:UTT|current_state.TSTWait2 
Info (332146): Worst-case hold slack is -0.910
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.910              -1.764 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -0.219              -0.403 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.054               0.000 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.125               0.000 ALUOpReg[0] 
    Info (332119):     0.209               0.000 controlUnit:UTT|current_state.TSTWait2 
    Info (332119):     0.328               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -975.408 CLK 
    Info (332119):     0.404               0.000 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.418               0.000 controlUnit:UTT|current_state.MemBase 
    Info (332119):     0.427               0.000 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.452               0.000 controlUnit:UTT|current_state.TSTWait2 
    Info (332119):     0.484               0.000 ALUOpReg[0] 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.015           -1078.807 CLK 
    Info (332119):    -2.999              -5.964 controlUnit:UTT|current_state.DECODE 
    Info (332119):    -2.995             -23.449 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -2.203             -32.568 ALUOpReg[0] 
    Info (332119):    -0.719              -0.744 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.064               0.000 controlUnit:UTT|current_state.TSTWait2 
Info (332146): Worst-case hold slack is -0.712
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.712              -0.877 controlUnit:UTT|current_state.MemBase 
    Info (332119):    -0.097              -0.181 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.025               0.000 ALUOpReg[0] 
    Info (332119):     0.181               0.000 CLK 
    Info (332119):     0.215               0.000 controlUnit:UTT|current_state.FETCH 
    Info (332119):     0.313               0.000 controlUnit:UTT|current_state.TSTWait2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -809.048 CLK 
    Info (332119):     0.311               0.000 ALUOpReg[0] 
    Info (332119):     0.363               0.000 controlUnit:UTT|current_state.DECODE 
    Info (332119):     0.369               0.000 controlUnit:UTT|current_state.MemBase 
    Info (332119):     0.395               0.000 controlUnit:UTT|current_state.TSTWait2 
    Info (332119):     0.412               0.000 controlUnit:UTT|current_state.FETCH 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4822 megabytes
    Info: Processing ended: Mon May 22 19:14:43 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


