# 單bit跨時域分析（快時鐘到慢時鐘）

慢時鐘的訊號要同步於快時鐘訊號需藉由邊沿檢測同步器即可，利用兩級觸發器打兩拍同步訊號


# 模擬結果

![image](https://github.com/aa389393/Verilog_example/assets/64916523/7d19bfce-78bc-42f2-9e62-3fccdcb0e081)
