# 先按最简单的来弄

## 还差的东西

* 5.3
  * asic和fpga整理出需要的东西去问师兄，这个真别花时间在上面
    * hgh fpga：需要的话就看一下docker大小然后直接问hgh
* 5.2SOTA和5.1消融
  * 这一部分还得综合想想，也就是实验
    * wino ldoutput的事
    * maxf？
    * 等等
* 介绍和摘要
* ckt 括号前后空格+大小写（table/pic/inst）+过去式【这个各自的部分吧，然后两个人互看下】

## 我干什么

* 杂碎

  * 4.1那cache_line我可能要改一下，再说吧
  * 查看cva6预留指令编码，尽量还是用custom，然后在文章里相应位置改动
  * 旁路和那个操作数选择的细节就先不写了
* 实验

  * 以迎合文章需求为主，下面的东西可以参考
  * 当然后面有时间为了锻炼也可以自己做着
* 这周

  * 19号

    * [X] 本子上那些待做的

      * [X] ldtile
      * [X] maxf
    * [X] 初稿前ckt我自己写的地方，毕竟改了好多次

      * [X] 只改错误的说法
  * 20号

    * [X] 看了lenet 问了bchmrk 算了层
    * [X] 4.1
    * [X] 4.3
    * [X] 5.3一大半

# 一些思考

* 其实我的 ori-ppbuf 可以单拎出来写的，作为3.3......

* 0811的很多思考都很好：ppbuf还有升级版，2ld-1cal 代价是FF，好处是计算访存达到平衡【当然得先看axi延迟】

  ![1723394437432](image/now/1723394437432.png)

# 非必要实验

* 模拟器【DEBUG要有抽离性】【差不多得了，因为RTL才是真】

  * 实现ppbuf

    * 调试性能
  * 滑窗法

    * DEBUG【指令序列啥的】
    * 跑三个网络【其实vgg没必要】
  * 加速法

    * 记得换成滑窗+wino
  * 池化层效果测试

    * 编译器
    * 内联
    * debug
    * 跑池化层测试
* RTL搞好也是一种学习，verilator仿真弄好可以让他去综合

  * 参考下面的点

## 模拟器

* other

  * 虚地址错误大概是 padding & stride=2导致的
  * 脚本混乱，脚本说明在runGem5中
    * sortdata里面的玩意儿

## RTL-算是deprecated-可以放在初稿之后-白纸上有些笔记

* oacc对于src2需要加个偏移
* 已完成

  * 译码
  * ACC computing-unit
    * 流水级-互锁
    * 操作数选择
* 功能性能测试都再说

  * 要跑的话编译器那得改动
  * 借机搭一下差分测试？
  * 看perf.txt可以参考些东西
