## 基本参数

读写延迟

给出压力测试的参数

## 项目基本框架

#### 动态缓存管理

页划分、切片半字

内存回收与再分配

#### 数据包管理

链表维护队列

严格优先级调度、WRR调度

#### 数据校验

汉明校验

## 项目创新点

#### 融入跳转表的链表

​	优化极大空间、队列总量无限制

#### 边读边写：尾部预测

​	根据长度在空闲队列中预测数据包的尾部

​	启动快速拼接（火车比喻）

#### 为数据包匹配较优的SRAM

​	缓解读入冲突，一定程度上避免破碎化分配

​	基于时间戳的交错匹配

​	数据缓冲区：超时匹配与激进匹配

​	粘滞匹配：大大降低突发传输读写延迟

#### 多匹配模式支持

​	全动态、半动态、纯静态

#### 保序性：时间序列

​	传统仲裁器的缺陷

​	时间戳引导的时间序列

#### “安抚”读取机制

​	平均化读取，降低读出延迟

#### 快速WRR

​	WRR掩码

​	WRR掩码集引导的快速轮询，降低电路复杂度

#### 并行汉明校验

​	7门快速生成校验码，降低时延

#### 其他有趣的细节

​	页划分后的控制帧便于读取

​	工业级代码，注释齐全，变量命名规范统一

​	高占用资源全部BRAM结构化

​	大多数操作自动机化

## 模块具体实现细节

#### 各模块重要寄存器、信号说明

#### 读写简化过程说明

## 模块IO口说明

#### 基本IO口

#### 配置IO口

## 验证与仿真

#### RTL级仿真

单包波形图

多包波形图

​	保序性验证波形图

​	优匹配波形图

压力测试

​	单端口突发传输

​	多端口突发传输

​	大文件模拟传输

综合验证

​	图、布线图、重要参数

FPGA验证

​	单模块验证

## 设计优缺点

#### 优点

#### 缺点

​	页划分导致的<5%的空间浪费

## 后续开发计划

电路复杂度优化，面积优化



