######################################################################

# Created by Genus(TM) Synthesis Solution 22.13-s093_1 on Wed Nov 20 03:33:29 CET 2024

# This file contains the Genus script for design:logical_tile_clb_mode_default__fle

######################################################################

set_db -quiet design_mode_process no_value
set_db -quiet phys_assume_met_fill 0.0
set_db -quiet map_placed_for_route_early_global false
set_db -quiet phys_use_invs_extraction true
set_db -quiet phys_route_time_out 120.0
set_db -quiet capacitance_per_unit_length_mmmc {}
set_db -quiet resistance_per_unit_length_mmmc {}
set_db -quiet runtime_by_stage { {incr_opt 1 21 0 9} }
set_db -quiet timing_adjust_tns_of_complex_flops false
set_db -quiet tinfo_tstamp_file .rs_cae1.tstamp
set_db -quiet metric_enable true
set_db -quiet flow_metrics_snapshot_uuid 5a3de86e-f715-4449-9531-ad190d452ffa
set_db -quiet syn_opt_effort medium
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[0]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[1]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/frac_logic_out[0]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/frac_logic_out[1]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[2]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[3]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[4]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[5]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[6]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[7]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[8]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[9]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[10]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[11]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[12]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[13]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[14]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[15]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[16]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[17]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[18]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[19]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[20]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[21]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[22]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[23]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[24]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[25]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[26]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[27]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[28]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[29]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[30]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[31]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[32]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[33]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[34]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[35]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[36]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[37]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[38]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[39]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[40]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[41]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[42]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[43]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[44]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[45]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[46]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[47]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[48]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[49]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[50]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[51]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[52]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[53]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[54]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[55]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[56]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[57]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[58]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[59]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[60]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[61]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[62]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram[63]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[2]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[3]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[4]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[5]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[6]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[7]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[8]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[9]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[10]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[11]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[12]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[13]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[14]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[15]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[16]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[17]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[18]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[19]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[20]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[21]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[22]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[23]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[24]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[25]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[26]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[27]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[28]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[29]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[30]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[31]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[32]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[33]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[34]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[35]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[36]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[37]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[38]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[39]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[40]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[41]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[42]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[43]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[44]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[45]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[46]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[47]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[48]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[49]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[50]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[51]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[52]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[53]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[54]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[55]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[56]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[57]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[58]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[59]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[60]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[61]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[62]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/sram_inv[63]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/mode[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_0_/mode_inv[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mux_frac_logic_out_0/sram[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mux_frac_logic_out_0/sram[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mux_frac_logic_out_0/sram_inv[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mux_frac_logic_out_0/sram_inv[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mux_frac_logic_out_0/out[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/ff_Q[0]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/ff_Q[0]} .break_timing_paths set_max_delay
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_0/sram[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_0/sram[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_0/sram_inv[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_0/sram_inv[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_0/out[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_1/sram[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_1/sram[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_1/sram_inv[0]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_1/sram_inv[1]} .break_timing_paths true
set_db -quiet {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mux_fabric_out_1/out[0]} .break_timing_paths true
set_db -quiet phys_use_segment_parasitics true
set_db -quiet probabilistic_extraction true
set_db -quiet ple_correlation_factors {1.9000 2.0000}
set_db -quiet maximum_interval_of_vias inf
set_db -quiet layer_aware_buffer true
set_db -quiet interconnect_mode wireload
set_db -quiet wireload_mode enclosed
set_db -quiet wireload_selection none
set_db -quiet operating_condition:default_emulate_libset_max/sky130_ff_1.98_0/ff_1.98_0 .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/sky130_ff_1.98_0/_nominal_ .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/sky130_ss_1.62_125/ss_1.62_125 .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/sky130_ss_1.62_125/_nominal_ .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/sky130_tt_1.8_25/tt_1.8_25 .tree_type balanced_tree
set_db -quiet operating_condition:default_emulate_libset_max/sky130_tt_1.8_25/_nominal_ .tree_type balanced_tree
# BEGIN MSV SECTION
# END MSV SECTION
define_clock -name {clk[0]} -domain domain_1 -period 177717.0 -divide_period 100 -rise 0 -divide_rise 1 -fall 4442929 -divide_fall 8885850 -remove -design design:logical_tile_clb_mode_default__fle {{port:logical_tile_clb_mode_default__fle/clk[0]}}
define_clock -name {prog_clk[0]} -domain domain_1 -period 10000.0 -divide_period 1 -rise 0 -divide_rise 1 -fall 1 -divide_fall 2 -remove -design design:logical_tile_clb_mode_default__fle {{port:logical_tile_clb_mode_default__fle/prog_clk[0]}}
define_cost_group -design design:logical_tile_clb_mode_default__fle -name {clk[0]}
define_cost_group -design design:logical_tile_clb_mode_default__fle -name {prog_clk[0]}
external_delay -accumulate -input {0.0 no_value 0.0 no_value} -clock {clock:logical_tile_clb_mode_default__fle/clk[0]} -name {create_clock_delay_domain_1_clk[0]_R_0} {{port:logical_tile_clb_mode_default__fle/clk[0]}}
set_db -quiet {external_delay:logical_tile_clb_mode_default__fle/create_clock_delay_domain_1_clk[0]_R_0} .clock_network_latency_included true
external_delay -accumulate -input {no_value 0.0 no_value 0.0} -clock {clock:logical_tile_clb_mode_default__fle/clk[0]} -edge_fall -name {create_clock_delay_domain_1_clk[0]_F_0} {{port:logical_tile_clb_mode_default__fle/clk[0]}}
set_db -quiet {external_delay:logical_tile_clb_mode_default__fle/create_clock_delay_domain_1_clk[0]_F_0} .clock_network_latency_included true
external_delay -accumulate -input {0.0 no_value 0.0 no_value} -clock {clock:logical_tile_clb_mode_default__fle/prog_clk[0]} -name {create_clock_delay_domain_1_prog_clk[0]_R_0} {{port:logical_tile_clb_mode_default__fle/prog_clk[0]}}
set_db -quiet {external_delay:logical_tile_clb_mode_default__fle/create_clock_delay_domain_1_prog_clk[0]_R_0} .clock_network_latency_included true
external_delay -accumulate -input {no_value 0.0 no_value 0.0} -clock {clock:logical_tile_clb_mode_default__fle/prog_clk[0]} -edge_fall -name {create_clock_delay_domain_1_prog_clk[0]_F_0} {{port:logical_tile_clb_mode_default__fle/prog_clk[0]}}
set_db -quiet {external_delay:logical_tile_clb_mode_default__fle/create_clock_delay_domain_1_prog_clk[0]_F_0} .clock_network_latency_included true
path_group -paths [specify_paths -lenient -to {clock:logical_tile_clb_mode_default__fle/clk[0]}]  -name {clk[0]} -group {cost_group:logical_tile_clb_mode_default__fle/clk[0]} -user_priority -1047552
path_group -paths [specify_paths -lenient -to {clock:logical_tile_clb_mode_default__fle/prog_clk[0]}]  -name {prog_clk[0]} -group {cost_group:logical_tile_clb_mode_default__fle/prog_clk[0]} -user_priority -1047552
path_delay -paths [specify_paths -from {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/ff_Q[0]} -to {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[0]}]  -name logical_tile_clb_mod_line_15 -delay 45.0 -setup -user_priority -892928
set_db -quiet exception:logical_tile_clb_mode_default__fle/logical_tile_clb_mod_line_15 .sdc_filename_linenumber {{./SDC/logical_tile_clb_mode_default__fle_mode_physical__fabric.sdc 15}}
path_delay -paths [specify_paths -from {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/frac_logic_out[0]} -to {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[0]}]  -name logical_tile_clb_mod_line_16 -delay 25.0 -setup -user_priority -892928
set_db -quiet exception:logical_tile_clb_mode_default__fle/logical_tile_clb_mod_line_16 .sdc_filename_linenumber {{./SDC/logical_tile_clb_mode_default__fle_mode_physical__fabric.sdc 16}}
path_delay -paths [specify_paths -from {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/ff_Q[0]} -to {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[1]}]  -name logical_tile_clb_mod_line_17 -delay 45.0 -setup -user_priority -892928
set_db -quiet exception:logical_tile_clb_mode_default__fle/logical_tile_clb_mod_line_17 .sdc_filename_linenumber {{./SDC/logical_tile_clb_mode_default__fle_mode_physical__fabric.sdc 17}}
path_delay -paths [specify_paths -from {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/frac_logic_out[1]} -to {hpin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/fabric_out[1]}]  -name logical_tile_clb_mod_line_18 -delay 25.0 -setup -user_priority -892928
set_db -quiet exception:logical_tile_clb_mode_default__fle/logical_tile_clb_mod_line_18 .sdc_filename_linenumber {{./SDC/logical_tile_clb_mode_default__fle_mode_physical__fabric.sdc 18}}
# BEGIN DFT SECTION
set_db -quiet dft_scan_style muxed_scan
set_db -quiet dft_scanbit_waveform_analysis false
# END DFT SECTION
set_db -quiet design:logical_tile_clb_mode_default__fle .seq_reason_deleted_internal {}
set_db -quiet design:logical_tile_clb_mode_default__fle .qos_by_stage {{incr_opt {wns 214748365} {tns 0} {vep 0} {area 3843} {cell_count 143} {utilization  0.00} {runtime 1 21 0 9} }}
set_db -quiet design:logical_tile_clb_mode_default__fle .seq_mbci_coverage 0.0
set_db -quiet design:logical_tile_clb_mode_default__fle .hdl_user_name logical_tile_clb_mode_default__fle
set_db -quiet design:logical_tile_clb_mode_default__fle .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet design:logical_tile_clb_mode_default__fle .verification_directory fv/logical_tile_clb_mode_default__fle
set_db -quiet design:logical_tile_clb_mode_default__fle .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle.v
set_db -quiet design:logical_tile_clb_mode_default__fle .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle.v
set_db -quiet {port:logical_tile_clb_mode_default__fle/pReset[0]} .original_name {pReset[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/prog_clk[0]} .original_name {prog_clk[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/set[0]} .original_name {set[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/reset[0]} .original_name {reset[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/clk[0]} .original_name {clk[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[0]} .original_name {fle_in[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[1]} .original_name {fle_in[1]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[2]} .original_name {fle_in[2]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[3]} .original_name {fle_in[3]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[4]} .original_name {fle_in[4]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_in[5]} .original_name {fle_in[5]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_clk[0]} .original_name {fle_clk[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/ccff_head[0]} .original_name {ccff_head[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_out[0]} .original_name {fle_out[0]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/fle_out[1]} .original_name {fle_out[1]}
set_db -quiet {port:logical_tile_clb_mode_default__fle/ccff_tail[0]} .original_name {ccff_tail[0]}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric .hdl_user_name logical_tile_clb_mode_default__fle_mode_physical__fabric
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic .hdl_user_name logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6 .hdl_user_name logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6 .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6 .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6 .hdl_user_name frac_lut6
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6 .arch_filename ./SRC/sub_module/luts.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6 .entity_filename ./SRC/sub_module/luts.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_mux .hdl_user_name frac_lut6_mux
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_mux .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_mux .arch_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_mux .entity_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_DFFRX1_mem .hdl_user_name frac_lut6_DFFRX1_mem
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_DFFRX1_mem .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_DFFRX1_mem .arch_filename ./SRC/sub_module/memories.v
set_db -quiet module:logical_tile_clb_mode_default__fle/frac_lut6_DFFRX1_mem .entity_filename ./SRC/sub_module/memories.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/QN
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2 .hdl_user_name mux_tree_size2
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2 .arch_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2 .entity_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem .hdl_user_name mux_tree_size2_mem
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem .arch_filename ./SRC/sub_module/memories.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem .entity_filename ./SRC/sub_module/memories.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/QN
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff .hdl_user_name logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX1_0_/QN
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1 .hdl_user_name logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1 .arch_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff.v
set_db -quiet module:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1 .entity_filename ./SRC/lb/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX1_0_/QN
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_1 .hdl_user_name mux_tree_size2
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_1 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_1 .arch_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_1 .entity_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_2 .hdl_user_name mux_tree_size2
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_2 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_2 .arch_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_2 .entity_filename ./SRC/sub_module/muxes.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_1 .hdl_user_name mux_tree_size2_mem
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_1 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_1 .arch_filename ./SRC/sub_module/memories.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_1 .entity_filename ./SRC/sub_module/memories.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/QN
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_2 .hdl_user_name mux_tree_size2_mem
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_2 .hdl_filelist {{default -v2001 {SYNTHESIS} {SRC/fabric_netlists.v} {} {}}}
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_2 .arch_filename ./SRC/sub_module/memories.v
set_db -quiet module:logical_tile_clb_mode_default__fle/mux_tree_size2_mem_2 .entity_filename ./SRC/sub_module/memories.v
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/QN
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_ .gint_phase_inversion false
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_ .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_ .single_bit_orig_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_
set_db -quiet inst:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_ .disabled_arcs {lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r14 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r13 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r12 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_Q_r11 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_Q_ca5 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s48 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s47 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s46 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/RN_QN_s45 lib_arc:default_emulate_libset_max/sky130_ff_1.98_0/DFFRX1/CK_QN_ca6}
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/Q .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/Q
set_db -quiet pin:logical_tile_clb_mode_default__fle/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/QN .original_name logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/QN
# BEGIN PMBIST SECTION
# END PMBIST SECTION
# BEGIN GLO TBR TABLE
set_db -quiet design:logical_tile_clb_mode_default__fle .set_boundary_change_new {start restore}
set_db -quiet design:logical_tile_clb_mode_default__fle .set_boundary_change_new {finish restore}
# END GLO TBR TABLE
set_db -quiet source_verbose true
#############################################################
#####   FLOW WRITE   ########################################
##
## Written by Genus(TM) Synthesis Solution version 22.13-s093_1
## flowkit v22.11-s006_1
## Written on 03:33:29 20-Nov 2024
#############################################################
#####   Flow Definitions   ##################################

#############################################################
#####   Step Definitions   ##################################


#############################################################
#####   Attribute Definitions   #############################

if {[is_attribute flow_edit_end_steps -obj_type root]} {set_db flow_edit_end_steps {}}
if {[is_attribute flow_edit_start_steps -obj_type root]} {set_db flow_edit_start_steps {}}
if {[is_attribute flow_footer_tcl -obj_type root]} {set_db flow_footer_tcl {}}
if {[is_attribute flow_header_tcl -obj_type root]} {set_db flow_header_tcl {}}
if {[is_attribute flow_metadata -obj_type root]} {set_db flow_metadata {}}
if {[is_attribute flow_setup_config -obj_type root]} {set_db flow_setup_config {HUDDLE {!!map {}}}}
if {[is_attribute flow_step_begin_tcl -obj_type root]} {set_db flow_step_begin_tcl {}}
if {[is_attribute flow_step_check_tcl -obj_type root]} {set_db flow_step_check_tcl {}}
if {[is_attribute flow_step_end_tcl -obj_type root]} {set_db flow_step_end_tcl {}}
if {[is_attribute flow_step_order -obj_type root]} {set_db flow_step_order {}}
if {[is_attribute flow_summary_tcl -obj_type root]} {set_db flow_summary_tcl {}}
if {[is_attribute flow_template_feature_definition -obj_type root]} {set_db flow_template_feature_definition {}}
if {[is_attribute flow_template_type -obj_type root]} {set_db flow_template_type {}}
if {[is_attribute flow_template_tools -obj_type root]} {set_db flow_template_tools {}}
if {[is_attribute flow_template_version -obj_type root]} {set_db flow_template_version {}}
if {[is_attribute flow_user_templates -obj_type root]} {set_db flow_user_templates {}}


#############################################################
#####   Flow History   ######################################

if {[is_attribute flow_user_templates -obj_type root]} {set_db flow_user_templates {}}
if {[is_attribute flow_plugin_steps -obj_type root]} {set_db flow_plugin_steps {}}
if {[is_attribute flow_template_type -obj_type root]} {set_db flow_template_type {}}
if {[is_attribute flow_template_tools -obj_type root]} {set_db flow_template_tools {}}
if {[is_attribute flow_template_version -obj_type root]} {set_db flow_template_version {}}
if {[is_attribute flow_template_feature_definition -obj_type root]} {set_db flow_template_feature_definition {}}
if {[is_attribute flow_remark -obj_type root]} {set_db flow_remark {}}
if {[is_attribute flow_features -obj_type root]} {set_db flow_features {}}
if {[is_attribute flow_feature_values -obj_type root]} {set_db flow_feature_values {}}
if {[is_attribute flow_write_db_args -obj_type root]} {set_db flow_write_db_args {}}
if {[is_attribute flow_write_db_sdc -obj_type root]} {set_db flow_write_db_sdc true}
if {[is_attribute flow_write_db_common -obj_type root]} {set_db flow_write_db_common false}
if {[is_attribute flow_post_db_overwrite -obj_type root]} {set_db flow_post_db_overwrite {}}
if {[is_attribute flow_step_order -obj_type root]} {set_db flow_step_order {}}
if {[is_attribute flow_step_begin_tcl -obj_type root]} {set_db flow_step_begin_tcl {}}
if {[is_attribute flow_step_end_tcl -obj_type root]} {set_db flow_step_end_tcl {}}
if {[is_attribute flow_step_last -obj_type root]} {set_db flow_step_last {}}
if {[is_attribute flow_step_current -obj_type root]} {set_db flow_step_current {}}
if {[is_attribute flow_step_canonical_current -obj_type root]} {set_db flow_step_canonical_current {}}
if {[is_attribute flow_step_next -obj_type root]} {set_db flow_step_next {}}
if {[is_attribute flow_working_directory -obj_type root]} {set_db flow_working_directory .}
if {[is_attribute flow_branch -obj_type root]} {set_db flow_branch {}}
if {[is_attribute flow_caller_data -obj_type root]} {set_db flow_caller_data {}}
if {[is_attribute flow_metrics_snapshot_uuid -obj_type root]} {set_db flow_metrics_snapshot_uuid 5a3de86e-f715-4449-9531-ad190d452ffa}
if {[is_attribute flow_starting_db -obj_type root]} {set_db flow_starting_db {}}
if {[is_attribute flow_db_directory -obj_type root]} {set_db flow_db_directory dbs}
if {[is_attribute flow_report_directory -obj_type root]} {set_db flow_report_directory reports}
if {[is_attribute flow_log_directory -obj_type root]} {set_db flow_log_directory logs}
if {[is_attribute flow_mail_to -obj_type root]} {set_db flow_mail_to {}}
if {[is_attribute flow_exit_when_done -obj_type root]} {set_db flow_exit_when_done false}
if {[is_attribute flow_mail_on_error -obj_type root]} {set_db flow_mail_on_error false}
if {[is_attribute flow_summary_tcl -obj_type root]} {set_db flow_summary_tcl {}}
if {[is_attribute flow_history -obj_type root]} {set_db flow_history {}}
if {[is_attribute flow_step_last_status -obj_type root]} {set_db flow_step_last_status not_run}
if {[is_attribute flow_step_last_msg -obj_type root]} {set_db flow_step_last_msg {}}
if {[is_attribute flow_run_tag -obj_type root]} {set_db flow_run_tag {}}
if {[is_attribute flow_current_cache -obj_type root]} {set_db flow_current_cache {}}
if {[is_attribute flow_step_order_cache -obj_type root]} {set_db flow_step_order_cache {}}
if {[is_attribute flow_step_results_cache -obj_type root]} {set_db flow_step_results_cache {}}
if {[is_attribute flow_metadata -obj_type root]} {set_db flow_metadata {}}
if {[is_attribute flow_execute_in_global -obj_type root]} {set_db flow_execute_in_global true}
if {[is_attribute flow_overwrite_db -obj_type root]} {set_db flow_overwrite_db false}
if {[is_attribute flow_print_run_information -obj_type root]} {set_db flow_print_run_information false}
if {[is_attribute flow_verbose -obj_type root]} {set_db flow_verbose true}
if {[is_attribute flow_print_run_information_full -obj_type root]} {set_db flow_print_run_information_full false}
if {[is_attribute flow_header_tcl -obj_type root]} {set_db flow_header_tcl {}}
if {[is_attribute flow_footer_tcl -obj_type root]} {set_db flow_footer_tcl {}}
if {[is_attribute flow_init_header_tcl -obj_type root]} {set_db flow_init_header_tcl {}}
if {[is_attribute flow_init_footer_tcl -obj_type root]} {set_db flow_init_footer_tcl {}}
if {[is_attribute flow_edit_start_steps -obj_type root]} {set_db flow_edit_start_steps {}}
if {[is_attribute flow_edit_end_steps -obj_type root]} {set_db flow_edit_end_steps {}}
if {[is_attribute flow_step_last_number -obj_type root]} {set_db flow_step_last_number 0}
if {[is_attribute flow_autoload_applets -obj_type root]} {set_db flow_autoload_applets false}
if {[is_attribute flow_autoload_dir -obj_type root]} {set_db flow_autoload_dir error}
if {[is_attribute flow_skip_auto_db_save -obj_type root]} {set_db flow_skip_auto_db_save true}
if {[is_attribute flow_skip_auto_generate_metrics -obj_type root]} {set_db flow_skip_auto_generate_metrics false}
if {[is_attribute flow_top -obj_type root]} {set_db flow_top {}}
if {[is_attribute flow_hier_path -obj_type root]} {set_db flow_hier_path {}}
if {[is_attribute flow_schedule -obj_type root]} {set_db flow_schedule {}}
if {[is_attribute flow_step_check_tcl -obj_type root]} {set_db flow_step_check_tcl {}}
if {[is_attribute flow_script -obj_type root]} {set_db flow_script {}}
if {[is_attribute flow_yaml_script -obj_type root]} {set_db flow_yaml_script {}}
if {[is_attribute flow_cla_enabled_features -obj_type root]} {set_db flow_cla_enabled_features {}}
if {[is_attribute flow_cla_inject_tcl -obj_type root]} {set_db flow_cla_inject_tcl {}}
if {[is_attribute flow_error_message -obj_type root]} {set_db flow_error_message {}}
if {[is_attribute flow_error_errorinfo -obj_type root]} {set_db flow_error_errorinfo {}}
if {[is_attribute flow_exclude_time_for_init_flow -obj_type root]} {set_db flow_exclude_time_for_init_flow false}
if {[is_attribute flow_error_write_db -obj_type root]} {set_db flow_error_write_db true}
if {[is_attribute flow_advanced_metric_isolation -obj_type root]} {set_db flow_advanced_metric_isolation flow}
if {[is_attribute flow_yaml_root -obj_type root]} {set_db flow_yaml_root {}}
if {[is_attribute flow_yaml_root_dir -obj_type root]} {set_db flow_yaml_root_dir {}}
if {[is_attribute flow_setup_config -obj_type root]} {set_db flow_setup_config {HUDDLE {!!map {}}}}

#############################################################
#####   User Defined Attributes   ###########################

