# CHƯƠNG 3: DIODE BÁN DẪN

## PHẦN 3.2: VÙNG NGHÈO (DEPLETION REGION)
---
1. Một **junction p-n silicon khuếch tán** có một **junction biến đổi tuyến tính** (linearly graded junction) ở phía p với $a=10^{19} \text{ cm}^{-4}$ và **nhiễm tạp đồng nhất** (uniform doping) $N_D=3 \times 10^{14} \text{ cm}^{-3}$ ở phía n. Nếu **độ rộng vùng nghèo** (depletion layer width) ở phía p là $W_p=0.8 \text{ µm}$ ở **phân cực không** (zero bias), hãy tìm **tổng độ rộng vùng nghèo** ($W$), **điện thế tích hợp** ($V_{bi}$), và **điện trường cực đại** ($\mathcal{E}_{\max}$) ở phân cực không.
2. **Phác thảo** **phân bố điện thế** (potential distribution) trong **junction p-n Si** của Bài tập 1.
3. Đối với một **junction p-n abrupt silicon** lý tưởng với $N_{A}=10^{17} \text{ cm}^{-3}$ và $N_{D}=10^{15} \text{ cm}^{-3}$:
    a. Tính **$V_{bi}$** tại $T=$ $250; 300; 350; 400; 450; 500 \text{ K}$ và **vẽ đồ thị $V_{bi}$ theo $T$**.
    b. **Bình luận** về kết quả của bạn dựa trên **sơ đồ dải năng lượng** (energy-band diagram).
    c. Tìm **độ rộng vùng nghèo** ($W$) và **điện trường cực đại** ($\mathcal{E}_{\max}$) ở **phân cực không** cho $T=300 \text{ K}$.
4. **Xác định nồng độ tạp chất loại n** ($N_D$) để đáp ứng các **thông số kỹ thuật** (specifications) sau cho một **junction p-n Si**: $N_{A}=10^{18} \text{ cm}^{-3}$, $\mathcal{E}_{\max}=4 \times 10^{5} \text{ V/cm}$ tại **phân cực nghịch** (reverse bias) $V_{R}=30 \text{ V}$, $T=300 \text{ K}$.

## PHẦN 3.3: ĐIỆN DUNG NGHÈO (DEPLETION CAPACITANCE)
---
5. Một **junction p-n abrupt** có **nồng độ tạp chất** $10^{15}, 10^{16}$, hoặc $10^{17} \text{ cm}^{-3}$ ở **phía n nhiễm tạp nhẹ** (lightly doped n-side) và $10^{19} \text{ cm}^{-3}$ ở **phía p nhiễm tạp nặng** (heavily doped p-side). Thu được một loạt **đường cong $1/C^2$ theo $V$** trong đó $V$ dao động từ $-4 \text{ V}$ đến $0 \text{ V}$ theo **bước $0.5 \text{ V}$**. **Bình luận** về **độ dốc** (slopes) và các **điểm giao cắt** (interceptions) với **trục điện áp** của các đường cong này.
6. Đối với một **junction biến đổi tuyến tính silicon** với **gradient tạp chất** (impurity gradient) $a = 10^{20} \text{ cm}^{-4}$, **tính toán** **điện thế tích hợp** ($V_{bi}$) và **điện dung junction** ($C_j$) ở **phân cực nghịch** $4 \text{ V}$ ($T=300 \text{ K}$).
7. Một **junction Si một phía $p^{+}-n$** ở $300 \text{ K}$ được **nhiễm tạp** với $N_{A}=10^{19} \text{ cm}^{-3}$. **Thiết kế** junction sao cho **điện dung junction** $C_{j}=0.85 \text{ pF}$ tại **phân cực nghịch** $V_{R}=4.0 \text{ V}$.

## PHẦN 3.4: ĐẶC TUYẾN DÒNG-ÁP (CURRENT-VOLTAGE CHARACTERISTICS)
---
8. Giả sử **junction p-n** được xem xét trong Bài tập 3 chứa $10^{15} \text{ cm}^{-3}$ **tâm tái hợp-sinh** (generation-recombination centers) nằm $0.02 \text{ eV}$ trên **mức Fermi nội tại** (intrinsic Fermi level) của silicon với **tiết diện bắt** (capture cross sections) $\sigma_{n}=\sigma_{p}=10^{-13} \text{ cm}^2$. Nếu **tốc độ nhiệt** (thermal velocity) $v_{th}\equiv 10^{7} \text{ cm/s}$, hãy **tính toán dòng sinh và tái hợp** ($I_{gr}$) tại $-0.5 \text{ V}$.
9. Xem xét một **junction p-n Si** với **nồng độ tạp chất loại n** $N_D$ là $10^{16} \text{ cm}^{-3}$ và **phân cực thuận** (forward biased) với $V=0.8 \text{ V}$ tại $300 \text{ K}$. **Tính toán nồng độ hạt tải thiểu số lỗ trống** (minority-carrier hole concentration) tại **biên** của **vùng điện tích không gian** (space charge region).
10. **Tính toán điện áp phân cực nghịch** đặt vào ($V_R$) mà tại đó **dòng nghịch lý tưởng** (ideal reverse current) trong một **diode junction p-n** ở $T=300 \text{ K}$ đạt $95\%$ **giá trị dòng bão hòa nghịch** (reverse saturation current) của nó.
11. **Thiết kế diode p-n Si** sao cho **mật độ dòng electron** $J_{n}=25 \text{ A/cm}^2$ và **mật độ dòng lỗ trống** $J_{p}=7 \text{ A/cm}^2$ tại **điện áp đặt vào** $V_{a}=0.7 \text{ V}$.
12. Một **junction p-n silicon lý tưởng** có $N_{D}=10^{18} \text{ cm}^{-3}$, $N_{A}=10^{16} \text{ cm}^{-3}$, **thời gian sống hạt tải thiểu số** $\tau_{n}=\tau_{p}=10^{-6} \text{ s}$, và **diện tích thiết bị** (device area) là $A=1.2 \times 10^{-3} \text{ cm}^2$.
    a. **Tính toán dòng bão hòa lý thuyết** ($I_s$) tại $300 \text{ K}$.
    b. **Tính toán dòng thuận và dòng nghịch** tại $\pm 0.7 \text{ V}$.
13. Trong Bài tập 12, giả sử **độ rộng** của hai phía của junction **lớn hơn nhiều so với độ dài khuếch tán hạt tải thiểu số tương ứng** (respective minority-carrier diffusion length). **Tính toán điện áp đặt vào** ($V_a$) tại **dòng thuận** $1 \text{ mA}$ ở $300 \text{ K}$.
14. Một **junction $p^{+}-n$ silicon** có các **thông số** sau ở $300 \text{ K}$: $\tau_{p}=\tau_{n}=10^{-6} \text{ s}$, $N_{D}=10^{15} \text{ cm}^{-3}$, $N_{A}=10^{19} \text{ cm}^{-3}$.
    a. **Vẽ đồ thị mật độ dòng khuếch tán lỗ trống** ($J_{pn}$) và **tổng mật độ dòng** ($J_{total}$) theo **điện áp nghịch** đặt vào ($V_R$).
    b. **Lặp lại các đồ thị** cho $N_{D}=10^{17} \text{ cm}^{-3}$.

## PHẦN 3.5: TÍCH TRỮ ĐIỆN TÍCH VÀ TRẠNG THÁI TẠM THỜI (CHARGE STORAGE AND TRANSIENT BEHAVIOR)
---
15. Đối với một **junction $p^{+}-n$ abrupt silicon lý tưởng** với $N_{D}=10^{16} \text{ cm}^{-3}$, tìm **điện tích hạt tải thiểu số được tích trữ** trên **một đơn vị diện tích** ($Q/A$) trong **vùng n trung hòa** (neutral n-region) khi một **phân cực thuận** $1 \text{ V}$ được áp dụng. **Chiều dài vùng trung hòa** ($W$) là $1 \text{ µm}$ và **độ dài khuếch tán của lỗ trống** ($L_p$) là $5 \text{ µm}$.

## PHẦN 3.6: ĐÁNH THỦNG JUNCTION (JUNCTION BREAKDOWN)
---
16. Đối với một **junction $p^{+}-n$ một phía abrupt silicon** với $N_{D}=10^{15} \text{ cm}^{-3}$, tìm **độ rộng vùng nghèo** ($W$) tại **đánh thủng** (breakdown). Nếu **vùng n** được **giảm** xuống $5 \text{ µm}$, **tính toán điện áp đánh thủng** ($V_{B}$) và **so sánh** kết quả của bạn với Hình 27.
17. **Thiết kế** một **diode junction $p^{+}-n$ abrupt Si** có **điện áp đánh thủng nghịch** (reverse breakdown voltage) $130 \text{ V}$ và **dòng phân cực thuận** (forward-bias current) $2.2 \text{ mA}$ tại $V_{a}=0.7 \text{ V}$. Giả sử $\tau_{pn}=10^{-7} \text{ s}$.
18. Trong Hình 18b, **điện áp đánh thủng thác** (avalanche breakdown voltage) **tăng** với **nhiệt độ tăng**. Đưa ra một **lập luận định tính** (qualitative argument) cho kết quả này.
19. Nếu **hệ số ion hóa** (ionization coefficients) $\alpha_{n}=\alpha_{p}=10^{4} (\mathcal{E}/4 \times 10^{5} \text{ V/cm})^{6} \text{ cm}^{-1}$ trong **gallium arsenide** ($\text{GaAs}$), trong đó $\mathcal{E}$ tính bằng $\text{V/cm}$, tìm **điện áp đánh thủng** ($V_B$) của:
    a. Một **diode p-i-n** với **độ rộng lớp nội tại** (intrinsic-layer width) $W_i$ là $10 \text{ µm}$.
    b. Một **junction $p^{+}-n$** với **nhiễm tạp** $2 \times 10^{16} \text{ cm}^{-3}$ cho **phía nhiễm tạp nhẹ** (lightly doped side).
20. Xem xét một **junction p-n Si** ở $300 \text{ K}$ với **profile tạp chất tuyến tính** (linearly doping profile) thay đổi từ $N_{A}=10^{18} \text{ cm}^{-3}$ đến $N_{D}=10^{18} \text{ cm}^{-3}$ trên **khoảng cách** $2 \text{ µm}$. **Tính toán điện áp đánh thủng** ($V_B$).

## PHẦN 3.7: DỊ THỂ JUNCTION (HETEROJUNCTION)
---
21. Đối với **dị thể junction lý tưởng** (ideal heterojunction) trong **Ví dụ 10**, tìm **điện thế tĩnh điện** (electrostatic potential) và **độ rộng vùng nghèo** (depletion width) trong **mỗi vật liệu** cho **điện áp đặt vào** $0.5 \text{ V}$ và $-5 \text{ V}$.
22. Đối với **dị thể junction n-type GaAs/p-type AlGaAs** ở **nhiệt độ phòng**, **độ lệch dải dẫn** (conduction band offset) $\Delta E_{c}=0.21 \text{ eV}$. Tìm **tổng độ rộng vùng nghèo** ($W$) tại **cân bằng nhiệt** (thermal equilibrium) khi cả hai phía có **nồng độ tạp chất** $5 \times 10^{15} \text{ cm}^{-3}$.

# CHƯƠNG 4: TRANSISTOR LƯỠNG CỰC VÀ CÁC THIẾT BỊ LIÊN QUAN

## PHẦN 4.2: ĐẶC TUYẾN TĨNH CỦA TRANSISTOR LƯỠNG CỰC (STATIC CHARACTERISTICS OF BIPOLAR TRANSISTORS)
---
1. Một **transistor n-p-n** có **hệ số truyền tải nền** (base transport factor) $\alpha_{T}$ là $0.998$, **hiệu suất phát xạ** (emitter efficiency) $\gamma$ là $0.997$, và $I_{CBO}$ (dòng rò collector-base) là $10 \text{ nA}$.
    a. **Tính toán hệ số khuếch đại dòng cơ sở chung** ($\alpha_{0}$) và **hệ số khuếch đại dòng emitter chung** ($\beta_{0}$) cho thiết bị.
    b. Nếu **dòng nền** $I_{B}=0 \text{ A}$, **dòng emitter** ($I_E$) là bao nhiêu?
2. Cho một **transistor lý tưởng** có **hiệu suất emitter** ($\gamma$) là $0.999$ và **dòng rò collector-base** ($I_{CBO}$) là $10 \text{ µA}$, **tính toán dòng emitter do lỗ trống** ($I_{Ep}$) trong **vùng hoạt động** (active region) nếu $I_{B}=0 \text{ A}$.
3. Một **transistor p-n-p silicon** có **nồng độ tạp chất** $5 \times 10^{18}, 2 \times 10^{17}$, và $10^{16} \text{ cm}^{-3}$ lần lượt trong **emitter**, **base** (nền), và **collector**. **Độ rộng nền** ($W$) là $1.0 \text{ µm}$ và **diện tích mặt cắt ngang thiết bị** ($A$) là $0.2 \text{ mm}^2$. Khi **junction emitter-base** được **phân cực thuận** $V_{EB}=0.5 \text{ V}$ và **junction base-collector** được **phân cực nghịch** $V_{CB}=5 \text{ V}$, **tính toán**:
    a. **Độ rộng nền trung hòa** ($W_B$).
    b. **Nồng độ hạt tải thiểu số** tại **biên junction emitter-base**.
4. Đối với transistor trong Bài tập 3, **hằng số khuếch tán** ($D$) của **hạt tải thiểu số** trong **emitter**, **base**, và **collector** lần lượt là $52, 40$, và $115 \text{ cm}^2/\text{s}$, và **thời gian sống** ($\tau$) tương ứng là $10^{-8}, 10^{-7}$, và $10^{-6} \text{ s}$. Tìm các **thành phần dòng** $I_{B}, I_{Cp}, I_{En}, I_{Cn}$, và $I_{Dp}$ minh họa trong Hình 5.
5. Sử dụng các kết quả thu được từ Bài tập 3 và 4:
    a. Tìm **các dòng đầu cực** $I_{E}, I_{C}$, và $I_{B}$ của transistor.
    b. **Tính toán hiệu suất emitter** ($\gamma$), **hệ số truyền tải nền** ($\alpha_{T}$), **hệ số khuếch đại dòng cơ sở chung** ($\alpha$), và **hệ số khuếch đại dòng emitter chung** ($\beta$).
    c. **Bình luận** về cách có thể **cải thiện hiệu suất emitter** và **hệ số truyền tải nền**.
6. Tham khảo **nồng độ hạt tải thiểu số** được hiển thị trong Công thức 14, **phác thảo** các **đường cong $p_{n}(x)/p_{n}(0)$** theo $x$ với **các tỷ lệ độ rộng nền/độ dài khuếch tán** ($W/L_{p}$) khác nhau. **Chỉ ra** rằng sự **phân bố** sẽ **tiệm cận một đường thẳng** khi $W/L_{p}$ **đủ nhỏ** (ví dụ: $W/L_{p}<0.1$).
7. Đối với một **transistor** hoạt động ở **chế độ hoạt động** (active mode), sử dụng Công thức 14 để tìm **các nghiệm chính xác** của $I_{B}$ và $I_{Cp}$.
8. **Thiết lập biểu thức** cho **tổng điện tích hạt tải thiểu số dư thừa** ($Q_{n}$) nếu transistor được **vận hành ở chế độ hoạt động** và $p_{n}(0) \gg p_{n0}$. **Giải thích** cách **điện tích** có thể được **xấp xỉ** bằng **diện tích tam giác** trong nền được hiển thị trong Hình 6. Ngoài ra, sử dụng các **thông số** trong Bài tập 3, tìm $Q_{n}$.
9. Sử dụng $Q_{n}$ **được suy ra** từ Bài tập 8, **chỉ ra** rằng **dòng collector** ($I_C$) biểu diễn trong Công thức 27 có thể được **xấp xỉ** bằng $I_{C} \approx (2D_{n}/W^{2})Q_{n}$.
10. **Chỉ ra** rằng **hệ số truyền tải nền** ($\alpha_{T}$) có thể được **đơn giản hóa** thành $1-(W^{2}/2L_{p}^{2})$.
11. Nếu **hiệu suất emitter** ($\gamma$) **rất gần bằng đơn vị**, **chỉ ra** rằng **hệ số khuếch đại dòng emitter chung** ($\beta_{F}$) có thể được cho bởi $2L_{p}^{2}/W^{2}$ (Gợi ý: Sử dụng $\alpha_{T}$ trong Bài tập 10.).
12. Đối với một **transistor $p^{+}-n-p$** với **hiệu suất emitter cao**, tìm **hệ số khuếch đại dòng emitter chung** ($\beta_{F}$). Nếu **độ rộng nền** ($W$) là $2 \text{ µm}$ và **hằng số khuếch tán** ($D_p$) của **hạt tải thiểu số** trong **vùng nền** là $100 \text{ cm}^2/\text{s}$, giả sử **thời gian sống** ($\tau_p$) của hạt tải trong **vùng nền** là $3 \times 10^{-7} \text{ s}$ (Gợi ý: Tham khảo $\beta_{F}$ được suy ra trong Bài tập 11.).
13. Một **transistor lưỡng cực n-p-n silicon** có **nồng độ tạp chất** $3 \times 10^{17}, 2 \times 10^{16}$, và $5 \times 10^{13} \text{ cm}^{-3}$ lần lượt trong **emitter**, **base**, và **collector**. **Xác định các hằng số khuếch tán** ($D$) của **hạt tải thiểu số** trong **ba vùng** bằng cách sử dụng **mối quan hệ Einstein** $D=(kT/q)\mu$. Giả sử **độ linh động** (mobility) của electron ($\mu_{n}$) và lỗ trống ($\mu_{p}$) có thể được biểu diễn như sau ở $T=300 \text{ K}$:
    $$\mu_{n} = 88 + \frac{1252}{1 + (0.698 \times 10^{16}/N)^{0.92}}$$
    $$\mu_{p} = 54.3 + \frac{407}{1 + (0.374 \times 10^{16}/N)^{0.75}}$$
14. Sử dụng các kết quả thu được từ Bài tập 13, **xác định các thành phần dòng** trong **mỗi vùng** với $V_{BE}=0.6 \text{ V}$ (**vận hành ở chế độ hoạt động**). **Diện tích mặt cắt ngang thiết bị** ($A$) là $0.01 \text{ mm}^2$ và **độ rộng nền trung hòa** ($W_B$) là $0.5 \text{ µm}$. Giả sử **thời gian sống hạt tải thiểu số** ($\tau$) trong **mỗi vùng** là như nhau và bằng $10^{-6} \text{ s}$.
15. Dựa trên các kết quả thu được từ Bài tập 14, tìm **hiệu suất emitter** ($\gamma$), **hệ số truyền tải nền** ($\alpha_{T}$), **hệ số khuếch đại dòng cơ sở chung** ($\alpha$), và **hệ số khuếch đại dòng emitter chung** ($\beta$).
16. Đối với một **transistor n-p-n cấy ion** (ion implanted), **nhiễm tạp net** (net impurity doping) trong **nền trung hòa** là $N(x)=N_{A0}e^{-x/l}$, với $N_{A0}=2 \times 10^{17} \text{ cm}^{-3}$ và $l=0.3 \text{ µm}$.
    a. Tìm **tổng số tạp chất** (total number of impurities) trong **vùng nền trung hòa** trên **một đơn vị diện tích**.
    b. Tìm **nồng độ tạp chất trung bình** ($\bar{N}_A$) trong **vùng nền trung hòa** cho **độ rộng nền trung hòa** ($W_B$) là $0.8 \text{ µm}$.
17. Tham khảo Bài tập 16, nếu **độ dài khuếch tán electron** $L_{n}=1 \text{ µm}$, $N_{C}=10^{15} \text{ cm}^{-3}$, $D_{n}=1 \text{ cm}^2/\text{s}$, **thời gian sống trung bình** ($\bar{\tau}$) là $10^{-6} \text{ s}$ trong **nền**, và **hệ số khuếch tán trung bình** ($\bar{D}_n$) trong **nền** tương ứng với **nồng độ tạp chất** trong Bài tập 16, tìm **hệ số khuếch đại dòng emitter chung** ($\beta_{F}$).
18. **Ước tính mức dòng collector** ($I_C$) cho transistor trong Bài tập 16 và 17 có **diện tích emitter** $A_E=10^{-4} \text{ cm}^2$. **Điện trở nền** ($R_B$) của transistor có thể được biểu diễn là $10^{-3}\bar{\rho}_{B}/W$ trong đó $W$ là **độ rộng nền trung hòa** và $\bar{\rho}_{B}$ là **điện trở suất nền trung bình** (average base resistivity).
19. **Vẽ đồ thị hệ số khuếch đại dòng emitter chung** ($\beta_{F}$) theo **dòng nền** ($I_{B}$) từ $0 \text{ µA}$ đến $25 \text{ µA}$ tại **$V_{CE}$ cố định** $5 \text{ V}$ cho transistor hiển thị trong Hình 10b. **Giải thích** tại sao **hệ số khuếch đại dòng không phải là hằng số**.
20. **Các phương trình tổng quát** của **dòng emitter** ($I_E$) và **dòng collector** ($I_C$) cho **mô hình Ebers-Moll cơ bản** [J. J. Ebers and J. L. Moll, "Large-Single Behavior of Junction Transistors," Proc. IRE, 42, 1761 (1954)] là:
    $$I_{E} = I_{EO}(e^{qV_{BE}/kT}-1) - \alpha_{R}I_{CO}(e^{qV_{BC}/kT}-1)$$
    $$I_{C} = \alpha_{F}I_{EO}(e^{qV_{BE}/kT}-1) - I_{CO}(e^{qV_{BC}/kT}-1)$$
    Trong đó $\alpha_{F}$ và $\alpha_{R}$ lần lượt là **hệ số khuếch đại dòng cơ sở chung thuận** và **nghịch**. $I_{EO}$ và $I_{CO}$ là **dòng bão hòa** của diode phân cực thuận và nghịch thông thường. Tìm $\alpha_{F}, \alpha_{R}, I_{EO}$, và $I_{CO}$ **theo các hằng số** trong Công thức 25, 26, 28, và 29.
21. Tham khảo transistor trong **Ví dụ 2**, tìm $I_{E}$ và $I_{C}$ bằng cách sử dụng **các phương trình được suy ra** trong Bài tập 20.
22. **Thiết lập** Công thức 32b cho **dòng collector** bắt đầu với **phương trình liên tục trạng thái ổn định trường tự do** (field-free steady-state continuity equation) (Gợi ý: Xem xét sự **phân bố hạt tải thiểu số** trong **vùng collector**.).

## PHẦN 4.3: ĐÁP ỨNG TẦN SỐ VÀ CHUYỂN MẠCH CỦA TRANSISTOR LƯỠNG CỰC (FREQUENCY RESPONSE AND SWITCHING OF BIPOLAR TRANSISTORS)
---
23. Một **transistor Si** có $D_{p}=10 \text{ cm}^2/\text{s}$ và **độ rộng nền trung hòa** $W=0.5 \text{ µm}$. Tìm **các tần số cắt** (cutoff frequencies) $f_{\alpha}$ và $f_{\beta}$ cho transistor với **hệ số khuếch đại dòng cơ sở chung** $\alpha_{0}=0.998$. **Bỏ qua độ trễ emitter và collector** (emitter and collector delays).
24. Nếu chúng ta muốn **thiết kế** một **transistor lưỡng cực** với **tần số cắt** $f_{T}=5 \text{ GHz}$, **độ rộng nền trung hòa** $W$ sẽ là bao nhiêu? Giả sử $D_{p}=10 \text{ cm}^2/\text{s}$ và **bỏ qua độ trễ emitter và collector**.

## PHẦN 4.5: TRANSISTOR LƯỠNG CỰC DỊ THỂ (HETEROJUNCTION BIPOLAR TRANSISTORS - HBT)
---
25. Xem xét một **HBT $Si_{1-x}Ge_{x}/\text{Si}$** với $x=10\%$ trong **vùng nền** (base region) (và $0\%$ trong emitter và collector). **Độ rộng dải năng lượng** ($E_g$) của **vùng nền** **nhỏ hơn** $9.8\%$ so với của $\text{Si}$. Nếu **dòng nền** ($I_B$) **chỉ do hiệu suất tiêm emitter** ($\gamma$) gây ra, **thay đổi dự kiến** trong **hệ số khuếch đại dòng emitter chung** ($\beta_{F}$) giữa $0 \text{ °C}$ và $100 \text{ °C}$ là gì?
26. Đối với một **HBT $Al_{x}Ga_{1-x}As/GaAs$**, **độ rộng dải năng lượng** ($E_g$) của $Al_{x}Ga_{1-x}As$ là một **hàm của $x$** và có thể được biểu diễn như sau:
    * $E_{g}(x) = 1.424 + 1.247x \text{ eV}$ (khi $x \le 0.45)$
    * $E_{g}(x) = 1.9 + 0.125x + 0.143x^2 \text{ eV}$ (khi $0.45 < x \le 1)$

    **Vẽ đồ thị tỷ lệ** $\beta_{F}(\text{HBT})/\beta_{F}(\text{BJT})$ theo $x$.

## PHẦN 4.6: THYRISTOR VÀ CÁC THIẾT BỊ CÔNG SUẤT LIÊN QUAN (THYRISTORS AND RELATED POWER DEVICES)
---
27. Đối với **profile nhiễm tạp** được hiển thị trong Hình 25, tìm **độ rộng** $W (> 10 \text{ µm})$ của **vùng $n2$** sao cho **thyristor** có **điện áp chặn nghịch** (reverse blocking voltage) $120 \text{ V}$.
28. Nếu **hệ số khuếch đại dòng** $\alpha_{2}=0.4$ cho **transistor $n1-p2-n2$** **độc lập với dòng điện**, và $\alpha_{1}$ của **transistor $p1-n1-p2$** có thể được biểu diễn là $\alpha_{1} = 0.5\sqrt{L_{p}/W}\ln(J/J_{0})$, trong đó $L_{p}=25 \text{ µm}$ và $J_{0}=5 \times 10^{4} \text{ A/cm}^2$, tìm **diện tích mặt cắt ngang** ($A$) của thyristor sẽ **chuyển mạch** (switch) ở **dòng chuyển mạch** ($I_{S}=1 \text{ mA}$).