---
title: 计算机组成原理笔记（八）
tags:
  - 笔记
  - 硬件
category: 计算机组成原理
katex: true
abbrlink: be6f31dd
---



## 前言

开学了！G！

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/chao.jpg" alt="100750654_p0_master1200" style="zoom:80%;" />

<!--more-->

## CPU 结构

### 控制器的功能

对于冯诺依曼结构的计算机而言，一旦程序进入存储器后，就可由计算机自动完成取指令和执行指令的任务，**控制器** 就是专用于完成此项工作的，它负责协调并控制计算机各部件执行程序的指令序列，其基本功能是取指令、分析指令和执行指令。

1. 取指令

   控制器必须具备能自动地从存储器中取出指令的功能。为此，要求控制器能自动形成指令的地址，并能发出取指令的命令，将对应此地址的指令取到控制器中。第一条指令的地址可以人为指定，也可由系统设定。

2. 分析指令

   分析指令包括两部分内容：其一，分析此指令要完成什么操作，即控制器需发出什么操作命令；其二，分析参与这次操作的操作数地址，即操作数的有效地址。

3. 执行指令
   执行指令就是根据分析指令产生的“操作命令”和“操作数地址”的要求，形成操作控制信号序列。
4. 控制程序的输入和运算结果的输出，即控制主机与 I/0 设备交换信息

5. 总线管理
6. 处理机器运行过程中出现的异常情况和特殊请求

> 总之，CPU 必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令所需的控制命令（称操作控制）、对各种操作加以时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。

### CPU 结构框图

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/CPU%E7%BB%93%E6%9E%84%E6%A1%86%E5%9B%BE.png" alt="image-20220822225230720" style="zoom:80%;" />

+ 指令控制：$PC$（指出了要取出的指令的地址）和 $IR$（存放当前指令的地址）
+ 操作控制 时间控制：$CU$和时序电路
+ 数据加工：$ALU$和寄存器
+ 处理中断：中断系统

### CPU 的寄存器

#### 用户可见寄存器

通常 CPU 执行机器语言访问的寄存器为用户可见寄存器，按其特征又可分为以下几类。

1. 通用寄存器：通用寄存器可由程序设计者指定许多功能，可用于存放操作数，也可作为满足某种寻址方式所需的寄存器。例如，基址寻址所需的基址寄存器、变址寻址所需的变址寄存器和堆栈寻址所需的栈指针，都可用通用寄存器代替。寄存器间接寻址时还可用通用寄存器存放有效地址的地址。

2. 数据寄存器：数据寄存器用于存放操作数，其位数应满足多数数据类型的数值范围，有些机器允许使用两个连读的寄存器存放双倍字长的值。还有些机器的数据寄存器只能用于保存数据，不能用于操作数地址的计算。
3. 地址寄存器：地址寄存器用于存放地址，其本身可以具有通用性，也可用于特殊的导址
4. 条件码寄存器：这类寄存器中存放条件码，它们对用户来说是部分透明的。条件码是 CPU 根据运算结果由硬件设置的位，例如，算术运算会产生正、负、零或溢出等结果。条件码可被测试，作为分支运算的依据。

#### 控制寄存器

CPU 中还有一类寄存器用于控制 CPU 的操作或运算。在一些机器里，大部分这类寄存器对用户是透明的。如以下四种寄存器在指令执行过程中起重要作用。

1. MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址
2. MDR：存储器数据寄存器，用于存放即将存入存储单元的数据，或者刚从存储单元中读出的数据
3. PC（不透明）：程序计数器，用于存放现行指令的地址，通常具备计数功能。且能被某些转移类指令修改
4. IR：指令寄存器，存放当前执行的指令

#### 状态寄存器

1. 状态寄存器：存放指令执行结果，或者软硬件状态
2. PSW 寄存器：存放程序码

## 指令周期

### 基本性质

指令周期：取出并执行一条指令的全部时间。一般来说，可以将其分为 **取指周期** 和 **执行周期**。

#### 指令周期类型

显然的，每条指令的指令周期因为指令类型不同而不一样：

1. 指令周期只有取值周期：NOP，JMP

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F1.png" alt="image-20220823100920627" style="zoom:80%;" />

2. 指令周期有取值周期和执行周期，且两者长度基本相等：ADD

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F2.png" alt="image-20220823101051004" style="zoom: 80%;" />

3. 指令周期有取值周期和执行周期，且后者长于前者：MUL

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F3.png" alt="image-20220823101206461" style="zoom:80%;" />

4. 具有间接寻址的指令周期

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F4.png" alt="image-20220823101326600" style="zoom:80%;" />

5. 具有中断周期的指令周期

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F5.png" alt="image-20220823101413059" style="zoom:80%;" />

#### 指令周期流程

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%8C%87%E4%BB%A4%E5%91%A8%E6%9C%9F%E6%B5%81%E7%A8%8B.png" alt="image-20220823101935137" style="zoom:80%;" />

#### CPU 工作周期的标志

 总之，上述 4 个周期都有 CPU 访存操作，只是访存的目的不同。**取指周期** 是为了取指令，**间址周期** 是为了取有效地址，**执行周期** 是为了取操作数（当指令为访存指令时）, **中断周期** 是为了保存程序断点。这 4 个周期又可称为 CPU 的工作周期，为了区别它们，在 CPU 内设置了 4 个 **标志触发器**

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/CPU%E5%B7%A5%E4%BD%9C%E5%91%A8%E6%9C%9F%E7%9A%84%E6%A0%87%E8%AF%86.png" alt="image-20220823102943386" style="zoom:80%;" />

FE、IND、EX 和 INT 分别对应取指、间址、执行和中断 4 个周期，并以“1”状态表示有效，它们分别由 1 → FE、1 → IND、1 → EX 和 1 → INT 这 4 个信号控制。

### 数据流

#### 取值周期的数据流

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E5%8F%96%E5%80%BC%E5%91%A8%E6%9C%9F%E7%9A%84%E6%95%B0%E6%8D%AE%E6%B5%811.png" alt="image-20220823110159861" style="zoom:80%;" />

1. $(PC)\to MAR $：当前指令的内存地址送至存储器地址寄存器
2. $1\to R$：$CU$ 发出 **读控制信号**，经控制总线传送到主存
3. $M(MAR) \to MDR$：将 $MAR$ 所指的主存中的指令地址的内容，经过数据总线送入 $MDR$
4. $MDR \to IR$：将指令内容送入 $IR$
5. $(PC) +1 \to PC $：$CU$ 发出控制信号，让 $PC$ 的值加一，形成下一条指令地址

#### 间址周期的数据流

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E7%AE%80%E7%9B%B4%E5%91%A8%E6%9C%9F%E7%9A%84%E6%95%B0%E6%8D%AE%E6%B5%81.png" alt="image-20220823112246582" style="zoom:80%;" />

1. $Ad(IR) \to MAR$ 或者 $Ad(MDR)\to MAR$：将指令的地址码送入 $MAR$
2. $1 \to R$：$CU$ 发出读控制信号
3. $M(MAR) \to MDR$：将 $MAR$ 所指的主存中的指令地址的内容，即有效地址 $EA$，经过数据总线送入 $MDR$
4. $MDR \to Ad(IR)$：将 $EA$ 送到指令字的地址码字段

#### 执行周期的数据流

由于不同的指令在执行周期的操作不同，因此执行周期的数据流是多种多样的，可能涉及 CPU 内部寄存器间的数据传送、对存储器（或 I/O）进行读写操作或对 ALU 的操作，因此，无法用统一的数据流图表示。

#### 中断周期的数据流

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E4%B8%AD%E6%96%AD%E5%91%A8%E6%9C%9F%E6%95%B0%E6%8D%AE%E6%B5%81.png" alt="image-20220823120003697" style="zoom:80%;" />

这里用堆栈保存断点，用 $SP$ 表示栈顶地址

1. $(SP) -1 \to SP,(SP) \to MAR$：$CU$ 控制将 $SP$ 减一后的地址送入 $MAR$，即本次断点要存储的目标地址
2. $(MAR) \to M$：$MAR$ 会将地址经过地址总线送入存储器
3. $1 \to W$：$CU$ 发出控制信号，启动主存做写操作
4. $(PC)\to MDR$：断点的内容（即恢复断点时要执行的下一条指令地址）由 $PC$ 传送给 $MDR$
5. $(MDR) \to M$：$MDR$ 经数据总线，将内容写入 $MAR$ 送入存储器的地址中
6. $\text{向量地址}\to PC$：$CU$ 控制将中断服务程序的 **入口地址**（由向量地址形成部件产生）送入 $PC$，开始执行中断程序的内容

## 指令流水

### 指令流水原理

完成一条指令实际上也可分为许多阶段。为简单起见，把指令的处理过程分为取指令和执行指令两个阶段，在不采用流水技术的计算机里，取指令和执行指令是周而复始地重复出现，各条指令按顺序串行执行的。这种顺序执行虽然控制简单，但执行中各部件的利用率不高，如指令部件工作时，执行部件基本空闲，而执行部件工作时，指令部件基本空闲。如果指令执行阶段不访问主存，则完全可以利用这段时间取下一条指令，这样就使取下一条指令的操作和执行当前指令的操作同时进行，这就是指令流水的基本原理，其基本示意图如下

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%B5%81%E6%B0%B4%E7%BA%BF%E7%A4%BA%E6%84%8F%E5%9B%BE.png" alt="未命名绘图.drawio" style="zoom:80%;" />

+ 图中展示的称为 **二级流水（一次重叠）**。由指令部件取出一条指令，并将它暂存起来，如果执行部件空闲，就将暂存的指令传给执行部件执行。与此同时，指令部件又可取出下一条指令并暂存起来，这称为 **指令预取**。显然，这种工作方式能加速指令的执行。如果取指和执行阶段在时间上完全重叠，相当于将指令周期减半。

然而进一步分析流水线，就会发现存在两个原因使得上述理想情况不会发生

1. **指令的执行时间一般大于取指时间**，因此，取指阶段可能要等待一段时间，也即存放在指令部件缓冲区的指令还不能立即传给执行部件，缓冲区不能空出。
2. 当遇到 **条件转移指令** 时，下一条指令是不可知的，因为必须等到执行阶段结束后，才能获知条件是否成立，从而决定下条指令的地址，造成时间损失。通常为了减少时间损失，采用 **猜测法**，即当条件转移指令从取指阶段进入执行阶段时，指令部件仍按顺序预取下一条指令。这样，如果条件不成立，转移没有发生，则没有时间损失；若条件成立，转移发生，则所取的指令必须丢掉，并再取新的指令。

尽管这些因素降低了两级流水线的潜在效率，但还是可以获得一定程度的加速。为了进一步提高处理速度，可将指令的处理过程分解为更细的几个阶段，形成六级流水（五次重叠）

1. 取指（FI）：从存储器取出一条指令并暂时存入指令部件的缓冲区
2. 指令译码（DI）：确定操作性质和操作数地址的形成方式
3. 计算操作数地址（CO）：计算操作数的有效地址，涉及寄存器间接寻址、间接寻址、变址、基址、相对寻址等各种地址计算方式
4. 取操作数（FO）：从存储器中取操作数（若操作数在寄存器中，则无须此阶段）
5. 执行指令（EI）：执行指令所需的操作，并将结果存于目的位置（寄存器中）
6. 写操作数（WO）：将结果存入存储器

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E5%85%AD%E7%BA%A7%E6%B5%81%E6%B0%B4.png" alt="image-20220824160353262" style="zoom:80%;" />

### 影响指令流水性能的因素

#### 结构相关

结构相关是当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突时产生的，故又有资源相关之称。解决方法有三种：

1. 停顿（加入气泡）：即让冲突的两条指令中的后一条，暂停一个时间周期再运行
2. 设置两个独立的存储器分别存放操作数和指令，以免取指令和取操作数同时进行时互相冲突，使取某条指令和取另一条指令的操作数实现时间上的重叠。
3. 指令预取技术，指令预取技术的实现基于访存周期很短的情况。例如，在执行指令阶段，取数时间很短，因此在执行指令时，主存会有空闲，此时，只要指令队列空出，就可取下一条指令，并放至空出的指令队列中，从而保证在执行第 K 条指令的同时对第 K+1 条指令进行译码，实现“执行 K”与“分析 K+1”的重叠。

#### 数据相关

数据相关是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突。根据指令间对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为 **写后读相关**、**读后写相关** 和 **写后写相关**。解决办法有：

1. 后推法：采用后推法，即将相关指令延迟到所需操作数被写回到寄存器后再执行的方式
2. 定向技术：又称为旁路技术或相关专用通路技术。其主要思想是不必待某条指令的执行结果送回到寄存器后，再从寄存器中取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方

#### 控制相关

控制相关主要是由转移指令引起的。统计表明，转移指令约占总指令的 1/4 左右，比起数据相关来，它会使流水线丧失更多的性能。执行转移指令时，根据是否发生转移，它可能将程序计数器 $PC$ 内容改变成转移目标地址，也可能只是使 $PC$ 加上一个增量，指向下一条指令的地址。这就意味着，必须等待转移指令完成时才能判断，否则可能进行无效的操作。

为了解决控制相关，可以采用尽早判别转移是否发生，尽早生成转移目标地址；预取转移成功或不成功两个控制流方向上的目标指令；加快和提前形成条件码；提高转移方向的猜准率等方法。

### 流水线性能指标

#### 吞吐率

吞吐率是指在单位时间内流水线 **所完成的指令的数量**，或是 **输出结果的数量**，有 **最大吞吐率** 和 **实际吞吐率** 之分。流水线仅在连续流动（满负荷，无相关因素影响）时才可达到最大吞吐率。实际上由于流水线在开始时有一段建立时间（第一条指令输入后到其完成的时间），结束时有一段排空时间（最后一条指令输入后到其完成的时间），以及由于各种相关因素使流水线无法连续流动。因此，实际吞吐率总是小于最大吞吐率。

设任务数（指令数）为 $n$，各指令分为 $k$ 段，$k$ 段流水线各段时间为 $\Delta t$，花费的总时间为 $T_k$

则吞吐率 $T_p = \frac{n}{T_k}$

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E5%90%9E%E5%90%90%E7%8E%871.png" alt="image-20220824172449420" style="zoom:80%;" />

观察上图，不难发现：第一条指令耗费的时间（装入时间）为 $k\Delta t$，而后每经过 $\Delta t$，都有一条指令完成

所以总时间 $T_k = (k+n-1)\Delta t$，就可以得到

实际吞吐率 $T_p = \frac{n}{ (k+n-1)\Delta t}$

最大吞吐率 $T_{pmax} = \lim_{n \to \infty} T_p = \frac{1}{\Delta t}$

#### 加速比

流水线的加速比是指 $k$ 段流水线的速度与等功能的非流水线的速度之比

设 $T_0$ 表示不使用流水线时的执行时间，即顺序执行所用的时间；$T_k$ 表示使用流水线时的执行时间。则计算流水线加速比的基本公式为 $S_p = \frac{T_0}{T_k}$
$$
S_p =\frac{n k \Delta t}{(k+n-1) \Delta t}=\frac{k n}{k+n-1}
$$
同样的，最大加速比 $S_{pmax} = \lim_{n \to \infty} S_p = k$，即流水线的段数

#### 效率

指流水线的设备利用率，由于流水线有建立时间和排空时间，因此各功能段的设备不可能一直处于工作状态，总有一段空闲时间。

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E6%B5%81%E6%B0%B4%E7%BA%BF%E6%95%88%E7%8E%87%E5%9B%BE.png" alt="image-20220824173826613" style="zoom:80%;" />

在时空图上，流水线的效率定义为完成 $n$ 个任务占用的时空区有效面积与 $n$ 个任务所用的时间与 $k$ 个流水段所围成的时空区总面积之比，则效率 $E = \frac{T_0}{k T_k  }$
$$
E =\frac{n k \Delta t}{k(k+n-1) \Delta t}=\frac{n}{k+n-1}
$$


同样的，最大效率 $E_{max} = \lim_{n \to \infty}E = 1$，即满效率

### 流水线的多发技术

#### 超标量技术

它是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行。要实现超标量技术，要求处理机中配置多个功能部件和指令译码电路，以及多个寄存器端口和总线，以便能实现同时执行多个操作，此外还要编译程序决定哪几条相邻指令可并行执行。

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E8%B6%85%E6%A0%87%E9%87%8F%E6%8A%80%E6%9C%AF.png" alt="image-20220824175701402" style="zoom:80%;" />

#### 超流水线技术

将一些流水线寄存器插入到流水线段中，好比将流水线再分段。图中将原来的一个时钟周期又分成 3 段，使超流水线的处理器周期比普通流水线的处理器周期短，这样，在原来的时钟周期内，功能部件被使用 3 次，使流水线以 3 倍于原来时钟频率的速度运行。与超标量计算机一样，硬件不能调整指令的执行顺序，靠编译程序解决优化问题。

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E8%B6%85%E6%B5%81%E6%B0%B4%E7%BA%BF%E6%8A%80%E6%9C%AF6.png" alt="image-20220824175826030" style="zoom:80%;" />

#### 超长指令字技术

超长指令字（VLIW）技术和超标量技术都是采用多条指令在多个处理部件中并行处理的体系结构，在一个时钟周期内能流出多条指令。但超标量的指令来自同一标准的指令流，VLIW 则是由编译程序在编译时挖掘出指令间潜在的并行性后，把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令（指令字长可达几百位），由这条超长指令控制 VLIW 机中多个独立工作的功能部件，由每一个操作码字段控制一个功能部件，相当于同时执行多条指令。VLIW 较超标量具有更高的并行处理能力，但对优化编译器的要求更高，对 Cache 的容量要求更大。

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E8%B6%85%E9%95%BF%E6%8C%87%E4%BB%A4%E5%AD%97%E6%8A%80%E6%9C%AF.png" alt="image-20220824175943831" style="zoom:80%;" />

## 中断系统

### 概述

从前面分析可知，采用中断方式实现主机与 I/O 交换信息可使 CPU 和 I/O 并行工作，提高 CPU 的效率。其实，计算机在运行过程中，除了会遇到 I/O 中断外，还有许多意外事件发生，如电源突然掉电，机器硬件突然出现故障，人们在机器运行过程中想随机抽查计算的中间结果，实现人机联系等。此外，在实时处理系统中，必须及时处理某个事件或现象，例如，在过程控制系统中，当突然出现温度过高、电压过大等情况时，必须及时将这些信息送至计算机；由计算机暂时中断现行程序，转去执行中断服务程序，以解决这种异常情况。再如，计算机实现多道程序运行时， 可以通过分配给每道程序一个固定时间片，利用时钟定时发中断进行程序切换。在多处理机系统中，各处理器之间的信息交流和任务切换也可通过中断来实现。总之，为了提高计算机的效率，为了处理一些异常情况以及实时控制、多道程序和多处理机的需要，提出了中断的概念。

#### 引起中断的因素

1. 人为设置的中断

   这种中断一般称为 **自愿中断**，因为它是在程序中人为设置的，故一旦机器执行这种人为中断，便自愿停止现行程序而转入中断处理。比如 **转管指令**，是转至从 I/O 设备调入一批信息到主存的管理程序，也可能是转至将一批数据送往打印机打印的管理程序。显然，当用户程序执行了“转管指令”后，便中断现行程序，转入管理程序，这种转移完全是自愿的。 

2. **转管指令**

3. 程序性事故：溢出、操作码不能识别、除法非法

4. 硬件故障：存储器故障、硬盘坏道、掉电

5. I/O 设备

6. 外部事件：键盘中断键

### 中断请求标记和中断判优逻辑

#### 中断请求标记

为了判断是哪个中断源提出请求，在中断系统中必须设置中断请求标记触发器，简称 **中断请求触发器**，记作 INTR。当其状态为“1”时，表示中断源有请求。这种触发器可集中设在 CPU 内， 组成一个中断请求标记寄存器。这些触发器既可以集中在 CPU 的中断系统内，也可以分散到各个中断源中（链式排队器）。

#### 中断判优逻辑

任何一个中断系统，在任一时刻，只能响应一个中断源的请求。但许多中断源提出请求都是随机的，当某一时刻有多个中断源提出中断请求时，中断系统必须按其优先顺序予以响应，这称为中断判优。其可以用 **硬件实现**，也可用 **软件实现**

硬件实现

1. 分散在各个中断源中的接口电路 **链式排队器**

2. 集中在 CPU 中

<img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/CPU%E4%B8%AD%E6%96%AD%E5%88%A4%E4%BC%98.png" alt="image-20220828143507273" style="zoom:80%;" />

软件实现

1. 程序查询

   <img src="https://imgbed-1304793179.cos.ap-nanjing.myqcloud.com/typora/%E8%BD%AF%E4%BB%B6%E5%AE%9E%E7%8E%B0%E4%B8%AD%E6%96%AD.png" alt="image-20220828143727207" style="zoom:67%;" />

### 中断服务程序地址的寻找

1. 硬件向量法

   硬件向量法就是利用硬件产生 **向量地址**，再由向量地址找到中断服务程序的入口地址。向量地址由 **中断向量地址形成部件** 产生，这个电路可分散设置在各个接口电路中）, 也可设置在 CPU 内。由向量地址寻找中断服务程序的入口地址通常采用两种办法。一种在向量地址内存放一条 **无条件转移指令**，CPU 响应中断时，只要将向量地址送至 PC, 执行这条指令，便可无条件转向服务程序的入口地址。另一种是设置 **向量地址表**，该表设在存储器内，**存储单元的地址为向量地址，存储单元的内容为入口地址**，只要访问向量地址所指示的存储单元，便可获得入口地址。

2. 软件查询法

   用软件寻找中断服务程序入口地址的方法称为软件查询法。当查到某一中断源有中断请求时，接着安排一条 **转移指令**，直接指向此中断源的中断服务程序入口地址，机器便能自动进入中断处理。至于各中断源对应的人口地址，则由程序员（或系统）事先确定。这种方法不涉及硬设备，但查询时间较长。计算机可具备软、硬件两种方法寻找入口地址，使用户使用更方便、灵活。

### 中断响应

#### 响应中断的条件

允许中断触发器 $EINT =1$

#### 响应中断的时间

CPU 总是在指令执行周期结束后，响应任何中断源的请求。在指令执行周期结束后，CPU 向所有中断源发中断查询信号，CPU 获知哪个中断源有请求。若有中断，CPU 则进入中断周期；若无中断，则进入下一条指令的取指周期。在某些计算机中，有些指令执行时间很长，若 CPU 的查询信号一律安排在执行周期结束时刻，有可能因 CPU 发现中断请求过迟而出差错。为此，可在指令执行过程中设置若干个查询断点，CPU 在每个“查询断点”时刻均发中断查询信号，以便发现有中断请求便可及时响应。

#### 中断隐指令

CPU 中断后，进入中断周期。在该周期内，CPU 会完成一系列的工作

1. 保护程序断点

   将当前程序计数器 $PC$ 的内容保存到存储器中的特定单元(0 号地址)内，也可以存入堆栈

2. 寻找中断服务程序的入口地址

   可以使用 **硬件向量法** 或者 **程序查询法** 得到入口地址，将入口地址送至 $PC$。然后硬件向量法使用无条件转移指令，程序查询法 CPU 执行中断识别程序

3. 关中断

   CPU 进入中断周期，意味着 CPU 响应了某个中断源的请求，为了确保 CPU 响应后所需做的一系列操作不至于又受到新的中断请求的干扰，在中断周期内必须自动关中断，以禁止 CPU 再次响应新的中断请求。

### 中断屏蔽技术

当 CPU 正在执行某个中断服务程序时，另一个中断源又提出了新的中断请求，而 CPU 又应了这个新的请求，暂时停止正在运行的服务程序，转去执行新的中断服务程序，这称为多重中断，又称中断嵌套，如果 CPU 对新的请求不予响应，待执行完当前的服务程后再响应，即为单重中断。中断系统若要具有处理多重中断的功能，必须具备各项条件。

#### 实现多重中断的条件

1. 提前设置开中断指令
2. 优先级高的中断源有权中断优先级别低的中断源

#### 屏蔽技术

1. 屏蔽触发器与屏蔽字
2. 屏蔽技术可改变优先等级
   严格地说，优先级包含响应优先级和处理优先级。响应优先级是指 CPU 响应各中断源请求的优先次序，这种次序往往是硬件线路已设置好的，不便于改动。处理优先级是指 CPU 实际对各中断源请求的处理优先次序。如果不采用屏蔽技术，响应的优先次序就是处理的优先次序。采用了屏蔽技术后，可以改变 CPU 处理各中断源的优先等级，从而改变 CPU 执行程序的轨迹。
