// ----------------------------------------------------------------------
//  HLS HDL:        Verilog Netlister
//  HLS Version:    2022.2_1/1019737 Production Release
//  HLS Date:       Mon Nov 21 20:05:27 PST 2022
// 
//  Generated by:   HLS_student@localhost.localdomain
//  Generated date: Tue Mar 18 15:47:31 2025
// ----------------------------------------------------------------------

// 
// ------------------------------------------------------------------
//  Design Unit:    FFT_COMPORTEMENT_COMPORTEMENT_fsm
//  FSM Module
// ------------------------------------------------------------------


module FFT_COMPORTEMENT_COMPORTEMENT_fsm (
  clk, rst, fsm_output
);
  input clk;
  input rst;
  output [8:0] fsm_output;
  reg [8:0] fsm_output;


  // FSM State Type Declaration for FFT_COMPORTEMENT_COMPORTEMENT_fsm_1
  parameter
    while_C_0 = 4'd0,
    while_C_1 = 4'd1,
    while_C_2 = 4'd2,
    while_C_3 = 4'd3,
    while_C_4 = 4'd4,
    while_C_5 = 4'd5,
    while_C_6 = 4'd6,
    while_C_7 = 4'd7,
    while_C_8 = 4'd8;

  reg [3:0] state_var;
  reg [3:0] state_var_NS;


  // Interconnect Declarations for Component Instantiations 
  always @(*)
  begin : FFT_COMPORTEMENT_COMPORTEMENT_fsm_1
    case (state_var)
      while_C_1 : begin
        fsm_output = 9'b000000010;
        state_var_NS = while_C_2;
      end
      while_C_2 : begin
        fsm_output = 9'b000000100;
        state_var_NS = while_C_3;
      end
      while_C_3 : begin
        fsm_output = 9'b000001000;
        state_var_NS = while_C_4;
      end
      while_C_4 : begin
        fsm_output = 9'b000010000;
        state_var_NS = while_C_5;
      end
      while_C_5 : begin
        fsm_output = 9'b000100000;
        state_var_NS = while_C_6;
      end
      while_C_6 : begin
        fsm_output = 9'b001000000;
        state_var_NS = while_C_7;
      end
      while_C_7 : begin
        fsm_output = 9'b010000000;
        state_var_NS = while_C_8;
      end
      while_C_8 : begin
        fsm_output = 9'b100000000;
        state_var_NS = while_C_0;
      end
      // while_C_0
      default : begin
        fsm_output = 9'b000000001;
        state_var_NS = while_C_1;
      end
    endcase
  end

  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      state_var <= while_C_0;
    end
    else begin
      state_var <= state_var_NS;
    end
  end

endmodule

// ------------------------------------------------------------------
//  Design Unit:    FFT_COMPORTEMENT
// ------------------------------------------------------------------


module FFT_COMPORTEMENT (
  clk, rst, in_real, in_imag, out_real, out_imag, data_valid_source, data_req_source,
      data_valid_sink
);
  input clk;
  input rst;
  input [22:0] in_real;
  input [22:0] in_imag;
  output [22:0] out_real;
  output [22:0] out_imag;
  input data_valid_source;
  output data_req_source;
  reg data_req_source;
  output data_valid_sink;


  // Interconnect Declarations
  reg while_else_if_3_mux_4;
  reg [20:0] while_else_if_3_mux_5;
  reg while_else_if_3_mux_6;
  reg while_else_if_3_mux_10;
  reg [20:0] while_else_if_3_mux_11;
  reg while_else_if_3_mux_12;
  wire [8:0] fsm_output;
  wire [41:0] FFT_but_7_acc_12_tmp;
  wire [42:0] nl_FFT_but_7_acc_12_tmp;
  wire [41:0] FFT_but_7_acc_11_tmp;
  wire [42:0] nl_FFT_but_7_acc_11_tmp;
  wire [41:0] FFT_but_5_acc_12_tmp;
  wire [42:0] nl_FFT_but_5_acc_12_tmp;
  wire [41:0] FFT_but_5_acc_11_tmp;
  wire [42:0] nl_FFT_but_5_acc_11_tmp;
  wire or_dcpl_3;
  wire or_dcpl_33;
  wire or_dcpl_34;
  wire or_dcpl_38;
  wire or_dcpl_40;
  wire or_dcpl_42;
  wire or_dcpl_44;
  wire or_dcpl_46;
  wire or_dcpl_48;
  wire or_dcpl_50;
  wire or_dcpl_51;
  wire or_tmp_20;
  wire or_tmp_22;
  wire or_tmp_23;
  wire or_tmp_26;
  wire or_tmp_29;
  wire or_tmp_32;
  wire or_tmp_35;
  wire or_tmp_38;
  wire or_tmp_41;
  wire or_tmp_55;
  wire or_tmp_114;
  wire or_tmp_116;
  wire or_tmp_131;
  wire or_tmp_134;
  wire or_tmp_140;
  wire or_tmp_146;
  wire while_else_and_cse;
  wire [41:0] FFT_but_9_acc_11_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_11_psp_sva_1;
  reg [27:0] FFT_but_9_acc_12_psp_sva;
  wire [28:0] nl_FFT_but_9_acc_12_psp_sva;
  wire [41:0] FFT_but_9_acc_10_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_10_psp_sva_1;
  reg [27:0] FFT_but_9_acc_psp_sva;
  wire [28:0] nl_FFT_but_9_acc_psp_sva;
  wire [41:0] FFT_but_11_acc_11_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_11_psp_sva_1;
  reg [27:0] FFT_but_11_acc_12_psp_sva;
  wire [28:0] nl_FFT_but_11_acc_12_psp_sva;
  wire [41:0] FFT_but_11_acc_10_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_10_psp_sva_1;
  reg [27:0] FFT_but_11_acc_psp_sva;
  wire [28:0] nl_FFT_but_11_acc_psp_sva;
  wire [23:0] FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1;
  wire [24:0] nl_FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1;
  reg [20:0] FFT_but_6_conc_12_ncse_21_1_sva;
  reg FFT_but_6_conc_12_ncse_0_sva;
  reg FFT_but_6_conc_12_ncse_22_sva;
  reg [20:0] FFT_but_6_conc_10_ncse_21_1_sva;
  reg FFT_but_6_conc_10_ncse_0_sva;
  reg [20:0] FFT_but_6_conc_ncse_21_1_sva;
  reg FFT_but_6_conc_ncse_0_sva;
  reg FFT_but_6_conc_10_ncse_22_sva;
  reg FFT_but_6_conc_ncse_22_sva;
  reg FFT_but_7_acc_9_psp_sva_41;
  reg FFT_but_7_nand_3_itm;
  reg FFT_but_7_acc_5_psp_sva_41;
  reg FFT_but_7_nand_1_itm;
  reg FFT_but_5_acc_9_psp_sva_41;
  reg FFT_but_5_nand_3_itm;
  reg FFT_but_5_acc_5_psp_sva_41;
  reg FFT_but_5_nand_1_itm;
  wire [20:0] FFT_but_3_conc_12_ncse_21_1_sva_1;
  wire FFT_but_3_conc_12_ncse_0_sva_1;
  wire FFT_but_2_conc_150_22;
  wire [20:0] FFT_but_2_conc_150_21_1;
  wire FFT_but_2_conc_150_0;
  wire FFT_but_3_conc_12_ncse_22_sva_1;
  wire [20:0] FFT_but_3_conc_10_ncse_21_1_sva_1;
  wire FFT_but_3_conc_10_ncse_0_sva_1;
  wire FFT_but_2_conc_152_22;
  wire [20:0] FFT_but_2_conc_152_21_1;
  wire FFT_but_2_conc_152_0;
  wire [20:0] FFT_but_3_conc_ncse_21_1_sva_1;
  wire FFT_but_3_conc_ncse_0_sva_1;
  wire FFT_but_2_conc_154_22;
  wire [20:0] FFT_but_2_conc_154_21_1;
  wire FFT_but_2_conc_154_0;
  wire FFT_but_3_conc_10_ncse_22_sva_1;
  wire FFT_but_3_conc_ncse_22_sva_1;
  wire [20:0] FFT_but_1_conc_12_ncse_21_1_sva_1;
  wire FFT_but_1_conc_12_ncse_0_sva_1;
  wire FFT_but_conc_150_22;
  wire [20:0] FFT_but_conc_150_21_1;
  wire FFT_but_conc_150_0;
  wire FFT_but_1_conc_12_ncse_22_sva_1;
  wire [20:0] FFT_but_1_conc_10_ncse_21_1_sva_1;
  wire FFT_but_1_conc_10_ncse_0_sva_1;
  wire FFT_but_conc_152_22;
  wire [20:0] FFT_but_conc_152_21_1;
  wire FFT_but_conc_152_0;
  wire [20:0] FFT_but_1_conc_ncse_21_1_sva_1;
  wire FFT_but_1_conc_ncse_0_sva_1;
  wire FFT_but_conc_154_22;
  wire [20:0] FFT_but_conc_154_21_1;
  wire FFT_but_conc_154_0;
  wire FFT_but_1_conc_10_ncse_22_sva_1;
  wire FFT_but_1_conc_ncse_22_sva_1;
  wire [22:0] input_fft_imag_7_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_3_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_7_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_3_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_5_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_1_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_5_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_1_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_6_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_2_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_6_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_2_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_4_sva_dfm_1_mx1;
  wire [22:0] input_fft_imag_0_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_4_sva_dfm_1_mx1;
  wire [22:0] input_fft_real_0_sva_dfm_1_mx1;
  wire processing_sva_dfm_1_mx0w0;
  reg data_valid_source_svs_1;
  wire while_else_land_1_lpi_1_dfm_mx0w0;
  wire [27:0] i_sva_dfm_1_31_4_mx0;
  wire [2:0] i_sva_dfm_1_2_0_mx0;
  wire i_sva_dfm_1_3_mx0;
  reg [2:0] i_sva_2_0;
  reg while_else_land_1_lpi_1_dfm;
  reg processing_sva_dfm_1;
  reg while_else_if_if_1_and_stg_1_3_sva;
  reg while_else_land_lpi_1_dfm;
  reg while_else_if_if_1_and_stg_1_0_sva;
  reg while_else_if_if_1_and_stg_1_2_sva;
  reg while_else_if_if_1_and_stg_1_1_sva;
  reg while_else_land_2_lpi_1_dfm;
  reg data_req_source_wr;
  reg while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm;
  wire j_sva_dfm_3_1;
  wire [41:0] FFT_but_9_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_9_psp_sva_1;
  wire [41:0] FFT_but_9_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_5_psp_sva_1;
  wire [41:0] FFT_but_9_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_7_psp_sva_1;
  wire [41:0] FFT_but_9_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_9_acc_3_psp_sva_1;
  wire [41:0] FFT_but_11_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_9_psp_sva_1;
  wire [41:0] FFT_but_11_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_7_psp_sva_1;
  wire [41:0] FFT_but_11_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_5_psp_sva_1;
  wire [41:0] FFT_but_11_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_11_acc_3_psp_sva_1;
  wire while_else_unequal_tmp_1;
  wire [41:0] FFT_but_10_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_10_acc_9_psp_sva_1;
  wire [41:0] FFT_but_10_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_10_acc_7_psp_sva_1;
  wire [41:0] FFT_but_10_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_10_acc_5_psp_sva_1;
  wire [41:0] FFT_but_10_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_10_acc_3_psp_sva_1;
  wire [41:0] FFT_but_8_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_8_acc_9_psp_sva_1;
  wire [41:0] FFT_but_8_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_8_acc_7_psp_sva_1;
  wire [41:0] FFT_but_8_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_8_acc_5_psp_sva_1;
  wire [41:0] FFT_but_8_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_8_acc_3_psp_sva_1;
  wire [41:0] FFT_but_7_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_7_acc_7_psp_sva_1;
  wire [41:0] FFT_but_7_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_7_acc_3_psp_sva_1;
  wire [41:0] FFT_but_6_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_6_acc_9_psp_sva_1;
  wire [41:0] FFT_but_6_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_6_acc_7_psp_sva_1;
  wire [41:0] FFT_but_6_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_6_acc_5_psp_sva_1;
  wire [41:0] FFT_but_6_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_6_acc_3_psp_sva_1;
  wire [41:0] FFT_but_5_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_5_acc_7_psp_sva_1;
  wire [41:0] FFT_but_5_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_5_acc_3_psp_sva_1;
  wire [41:0] FFT_but_4_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_4_acc_9_psp_sva_1;
  wire [41:0] FFT_but_4_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_4_acc_7_psp_sva_1;
  wire [41:0] FFT_but_4_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_4_acc_5_psp_sva_1;
  wire [41:0] FFT_but_4_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_4_acc_3_psp_sva_1;
  wire [41:0] FFT_but_3_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_3_acc_9_psp_sva_1;
  wire [41:0] FFT_but_3_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_3_acc_7_psp_sva_1;
  wire [41:0] FFT_but_3_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_3_acc_5_psp_sva_1;
  wire [41:0] FFT_but_3_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_3_acc_3_psp_sva_1;
  wire [41:0] FFT_but_2_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_2_acc_9_psp_sva_1;
  wire [41:0] FFT_but_2_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_2_acc_7_psp_sva_1;
  wire [41:0] FFT_but_2_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_2_acc_5_psp_sva_1;
  wire [41:0] FFT_but_2_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_2_acc_3_psp_sva_1;
  wire [41:0] FFT_but_1_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_1_acc_9_psp_sva_1;
  wire [41:0] FFT_but_1_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_1_acc_7_psp_sva_1;
  wire [41:0] FFT_but_1_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_1_acc_5_psp_sva_1;
  wire [41:0] FFT_but_1_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_1_acc_3_psp_sva_1;
  wire [41:0] FFT_but_acc_9_psp_sva_1;
  wire [42:0] nl_FFT_but_acc_9_psp_sva_1;
  wire [41:0] FFT_but_acc_7_psp_sva_1;
  wire [42:0] nl_FFT_but_acc_7_psp_sva_1;
  wire [41:0] FFT_but_acc_5_psp_sva_1;
  wire [42:0] nl_FFT_but_acc_5_psp_sva_1;
  wire [41:0] FFT_but_acc_3_psp_sva_1;
  wire [42:0] nl_FFT_but_acc_3_psp_sva_1;
  wire j_or_ssc;
  reg [27:0] j_sva_31_4;
  reg j_sva_3;
  reg [2:0] j_sva_2_0;
  reg reg_while_else_if_if_1_slc_i_2_0_cse;
  reg FFT_but_4_conc_12_ncse_22_sva;
  reg [20:0] FFT_but_4_conc_12_ncse_21_1_sva;
  reg FFT_but_4_conc_12_ncse_0_sva;
  reg FFT_but_4_conc_11_ncse_22_sva;
  reg [20:0] FFT_but_4_conc_11_ncse_21_1_sva;
  reg FFT_but_4_conc_11_ncse_0_sva;
  reg FFT_but_4_conc_10_ncse_22_sva;
  reg [20:0] FFT_but_4_conc_10_ncse_21_1_sva;
  reg FFT_but_4_conc_10_ncse_0_sva;
  reg FFT_but_4_conc_ncse_22_sva;
  reg [20:0] FFT_but_4_conc_ncse_21_1_sva;
  reg FFT_but_4_conc_ncse_0_sva;
  reg j_sva_dfm_3;
  reg reg_data_valid_sink_cse;
  wire j_and_cse;
  wire [31:0] z_out;
  wire [32:0] nl_z_out;
  wire [26:0] z_out_1;
  wire signed [27:0] nl_z_out_1;
  reg [22:0] input_fft_real_0_sva_dfm_1;
  reg [22:0] input_fft_real_1_sva_dfm_1;
  reg [22:0] input_fft_real_2_sva_dfm_1;
  reg [22:0] input_fft_real_3_sva_dfm_1;
  reg [22:0] input_fft_real_4_sva_dfm_1;
  reg [22:0] input_fft_real_5_sva_dfm_1;
  reg [22:0] input_fft_real_6_sva_dfm_1;
  reg [22:0] input_fft_real_7_sva_dfm_1;
  reg [22:0] input_fft_imag_0_sva_dfm_1;
  reg [22:0] input_fft_imag_1_sva_dfm_1;
  reg [22:0] input_fft_imag_2_sva_dfm_1;
  reg [22:0] input_fft_imag_3_sva_dfm_1;
  reg [22:0] input_fft_imag_4_sva_dfm_1;
  reg [22:0] input_fft_imag_5_sva_dfm_1;
  reg [22:0] input_fft_imag_6_sva_dfm_1;
  reg [22:0] input_fft_imag_7_sva_dfm_1;
  reg [20:0] FFT_but_5_conc_ncse_21_1_sva;
  reg FFT_but_5_conc_ncse_0_sva;
  reg FFT_but_5_conc_ncse_22_sva;
  reg FFT_but_5_nor_ovfl_3_sva;
  reg [20:0] FFT_but_5_conc_10_ncse_21_1_sva;
  reg FFT_but_5_conc_10_ncse_0_sva;
  reg FFT_but_5_conc_10_ncse_22_sva;
  reg [20:0] FFT_but_5_conc_11_ncse_21_1_sva;
  reg FFT_but_5_conc_11_ncse_0_sva;
  reg FFT_but_5_conc_11_ncse_22_sva;
  reg FFT_but_5_nor_ovfl_5_sva;
  reg FFT_but_5_conc_12_ncse_0_sva;
  reg FFT_but_5_conc_12_ncse_22_sva;
  reg [20:0] FFT_but_7_conc_ncse_21_1_sva;
  reg FFT_but_7_conc_ncse_0_sva;
  reg FFT_but_7_conc_ncse_22_sva;
  reg FFT_but_7_nor_ovfl_3_sva;
  reg [20:0] FFT_but_7_conc_10_ncse_21_1_sva;
  reg FFT_but_7_conc_10_ncse_0_sva;
  reg FFT_but_7_conc_10_ncse_22_sva;
  reg FFT_but_7_nor_ovfl_5_sva;
  reg [26:0] FFT_but_11_mul_1_cse_sva;
  reg output_fft_real_0_22_sva_dfm;
  reg [20:0] output_fft_real_0_21_1_sva_dfm;
  reg output_fft_real_0_0_sva_dfm;
  reg output_fft_real_1_22_sva_dfm;
  reg [20:0] output_fft_real_1_21_1_sva_dfm;
  reg output_fft_real_1_0_sva_dfm;
  reg output_fft_real_2_22_sva_dfm;
  reg [20:0] output_fft_real_2_21_1_sva_dfm;
  reg output_fft_real_2_0_sva_dfm;
  reg output_fft_real_3_22_sva_dfm;
  reg [20:0] output_fft_real_3_21_1_sva_dfm;
  reg output_fft_real_3_0_sva_dfm;
  reg output_fft_real_4_22_sva_dfm;
  reg [20:0] output_fft_real_4_21_1_sva_dfm;
  reg output_fft_real_4_0_sva_dfm;
  reg output_fft_real_5_22_sva_dfm;
  reg [20:0] output_fft_real_5_21_1_sva_dfm;
  reg output_fft_real_5_0_sva_dfm;
  reg output_fft_real_6_22_sva_dfm;
  reg [20:0] output_fft_real_6_21_1_sva_dfm;
  reg output_fft_real_6_0_sva_dfm;
  reg output_fft_real_7_22_sva_dfm;
  reg [20:0] output_fft_real_7_21_1_sva_dfm;
  reg output_fft_real_7_0_sva_dfm;
  reg output_fft_imag_0_22_sva_dfm;
  reg [20:0] output_fft_imag_0_21_1_sva_dfm;
  reg output_fft_imag_0_0_sva_dfm;
  reg output_fft_imag_1_22_sva_dfm;
  reg [20:0] output_fft_imag_1_21_1_sva_dfm;
  reg output_fft_imag_1_0_sva_dfm;
  reg output_fft_imag_2_22_sva_dfm;
  reg [20:0] output_fft_imag_2_21_1_sva_dfm;
  reg output_fft_imag_2_0_sva_dfm;
  reg output_fft_imag_3_22_sva_dfm;
  reg [20:0] output_fft_imag_3_21_1_sva_dfm;
  reg output_fft_imag_3_0_sva_dfm;
  reg output_fft_imag_4_22_sva_dfm;
  reg [20:0] output_fft_imag_4_21_1_sva_dfm;
  reg output_fft_imag_4_0_sva_dfm;
  reg output_fft_imag_5_22_sva_dfm;
  reg [20:0] output_fft_imag_5_21_1_sva_dfm;
  reg output_fft_imag_5_0_sva_dfm;
  reg output_fft_imag_6_22_sva_dfm;
  reg [20:0] output_fft_imag_6_21_1_sva_dfm;
  reg output_fft_imag_6_0_sva_dfm;
  reg output_fft_imag_7_22_sva_dfm;
  reg [20:0] output_fft_imag_7_21_1_sva_dfm;
  reg output_fft_imag_7_0_sva_dfm;
  reg [20:0] FFT_but_5_nor_20_itm;
  reg [20:0] FFT_but_5_nor_26_itm;
  reg [20:0] FFT_but_7_nor_20_itm;
  reg [26:0] FFT_but_9_mul_3_itm;
  reg FFT_but_10_FFT_but_6_or_itm;
  reg [20:0] FFT_but_10_FFT_but_6_or_1_itm;
  reg FFT_but_10_FFT_but_6_or_2_itm;
  reg FFT_but_7_FFT_but_7_nor_12_itm;
  reg [20:0] FFT_but_7_FFT_but_7_nor_13_itm;
  reg FFT_but_7_FFT_but_7_nor_14_itm;
  reg [20:0] FFT_but_7_nor_26_itm;
  reg [27:0] i_sva_31_4;
  reg i_sva_3;
  wire j_sva_mx0c1;
  wire output_fft_imag_5_0_sva_dfm_mx1;
  wire [20:0] output_fft_imag_5_21_1_sva_dfm_mx1;
  wire output_fft_imag_5_22_sva_dfm_mx1;
  wire output_fft_imag_1_0_sva_dfm_mx1;
  wire [20:0] output_fft_imag_1_21_1_sva_dfm_mx1;
  wire output_fft_imag_1_22_sva_dfm_mx1;
  wire data_req_source_mx0c1;
  wire data_req_source_wr_mx0c1;
  wire FFT_but_7_nor_ovfl_5_sva_1;
  wire FFT_but_7_nor_ovfl_3_sva_1;
  wire FFT_but_5_nor_ovfl_5_sva_1;
  wire FFT_but_5_nor_ovfl_3_sva_1;
  wire FFT_but_7_nor_ovfl_4_sva_1;
  wire FFT_but_7_and_unfl_4_sva_1;
  wire FFT_but_6_nor_ovfl_4_sva_1;
  wire FFT_but_6_and_unfl_4_sva_1;
  wire [23:0] FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1;
  wire [24:0] nl_FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1;
  wire FFT_but_7_and_unfl_2_sva_1;
  wire FFT_but_7_nor_ovfl_2_sva_1;
  wire FFT_but_3_and_unfl_4_sva_1;
  wire FFT_but_3_nor_ovfl_4_sva_1;
  wire FFT_but_6_and_unfl_5_sva_1;
  wire FFT_but_6_nor_ovfl_5_sva_1;
  wire FFT_but_6_and_unfl_3_sva_1;
  wire FFT_but_6_nor_ovfl_3_sva_1;
  wire FFT_but_6_and_unfl_2_sva_1;
  wire FFT_but_6_nor_ovfl_2_sva_1;
  wire [23:0] FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1;
  wire [24:0] nl_FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1;
  wire FFT_but_5_and_unfl_4_sva_1;
  wire FFT_but_5_nor_ovfl_4_sva_1;
  wire FFT_but_5_and_unfl_2_sva_1;
  wire FFT_but_5_nor_ovfl_2_sva_1;
  wire FFT_but_1_and_unfl_4_sva_1;
  wire FFT_but_1_nor_ovfl_4_sva_1;
  wire FFT_but_4_and_unfl_5_sva_1;
  wire FFT_but_4_nor_ovfl_5_sva_1;
  wire FFT_but_4_and_unfl_4_sva_1;
  wire FFT_but_4_nor_ovfl_4_sva_1;
  wire FFT_but_4_and_unfl_3_sva_1;
  wire FFT_but_4_nor_ovfl_3_sva_1;
  wire FFT_but_4_and_unfl_2_sva_1;
  wire FFT_but_4_nor_ovfl_2_sva_1;
  wire FFT_but_3_and_unfl_5_sva_1;
  wire FFT_but_3_nor_ovfl_5_sva_1;
  wire FFT_but_3_and_unfl_3_sva_1;
  wire FFT_but_3_nor_ovfl_3_sva_1;
  wire FFT_but_3_and_unfl_2_sva_1;
  wire FFT_but_3_nor_ovfl_2_sva_1;
  wire FFT_but_2_and_unfl_5_sva_1;
  wire FFT_but_2_nor_ovfl_5_sva_1;
  wire FFT_but_2_and_unfl_4_sva_1;
  wire FFT_but_2_nor_ovfl_4_sva_1;
  wire FFT_but_2_and_unfl_3_sva_1;
  wire FFT_but_2_nor_ovfl_3_sva_1;
  wire FFT_but_2_and_unfl_2_sva_1;
  wire FFT_but_2_nor_ovfl_2_sva_1;
  wire FFT_but_1_and_unfl_5_sva_1;
  wire FFT_but_1_nor_ovfl_5_sva_1;
  wire FFT_but_1_and_unfl_3_sva_1;
  wire FFT_but_1_nor_ovfl_3_sva_1;
  wire FFT_but_1_and_unfl_2_sva_1;
  wire FFT_but_1_nor_ovfl_2_sva_1;
  wire FFT_but_and_unfl_5_sva_1;
  wire FFT_but_nor_ovfl_5_sva_1;
  wire FFT_but_and_unfl_4_sva_1;
  wire FFT_but_nor_ovfl_4_sva_1;
  wire FFT_but_and_unfl_3_sva_1;
  wire FFT_but_nor_ovfl_3_sva_1;
  wire FFT_but_and_unfl_2_sva_1;
  wire FFT_but_nor_ovfl_2_sva_1;
  wire FFT_but_10_nor_ovfl_5_sva_1;
  wire FFT_but_10_and_unfl_5_sva_1;
  wire FFT_but_8_nor_ovfl_5_sva_1;
  wire FFT_but_8_and_unfl_5_sva_1;
  wire FFT_but_10_nor_ovfl_3_sva_1;
  wire FFT_but_10_and_unfl_3_sva_1;
  wire FFT_but_8_nor_ovfl_3_sva_1;
  wire FFT_but_8_and_unfl_3_sva_1;
  wire FFT_but_10_nor_ovfl_4_sva_1;
  wire FFT_but_10_and_unfl_4_sva_1;
  wire FFT_but_8_nor_ovfl_4_sva_1;
  wire FFT_but_8_and_unfl_4_sva_1;
  wire FFT_but_10_nor_ovfl_2_sva_1;
  wire FFT_but_10_and_unfl_2_sva_1;
  wire FFT_but_8_nor_ovfl_2_sva_1;
  wire FFT_but_8_and_unfl_2_sva_1;
  wire FFT_but_7_and_unfl_5_sva_1;
  wire FFT_but_7_and_unfl_3_sva_1;
  wire FFT_but_5_and_unfl_5_sva_1;
  wire FFT_but_5_and_unfl_3_sva_1;
  wire FFT_but_11_nor_ovfl_5_sva_1;
  wire FFT_but_11_and_unfl_5_sva_1;
  wire FFT_but_11_nor_ovfl_3_sva_1;
  wire FFT_but_11_and_unfl_3_sva_1;
  wire FFT_but_11_nor_ovfl_4_sva_1;
  wire FFT_but_11_and_unfl_4_sva_1;
  wire FFT_but_11_nor_ovfl_2_sva_1;
  wire FFT_but_11_and_unfl_2_sva_1;
  wire FFT_but_9_nor_ovfl_4_sva_1;
  wire FFT_but_9_and_unfl_4_sva_1;
  wire FFT_but_9_nor_ovfl_2_sva_1;
  wire FFT_but_9_and_unfl_2_sva_1;
  wire FFT_but_9_nor_ovfl_5_sva_1;
  wire FFT_but_9_and_unfl_5_sva_1;
  wire FFT_but_9_nor_ovfl_3_sva_1;
  wire FFT_but_9_and_unfl_3_sva_1;
  reg FFT_but_5_acc_5_psp_sva_22;
  reg FFT_but_5_acc_5_psp_sva_0;
  reg FFT_but_5_acc_9_psp_sva_22;
  reg FFT_but_5_acc_9_psp_sva_0;
  reg FFT_but_7_acc_5_psp_sva_22;
  reg FFT_but_7_acc_5_psp_sva_0;
  reg FFT_but_7_acc_9_psp_sva_22;
  reg FFT_but_7_acc_9_psp_sva_0;
  wire FFT_but_2_conc_148_22;
  wire [20:0] FFT_but_2_conc_148_21_1;
  wire FFT_but_2_conc_148_0;
  wire FFT_but_conc_148_22;
  wire [20:0] FFT_but_conc_148_21_1;
  wire FFT_but_conc_148_0;
  reg [20:0] FFT_but_9_mul_itm_20_0;
  wire output_fft_imag_and_cse;
  wire output_fft_imag_and_8_cse;
  wire output_fft_real_and_12_cse;
  wire FFT_but_11_or_cse;
  wire FFT_but_11_or_20_cse;
  wire while_else_if_acc_itm_29_1;
  wire [45:0] FFT_but_11_acc_8_itm_46_1_1;
  wire [45:0] FFT_but_11_acc_6_itm_46_1_1;
  wire [45:0] FFT_but_9_acc_6_itm_46_1_1;
  wire [45:0] FFT_but_9_acc_8_itm_46_1_1;
  wire reg_while_else_if_if_1_if_slc_while_else_if_if_1_if_or_cse;

  wire[29:0] while_else_if_if_1_if_acc_nl;
  wire[30:0] nl_while_else_if_if_1_if_acc_nl;
  wire[20:0] FFT_but_10_nor_26_nl;
  wire[20:0] FFT_but_8_nor_26_nl;
  wire[20:0] FFT_but_10_nor_20_nl;
  wire[20:0] FFT_but_8_nor_20_nl;
  wire[20:0] FFT_but_10_nor_23_nl;
  wire[20:0] FFT_but_8_nor_23_nl;
  wire[20:0] FFT_but_10_nor_17_nl;
  wire[20:0] FFT_but_8_nor_17_nl;
  wire[20:0] FFT_but_11_nor_26_nl;
  wire[20:0] FFT_but_11_nor_20_nl;
  wire[20:0] FFT_but_11_nor_23_nl;
  wire[20:0] FFT_but_11_nor_17_nl;
  wire[20:0] FFT_but_9_nor_23_nl;
  wire[20:0] FFT_but_9_nor_17_nl;
  wire mux_nl;
  wire nor_20_nl;
  wire or_69_nl;
  wire[29:0] while_else_aelse_2_acc_nl;
  wire[30:0] nl_while_else_aelse_2_acc_nl;
  wire[20:0] FFT_but_7_nor_23_nl;
  wire[20:0] FFT_but_6_nor_23_nl;
  wire[20:0] FFT_but_7_nor_17_nl;
  wire[20:0] FFT_but_6_nor_26_nl;
  wire[20:0] FFT_but_6_nor_20_nl;
  wire[20:0] FFT_but_6_nor_17_nl;
  wire[20:0] FFT_but_5_nor_23_nl;
  wire[20:0] FFT_but_5_nor_17_nl;
  wire[20:0] FFT_but_4_nor_26_nl;
  wire[20:0] FFT_but_4_nor_23_nl;
  wire[20:0] FFT_but_4_nor_20_nl;
  wire[20:0] FFT_but_4_nor_17_nl;
  wire[20:0] FFT_but_5_FFT_but_5_nor_16_nl;
  wire FFT_but_9_FFT_but_9_nor_17_nl;
  wire[20:0] FFT_but_9_FFT_but_9_nor_16_nl;
  wire[20:0] FFT_but_9_nor_26_nl;
  wire FFT_but_9_FFT_but_9_nor_15_nl;
  wire FFT_but_9_FFT_but_9_nor_11_nl;
  wire[20:0] FFT_but_9_FFT_but_9_nor_10_nl;
  wire[20:0] FFT_but_9_nor_20_nl;
  wire FFT_but_9_FFT_but_9_nor_9_nl;
  wire[29:0] while_else_if_acc_nl;
  wire[30:0] nl_while_else_if_acc_nl;
  wire FFT_but_7_FFT_but_3_or_nl;
  wire[20:0] FFT_but_7_FFT_but_3_or_1_nl;
  wire[20:0] FFT_but_3_nor_23_nl;
  wire FFT_but_7_FFT_but_3_or_2_nl;
  wire[20:0] FFT_but_3_nor_26_nl;
  wire[20:0] FFT_but_3_nor_20_nl;
  wire[20:0] FFT_but_3_nor_17_nl;
  wire FFT_but_5_FFT_but_1_or_nl;
  wire[20:0] FFT_but_5_FFT_but_1_or_1_nl;
  wire[20:0] FFT_but_1_nor_23_nl;
  wire FFT_but_5_FFT_but_1_or_2_nl;
  wire[20:0] FFT_but_1_nor_26_nl;
  wire[20:0] FFT_but_1_nor_20_nl;
  wire[20:0] FFT_but_1_nor_17_nl;
  wire[20:0] FFT_but_2_nor_26_nl;
  wire[20:0] FFT_but_2_nor_23_nl;
  wire[20:0] FFT_but_2_nor_20_nl;
  wire[20:0] FFT_but_2_nor_17_nl;
  wire[20:0] FFT_but_nor_26_nl;
  wire[20:0] FFT_but_nor_23_nl;
  wire[20:0] FFT_but_nor_20_nl;
  wire[20:0] FFT_but_nor_17_nl;
  wire FFT_but_11_and_23_nl;
  wire FFT_but_11_and_13_nl;
  wire FFT_but_11_and_18_nl;
  wire FFT_but_11_and_8_nl;
  wire[46:0] FFT_but_11_acc_8_nl;
  wire[47:0] nl_FFT_but_11_acc_8_nl;
  wire[46:0] FFT_but_11_acc_6_nl;
  wire[47:0] nl_FFT_but_11_acc_6_nl;
  wire FFT_but_9_and_18_nl;
  wire FFT_but_9_and_8_nl;
  wire[46:0] FFT_but_9_acc_6_nl;
  wire[47:0] nl_FFT_but_9_acc_6_nl;
  wire FFT_but_9_and_23_nl;
  wire FFT_but_9_and_13_nl;
  wire[46:0] FFT_but_9_acc_8_nl;
  wire[47:0] nl_FFT_but_9_acc_8_nl;
  wire[27:0] while_else_if_3_mux_22_nl;
  wire while_else_if_3_mux_23_nl;
  wire[2:0] while_else_if_3_mux_24_nl;
  wire[3:0] FFT_but_11_FFT_but_11_mux_1_nl;
  wire FFT_but_11_or_25_nl;
  wire FFT_but_11_mux1h_9_nl;
  wire FFT_but_7_FFT_but_7_nor_18_nl;
  wire[20:0] FFT_but_11_mux1h_10_nl;
  wire[20:0] FFT_but_7_FFT_but_7_nor_19_nl;
  wire FFT_but_11_mux1h_11_nl;
  wire FFT_but_7_FFT_but_7_nor_20_nl;

  // Interconnect Declarations for Component Instantiations 
  FFT_COMPORTEMENT_COMPORTEMENT_fsm FFT_COMPORTEMENT_COMPORTEMENT_fsm_inst (
      .clk(clk),
      .rst(rst),
      .fsm_output(fsm_output)
    );
  assign out_real = {while_else_if_3_mux_4 , while_else_if_3_mux_5 , while_else_if_3_mux_6};
  assign out_imag = {while_else_if_3_mux_10 , while_else_if_3_mux_11 , while_else_if_3_mux_12};
  assign reg_while_else_if_if_1_if_slc_while_else_if_if_1_if_or_cse = (fsm_output[0])
      | (fsm_output[8]);
  assign j_or_ssc = or_tmp_55 | j_sva_mx0c1;
  assign j_and_cse = j_or_ssc & (~ j_sva_mx0c1);
  assign output_fft_imag_and_cse = while_else_land_1_lpi_1_dfm & (fsm_output[2]);
  assign output_fft_imag_and_8_cse = while_else_land_1_lpi_1_dfm & (fsm_output[4]);
  assign output_fft_real_and_12_cse = while_else_land_1_lpi_1_dfm & (fsm_output[7]);
  assign data_valid_sink = reg_data_valid_sink_cse;
  assign input_fft_imag_7_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_7_sva_dfm_1,
      or_dcpl_34);
  assign input_fft_real_7_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_7_sva_dfm_1,
      or_dcpl_34);
  assign input_fft_imag_0_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_0_sva_dfm_1,
      or_dcpl_38);
  assign input_fft_real_0_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_0_sva_dfm_1,
      or_dcpl_38);
  assign input_fft_imag_6_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_6_sva_dfm_1,
      or_dcpl_40);
  assign input_fft_real_6_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_6_sva_dfm_1,
      or_dcpl_40);
  assign input_fft_imag_1_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_1_sva_dfm_1,
      or_dcpl_42);
  assign input_fft_real_1_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_1_sva_dfm_1,
      or_dcpl_42);
  assign input_fft_imag_5_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_5_sva_dfm_1,
      or_dcpl_44);
  assign input_fft_real_5_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_5_sva_dfm_1,
      or_dcpl_44);
  assign input_fft_imag_2_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_2_sva_dfm_1,
      or_dcpl_46);
  assign input_fft_real_2_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_2_sva_dfm_1,
      or_dcpl_46);
  assign input_fft_imag_4_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_4_sva_dfm_1,
      or_dcpl_48);
  assign input_fft_real_4_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_4_sva_dfm_1,
      or_dcpl_48);
  assign input_fft_imag_3_sva_dfm_1_mx1 = MUX_v_23_2_2(in_imag, input_fft_imag_3_sva_dfm_1,
      or_dcpl_50);
  assign input_fft_real_3_sva_dfm_1_mx1 = MUX_v_23_2_2(in_real, input_fft_real_3_sva_dfm_1,
      or_dcpl_50);
  assign processing_sva_dfm_1_mx0w0 = (data_valid_source_svs_1 | while_else_land_1_lpi_1_dfm_mx0w0)
      & while_else_unequal_tmp_1;
  assign j_sva_dfm_3_1 = j_sva_3 & while_else_unequal_tmp_1;
  assign while_else_unequal_tmp_1 = ~(j_sva_3 & (~((j_sva_31_4!=28'b0000000000000000000000000000)
      | (j_sva_2_0!=3'b000))));
  assign i_sva_dfm_1_3_mx0 = MUX_s_1_2_2((z_out[3]), i_sva_3, or_dcpl_3);
  assign i_sva_dfm_1_31_4_mx0 = MUX_v_28_2_2((z_out[31:4]), i_sva_31_4, or_dcpl_3);
  assign i_sva_dfm_1_2_0_mx0 = MUX_v_3_2_2((z_out[2:0]), i_sva_2_0, or_dcpl_3);
  assign FFT_but_9_FFT_but_9_nor_17_nl = ~((~((FFT_but_9_acc_9_psp_sva_1[0]) | FFT_but_9_nor_ovfl_5_sva_1))
      | FFT_but_9_and_unfl_5_sva_1);
  assign output_fft_imag_5_0_sva_dfm_mx1 = MUX_s_1_2_2(output_fft_imag_5_0_sva_dfm,
      FFT_but_9_FFT_but_9_nor_17_nl, while_else_land_1_lpi_1_dfm);
  assign FFT_but_9_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_9_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_9_nor_ovfl_5_sva_1));
  assign FFT_but_9_FFT_but_9_nor_16_nl = ~(MUX_v_21_2_2(FFT_but_9_nor_26_nl, 21'b111111111111111111111,
      FFT_but_9_and_unfl_5_sva_1));
  assign output_fft_imag_5_21_1_sva_dfm_mx1 = MUX_v_21_2_2(output_fft_imag_5_21_1_sva_dfm,
      FFT_but_9_FFT_but_9_nor_16_nl, while_else_land_1_lpi_1_dfm);
  assign FFT_but_9_FFT_but_9_nor_15_nl = ~((~((FFT_but_9_acc_9_psp_sva_1[22]) | FFT_but_9_and_unfl_5_sva_1))
      | FFT_but_9_nor_ovfl_5_sva_1);
  assign output_fft_imag_5_22_sva_dfm_mx1 = MUX_s_1_2_2(output_fft_imag_5_22_sva_dfm,
      FFT_but_9_FFT_but_9_nor_15_nl, while_else_land_1_lpi_1_dfm);
  assign FFT_but_9_FFT_but_9_nor_11_nl = ~((~((FFT_but_9_acc_5_psp_sva_1[0]) | FFT_but_9_nor_ovfl_3_sva_1))
      | FFT_but_9_and_unfl_3_sva_1);
  assign output_fft_imag_1_0_sva_dfm_mx1 = MUX_s_1_2_2(output_fft_imag_1_0_sva_dfm,
      FFT_but_9_FFT_but_9_nor_11_nl, while_else_land_1_lpi_1_dfm);
  assign FFT_but_9_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_9_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_9_nor_ovfl_3_sva_1));
  assign FFT_but_9_FFT_but_9_nor_10_nl = ~(MUX_v_21_2_2(FFT_but_9_nor_20_nl, 21'b111111111111111111111,
      FFT_but_9_and_unfl_3_sva_1));
  assign output_fft_imag_1_21_1_sva_dfm_mx1 = MUX_v_21_2_2(output_fft_imag_1_21_1_sva_dfm,
      FFT_but_9_FFT_but_9_nor_10_nl, while_else_land_1_lpi_1_dfm);
  assign FFT_but_9_FFT_but_9_nor_9_nl = ~((~((FFT_but_9_acc_5_psp_sva_1[22]) | FFT_but_9_and_unfl_3_sva_1))
      | FFT_but_9_nor_ovfl_3_sva_1);
  assign output_fft_imag_1_22_sva_dfm_mx1 = MUX_s_1_2_2(output_fft_imag_1_22_sva_dfm,
      FFT_but_9_FFT_but_9_nor_9_nl, while_else_land_1_lpi_1_dfm);
  assign while_else_land_1_lpi_1_dfm_mx0w0 = ~(data_valid_source_svs_1 | (~(i_sva_dfm_1_3_mx0
      & (~((i_sva_dfm_1_31_4_mx0!=28'b0000000000000000000000000000) | (i_sva_dfm_1_2_0_mx0!=3'b000))))));
  assign nl_while_else_if_acc_nl = conv_s2u_29_30({i_sva_31_4 , i_sva_3}) + 30'b111111111111111111111111111111;
  assign while_else_if_acc_nl = nl_while_else_if_acc_nl[29:0];
  assign while_else_if_acc_itm_29_1 = readslicef_30_1_29(while_else_if_acc_nl);
  assign nl_FFT_but_7_acc_12_tmp = conv_s2u_41_42({(~ (FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1[23]))
      , (signext_40_24(~ FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1))}) + conv_s2u_23_42({FFT_but_2_conc_148_22
      , FFT_but_2_conc_148_21_1 , FFT_but_2_conc_148_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_7_acc_12_tmp = nl_FFT_but_7_acc_12_tmp[41:0];
  assign FFT_but_7_nor_ovfl_5_sva_1 = ~((FFT_but_7_acc_12_tmp[41]) | (~((FFT_but_7_acc_12_tmp[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_7_acc_11_tmp = conv_s2u_23_42({FFT_but_2_conc_148_22 , FFT_but_2_conc_148_21_1
      , FFT_but_2_conc_148_0}) + conv_s2u_41_42({(FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1[23])
      , ({{16{FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1[23]}}, FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1})});
  assign FFT_but_7_acc_11_tmp = nl_FFT_but_7_acc_11_tmp[41:0];
  assign FFT_but_7_nor_ovfl_3_sva_1 = ~((FFT_but_7_acc_11_tmp[41]) | (~((FFT_but_7_acc_11_tmp[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_5_acc_12_tmp = conv_s2u_41_42({(~ (FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1[23]))
      , (signext_40_24(~ FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1))}) + conv_s2u_23_42({FFT_but_conc_148_22
      , FFT_but_conc_148_21_1 , FFT_but_conc_148_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_5_acc_12_tmp = nl_FFT_but_5_acc_12_tmp[41:0];
  assign FFT_but_5_nor_ovfl_5_sva_1 = ~((FFT_but_5_acc_12_tmp[41]) | (~((FFT_but_5_acc_12_tmp[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_5_acc_11_tmp = conv_s2u_23_42({FFT_but_conc_148_22 , FFT_but_conc_148_21_1
      , FFT_but_conc_148_0}) + conv_s2u_41_42({(FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1[23])
      , ({{16{FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1[23]}}, FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1})});
  assign FFT_but_5_acc_11_tmp = nl_FFT_but_5_acc_11_tmp[41:0];
  assign FFT_but_5_nor_ovfl_3_sva_1 = ~((FFT_but_5_acc_11_tmp[41]) | (~((FFT_but_5_acc_11_tmp[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_7_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_3_conc_12_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_3_conc_12_ncse_22_sva_1) , (~ FFT_but_3_conc_12_ncse_21_1_sva_1)
      , (~ FFT_but_3_conc_12_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_2_conc_150_22
      , FFT_but_2_conc_150_21_1 , FFT_but_2_conc_150_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_7_acc_7_psp_sva_1 = nl_FFT_but_7_acc_7_psp_sva_1[41:0];
  assign FFT_but_7_nor_ovfl_4_sva_1 = ~((FFT_but_7_acc_7_psp_sva_1[41]) | (~((FFT_but_7_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_7_and_unfl_4_sva_1 = (FFT_but_7_acc_7_psp_sva_1[41]) & (~((FFT_but_7_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_6_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_3_conc_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_3_conc_ncse_22_sva_1) , (~ FFT_but_3_conc_ncse_21_1_sva_1)
      , (~ FFT_but_3_conc_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_2_conc_154_22
      , FFT_but_2_conc_154_21_1 , FFT_but_2_conc_154_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_6_acc_7_psp_sva_1 = nl_FFT_but_6_acc_7_psp_sva_1[41:0];
  assign FFT_but_6_nor_ovfl_4_sva_1 = ~((FFT_but_6_acc_7_psp_sva_1[41]) | (~((FFT_but_6_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_6_and_unfl_4_sva_1 = (FFT_but_6_acc_7_psp_sva_1[41]) & (~((FFT_but_6_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_7_FFT_but_3_or_nl = (~((FFT_but_3_acc_7_psp_sva_1[22]) | FFT_but_3_and_unfl_4_sva_1))
      | FFT_but_3_nor_ovfl_4_sva_1;
  assign FFT_but_3_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_3_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_3_nor_ovfl_4_sva_1));
  assign FFT_but_7_FFT_but_3_or_1_nl = MUX_v_21_2_2(FFT_but_3_nor_23_nl, 21'b111111111111111111111,
      FFT_but_3_and_unfl_4_sva_1);
  assign FFT_but_7_FFT_but_3_or_2_nl = (~((FFT_but_3_acc_7_psp_sva_1[0]) | FFT_but_3_nor_ovfl_4_sva_1))
      | FFT_but_3_and_unfl_4_sva_1;
  assign nl_FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1 = conv_s2s_23_24({FFT_but_7_FFT_but_3_or_nl
      , FFT_but_7_FFT_but_3_or_1_nl , FFT_but_7_FFT_but_3_or_2_nl}) + 24'b000000000000000000000001;
  assign FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1 = nl_FFT_but_7_FFT_but_7_FFT_but_7_acc_psp_sva_1[23:0];
  assign FFT_but_3_conc_12_ncse_22_sva_1 = ~((~((FFT_but_3_acc_9_psp_sva_1[22]) |
      FFT_but_3_and_unfl_5_sva_1)) | FFT_but_3_nor_ovfl_5_sva_1);
  assign FFT_but_3_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_3_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_3_nor_ovfl_5_sva_1));
  assign FFT_but_3_conc_12_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_3_nor_26_nl,
      21'b111111111111111111111, FFT_but_3_and_unfl_5_sva_1));
  assign FFT_but_3_conc_12_ncse_0_sva_1 = ~((~((FFT_but_3_acc_9_psp_sva_1[0]) | FFT_but_3_nor_ovfl_5_sva_1))
      | FFT_but_3_and_unfl_5_sva_1);
  assign nl_FFT_but_7_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_2_conc_150_22 , FFT_but_2_conc_150_21_1
      , FFT_but_2_conc_150_0}) + conv_s2u_41_42({FFT_but_3_conc_12_ncse_22_sva_1
      , (signext_40_23({FFT_but_3_conc_12_ncse_22_sva_1 , FFT_but_3_conc_12_ncse_21_1_sva_1
      , FFT_but_3_conc_12_ncse_0_sva_1}))});
  assign FFT_but_7_acc_3_psp_sva_1 = nl_FFT_but_7_acc_3_psp_sva_1[41:0];
  assign FFT_but_7_and_unfl_2_sva_1 = (FFT_but_7_acc_3_psp_sva_1[41]) & (~((FFT_but_7_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_7_nor_ovfl_2_sva_1 = ~((FFT_but_7_acc_3_psp_sva_1[41]) | (~((FFT_but_7_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_3_acc_7_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_real_7_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_real_7_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_real_3_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_3_acc_7_psp_sva_1 = nl_FFT_but_3_acc_7_psp_sva_1[41:0];
  assign FFT_but_3_and_unfl_4_sva_1 = (FFT_but_3_acc_7_psp_sva_1[41]) & (~((FFT_but_3_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_3_nor_ovfl_4_sva_1 = ~((FFT_but_3_acc_7_psp_sva_1[41]) | (~((FFT_but_3_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_6_acc_9_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_3_conc_10_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_3_conc_10_ncse_22_sva_1) , (~ FFT_but_3_conc_10_ncse_21_1_sva_1)
      , (~ FFT_but_3_conc_10_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_2_conc_152_22
      , FFT_but_2_conc_152_21_1 , FFT_but_2_conc_152_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_6_acc_9_psp_sva_1 = nl_FFT_but_6_acc_9_psp_sva_1[41:0];
  assign FFT_but_6_and_unfl_5_sva_1 = (FFT_but_6_acc_9_psp_sva_1[41]) & (~((FFT_but_6_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_6_nor_ovfl_5_sva_1 = ~((FFT_but_6_acc_9_psp_sva_1[41]) | (~((FFT_but_6_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_3_conc_10_ncse_22_sva_1 = ~((~((FFT_but_3_acc_5_psp_sva_1[22]) |
      FFT_but_3_and_unfl_3_sva_1)) | FFT_but_3_nor_ovfl_3_sva_1);
  assign FFT_but_3_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_3_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_3_nor_ovfl_3_sva_1));
  assign FFT_but_3_conc_10_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_3_nor_20_nl,
      21'b111111111111111111111, FFT_but_3_and_unfl_3_sva_1));
  assign FFT_but_3_conc_10_ncse_0_sva_1 = ~((~((FFT_but_3_acc_5_psp_sva_1[0]) | FFT_but_3_nor_ovfl_3_sva_1))
      | FFT_but_3_and_unfl_3_sva_1);
  assign FFT_but_3_conc_ncse_22_sva_1 = ~((~((FFT_but_3_acc_3_psp_sva_1[22]) | FFT_but_3_and_unfl_2_sva_1))
      | FFT_but_3_nor_ovfl_2_sva_1);
  assign FFT_but_3_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_3_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_3_nor_ovfl_2_sva_1));
  assign FFT_but_3_conc_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_3_nor_17_nl, 21'b111111111111111111111,
      FFT_but_3_and_unfl_2_sva_1));
  assign FFT_but_3_conc_ncse_0_sva_1 = ~((~((FFT_but_3_acc_3_psp_sva_1[0]) | FFT_but_3_nor_ovfl_2_sva_1))
      | FFT_but_3_and_unfl_2_sva_1);
  assign nl_FFT_but_6_acc_5_psp_sva_1 = conv_s2u_23_42({FFT_but_2_conc_152_22 , FFT_but_2_conc_152_21_1
      , FFT_but_2_conc_152_0}) + conv_s2u_41_42({FFT_but_3_conc_10_ncse_22_sva_1
      , (signext_40_23({FFT_but_3_conc_10_ncse_22_sva_1 , FFT_but_3_conc_10_ncse_21_1_sva_1
      , FFT_but_3_conc_10_ncse_0_sva_1}))});
  assign FFT_but_6_acc_5_psp_sva_1 = nl_FFT_but_6_acc_5_psp_sva_1[41:0];
  assign FFT_but_6_and_unfl_3_sva_1 = (FFT_but_6_acc_5_psp_sva_1[41]) & (~((FFT_but_6_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_6_nor_ovfl_3_sva_1 = ~((FFT_but_6_acc_5_psp_sva_1[41]) | (~((FFT_but_6_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_6_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_2_conc_154_22 , FFT_but_2_conc_154_21_1
      , FFT_but_2_conc_154_0}) + conv_s2u_41_42({FFT_but_3_conc_ncse_22_sva_1 , (signext_40_23({FFT_but_3_conc_ncse_22_sva_1
      , FFT_but_3_conc_ncse_21_1_sva_1 , FFT_but_3_conc_ncse_0_sva_1}))});
  assign FFT_but_6_acc_3_psp_sva_1 = nl_FFT_but_6_acc_3_psp_sva_1[41:0];
  assign FFT_but_6_and_unfl_2_sva_1 = (FFT_but_6_acc_3_psp_sva_1[41]) & (~((FFT_but_6_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_6_nor_ovfl_2_sva_1 = ~((FFT_but_6_acc_3_psp_sva_1[41]) | (~((FFT_but_6_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_5_FFT_but_1_or_nl = (~((FFT_but_1_acc_7_psp_sva_1[22]) | FFT_but_1_and_unfl_4_sva_1))
      | FFT_but_1_nor_ovfl_4_sva_1;
  assign FFT_but_1_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_1_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_1_nor_ovfl_4_sva_1));
  assign FFT_but_5_FFT_but_1_or_1_nl = MUX_v_21_2_2(FFT_but_1_nor_23_nl, 21'b111111111111111111111,
      FFT_but_1_and_unfl_4_sva_1);
  assign FFT_but_5_FFT_but_1_or_2_nl = (~((FFT_but_1_acc_7_psp_sva_1[0]) | FFT_but_1_nor_ovfl_4_sva_1))
      | FFT_but_1_and_unfl_4_sva_1;
  assign nl_FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1 = conv_s2s_23_24({FFT_but_5_FFT_but_1_or_nl
      , FFT_but_5_FFT_but_1_or_1_nl , FFT_but_5_FFT_but_1_or_2_nl}) + 24'b000000000000000000000001;
  assign FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1 = nl_FFT_but_5_FFT_but_5_FFT_but_5_acc_psp_sva_1[23:0];
  assign nl_FFT_but_5_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_1_conc_12_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_1_conc_12_ncse_22_sva_1) , (~ FFT_but_1_conc_12_ncse_21_1_sva_1)
      , (~ FFT_but_1_conc_12_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_conc_150_22
      , FFT_but_conc_150_21_1 , FFT_but_conc_150_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_5_acc_7_psp_sva_1 = nl_FFT_but_5_acc_7_psp_sva_1[41:0];
  assign FFT_but_5_and_unfl_4_sva_1 = (FFT_but_5_acc_7_psp_sva_1[41]) & (~((FFT_but_5_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_5_nor_ovfl_4_sva_1 = ~((FFT_but_5_acc_7_psp_sva_1[41]) | (~((FFT_but_5_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_1_conc_12_ncse_22_sva_1 = ~((~((FFT_but_1_acc_9_psp_sva_1[22]) |
      FFT_but_1_and_unfl_5_sva_1)) | FFT_but_1_nor_ovfl_5_sva_1);
  assign FFT_but_1_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_1_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_1_nor_ovfl_5_sva_1));
  assign FFT_but_1_conc_12_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_1_nor_26_nl,
      21'b111111111111111111111, FFT_but_1_and_unfl_5_sva_1));
  assign FFT_but_1_conc_12_ncse_0_sva_1 = ~((~((FFT_but_1_acc_9_psp_sva_1[0]) | FFT_but_1_nor_ovfl_5_sva_1))
      | FFT_but_1_and_unfl_5_sva_1);
  assign nl_FFT_but_5_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_conc_150_22 , FFT_but_conc_150_21_1
      , FFT_but_conc_150_0}) + conv_s2u_41_42({FFT_but_1_conc_12_ncse_22_sva_1 ,
      (signext_40_23({FFT_but_1_conc_12_ncse_22_sva_1 , FFT_but_1_conc_12_ncse_21_1_sva_1
      , FFT_but_1_conc_12_ncse_0_sva_1}))});
  assign FFT_but_5_acc_3_psp_sva_1 = nl_FFT_but_5_acc_3_psp_sva_1[41:0];
  assign FFT_but_5_and_unfl_2_sva_1 = (FFT_but_5_acc_3_psp_sva_1[41]) & (~((FFT_but_5_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_5_nor_ovfl_2_sva_1 = ~((FFT_but_5_acc_3_psp_sva_1[41]) | (~((FFT_but_5_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_1_acc_7_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_real_6_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_real_6_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_real_2_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_1_acc_7_psp_sva_1 = nl_FFT_but_1_acc_7_psp_sva_1[41:0];
  assign FFT_but_1_and_unfl_4_sva_1 = (FFT_but_1_acc_7_psp_sva_1[41]) & (~((FFT_but_1_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_1_nor_ovfl_4_sva_1 = ~((FFT_but_1_acc_7_psp_sva_1[41]) | (~((FFT_but_1_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_4_acc_9_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_1_conc_10_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_1_conc_10_ncse_22_sva_1) , (~ FFT_but_1_conc_10_ncse_21_1_sva_1)
      , (~ FFT_but_1_conc_10_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_conc_152_22
      , FFT_but_conc_152_21_1 , FFT_but_conc_152_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_4_acc_9_psp_sva_1 = nl_FFT_but_4_acc_9_psp_sva_1[41:0];
  assign FFT_but_4_and_unfl_5_sva_1 = (FFT_but_4_acc_9_psp_sva_1[41]) & (~((FFT_but_4_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_4_nor_ovfl_5_sva_1 = ~((FFT_but_4_acc_9_psp_sva_1[41]) | (~((FFT_but_4_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_1_conc_10_ncse_22_sva_1 = ~((~((FFT_but_1_acc_5_psp_sva_1[22]) |
      FFT_but_1_and_unfl_3_sva_1)) | FFT_but_1_nor_ovfl_3_sva_1);
  assign FFT_but_1_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_1_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_1_nor_ovfl_3_sva_1));
  assign FFT_but_1_conc_10_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_1_nor_20_nl,
      21'b111111111111111111111, FFT_but_1_and_unfl_3_sva_1));
  assign FFT_but_1_conc_10_ncse_0_sva_1 = ~((~((FFT_but_1_acc_5_psp_sva_1[0]) | FFT_but_1_nor_ovfl_3_sva_1))
      | FFT_but_1_and_unfl_3_sva_1);
  assign nl_FFT_but_4_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_1_conc_ncse_22_sva_1)
      , (signext_40_23({(~ FFT_but_1_conc_ncse_22_sva_1) , (~ FFT_but_1_conc_ncse_21_1_sva_1)
      , (~ FFT_but_1_conc_ncse_0_sva_1)}))}) + conv_s2u_23_42({FFT_but_conc_154_22
      , FFT_but_conc_154_21_1 , FFT_but_conc_154_0}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_4_acc_7_psp_sva_1 = nl_FFT_but_4_acc_7_psp_sva_1[41:0];
  assign FFT_but_4_and_unfl_4_sva_1 = (FFT_but_4_acc_7_psp_sva_1[41]) & (~((FFT_but_4_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_4_nor_ovfl_4_sva_1 = ~((FFT_but_4_acc_7_psp_sva_1[41]) | (~((FFT_but_4_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_1_conc_ncse_22_sva_1 = ~((~((FFT_but_1_acc_3_psp_sva_1[22]) | FFT_but_1_and_unfl_2_sva_1))
      | FFT_but_1_nor_ovfl_2_sva_1);
  assign FFT_but_1_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_1_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_1_nor_ovfl_2_sva_1));
  assign FFT_but_1_conc_ncse_21_1_sva_1 = ~(MUX_v_21_2_2(FFT_but_1_nor_17_nl, 21'b111111111111111111111,
      FFT_but_1_and_unfl_2_sva_1));
  assign FFT_but_1_conc_ncse_0_sva_1 = ~((~((FFT_but_1_acc_3_psp_sva_1[0]) | FFT_but_1_nor_ovfl_2_sva_1))
      | FFT_but_1_and_unfl_2_sva_1);
  assign nl_FFT_but_4_acc_5_psp_sva_1 = conv_s2u_23_42({FFT_but_conc_152_22 , FFT_but_conc_152_21_1
      , FFT_but_conc_152_0}) + conv_s2u_41_42({FFT_but_1_conc_10_ncse_22_sva_1 ,
      (signext_40_23({FFT_but_1_conc_10_ncse_22_sva_1 , FFT_but_1_conc_10_ncse_21_1_sva_1
      , FFT_but_1_conc_10_ncse_0_sva_1}))});
  assign FFT_but_4_acc_5_psp_sva_1 = nl_FFT_but_4_acc_5_psp_sva_1[41:0];
  assign FFT_but_4_and_unfl_3_sva_1 = (FFT_but_4_acc_5_psp_sva_1[41]) & (~((FFT_but_4_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_4_nor_ovfl_3_sva_1 = ~((FFT_but_4_acc_5_psp_sva_1[41]) | (~((FFT_but_4_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_4_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_conc_154_22 , FFT_but_conc_154_21_1
      , FFT_but_conc_154_0}) + conv_s2u_41_42({FFT_but_1_conc_ncse_22_sva_1 , (signext_40_23({FFT_but_1_conc_ncse_22_sva_1
      , FFT_but_1_conc_ncse_21_1_sva_1 , FFT_but_1_conc_ncse_0_sva_1}))});
  assign FFT_but_4_acc_3_psp_sva_1 = nl_FFT_but_4_acc_3_psp_sva_1[41:0];
  assign FFT_but_4_and_unfl_2_sva_1 = (FFT_but_4_acc_3_psp_sva_1[41]) & (~((FFT_but_4_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_4_nor_ovfl_2_sva_1 = ~((FFT_but_4_acc_3_psp_sva_1[41]) | (~((FFT_but_4_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_3_acc_9_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_imag_7_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_imag_7_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_imag_3_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_3_acc_9_psp_sva_1 = nl_FFT_but_3_acc_9_psp_sva_1[41:0];
  assign FFT_but_3_and_unfl_5_sva_1 = (FFT_but_3_acc_9_psp_sva_1[41]) & (~((FFT_but_3_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_3_nor_ovfl_5_sva_1 = ~((FFT_but_3_acc_9_psp_sva_1[41]) | (~((FFT_but_3_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_3_acc_5_psp_sva_1 = conv_s2u_23_42(input_fft_imag_3_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_imag_7_sva_dfm_1_mx1[22]) , ({{17{input_fft_imag_7_sva_dfm_1_mx1[22]}},
      input_fft_imag_7_sva_dfm_1_mx1})});
  assign FFT_but_3_acc_5_psp_sva_1 = nl_FFT_but_3_acc_5_psp_sva_1[41:0];
  assign FFT_but_3_and_unfl_3_sva_1 = (FFT_but_3_acc_5_psp_sva_1[41]) & (~((FFT_but_3_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_3_nor_ovfl_3_sva_1 = ~((FFT_but_3_acc_5_psp_sva_1[41]) | (~((FFT_but_3_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_3_acc_3_psp_sva_1 = conv_s2u_23_42(input_fft_real_3_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_real_7_sva_dfm_1_mx1[22]) , ({{17{input_fft_real_7_sva_dfm_1_mx1[22]}},
      input_fft_real_7_sva_dfm_1_mx1})});
  assign FFT_but_3_acc_3_psp_sva_1 = nl_FFT_but_3_acc_3_psp_sva_1[41:0];
  assign FFT_but_3_and_unfl_2_sva_1 = (FFT_but_3_acc_3_psp_sva_1[41]) & (~((FFT_but_3_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_3_nor_ovfl_2_sva_1 = ~((FFT_but_3_acc_3_psp_sva_1[41]) | (~((FFT_but_3_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_2_acc_9_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_imag_5_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_imag_5_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_imag_1_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_2_acc_9_psp_sva_1 = nl_FFT_but_2_acc_9_psp_sva_1[41:0];
  assign FFT_but_2_and_unfl_5_sva_1 = (FFT_but_2_acc_9_psp_sva_1[41]) & (~((FFT_but_2_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_2_nor_ovfl_5_sva_1 = ~((FFT_but_2_acc_9_psp_sva_1[41]) | (~((FFT_but_2_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_2_acc_7_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_real_5_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_real_5_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_real_1_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_2_acc_7_psp_sva_1 = nl_FFT_but_2_acc_7_psp_sva_1[41:0];
  assign FFT_but_2_and_unfl_4_sva_1 = (FFT_but_2_acc_7_psp_sva_1[41]) & (~((FFT_but_2_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_2_nor_ovfl_4_sva_1 = ~((FFT_but_2_acc_7_psp_sva_1[41]) | (~((FFT_but_2_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_2_acc_5_psp_sva_1 = conv_s2u_23_42(input_fft_imag_1_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_imag_5_sva_dfm_1_mx1[22]) , ({{17{input_fft_imag_5_sva_dfm_1_mx1[22]}},
      input_fft_imag_5_sva_dfm_1_mx1})});
  assign FFT_but_2_acc_5_psp_sva_1 = nl_FFT_but_2_acc_5_psp_sva_1[41:0];
  assign FFT_but_2_and_unfl_3_sva_1 = (FFT_but_2_acc_5_psp_sva_1[41]) & (~((FFT_but_2_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_2_nor_ovfl_3_sva_1 = ~((FFT_but_2_acc_5_psp_sva_1[41]) | (~((FFT_but_2_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_2_acc_3_psp_sva_1 = conv_s2u_23_42(input_fft_real_1_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_real_5_sva_dfm_1_mx1[22]) , ({{17{input_fft_real_5_sva_dfm_1_mx1[22]}},
      input_fft_real_5_sva_dfm_1_mx1})});
  assign FFT_but_2_acc_3_psp_sva_1 = nl_FFT_but_2_acc_3_psp_sva_1[41:0];
  assign FFT_but_2_and_unfl_2_sva_1 = (FFT_but_2_acc_3_psp_sva_1[41]) & (~((FFT_but_2_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_2_nor_ovfl_2_sva_1 = ~((FFT_but_2_acc_3_psp_sva_1[41]) | (~((FFT_but_2_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_1_acc_9_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_imag_6_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_imag_6_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_imag_2_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_1_acc_9_psp_sva_1 = nl_FFT_but_1_acc_9_psp_sva_1[41:0];
  assign FFT_but_1_and_unfl_5_sva_1 = (FFT_but_1_acc_9_psp_sva_1[41]) & (~((FFT_but_1_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_1_nor_ovfl_5_sva_1 = ~((FFT_but_1_acc_9_psp_sva_1[41]) | (~((FFT_but_1_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_1_acc_5_psp_sva_1 = conv_s2u_23_42(input_fft_imag_2_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_imag_6_sva_dfm_1_mx1[22]) , ({{17{input_fft_imag_6_sva_dfm_1_mx1[22]}},
      input_fft_imag_6_sva_dfm_1_mx1})});
  assign FFT_but_1_acc_5_psp_sva_1 = nl_FFT_but_1_acc_5_psp_sva_1[41:0];
  assign FFT_but_1_and_unfl_3_sva_1 = (FFT_but_1_acc_5_psp_sva_1[41]) & (~((FFT_but_1_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_1_nor_ovfl_3_sva_1 = ~((FFT_but_1_acc_5_psp_sva_1[41]) | (~((FFT_but_1_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_1_acc_3_psp_sva_1 = conv_s2u_23_42(input_fft_real_2_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_real_6_sva_dfm_1_mx1[22]) , ({{17{input_fft_real_6_sva_dfm_1_mx1[22]}},
      input_fft_real_6_sva_dfm_1_mx1})});
  assign FFT_but_1_acc_3_psp_sva_1 = nl_FFT_but_1_acc_3_psp_sva_1[41:0];
  assign FFT_but_1_and_unfl_2_sva_1 = (FFT_but_1_acc_3_psp_sva_1[41]) & (~((FFT_but_1_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_1_nor_ovfl_2_sva_1 = ~((FFT_but_1_acc_3_psp_sva_1[41]) | (~((FFT_but_1_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_acc_9_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_imag_4_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_imag_4_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_imag_0_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_acc_9_psp_sva_1 = nl_FFT_but_acc_9_psp_sva_1[41:0];
  assign FFT_but_and_unfl_5_sva_1 = (FFT_but_acc_9_psp_sva_1[41]) & (~((FFT_but_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_nor_ovfl_5_sva_1 = ~((FFT_but_acc_9_psp_sva_1[41]) | (~((FFT_but_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_acc_7_psp_sva_1 = conv_s2u_41_42({(~ (input_fft_real_4_sva_dfm_1_mx1[22]))
      , (signext_40_23(~ input_fft_real_4_sva_dfm_1_mx1))}) + conv_s2u_23_42(input_fft_real_0_sva_dfm_1_mx1)
      + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_acc_7_psp_sva_1 = nl_FFT_but_acc_7_psp_sva_1[41:0];
  assign FFT_but_and_unfl_4_sva_1 = (FFT_but_acc_7_psp_sva_1[41]) & (~((FFT_but_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_nor_ovfl_4_sva_1 = ~((FFT_but_acc_7_psp_sva_1[41]) | (~((FFT_but_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_acc_5_psp_sva_1 = conv_s2u_23_42(input_fft_imag_0_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_imag_4_sva_dfm_1_mx1[22]) , ({{17{input_fft_imag_4_sva_dfm_1_mx1[22]}},
      input_fft_imag_4_sva_dfm_1_mx1})});
  assign FFT_but_acc_5_psp_sva_1 = nl_FFT_but_acc_5_psp_sva_1[41:0];
  assign FFT_but_and_unfl_3_sva_1 = (FFT_but_acc_5_psp_sva_1[41]) & (~((FFT_but_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_nor_ovfl_3_sva_1 = ~((FFT_but_acc_5_psp_sva_1[41]) | (~((FFT_but_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign nl_FFT_but_acc_3_psp_sva_1 = conv_s2u_23_42(input_fft_real_0_sva_dfm_1_mx1)
      + conv_s2u_41_42({(input_fft_real_4_sva_dfm_1_mx1[22]) , ({{17{input_fft_real_4_sva_dfm_1_mx1[22]}},
      input_fft_real_4_sva_dfm_1_mx1})});
  assign FFT_but_acc_3_psp_sva_1 = nl_FFT_but_acc_3_psp_sva_1[41:0];
  assign FFT_but_and_unfl_2_sva_1 = (FFT_but_acc_3_psp_sva_1[41]) & (~((FFT_but_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_nor_ovfl_2_sva_1 = ~((FFT_but_acc_3_psp_sva_1[41]) | (~((FFT_but_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_2_conc_148_22 = ~((~((FFT_but_2_acc_9_psp_sva_1[22]) | FFT_but_2_and_unfl_5_sva_1))
      | FFT_but_2_nor_ovfl_5_sva_1);
  assign FFT_but_2_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_2_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_2_nor_ovfl_5_sva_1));
  assign FFT_but_2_conc_148_21_1 = ~(MUX_v_21_2_2(FFT_but_2_nor_26_nl, 21'b111111111111111111111,
      FFT_but_2_and_unfl_5_sva_1));
  assign FFT_but_2_conc_148_0 = ~((~((FFT_but_2_acc_9_psp_sva_1[0]) | FFT_but_2_nor_ovfl_5_sva_1))
      | FFT_but_2_and_unfl_5_sva_1);
  assign FFT_but_2_conc_150_22 = ~((~((FFT_but_2_acc_7_psp_sva_1[22]) | FFT_but_2_and_unfl_4_sva_1))
      | FFT_but_2_nor_ovfl_4_sva_1);
  assign FFT_but_2_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_2_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_2_nor_ovfl_4_sva_1));
  assign FFT_but_2_conc_150_21_1 = ~(MUX_v_21_2_2(FFT_but_2_nor_23_nl, 21'b111111111111111111111,
      FFT_but_2_and_unfl_4_sva_1));
  assign FFT_but_2_conc_150_0 = ~((~((FFT_but_2_acc_7_psp_sva_1[0]) | FFT_but_2_nor_ovfl_4_sva_1))
      | FFT_but_2_and_unfl_4_sva_1);
  assign FFT_but_2_conc_152_22 = ~((~((FFT_but_2_acc_5_psp_sva_1[22]) | FFT_but_2_and_unfl_3_sva_1))
      | FFT_but_2_nor_ovfl_3_sva_1);
  assign FFT_but_2_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_2_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_2_nor_ovfl_3_sva_1));
  assign FFT_but_2_conc_152_21_1 = ~(MUX_v_21_2_2(FFT_but_2_nor_20_nl, 21'b111111111111111111111,
      FFT_but_2_and_unfl_3_sva_1));
  assign FFT_but_2_conc_152_0 = ~((~((FFT_but_2_acc_5_psp_sva_1[0]) | FFT_but_2_nor_ovfl_3_sva_1))
      | FFT_but_2_and_unfl_3_sva_1);
  assign FFT_but_2_conc_154_22 = ~((~((FFT_but_2_acc_3_psp_sva_1[22]) | FFT_but_2_and_unfl_2_sva_1))
      | FFT_but_2_nor_ovfl_2_sva_1);
  assign FFT_but_2_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_2_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_2_nor_ovfl_2_sva_1));
  assign FFT_but_2_conc_154_21_1 = ~(MUX_v_21_2_2(FFT_but_2_nor_17_nl, 21'b111111111111111111111,
      FFT_but_2_and_unfl_2_sva_1));
  assign FFT_but_2_conc_154_0 = ~((~((FFT_but_2_acc_3_psp_sva_1[0]) | FFT_but_2_nor_ovfl_2_sva_1))
      | FFT_but_2_and_unfl_2_sva_1);
  assign FFT_but_conc_148_22 = ~((~((FFT_but_acc_9_psp_sva_1[22]) | FFT_but_and_unfl_5_sva_1))
      | FFT_but_nor_ovfl_5_sva_1);
  assign FFT_but_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_acc_9_psp_sva_1[21:1]), 21'b111111111111111111111,
      FFT_but_nor_ovfl_5_sva_1));
  assign FFT_but_conc_148_21_1 = ~(MUX_v_21_2_2(FFT_but_nor_26_nl, 21'b111111111111111111111,
      FFT_but_and_unfl_5_sva_1));
  assign FFT_but_conc_148_0 = ~((~((FFT_but_acc_9_psp_sva_1[0]) | FFT_but_nor_ovfl_5_sva_1))
      | FFT_but_and_unfl_5_sva_1);
  assign FFT_but_conc_150_22 = ~((~((FFT_but_acc_7_psp_sva_1[22]) | FFT_but_and_unfl_4_sva_1))
      | FFT_but_nor_ovfl_4_sva_1);
  assign FFT_but_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_acc_7_psp_sva_1[21:1]), 21'b111111111111111111111,
      FFT_but_nor_ovfl_4_sva_1));
  assign FFT_but_conc_150_21_1 = ~(MUX_v_21_2_2(FFT_but_nor_23_nl, 21'b111111111111111111111,
      FFT_but_and_unfl_4_sva_1));
  assign FFT_but_conc_150_0 = ~((~((FFT_but_acc_7_psp_sva_1[0]) | FFT_but_nor_ovfl_4_sva_1))
      | FFT_but_and_unfl_4_sva_1);
  assign FFT_but_conc_152_22 = ~((~((FFT_but_acc_5_psp_sva_1[22]) | FFT_but_and_unfl_3_sva_1))
      | FFT_but_nor_ovfl_3_sva_1);
  assign FFT_but_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_acc_5_psp_sva_1[21:1]), 21'b111111111111111111111,
      FFT_but_nor_ovfl_3_sva_1));
  assign FFT_but_conc_152_21_1 = ~(MUX_v_21_2_2(FFT_but_nor_20_nl, 21'b111111111111111111111,
      FFT_but_and_unfl_3_sva_1));
  assign FFT_but_conc_152_0 = ~((~((FFT_but_acc_5_psp_sva_1[0]) | FFT_but_nor_ovfl_3_sva_1))
      | FFT_but_and_unfl_3_sva_1);
  assign FFT_but_conc_154_22 = ~((~((FFT_but_acc_3_psp_sva_1[22]) | FFT_but_and_unfl_2_sva_1))
      | FFT_but_nor_ovfl_2_sva_1);
  assign FFT_but_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_acc_3_psp_sva_1[21:1]), 21'b111111111111111111111,
      FFT_but_nor_ovfl_2_sva_1));
  assign FFT_but_conc_154_21_1 = ~(MUX_v_21_2_2(FFT_but_nor_17_nl, 21'b111111111111111111111,
      FFT_but_and_unfl_2_sva_1));
  assign FFT_but_conc_154_0 = ~((~((FFT_but_acc_3_psp_sva_1[0]) | FFT_but_nor_ovfl_2_sva_1))
      | FFT_but_and_unfl_2_sva_1);
  assign nl_FFT_but_10_acc_9_psp_sva_1 = conv_s2u_41_42({(~ (FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1[23]))
      , (signext_40_24(~ FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1))}) + conv_s2u_23_42({FFT_but_4_conc_12_ncse_22_sva
      , FFT_but_4_conc_12_ncse_21_1_sva , FFT_but_4_conc_12_ncse_0_sva}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_10_acc_9_psp_sva_1 = nl_FFT_but_10_acc_9_psp_sva_1[41:0];
  assign FFT_but_10_nor_ovfl_5_sva_1 = ~((FFT_but_10_acc_9_psp_sva_1[41]) | (~((FFT_but_10_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_10_and_unfl_5_sva_1 = (FFT_but_10_acc_9_psp_sva_1[41]) & (~((FFT_but_10_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_8_acc_9_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_6_conc_10_ncse_22_sva)
      , (signext_40_23({(~ FFT_but_6_conc_10_ncse_22_sva) , (~ FFT_but_6_conc_10_ncse_21_1_sva)
      , (~ FFT_but_6_conc_10_ncse_0_sva)}))}) + conv_s2u_23_42({FFT_but_4_conc_10_ncse_22_sva
      , FFT_but_4_conc_10_ncse_21_1_sva , FFT_but_4_conc_10_ncse_0_sva}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_8_acc_9_psp_sva_1 = nl_FFT_but_8_acc_9_psp_sva_1[41:0];
  assign FFT_but_8_nor_ovfl_5_sva_1 = ~((FFT_but_8_acc_9_psp_sva_1[41]) | (~((FFT_but_8_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_8_and_unfl_5_sva_1 = (FFT_but_8_acc_9_psp_sva_1[41]) & (~((FFT_but_8_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_10_acc_5_psp_sva_1 = conv_s2u_23_42({FFT_but_4_conc_12_ncse_22_sva
      , FFT_but_4_conc_12_ncse_21_1_sva , FFT_but_4_conc_12_ncse_0_sva}) + conv_s2u_41_42({(FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1[23])
      , ({{16{FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1[23]}}, FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1})});
  assign FFT_but_10_acc_5_psp_sva_1 = nl_FFT_but_10_acc_5_psp_sva_1[41:0];
  assign FFT_but_10_nor_ovfl_3_sva_1 = ~((FFT_but_10_acc_5_psp_sva_1[41]) | (~((FFT_but_10_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_10_and_unfl_3_sva_1 = (FFT_but_10_acc_5_psp_sva_1[41]) & (~((FFT_but_10_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_8_acc_5_psp_sva_1 = conv_s2u_23_42({FFT_but_4_conc_10_ncse_22_sva
      , FFT_but_4_conc_10_ncse_21_1_sva , FFT_but_4_conc_10_ncse_0_sva}) + conv_s2u_41_42({FFT_but_6_conc_10_ncse_22_sva
      , (signext_40_23({FFT_but_6_conc_10_ncse_22_sva , FFT_but_6_conc_10_ncse_21_1_sva
      , FFT_but_6_conc_10_ncse_0_sva}))});
  assign FFT_but_8_acc_5_psp_sva_1 = nl_FFT_but_8_acc_5_psp_sva_1[41:0];
  assign FFT_but_8_nor_ovfl_3_sva_1 = ~((FFT_but_8_acc_5_psp_sva_1[41]) | (~((FFT_but_8_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_8_and_unfl_3_sva_1 = (FFT_but_8_acc_5_psp_sva_1[41]) & (~((FFT_but_8_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_10_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_6_conc_12_ncse_22_sva)
      , (signext_40_23({(~ FFT_but_6_conc_12_ncse_22_sva) , (~ FFT_but_6_conc_12_ncse_21_1_sva)
      , (~ FFT_but_6_conc_12_ncse_0_sva)}))}) + conv_s2u_23_42({FFT_but_4_conc_11_ncse_22_sva
      , FFT_but_4_conc_11_ncse_21_1_sva , FFT_but_4_conc_11_ncse_0_sva}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_10_acc_7_psp_sva_1 = nl_FFT_but_10_acc_7_psp_sva_1[41:0];
  assign FFT_but_10_nor_ovfl_4_sva_1 = ~((FFT_but_10_acc_7_psp_sva_1[41]) | (~((FFT_but_10_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_10_and_unfl_4_sva_1 = (FFT_but_10_acc_7_psp_sva_1[41]) & (~((FFT_but_10_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_8_acc_7_psp_sva_1 = conv_s2u_41_42({(~ FFT_but_6_conc_ncse_22_sva)
      , (signext_40_23({(~ FFT_but_6_conc_ncse_22_sva) , (~ FFT_but_6_conc_ncse_21_1_sva)
      , (~ FFT_but_6_conc_ncse_0_sva)}))}) + conv_s2u_23_42({FFT_but_4_conc_ncse_22_sva
      , FFT_but_4_conc_ncse_21_1_sva , FFT_but_4_conc_ncse_0_sva}) + 42'b000000000000000000000000000000000000000001;
  assign FFT_but_8_acc_7_psp_sva_1 = nl_FFT_but_8_acc_7_psp_sva_1[41:0];
  assign FFT_but_8_nor_ovfl_4_sva_1 = ~((FFT_but_8_acc_7_psp_sva_1[41]) | (~((FFT_but_8_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_8_and_unfl_4_sva_1 = (FFT_but_8_acc_7_psp_sva_1[41]) & (~((FFT_but_8_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_10_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_4_conc_11_ncse_22_sva
      , FFT_but_4_conc_11_ncse_21_1_sva , FFT_but_4_conc_11_ncse_0_sva}) + conv_s2u_41_42({FFT_but_6_conc_12_ncse_22_sva
      , (signext_40_23({FFT_but_6_conc_12_ncse_22_sva , FFT_but_6_conc_12_ncse_21_1_sva
      , FFT_but_6_conc_12_ncse_0_sva}))});
  assign FFT_but_10_acc_3_psp_sva_1 = nl_FFT_but_10_acc_3_psp_sva_1[41:0];
  assign FFT_but_10_nor_ovfl_2_sva_1 = ~((FFT_but_10_acc_3_psp_sva_1[41]) | (~((FFT_but_10_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_10_and_unfl_2_sva_1 = (FFT_but_10_acc_3_psp_sva_1[41]) & (~((FFT_but_10_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_8_acc_3_psp_sva_1 = conv_s2u_23_42({FFT_but_4_conc_ncse_22_sva
      , FFT_but_4_conc_ncse_21_1_sva , FFT_but_4_conc_ncse_0_sva}) + conv_s2u_41_42({FFT_but_6_conc_ncse_22_sva
      , (signext_40_23({FFT_but_6_conc_ncse_22_sva , FFT_but_6_conc_ncse_21_1_sva
      , FFT_but_6_conc_ncse_0_sva}))});
  assign FFT_but_8_acc_3_psp_sva_1 = nl_FFT_but_8_acc_3_psp_sva_1[41:0];
  assign FFT_but_8_nor_ovfl_2_sva_1 = ~((FFT_but_8_acc_3_psp_sva_1[41]) | (~((FFT_but_8_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_8_and_unfl_2_sva_1 = (FFT_but_8_acc_3_psp_sva_1[41]) & (~((FFT_but_8_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_7_and_unfl_5_sva_1 = FFT_but_7_acc_9_psp_sva_41 & FFT_but_7_nand_3_itm;
  assign nl_FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1 = conv_s2s_23_24({FFT_but_10_FFT_but_6_or_itm
      , FFT_but_10_FFT_but_6_or_1_itm , FFT_but_10_FFT_but_6_or_2_itm}) + 24'b000000000000000000000001;
  assign FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1 = nl_FFT_but_10_FFT_but_10_FFT_but_10_acc_psp_sva_1[23:0];
  assign FFT_but_7_and_unfl_3_sva_1 = FFT_but_7_acc_5_psp_sva_41 & FFT_but_7_nand_1_itm;
  assign FFT_but_5_and_unfl_5_sva_1 = FFT_but_5_acc_9_psp_sva_41 & FFT_but_5_nand_3_itm;
  assign FFT_but_5_and_unfl_3_sva_1 = FFT_but_5_acc_5_psp_sva_41 & FFT_but_5_nand_1_itm;
  assign FFT_but_11_and_23_nl = (FFT_but_11_acc_8_itm_46_1_1[3]) & ((FFT_but_11_acc_8_itm_46_1_1[0])
      | (FFT_but_11_acc_8_itm_46_1_1[1]) | (FFT_but_11_acc_8_itm_46_1_1[2]) | (FFT_but_11_acc_8_itm_46_1_1[4]));
  assign nl_FFT_but_11_acc_9_psp_sva_1 = (FFT_but_11_acc_8_itm_46_1_1[45:4]) + conv_u2s_1_42(FFT_but_11_and_23_nl);
  assign FFT_but_11_acc_9_psp_sva_1 = nl_FFT_but_11_acc_9_psp_sva_1[41:0];
  assign FFT_but_11_nor_ovfl_5_sva_1 = ~((FFT_but_11_acc_9_psp_sva_1[41]) | (~((FFT_but_11_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_11_and_unfl_5_sva_1 = (FFT_but_11_acc_9_psp_sva_1[41]) & (~((FFT_but_11_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_11_and_13_nl = (FFT_but_11_acc_12_psp_sva[3]) & ((FFT_but_11_acc_12_psp_sva[2:0]!=3'b000)
      | (FFT_but_11_acc_11_psp_sva_1[0]));
  assign nl_FFT_but_11_acc_5_psp_sva_1 = FFT_but_11_acc_11_psp_sva_1 + conv_u2s_1_42(FFT_but_11_and_13_nl);
  assign FFT_but_11_acc_5_psp_sva_1 = nl_FFT_but_11_acc_5_psp_sva_1[41:0];
  assign FFT_but_11_nor_ovfl_3_sva_1 = ~((FFT_but_11_acc_5_psp_sva_1[41]) | (~((FFT_but_11_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_11_and_unfl_3_sva_1 = (FFT_but_11_acc_5_psp_sva_1[41]) & (~((FFT_but_11_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_11_and_18_nl = (FFT_but_11_acc_6_itm_46_1_1[3]) & ((FFT_but_11_acc_6_itm_46_1_1[0])
      | (FFT_but_11_acc_6_itm_46_1_1[1]) | (FFT_but_11_acc_6_itm_46_1_1[2]) | (FFT_but_11_acc_6_itm_46_1_1[4]));
  assign nl_FFT_but_11_acc_7_psp_sva_1 = (FFT_but_11_acc_6_itm_46_1_1[45:4]) + conv_u2s_1_42(FFT_but_11_and_18_nl);
  assign FFT_but_11_acc_7_psp_sva_1 = nl_FFT_but_11_acc_7_psp_sva_1[41:0];
  assign FFT_but_11_nor_ovfl_4_sva_1 = ~((FFT_but_11_acc_7_psp_sva_1[41]) | (~((FFT_but_11_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_11_and_unfl_4_sva_1 = (FFT_but_11_acc_7_psp_sva_1[41]) & (~((FFT_but_11_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_11_and_8_nl = (FFT_but_11_acc_psp_sva[3]) & ((FFT_but_11_acc_psp_sva[2:0]!=3'b000)
      | (FFT_but_11_acc_10_psp_sva_1[0]));
  assign nl_FFT_but_11_acc_3_psp_sva_1 = FFT_but_11_acc_10_psp_sva_1 + conv_u2s_1_42(FFT_but_11_and_8_nl);
  assign FFT_but_11_acc_3_psp_sva_1 = nl_FFT_but_11_acc_3_psp_sva_1[41:0];
  assign FFT_but_11_nor_ovfl_2_sva_1 = ~((FFT_but_11_acc_3_psp_sva_1[41]) | (~((FFT_but_11_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_11_and_unfl_2_sva_1 = (FFT_but_11_acc_3_psp_sva_1[41]) & (~((FFT_but_11_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_11_acc_8_nl = conv_s2s_46_47({(~ (FFT_but_11_acc_12_psp_sva[27]))
      , (signext_44_28(~ FFT_but_11_acc_12_psp_sva)) , 1'b1}) + conv_s2s_28_47({FFT_but_5_conc_12_ncse_22_sva
      , FFT_but_9_mul_itm_20_0 , FFT_but_5_conc_12_ncse_0_sva , 5'b00000}) + 47'b00000000000000000000000000000000000000000000001;
  assign FFT_but_11_acc_8_nl = nl_FFT_but_11_acc_8_nl[46:0];
  assign FFT_but_11_acc_8_itm_46_1_1 = readslicef_47_46_1(FFT_but_11_acc_8_nl);
  assign nl_FFT_but_11_acc_6_nl = conv_s2s_46_47({(~ (FFT_but_11_acc_psp_sva[27]))
      , (signext_44_28(~ FFT_but_11_acc_psp_sva)) , 1'b1}) + conv_s2s_28_47({FFT_but_5_conc_11_ncse_22_sva
      , FFT_but_5_conc_11_ncse_21_1_sva , FFT_but_5_conc_11_ncse_0_sva , 5'b00000})
      + 47'b00000000000000000000000000000000000000000000001;
  assign FFT_but_11_acc_6_nl = nl_FFT_but_11_acc_6_nl[46:0];
  assign FFT_but_11_acc_6_itm_46_1_1 = readslicef_47_46_1(FFT_but_11_acc_6_nl);
  assign nl_FFT_but_11_acc_11_psp_sva_1 = conv_s2u_23_42({FFT_but_5_conc_12_ncse_22_sva
      , FFT_but_9_mul_itm_20_0 , FFT_but_5_conc_12_ncse_0_sva}) + conv_s2u_41_42({(FFT_but_11_acc_12_psp_sva[27])
      , (signext_40_24(FFT_but_11_acc_12_psp_sva[27:4]))});
  assign FFT_but_11_acc_11_psp_sva_1 = nl_FFT_but_11_acc_11_psp_sva_1[41:0];
  assign nl_FFT_but_11_acc_10_psp_sva_1 = conv_s2u_23_42({FFT_but_5_conc_11_ncse_22_sva
      , FFT_but_5_conc_11_ncse_21_1_sva , FFT_but_5_conc_11_ncse_0_sva}) + conv_s2u_41_42({(FFT_but_11_acc_psp_sva[27])
      , (signext_40_24(FFT_but_11_acc_psp_sva[27:4]))});
  assign FFT_but_11_acc_10_psp_sva_1 = nl_FFT_but_11_acc_10_psp_sva_1[41:0];
  assign FFT_but_9_and_18_nl = (FFT_but_9_acc_6_itm_46_1_1[3]) & ((FFT_but_9_acc_6_itm_46_1_1[0])
      | (FFT_but_9_acc_6_itm_46_1_1[1]) | (FFT_but_9_acc_6_itm_46_1_1[2]) | (FFT_but_9_acc_6_itm_46_1_1[4]));
  assign nl_FFT_but_9_acc_7_psp_sva_1 = (FFT_but_9_acc_6_itm_46_1_1[45:4]) + conv_u2s_1_42(FFT_but_9_and_18_nl);
  assign FFT_but_9_acc_7_psp_sva_1 = nl_FFT_but_9_acc_7_psp_sva_1[41:0];
  assign FFT_but_9_nor_ovfl_4_sva_1 = ~((FFT_but_9_acc_7_psp_sva_1[41]) | (~((FFT_but_9_acc_7_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_9_and_unfl_4_sva_1 = (FFT_but_9_acc_7_psp_sva_1[41]) & (~((FFT_but_9_acc_7_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_9_and_8_nl = (FFT_but_9_acc_psp_sva[3]) & ((FFT_but_9_acc_psp_sva[2:0]!=3'b000)
      | (FFT_but_9_acc_10_psp_sva_1[0]));
  assign nl_FFT_but_9_acc_3_psp_sva_1 = FFT_but_9_acc_10_psp_sva_1 + conv_u2s_1_42(FFT_but_9_and_8_nl);
  assign FFT_but_9_acc_3_psp_sva_1 = nl_FFT_but_9_acc_3_psp_sva_1[41:0];
  assign FFT_but_9_nor_ovfl_2_sva_1 = ~((FFT_but_9_acc_3_psp_sva_1[41]) | (~((FFT_but_9_acc_3_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_9_and_unfl_2_sva_1 = (FFT_but_9_acc_3_psp_sva_1[41]) & (~((FFT_but_9_acc_3_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_9_acc_6_nl = conv_s2s_46_47({(~ (FFT_but_9_acc_psp_sva[27]))
      , (signext_44_28(~ FFT_but_9_acc_psp_sva)) , 1'b1}) + conv_s2s_28_47({FFT_but_5_conc_ncse_22_sva
      , FFT_but_5_conc_ncse_21_1_sva , FFT_but_5_conc_ncse_0_sva , 5'b00000}) + 47'b00000000000000000000000000000000000000000000001;
  assign FFT_but_9_acc_6_nl = nl_FFT_but_9_acc_6_nl[46:0];
  assign FFT_but_9_acc_6_itm_46_1_1 = readslicef_47_46_1(FFT_but_9_acc_6_nl);
  assign nl_FFT_but_9_acc_10_psp_sva_1 = conv_s2u_23_42({FFT_but_5_conc_ncse_22_sva
      , FFT_but_5_conc_ncse_21_1_sva , FFT_but_5_conc_ncse_0_sva}) + conv_s2u_41_42({(FFT_but_9_acc_psp_sva[27])
      , (signext_40_24(FFT_but_9_acc_psp_sva[27:4]))});
  assign FFT_but_9_acc_10_psp_sva_1 = nl_FFT_but_9_acc_10_psp_sva_1[41:0];
  assign FFT_but_9_and_23_nl = (FFT_but_9_acc_8_itm_46_1_1[3]) & ((FFT_but_9_acc_8_itm_46_1_1[0])
      | (FFT_but_9_acc_8_itm_46_1_1[1]) | (FFT_but_9_acc_8_itm_46_1_1[2]) | (FFT_but_9_acc_8_itm_46_1_1[4]));
  assign nl_FFT_but_9_acc_9_psp_sva_1 = (FFT_but_9_acc_8_itm_46_1_1[45:4]) + conv_u2s_1_42(FFT_but_9_and_23_nl);
  assign FFT_but_9_acc_9_psp_sva_1 = nl_FFT_but_9_acc_9_psp_sva_1[41:0];
  assign FFT_but_9_nor_ovfl_5_sva_1 = ~((FFT_but_9_acc_9_psp_sva_1[41]) | (~((FFT_but_9_acc_9_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_9_and_unfl_5_sva_1 = (FFT_but_9_acc_9_psp_sva_1[41]) & (~((FFT_but_9_acc_9_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign FFT_but_9_and_13_nl = (FFT_but_9_acc_12_psp_sva[3]) & ((FFT_but_9_acc_12_psp_sva[2:0]!=3'b000)
      | (FFT_but_9_acc_11_psp_sva_1[0]));
  assign nl_FFT_but_9_acc_5_psp_sva_1 = FFT_but_9_acc_11_psp_sva_1 + conv_u2s_1_42(FFT_but_9_and_13_nl);
  assign FFT_but_9_acc_5_psp_sva_1 = nl_FFT_but_9_acc_5_psp_sva_1[41:0];
  assign FFT_but_9_nor_ovfl_3_sva_1 = ~((FFT_but_9_acc_5_psp_sva_1[41]) | (~((FFT_but_9_acc_5_psp_sva_1[40:22]!=19'b0000000000000000000))));
  assign FFT_but_9_and_unfl_3_sva_1 = (FFT_but_9_acc_5_psp_sva_1[41]) & (~((FFT_but_9_acc_5_psp_sva_1[40:22]==19'b1111111111111111111)));
  assign nl_FFT_but_9_acc_8_nl = conv_s2s_46_47({(~ (FFT_but_9_acc_12_psp_sva[27]))
      , (signext_44_28(~ FFT_but_9_acc_12_psp_sva)) , 1'b1}) + conv_s2s_28_47({FFT_but_5_conc_10_ncse_22_sva
      , FFT_but_5_conc_10_ncse_21_1_sva , FFT_but_5_conc_10_ncse_0_sva , 5'b00000})
      + 47'b00000000000000000000000000000000000000000000001;
  assign FFT_but_9_acc_8_nl = nl_FFT_but_9_acc_8_nl[46:0];
  assign FFT_but_9_acc_8_itm_46_1_1 = readslicef_47_46_1(FFT_but_9_acc_8_nl);
  assign nl_FFT_but_9_acc_11_psp_sva_1 = conv_s2u_23_42({FFT_but_5_conc_10_ncse_22_sva
      , FFT_but_5_conc_10_ncse_21_1_sva , FFT_but_5_conc_10_ncse_0_sva}) + conv_s2u_41_42({(FFT_but_9_acc_12_psp_sva[27])
      , (signext_40_24(FFT_but_9_acc_12_psp_sva[27:4]))});
  assign FFT_but_9_acc_11_psp_sva_1 = nl_FFT_but_9_acc_11_psp_sva_1[41:0];
  assign while_else_and_cse = data_valid_source_svs_1 & while_else_land_lpi_1_dfm;
  assign or_dcpl_3 = (~ data_valid_source) | data_valid_source_svs_1 | (~ while_else_if_acc_itm_29_1);
  assign or_dcpl_33 = ~(while_else_land_lpi_1_dfm & data_valid_source_svs_1);
  assign or_dcpl_34 = or_dcpl_33 | (~(while_else_if_if_1_and_stg_1_3_sva & reg_while_else_if_if_1_slc_i_2_0_cse));
  assign or_dcpl_38 = or_dcpl_33 | (~ while_else_if_if_1_and_stg_1_0_sva) | reg_while_else_if_if_1_slc_i_2_0_cse;
  assign or_dcpl_40 = or_dcpl_33 | (~(while_else_if_if_1_and_stg_1_2_sva & reg_while_else_if_if_1_slc_i_2_0_cse));
  assign or_dcpl_42 = or_dcpl_33 | (~ while_else_if_if_1_and_stg_1_1_sva) | reg_while_else_if_if_1_slc_i_2_0_cse;
  assign or_dcpl_44 = or_dcpl_33 | (~(while_else_if_if_1_and_stg_1_1_sva & reg_while_else_if_if_1_slc_i_2_0_cse));
  assign or_dcpl_46 = or_dcpl_33 | (~ while_else_if_if_1_and_stg_1_2_sva) | reg_while_else_if_if_1_slc_i_2_0_cse;
  assign or_dcpl_48 = or_dcpl_33 | (~(while_else_if_if_1_and_stg_1_0_sva & reg_while_else_if_if_1_slc_i_2_0_cse));
  assign or_dcpl_50 = or_dcpl_33 | (~ while_else_if_if_1_and_stg_1_3_sva) | reg_while_else_if_if_1_slc_i_2_0_cse;
  assign or_dcpl_51 = (~ while_else_land_2_lpi_1_dfm) | reg_data_valid_sink_cse;
  assign or_tmp_20 = while_else_and_cse & while_else_if_if_1_and_stg_1_3_sva & reg_while_else_if_if_1_slc_i_2_0_cse
      & (fsm_output[1]);
  assign or_tmp_22 = (~ (fsm_output[0])) | or_dcpl_3;
  assign or_tmp_23 = while_else_and_cse & while_else_if_if_1_and_stg_1_0_sva & (~
      reg_while_else_if_if_1_slc_i_2_0_cse) & (fsm_output[1]);
  assign or_tmp_26 = while_else_and_cse & while_else_if_if_1_and_stg_1_2_sva & reg_while_else_if_if_1_slc_i_2_0_cse
      & (fsm_output[1]);
  assign or_tmp_29 = while_else_and_cse & while_else_if_if_1_and_stg_1_1_sva & (~
      reg_while_else_if_if_1_slc_i_2_0_cse) & (fsm_output[1]);
  assign or_tmp_32 = while_else_and_cse & while_else_if_if_1_and_stg_1_1_sva & reg_while_else_if_if_1_slc_i_2_0_cse
      & (fsm_output[1]);
  assign or_tmp_35 = while_else_and_cse & while_else_if_if_1_and_stg_1_2_sva & (~
      reg_while_else_if_if_1_slc_i_2_0_cse) & (fsm_output[1]);
  assign or_tmp_38 = while_else_and_cse & while_else_if_if_1_and_stg_1_0_sva & reg_while_else_if_if_1_slc_i_2_0_cse
      & (fsm_output[1]);
  assign or_tmp_41 = while_else_and_cse & while_else_if_if_1_and_stg_1_3_sva & (~
      reg_while_else_if_if_1_slc_i_2_0_cse) & (fsm_output[1]);
  assign or_tmp_55 = while_else_land_2_lpi_1_dfm & (~ reg_data_valid_sink_cse) &
      (fsm_output[8]);
  assign or_tmp_114 = ((j_sva_3 & (j_sva_2_0==3'b000) & (j_sva_31_4==28'b0000000000000000000000000000))
      | processing_sva_dfm_1) & or_dcpl_51 & (fsm_output[8]);
  assign or_tmp_116 = (~ (fsm_output[8])) | or_dcpl_51;
  assign or_tmp_131 = (~((fsm_output[0]) | (fsm_output[7]))) & (~((fsm_output[1])
      | (fsm_output[8])));
  assign or_tmp_134 = (fsm_output[3:2]!=2'b00);
  assign or_tmp_140 = (fsm_output[5:3]!=3'b000);
  assign or_tmp_146 = (~((fsm_output[1:0]!=2'b00))) & (~((fsm_output[2]) | (fsm_output[8])));
  assign j_sva_mx0c1 = or_dcpl_51 & (fsm_output[8]);
  assign data_req_source_mx0c1 = while_else_and_cse & (~ while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm)
      & (fsm_output[8]);
  assign data_req_source_wr_mx0c1 = while_else_land_lpi_1_dfm & (~ data_req_source_wr)
      & (~(data_valid_source | data_valid_source_svs_1)) & (fsm_output[8]);
  assign FFT_but_11_or_cse = (fsm_output[5]) | (fsm_output[7]);
  assign FFT_but_11_or_20_cse = (fsm_output[4]) | (fsm_output[6]);
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm <= 1'b0;
      data_valid_source_svs_1 <= 1'b0;
    end
    else if ( reg_while_else_if_if_1_if_slc_while_else_if_if_1_if_or_cse ) begin
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm <= readslicef_30_1_29(while_else_if_if_1_if_acc_nl);
      data_valid_source_svs_1 <= MUX_s_1_2_2(data_valid_source, processing_sva_dfm_1,
          fsm_output[8]);
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_20 ) begin
      input_fft_imag_7_sva_dfm_1 <= in_imag;
      input_fft_real_7_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      reg_while_else_if_if_1_slc_i_2_0_cse <= 1'b0;
    end
    else if ( ~ or_tmp_22 ) begin
      reg_while_else_if_if_1_slc_i_2_0_cse <= i_sva_2_0[2];
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_23 ) begin
      input_fft_imag_0_sva_dfm_1 <= in_imag;
      input_fft_real_0_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_26 ) begin
      input_fft_imag_6_sva_dfm_1 <= in_imag;
      input_fft_real_6_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_29 ) begin
      input_fft_imag_1_sva_dfm_1 <= in_imag;
      input_fft_real_1_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_32 ) begin
      input_fft_imag_5_sva_dfm_1 <= in_imag;
      input_fft_real_5_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_35 ) begin
      input_fft_imag_2_sva_dfm_1 <= in_imag;
      input_fft_real_2_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_38 ) begin
      input_fft_imag_4_sva_dfm_1 <= in_imag;
      input_fft_real_4_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk) begin
    if ( or_tmp_41 ) begin
      input_fft_imag_3_sva_dfm_1 <= in_imag;
      input_fft_real_3_sva_dfm_1 <= in_real;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_if_1_and_stg_1_0_sva <= 1'b0;
    end
    else if ( ~ or_tmp_22 ) begin
      while_else_if_if_1_and_stg_1_0_sva <= ~((i_sva_2_0[1:0]!=2'b00));
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_if_1_and_stg_1_1_sva <= 1'b0;
    end
    else if ( ~ or_tmp_22 ) begin
      while_else_if_if_1_and_stg_1_1_sva <= (i_sva_2_0[1:0]==2'b01);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_if_1_and_stg_1_2_sva <= 1'b0;
    end
    else if ( ~ or_tmp_22 ) begin
      while_else_if_if_1_and_stg_1_2_sva <= (i_sva_2_0[1:0]==2'b10);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_if_1_and_stg_1_3_sva <= 1'b0;
    end
    else if ( ~ or_tmp_22 ) begin
      while_else_if_if_1_and_stg_1_3_sva <= (i_sva_2_0[1:0]==2'b11);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      i_sva_31_4 <= 28'b0000000000000000000000000000;
    end
    else if ( ~ or_tmp_22 ) begin
      i_sva_31_4 <= z_out[31:4];
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      i_sva_3 <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      i_sva_3 <= i_sva_dfm_1_3_mx0 & (~ while_else_land_1_lpi_1_dfm_mx0w0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      i_sva_2_0 <= 3'b000;
    end
    else if ( ~ or_tmp_22 ) begin
      i_sva_2_0 <= z_out[2:0];
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      processing_sva_dfm_1 <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      processing_sva_dfm_1 <= processing_sva_dfm_1_mx0w0;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      j_sva_31_4 <= 28'b0000000000000000000000000000;
      j_sva_2_0 <= 3'b000;
    end
    else if ( j_and_cse ) begin
      j_sva_31_4 <= z_out[31:4];
      j_sva_2_0 <= z_out[2:0];
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      j_sva_3 <= 1'b0;
    end
    else if ( j_or_ssc ) begin
      j_sva_3 <= MUX_s_1_2_2((z_out[3]), j_sva_dfm_3, j_sva_mx0c1);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      j_sva_dfm_3 <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      j_sva_dfm_3 <= j_sva_dfm_3_1;
    end
  end
  always @(posedge clk) begin
    if ( output_fft_imag_and_cse ) begin
      output_fft_imag_6_0_sva_dfm <= ~((~((FFT_but_10_acc_9_psp_sva_1[0]) | FFT_but_10_nor_ovfl_5_sva_1))
          | FFT_but_10_and_unfl_5_sva_1);
      output_fft_imag_6_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_10_nor_26_nl, 21'b111111111111111111111,
          FFT_but_10_and_unfl_5_sva_1));
      output_fft_imag_6_22_sva_dfm <= ~((~((FFT_but_10_acc_9_psp_sva_1[22]) | FFT_but_10_and_unfl_5_sva_1))
          | FFT_but_10_nor_ovfl_5_sva_1);
      output_fft_imag_4_0_sva_dfm <= ~((~((FFT_but_8_acc_9_psp_sva_1[0]) | FFT_but_8_nor_ovfl_5_sva_1))
          | FFT_but_8_and_unfl_5_sva_1);
      output_fft_imag_4_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_8_nor_26_nl, 21'b111111111111111111111,
          FFT_but_8_and_unfl_5_sva_1));
      output_fft_imag_4_22_sva_dfm <= ~((~((FFT_but_8_acc_9_psp_sva_1[22]) | FFT_but_8_and_unfl_5_sva_1))
          | FFT_but_8_nor_ovfl_5_sva_1);
      output_fft_imag_2_0_sva_dfm <= ~((~((FFT_but_10_acc_5_psp_sva_1[0]) | FFT_but_10_nor_ovfl_3_sva_1))
          | FFT_but_10_and_unfl_3_sva_1);
      output_fft_imag_2_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_10_nor_20_nl, 21'b111111111111111111111,
          FFT_but_10_and_unfl_3_sva_1));
      output_fft_imag_2_22_sva_dfm <= ~((~((FFT_but_10_acc_5_psp_sva_1[22]) | FFT_but_10_and_unfl_3_sva_1))
          | FFT_but_10_nor_ovfl_3_sva_1);
      output_fft_imag_0_0_sva_dfm <= ~((~((FFT_but_8_acc_5_psp_sva_1[0]) | FFT_but_8_nor_ovfl_3_sva_1))
          | FFT_but_8_and_unfl_3_sva_1);
      output_fft_imag_0_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_8_nor_20_nl, 21'b111111111111111111111,
          FFT_but_8_and_unfl_3_sva_1));
      output_fft_imag_0_22_sva_dfm <= ~((~((FFT_but_8_acc_5_psp_sva_1[22]) | FFT_but_8_and_unfl_3_sva_1))
          | FFT_but_8_nor_ovfl_3_sva_1);
      output_fft_real_6_0_sva_dfm <= ~((~((FFT_but_10_acc_7_psp_sva_1[0]) | FFT_but_10_nor_ovfl_4_sva_1))
          | FFT_but_10_and_unfl_4_sva_1);
      output_fft_real_6_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_10_nor_23_nl, 21'b111111111111111111111,
          FFT_but_10_and_unfl_4_sva_1));
      output_fft_real_6_22_sva_dfm <= ~((~((FFT_but_10_acc_7_psp_sva_1[22]) | FFT_but_10_and_unfl_4_sva_1))
          | FFT_but_10_nor_ovfl_4_sva_1);
      output_fft_real_4_0_sva_dfm <= ~((~((FFT_but_8_acc_7_psp_sva_1[0]) | FFT_but_8_nor_ovfl_4_sva_1))
          | FFT_but_8_and_unfl_4_sva_1);
      output_fft_real_4_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_8_nor_23_nl, 21'b111111111111111111111,
          FFT_but_8_and_unfl_4_sva_1));
      output_fft_real_4_22_sva_dfm <= ~((~((FFT_but_8_acc_7_psp_sva_1[22]) | FFT_but_8_and_unfl_4_sva_1))
          | FFT_but_8_nor_ovfl_4_sva_1);
      output_fft_real_2_0_sva_dfm <= ~((~((FFT_but_10_acc_3_psp_sva_1[0]) | FFT_but_10_nor_ovfl_2_sva_1))
          | FFT_but_10_and_unfl_2_sva_1);
      output_fft_real_2_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_10_nor_17_nl, 21'b111111111111111111111,
          FFT_but_10_and_unfl_2_sva_1));
      output_fft_real_2_22_sva_dfm <= ~((~((FFT_but_10_acc_3_psp_sva_1[22]) | FFT_but_10_and_unfl_2_sva_1))
          | FFT_but_10_nor_ovfl_2_sva_1);
      output_fft_real_0_0_sva_dfm <= ~((~((FFT_but_8_acc_3_psp_sva_1[0]) | FFT_but_8_nor_ovfl_2_sva_1))
          | FFT_but_8_and_unfl_2_sva_1);
      output_fft_real_0_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_8_nor_17_nl, 21'b111111111111111111111,
          FFT_but_8_and_unfl_2_sva_1));
      output_fft_real_0_22_sva_dfm <= ~((~((FFT_but_8_acc_3_psp_sva_1[22]) | FFT_but_8_and_unfl_2_sva_1))
          | FFT_but_8_nor_ovfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( output_fft_imag_and_8_cse ) begin
      output_fft_imag_7_0_sva_dfm <= ~((~((FFT_but_11_acc_9_psp_sva_1[0]) | FFT_but_11_nor_ovfl_5_sva_1))
          | FFT_but_11_and_unfl_5_sva_1);
      output_fft_imag_7_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_11_nor_26_nl, 21'b111111111111111111111,
          FFT_but_11_and_unfl_5_sva_1));
      output_fft_imag_7_22_sva_dfm <= ~((~((FFT_but_11_acc_9_psp_sva_1[22]) | FFT_but_11_and_unfl_5_sva_1))
          | FFT_but_11_nor_ovfl_5_sva_1);
      output_fft_imag_3_0_sva_dfm <= ~((~((FFT_but_11_acc_5_psp_sva_1[0]) | FFT_but_11_nor_ovfl_3_sva_1))
          | FFT_but_11_and_unfl_3_sva_1);
      output_fft_imag_3_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_11_nor_20_nl, 21'b111111111111111111111,
          FFT_but_11_and_unfl_3_sva_1));
      output_fft_imag_3_22_sva_dfm <= ~((~((FFT_but_11_acc_5_psp_sva_1[22]) | FFT_but_11_and_unfl_3_sva_1))
          | FFT_but_11_nor_ovfl_3_sva_1);
      output_fft_real_7_0_sva_dfm <= ~((~((FFT_but_11_acc_7_psp_sva_1[0]) | FFT_but_11_nor_ovfl_4_sva_1))
          | FFT_but_11_and_unfl_4_sva_1);
      output_fft_real_7_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_11_nor_23_nl, 21'b111111111111111111111,
          FFT_but_11_and_unfl_4_sva_1));
      output_fft_real_7_22_sva_dfm <= ~((~((FFT_but_11_acc_7_psp_sva_1[22]) | FFT_but_11_and_unfl_4_sva_1))
          | FFT_but_11_nor_ovfl_4_sva_1);
      output_fft_real_3_0_sva_dfm <= ~((~((FFT_but_11_acc_3_psp_sva_1[0]) | FFT_but_11_nor_ovfl_2_sva_1))
          | FFT_but_11_and_unfl_2_sva_1);
      output_fft_real_3_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_11_nor_17_nl, 21'b111111111111111111111,
          FFT_but_11_and_unfl_2_sva_1));
      output_fft_real_3_22_sva_dfm <= ~((~((FFT_but_11_acc_3_psp_sva_1[22]) | FFT_but_11_and_unfl_2_sva_1))
          | FFT_but_11_nor_ovfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( output_fft_real_and_12_cse ) begin
      output_fft_real_5_0_sva_dfm <= ~((~((FFT_but_9_acc_7_psp_sva_1[0]) | FFT_but_9_nor_ovfl_4_sva_1))
          | FFT_but_9_and_unfl_4_sva_1);
      output_fft_real_5_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_9_nor_23_nl, 21'b111111111111111111111,
          FFT_but_9_and_unfl_4_sva_1));
      output_fft_real_5_22_sva_dfm <= ~((~((FFT_but_9_acc_7_psp_sva_1[22]) | FFT_but_9_and_unfl_4_sva_1))
          | FFT_but_9_nor_ovfl_4_sva_1);
      output_fft_real_1_0_sva_dfm <= ~((~((FFT_but_9_acc_3_psp_sva_1[0]) | FFT_but_9_nor_ovfl_2_sva_1))
          | FFT_but_9_and_unfl_2_sva_1);
      output_fft_real_1_21_1_sva_dfm <= ~(MUX_v_21_2_2(FFT_but_9_nor_17_nl, 21'b111111111111111111111,
          FFT_but_9_and_unfl_2_sva_1));
      output_fft_real_1_22_sva_dfm <= ~((~((FFT_but_9_acc_3_psp_sva_1[22]) | FFT_but_9_and_unfl_2_sva_1))
          | FFT_but_9_nor_ovfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_5_0_sva_dfm <= output_fft_imag_5_0_sva_dfm_mx1;
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_5_21_1_sva_dfm <= output_fft_imag_5_21_1_sva_dfm_mx1;
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_5_22_sva_dfm <= output_fft_imag_5_22_sva_dfm_mx1;
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_1_0_sva_dfm <= output_fft_imag_1_0_sva_dfm_mx1;
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_1_21_1_sva_dfm <= output_fft_imag_1_21_1_sva_dfm_mx1;
    end
  end
  always @(posedge clk) begin
    if ( fsm_output[8] ) begin
      output_fft_imag_1_22_sva_dfm <= output_fft_imag_1_22_sva_dfm_mx1;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      data_req_source <= 1'b0;
    end
    else if ( (mux_nl & while_else_land_lpi_1_dfm & (fsm_output[8])) | data_req_source_mx0c1
        ) begin
      data_req_source <= ~ data_req_source_mx0c1;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      data_req_source_wr <= 1'b0;
    end
    else if ( (while_else_and_cse & (fsm_output[8])) | data_req_source_wr_mx0c1 )
        begin
      data_req_source_wr <= while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm
          | data_req_source_wr_mx0c1;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      reg_data_valid_sink_cse <= 1'b0;
    end
    else if ( or_tmp_55 | or_tmp_114 ) begin
      reg_data_valid_sink_cse <= ~ or_tmp_114;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_10 <= 1'b0;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_10 <= MUX_s_1_8_2(output_fft_imag_0_22_sva_dfm, output_fft_imag_1_22_sva_dfm_mx1,
          output_fft_imag_2_22_sva_dfm, output_fft_imag_3_22_sva_dfm, output_fft_imag_4_22_sva_dfm,
          output_fft_imag_5_22_sva_dfm_mx1, output_fft_imag_6_22_sva_dfm, output_fft_imag_7_22_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_11 <= 21'b000000000000000000000;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_11 <= MUX_v_21_8_2(output_fft_imag_0_21_1_sva_dfm, output_fft_imag_1_21_1_sva_dfm_mx1,
          output_fft_imag_2_21_1_sva_dfm, output_fft_imag_3_21_1_sva_dfm, output_fft_imag_4_21_1_sva_dfm,
          output_fft_imag_5_21_1_sva_dfm_mx1, output_fft_imag_6_21_1_sva_dfm, output_fft_imag_7_21_1_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_12 <= 1'b0;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_12 <= MUX_s_1_8_2(output_fft_imag_0_0_sva_dfm, output_fft_imag_1_0_sva_dfm_mx1,
          output_fft_imag_2_0_sva_dfm, output_fft_imag_3_0_sva_dfm, output_fft_imag_4_0_sva_dfm,
          output_fft_imag_5_0_sva_dfm_mx1, output_fft_imag_6_0_sva_dfm, output_fft_imag_7_0_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_4 <= 1'b0;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_4 <= MUX_s_1_8_2(output_fft_real_0_22_sva_dfm, output_fft_real_1_22_sva_dfm,
          output_fft_real_2_22_sva_dfm, output_fft_real_3_22_sva_dfm, output_fft_real_4_22_sva_dfm,
          output_fft_real_5_22_sva_dfm, output_fft_real_6_22_sva_dfm, output_fft_real_7_22_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_5 <= 21'b000000000000000000000;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_5 <= MUX_v_21_8_2(output_fft_real_0_21_1_sva_dfm, output_fft_real_1_21_1_sva_dfm,
          output_fft_real_2_21_1_sva_dfm, output_fft_real_3_21_1_sva_dfm, output_fft_real_4_21_1_sva_dfm,
          output_fft_real_5_21_1_sva_dfm, output_fft_real_6_21_1_sva_dfm, output_fft_real_7_21_1_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_if_3_mux_6 <= 1'b0;
    end
    else if ( ~ or_tmp_116 ) begin
      while_else_if_3_mux_6 <= MUX_s_1_8_2(output_fft_real_0_0_sva_dfm, output_fft_real_1_0_sva_dfm,
          output_fft_real_2_0_sva_dfm, output_fft_real_3_0_sva_dfm, output_fft_real_4_0_sva_dfm,
          output_fft_real_5_0_sva_dfm, output_fft_real_6_0_sva_dfm, output_fft_real_7_0_sva_dfm,
          j_sva_2_0);
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_land_2_lpi_1_dfm <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      while_else_land_2_lpi_1_dfm <= (readslicef_30_1_29(while_else_aelse_2_acc_nl))
          & processing_sva_dfm_1_mx0w0;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_land_1_lpi_1_dfm <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      while_else_land_1_lpi_1_dfm <= while_else_land_1_lpi_1_dfm_mx0w0;
    end
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      while_else_land_lpi_1_dfm <= 1'b0;
    end
    else if ( fsm_output[0] ) begin
      while_else_land_lpi_1_dfm <= (~ data_valid_source_svs_1) & while_else_if_acc_itm_29_1;
    end
  end
  always @(posedge clk) begin
    FFT_but_7_nor_26_itm <= ~(MUX_v_21_2_2((FFT_but_7_acc_12_tmp[21:1]), 21'b111111111111111111111,
        FFT_but_7_nor_ovfl_5_sva_1));
    FFT_but_10_FFT_but_6_or_2_itm <= (~((FFT_but_6_acc_7_psp_sva_1[0]) | FFT_but_6_nor_ovfl_4_sva_1))
        | FFT_but_6_and_unfl_4_sva_1;
    FFT_but_10_FFT_but_6_or_1_itm <= MUX_v_21_2_2(FFT_but_6_nor_23_nl, 21'b111111111111111111111,
        FFT_but_6_and_unfl_4_sva_1);
    FFT_but_10_FFT_but_6_or_itm <= (~((FFT_but_6_acc_7_psp_sva_1[22]) | FFT_but_6_and_unfl_4_sva_1))
        | FFT_but_6_nor_ovfl_4_sva_1;
    FFT_but_7_nor_20_itm <= ~(MUX_v_21_2_2((FFT_but_7_acc_11_tmp[21:1]), 21'b111111111111111111111,
        FFT_but_7_nor_ovfl_3_sva_1));
    FFT_but_6_conc_12_ncse_22_sva <= ~((~((FFT_but_6_acc_9_psp_sva_1[22]) | FFT_but_6_and_unfl_5_sva_1))
        | FFT_but_6_nor_ovfl_5_sva_1);
    FFT_but_6_conc_12_ncse_0_sva <= ~((~((FFT_but_6_acc_9_psp_sva_1[0]) | FFT_but_6_nor_ovfl_5_sva_1))
        | FFT_but_6_and_unfl_5_sva_1);
    FFT_but_6_conc_12_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_6_nor_26_nl, 21'b111111111111111111111,
        FFT_but_6_and_unfl_5_sva_1));
    FFT_but_6_conc_10_ncse_22_sva <= ~((~((FFT_but_6_acc_5_psp_sva_1[22]) | FFT_but_6_and_unfl_3_sva_1))
        | FFT_but_6_nor_ovfl_3_sva_1);
    FFT_but_6_conc_10_ncse_0_sva <= ~((~((FFT_but_6_acc_5_psp_sva_1[0]) | FFT_but_6_nor_ovfl_3_sva_1))
        | FFT_but_6_and_unfl_3_sva_1);
    FFT_but_6_conc_10_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_6_nor_20_nl, 21'b111111111111111111111,
        FFT_but_6_and_unfl_3_sva_1));
    FFT_but_6_conc_ncse_22_sva <= ~((~((FFT_but_6_acc_3_psp_sva_1[22]) | FFT_but_6_and_unfl_2_sva_1))
        | FFT_but_6_nor_ovfl_2_sva_1);
    FFT_but_6_conc_ncse_0_sva <= ~((~((FFT_but_6_acc_3_psp_sva_1[0]) | FFT_but_6_nor_ovfl_2_sva_1))
        | FFT_but_6_and_unfl_2_sva_1);
    FFT_but_6_conc_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_6_nor_17_nl, 21'b111111111111111111111,
        FFT_but_6_and_unfl_2_sva_1));
    FFT_but_5_nor_26_itm <= ~(MUX_v_21_2_2((FFT_but_5_acc_12_tmp[21:1]), 21'b111111111111111111111,
        FFT_but_5_nor_ovfl_5_sva_1));
    FFT_but_5_nor_20_itm <= ~(MUX_v_21_2_2((FFT_but_5_acc_11_tmp[21:1]), 21'b111111111111111111111,
        FFT_but_5_nor_ovfl_3_sva_1));
    FFT_but_4_conc_12_ncse_22_sva <= ~((~((FFT_but_4_acc_9_psp_sva_1[22]) | FFT_but_4_and_unfl_5_sva_1))
        | FFT_but_4_nor_ovfl_5_sva_1);
    FFT_but_4_conc_12_ncse_0_sva <= ~((~((FFT_but_4_acc_9_psp_sva_1[0]) | FFT_but_4_nor_ovfl_5_sva_1))
        | FFT_but_4_and_unfl_5_sva_1);
    FFT_but_4_conc_12_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_4_nor_26_nl, 21'b111111111111111111111,
        FFT_but_4_and_unfl_5_sva_1));
    FFT_but_4_conc_11_ncse_22_sva <= ~((~((FFT_but_4_acc_7_psp_sva_1[22]) | FFT_but_4_and_unfl_4_sva_1))
        | FFT_but_4_nor_ovfl_4_sva_1);
    FFT_but_4_conc_11_ncse_0_sva <= ~((~((FFT_but_4_acc_7_psp_sva_1[0]) | FFT_but_4_nor_ovfl_4_sva_1))
        | FFT_but_4_and_unfl_4_sva_1);
    FFT_but_4_conc_11_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_4_nor_23_nl, 21'b111111111111111111111,
        FFT_but_4_and_unfl_4_sva_1));
    FFT_but_4_conc_10_ncse_22_sva <= ~((~((FFT_but_4_acc_5_psp_sva_1[22]) | FFT_but_4_and_unfl_3_sva_1))
        | FFT_but_4_nor_ovfl_3_sva_1);
    FFT_but_4_conc_10_ncse_0_sva <= ~((~((FFT_but_4_acc_5_psp_sva_1[0]) | FFT_but_4_nor_ovfl_3_sva_1))
        | FFT_but_4_and_unfl_3_sva_1);
    FFT_but_4_conc_10_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_4_nor_20_nl, 21'b111111111111111111111,
        FFT_but_4_and_unfl_3_sva_1));
    FFT_but_4_conc_ncse_22_sva <= ~((~((FFT_but_4_acc_3_psp_sva_1[22]) | FFT_but_4_and_unfl_2_sva_1))
        | FFT_but_4_nor_ovfl_2_sva_1);
    FFT_but_4_conc_ncse_0_sva <= ~((~((FFT_but_4_acc_3_psp_sva_1[0]) | FFT_but_4_nor_ovfl_2_sva_1))
        | FFT_but_4_and_unfl_2_sva_1);
    FFT_but_4_conc_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_4_nor_17_nl, 21'b111111111111111111111,
        FFT_but_4_and_unfl_2_sva_1));
    FFT_but_11_mul_1_cse_sva <= z_out_1;
    FFT_but_11_acc_12_psp_sva <= nl_FFT_but_11_acc_12_psp_sva[27:0];
    FFT_but_11_acc_psp_sva <= nl_FFT_but_11_acc_psp_sva[27:0];
    FFT_but_9_acc_psp_sva <= nl_FFT_but_9_acc_psp_sva[27:0];
    FFT_but_9_acc_12_psp_sva <= nl_FFT_but_9_acc_12_psp_sva[27:0];
  end
  always @(posedge clk or negedge rst) begin
    if ( ~ rst ) begin
      FFT_but_7_acc_9_psp_sva_41 <= 1'b0;
      FFT_but_7_acc_9_psp_sva_22 <= 1'b0;
      FFT_but_7_acc_9_psp_sva_0 <= 1'b0;
      FFT_but_7_nor_ovfl_5_sva <= 1'b0;
      FFT_but_7_nand_3_itm <= 1'b0;
      FFT_but_7_acc_5_psp_sva_41 <= 1'b0;
      FFT_but_7_acc_5_psp_sva_22 <= 1'b0;
      FFT_but_7_acc_5_psp_sva_0 <= 1'b0;
      FFT_but_7_nor_ovfl_3_sva <= 1'b0;
      FFT_but_7_nand_1_itm <= 1'b0;
      FFT_but_5_acc_9_psp_sva_41 <= 1'b0;
      FFT_but_5_acc_9_psp_sva_22 <= 1'b0;
      FFT_but_5_acc_9_psp_sva_0 <= 1'b0;
      FFT_but_5_nor_ovfl_5_sva <= 1'b0;
      FFT_but_5_nand_3_itm <= 1'b0;
      FFT_but_5_acc_5_psp_sva_41 <= 1'b0;
      FFT_but_5_acc_5_psp_sva_22 <= 1'b0;
      FFT_but_5_acc_5_psp_sva_0 <= 1'b0;
      FFT_but_5_nor_ovfl_3_sva <= 1'b0;
      FFT_but_5_nand_1_itm <= 1'b0;
    end
    else begin
      FFT_but_7_acc_9_psp_sva_41 <= FFT_but_7_acc_12_tmp[41];
      FFT_but_7_acc_9_psp_sva_22 <= FFT_but_7_acc_12_tmp[22];
      FFT_but_7_acc_9_psp_sva_0 <= FFT_but_7_acc_12_tmp[0];
      FFT_but_7_nor_ovfl_5_sva <= FFT_but_7_nor_ovfl_5_sva_1;
      FFT_but_7_nand_3_itm <= ~((FFT_but_7_acc_12_tmp[40:22]==19'b1111111111111111111));
      FFT_but_7_acc_5_psp_sva_41 <= FFT_but_7_acc_11_tmp[41];
      FFT_but_7_acc_5_psp_sva_22 <= FFT_but_7_acc_11_tmp[22];
      FFT_but_7_acc_5_psp_sva_0 <= FFT_but_7_acc_11_tmp[0];
      FFT_but_7_nor_ovfl_3_sva <= FFT_but_7_nor_ovfl_3_sva_1;
      FFT_but_7_nand_1_itm <= ~((FFT_but_7_acc_11_tmp[40:22]==19'b1111111111111111111));
      FFT_but_5_acc_9_psp_sva_41 <= FFT_but_5_acc_12_tmp[41];
      FFT_but_5_acc_9_psp_sva_22 <= FFT_but_5_acc_12_tmp[22];
      FFT_but_5_acc_9_psp_sva_0 <= FFT_but_5_acc_12_tmp[0];
      FFT_but_5_nor_ovfl_5_sva <= FFT_but_5_nor_ovfl_5_sva_1;
      FFT_but_5_nand_3_itm <= ~((FFT_but_5_acc_12_tmp[40:22]==19'b1111111111111111111));
      FFT_but_5_acc_5_psp_sva_41 <= FFT_but_5_acc_11_tmp[41];
      FFT_but_5_acc_5_psp_sva_22 <= FFT_but_5_acc_11_tmp[22];
      FFT_but_5_acc_5_psp_sva_0 <= FFT_but_5_acc_11_tmp[0];
      FFT_but_5_nor_ovfl_3_sva <= FFT_but_5_nor_ovfl_3_sva_1;
      FFT_but_5_nand_1_itm <= ~((FFT_but_5_acc_11_tmp[40:22]==19'b1111111111111111111));
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[2]) ) begin
      FFT_but_7_FFT_but_7_nor_14_itm <= ~((~((FFT_but_7_acc_7_psp_sva_1[0]) | FFT_but_7_nor_ovfl_4_sva_1))
          | FFT_but_7_and_unfl_4_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[2]) ) begin
      FFT_but_7_FFT_but_7_nor_13_itm <= ~(MUX_v_21_2_2(FFT_but_7_nor_23_nl, 21'b111111111111111111111,
          FFT_but_7_and_unfl_4_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[2]) ) begin
      FFT_but_7_FFT_but_7_nor_12_itm <= ~((~((FFT_but_7_acc_7_psp_sva_1[22]) | FFT_but_7_and_unfl_4_sva_1))
          | FFT_but_7_nor_ovfl_4_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_7_conc_ncse_22_sva <= ~((~((FFT_but_7_acc_3_psp_sva_1[22]) | FFT_but_7_and_unfl_2_sva_1))
          | FFT_but_7_nor_ovfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_7_conc_ncse_0_sva <= ~((~((FFT_but_7_acc_3_psp_sva_1[0]) | FFT_but_7_nor_ovfl_2_sva_1))
          | FFT_but_7_and_unfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_7_conc_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_7_nor_17_nl, 21'b111111111111111111111,
          FFT_but_7_and_unfl_2_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_134 ) begin
      FFT_but_5_conc_11_ncse_22_sva <= ~((~((FFT_but_5_acc_7_psp_sva_1[22]) | FFT_but_5_and_unfl_4_sva_1))
          | FFT_but_5_nor_ovfl_4_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_134 ) begin
      FFT_but_5_conc_11_ncse_0_sva <= ~((~((FFT_but_5_acc_7_psp_sva_1[0]) | FFT_but_5_nor_ovfl_4_sva_1))
          | FFT_but_5_and_unfl_4_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_134 ) begin
      FFT_but_5_conc_11_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_5_nor_23_nl, 21'b111111111111111111111,
          FFT_but_5_and_unfl_4_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_5_conc_ncse_22_sva <= ~((~((FFT_but_5_acc_3_psp_sva_1[22]) | FFT_but_5_and_unfl_2_sva_1))
          | FFT_but_5_nor_ovfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_5_conc_ncse_0_sva <= ~((~((FFT_but_5_acc_3_psp_sva_1[0]) | FFT_but_5_nor_ovfl_2_sva_1))
          | FFT_but_5_and_unfl_2_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_131 ) begin
      FFT_but_5_conc_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_5_nor_17_nl, 21'b111111111111111111111,
          FFT_but_5_and_unfl_2_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_140 ) begin
      FFT_but_7_conc_10_ncse_22_sva <= ~((~(FFT_but_7_acc_5_psp_sva_22 | FFT_but_7_and_unfl_3_sva_1))
          | FFT_but_7_nor_ovfl_3_sva);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_140 ) begin
      FFT_but_7_conc_10_ncse_0_sva <= ~((~(FFT_but_7_acc_5_psp_sva_0 | FFT_but_7_nor_ovfl_3_sva))
          | FFT_but_7_and_unfl_3_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_140 ) begin
      FFT_but_7_conc_10_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_7_nor_20_itm, 21'b111111111111111111111,
          FFT_but_7_and_unfl_3_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[3]) ) begin
      FFT_but_5_conc_12_ncse_22_sva <= ~((~(FFT_but_5_acc_9_psp_sva_22 | FFT_but_5_and_unfl_5_sva_1))
          | FFT_but_5_nor_ovfl_5_sva);
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[3]) ) begin
      FFT_but_5_conc_12_ncse_0_sva <= ~((~(FFT_but_5_acc_9_psp_sva_0 | FFT_but_5_nor_ovfl_5_sva))
          | FFT_but_5_and_unfl_5_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_146 ) begin
      FFT_but_5_conc_10_ncse_22_sva <= ~((~(FFT_but_5_acc_5_psp_sva_22 | FFT_but_5_and_unfl_3_sva_1))
          | FFT_but_5_nor_ovfl_3_sva);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_146 ) begin
      FFT_but_5_conc_10_ncse_0_sva <= ~((~(FFT_but_5_acc_5_psp_sva_0 | FFT_but_5_nor_ovfl_3_sva))
          | FFT_but_5_and_unfl_3_sva_1);
    end
  end
  always @(posedge clk) begin
    if ( ~ or_tmp_146 ) begin
      FFT_but_5_conc_10_ncse_21_1_sva <= ~(MUX_v_21_2_2(FFT_but_5_nor_20_itm, 21'b111111111111111111111,
          FFT_but_5_and_unfl_3_sva_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ (fsm_output[3]) ) begin
      FFT_but_9_mul_itm_20_0 <= MUX_v_21_2_2(FFT_but_5_FFT_but_5_nor_16_nl, (z_out_1[20:0]),
          fsm_output[5]);
    end
  end
  always @(posedge clk) begin
    if ( ~((fsm_output[6:5]!=2'b00)) ) begin
      FFT_but_9_mul_3_itm <= z_out_1;
    end
  end
  assign nl_while_else_if_if_1_if_acc_nl = conv_s2u_29_30(z_out[31:3]) + 30'b111111111111111111111111111111;
  assign while_else_if_if_1_if_acc_nl = nl_while_else_if_if_1_if_acc_nl[29:0];
  assign FFT_but_10_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_10_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_10_nor_ovfl_5_sva_1));
  assign FFT_but_8_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_8_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_8_nor_ovfl_5_sva_1));
  assign FFT_but_10_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_10_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_10_nor_ovfl_3_sva_1));
  assign FFT_but_8_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_8_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_8_nor_ovfl_3_sva_1));
  assign FFT_but_10_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_10_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_10_nor_ovfl_4_sva_1));
  assign FFT_but_8_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_8_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_8_nor_ovfl_4_sva_1));
  assign FFT_but_10_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_10_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_10_nor_ovfl_2_sva_1));
  assign FFT_but_8_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_8_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_8_nor_ovfl_2_sva_1));
  assign FFT_but_11_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_11_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_11_nor_ovfl_5_sva_1));
  assign FFT_but_11_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_11_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_11_nor_ovfl_3_sva_1));
  assign FFT_but_11_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_11_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_11_nor_ovfl_4_sva_1));
  assign FFT_but_11_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_11_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_11_nor_ovfl_2_sva_1));
  assign FFT_but_9_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_9_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_9_nor_ovfl_4_sva_1));
  assign FFT_but_9_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_9_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_9_nor_ovfl_2_sva_1));
  assign nor_20_nl = ~(data_valid_source_svs_1 | data_valid_source | data_req_source_wr);
  assign or_69_nl = data_valid_source_svs_1 | (~(data_valid_source | data_req_source_wr));
  assign mux_nl = MUX_s_1_2_2(nor_20_nl, or_69_nl, while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_itm);
  assign nl_while_else_aelse_2_acc_nl = conv_s2u_29_30({j_sva_31_4 , j_sva_dfm_3_1})
      + 30'b111111111111111111111111111111;
  assign while_else_aelse_2_acc_nl = nl_while_else_aelse_2_acc_nl[29:0];
  assign FFT_but_6_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_6_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_6_nor_ovfl_4_sva_1));
  assign FFT_but_6_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_6_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_6_nor_ovfl_5_sva_1));
  assign FFT_but_6_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_6_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_6_nor_ovfl_3_sva_1));
  assign FFT_but_6_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_6_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_6_nor_ovfl_2_sva_1));
  assign FFT_but_4_nor_26_nl = ~(MUX_v_21_2_2((FFT_but_4_acc_9_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_4_nor_ovfl_5_sva_1));
  assign FFT_but_4_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_4_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_4_nor_ovfl_4_sva_1));
  assign FFT_but_4_nor_20_nl = ~(MUX_v_21_2_2((FFT_but_4_acc_5_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_4_nor_ovfl_3_sva_1));
  assign FFT_but_4_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_4_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_4_nor_ovfl_2_sva_1));
  assign nl_FFT_but_11_acc_12_psp_sva  = conv_s2u_27_28(z_out_1) + conv_s2u_27_28(FFT_but_11_mul_1_cse_sva);
  assign nl_FFT_but_11_acc_psp_sva  = conv_s2u_27_28(z_out_1) - conv_s2u_27_28(FFT_but_11_mul_1_cse_sva);
  assign nl_FFT_but_9_acc_psp_sva  = conv_s2u_27_28({(FFT_but_11_mul_1_cse_sva[26:21])
      , FFT_but_9_mul_itm_20_0}) - conv_s2u_27_28(z_out_1);
  assign nl_FFT_but_9_acc_12_psp_sva  = conv_s2u_27_28(z_out_1) + conv_s2u_27_28(FFT_but_9_mul_3_itm);
  assign FFT_but_7_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_7_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_7_nor_ovfl_4_sva_1));
  assign FFT_but_7_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_7_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_7_nor_ovfl_2_sva_1));
  assign FFT_but_5_nor_23_nl = ~(MUX_v_21_2_2((FFT_but_5_acc_7_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_5_nor_ovfl_4_sva_1));
  assign FFT_but_5_nor_17_nl = ~(MUX_v_21_2_2((FFT_but_5_acc_3_psp_sva_1[21:1]),
      21'b111111111111111111111, FFT_but_5_nor_ovfl_2_sva_1));
  assign FFT_but_5_FFT_but_5_nor_16_nl = ~(MUX_v_21_2_2(FFT_but_5_nor_26_itm, 21'b111111111111111111111,
      FFT_but_5_and_unfl_5_sva_1));
  assign while_else_if_3_mux_22_nl = MUX_v_28_2_2(j_sva_31_4, i_sva_31_4, fsm_output[0]);
  assign while_else_if_3_mux_23_nl = MUX_s_1_2_2(j_sva_dfm_3, i_sva_3, fsm_output[0]);
  assign while_else_if_3_mux_24_nl = MUX_v_3_2_2(j_sva_2_0, i_sva_2_0, fsm_output[0]);
  assign nl_z_out = ({while_else_if_3_mux_22_nl , while_else_if_3_mux_23_nl , while_else_if_3_mux_24_nl})
      + 32'b00000000000000000000000000000001;
  assign z_out = nl_z_out[31:0];
  assign FFT_but_11_or_25_nl = (fsm_output[5:4]!=2'b00);
  assign FFT_but_11_FFT_but_11_mux_1_nl = MUX_v_4_2_2(4'b1010, 4'b0101, FFT_but_11_or_25_nl);
  assign FFT_but_7_FFT_but_7_nor_18_nl = ~((~(FFT_but_7_acc_9_psp_sva_22 | FFT_but_7_and_unfl_5_sva_1))
      | FFT_but_7_nor_ovfl_5_sva);
  assign FFT_but_11_mux1h_9_nl = MUX1HOT_s_1_4_2(FFT_but_7_FFT_but_7_nor_18_nl, FFT_but_7_conc_ncse_22_sva,
      FFT_but_7_conc_10_ncse_22_sva, FFT_but_7_FFT_but_7_nor_12_itm, {(fsm_output[2])
      , FFT_but_11_or_cse , FFT_but_11_or_20_cse , (fsm_output[3])});
  assign FFT_but_7_FFT_but_7_nor_19_nl = ~(MUX_v_21_2_2(FFT_but_7_nor_26_itm, 21'b111111111111111111111,
      FFT_but_7_and_unfl_5_sva_1));
  assign FFT_but_11_mux1h_10_nl = MUX1HOT_v_21_4_2(FFT_but_7_FFT_but_7_nor_19_nl,
      FFT_but_7_conc_ncse_21_1_sva, FFT_but_7_conc_10_ncse_21_1_sva, FFT_but_7_FFT_but_7_nor_13_itm,
      {(fsm_output[2]) , FFT_but_11_or_cse , FFT_but_11_or_20_cse , (fsm_output[3])});
  assign FFT_but_7_FFT_but_7_nor_20_nl = ~((~(FFT_but_7_acc_9_psp_sva_0 | FFT_but_7_nor_ovfl_5_sva))
      | FFT_but_7_and_unfl_5_sva_1);
  assign FFT_but_11_mux1h_11_nl = MUX1HOT_s_1_4_2(FFT_but_7_FFT_but_7_nor_20_nl,
      FFT_but_7_conc_ncse_0_sva, FFT_but_7_conc_10_ncse_0_sva, FFT_but_7_FFT_but_7_nor_14_itm,
      {(fsm_output[2]) , FFT_but_11_or_cse , FFT_but_11_or_20_cse , (fsm_output[3])});
  assign nl_z_out_1 = $signed(({FFT_but_11_FFT_but_11_mux_1_nl , 1'b1})) * $signed(({FFT_but_11_mux1h_9_nl
      , FFT_but_11_mux1h_10_nl , FFT_but_11_mux1h_11_nl}));
  assign z_out_1 = nl_z_out_1[26:0];

  function automatic  MUX1HOT_s_1_4_2;
    input  input_3;
    input  input_2;
    input  input_1;
    input  input_0;
    input [3:0] sel;
    reg  result;
  begin
    result = input_0 & sel[0];
    result = result | (input_1 & sel[1]);
    result = result | (input_2 & sel[2]);
    result = result | (input_3 & sel[3]);
    MUX1HOT_s_1_4_2 = result;
  end
  endfunction


  function automatic [20:0] MUX1HOT_v_21_4_2;
    input [20:0] input_3;
    input [20:0] input_2;
    input [20:0] input_1;
    input [20:0] input_0;
    input [3:0] sel;
    reg [20:0] result;
  begin
    result = input_0 & {21{sel[0]}};
    result = result | (input_1 & {21{sel[1]}});
    result = result | (input_2 & {21{sel[2]}});
    result = result | (input_3 & {21{sel[3]}});
    MUX1HOT_v_21_4_2 = result;
  end
  endfunction


  function automatic  MUX_s_1_2_2;
    input  input_0;
    input  input_1;
    input  sel;
    reg  result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_s_1_2_2 = result;
  end
  endfunction


  function automatic  MUX_s_1_8_2;
    input  input_0;
    input  input_1;
    input  input_2;
    input  input_3;
    input  input_4;
    input  input_5;
    input  input_6;
    input  input_7;
    input [2:0] sel;
    reg  result;
  begin
    case (sel)
      3'b000 : begin
        result = input_0;
      end
      3'b001 : begin
        result = input_1;
      end
      3'b010 : begin
        result = input_2;
      end
      3'b011 : begin
        result = input_3;
      end
      3'b100 : begin
        result = input_4;
      end
      3'b101 : begin
        result = input_5;
      end
      3'b110 : begin
        result = input_6;
      end
      default : begin
        result = input_7;
      end
    endcase
    MUX_s_1_8_2 = result;
  end
  endfunction


  function automatic [20:0] MUX_v_21_2_2;
    input [20:0] input_0;
    input [20:0] input_1;
    input  sel;
    reg [20:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_21_2_2 = result;
  end
  endfunction


  function automatic [20:0] MUX_v_21_8_2;
    input [20:0] input_0;
    input [20:0] input_1;
    input [20:0] input_2;
    input [20:0] input_3;
    input [20:0] input_4;
    input [20:0] input_5;
    input [20:0] input_6;
    input [20:0] input_7;
    input [2:0] sel;
    reg [20:0] result;
  begin
    case (sel)
      3'b000 : begin
        result = input_0;
      end
      3'b001 : begin
        result = input_1;
      end
      3'b010 : begin
        result = input_2;
      end
      3'b011 : begin
        result = input_3;
      end
      3'b100 : begin
        result = input_4;
      end
      3'b101 : begin
        result = input_5;
      end
      3'b110 : begin
        result = input_6;
      end
      default : begin
        result = input_7;
      end
    endcase
    MUX_v_21_8_2 = result;
  end
  endfunction


  function automatic [22:0] MUX_v_23_2_2;
    input [22:0] input_0;
    input [22:0] input_1;
    input  sel;
    reg [22:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_23_2_2 = result;
  end
  endfunction


  function automatic [27:0] MUX_v_28_2_2;
    input [27:0] input_0;
    input [27:0] input_1;
    input  sel;
    reg [27:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_28_2_2 = result;
  end
  endfunction


  function automatic [2:0] MUX_v_3_2_2;
    input [2:0] input_0;
    input [2:0] input_1;
    input  sel;
    reg [2:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_3_2_2 = result;
  end
  endfunction


  function automatic [3:0] MUX_v_4_2_2;
    input [3:0] input_0;
    input [3:0] input_1;
    input  sel;
    reg [3:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_4_2_2 = result;
  end
  endfunction


  function automatic [0:0] readslicef_30_1_29;
    input [29:0] vector;
    reg [29:0] tmp;
  begin
    tmp = vector >> 29;
    readslicef_30_1_29 = tmp[0:0];
  end
  endfunction


  function automatic [45:0] readslicef_47_46_1;
    input [46:0] vector;
    reg [46:0] tmp;
  begin
    tmp = vector >> 1;
    readslicef_47_46_1 = tmp[45:0];
  end
  endfunction


  function automatic [39:0] signext_40_23;
    input [22:0] vector;
  begin
    signext_40_23= {{17{vector[22]}}, vector};
  end
  endfunction


  function automatic [39:0] signext_40_24;
    input [23:0] vector;
  begin
    signext_40_24= {{16{vector[23]}}, vector};
  end
  endfunction


  function automatic [43:0] signext_44_28;
    input [27:0] vector;
  begin
    signext_44_28= {{16{vector[27]}}, vector};
  end
  endfunction


  function automatic [23:0] conv_s2s_23_24 ;
    input [22:0]  vector ;
  begin
    conv_s2s_23_24 = {vector[22], vector};
  end
  endfunction


  function automatic [46:0] conv_s2s_28_47 ;
    input [27:0]  vector ;
  begin
    conv_s2s_28_47 = {{19{vector[27]}}, vector};
  end
  endfunction


  function automatic [46:0] conv_s2s_46_47 ;
    input [45:0]  vector ;
  begin
    conv_s2s_46_47 = {vector[45], vector};
  end
  endfunction


  function automatic [41:0] conv_s2u_23_42 ;
    input [22:0]  vector ;
  begin
    conv_s2u_23_42 = {{19{vector[22]}}, vector};
  end
  endfunction


  function automatic [27:0] conv_s2u_27_28 ;
    input [26:0]  vector ;
  begin
    conv_s2u_27_28 = {vector[26], vector};
  end
  endfunction


  function automatic [29:0] conv_s2u_29_30 ;
    input [28:0]  vector ;
  begin
    conv_s2u_29_30 = {vector[28], vector};
  end
  endfunction


  function automatic [41:0] conv_s2u_41_42 ;
    input [40:0]  vector ;
  begin
    conv_s2u_41_42 = {vector[40], vector};
  end
  endfunction


  function automatic [41:0] conv_u2s_1_42 ;
    input [0:0]  vector ;
  begin
    conv_u2s_1_42 = {{41{1'b0}}, vector};
  end
  endfunction

endmodule

// ------------------------------------------------------------------
//  Design Unit:    FFT
// ------------------------------------------------------------------


module FFT (
  clk, rst, in_real, in_imag, out_real, out_imag, data_valid_source, data_req_source,
      data_valid_sink, data_req_sink
);
  input clk;
  input rst;
  input [22:0] in_real;
  input [22:0] in_imag;
  output [22:0] out_real;
  output [22:0] out_imag;
  input data_valid_source;
  output data_req_source;
  output data_valid_sink;
  input data_req_sink;



  // Interconnect Declarations for Component Instantiations 
  FFT_COMPORTEMENT FFT_COMPORTEMENT_inst (
      .clk(clk),
      .rst(rst),
      .in_real(in_real),
      .in_imag(in_imag),
      .out_real(out_real),
      .out_imag(out_imag),
      .data_valid_source(data_valid_source),
      .data_req_source(data_req_source),
      .data_valid_sink(data_valid_sink)
    );
endmodule



