TimeQuest Timing Analyzer report for A2D_test
Wed Nov 14 11:05:42 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 268.1 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.730 ; -129.057           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.551 ; -39.988               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.469 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -92.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.730 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.730 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.723 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.651      ;
; -2.723 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.651      ;
; -2.719 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.434     ; 3.280      ;
; -2.719 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.434     ; 3.280      ;
; -2.626 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.554      ;
; -2.626 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.554      ;
; -2.617 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.546      ;
; -2.617 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.546      ;
; -2.601 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.530      ;
; -2.601 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.530      ;
; -2.597 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.525      ;
; -2.597 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.525      ;
; -2.589 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.518      ;
; -2.589 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.518      ;
; -2.587 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.515      ;
; -2.587 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.515      ;
; -2.579 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.508      ;
; -2.579 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.508      ;
; -2.570 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.499      ;
; -2.570 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.499      ;
; -2.491 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.419      ;
; -2.491 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.419      ;
; -2.484 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.413      ;
; -2.484 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.413      ;
; -2.479 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.407      ;
; -2.479 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.407      ;
; -2.441 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.373      ;
; -2.441 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.373      ;
; -2.432 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.364      ;
; -2.432 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.364      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.405 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.336      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.398 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.329      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.394 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.431     ; 2.958      ;
; -2.354 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.283      ;
; -2.354 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.283      ;
; -2.336 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.265      ;
; -2.336 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.265      ;
; -2.336 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.268      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.301 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.232      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
; -2.292 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.224      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl         ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|state.SPI_2                               ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; cntr[0]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.580      ;
; 0.345 ; cntr[1]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.580      ;
; 0.357 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; PB_release:iPB|pre1                                     ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.594      ;
; 0.360 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; FR_cntr[0]                                              ; FR_cntr[0]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.372 ; rst_synch:iRST|reg1                                     ; rst_synch:iRST|rst_n                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.593      ;
; 0.374 ; cntr[1]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.609      ;
; 0.375 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.377 ; cntr[0]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.612      ;
; 0.378 ; FR_cntr[18]                                             ; FR_cntr[18]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.393 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.402 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.635      ;
; 0.405 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.638      ;
; 0.505 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.398      ; 1.060      ;
; 0.544 ; FR_cntr[4]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.551 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.554 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14]     ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.556 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|rght_ld[7]                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; FR_cntr[7]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; FR_cntr[10]                                             ; FR_cntr[10]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; FR_cntr[6]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; FR_cntr[5]                                              ; FR_cntr[5]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; FR_cntr[16]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; FR_cntr[13]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; FR_cntr[2]                                              ; FR_cntr[2]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; FR_cntr[15]                                             ; FR_cntr[15]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; FR_cntr[12]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; FR_cntr[11]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.563 ; FR_cntr[17]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.566 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.799      ;
; 0.570 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.575 ; FR_cntr[2]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.162      ;
; 0.579 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.582 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.596 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.816      ;
; 0.614 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.834      ;
; 0.624 ; FR_cntr[3]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.211      ;
; 0.644 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.877      ;
; 0.661 ; PB_release:iPB|pre2                                     ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.896      ;
; 0.661 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.000        ; 0.076      ; 0.894      ;
; 0.681 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|rght_ld[6]                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.901      ;
; 0.684 ; FR_cntr[16]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.398      ; 1.239      ;
; 0.687 ; FR_cntr[17]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.398      ; 1.242      ;
; 0.703 ; FR_cntr[14]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.922      ;
; 0.703 ; FR_cntr[3]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.923      ;
; 0.704 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.259      ;
; 0.705 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.925      ;
; 0.716 ; FR_cntr[0]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.936      ;
; 0.720 ; FR_cntr[1]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.940      ;
; 0.739 ; FR_cntr[1]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.326      ;
; 0.739 ; FR_cntr[0]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.326      ;
; 0.812 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|rght_ld[4]                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.030      ;
; 0.818 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|rght_ld[8]                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.036      ;
; 0.818 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|rght_ld[5]                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.036      ;
; 0.825 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.046      ;
; 0.830 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.050      ;
; 0.831 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]      ; A2D_intf:iDUT|rght_ld[9]                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.049      ;
; 0.831 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; FR_cntr[6]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; FR_cntr[10]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; FR_cntr[2]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.052      ;
; 0.833 ; FR_cntr[12]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; FR_cntr[16]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.841 ; A2D_intf:iDUT|state.SPI_1                               ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.076      ; 1.074      ;
; 0.843 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]     ; A2D_intf:iDUT|batt[10]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.845 ; FR_cntr[5]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.846 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; FR_cntr[11]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; FR_cntr[13]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; FR_cntr[15]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; FR_cntr[5]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; FR_cntr[13]                                             ; FR_cntr[15]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; FR_cntr[11]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                          ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.551 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.738      ;
; -1.496 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.500        ; -0.312     ; 1.679      ;
; -1.198 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; 0.500        ; 0.045      ; 1.738      ;
; -1.127 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.127 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; 0.500        ; -0.308     ; 1.314      ;
; -1.095 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.500        ; 0.043      ; 1.633      ;
; -1.095 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.500        ; 0.043      ; 1.633      ;
; -1.095 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; 0.500        ; 0.043      ; 1.633      ;
; -1.070 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; 0.500        ; 0.068      ; 1.633      ;
; -1.070 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; 0.500        ; 0.068      ; 1.633      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
; -0.936 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.500        ; 0.014      ; 1.445      ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                          ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.469 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; -0.500       ; 0.154      ; 1.300      ;
; 1.601 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; -0.500       ; 0.210      ; 1.488      ;
; 1.601 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; -0.500       ; 0.210      ; 1.488      ;
; 1.626 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; -0.500       ; 0.185      ; 1.488      ;
; 1.626 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; -0.500       ; 0.185      ; 1.488      ;
; 1.626 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; -0.500       ; 0.185      ; 1.488      ;
; 1.662 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.662 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; -0.500       ; -0.182     ; 1.157      ;
; 1.719 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; -0.500       ; 0.186      ; 1.582      ;
; 2.039 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.531      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
; 2.086 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; -0.500       ; -0.181     ; 1.582      ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.62 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.360 ; -107.056          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.347 ; -34.515              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.402 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -92.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                       ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.360 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.391     ; 2.964      ;
; -2.360 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.391     ; 2.964      ;
; -2.335 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.270      ;
; -2.335 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.270      ;
; -2.329 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.264      ;
; -2.329 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.264      ;
; -2.249 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.184      ;
; -2.249 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.184      ;
; -2.231 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.167      ;
; -2.231 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.167      ;
; -2.216 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.152      ;
; -2.216 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.152      ;
; -2.213 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.148      ;
; -2.213 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.148      ;
; -2.205 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.141      ;
; -2.205 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.141      ;
; -2.204 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.139      ;
; -2.204 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.139      ;
; -2.196 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.132      ;
; -2.196 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.132      ;
; -2.188 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.124      ;
; -2.188 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.124      ;
; -2.128 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.063      ;
; -2.128 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.063      ;
; -2.126 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.061      ;
; -2.126 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.061      ;
; -2.117 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.053      ;
; -2.117 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.053      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.076 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.388     ; 2.683      ;
; -2.072 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.011      ;
; -2.072 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.011      ;
; -2.063 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.002      ;
; -2.063 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.002      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.057 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.995      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -2.051 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.989      ;
; -1.997 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.933      ;
; -1.997 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.933      ;
; -1.983 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.922      ;
; -1.983 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.922      ;
; -1.981 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.917      ;
; -1.981 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.917      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.971 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 2.909      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
; -1.953 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.892      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|state.SPI_2                               ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.305 ; cntr[0]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.519      ;
; 0.305 ; cntr[1]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.519      ;
; 0.311 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; FR_cntr[0]                                              ; FR_cntr[0]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.326 ; PB_release:iPB|pre1                                     ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.539      ;
; 0.333 ; cntr[1]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.547      ;
; 0.335 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.534      ;
; 0.337 ; FR_cntr[18]                                             ; FR_cntr[18]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.338 ; rst_synch:iRST|reg1                                     ; rst_synch:iRST|rst_n                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.342 ; cntr[0]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.556      ;
; 0.356 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.567      ;
; 0.356 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.365 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.576      ;
; 0.469 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.355      ; 0.968      ;
; 0.489 ; FR_cntr[4]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.495 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.497 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14]     ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.499 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; FR_cntr[10]                                             ; FR_cntr[10]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; FR_cntr[7]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; FR_cntr[5]                                              ; FR_cntr[5]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; FR_cntr[13]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; FR_cntr[12]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; FR_cntr[6]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; FR_cntr[16]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; FR_cntr[15]                                             ; FR_cntr[15]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; FR_cntr[11]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; FR_cntr[2]                                              ; FR_cntr[2]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; FR_cntr[17]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; FR_cntr[2]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.386      ; 1.036      ;
; 0.508 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.067      ; 0.719      ;
; 0.512 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|rght_ld[7]                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.521 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.533 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.733      ;
; 0.546 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.746      ;
; 0.564 ; FR_cntr[3]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.386      ; 1.094      ;
; 0.581 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.067      ; 0.792      ;
; 0.589 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.000        ; 0.067      ; 0.800      ;
; 0.606 ; PB_release:iPB|pre2                                     ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.819      ;
; 0.625 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|rght_ld[6]                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.825      ;
; 0.626 ; FR_cntr[16]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.355      ; 1.125      ;
; 0.627 ; FR_cntr[17]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.355      ; 1.126      ;
; 0.638 ; FR_cntr[14]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.837      ;
; 0.645 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.845      ;
; 0.646 ; FR_cntr[3]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
; 0.652 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.355      ; 1.151      ;
; 0.659 ; FR_cntr[1]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.858      ;
; 0.659 ; FR_cntr[1]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.386      ; 1.189      ;
; 0.660 ; FR_cntr[0]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.859      ;
; 0.664 ; FR_cntr[0]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.386      ; 1.194      ;
; 0.734 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.934      ;
; 0.743 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; FR_cntr[10]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; FR_cntr[6]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; FR_cntr[12]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.946      ;
; 0.746 ; FR_cntr[16]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|rght_ld[5]                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748 ; FR_cntr[2]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; FR_cntr[5]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|rght_ld[4]                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.750 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.950      ;
; 0.750 ; FR_cntr[13]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; FR_cntr[15]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|rght_ld[8]                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.752 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.952      ;
; 0.752 ; FR_cntr[11]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; FR_cntr[17]                                             ; FR_cntr[18]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; FR_cntr[5]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; FR_cntr[13]                                             ; FR_cntr[15]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.957      ;
; 0.758 ; FR_cntr[15]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                           ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.347 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; 0.500        ; -0.296     ; 1.546      ;
; -1.294 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.030 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; 0.500        ; 0.021      ; 1.546      ;
; -0.972 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.972 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; 0.500        ; -0.297     ; 1.170      ;
; -0.944 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.500        ; 0.017      ; 1.456      ;
; -0.944 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.500        ; 0.017      ; 1.456      ;
; -0.944 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; 0.500        ; 0.017      ; 1.456      ;
; -0.921 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; 0.500        ; 0.040      ; 1.456      ;
; -0.921 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; 0.500        ; 0.040      ; 1.456      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
; -0.803 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.500        ; -0.009     ; 1.289      ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                           ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.402 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; -0.500       ; 0.114      ; 1.180      ;
; 1.533 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; -0.500       ; 0.166      ; 1.363      ;
; 1.533 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; -0.500       ; 0.166      ; 1.363      ;
; 1.557 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; -0.500       ; 0.142      ; 1.363      ;
; 1.557 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; -0.500       ; 0.142      ; 1.363      ;
; 1.557 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; -0.500       ; 0.142      ; 1.363      ;
; 1.567 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.567 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; -0.500       ; -0.186     ; 1.045      ;
; 1.635 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; -0.500       ; 0.146      ; 1.445      ;
; 1.919 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
; 1.966 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; -0.500       ; -0.185     ; 1.445      ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.119 ; -37.985           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.117 ; -30.307              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.442 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -117.024                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                       ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.119 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.064      ;
; -1.119 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.064      ;
; -1.118 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.063      ;
; -1.118 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.063      ;
; -1.111 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.241     ; 1.857      ;
; -1.111 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.241     ; 1.857      ;
; -1.055 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.000      ;
; -1.055 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.000      ;
; -1.051 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.996      ;
; -1.051 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.996      ;
; -1.048 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.048 ; FR_cntr[6]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.037 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.983      ;
; -1.037 ; FR_cntr[9]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.983      ;
; -1.029 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.975      ;
; -1.029 ; FR_cntr[8]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.975      ;
; -1.025 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.971      ;
; -1.025 ; FR_cntr[10]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.971      ;
; -1.021 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.967      ;
; -1.021 ; FR_cntr[13]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.967      ;
; -1.018 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.964      ;
; -1.018 ; FR_cntr[12]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.964      ;
; -0.986 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.931      ;
; -0.986 ; FR_cntr[5]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.931      ;
; -0.977 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.922      ;
; -0.977 ; FR_cntr[2]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.922      ;
; -0.970 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.920      ;
; -0.968 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.918      ;
; -0.968 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.918      ;
; -0.961 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.907      ;
; -0.961 ; FR_cntr[14]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.907      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; FR_cntr[0]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; FR_cntr[3]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.866      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.910 ; FR_cntr[4]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.237     ; 1.660      ;
; -0.905 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.855      ;
; -0.905 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2] ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.855      ;
; -0.890 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; FR_cntr[11]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.883 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.829      ;
; -0.883 ; FR_cntr[15]                                        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.829      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.854 ; FR_cntr[1]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.803      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.850 ; FR_cntr[7]                                         ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl        ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|MISO_smpl         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|state.SPI_2                               ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.184 ; cntr[0]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.314      ;
; 0.184 ; cntr[1]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.314      ;
; 0.186 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; PB_release:iPB|pre1                                     ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.316      ;
; 0.192 ; rst_synch:iRST|reg1                                     ; rst_synch:iRST|rst_n                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; FR_cntr[0]                                              ; FR_cntr[0]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; cntr[0]                                                 ; cntr[1]                                                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.325      ;
; 0.196 ; FR_cntr[18]                                             ; FR_cntr[18]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.199 ; cntr[1]                                                 ; cntr[0]                                                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.329      ;
; 0.205 ; A2D_intf:iDUT|round_robin_cnt[0]                        ; A2D_intf:iDUT|round_robin_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.214 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.342      ;
; 0.218 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.346      ;
; 0.253 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.219      ; 0.556      ;
; 0.286 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|rght_ld[7]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.289 ; FR_cntr[4]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.294 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[14]     ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[15]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; FR_cntr[10]                                             ; FR_cntr[10]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; FR_cntr[12]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; FR_cntr[11]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; FR_cntr[7]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; FR_cntr[2]                                              ; FR_cntr[2]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; FR_cntr[16]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; FR_cntr[15]                                             ; FR_cntr[15]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; FR_cntr[13]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; FR_cntr[6]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; FR_cntr[5]                                              ; FR_cntr[5]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; FR_cntr[17]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; A2D_intf:iDUT|state.IDLE                                ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.304 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[7]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; FR_cntr[2]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.630      ;
; 0.311 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.317 ; A2D_intf:iDUT|round_robin_cnt[1]                        ; A2D_intf:iDUT|round_robin_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.330 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.330 ; FR_cntr[3]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.650      ;
; 0.339 ; PB_release:iPB|pre2                                     ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.468      ;
; 0.351 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE       ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.000        ; 0.044      ; 0.479      ;
; 0.352 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[6]      ; A2D_intf:iDUT|rght_ld[6]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.473      ;
; 0.352 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done             ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.480      ;
; 0.355 ; FR_cntr[16]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.219      ; 0.658      ;
; 0.356 ; FR_cntr[17]                                             ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.219      ; 0.659      ;
; 0.363 ; FR_cntr[18]                                             ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.666      ;
; 0.371 ; FR_cntr[14]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.371 ; FR_cntr[3]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.373 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.379 ; FR_cntr[1]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.379 ; FR_cntr[0]                                              ; FR_cntr[1]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.398 ; FR_cntr[1]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.718      ;
; 0.399 ; FR_cntr[0]                                              ; FR_cntr[4]                                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.719      ;
; 0.428 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[5]      ; A2D_intf:iDUT|rght_ld[5]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.547      ;
; 0.432 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[8]      ; A2D_intf:iDUT|rght_ld[8]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[4]      ; A2D_intf:iDUT|rght_ld[4]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.553      ;
; 0.436 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[9]      ; A2D_intf:iDUT|rght_ld[9]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.555      ;
; 0.440 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]     ; A2D_intf:iDUT|batt[10]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.443 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_reg[10]     ; A2D_intf:iDUT|rght_ld[10]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; FR_cntr[10]                                             ; FR_cntr[11]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; FR_cntr[12]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; FR_cntr[2]                                              ; FR_cntr[3]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; A2D_intf:iDUT|state.SPI_1                               ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447 ; FR_cntr[6]                                              ; FR_cntr[7]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; FR_cntr[16]                                             ; FR_cntr[17]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.455 ; FR_cntr[11]                                             ; FR_cntr[12]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; FR_cntr[15]                                             ; FR_cntr[16]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; FR_cntr[5]                                              ; FR_cntr[6]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; FR_cntr[13]                                             ; FR_cntr[14]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; FR_cntr[17]                                             ; FR_cntr[18]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[2]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|sclk_div[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[4]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[0]      ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|shft_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; FR_cntr[11]                                             ; FR_cntr[13]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
+-------+---------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                           ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.117 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.078 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; 0.500        ; -0.601     ; 0.964      ;
; -0.926 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; 0.500        ; -0.405     ; 1.008      ;
; -0.852 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; 0.500        ; -0.406     ; 0.933      ;
; -0.852 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; 0.500        ; -0.406     ; 0.933      ;
; -0.852 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; 0.500        ; -0.406     ; 0.933      ;
; -0.850 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.850 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; 0.500        ; -0.597     ; 0.740      ;
; -0.840 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; 0.500        ; -0.394     ; 0.933      ;
; -0.840 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; 0.500        ; -0.394     ; 0.933      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
; -0.756 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; 0.500        ; -0.422     ; 0.821      ;
+--------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                           ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|SS_n              ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SAMPLE_WAIT ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.SHIFT_WAIT  ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_2                                ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.SPI_1                                ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.IDLE                                 ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|done              ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.442 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.IDLE        ; clk          ; clk         ; -0.500       ; -0.340     ; 0.706      ;
; 1.509 ; rst_synch:iRST|rst_n ; cntr[0]                                                  ; clk          ; clk         ; -0.500       ; -0.310     ; 0.803      ;
; 1.509 ; rst_synch:iRST|rst_n ; cntr[1]                                                  ; clk          ; clk         ; -0.500       ; -0.310     ; 0.803      ;
; 1.522 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3                                      ; clk          ; clk         ; -0.500       ; -0.323     ; 0.803      ;
; 1.522 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2                                      ; clk          ; clk         ; -0.500       ; -0.323     ; 0.803      ;
; 1.522 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1                                      ; clk          ; clk         ; -0.500       ; -0.323     ; 0.803      ;
; 1.552 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|state.WAIT                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[18]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[17]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[16]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[15]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[14]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[13]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[12]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[11]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[10]                                              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[9]                                               ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.552 ; rst_synch:iRST|rst_n ; FR_cntr[8]                                               ; clk          ; clk         ; -0.500       ; -0.522     ; 0.634      ;
; 1.579 ; rst_synch:iRST|rst_n ; FR_cntr[4]                                               ; clk          ; clk         ; -0.500       ; -0.322     ; 0.861      ;
; 1.763 ; rst_synch:iRST|rst_n ; A2D_intf:iDUT|SPI_mstr16:SPI_Interface|state.FINAL       ; clk          ; clk         ; -0.500       ; -0.526     ; 0.841      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[7]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[6]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[5]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[3]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[2]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[1]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
; 1.778 ; rst_synch:iRST|rst_n ; FR_cntr[0]                                               ; clk          ; clk         ; -0.500       ; -0.521     ; 0.861      ;
+-------+----------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.577 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.730   ; 0.179 ; -1.551   ; 1.402   ; -3.000              ;
;  clk             ; -2.730   ; 0.179 ; -1.551   ; 1.402   ; -3.000              ;
; Design-wide TNS  ; -129.057 ; 0.0   ; -39.988  ; 0.0     ; -117.024            ;
;  clk             ; -129.057 ; 0.000 ; -39.988  ; 0.000   ; -117.024            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SEL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1516     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1516     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 34       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 34       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Wed Nov 14 11:05:26 2018
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.730
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.730            -129.057 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332146): Worst-case recovery slack is -1.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.551             -39.988 clk 
Info (332146): Worst-case removal slack is 1.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.469               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.360            -107.056 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -1.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.347             -34.515 clk 
Info (332146): Worst-case removal slack is 1.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.402               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.119             -37.985 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is -1.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.117             -30.307 clk 
Info (332146): Worst-case removal slack is 1.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.442               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.024 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.577 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5046 megabytes
    Info: Processing ended: Wed Nov 14 11:05:42 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:05


