# progettoRETILOGICHE2020
***
Lo scopo del progetto è di realizzare un componente HW in VHDL che, preso in ingresso un indirizzo, ne restituisca una codifica in base alla sua appartenenza o meno ad una
working zone ossia un intervallo di indirizzi di dimensione fissa che parte da un indirizzo base. Una documentazione completa si può trovare [qui](https://github.com/stecch1/progettoRETILOGICHE2020/blob/main/10573273_10581775.pdf)
