`{verilog}wire`- значение на шине. Хотя сама по себе шина не способна хранить значение...
`{verilog}reg` - значение на входе или выходе элемента. 
Могут быть равны `1` или `0`, также можно установить состояние высокого импеданса `Z` или безразличное состояние `X`. 
`{verilog}parameter`- объявление константы
`{verilog}integer` - если нужно ввести целое число. В основном используется для задания количества повторений внутри циклов `{verilog}for` и `{verilog}repeat`
___
`
`{verilog}assign` - оператор [[Непрерывное присваивание|непрерывного присваивания]], несколько `{verilog}assign` будут выполняться параллельно, поэтому порядок записи не играет особой роли.
`{verilog}always` - блоки, которые описывают исключительно [[комбинаторное поведение]].
```verilog
module module_name(ports);
	.... 
	[assign operator]   // структурное описание 
	[assign operator] 
	[always_blocks]     // поведенческое описание 
	.... 
	[assign operator] 
	[assign operator] 
	[always_blocks] 
	.... 
endmodule
```
