Fitter report for VitaPolyOne
Tue Apr 07 00:54:07 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 07 00:54:07 2015     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; VitaPolyOne                               ;
; Top-level Entity Name              ; VitaPolyOne                               ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE10E22C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,069 / 10,320 ( 10 % )                   ;
;     Total combinational functions  ; 960 / 10,320 ( 9 % )                      ;
;     Dedicated logic registers      ; 599 / 10,320 ( 6 % )                      ;
; Total registers                    ; 599                                       ;
; Total pins                         ; 28 / 92 ( 30 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 3 / 46 ( 7 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10E22C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  12.5%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; snd_0     ; Missing drive strength and slew rate ;
; snd_1     ; Missing drive strength and slew rate ;
; snd_2     ; Missing drive strength and slew rate ;
; snd_3     ; Missing drive strength and slew rate ;
; snd_4     ; Missing drive strength and slew rate ;
; snd_5     ; Missing drive strength and slew rate ;
; snd_6     ; Missing drive strength and slew rate ;
; snd_7     ; Missing drive strength and slew rate ;
; pwm_out_0 ; Missing drive strength and slew rate ;
; pwm_out_1 ; Missing drive strength and slew rate ;
; led0      ; Missing drive strength and slew rate ;
; led1      ; Missing drive strength and slew rate ;
; SEG[0]    ; Missing drive strength and slew rate ;
; SEG[1]    ; Missing drive strength and slew rate ;
; SEG[2]    ; Missing drive strength and slew rate ;
; SEG[3]    ; Missing drive strength and slew rate ;
; SEG[4]    ; Missing drive strength and slew rate ;
; SEG[5]    ; Missing drive strength and slew rate ;
; SEG[6]    ; Missing drive strength and slew rate ;
; SEG[7]    ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; note_pitch2dds:transl1|ADDER_mul[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1                        ; Q                ;                       ;
; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ; DATAA            ;                       ;
+--------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1636 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1636 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1626    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA_Projects/fpga-synth/VitaPolyOne/VitaPolyOne.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,069 / 10,320 ( 10 % )                                                                   ;
;     -- Combinational with no register       ; 470                                                                                       ;
;     -- Register only                        ; 109                                                                                       ;
;     -- Combinational with a register        ; 490                                                                                       ;
;                                             ;                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                           ;
;     -- 4 input functions                    ; 285                                                                                       ;
;     -- 3 input functions                    ; 258                                                                                       ;
;     -- <=2 input functions                  ; 417                                                                                       ;
;     -- Register only                        ; 109                                                                                       ;
;                                             ;                                                                                           ;
; Logic elements by mode                      ;                                                                                           ;
;     -- normal mode                          ; 684                                                                                       ;
;     -- arithmetic mode                      ; 276                                                                                       ;
;                                             ;                                                                                           ;
; Total registers*                            ; 599 / 10,732 ( 6 % )                                                                      ;
;     -- Dedicated logic registers            ; 599 / 10,320 ( 6 % )                                                                      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                                                                           ;
;                                             ;                                                                                           ;
; Total LABs:  partially or completely used   ; 80 / 645 ( 12 % )                                                                         ;
; User inserted logic elements                ; 0                                                                                         ;
; Virtual pins                                ; 0                                                                                         ;
; I/O pins                                    ; 28 / 92 ( 30 % )                                                                          ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )                                                                           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                             ;
; Global signals                              ; 1                                                                                         ;
; M9Ks                                        ; 0 / 46 ( 0 % )                                                                            ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )                                                                       ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )                                                                       ;
; Embedded Multiplier 9-bit elements          ; 3 / 46 ( 7 % )                                                                            ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                            ;
; Global clocks                               ; 1 / 10 ( 10 % )                                                                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                              ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 8%                                                                              ;
; Maximum fan-out node                        ; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 601                                                                                       ;
; Highest non-global fan-out signal           ; note_pitch2dds:transl1|state.0000                                                         ;
; Highest non-global fan-out                  ; 59                                                                                        ;
; Total fan-out                               ; 4330                                                                                      ;
; Average fan-out                             ; 2.54                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1069 / 10320 ( 10 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 470                   ; 0                              ;
;     -- Register only                        ; 109                   ; 0                              ;
;     -- Combinational with a register        ; 490                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 285                   ; 0                              ;
;     -- 3 input functions                    ; 258                   ; 0                              ;
;     -- <=2 input functions                  ; 417                   ; 0                              ;
;     -- Register only                        ; 109                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 684                   ; 0                              ;
;     -- arithmetic mode                      ; 276                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 599                   ; 0                              ;
;     -- Dedicated logic registers            ; 599 / 10320 ( 5 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 80 / 645 ( 12 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 3 / 46 ( 6 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 646                   ; 1                              ;
;     -- Registered Input Connections         ; 644                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 646                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4376                  ; 653                            ;
;     -- Registered Connections               ; 2425                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 647                            ;
;     -- hard_block:auto_generated_inst       ; 647                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 20                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; MIDI_IN ; 105   ; 6        ; 34           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk50M  ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0    ; 25    ; 2        ; 0            ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1    ; 24    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw0     ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw1     ; 90    ; 6        ; 34           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw2     ; 89    ; 5        ; 34           ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw3     ; 88    ; 5        ; 34           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SEG[0]    ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[1]    ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[2]    ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[3]    ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[4]    ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[5]    ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[6]    ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[7]    ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led0      ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1      ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_out_0 ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwm_out_1 ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_0     ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_1     ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_2     ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_3     ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_4     ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_5     ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_6     ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; snd_7     ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; led0                    ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; SEG[0]                  ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; SEG[1]                  ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; SEG[5]                  ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; SEG[6]                  ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; SEG[7]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 8 ( 25 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 6        ; 10 / 10 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 4 / 12 ( 33 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; snd_5                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; snd_4                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; snd_3                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; snd_2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; snd_1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; snd_0                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk50M                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; key1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; led1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; led0                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; SEG[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; sw3                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; sw2                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; sw1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; sw0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; SEG[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; SEG[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; SEG[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; SEG[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; SEG[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; SEG[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; MIDI_IN                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; SEG[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; pwm_out_1                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; pwm_out_0                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; snd_7                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; snd_6                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-------------------------------+-----------------------------------------------------------------------+
; Name                          ; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; clk50M_PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                                ;
; Compensate clock              ; clock0                                                                ;
; Compensated input/output pins ; --                                                                    ;
; Switchover type               ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                             ;
; VCO post scale                ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                  ;
; VCO phase shift step          ; 208 ps                                                                ;
; VCO multiply                  ; --                                                                    ;
; VCO divide                    ; --                                                                    ;
; Freq min lock                 ; 25.0 MHz                                                              ;
; Freq max lock                 ; 54.18 MHz                                                             ;
; M VCO Tap                     ; 0                                                                     ;
; M Initial                     ; 1                                                                     ;
; M value                       ; 12                                                                    ;
; N value                       ; 1                                                                     ;
; Charge pump current           ; setting 1                                                             ;
; Loop filter resistance        ; setting 27                                                            ;
; Loop filter capacitance       ; setting 0                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                    ;
; Bandwidth type                ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                   ;
; PLL location                  ; PLL_1                                                                 ;
; Inclk0 signal                 ; clk50M                                                                ;
; Inclk1 signal                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                    ;
+-------------------------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                               ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                           ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; |VitaPolyOne                         ; 1069 (20)   ; 599 (0)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 28   ; 0            ; 470 (20)     ; 109 (0)           ; 490 (5)          ; |VitaPolyOne                                                                  ;              ;
;    |adsr32:adsr1|                    ; 235 (235)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 70 (70)          ; |VitaPolyOne|adsr32:adsr1                                                     ;              ;
;    |dds32:vco1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |VitaPolyOne|dds32:vco1                                                       ;              ;
;    |lin2exp_t:exp|                   ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|lin2exp_t:exp                                                    ;              ;
;    |midi_in:midiin|                  ; 115 (45)    ; 84 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (6)       ; 26 (13)           ; 58 (28)          ; |VitaPolyOne|midi_in:midiin                                                   ;              ;
;       |baud_gen:BG|                  ; 37 (37)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 17 (17)          ; |VitaPolyOne|midi_in:midiin|baud_gen:BG                                       ;              ;
;       |uart_rx:URX|                  ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 15 (15)          ; |VitaPolyOne|midi_in:midiin|uart_rx:URX                                       ;              ;
;    |nco:clk50M_PLL|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL                                                   ;              ;
;       |altpll:altpll_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL|altpll:altpll_component                           ;              ;
;          |nco_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated ;              ;
;    |note_pitch2dds:transl1|          ; 266 (145)   ; 101 (93)                  ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 151 (38)     ; 35 (35)           ; 80 (74)          ; |VitaPolyOne|note_pitch2dds:transl1                                           ;              ;
;       |lpm_mult:Mult0|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|note_pitch2dds:transl1|lpm_mult:Mult0                            ;              ;
;          |mult_obt:auto_generated|   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |VitaPolyOne|note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated    ;              ;
;       |note2dds:note2dds_table|      ; 111 (111)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 8 (8)            ; |VitaPolyOne|note_pitch2dds:transl1|note2dds:note2dds_table                   ;              ;
;    |pwm8dac1:dac1_vca|               ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |VitaPolyOne|pwm8dac1:dac1_vca                                                ;              ;
;    |reg14w:A1reg|                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:A1reg                                                     ;              ;
;    |reg14w:D1reg|                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:D1reg                                                     ;              ;
;    |reg14w:R1reg|                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |VitaPolyOne|reg14w:R1reg                                                     ;              ;
;    |reg14w:pitch_reg|                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |VitaPolyOne|reg14w:pitch_reg                                                 ;              ;
;    |reg7:NOTEreg|                    ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |VitaPolyOne|reg7:NOTEreg                                                     ;              ;
;    |reg7:S1reg|                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |VitaPolyOne|reg7:S1reg                                                       ;              ;
;    |reg_rs:GATEreg|                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |VitaPolyOne|reg_rs:GATEreg                                                   ;              ;
;    |rnd8dac1:dac1_vco|               ; 260 (9)     ; 260 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (1)            ; 216 (8)          ; |VitaPolyOne|rnd8dac1:dac1_vco                                                ;              ;
;       |rnd8:rnd_src|                 ; 252 (252)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 43 (43)           ; 209 (209)        ; |VitaPolyOne|rnd8dac1:dac1_vco|rnd8:rnd_src                                   ;              ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; key0      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key1      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw1       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw2       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw3       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; snd_0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; snd_7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_out_0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm_out_1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw0       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; MIDI_IN   ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; clk50M    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; key0                                           ;                   ;         ;
; key1                                           ;                   ;         ;
; sw1                                            ;                   ;         ;
; sw2                                            ;                   ;         ;
; sw3                                            ;                   ;         ;
; sw0                                            ;                   ;         ;
; MIDI_IN                                        ;                   ;         ;
;      - midi_in:midiin|uart_rx:URX|in_sync[0]~0 ; 1                 ; 6       ;
;      - led1~output                             ; 1                 ; 6       ;
; clk50M                                         ;                   ;         ;
+------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; A1_lsb                                                                            ; LCCOMB_X16_Y12_N4  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; D1_lsb                                                                            ; LCCOMB_X16_Y12_N10 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal0~1                                                                          ; LCCOMB_X10_Y11_N20 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal2~0                                                                          ; LCCOMB_X10_Y11_N28 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; R1_lsb                                                                            ; LCCOMB_X16_Y12_N22 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; S1_lsb                                                                            ; LCCOMB_X16_Y12_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|Selector11~2                                                         ; LCCOMB_X13_Y13_N2  ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|sout[3]~27                                                           ; LCCOMB_X14_Y13_N22 ; 25      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; adsr32:adsr1|state.RELEASE                                                        ; FF_X13_Y13_N11     ; 39      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; clk50M                                                                            ; PIN_23             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|CH_MESSAGE[0]~3                                                    ; LCCOMB_X12_Y11_N22 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|MSB[6]~3                                                           ; LCCOMB_X12_Y11_N6  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|NOTE[0]~2                                                          ; LCCOMB_X12_Y11_N2  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|baud_gen:BG|LessThan0~4                                            ; LCCOMB_X21_Y19_N24 ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|baud_gen:BG|ce_16                                                  ; FF_X21_Y19_N25     ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|byte1[4]~0                                                         ; LCCOMB_X10_Y11_N16 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|byte2[0]~0                                                         ; LCCOMB_X10_Y11_N26 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|always3~0                                              ; LCCOMB_X8_Y17_N8   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|always5~1                                              ; LCCOMB_X8_Y17_N16  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|new_rx_data                                            ; FF_X8_Y17_N17      ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; midi_in:midiin|uart_rx:URX|rx_busy                                                ; FF_X8_Y17_N3       ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 601     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 45      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER[5]~1                                                 ; LCCOMB_X18_Y14_N18 ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER_mul[1]~11                                            ; LCCOMB_X19_Y14_N6  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|ADDER_sum[31]~100                                          ; LCCOMB_X19_Y14_N10 ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|state.0000                                                 ; FF_X18_Y14_N13     ; 59      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; note_pitch2dds:transl1|state~11                                                   ; LCCOMB_X19_Y14_N4  ; 23      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 601     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; note_pitch2dds:transl1|state.0000                                                 ; 59      ;
; midi_in:midiin|MSB[5]                                                             ; 56      ;
; midi_in:midiin|MSB[4]                                                             ; 55      ;
; midi_in:midiin|MSB[3]                                                             ; 53      ;
; midi_in:midiin|MSB[1]                                                             ; 51      ;
; midi_in:midiin|MSB[6]                                                             ; 50      ;
; midi_in:midiin|MSB[2]                                                             ; 47      ;
; adsr32:adsr1|state.DECAY                                                          ; 45      ;
; nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_locked ; 45      ;
; midi_in:midiin|MSB[0]                                                             ; 44      ;
; adsr32:adsr1|state.RELEASE                                                        ; 39      ;
; note_pitch2dds:transl1|ADDER_sum[31]~100                                          ; 33      ;
; adsr32:adsr1|Selector11~2                                                         ; 31      ;
; adsr32:adsr1|Add0~64                                                              ; 30      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1]                         ; 29      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0]                         ; 27      ;
; adsr32:adsr1|sout[3]~27                                                           ; 25      ;
; note_pitch2dds:transl1|ADDER[5]~1                                                 ; 25      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2]                         ; 23      ;
; note_pitch2dds:transl1|state~11                                                   ; 23      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3]                         ; 22      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]                            ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]                            ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]                            ; 20      ;
; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]                            ; 19      ;
; midi_in:midiin|rcv_state.00000000                                                 ; 18      ;
; reg_rs:GATEreg|DOUT                                                               ; 18      ;
; midi_in:midiin|baud_gen:BG|LessThan0~4                                            ; 17      ;
; midi_in:midiin|MSB[6]~3                                                           ; 14      ;
; Equal2~0                                                                          ; 14      ;
; R1_lsb                                                                            ; 13      ;
; A1_lsb                                                                            ; 13      ;
; D1_lsb                                                                            ; 13      ;
; note_pitch2dds:transl1|state.0010                                                 ; 11      ;
; midi_in:midiin|uart_rx:URX|rx_busy                                                ; 11      ;
; reg14w:pitch_reg|DATA_OUT[13]                                                     ; 10      ;
; reg7:NOTEreg|DATA_OUT[3]                                                          ; 10      ;
; reg7:NOTEreg|DATA_OUT[2]                                                          ; 10      ;
; reg7:NOTEreg|DATA_OUT[1]                                                          ; 10      ;
; reg7:NOTEreg|DATA_OUT[0]                                                          ; 10      ;
; midi_in:midiin|uart_rx:URX|always3~0                                              ; 9       ;
; midi_in:midiin|uart_rx:URX|always5~1                                              ; 9       ;
; adsr32:adsr1|Selector11~0                                                         ; 8       ;
; midi_in:midiin|uart_rx:URX|new_rx_data                                            ; 8       ;
; midi_in:midiin|MSB~0                                                              ; 7       ;
; S1_lsb                                                                            ; 7       ;
; midi_in:midiin|byte2[0]~0                                                         ; 7       ;
; midi_in:midiin|NOTE[0]~2                                                          ; 7       ;
; adsr32:adsr1|sout[25]                                                             ; 7       ;
; Equal0~1                                                                          ; 7       ;
; note_pitch2dds:transl1|Add3~18                                                    ; 7       ;
; note_pitch2dds:transl1|Add3~16                                                    ; 7       ;
; note_pitch2dds:transl1|Add3~14                                                    ; 7       ;
; adsr32:adsr1|state.ATTACK                                                         ; 6       ;
; adsr32:adsr1|sout[26]~26                                                          ; 6       ;
; adsr32:adsr1|sout[26]~25                                                          ; 6       ;
; midi_in:midiin|uart_rx:URX|rx_data[7]                                             ; 6       ;
; adsr32:adsr1|sout[26]                                                             ; 6       ;
; adsr32:adsr1|sout[27]                                                             ; 6       ;
; adsr32:adsr1|sout[28]                                                             ; 6       ;
; adsr32:adsr1|sout[29]                                                             ; 6       ;
; adsr32:adsr1|sout[30]                                                             ; 6       ;
; adsr32:adsr1|sout[31]                                                             ; 6       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~5                          ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~4                      ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~0                        ; 5       ;
; midi_in:midiin|uart_rx:URX|in_sync[1]                                             ; 5       ;
; midi_in:midiin|LSB[0]                                                             ; 5       ;
; midi_in:midiin|LSB[1]                                                             ; 5       ;
; midi_in:midiin|uart_rx:URX|count16[0]                                             ; 5       ;
; midi_in:midiin|baud_gen:BG|ce_16                                                  ; 5       ;
; adsr32:adsr1|state.000                                                            ; 5       ;
; note_pitch2dds:transl1|state.0100                                                 ; 5       ;
; midi_in:midiin|byte1[6]                                                           ; 5       ;
; midi_in:midiin|byte1[5]                                                           ; 5       ;
; midi_in:midiin|CH_MESSAGE[1]                                                      ; 5       ;
; note_pitch2dds:transl1|Add4~12                                                    ; 5       ;
; note_pitch2dds:transl1|Add4~10                                                    ; 5       ;
; note_pitch2dds:transl1|Add4~6                                                     ; 5       ;
; adsr32:adsr1|sout[0]                                                              ; 5       ;
; adsr32:adsr1|sout[1]                                                              ; 5       ;
; adsr32:adsr1|sout[2]                                                              ; 5       ;
; adsr32:adsr1|sout[3]                                                              ; 5       ;
; adsr32:adsr1|sout[4]                                                              ; 5       ;
; adsr32:adsr1|sout[5]                                                              ; 5       ;
; adsr32:adsr1|sout[6]                                                              ; 5       ;
; adsr32:adsr1|sout[7]                                                              ; 5       ;
; adsr32:adsr1|sout[8]                                                              ; 5       ;
; adsr32:adsr1|sout[9]                                                              ; 5       ;
; adsr32:adsr1|sout[10]                                                             ; 5       ;
; adsr32:adsr1|sout[11]                                                             ; 5       ;
; adsr32:adsr1|sout[12]                                                             ; 5       ;
; adsr32:adsr1|sout[24]                                                             ; 5       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~58                     ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~41                     ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~36                     ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~14                       ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~13                       ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~15                     ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~8                        ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~7                        ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~6                        ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~6                      ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~1                        ; 4       ;
; R1_lsb~1                                                                          ; 4       ;
; reg14w:pitch_reg|DATA_OUT[12]                                                     ; 4       ;
; reg14w:pitch_reg|DATA_OUT[11]                                                     ; 4       ;
; reg14w:pitch_reg|DATA_OUT[10]                                                     ; 4       ;
; reg14w:pitch_reg|DATA_OUT[9]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[8]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[7]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[6]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[5]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[4]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[3]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[2]                                                      ; 4       ;
; reg14w:pitch_reg|DATA_OUT[1]                                                      ; 4       ;
; midi_in:midiin|uart_rx:URX|count16[1]                                             ; 4       ;
; midi_in:midiin|uart_rx:URX|count16[3]                                             ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[4]                                             ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[6]                                             ; 4       ;
; midi_in:midiin|byte1[4]~0                                                         ; 4       ;
; midi_in:midiin|uart_rx:URX|rx_data[5]                                             ; 4       ;
; adsr32:adsr1|state.SUSTAIN                                                        ; 4       ;
; midi_in:midiin|CH_MESSAGE[0]~3                                                    ; 4       ;
; midi_in:midiin|byte1[4]                                                           ; 4       ;
; midi_in:midiin|CH_MESSAGE[3]                                                      ; 4       ;
; midi_in:midiin|CH_MESSAGE[2]                                                      ; 4       ;
; midi_in:midiin|CH_MESSAGE[0]                                                      ; 4       ;
; note_pitch2dds:transl1|Add4~8                                                     ; 4       ;
; note_pitch2dds:transl1|Add4~4                                                     ; 4       ;
; adsr32:adsr1|sout[13]                                                             ; 4       ;
; adsr32:adsr1|sout[14]                                                             ; 4       ;
; adsr32:adsr1|sout[15]                                                             ; 4       ;
; adsr32:adsr1|sout[16]                                                             ; 4       ;
; adsr32:adsr1|sout[17]                                                             ; 4       ;
; adsr32:adsr1|sout[18]                                                             ; 4       ;
; adsr32:adsr1|sout[19]                                                             ; 4       ;
; adsr32:adsr1|sout[20]                                                             ; 4       ;
; adsr32:adsr1|sout[21]                                                             ; 4       ;
; adsr32:adsr1|sout[22]                                                             ; 4       ;
; adsr32:adsr1|sout[23]                                                             ; 4       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[1]~9                          ; 3       ;
; lin2exp_t:exp|out_data[12]~116                                                    ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~65                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~54                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~50                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~18                       ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~25                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~15                       ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~5                        ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~11                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~10                     ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~9                      ; 3       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~5                      ; 3       ;
; adsr32:adsr1|Selector1~0                                                          ; 3       ;
; adsr32:adsr1|Selector4~6                                                          ; 3       ;
; adsr32:adsr1|Equal1~6                                                             ; 3       ;
; lin2exp_t:exp|out_data[0]~115                                                     ; 3       ;
; lin2exp_t:exp|out_data[1]~102                                                     ; 3       ;
; lin2exp_t:exp|out_data[2]~89                                                      ; 3       ;
; lin2exp_t:exp|out_data[3]~76                                                      ; 3       ;
; lin2exp_t:exp|out_data[4]~63                                                      ; 3       ;
; lin2exp_t:exp|out_data[5]~51                                                      ; 3       ;
; lin2exp_t:exp|out_data[6]~41                                                      ; 3       ;
; lin2exp_t:exp|out_data[7]~33                                                      ; 3       ;
; lin2exp_t:exp|out_data[8]~25                                                      ; 3       ;
; lin2exp_t:exp|out_data[9]~18                                                      ; 3       ;
; lin2exp_t:exp|out_data[10]~11                                                     ; 3       ;
; lin2exp_t:exp|out_data[11]~6                                                      ; 3       ;
; note_pitch2dds:transl1|state.0001                                                 ; 3       ;
; reg14w:pitch_reg|DATA_OUT[0]                                                      ; 3       ;
; reg7:NOTEreg|DATA_OUT[6]                                                          ; 3       ;
; reg7:NOTEreg|DATA_OUT[5]                                                          ; 3       ;
; reg7:NOTEreg|DATA_OUT[4]                                                          ; 3       ;
; midi_in:midiin|rcv_state.00000001                                                 ; 3       ;
; midi_in:midiin|uart_rx:URX|ce_1_mid~0                                             ; 3       ;
; midi_in:midiin|uart_rx:URX|count16[2]                                             ; 3       ;
; adsr32:adsr1|Equal1~1                                                             ; 3       ;
; reg7:S1reg|DATA_OUT[0]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[1]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[2]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[3]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[4]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[5]                                                            ; 3       ;
; reg7:S1reg|DATA_OUT[6]                                                            ; 3       ;
; midi_in:midiin|CH_MESSAGE[0]~2                                                    ; 3       ;
; midi_in:midiin|rcv_state.00000010                                                 ; 3       ;
; midi_in:midiin|byte1[7]                                                           ; 3       ;
; pwm8dac1:dac1_vca|cnt[0]                                                          ; 3       ;
; note_pitch2dds:transl1|SNOTE[8]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[0]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[1]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[2]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[3]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[4]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[5]                                                   ; 3       ;
; note_pitch2dds:transl1|SNOTE[6]                                                   ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[15]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[14]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[13]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[12]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[11]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[10]                                            ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[9]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[8]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[7]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[6]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[5]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[4]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[3]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[2]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[1]                                             ; 3       ;
; midi_in:midiin|baud_gen:BG|counter[0]                                             ; 3       ;
; midi_in:midiin|uart_rx:URX|bit_count[3]                                           ; 3       ;
; adsr32:adsr1|LessThan2~22                                                         ; 3       ;
; MIDI_IN~input                                                                     ; 2       ;
; ~GND                                                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_mul[1]~11                                            ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[27]                                             ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[27]                                             ; 2       ;
; note_pitch2dds:transl1|NOTE_n[2]~2                                                ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~2                          ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~10                                               ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~9                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~8                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~7                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~6                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~5                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~4                                                ; 2       ;
; note_pitch2dds:transl1|ADDER_mul~2                                                ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[27]                                             ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~61                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~52                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~51                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~47                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~43                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~40                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~38                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~33                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~30                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~29                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~28                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~27                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~24                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~23                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~17                       ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~20                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~19                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~16                       ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~16                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~11                       ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~10                       ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~9                        ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~14                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~13                     ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~4                        ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~3                        ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~2                        ; 2       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~8                      ; 2       ;
; midi_in:midiin|LSB~2                                                              ; 2       ;
; midi_in:midiin|LSB~1                                                              ; 2       ;
; midi_in:midiin|LSB~0                                                              ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[3]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[2]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[1]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[4]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[6]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[5]                                            ; 2       ;
; adsr32:adsr1|Selector4~7                                                          ; 2       ;
; adsr32:adsr1|Selector4~5                                                          ; 2       ;
; adsr32:adsr1|Selector4~0                                                          ; 2       ;
; lin2exp_t:exp|out_data[10]~8                                                      ; 2       ;
; lin2exp_t:exp|out_data[10]~7                                                      ; 2       ;
; midi_in:midiin|LSB[2]                                                             ; 2       ;
; midi_in:midiin|LSB[6]                                                             ; 2       ;
; midi_in:midiin|LSB[5]                                                             ; 2       ;
; midi_in:midiin|LSB[3]                                                             ; 2       ;
; midi_in:midiin|LSB[4]                                                             ; 2       ;
; note_pitch2dds:transl1|state.0011                                                 ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[31]~99                                           ; 2       ;
; note_pitch2dds:transl1|always1~12                                                 ; 2       ;
; note_pitch2dds:transl1|always1~9                                                  ; 2       ;
; note_pitch2dds:transl1|always1~4                                                  ; 2       ;
; midi_in:midiin|uart_rx:URX|rx_data[3]                                             ; 2       ;
; midi_in:midiin|uart_rx:URX|rx_data[2]                                             ; 2       ;
; midi_in:midiin|uart_rx:URX|rx_data[1]                                             ; 2       ;
; midi_in:midiin|uart_rx:URX|rx_data[0]                                             ; 2       ;
; midi_in:midiin|uart_rx:URX|data_buf[7]                                            ; 2       ;
; midi_in:midiin|uart_rx:URX|always5~0                                              ; 2       ;
; midi_in:midiin|rcv_state~14                                                       ; 2       ;
; adsr32:adsr1|Selector11~1                                                         ; 2       ;
; adsr32:adsr1|LessThan3~28                                                         ; 2       ;
; adsr32:adsr1|LessThan3~27                                                         ; 2       ;
; adsr32:adsr1|LessThan3~26                                                         ; 2       ;
; reg14w:R1reg|DATA_OUT[0]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[1]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[2]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[3]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[4]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[5]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[6]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[7]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[8]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[9]                                                          ; 2       ;
; reg14w:R1reg|DATA_OUT[10]                                                         ; 2       ;
; reg14w:R1reg|DATA_OUT[11]                                                         ; 2       ;
; reg14w:R1reg|DATA_OUT[12]                                                         ; 2       ;
; midi_in:midiin|NOTE~5                                                             ; 2       ;
; midi_in:midiin|NOTE~4                                                             ; 2       ;
; midi_in:midiin|NOTE~3                                                             ; 2       ;
; midi_in:midiin|NOTE~0                                                             ; 2       ;
; Equal0~0                                                                          ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[5]                                              ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[5]                                              ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[5]                                              ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[5]                                              ; 2       ;
; pwm_out_0~0                                                                       ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[1]                                            ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[4]                                            ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[5]                                            ; 2       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[6]                                            ; 2       ;
; note_pitch2dds:transl1|Add1~4                                                     ; 2       ;
; note_pitch2dds:transl1|in_val_mul[15]~24                                          ; 2       ;
; note_pitch2dds:transl1|in_val_mul[14]~22                                          ; 2       ;
; note_pitch2dds:transl1|in_val_mul[13]~20                                          ; 2       ;
; note_pitch2dds:transl1|in_val_mul[12]~18                                          ; 2       ;
; note_pitch2dds:transl1|in_val_mul[11]~16                                          ; 2       ;
; note_pitch2dds:transl1|SNOTE[7]                                                   ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[2]                                           ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[1]                                           ; 2       ;
; midi_in:midiin|uart_rx:URX|bit_count[0]                                           ; 2       ;
; adsr32:adsr1|Add1~62                                                              ; 2       ;
; adsr32:adsr1|Add1~60                                                              ; 2       ;
; adsr32:adsr1|Add1~58                                                              ; 2       ;
; adsr32:adsr1|Add1~56                                                              ; 2       ;
; adsr32:adsr1|Add1~54                                                              ; 2       ;
; adsr32:adsr1|Add1~52                                                              ; 2       ;
; adsr32:adsr1|Add1~50                                                              ; 2       ;
; adsr32:adsr1|Add1~48                                                              ; 2       ;
; adsr32:adsr1|Add1~46                                                              ; 2       ;
; adsr32:adsr1|Add1~44                                                              ; 2       ;
; adsr32:adsr1|Add1~42                                                              ; 2       ;
; adsr32:adsr1|Add1~40                                                              ; 2       ;
; adsr32:adsr1|Add1~38                                                              ; 2       ;
; adsr32:adsr1|Add1~36                                                              ; 2       ;
; adsr32:adsr1|Add1~34                                                              ; 2       ;
; adsr32:adsr1|Add1~32                                                              ; 2       ;
; adsr32:adsr1|Add1~30                                                              ; 2       ;
; adsr32:adsr1|Add1~28                                                              ; 2       ;
; adsr32:adsr1|Add1~26                                                              ; 2       ;
; adsr32:adsr1|Add1~24                                                              ; 2       ;
; adsr32:adsr1|Add1~22                                                              ; 2       ;
; adsr32:adsr1|Add1~20                                                              ; 2       ;
; adsr32:adsr1|Add1~18                                                              ; 2       ;
; adsr32:adsr1|Add1~16                                                              ; 2       ;
; adsr32:adsr1|Add1~14                                                              ; 2       ;
; adsr32:adsr1|Add1~12                                                              ; 2       ;
; adsr32:adsr1|Add1~10                                                              ; 2       ;
; adsr32:adsr1|Add1~8                                                               ; 2       ;
; adsr32:adsr1|Add1~6                                                               ; 2       ;
; adsr32:adsr1|Add1~4                                                               ; 2       ;
; adsr32:adsr1|Add1~2                                                               ; 2       ;
; adsr32:adsr1|Add1~0                                                               ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[8]                                               ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[9]                                               ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[10]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[11]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[12]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[13]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[14]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[15]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[16]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[17]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[18]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[19]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[20]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[21]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[22]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[23]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[24]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[25]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[26]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[27]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[28]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[29]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[30]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[31]                                              ; 2       ;
; note_pitch2dds:transl1|ADDER_sum[32]                                              ; 2       ;
; pwm8dac1:dac1_vca|cnt[1]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[2]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[3]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[4]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[5]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[6]                                                          ; 2       ;
; pwm8dac1:dac1_vca|cnt[7]                                                          ; 2       ;
; dds32:vco1|sout[24]                                                               ; 2       ;
; dds32:vco1|sout[25]                                                               ; 2       ;
; dds32:vco1|sout[26]                                                               ; 2       ;
; dds32:vco1|sout[27]                                                               ; 2       ;
; dds32:vco1|sout[28]                                                               ; 2       ;
; dds32:vco1|sout[29]                                                               ; 2       ;
; dds32:vco1|sout[30]                                                               ; 2       ;
; dds32:vco1|sout[31]                                                               ; 2       ;
; midi_in:midiin|byte1[7]~feeder                                                    ; 1       ;
; clk50M~input                                                                      ; 1       ;
; sw0~input                                                                         ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[6]~28                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[6]~23                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[6]~26                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[7]~27                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[7]~25                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[7]~22                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[7]~25                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[7]~24                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[7]~25                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[7]~20                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[8]~26                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[8]~24                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[8]~21                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[8]~27                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[8]~24                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[8]~19                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[9]~25                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[9]~23                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[9]~24                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[9]~23                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[9]~26                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[9]~18                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[10]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[10]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[10]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[10]~25                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[10]~23                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[10]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[11]~24                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[11]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[11]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[11]~23                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[11]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[11]~24                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[11]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[11]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[12]~23                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[12]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[12]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[12]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[12]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[12]~23                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[12]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[13]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[13]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[13]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[13]~22                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[13]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[13]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[14]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[14]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[14]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[14]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[14]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[14]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[15]~21                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[15]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[15]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[15]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[15]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[15]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[15]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[15]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[16]~20                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[16]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[16]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[16]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[16]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[16]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[17]~19                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[17]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[17]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[17]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[17]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[17]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[17]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[18]~18                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[18]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[18]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[18]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[18]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[18]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[19]~17                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[19]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[19]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[19]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[19]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[19]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[20]~16                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[20]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[20]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[20]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[20]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[20]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[21]~15                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[21]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[21]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[21]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[21]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[21]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[21]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[21]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[22]~14                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[22]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[22]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[22]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[23]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[23]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[23]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[23]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[23]~13                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[23]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[23]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[23]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[24]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[24]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[24]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[24]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[28]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[25]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[28]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[25]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[28]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[25]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[28]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[25]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[28]~12                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[25]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[28]~11                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[25]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[28]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[25]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[25]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[29]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[26]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[29]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[26]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[29]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[26]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[29]~10                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[26]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[29]~9                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[26]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[29]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[26]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[29]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[26]~5                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[30]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[27]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[30]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[27]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[30]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[27]~5                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[30]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[27]~5                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[30]~8                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[27]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[30]~7                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[27]~6                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[30]~5                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[27]~4                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[27]~4                                           ; 1       ;
; midi_in:midiin|uart_rx:URX|in_sync[0]~0                                           ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[1]~5                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[1]~5                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[1]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[1]~5                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[1]~5                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[1]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[1]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[2]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[2]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[2]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[2]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[2]~4                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[2]~2                                            ; 1       ;
; note_pitch2dds:transl1|PITCH_local[13]~0                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[2]~2                                            ; 1       ;
; midi_in:midiin|uart_rx:URX|data_buf[7]~0                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[3]~3                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[4]~2                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[4]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[4]~1                                            ; 1       ;
; pwm8dac1:dac1_vca|cnt[0]~21                                                       ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[5]~1                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[1]~3                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[5]~2                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[6]~1                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|sout[7]~0                                          ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~79                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~78                     ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~5                                              ; 1       ;
; adsr32:adsr1|Selector10~4                                                         ; 1       ;
; adsr32:adsr1|Selector9~4                                                          ; 1       ;
; adsr32:adsr1|Selector8~4                                                          ; 1       ;
; adsr32:adsr1|Selector7~4                                                          ; 1       ;
; adsr32:adsr1|Selector6~4                                                          ; 1       ;
; adsr32:adsr1|Selector5~4                                                          ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[6]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[6]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[6]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[6]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[7]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[8]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[9]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[10]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[11]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[12]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[13]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[14]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[15]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[16]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[17]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[18]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[19]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[20]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[21]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[22]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[23]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[24]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[28]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[25]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[29]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[26]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[30]                                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~2                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~1                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add2~0                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[2]~8                          ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add0~0                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add1~1                             ; 1       ;
; note_pitch2dds:transl1|NOTE_n[3]~3                                                ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[1]~7                          ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~6                          ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|Add1~0                             ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~4                          ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|diap[0]~3                          ; 1       ;
; note_pitch2dds:transl1|NOTE_n[1]~1                                                ; 1       ;
; note_pitch2dds:transl1|NOTE_n[0]~0                                                ; 1       ;
; note_pitch2dds:transl1|ADDER_mul[1]~3                                             ; 1       ;
; note_pitch2dds:transl1|always0~3                                                  ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0~0                                               ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[30]                                             ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[0]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[0]                                              ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~77                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~76                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~75                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~74                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~73                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~72                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~71                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~70                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~69                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~68                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~67                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~66                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~64                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~63                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~62                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~60                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~59                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~57                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~56                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~55                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~53                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~49                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~48                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~46                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~45                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~44                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~42                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~39                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~37                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~35                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~34                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~32                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~31                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~26                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~22                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~21                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~18                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~17                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ADDER_tbl~12                       ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~12                     ; 1       ;
; note_pitch2dds:transl1|note2dds:note2dds_table|ShiftRight0~7                      ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[0]                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|in_sync[0]                                             ; 1       ;
; midi_in:midiin|MSB~9                                                              ; 1       ;
; midi_in:midiin|MSB~8                                                              ; 1       ;
; midi_in:midiin|MSB~7                                                              ; 1       ;
; midi_in:midiin|MSB~6                                                              ; 1       ;
; midi_in:midiin|MSB~5                                                              ; 1       ;
; midi_in:midiin|MSB~4                                                              ; 1       ;
; midi_in:midiin|byte2[6]                                                           ; 1       ;
; midi_in:midiin|byte2[5]                                                           ; 1       ;
; midi_in:midiin|byte2[4]                                                           ; 1       ;
; midi_in:midiin|MSB[6]~2                                                           ; 1       ;
; midi_in:midiin|MSB~1                                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d7[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d6[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d5[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d4[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d3[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d2[1]                                              ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d1[1]                                              ; 1       ;
; note_pitch2dds:transl1|state~14                                                   ; 1       ;
; note_pitch2dds:transl1|state~13                                                   ; 1       ;
; midi_in:midiin|NOTE[6]                                                            ; 1       ;
; midi_in:midiin|NOTE[5]                                                            ; 1       ;
; midi_in:midiin|NOTE[4]                                                            ; 1       ;
; rnd8dac1:dac1_vco|rnd8:rnd_src|d0[1]                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|data_buf[0]                                            ; 1       ;
; midi_in:midiin|rcv_state~16                                                       ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~4                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~3                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|count16~2                                              ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~3                                            ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~2                                            ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~1                                            ; 1       ;
; midi_in:midiin|baud_gen:BG|LessThan0~0                                            ; 1       ;
; midi_in:midiin|uart_rx:URX|always1~0                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|Add0~0                                                 ; 1       ;
; midi_in:midiin|uart_rx:URX|rx_busy~0                                              ; 1       ;
; midi_in:midiin|uart_rx:URX|ce_1_mid                                               ; 1       ;
; adsr32:adsr1|Selector0~0                                                          ; 1       ;
; adsr32:adsr1|Equal1~7                                                             ; 1       ;
; adsr32:adsr1|Selector1~2                                                          ; 1       ;
; adsr32:adsr1|Selector1~1                                                          ; 1       ;
; adsr32:adsr1|Selector3~1                                                          ; 1       ;
; adsr32:adsr1|Selector3~0                                                          ; 1       ;
; adsr32:adsr1|Selector4~9                                                          ; 1       ;
; adsr32:adsr1|Selector4~8                                                          ; 1       ;
; adsr32:adsr1|Selector2~1                                                          ; 1       ;
; adsr32:adsr1|Selector2~0                                                          ; 1       ;
; adsr32:adsr1|Selector4~4                                                          ; 1       ;
; adsr32:adsr1|Selector4~3                                                          ; 1       ;
; adsr32:adsr1|Selector4~2                                                          ; 1       ;
; adsr32:adsr1|Selector4~1                                                          ; 1       ;
; adsr32:adsr1|Equal1~5                                                             ; 1       ;
; adsr32:adsr1|Equal1~4                                                             ; 1       ;
; adsr32:adsr1|Equal1~3                                                             ; 1       ;
; adsr32:adsr1|Equal1~2                                                             ; 1       ;
; lin2exp_t:exp|out_data[0]~114                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~113                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~112                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~111                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~110                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~109                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~108                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~107                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~106                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~105                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~104                                                     ; 1       ;
; lin2exp_t:exp|out_data[0]~103                                                     ; 1       ;
; adsr32:adsr1|Selector36~0                                                         ; 1       ;
; lin2exp_t:exp|out_data[1]~101                                                     ; 1       ;
; lin2exp_t:exp|out_data[1]~100                                                     ; 1       ;
; lin2exp_t:exp|out_data[1]~99                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~98                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~97                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~96                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~95                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~94                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~93                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~92                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~91                                                      ; 1       ;
; lin2exp_t:exp|out_data[1]~90                                                      ; 1       ;
; adsr32:adsr1|Selector35~0                                                         ; 1       ;
; lin2exp_t:exp|out_data[2]~88                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~87                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~86                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~85                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~84                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~83                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~82                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~81                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~80                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~79                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~78                                                      ; 1       ;
; lin2exp_t:exp|out_data[2]~77                                                      ; 1       ;
; adsr32:adsr1|Selector34~0                                                         ; 1       ;
; lin2exp_t:exp|out_data[3]~75                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~74                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~73                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~72                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~71                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~70                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~69                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~68                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~67                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~66                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~65                                                      ; 1       ;
; lin2exp_t:exp|out_data[3]~64                                                      ; 1       ;
; adsr32:adsr1|Selector33~0                                                         ; 1       ;
; lin2exp_t:exp|out_data[4]~62                                                      ; 1       ;
; lin2exp_t:exp|out_data[4]~61                                                      ; 1       ;
; lin2exp_t:exp|out_data[4]~60                                                      ; 1       ;
; lin2exp_t:exp|out_data[4]~59                                                      ; 1       ;
; lin2exp_t:exp|out_data[4]~58                                                      ; 1       ;
; lin2exp_t:exp|out_data[4]~57                                                      ; 1       ;
+-----------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|w133w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    note_pitch2dds:transl1|lpm_mult:Mult0|mult_obt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,075 / 32,401 ( 3 % ) ;
; C16 interconnects          ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 508 / 21,816 ( 2 % )   ;
; Direct links               ; 211 / 32,401 ( < 1 % ) ;
; Global clocks              ; 1 / 10 ( 10 % )        ;
; Local interconnects        ; 701 / 10,320 ( 7 % )   ;
; R24 interconnects          ; 15 / 1,289 ( 1 % )     ;
; R4 interconnects           ; 588 / 28,186 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.36) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 4                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 6                            ;
; 16                                          ; 55                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 63                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 8                            ;
; 1 Sync. load                       ; 6                            ;
; 2 Clock enables                    ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.90) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 11                           ;
; 17                                           ; 7                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 8                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 5                            ;
; 30                                           ; 4                            ;
; 31                                           ; 0                            ;
; 32                                           ; 11                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.28) ; Number of LABs  (Total = 80) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 18                           ;
; 2                                               ; 9                            ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 5                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 11                           ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 1                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.91) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 17                           ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 5                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 3                            ;
; 32                                           ; 2                            ;
; 33                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 20           ; 0            ; 0            ; 8            ; 0            ; 20           ; 8            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 8            ; 28           ; 28           ; 20           ; 28           ; 8            ; 20           ; 28           ; 28           ; 28           ; 8            ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; snd_7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_out_0          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm_out_1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIDI_IN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50M             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Tue Apr 07 00:53:59 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off VitaPolyOne -c VitaPolyOne
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10E22C8 for design "VitaPolyOne"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176353): Automatically promoted node nco:clk50M_PLL|altpll:altpll_component|nco_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk50M
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file D:/FPGA_Projects/fpga-synth/VitaPolyOne/VitaPolyOne.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Tue Apr 07 00:54:07 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA_Projects/fpga-synth/VitaPolyOne/VitaPolyOne.fit.smsg.


