<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 3.2 Final//EN">

<!--Converted with LaTeX2HTML 2002-2-1 (1.70)
original version by:  Nikos Drakos, CBLU, University of Leeds
* revised and updated by:  Marcus Hennecke, Ross Moore, Herb Swan
* with significant contributions from:
  Jens Lippmann, Marek Rouchal, Martin Wilck and others -->
<HTML>
<HEAD>
<TITLE>List of Figures</TITLE>
<META NAME="description" CONTENT="List of Figures">
<META NAME="keywords" CONTENT="comor">
<META NAME="resource-type" CONTENT="document">
<META NAME="distribution" CONTENT="global">

<META NAME="Generator" CONTENT="LaTeX2HTML v2002-2-1">
<META HTTP-EQUIV="Content-Style-Type" CONTENT="text/css">

<LINK REL="STYLESHEET" HREF="comor.css">

<LINK REL="next" HREF="node3.html">
<LINK REL="previous" HREF="node1.html">
<LINK REL="up" HREF="comor.html">
<LINK REL="next" HREF="node3.html">
</HEAD>

<BODY >
<!--Navigation Panel-->
<A NAME="tex2html494"
  HREF="node3.html">
<IMG WIDTH="37" HEIGHT="24" ALIGN="BOTTOM" BORDER="0" ALT="next"
 SRC="icons/next.png"></A> 
<A NAME="tex2html488"
  HREF="comor.html">
<IMG WIDTH="26" HEIGHT="24" ALIGN="BOTTOM" BORDER="0" ALT="up"
 SRC="icons/up.png"></A> 
<A NAME="tex2html482"
  HREF="node1.html">
<IMG WIDTH="63" HEIGHT="24" ALIGN="BOTTOM" BORDER="0" ALT="previous"
 SRC="icons/prev.png"></A> 
<A NAME="tex2html490"
  HREF="node1.html">
<IMG WIDTH="65" HEIGHT="24" ALIGN="BOTTOM" BORDER="0" ALT="contents"
 SRC="icons/contents.png"></A> 
<A NAME="tex2html492"
  HREF="node199.html">
<IMG WIDTH="43" HEIGHT="24" ALIGN="BOTTOM" BORDER="0" ALT="index"
 SRC="icons/index.png"></A> 
<BR>
<B> Next:</B> <A NAME="tex2html495"
  HREF="node3.html">แนวคิดของการพัฒนาเทคโนโลยีคอมพิวเตอร์</A>
<B> Up:</B> <A NAME="tex2html489"
  HREF="comor.html">comor</A>
<B> Previous:</B> <A NAME="tex2html483"
  HREF="node1.html">Contents</A>
 &nbsp; <B>  <A NAME="tex2html491"
  HREF="node1.html">Contents</A></B> 
 &nbsp; <B>  <A NAME="tex2html493"
  HREF="node199.html">Index</A></B> 
<BR>
<BR>
<!--End of Navigation Panel-->
<BR>

<H2><A NAME="SECTION00200000000000000000">
List of Figures</A>
</H2><OL>
<LI><A NAME="tex2html1"
  HREF="node6.html#2878">การเติบโตเชิงปริมาณของคอมพิวเตอร์ในแต่ละประเภท</A>
<LI><A NAME="tex2html2"
  HREF="node6.html#2879">กราฟแสดงจำนวนของคอมพิวเตอร์ในสถาปัตยกรรมหลักที่มีขายอยู่ในท้องตลาด</A>
<LI><A NAME="tex2html3"
  HREF="node7.html#2882">ลำดับชั้นของซอฟต์แวร์</A>
<LI><A NAME="tex2html4"
  HREF="node7.html#2883">ลำดับขั้นของการแปลงในภาษาต่างๆ</A>
<LI><A NAME="tex2html5"
  HREF="node7.html#2884">โครงสร้างการทำงานคอมพิวเตอร์มาตรฐาน</A>
<LI><A NAME="tex2html6"
  HREF="node7.html#2886">คอมพิวเตอร์แบบตั้งโต็ะ</A>
<LI><A NAME="tex2html7"
  HREF="node7.html#2887">การทำงานของหน้าจอแสดงผล</A>
<LI><A NAME="tex2html8"
  HREF="node7.html#2888">ภายในเครื่องคอมพิวเตอร์แบบตั้งโต๊ะ</A>
<LI><A NAME="tex2html9"
  HREF="node7.html#2889">ภาพขยายของโปรเซสเซอร์ ชิป Pentium IV</A>
<LI><A NAME="tex2html10"
  HREF="node7.html#2890">ภายในของฮาร์ดดิสก์ ที่ประกอบด้วยแผ่นจานแม่เหล็ก และหัวอ่าน</A>
<LI><A NAME="tex2html11"
  HREF="node7.html#2891">แนวโน้มการขยายขนาดของหน่วยความจำ</A>
<LI><A NAME="tex2html12"
  HREF="node7.html#2893">กระบวนการทำชิปโปรเซสเซอร์</A>
<LI><A NAME="tex2html13"
  HREF="node7.html#2894">เวเฟอร์ขนาด 8 นิ้ว ที่บรรจุโปรเซสเซอร์</A>
<LI><A NAME="tex2html14"
  HREF="node7.html#2895">แผงระบายความร้อนที่ออกแบบมาขนาดใหญ่ที่จะกระจายความร้อนออกจากตัวโปรเซสเซอร์</A>
<LI><A NAME="tex2html15"
  HREF="node7.html#2896">แนวโน้มประสิทธิภาพของคอมพิวเตอร์</A>
<LI><A NAME="tex2html16"
  HREF="node9.html#3576">คอมพิวเตอร์ ENIAC</A>
<LI><A NAME="tex2html17"
  HREF="node10.html#4141">คอมพิวเตอร์ UNIVAC I (Universal Automatic Computer)</A>
<LI><A NAME="tex2html18"
  HREF="node10.html#5059">เครื่อง System/360 สี่รุ่น</A>
<LI><A NAME="tex2html19"
  HREF="node10.html#5061">เครื่องคอมพิวเตอร์ Cray-1</A>
<LI><A NAME="tex2html20"
  HREF="node10.html#5062">เครื่องคอมพิวเตอร์แอปเปิ้ล II</A>
<LI><A NAME="tex2html21"
  HREF="node10.html#4790">คอมพิวเตอร์ Xerox Alto</A>
<LI><A NAME="tex2html22"
  HREF="node18.html#10841">แอดเดรสในหน่วยความจำ และ ข้อมูลที่บรรจุในหน่วยความจำ</A>
<LI><A NAME="tex2html23"
  HREF="node18.html#10843">การแบ่ง Word สำหรับแอดเดรสในหน่วยความจำ และ ข้อมูลที่บรรจุในหน่วยความจำ</A>
<LI><A NAME="tex2html26"
  HREF="node23.html#10855">แอดเดรสในหน่วยความจำ และ ข้อมูลที่บรรจุในหน่วยความจำ</A>
<LI><A NAME="tex2html27"
  HREF="node24.html#10857">ตัวประมวลผลตรรกะระหว่างภาษา C และ JAVA กับชุดคำสั่งของ MIPS</A>
<LI><A NAME="tex2html28"
  HREF="node26.html#10860">การทำงานของ Conditional Branch if-then-else กล่องทางซ้ายแสดงการทำงานในส่วนของ then ส่วนกล่องทางขวาแสดงการทำงานในส่วนของ else.</A>
<LI><A NAME="tex2html29"
  HREF="node31.html#10867">ค่าในสแตก ก่อน ระหว่าง และหลังการเรียกฟังก์ชั่น a) ก่อน b) ระหว่าง c) หลัง การเรียกฟังก์ชั่น</A>
<LI><A NAME="tex2html30"
  HREF="node34.html#10871">ค่าในสแตก ก่อน ระหว่าง และหลังการเรียกฟังก์ชั่น a) ก่อน b) ระหว่าง c) หลัง การเรียกฟังก์ชั่นเมื่อมีการใช้ frame pointer</A>
<LI><A NAME="tex2html31"
  HREF="node35.html#10873">การจัดสรรบริเวณใช้งานของหน่วยความจำในคอมพิวเตอร์ MIPS</A>
<LI><A NAME="tex2html32"
  HREF="node36.html#10875">วิธีการอ้างอิงข้อมูลจากคำสั่ง MIPS: ตัวดำเนินการในคำสั่งจะมีการแลเงา, ตัวดำเนินการในโหมด 3 อยู่ในหน่วยความจำ ในขณะที่ตัวดำเนินการในโหมด 2 อยู่ในรีจีสเตอร์  สำหรับในโหมด 1 ตัวดำเนินการเป็นส่วนหนึ่งของคำสั่งที่มีขนาด 16 บิต  ในโหมด 4 และ 5 มีตัวดำเนินการในหน่วยความจำ โดยที่โหมด 4 ทำการเลื่อนฟิลด์ 16 บิตไปทางซ้าย 2 บิต และทำการบวกกับค่า PC ในส่วนของโหมด 5 ทำการต่อ 26 บิตกับ 4 บิตบนของ PC หลังจากการเลื่อนฟิลด์ 26 บิตไปทางซ้าย 2 บิต</A>
<LI><A NAME="tex2html33"
  HREF="node37.html#10877">ขั้นตอนของการแปลภาษา C: เริ่มจากแปลจากภาษาระดับสูงลงไปเป็นภาษาแอสแซมบลี และจากภาษาแอสแซมบลีเป็น object module ในภาษาเครื่อง ตัว linker จะเป็นตัวเชื่อมโมดูล และ ไลบราลี่ต่างๆ เข้าด้วยกัน เพื่อจัดการเรื่องตัวแปร และการอ้างอิงถึงค่าต่างๆ ตัว loader จะเป็นตัวหาส่วนของหน่วยความจำที่เหมาะสม เพื่อทำการประมวลผลต่อไป</A>
<LI><A NAME="tex2html34"
  HREF="node50.html#16269">ขั้นตอนการบวก เริ่มจากการบวกบิตทางขวาสุด <IMG
 WIDTH="46" HEIGHT="35" ALIGN="MIDDLE" BORDER="0"
 SRC="img1.png"
 ALT="$0+1$"> ได้ผลลัพธ์ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img2.png"
 ALT="$1$">, และมีตัวทดเท่ากับ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img3.png"
 ALT="$0$"> ต่อมาทำการบวกบิตที่สอง <IMG
 WIDTH="113" HEIGHT="35" ALIGN="MIDDLE" BORDER="0"
 SRC="img4.png"
 ALT="$0+1+1 = 0$">, และมีตัวทดเท่ากับ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img2.png"
 ALT="$1$">, ในหลักที่สามจะเป็นการบวก   <IMG
 WIDTH="79" HEIGHT="35" ALIGN="MIDDLE" BORDER="0"
 SRC="img5.png"
 ALT="$1+1+1$"> ได้ผลลัพธ์ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img2.png"
 ALT="$1$">, และมีตัวทดเท่ากับ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img2.png"
 ALT="$1$">, ในหลักสุดท้าย <IMG
 WIDTH="79" HEIGHT="35" ALIGN="MIDDLE" BORDER="0"
 SRC="img6.png"
 ALT="$1+0+0$"> ได้ผลลัพธ์ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img2.png"
 ALT="$1$">, และมีตัวทดเท่ากับ <IMG
 WIDTH="14" HEIGHT="16" ALIGN="BOTTOM" BORDER="0"
 SRC="img3.png"
 ALT="$0$"></A>
<LI><A NAME="tex2html35"
  HREF="node50.html#16271">กรณีของ Overflow สำหรับการบวกหรือลบ</A>
<LI><A NAME="tex2html36"
  HREF="node51.html#16272">หนึ่งบิต ALU ที่รองรับการทำงานของ add, sub, and, or และ not</A>
<LI><A NAME="tex2html37"
  HREF="node51.html#13687">Carry Ripple Adder</A>
<LI><A NAME="tex2html38"
  HREF="node54.html#16276">ฮาร์ดแวร์ของการคูณแบบลำดับแบบแรก</A>
<LI><A NAME="tex2html39"
  HREF="node54.html#16277">วิธีการคูณโดยใช้ฮาร์ดแวร์ในรูป</A> <A HREF="node54.html#fig:fig3.5">3.5</A>
<LI><A NAME="tex2html40"
  HREF="node54.html#16278">ฮาร์ดแวร์ของการคูณแบบลำดับที่ทำการปรับปรุง</A>
<LI><A NAME="tex2html41"
  HREF="node55.html#16281">ฮาร์ดแวร์การคูณที่มีความเร็วสูง</A>
<LI><A NAME="tex2html43"
  HREF="node57.html#16286">ฮาร์ดแวร์สำหรับการหารชนิดแรก</A>
<LI><A NAME="tex2html44"
  HREF="node57.html#16287">ระเบียบวิธีการหารสำหรับฮาร์ดแวร์ในรูป</A> <A HREF="node57.html#fig:fig3.10">3.9</A> ถ้าค่า Remainder มีค่าเป็นบวก ค่าตัวหารน้อยกว่าตัวตั้งหาร จึงใส่ค่าหนึ่งที่ผลลัพธ์ ถ้าค่าเศษมีค่าเป็นลบ หมายถึงค่าตัวหารมีค่าน้อยกว่าตัวตั้งหาร  ในขั้นตอน 2b จึงใส่ค่าศูนย์ลงในผลลัพธ์  ในขั้นตอนการหารทั้งหมดมี 33 ขั้นตอน
<LI><A NAME="tex2html45"
  HREF="node58.html#16290">ตัวอย่างการหารตามระเบียบวิธี ในรูป</A> <A HREF="node57.html#fig:fig3.11">3.10</A>
<LI><A NAME="tex2html46"
  HREF="node58.html#16291">ฮาร์ดแวร์สำหรับการหารที่ได้รับการปรับปรุง</A>
<LI><A NAME="tex2html47"
  HREF="node60.html#16295">การแสดงค่าเลข Floating Point ในย่านต่างๆ ของ IEEE 754</A>
<LI><A NAME="tex2html48"
  HREF="node63.html#16303">แสดงระเบียบวิธีการบวกเลขไบนารี Floating-Point</A>
<LI><A NAME="tex2html49"
  HREF="node63.html#16304">ฮาร์ดแวร์สำหรับบวกเลข Floating-Point</A>
<LI><A NAME="tex2html50"
  HREF="node64.html#16307">ขั้นตอนการคูณ Floating Point</A>
<LI><A NAME="tex2html51"
  HREF="node73.html#20188">จำนวนผู้โดยสาร, พิสัยการเดินทาง, และความเร็วของเครื่องบินโดยสารพาณิชย์แบบต่างๆ</A>
<LI><A NAME="tex2html52"
  HREF="node75.html#20193">เวลาตอบสนองนิยาม 1</A>
<LI><A NAME="tex2html53"
  HREF="node75.html#20194">เวลาตอบสนองนิยาม 2</A>
<LI><A NAME="tex2html54"
  HREF="node77.html#20199">อัตราผลสำเร็จที่สามารถทำได้ของระบบ</A>
<LI><A NAME="tex2html55"
  HREF="node78.html#20205">อัตราผลสำเร็จที่สามารถทำได้ของระบบ</A>
<LI><A NAME="tex2html56"
  HREF="node87.html#20215">ประสิทธิภาพของโปรเซสเซอร์ Pentium 4 ที่ Clock Speed</A>
<LI><A NAME="tex2html57"
  HREF="node87.html#20216">ประสิทธิภาพของโปรเซสเซอร์ SPECINT2000 และ SPECFP2000 ในสภาวะต่างๆ</A>
<LI><A NAME="tex2html58"
  HREF="node95.html#24010">ภาพรวมของการออกแบบสร้างโปรเซสเซอร์ MIPS </A>
<LI><A NAME="tex2html59"
  HREF="node95.html#24011">เกตพื้นฐาน</A>
<LI><A NAME="tex2html60"
  HREF="node95.html#24012">พื้นฐานการทำงานของ Multiplexer</A>
<LI><A NAME="tex2html61"
  HREF="node95.html#24013">Datapath ของโปรเซสเซอร์แบบ Single Cycle ที่มีรายละเอียดเพิ่มขึ้นในส่วนของ Multiplexer และ ส่วนสายสัญญาณควบคุม</A>
<LI><A NAME="tex2html62"
  HREF="node96.html#24015">D Latch และ D Flip Flop และการทำงานของ Flip Flop</A>
<LI><A NAME="tex2html63"
  HREF="node97.html#24017">วงจรลอจิกแบบ Combinational, State Element และ การเปลี่ยนแปลงของสัญญาณนาฬิกา</A>
<LI><A NAME="tex2html64"
  HREF="node97.html#24018">วิธีการกระตุ้นด้วยสัญญาณนาฬิกาโดยใช้ขอบสัญญาณนาฬิกา ที่การอ่านและเขียนสามารถทำได้ในวงรอบสัญญาณนาฬิการเดียวกัน</A>
<LI><A NAME="tex2html65"
  HREF="node98.html#24020">ส่วนประกอบของเส้นทางข้อมูลที่ประกอบด้วย Memory, Program Counter, และ ALU</A>
<LI><A NAME="tex2html66"
  HREF="node98.html#24021">ส่วนของเส้นทางข้อมูลสำหรับการเรียกคำสั่งและเพิ่มค่าคำสั่งสำหรับวงรอบต่อไป</A>
<LI><A NAME="tex2html67"
  HREF="node98.html#22356">Register File และ ALU ขนาด 32 บิต</A>
<LI><A NAME="tex2html68"
  HREF="node98.html#24022">หน่วยความจำข้อมูล (Data Memory) และ Sign Extend</A>
<LI><A NAME="tex2html69"
  HREF="node98.html#24023">ส่วนของเส้นทางสำหรับการประมวลคำสั่ง Branch</A>
<LI><A NAME="tex2html70"
  HREF="node99.html#24025">เส้นทางข้อมูลสำหรับคำสั่งแบบ R-Type</A>
<LI><A NAME="tex2html71"
  HREF="node99.html#24026">เส้นทางข้อมูลสำหรับคำสั่ง Branch</A>
<LI><A NAME="tex2html72"
  HREF="node101.html#24029">การตั้งค่า ALUOp สำหรับคำสั่งแบบ R-Type</A>
<LI><A NAME="tex2html73"
  HREF="node101.html#24030">Truth Table สำหรับการออกแบบวงจรควบคุม  ALU</A>
<LI><A NAME="tex2html74"
  HREF="node102.html#24032">รูปแบบของคำสั่ง R-Type, load-store, และ Branch</A>
<LI><A NAME="tex2html75"
  HREF="node102.html#24033">เส้นทางข้อมูลสำหรับโปรเซสเซอร์ MIPS โดยมี Multiplexer และ สัญญาณควบคุมที่จำเป็น</A>
<LI><A NAME="tex2html76"
  HREF="node102.html#24034">เส้นทางข้อมูลสำหรับโปรเซสเซอร์ MIPS ที่ประกอบกับชุดควบคุม</A>
<LI><A NAME="tex2html77"
  HREF="node102.html#24035">Truth Table สำหรับชุดควบคุมโปรเซสเซอร์ MIPS</A>
<LI><A NAME="tex2html78"
  HREF="node103.html#24037">การทำงานของเส้นทางข้อมูลสำหรับคำสั่ง <TT>add $t1, $t2, $t3</TT></A>
<LI><A NAME="tex2html79"
  HREF="node103.html#24038">การทำงานของเส้นทางข้อมูลสำหรับคำสั่ง <TT>lw $t1, offset($t2)</TT></A>
<LI><A NAME="tex2html80"
  HREF="node104.html#24040">Truth Table สำหรับสร้างวงจรลอจิกของชุดควบคุม ทำการเทียบฟิลด์ของ Opcode ในคำสั่งกับสัญญาณควบคุมต่างๆ</A>
<LI><A NAME="tex2html81"
  HREF="node104.html#24041">การทำงานของเส้นทางข้อมูลสำหรับคำสั่ง <TT>beq $t1, $t2, offset</TT></A>
<LI><A NAME="tex2html82"
  HREF="node105.html#24043">รูปแบบของคำสั่งสำหรับคำสั่ง jump</A>
<LI><A NAME="tex2html83"
  HREF="node105.html#24044">เส้นทางเดินของมูลของคำสั่ง jump ที่เพิ่มสายสัญญาณควบคุมเพิ่มเติมสำหรับคำสั่ง jump</A>
<LI><A NAME="tex2html84"
  HREF="node108.html#26432">เส้นทางข้อมูลในภาพรวมของการออกแบบสร้างโปรเซสเซอร์แบบหลายวงรอบสัญญาณนาฬิกา</A>
<LI><A NAME="tex2html85"
  HREF="node108.html#26433">รายละเอียดเส้นทางข้อมูลของโปรเซสเซอร์แบบหลายวงรอบสัญญาณนาฬิกา</A>
<LI><A NAME="tex2html86"
  HREF="node108.html#26434">สัญญาณควบคุมสำหรับประกอบการทำงานของเส้นทางข้อมูลของโปรเซสเซอร์แบบหลายวงรอบสัญญาณนาฬิกา</A>
<LI><A NAME="tex2html87"
  HREF="node108.html#26435">โปรเซสเซอร์แบบหลายวงรอบสัญญาณนาฬิกา ที่รวมการทำงานของสัญญาณควบคุม ชุดควบคุม ในการเขียนค่า PC ใหม่</A>
<LI><A NAME="tex2html88"
  HREF="node110.html#26438">การทำงานระดับสูงของการควบคุม Finite State Machine</A>
<LI><A NAME="tex2html89"
  HREF="node110.html#26439">Finite State Machine ที่นำมาใช้งานในชุดควบคุม ที่เป็น Moore Machine</A>
<LI><A NAME="tex2html90"
  HREF="node110.html#26440">แผนภูมิ State Diagram สำหรับชุดควบคุม</A>
<LI><A NAME="tex2html91"
  HREF="node111.html#26442">การปรับปรุงเส้นทางข้อมูลสำหรับรองรับ Exception ในโปรเซสเซอร์</A>
<LI><A NAME="tex2html92"
  HREF="node111.html#26443">แผนภูมิการกำหนดการทำงานของสถานะในการควบคุมคอมพิวเตอร์ของโปรเซสเซอร์ที่ทำงานหลายวงรอบสัญญาณนาฬิกา</A>
<LI><A NAME="tex2html93"
  HREF="node117.html#31349">การเปรียบเทียบเชิงอุปมาในการทำไพพ์ลายน์ของการซักผ้า</A>
<LI><A NAME="tex2html94"
  HREF="node118.html#31351">เวลาที่ใช้ในการทำงานของแต่ละคำสั่ง</A>
<LI><A NAME="tex2html95"
  HREF="node118.html#31352">เปรียบเทียบการทำงานแบบวงรอบเดียวกับแบบไพพ์ลายน์ ในการประมวลผลสามคำสั่ง</A>
<LI><A NAME="tex2html96"
  HREF="node123.html#31356">การทำงานของโปรเซสเซอร์ไพพ์ลายน์ของคำสั่ง    add  $s0, $t0, $t1</A>
<LI><A NAME="tex2html97"
  HREF="node123.html#31357">การ forward ค่าที่คำนวณได้จากเอาท์พุทของ ALU ของคำสั่ง add ไปยังคำสั่ง sub</A>
<LI><A NAME="tex2html98"
  HREF="node123.html#31358">การ load และ มี Data Dependency ต้องทำการหยุดไพพ์ลายน์</A>
<LI><A NAME="tex2html99"
  HREF="node125.html#31360">การ Stall จาก Branch ที่ต้องรอ 200 ps ก่อนการทำงานต่อเนื่องกันไป ที่เกิดจาก Control Hazard</A>
<LI><A NAME="tex2html100"
  HREF="node125.html#31361">การทำ Branch Prediction แบบ Not Taken</A>
<LI><A NAME="tex2html101"
  HREF="node126.html#31363">เส้นทางข้อมูลของโปรเซสเซอร์ที่ทำงานในวงรอบเดียว ที่มีการแบ่งการทำงานออกเป็นสเตท 5 สเตท</A>
<LI><A NAME="tex2html102"
  HREF="node126.html#31364">การทำงานของไพพ์ลายน์ ประหนึ่งว่าแต่ละคำสั่งมีเส้นทางข้อมูลของตนเอง</A>
<LI><A NAME="tex2html103"
  HREF="node126.html#31365">โปรเซสเซอร์ที่ประกอบกับไพพ์ลายน์รีจีสเตอร์</A>
<LI><A NAME="tex2html104"
  HREF="node126.html#31366">IF และ ID, สองสเตทแรกในการทำงาน ของคำสั่ง <TT>lw</TT></A>
<LI><A NAME="tex2html105"
  HREF="node126.html#31367">สเตทที่สาม ทำการประมวลผล EX  ของคำสั่ง <TT>lw</TT></A>
<LI><A NAME="tex2html106"
  HREF="node126.html#31368">MEM และ WB, สเตทที่สี่และห้าในการทำงาน  ของคำสั่ง <TT>lw</TT></A>
<LI><A NAME="tex2html107"
  HREF="node126.html#31369">สเตทที่สาม ทำการประมวลผล EX  ของคำสั่ง <TT>sw</TT></A>
<LI><A NAME="tex2html108"
  HREF="node126.html#31370">MEM และ WB, สเตทที่สี่และห้าในการทำงาน  ของคำสั่ง <TT>sw</TT></A>
<LI><A NAME="tex2html109"
  HREF="node126.html#31371">เส้นทางข้อมูลแบบไพพ์ลายน์ที่ถูกต้อง ที่มีการผ่านชื่อรีจีวเตอร์ ที่จะทำการเขียนตลอดไปยังสเตท WB</A>
<LI><A NAME="tex2html110"
  HREF="node126.html#31372">การแลเงาส่วนประกอบฮาร์ดแวร์ที่ใช้ในคำสั่ง load ของโปรเซสเซอร์ไพพ์ลายน์</A>
<LI><A NAME="tex2html111"
  HREF="node127.html#31374">แผนภาพไพพ์ลายน์แบบ Multiple-clock-cycle ในการประมวลผลคำสั่ง lw, sub, add, lw, และ add</A>
<LI><A NAME="tex2html112"
  HREF="node127.html#31375">แผนภาพไพพ์ลายน์แบบ Multiple-clock-cycle ที่แสดงชื่อของแต่ละสเตทในการทำงาน</A>
<LI><A NAME="tex2html113"
  HREF="node127.html#31376">แผนภาพไพพ์ลายน์แบบ Single-clock-cycle ในการประมวลผลคำสั่ง lw, sub, add, lw, และ add ตามลำดับ</A>
<LI><A NAME="tex2html114"
  HREF="node128.html#31378">สายสัญญาณควบคุมตามจุดต่างๆ ของเส้นทางข้อมูลแบบไพพ์ลายน์</A>
<LI><A NAME="tex2html115"
  HREF="node128.html#31379">การตั้งค่า ALUOp สำหรับคำสั่งแบบ R-Type</A>
<LI><A NAME="tex2html116"
  HREF="node128.html#31380">Truth Table สำหรับชุดควบคุมโปรเซสเซอร์ MIPS</A>
<LI><A NAME="tex2html117"
  HREF="node128.html#31381">สายสัญญาณควบคุมสำหรับสามสเตทหลัง</A>
<LI><A NAME="tex2html118"
  HREF="node128.html#31382">เส้นทางข้อมูลที่มีความสมบูรณ์ทั้งรีจีสเตอร์ไพพ์ลายน์ และ สายสัญญาณควบคุม</A>
<LI><A NAME="tex2html119"
  HREF="node129.html#31383">การประมวลผลชุดคำสั่งที่เกิด Hazard ที่ $2</A>
<LI><A NAME="tex2html120"
  HREF="node130.html#31385">Dependency ระหว่างรีจีสเตอร์ไพพ์ลายน์และอินพุทของ ALU</A>
<LI><A NAME="tex2html121"
  HREF="node130.html#31386">เส้นทางข้อมูลที่ไม่มีการ Forward และ มีการ Forward (ส่วนล่าง)</A>
<LI><A NAME="tex2html122"
  HREF="node130.html#31387">ฮาร์ดแวร์ที่รองรับการ Forwarding สำหรับเส้นทางข้อมูลแบบไพพ์ลายน์</A>
<LI><A NAME="tex2html123"
  HREF="node130.html#31388">ฮาร์ดแวร์ที่เพิ่มเติมสำหรับการตัดสินใจเลือก รีจีสเตอร์และค่า Immediate เพื่อจะเลือกระหว่างค่า Immediate และ ForwardB</A>
<LI><A NAME="tex2html124"
  HREF="node131.html#31390">ลักษณะการเกิดปัญหาที่การ Forward ไม่สามารถที่จะแก้ไขปัญหา Hazard ได้</A>
<LI><A NAME="tex2html125"
  HREF="node131.html#30415">การ Stall ไพพ์ลายน์</A>
<LI><A NAME="tex2html126"
  HREF="node131.html#31391">ชุดควบคุมโปรเซสเซอร์แบบไพพ์ลายน์ที่มีส่วน Forward และ Hazard Detection</A>
<LI><A NAME="tex2html127"
  HREF="node132.html#31392">ผลของการเกิด Control Hazard จากคำสั่ง Branch</A>
<LI><A NAME="tex2html128"
  HREF="node135.html#31394">การทำงานของชุดคำสั่งขณะที่ Branch Taken</A>
<LI><A NAME="tex2html129"
  HREF="node136.html#31396">การคาดเดา Branch แบบสองบิต</A>
<LI><A NAME="tex2html130"
  HREF="node137.html#31397">วิธีการเติมคำสั่งใน Branch Delay Slot</A>
<LI><A NAME="tex2html131"
  HREF="node138.html#31399">เส้นทางข้อมูลของโปรเซสเซอร์แบบไพพ์ลายน์ที่สมบูรณ์</A>
<LI><A NAME="tex2html132"
  HREF="node139.html#31401">เส้นทางข้อมูลของโปรเซสเซอร์แบบไพพ์ลายน์รองรับการเกิด Exception</A>
<LI><A NAME="tex2html133"
  HREF="node140.html#31403">เหตุการณ์หลังจากการเกิด Exception ที่คำสั่ง add</A>
<LI><A NAME="tex2html134"
  HREF="node141.html#31404">โปรเซสเซอร์แบบไพพลายน์ที่ทำประมวลผลสองคำสั่งพร้อมกัน</A>
<LI><A NAME="tex2html135"
  HREF="node142.html#31405">โปรเซสเซอร์ที่สามารถสลับคำสั่งในการประมวลผล แบบพลวัตร เพื่อเพิ่มประสิทธิภาพในการทำงาน</A>
<LI><A NAME="tex2html136"
  HREF="node143.html#31407">Microarchitecture ของโปรเซสเซอร์ Pentium 4</A>
<LI><A NAME="tex2html137"
  HREF="node143.html#31408">ไพพ์ลายน์ของโปรเซสเซอร์ Pentium 4</A>
<LI><A NAME="tex2html138"
  HREF="node149.html#34975">โครงสร้างของหน่วยความจำแบบลำดับชั้น</A>
<LI><A NAME="tex2html139"
  HREF="node149.html#34976">ชุดของหน่วยความจำขนาดเล็กที่สุด ที่สามารถแสดง/หรือไม่ได้แสดงในระดับของหน่วยความจำสองลำดับชั้นใดๆ</A>
<LI><A NAME="tex2html140"
  HREF="node149.html#34978">โครงสร้างของลำดับชั้นของหน่วยความจำ เมื่อระยะห่างระหว่างหน่วยความจำและโปรเซสเซอร์เพิ่มขึ้น ขนาดของหน่วยความจำจะเพิ่มขึ้น และ ความเร็วจะลดลง (ใช้เวลาเพิ่มขึ้น)</A>
<LI><A NAME="tex2html141"
  HREF="node150.html#34980">การเรียกข้อมูลในหน่วยความจำแคชก่อน และหลังจากการเรียกค่า <IMG
 WIDTH="29" HEIGHT="35" ALIGN="MIDDLE" BORDER="0"
 SRC="img7.png"
 ALT="$X_n$"> ที่เมื่อเริ่มแรกไม่อยู่ในแคช</A>
<LI><A NAME="tex2html142"
  HREF="node150.html#34981">การทำ Direct Map บนแคชที่มี 8 ช่องและแสดงแอดเดรสของหน่วยความจำระหว่าง 0 ถึง 31 ที่มีการกำหนดให้ลงช่องเดียวกัน</A>
<LI><A NAME="tex2html143"
  HREF="node150.html#34982">ในระบบแคชที่แสดงในรูป ส่วนล่างของแอดเดรสใช้เลือกตำแหน่งในแคช และเปรียบเทียบ tag ในการพิสูจน์</A>
<LI><A NAME="tex2html144"
  HREF="node152.html#34985">กราฟแสดง Miss Rate เทียบกับขนาดของ Block</A>
<LI><A NAME="tex2html145"
  HREF="node155.html#34989">Data Cache ของโปรเซสเซอร์ Intrinsity FastMATH </A>
<LI><A NAME="tex2html146"
  HREF="node156.html#34991">แนวทางพื้นฐานในการการออกแบบหนวยความจำรองรับการทำงานแคช</A>
<LI><A NAME="tex2html147"
  HREF="node159.html#34998">เปรียบเทียบตำแหน่งลงระหว่าง Direct Mapping, Set Associative Mapping, และ Fully Associative Mapping: Block 12 สามารถมีช่องลงได้ สองช่องใน 2-way Set Associative Cache</A>
<LI><A NAME="tex2html148"
  HREF="node159.html#34999">แคชขนาด 8 Block ที่ทำการใช้งานเป็นแบบ  Direct Mapping, 2-way Set Associative Mapping, 4-way Set Associative Mapping, และ Fully Associative Mapping</A>
<LI><A NAME="tex2html149"
  HREF="node159.html#35000">ฮาร์ดแวร์ของแคชแบบ 4-way Set Associative</A>
<LI><A NAME="tex2html150"
  HREF="node160.html#38098">หน่วยความจำของตำแหน่งอ้างอิงเสมือน ที่ถูกแปลงไปยังหน่วยความจำหลัก</A>
<LI><A NAME="tex2html151"
  HREF="node160.html#38099">การ Mapping ระหว่างแอดเดรส Virtual และ Physical</A>
<LI><A NAME="tex2html152"
  HREF="node161.html#38101">ตารางเพจที่ถูกบ่งชี้ด้วยหมายเลขเพจเสมือนเพื่อให้ได้มาซึ่งส่วนของตำแหน่งอ้างอิงที่สอดคล้องกัน</A>
<LI><A NAME="tex2html153"
  HREF="node163.html#38103">ตารางเพจแปลงแต่ละเพจในหน่วยความจำเสมือนไปเป็นเพจในหน่วยความจำหลักและเพจที่เก็บไว้ในแผ่นจานบันทึก</A>
<LI><A NAME="tex2html154"
  HREF="node165.html#38106">TLB ทำหน้าที่เป็นแคชบนตารางเพจสำหรับแต่ละช่องข้อมูลซึ่งแปลงไปเป็นเพจแท้จริง </A>
<LI><A NAME="tex2html155"
  HREF="node166.html#38108">TLB และแคช ซึ่งมีโปรเซสของการทำงานใน Intrinsity FastMATH ตั้งแต่การแปลงตำแหน่งอ้างอิงเสมือนไปจนถึงข้อมูล</A>
<LI><A NAME="tex2html156"
  HREF="node174.html#43643">โครงสร้างพื้นฐานของระบบ I/O</A>
<LI><A NAME="tex2html157"
  HREF="node183.html#43647">แสดงการกระจายข้อมูลสำหรับ RAID 4 เปรียบเทียบกับ RAID 5</A>
<LI><A NAME="tex2html158"
  HREF="node187.html#43651">แสดงการกระจายข้อมูลสำหรับ RAID 4 เปรียบเทียบกับ RAID 5</A></OL>

</I>
<BR><HR>
<ADDRESS>
Vara Varavithya
2005-08-18
</ADDRESS>
</BODY>
</HTML>
