var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Temp_Code/02_rtl/EXP_adjust.sv","src":"module EXP_adjust #(\n    parameter SIZE_EXP  = 8     ,\n    parameter SIZE_LOPD = 8      \n)(\n    input  logic                    i_overflow  ,\n    input  logic                    i_underflow ,\n    input  logic                    i_zero_flag ,\n    input  logic [SIZE_LOPD-1:0]    i_lopd_value,\n    input  logic [SIZE_EXP-1:0]     i_exp_value ,\n    output logic [SIZE_EXP-1:0]     o_exp_result\n);\n\n//////////////////////////////////////////////////////////////////////////////////\n// Internal Signal\n//////////////////////////////////////////////////////////////////////////////////\nlogic [SIZE_EXP-1:0] w_exp_result;\nlogic w_i_carry;\nassign w_i_carry = ~(i_overflow | i_underflow);\n\nlogic [SIZE_EXP-1:0] w_data_b;\nassign w_data_b = i_overflow ? 8'b0000_0001 : (i_underflow ? '0 : ~(i_lopd_value));\n//////////////////////////////////////////////////////////////////////////////////\n// Submodule\n//////////////////////////////////////////////////////////////////////////////////\nCLA_8bit CLA_8BIT_UNIT (\n    .i_carry    (w_i_carry),\n    .i_data_a   (i_exp_value),\n    .i_data_b   (w_data_b),\n    .o_sum      (w_exp_result),\n    .o_carry    ()\n);\n\nassign o_exp_result = i_zero_flag ? '0 : w_exp_result;\n\nendmodule\n","lang":"verilog"};
processSrcData(g_data);