TimeQuest Timing Analyzer report for pratica1
Fri Mar 23 13:17:06 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[6]'
 12. Slow Model Hold: 'SW[6]'
 13. Slow Model Minimum Pulse Width: 'SW[6]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[6]'
 26. Fast Model Hold: 'SW[6]'
 27. Fast Model Minimum Pulse Width: 'SW[6]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica1                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; SW[6]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[6] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; SW[6]      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[6] ; -1.914 ; -15.312       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -89.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[6]'                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.025     ; 2.854      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[6]'                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.025     ; 2.854      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]|combout                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]|combout                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]~clkctrl|inclk[0]                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]~clkctrl|inclk[0]                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]~clkctrl|outclk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]~clkctrl|outclk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[6]      ; 3.877 ; 3.877 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 0.416 ; 0.416 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.687 ; 0.687 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 0.689 ; 0.689 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.067 ; 0.067 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 0.458 ; 0.458 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 0.250 ; 0.250 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.327 ; 0.327 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.147 ; 0.147 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.221 ; 0.221 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 3.800 ; 3.800 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 3.739 ; 3.739 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 3.877 ; 3.877 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 3.554 ; 3.554 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 3.747 ; 3.747 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.202  ; 0.202  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.147 ; -0.147 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.418 ; -0.418 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.420 ; -0.420 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.202  ; 0.202  ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.189 ; -0.189 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 0.019  ; 0.019  ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; -0.058 ; -0.058 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.122  ; 0.122  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.048  ; 0.048  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -3.531 ; -3.531 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -3.470 ; -3.470 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -3.608 ; -3.608 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -3.285 ; -3.285 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -3.478 ; -3.478 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 11.402 ; 11.402 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 11.402 ; 11.402 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 11.376 ; 11.376 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 11.348 ; 11.348 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 11.155 ; 11.155 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 11.151 ; 11.151 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 11.143 ; 11.143 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 11.142 ; 11.142 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 13.221 ; 13.221 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 13.221 ; 13.221 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 13.217 ; 13.217 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 12.792 ; 12.792 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 12.772 ; 12.772 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 12.841 ; 12.841 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 13.055 ; 13.055 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 13.013 ; 13.013 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 10.852 ; 10.852 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 11.113 ; 11.113 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 11.085 ; 11.085 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 11.080 ; 11.080 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 10.865 ; 10.865 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 10.861 ; 10.861 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 10.855 ; 10.855 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 10.852 ; 10.852 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 11.925 ; 11.925 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 12.387 ; 12.387 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 12.386 ; 12.386 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 11.995 ; 11.995 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 11.925 ; 11.925 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 12.003 ; 12.003 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 12.239 ; 12.239 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 12.199 ; 12.199 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; SW[0]      ; HEX6[1]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; SW[0]      ; HEX6[2]     ;       ; 6.983 ; 6.983 ;       ;
; SW[0]      ; HEX6[3]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[0]      ; HEX6[4]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[5]     ; 7.536 ;       ;       ; 7.536 ;
; SW[0]      ; HEX6[6]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[1]      ; HEX6[0]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; SW[1]      ; HEX6[1]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[1]      ; HEX6[2]     ; 6.978 ;       ;       ; 6.978 ;
; SW[1]      ; HEX6[3]     ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; SW[1]      ; HEX6[4]     ;       ; 7.527 ; 7.527 ;       ;
; SW[1]      ; HEX6[5]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[1]      ; HEX6[6]     ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; SW[2]      ; HEX6[0]     ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; SW[2]      ; HEX6[1]     ; 6.706 ;       ;       ; 6.706 ;
; SW[2]      ; HEX6[2]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; SW[2]      ; HEX6[3]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[2]      ; HEX6[4]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; SW[2]      ; HEX6[5]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; SW[2]      ; HEX6[6]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[3]      ; HEX6[0]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[1]     ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; SW[3]      ; HEX6[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[3]     ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; SW[3]      ; HEX6[4]     ;       ; 6.923 ; 6.923 ;       ;
; SW[3]      ; HEX6[5]     ; 6.905 ; 6.905 ; 6.905 ; 6.905 ;
; SW[3]      ; HEX6[6]     ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; SW[10]     ; HEX4[1]     ; 5.385 ; 5.385 ; 5.385 ; 5.385 ;
; SW[10]     ; HEX4[2]     ;       ; 5.271 ; 5.271 ;       ;
; SW[10]     ; HEX4[3]     ; 5.093 ; 5.093 ; 5.093 ; 5.093 ;
; SW[10]     ; HEX4[4]     ; 5.101 ;       ;       ; 5.101 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.996 ; 8.996 ; 8.996 ; 8.996 ;
; SW[14]     ; HEX5[1]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[14]     ; HEX5[2]     ;       ; 8.957 ; 8.957 ;       ;
; SW[14]     ; HEX5[3]     ; 9.008 ; 9.008 ; 9.008 ; 9.008 ;
; SW[14]     ; HEX5[4]     ; 8.977 ;       ;       ; 8.977 ;
; SW[14]     ; HEX5[5]     ; 8.981 ;       ;       ; 8.981 ;
; SW[14]     ; HEX5[6]     ; 9.254 ; 9.254 ; 9.254 ; 9.254 ;
; SW[15]     ; HEX5[0]     ; 9.266 ; 9.266 ; 9.266 ; 9.266 ;
; SW[15]     ; HEX5[1]     ; 9.272 ; 9.272 ; 9.272 ; 9.272 ;
; SW[15]     ; HEX5[2]     ; 9.257 ;       ;       ; 9.257 ;
; SW[15]     ; HEX5[3]     ; 9.305 ; 9.305 ; 9.305 ; 9.305 ;
; SW[15]     ; HEX5[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[15]     ; HEX5[5]     ; 9.281 ; 9.281 ; 9.281 ; 9.281 ;
; SW[15]     ; HEX5[6]     ; 9.556 ; 9.556 ; 9.556 ; 9.556 ;
; SW[16]     ; HEX5[0]     ; 9.116 ; 9.116 ; 9.116 ; 9.116 ;
; SW[16]     ; HEX5[1]     ; 9.087 ;       ;       ; 9.087 ;
; SW[16]     ; HEX5[2]     ; 9.075 ; 9.075 ; 9.075 ; 9.075 ;
; SW[16]     ; HEX5[3]     ; 9.122 ; 9.122 ; 9.122 ; 9.122 ;
; SW[16]     ; HEX5[4]     ; 9.094 ; 9.094 ; 9.094 ; 9.094 ;
; SW[16]     ; HEX5[5]     ; 9.097 ; 9.097 ; 9.097 ; 9.097 ;
; SW[16]     ; HEX5[6]     ; 9.369 ; 9.369 ; 9.369 ; 9.369 ;
; SW[17]     ; HEX5[0]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[17]     ; HEX5[1]     ; 9.213 ; 9.213 ; 9.213 ; 9.213 ;
; SW[17]     ; HEX5[2]     ; 9.208 ; 9.208 ; 9.208 ; 9.208 ;
; SW[17]     ; HEX5[3]     ; 9.250 ; 9.250 ; 9.250 ; 9.250 ;
; SW[17]     ; HEX5[4]     ;       ; 9.198 ; 9.198 ;       ;
; SW[17]     ; HEX5[5]     ; 9.194 ; 9.194 ; 9.194 ; 9.194 ;
; SW[17]     ; HEX5[6]     ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; SW[0]      ; HEX6[1]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; SW[0]      ; HEX6[2]     ;       ; 6.983 ; 6.983 ;       ;
; SW[0]      ; HEX6[3]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[0]      ; HEX6[4]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[5]     ; 7.536 ;       ;       ; 7.536 ;
; SW[0]      ; HEX6[6]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[1]      ; HEX6[0]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; SW[1]      ; HEX6[1]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[1]      ; HEX6[2]     ; 6.978 ;       ;       ; 6.978 ;
; SW[1]      ; HEX6[3]     ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; SW[1]      ; HEX6[4]     ;       ; 7.527 ; 7.527 ;       ;
; SW[1]      ; HEX6[5]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[1]      ; HEX6[6]     ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; SW[2]      ; HEX6[0]     ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; SW[2]      ; HEX6[1]     ; 6.706 ;       ;       ; 6.706 ;
; SW[2]      ; HEX6[2]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; SW[2]      ; HEX6[3]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[2]      ; HEX6[4]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; SW[2]      ; HEX6[5]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; SW[2]      ; HEX6[6]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[3]      ; HEX6[0]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[1]     ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; SW[3]      ; HEX6[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[3]     ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; SW[3]      ; HEX6[4]     ;       ; 6.923 ; 6.923 ;       ;
; SW[3]      ; HEX6[5]     ; 6.905 ; 6.905 ; 6.905 ; 6.905 ;
; SW[3]      ; HEX6[6]     ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; SW[10]     ; HEX4[1]     ; 5.385 ; 5.385 ; 5.385 ; 5.385 ;
; SW[10]     ; HEX4[2]     ;       ; 5.271 ; 5.271 ;       ;
; SW[10]     ; HEX4[3]     ; 5.093 ; 5.093 ; 5.093 ; 5.093 ;
; SW[10]     ; HEX4[4]     ; 5.101 ;       ;       ; 5.101 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.996 ; 8.996 ; 8.996 ; 8.996 ;
; SW[14]     ; HEX5[1]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[14]     ; HEX5[2]     ;       ; 8.957 ; 8.957 ;       ;
; SW[14]     ; HEX5[3]     ; 9.008 ; 9.008 ; 9.008 ; 9.008 ;
; SW[14]     ; HEX5[4]     ; 8.977 ;       ;       ; 8.977 ;
; SW[14]     ; HEX5[5]     ; 8.981 ;       ;       ; 8.981 ;
; SW[14]     ; HEX5[6]     ; 9.254 ; 9.254 ; 9.254 ; 9.254 ;
; SW[15]     ; HEX5[0]     ; 9.266 ; 9.266 ; 9.266 ; 9.266 ;
; SW[15]     ; HEX5[1]     ; 9.272 ; 9.272 ; 9.272 ; 9.272 ;
; SW[15]     ; HEX5[2]     ; 9.257 ;       ;       ; 9.257 ;
; SW[15]     ; HEX5[3]     ; 9.305 ; 9.305 ; 9.305 ; 9.305 ;
; SW[15]     ; HEX5[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[15]     ; HEX5[5]     ; 9.281 ; 9.281 ; 9.281 ; 9.281 ;
; SW[15]     ; HEX5[6]     ; 9.556 ; 9.556 ; 9.556 ; 9.556 ;
; SW[16]     ; HEX5[0]     ; 9.116 ; 9.116 ; 9.116 ; 9.116 ;
; SW[16]     ; HEX5[1]     ; 9.087 ;       ;       ; 9.087 ;
; SW[16]     ; HEX5[2]     ; 9.075 ; 9.075 ; 9.075 ; 9.075 ;
; SW[16]     ; HEX5[3]     ; 9.122 ; 9.122 ; 9.122 ; 9.122 ;
; SW[16]     ; HEX5[4]     ; 9.094 ; 9.094 ; 9.094 ; 9.094 ;
; SW[16]     ; HEX5[5]     ; 9.097 ; 9.097 ; 9.097 ; 9.097 ;
; SW[16]     ; HEX5[6]     ; 9.369 ; 9.369 ; 9.369 ; 9.369 ;
; SW[17]     ; HEX5[0]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[17]     ; HEX5[1]     ; 9.213 ; 9.213 ; 9.213 ; 9.213 ;
; SW[17]     ; HEX5[2]     ; 9.208 ; 9.208 ; 9.208 ; 9.208 ;
; SW[17]     ; HEX5[3]     ; 9.250 ; 9.250 ; 9.250 ; 9.250 ;
; SW[17]     ; HEX5[4]     ;       ; 9.198 ; 9.198 ;       ;
; SW[17]     ; HEX5[5]     ; 9.194 ; 9.194 ; 9.194 ; 9.194 ;
; SW[17]     ; HEX5[6]     ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[6] ; -1.460 ; -11.680       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -89.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[6]'                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 1.000        ; -0.017     ; 2.442      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[6]'                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; -0.017     ; 2.442      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]|combout                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]|combout                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]~clkctrl|inclk[0]                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]~clkctrl|inclk[0]                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; SW[6]~clkctrl|outclk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; SW[6]~clkctrl|outclk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[6] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[6] ; Rise       ; ram|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 2.077  ; 2.077  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.081 ; -0.081 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.048  ; 0.048  ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 0.050  ; 0.050  ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.270 ; -0.270 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.050 ; -0.050 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.214 ; -0.214 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; -0.147 ; -0.147 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; -0.260 ; -0.260 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; -0.205 ; -0.205 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 2.027  ; 2.027  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 2.001  ; 2.001  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 2.077  ; 2.077  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 1.934  ; 1.934  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 2.012  ; 2.012  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.409  ; 0.409  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 0.220  ; 0.220  ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.091  ; 0.091  ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 0.089  ; 0.089  ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.409  ; 0.409  ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 0.189  ; 0.189  ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 0.353  ; 0.353  ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.286  ; 0.286  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.399  ; 0.399  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.344  ; 0.344  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -1.888 ; -1.888 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -1.862 ; -1.862 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.938 ; -1.938 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.795 ; -1.795 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.873 ; -1.873 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 6.540 ; 6.540 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 6.540 ; 6.540 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 6.503 ; 6.503 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 6.506 ; 6.506 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 6.413 ; 6.413 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 6.419 ; 6.419 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 6.412 ; 6.412 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 6.405 ; 6.405 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 7.330 ; 7.330 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 7.330 ; 7.330 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 7.326 ; 7.326 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 7.092 ; 7.092 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 7.072 ; 7.072 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 7.122 ; 7.122 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 7.196 ; 7.196 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 7.190 ; 7.190 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 6.287 ; 6.287 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 6.415 ; 6.415 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 6.385 ; 6.385 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 6.384 ; 6.384 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 6.299 ; 6.299 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 6.298 ; 6.298 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 6.287 ; 6.287 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 6.289 ; 6.289 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 6.754 ; 6.754 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 7.009 ; 7.009 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 7.001 ; 7.001 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 6.778 ; 6.778 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 6.754 ; 6.754 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 6.790 ; 6.790 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 6.890 ; 6.890 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 6.885 ; 6.885 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[0]      ; HEX6[1]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[0]      ; HEX6[2]     ;       ; 3.608 ; 3.608 ;       ;
; SW[0]      ; HEX6[3]     ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; SW[0]      ; HEX6[4]     ; 3.892 ;       ;       ; 3.892 ;
; SW[0]      ; HEX6[5]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.580 ;       ;       ; 3.580 ;
; SW[1]      ; HEX6[3]     ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[1]      ; HEX6[6]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[2]      ; HEX6[0]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[1]     ; 3.468 ;       ;       ; 3.468 ;
; SW[2]      ; HEX6[2]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[3]     ; 3.743 ; 3.743 ; 3.743 ; 3.743 ;
; SW[2]      ; HEX6[4]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[2]      ; HEX6[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[2]      ; HEX6[6]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[3]      ; HEX6[0]     ; 3.331 ; 3.331 ; 3.331 ; 3.331 ;
; SW[3]      ; HEX6[1]     ; 3.334 ; 3.334 ; 3.334 ; 3.334 ;
; SW[3]      ; HEX6[2]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[3]      ; HEX6[3]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX6[4]     ;       ; 3.606 ; 3.606 ;       ;
; SW[3]      ; HEX6[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX6[6]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.784 ; 2.784 ; 2.784 ; 2.784 ;
; SW[10]     ; HEX4[1]     ; 2.790 ; 2.790 ; 2.790 ; 2.790 ;
; SW[10]     ; HEX4[2]     ;       ; 2.740 ; 2.740 ;       ;
; SW[10]     ; HEX4[3]     ; 2.648 ; 2.648 ; 2.648 ; 2.648 ;
; SW[10]     ; HEX4[4]     ; 2.667 ;       ;       ; 2.667 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.735 ; 2.735 ; 2.735 ; 2.735 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; SW[14]     ; HEX5[1]     ; 5.061 ; 5.061 ; 5.061 ; 5.061 ;
; SW[14]     ; HEX5[2]     ;       ; 5.055 ; 5.055 ;       ;
; SW[14]     ; HEX5[3]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[14]     ; HEX5[4]     ; 5.069 ;       ;       ; 5.069 ;
; SW[14]     ; HEX5[5]     ; 5.073 ;       ;       ; 5.073 ;
; SW[14]     ; HEX5[6]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[15]     ; HEX5[0]     ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[15]     ; HEX5[1]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; SW[15]     ; HEX5[2]     ; 5.180 ;       ;       ; 5.180 ;
; SW[15]     ; HEX5[3]     ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[15]     ; HEX5[4]     ;       ; 5.188 ; 5.188 ;       ;
; SW[15]     ; HEX5[5]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[15]     ; HEX5[6]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[0]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; SW[16]     ; HEX5[1]     ; 5.109 ;       ;       ; 5.109 ;
; SW[16]     ; HEX5[2]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; SW[16]     ; HEX5[3]     ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; SW[16]     ; HEX5[4]     ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; SW[16]     ; HEX5[5]     ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; SW[16]     ; HEX5[6]     ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; SW[17]     ; HEX5[0]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; SW[17]     ; HEX5[1]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW[17]     ; HEX5[2]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[17]     ; HEX5[3]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[17]     ; HEX5[4]     ;       ; 5.177 ; 5.177 ;       ;
; SW[17]     ; HEX5[5]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[17]     ; HEX5[6]     ; 5.307 ; 5.307 ; 5.307 ; 5.307 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[0]      ; HEX6[1]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[0]      ; HEX6[2]     ;       ; 3.608 ; 3.608 ;       ;
; SW[0]      ; HEX6[3]     ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; SW[0]      ; HEX6[4]     ; 3.892 ;       ;       ; 3.892 ;
; SW[0]      ; HEX6[5]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.580 ;       ;       ; 3.580 ;
; SW[1]      ; HEX6[3]     ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[1]      ; HEX6[6]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[2]      ; HEX6[0]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[1]     ; 3.468 ;       ;       ; 3.468 ;
; SW[2]      ; HEX6[2]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[3]     ; 3.743 ; 3.743 ; 3.743 ; 3.743 ;
; SW[2]      ; HEX6[4]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[2]      ; HEX6[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[2]      ; HEX6[6]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[3]      ; HEX6[0]     ; 3.331 ; 3.331 ; 3.331 ; 3.331 ;
; SW[3]      ; HEX6[1]     ; 3.334 ; 3.334 ; 3.334 ; 3.334 ;
; SW[3]      ; HEX6[2]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[3]      ; HEX6[3]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX6[4]     ;       ; 3.606 ; 3.606 ;       ;
; SW[3]      ; HEX6[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX6[6]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.784 ; 2.784 ; 2.784 ; 2.784 ;
; SW[10]     ; HEX4[1]     ; 2.790 ; 2.790 ; 2.790 ; 2.790 ;
; SW[10]     ; HEX4[2]     ;       ; 2.740 ; 2.740 ;       ;
; SW[10]     ; HEX4[3]     ; 2.648 ; 2.648 ; 2.648 ; 2.648 ;
; SW[10]     ; HEX4[4]     ; 2.667 ;       ;       ; 2.667 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.735 ; 2.735 ; 2.735 ; 2.735 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; SW[14]     ; HEX5[1]     ; 5.061 ; 5.061 ; 5.061 ; 5.061 ;
; SW[14]     ; HEX5[2]     ;       ; 5.055 ; 5.055 ;       ;
; SW[14]     ; HEX5[3]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[14]     ; HEX5[4]     ; 5.069 ;       ;       ; 5.069 ;
; SW[14]     ; HEX5[5]     ; 5.073 ;       ;       ; 5.073 ;
; SW[14]     ; HEX5[6]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[15]     ; HEX5[0]     ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[15]     ; HEX5[1]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; SW[15]     ; HEX5[2]     ; 5.180 ;       ;       ; 5.180 ;
; SW[15]     ; HEX5[3]     ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[15]     ; HEX5[4]     ;       ; 5.188 ; 5.188 ;       ;
; SW[15]     ; HEX5[5]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[15]     ; HEX5[6]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[0]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; SW[16]     ; HEX5[1]     ; 5.109 ;       ;       ; 5.109 ;
; SW[16]     ; HEX5[2]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; SW[16]     ; HEX5[3]     ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; SW[16]     ; HEX5[4]     ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; SW[16]     ; HEX5[5]     ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; SW[16]     ; HEX5[6]     ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; SW[17]     ; HEX5[0]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; SW[17]     ; HEX5[1]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW[17]     ; HEX5[2]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[17]     ; HEX5[3]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[17]     ; HEX5[4]     ;       ; 5.177 ; 5.177 ;       ;
; SW[17]     ; HEX5[5]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[17]     ; HEX5[6]     ; 5.307 ; 5.307 ; 5.307 ; 5.307 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
;  SW[6]           ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.38              ;
;  SW[6]           ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[6]      ; 3.877 ; 3.877 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 0.416 ; 0.416 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.687 ; 0.687 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 0.689 ; 0.689 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.067 ; 0.067 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 0.458 ; 0.458 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 0.250 ; 0.250 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.327 ; 0.327 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.147 ; 0.147 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.221 ; 0.221 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 3.800 ; 3.800 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 3.739 ; 3.739 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 3.877 ; 3.877 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 3.554 ; 3.554 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 3.747 ; 3.747 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.409  ; 0.409  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 0.220  ; 0.220  ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 0.091  ; 0.091  ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 0.089  ; 0.089  ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.409  ; 0.409  ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 0.189  ; 0.189  ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 0.353  ; 0.353  ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.286  ; 0.286  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.399  ; 0.399  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.344  ; 0.344  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -1.888 ; -1.888 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -1.862 ; -1.862 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.938 ; -1.938 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.795 ; -1.795 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.873 ; -1.873 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 11.402 ; 11.402 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 11.402 ; 11.402 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 11.376 ; 11.376 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 11.348 ; 11.348 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 11.155 ; 11.155 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 11.151 ; 11.151 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 11.143 ; 11.143 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 11.142 ; 11.142 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 13.221 ; 13.221 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 13.221 ; 13.221 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 13.217 ; 13.217 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 12.792 ; 12.792 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 12.772 ; 12.772 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 12.841 ; 12.841 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 13.055 ; 13.055 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 13.013 ; 13.013 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 6.287 ; 6.287 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 6.415 ; 6.415 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 6.385 ; 6.385 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 6.384 ; 6.384 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 6.299 ; 6.299 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 6.298 ; 6.298 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 6.287 ; 6.287 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 6.289 ; 6.289 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 6.754 ; 6.754 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 7.009 ; 7.009 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 7.001 ; 7.001 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 6.778 ; 6.778 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 6.754 ; 6.754 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 6.790 ; 6.790 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 6.890 ; 6.890 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 6.885 ; 6.885 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; SW[0]      ; HEX6[1]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; SW[0]      ; HEX6[2]     ;       ; 6.983 ; 6.983 ;       ;
; SW[0]      ; HEX6[3]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[0]      ; HEX6[4]     ; 7.555 ;       ;       ; 7.555 ;
; SW[0]      ; HEX6[5]     ; 7.536 ;       ;       ; 7.536 ;
; SW[0]      ; HEX6[6]     ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; SW[1]      ; HEX6[0]     ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; SW[1]      ; HEX6[1]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[1]      ; HEX6[2]     ; 6.978 ;       ;       ; 6.978 ;
; SW[1]      ; HEX6[3]     ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; SW[1]      ; HEX6[4]     ;       ; 7.527 ; 7.527 ;       ;
; SW[1]      ; HEX6[5]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[1]      ; HEX6[6]     ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; SW[2]      ; HEX6[0]     ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; SW[2]      ; HEX6[1]     ; 6.706 ;       ;       ; 6.706 ;
; SW[2]      ; HEX6[2]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; SW[2]      ; HEX6[3]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[2]      ; HEX6[4]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; SW[2]      ; HEX6[5]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; SW[2]      ; HEX6[6]     ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; SW[3]      ; HEX6[0]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[1]     ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; SW[3]      ; HEX6[2]     ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; SW[3]      ; HEX6[3]     ; 6.931 ; 6.931 ; 6.931 ; 6.931 ;
; SW[3]      ; HEX6[4]     ;       ; 6.923 ; 6.923 ;       ;
; SW[3]      ; HEX6[5]     ; 6.905 ; 6.905 ; 6.905 ; 6.905 ;
; SW[3]      ; HEX6[6]     ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; SW[4]      ; HEX7[0]     ; 6.090 ;       ;       ; 6.090 ;
; SW[4]      ; HEX7[3]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[4]     ; 6.060 ;       ;       ; 6.060 ;
; SW[4]      ; HEX7[5]     ; 6.090 ;       ;       ; 6.090 ;
; SW[5]      ; HEX3[0]     ;       ; 5.124 ; 5.124 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.391 ; 5.391 ;       ;
; SW[10]     ; HEX4[0]     ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; SW[10]     ; HEX4[1]     ; 5.385 ; 5.385 ; 5.385 ; 5.385 ;
; SW[10]     ; HEX4[2]     ;       ; 5.271 ; 5.271 ;       ;
; SW[10]     ; HEX4[3]     ; 5.093 ; 5.093 ; 5.093 ; 5.093 ;
; SW[10]     ; HEX4[4]     ; 5.101 ;       ;       ; 5.101 ;
; SW[10]     ; HEX4[5]     ; 5.110 ;       ;       ; 5.110 ;
; SW[10]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.528 ; 9.528 ; 9.528 ; 9.528 ;
; SW[13]     ; HEX4[1]     ; 9.536 ; 9.536 ; 9.536 ; 9.536 ;
; SW[13]     ; HEX4[2]     ; 9.421 ; 9.421 ; 9.421 ; 9.421 ;
; SW[13]     ; HEX4[3]     ; 9.217 ; 9.217 ; 9.217 ; 9.217 ;
; SW[13]     ; HEX4[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[13]     ; HEX4[5]     ; 9.262 ; 9.262 ; 9.262 ; 9.262 ;
; SW[13]     ; HEX4[6]     ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; SW[14]     ; HEX5[0]     ; 8.996 ; 8.996 ; 8.996 ; 8.996 ;
; SW[14]     ; HEX5[1]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[14]     ; HEX5[2]     ;       ; 8.957 ; 8.957 ;       ;
; SW[14]     ; HEX5[3]     ; 9.008 ; 9.008 ; 9.008 ; 9.008 ;
; SW[14]     ; HEX5[4]     ; 8.977 ;       ;       ; 8.977 ;
; SW[14]     ; HEX5[5]     ; 8.981 ;       ;       ; 8.981 ;
; SW[14]     ; HEX5[6]     ; 9.254 ; 9.254 ; 9.254 ; 9.254 ;
; SW[15]     ; HEX5[0]     ; 9.266 ; 9.266 ; 9.266 ; 9.266 ;
; SW[15]     ; HEX5[1]     ; 9.272 ; 9.272 ; 9.272 ; 9.272 ;
; SW[15]     ; HEX5[2]     ; 9.257 ;       ;       ; 9.257 ;
; SW[15]     ; HEX5[3]     ; 9.305 ; 9.305 ; 9.305 ; 9.305 ;
; SW[15]     ; HEX5[4]     ;       ; 9.254 ; 9.254 ;       ;
; SW[15]     ; HEX5[5]     ; 9.281 ; 9.281 ; 9.281 ; 9.281 ;
; SW[15]     ; HEX5[6]     ; 9.556 ; 9.556 ; 9.556 ; 9.556 ;
; SW[16]     ; HEX5[0]     ; 9.116 ; 9.116 ; 9.116 ; 9.116 ;
; SW[16]     ; HEX5[1]     ; 9.087 ;       ;       ; 9.087 ;
; SW[16]     ; HEX5[2]     ; 9.075 ; 9.075 ; 9.075 ; 9.075 ;
; SW[16]     ; HEX5[3]     ; 9.122 ; 9.122 ; 9.122 ; 9.122 ;
; SW[16]     ; HEX5[4]     ; 9.094 ; 9.094 ; 9.094 ; 9.094 ;
; SW[16]     ; HEX5[5]     ; 9.097 ; 9.097 ; 9.097 ; 9.097 ;
; SW[16]     ; HEX5[6]     ; 9.369 ; 9.369 ; 9.369 ; 9.369 ;
; SW[17]     ; HEX5[0]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[17]     ; HEX5[1]     ; 9.213 ; 9.213 ; 9.213 ; 9.213 ;
; SW[17]     ; HEX5[2]     ; 9.208 ; 9.208 ; 9.208 ; 9.208 ;
; SW[17]     ; HEX5[3]     ; 9.250 ; 9.250 ; 9.250 ; 9.250 ;
; SW[17]     ; HEX5[4]     ;       ; 9.198 ; 9.198 ;       ;
; SW[17]     ; HEX5[5]     ; 9.194 ; 9.194 ; 9.194 ; 9.194 ;
; SW[17]     ; HEX5[6]     ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[0]      ; HEX6[1]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[0]      ; HEX6[2]     ;       ; 3.608 ; 3.608 ;       ;
; SW[0]      ; HEX6[3]     ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; SW[0]      ; HEX6[4]     ; 3.892 ;       ;       ; 3.892 ;
; SW[0]      ; HEX6[5]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.580 ;       ;       ; 3.580 ;
; SW[1]      ; HEX6[3]     ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; SW[1]      ; HEX6[4]     ;       ; 3.867 ; 3.867 ;       ;
; SW[1]      ; HEX6[5]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[1]      ; HEX6[6]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[2]      ; HEX6[0]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[1]     ; 3.468 ;       ;       ; 3.468 ;
; SW[2]      ; HEX6[2]     ; 3.465 ; 3.465 ; 3.465 ; 3.465 ;
; SW[2]      ; HEX6[3]     ; 3.743 ; 3.743 ; 3.743 ; 3.743 ;
; SW[2]      ; HEX6[4]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[2]      ; HEX6[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[2]      ; HEX6[6]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[3]      ; HEX6[0]     ; 3.331 ; 3.331 ; 3.331 ; 3.331 ;
; SW[3]      ; HEX6[1]     ; 3.334 ; 3.334 ; 3.334 ; 3.334 ;
; SW[3]      ; HEX6[2]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[3]      ; HEX6[3]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[3]      ; HEX6[4]     ;       ; 3.606 ; 3.606 ;       ;
; SW[3]      ; HEX6[5]     ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; SW[3]      ; HEX6[6]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[4]      ; HEX7[0]     ; 3.297 ;       ;       ; 3.297 ;
; SW[4]      ; HEX7[3]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[4]     ; 3.267 ;       ;       ; 3.267 ;
; SW[4]      ; HEX7[5]     ; 3.301 ;       ;       ; 3.301 ;
; SW[5]      ; HEX3[0]     ;       ; 2.729 ; 2.729 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.784 ; 2.784 ; 2.784 ; 2.784 ;
; SW[10]     ; HEX4[1]     ; 2.790 ; 2.790 ; 2.790 ; 2.790 ;
; SW[10]     ; HEX4[2]     ;       ; 2.740 ; 2.740 ;       ;
; SW[10]     ; HEX4[3]     ; 2.648 ; 2.648 ; 2.648 ; 2.648 ;
; SW[10]     ; HEX4[4]     ; 2.667 ;       ;       ; 2.667 ;
; SW[10]     ; HEX4[5]     ; 2.666 ;       ;       ; 2.666 ;
; SW[10]     ; HEX4[6]     ; 2.735 ; 2.735 ; 2.735 ; 2.735 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[13]     ; HEX4[1]     ; 5.308 ; 5.308 ; 5.308 ; 5.308 ;
; SW[13]     ; HEX4[2]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[13]     ; HEX4[3]     ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW[13]     ; HEX4[4]     ;       ; 5.181 ; 5.181 ;       ;
; SW[13]     ; HEX4[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[13]     ; HEX4[6]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[14]     ; HEX5[0]     ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; SW[14]     ; HEX5[1]     ; 5.061 ; 5.061 ; 5.061 ; 5.061 ;
; SW[14]     ; HEX5[2]     ;       ; 5.055 ; 5.055 ;       ;
; SW[14]     ; HEX5[3]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[14]     ; HEX5[4]     ; 5.069 ;       ;       ; 5.069 ;
; SW[14]     ; HEX5[5]     ; 5.073 ;       ;       ; 5.073 ;
; SW[14]     ; HEX5[6]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[15]     ; HEX5[0]     ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[15]     ; HEX5[1]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; SW[15]     ; HEX5[2]     ; 5.180 ;       ;       ; 5.180 ;
; SW[15]     ; HEX5[3]     ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[15]     ; HEX5[4]     ;       ; 5.188 ; 5.188 ;       ;
; SW[15]     ; HEX5[5]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[15]     ; HEX5[6]     ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; SW[16]     ; HEX5[0]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; SW[16]     ; HEX5[1]     ; 5.109 ;       ;       ; 5.109 ;
; SW[16]     ; HEX5[2]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; SW[16]     ; HEX5[3]     ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; SW[16]     ; HEX5[4]     ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; SW[16]     ; HEX5[5]     ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; SW[16]     ; HEX5[6]     ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; SW[17]     ; HEX5[0]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; SW[17]     ; HEX5[1]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW[17]     ; HEX5[2]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[17]     ; HEX5[3]     ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; SW[17]     ; HEX5[4]     ;       ; 5.177 ; 5.177 ;       ;
; SW[17]     ; HEX5[5]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[17]     ; HEX5[6]     ; 5.307 ; 5.307 ; 5.307 ; 5.307 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 174   ; 174  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 23 13:17:05 2018
Info: Command: quartus_sta pratica1 -c pratica1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[6] SW[6]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 SW[6] 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 SW[6] 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 352 megabytes
    Info: Processing ended: Fri Mar 23 13:17:06 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


