# Format: clock  timeReq  slackR/slackF  holdR/holdF  instName/pinName   # cycle(s)
DFTCLK(R)->DFTCLK(R)	0.750    0.053/*         0.063/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.060/*         0.052/*         UART_TX/U1_MUX_4x1/OUT_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.091/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.741    0.092/*         0.061/*         UART_RX/U7/Data_Valid_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.093/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.095/*         0.052/*         REF_RST_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.096/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.096/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.096/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.096/*         0.052/*         Data_SYNC/\en_sync_reg_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.725    0.096/*         0.056/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.096/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.097/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.097/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.098/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.098/*         0.053/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.099/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.099/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.744    0.100/*         0.056/*         UART_RST_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.754    0.102/*         0.060/*         REF_RST_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.103/*         0.059/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.103/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.103/*         0.059/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.103/*         0.059/*         Data_SYNC/\en_sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.104/*         0.059/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.104/*         0.053/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.104/*         0.054/*         Data_SYNC/\en_sync_reg_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.104/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.105/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.105/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.105/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.105/*         0.060/*         U0_ALU/OUT_Valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.105/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.105/*         0.060/*         U0_ALU/\ALU_OUT_reg[13] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.105/*         0.060/*         U0_ALU/\ALU_OUT_reg[11] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.105/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.754    0.106/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.106/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.733    0.106/*         0.067/*         UART_RX/U2/\P_out_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.107/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.107/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.737    0.107/*         0.063/*         UART_RST_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.108/*         0.063/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[3] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[14] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[15] /SI    1
DFTCLK(R)->DFTCLK(R)	0.733    0.109/*         0.067/*         UART_RX/U2/\P_out_reg[6] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[4] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.110/*         0.060/*         U0_ALU/\ALU_OUT_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.110/*         0.054/*         Data_SYNC/Pulse_FF_Out_reg/D    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.111/*         0.060/*         U0_ALU/\ALU_OUT_reg[5] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.111/*         0.060/*         U0_ALU/\ALU_OUT_reg[12] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.111/*         0.060/*         U0_ALU/\ALU_OUT_reg[10] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.145    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[7] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.145    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.112/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.112/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.112/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.113/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.113/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.113/*         0.060/*         U0_PULSE_GEN/rcv_flop_reg/SI    1
ALU_CLK(R)->ALU_CLK(R)	0.145    0.113/*         0.060/*         U0_ALU/\ALU_OUT_reg[9] /SI    1
DFTCLK(R)->DFTCLK(R)	0.732    0.114/*         0.068/*         UART_RX/U2/\P_out_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.114/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.114/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.115/*         0.060/*         RegFile/\memory_reg[10][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.145    0.115/*         0.060/*         U0_ALU/\ALU_OUT_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.732    0.115/*         0.068/*         UART_RX/U2/\P_out_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.115/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.116/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.116/*         0.061/*         RegFile/\memory_reg[12][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.116/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.116/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.116/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.116/*         0.060/*         Data_SYNC/\en_sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.732    0.117/*         0.068/*         UART_RX/U2/\P_out_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.117/*         0.061/*         RegFile/\memory_reg[14][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.732    0.117/*         0.068/*         UART_RX/U2/\P_out_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.117/*         0.061/*         RegFile/\memory_reg[9][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.117/*         0.061/*         RegFile/\memory_reg[13][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.117/*         0.061/*         RegFile/\memory_reg[7][6] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.727    0.117/*         0.055/*         U0_PULSE_GEN/rcv_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.118/*         0.061/*         RegFile/\memory_reg[10][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.118/*         0.061/*         RegFile/\memory_reg[14][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.118/*         0.061/*         Data_SYNC/enable_pulse_d_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.118/*         0.061/*         RegFile/\memory_reg[15][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.118/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.118/*         0.061/*         RegFile/\memory_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.118/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.118/*         0.061/*         RegFile/\memory_reg[10][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.738    0.118/*         0.063/*         UART_RX/U3/\Bit_Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.118/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.118/*         0.061/*         RegFile/\memory_reg[10][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.118/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.119/*         0.061/*         RegFile/\memory_reg[11][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.119/*         0.061/*         RegFile/\memory_reg[9][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         RegFile/\memory_reg[8][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.119/*         0.061/*         RegFile/\memory_reg[9][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.119/*         0.061/*         RegFile/\memory_reg[10][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.119/*         0.061/*         RegFile/\RdData_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.119/*         0.061/*         RegFile/\memory_reg[10][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.119/*         0.061/*         RegFile/\memory_reg[10][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         RegFile/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.119/*         0.061/*         RegFile/\memory_reg[11][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.119/*         0.061/*         RegFile/\memory_reg[13][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.119/*         0.061/*         RegFile/\memory_reg[15][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.119/*         0.061/*         RegFile/\memory_reg[15][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.119/*         0.061/*         RegFile/\memory_reg[15][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.119/*         0.061/*         RegFile/\memory_reg[13][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.120/*         0.059/*         UART_RX/U2/\P_out_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.120/*         0.061/*         RegFile/\memory_reg[14][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.120/*         0.061/*         RegFile/\memory_reg[13][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.120/*         0.061/*         RegFile/\memory_reg[12][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.120/*         0.061/*         RegFile/\memory_reg[11][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.120/*         0.061/*         RegFile/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.120/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.120/*         0.061/*         RegFile/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.120/*         0.061/*         RegFile/\memory_reg[12][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.120/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.120/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.120/*         0.061/*         RegFile/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.120/*         0.061/*         RegFile/\memory_reg[8][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.121/*         0.061/*         RegFile/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.121/*         0.061/*         RegFile/\memory_reg[9][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.121/*         0.061/*         RegFile/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.121/*         0.060/*         SYS_Cntroller/\Stored_Frame1_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.121/*         0.061/*         RegFile/\memory_reg[12][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         RegFile/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.121/*         0.061/*         RegFile/\memory_reg[12][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.121/*         0.061/*         RegFile/\memory_reg[14][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.121/*         0.061/*         RegFile/\memory_reg[8][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.121/*         0.061/*         RegFile/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.121/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.121/*         0.061/*         RegFile/\RdData_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.741    0.121/*         0.061/*         UART_RX/U7/Parity_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.121/*         0.061/*         RegFile/\memory_reg[14][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.121/*         0.061/*         RegFile/\memory_reg[15][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.121/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         RegFile/\memory_reg[14][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.122/*         0.061/*         RegFile/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.122/*         0.061/*         RegFile/\memory_reg[9][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.122/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.122/*         0.061/*         RegFile/\memory_reg[8][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.122/*         0.061/*         RegFile/\memory_reg[15][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.122/*         0.061/*         RegFile/\memory_reg[12][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.122/*         0.061/*         RegFile/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.122/*         0.061/*         RegFile/\memory_reg[8][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.122/*         0.061/*         RegFile/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.123/*         0.061/*         RegFile/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.123/*         0.061/*         RegFile/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.123/*         0.061/*         RegFile/\memory_reg[10][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.123/*         0.061/*         RegFile/\memory_reg[9][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         RegFile/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.123/*         0.061/*         RegFile/\RdData_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.123/*         0.061/*         RegFile/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         Data_SYNC/\sync_bus_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         RegFile/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.123/*         0.061/*         RegFile/\memory_reg[8][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         RegFile/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         RegFile/\memory_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.741    0.124/*         0.061/*         UART_TX_ClkDiv/\Count_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.124/*         0.061/*         RegFile/\memory_reg[15][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         RegFile/\memory_reg[14][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.124/*         0.061/*         RegFile/\memory_reg[14][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         RegFile/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         RegFile/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         RegFile/\RdData_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.124/*         0.061/*         RegFile/\memory_reg[13][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         RegFile/\memory_reg[13][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.124/*         0.061/*         RegFile/\memory_reg[8][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         RegFile/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.124/*         0.061/*         RegFile/\RdData_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.124/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.060/*         SYS_Cntroller/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.124/*         0.061/*         RegFile/\memory_reg[11][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.124/*         0.061/*         RegFile/\memory_reg[13][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.124/*         0.061/*         RegFile/\memory_reg[11][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.125/*         0.061/*         RegFile/\memory_reg[12][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.125/*         0.061/*         RegFile/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.125/*         0.061/*         RegFile/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.125/*         0.061/*         UART_TX/U2_Parity_Calc/par_bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.125/*         0.061/*         RegFile/\memory_reg[11][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.125/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.125/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.125/*         0.061/*         RegFile/\RdData_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.126/*         0.061/*         RegFile/\memory_reg[11][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         RegFile/\memory_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         RegFile/\memory_reg[11][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.126/*         0.061/*         UART_RX/U4/par_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.126/*         0.061/*         RegFile/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.127/*         0.061/*         RegFile/\memory_reg[12][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         RegFile/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         UART_TX/U3_Serializer/ser_done_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.127/*         0.061/*         RegFile/\memory_reg[15][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         RegFile/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.127/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.127/*         0.061/*         UART_RX/U2/\N_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.127/*         0.061/*         RegFile/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.128/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.128/*         0.061/*         RegFile/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.128/*         0.061/*         RegFile/\memory_reg[13][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.128/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.129/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.129/*         0.061/*         RegFile/\memory_reg[9][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.129/*         0.061/*         RegFile/\RdData_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.725    0.129/*         0.056/*         U0_PULSE_GEN/pls_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.129/*         0.061/*         RegFile/\memory_reg[9][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.131/*         0.061/*         RegFile/\RdData_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.131/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.131/*         0.062/*         Data_SYNC/\sync_bus_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.131/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.132/*         0.066/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.728    0.132/*         0.059/*         UART_RX/U2/\P_out_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.740    0.132/*         0.061/*         UART_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.739    0.132/*         0.062/*         UART_RX/U1/\Samples_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.736    0.132/*         0.066/*         UART_RX/U6/Stp_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.132/*         0.062/*         RegFile/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.746    0.133/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.133/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.133/*         0.062/*         UART_RX_ClkDiv/\Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.133/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.733    0.134/*         0.067/*         UART_RX/U2/\P_out_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.134/*         0.062/*         UART_RX/U5/Str_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.135/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.135/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.136/*         0.062/*         Data_SYNC/\sync_bus_reg[6] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.725    0.136/*         0.057/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.753    0.137/*         0.062/*         RegFile/RdData_VLD_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.738    0.138/*         0.062/*         UART_RX/U1/\Samples_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.138/*         0.062/*         UART_TX_ClkDiv/\Count_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.138/*         0.062/*         UART_TX_ClkDiv/\Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.139/*         0.062/*         Data_SYNC/\sync_bus_reg[3] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.735    0.139/*         0.053/*         UART_RX/U2/\P_out_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.739    0.139/*         0.062/*         UART_RX/U1/Sampeld_Bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.139/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.142/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.142/*         0.062/*         UART_TX/U4_FSM/Basy_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.757    0.142/*         0.057/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.739    0.144/*         0.063/*         UART_RX/U7/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.144/*         0.063/*         Data_SYNC/\sync_bus_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.144/*         0.062/*         Data_SYNC/\sync_bus_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.144/*         0.063/*         Data_SYNC/\sync_bus_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.739    0.145/*         0.063/*         UART_TX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.146/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.745    0.146/*         0.068/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /SI    1
@(R)->DFTCLK(R)	0.740    0.148/*         0.073/*         REF_RST_SYNC/\sync_reg_reg[1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.752    0.148/*         0.063/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.728    0.148/*         0.060/*         UART_RX/U2/\P_out_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.739    0.149/*         0.063/*         UART_TX_ClkDiv/\Count_reg[3] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.727    0.150/*         0.061/*         UART_RX/U2/\P_out_reg[5] /D    1
@(R)->DFTCLK(R)	0.738    0.150/*         0.073/*         REF_RST_SYNC/\sync_reg_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.738    0.150/*         0.063/*         UART_RX/U1/\Samples_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.694    */0.151         */0.096         UART_RX/U6/Stp_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.153/*         0.063/*         REF_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.154/*         0.063/*         RegFile/\memory_reg[3][1] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.725    0.155/*         0.057/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.155/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.726    0.155/*         0.061/*         UART_RX/U2/\P_out_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.156/*         0.064/*         RegFile/\memory_reg[3][7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.157/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.726    0.157/*         0.061/*         UART_RX/U2/\P_out_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.158/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.738    0.159/*         0.064/*         UART_RX/U7/\current_state_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.159/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.160/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /D    1
@(R)->DFTCLK(R)	0.727    0.160/*         0.073/*         UART_RST_SYNC/\sync_reg_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.748    0.161/*         0.064/*         Data_SYNC/\sync_bus_reg[0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.162/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.715    */0.162         */0.096         SYS_Cntroller/\Stored_Frame2_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.162/*         0.057/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.753    0.163/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.163/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.163/*         0.052/*         UART_TX/U2_Parity_Calc/par_bit_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.163/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.164/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[5] /D    1
@(R)->DFTCLK(R)	0.723    0.164/*         0.077/*         UART_RST_SYNC/\sync_reg_reg[1] /RN    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.731    0.164/*         0.057/*         UART_RX/U2/\P_out_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.164/*         0.053/*         RegFile/\memory_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.719    */0.164         */0.096         SYS_Cntroller/\Stored_Frame3_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.164/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.164/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.165/*         0.064/*         RegFile/\memory_reg[4][0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.165/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.165/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.165/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.726    0.165/*         0.062/*         UART_RX/U2/\P_out_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.165/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.731    0.166/*         0.056/*         UART_RX/U2/\N_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.715    */0.166         */0.096         SYS_Cntroller/\Stored_Frame3_reg[7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.166/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.749    0.166/*         0.064/*         RegFile/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.211    0.167/*         0.054/*         UART_TX_ClkDiv/New_clk_reg/D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.695    */0.167         */0.086         UART_TX/U4_FSM/Basy_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.168/*         0.052/*         Data_SYNC/\sync_bus_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.168/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.168/*         0.052/*         RegFile/\memory_reg[10][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.168/*         0.052/*         RegFile/\memory_reg[9][2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.168/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.168/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.169/*         0.052/*         RegFile/\memory_reg[10][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.169/*         0.052/*         RegFile/\memory_reg[12][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.169/*         0.052/*         RegFile/\memory_reg[9][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.169/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.169/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.169/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.169/*         0.052/*         RegFile/\memory_reg[10][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.169/*         0.052/*         RegFile/\memory_reg[12][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.169/*         0.052/*         RegFile/\memory_reg[11][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.169/*         0.052/*         RegFile/\memory_reg[15][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.169/*         0.052/*         RegFile/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.169/*         0.052/*         RegFile/\memory_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.169/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.169/*         0.052/*         RegFile/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.170/*         0.059/*         SYS_Cntroller/\Stored_Frame1_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.170/*         0.053/*         RegFile/\memory_reg[10][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.170/*         0.052/*         RegFile/\memory_reg[15][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.170/*         0.065/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.725    0.170/*         0.056/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.170/*         0.052/*         RegFile/\memory_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.170/*         0.052/*         RegFile/\memory_reg[14][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.170/*         0.052/*         RegFile/\memory_reg[10][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.170/*         0.052/*         RegFile/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.171/*         0.052/*         RegFile/\memory_reg[8][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.171/*         0.052/*         RegFile/\memory_reg[11][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.171/*         0.065/*         RegFile/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.713    */0.171         */0.097         SYS_Cntroller/\Stored_Frame1_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.171/*         0.052/*         RegFile/\memory_reg[15][6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.171/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.171/*         0.052/*         RegFile/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.171/*         0.052/*         RegFile/\memory_reg[15][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.171/*         0.052/*         RegFile/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.171/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.171/*         0.052/*         RegFile/\memory_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.171/*         0.052/*         RegFile/\memory_reg[9][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.171/*         0.052/*         RegFile/\memory_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.171/*         0.052/*         RegFile/\memory_reg[9][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.171/*         0.064/*         RegFile/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.172/*         0.052/*         RegFile/\memory_reg[13][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.172/*         0.052/*         RegFile/\memory_reg[13][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.172/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.172/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.172/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.172/*         0.052/*         RegFile/\memory_reg[7][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.172/*         0.052/*         Data_SYNC/\sync_bus_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.735    0.172/*         0.053/*         UART_RX/U4/Calc_parity_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.172/*         0.052/*         RegFile/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.172/*         0.052/*         RegFile/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.746    0.172/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.172/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.173/*         0.052/*         RegFile/\memory_reg[8][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.173/*         0.052/*         RegFile/\memory_reg[10][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.173/*         0.052/*         RegFile/\memory_reg[10][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         RegFile/\memory_reg[12][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.173/*         0.052/*         RegFile/\memory_reg[8][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.173/*         0.052/*         RegFile/\memory_reg[11][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.173/*         0.052/*         RegFile/\memory_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         RegFile/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         RegFile/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         RegFile/\memory_reg[15][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.173/*         0.052/*         RegFile/\RdData_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.173/*         0.052/*         RegFile/\memory_reg[13][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.694    */0.173         */0.087         UART_TX/U4_FSM/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.173/*         0.052/*         RegFile/\memory_reg[15][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.705    */0.173         */0.096         UART_RX_ClkDiv/Flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.173/*         0.052/*         RegFile/\memory_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.173/*         0.052/*         RegFile/\memory_reg[12][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.174/*         0.052/*         RegFile/\memory_reg[13][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.174/*         0.052/*         RegFile/\memory_reg[14][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.174/*         0.053/*         RegFile/\memory_reg[14][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.174/*         0.052/*         RegFile/\memory_reg[11][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[13][6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.702    */0.174         */0.087         UART_RX/U7/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.174/*         0.052/*         RegFile/\memory_reg[9][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.174/*         0.052/*         RegFile/\memory_reg[13][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.174/*         0.052/*         RegFile/\memory_reg[15][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[14][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[11][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.174/*         0.052/*         RegFile/\memory_reg[14][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.715    */0.174         */0.086         UART_RX_ClkDiv/\Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.175/*         0.065/*         RegFile/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.175/*         0.053/*         RegFile/\memory_reg[14][3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.736    0.175/*         0.053/*         UART_RX/U7/Parity_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.175/*         0.053/*         RegFile/\memory_reg[9][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.175/*         0.053/*         RegFile/\memory_reg[9][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.175/*         0.052/*         RegFile/\memory_reg[8][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.175/*         0.052/*         RegFile/\memory_reg[12][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.175/*         0.053/*         RegFile/\memory_reg[12][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.175/*         0.052/*         RegFile/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.175/*         0.052/*         RegFile/\memory_reg[12][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.176/*         0.053/*         RegFile/\memory_reg[13][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.176/*         0.052/*         Data_SYNC/\sync_bus_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.176/*         0.052/*         RegFile/\memory_reg[11][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.176/*         0.052/*         RegFile/\memory_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.176/*         0.052/*         RegFile/\memory_reg[10][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.177/*         0.052/*         RegFile/\memory_reg[8][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.177/*         0.052/*         RegFile/\memory_reg[11][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.177/*         0.065/*         RegFile/\memory_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.758    0.177/*         0.052/*         RegFile/\memory_reg[9][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.177/*         0.052/*         RegFile/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.177/*         0.052/*         RegFile/\memory_reg[13][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.177/*         0.052/*         RegFile/\memory_reg[11][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.177/*         0.052/*         RegFile/\memory_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.177/*         0.052/*         RegFile/\RdData_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.178/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.247    0.178/*         0.052/*         UART_RX_ClkDiv/New_clk_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.178/*         0.053/*         RegFile/\memory_reg[14][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.178/*         0.056/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.178/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.178/*         0.053/*         RegFile/\memory_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.715    */0.178         */0.097         SYS_Cntroller/\Stored_Frame3_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.179/*         0.052/*         RegFile/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.179/*         0.052/*         RegFile/\RdData_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.179/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.736    0.179/*         0.053/*         UART_RX/U4/par_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.179/*         0.053/*         RegFile/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.179/*         0.053/*         RegFile/\memory_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.756    0.179/*         0.053/*         RegFile/\memory_reg[14][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.736    0.179/*         0.052/*         UART_RX/U7/Stop_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.179/*         0.053/*         RegFile/RdData_VLD_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.180/*         0.052/*         RegFile/\RdData_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /D    1
REF_CLK(R)->REF_CLK(R)	0.407    0.180/*         0.052/*         Data_SYNC/\sync_bus_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.180/*         0.052/*         RegFile/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.180/*         0.052/*         UART_RX/U5/Str_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.181/*         0.053/*         RegFile/\memory_reg[8][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.701    */0.181         */0.088         UART_RX/U7/Data_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.181/*         0.052/*         RegFile/\memory_reg[4][7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.728    0.181/*         0.053/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.747    0.181/*         0.066/*         RegFile/\memory_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.181/*         0.052/*         Data_SYNC/\sync_bus_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.182/*         0.058/*         SYS_Cntroller/\Stored_Frame2_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.182/*         0.053/*         RegFile/\memory_reg[12][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.182/*         0.066/*         RegFile/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.182/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.182/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.183/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.183/*         0.052/*         RegFile/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.183/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.184/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.184/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.184/*         0.052/*         RegFile/\RdData_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.184/*         0.052/*         RegFile/\RdData_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.185/*         0.052/*         RegFile/\RdData_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.187/*         0.053/*         RegFile/\memory_reg[8][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.189/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.189/*         0.052/*         Data_SYNC/\sync_bus_reg[4] /D    1
UART_CLK(R)->UART_CLK(R)	0.740    0.189/*         0.054/*         UART_RX_ClkDiv/\Count_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.734    0.190/*         0.055/*         UART_RX/U1/\Samples_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.191/*         0.052/*         Data_SYNC/\sync_bus_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.703    */0.191         */0.086         UART_RX/U3/\Bit_Count_reg[2] /D    1
ALU_CLK(R)->REF_CLK(R)	0.374    */0.191         */0.087         SYS_Cntroller/\current_state_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.192/*         0.053/*         RegFile/\RdData_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.736    0.192/*         0.052/*         UART_RX/U2/\N_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.744    0.192/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.192/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.736    0.194/*         0.066/*         UART_TX_ClkDiv/\Count_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.701    */0.194         */0.088         UART_RX/U3/\Bit_Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.742    0.195/*         0.060/*         UART_TX_ClkDiv/\Count_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.745    0.195/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.196/*         0.052/*         Data_SYNC/\sync_bus_reg[7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.197/*         0.052/*         UART_TX/U3_Serializer/ser_done_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.754    0.198/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.735    0.198/*         0.066/*         UART_RX_ClkDiv/Flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.737    0.201/*         0.066/*         UART_RX/U3/\Edge_Count_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.202/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.202/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.742    0.203/*         0.060/*         UART_RX_ClkDiv/\Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.204/*         0.052/*         RegFile/\memory_reg[3][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.728    0.205/*         0.054/*         UART_TX/U1_MUX_4x1/OUT_reg/D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.730    0.205/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.742    0.205/*         0.061/*         UART_RX/U3/\Bit_Count_reg[3] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.732    0.207/*         0.054/*         UART_RX/U1/\Samples_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.207/*         0.053/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.208/*         0.052/*         RegFile/\memory_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.754    0.208/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.749    0.209/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[5] /SI    1
UART_CLK(R)->UART_CLK(R)	0.740    0.209/*         0.054/*         UART_TX_ClkDiv/Flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.210/*         0.062/*         UART_TX/U4_FSM/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.737    0.210/*         0.065/*         UART_RX/U3/\Edge_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.758    0.212/*         0.052/*         SYS_Cntroller/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.212/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.212/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.736    0.213/*         0.065/*         UART_RX/U4/Calc_parity_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.737    0.213/*         0.065/*         UART_RX/U3/\Edge_Count_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.700    */0.214         */0.113         UART_TX/U4_FSM/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.711    */0.214         */0.100         SYS_Cntroller/\Stored_Frame3_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.747    0.214/*         0.066/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.215/*         0.052/*         RegFile/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.737    0.216/*         0.065/*         UART_RX/U3/\Edge_Count_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.217/*         0.054/*         SYS_Cntroller/\Stored_Frame1_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.217/*         0.052/*         RegFile/\memory_reg[1][3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.732    0.218/*         0.056/*         UART_RX/U1/\Samples_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.700    */0.218         */0.088         UART_RX/U7/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.218/*         0.065/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.697    */0.219         */0.091         UART_RX/U2/\N_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.739    0.220/*         0.062/*         UART_RX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.739    0.220/*         0.063/*         UART_TX_ClkDiv/Flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.741    0.220/*         0.061/*         UART_RX/U3/\Bit_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.741    0.221/*         0.061/*         UART_RX/U3/\Edge_Count_reg[0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.728    0.221/*         0.053/*         UART_TX/U4_FSM/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.222/*         0.052/*         RegFile/\memory_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.222/*         0.052/*         RegFile/\memory_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.222/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.701    */0.223         */0.087         UART_RX/U3/\Bit_Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.223/*         0.064/*         RegFile/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.734    0.224/*         0.066/*         UART_RX/U2/\N_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.224/*         0.061/*         UART_RX/U2/\N_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.224/*         0.052/*         RegFile/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.225/*         0.064/*         RegFile/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.225/*         0.053/*         RegFile/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.739    0.225/*         0.062/*         UART_RX/U2/\N_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.225/*         0.053/*         RegFile/\memory_reg[15][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.226/*         0.052/*         RegFile/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.226/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.227/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.228/*         0.063/*         SYS_Cntroller/\current_state_reg[3] /SI    1
ALU_CLK(R)->REF_CLK(R)	0.405    0.229/*         0.053/*         SYS_Cntroller/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.231/*         0.052/*         RegFile/\memory_reg[3][1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.736    0.231/*         0.052/*         UART_RX/U1/Sampeld_Bit_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.694    */0.231         */0.117         SYS_Cntroller/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.755    0.233/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.691    */0.234         */0.090         UART_TX/U4_FSM/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.234/*         0.053/*         RegFile/\memory_reg[2][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.237/*         0.052/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.237/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.749    0.238/*         0.063/*         RegFile/\memory_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.740    0.238/*         0.061/*         UART_RX/U3/\Bit_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.240/*         0.063/*         RegFile/\memory_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.240/*         0.052/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.727    0.241/*         0.054/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.754    0.242/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.242/*         0.063/*         SYS_Cntroller/\current_state_reg[2] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.735    0.245/*         0.052/*         UART_RX/U2/\N_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.738    0.246/*         0.063/*         UART_RX/U7/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.247/*         0.063/*         RegFile/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.248/*         0.063/*         RegFile/\memory_reg[1][6] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.732    0.248/*         0.058/*         UART_RX/U3/\Bit_Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.747    0.249/*         0.063/*         RegFile/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.739    0.250/*         0.062/*         UART_RX/U7/Stop_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.250/*         0.054/*         UART_TX_ClkDiv/\Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.252/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.253/*         0.055/*         UART_TX_ClkDiv/\Count_reg[4] /D    1
@(R)->DFTCLK(R)	0.873    0.260/*         -0.059/*        UART_TX/U1_MUX_4x1/OUT_reg/SN    1
DFTCLK(R)->DFTCLK(R)	0.746    0.261/*         0.055/*         UART_TX_ClkDiv/\Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.261/*         0.062/*         RegFile/\memory_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.262/*         0.058/*         Data_SYNC/enable_pulse_d_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.263/*         0.062/*         RegFile/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.265/*         0.054/*         UART_TX_ClkDiv/\Count_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.265/*         0.055/*         UART_TX_ClkDiv/\Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.755    0.267/*         0.061/*         RegFile/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.267/*         0.054/*         UART_TX_ClkDiv/\Count_reg[6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.733    0.267/*         0.057/*         UART_RX/U7/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.268/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.269/*         0.062/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.270/*         0.052/*         RegFile/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.271/*         0.053/*         SYS_Cntroller/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.273/*         0.052/*         RegFile/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.274/*         0.054/*         UART_TX_ClkDiv/\Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.741    0.275/*         0.061/*         UART_RX/U3/\Edge_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.276/*         0.061/*         RegFile/\memory_reg[0][2] /SI    1
ALU_CLK(R)->REF_CLK(R)	0.406    0.279/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.280/*         0.044/*         RegFile/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.285/*         0.061/*         RegFile/\memory_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.286/*         0.052/*         RegFile/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.288/*         0.060/*         RegFile/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.289/*         0.060/*         RegFile/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.716    */0.289         */0.086         UART_RX_ClkDiv/\Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.289/*         0.060/*         RegFile/\memory_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.290/*         0.060/*         RegFile/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.292/*         0.060/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.292/*         0.053/*         RegFile/\memory_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.292/*         0.061/*         RegFile/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.293/*         0.060/*         RegFile/\memory_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.294/*         0.052/*         RegFile/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.294/*         0.052/*         RegFile/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.296/*         0.052/*         RegFile/\memory_reg[1][5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.300/*         0.052/*         UART_RX/U3/\Edge_Count_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.302/*         0.051/*         UART_RX/U3/\Edge_Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.307/*         0.059/*         RegFile/\memory_reg[2][4] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.308/*         0.051/*         UART_RX/U3/\Edge_Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.308/*         0.052/*         RegFile/\memory_reg[1][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.310/*         0.052/*         UART_RX/U3/\Edge_Count_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.737    0.310/*         0.052/*         UART_RX/U3/\Edge_Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.757    0.312/*         0.059/*         RegFile/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.315/*         0.053/*         RegFile/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.317/*         0.053/*         RegFile/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.326/*         0.052/*         RegFile/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.336/*         0.053/*         RegFile/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.336/*         0.053/*         RegFile/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.336/*         0.052/*         RegFile/\memory_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.337/*         0.052/*         RegFile/\memory_reg[0][3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.339/*         0.052/*         UART_RX/U3/\Edge_Count_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.340/*         0.052/*         RegFile/\memory_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.340/*         0.053/*         RegFile/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.342/*         0.052/*         RegFile/\memory_reg[2][6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.729    0.342/*         0.053/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.342/*         0.053/*         RegFile/\memory_reg[2][5] /D    1
@(R)->DFTCLK(R)	0.749    0.343/*         0.064/*         Data_SYNC/Pulse_FF_Out_reg/RN    1
@(R)->DFTCLK(R)	0.749    0.343/*         0.064/*         Data_SYNC/\en_sync_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    0.343/*         0.064/*         Data_SYNC/\en_sync_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.748    0.347/*         0.064/*         Data_SYNC/enable_pulse_d_reg/RN    1
@(R)->DFTCLK(R)	0.748    0.350/*         0.064/*         Data_SYNC/\sync_bus_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    0.353/*         0.063/*         Data_SYNC/\sync_bus_reg[1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.764    0.353/*         0.052/*         RegFile/\memory_reg[2][3] /D    1
@(R)->DFTCLK(R)	0.752    0.353/*         0.063/*         Data_SYNC/\sync_bus_reg[6] /RN    1
@(R)->DFTCLK(R)	0.752    0.354/*         0.063/*         Data_SYNC/\sync_bus_reg[5] /RN    1
@(R)->DFTCLK(R)	0.749    0.355/*         0.063/*         Data_SYNC/\sync_bus_reg[2] /RN    1
@(R)->DFTCLK(R)	0.749    0.356/*         0.063/*         Data_SYNC/\sync_bus_reg[3] /RN    1
@(R)->DFTCLK(R)	0.749    0.356/*         0.063/*         Data_SYNC/\sync_bus_reg[7] /RN    1
@(R)->DFTCLK(R)	0.749    0.356/*         0.063/*         Data_SYNC/\sync_bus_reg[4] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.386    0.358/*         0.062/*         U0_ALU/OUT_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.358/*         0.052/*         RegFile/\memory_reg[2][4] /D    1
@(R)->DFTCLK(R)	0.749    0.359/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[6] /RN    1
@(R)->DFTCLK(R)	0.747    0.366/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[1] /RN    1
@(R)->DFTCLK(R)	0.748    0.367/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[2] /RN    1
@(R)->DFTCLK(R)	0.748    0.368/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[5] /RN    1
@(R)->DFTCLK(R)	0.740    0.377/*         0.070/*         SYS_Cntroller/\Stored_Frame1_reg[3] /RN    1
@(R)->DFTCLK(R)	0.752    0.377/*         0.061/*         U0_PULSE_GEN/rcv_flop_reg/RN    1
@(R)->DFTCLK(R)	0.752    0.378/*         0.061/*         UART_TX/U2_Parity_Calc/par_bit_reg/RN    1
@(R)->DFTCLK(R)	0.753    0.380/*         0.061/*         U0_PULSE_GEN/pls_flop_reg/RN    1
@(R)->DFTCLK(R)	0.752    0.381/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /RN    1
@(R)->DFTCLK(R)	0.752    0.381/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /RN    1
@(R)->DFTCLK(R)	0.752    0.382/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /RN    1
@(R)->DFTCLK(R)	0.753    0.382/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.752    0.382/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /RN    1
@(R)->DFTCLK(R)	0.752    0.382/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.752    0.383/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.752    0.383/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.751    0.383/*         0.062/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /RN    1
@(R)->DFTCLK(R)	0.752    0.384/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    0.385/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /RN    1
@(R)->DFTCLK(R)	0.752    0.385/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.752    0.386/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /RN    1
@(R)->DFTCLK(R)	0.752    0.386/*         0.061/*         UART_TX/U4_FSM/Basy_reg/RN    1
@(R)->DFTCLK(R)	0.753    0.388/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    0.389/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.359    */0.391         */0.089         U0_ALU/\ALU_OUT_reg[8] /D    1
@(R)->DFTCLK(R)	0.740    0.391/*         0.061/*         UART_RX/U4/Calc_parity_reg/RN    1
@(R)->DFTCLK(R)	0.740    0.391/*         0.061/*         UART_RX/U2/\N_reg[0] /RN    1
@(R)->DFTCLK(R)	0.750    0.391/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.739    0.391/*         0.061/*         UART_RX/U2/\N_reg[1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.392    0.392/*         0.054/*         U0_ALU/\ALU_OUT_reg[1] /D    1
@(R)->DFTCLK(R)	0.739    0.392/*         0.061/*         UART_RX/U2/\N_reg[2] /RN    1
@(R)->DFTCLK(R)	0.744    0.393/*         0.069/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /RN    1
@(R)->DFTCLK(R)	0.751    0.394/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.751    0.394/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /RN    1
@(R)->DFTCLK(R)	0.751    0.395/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.739    0.396/*         0.061/*         UART_RX/U2/\P_out_reg[0] /RN    1
@(R)->DFTCLK(R)	0.751    0.396/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.751    0.397/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.751    0.399/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /RN    1
@(R)->DFTCLK(R)	0.741    0.400/*         0.061/*         UART_RX/U7/Data_Valid_reg/RN    1
REF_CLK(R)->ALU_CLK(R)	0.393    0.401/*         0.054/*         U0_ALU/\ALU_OUT_reg[7] /D    1
@(R)->DFTCLK(R)	0.731    0.401/*         0.069/*         UART_RX/U2/\N_reg[3] /RN    1
@(R)->DFTCLK(R)	0.740    0.401/*         0.061/*         UART_TX_ClkDiv/\Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.741    0.401/*         0.061/*         UART_TX_ClkDiv/\Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.740    0.401/*         0.061/*         UART_RX/U4/par_err_reg/RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/\Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/\Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/Flag_reg/RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/\Count_reg[6] /RN    1
@(R)->DFTCLK(R)	0.750    0.402/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/\Count_reg[4] /RN    1
@(R)->DFTCLK(R)	0.741    0.402/*         0.061/*         UART_TX_ClkDiv/\Count_reg[5] /RN    1
@(R)->DFTCLK(R)	0.740    0.403/*         0.062/*         UART_RX/U7/Parity_Error_reg/RN    1
@(R)->DFTCLK(R)	0.740    0.403/*         0.062/*         UART_RX/U7/Stop_Error_reg/RN    1
@(R)->DFTCLK(R)	0.740    0.403/*         0.061/*         UART_RX/U1/\Samples_reg[0] /RN    1
@(R)->DFTCLK(R)	0.740    0.403/*         0.061/*         UART_RX/U1/\Samples_reg[2] /RN    1
@(R)->DFTCLK(R)	0.740    0.403/*         0.061/*         UART_RX/U1/Sampeld_Bit_reg/RN    1
@(R)->DFTCLK(R)	0.750    0.403/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.739    0.403/*         0.061/*         UART_RX/U7/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.731    0.404/*         0.069/*         UART_RX/U2/\P_out_reg[1] /RN    1
@(R)->DFTCLK(R)	0.750    0.404/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.739    0.405/*         0.061/*         UART_RX/U1/\Samples_reg[1] /RN    1
@(R)->DFTCLK(R)	0.731    0.405/*         0.069/*         UART_RX/U2/\P_out_reg[2] /RN    1
@(R)->DFTCLK(R)	0.731    0.407/*         0.069/*         UART_RX/U2/\P_out_reg[3] /RN    1
@(R)->DFTCLK(R)	0.731    0.407/*         0.069/*         UART_RX/U2/\P_out_reg[4] /RN    1
@(R)->DFTCLK(R)	0.731    0.407/*         0.069/*         UART_RX/U2/\P_out_reg[5] /RN    1
@(R)->DFTCLK(R)	0.731    0.408/*         0.069/*         UART_RX/U2/\P_out_reg[6] /RN    1
@(R)->DFTCLK(R)	0.731    0.408/*         0.069/*         UART_RX/U2/\P_out_reg[7] /RN    1
@(R)->DFTCLK(R)	0.750    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.750    0.411/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.751    0.412/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.392    0.412/*         0.054/*         U0_ALU/\ALU_OUT_reg[0] /D    1
@(R)->DFTCLK(R)	0.751    0.414/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /RN    1
@(R)->DFTCLK(R)	0.753    0.415/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /RN    1
@(R)->DFTCLK(R)	0.752    0.416/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.751    0.416/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.752    0.416/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.753    0.416/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /RN    1
@(R)->DFTCLK(R)	0.751    0.417/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.753    0.418/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /RN    1
@(R)->DFTCLK(R)	0.753    0.418/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /RN    1
@(R)->DFTCLK(R)	0.753    0.418/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.754    0.418/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /RN    1
@(R)->DFTCLK(R)	0.754    0.418/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.754    0.419/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.743    0.421/*         0.070/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.758    0.423/*         0.053/*         RegFile/\memory_reg[8][6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.395    0.424/*         0.054/*         U0_ALU/\ALU_OUT_reg[3] /D    1
REF_CLK(R)->REF_CLK(R)	0.312    */0.428         */-0.035        U_CLK_GATE/U0_TLATNCAX12M/E    1
REF_CLK(R)->ALU_CLK(R)	0.393    0.437/*         0.053/*         U0_ALU/\ALU_OUT_reg[6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.396    0.443/*         0.053/*         U0_ALU/\ALU_OUT_reg[5] /D    1
REF_CLK(R)->ALU_CLK(R)	0.396    0.444/*         0.053/*         U0_ALU/\ALU_OUT_reg[4] /D    1
REF_CLK(R)->ALU_CLK(R)	0.395    0.450/*         0.055/*         U0_ALU/\ALU_OUT_reg[2] /D    1
REF_CLK(R)->ALU_CLK(R)	0.397    0.478/*         0.052/*         U0_ALU/\ALU_OUT_reg[11] /D    1
REF_CLK(R)->ALU_CLK(R)	0.397    0.478/*         0.052/*         U0_ALU/\ALU_OUT_reg[10] /D    1
REF_CLK(R)->ALU_CLK(R)	0.397    0.478/*         0.052/*         U0_ALU/\ALU_OUT_reg[12] /D    1
REF_CLK(R)->ALU_CLK(R)	0.396    0.481/*         0.052/*         U0_ALU/\ALU_OUT_reg[14] /D    1
REF_CLK(R)->ALU_CLK(R)	0.396    0.483/*         0.052/*         U0_ALU/\ALU_OUT_reg[13] /D    1
REF_CLK(R)->ALU_CLK(R)	0.396    0.484/*         0.052/*         U0_ALU/\ALU_OUT_reg[15] /D    1
REF_CLK(R)->ALU_CLK(R)	0.394    0.487/*         0.052/*         U0_ALU/\ALU_OUT_reg[9] /D    1
DFTCLK(R)->DFTCLK(R)	0.250    0.617/*         0.048/*         UART_RX_ClkDiv/New_clk_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.215    0.660/*         0.050/*         UART_TX_ClkDiv/New_clk_reg/SI    1
@(R)->DFTCLK(R)	0.750    0.688/*         0.064/*         UART_TX/U3_Serializer/ser_done_reg/RN    1
@(R)->DFTCLK(R)	0.750    0.688/*         0.064/*         UART_TX/U4_FSM/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.750    0.696/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[3] /RN    1
@(R)->DFTCLK(R)	0.750    0.696/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[2] /RN    1
@(R)->DFTCLK(R)	0.749    0.700/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    0.701/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    0.701/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    0.702/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /RN    1
@(R)->DFTCLK(R)	0.749    0.702/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /RN    1
@(R)->DFTCLK(R)	0.749    0.703/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /RN    1
@(R)->DFTCLK(R)	0.749    0.703/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /RN    1
@(R)->DFTCLK(R)	0.750    0.703/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.749    0.704/*         0.064/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /RN    1
@(R)->DFTCLK(R)	0.749    0.704/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /RN    1
@(R)->DFTCLK(R)	0.750    0.704/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.738    0.707/*         0.064/*         UART_RX_ClkDiv/\Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.746    0.707/*         0.068/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.738    0.709/*         0.064/*         UART_RX_ClkDiv/\Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.738    0.709/*         0.064/*         UART_RX_ClkDiv/\Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.738    0.709/*         0.064/*         UART_RX/U5/Str_err_reg/RN    1
@(R)->DFTCLK(R)	0.738    0.710/*         0.064/*         UART_RX/U7/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.738    0.711/*         0.064/*         UART_RX/U7/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.738    0.711/*         0.064/*         UART_RX/U3/\Bit_Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.738    0.711/*         0.064/*         UART_RX/U3/\Bit_Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.738    0.711/*         0.064/*         UART_RX/U3/\Bit_Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.738    0.713/*         0.064/*         UART_RX/U3/\Bit_Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.738    0.713/*         0.064/*         UART_RX/U3/\Edge_Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.738    0.714/*         0.064/*         UART_RX/U3/\Edge_Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.730    0.714/*         0.072/*         UART_RX_ClkDiv/Flag_reg/RN    1
@(R)->DFTCLK(R)	0.738    0.714/*         0.064/*         UART_RX/U3/\Edge_Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.738    0.715/*         0.064/*         UART_RX/U3/\Edge_Count_reg[5] /RN    1
@(R)->DFTCLK(R)	0.738    0.715/*         0.064/*         UART_RX/U3/\Edge_Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.738    0.715/*         0.064/*         UART_RX/U3/\Edge_Count_reg[4] /RN    1
@(R)->DFTCLK(R)	0.731    0.716/*         0.072/*         UART_RX/U6/Stp_err_reg/RN    1
@(R)->DFTCLK(R)	0.318    0.824/*         -0.054/*        UART_TX_ClkDiv/New_clk_reg/SN    1
@(R)->DFTCLK(R)	0.868    0.846/*         -0.053/*        RegFile/\memory_reg[3][5] /SN    1
@(R)->DFTCLK(R)	0.871    0.865/*         -0.055/*        RegFile/\memory_reg[2][7] /SN    1
@(R)->DFTCLK(R)	0.740    0.964/*         0.072/*         SYS_Cntroller/\Stored_Frame2_reg[3] /RN    1
@(R)->DFTCLK(R)	0.752    0.966/*         0.063/*         RegFile/\memory_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.743    0.969/*         0.071/*         SYS_Cntroller/\Stored_Frame2_reg[4] /RN    1
@(R)->DFTCLK(R)	0.752    0.970/*         0.063/*         RegFile/\memory_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.744    0.970/*         0.071/*         SYS_Cntroller/\Stored_Frame2_reg[5] /RN    1
@(R)->DFTCLK(R)	0.747    0.972/*         0.064/*         SYS_Cntroller/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.753    0.974/*         0.063/*         RegFile/\memory_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.753    0.978/*         0.063/*         RegFile/\memory_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.748    0.978/*         0.064/*         SYS_Cntroller/\Stored_Frame1_reg[0] /RN    1
@(R)->DFTCLK(R)	0.740    0.980/*         0.071/*         SYS_Cntroller/\Stored_Frame3_reg[7] /RN    1
@(R)->DFTCLK(R)	0.738    0.982/*         0.071/*         SYS_Cntroller/\Stored_Frame1_reg[7] /RN    1
@(R)->DFTCLK(R)	0.744    0.982/*         0.071/*         SYS_Cntroller/\Stored_Frame3_reg[5] /RN    1
@(R)->DFTCLK(R)	0.739    0.983/*         0.071/*         SYS_Cntroller/\Stored_Frame2_reg[7] /RN    1
@(R)->DFTCLK(R)	0.754    0.983/*         0.062/*         RegFile/\memory_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.750    0.983/*         0.063/*         RegFile/\memory_reg[8][2] /RN    1
@(R)->DFTCLK(R)	0.739    0.985/*         0.071/*         SYS_Cntroller/\Stored_Frame3_reg[6] /RN    1
@(R)->DFTCLK(R)	0.750    0.985/*         0.063/*         RegFile/\memory_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.740    0.986/*         0.071/*         SYS_Cntroller/\Stored_Frame2_reg[6] /RN    1
@(R)->DFTCLK(R)	0.748    0.986/*         0.063/*         RegFile/\memory_reg[9][1] /RN    1
@(R)->DFTCLK(R)	0.754    0.986/*         0.062/*         RegFile/\memory_reg[2][3] /RN    1
@(R)->DFTCLK(R)	0.754    0.987/*         0.062/*         RegFile/\memory_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.750    0.987/*         0.063/*         RegFile/\memory_reg[1][4] /RN    1
@(R)->DFTCLK(R)	0.750    0.987/*         0.063/*         RegFile/\memory_reg[1][5] /RN    1
@(R)->DFTCLK(R)	0.750    0.988/*         0.063/*         RegFile/\memory_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.750    0.988/*         0.063/*         RegFile/\memory_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.754    0.990/*         0.062/*         RegFile/\memory_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.747    0.991/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[4] /RN    1
@(R)->DFTCLK(R)	0.750    0.991/*         0.063/*         RegFile/\memory_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.748    0.993/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /RN    1
@(R)->DFTCLK(R)	0.748    0.995/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.740    0.995/*         0.071/*         SYS_Cntroller/\Stored_Frame3_reg[4] /RN    1
@(R)->DFTCLK(R)	0.750    0.997/*         0.062/*         RegFile/\memory_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.750    0.997/*         0.062/*         RegFile/\memory_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.748    0.997/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.747    0.997/*         0.063/*         RegFile/\memory_reg[8][3] /RN    1
@(R)->DFTCLK(R)	0.752    0.998/*         0.062/*         RegFile/\memory_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.751    0.998/*         0.062/*         RegFile/\memory_reg[9][3] /RN    1
@(R)->DFTCLK(R)	0.749    0.998/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /RN    1
@(R)->DFTCLK(R)	0.749    0.998/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.748    0.999/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.748    0.999/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /RN    1
@(R)->DFTCLK(R)	0.747    0.999/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.747    1.000/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.000/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /RN    1
@(R)->DFTCLK(R)	0.747    1.000/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.748    1.000/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /RN    1
@(R)->DFTCLK(R)	0.747    1.001/*         0.062/*         RegFile/\memory_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.748    1.001/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.747    1.001/*         0.062/*         RegFile/\memory_reg[9][4] /RN    1
@(R)->DFTCLK(R)	0.748    1.002/*         0.062/*         RegFile/\memory_reg[9][2] /RN    1
@(R)->DFTCLK(R)	0.749    1.004/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.748    1.004/*         0.062/*         RegFile/\memory_reg[10][3] /RN    1
@(R)->DFTCLK(R)	0.741    1.005/*         0.071/*         SYS_Cntroller/\Stored_Frame3_reg[3] /RN    1
@(R)->DFTCLK(R)	0.751    1.005/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.005/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /RN    1
@(R)->DFTCLK(R)	0.743    1.005/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[1] /RN    1
@(R)->DFTCLK(R)	0.753    1.006/*         0.062/*         RegFile/RdData_VLD_reg/RN    1
@(R)->DFTCLK(R)	0.754    1.006/*         0.062/*         RegFile/\memory_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.748    1.006/*         0.062/*         RegFile/\memory_reg[10][2] /RN    1
@(R)->DFTCLK(R)	0.749    1.006/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.751    1.007/*         0.062/*         RegFile/\memory_reg[7][2] /RN    1
@(R)->DFTCLK(R)	0.743    1.007/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    1.007/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.740    1.007/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[2] /RN    1
@(R)->DFTCLK(R)	0.748    1.008/*         0.062/*         RegFile/\memory_reg[11][2] /RN    1
@(R)->DFTCLK(R)	0.749    1.008/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.753    1.008/*         0.062/*         RegFile/\RdData_reg[1] /RN    1
@(R)->DFTCLK(R)	0.753    1.008/*         0.062/*         RegFile/\RdData_reg[0] /RN    1
@(R)->DFTCLK(R)	0.741    1.008/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[0] /RN    1
@(R)->DFTCLK(R)	0.751    1.009/*         0.062/*         RegFile/\memory_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.752    1.009/*         0.062/*         RegFile/\memory_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.748    1.009/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.009/*         0.062/*         RegFile/\memory_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.753    1.009/*         0.062/*         SYS_Cntroller/\current_state_reg[3] /RN    1
@(R)->DFTCLK(R)	0.749    1.010/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.741    1.010/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[1] /RN    1
@(R)->DFTCLK(R)	0.753    1.010/*         0.062/*         RegFile/\RdData_reg[2] /RN    1
@(R)->DFTCLK(R)	0.748    1.011/*         0.064/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.749    1.011/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /RN    1
@(R)->DFTCLK(R)	0.749    1.011/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.752    1.012/*         0.062/*         RegFile/\memory_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.752    1.012/*         0.062/*         RegFile/\memory_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.748    1.012/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.747    1.013/*         0.062/*         RegFile/\memory_reg[11][3] /RN    1
@(R)->DFTCLK(R)	0.751    1.013/*         0.062/*         RegFile/\RdData_reg[3] /RN    1
@(R)->DFTCLK(R)	0.752    1.013/*         0.062/*         RegFile/\RdData_reg[5] /RN    1
@(R)->DFTCLK(R)	0.751    1.013/*         0.062/*         RegFile/\RdData_reg[4] /RN    1
@(R)->DFTCLK(R)	0.751    1.014/*         0.062/*         RegFile/\RdData_reg[6] /RN    1
@(R)->DFTCLK(R)	0.749    1.014/*         0.062/*         SYS_Cntroller/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    1.014/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.014/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.015/*         0.062/*         RegFile/\RdData_reg[7] /RN    1
@(R)->DFTCLK(R)	0.751    1.015/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.749    1.015/*         0.062/*         SYS_Cntroller/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    1.015/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.748    1.015/*         0.062/*         RegFile/\memory_reg[10][4] /RN    1
@(R)->DFTCLK(R)	0.749    1.015/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.752    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.751    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.752    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.747    1.016/*         0.062/*         RegFile/\memory_reg[9][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.016/*         0.062/*         RegFile/\memory_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.749    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.751    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.749    1.016/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.747    1.016/*         0.062/*         RegFile/\memory_reg[10][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.016/*         0.062/*         RegFile/\memory_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.751    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.751    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.017/*         0.062/*         RegFile/\memory_reg[8][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.748    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.749    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.749    1.017/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.749    1.018/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /RN    1
@(R)->DFTCLK(R)	0.749    1.018/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.751    1.018/*         0.062/*         RegFile/\memory_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.751    1.018/*         0.062/*         RegFile/\memory_reg[1][7] /RN    1
@(R)->DFTCLK(R)	0.749    1.018/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.749    1.018/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.018/*         0.062/*         RegFile/\memory_reg[11][4] /RN    1
@(R)->DFTCLK(R)	0.751    1.018/*         0.062/*         RegFile/\memory_reg[9][0] /RN    1
@(R)->DFTCLK(R)	0.751    1.018/*         0.062/*         RegFile/\memory_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.751    1.018/*         0.062/*         RegFile/\memory_reg[1][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.019/*         0.062/*         RegFile/\memory_reg[8][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.020/*         0.062/*         RegFile/\memory_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.750    1.020/*         0.062/*         RegFile/\memory_reg[14][6] /RN    1
@(R)->DFTCLK(R)	0.750    1.020/*         0.062/*         RegFile/\memory_reg[8][0] /RN    1
@(R)->DFTCLK(R)	0.746    1.022/*         0.062/*         RegFile/\memory_reg[15][7] /RN    1
@(R)->DFTCLK(R)	0.747    1.022/*         0.062/*         RegFile/\memory_reg[11][7] /RN    1
@(R)->DFTCLK(R)	0.750    1.023/*         0.062/*         RegFile/\memory_reg[11][1] /RN    1
@(R)->DFTCLK(R)	0.747    1.023/*         0.062/*         RegFile/\memory_reg[13][7] /RN    1
@(R)->DFTCLK(R)	0.749    1.024/*         0.062/*         RegFile/\memory_reg[10][1] /RN    1
@(R)->DFTCLK(R)	0.746    1.024/*         0.062/*         RegFile/\memory_reg[12][7] /RN    1
@(R)->DFTCLK(R)	0.747    1.024/*         0.062/*         RegFile/\memory_reg[14][7] /RN    1
@(R)->DFTCLK(R)	0.749    1.024/*         0.062/*         RegFile/\memory_reg[10][0] /RN    1
@(R)->DFTCLK(R)	0.743    1.024/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[2] /RN    1
@(R)->DFTCLK(R)	0.747    1.024/*         0.062/*         RegFile/\memory_reg[14][0] /RN    1
@(R)->DFTCLK(R)	0.748    1.024/*         0.062/*         RegFile/\memory_reg[13][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.025/*         0.062/*         RegFile/\memory_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.025/*         0.062/*         RegFile/\memory_reg[11][0] /RN    1
@(R)->DFTCLK(R)	0.747    1.025/*         0.062/*         RegFile/\memory_reg[12][0] /RN    1
@(R)->DFTCLK(R)	0.747    1.025/*         0.062/*         RegFile/\memory_reg[13][0] /RN    1
@(R)->DFTCLK(R)	0.748    1.026/*         0.062/*         RegFile/\memory_reg[11][6] /RN    1
@(R)->DFTCLK(R)	0.746    1.026/*         0.062/*         RegFile/\memory_reg[12][6] /RN    1
@(R)->DFTCLK(R)	0.748    1.026/*         0.062/*         RegFile/\memory_reg[11][5] /RN    1
@(R)->DFTCLK(R)	0.746    1.027/*         0.062/*         RegFile/\memory_reg[15][6] /RN    1
@(R)->DFTCLK(R)	0.750    1.027/*         0.062/*         RegFile/\memory_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.751    1.027/*         0.062/*         RegFile/\memory_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.750    1.028/*         0.062/*         RegFile/\memory_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.752    1.028/*         0.062/*         RegFile/\memory_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.751    1.028/*         0.062/*         RegFile/\memory_reg[0][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.028/*         0.062/*         RegFile/\memory_reg[10][6] /RN    1
@(R)->DFTCLK(R)	0.749    1.029/*         0.062/*         RegFile/\memory_reg[8][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.029/*         0.062/*         RegFile/\memory_reg[10][5] /RN    1
@(R)->DFTCLK(R)	0.748    1.029/*         0.062/*         RegFile/\memory_reg[9][5] /RN    1
@(R)->DFTCLK(R)	0.751    1.029/*         0.062/*         RegFile/\memory_reg[0][6] /RN    1
@(R)->DFTCLK(R)	0.750    1.029/*         0.062/*         RegFile/\memory_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.751    1.029/*         0.062/*         RegFile/\memory_reg[12][1] /RN    1
@(R)->DFTCLK(R)	0.749    1.029/*         0.062/*         RegFile/\memory_reg[8][6] /RN    1
@(R)->DFTCLK(R)	0.748    1.029/*         0.062/*         RegFile/\memory_reg[9][6] /RN    1
@(R)->DFTCLK(R)	0.750    1.029/*         0.062/*         RegFile/\memory_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.029/*         0.062/*         RegFile/\memory_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.030/*         0.062/*         RegFile/\memory_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.030/*         0.062/*         RegFile/\memory_reg[8][4] /RN    1
@(R)->DFTCLK(R)	0.749    1.030/*         0.062/*         RegFile/\memory_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.749    1.030/*         0.062/*         RegFile/\memory_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.750    1.030/*         0.062/*         RegFile/\memory_reg[0][4] /RN    1
@(R)->DFTCLK(R)	0.751    1.031/*         0.062/*         RegFile/\memory_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.752    1.031/*         0.062/*         RegFile/\memory_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.751    1.032/*         0.062/*         RegFile/\memory_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.749    1.032/*         0.062/*         RegFile/\memory_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.751    1.033/*         0.062/*         RegFile/\memory_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.752    1.033/*         0.062/*         RegFile/\memory_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.752    1.033/*         0.062/*         RegFile/\memory_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.751    1.033/*         0.062/*         RegFile/\memory_reg[12][2] /RN    1
@(R)->DFTCLK(R)	0.751    1.033/*         0.062/*         RegFile/\memory_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.749    1.033/*         0.062/*         RegFile/\memory_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.033/*         0.062/*         RegFile/\memory_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.034/*         0.062/*         RegFile/\memory_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.034/*         0.062/*         RegFile/\memory_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.749    1.034/*         0.062/*         RegFile/\memory_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.749    1.034/*         0.062/*         RegFile/\memory_reg[7][0] /RN    1
@(R)->DFTCLK(R)	0.751    1.037/*         0.062/*         RegFile/\memory_reg[13][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.040/*         0.062/*         RegFile/\memory_reg[12][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.042/*         0.062/*         RegFile/\memory_reg[14][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.044/*         0.062/*         RegFile/\memory_reg[15][3] /RN    1
@(R)->DFTCLK(R)	0.750    1.044/*         0.062/*         RegFile/\memory_reg[13][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.044/*         0.062/*         RegFile/\memory_reg[12][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.045/*         0.062/*         RegFile/\memory_reg[13][6] /RN    1
@(R)->DFTCLK(R)	0.750    1.045/*         0.062/*         RegFile/\memory_reg[14][5] /RN    1
@(R)->DFTCLK(R)	0.750    1.045/*         0.062/*         RegFile/\memory_reg[13][5] /RN    1
@(R)->DFTCLK(R)	0.749    1.046/*         0.062/*         RegFile/\memory_reg[14][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.046/*         0.062/*         RegFile/\memory_reg[15][4] /RN    1
@(R)->DFTCLK(R)	0.750    1.046/*         0.062/*         RegFile/\memory_reg[15][5] /RN    1
@(R)->DFTCLK(R)	0.750    1.046/*         0.062/*         RegFile/\memory_reg[12][5] /RN    1
@(R)->DFTCLK(R)	0.749    1.046/*         0.062/*         RegFile/\memory_reg[15][2] /RN    1
@(R)->DFTCLK(R)	0.751    1.047/*         0.062/*         RegFile/\memory_reg[14][2] /RN    1
@(R)->DFTCLK(R)	0.748    1.047/*         0.062/*         RegFile/\memory_reg[15][1] /RN    1
@(R)->DFTCLK(R)	0.751    1.047/*         0.062/*         RegFile/\memory_reg[13][2] /RN    1
@(R)->DFTCLK(R)	0.751    1.047/*         0.062/*         RegFile/\memory_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.749    1.047/*         0.062/*         RegFile/\memory_reg[14][1] /RN    1
@(R)->DFTCLK(R)	0.750    1.047/*         0.062/*         RegFile/\memory_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.748    1.049/*         0.062/*         RegFile/\memory_reg[15][0] /RN    1
@(R)->DFTCLK(R)	0.346    1.094/*         -0.048/*        UART_RX_ClkDiv/New_clk_reg/SN    1
REF_CLK(R)->ALU_CLK(R)	0.384    1.125/*         0.063/*         U0_ALU/\ALU_OUT_reg[8] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.385    1.125/*         0.063/*         U0_ALU/\ALU_OUT_reg[12] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.385    1.126/*         0.063/*         U0_ALU/\ALU_OUT_reg[13] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.385    1.126/*         0.063/*         U0_ALU/\ALU_OUT_reg[14] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.384    1.127/*         0.063/*         U0_ALU/\ALU_OUT_reg[15] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.384    1.127/*         0.063/*         U0_ALU/\ALU_OUT_reg[9] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.139/*         0.062/*         U0_ALU/\ALU_OUT_reg[4] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.139/*         0.062/*         U0_ALU/\ALU_OUT_reg[3] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.139/*         0.062/*         U0_ALU/\ALU_OUT_reg[5] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.139/*         0.062/*         U0_ALU/\ALU_OUT_reg[2] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.140/*         0.062/*         U0_ALU/\ALU_OUT_reg[10] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.387    1.140/*         0.062/*         U0_ALU/\ALU_OUT_reg[11] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.386    1.141/*         0.062/*         U0_ALU/OUT_Valid_reg/RN    1
REF_CLK(R)->ALU_CLK(R)	0.384    1.141/*         0.062/*         U0_ALU/\ALU_OUT_reg[0] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.385    1.141/*         0.062/*         U0_ALU/\ALU_OUT_reg[7] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.384    1.142/*         0.062/*         U0_ALU/\ALU_OUT_reg[1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.385    1.142/*         0.062/*         U0_ALU/\ALU_OUT_reg[6] /RN    1
DFTCLK(R)->DFTCLK(R)	0.753    1.266/*         0.060/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    1.281/*         0.061/*         Data_SYNC/Pulse_FF_Out_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.748    1.327/*         0.065/*         RegFile/\memory_reg[8][7] /SI    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.909         */2.000         SO[1]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.913         */2.000         SO[0]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.934         */2.000         SO[3]    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-53.670  */54.646        */54.259        framing_error    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-53.670  */54.649        */54.259        parity_error    1
UART_TX_CLK(R)->UART_TX_CLK(R)	-1735.724 */1736.927      */1736.290      UART_TX_O    1
