### 异或门

要实现加法器，我们还需要一个很重要的门 —— **异或门**

异或门需要之前已经实现的其他门来组装实现，电路图如下：

![](../assets/images/02-37.png)

电路输出结果如下：

![](../assets/images/02-38.png)

简化符号如下：

![](../assets/images/02-39.png)

异或门的输入与输出之间的关系同样可用下表来描述:

![](../assets/images/02-36.png)
