<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>👩🏻‍🔧 🔴 💇🏽 Verilog缓存实施 🤚🏾 🏳️ 👩🏿‍💻</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="本文讨论了Verilog中最简单的RAM实现。 

 在继续进行代码解析之前，建议您学习Verilog的基本语法。 

 在这里您可以找到培训材料 。 

 内存 
 步骤1：声明具有相应输入/输出信号的模块 


module ram ( input [word_size - 1:0] data,...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Verilog缓存实施</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461611/">本文讨论了Verilog中最简单的RAM实现。 <br><br> 在继续进行代码解析之前，建议您学习Verilog的基本语法。 <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">在这里您可以找到培训材料</a> 。 <br><a name="habracut"></a><br><h3> 内存 </h3><br><h4> 步骤1：声明具有相应输入/输出信号的模块 </h4><br><pre><code class="plaintext hljs">module ram ( input [word_size - 1:0] data, input [word_size - 1:0] addr, input wr, input clk, output response, output [word_size - 1:0] out ); parameter word_size = 32;</code> </pre> <br><ul><li>  <b>数据</b> -要写入的数据。 </li><li>  <b>addr</b> -RAM中内存的地址。 </li><li>  <b>wr-</b>状态（读/写）。 </li><li>  <b>clk-</b>时钟周期系统。 </li><li>  <b>响应</b> -RAM的就绪状态（1-如果RAM处理了读/写请求，否则为0-）。 </li><li>  out-从RAM读取的数据。 </li></ul><br> 此实现已集成到具有32位架构的Altera Max 10 FPGA中，因此数据和地址的大小（word_size）为32位。 <br><br><h4> 步骤2：在模块内声明寄存器 </h4><br> 用于存储数据的数组声明： <br><br><pre> <code class="plaintext hljs">parameter size = 1&lt;&lt;32; reg [word_size-1:0] ram [size-1:0];</code> </pre><br> 我们还需要存储以前的输入参数，以便在always块中跟踪它们的变化： <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br> 在always块中，最后两个寄存器用于在计算后更新输出信号： <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] out_reg; reg response_reg;</code> </pre><br> 我们初始化寄存器： <br><br><pre> <code class="plaintext hljs">initial begin response_reg = 1; data_reg = 0; addr_reg = 0; wr_reg = 0; end</code> </pre><br><h4> 步骤3：实现模块的始终逻辑 </h4><br><pre> <code class="plaintext hljs">always @(negedge clk) begin if ((data != data_reg) || (addr%size != addr_reg)|| (wr != wr_reg)) begin response_reg = 0; data_reg = data; addr_reg = addr%size; wr_reg = wr; end else begin if (response_reg == 0) begin if (wr) ram[addr] = data; else out_reg = ram[addr]; response_reg = 1; end end end</code> </pre><br> 始终阻止是由negedje触发的，即 当时钟从1移到0时。这样做是为了使RAM与高速缓存正确同步。 否则，可能会出现以下情况：RAM没有时间将就绪状态从1重置为0，并且在下一个时钟，高速缓存会确定RAM已成功处理了其请求，这是根本错误的。 <br><br> 该块的Always算法的逻辑如下：如果数据已更新，则将就绪状态重置为0并写入/读取数据，如果写入/读取完成，我们会将就绪状态更新为1。 <br><br> 最后，添加以下代码部分： <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign response = response_reg;</code> </pre><br> 我们模块的输出信号类型为线。 更改此类信号的唯一方法是长期分配，始终在块中禁止使用。 因此，始终块使用寄存器，这些寄存器随后分配给输出信号。 <br><br><h3> 直接映射缓存 </h3><br> 直接映射缓存是最简单的缓存类型之一。 在此实现中，高速缓存由n个元素组成，并且RAM被n有条件地划分为块，然后高速缓存中的第i个元素对应于RAM中满足条件i = k％n的所有第k个元素。 <br><br> 下图显示了大小为4的缓存和大小为16的RAM。 <br><br><img src="https://habrastorage.org/webt/k9/a-/_4/k9a-_4tdp2uqa6jmzqtcx7p5tfm.png"><br><br> 每个高速缓存元素包含以下信息： <br><br><ul><li>  <b>有效性位</b> -缓存中的信息是否相关。 </li><li>  <b>标签</b>是此元素所在的RAM中的块号。 </li><li>  <b>数据</b> -我们写入/读取的信息。 </li></ul><br> 当请求读取时，高速缓存将输入地址分为两部分-标记和索引。 索引的大小是log（n），其中n是缓存的大小。 <br><br><h4> 步骤1：声明具有相应输入/输出信号的模块 </h4><br><pre> <code class="plaintext hljs">module direct_mapping_cache ( input [word_size-1:0] data, input [word_size-1:0] addr, input wr, input clk, output response, output is_missrate, output [word_size-1:0] out ); parameter word_size = 32;</code> </pre><br> 缓存模块的声明与RAM相同，但新的输出信号is_missrate除外。 此输出存储有关上次读取请求是否未命中率的信息。 <br><br><h4> 步骤2：声明寄存器和RAM </h4><br> 在声明寄存器之前，我们确定高速缓存和索引的大小： <br><br><pre> <code class="plaintext hljs">parameter size = 64; parameter index_size = 6;</code> </pre><br> 接下来，我们声明一个数组，其中将存储我们写入和读取的数据： <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_array [size-1:0];</code> </pre><br> 我们还需要为缓存中的每个项目存储有效性位和标签： <br><br><pre> <code class="plaintext hljs">reg validity_array [size-1:0]; reg [word_size-index_size-1:0] tag_array [size-1:0]; reg [index_size-1:0] index_array [size-1:0];</code> </pre><br> 输入地址将被分成的寄存器： <br><br><pre> <code class="plaintext hljs">reg [word_size-index_size-1:0] tag; reg [index_size-1:0] index;</code> </pre><br> 将输入值存储在前一个时钟上的寄存器（用于跟踪输入数据的变化）： <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br> 在always块中进行计算后用于更新输出信号的寄存器： <br><br><pre> <code class="plaintext hljs">reg response_reg; reg is_missrate_reg; reg [word_size-1:0] out_reg;</code> </pre><br>  RAM的输入值： <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] ram_data; reg [word_size-1:0] ram_addr; reg ram_wr;</code> </pre><br>  RAM的输出值： <br><br><pre> <code class="plaintext hljs">wire ram_response; wire [word_size-1:0] ram_out;</code> </pre><br> 声明一个RAM模块并连接输入和输出信号： <br><br><pre> <code class="plaintext hljs">ram ram( .data(ram_data), .addr(ram_addr), .wr(ram_wr), .clk(clk), .response(ram_response), .out(ram_out));</code> </pre><br> 寄存器初始化： <br><br><pre> <code class="plaintext hljs">initial integer i initial begin data_reg = 0; addr_reg = 0; wr_reg = 0; for (i = 0; i &lt; size; i=i+1) begin data_array[i] = 0; tag_array[i] = 0; validity_array[i] = 0; end end</code> </pre><br><h4> 步骤3：实现模块的始终逻辑 </h4><br> 首先，对于每个时钟，我们有两种状态-输入数据已更改或未更改。 基于此，我们具有以下条件： <br><br><pre> <code class="plaintext hljs">always @(posedge clk) begin if (data_reg != data || addr_reg != addr || wr_reg != wr) begin end // 1:    else begin // 2:     end end</code> </pre><br>  <b>块1。</b>如果输入数据发生更改，我们要做的第一件事就是将就绪状态重置为0： <br><br><pre> <code class="plaintext hljs">response_reg = 0;</code> </pre><br> 接下来，我们更新存储先前时钟输入值的寄存器： <br><br><pre> <code class="plaintext hljs">data_reg = data; addr_reg = addr; wr_reg = wr;</code> </pre><br> 我们将输入地址分为一个标签和索引： <br><br><pre> <code class="plaintext hljs">tag = addr &gt;&gt; index_size; index = addr;</code> </pre><br> 为了计算标签，使用向右的按位移位，对于索引，只需对其进行分配就足够了，因为 不考虑地址的多余位。 <br><br> 下一步是在写作和阅读之间进行选择： <br><br><pre> <code class="plaintext hljs">if (wr) begin //  data_array[index] = data; tag_array[index] = tag; validity_array[index] = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end else begin //  if ((validity_array[index]) &amp;&amp; (tag == tag_array[index])) begin //    is_missrate_reg = 0; out_reg = data_array[index]; response_reg = 1; end else begin //     is_missrate_reg = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end end</code> </pre><br> 对于记录，我们首先修改缓存中的数据，然后更新RAM的输入数据。 在读取的情况下，我们检查缓存中是否存在此元素，如果存在，则将其写入out_reg，否则，我们转向RAM。 <br><br>  <b>块2。</b>如果自从上一个时钟执行以来数据没有更改，那么我们有以下代码： <br><br><pre> <code class="plaintext hljs">if ((ram_response) &amp;&amp; (!response_reg)) begin if (wr == 0) begin validity_array [index] = 1; data_array [index] = ram_out; tag_array[index] = tag; out_reg = ram_out; end response_reg = 1; end</code> </pre><br> 在这里，我们等待对RAM的访问完成（如果没有访问，ram_response为1），如果存在读取命令，则更新数据，并将缓存就绪状态设置为1。 <br><br> 最后，更新输出值： <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign is_missrate = is_missrate_reg; assign response = response_reg;</code> </pre></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/zh-CN461611/">https://habr.com/ru/post/zh-CN461611/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../zh-CN461593/index.html">F＃上的API。 基于访问角色的应用程序模块</a></li>
<li><a href="../zh-CN461595/index.html">从理论到实践：光子与光信息学系的本科生如何学习和工作</a></li>
<li><a href="../zh-CN461601/index.html">非技术创始人应了解的软件开发知识</a></li>
<li><a href="../zh-CN461605/index.html">在Unity中创建塔防：弹道学</a></li>
<li><a href="../zh-CN461607/index.html">Apple Lightning视频适配器如何工作</a></li>
<li><a href="../zh-CN461613/index.html">电池自放电的研究</a></li>
<li><a href="../zh-CN461615/index.html">TWS耳机的4个致命罪过：为什么True Wireless仍然不是一团糟？</a></li>
<li><a href="../zh-CN461617/index.html">成功创业理论</a></li>
<li><a href="../zh-CN461621/index.html">编写第一个VHDL程序难吗？</a></li>
<li><a href="../zh-CN461623/index.html">我们如何制作引擎和游戏长达一年半</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>