xst -intstyle ise -ifn "/home/ise/NTUST_FPGA/Eight-Register_Register_File/D_filp_flop_regwce.xst" -ofn "/home/ise/NTUST_FPGA/Eight-Register_Register_File/D_filp_flop_regwce.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -i -p xc3s100e-cp132-4 D_filp_flop_regwce.ngc D_filp_flop_regwce.ngd  
map -intstyle ise -p xc3s100e-cp132-4 -cm area -ir off -pr off -c 100 -o D_filp_flop_regwce_map.ncd D_filp_flop_regwce.ngd D_filp_flop_regwce.pcf 
par -w -intstyle ise -ol high -t 1 D_filp_flop_regwce_map.ncd D_filp_flop_regwce.ncd D_filp_flop_regwce.pcf 
trce -intstyle ise -v 3 -s 4 -n 3 -fastpaths -xml D_filp_flop_regwce.twx D_filp_flop_regwce.ncd -o D_filp_flop_regwce.twr D_filp_flop_regwce.pcf 
netgen -intstyle ise -s 4  -pcf D_filp_flop_regwce.pcf -rpw 100 -tpw 0 -ar Structure -tm D_filp_flop_regwce -insert_pp_buffers true -w -dir netgen/par -ofmt vhdl -sim D_filp_flop_regwce.ncd D_filp_flop_regwce_timesim.vhd 
