TimeQuest Timing Analyzer report for MIPS
Sun May 20 20:55:17 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Hold: 'clock'
 28. Fast Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; MIPS                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS.out.sdc  ; OK     ; Sun May 20 20:55:16 2018 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 56.000 ; 17.86 MHz ; 0.000 ; 30.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.25 MHz ; 21.25 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 4.805 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.612 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 23.436 ; 0.000                 ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.805 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.138     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.824 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.017     ; 21.119     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 4.833 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.011     ; 21.116     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.183 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.766     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.191 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.758     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.489 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.460     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.521 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.428     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.522 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.421     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.530 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.011     ; 20.419     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
; 5.532 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.017     ; 20.411     ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.612 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:19:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:19:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:13:DFFx|q                                                     ; Idecode:ID|register_array[10][13]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.899      ;
; 0.615 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:16:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:16:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:2:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:11:DFFx|q                                                     ; Idecode:ID|register_array[10][11]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:17:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:17:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:26:DFFx|q                                                     ; Idecode:ID|register_array[6][26]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:30:DFFx|q                                                     ; Idecode:ID|register_array[6][30]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.621 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:3:DFFx|q                                               ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:3:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                 ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:7:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:7:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:5:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:5:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.625 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:16:DFFx|q                                                   ; Idecode:ID|register_array[6][16]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:16:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:13:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:2:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:13:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:13:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:13:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:13:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:13:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:13:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.636 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:12:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:12:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:6:DFFx|q                                               ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:6:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:25:DFFx|q                                                   ; Idecode:ID|register_array[10][25]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.646 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:30:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:30:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.648 ; Idecode:ID|Ndff:LAST_ALU_RES|dffi:\REG_GEN:13:DFFx|q                                         ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:13:DFFx|q                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.654 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:31:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:31:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.940      ;
; 0.656 ; Idecode:ID|Ndff:LAST_ALU_RES|dffi:\REG_GEN:31:DFFx|q                                         ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:31:DFFx|q                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.942      ;
; 0.688 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.689 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.975      ;
; 0.695 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.981      ;
; 0.698 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_SRC|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.984      ;
; 0.765 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:18:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:18:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.766 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:21:DFFx|q                                                     ; Idecode:ID|register_array[10][21]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.772 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:22:DFFx|q                                                   ; Idecode:ID|register_array[6][22]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.772 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:9:DFFx|q                                                    ; Idecode:ID|register_array[15][9]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.773 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:1:DFFx|q                                                    ; Idecode:ID|register_array[9][1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.775 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.776 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:4:DFFx|q                                                    ; Idecode:ID|register_array[25][4]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.777 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:27:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:27:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.780 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:26:DFFx|q                                                   ; Idecode:ID|register_array[6][26]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.783 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:27:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:27:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.784 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:15:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:15:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.791 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:20:DFFx|q                                                   ; Idecode:ID|register_array[6][20]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.804 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:28:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.807 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:28:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.858 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:15:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:15:DFFx|q                                       ; clock        ; clock       ; 0.000        ; -0.001     ; 1.143      ;
; 0.909 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; Idecode:ID|register_array[10][29]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.195      ;
; 0.912 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; Idecode:ID|register_array[10][3]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.958 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:8:DFFx|q                                                      ; Idecode:ID|register_array[6][8]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.960 ; DELAY_REG:DELAY_BUBBLE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; DELAY_REG:DELAY_BUBBLE|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:16:DFFx|q                                                     ; Idecode:ID|register_array[6][16]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.246      ;
; 0.961 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:7:DFFx|q                                                      ; Idecode:ID|register_array[10][7]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.961 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:6:DFFx|q                                                      ; Idecode:ID|register_array[6][6]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.962 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:19:DFFx|q                                                     ; Idecode:ID|register_array[10][19]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 0.963 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:23:DFFx|q                                                     ; Idecode:ID|register_array[27][23]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.249      ;
; 0.963 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:9:DFFx|q                                                      ; Idecode:ID|register_array[15][9]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.249      ;
; 0.964 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:4:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:4:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:14:DFFx|q                                                     ; Idecode:ID|register_array[6][14]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:25:DFFx|q                                                     ; Idecode:ID|register_array[10][25]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.965 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:10:DFFx|q                                                     ; Idecode:ID|register_array[6][10]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:18:DFFx|q                                                     ; Idecode:ID|register_array[6][18]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:15:DFFx|q                                                     ; Idecode:ID|register_array[10][15]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.253      ;
; 0.969 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:3:DFFx|q                                                ; DELAY_REG:DELAY_FUNCTION_OPCODE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:28:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:28:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:6:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:6:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:20:DFFx|q                                                     ; Idecode:ID|register_array[6][20]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:9:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:9:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.256      ;
; 0.972 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:14:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:12:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:12:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.259      ;
; 0.974 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:24:DFFx|q                                                     ; Idecode:ID|register_array[6][24]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:17:DFFx|q                                                   ; Idecode:ID|register_array[10][17]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:3:DFFx|q                                                      ; Idecode:ID|register_array[10][3]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:4:DFFx|q                                                      ; Idecode:ID|register_array[25][4]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:29:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:29:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:12:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:12:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:12:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:26:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:26:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:29:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:29:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.267      ;
; 0.985 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:30:DFFx|q                                                   ; Idecode:ID|register_array[6][30]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:11:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:29:DFFx|q                                               ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:11:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:11:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:27:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:27:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:25:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:25:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:29:DFFx|q                                               ; DELAY_REG:DELAY_MEM_WRITE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:19:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:19:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.275      ;
; 0.990 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:29:DFFx|q                                               ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:26:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:26:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.276      ;
; 0.991 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:23:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:23:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.277      ;
; 0.993 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:14:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:14:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:12:DFFx|q                                                     ; Idecode:ID|register_array[6][12]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.279      ;
; 0.996 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:22:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:22:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.000 ; Idecode:ID|Ndff:LAST_ALU_RES|dffi:\REG_GEN:17:DFFx|q                                         ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:17:DFFx|q                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.286      ;
; 1.001 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:29:DFFx|q                                                     ; Idecode:ID|register_array[10][29]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.288      ;
; 1.003 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:27:DFFx|q                                                     ; Idecode:ID|register_array[10][27]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.289      ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg1  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg2  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg3  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg4  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg5  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg6  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg7  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg8  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_we_reg        ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg1 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg2 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg3 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg4 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg5 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg6 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg7 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg8 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg5  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg6  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg7  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg8  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_we_reg       ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a24~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a25~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a26~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg1 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg2 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg3 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg4 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg5 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg6 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg7 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg8 ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg1  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg2  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg3  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg4  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_we_reg       ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a28~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a29~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a30~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a31~porta_memory_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8  ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg1   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg2   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg3   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg4   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg5   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg6   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg7   ;
; 23.436 ; 26.000       ; 2.564          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg8   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clock      ; 13.592 ; 13.592 ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; 11.127 ; 11.127 ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; 12.023 ; 12.023 ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; 11.809 ; 11.809 ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; 13.592 ; 13.592 ; Rise       ; clock           ;
; SW[*]     ; clock      ; 16.093 ; 16.093 ; Rise       ; clock           ;
;  SW[0]    ; clock      ; 13.473 ; 13.473 ; Rise       ; clock           ;
;  SW[1]    ; clock      ; 13.090 ; 13.090 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; 12.886 ; 12.886 ; Rise       ; clock           ;
;  SW[3]    ; clock      ; 16.093 ; 16.093 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; 10.404 ; 10.404 ; Rise       ; clock           ;
;  SW[5]    ; clock      ; 11.149 ; 11.149 ; Rise       ; clock           ;
;  SW[6]    ; clock      ; 9.304  ; 9.304  ; Rise       ; clock           ;
;  SW[7]    ; clock      ; 12.265 ; 12.265 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; 10.829 ; 10.829 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; 10.243 ; 10.243 ; Rise       ; clock           ;
; reset     ; clock      ; 6.569  ; 6.569  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clock      ; -0.332 ; -0.332 ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; -0.332 ; -0.332 ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; -1.194 ; -1.194 ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; -0.902 ; -0.902 ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; -1.776 ; -1.776 ; Rise       ; clock           ;
; SW[*]     ; clock      ; -0.296 ; -0.296 ; Rise       ; clock           ;
;  SW[0]    ; clock      ; -0.772 ; -0.772 ; Rise       ; clock           ;
;  SW[1]    ; clock      ; -1.249 ; -1.249 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; -0.752 ; -0.752 ; Rise       ; clock           ;
;  SW[3]    ; clock      ; -2.933 ; -2.933 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; -0.878 ; -0.878 ; Rise       ; clock           ;
;  SW[5]    ; clock      ; -0.296 ; -0.296 ; Rise       ; clock           ;
;  SW[6]    ; clock      ; -0.612 ; -0.612 ; Rise       ; clock           ;
;  SW[7]    ; clock      ; -2.711 ; -2.711 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; -2.025 ; -2.025 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; -1.517 ; -1.517 ; Rise       ; clock           ;
; reset     ; clock      ; 0.353  ; 0.353  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.097  ; 8.097  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 9.278  ; 9.278  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.103  ; 8.103  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 8.198  ; 8.198  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.190  ; 9.190  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 8.535  ; 8.535  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.864  ; 8.864  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.284  ; 8.284  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 9.584  ; 9.584  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 7.642  ; 7.642  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 8.562  ; 8.562  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 9.357  ; 9.357  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.829  ; 8.829  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 8.521  ; 8.521  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 9.029  ; 9.029  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 9.688  ; 9.688  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 7.758  ; 7.758  ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 8.439  ; 8.439  ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 8.053  ; 8.053  ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.689  ; 7.689  ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 7.300  ; 7.300  ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 8.297  ; 8.297  ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 10.364 ; 10.364 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 9.165  ; 9.165  ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 10.233 ; 10.233 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 10.156 ; 10.156 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 9.242  ; 9.242  ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 7.991  ; 7.991  ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 8.081  ; 8.081  ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 7.668  ; 7.668  ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 7.982  ; 7.982  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.573  ; 7.573  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 49.831 ; 49.831 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 8.538  ; 8.538  ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 9.618  ; 9.618  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 8.346  ; 8.346  ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 9.200  ; 9.200  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 8.247  ; 8.247  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 9.715  ; 9.715  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 7.882  ; 7.882  ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 8.484  ; 8.484  ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 8.007  ; 8.007  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 7.969  ; 7.969  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 7.714  ; 7.714  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 8.000  ; 8.000  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 8.014  ; 8.014  ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 7.661  ; 7.661  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 8.041  ; 8.041  ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 8.019  ; 8.019  ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 8.013  ; 8.013  ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 8.801  ; 8.801  ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 8.304  ; 8.304  ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 8.337  ; 8.337  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 8.095  ; 8.095  ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 8.375  ; 8.375  ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 8.506  ; 8.506  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 8.268  ; 8.268  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 8.674  ; 8.674  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 8.350  ; 8.350  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 8.924  ; 8.924  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 8.354  ; 8.354  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 11.777 ; 11.777 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 10.071 ; 10.071 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 10.151 ; 10.151 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 11.777 ; 11.777 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 8.547  ; 8.547  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 9.602  ; 9.602  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 10.209 ; 10.209 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 10.711 ; 10.711 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 11.357 ; 11.357 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 11.591 ; 11.591 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 10.340 ; 10.340 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 10.277 ; 10.277 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 10.302 ; 10.302 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 8.884  ; 8.884  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 10.816 ; 10.816 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 10.866 ; 10.866 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 9.726  ; 9.726  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 10.079 ; 10.079 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 10.701 ; 10.701 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 9.212  ; 9.212  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 10.470 ; 10.470 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 10.367 ; 10.367 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 9.629  ; 9.629  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 9.967  ; 9.967  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 23.962 ; 23.962 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.097  ; 8.097  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 9.278  ; 9.278  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.103  ; 8.103  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 8.198  ; 8.198  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.190  ; 9.190  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 8.535  ; 8.535  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.864  ; 8.864  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.284  ; 8.284  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 9.584  ; 9.584  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 7.642  ; 7.642  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 8.562  ; 8.562  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 9.357  ; 9.357  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.829  ; 8.829  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 8.521  ; 8.521  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 9.029  ; 9.029  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 7.300  ; 7.300  ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 7.758  ; 7.758  ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 8.439  ; 8.439  ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 8.053  ; 8.053  ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.689  ; 7.689  ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 7.300  ; 7.300  ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 8.297  ; 8.297  ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 10.364 ; 10.364 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 9.165  ; 9.165  ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 10.233 ; 10.233 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 10.156 ; 10.156 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 9.242  ; 9.242  ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 7.991  ; 7.991  ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 8.081  ; 8.081  ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 7.668  ; 7.668  ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 7.982  ; 7.982  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 7.573  ; 7.573  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.573  ; 7.573  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 12.610 ; 12.610 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 8.538  ; 8.538  ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 9.618  ; 9.618  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 8.346  ; 8.346  ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 9.200  ; 9.200  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 8.247  ; 8.247  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 9.715  ; 9.715  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 7.882  ; 7.882  ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 8.484  ; 8.484  ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 8.007  ; 8.007  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 7.969  ; 7.969  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 7.714  ; 7.714  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 8.000  ; 8.000  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 8.014  ; 8.014  ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 7.661  ; 7.661  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 8.041  ; 8.041  ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 8.019  ; 8.019  ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 8.013  ; 8.013  ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 8.801  ; 8.801  ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 8.304  ; 8.304  ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 8.337  ; 8.337  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 8.095  ; 8.095  ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 8.375  ; 8.375  ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 8.506  ; 8.506  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 8.268  ; 8.268  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 8.674  ; 8.674  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 8.350  ; 8.350  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 8.924  ; 8.924  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 8.354  ; 8.354  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 8.364  ; 8.364  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 10.659 ; 10.659 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 8.187  ; 8.187  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 9.072  ; 9.072  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 8.462  ; 8.462  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 9.605  ; 9.605  ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 8.917  ; 8.917  ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 9.474  ; 9.474  ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 9.255  ; 9.255  ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 8.651  ; 8.651  ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 9.429  ; 9.429  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 8.170  ; 8.170  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 8.473  ; 8.473  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 10.086 ; 10.086 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 8.913  ; 8.913  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 9.524  ; 9.524  ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 9.329  ; 9.329  ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 9.108  ; 9.108  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 9.094  ; 9.094  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 8.932  ; 8.932  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 8.530  ; 8.530  ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 8.500  ; 8.500  ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 8.130  ; 8.130  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 15.190 ; 15.190 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; Zero_out    ; 13.894 ; 13.894 ; 13.894 ; 13.894 ;
; KEY[1]     ; Zero_out    ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; KEY[2]     ; Zero_out    ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; KEY[3]     ; Zero_out    ; 16.359 ; 16.359 ; 16.359 ; 16.359 ;
; SW[0]      ; Zero_out    ; 16.240 ; 16.240 ; 16.240 ; 16.240 ;
; SW[1]      ; Zero_out    ; 15.857 ; 15.857 ; 15.857 ; 15.857 ;
; SW[2]      ; Zero_out    ; 15.653 ; 15.653 ; 15.653 ; 15.653 ;
; SW[3]      ; Zero_out    ; 18.860 ; 18.860 ; 18.860 ; 18.860 ;
; SW[4]      ; Zero_out    ; 13.171 ; 13.171 ; 13.171 ; 13.171 ;
; SW[5]      ; Zero_out    ; 13.916 ; 13.916 ; 13.916 ; 13.916 ;
; SW[6]      ; Zero_out    ; 12.071 ; 12.071 ; 12.071 ; 12.071 ;
; SW[7]      ; Zero_out    ; 15.032 ; 15.032 ; 15.032 ; 15.032 ;
; SW[8]      ; Zero_out    ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; SW[9]      ; Zero_out    ; 13.010 ; 13.010 ; 13.010 ; 13.010 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; Zero_out    ; 12.846 ; 12.846 ; 12.846 ; 12.846 ;
; KEY[1]     ; Zero_out    ; 13.981 ; 13.981 ; 13.981 ; 13.981 ;
; KEY[2]     ; Zero_out    ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; KEY[3]     ; Zero_out    ; 15.552 ; 15.552 ; 15.552 ; 15.552 ;
; SW[0]      ; Zero_out    ; 15.539 ; 15.539 ; 15.539 ; 15.539 ;
; SW[1]      ; Zero_out    ; 15.039 ; 15.039 ; 15.039 ; 15.039 ;
; SW[2]      ; Zero_out    ; 15.082 ; 15.082 ; 15.082 ; 15.082 ;
; SW[3]      ; Zero_out    ; 17.849 ; 17.849 ; 17.849 ; 17.849 ;
; SW[4]      ; Zero_out    ; 13.171 ; 13.171 ; 13.171 ; 13.171 ;
; SW[5]      ; Zero_out    ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; SW[6]      ; Zero_out    ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[7]      ; Zero_out    ; 15.032 ; 15.032 ; 15.032 ; 15.032 ;
; SW[8]      ; Zero_out    ; 13.580 ; 13.580 ; 13.580 ; 13.580 ;
; SW[9]      ; Zero_out    ; 12.684 ; 12.684 ; 12.684 ; 12.684 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; 17.168 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.236 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 23.500 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.168 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.816      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.202 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.782      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.215 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg6 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.774      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.335 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.654      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.355 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.634      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.444 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.545      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.463 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.526      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.469 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.520      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.470 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 26.000       ; -0.015     ; 8.514      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_we_reg       ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
; 17.472 ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8 ; Ifetch:IFE|altsyncram:inst_memory|altsyncram_r5o3:auto_generated|ram_block1a0~porta_address_reg7 ; clock        ; clock       ; 26.000       ; -0.010     ; 8.517      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:19:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:19:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:13:DFFx|q                                                     ; Idecode:ID|register_array[10][13]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:16:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:16:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:2:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:17:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:17:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:11:DFFx|q                                                     ; Idecode:ID|register_array[10][11]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:3:DFFx|q                                               ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:3:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:26:DFFx|q                                                     ; Idecode:ID|register_array[6][26]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:30:DFFx|q                                                     ; Idecode:ID|register_array[6][30]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:7:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:7:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:5:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:5:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                 ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:16:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:16:DFFx|q                                                   ; Idecode:ID|register_array[6][16]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:13:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:2:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:13:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:13:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:13:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:13:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:13:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:13:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:12:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:12:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:6:DFFx|q                                               ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:6:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; Idecode:ID|Ndff:LAST_ALU_RES|dffi:\REG_GEN:13:DFFx|q                                         ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:13:DFFx|q                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:25:DFFx|q                                                   ; Idecode:ID|register_array[10][25]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:30:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:30:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.257 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:31:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:31:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.260 ; Idecode:ID|Ndff:LAST_ALU_RES|dffi:\REG_GEN:31:DFFx|q                                         ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:31:DFFx|q                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.412      ;
; 0.275 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.282 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.434      ;
; 0.283 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:31:DFFx|q                                               ; DELAY_REG:DELAY_ALU_SRC|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.435      ;
; 0.290 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:21:DFFx|q                                                     ; Idecode:ID|register_array[10][21]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.292 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:1:DFFx|q                                                    ; Idecode:ID|register_array[9][1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:22:DFFx|q                                                   ; Idecode:ID|register_array[6][22]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:9:DFFx|q                                                    ; Idecode:ID|register_array[15][9]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:4:DFFx|q                                                    ; Idecode:ID|register_array[25][4]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:26:DFFx|q                                                   ; Idecode:ID|register_array[6][26]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.447      ;
; 0.304 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:20:DFFx|q                                                   ; Idecode:ID|register_array[6][20]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.311 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:28:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.312 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:18:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:18:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.321 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:1:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:27:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:27:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:15:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:15:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:27:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:27:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:15:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:15:DFFx|q                                       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.475      ;
; 0.339 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:28:DFFx|q                                               ; DELAY_REG:DELAY_ALU_OP|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.353 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; Idecode:ID|register_array[10][29]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; DELAY_REG:DELAY_MEM_TO_REG|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:0:DFFx|q                ; Idecode:ID|register_array[10][3]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:14:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:8:DFFx|q                                                      ; Idecode:ID|register_array[6][8]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:16:DFFx|q                                                     ; Idecode:ID|register_array[6][16]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; DELAY_REG:DELAY_BUBBLE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                   ; DELAY_REG:DELAY_BUBBLE|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:7:DFFx|q                                                      ; Idecode:ID|register_array[10][7]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:6:DFFx|q                                                      ; Idecode:ID|register_array[6][6]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:19:DFFx|q                                                     ; Idecode:ID|register_array[10][19]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:25:DFFx|q                                                     ; Idecode:ID|register_array[10][25]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:3:DFFx|q                                                      ; Idecode:ID|register_array[10][3]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:23:DFFx|q                                                     ; Idecode:ID|register_array[27][23]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:4:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:4:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:12:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:1:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:15:DFFx|q                                                     ; Idecode:ID|register_array[10][15]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:14:DFFx|q                                                     ; Idecode:ID|register_array[6][14]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:4:DFFx|q                                                      ; Idecode:ID|register_array[25][4]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:28:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:28:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:10:DFFx|q                                                     ; Idecode:ID|register_array[6][10]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:6:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:6:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:18:DFFx|q                                                     ; Idecode:ID|register_array[6][18]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:9:DFFx|q                                                      ; Idecode:ID|register_array[15][9]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:3:DFFx|q                                                ; DELAY_REG:DELAY_FUNCTION_OPCODE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:9:DFFx|q                                                ; Ndff:ID2EXE_SIGN_EXTEND|dffi:\REG_GEN:9:DFFx|q                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:12:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:12:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:20:DFFx|q                                                     ; Idecode:ID|register_array[6][20]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:24:DFFx|q                                                     ; Idecode:ID|register_array[6][24]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:11:DFFx|q                                               ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:29:DFFx|q                                               ; DELAY_REG:DELAY_REG_WRITE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:12:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:12:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:29:DFFx|q                                                     ; Idecode:ID|register_array[10][29]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:17:DFFx|q                                                   ; Idecode:ID|register_array[10][17]                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:2:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:0:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:0:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:26:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:26:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:29:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:29:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:29:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:29:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Ndff:READ_DATE_reg|dffi:\REG_GEN:30:DFFx|q                                                   ; Idecode:ID|register_array[6][30]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:28:DFFx|q                                                     ; Idecode:ID|register_array[6][28]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:11:DFFx|q                                               ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:11:DFFx|q                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:12:DFFx|q                                                     ; Idecode:ID|register_array[6][12]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:27:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:27:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:25:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:25:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:19:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:19:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Ndff:ALU_RES_2WB|dffi:\REG_GEN:22:DFFx|q                                                     ; Idecode:ID|register_array[6][22]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:4:DFFx|q  ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:2:rest:REGi|dffi:\REG_GEN:4:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:3:DFFx|q ; Idecode:ID|DELAY_REG:WRITE_REG_ADD_DELAY|Ndff:\REG_ARRAY:1:rest:REGi|dffi:\REG_GEN:3:DFFx|q  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:26:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:26:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Ndff:IF2ID_instruction|dffi:\REG_GEN:2:DFFx|q                                                ; DELAY_REG:DELAY_FUNCTION_OPCODE|Ndff:\REG_ARRAY:0:first:REG0|dffi:\REG_GEN:2:DFFx|q          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:20:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:20:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Idecode:ID|Ndff:LAST_COMMAND|dffi:\REG_GEN:14:DFFx|q                                         ; Idecode:ID|Ndff:last_2_COMMAND|dffi:\REG_GEN:14:DFFx|q                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Ndff:ID2EXE_READ_DATA_2|dffi:\REG_GEN:23:DFFx|q                                              ; Ndff:ID2MEM_READ_DATA_2|dffi:\REG_GEN:23:DFFx|q                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
+-------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg1  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg2  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg3  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg4  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg5  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg6  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg7  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_address_reg8  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a0~porta_we_reg        ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg1 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg2 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg3 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg4 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg5 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg6 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg7 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_address_reg8 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg5  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg6  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg7  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_datain_reg8  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a18~porta_we_reg       ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a24~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a25~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a26~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg1 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg2 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg3 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg4 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg5 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg6 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg7 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_address_reg8 ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg1  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg2  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg3  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_datain_reg4  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a27~porta_we_reg       ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a28~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a29~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a30~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a31~porta_memory_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg0  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg1  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg2  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg3  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg4  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg5  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg6  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg7  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_address_reg8  ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg1   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg2   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg3   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg4   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg5   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg6   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg7   ;
; 23.500 ; 26.000       ; 2.500          ; High Pulse Width ; clock ; Fall       ; dmemory:MEM|altsyncram:data_memory|altsyncram_f9q3:auto_generated|ram_block1a7~porta_datain_reg8   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; 4.008 ; 4.008 ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; 3.956 ; 3.956 ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
; SW[*]     ; clock      ; 5.735 ; 5.735 ; Rise       ; clock           ;
;  SW[0]    ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  SW[1]    ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  SW[3]    ; clock      ; 5.735 ; 5.735 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  SW[5]    ; clock      ; 3.743 ; 3.743 ; Rise       ; clock           ;
;  SW[6]    ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  SW[7]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; 3.640 ; 3.640 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; 3.377 ; 3.377 ; Rise       ; clock           ;
; reset     ; clock      ; 2.318 ; 2.318 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clock      ; 0.400  ; 0.400  ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; 0.400  ; 0.400  ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; 0.110  ; 0.110  ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; 0.194  ; 0.194  ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; -0.154 ; -0.154 ; Rise       ; clock           ;
; SW[*]     ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  SW[0]    ; clock      ; 0.288  ; 0.288  ; Rise       ; clock           ;
;  SW[1]    ; clock      ; -0.022 ; -0.022 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; 0.230  ; 0.230  ; Rise       ; clock           ;
;  SW[3]    ; clock      ; -0.688 ; -0.688 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; 0.248  ; 0.248  ; Rise       ; clock           ;
;  SW[5]    ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  SW[6]    ; clock      ; 0.340  ; 0.340  ; Rise       ; clock           ;
;  SW[7]    ; clock      ; -0.556 ; -0.556 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; -0.282 ; -0.282 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; -0.034 ; -0.034 ; Rise       ; clock           ;
; reset     ; clock      ; 0.641  ; 0.641  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 4.875  ; 4.875  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.256  ; 4.256  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.656  ; 4.656  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.665  ; 4.665  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.308  ; 4.308  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.303  ; 4.303  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.361  ; 4.361  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.542  ; 4.542  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.406  ; 4.406  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.319  ; 4.319  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 3.953  ; 3.953  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.679  ; 4.679  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.427  ; 4.427  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.470  ; 4.470  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.255  ; 4.255  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.767  ; 4.767  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.088  ; 4.088  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.125  ; 4.125  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.286  ; 4.286  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 4.800  ; 4.800  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.368  ; 4.368  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.238  ; 4.238  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.264  ; 4.264  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.399  ; 4.399  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.510  ; 4.510  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.875  ; 4.875  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.226  ; 4.226  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.619  ; 4.619  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.395  ; 4.395  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.339  ; 4.339  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.673  ; 4.673  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.731  ; 4.731  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.413  ; 4.413  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 4.835  ; 4.835  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 5.492  ; 5.492  ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 4.517  ; 4.517  ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 4.103  ; 4.103  ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 4.354  ; 4.354  ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 4.295  ; 4.295  ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 4.125  ; 4.125  ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 4.350  ; 4.350  ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 4.330  ; 4.330  ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 4.399  ; 4.399  ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 4.163  ; 4.163  ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 4.281  ; 4.281  ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 4.437  ; 4.437  ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 4.219  ; 4.219  ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 4.118  ; 4.118  ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 3.943  ; 3.943  ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 4.255  ; 4.255  ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 4.316  ; 4.316  ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 5.186  ; 5.186  ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 4.897  ; 4.897  ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 5.491  ; 5.491  ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 5.492  ; 5.492  ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 4.678  ; 4.678  ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 4.949  ; 4.949  ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 5.125  ; 5.125  ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 5.284  ; 5.284  ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 5.147  ; 5.147  ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 4.714  ; 4.714  ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 4.140  ; 4.140  ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 4.278  ; 4.278  ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 4.423  ; 4.423  ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 4.013  ; 4.013  ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 4.364  ; 4.364  ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 4.311  ; 4.311  ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.225  ; 4.225  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 4.269  ; 4.269  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 4.176  ; 4.176  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 3.988  ; 3.988  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.090  ; 4.090  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.269  ; 4.269  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.113  ; 4.113  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.163  ; 4.163  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.043  ; 4.043  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 3.997  ; 3.997  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 5.158  ; 5.158  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 20.028 ; 20.028 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 4.936  ; 4.936  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 4.264  ; 4.264  ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 4.411  ; 4.411  ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 4.422  ; 4.422  ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 4.857  ; 4.857  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 4.624  ; 4.624  ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 4.376  ; 4.376  ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 4.695  ; 4.695  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 4.810  ; 4.810  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 4.396  ; 4.396  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 4.414  ; 4.414  ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 4.873  ; 4.873  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 4.168  ; 4.168  ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 4.446  ; 4.446  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 4.492  ; 4.492  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 4.197  ; 4.197  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 4.434  ; 4.434  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 4.451  ; 4.451  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 4.647  ; 4.647  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 4.936  ; 4.936  ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 4.371  ; 4.371  ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 4.163  ; 4.163  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 4.146  ; 4.146  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 4.148  ; 4.148  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 4.220  ; 4.220  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 4.308  ; 4.308  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 4.139  ; 4.139  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 4.234  ; 4.234  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 4.466  ; 4.466  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 4.082  ; 4.082  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 4.243  ; 4.243  ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 4.102  ; 4.102  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 4.267  ; 4.267  ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 4.678  ; 4.678  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 4.162  ; 4.162  ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 4.141  ; 4.141  ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 4.427  ; 4.427  ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 4.434  ; 4.434  ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 4.652  ; 4.652  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 4.232  ; 4.232  ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 4.424  ; 4.424  ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 4.356  ; 4.356  ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 4.430  ; 4.430  ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 4.391  ; 4.391  ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 4.136  ; 4.136  ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 4.208  ; 4.208  ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 4.147  ; 4.147  ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 4.272  ; 4.272  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 4.295  ; 4.295  ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 4.468  ; 4.468  ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 4.312  ; 4.312  ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 4.454  ; 4.454  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 4.462  ; 4.462  ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 4.273  ; 4.273  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 4.470  ; 4.470  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 4.678  ; 4.678  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 4.289  ; 4.289  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 4.175  ; 4.175  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 4.107  ; 4.107  ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 4.537  ; 4.537  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 4.315  ; 4.315  ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 4.281  ; 4.281  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 4.248  ; 4.248  ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 4.432  ; 4.432  ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 4.270  ; 4.270  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 4.376  ; 4.376  ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 5.752  ; 5.752  ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 5.012  ; 5.012  ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 5.025  ; 5.025  ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 5.747  ; 5.747  ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 4.392  ; 4.392  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 4.907  ; 4.907  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.837  ; 4.837  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 5.088  ; 5.088  ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 5.296  ; 5.296  ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 5.537  ; 5.537  ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 5.635  ; 5.635  ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 5.077  ; 5.077  ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 4.868  ; 4.868  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 4.805  ; 4.805  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 5.001  ; 5.001  ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 4.999  ; 4.999  ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 5.072  ; 5.072  ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 4.509  ; 4.509  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 5.243  ; 5.243  ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 5.120  ; 5.120  ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 5.281  ; 5.281  ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.903  ; 4.903  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.954  ; 4.954  ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 5.282  ; 5.282  ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 4.656  ; 4.656  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 5.243  ; 5.243  ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 5.100  ; 5.100  ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 5.120  ; 5.120  ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 4.775  ; 4.775  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 5.752  ; 5.752  ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 4.939  ; 4.939  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 11.066 ; 11.066 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.656 ; 4.656 ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.665 ; 4.665 ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.303 ; 4.303 ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.542 ; 4.542 ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.406 ; 4.406 ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.125 ; 4.125 ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.286 ; 4.286 ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 4.517 ; 4.517 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 4.103 ; 4.103 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 4.354 ; 4.354 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 4.125 ; 4.125 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 5.186 ; 5.186 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 4.897 ; 4.897 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 4.364 ; 4.364 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
; PC[*]                ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 5.158 ; 5.158 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 4.624 ; 4.624 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 4.414 ; 4.414 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 4.647 ; 4.647 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 4.139 ; 4.139 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 4.234 ; 4.234 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 4.102 ; 4.102 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 4.356 ; 4.356 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 4.430 ; 4.430 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 4.391 ; 4.391 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 4.147 ; 4.147 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 4.312 ; 4.312 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 4.289 ; 4.289 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 4.175 ; 4.175 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 5.263 ; 5.263 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 4.637 ; 4.637 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 4.271 ; 4.271 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 4.661 ; 4.661 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 4.798 ; 4.798 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 5.034 ; 5.034 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 7.584 ; 7.584 ; Fall       ; clock           ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; Zero_out    ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; KEY[1]     ; Zero_out    ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; KEY[2]     ; Zero_out    ; 6.190 ; 6.190 ; 6.190 ; 6.190 ;
; KEY[3]     ; Zero_out    ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; SW[0]      ; Zero_out    ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; SW[1]      ; Zero_out    ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; SW[2]      ; Zero_out    ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[3]      ; Zero_out    ; 7.969 ; 7.969 ; 7.969 ; 7.969 ;
; SW[4]      ; Zero_out    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[5]      ; Zero_out    ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[6]      ; Zero_out    ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
; SW[7]      ; Zero_out    ; 6.403 ; 6.403 ; 6.403 ; 6.403 ;
; SW[8]      ; Zero_out    ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; SW[9]      ; Zero_out    ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; Zero_out    ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; KEY[1]     ; Zero_out    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; KEY[2]     ; Zero_out    ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; KEY[3]     ; Zero_out    ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; SW[0]      ; Zero_out    ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; SW[1]      ; Zero_out    ; 6.466 ; 6.466 ; 6.466 ; 6.466 ;
; SW[2]      ; Zero_out    ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; SW[3]      ; Zero_out    ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; SW[4]      ; Zero_out    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[5]      ; Zero_out    ; 5.903 ; 5.903 ; 5.903 ; 5.903 ;
; SW[6]      ; Zero_out    ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; SW[7]      ; Zero_out    ; 6.403 ; 6.403 ; 6.403 ; 6.403 ;
; SW[8]      ; Zero_out    ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; SW[9]      ; Zero_out    ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.805 ; 0.236 ; N/A      ; N/A     ; 23.436              ;
;  clock           ; 4.805 ; 0.236 ; N/A      ; N/A     ; 23.436              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clock      ; 13.592 ; 13.592 ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; 11.127 ; 11.127 ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; 12.023 ; 12.023 ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; 11.809 ; 11.809 ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; 13.592 ; 13.592 ; Rise       ; clock           ;
; SW[*]     ; clock      ; 16.093 ; 16.093 ; Rise       ; clock           ;
;  SW[0]    ; clock      ; 13.473 ; 13.473 ; Rise       ; clock           ;
;  SW[1]    ; clock      ; 13.090 ; 13.090 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; 12.886 ; 12.886 ; Rise       ; clock           ;
;  SW[3]    ; clock      ; 16.093 ; 16.093 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; 10.404 ; 10.404 ; Rise       ; clock           ;
;  SW[5]    ; clock      ; 11.149 ; 11.149 ; Rise       ; clock           ;
;  SW[6]    ; clock      ; 9.304  ; 9.304  ; Rise       ; clock           ;
;  SW[7]    ; clock      ; 12.265 ; 12.265 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; 10.829 ; 10.829 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; 10.243 ; 10.243 ; Rise       ; clock           ;
; reset     ; clock      ; 6.569  ; 6.569  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clock      ; 0.400  ; 0.400  ; Rise       ; clock           ;
;  KEY[0]   ; clock      ; 0.400  ; 0.400  ; Rise       ; clock           ;
;  KEY[1]   ; clock      ; 0.110  ; 0.110  ; Rise       ; clock           ;
;  KEY[2]   ; clock      ; 0.194  ; 0.194  ; Rise       ; clock           ;
;  KEY[3]   ; clock      ; -0.154 ; -0.154 ; Rise       ; clock           ;
; SW[*]     ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  SW[0]    ; clock      ; 0.288  ; 0.288  ; Rise       ; clock           ;
;  SW[1]    ; clock      ; -0.022 ; -0.022 ; Rise       ; clock           ;
;  SW[2]    ; clock      ; 0.230  ; 0.230  ; Rise       ; clock           ;
;  SW[3]    ; clock      ; -0.688 ; -0.688 ; Rise       ; clock           ;
;  SW[4]    ; clock      ; 0.248  ; 0.248  ; Rise       ; clock           ;
;  SW[5]    ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  SW[6]    ; clock      ; 0.340  ; 0.340  ; Rise       ; clock           ;
;  SW[7]    ; clock      ; -0.556 ; -0.556 ; Rise       ; clock           ;
;  SW[8]    ; clock      ; -0.282 ; -0.282 ; Rise       ; clock           ;
;  SW[9]    ; clock      ; -0.034 ; -0.034 ; Rise       ; clock           ;
; reset     ; clock      ; 0.641  ; 0.641  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 8.097  ; 8.097  ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 9.278  ; 9.278  ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 8.103  ; 8.103  ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 8.198  ; 8.198  ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 8.379  ; 8.379  ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 9.190  ; 9.190  ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 8.535  ; 8.535  ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 8.864  ; 8.864  ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 8.284  ; 8.284  ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 9.584  ; 9.584  ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 7.642  ; 7.642  ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 7.996  ; 7.996  ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 8.044  ; 8.044  ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 8.562  ; 8.562  ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 9.357  ; 9.357  ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 8.829  ; 8.829  ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 8.469  ; 8.469  ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 8.521  ; 8.521  ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 9.029  ; 9.029  ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 8.512  ; 8.512  ; Rise       ; clock           ;
; Branch_out           ; clock      ; 9.688  ; 9.688  ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 7.758  ; 7.758  ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 8.188  ; 8.188  ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 8.439  ; 8.439  ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 8.053  ; 8.053  ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 8.271  ; 8.271  ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 8.528  ; 8.528  ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 7.689  ; 7.689  ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 7.300  ; 7.300  ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 8.297  ; 8.297  ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 10.364 ; 10.364 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 9.165  ; 9.165  ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 10.233 ; 10.233 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 10.156 ; 10.156 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 9.242  ; 9.242  ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 7.991  ; 7.991  ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 8.081  ; 8.081  ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 7.668  ; 7.668  ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 8.338  ; 8.338  ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 8.225  ; 8.225  ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 7.982  ; 7.982  ; Rise       ; clock           ;
; PC[*]                ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 7.956  ; 7.956  ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 7.573  ; 7.573  ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 7.639  ; 7.639  ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 49.831 ; 49.831 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 8.043  ; 8.043  ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 8.538  ; 8.538  ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 9.618  ; 9.618  ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 8.346  ; 8.346  ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 9.200  ; 9.200  ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 8.247  ; 8.247  ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 8.386  ; 8.386  ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 9.715  ; 9.715  ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 7.882  ; 7.882  ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 7.816  ; 7.816  ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 8.484  ; 8.484  ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 8.020  ; 8.020  ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 8.007  ; 8.007  ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 7.969  ; 7.969  ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 7.714  ; 7.714  ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 8.000  ; 8.000  ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 8.605  ; 8.605  ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 7.645  ; 7.645  ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 8.014  ; 8.014  ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 7.661  ; 7.661  ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 8.041  ; 8.041  ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 8.019  ; 8.019  ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 8.013  ; 8.013  ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 8.801  ; 8.801  ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 8.471  ; 8.471  ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 8.304  ; 8.304  ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 8.453  ; 8.453  ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 8.337  ; 8.337  ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 8.095  ; 8.095  ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 8.375  ; 8.375  ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 8.506  ; 8.506  ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 8.268  ; 8.268  ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 8.674  ; 8.674  ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 9.041  ; 9.041  ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 8.350  ; 8.350  ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 8.924  ; 8.924  ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 8.230  ; 8.230  ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 8.354  ; 8.354  ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 8.240  ; 8.240  ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 11.777 ; 11.777 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 10.071 ; 10.071 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 10.151 ; 10.151 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 11.777 ; 11.777 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 8.547  ; 8.547  ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 9.602  ; 9.602  ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 10.209 ; 10.209 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 10.711 ; 10.711 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 11.357 ; 11.357 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 11.591 ; 11.591 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 10.340 ; 10.340 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 10.277 ; 10.277 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 10.302 ; 10.302 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 8.884  ; 8.884  ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 10.816 ; 10.816 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 10.866 ; 10.866 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 9.726  ; 9.726  ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 10.079 ; 10.079 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 10.701 ; 10.701 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 9.212  ; 9.212  ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 10.470 ; 10.470 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 10.329 ; 10.329 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 10.367 ; 10.367 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 9.629  ; 9.629  ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 9.967  ; 9.967  ; Rise       ; clock           ;
; Zero_out             ; clock      ; 23.962 ; 23.962 ; Fall       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_result_out[*]    ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ALU_result_out[0]   ; clock      ; 4.256 ; 4.256 ; Rise       ; clock           ;
;  ALU_result_out[1]   ; clock      ; 4.656 ; 4.656 ; Rise       ; clock           ;
;  ALU_result_out[2]   ; clock      ; 4.665 ; 4.665 ; Rise       ; clock           ;
;  ALU_result_out[3]   ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  ALU_result_out[4]   ; clock      ; 4.303 ; 4.303 ; Rise       ; clock           ;
;  ALU_result_out[5]   ; clock      ; 4.361 ; 4.361 ; Rise       ; clock           ;
;  ALU_result_out[6]   ; clock      ; 4.542 ; 4.542 ; Rise       ; clock           ;
;  ALU_result_out[7]   ; clock      ; 4.406 ; 4.406 ; Rise       ; clock           ;
;  ALU_result_out[8]   ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  ALU_result_out[9]   ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ALU_result_out[10]  ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  ALU_result_out[11]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  ALU_result_out[12]  ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  ALU_result_out[13]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  ALU_result_out[14]  ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  ALU_result_out[15]  ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  ALU_result_out[16]  ; clock      ; 4.125 ; 4.125 ; Rise       ; clock           ;
;  ALU_result_out[17]  ; clock      ; 4.286 ; 4.286 ; Rise       ; clock           ;
;  ALU_result_out[18]  ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  ALU_result_out[19]  ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  ALU_result_out[20]  ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  ALU_result_out[21]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  ALU_result_out[22]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  ALU_result_out[23]  ; clock      ; 4.510 ; 4.510 ; Rise       ; clock           ;
;  ALU_result_out[24]  ; clock      ; 4.875 ; 4.875 ; Rise       ; clock           ;
;  ALU_result_out[25]  ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  ALU_result_out[26]  ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  ALU_result_out[27]  ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
;  ALU_result_out[28]  ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  ALU_result_out[29]  ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  ALU_result_out[30]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALU_result_out[31]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
; Branch_out           ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
; Instruction_out[*]   ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  Instruction_out[0]  ; clock      ; 4.517 ; 4.517 ; Rise       ; clock           ;
;  Instruction_out[1]  ; clock      ; 4.103 ; 4.103 ; Rise       ; clock           ;
;  Instruction_out[2]  ; clock      ; 4.354 ; 4.354 ; Rise       ; clock           ;
;  Instruction_out[3]  ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  Instruction_out[4]  ; clock      ; 4.125 ; 4.125 ; Rise       ; clock           ;
;  Instruction_out[5]  ; clock      ; 4.350 ; 4.350 ; Rise       ; clock           ;
;  Instruction_out[6]  ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  Instruction_out[7]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  Instruction_out[8]  ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  Instruction_out[9]  ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  Instruction_out[10] ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  Instruction_out[11] ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
;  Instruction_out[12] ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  Instruction_out[13] ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  Instruction_out[14] ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  Instruction_out[15] ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  Instruction_out[16] ; clock      ; 5.186 ; 5.186 ; Rise       ; clock           ;
;  Instruction_out[17] ; clock      ; 4.897 ; 4.897 ; Rise       ; clock           ;
;  Instruction_out[18] ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  Instruction_out[19] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Instruction_out[20] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  Instruction_out[21] ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  Instruction_out[22] ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
;  Instruction_out[23] ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  Instruction_out[24] ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  Instruction_out[25] ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  Instruction_out[26] ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  Instruction_out[27] ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  Instruction_out[28] ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  Instruction_out[29] ; clock      ; 4.013 ; 4.013 ; Rise       ; clock           ;
;  Instruction_out[30] ; clock      ; 4.364 ; 4.364 ; Rise       ; clock           ;
;  Instruction_out[31] ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
; Memwrite_out         ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
; PC[*]                ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  PC[2]               ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  PC[3]               ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  PC[4]               ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  PC[5]               ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  PC[6]               ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  PC[7]               ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  PC[8]               ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  PC[9]               ; clock      ; 3.997 ; 3.997 ; Rise       ; clock           ;
; Regwrite_out         ; clock      ; 5.158 ; 5.158 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
; read_data_1_out[*]   ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  read_data_1_out[0]  ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  read_data_1_out[1]  ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  read_data_1_out[2]  ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  read_data_1_out[3]  ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  read_data_1_out[4]  ; clock      ; 4.624 ; 4.624 ; Rise       ; clock           ;
;  read_data_1_out[5]  ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
;  read_data_1_out[6]  ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  read_data_1_out[7]  ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  read_data_1_out[8]  ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  read_data_1_out[9]  ; clock      ; 4.414 ; 4.414 ; Rise       ; clock           ;
;  read_data_1_out[10] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  read_data_1_out[11] ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  read_data_1_out[12] ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  read_data_1_out[13] ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
;  read_data_1_out[14] ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  read_data_1_out[15] ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  read_data_1_out[16] ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  read_data_1_out[17] ; clock      ; 4.647 ; 4.647 ; Rise       ; clock           ;
;  read_data_1_out[18] ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  read_data_1_out[19] ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  read_data_1_out[20] ; clock      ; 4.163 ; 4.163 ; Rise       ; clock           ;
;  read_data_1_out[21] ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
;  read_data_1_out[22] ; clock      ; 4.148 ; 4.148 ; Rise       ; clock           ;
;  read_data_1_out[23] ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  read_data_1_out[24] ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  read_data_1_out[25] ; clock      ; 4.139 ; 4.139 ; Rise       ; clock           ;
;  read_data_1_out[26] ; clock      ; 4.234 ; 4.234 ; Rise       ; clock           ;
;  read_data_1_out[27] ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  read_data_1_out[28] ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  read_data_1_out[29] ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  read_data_1_out[30] ; clock      ; 4.102 ; 4.102 ; Rise       ; clock           ;
;  read_data_1_out[31] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
; read_data_2_out[*]   ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  read_data_2_out[0]  ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  read_data_2_out[1]  ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  read_data_2_out[2]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  read_data_2_out[3]  ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  read_data_2_out[4]  ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  read_data_2_out[5]  ; clock      ; 4.232 ; 4.232 ; Rise       ; clock           ;
;  read_data_2_out[6]  ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  read_data_2_out[7]  ; clock      ; 4.356 ; 4.356 ; Rise       ; clock           ;
;  read_data_2_out[8]  ; clock      ; 4.430 ; 4.430 ; Rise       ; clock           ;
;  read_data_2_out[9]  ; clock      ; 4.391 ; 4.391 ; Rise       ; clock           ;
;  read_data_2_out[10] ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  read_data_2_out[11] ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  read_data_2_out[12] ; clock      ; 4.147 ; 4.147 ; Rise       ; clock           ;
;  read_data_2_out[13] ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  read_data_2_out[14] ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  read_data_2_out[15] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  read_data_2_out[16] ; clock      ; 4.312 ; 4.312 ; Rise       ; clock           ;
;  read_data_2_out[17] ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  read_data_2_out[18] ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  read_data_2_out[19] ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  read_data_2_out[20] ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  read_data_2_out[21] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  read_data_2_out[22] ; clock      ; 4.289 ; 4.289 ; Rise       ; clock           ;
;  read_data_2_out[23] ; clock      ; 4.175 ; 4.175 ; Rise       ; clock           ;
;  read_data_2_out[24] ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  read_data_2_out[25] ; clock      ; 4.537 ; 4.537 ; Rise       ; clock           ;
;  read_data_2_out[26] ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  read_data_2_out[27] ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  read_data_2_out[28] ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  read_data_2_out[29] ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  read_data_2_out[30] ; clock      ; 4.270 ; 4.270 ; Rise       ; clock           ;
;  read_data_2_out[31] ; clock      ; 4.376 ; 4.376 ; Rise       ; clock           ;
; write_data_out[*]    ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  write_data_out[0]   ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
;  write_data_out[1]   ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  write_data_out[2]   ; clock      ; 5.263 ; 5.263 ; Rise       ; clock           ;
;  write_data_out[3]   ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  write_data_out[4]   ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  write_data_out[5]   ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  write_data_out[6]   ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  write_data_out[7]   ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  write_data_out[8]   ; clock      ; 4.637 ; 4.637 ; Rise       ; clock           ;
;  write_data_out[9]   ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  write_data_out[10]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  write_data_out[11]  ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  write_data_out[12]  ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
;  write_data_out[13]  ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  write_data_out[14]  ; clock      ; 4.271 ; 4.271 ; Rise       ; clock           ;
;  write_data_out[15]  ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  write_data_out[16]  ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  write_data_out[17]  ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  write_data_out[18]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  write_data_out[19]  ; clock      ; 4.536 ; 4.536 ; Rise       ; clock           ;
;  write_data_out[20]  ; clock      ; 4.661 ; 4.661 ; Rise       ; clock           ;
;  write_data_out[21]  ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  write_data_out[22]  ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  write_data_out[23]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  write_data_out[24]  ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  write_data_out[25]  ; clock      ; 4.811 ; 4.811 ; Rise       ; clock           ;
;  write_data_out[26]  ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  write_data_out[27]  ; clock      ; 4.798 ; 4.798 ; Rise       ; clock           ;
;  write_data_out[28]  ; clock      ; 5.034 ; 5.034 ; Rise       ; clock           ;
;  write_data_out[29]  ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  write_data_out[30]  ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
;  write_data_out[31]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
; Zero_out             ; clock      ; 7.584 ; 7.584 ; Fall       ; clock           ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; Zero_out    ; 13.894 ; 13.894 ; 13.894 ; 13.894 ;
; KEY[1]     ; Zero_out    ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; KEY[2]     ; Zero_out    ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; KEY[3]     ; Zero_out    ; 16.359 ; 16.359 ; 16.359 ; 16.359 ;
; SW[0]      ; Zero_out    ; 16.240 ; 16.240 ; 16.240 ; 16.240 ;
; SW[1]      ; Zero_out    ; 15.857 ; 15.857 ; 15.857 ; 15.857 ;
; SW[2]      ; Zero_out    ; 15.653 ; 15.653 ; 15.653 ; 15.653 ;
; SW[3]      ; Zero_out    ; 18.860 ; 18.860 ; 18.860 ; 18.860 ;
; SW[4]      ; Zero_out    ; 13.171 ; 13.171 ; 13.171 ; 13.171 ;
; SW[5]      ; Zero_out    ; 13.916 ; 13.916 ; 13.916 ; 13.916 ;
; SW[6]      ; Zero_out    ; 12.071 ; 12.071 ; 12.071 ; 12.071 ;
; SW[7]      ; Zero_out    ; 15.032 ; 15.032 ; 15.032 ; 15.032 ;
; SW[8]      ; Zero_out    ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; SW[9]      ; Zero_out    ; 13.010 ; 13.010 ; 13.010 ; 13.010 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; Zero_out    ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; KEY[1]     ; Zero_out    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; KEY[2]     ; Zero_out    ; 6.019 ; 6.019 ; 6.019 ; 6.019 ;
; KEY[3]     ; Zero_out    ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; SW[0]      ; Zero_out    ; 6.526 ; 6.526 ; 6.526 ; 6.526 ;
; SW[1]      ; Zero_out    ; 6.466 ; 6.466 ; 6.466 ; 6.466 ;
; SW[2]      ; Zero_out    ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; SW[3]      ; Zero_out    ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; SW[4]      ; Zero_out    ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW[5]      ; Zero_out    ; 5.903 ; 5.903 ; 5.903 ; 5.903 ;
; SW[6]      ; Zero_out    ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; SW[7]      ; Zero_out    ; 6.403 ; 6.403 ; 6.403 ; 6.403 ;
; SW[8]      ; Zero_out    ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; SW[9]      ; Zero_out    ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 50560    ; 76       ; 32       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 50560    ; 76       ; 32       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 2159  ; 2159 ;
; Unconstrained Output Ports      ; 172   ; 172  ;
; Unconstrained Output Port Paths ; 1434  ; 1434 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun May 20 20:55:15 2018
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MIPS.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.805
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.805         0.000 clock 
Info (332146): Worst-case hold slack is 0.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.612         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 23.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    23.436         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 17.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.168         0.000 clock 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 23.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    23.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun May 20 20:55:17 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


