# PracVerilog
Makefile запускает два теста test_1, test_2\
Соотвествующие команды\
make first\
make second
