 1
奈米 CMOS 之前瞻射頻類比電路設計--子計畫二： 
奈米 CMOS 射頻類比電路之可靠度設計與研究(3/3) 
 
Development and Design for Reliability of Nanoscale CMOS RF and 
Analog Integrated Circuits 
 
計畫編號：NSC 96-2221-E-009-182 
執行期限：96 年 08 月 01 日至 97 年 07 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
 
一、中文摘要 
 
隨著電子科技的快速發展，電子產品不斷
地要求輕、薄、短、小，使得射頻(射頻)、混合
電壓信號界面路和類比電路可靠度的重要性與
日俱增，許多應用更需透過深次微米製程，或
奈米級先進製程來實現才能帶來技術上的突
破。但是，這些為提昇 MOS 元件集積度、與運
算速度的製程技術卻引發了另一嚴重的問題，
就是積體電路的靜電放電 (ESD, Electrostatic 
Discharge)耐受能力大幅下降。隨著高運算速度
與射頻率 IC 產品的開發，利用先進的 0.25 微米
以下之半導體製程技術所製造的積體電路，面
臨積體電路產品因製程技術先進而導致 ESD 防
護能力不足的嚴重問題。在射頻積體電路(RF IC)
的應用上，ESD 保護電路不只需要有高的 ESD
損壞臨界電壓(failure threshold voltage)以確保
其良好的性能，還必須擁有低寄生電容和電
阻，以降低 RC 延遲。一般來說，一個操作在 2 
GHz 的射頻輸入接點(input pad)，其可容忍的最
大負載電容(maximum loading capacitance)也不
過只有 200 fF。 
 
半導體製程的微縮化造成電晶體元件越做
越小、閘極氧化層也越做越薄和操作電壓也越
來越低，例如在 130 奈米中操作電壓為 1V，閘
極氧化層厚度只剩 2.5 奈米，所帶來一些元件非
理想特性也對類比電路產生了重大的影響，大
大提高了類比積體電路設計難度，其中低電壓
的操作上設計和越來越薄閘極氧化層所造成的
問題最為嚴重，因為低操作電壓均會降低類比
積體電路中的輸出信號振幅、抗雜訊能力和電
壓增益等，所以新型低電壓類比電路設計技術
發展是刻不容緩，而越來越薄的閘極氧化層的
可靠度對類比積體電路所造成影響，這兩大主
題在目前均是十分重要的研究主題，且對於積
體電路產業十分重要。 
 
 
Abstract 
 
Due to the growing popularity of electronic 
technology, the electronic products are 
continuously asked to reduce its weight, thickness, 
and volume. So, the reliability of radio-frequency 
(RF), mixed-voltage interface circuit, and analog 
integrated circuit are more and more important. 
Such ICs applications should be fabricated by the 
deep sub-micron (below 0.25-µm or nanoscale) 
CMOS processes to achieve good operation 
performance and quality. However, the deep 
sub-micron CMOS processes to improved 
integration density and operation speed cause a 
serious reliability issue, electrostatic discharge 
(ESD) robustness degradation. With the high 
speed and high frequency IC products be 
innovated, the IC products fabricated with 
advanced CMOS technology have dramatic 
degradation of ESD protection capability. A 
typical request of an RF input pad with maximum 
loading capacitance is only 200 fF for circuit 
operation at 2 GHz.  
Moreover, with the device dimensions of the 
integrated circuits scaling down, the operation 
voltage and gate-oxide thickness of device had 
also been reduced such as only 1.0 V and 2.5-nm, 
respectively, in the 130-nm CMOS process. 
However, the extra non-ideal effects of devices 
have great impact on analog integrated circuit to 
increase design difficulty, such as the lower 
 3
本計畫第三年度的研究成果已經整理且發
表了六篇國際期刊論文，其中四篇發表於國際
電子電機工程師學會(IEEE)，此外尚有六篇國際
研討會論文發表。在此將針對已發表的期刊論
文和研討會論文內容詳細闡述，研究的內容有
應用於射頻電路的低電容效應之靜電放電防護
元件[1]-[3]，應用於射頻電路的靜電放電防護電
路之研究[4], [5]，閘極氧化層可靠度對類比積體
電路所造成之影響[6]-[8]，以及系統層級靜電放
電防護技術之分析與研究[9]-[11]。 
 
(1) 射頻電路之靜電放電防護設計領域 [1]-[5] 
 
在射頻電路的靜電放電防護電路設計中，
必須具備：低寄生電容、固定的輸入電容 
(constant input capacitance) 以及不受基板共擾
雜訊干擾 (substrate coupling noise)、和優良的
ESD防護能力 (ESD robustness)。本計畫深入研
究了適用於射頻電路之靜電放電防護設計的方
塊狀  (waffle-structured) 修改型矽控整流器 
(modified lateral silicon controlled-rectifier, 
MLSCR) 之元件特性。圖一為傳統的長條狀 
MLSCR (stripe-structured MLSCR, SMLSCR)、
和方塊狀  MLSCR (waffle-structured MLSCR, 
WMLSCR) 的剖面圖 (cross-sectional view)。根
據表一統計的量測結果，方塊狀 MLSCR 擁有
較小的寄生電容，故此元件適用於射頻電路的
輸出輸入靜電放電防護設計。 
 
 
圖一. (a) 長條狀 MLSCR、和 (b) 方塊狀 MLSCR 的元
件剖面圖 [1], [2]. 
 
 
表一. 各種結構 MLSCR 元件參數之量測結果 [2], [3]. 
 
 
為了進一步增進 MLSCR 的啟動速率並
且不增加輸出輸入端點的電容負載，本計畫使
用如圖二所示的啟動技術，啟動電路 (trigger 
circuit) 連接於電源線之間，在正常工作時不會
增加輸出輸入端點的電容負載；在靜電放電
時，將啟動電流注入 MLSCR 以使之快速啟
動。圖三 (a) 的電路配置是用來驗證此啟動技
術的可行性，圖三 (b) 顯示此量測結果，根據
量測結果得到的啟動電壓亦統計於表一。運用
此啟動技術將可使 MLSCR 的啟動電壓大幅
降低因而增進啟動效率，並且十分適合運用在
射頻電路的靜電放電防護電路設計中。 
證實了此啟動技術的可行性後，本計畫將
一超寬頻  (ultra-wide band) 射頻功率放大器 
(power amplifier) 和此靜電放電防護電路共同
設 計  (co-design) ， 以 在 設 計 階 段 即 時 將 
MLSCR 的電容負載與射頻功率放大器的輸出
輸入級匹配 (matching)。圖四為實驗晶片量測
到的小訊號增益 (S21-parameter)，在未受靜電轟
擊前，受靜電放電防護電路保護的功率放大器
和未受保護的功率放大器擁有同樣的增益；然
而在靜電轟擊後，未受保護的功率放大器很容
易受到損傷，而受保護的功率放大器仍然保持
完好的性能。其他相關量測參數統整於表二，
此靜電放電防護電路和射頻功率放大器共同設
計後，不會降低射頻電路應有的性能，並能達
到優異的靜電放電防護效果。 
 
 
圖二. 不增加輸出輸入端點電容負載、並且增進 MLSCR 
啟動速率之電路設計 [2]. 
 
 5
 
圖六 . 運算放大器之輸出電壓振幅和加壓時間的關係 
[6]. 
 
 
圖七 . 運算放大器之單一增益頻率和加壓時間的關係 
[6]. 
 
在奈米 CMOS 製程中，交換式電容電路 
(switched-capacitor circuit) 的類比 MOS 開關
常利用閘極倍壓電路技術  (gate-bootstrapped 
technique) 來提高輸入輸出信號範圍，並固定 
MOS 開關的導通電阻 (turn-on resistance)，此
舉可提高電路性能，並降低雜訊干擾，可是此
閘極倍壓電路技術會使得 MOS 開關的閘極氧
化層有可靠度的問題，進而影響整體電路。我
們針對此問題設計出一個測試與驗證電路來分
析與量測出 MOS 關開之閘極氧化層可靠度對
整體交換式電容電路的影響，測試與驗證電路
如圖八所示。 
 
 
圖八. 針對類比MOS開關閘極氧化層可靠度在交換式電
容積體電路下提出之測試與驗證電路 [7]. 
當此電路在正常操作時 VC 信號為接地，
此時 MC 關閉，當輸入信號 (VIN) 為弦波和 
VCLK 為連續性方波時，電路正常操作在一般模
式下，針對 MOS 開關之閘極氧化層做加壓破
壞 (stress) 時， VC 信號接到 VDD，此時 MC 
開啟和輸入信號 (VIN) 接到 VDD，而 VCLK 接
到一個比 VDD 更高的電壓準位，來針對 MOS 
開關的閘汲極 (gate to drain) 之間做閘極氧化
層的破壞，此測試電路已經在 130 奈米 CMOS 
製程下製作驗證晶片，圖九為類比 MOS 開關
之閘極氧化層加壓破壞在不同破壞時間 (a) 破
壞時間為  0 小時和  (b) 破壞時間為  5.2 小
時，測試電路輸出電壓的 spurious free dynamic 
range (SFDR) 所產生的變化。成功驗證與分析
中類比 MOS 開關的閘極氧化層可靠度對交換
式電容電路的影響。 
 
 
圖九. 類比MOS開關之閘極氧化層加壓破壞在不同破壞
時間 (a) 破壞時間為 0 小時和 (b) 破壞時間為 5.2 小
時，測試電路輸出電壓的 SFDR 所產生的變化 [7]. 
 7
 
圖十三. (a) NMOS-reset 和 (b) PMOS-reset 所組成之新
型瞬變偵測電路[9]. 
 
 
圖十四.用以驗證圖十三之瞬變偵測電路功能的電路配置 
[9]. 
 
 
(a) 
 
(b) 
圖十五 . 驗證圖十三之瞬變偵測電路功能的量測結果 
[9]. 
 
 
四、結論與討論 
 
在奈米製程中，電晶體的閘極氧化層變得
更為脆弱更容易遭受破壞，本計畫深入研究了
閘極氧化層之可靠度對類比積體電路所造成之
影響；此外，本計畫針對適用於射頻電路設計
之低寄生電容靜電放電防護元件與電路進行深
入研究，以及針對系統層級靜電放電防護技術
進行分析與研究。以上這些研究成果已經發表
六篇國際期刊與六篇國際研討會論文；本計畫
之研究成果，亦可實際應用於產品上，有助於
提昇電子產品之可靠度。 
