位宽转换
题目：需要将一个25MHZ下的4bit数据流转换成33¹/3MHZ的3bit数据流的电路模块，数据流存在使能和禁止状态，通过tx_en来表达
题目：需要将一个25MHZ下的4bit数据流转换成33¹/3MHZ的3bit数据流的电路模块，数据流存在使能和禁止状态，通过tx_en来表达 

https://github.com/wentian2018/Width_Trans/figure/IMG_6A7020413D8E-1.jpeg


可以通过设计异步FIFO来实现，
-------FIFO的常见参数--------
FIFO的宽度：即FIFO一次读写操作的数据位；
FIFO的深度：指的是FIFO可以存储多少个N位的数据（如果宽度为N）。
满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。
空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。
读时钟：读操作所遵循的时钟，在每个时钟沿来临时读数据。
写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据。
----dualport_ram.v----

双端口RAM，数据存储


-----sync_r2w.v-----

同步模块---将读指针同步到写时钟域进行判断（与写指针进行判断）

-----sync_w2r.v-----

同步模块---将写指针同步到读时钟域进行判断（与读指针进行判断）



目的：为了进行读写空满状态的判断，若要进行空满状态的判断，则需要对读指针（ptr_rd）与写指针(ptr_wr)进行判断,在异步fifo设计中，由于读指针与写指针分别处在不同的时钟域，将一个二进制的计数值从一个时钟域同步到另一个时钟域的时候很容易出现问题，因为采用二进制计数器时所有位都可能同时变化，在同一个时钟沿同步多个信号的变化会产生亚稳态问题。而使用格雷码只有一位变化，因此在两个时钟域间同步多个位不会产生问题。所以需要一个二进制到gray码的转换电路，将地址值转换为相应的gray码，然后将该gray码同步到另一个时钟域进行对比，作为空满状态的检测。

-----wptr_full.v-----
（写逻辑模块）

写指针以及写满状态的判断。



-----rptr_empty.v-----
（读逻辑模块）

读指针以及读空状态的判断。

