========================================
逻辑综合后网表仿真报告
========================================

设计信息:
  设计名称: SimpleEdgeAiSoC
  时钟频率: 100 MHz
  仿真时间: 13195000 ns
  时钟周期: 1319

测试结果:
  ✓ 系统启动测试
  ✓ GPIO 功能测试
  ✓ 中断信号测试
  ✓ 稳定性测试

结论:
  综合后网表功能正确

