# üéâ VIA IFR Difference Investigation - RESOLVED

**Fecha**: 2025-10-06  
**Problema Original**: VIA.IFR mostraba 0 (Vectrexy) vs 96 (Rust)  
**Estado**: ‚úÖ **RESUELTO** - Era un bug en vectrexy_runner, NO en Rust

---

## Resumen Ejecutivo

### Problema Inicial
```
‚ùå via.ifr
  Expected:  0.0 (Vectrexy)
  Rust:      96.0
```

**Hip√≥tesis inicial (INCORRECTA)**: Rust calcula IFR incorrectamente.

### Hallazgo Real
- Vectrexy **crasheaba con SEH exception** al leer VIA via MemoryBus post-ejecuci√≥n
- `safeReadViaRegister()` capturaba el crash y devolv√≠a **0 como fallback**
- El **valor 0 era inv√°lido** (crash enmascarado)

### Causa Ra√≠z
Via requiere `m_syncContext` configurado para funcionar:
```cpp
struct SyncContext {
    const Input* input{};
    RenderContext* renderContext{};
    AudioContext* audioContext{};
} m_syncContext;
```

- `vectrexy_runner` NO llamaba `SetSyncContext()` antes de ejecutar
- Al ejecutar instrucciones ‚Üí CPU llama `Via::Sync()`
- `Via::Sync()` desreferencia `m_syncContext.input` ‚Üí **CRASH** (puntero nulo)
- Lectura de VIA via MemoryBus ‚Üí llama m√©todos que usan `m_syncContext` ‚Üí **CRASH**

### Soluci√≥n
```cpp
Input input;
RenderContext renderContext;
AudioContext audioContext(CPU_FREQ / AUDIO_SAMPLE_RATE);

emulator.GetVia().SetSyncContext(input, renderContext, audioContext);
```

**Resultado**: NO m√°s crashes, VIA lee correctamente.

---

## Valores Correctos

### Vectrexy C++ (Ahora correcto)
```json
{
  "via": {
    "ifr": 96,          // 0x60 = Timer1 (0x40) + Timer2 (0x20) flags
    "ier": 0,
    "port_a": 0,
    "port_b": 128,      // 0x80 = RampDisabled (default after reset)
    "shift_register": 0,
    "timer1_counter": 65486,  // 0xFFCE (active countdown)
    "timer2_counter": 206     // 0xCE (active countdown)
  }
}
```

### Rust (Necesita mejoras)
```json
{
  "via": {
    "ifr": 96,          // ‚úÖ CORRECTO (0x60)
    "ier": 0,           // ‚úÖ CORRECTO
    "port_a": 0,        // ‚úÖ CORRECTO
    "port_b": 0,        // ‚ùå Deber√≠a ser 128 (RampDisabled bit)
    "shift_register": 0,  // ‚úÖ CORRECTO (placeholder)
    "timer1_counter": 0,  // ‚ùå Placeholder - deber√≠a exponer valor real
    "timer2_counter": 0   // ‚ùå Placeholder - deber√≠a exponer valor real
  }
}
```

---

## Conclusi√≥n

### ‚úÖ Verificado: Rust implementa VIA correctamente
- **IFR calculation**: ‚úÖ Correcto (0x60 = Timer1 + Timer2 flags)
- **IER handling**: ‚úÖ Correcto (0x00 = no interrupts enabled)
- **Port A**: ‚úÖ Correcto (0x00 = DAC output)

### ‚ùå Pendiente: Mejoras menores en Rust
1. **port_b initialization**: Setear bit 7 (RampDisabled) en Reset()
   - Ubicaci√≥n: `emulator_v2/src/core/via6522.rs`
   - C√≥digo: `self.port_b = 0x80;  // RampDisabled bit`

2. **Timer counters**: Exponer valores reales en serializaci√≥n
   - Actualmente: Placeholders (0)
   - Soluci√≥n: Agregar getters `timer1.counter()` y `timer2.counter()`
   - Ubicaci√≥n: `rust_runner/src/main.rs`

---

## Impacto en Testing Framework

### ANTES (Inv√°lido)
- Vectrexy devolv√≠a 0 por crash ‚Üí **referencia inv√°lida**
- Comparaci√≥n: 0 (crash) vs 96 (correcto) ‚Üí falso negativo
- **No confiable** para validar implementaci√≥n Rust

### DESPU√âS (V√°lido)
- Vectrexy devuelve valores reales ‚Üí **referencia v√°lida** ‚úÖ
- Comparaci√≥n: 96 (Vectrexy) vs 96 (Rust) ‚Üí **MATCH** üéâ
- **Confiable** para detectar bugs reales en Rust

### Nuevas diferencias encontradas
```
via.port_b: 128 (Vectrexy) vs 0 (Rust)
via.timer1_counter: 65486 vs 0 (placeholder)
via.timer2_counter: 206 vs 0 (placeholder)
```

**Todas son bugs reales en Rust, NO en Vectrexy**.

---

## Lecciones Aprendidas

1. **SEH exceptions ocultan bugs**: `__try/__except` con fallback silencioso = datos inv√°lidos
2. **SyncContext es mandatorio**: Via no funciona sin contextos v√°lidos
3. **Tests comparativos deben validar referencias**: Crash en referencia = test inv√°lido
4. **Logging detallado es cr√≠tico**: Sin logs DEBUG, nunca habr√≠amos encontrado el crash

---

## Pr√≥ximos Pasos

### Corto plazo
1. ‚úÖ Fix port_b initialization en Rust (1 l√≠nea)
2. ‚úÖ Exponer timer counters en Rust serializaci√≥n (5 l√≠neas)
3. ‚úÖ Re-ejecutar test ‚Üí deber√≠a pasar 100%

### Mediano plazo
4. ‚è≥ Crear m√°s test cases (cpu_load_store, cpu_branch, etc.)
5. ‚è≥ Tests de VIA espec√≠ficos (timers, interrupts, ports)
6. ‚è≥ Validar Screen integrator updates

### Largo plazo
7. ‚è≥ Framework de regression testing automatizado
8. ‚è≥ CI/CD integration para tests comparativos
9. ‚è≥ Documentaci√≥n completa de testing workflow

---

**√öltima actualizaci√≥n**: 2025-10-06  
**Status**: ‚úÖ VIA comparison framework operacional y confiable  
**Pr√≥xima acci√≥n**: Fix port_b y timers en Rust port
