<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>数字设计小思 - 谈谈非理想时钟的时钟偏差 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="数字设计小思 - 谈谈非理想时钟的时钟偏差" />
<meta property="og:description" content="写在前面 本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。在FPGA和ASIC设计中，时钟信号的好坏很大程度上影响了整个系统的稳定性，本文主要介绍了数字设计中的非理想时钟的偏差来源与影响。
（本文长度约三千字，请耐心阅读，本人水平有限，如有纰漏与错误，欢迎留言讨论）
理想时钟 在数字设计中的理想时钟如下图所示：
理想时钟的特点如下：
时钟无重叠： 任意时刻下， Φ 与Φ非的与恒为零；全轨输出： VDD - V(Φ) = V (Φ非)；时钟无延迟、无偏斜、无抖动。 非理想性时钟 在数字设计中的非理想时钟如下图所示，和理想时钟相对立，如果不满足上述的理想时钟的相关特点，可认为其实一个非理想时钟。
对上图进行分析，假设CLK1、CLK2是同一个时钟树下的不同时钟，此时，两个时钟边沿的时间差就为时钟偏斜，同时，对于某一个时钟，在时钟变化边沿时，会有一定的随机性，所以这里随机的时钟周期变化叫做时钟抖动。
假设CLK1是CLK2的前级时钟，所以上图中两个时钟的边沿的时间差即为时钟延迟。
在上图中其实不能很准确体现出时钟延迟和时钟偏斜的概念区别，贴出另外一个图以供参考：
在下图中很容易理解时钟延迟和时钟偏斜的概念：
时钟延迟（clock latency）是指从时钟源到终点所花费的总时间。
时钟偏斜（clock skew）是指到达不同时钟树终点的时间差。
时钟偏斜主要来自时钟在空间上的不期望变化，时钟延迟和时钟抖动主要来自时钟在时间上的不期望变化。
时钟延迟（clock latency） 时钟延迟（clock latency）是指从时钟源到终点所花费的总时间，主要针对的是一个时钟，从时钟源端输出到所驱动的器件的时钟输入端的时间延迟。
时钟偏斜（clock skew） 时钟偏斜（clock latency）是一对物理时钟的标称时间差与实际时间差之间的区别。理想情况下，时钟应同时到达系统中所有的钟控元件（锁存器、触发器、存储器和动态门等），这样系统才有一个共同的参考时间。实际中，时钟到达各点的时间稍微有些差别，这个差别就叫时钟偏斜。
两个不同时钟的时钟延迟，就是时钟偏斜。
时钟偏斜发生在两个时钟信号之间，一般不会引起电路实际时钟周期的变化，只会导致时钟相位的偏移；时钟抖动可以发生在一个时钟信号自身，会引起时钟周期的变化。
时钟偏斜与时钟抖动统称为时钟偏差，二者之和也叫时钟不确定性（uncertainty）。边沿之间的时钟抖动有时也被归于与时间相关的时钟偏斜。
时钟抖动（clock jitter） 时钟抖动（clock jitter） 是指芯片的某一个给定点上时钟边沿发生暂时的随机变化，会导致时钟周期的缩短或加长。
边界间抖动（edge-to-edge） ：时钟边沿相对与理想时钟边沿的最大变化值，实际上是随时间变化的时钟偏斜。
长周期抖动（k-cycle）：数个周期后边沿之间的最大变化值，主要影响芯片间的时序同步，也叫绝对抖动。
周期间抖动（cycle-to-cycle） ：相邻时钟周期间的时变偏离，主要影响芯片内时序同步，也叫相对抖动。
随机抖动（random jitter）：由器件和导线的固有噪声（如热噪声） 所致，为高斯分布，用均方根值（RMS）表征，无法预估。
确定性抖动 （deterministic jitter）： 确定性抖动由非理想传输效应、串扰、电源浪涌等所致，为非高斯分布，用峰峰值表征，可以预估。
在逻辑综合前，常采用理想时钟（逻辑时钟）&#43;预设偏差的方式来模拟真实时钟；在物理设计时，完成实际时钟（物理时钟）的设计，其偏差必须满足系统要求。
逻辑时钟（logical clock） ：没有时钟偏斜的理想时钟，逻辑设计者在用硬件描述语言描述系统行为时使用。物理时钟（physical clock） ：带有时钟偏斜的实际时钟，为了使系统达到预期行为，设计者不得不在时钟偏差、功耗、金属化资源利用率和设计代价之间寻求均衡。全局时钟（global clock） ：为整个系统提供基准的单一时钟。 布线对时序的影响 同一个时钟下，驱动不同的触发器，都需要在实际设计时候都需要进行布线，所以不同的触发器之间布线长短也会有一定差异。
布线方向的影响：正偏差 时钟布线方向与数据通过流水线方向一致会使得时钟正偏差，也即，tskew &gt; 0 。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/7020bc1773b001e6cb5d4314a7365998/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-05-14T19:28:03+08:00" />
<meta property="article:modified_time" content="2023-05-14T19:28:03+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">数字设计小思 - 谈谈非理想时钟的时钟偏差</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="_1"></a>写在前面</h2> 
<p>本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。在FPGA和ASIC设计中，时钟信号的好坏很大程度上影响了整个系统的稳定性，本文主要介绍了数字设计中的非理想时钟的偏差来源与影响。</p> 
<p>（本文长度约三千字，请耐心阅读，本人水平有限，如有纰漏与错误，欢迎留言讨论）</p> 
<h2><a id="_6"></a>理想时钟</h2> 
<p>在数字设计中的理想时钟如下图所示：</p> 
<p><img src="https://images2.imgbox.com/65/53/wOMXRMG1_o.png" alt="理想时钟"></p> 
<p>理想时钟的特点如下：</p> 
<ul><li><strong>时钟无重叠：</strong> 任意时刻下， Φ 与Φ非的与恒为零；</li><li><strong>全轨输出：</strong> VDD - V(Φ) = V (Φ非)；</li><li><strong>时钟无延迟、无偏斜、无抖动</strong>。</li></ul> 
<h2><a id="_18"></a>非理想性时钟</h2> 
<p>在数字设计中的非理想时钟如下图所示，和理想时钟相对立，如果不满足上述的理想时钟的相关特点，可认为其实一个非理想时钟。</p> 
<p><img src="https://images2.imgbox.com/1b/03/TnbVxQgJ_o.png" alt="非理想性时钟"></p> 
<p>对上图进行分析，假设CLK1、CLK2是同一个时钟树下的不同时钟，此时，两个时钟边沿的时间差就为时钟偏斜，同时，对于某一个时钟，在时钟变化边沿时，会有一定的随机性，所以这里随机的时钟周期变化叫做时钟抖动。</p> 
<p>假设CLK1是CLK2的前级时钟，所以上图中两个时钟的边沿的时间差即为时钟延迟。</p> 
<p>在上图中其实不能很准确体现出时钟延迟和时钟偏斜的概念区别，贴出另外一个图以供参考：</p> 
<p><img src="https://images2.imgbox.com/7f/ba/nMlRPWgS_o.png" alt=""></p> 
<p>在下图中很容易理解时钟延迟和时钟偏斜的概念：</p> 
<ul><li> <p>时钟延迟（clock latency）是指从时钟源到终点所花费的总时间。</p> </li><li> <p>时钟偏斜（clock skew）是指到达不同时钟树终点的时间差。</p> </li></ul> 
<p><strong>时钟偏斜主要来自时钟在空间上的不期望变化，时钟延迟和时钟抖动主要来自时钟在时间上的不期望变化。</strong></p> 
<h3><a id="clock_latency_42"></a>时钟延迟（clock latency）</h3> 
<p><strong>时钟延迟</strong>（clock latency）是指从时钟源到终点所花费的总时间，主要针对的是一个时钟，从时钟源端输出到所驱动的器件的时钟输入端的时间延迟。</p> 
<h3><a id="clock_skew_46"></a>时钟偏斜（clock skew）</h3> 
<p>时钟偏斜（clock latency）是一对物理时钟的标称时间差与实际时间差之间的区别。理想情况下，时钟应同时到达系统中所有的钟控元件（锁存器、触发器、存储器和动态门等），这样系统才有一个共同的参考时间。实际中，时钟到达各点的时间稍微有些差别，这个差别就叫<strong>时钟偏斜</strong>。</p> 
<p><strong>两个不同时钟的时钟延迟，就是时钟偏斜。</strong></p> 
<p>时钟偏斜发生在两个时钟信号之间，一般不会引起电路实际时钟周期的变化，只会<strong>导致时钟相位的偏移</strong>；时钟抖动可以发生在一个时钟信号自身，会<strong>引起时钟周期的变化</strong>。</p> 
<p>时钟偏斜与时钟抖动统称为<strong>时钟偏差</strong>，二者之和也叫<strong>时钟不确定性（uncertainty）</strong>。边沿之间的时钟抖动有时也被归于与时间相关的时钟偏斜。</p> 
<h3><a id="clock_jitter_56"></a>时钟抖动（clock jitter）</h3> 
<p><strong>时钟抖动（clock jitter）</strong> 是指芯片的某一个给定点上时钟边沿发生暂时的随机变化，会导致时钟周期的缩短或加长。</p> 
<p><img src="https://images2.imgbox.com/51/39/rfyx31z0_o.png" alt="时钟抖动"></p> 
<p><strong>边界间抖动（edge-to-edge）</strong> ：时钟边沿相对与理想时钟边沿的最大变化值，实际上是随时间变化的时钟偏斜。</p> 
<p><img src="https://images2.imgbox.com/49/33/LUI7igT3_o.png" alt=" 边界间抖动"></p> 
<p><strong>长周期抖动（k-cycle）</strong>：数个周期后边沿之间的最大变化值，主要影响芯片间的时序同步，也叫绝对抖动。</p> 
<p><img src="https://images2.imgbox.com/12/7e/qqZn3wED_o.png" alt="长周期抖动"></p> 
<p><strong>周期间抖动（cycle-to-cycle）</strong> ：相邻时钟周期间的时变偏离，主要影响芯片内时序同步，也叫相对抖动。</p> 
<p><img src="https://images2.imgbox.com/e4/b1/zq6PL9eW_o.png" alt="周期间抖动"></p> 
<p><strong>随机抖动（random jitter）</strong>：由器件和导线的固有噪声（如热噪声） 所致，为高斯分布，用均方根值（RMS）表征，无法预估。</p> 
<p><img src="https://images2.imgbox.com/af/1f/VFus05AA_o.png" alt="随机绝对抖动的高斯分布"></p> 
<p><strong>确定性抖动 （deterministic jitter）</strong>： 确定性抖动由非理想传输效应、串扰、电源浪涌等所致，为非高斯分布，用峰峰值表征，可以预估。</p> 
<p>在逻辑综合前，常采用理想时钟（逻辑时钟）+预设偏差的方式来模拟真实时钟；在物理设计时，完成实际时钟（物理时钟）的设计，其偏差必须满足系统要求。</p> 
<ul><li><strong>逻辑时钟（logical clock）</strong> ：没有时钟偏斜的理想时钟，逻辑设计者在用硬件描述语言描述系统行为时使用。</li><li><strong>物理时钟（physical clock）</strong> ：带有时钟偏斜的实际时钟，为了使系统达到预期行为，设计者不得不在时钟偏差、功耗、金属化资源利用率和设计代价之间寻求均衡。</li><li><strong>全局时钟（global clock）</strong> ：为整个系统提供基准的单一时钟。</li></ul> 
<h2><a id="_86"></a>布线对时序的影响</h2> 
<p>同一个时钟下，驱动不同的触发器，都需要在实际设计时候都需要进行布线，所以不同的触发器之间布线长短也会有一定差异。</p> 
<h3><a id="_90"></a>布线方向的影响：正偏差</h3> 
<p>时钟布线方向与数据通过流水线方向一致会使得时钟正偏差，也即，tskew &gt; 0 。</p> 
<p><img src="https://images2.imgbox.com/1c/f8/Nra81DgG_o.png" alt=""></p> 
<p>好处：可采用更短的时钟周期从而得到更高的时钟频率，有利于提高数据通过率。</p> 
<p>坏处：需采用更长的保持时间，以免出现冒险竞争。</p> 
<h3><a id="_100"></a>布线方向的影响：负偏差</h3> 
<p>时钟布线方向与数据通过流水线方向相反会使得时钟负偏差，也即，tskew &lt; 0 。</p> 
<p><img src="https://images2.imgbox.com/6a/73/KViRGjLs_o.png" alt=""></p> 
<p>好处：冒险竞争不易发生，提高了电路的健壮性。</p> 
<p>坏处：加长了最小时钟周期从而降低了时钟频率，不利于提高数据通过率。</p> 
<h3><a id="_110"></a>布线方向的影响：双向电路</h3> 
<p>时钟布线方向与数据通过流水线方向可能相同也可能相反，从而使正负偏差都存在。</p> 
<p><img src="https://images2.imgbox.com/3b/bd/sN8LFj0t_o.png" alt=""></p> 
<p>一个较为理想的设计目标是使正、负偏差都很小，零偏差最好。</p> 
<h2><a id="_118"></a>时钟偏差的来源</h2> 
<p>时钟偏差的来源大致如下图所示：</p> 
<p><img src="https://images2.imgbox.com/99/9c/mk7njWK1_o.png" alt="时钟偏差分析"></p> 
<p>结合上图中的引起时钟偏差来源，大致可对时钟偏差进行分类，系统偏差、随机（random）偏差、漂移（drift）偏差、抖动（jitter）偏差，不同类型的偏差的原因如下：</p> 
<ul><li> <p>系统（systematic）偏差：时钟产生器、时钟门控器、电容负载、互连线的偏差，可预估并通过设计来纠正。</p> </li><li> <p>随机（random）偏差：工艺离散引起元器件和互连线参数的随机变化，无法预估，但可以测试，并用可校准延时元件来补偿。</p> </li><li> <p>漂移（drift）偏差：与时间有关的环境因素（如温度随时间变化、温度的空间梯度变化）变化所致，也可补偿，但需实时。</p> </li><li> <p>抖动（jitter）偏差：高频环境变化（如电源浪涌、串扰）导致的电路延时随时间和空间的变化，最难以防范，因补偿电路来不及对它进行响应。</p> </li></ul> 
<p>下面针对其中几个原因进行举例分析。</p> 
<h3><a id="_134"></a>时钟线长度不一引入偏差</h3> 
<p>由于时钟在驱动不同单元时，不同单元布局分布在不同区域，所以使得时钟扇出的信号进行实际布线的长度长短不一，从而引起了时钟偏差，如下图所示，La和Lb长度不同，所以时钟对应到单元A和单元B的时钟延迟不同，使两个单元的时钟存在偏斜。</p> 
<p><img src="https://images2.imgbox.com/92/4b/cVk9Ftpb_o.png" alt=""></p> 
<h3><a id="_140"></a>电源变化引入偏差</h3> 
<p>Itanium 2 处理器芯片电源电压的空间分布：1.2V标称电源电压下的最大变化为±100mV，由此导致的延时变化为13%/100mV。</p> 
<p><img src="https://images2.imgbox.com/f0/5f/rwib8W1g_o.png" alt="Itanium 2电源电压的空间分布"></p> 
<h3><a id="_146"></a>温度变化引入偏差</h3> 
<p>对Itanium 2的仿真结果表明，温 度在芯片上的非 均匀分布达到 20℃时，会导致 1.5%的延时变化。</p> 
<p><img src="https://images2.imgbox.com/b1/b1/IPiiACKK_o.png" alt=""></p> 
<h3><a id="_152"></a>工艺变化引入偏差</h3> 
<p>工艺上变化也会引入时钟的偏差，如沟道长度、阈值电压和片上误差。</p> 
<p>沟道长度： Itanium 2的标称值为180nm，工艺离散导致的偏差可能高达±12.5nm，这会导致±10%的延时变化。</p> 
<p>阈值电压：0.18um工艺下，小nMOS管（W&lt;12.5um）、小pMOS管、 大nMOS管、大pMOS管的标准偏差分别为16.8、14.6、7.9、3.5mV， 这会导致一个标准偏差为2%的延时分布。</p> 
<p>片上误差 （on-chip variation， OCV）空间分布，相同的缓冲器单元因所处芯片位置 不同而产生的延迟误差。</p> 
<p><img src="https://images2.imgbox.com/f7/7b/F9DJSqri_o.png" alt=""></p> 
<h3><a id="_164"></a>门控器引入偏差</h3> 
<p>反相器链的延迟差以及C1与C2的差会导致时钟偏斜|t2 -t1 | 。采用逻辑努力技术合理设计反相器链的级数及门间面积比，可减少乃至消除此偏差。</p> 
<p><img src="https://images2.imgbox.com/fb/6b/K2gRSIYK_o.png" alt=""></p> 
<p>下图的D锁存器的时钟偏斜来源于反相器的延迟以及C1与C2的差。通过调整两个NOR2门的面积 比，可对时钟偏斜进行补偿。</p> 
<p><img src="https://images2.imgbox.com/9c/84/9CibAH0s_o.png" alt=""></p> 
<h3><a id="_174"></a>负载变化引入偏差</h3> 
<p>负载变化会引入时钟偏差，栅电容与所加电压有关，时钟负载与锁存器/寄存器的当前状态及下一个状态有关。如下图所示，不同电平变化会影响时钟负载的微小变化。</p> 
<p><img src="https://images2.imgbox.com/e4/5f/ACMueXrz_o.png" alt=""></p> 
<h2><a id="_180"></a>总结</h2> 
<ol><li><strong>时钟延迟（clock latency）</strong> 是指从时钟源到终点所花费的总时间。<strong>时钟偏斜（clock skew）</strong> 是指到达不同时钟树终点的时间差。<strong>时钟抖动（clock jitter）</strong> 是指芯片的某一个给定点上时钟边沿发生暂时的随机变化，会导致时钟周期的缩短或加长。</li><li><strong>时钟偏斜</strong> 主要来自时钟在空间上的不期望变化，<strong>时钟延迟和时钟抖动</strong> 主要来自时钟在时间上的不期望变化。</li><li>时钟偏斜发生在两个时钟信号之间，一般不会引起电路实际时钟周期的变化，只会<strong>导致时钟相位的偏移</strong>；时钟抖动可以发生在一个时钟信号自身，会<strong>引起时钟周期的变化</strong>。</li><li>时钟偏斜与时钟抖动统称为<strong>时钟偏差</strong>，二者之和也叫<strong>时钟不确定性（uncertainty）</strong>。边沿之间的时钟抖动有时也被归于与时间相关的时钟偏斜。</li><li>布线方向会对时序造成正负偏差的影响，一个较为理想的设计目标是使正、负偏差都很小，零偏差最好。</li><li>时钟偏差分为，系统偏差、随机（random）偏差、漂移（drift）偏差、抖动（jitter）偏差，不同偏差的原因不同，可通过合理的设计将相应的影响规避或影响降至最低。</li></ol>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/2dae3e67b84fbe1a1a13a963b0861994/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">vue3 组件库 (六)：Tree 组件</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/cb0792197ca96bd00231dab3f7a8eeee/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">着重讲解一下自动化测试框架的思想与构建策略，让你重新了解自动化测试框架</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>