focus on the full chip implementation as well as 
generation of test circuits using the hardware 
description language ’Verilog’. In addition, the 
timing and speed of the designed chips will be 
evaluated. 
 
英文關鍵詞： Non-Overlapped implantation、Field Programmable Gate 
Array, FPGA 
 
NOI 非揮發性記憶體元件應用於 FPGA 之研究(I) 
 “The Study of FPGA with NOI NVM Devices(I)” 
計畫編號：NSC 100-2221-E-033-056 
執行期間：100 年 08 月 01 日至 101 年 07 月 31 日 
主持人：中原大學電子工程學系 鄭湘原副教授 
中文摘要： 
本計畫目標將整合在本實驗室近年來所研究之非重疊離子植入 (Non-Overlapped 
Implantation, NOI) EEPROM 具備可寫入或抹除之特性來實現一可编程邏輯閘陣列(Field 
Programmable Gate Array, FPGA)，NOI 元件僅需恢復其 LDD 摻雜並改變偏壓狀態即可成為
一次性寫入(One Time Programmable, OTP)之反熔絲記憶元件，可將資料進行永久性保存，此
種寫入方式可應用於對可靠度要求極高的應用。 
由於 EEPROM 與反熔絲記憶元件的寫入方法不同，為整合 EEPROM 與反熔絲記憶元
件兩種特性於 NOI 元件上，第一年需將元件的參數、模型以及操作條件最佳化。此外，針
對 NOI 元件之資料流失特性做研究探討亦有其必要性。第二年將基於第一年之 NOI 元件基
礎設計 FPGA 電路相關的主要次電路塊，如: Logic Array Block (LAB)、Connection Block 
(CB)、Switching Block (SB)，並對其進行模擬、佈局與晶片驗證；第三年將實現一完整 FPGA 
電路，預期將以硬體描述語言 Verilog 設計測試電路並且利用 IC 測試機進行該電路寫入的
驗證，同時對所設計出的電路進行操作速度分析。 
關鍵詞：非重疊離子植入、可編程邏輯閘陣列 
Abstract： 
Objective of this project is to implement Field Programmable Gate Array (FPGA) using the 
Non-Overlapped Implantation (NOI) EEPROM device. In addition, by adding NOI devices with 
the LDD doping, and increasing biases, NOI will become One Time Programmable (OTP) device, 
i.e. Anti-Fuse 
memory, whose data can be stored permanently for high reliability requirement in data retention. 
Because the operations of NOI EEPROM and NOI Anti-Fuse devices require different 
methods of programming, In order to fully utilize the memory characteristics of EEPROM and 
Anti-fuse in the NOI devices, their parameters, operating conditions and models need to be 
optimized in the first year. In addition, it’s necessary to study the mechanism of data loss in NOI. 
In the second year, basic circuit blocks including Logic Array Block (LAB )、Connection Block 
(CB)、Switching Block(SB) will be designed, simulated and 
implemented in silicon on the basis of the achievements in the first year. The third year will focus 
on the full chip implementation as well as generation of test circuits using the hardware description 
language “Verilog”. In addition, the timing and speed of the designed chips will be evaluated. 
Keywords：Non-Overlapped implantation、Field Programmable Gate Array, FPGA 
 圖 1：本計畫 FPGA 開發架構與步驟 
 
三、 實驗方法與步驟 
對於本計畫中應用於 FPGA 之元件為 NOI(Non-overlapped Implantaion) MOSFET 
Memory，其元件剖面圖如圖 2，不同於標準MOS元件之處在於NOI元件為源極(Source)及汲
極(Drain)皆沒有輕摻雜製程(LDD implant)，NOI元件可作為一兩位元非揮發性記憶體元件，
其主要原因為閘極(Gate)兩側氮化矽間隙壁(Si3N4)於通道上方用於儲存電荷。為建立NOI 非
揮發性記憶體之寫入、讀取、模擬之model，以供接下來之應用於FPGA電路架構中使用，利
用模擬軟體模擬出一套NOI 元件的最佳參數與操作條件。 
 
圖 2：NOI 元件之結構剖面圖；Spacer 區為電荷儲存區 
 2
(2) 元件基本電性量測 
    在NOI記憶元件中，其架構相容於一般常見之MOS元件，判斷NOI Memory是否有電荷
注入之狀況，可以藉由臨限電壓(Threshold voltage, Vth)作為參考依據，因此透過NOI元件在
Read狀態下，我們由量測ID-VG曲線圖可以得知電荷儲存之狀態，並藉由定電流法來判斷Vth
值大小與飄移量來決定元件於寫入或抹除狀態。 
    為了使 NOI 元件為在最佳參數與操作條件下來設計及應用於 FPGA 電路架構中，於實驗
中，NOI 元件所挑選的尺寸為 W/L=0.3um/0.25um，分別以調變 Drain 端電壓方式及量測
Program/Erase Speed，來尋找寫入及抹除之最佳的操作條件與 stress 時間，如圖 4 所示。 
 
0
0.5
1
1.5
2
2.5
3
3.5
4
1.E-06 1.E-05 1.E-04 1.E-03 1.E-02
stress time(sec)
Vt
h(
V)
Pro(Vg,Vd)=(9,7)
Pro(Vg,Vd)=(9,6)
Pro(Vg,Vd)=(9,5)
 
(a) Program Speed 
0
0.5
1
1.5
2
2.5
3
3.5
1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 1.E-01 1.E+00
stress time(sec)
Vt
h(
V)
Era(Vg,Vd)=(-5,7)
Era(Vg,Vd)=(-5,6)
Era(Vg,Vd)=(-5,5)
 
 (b) Erase Speed 
圖 4：固定 Gate voltage，不同 Drain voltage 下 (a) Program Speed；(b) Erase Speed 
 4
11.5
2
2.5
3
3.5
1.E+00 1.E+01 1.E+02 1.E+03 1.E+04
times (N)
Vt
h 
(V
)
P_(9,7,0,0) 100us
E_(-5,7,7,0) 50ms
 
圖 5：NOI 元件進行耐久度之測試結果 
 
 
(4)元件可靠度實驗(Reliability) 
為了解 NOI 記憶元件之生命週期與操作穩定度，需要藉有測試元件之可靠度實驗來對元
件的品質做確認。 
在記憶元件中，資料的保存能力是測試可靠度實驗中最重要的環節之一。NOI記憶元件
的資料存取判斷乃透過儲存於氮化矽(Si3N4)中之電子的多寡與其造成臨限電壓(Vth)之飄移
量來作為判斷。在記憶體中，資料的流失往往因外在環境的因素，使儲存的記憶電荷游離，
造成臨限電壓的漂移而下降，常見的非揮發性記憶體之資料保存能力(Retention)需達十年以
上。 
臨界電壓飄移量之測試結果，由此實驗
數據圖可以得知溫度愈高，儲存之電荷流失更多。 
 
因此，在可靠度的測試實驗中，溫度對於電荷儲存的能力相當的敏感，本實驗之實驗參
數將對 NOI 元件進行不同次數之快速寫入與抹除之循環(Cycle)，並由改變外在環境的溫度
150℃，以加速元件的老化，藉由觀察臨限電壓的飄移量之變化趨勢來探討元件電荷流失的
程度，並推估元件資料保存能力之十年線。如圖 6，為 NOI 元件分別進行 1 次、100 次、10,000
次 Cycle 時，量測於 150℃對烘烤時間(Baking time)的
 6
 圖7：記憶元件Array示意圖 
在非揮發性記憶體結構中，對某一單元進行寫入動作時，必須於此元件的位元線(Bit line)
和字元線(Word line)上加一正電壓。由於陣列的關係，於同一字元線或位元線上亦會受到相
同電壓之影響，而進行操作，因此便有汲極干擾(Drain disturb)與閘極干擾(Gate disturb)之效
應產生。 
 
圖8：T-shape array layout 
圖8之Layout即為圖7之Array電路對照圖，本實驗採用之Layout架構為T-shape array。於
Program Disturb實驗中，當我們選擇編號為No. 6之元件進行Program操作時，即WL1給予9V、
BL1與SL1給予一7V之偏壓時，相鄰的元件則有可能受到此電壓之影響。如圖8所示，當No. 6
元件正進行寫入操作時，此時編號No. 2的元件會受到(0,7,7,0)之偏壓所影響，即為汲極干擾
(Drain disturb)測試；而編號No. 7的元件則會受到(9,7,7,0)之操作偏壓影響，此則為閘極干擾
(Gate disturb)之效應測試。 
 8
(1) NOI 記憶元件 model 建立 
元件模型參數萃取(SPICE model extraction)： 
製作元件 Model 時，需要考慮的參數可大致分成溫度、元件參數(W、L、tox…等)、元
件偏壓、操作頻率…等，因此將以實際所需元件尺寸、操作電壓條件及溫度等以半導體參數
分析儀(4156C)、Pulse-Generator (81110A)進行元件量測。 
(1) 元件特性描述、量測 
由於 NOI 元件未來將應用於 FPGA 之記憶體陣列，為控制記憶陣列之面積，將以本實
驗室先前自行下線回來之 Z-type NOI 元件，W/L=0.3um/0.25um 為主進行後續的電路佈局；
因此，NOI 元件之 Model 的建立亦僅以此 Size 元件之量測數據進行；由於 NOI 元件為記
憶元件；因此，於室溫 27oC 下分別對元件進行 Initial、Erase、Forward Program 及 Reverse 
Program 等操作後之 Read，以比較其 Vth 的變化。 
 
(2) 選擇 Model Equation 
不同的模型(model)具備不同之內部參數、物理模型及數學運算式，常見主要包括 BSIM3、
BSIM4 及 PSP 等，這些內部運算元將用於 Model 參數之建立，因此在製作元件 Model 前
必須先清楚明白此 Model 之需求為何，以免發生選擇過於先進之程式造成成本增加或程式無
法滿足需求造成 Model 建立不完善之情況發生。 
本次之元件 Model 建立以工業標準 CMOS 模型的 BSIM4 軟體進行，本套軟體具有以
下特點： 
a)精確的 Gate 穿隧電流評估 
b)多樣且高適應性的外接線路評估 
c)非對稱獨立 Source/Drain 偏壓電阻特性判斷 
d)高精確度載子遷移率推算 
e)DIBL/GIDL 漏電流評估 
f)元件 P/N 接面崩潰電流推算 
g)元件飽和電流特性評估 
h)考慮溫度因素影響之 Model 建立 
基於以上原因，本實驗室選擇此套軟體以建立高可信度之元件 SPICE Model。 
(3) Model 參數萃取 
一般元件的參數包括 DC 及 AC，在 DC 部分主要針對各個尺寸之元件 IV curve 進行
fitting，透過適當的 DC 參數可以準確描述元件的在各個偏壓點下之電性如 sub-threshold 
swing、body effect、gm、Vth、Idsat 及 DIBL 等，而一完整之 DC 模型參數可正確描述元件
 10
 
(a) Initial State 
 
(b) Erase state 
圖 11：模擬與量測之 ID-VG Fitting 圖，(a) Initial；(b) Erase state 
 
(a) Initial State 
 12
 Sensing 
Reference
Sensing 
Amplifier
NOI Memory Cell
NOI Reference Cell
DATA 
OUT 0
or
1
SA_ENABLE
Ref_WL
WL
 14
圖 14：電流比較電路架構 
ers with gate-to-drain NOI”, IEEE Trans. Electron Devices, VOL. 51, 
nd thermal 
d some applications,” IEEE TRANSACTION on Electron 
ction in 
ky-Electron model of channel hot electron emission,” in IEDM Tech. Dig., 1979, 
 TRANSACTIONS ON ELECTRON DEVICES, VOL. 
 
Memory Erase,” IEEE Trans. Electron Devices, VOL. 51, NO. 10, pp. 1593-1599, Oct. 2004. 
五、  參考文獻 
[1] Chien-Sheng Hsieh, Pai-Chu Kao, Chia-Sung  Chiu, Chih-Hsueh Hon, Chen-Chia Fan, 
Wei-Chain Kung, Zih-Wun Wang, Erik S. Jeng, “NVM characteristics of single-MOSFET 
cells using nitride spac
pp. 1811-1817, 2004. 
[2] S. H. Voldman, J. A. Bracchitta, and J. Fitagerald, “Band-to-Band tunneling a
generation gate-induced drain leakage,” Proc. Device Res. Conf., paper A-8, 1998. 
[3] T. Endoh, R. Shirota, M. Momodomi, and F. Masuoka, “An accurate model of subbreakdown 
due to band-to-band tunneling an
Devices, vol. 37, p.290, Jan. 1990 
[4] S. Tam, P-K Ko. And C. Hu, “Lucky-Electron Model of Channel Hot-electron inje
MOSFET’s,” IEEE Trans. Electron Devices, Vol. ED-31, No. 9, pp. 1116-1125, 1984 
[5] C. Hu, “Luc
pp. 22–25. 
[6] Tam, S., Ping-Keung Ko, Chenming Hu, Muller, R.S. “Correlation Between Substrate and 
Gate Currents in MOSFET‘s” IEEE
ED-29, NO. 11, NOVEMBER 1982 
[7] Luca Larcher, Paolo Pavan, and Boaz Eitan, “On the Physical Mechanism of the NROM
100 年度專題研究計畫研究成果彙整表 
計畫主持人：鄭湘原 計畫編號：100-2221-E-033-056- 
計畫名稱：NOI 非揮發性記憶體元件應用於 FPGA 之研究(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 1 2 100% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 4 4 100%  
博士生 1 1 100%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 1 2 100%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
