:PROPERTIES:
:ID:       18af8452-9c2d-4701-a9c4-ce351ac7d1bf
:END:
#+TITLE: Reduced Instruction Set Computer
#+AUTHOR: Evgeny Simonenko
#+LANGUAGE: Russian
#+LICENSE: CC BY-SA 4.0
#+DATE: 2024-12-24
#+FILETAGS: :computer-architecture:isa:

*Reduced Instruction Set Computer* (RISC) -- переводится как вычислитель с сокращённым набором команд. Это концепция программной архитектуры процессора, предполагающая реализацию в её [[id:2d63b633-f0c3-44e4-a117-bd277255ab23][ISA]] только наиболее часто используемых команд. Есть и другие особенности, такие как отказ от выполнения операций с данным в [[id:0a438d7f-f260-4a7f-83a9-f568eb2489f0][памяти]]. Для этого данные из памяти должны быть сначала загружены в регистры, а после выполнения операций сохранены обратно в память. Поэтому архитектуры RISC обычно имеют увеличенное количество регистров процессора.

* Resources

- [[https://ru.wikipedia.org/wiki/RISC][Wikipedia [RU]​]]
- [[https://en.wikipedia.org/wiki/Reduced_instruction_set_computer][Wikipedia [EN]​]]
