<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1602437583">
  <File Type="REPORTS-TCL" Name="design_1_wrapper_reports.tcl"/>
  <File Type="PA-TCL" Name="design_1_wrapper.tcl"/>
  <File Type="RDS-DCP" Name="design_1_wrapper.dcp"/>
  <File Type="RDS-RDS" Name="design_1_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="design_1_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="design_1_wrapper_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/clk_divider.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../clk_divider.vhd"/>
        <Attr Name="ImportTime" Val="1602412263"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/rx_mod_rtl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rx_mod_rtl.vhd"/>
        <Attr Name="ImportTime" Val="1602412273"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/tx_mod_fsm.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../tx_mod_fsm.vhd"/>
        <Attr Name="ImportTime" Val="1602412288"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/RAMController.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../RAMController.vhd"/>
        <Attr Name="ImportTime" Val="1602412159"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/RAM16x8.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../RAM16x8.vhd"/>
        <Attr Name="ImportTime" Val="1602412150"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/hdl/design_1_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Journal2_sources/uart_loop_mod_fsm.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../uart_loop_mod_fsm.vhd"/>
        <Attr Name="ImportTime" Val="1602412301"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="design_1_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Journal2_sources/const1.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../const1.xdc"/>
        <Attr Name="ImportTime" Val="1602412333"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="design_1_rx_mod_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_clk_divider_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_RAM16x8_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_RAMController_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_tx_mod_0_0"/>
</GenRun>
