Fitter report for IIR_filter
Mon Oct 21 12:26:54 2019
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 21 12:26:54 2019         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; IIR_filter                                    ;
; Top-level Entity Name              ; IIR_filter                                    ;
; Family                             ; Cyclone IV GX                                 ;
; Device                             ; EP4CGX15BF14C6                                ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 364 / 14,400 ( 3 % )                          ;
;     Total combinational functions  ; 364 / 14,400 ( 3 % )                          ;
;     Dedicated logic registers      ; 49 / 14,400 ( < 1 % )                         ;
; Total registers                    ; 49                                            ;
; Total pins                         ; 28 / 81 ( 35 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0                                             ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                                 ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                                 ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                                 ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 3 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; DOUT[0]  ; Incomplete set of assignments ;
; DOUT[1]  ; Incomplete set of assignments ;
; DOUT[2]  ; Incomplete set of assignments ;
; DOUT[3]  ; Incomplete set of assignments ;
; DOUT[4]  ; Incomplete set of assignments ;
; DOUT[5]  ; Incomplete set of assignments ;
; DOUT[6]  ; Incomplete set of assignments ;
; DOUT[7]  ; Incomplete set of assignments ;
; DOUT[8]  ; Incomplete set of assignments ;
; DOUT[9]  ; Incomplete set of assignments ;
; DOUT[10] ; Incomplete set of assignments ;
; DOUT[11] ; Incomplete set of assignments ;
; VOUT     ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; RST_n    ; Incomplete set of assignments ;
; DIN[6]   ; Incomplete set of assignments ;
; VIN      ; Incomplete set of assignments ;
; DIN[5]   ; Incomplete set of assignments ;
; DIN[4]   ; Incomplete set of assignments ;
; DIN[3]   ; Incomplete set of assignments ;
; DIN[2]   ; Incomplete set of assignments ;
; DIN[1]   ; Incomplete set of assignments ;
; DIN[0]   ; Incomplete set of assignments ;
; DIN[7]   ; Incomplete set of assignments ;
; DIN[8]   ; Incomplete set of assignments ;
; DIN[10]  ; Incomplete set of assignments ;
; DIN[9]   ; Incomplete set of assignments ;
; DIN[11]  ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 481 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 481 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 471     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/tesla/Storage/Linux/Scrivania/Progetti_work/git/ISA_lab/Lab1/4_Design_and_Sim/sim/IIR_filter.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 364 / 14,400 ( 3 % )  ;
;     -- Combinational with no register       ; 315                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 49                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 104                   ;
;     -- 3 input functions                    ; 157                   ;
;     -- <=2 input functions                  ; 103                   ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 196                   ;
;     -- arithmetic mode                      ; 168                   ;
;                                             ;                       ;
; Total registers*                            ; 49 / 14,733 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 49 / 14,400 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 25 / 900 ( 3 % )      ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 28 / 81 ( 35 % )      ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )        ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )        ;
; Global signals                              ; 1                     ;
; M9Ks                                        ; 0 / 60 ( 0 % )        ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )   ;
; PLLs                                        ; 0 / 3 ( 0 % )         ;
; Global clocks                               ; 1 / 20 ( 5 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )         ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 3% / 2% / 4%          ;
; Maximum fan-out node                        ; RST_n~input           ;
; Maximum fan-out                             ; 51                    ;
; Highest non-global fan-out signal           ; RST_n~input           ;
; Highest non-global fan-out                  ; 51                    ;
; Total fan-out                               ; 1281                  ;
; Average fan-out                             ; 2.67                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 364 / 14400 ( 2 % )  ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 315                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 49                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 104                  ; 0                              ;
;     -- 3 input functions                    ; 157                  ; 0                              ;
;     -- <=2 input functions                  ; 103                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 196                  ; 0                              ;
;     -- arithmetic mode                      ; 168                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 49                   ; 0                              ;
;     -- Dedicated logic registers            ; 49 / 14400 ( < 1 % ) ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 25 / 900 ( 2 % )     ; 0 / 900 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 28                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                    ; 0                              ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 23 ( 4 % )       ; 0 / 23 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1276                 ; 5                              ;
;     -- Registered Connections               ; 459                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 15                   ; 0                              ;
;     -- Output Ports                         ; 13                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK     ; J7    ; 3A       ; 16           ; 0            ; 14           ; 49                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[0]  ; G9    ; 6        ; 33           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[10] ; A10   ; 7        ; 16           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[11] ; F11   ; 6        ; 33           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[1]  ; B13   ; 7        ; 26           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[2]  ; N6    ; 3        ; 12           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[3]  ; A13   ; 7        ; 26           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[4]  ; M9    ; 4        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[5]  ; N9    ; 4        ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[6]  ; A8    ; 8        ; 12           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[7]  ; A12   ; 7        ; 20           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[8]  ; A9    ; 7        ; 16           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DIN[9]  ; C8    ; 7        ; 22           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RST_n   ; L5    ; 3        ; 14           ; 0            ; 7            ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; VIN     ; L9    ; 4        ; 24           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DOUT[0]  ; B10   ; 7        ; 24           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[10] ; B6    ; 8        ; 14           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[11] ; M11   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[1]  ; B11   ; 7        ; 24           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[2]  ; E13   ; 6        ; 33           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[3]  ; B8    ; 7        ; 22           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[4]  ; F9    ; 6        ; 33           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[5]  ; A11   ; 7        ; 20           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[6]  ; K8    ; 4        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[7]  ; K9    ; 4        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[8]  ; N4    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DOUT[9]  ; N8    ; 4        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; VOUT     ; C6    ; 8        ; 14           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; N4       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; DOUT[8]          ; Dual Purpose Pin          ;
; N5       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; A5       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 4 / 8 ( 50 % )   ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 4 / 12 ( 33 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 5 ( 60 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; DIN[6]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 81         ; 7        ; DIN[8]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 82         ; 7        ; DIN[10]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 79         ; 7        ; DOUT[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 80         ; 7        ; DIN[7]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 73         ; 7        ; DIN[3]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; DOUT[10]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; DOUT[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; DOUT[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 75         ; 7        ; DOUT[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; DIN[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; VOUT                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; DIN[9]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; DOUT[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; DOUT[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F10      ; 62         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F11      ; 61         ; 6        ; DIN[11]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; DIN[0]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G10      ; 59         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J7       ; 30         ; 3A       ; CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; DOUT[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 36         ; 4        ; DOUT[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 47         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 54         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RST_n                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; VIN                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 49         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 31         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; DIN[4]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; DOUT[11]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; DOUT[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; DIN[2]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 33         ; 4        ; DOUT[9]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 34         ; 4        ; DIN[5]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 39         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; HCSL                             ; 0 pF  ; Not Available                      ;
; 3.3-V PCML                       ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |IIR_filter                                       ; 364 (0)     ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 28   ; 0            ; 315 (0)      ; 0 (0)             ; 49 (0)           ; |IIR_filter                                                                                                                                              ;              ;
;    |IIR_filter_gen:filter|                        ; 364 (35)    ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 315 (35)     ; 0 (0)             ; 49 (0)           ; |IIR_filter|IIR_filter_gen:filter                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                            ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 59 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (33)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_gkh:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_kkh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated ;              ;
;       |lpm_mult:Mult1|                            ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 44 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (18)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_gkh:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_kkh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated ;              ;
;       |lpm_mult:Mult2|                            ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 59 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (33)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_hkh:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_lkh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated ;              ;
;       |lpm_mult:Mult3|                            ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 56 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (24)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_jkh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_ekh:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ;              ;
;       |lpm_mult:Mult4|                            ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 8 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 60 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (26)      ; 0 (0)             ; 8 (8)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_gkh:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_kkh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |IIR_filter|IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated ;              ;
;       |register_nbit:Reg_ctrl_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_ctrl_1                                                                                               ;              ;
;       |register_nbit:Reg_ctrl_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_ctrl_2                                                                                               ;              ;
;       |register_nbit:Reg_delay_1|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_delay_1                                                                                              ;              ;
;       |register_nbit:Reg_delay_2|                 ; 20 (20)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (12)          ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_delay_2                                                                                              ;              ;
;       |register_nbit:Reg_in|                      ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_in                                                                                                   ;              ;
;       |register_nbit:Reg_out|                     ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |IIR_filter|IIR_filter_gen:filter|register_nbit:Reg_out                                                                                                  ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; DOUT[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VOUT     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST_n    ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; DIN[6]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; VIN      ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; DIN[5]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[4]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[3]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[2]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[1]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[0]   ; Input    ; --            ; (6) 2225 ps   ; --                    ; --  ; --   ;
; DIN[7]   ; Input    ; --            ; (6) 2219 ps   ; --                    ; --  ; --   ;
; DIN[8]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DIN[10]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DIN[9]   ; Input    ; (6) 2219 ps   ; --            ; --                    ; --  ; --   ;
; DIN[11]  ; Input    ; (6) 2225 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; CLK                                                                ;                   ;         ;
; RST_n                                                              ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]     ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]    ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]~13  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out~0   ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~0  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~1  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~2  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~3  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~4  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~5  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~6  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~7  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~8  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~9  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~10 ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~11 ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~0  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~1  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~2  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~3  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~4  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~5  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~6  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~7  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~8  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~9  ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~10 ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~11 ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~0       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]~1   ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~2       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~3       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~4       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~5       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~6       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~7       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~8       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~9       ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~10      ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~11      ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~12      ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out~0   ; 1                 ; 6       ;
; DIN[6]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~0       ; 0                 ; 6       ;
; VIN                                                                ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]~1   ; 1                 ; 6       ;
;      - IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out~0   ; 1                 ; 6       ;
; DIN[5]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~2       ; 0                 ; 6       ;
; DIN[4]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~3       ; 0                 ; 6       ;
; DIN[3]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~4       ; 0                 ; 6       ;
; DIN[2]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~5       ; 0                 ; 6       ;
; DIN[1]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~6       ; 0                 ; 6       ;
; DIN[0]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~7       ; 1                 ; 6       ;
; DIN[7]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~8       ; 1                 ; 6       ;
; DIN[8]                                                             ;                   ;         ;
; DIN[10]                                                            ;                   ;         ;
; DIN[9]                                                             ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~11      ; 0                 ; 6       ;
; DIN[11]                                                            ;                   ;         ;
;      - IIR_filter_gen:filter|register_nbit:Reg_in|data_out~12      ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                                        ; PIN_J7             ; 49      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]~1  ; LCCOMB_X17_Y23_N26 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]~13 ; LCCOMB_X18_Y25_N28 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RST_n                                                      ; PIN_L5             ; 51      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_J7   ; 49      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RST_n~input                                                                                                                                          ; 51      ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]~13                                                                                           ; 35      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]                                                                                          ; 21      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]                                                                                          ; 21      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]                                                                                          ; 21      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]                                                                                          ; 21      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]                                                                                          ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10]                                                                                         ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]                                                                                          ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]                                                                                          ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]                                                                                          ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]                                                                                          ; 20      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10]                                                                                         ; 18      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11]                                                                                         ; 18      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]                                                                                          ; 18      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]                                                                                          ; 18      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11]                                                                                         ; 17      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]                                                                                          ; 17      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]                                                                                          ; 16      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]                                                                                          ; 16      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]                                                                                          ; 16      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]                                                                                          ; 16      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]                                                                                          ; 15      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]                                                                                          ; 15      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]                                                                                          ; 15      ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]                                                                                          ; 14      ;
; IIR_filter_gen:filter|v[9]~18                                                                                                                        ; 13      ;
; IIR_filter_gen:filter|v[8]~16                                                                                                                        ; 13      ;
; IIR_filter_gen:filter|v[5]~10                                                                                                                        ; 13      ;
; IIR_filter_gen:filter|v[4]~8                                                                                                                         ; 13      ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]~1                                                                                            ; 12      ;
; IIR_filter_gen:filter|v[10]~20                                                                                                                       ; 12      ;
; IIR_filter_gen:filter|v[6]~12                                                                                                                        ; 12      ;
; IIR_filter_gen:filter|v[11]~22                                                                                                                       ; 11      ;
; IIR_filter_gen:filter|v[7]~14                                                                                                                        ; 11      ;
; IIR_filter_gen:filter|v[3]~6                                                                                                                         ; 10      ;
; IIR_filter_gen:filter|v[2]~4                                                                                                                         ; 10      ;
; IIR_filter_gen:filter|v[1]~2                                                                                                                         ; 10      ;
; IIR_filter_gen:filter|v[0]~0                                                                                                                         ; 9       ;
; VIN~input                                                                                                                                            ; 2       ;
; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]                                                                                           ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][12]~14                                                                             ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][10]~13                                                                             ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][11]~12                                                                             ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][12]~11                                                                             ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][10]                                                                                ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][11]                                                                                ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][1]~10                                                                              ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][1]~5                                                                               ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][13]~0                                                                              ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][11]                                                                                ; 2       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][12]~0                                                                              ; 2       ;
; DIN[11]~input                                                                                                                                        ; 1       ;
; DIN[9]~input                                                                                                                                         ; 1       ;
; DIN[10]~input                                                                                                                                        ; 1       ;
; DIN[8]~input                                                                                                                                         ; 1       ;
; DIN[7]~input                                                                                                                                         ; 1       ;
; DIN[0]~input                                                                                                                                         ; 1       ;
; DIN[1]~input                                                                                                                                         ; 1       ;
; DIN[2]~input                                                                                                                                         ; 1       ;
; DIN[3]~input                                                                                                                                         ; 1       ;
; DIN[4]~input                                                                                                                                         ; 1       ;
; DIN[5]~input                                                                                                                                         ; 1       ;
; DIN[6]~input                                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out~0                                                                                            ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~12                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~11                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~10                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~9                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~8                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~7                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~6                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~5                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~4                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~3                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~2                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out~0                                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~11                                                                                          ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~10                                                                                          ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~9                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~8                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~7                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~6                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~5                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~4                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~3                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~2                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~1                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out~0                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~11                                                                                          ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~10                                                                                          ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~9                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~8                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~7                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~6                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~5                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~4                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~3                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~2                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~1                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out~0                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out~0                                                                                            ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][13]~14                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][12]~19                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][11]~18                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][11]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][13]~13                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][8]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][12]~17                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][8]~18                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][8]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][12]~12                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][7]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][11]~16                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][7]~17                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][7]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][11]~11                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][6]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~15                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][6]~16                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][6]~10                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][5]~14                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~13                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][5]~15                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][5]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][13]~9                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][1]~12                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][2]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][3]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[2][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]                                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]                                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~11                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][1]~10                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][6]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][2]~9                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~8                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~7                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~6                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~4                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~3                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~2                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~1                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~0                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][11]~15                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][11]~10                                                                             ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]                                                                                               ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]                                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][2]~14                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][3]~13                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][4]~12                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][5]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][6]~11                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|_~1                                                                                          ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[2][10]~10                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][4]~9                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][5]~8                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][6]~7                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][2]~6                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][7]~5                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][3]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][5]~4                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][10]~3                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][6]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][11]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|_~0                                                                                          ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[0][12]~2                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][10]~1                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][11]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|romout[1][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][7]~9                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][8]~8                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][7]~7                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][8]~6                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][9]~5                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][10]~4                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][11]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][7]~3                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[0][12]~2                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][8]~1                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][11]~0                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[1][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|romout[2][10]                                                                                ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]                                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][2]~9                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][3]~8                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[2][4]~7                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][5]~6                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][6]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][2]~4                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][7]~3                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][3]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][8]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[0][9]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][5]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][6]~2                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][7]~1                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|romout[1][8]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][2]~8                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][3]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[2][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][5]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][6]~7                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][2]~6                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][7]~5                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][3]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][8]~4                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][4]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][9]~3                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][5]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][10]~2                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][6]~1                                                                               ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][11]~0                                                                              ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][7]                                                                                 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[0][12]                                                                                ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|romout[1][8]                                                                                 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]~32                                                                                          ; 1       ;
; IIR_filter_gen:filter|Add2~20                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]~31                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]~30                                                                                           ; 1       ;
; IIR_filter_gen:filter|Add2~19                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|Add2~18                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~24 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]~29                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]~28                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~24 ; 1       ;
; IIR_filter_gen:filter|Add2~17                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|Add2~16                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~24 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~23 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~22 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]~27                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]~26                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~23 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~22 ; 1       ;
; IIR_filter_gen:filter|Add2~15                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|Add2~14                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~23 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~22 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~21 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~20 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]~25                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]~24                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~21 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~20 ; 1       ;
; IIR_filter_gen:filter|Add2~13                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|Add2~12                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~21 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~20 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~19 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~18 ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]~23                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]~22                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~19 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~18 ; 1       ;
; IIR_filter_gen:filter|Add2~11                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|Add2~10                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~19 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~18 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~17 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~16 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~24                      ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]~21                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]~20                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~17 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~16 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~24                      ; 1       ;
; IIR_filter_gen:filter|Add2~9                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|Add2~8                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~17 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~16 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~24                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~15 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~14 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~23                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~22                      ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]~19                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]~18                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~15 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~14 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~23                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~22                      ; 1       ;
; IIR_filter_gen:filter|Add2~7                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|Add2~6                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~15 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~14 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~23                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~22                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~13 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~12 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~21                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~20                      ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]~17                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]~16                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~13 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~12 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~21                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~20                      ; 1       ;
; IIR_filter_gen:filter|Add2~5                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|Add2~4                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~13 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~12 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~21                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~20                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~11 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~10 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~19                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~18                      ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]~15                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]~14                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~11 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~10 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~19                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~18                      ; 1       ;
; IIR_filter_gen:filter|Add2~3                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|Add2~2                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~11 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~10 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~19                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~18                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~9  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~8  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~17                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~16                      ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]~12                                                                                           ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]~11                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~9  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~8  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~7  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~5  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~3  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~1  ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[11]~22                                                                                                           ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~30 ; 1       ;
; IIR_filter_gen:filter|v[10]~21                                                                                                                       ; 1       ;
; IIR_filter_gen:filter|v[9]~19                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[10]~21                                                                                                           ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[10]~20                                                                                                           ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[9]~19                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[9]~18                                                                                                            ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~29 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~28 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~27 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~26 ; 1       ;
; IIR_filter_gen:filter|v[8]~17                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[8]~17                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[8]~16                                                                                                            ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~25 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~24 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~24 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~17                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~16                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~15                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~14                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~13                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~12                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~11                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~10                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~9                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~8                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~7                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~5                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~3                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~1                       ; 1       ;
; IIR_filter_gen:filter|v[7]~15                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[7]~15                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[7]~14                                                                                                            ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~23 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~22 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~30                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~23 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~22 ; 1       ;
; IIR_filter_gen:filter|v[6]~13                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|v[5]~11                                                                                                                        ; 1       ;
; IIR_filter_gen:filter|v[4]~9                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|v[3]~7                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|v[2]~5                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|v[1]~3                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|v[0]~1                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[6]~13                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[6]~12                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[5]~11                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[5]~10                                                                                                            ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[4]~9                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[4]~8                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[3]~7                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[3]~6                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[2]~5                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[2]~4                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[1]~3                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[1]~2                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[0]~1                                                                                                             ; 1       ;
; IIR_filter_gen:filter|v1a0_piu_v2a1[0]~0                                                                                                             ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~21 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~20 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~19 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~18 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~17 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~16 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~15 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~14 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~13 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~12 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~11 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~10 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~9  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~8  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~7  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~5  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~3  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated|op_1~1  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~29                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~28                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~27                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~26                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~25                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~24                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~23                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~22                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~21                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~20                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~19                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~18                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~17                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~16                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~15                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~14                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~13                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~12                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~11                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~10                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~9                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~8                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~7                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~5                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~3                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~1                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~21 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~20 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~19 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~18 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~17 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~16 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~15 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~14 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~13 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~12 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~11 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~10 ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~9  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~8  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~7  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~5  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~3  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~1  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~24                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~23                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~22                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~21                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~20                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~19                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~18                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~17                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~16                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~15                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~14                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~13                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~12                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~11                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~10                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~9                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~8                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~7                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~5                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~3                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~1                       ; 1       ;
; IIR_filter_gen:filter|Add2~1                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|Add2~0                                                                                                                         ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~9  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~8  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~7  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~5  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~3  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_kkh:auto_generated|op_1~1  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~17                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~16                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~15                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~14                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~13                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~12                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~11                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~10                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~9                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~8                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~7                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~5                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~3                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~1                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~7  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~6  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~5  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~3  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated|op_1~1  ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~15                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~14                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~13                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~12                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~11                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~10                      ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~9                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~8                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~7                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~5                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~3                       ; 1       ;
; IIR_filter_gen:filter|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated|op_1~1                       ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]                                                                                             ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]                                                                                              ; 1       ;
; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]                                                                                              ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Interconnect Usage Summary                                 ;
+-----------------------------------+------------------------+
; Interconnect Resource Type        ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 436 / 42,960 ( 1 % )   ;
; C16 interconnects                 ; 25 / 1,518 ( 2 % )     ;
; C4 interconnects                  ; 272 / 26,928 ( 1 % )   ;
; Direct links                      ; 131 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 42 / 14,400 ( < 1 % )  ;
; R24 interconnects                 ; 7 / 1,710 ( < 1 % )    ;
; R4 interconnects                  ; 180 / 37,740 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.56) ; Number of LABs  (Total = 25) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.64) ; Number of LABs  (Total = 25) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.96) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 10                           ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.40) ; Number of LABs  (Total = 25) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 0                            ;
; 9                                                ; 5                            ;
; 10                                               ; 2                            ;
; 11                                               ; 1                            ;
; 12                                               ; 4                            ;
; 13                                               ; 1                            ;
; 14                                               ; 0                            ;
; 15                                               ; 0                            ;
; 16                                               ; 8                            ;
; 17                                               ; 0                            ;
; 18                                               ; 1                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.88) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 13           ; 0            ; 0            ; 15           ; 0            ; 13           ; 15           ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 15           ; 28           ; 28           ; 13           ; 28           ; 15           ; 13           ; 28           ; 28           ; 28           ; 15           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DOUT[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VOUT               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VIN                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 21 12:26:46 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off IIR_filter -c IIR_filter
Warning: Parallel compilation is not licensed and has been disabled
Info: Automatically selected device EP4CGX15BF14C6 for design IIR_filter
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CGX30BF14C6 is compatible
    Info: Device EP4CGX22BF14C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_NCEO~ is reserved at location N5
    Info: Pin ~ALTERA_DATA0~ is reserved at location A5
    Info: Pin ~ALTERA_ASDO~ is reserved at location B5
    Info: Pin ~ALTERA_NCSO~ is reserved at location C5
    Info: Pin ~ALTERA_DCLK~ is reserved at location A4
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning: No exact pin location assignment(s) for 28 pins of 28 total pins
    Info: Pin DOUT[0] not assigned to an exact location on the device
    Info: Pin DOUT[1] not assigned to an exact location on the device
    Info: Pin DOUT[2] not assigned to an exact location on the device
    Info: Pin DOUT[3] not assigned to an exact location on the device
    Info: Pin DOUT[4] not assigned to an exact location on the device
    Info: Pin DOUT[5] not assigned to an exact location on the device
    Info: Pin DOUT[6] not assigned to an exact location on the device
    Info: Pin DOUT[7] not assigned to an exact location on the device
    Info: Pin DOUT[8] not assigned to an exact location on the device
    Info: Pin DOUT[9] not assigned to an exact location on the device
    Info: Pin DOUT[10] not assigned to an exact location on the device
    Info: Pin DOUT[11] not assigned to an exact location on the device
    Info: Pin VOUT not assigned to an exact location on the device
    Info: Pin CLK not assigned to an exact location on the device
    Info: Pin RST_n not assigned to an exact location on the device
    Info: Pin DIN[6] not assigned to an exact location on the device
    Info: Pin VIN not assigned to an exact location on the device
    Info: Pin DIN[5] not assigned to an exact location on the device
    Info: Pin DIN[4] not assigned to an exact location on the device
    Info: Pin DIN[3] not assigned to an exact location on the device
    Info: Pin DIN[2] not assigned to an exact location on the device
    Info: Pin DIN[1] not assigned to an exact location on the device
    Info: Pin DIN[0] not assigned to an exact location on the device
    Info: Pin DIN[7] not assigned to an exact location on the device
    Info: Pin DIN[8] not assigned to an exact location on the device
    Info: Pin DIN[10] not assigned to an exact location on the device
    Info: Pin DIN[9] not assigned to an exact location on the device
    Info: Pin DIN[11] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'IIR_filter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLK~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 27 (unused VREF, 2.5V VCCIO, 14 input, 13 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y21 to location X21_Y31
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin CLK uses I/O standard 2.5 V at J7
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 358 megabytes
    Info: Processing ended: Mon Oct 21 12:26:55 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


