현재로서 5나노 이하의 공정에서 그나마 양산 수율을 제일 높게 가져가고 있는 것은 역시 TSMC다. 아직까지는 현재 양산 공정으로는 최선단 공정인 N5에 대한 수요가 폭발적이어서 3 나노 공정에 투입했어야 하는 CAPEX 비용 대부분을 N5 공정 확장에 투입하기도 했다 (수요 대부분은 애플, AMD, NVIDIA, 미디어텍 등). 실제로 T사는 올 상반기에 N5 공정을 조금 더 확장하여 (25% 이상 캐파 확장), 급증하는 수요에 대응하겠다는 계획을 발표하기도 했다 (주로 애플의 A15, 16, NVIDIA의 호퍼/에이다 러브에이스, 미디어텍의 디멘시티 9000 대응). 대략 12인치 웨이퍼 기준, 월 14-15만 장 수준의 캐파가 될 것으로 보인다. 그렇지만 T사 역시 장기적으로는 N5 공정, N7 공정의 비율을 줄여가는 동시에 조금씩 N3 공정으로 이동할 것으로 보인다. N5 공정에 비해 적어도 트랜지스터 밀도가 60% 이상 높은 N3E 공정이 이미 상반기에 완성되었고, 이를 바탕으로 아마 TSMC는 N3 공정 (N3E 공정에 비해 EUV 레이어 숫자를 늘려서 트랜지스터 밀도를 10% 이상 높인 공정)을 2024년 후반기쯤에는 가져갈 수 있을 것으로 보인다. 

T사 입장에서 위기이자 기회는, 그들이 추구하는 N3 공정까지의 기본 스펙은 여전히 FinFET이라는 것이다. 기회가 될 수 있는 점은 이전 공정의 노하우 (유전재료, form factor, 노광 조건 등)를 비교적 쉽게 차용할 수 있다는 것. 그러나 위기는 이전 공정만큼의 수율이 절대 나올 수 없다는 점이다. T사 내부의 정보를 종합해 보면 T사의 N3E 공정 수율 역시 50% 미만인 것으로 보이며, 이는 그나마 가장 간단한 수준의 die에 대해서만 적용한 것임에도 겨우 보이고 있는 수치임을 생각해 볼 때, 실제 각 고객사가 요구하는 다양한 컴포넌트들이 들어갈 경우, 실 수율은 더 떨어질 수 밖에 없을 것으로 보인다. 실제로 애플은 자사의 A16을 N3 혹은 N3E 공정을 통해 생산할 계획을 가지고 있었지만, 현재로서는 양산 수율이 단가 기준에 맞지 않아, N5 공정의 옆그레이드판인 N4 공정을 거칠 것임도 알려져 있다. 다만 T사 입장에서 자신감을 가질 수 있는 부분은 2020년 4분기부터 본격화된 N5 공정의 안정화가 꾸준히 이루어지고 있고, 2021년 4분기에는 5나노 공정의 이익 점유율이 전체의 1/4에 달할 정도가 되었다는 것인데, 이는 그만큼 고단가의 공정 점유율이 높아졌다는 것을 의미하므로, 손에 쥘 수 있는 현금이 더 풍족해졌다는 것을 의미한다. 당연히 이 현금은 다시 설비 투자 확장으로 이어질 것인데, N5 확장은 물론, N4, 그리고 N3의 양산 안정화에 대거 투입될 것이다. 

삼성의 경우 현재 7나노, 5나노 공정 모두 예상했던 수율에 한참 못 미치는 수준을 보이고 있는데 (정보를 종합하면 7나노는 35% 이하, 5나노는 20% 이하), 이러한 수율은 주요 고객사의 단가 기준에 맞지도 않을 뿐더러, 양산 캐파의 잇점을 누릴 수 없게 되기 때문에 애써 확보한 주요 고객사의 차기 물량을 T사에게 뺏기게 되는 결과를 가져오고 있다. 삼성은 파운드리 사업에 비교적 늦게 뛰어들었음에도 불구하고 T에 버금가는 CAPEX 비용을 기록할 정도로 공격적인 투자를 지난 3년 간 이어 왔고, 특히 2023년을 기점으로 T사보다 먼제 3 나노 공정 양산에 들어가는 것이 목표였지만, 현재로서는 잡히지 않는 수율 문제 때문에 3나노 공정의 양산은 적어도 2년 뒤로 미룰 수 밖에 없지 않을까 예상된다.

삼성이 추구하는 3 나노 공정은 T사와는 달리, 본격적으로 FinFET 시대와는 안녕을 고한다. FinFET에서 GAAFET으로 가면서 트랜지스터 밀도는 비슷하게 가되, 전력 소모율을 절반 이하로, 그리고 그와 동시에 열전달 효율도 20% 이상 향상시키는 것을 목표로 한다. 목표대로만 만들어진다면 확실히 T사의 FinFET 3나노 공정에 비해 여러 장점이 있을 것임에는 틀림 없다. 다만 GAAFET의 form factor를 실현할 수 있는지에 대한 기술적 실증 가능성과 별개로, 애초에 5나노 공정부터 10%의 수율에 가로 막혀 있는 상황이기 때문에, 3 나노 공정의 양산에 충분히 투입되어야 하는 CAPEX 비용이 다시 5나노, 7나노 공정으로 되돌려지고 있다는 것이다. 그리고 그 과정에서 예상치 못 했던 공정 추가 비용, 인스펙션 비용, 장비 개조 및 안정화 딜레이에 따른 비용이 추가되고 있다.

삼성 입장에서 안 좋은 소식은 삼성이 주춤하고 있는 사이, T사는 추가로 확보한 고객, 그리고 더 높인 단가에서 발생한 추가 이익을 다시 선단 공정의 CAPEX로 투입하고 있다는 것이다. TSMC는 2020년 기준, CAPEX가 170억 달러 정도였는데, 그 중 60% 이상이 7 나노, 5나노 선단 공정 안정화 및 확장에 투입되었다. T사는 2020, 2021년 2년 동안 기록한 기록적인 수익을 바탕으로, 2022년이 되자 CAPEX 투입을 400억 달러로 급증시켰는데, 당연히 이 대부분은 N5, N4, 그리고 N3 공정의 양산과 확장에, 그리고 일부는 본격적으로 GAAFET으로 넘어가게 될 N2 공정 테스트로 들어가게 된다. 이와 동시에 미국의 인텔은 대규모 투자를 18A 공정에 투입하며 삼성을 압박하고 있기도 하다. 인텔도 2020년 40억 달러 수준이었던 CAPEX 투입을, 2022년에는 260억 달러 수준으로 급증시켰으며, 미국 정부의 반도체 투자 정책 강화의 물살을 타고 이 투자 기조를 향후 몇 년 동안 계속 유지할 것으로 보인다. 물론 인텔의 투자자 삼성을 초과한다고 해서 인텔이 바로 3 나노 이하 공정에서의 파운드리 경쟁력을 갖추게 될 것이라 기대하기는 난망이지만, 이러한 투자가 향후 5년 이상 지속될 경우, 업계의 2인자가 바뀔 수도 있는 것을 감안해야 한다. 실제로 인텔은 2025년 이전에 18A 공정으로 가는 것을 추진하고 있을 정도다. 삼성의 경우 2020년 100억 달러에서, 2022년에도 130억 달러 수준으로 소량 증가하는데 그쳤는데, 이는 삼성이 예상했던 것과는 다르게 7 나노, 그리고 5 나노 공정에서의 수율이 기대에 한참 못 미쳐 그로 인해 악화된 수익성, 그리고 고객의 선주문량 확보가 줄어들었기 때문으로 보인다. 삼성의 양산 테스트 역시 3 나노는 아직 무리고, 그나마 4LPX, 4LPE 정도에서 정체된 것으로 보이며, 4나노 공정에서의 트랜지스터 밀도 향상 수치가 기대 이하, 그나마 유전 재료의 퀄리티 강화가 쉽지 않아서 전력 소모율도 기대 이하로 나오고 있는 것으로 보인다. 

삼성 입장에서는 세계 최초로 시도하는 GAAFET 으로의 폼팩터 전환이 일종의 게임 체인저가 될 것으로 기대했지만, 이전 세대 공정에서 기술 성숙도가 충분치 않은 상황에서 3 나노 GAAFET 공정의 수율 역시 10%대를 벗어나기 어려워 보인다는 것이 딜레마다. 전통적으로 삼성은 공정 단계에서의 기술적 우위를 앞세워 양산까지 선형으로 이어지는 전략을 추구하면서 경쟁사를 압도하는 전략을 취해 왔지만, 파운드리 분야에서는 전인미답의 영역에 먼저 발을 들여 놓는 모험을 시도한 결과가 크게 기준에 못 미치는 것으로 보이고 있어, 기술적 우위를 살리기 어려운 상황이다. 4나노 공정에서마저 (소문이 사실이라면) 35% 이하의 수율을 기록하고 있을 정도라면 (그래서 아마도 4LPX 공정 (5LPP와 사실상 동일)을 활용하는 퀄컴의 스냅드래곤 8Gen1 물량이 철수된 것으로 추측), 아예 폼팩터가 바뀌는 3나노 공정에서의 수율은 정말 최악의 경우 한 자리수 %가 될 수도 있다는 것이다. 수율의 악화는 수익성의 악화는 물론, 파운드리라는 사업의 특성상 고객사가 파운드리에 대해 갖는 품질 신뢰 수준이 저하되는 것을 야기한다. 고객사 생태계를 형성하는 것이 파운드리 사업의 주요 관건인데, 이 부분에서 밀리면 수익의 악화보다 사실 더 뼈아픈 손실을 입게되는 구조다. 당초 목표했던 2023년은 커녕, 그나마 현실적으로 연기했던 2024년 3 나노 GAP 양산은 아마도 확실히 어려울 것이고, 수율 기준을 50% 수준으로 목표로 잡는다면 현재 추세로는 2025년 하반기 정도에야 비로소 양산해볼만한 수율이 잡히지 않을까 추측된다. 

사실 3나노 이하의 공정에서 양산이 충분히 가능할지 여부는 삼성만 안고 있는 문제는 아니다. T사 역시, 3나노 공정의 실제 양산 돌입 시기는 매년 뒤로 미뤄지고 있고, 실제로 T사의 2나노 공정의 경우, 당초 계획보다 1.5 년 이상 미뤄진 상황이다. (2025년 하반기 정도가 현재 목표. 아마 첫 고객은 애플이 될 것임.) 인텔은 2나노 공정에 해당하는 18A, 14A에서의 리더쉽을 되찾기 위해 막대한 투자를 하고 있지만, 과거 14나노에서 10나노까지 가는데 무려 예정 시간보다 3배 가까운 딜레이를 겪었던 전력이 있는지라, 과연 2020년대 후반에 권토중래가 실제로 가능할지 여부는 불투명하다. 다만 인텔은 선단공정보다 후공정, 특히 패키징에 강한 특징이 있으므로 상대적으로 유리할 수는 있다. 

종합해 보면, 앞으로의 파운드리 쪽 경쟁은 수율, 안정화, 그리고 자본의 싸움이 될 것이다. 기술적으로는 3나노, 혹은 2나노 공정의 수율도 결국 시간이 지나면 잡힐 것으로 예상할 수 있으나, 과연 예상하지 못 한 지연을 누가 더 오래 버틸 수 있느냐의 게임으로 흐를 것임을 예측할 수 있다. 그 지연되는 시간 동안 뺏겼던 고객사들을 어떻게 다시 찾아올 것이고, 단순히 욱여넣기 게임이 아닌, 소모전력량과 발열문제를 잡는 게임으로 조금씩 실제 전장이 옮겨갈 것이다. 특히 점점 다변화된 프로세서 설계 요구 조건을 반영한 맞춤형 공정이 중요해지는데, 이는 5나노, 7나노 공정이 당분간 든든한 캐시카우 역할을 해 주어야 함을 의미한다. 삼성 입장에서는 3나노 이하의 영역에 대한 투자 비중의 일부를 다시 5, 7나노 공정의 안정화, 그리고 캐파 확장으로 가져갈 필요가 있다.