# Verilog-Exercise
In my sophomore year, I take digital-logic course.This is every exercise we done during the time of study.

tb for testbench tb 结尾为testbench文件

同济大学计算机专业 数字逻辑课程实验 Verilog HDL

与非门 三态门 4_1数据选择器 1_4数据分配器 8bit数据传输模块 （随时更新）

若有问题或者不当之处，欢迎提出，互相交流学习
