/***************************************************************************
 *     Copyright (c) 1999-2010, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_thd_intrb.h $
 * $brcm_Revision: Hydra_Software_Devel/3 $
 * $brcm_Date: 10/4/10 4:50p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Mon Oct  4 16:14:09 2010
 *                 MD5 Checksum         bbf6bee78f77c69f170f5da060652384
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/3461/rdb/a0/bchp_thd_intrb.h $
 * 
 * Hydra_Software_Devel/3   10/4/10 4:50p farshidf
 * SW3461-1: update header files
 *
 ***************************************************************************/

#ifndef BCHP_THD_INTRB_H__
#define BCHP_THD_INTRB_H__

/***************************************************************************
 *THD_INTRB - THD AP Interrupt Control Registers Bank B
 ***************************************************************************/
#define BCHP_THD_INTRB_AP_STATUS                 0x000ef000 /* AP Interrupt Status Register */
#define BCHP_THD_INTRB_AP_SET                    0x000ef004 /* AP Interrupt Set Register */
#define BCHP_THD_INTRB_AP_CLEAR                  0x000ef008 /* AP Interrupt Clear Register */
#define BCHP_THD_INTRB_AP_MASK_STATUS            0x000ef00c /* AP Interrupt Mask Status Register */
#define BCHP_THD_INTRB_AP_MASK_SET               0x000ef010 /* AP Interrupt Mask Set Register */
#define BCHP_THD_INTRB_AP_MASK_CLEAR             0x000ef014 /* AP Interrupt Mask Clear Register */

/***************************************************************************
 *AP_STATUS - AP Interrupt Status Register
 ***************************************************************************/
/* THD_INTRB :: AP_STATUS :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_STATUS_reserved0_MASK                    0xfffc0000
#define BCHP_THD_INTRB_AP_STATUS_reserved0_SHIFT                   18

/* THD_INTRB :: AP_STATUS :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_C_SAT_INTR_MASK          0x00020000
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_C_SAT_INTR_SHIFT         17

/* THD_INTRB :: AP_STATUS :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_C_SAT_INTR_MASK          0x00010000
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_C_SAT_INTR_SHIFT         16

/* THD_INTRB :: AP_STATUS :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_C_SAT_INTR_MASK          0x00008000
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_C_SAT_INTR_SHIFT         15

/* THD_INTRB :: AP_STATUS :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_C_SAT_INTR_MASK           0x00004000
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_C_SAT_INTR_SHIFT          14

/* THD_INTRB :: AP_STATUS :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_B_SAT_INTR_MASK          0x00002000
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_B_SAT_INTR_SHIFT         13

/* THD_INTRB :: AP_STATUS :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_B_SAT_INTR_MASK          0x00001000
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_B_SAT_INTR_SHIFT         12

/* THD_INTRB :: AP_STATUS :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_B_SAT_INTR_MASK          0x00000800
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_B_SAT_INTR_SHIFT         11

/* THD_INTRB :: AP_STATUS :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_B_SAT_INTR_MASK           0x00000400
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_B_SAT_INTR_SHIFT          10

/* THD_INTRB :: AP_STATUS :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_SAT_INTR_MASK            0x00000200
#define BCHP_THD_INTRB_AP_STATUS_RS_UBERC_SAT_INTR_SHIFT           9

/* THD_INTRB :: AP_STATUS :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_SAT_INTR_MASK            0x00000100
#define BCHP_THD_INTRB_AP_STATUS_RS_CBERC_SAT_INTR_SHIFT           8

/* THD_INTRB :: AP_STATUS :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_SAT_INTR_MASK            0x00000080
#define BCHP_THD_INTRB_AP_STATUS_RS_NBERC_SAT_INTR_SHIFT           7

/* THD_INTRB :: AP_STATUS :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_SAT_INTR_MASK             0x00000040
#define BCHP_THD_INTRB_AP_STATUS_RS_CERC_SAT_INTR_SHIFT            6

/* THD_INTRB :: AP_STATUS :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_C_INTR_MASK          0x00000020
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_C_INTR_SHIFT         5

/* THD_INTRB :: AP_STATUS :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_C_INTR_MASK               0x00000010
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_C_INTR_SHIFT              4

/* THD_INTRB :: AP_STATUS :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_B_INTR_MASK          0x00000008
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_B_INTR_SHIFT         3

/* THD_INTRB :: AP_STATUS :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_B_INTR_MASK               0x00000004
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_B_INTR_SHIFT              2

/* THD_INTRB :: AP_STATUS :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_INTR_MASK            0x00000002
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_LOSS_INTR_SHIFT           1

/* THD_INTRB :: AP_STATUS :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_INTR_MASK                 0x00000001
#define BCHP_THD_INTRB_AP_STATUS_RS_SYNC_INTR_SHIFT                0

/***************************************************************************
 *AP_SET - AP Interrupt Set Register
 ***************************************************************************/
/* THD_INTRB :: AP_SET :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_SET_reserved0_MASK                       0xfffc0000
#define BCHP_THD_INTRB_AP_SET_reserved0_SHIFT                      18

/* THD_INTRB :: AP_SET :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_C_SAT_INTR_MASK             0x00020000
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_C_SAT_INTR_SHIFT            17

/* THD_INTRB :: AP_SET :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_C_SAT_INTR_MASK             0x00010000
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_C_SAT_INTR_SHIFT            16

/* THD_INTRB :: AP_SET :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_C_SAT_INTR_MASK             0x00008000
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_C_SAT_INTR_SHIFT            15

/* THD_INTRB :: AP_SET :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_SET_RS_CERC_C_SAT_INTR_MASK              0x00004000
#define BCHP_THD_INTRB_AP_SET_RS_CERC_C_SAT_INTR_SHIFT             14

/* THD_INTRB :: AP_SET :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_B_SAT_INTR_MASK             0x00002000
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_B_SAT_INTR_SHIFT            13

/* THD_INTRB :: AP_SET :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_B_SAT_INTR_MASK             0x00001000
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_B_SAT_INTR_SHIFT            12

/* THD_INTRB :: AP_SET :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_B_SAT_INTR_MASK             0x00000800
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_B_SAT_INTR_SHIFT            11

/* THD_INTRB :: AP_SET :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_SET_RS_CERC_B_SAT_INTR_MASK              0x00000400
#define BCHP_THD_INTRB_AP_SET_RS_CERC_B_SAT_INTR_SHIFT             10

/* THD_INTRB :: AP_SET :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_SAT_INTR_MASK               0x00000200
#define BCHP_THD_INTRB_AP_SET_RS_UBERC_SAT_INTR_SHIFT              9

/* THD_INTRB :: AP_SET :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_SAT_INTR_MASK               0x00000100
#define BCHP_THD_INTRB_AP_SET_RS_CBERC_SAT_INTR_SHIFT              8

/* THD_INTRB :: AP_SET :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_SAT_INTR_MASK               0x00000080
#define BCHP_THD_INTRB_AP_SET_RS_NBERC_SAT_INTR_SHIFT              7

/* THD_INTRB :: AP_SET :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_SET_RS_CERC_SAT_INTR_MASK                0x00000040
#define BCHP_THD_INTRB_AP_SET_RS_CERC_SAT_INTR_SHIFT               6

/* THD_INTRB :: AP_SET :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_C_INTR_MASK             0x00000020
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_C_INTR_SHIFT            5

/* THD_INTRB :: AP_SET :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_C_INTR_MASK                  0x00000010
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_C_INTR_SHIFT                 4

/* THD_INTRB :: AP_SET :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_B_INTR_MASK             0x00000008
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_B_INTR_SHIFT            3

/* THD_INTRB :: AP_SET :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_B_INTR_MASK                  0x00000004
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_B_INTR_SHIFT                 2

/* THD_INTRB :: AP_SET :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_INTR_MASK               0x00000002
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_LOSS_INTR_SHIFT              1

/* THD_INTRB :: AP_SET :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_INTR_MASK                    0x00000001
#define BCHP_THD_INTRB_AP_SET_RS_SYNC_INTR_SHIFT                   0

/***************************************************************************
 *AP_CLEAR - AP Interrupt Clear Register
 ***************************************************************************/
/* THD_INTRB :: AP_CLEAR :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_CLEAR_reserved0_MASK                     0xfffc0000
#define BCHP_THD_INTRB_AP_CLEAR_reserved0_SHIFT                    18

/* THD_INTRB :: AP_CLEAR :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_C_SAT_INTR_MASK           0x00020000
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_C_SAT_INTR_SHIFT          17

/* THD_INTRB :: AP_CLEAR :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_C_SAT_INTR_MASK           0x00010000
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_C_SAT_INTR_SHIFT          16

/* THD_INTRB :: AP_CLEAR :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_C_SAT_INTR_MASK           0x00008000
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_C_SAT_INTR_SHIFT          15

/* THD_INTRB :: AP_CLEAR :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_C_SAT_INTR_MASK            0x00004000
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_C_SAT_INTR_SHIFT           14

/* THD_INTRB :: AP_CLEAR :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_B_SAT_INTR_MASK           0x00002000
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_B_SAT_INTR_SHIFT          13

/* THD_INTRB :: AP_CLEAR :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_B_SAT_INTR_MASK           0x00001000
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_B_SAT_INTR_SHIFT          12

/* THD_INTRB :: AP_CLEAR :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_B_SAT_INTR_MASK           0x00000800
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_B_SAT_INTR_SHIFT          11

/* THD_INTRB :: AP_CLEAR :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_B_SAT_INTR_MASK            0x00000400
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_B_SAT_INTR_SHIFT           10

/* THD_INTRB :: AP_CLEAR :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_SAT_INTR_MASK             0x00000200
#define BCHP_THD_INTRB_AP_CLEAR_RS_UBERC_SAT_INTR_SHIFT            9

/* THD_INTRB :: AP_CLEAR :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_SAT_INTR_MASK             0x00000100
#define BCHP_THD_INTRB_AP_CLEAR_RS_CBERC_SAT_INTR_SHIFT            8

/* THD_INTRB :: AP_CLEAR :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_SAT_INTR_MASK             0x00000080
#define BCHP_THD_INTRB_AP_CLEAR_RS_NBERC_SAT_INTR_SHIFT            7

/* THD_INTRB :: AP_CLEAR :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_SAT_INTR_MASK              0x00000040
#define BCHP_THD_INTRB_AP_CLEAR_RS_CERC_SAT_INTR_SHIFT             6

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_C_INTR_MASK           0x00000020
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_C_INTR_SHIFT          5

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_C_INTR_MASK                0x00000010
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_C_INTR_SHIFT               4

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_B_INTR_MASK           0x00000008
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_B_INTR_SHIFT          3

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_B_INTR_MASK                0x00000004
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_B_INTR_SHIFT               2

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_INTR_MASK             0x00000002
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_LOSS_INTR_SHIFT            1

/* THD_INTRB :: AP_CLEAR :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_INTR_MASK                  0x00000001
#define BCHP_THD_INTRB_AP_CLEAR_RS_SYNC_INTR_SHIFT                 0

/***************************************************************************
 *AP_MASK_STATUS - AP Interrupt Mask Status Register
 ***************************************************************************/
/* THD_INTRB :: AP_MASK_STATUS :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_reserved0_MASK               0xfffc0000
#define BCHP_THD_INTRB_AP_MASK_STATUS_reserved0_SHIFT              18

/* THD_INTRB :: AP_MASK_STATUS :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_C_SAT_INTR_MASK     0x00020000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_C_SAT_INTR_SHIFT    17

/* THD_INTRB :: AP_MASK_STATUS :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_C_SAT_INTR_MASK     0x00010000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_C_SAT_INTR_SHIFT    16

/* THD_INTRB :: AP_MASK_STATUS :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_C_SAT_INTR_MASK     0x00008000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_C_SAT_INTR_SHIFT    15

/* THD_INTRB :: AP_MASK_STATUS :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_C_SAT_INTR_MASK      0x00004000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_C_SAT_INTR_SHIFT     14

/* THD_INTRB :: AP_MASK_STATUS :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_B_SAT_INTR_MASK     0x00002000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_B_SAT_INTR_SHIFT    13

/* THD_INTRB :: AP_MASK_STATUS :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_B_SAT_INTR_MASK     0x00001000
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_B_SAT_INTR_SHIFT    12

/* THD_INTRB :: AP_MASK_STATUS :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_B_SAT_INTR_MASK     0x00000800
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_B_SAT_INTR_SHIFT    11

/* THD_INTRB :: AP_MASK_STATUS :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_B_SAT_INTR_MASK      0x00000400
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_B_SAT_INTR_SHIFT     10

/* THD_INTRB :: AP_MASK_STATUS :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_SAT_INTR_MASK       0x00000200
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_UBERC_SAT_INTR_SHIFT      9

/* THD_INTRB :: AP_MASK_STATUS :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_SAT_INTR_MASK       0x00000100
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CBERC_SAT_INTR_SHIFT      8

/* THD_INTRB :: AP_MASK_STATUS :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_SAT_INTR_MASK       0x00000080
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_NBERC_SAT_INTR_SHIFT      7

/* THD_INTRB :: AP_MASK_STATUS :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_SAT_INTR_MASK        0x00000040
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_CERC_SAT_INTR_SHIFT       6

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_C_INTR_MASK     0x00000020
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_C_INTR_SHIFT    5

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_C_INTR_MASK          0x00000010
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_C_INTR_SHIFT         4

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_B_INTR_MASK     0x00000008
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_B_INTR_SHIFT    3

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_B_INTR_MASK          0x00000004
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_B_INTR_SHIFT         2

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_INTR_MASK       0x00000002
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_LOSS_INTR_SHIFT      1

/* THD_INTRB :: AP_MASK_STATUS :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_INTR_MASK            0x00000001
#define BCHP_THD_INTRB_AP_MASK_STATUS_RS_SYNC_INTR_SHIFT           0

/***************************************************************************
 *AP_MASK_SET - AP Interrupt Mask Set Register
 ***************************************************************************/
/* THD_INTRB :: AP_MASK_SET :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_MASK_SET_reserved0_MASK                  0xfffc0000
#define BCHP_THD_INTRB_AP_MASK_SET_reserved0_SHIFT                 18

/* THD_INTRB :: AP_MASK_SET :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_C_SAT_INTR_MASK        0x00020000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_C_SAT_INTR_SHIFT       17

/* THD_INTRB :: AP_MASK_SET :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_C_SAT_INTR_MASK        0x00010000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_C_SAT_INTR_SHIFT       16

/* THD_INTRB :: AP_MASK_SET :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_C_SAT_INTR_MASK        0x00008000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_C_SAT_INTR_SHIFT       15

/* THD_INTRB :: AP_MASK_SET :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_C_SAT_INTR_MASK         0x00004000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_C_SAT_INTR_SHIFT        14

/* THD_INTRB :: AP_MASK_SET :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_B_SAT_INTR_MASK        0x00002000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_B_SAT_INTR_SHIFT       13

/* THD_INTRB :: AP_MASK_SET :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_B_SAT_INTR_MASK        0x00001000
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_B_SAT_INTR_SHIFT       12

/* THD_INTRB :: AP_MASK_SET :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_B_SAT_INTR_MASK        0x00000800
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_B_SAT_INTR_SHIFT       11

/* THD_INTRB :: AP_MASK_SET :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_B_SAT_INTR_MASK         0x00000400
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_B_SAT_INTR_SHIFT        10

/* THD_INTRB :: AP_MASK_SET :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_SAT_INTR_MASK          0x00000200
#define BCHP_THD_INTRB_AP_MASK_SET_RS_UBERC_SAT_INTR_SHIFT         9

/* THD_INTRB :: AP_MASK_SET :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_SAT_INTR_MASK          0x00000100
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CBERC_SAT_INTR_SHIFT         8

/* THD_INTRB :: AP_MASK_SET :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_SAT_INTR_MASK          0x00000080
#define BCHP_THD_INTRB_AP_MASK_SET_RS_NBERC_SAT_INTR_SHIFT         7

/* THD_INTRB :: AP_MASK_SET :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_SAT_INTR_MASK           0x00000040
#define BCHP_THD_INTRB_AP_MASK_SET_RS_CERC_SAT_INTR_SHIFT          6

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_C_INTR_MASK        0x00000020
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_C_INTR_SHIFT       5

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_C_INTR_MASK             0x00000010
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_C_INTR_SHIFT            4

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_B_INTR_MASK        0x00000008
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_B_INTR_SHIFT       3

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_B_INTR_MASK             0x00000004
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_B_INTR_SHIFT            2

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_INTR_MASK          0x00000002
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_LOSS_INTR_SHIFT         1

/* THD_INTRB :: AP_MASK_SET :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_INTR_MASK               0x00000001
#define BCHP_THD_INTRB_AP_MASK_SET_RS_SYNC_INTR_SHIFT              0

/***************************************************************************
 *AP_MASK_CLEAR - AP Interrupt Mask Clear Register
 ***************************************************************************/
/* THD_INTRB :: AP_MASK_CLEAR :: reserved0 [31:18] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_reserved0_MASK                0xfffc0000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_reserved0_SHIFT               18

/* THD_INTRB :: AP_MASK_CLEAR :: RS_UBERC_C_SAT_INTR [17:17] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_C_SAT_INTR_MASK      0x00020000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_C_SAT_INTR_SHIFT     17

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CBERC_C_SAT_INTR [16:16] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_C_SAT_INTR_MASK      0x00010000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_C_SAT_INTR_SHIFT     16

/* THD_INTRB :: AP_MASK_CLEAR :: RS_NBERC_C_SAT_INTR [15:15] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_C_SAT_INTR_MASK      0x00008000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_C_SAT_INTR_SHIFT     15

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CERC_C_SAT_INTR [14:14] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_C_SAT_INTR_MASK       0x00004000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_C_SAT_INTR_SHIFT      14

/* THD_INTRB :: AP_MASK_CLEAR :: RS_UBERC_B_SAT_INTR [13:13] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_B_SAT_INTR_MASK      0x00002000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_B_SAT_INTR_SHIFT     13

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CBERC_B_SAT_INTR [12:12] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_B_SAT_INTR_MASK      0x00001000
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_B_SAT_INTR_SHIFT     12

/* THD_INTRB :: AP_MASK_CLEAR :: RS_NBERC_B_SAT_INTR [11:11] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_B_SAT_INTR_MASK      0x00000800
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_B_SAT_INTR_SHIFT     11

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CERC_B_SAT_INTR [10:10] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_B_SAT_INTR_MASK       0x00000400
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_B_SAT_INTR_SHIFT      10

/* THD_INTRB :: AP_MASK_CLEAR :: RS_UBERC_SAT_INTR [09:09] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_SAT_INTR_MASK        0x00000200
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_UBERC_SAT_INTR_SHIFT       9

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CBERC_SAT_INTR [08:08] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_SAT_INTR_MASK        0x00000100
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CBERC_SAT_INTR_SHIFT       8

/* THD_INTRB :: AP_MASK_CLEAR :: RS_NBERC_SAT_INTR [07:07] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_SAT_INTR_MASK        0x00000080
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_NBERC_SAT_INTR_SHIFT       7

/* THD_INTRB :: AP_MASK_CLEAR :: RS_CERC_SAT_INTR [06:06] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_SAT_INTR_MASK         0x00000040
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_CERC_SAT_INTR_SHIFT        6

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_LOSS_C_INTR [05:05] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_C_INTR_MASK      0x00000020
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_C_INTR_SHIFT     5

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_C_INTR [04:04] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_C_INTR_MASK           0x00000010
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_C_INTR_SHIFT          4

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_LOSS_B_INTR [03:03] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_B_INTR_MASK      0x00000008
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_B_INTR_SHIFT     3

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_B_INTR [02:02] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_B_INTR_MASK           0x00000004
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_B_INTR_SHIFT          2

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_LOSS_INTR [01:01] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_INTR_MASK        0x00000002
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_LOSS_INTR_SHIFT       1

/* THD_INTRB :: AP_MASK_CLEAR :: RS_SYNC_INTR [00:00] */
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_INTR_MASK             0x00000001
#define BCHP_THD_INTRB_AP_MASK_CLEAR_RS_SYNC_INTR_SHIFT            0

#endif /* #ifndef BCHP_THD_INTRB_H__ */

/* End of File */
