Laboratorio 1: Crear  y  simular un inversor
######################################################

En este laboratorio se crear√°n inversores de distintos tama√±os y se realizaran simulaciones para comparar su comportamiento

.. contents:: Contenidos del laboratorio
    :depth: 4

Objetivos
*********
*  Analizar la curva de :math:`V_{in}` vs :math:`V_{out}` de un inversor para distintas proporciones :math:`{ùõΩ_p}/{ùõΩ_n}`
*  Simular el tiempo de ascenso y ca√≠da del inversor
*  Analizar el consumo de potencia de un inversor

Procedimiento
*************

Layout y esquem√°tico de los inversores
======================================

#.  Cree  el  esquem√°tico  y  el  √≠cono  para  un  inversor    con  las  siguientes  dimensiones :math:`W_p = 20ùúÜ` y :math:`W_n = 10ùúÜ`.   Aseg√∫rese   de   exportar   las   entradas   y   salidas.   En TutorialVLSILab se  explica  con  detalle  los  pasos  a  seguir  para  crear  una  celda refi√©rase a este para la creaci√≥n del primer inversor, un nombre representativo para este inversor puede ser Inv_20_10.


    .. figure:: ../img/Lab1_1.png
        :name: lab1_1
        :scale: 50 %
        :align: center

        Esquem√°tico del inversor

#.  Dibuje el layout para esta celda. Para este laboratorio :math:`V_{cc}`  y :math:`V_{ss}` deber√°n correr de forma  horizontal  en  la  parte  superior  e  inferior  de  la  celda  en    metal  1,    el  espacio entre :math:`V_{cc}`  y :math:`V_{ss}` ser√° de 80 Œª de centro a centro. Los transistores nmos ocuparan la parte  inferior  de  la  celda  y  los  pmos  la  parte  superior;  las  entradas  y  salidas  se conectaran por medio de contactos de metal 2, aparte de esto las ning√∫n metal2 o 3 deber√°  ser  utilizado  dentro  de  las  celdas.  Aseg√∫rese  de  establecer  el  modelo  de Spice para los transistores.

    .. figure:: ../img/Lab1_2.png
        :name: lab1_2
        :scale: 50 %
        :align: center

        Layout para del inversor

#.  Use la herramienta DRC para verificar que el layout cumple con las reglas de dise√±o

#.  Verifique que el layout y el esquem√°tico sean equivalentes por medio de NCC. Puede ver la celda en 3D para tener un mejor entendimiento de la interacci√≥n entre las distintas capas:

    .. figure:: ../img/Lab1_3.png
        :name: lab1_3
        :scale: 50 %
        :align: center

        Vista en 3D del inversor

#.  Ahora cree otros dos inversores (las tres vistas) para dos grupos de dimensiones: :math:`W_p = 10ùúÜ`, :math:`W_n = 10ùúÜ` y :math:`W_p = 15ùúÜ`, :math:`W_n = 5ùúÜ`. El tama√±o de la celda se debe mantener. Para hacer esto m√°s r√°pido de click derecho  sobre la celda Inv_20_10 seleccione ‚ÄúDuplicate cells in group‚Äù cambie el nombre para el grupo y modifique esta nueva celda.

    .. figure:: ../img/Lab1_4.png
        :name: lab1_4
        :scale: 20 %
        :align: center

        Menu de duplicaci√≥n de celdas

    .. figure:: ../img/Lab1_5.png
        :name: lab1_5
        :scale: 50 %
        :align: center
    
        Layout para las distintas versiones del inversor

#.  Use las herramientas DRC y NCC para las dos nuevas celdas que cre√≥
#.  El largo de la celda es l√≠mitado,  debe ser de 80 Œª desde el centro de gnd al de vdd, pero la celda puede crecer en ancho tanto como se quiera. Teniendo esto en cuenta  cree un inversor de tama√±o :math:`W_p = 40ùúÜ` y :math:`W_n = 20ùúÜ`

Simulaci√≥n 1: curva de transici√≥n del inversor
==============================================

#.  Haga una copia de los layout para realizar una simulaci√≥n

#.  Prepare la simulaci√≥n, puede apoyarse en el tutorial

#.  Realice un an√°lisis DC  donde se determine el valor de Vout para un valor dado de Vin, realice un grafico de :math:`V_{out}` vs :math:`V_{in}` para cada uno de los transistores

    .. figure:: ../img/Lab1_6.png
        :name: lab1_6
        :scale: 50 %
        :align: center

        VTC del inversor

#.  Determine los m√°rgenes de ruido para cada uno de estos inversores

#.  Identifique   las   regiones   de   operaci√≥n.   Los   voltajes   de   umbral   los   puede encontrar en el archivo Spice.txt
    
    Recuerde  que  el  punto  medio  de  voltaje :math:`V_m` est√°  definido  como  el  punto  donde  la curva caracter√≠stica del inversor interseca la l√≠nea de ganancia unitaria es decir :math:`V_m` es  el  punto  donde  :math:`V_{out}`  es  igual  a  :math:`V_{in}`.  Un  valor  de :math:`V_{in} = V_m` no  representa  una cantidad booleana, pero, para :math:`V_{in}` menor a :math:`V_m` indica que salida es m√°s cercana a un cero l√≥gico.
    
    Un  inversor  sim√©trico  es  aquel  que  tiene    un  rango  de  voltajes  de  entrada,  que permite  que la  tensi√≥n  de  salida  tenga  un rango 0  y  1  de  igual  tama√±o.  Esto  se logra cuando:
    
    .. math::
        V_m = 12 V_{dd}

#.  Encuentre :math:`V_m` para  los  distintos  transistores,  compare  el  valor  obtenido  con  el valor te√≥rico, deber encontrar una expresi√≥n para :math:`V_m` en t√©rminos de los voltajes de umbral de los transistores y de Œ≤

#.  Analice   como   afecta   el   dimensionamiento   de   los   transistores   la   curva caracter√≠stica  del  inversor  encuentre  la  relaci√≥n  para :math:`{ùõΩ_p}/{ùõΩ_n}` los  transistores  que simul√≥


Simulaci√≥n 2: potencia
======================
#.  Para los siguientes c√°lculos considere el inversor sim√©trico de dimensiones :math:`W_p = 20ùúÜ` y :math:`W_n = 10ùúÜ` 

#.  De   la   simulaci√≥n   anterior,   visualice   la   corriente   del   inversor   durante   la transici√≥n,  observe  que  la  corriente  alcanza  un  pico  en   :math:`V_m`,  que  implicaciones tiene esto en consumo de potencia?

#.  La  potencia  din√°mica  :math:`P_{dyn}` deriva  del  hecho  de  que  cuando  hay  una  transici√≥n de  se crea un camino de Vdd  y Gnd que carga  o descarga :math:`C_{out}`. Considere que la se√±al  de  entrada  es  una  onda  cuadrada  con  un  periodo  de  10ns,  y  que  la  carga para el inversor de de 4FO. Con estos datos calcule :math:`P_{dyn}`.


Simulaci√≥n 3: tiempo de ascenso y ca√≠da
=======================================
#.  Las  compuertas  l√≥gicas    introducen  un  tiempo  de  retardo  cuanto  sus  entradas cambian,  la  se√±al  de  entrada  reacciona  a  la  salida,  pero  el  voltaje  de  salida  no puede  cambiar  de  forma  instant√°nea.  La  transici√≥n    de  la  salida  de 1  a  0  es  el retardo  de  ca√≠da  y  de  0  a  1  el  de  ascenso.  Estos  tiempos  se  pueden  calcular analizando las transiciones de los circuitos

#.  Realice una simulaci√≥n con una carga de 4FO, en el los archivos de Spice puede ver  cu√°nto  es  la  capacitancia  de  entrada  para  cada  uno  para  cada  uno  de  los inversores  que  dibuj√≥.  El  tiempo  de  ascenso  y  de    ca√≠da  se  definir√°n  como  el tiempo de la compuerta de pasar del 10% al 90% de su valor final


    .. figure:: ../img/Lab1_7.png
        :name: lab1_7
        :scale: 50 %
        :align: center

        Tiempos de ascenso y ca√≠da

#.  Compare los tiempos ascenso y ca√≠da para los distintos inversores que dibuj√≥

#.  Ahora  manteniendo  la  misma  carga,  var√≠e  la  forma  de  la  se√±al  de  entrada, cambiando  el  slope,  algo  similar  a  lo  que  se  muestra  a  continuaci√≥n,  escoja  5 valores para este slope  y simule para cada inversor, compare. Como afecta esta variaci√≥n en la salida la velocidad de respuesta del inversor

    .. figure:: ../img/Lab1_8.png
        :name: lab1_8
        :scale: 50 %
        :align: center

        Slope de entrada

Simulaci√≥n 4: ruido
===================
#.  Para analizar la inmunidad al ruido del inversor genere se√±ales a la entrada que le  permitan  determinar    como  se  ve  afectado  el  valor  de  la  salida  por  el  ruido. Determine  qu√©  valor  de  voltaje  en  la  entrada  logra  distorsionar  la  salida. Itere cuantas veces sea necesario

#.  ¬øC√≥mo  se  ven  afectados  estos  valores  por  el  dimensionamiento  del  transistor? Qu√© nivel l√≥gico se est√° beneficiado, en t√©rminos de inmunidad al ruido, con el dimensionamiento de los transistores.Figura 6.13. Laboratorio 1: Simulaci√≥n de Ruido

    .. figure:: ../img/Lab1_9.png
        :name: lab1_9
        :scale: 50 %
        :align: center

        Simulaci√≥n de ruido

