41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 29 323 88 304 0
wadr_1
19 29 305 88 286 0
wadr_0
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
20 601 141 660 122 0
reg0_3
20 601 159 660 140 0
reg0_2
20 601 177 660 158 0
reg0_1
20 601 195 660 176 0
reg0_0
20 601 225 660 206 0
reg1_3
20 601 243 660 224 0
reg1_2
20 601 261 660 242 0
reg1_1
20 601 279 660 260 0
reg1_0
20 601 309 660 290 0
reg2_3
20 601 327 660 308 0
reg2_2
20 601 345 660 326 0
reg2_1
20 601 363 660 344 0
reg2_0
20 601 393 660 374 0
reg3_3
20 601 411 660 392 0
reg3_2
20 601 429 660 410 0
reg3_1
20 601 447 660 428 0
reg3_0
20 689 141 748 122 0
in1_3
20 689 159 748 140 0
in1_2
20 689 177 748 158 0
in1_1
20 689 195 748 176 0
in1_0
20 689 225 748 206 0
in2_3
20 689 243 748 224 0
in2_2
20 689 261 748 242 0
in2_1
20 689 279 748 260 0
in2_0
20 690 309 749 290 0
alu_3
20 690 327 749 308 0
alu_2
20 690 345 749 326 0
alu_1
20 690 363 749 344 0
alu_0
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 300 139 349 67 1 1 1
24 214 139 263 67 1 1 1
24 383 141 432 69 1 1 1
24 469 138 518 66 1 1 1
31 175 313 224 228 0 1
31 88 532 137 447 0 2
14 27 553 76 504
14 105 342 154 293
31 194 529 243 444 0 1
14 127 550 176 501
1 73 528 89 528
1 176 309 151 317
1 195 525 173 525
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
8 31 181 80 132 1 0
8 30 231 79 182 1 0
35 125 170 174 121 0 0
3 125 217 174 168 0 0
8 33 302 82 253 1 0
35 204 256 253 207 0 0
3 204 305 253 256 0 0
35 266 199 315 150 0 0
7 289 256 338 207 0 1
8 33 362 82 313 1 0
8 32 412 81 363 1 0
35 128 351 177 302 0 0
3 127 398 176 349 0 0
35 206 437 255 388 0 0
3 206 486 255 437 0 0
35 268 380 317 331 0 0
7 291 437 340 388 0 1
22 296 269 328 249 0 \NUL
sum
22 301 450 333 430 0 \NUL
sum
8 419 360 468 311 1 0
8 418 410 467 361 1 0
3 513 396 562 347 0 0
35 592 435 641 386 0 0
3 592 484 641 435 0 0
35 654 378 703 329 0 0
7 677 435 726 386 0 1
22 687 448 719 428 0 \NUL
sum
20 334 365 393 346 0
c2
20 719 181 778 162 0
c3
7 717 378 766 329 0 1
19 48 457 107 438 0
c1
20 330 185 389 166 0
c1
35 514 349 563 300 0 0
8 422 179 471 130 1 0
8 421 229 470 180 1 0
35 517 168 566 119 0 0
3 516 215 565 166 0 0
35 595 254 644 205 0 0
3 595 303 644 254 0 0
35 657 197 706 148 0 0
7 680 254 729 205 0 1
22 690 267 722 247 0 \NUL
sum
19 409 278 468 259 0
c2
19 404 458 463 439 0
c3
1 77 156 126 131
1 77 156 126 178
1 76 206 126 159
1 76 206 126 206
1 79 277 205 245
1 79 277 205 294
1 171 145 205 266
1 171 145 205 217
1 171 192 267 160
1 250 231 290 231
1 250 280 267 188
1 79 337 129 312
1 79 337 128 359
1 78 387 129 340
1 78 387 128 387
1 174 326 207 447
1 174 326 207 398
1 173 373 269 341
1 252 412 292 412
1 252 461 269 369
1 465 335 514 357
1 464 385 514 385
1 559 371 655 339
1 638 410 678 410
1 638 459 655 367
1 700 353 718 353
1 314 355 335 355
1 312 174 331 175
1 465 335 515 310
1 464 385 515 338
1 560 324 593 445
1 560 324 593 396
1 468 154 518 129
1 468 154 517 176
1 467 204 518 157
1 467 204 517 204
1 563 143 596 264
1 563 143 596 215
1 562 190 658 158
1 641 229 681 229
1 641 278 658 186
1 703 172 720 171
1 104 447 207 426
1 104 447 207 475
1 465 268 596 243
1 465 268 596 292
1 460 448 593 424
1 460 448 593 473
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
39 16777215
47 0
40 1 10 10
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
