TimeQuest Timing Analyzer report for full_uart
Wed Feb 07 14:36:33 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; full_uart                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 301.93 MHz ; 301.93 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.312 ; -95.530       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.348      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.266 ; tx_uart:tx|tx_baud_counter:baud|count[6]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.302      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.180 ; tx_uart:tx|tx_baud_counter:baud|count[7]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.175 ; tx_uart:tx|tx_baud_counter:baud|count[4]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.211      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; tx_uart:tx|tx_baud_counter:baud|count[10]   ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.091      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -2.012 ; tx_uart:tx|tx_baud_counter:baud|count[3]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.048      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.989 ; tx_uart:tx|tx_baud_counter:baud|count[2]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.025      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.955 ; tx_uart:tx|tx_baud_counter:baud|count[9]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.991      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.986      ;
; -1.935 ; tx_uart:tx|tx_baud_counter:baud|count[5]    ; tx_uart:tx|tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.970      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
; -1.929 ; tx_uart:tx|tx_baud_counter:baud|count[1]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.965      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.787      ;
; 0.525 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.536 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.547 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.556 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.562 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.575 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.658 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.744 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.010      ;
; 0.769 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.035      ;
; 0.774 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.040      ;
; 0.778 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.783 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.796 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.814 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.832 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.840 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.856 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.866 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.132      ;
; 0.871 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.880 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.146      ;
; 0.951 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.217      ;
; 0.967 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.975 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.242      ;
; 0.975 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.242      ;
; 0.978 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.988 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 1.009 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 1.016 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.064 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.328      ;
; 1.073 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.339      ;
; 1.185 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.191 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.203 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.469      ;
; 1.226 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.232 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.236 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.241 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.507      ;
; 1.242 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.243 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.509      ;
; 1.247 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.513      ;
; 1.250 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.516      ;
; 1.256 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.264 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.531      ;
; 1.266 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.533      ;
; 1.266 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.532      ;
; 1.268 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.271 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.538      ;
; 1.274 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.540      ;
; 1.279 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.546      ;
; 1.294 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.560      ;
; 1.297 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.563      ;
; 1.299 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.300 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.307 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.573      ;
; 1.313 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.314 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.580      ;
; 1.327 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.535 ; 6.535 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.535 ; 6.535 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.030 ; 2.030 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.555 ; 1.555 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.030 ; 2.030 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.347 ; 1.347 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.770 ; 0.770 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.333 ; 1.333 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.767 ; 0.767 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.187 ; 0.187 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.433 ; 6.433 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -3.897 ; -3.897 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -3.897 ; -3.897 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -4.538 ; -4.538 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.534  ; 0.534  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.398 ; -0.398 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.693 ; -0.693 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.544 ; -0.544 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.419 ; -0.419 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.417 ; -0.417 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.534  ; 0.534  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.464  ; 0.464  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -4.373 ; -4.373 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 8.684 ; 8.684 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.117 ; 8.117 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.537 ; 8.537 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.550 ; 8.550 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.207 ; 8.207 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.684 ; 8.684 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.300 ; 8.300 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.297 ; 8.297 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 8.648 ; 8.648 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 8.639 ; 8.639 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 8.648 ; 8.648 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.277 ; 8.277 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.208 ; 8.208 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.295 ; 8.295 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.520 ; 8.520 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.519 ; 8.519 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.911 ; 8.911 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.911 ; 8.911 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.466 ; 8.466 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 8.006 ; 8.006 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.380 ; 6.380 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.633 ; 6.633 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.413 ; 6.413 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 7.528 ; 7.528 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.361 ; 6.361 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.603 ; 6.603 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.593 ; 6.593 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 7.292 ; 7.292 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.367 ; 6.367 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.870 ; 6.870 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.742 ; 6.742 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 7.991 ; 7.991 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 7.991 ; 7.991 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.404 ; 8.404 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.423 ; 8.423 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.054 ; 8.054 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.502 ; 8.502 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.174 ; 8.174 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.166 ; 8.166 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 7.927 ; 7.927 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 8.372 ; 8.372 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 8.373 ; 8.373 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 7.972 ; 7.972 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 7.927 ; 7.927 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 7.988 ; 7.988 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.213 ; 8.213 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.238 ; 8.238 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.428 ; 8.428 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.428 ; 8.428 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.466 ; 8.466 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.394 ; 7.394 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.380 ; 6.380 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 6.413 ; 6.413 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.633 ; 6.633 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.413 ; 6.413 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 7.528 ; 7.528 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 6.361 ; 6.361 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.361 ; 6.361 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.603 ; 6.603 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.593 ; 6.593 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 7.292 ; 7.292 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.367 ; 6.367 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.870 ; 6.870 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.742 ; 6.742 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.742 ; 6.742 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; SW[2]      ; HEX4[1]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[2]      ; HEX4[2]     ;       ; 7.035 ; 7.035 ;       ;
; SW[2]      ; HEX4[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; SW[2]      ; HEX4[4]     ; 7.019 ;       ;       ; 7.019 ;
; SW[2]      ; HEX4[5]     ; 6.899 ;       ;       ; 6.899 ;
; SW[2]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; SW[3]      ; HEX4[2]     ; 7.178 ;       ;       ; 7.178 ;
; SW[3]      ; HEX4[3]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[3]      ; HEX4[4]     ;       ; 7.122 ; 7.122 ;       ;
; SW[3]      ; HEX4[5]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; SW[3]      ; HEX4[6]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[4]      ; HEX4[0]     ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; SW[4]      ; HEX4[1]     ; 6.812 ;       ;       ; 6.812 ;
; SW[4]      ; HEX4[2]     ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; SW[4]      ; HEX4[3]     ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; SW[4]      ; HEX4[4]     ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; SW[4]      ; HEX4[5]     ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; SW[4]      ; HEX4[6]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; SW[5]      ; HEX4[0]     ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; SW[5]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[5]      ; HEX4[2]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[5]      ; HEX4[3]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[5]      ; HEX4[4]     ;       ; 7.118 ; 7.118 ;       ;
; SW[5]      ; HEX4[5]     ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; SW[5]      ; HEX4[6]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[6]      ; HEX5[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; SW[6]      ; HEX5[1]     ; 6.272 ; 6.272 ; 6.272 ; 6.272 ;
; SW[6]      ; HEX5[2]     ;       ; 6.269 ; 6.269 ;       ;
; SW[6]      ; HEX5[3]     ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; SW[6]      ; HEX5[4]     ; 6.437 ;       ;       ; 6.437 ;
; SW[6]      ; HEX5[5]     ; 6.567 ;       ;       ; 6.567 ;
; SW[6]      ; HEX5[6]     ; 6.582 ;       ;       ; 6.582 ;
; SW[7]      ; HEX5[0]     ;       ; 6.737 ; 6.737 ;       ;
; SW[7]      ; HEX5[1]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[7]      ; HEX5[2]     ; 6.713 ;       ;       ; 6.713 ;
; SW[7]      ; HEX5[3]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[7]      ; HEX5[4]     ;       ; 6.887 ; 6.887 ;       ;
; SW[7]      ; HEX5[5]     ; 7.006 ;       ;       ; 7.006 ;
; SW[7]      ; HEX5[6]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[8]      ; HEX5[0]     ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.885 ; 6.885 ;       ;
; SW[8]      ; HEX5[3]     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; SW[8]      ; HEX5[4]     ; 7.086 ;       ;       ; 7.086 ;
; SW[8]      ; HEX5[5]     ;       ; 7.198 ; 7.198 ;       ;
; SW[8]      ; HEX5[6]     ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; SW[2]      ; HEX4[1]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[2]      ; HEX4[2]     ;       ; 7.035 ; 7.035 ;       ;
; SW[2]      ; HEX4[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; SW[2]      ; HEX4[4]     ; 7.019 ;       ;       ; 7.019 ;
; SW[2]      ; HEX4[5]     ; 6.899 ;       ;       ; 6.899 ;
; SW[2]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; SW[3]      ; HEX4[2]     ; 7.178 ;       ;       ; 7.178 ;
; SW[3]      ; HEX4[3]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[3]      ; HEX4[4]     ;       ; 7.122 ; 7.122 ;       ;
; SW[3]      ; HEX4[5]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; SW[3]      ; HEX4[6]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[4]      ; HEX4[0]     ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; SW[4]      ; HEX4[1]     ; 6.812 ;       ;       ; 6.812 ;
; SW[4]      ; HEX4[2]     ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; SW[4]      ; HEX4[3]     ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; SW[4]      ; HEX4[4]     ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; SW[4]      ; HEX4[5]     ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; SW[4]      ; HEX4[6]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; SW[5]      ; HEX4[0]     ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; SW[5]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[5]      ; HEX4[2]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[5]      ; HEX4[3]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[5]      ; HEX4[4]     ;       ; 7.118 ; 7.118 ;       ;
; SW[5]      ; HEX4[5]     ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; SW[5]      ; HEX4[6]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[6]      ; HEX5[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; SW[6]      ; HEX5[1]     ; 6.272 ; 6.272 ; 6.272 ; 6.272 ;
; SW[6]      ; HEX5[2]     ;       ; 6.269 ; 6.269 ;       ;
; SW[6]      ; HEX5[3]     ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; SW[6]      ; HEX5[4]     ; 6.437 ;       ;       ; 6.437 ;
; SW[6]      ; HEX5[5]     ; 6.567 ;       ;       ; 6.567 ;
; SW[6]      ; HEX5[6]     ; 6.582 ;       ;       ; 6.582 ;
; SW[7]      ; HEX5[0]     ;       ; 6.737 ; 6.737 ;       ;
; SW[7]      ; HEX5[1]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[7]      ; HEX5[2]     ; 6.713 ;       ;       ; 6.713 ;
; SW[7]      ; HEX5[3]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[7]      ; HEX5[4]     ;       ; 6.887 ; 6.887 ;       ;
; SW[7]      ; HEX5[5]     ; 7.006 ;       ;       ; 7.006 ;
; SW[7]      ; HEX5[6]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[8]      ; HEX5[0]     ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.885 ; 6.885 ;       ;
; SW[8]      ; HEX5[3]     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; SW[8]      ; HEX5[4]     ; 7.086 ;       ;       ; 7.086 ;
; SW[8]      ; HEX5[5]     ;       ; 7.198 ; 7.198 ;       ;
; SW[8]      ; HEX5[6]     ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.579 ; -15.692       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                 ;
+--------+----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.579 ; tx_uart:tx|tx_baud_counter:baud|count[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.611      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.565 ; tx_uart:tx|tx_baud_counter:baud|count[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.597      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.509 ; tx_uart:tx|tx_baud_counter:baud|count[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.541      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; tx_uart:tx|tx_baud_counter:baud|count[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.465 ; tx_uart:tx|tx_baud_counter:baud|count[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.497      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.470      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; tx_uart:tx|tx_baud_counter:baud|count[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; tx_uart:tx|tx_baud_counter:baud|count[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.433      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.371 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
+--------+----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.242 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.247 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.258 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.262 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.414      ;
; 0.270 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.422      ;
; 0.295 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.447      ;
; 0.346 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.498      ;
; 0.360 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.396 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.548      ;
; 0.408 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.560      ;
; 0.419 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.571      ;
; 0.427 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.579      ;
; 0.437 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.441 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.596      ;
; 0.445 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.598      ;
; 0.446 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.598      ;
; 0.453 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.470 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.498 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.656      ;
; 0.505 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.514 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.533 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.567 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.720      ;
; 0.567 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.720      ;
; 0.568 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.728      ;
; 0.575 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.447  ; 3.447  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.447  ; 3.447  ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.618  ; 2.618  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.765  ; 0.765  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.431  ; 0.431  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.765  ; 0.765  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.437  ; 0.437  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.099  ; 0.099  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.334  ; 0.334  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.004  ; 0.004  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.251 ; -0.251 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 3.392  ; 3.392  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.498 ; -2.498 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.569  ; 0.569  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.069  ; 0.069  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.177 ; -0.177 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.072 ; -0.072 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.061  ; 0.061  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.053  ; 0.053  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.569  ; 0.569  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.531  ; 0.531  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.428 ; -2.428 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.475 ; 4.475 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.618 ; 4.618 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.506 ; 4.506 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.503 ; 4.503 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.700 ; 4.700 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.443 ; 4.443 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.489 ; 4.489 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.349 ; 4.349 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.661 ; 3.661 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.739 ; 3.739 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.775 ; 3.775 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.666 ; 3.666 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.759 ; 3.759 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.735 ; 3.735 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.679 ; 3.679 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.645 ; 3.645 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.911 ; 3.911 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.911 ; 3.911 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.431 ; 4.431 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.431 ; 4.431 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.555 ; 4.555 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.572 ; 4.572 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.436 ; 4.436 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.599 ; 4.599 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.304 ; 4.304 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.559 ; 4.559 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.560 ; 4.560 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.304 ; 4.304 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.345 ; 4.345 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.435 ; 4.435 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.460 ; 4.460 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.096 ; 4.096 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.661 ; 3.661 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.739 ; 3.739 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.775 ; 3.775 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.666 ; 3.666 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.759 ; 3.759 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.735 ; 3.735 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.679 ; 3.679 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.645 ; 3.645 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.911 ; 3.911 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
; SW[2]      ; HEX4[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[2]      ; HEX4[2]     ;       ; 3.635 ; 3.635 ;       ;
; SW[2]      ; HEX4[3]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[2]      ; HEX4[4]     ; 3.625 ;       ;       ; 3.625 ;
; SW[2]      ; HEX4[5]     ; 3.573 ;       ;       ; 3.573 ;
; SW[2]      ; HEX4[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[0]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[3]      ; HEX4[1]     ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[3]      ; HEX4[2]     ; 3.761 ;       ;       ; 3.761 ;
; SW[3]      ; HEX4[3]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[3]      ; HEX4[4]     ;       ; 3.735 ; 3.735 ;       ;
; SW[3]      ; HEX4[5]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[3]      ; HEX4[6]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.570 ;       ;       ; 3.570 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX4[4]     ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; SW[4]      ; HEX4[5]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[4]      ; HEX4[6]     ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; SW[5]      ; HEX4[0]     ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[5]      ; HEX4[1]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[5]      ; HEX4[2]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[5]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[5]      ; HEX4[4]     ;       ; 3.705 ; 3.705 ;       ;
; SW[5]      ; HEX4[5]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[5]      ; HEX4[6]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[6]      ; HEX5[0]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; SW[6]      ; HEX5[1]     ; 3.278 ; 3.278 ; 3.278 ; 3.278 ;
; SW[6]      ; HEX5[2]     ;       ; 3.276 ; 3.276 ;       ;
; SW[6]      ; HEX5[3]     ; 3.430 ; 3.430 ; 3.430 ; 3.430 ;
; SW[6]      ; HEX5[4]     ; 3.356 ;       ;       ; 3.356 ;
; SW[6]      ; HEX5[5]     ; 3.414 ;       ;       ; 3.414 ;
; SW[6]      ; HEX5[6]     ; 3.433 ;       ;       ; 3.433 ;
; SW[7]      ; HEX5[0]     ;       ; 3.548 ; 3.548 ;       ;
; SW[7]      ; HEX5[1]     ; 3.527 ; 3.527 ; 3.527 ; 3.527 ;
; SW[7]      ; HEX5[2]     ; 3.549 ;       ;       ; 3.549 ;
; SW[7]      ; HEX5[3]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[7]      ; HEX5[4]     ;       ; 3.609 ; 3.609 ;       ;
; SW[7]      ; HEX5[5]     ; 3.659 ;       ;       ; 3.659 ;
; SW[7]      ; HEX5[6]     ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; SW[8]      ; HEX5[0]     ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[8]      ; HEX5[1]     ; 3.600 ;       ;       ; 3.600 ;
; SW[8]      ; HEX5[2]     ;       ; 3.600 ; 3.600 ;       ;
; SW[8]      ; HEX5[3]     ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; SW[8]      ; HEX5[4]     ; 3.666 ;       ;       ; 3.666 ;
; SW[8]      ; HEX5[5]     ;       ; 3.731 ; 3.731 ;       ;
; SW[8]      ; HEX5[6]     ; 3.747 ; 3.747 ; 3.747 ; 3.747 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
; SW[2]      ; HEX4[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[2]      ; HEX4[2]     ;       ; 3.635 ; 3.635 ;       ;
; SW[2]      ; HEX4[3]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[2]      ; HEX4[4]     ; 3.625 ;       ;       ; 3.625 ;
; SW[2]      ; HEX4[5]     ; 3.573 ;       ;       ; 3.573 ;
; SW[2]      ; HEX4[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[0]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[3]      ; HEX4[1]     ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[3]      ; HEX4[2]     ; 3.761 ;       ;       ; 3.761 ;
; SW[3]      ; HEX4[3]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[3]      ; HEX4[4]     ;       ; 3.735 ; 3.735 ;       ;
; SW[3]      ; HEX4[5]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[3]      ; HEX4[6]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.570 ;       ;       ; 3.570 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX4[4]     ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; SW[4]      ; HEX4[5]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[4]      ; HEX4[6]     ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; SW[5]      ; HEX4[0]     ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[5]      ; HEX4[1]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[5]      ; HEX4[2]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[5]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[5]      ; HEX4[4]     ;       ; 3.705 ; 3.705 ;       ;
; SW[5]      ; HEX4[5]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[5]      ; HEX4[6]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[6]      ; HEX5[0]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; SW[6]      ; HEX5[1]     ; 3.278 ; 3.278 ; 3.278 ; 3.278 ;
; SW[6]      ; HEX5[2]     ;       ; 3.276 ; 3.276 ;       ;
; SW[6]      ; HEX5[3]     ; 3.430 ; 3.430 ; 3.430 ; 3.430 ;
; SW[6]      ; HEX5[4]     ; 3.356 ;       ;       ; 3.356 ;
; SW[6]      ; HEX5[5]     ; 3.414 ;       ;       ; 3.414 ;
; SW[6]      ; HEX5[6]     ; 3.433 ;       ;       ; 3.433 ;
; SW[7]      ; HEX5[0]     ;       ; 3.548 ; 3.548 ;       ;
; SW[7]      ; HEX5[1]     ; 3.527 ; 3.527 ; 3.527 ; 3.527 ;
; SW[7]      ; HEX5[2]     ; 3.549 ;       ;       ; 3.549 ;
; SW[7]      ; HEX5[3]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[7]      ; HEX5[4]     ;       ; 3.609 ; 3.609 ;       ;
; SW[7]      ; HEX5[5]     ; 3.659 ;       ;       ; 3.659 ;
; SW[7]      ; HEX5[6]     ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; SW[8]      ; HEX5[0]     ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[8]      ; HEX5[1]     ; 3.600 ;       ;       ; 3.600 ;
; SW[8]      ; HEX5[2]     ;       ; 3.600 ; 3.600 ;       ;
; SW[8]      ; HEX5[3]     ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; SW[8]      ; HEX5[4]     ; 3.666 ;       ;       ; 3.666 ;
; SW[8]      ; HEX5[5]     ;       ; 3.731 ; 3.731 ;       ;
; SW[8]      ; HEX5[6]     ; 3.747 ; 3.747 ; 3.747 ; 3.747 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.312  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.312  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -95.53  ; 0.0   ; 0.0      ; 0.0     ; -59.38              ;
;  CLOCK_50        ; -95.530 ; 0.000 ; N/A      ; N/A     ; -59.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.535 ; 6.535 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.535 ; 6.535 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.030 ; 2.030 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.555 ; 1.555 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.030 ; 2.030 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.347 ; 1.347 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.770 ; 0.770 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.333 ; 1.333 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.767 ; 0.767 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.187 ; 0.187 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.433 ; 6.433 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.498 ; -2.498 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.569  ; 0.569  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.069  ; 0.069  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.177 ; -0.177 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.072 ; -0.072 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.061  ; 0.061  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.053  ; 0.053  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.569  ; 0.569  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.531  ; 0.531  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.428 ; -2.428 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 8.684 ; 8.684 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.117 ; 8.117 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.537 ; 8.537 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.550 ; 8.550 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.207 ; 8.207 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.684 ; 8.684 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.300 ; 8.300 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.297 ; 8.297 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 8.648 ; 8.648 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 8.639 ; 8.639 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 8.648 ; 8.648 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.277 ; 8.277 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.208 ; 8.208 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.295 ; 8.295 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.520 ; 8.520 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.519 ; 8.519 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.090 ; 7.090 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.911 ; 8.911 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.911 ; 8.911 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.466 ; 8.466 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 8.006 ; 8.006 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.380 ; 6.380 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.633 ; 6.633 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.413 ; 6.413 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 7.528 ; 7.528 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.361 ; 6.361 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.625 ; 6.625 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.603 ; 6.603 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.593 ; 6.593 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 7.292 ; 7.292 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.760 ; 7.760 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.367 ; 6.367 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.870 ; 6.870 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.931 ; 6.931 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.742 ; 6.742 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.431 ; 4.431 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.431 ; 4.431 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.555 ; 4.555 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.572 ; 4.572 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.436 ; 4.436 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.599 ; 4.599 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.304 ; 4.304 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.559 ; 4.559 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.560 ; 4.560 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.304 ; 4.304 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.345 ; 4.345 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.435 ; 4.435 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.460 ; 4.460 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.096 ; 4.096 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.661 ; 3.661 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.739 ; 3.739 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.775 ; 3.775 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.220 ; 4.220 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.666 ; 3.666 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.770 ; 3.770 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.759 ; 3.759 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.735 ; 3.735 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.679 ; 3.679 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.322 ; 4.322 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.645 ; 3.645 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.911 ; 3.911 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; SW[2]      ; HEX4[1]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[2]      ; HEX4[2]     ;       ; 7.035 ; 7.035 ;       ;
; SW[2]      ; HEX4[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; SW[2]      ; HEX4[4]     ; 7.019 ;       ;       ; 7.019 ;
; SW[2]      ; HEX4[5]     ; 6.899 ;       ;       ; 6.899 ;
; SW[2]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; SW[3]      ; HEX4[2]     ; 7.178 ;       ;       ; 7.178 ;
; SW[3]      ; HEX4[3]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[3]      ; HEX4[4]     ;       ; 7.122 ; 7.122 ;       ;
; SW[3]      ; HEX4[5]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; SW[3]      ; HEX4[6]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[4]      ; HEX4[0]     ; 6.794 ; 6.794 ; 6.794 ; 6.794 ;
; SW[4]      ; HEX4[1]     ; 6.812 ;       ;       ; 6.812 ;
; SW[4]      ; HEX4[2]     ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; SW[4]      ; HEX4[3]     ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; SW[4]      ; HEX4[4]     ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; SW[4]      ; HEX4[5]     ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; SW[4]      ; HEX4[6]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; SW[5]      ; HEX4[0]     ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; SW[5]      ; HEX4[1]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[5]      ; HEX4[2]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; SW[5]      ; HEX4[3]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[5]      ; HEX4[4]     ;       ; 7.118 ; 7.118 ;       ;
; SW[5]      ; HEX4[5]     ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; SW[5]      ; HEX4[6]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[6]      ; HEX5[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; SW[6]      ; HEX5[1]     ; 6.272 ; 6.272 ; 6.272 ; 6.272 ;
; SW[6]      ; HEX5[2]     ;       ; 6.269 ; 6.269 ;       ;
; SW[6]      ; HEX5[3]     ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; SW[6]      ; HEX5[4]     ; 6.437 ;       ;       ; 6.437 ;
; SW[6]      ; HEX5[5]     ; 6.567 ;       ;       ; 6.567 ;
; SW[6]      ; HEX5[6]     ; 6.582 ;       ;       ; 6.582 ;
; SW[7]      ; HEX5[0]     ;       ; 6.737 ; 6.737 ;       ;
; SW[7]      ; HEX5[1]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[7]      ; HEX5[2]     ; 6.713 ;       ;       ; 6.713 ;
; SW[7]      ; HEX5[3]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[7]      ; HEX5[4]     ;       ; 6.887 ; 6.887 ;       ;
; SW[7]      ; HEX5[5]     ; 7.006 ;       ;       ; 7.006 ;
; SW[7]      ; HEX5[6]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[8]      ; HEX5[0]     ; 6.957 ; 6.957 ; 6.957 ; 6.957 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.885 ; 6.885 ;       ;
; SW[8]      ; HEX5[3]     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; SW[8]      ; HEX5[4]     ; 7.086 ;       ;       ; 7.086 ;
; SW[8]      ; HEX5[5]     ;       ; 7.198 ; 7.198 ;       ;
; SW[8]      ; HEX5[6]     ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
; SW[2]      ; HEX4[1]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[2]      ; HEX4[2]     ;       ; 3.635 ; 3.635 ;       ;
; SW[2]      ; HEX4[3]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[2]      ; HEX4[4]     ; 3.625 ;       ;       ; 3.625 ;
; SW[2]      ; HEX4[5]     ; 3.573 ;       ;       ; 3.573 ;
; SW[2]      ; HEX4[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[0]     ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; SW[3]      ; HEX4[1]     ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; SW[3]      ; HEX4[2]     ; 3.761 ;       ;       ; 3.761 ;
; SW[3]      ; HEX4[3]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[3]      ; HEX4[4]     ;       ; 3.735 ; 3.735 ;       ;
; SW[3]      ; HEX4[5]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[3]      ; HEX4[6]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.570 ;       ;       ; 3.570 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.548 ; 3.548 ; 3.548 ; 3.548 ;
; SW[4]      ; HEX4[4]     ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; SW[4]      ; HEX4[5]     ; 3.513 ; 3.513 ; 3.513 ; 3.513 ;
; SW[4]      ; HEX4[6]     ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; SW[5]      ; HEX4[0]     ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; SW[5]      ; HEX4[1]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[5]      ; HEX4[2]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[5]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[5]      ; HEX4[4]     ;       ; 3.705 ; 3.705 ;       ;
; SW[5]      ; HEX4[5]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[5]      ; HEX4[6]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[6]      ; HEX5[0]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; SW[6]      ; HEX5[1]     ; 3.278 ; 3.278 ; 3.278 ; 3.278 ;
; SW[6]      ; HEX5[2]     ;       ; 3.276 ; 3.276 ;       ;
; SW[6]      ; HEX5[3]     ; 3.430 ; 3.430 ; 3.430 ; 3.430 ;
; SW[6]      ; HEX5[4]     ; 3.356 ;       ;       ; 3.356 ;
; SW[6]      ; HEX5[5]     ; 3.414 ;       ;       ; 3.414 ;
; SW[6]      ; HEX5[6]     ; 3.433 ;       ;       ; 3.433 ;
; SW[7]      ; HEX5[0]     ;       ; 3.548 ; 3.548 ;       ;
; SW[7]      ; HEX5[1]     ; 3.527 ; 3.527 ; 3.527 ; 3.527 ;
; SW[7]      ; HEX5[2]     ; 3.549 ;       ;       ; 3.549 ;
; SW[7]      ; HEX5[3]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[7]      ; HEX5[4]     ;       ; 3.609 ; 3.609 ;       ;
; SW[7]      ; HEX5[5]     ; 3.659 ;       ;       ; 3.659 ;
; SW[7]      ; HEX5[6]     ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; SW[8]      ; HEX5[0]     ; 3.625 ; 3.625 ; 3.625 ; 3.625 ;
; SW[8]      ; HEX5[1]     ; 3.600 ;       ;       ; 3.600 ;
; SW[8]      ; HEX5[2]     ;       ; 3.600 ; 3.600 ;       ;
; SW[8]      ; HEX5[3]     ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; SW[8]      ; HEX5[4]     ; 3.666 ;       ;       ; 3.666 ;
; SW[8]      ; HEX5[5]     ;       ; 3.731 ; 3.731 ;       ;
; SW[8]      ; HEX5[6]     ; 3.747 ; 3.747 ; 3.747 ; 3.747 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 934      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 934      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 133   ; 133  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 141   ; 141  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Feb 07 14:36:31 2024
Info: Command: quartus_sta full_uart -c full_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.312       -95.530 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.579       -15.692 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4587 megabytes
    Info: Processing ended: Wed Feb 07 14:36:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


