随着 PCB 信号 切换 速度 不断 增长 ， 当今 的 PCB 设计 厂商 需要 理解 和 控制 PCB 迹 线 的 阻抗 。 相应 于 现代 数字 电路 较 短 的 信号 传输 时间 和 较 高 的 时钟 速率 ， PCB 迹 线 不再 是 简单 的 连接 ， 而是 传输 线 。      在 实际 情况 中 ， 需要 在 数字 边际速度 高于 1ns 或 模拟 频率 超过 300Mhz 时 控制 迹 线 阻抗 。 PCB 迹 线 的 关键参数 之一 是 其 特性 阻抗 （ 即 波 沿 信号 传输 线路 传送 时 电压 与 电流 的 比值 ） 。 印制 电路板 上 导线 的 特性 阻抗 是 电路板 设计 的 一个 重要 指标 ， 特别 是 在 高频电路 的 PCB 设计 中 ， 必须 考虑 导线 的 特性 阻抗 和 器件 或 信号 所 要求 的 特性 阻抗 是否 一致 ， 是否 匹配 。 这 就 涉及 到 两个 概念 ： 阻抗 控制 与 阻抗 匹配 ， 本文 重点 讨论 阻抗 控制 和 叠 层 设计 的 问题 。    阻抗 控制 阻抗 控制 ( eImpedance Controling ) ， 线路板 中 的 导体 中 会 有 各种 信号 的 传递 ， 为 提高 其 传输 速率 而 必须 提高 其 频率 ， 线路 本身 若 因 蚀 刻 ， 叠 层 厚度 ， 导线 宽度 等 不同 因素 ， 将 会 造成 阻抗 值得 变化 ， 使 其 信号 失真 。 故 在 高速 线路板 上 的 导体 ， 其 阻抗 值 应控制 在 某 一 范围之内 ， 称为 “ 阻抗 控制 ”。      PCB 迹 线 的 阻抗 将 由 其 感应 和 电容 性 电感 、 电阻 和 电 导 系数 确定 。 影响 PCB 走 线 的 阻抗 的 因素 主要 有 :  铜线 的 宽度 、 铜线 的 厚度 、 介质 的 介 电 常数 、 介质 的 厚度 、 焊 盘 的 厚度 、 地 线 的 路径 、 走 线 周边 的 走 线 等 。 PCB 阻抗 的 范围 是 25 至 120 欧姆 。      在 实际 情况 下 ， PCB 传输 线路 通常 由 一个 导线 迹 线 、 一个 或 多 个 参考 层 和 绝缘 材质 组成 。 迹 线 和 板 层 构成 了 控制 阻抗 。 PCB 将 常常采用 多 层结 构 ， 并且 控制 阻抗 也 可以 采用 各种 方式来 构建 。 但是 ， 无论 使用 什么 方式 ， 阻抗 值 都 将 由 其 物理 结构 和 绝缘 材料 的 电子 特性 决定 ：    信号 迹 线 的 宽度 和 厚度 迹 线 两侧 的 内核 或 预 填 材质 的 高度 迹 线 和 板 层 的 配置 内核 和 预 填 材质 的 绝缘 常数 