TimeQuest Timing Analyzer report for VGA_Driver
Tue Mar 10 01:54:28 2020
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'Sync_Counter:C1|clk_25'
 12. Slow 1200mV 85C Model Setup: 'clk_main'
 13. Slow 1200mV 85C Model Hold: 'clk_main'
 14. Slow 1200mV 85C Model Hold: 'Sync_Counter:C1|clk_25'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_main'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Sync_Counter:C1|clk_25'
 27. Slow 1200mV 0C Model Setup: 'clk_main'
 28. Slow 1200mV 0C Model Hold: 'clk_main'
 29. Slow 1200mV 0C Model Hold: 'Sync_Counter:C1|clk_25'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_main'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'Sync_Counter:C1|clk_25'
 41. Fast 1200mV 0C Model Setup: 'clk_main'
 42. Fast 1200mV 0C Model Hold: 'clk_main'
 43. Fast 1200mV 0C Model Hold: 'Sync_Counter:C1|clk_25'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_main'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; VGA_Driver                                       ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk_main               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main }               ;
; Sync_Counter:C1|clk_25 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Sync_Counter:C1|clk_25 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 389.71 MHz ; 389.71 MHz      ; Sync_Counter:C1|clk_25 ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sync_Counter:C1|clk_25 ; -1.566 ; -28.353       ;
; clk_main               ; -0.128 ; -0.128        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk_main               ; 0.054 ; 0.000         ;
; Sync_Counter:C1|clk_25 ; 0.476 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk_main               ; -3.000 ; -4.000          ;
; Sync_Counter:C1|clk_25 ; -1.000 ; -23.000         ;
+------------------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Sync_Counter:C1|clk_25'                                                                                                    ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.566 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.171      ;
; -1.505 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.110      ;
; -1.468 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.073      ;
; -1.466 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.071      ;
; -1.437 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.042      ;
; -1.431 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.036      ;
; -1.428 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 2.033      ;
; -1.379 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.984      ;
; -1.352 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.459     ; 1.888      ;
; -1.308 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.913      ;
; -1.289 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.894      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.275 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.208      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.265 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.198      ;
; -1.262 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.070     ; 2.187      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.256 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.497      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.246 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.487      ;
; -1.199 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.804      ;
; -1.186 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.459     ; 1.722      ;
; -1.186 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.791      ;
; -1.177 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.782      ;
; -1.176 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.781      ;
; -1.136 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.741      ;
; -1.135 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.740      ;
; -1.131 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.070     ; 2.056      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.119 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 2.052      ;
; -1.108 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.390     ; 1.713      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.644      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.100 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.246      ; 2.341      ;
; -1.093 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.070     ; 2.018      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.082 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.626      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.081 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.143     ; 1.933      ;
; -1.070 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.614      ;
; -1.070 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.614      ;
; -1.070 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.451     ; 1.614      ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_main'                                                                                                  ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.128 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.500        ; 1.921      ; 2.733      ;
; 0.386  ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 1.000        ; 1.921      ; 2.719      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_main'                                                                                                  ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.054 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.000        ; 1.999      ; 2.439      ;
; 0.606 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; -0.500       ; 1.999      ; 2.491      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Sync_Counter:C1|clk_25'                                                                                                 ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.476 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.084      ;
; 0.478 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.086      ;
; 0.518 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.749      ;
; 0.553 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.784      ;
; 0.557 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.788      ;
; 0.558 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.789      ;
; 0.558 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 0.792      ;
; 0.564 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 0.798      ;
; 0.566 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.797      ;
; 0.568 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 0.802      ;
; 0.569 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.800      ;
; 0.569 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.800      ;
; 0.569 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.800      ;
; 0.570 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.801      ;
; 0.572 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.180      ;
; 0.574 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.182      ;
; 0.575 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.794      ;
; 0.577 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.797      ;
; 0.582 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 0.813      ;
; 0.586 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.194      ;
; 0.588 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.196      ;
; 0.588 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.196      ;
; 0.601 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.820      ;
; 0.684 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.292      ;
; 0.698 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.306      ;
; 0.713 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.932      ;
; 0.719 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 0.938      ;
; 0.784 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.392      ;
; 0.786 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.394      ;
; 0.815 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.423      ;
; 0.817 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.425      ;
; 0.826 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.434      ;
; 0.828 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.059      ;
; 0.828 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.436      ;
; 0.832 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 1.066      ;
; 0.833 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.064      ;
; 0.836 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.444      ;
; 0.838 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.446      ;
; 0.839 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.058      ;
; 0.843 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.074      ;
; 0.843 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.074      ;
; 0.844 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.075      ;
; 0.846 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.077      ;
; 0.849 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.080      ;
; 0.851 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.082      ;
; 0.854 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.085      ;
; 0.855 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 1.089      ;
; 0.856 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.087      ;
; 0.856 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.087      ;
; 0.857 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.088      ;
; 0.859 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.090      ;
; 0.863 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.082      ;
; 0.865 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.084      ;
; 0.868 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.087      ;
; 0.870 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.089      ;
; 0.896 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.504      ;
; 0.927 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.535      ;
; 0.938 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.169      ;
; 0.938 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.546      ;
; 0.942 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.077      ; 1.176      ;
; 0.943 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.174      ;
; 0.945 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.176      ;
; 0.948 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.451      ; 1.556      ;
; 0.949 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.168      ;
; 0.951 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.170      ;
; 0.953 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.184      ;
; 0.953 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.184      ;
; 0.955 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.186      ;
; 0.955 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.186      ;
; 0.956 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.187      ;
; 0.961 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.192      ;
; 0.963 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.194      ;
; 0.965 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; -0.322     ; 0.800      ;
; 0.966 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.197      ;
; 0.968 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.199      ;
; 0.969 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.200      ;
; 0.971 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.202      ;
; 0.980 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.199      ;
; 0.982 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.201      ;
; 0.993 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.212      ;
; 1.001 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.220      ;
; 1.003 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.222      ;
; 1.055 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.286      ;
; 1.057 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.288      ;
; 1.061 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.280      ;
; 1.063 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.282      ;
; 1.065 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.296      ;
; 1.065 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.296      ;
; 1.067 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.298      ;
; 1.073 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.304      ;
; 1.075 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.306      ;
; 1.078 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.309      ;
; 1.080 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.311      ;
; 1.081 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.074      ; 1.312      ;
; 1.092 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.311      ;
; 1.094 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.052      ; 1.303      ;
; 1.094 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.062      ; 1.313      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_main'                                                      ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_main ; Rise       ; clk_main               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|o       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; C1|clk_25|clk          ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; C1|clk_25|clk          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|o       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'                                                          ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[7]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[8]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[9]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hsync|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|display_en|clk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[0]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[1]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[2]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[3]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[4]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[5]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[6]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[7]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[8]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[9]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vsync|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[0]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[1]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[2]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[3]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[4]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[5]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[6]|clk             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hsync|clk               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|display_en|clk          ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 5.704 ; 5.721 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 6.767 ; 6.831 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 6.767 ; 6.831 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 5.797 ; 5.811 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 5.905 ; 5.949 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 5.882 ; 5.916 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 7.931 ; 8.136 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 6.506 ; 6.583 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 5.905 ; 5.949 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 7.931 ; 8.136 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 6.644 ; 6.729 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 6.447 ; 6.494 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 6.447 ; 6.494 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 5.783 ; 5.787 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 5.837 ; 5.851 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 5.797 ; 5.811 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 5.702 ; 5.742 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 5.556 ; 5.572 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 5.638 ; 5.649 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 6.577 ; 6.638 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 5.638 ; 5.649 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 5.748 ; 5.790 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 5.726 ; 5.759 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 5.748 ; 5.790 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 6.325 ; 6.399 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 5.748 ; 5.790 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 7.738 ; 7.938 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 6.452 ; 6.531 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 5.627 ; 5.630 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 6.266 ; 6.310 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 5.627 ; 5.630 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 5.678 ; 5.689 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 5.638 ; 5.649 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 5.554 ; 5.591 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 435.16 MHz ; 435.16 MHz      ; Sync_Counter:C1|clk_25 ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sync_Counter:C1|clk_25 ; -1.298 ; -23.218       ;
; clk_main               ; 0.020  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk_main               ; -0.035 ; -0.035        ;
; Sync_Counter:C1|clk_25 ; 0.417  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk_main               ; -3.000 ; -4.000         ;
; Sync_Counter:C1|clk_25 ; -1.000 ; -23.000        ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Sync_Counter:C1|clk_25'                                                                                                     ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.298 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.941      ;
; -1.240 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.883      ;
; -1.209 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.852      ;
; -1.208 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.851      ;
; -1.204 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.847      ;
; -1.202 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.845      ;
; -1.195 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.838      ;
; -1.130 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.773      ;
; -1.111 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.412     ; 1.694      ;
; -1.075 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.718      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.052 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.992      ;
; -1.049 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.692      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.044 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.984      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.030 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.249      ;
; -1.028 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 1.961      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -1.022 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.241      ;
; -0.975 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.618      ;
; -0.973 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.616      ;
; -0.966 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.412     ; 1.549      ;
; -0.959 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.602      ;
; -0.951 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.594      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.055     ; 1.859      ;
; -0.912 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.555      ;
; -0.902 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.545      ;
; -0.899 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.063     ; 1.831      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.487      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.897 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.224      ; 2.116      ;
; -0.880 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.062     ; 1.813      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.879 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.469      ;
; -0.877 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.352     ; 1.520      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.875 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.126     ; 1.744      ;
; -0.866 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.456      ;
; -0.866 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.456      ;
; -0.866 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.405     ; 1.456      ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_main'                                                                                                  ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.020 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.500        ; 1.810      ; 2.455      ;
; 0.533 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 1.000        ; 1.810      ; 2.442      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_main'                                                                                                    ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.035 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.000        ; 1.879      ; 2.198      ;
; 0.503  ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; -0.500       ; 1.879      ; 2.236      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Sync_Counter:C1|clk_25'                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.417 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 0.966      ;
; 0.424 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 0.973      ;
; 0.476 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.686      ;
; 0.497 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.707      ;
; 0.500 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.049      ;
; 0.501 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.711      ;
; 0.501 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.711      ;
; 0.501 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 0.714      ;
; 0.506 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 0.719      ;
; 0.507 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.706      ;
; 0.507 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.056      ;
; 0.509 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.719      ;
; 0.509 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 0.722      ;
; 0.510 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.720      ;
; 0.510 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.720      ;
; 0.511 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.721      ;
; 0.512 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.722      ;
; 0.512 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.061      ;
; 0.513 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.062      ;
; 0.516 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.068      ;
; 0.521 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.731      ;
; 0.537 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.736      ;
; 0.596 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.145      ;
; 0.608 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.157      ;
; 0.646 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.845      ;
; 0.655 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.854      ;
; 0.682 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.231      ;
; 0.689 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.238      ;
; 0.708 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.257      ;
; 0.715 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.264      ;
; 0.732 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.281      ;
; 0.737 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.286      ;
; 0.741 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.951      ;
; 0.742 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.291      ;
; 0.744 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.293      ;
; 0.745 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.955      ;
; 0.746 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 0.959      ;
; 0.750 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.960      ;
; 0.751 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.964      ;
; 0.755 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.965      ;
; 0.755 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.965      ;
; 0.757 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.967      ;
; 0.758 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 0.971      ;
; 0.758 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.968      ;
; 0.760 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.970      ;
; 0.761 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.971      ;
; 0.761 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.971      ;
; 0.765 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.975      ;
; 0.766 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 0.978      ;
; 0.770 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.969      ;
; 0.773 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.972      ;
; 0.777 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 0.976      ;
; 0.778 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.327      ;
; 0.804 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.353      ;
; 0.828 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.377      ;
; 0.830 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.040      ;
; 0.833 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.405      ; 1.382      ;
; 0.834 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.044      ;
; 0.835 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.069      ; 1.048      ;
; 0.840 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.051      ;
; 0.844 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.054      ;
; 0.844 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.054      ;
; 0.846 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.056      ;
; 0.847 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.046      ;
; 0.850 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.060      ;
; 0.851 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.061      ;
; 0.851 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.061      ;
; 0.854 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.064      ;
; 0.857 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.067      ;
; 0.857 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.067      ;
; 0.861 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.071      ;
; 0.864 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.074      ;
; 0.866 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.065      ;
; 0.873 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.072      ;
; 0.877 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; -0.290     ; 0.731      ;
; 0.895 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.094      ;
; 0.900 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.099      ;
; 0.902 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.101      ;
; 0.930 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.140      ;
; 0.936 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.147      ;
; 0.940 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.150      ;
; 0.940 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.150      ;
; 0.943 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.142      ;
; 0.946 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.156      ;
; 0.947 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.157      ;
; 0.950 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.160      ;
; 0.953 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.163      ;
; 0.953 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.163      ;
; 0.957 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.066      ; 1.167      ;
; 0.962 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.161      ;
; 0.969 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.168      ;
; 0.986 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.055      ; 1.185      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_main'                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_main ; Rise       ; clk_main               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|o       ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; C1|clk_25|clk          ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; C1|clk_25|clk          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|o       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'                                                           ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[7]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[8]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[9]|clk             ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|display_en|clk          ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hsync|clk               ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vsync|clk               ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[0]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[1]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[2]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[3]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[4]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[5]|clk             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[6]|clk             ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|outclk   ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[0]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[1]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[2]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[3]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[4]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[5]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[6]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[7]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[8]|clk             ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[0]|clk             ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[1]|clk             ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[2]|clk             ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[3]|clk             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 5.371 ; 5.349 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 6.356 ; 6.351 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 6.356 ; 6.351 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 5.455 ; 5.417 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 5.559 ; 5.562 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 5.539 ; 5.532 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 7.524 ; 7.642 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 6.114 ; 6.130 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 5.559 ; 5.562 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 7.524 ; 7.642 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 6.237 ; 6.235 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 6.055 ; 6.041 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 6.055 ; 6.041 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 5.440 ; 5.403 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 5.495 ; 5.457 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 5.455 ; 5.417 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 5.367 ; 5.366 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 5.237 ; 5.216 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 5.312 ; 5.273 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 6.184 ; 6.179 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 5.312 ; 5.273 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 5.418 ; 5.420 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 5.399 ; 5.391 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 5.418 ; 5.420 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 5.951 ; 5.966 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 5.418 ; 5.420 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 7.349 ; 7.466 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 6.062 ; 6.059 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 5.300 ; 5.262 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 5.892 ; 5.877 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 5.300 ; 5.262 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 5.352 ; 5.313 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 5.312 ; 5.273 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 5.233 ; 5.232 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; Sync_Counter:C1|clk_25 ; -0.429 ; -5.520        ;
; clk_main               ; 0.104  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk_main               ; 0.055 ; 0.000         ;
; Sync_Counter:C1|clk_25 ; 0.260 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk_main               ; -3.000 ; -4.104         ;
; Sync_Counter:C1|clk_25 ; -1.000 ; -23.000        ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Sync_Counter:C1|clk_25'                                                                                                     ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.429 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.202      ;
; -0.387 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.160      ;
; -0.358 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.131      ;
; -0.357 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.130      ;
; -0.333 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.106      ;
; -0.327 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.100      ;
; -0.326 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.099      ;
; -0.313 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.086      ;
; -0.312 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.248     ; 1.051      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.385      ;
; -0.268 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.041      ;
; -0.267 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.041     ; 1.213      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.263 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.380      ;
; -0.260 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 1.033      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.196      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.036     ; 1.191      ;
; -0.215 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.248     ; 0.954      ;
; -0.211 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.984      ;
; -0.204 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.977      ;
; -0.203 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.976      ;
; -0.200 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.042     ; 1.145      ;
; -0.196 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.969      ;
; -0.190 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.963      ;
; -0.181 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vsync      ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.954      ;
; -0.181 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.214     ; 0.954      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.080      ;
; -0.170 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|display_en ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.041     ; 1.116      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.169 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; 0.130      ; 1.286      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.153 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.063      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[4]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[6]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[7]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[8]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[9]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.148 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|vpos[5]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.077     ; 1.058      ;
; -0.147 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[0]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.243     ; 0.891      ;
; -0.147 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[1]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.243     ; 0.891      ;
; -0.147 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[2]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.243     ; 0.891      ;
; -0.147 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[3]    ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 1.000        ; -0.243     ; 0.891      ;
+--------+-------------------------+----------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_main'                                                                                                  ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.104 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.500        ; 1.035      ; 1.513      ;
; 0.605 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 1.000        ; 1.035      ; 1.512      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_main'                                                                                                   ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.055 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; 0.000        ; 1.079      ; 1.353      ;
; 0.579 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; clk_main    ; -0.500       ; 1.079      ; 1.377      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Sync_Counter:C1|clk_25'                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.260 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.587      ;
; 0.263 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.590      ;
; 0.266 ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.393      ;
; 0.297 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.424      ;
; 0.298 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.427      ;
; 0.303 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.430      ;
; 0.304 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.432      ;
; 0.305 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.433      ;
; 0.309 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.438      ;
; 0.315 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.642      ;
; 0.318 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.645      ;
; 0.323 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.653      ;
; 0.327 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.654      ;
; 0.330 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.657      ;
; 0.377 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.499      ;
; 0.381 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.708      ;
; 0.393 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.720      ;
; 0.440 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.767      ;
; 0.443 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.770      ;
; 0.446 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.576      ;
; 0.450 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.777      ;
; 0.452 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.780      ;
; 0.455 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.582      ;
; 0.458 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.585      ;
; 0.459 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.787      ;
; 0.461 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.788      ;
; 0.461 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.588      ;
; 0.462 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.589      ;
; 0.463 ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.590      ;
; 0.463 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.591      ;
; 0.463 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.790      ;
; 0.464 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.791      ;
; 0.464 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.591      ;
; 0.465 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.592      ;
; 0.468 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.593      ;
; 0.506 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.833      ;
; 0.507 ; Sync_Counter:C1|hpos[8] ; Sync_Counter:C1|hsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; -0.168     ; 0.423      ;
; 0.509 ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.636      ;
; 0.510 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.637      ;
; 0.511 ; Sync_Counter:C1|hpos[7] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.044      ; 0.639      ;
; 0.513 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.640      ;
; 0.515 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.643      ;
; 0.516 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.843      ;
; 0.518 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.646      ;
; 0.521 ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.648      ;
; 0.524 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.651      ;
; 0.526 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.853      ;
; 0.527 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.243      ; 0.854      ;
; 0.527 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.654      ;
; 0.527 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.654      ;
; 0.528 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.655      ;
; 0.528 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.657      ;
; 0.531 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.658      ;
; 0.535 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; Sync_Counter:C1|hpos[2] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; Sync_Counter:C1|hpos[0] ; Sync_Counter:C1|hpos[4] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.659      ;
; 0.576 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.703      ;
; 0.579 ; Sync_Counter:C1|vpos[1] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.706      ;
; 0.581 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.701      ;
; 0.581 ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|hsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.031      ; 0.696      ;
; 0.582 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.709      ;
; 0.582 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.709      ;
; 0.584 ; Sync_Counter:C1|hpos[1] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; Sync_Counter:C1|vpos[3] ; Sync_Counter:C1|vpos[8] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.712      ;
; 0.590 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.717      ;
; 0.591 ; Sync_Counter:C1|vpos[5] ; Sync_Counter:C1|vsync   ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; -0.135     ; 0.540      ;
; 0.591 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[5] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; Sync_Counter:C1|vpos[0] ; Sync_Counter:C1|vpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.720      ;
; 0.593 ; Sync_Counter:C1|vpos[2] ; Sync_Counter:C1|vpos[7] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.720      ;
; 0.594 ; Sync_Counter:C1|vpos[4] ; Sync_Counter:C1|vpos[9] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.043      ; 0.721      ;
; 0.594 ; Sync_Counter:C1|hpos[3] ; Sync_Counter:C1|hpos[6] ; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 0.000        ; 0.036      ; 0.714      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_main'                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_main ; Rise       ; clk_main               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; -0.104 ; 0.080        ; 0.184          ; Low Pulse Width  ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; C1|clk_25|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|o       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~input|i       ;
; 0.700  ; 0.916        ; 0.216          ; High Pulse Width ; clk_main ; Rise       ; Sync_Counter:C1|clk_25 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~input|o       ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; C1|clk_25|clk          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Sync_Counter:C1|clk_25'                                                           ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|display_en ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[0]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[1]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[2]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[3]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[4]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[5]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[6]    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vsync      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hsync      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[0]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[1]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[2]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[3]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[4]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[5]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[6]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[7]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[8]    ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|vpos[9]    ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[7]    ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[8]    ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; Sync_Counter:C1|hpos[9]    ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[7]|clk             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[8]|clk             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[9]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[0]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[1]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[2]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[3]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[4]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[5]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[6]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[7]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[8]|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vpos[9]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|display_en|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[0]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[1]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[2]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[3]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[4]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[5]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[6]|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|vsync|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hsync|clk               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|clk_25~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|display_en|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Sync_Counter:C1|clk_25 ; Rise       ; C1|hpos[0]|clk             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 3.415 ; 3.486 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 4.072 ; 4.219 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 4.072 ; 4.219 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 3.420 ; 3.534 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 3.542 ; 3.634 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 3.517 ; 3.610 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 4.856 ; 5.130 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 3.914 ; 4.049 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 3.542 ; 3.634 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 4.856 ; 5.130 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 3.921 ; 4.096 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 3.826 ; 3.997 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 3.826 ; 3.997 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 3.389 ; 3.518 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 3.460 ; 3.574 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 3.420 ; 3.534 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 3.422 ; 3.479 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.397 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 3.962 ; 4.103 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 3.429 ; 3.518 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 3.810 ; 3.940 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 4.745 ; 5.012 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 3.810 ; 3.978 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 3.301 ; 3.426 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 3.722 ; 3.888 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 3.301 ; 3.426 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 3.370 ; 3.479 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 3.338 ; 3.392 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -1.566  ; -0.035 ; N/A      ; N/A     ; -3.000              ;
;  Sync_Counter:C1|clk_25 ; -1.566  ; 0.260  ; N/A      ; N/A     ; -1.000              ;
;  clk_main               ; -0.128  ; -0.035 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -28.481 ; -0.035 ; 0.0      ; 0.0     ; -27.104             ;
;  Sync_Counter:C1|clk_25 ; -28.353 ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  clk_main               ; -0.128  ; -0.035 ; N/A      ; N/A     ; -4.104              ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 5.704 ; 5.721 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 6.767 ; 6.831 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 6.767 ; 6.831 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 5.797 ; 5.811 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 5.905 ; 5.949 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 5.882 ; 5.916 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 7.931 ; 8.136 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 6.506 ; 6.583 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 5.905 ; 5.949 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 7.931 ; 8.136 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 6.644 ; 6.729 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 6.447 ; 6.494 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 6.447 ; 6.494 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 5.783 ; 5.787 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 5.837 ; 5.851 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 5.797 ; 5.811 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 5.702 ; 5.742 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Hsync     ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.397 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_B[*]  ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[0] ; Sync_Counter:C1|clk_25 ; 3.962 ; 4.103 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[1] ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[2] ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_B[3] ; Sync_Counter:C1|clk_25 ; 3.429 ; 3.518 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_G[*]  ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[0] ; Sync_Counter:C1|clk_25 ; 3.810 ; 3.940 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[1] ; Sync_Counter:C1|clk_25 ; 3.453 ; 3.541 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[2] ; Sync_Counter:C1|clk_25 ; 4.745 ; 5.012 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_G[3] ; Sync_Counter:C1|clk_25 ; 3.810 ; 3.978 ; Rise       ; Sync_Counter:C1|clk_25 ;
; VGA_R[*]  ; Sync_Counter:C1|clk_25 ; 3.301 ; 3.426 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[0] ; Sync_Counter:C1|clk_25 ; 3.722 ; 3.888 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[1] ; Sync_Counter:C1|clk_25 ; 3.301 ; 3.426 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[2] ; Sync_Counter:C1|clk_25 ; 3.370 ; 3.479 ; Rise       ; Sync_Counter:C1|clk_25 ;
;  VGA_R[3] ; Sync_Counter:C1|clk_25 ; 3.330 ; 3.439 ; Rise       ; Sync_Counter:C1|clk_25 ;
; Vsync     ; Sync_Counter:C1|clk_25 ; 3.338 ; 3.392 ; Rise       ; Sync_Counter:C1|clk_25 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_main                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; Sync_Counter:C1|clk_25 ; clk_main               ; 1        ; 1        ; 0        ; 0        ;
; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 440      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; Sync_Counter:C1|clk_25 ; clk_main               ; 1        ; 1        ; 0        ; 0        ;
; Sync_Counter:C1|clk_25 ; Sync_Counter:C1|clk_25 ; 440      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Mar 10 01:54:26 2020
Info: Command: quartus_sta VGA_Driver -c VGA_Driver
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Driver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Sync_Counter:C1|clk_25 Sync_Counter:C1|clk_25
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.566       -28.353 Sync_Counter:C1|clk_25 
    Info (332119):    -0.128        -0.128 clk_main 
Info (332146): Worst-case hold slack is 0.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.054         0.000 clk_main 
    Info (332119):     0.476         0.000 Sync_Counter:C1|clk_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.000 clk_main 
    Info (332119):    -1.000       -23.000 Sync_Counter:C1|clk_25 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.298       -23.218 Sync_Counter:C1|clk_25 
    Info (332119):     0.020         0.000 clk_main 
Info (332146): Worst-case hold slack is -0.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.035        -0.035 clk_main 
    Info (332119):     0.417         0.000 Sync_Counter:C1|clk_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.000 clk_main 
    Info (332119):    -1.000       -23.000 Sync_Counter:C1|clk_25 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.429        -5.520 Sync_Counter:C1|clk_25 
    Info (332119):     0.104         0.000 clk_main 
Info (332146): Worst-case hold slack is 0.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.055         0.000 clk_main 
    Info (332119):     0.260         0.000 Sync_Counter:C1|clk_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.104 clk_main 
    Info (332119):    -1.000       -23.000 Sync_Counter:C1|clk_25 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4633 megabytes
    Info: Processing ended: Tue Mar 10 01:54:28 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


