TimeQuest Timing Analyzer report for Labfourworks
Wed Oct 08 20:11:41 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 14. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 15. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'KEY[0]'
 21. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 22. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 23. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 24. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 26. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'KEY[0]'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'KEY[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 47. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 48. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 49. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 50. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 51. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'KEY[0]'
 54. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 55. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 56. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 57. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 59. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 60. Fast Model Minimum Pulse Width: 'CLOCK_50'
 61. Fast Model Minimum Pulse Width: 'KEY[0]'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourworks                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[0]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 292.91 MHz ; 292.91 MHz      ; KEY[0]                          ;                                                               ;
; 476.42 MHz ; 420.17 MHz      ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 812.35 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 931.1 MHz  ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 942.51 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[0]                          ; -2.414 ; -9.303        ;
; CLOCK_50                        ; -1.099 ; -9.282        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.231 ; -0.278        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.074 ; -0.157        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.069 ; -0.150        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.069 ; -0.150        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.062 ; -0.120        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.061 ; -0.113        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.141 ; 0.000         ;
; KEY[0]                          ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -1.380 ; -17.380       ;
; KEY[0]                          ; -1.222 ; -134.222      ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                              ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.414 ; regfile32x32:comb_37|regfile[24][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 3.444      ;
; -2.382 ; regfile32x32:comb_37|regfile[26][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 3.396      ;
; -2.343 ; regfile32x32:comb_37|regfile[22][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 3.358      ;
; -2.338 ; regfile32x32:comb_37|regfile[30][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 3.357      ;
; -2.327 ; regfile32x32:comb_37|regfile[28][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 3.357      ;
; -2.295 ; regfile32x32:comb_37|regfile[20][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 3.321      ;
; -2.289 ; regfile32x32:comb_37|regfile[21][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 3.311      ;
; -2.288 ; regfile32x32:comb_37|regfile[26][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 3.300      ;
; -2.251 ; regfile32x32:comb_37|regfile[21][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 3.271      ;
; -2.242 ; regfile32x32:comb_37|regfile[23][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 3.264      ;
; -2.232 ; regfile32x32:comb_37|regfile[31][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 3.261      ;
; -2.227 ; regfile32x32:comb_37|regfile[27][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 3.240      ;
; -2.222 ; regfile32x32:comb_37|regfile[1][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 3.254      ;
; -2.215 ; regfile32x32:comb_37|regfile[25][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 3.240      ;
; -2.212 ; regfile32x32:comb_37|regfile[10][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 3.251      ;
; -2.192 ; regfile32x32:comb_37|regfile[2][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 3.216      ;
; -2.181 ; regfile32x32:comb_37|regfile[20][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 3.209      ;
; -2.174 ; regfile32x32:comb_37|regfile[26][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 3.186      ;
; -2.170 ; regfile32x32:comb_37|regfile[25][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 3.197      ;
; -2.169 ; regfile32x32:comb_37|regfile[16][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 3.195      ;
; -2.150 ; regfile32x32:comb_37|regfile[6][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 3.171      ;
; -2.147 ; regfile32x32:comb_37|regfile[13][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 3.163      ;
; -2.145 ; regfile32x32:comb_37|regfile[22][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 3.158      ;
; -2.143 ; regfile32x32:comb_37|regfile[27][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 3.158      ;
; -2.136 ; regfile32x32:comb_37|regfile[2][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 3.160      ;
; -2.119 ; regfile32x32:comb_37|regfile[24][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 3.147      ;
; -2.116 ; regfile32x32:comb_37|regfile[13][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 3.134      ;
; -2.110 ; regfile32x32:comb_37|regfile[21][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 3.130      ;
; -2.110 ; regfile32x32:comb_37|regfile[6][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 3.129      ;
; -2.107 ; regfile32x32:comb_37|regfile[11][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 3.146      ;
; -2.106 ; regfile32x32:comb_37|regfile[2][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 3.132      ;
; -2.101 ; regfile32x32:comb_37|regfile[16][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 3.129      ;
; -2.099 ; regfile32x32:comb_37|regfile[23][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 3.119      ;
; -2.093 ; regfile32x32:comb_37|regfile[0][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 3.125      ;
; -2.079 ; regfile32x32:comb_37|regfile[13][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 3.097      ;
; -2.063 ; regfile32x32:comb_37|regfile[2][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 3.089      ;
; -2.052 ; regfile32x32:comb_37|regfile[16][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 3.080      ;
; -2.044 ; regfile32x32:comb_37|regfile[22][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 3.059      ;
; -2.039 ; regfile32x32:comb_37|regfile[27][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 3.052      ;
; -2.034 ; regfile32x32:comb_37|regfile[1][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 3.064      ;
; -2.024 ; regfile32x32:comb_37|regfile[18][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 3.043      ;
; -2.017 ; regfile32x32:comb_37|regfile[28][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 3.045      ;
; -1.995 ; regfile32x32:comb_37|regfile[7][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 3.014      ;
; -1.991 ; regfile32x32:comb_37|regfile[7][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 3.012      ;
; -1.971 ; regfile32x32:comb_37|regfile[5][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 2.993      ;
; -1.970 ; regfile32x32:comb_37|regfile[17][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 2.993      ;
; -1.969 ; regfile32x32:comb_37|regfile[27][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.021     ; 2.984      ;
; -1.969 ; regfile32x32:comb_37|regfile[14][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 2.994      ;
; -1.963 ; regfile32x32:comb_37|regfile[19][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 2.975      ;
; -1.945 ; regfile32x32:comb_37|regfile[28][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.973      ;
; -1.935 ; regfile32x32:comb_37|regfile[15][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 2.959      ;
; -1.931 ; regfile32x32:comb_37|regfile[15][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.957      ;
; -1.916 ; regfile32x32:comb_37|regfile[29][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 2.937      ;
; -1.915 ; regfile32x32:comb_37|regfile[13][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 2.931      ;
; -1.909 ; regfile32x32:comb_37|regfile[17][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 2.930      ;
; -1.904 ; regfile32x32:comb_37|regfile[28][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 2.934      ;
; -1.892 ; regfile32x32:comb_37|regfile[17][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 2.913      ;
; -1.888 ; regfile32x32:comb_37|regfile[0][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 2.918      ;
; -1.886 ; regfile32x32:comb_37|regfile[9][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 2.925      ;
; -1.883 ; regfile32x32:comb_37|regfile[10][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.920      ;
; -1.878 ; regfile32x32:comb_37|regfile[8][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 2.917      ;
; -1.875 ; regfile32x32:comb_37|regfile[5][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 2.895      ;
; -1.858 ; regfile32x32:comb_37|regfile[9][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.895      ;
; -1.858 ; regfile32x32:comb_37|regfile[14][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 2.885      ;
; -1.854 ; regfile32x32:comb_37|regfile[25][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 2.881      ;
; -1.851 ; regfile32x32:comb_37|regfile[23][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 2.873      ;
; -1.846 ; regfile32x32:comb_37|regfile[4][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 2.868      ;
; -1.843 ; regfile32x32:comb_37|regfile[18][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.862      ;
; -1.840 ; regfile32x32:comb_37|regfile[12][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 2.865      ;
; -1.834 ; regfile32x32:comb_37|regfile[4][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 2.856      ;
; -1.828 ; regfile32x32:comb_37|regfile[18][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.845      ;
; -1.820 ; regfile32x32:comb_37|regfile[21][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 2.842      ;
; -1.803 ; regfile32x32:comb_37|regfile[16][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.829      ;
; -1.803 ; regfile32x32:comb_37|regfile[4][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 2.823      ;
; -1.778 ; regfile32x32:comb_37|regfile[11][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.815      ;
; -1.754 ; regfile32x32:comb_37|regfile[8][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 2.793      ;
; -1.752 ; regfile32x32:comb_37|regfile[15][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 2.776      ;
; -1.740 ; regfile32x32:comb_37|regfile[4][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 2.760      ;
; -1.728 ; regfile32x32:comb_37|regfile[12][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 2.755      ;
; -1.716 ; regfile32x32:comb_37|regfile[6][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 2.737      ;
; -1.706 ; regfile32x32:comb_37|regfile[20][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.734      ;
; -1.699 ; regfile32x32:comb_37|regfile[15][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.725      ;
; -1.672 ; regfile32x32:comb_37|regfile[10][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.709      ;
; -1.667 ; regfile32x32:comb_37|regfile[1][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 2.697      ;
; -1.639 ; regfile32x32:comb_37|regfile[19][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.005     ; 2.670      ;
; -1.638 ; regfile32x32:comb_37|regfile[22][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 2.651      ;
; -1.630 ; regfile32x32:comb_37|regfile[18][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.647      ;
; -1.618 ; regfile32x32:comb_37|regfile[0][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 2.648      ;
; -1.593 ; regfile32x32:comb_37|regfile[17][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 2.616      ;
; -1.583 ; regfile32x32:comb_37|regfile[12][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 2.608      ;
; -1.580 ; regfile32x32:comb_37|regfile[29][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 2.603      ;
; -1.570 ; regfile32x32:comb_37|regfile[1][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 2.602      ;
; -1.566 ; regfile32x32:comb_37|regfile[7][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.585      ;
; -1.560 ; regfile32x32:comb_37|regfile[10][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 2.599      ;
; -1.546 ; regfile32x32:comb_37|regfile[24][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 2.574      ;
; -1.531 ; regfile32x32:comb_37|regfile[8][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.001      ; 2.568      ;
; -1.525 ; regfile32x32:comb_37|regfile[0][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 2.557      ;
; -1.522 ; regfile32x32:comb_37|regfile[29][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 2.543      ;
; -1.504 ; regfile32x32:comb_37|regfile[19][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 2.533      ;
; -1.503 ; regfile32x32:comb_37|regfile[24][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 2.533      ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.099 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.135      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -1.037 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 2.073      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.954 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.990      ;
; -0.930 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.966      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.882 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.918      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.850      ;
; -0.753 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.789      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.778      ;
; -0.703 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.739      ;
; -0.659 ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_1Hz        ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.591     ; 1.104      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.554 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.448 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.484      ;
; -0.090 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.126      ;
; 0.083  ; clk_div:comb_3|clock_1Mhz_int   ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.001     ; 0.952      ;
; 0.101  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.935      ;
; 0.217  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.819      ;
; 0.586  ; clk_div:comb_3|clock_1Hz_int    ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 1.000        ; 0.353      ; 0.803      ;
; 0.595  ; clk_div:comb_3|clock_100hz_int  ; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 1.000        ; 0.489      ; 0.930      ;
; 0.621  ; clk_div:comb_3|clock_10Hz_int   ; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 1.000        ; 0.507      ; 0.922      ;
; 0.625  ; clk_div:comb_3|clock_10Khz_int  ; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 1.000        ; 0.390      ; 0.801      ;
; 0.627  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 1.000        ; 0.393      ; 0.802      ;
; 0.629  ; clk_div:comb_3|clock_1Khz_int   ; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 1.000        ; 0.374      ; 0.781      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.231 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.267      ;
; -0.047 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.043 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.079      ;
; 0.003  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.228  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.231  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.247  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.074 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.110      ;
; -0.073 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.109      ;
; -0.040 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.076      ;
; -0.010 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.046      ;
; 0.066  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.230  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.231  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.047 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.012 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.226  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.231  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.047 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.012 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.226  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.231  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.047 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.082      ;
; -0.012 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.054  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.054  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.226  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.230  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.044 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.080      ;
; -0.043 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.009 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.045      ;
; 0.054  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.054  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.982      ;
; 0.229  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.234  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                        ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.141 ; clk_div:comb_3|clock_1Khz_int   ; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.374      ; 0.781      ;
; 0.143 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.393      ; 0.802      ;
; 0.145 ; clk_div:comb_3|clock_10Khz_int  ; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.390      ; 0.801      ;
; 0.149 ; clk_div:comb_3|clock_10Hz_int   ; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.507      ; 0.922      ;
; 0.175 ; clk_div:comb_3|clock_100hz_int  ; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.489      ; 0.930      ;
; 0.184 ; clk_div:comb_3|clock_1Hz_int    ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.353      ; 0.803      ;
; 0.553 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.553 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.669 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.935      ;
; 0.687 ; clk_div:comb_3|clock_1Mhz_int   ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 0.952      ;
; 0.804 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.807 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.856 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.860 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 1.187 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.190 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.196 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.199 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.218 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.484      ;
; 1.242 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.243 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.509      ;
; 1.258 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.261 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.267 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.270 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.313 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.324 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.590      ;
; 1.329 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.332 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.598      ;
; 1.341 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.384 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.650      ;
; 1.400 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.403 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.669      ;
; 1.412 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.429 ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_1Hz        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.591     ; 1.104      ;
; 1.471 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.473 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.739      ;
; 1.474 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.740      ;
; 1.512 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.512 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.512 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.512 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.512 ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.523 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.789      ;
; 1.542 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.584 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.850      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.652 ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.700 ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.966      ;
; 1.724 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.990      ;
; 1.724 ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.990      ;
; 1.869 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.135      ;
; 1.869 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.135      ;
; 1.869 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.135      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                              ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; regfile32x32:comb_37|clock_enable   ; regfile32x32:comb_37|clock_enable  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 1.573 ; regfile32x32:comb_37|regfile[3][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.839      ;
; 1.694 ; regfile32x32:comb_37|regfile[3][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.960      ;
; 1.744 ; regfile32x32:comb_37|regfile[31][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.005      ;
; 1.822 ; regfile32x32:comb_37|regfile[30][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.069      ;
; 1.830 ; regfile32x32:comb_37|regfile[3][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.096      ;
; 1.878 ; regfile32x32:comb_37|regfile[14][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.135      ;
; 1.884 ; regfile32x32:comb_37|regfile[31][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 2.143      ;
; 1.907 ; regfile32x32:comb_37|regfile[9][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.174      ;
; 1.937 ; regfile32x32:comb_37|regfile[6][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.186      ;
; 1.944 ; regfile32x32:comb_37|regfile[29][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 2.197      ;
; 1.960 ; regfile32x32:comb_37|regfile[14][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 2.215      ;
; 2.014 ; regfile32x32:comb_37|regfile[31][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.275      ;
; 2.038 ; regfile32x32:comb_37|regfile[3][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.304      ;
; 2.069 ; regfile32x32:comb_37|regfile[25][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 2.324      ;
; 2.085 ; regfile32x32:comb_37|regfile[7][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.336      ;
; 2.140 ; regfile32x32:comb_37|regfile[19][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.401      ;
; 2.149 ; regfile32x32:comb_37|regfile[11][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.418      ;
; 2.150 ; regfile32x32:comb_37|regfile[23][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 2.400      ;
; 2.183 ; regfile32x32:comb_37|regfile[20][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 2.439      ;
; 2.186 ; regfile32x32:comb_37|regfile[5][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 2.436      ;
; 2.191 ; regfile32x32:comb_37|regfile[8][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.458      ;
; 2.206 ; regfile32x32:comb_37|regfile[26][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.463      ;
; 2.208 ; regfile32x32:comb_37|regfile[30][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.455      ;
; 2.214 ; regfile32x32:comb_37|regfile[5][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.466      ;
; 2.223 ; regfile32x32:comb_37|regfile[30][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.472      ;
; 2.256 ; regfile32x32:comb_37|regfile[9][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.525      ;
; 2.261 ; regfile32x32:comb_37|regfile[11][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.528      ;
; 2.271 ; regfile32x32:comb_37|regfile[12][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.528      ;
; 2.273 ; regfile32x32:comb_37|regfile[24][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 2.533      ;
; 2.274 ; regfile32x32:comb_37|regfile[19][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 2.533      ;
; 2.292 ; regfile32x32:comb_37|regfile[29][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.543      ;
; 2.295 ; regfile32x32:comb_37|regfile[0][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 2.557      ;
; 2.301 ; regfile32x32:comb_37|regfile[8][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.568      ;
; 2.316 ; regfile32x32:comb_37|regfile[24][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.574      ;
; 2.330 ; regfile32x32:comb_37|regfile[10][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.599      ;
; 2.336 ; regfile32x32:comb_37|regfile[7][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.585      ;
; 2.340 ; regfile32x32:comb_37|regfile[1][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 2.602      ;
; 2.350 ; regfile32x32:comb_37|regfile[29][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 2.603      ;
; 2.353 ; regfile32x32:comb_37|regfile[12][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 2.608      ;
; 2.363 ; regfile32x32:comb_37|regfile[17][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 2.616      ;
; 2.388 ; regfile32x32:comb_37|regfile[0][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 2.648      ;
; 2.400 ; regfile32x32:comb_37|regfile[18][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.647      ;
; 2.408 ; regfile32x32:comb_37|regfile[22][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.023     ; 2.651      ;
; 2.409 ; regfile32x32:comb_37|regfile[19][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.005     ; 2.670      ;
; 2.437 ; regfile32x32:comb_37|regfile[1][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 2.697      ;
; 2.442 ; regfile32x32:comb_37|regfile[10][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.709      ;
; 2.469 ; regfile32x32:comb_37|regfile[15][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 2.725      ;
; 2.476 ; regfile32x32:comb_37|regfile[20][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.734      ;
; 2.486 ; regfile32x32:comb_37|regfile[6][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.737      ;
; 2.498 ; regfile32x32:comb_37|regfile[12][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.755      ;
; 2.510 ; regfile32x32:comb_37|regfile[4][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 2.760      ;
; 2.522 ; regfile32x32:comb_37|regfile[15][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 2.776      ;
; 2.524 ; regfile32x32:comb_37|regfile[8][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.793      ;
; 2.548 ; regfile32x32:comb_37|regfile[11][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.815      ;
; 2.573 ; regfile32x32:comb_37|regfile[16][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 2.829      ;
; 2.573 ; regfile32x32:comb_37|regfile[4][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 2.823      ;
; 2.590 ; regfile32x32:comb_37|regfile[21][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.842      ;
; 2.598 ; regfile32x32:comb_37|regfile[18][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 2.845      ;
; 2.604 ; regfile32x32:comb_37|regfile[4][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.856      ;
; 2.610 ; regfile32x32:comb_37|regfile[12][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 2.865      ;
; 2.613 ; regfile32x32:comb_37|regfile[18][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.862      ;
; 2.616 ; regfile32x32:comb_37|regfile[4][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.868      ;
; 2.621 ; regfile32x32:comb_37|regfile[23][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.873      ;
; 2.624 ; regfile32x32:comb_37|regfile[25][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.881      ;
; 2.628 ; regfile32x32:comb_37|regfile[9][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.895      ;
; 2.628 ; regfile32x32:comb_37|regfile[14][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 2.885      ;
; 2.645 ; regfile32x32:comb_37|regfile[5][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 2.895      ;
; 2.648 ; regfile32x32:comb_37|regfile[8][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.917      ;
; 2.653 ; regfile32x32:comb_37|regfile[10][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.001      ; 2.920      ;
; 2.656 ; regfile32x32:comb_37|regfile[9][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 2.925      ;
; 2.658 ; regfile32x32:comb_37|regfile[0][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 2.918      ;
; 2.662 ; regfile32x32:comb_37|regfile[17][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.913      ;
; 2.674 ; regfile32x32:comb_37|regfile[28][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 2.934      ;
; 2.679 ; regfile32x32:comb_37|regfile[17][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.930      ;
; 2.685 ; regfile32x32:comb_37|regfile[13][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.020     ; 2.931      ;
; 2.686 ; regfile32x32:comb_37|regfile[29][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 2.937      ;
; 2.701 ; regfile32x32:comb_37|regfile[15][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 2.957      ;
; 2.705 ; regfile32x32:comb_37|regfile[15][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 2.959      ;
; 2.715 ; regfile32x32:comb_37|regfile[28][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 2.973      ;
; 2.733 ; regfile32x32:comb_37|regfile[19][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.024     ; 2.975      ;
; 2.739 ; regfile32x32:comb_37|regfile[27][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 2.984      ;
; 2.739 ; regfile32x32:comb_37|regfile[14][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 2.994      ;
; 2.740 ; regfile32x32:comb_37|regfile[17][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 2.993      ;
; 2.741 ; regfile32x32:comb_37|regfile[5][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 2.993      ;
; 2.761 ; regfile32x32:comb_37|regfile[7][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 3.012      ;
; 2.765 ; regfile32x32:comb_37|regfile[7][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 3.014      ;
; 2.787 ; regfile32x32:comb_37|regfile[28][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 3.045      ;
; 2.794 ; regfile32x32:comb_37|regfile[18][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 3.043      ;
; 2.804 ; regfile32x32:comb_37|regfile[1][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 3.064      ;
; 2.809 ; regfile32x32:comb_37|regfile[27][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.023     ; 3.052      ;
; 2.814 ; regfile32x32:comb_37|regfile[22][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 3.059      ;
; 2.822 ; regfile32x32:comb_37|regfile[16][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 3.080      ;
; 2.833 ; regfile32x32:comb_37|regfile[2][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 3.089      ;
; 2.849 ; regfile32x32:comb_37|regfile[13][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 3.097      ;
; 2.863 ; regfile32x32:comb_37|regfile[0][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 3.125      ;
; 2.869 ; regfile32x32:comb_37|regfile[23][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 3.119      ;
; 2.871 ; regfile32x32:comb_37|regfile[16][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 3.129      ;
; 2.876 ; regfile32x32:comb_37|regfile[2][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 3.132      ;
; 2.877 ; regfile32x32:comb_37|regfile[11][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 3.146      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.543 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.704 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.817 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.839 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.539 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.767 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.813 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.817 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 1.001 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.267      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.544 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.716 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.716 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.782 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.816 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.832 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.541 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.716 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.716 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.982      ;
; 0.779 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.045      ;
; 0.813 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.831 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.704 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.780 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.046      ;
; 0.810 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.076      ;
; 0.843 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.110      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.543 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.704 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.817 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.839 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[6]|clk        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|clock_enable   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|clock_enable   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[1][0]  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 3.168  ; 3.168  ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; 3.168  ; 3.168  ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; 2.803  ; 2.803  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.157 ; -0.157 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.275  ; 0.275  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.384 ; -0.384 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -3.674 ; -3.674 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -1.953 ; -1.953 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -1.799 ; -1.799 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -1.410 ; -1.410 ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; -1.234 ; -1.234 ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; 0.168  ; 0.168  ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; 0.162  ; 0.162  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.197 ; -0.197 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 0.233  ; 0.233  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -1.194 ; -1.194 ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; -1.264 ; -1.264 ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; -1.194 ; -1.194 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 3.956  ; 3.956  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 2.169  ; 2.169  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 2.253  ; 2.253  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.570  ; 2.570  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 3.429  ; 3.429  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 3.956  ; 3.956  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 3.621  ; 3.621  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 3.566  ; 3.566  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; 2.783  ; 2.783  ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; 1.667  ; 1.667  ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; 1.593  ; 1.593  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.783  ; 1.783  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.535  ; 1.535  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -1.226 ; -1.226 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.768 ; 10.768 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 10.738 ; 10.738 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 10.757 ; 10.757 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 10.768 ; 10.768 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 10.763 ; 10.763 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.738 ; 10.738 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 10.738 ; 10.738 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 10.757 ; 10.757 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 10.768 ; 10.768 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 10.763 ; 10.763 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[0]                          ; -0.512 ; -1.879        ;
; CLOCK_50                        ; -0.031 ; -0.213        ;
; clk_div:comb_3|clock_100hz_reg  ; 0.425  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.504  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.510  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.511  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.017 ; -0.051        ;
; KEY[0]                          ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -1.380 ; -17.380       ;
; KEY[0]                          ; -1.222 ; -134.222      ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                              ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.512 ; regfile32x32:comb_37|regfile[26][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 1.525      ;
; -0.494 ; regfile32x32:comb_37|regfile[24][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 1.520      ;
; -0.470 ; regfile32x32:comb_37|regfile[30][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.485      ;
; -0.470 ; regfile32x32:comb_37|regfile[22][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.484      ;
; -0.458 ; regfile32x32:comb_37|regfile[28][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 1.484      ;
; -0.456 ; regfile32x32:comb_37|regfile[26][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 1.468      ;
; -0.447 ; regfile32x32:comb_37|regfile[21][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.467      ;
; -0.441 ; regfile32x32:comb_37|regfile[21][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.460      ;
; -0.441 ; regfile32x32:comb_37|regfile[20][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.464      ;
; -0.429 ; regfile32x32:comb_37|regfile[23][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.449      ;
; -0.429 ; regfile32x32:comb_37|regfile[27][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 1.442      ;
; -0.427 ; regfile32x32:comb_37|regfile[31][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.455      ;
; -0.419 ; regfile32x32:comb_37|regfile[16][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.442      ;
; -0.416 ; regfile32x32:comb_37|regfile[1][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 1.446      ;
; -0.414 ; regfile32x32:comb_37|regfile[25][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 1.436      ;
; -0.413 ; regfile32x32:comb_37|regfile[13][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.428      ;
; -0.407 ; regfile32x32:comb_37|regfile[26][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 1.419      ;
; -0.405 ; regfile32x32:comb_37|regfile[20][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; regfile32x32:comb_37|regfile[2][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.428      ;
; -0.400 ; regfile32x32:comb_37|regfile[27][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.414      ;
; -0.400 ; regfile32x32:comb_37|regfile[6][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.417      ;
; -0.398 ; regfile32x32:comb_37|regfile[25][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.421      ;
; -0.395 ; regfile32x32:comb_37|regfile[10][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.430      ;
; -0.392 ; regfile32x32:comb_37|regfile[0][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.002     ; 1.422      ;
; -0.388 ; regfile32x32:comb_37|regfile[16][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.412      ;
; -0.385 ; regfile32x32:comb_37|regfile[22][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 1.398      ;
; -0.381 ; regfile32x32:comb_37|regfile[16][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.405      ;
; -0.378 ; regfile32x32:comb_37|regfile[2][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.402      ;
; -0.376 ; regfile32x32:comb_37|regfile[21][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.395      ;
; -0.374 ; regfile32x32:comb_37|regfile[13][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 1.390      ;
; -0.372 ; regfile32x32:comb_37|regfile[2][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.395      ;
; -0.372 ; regfile32x32:comb_37|regfile[13][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 1.388      ;
; -0.369 ; regfile32x32:comb_37|regfile[23][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.388      ;
; -0.368 ; regfile32x32:comb_37|regfile[22][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.382      ;
; -0.366 ; regfile32x32:comb_37|regfile[6][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 1.382      ;
; -0.362 ; regfile32x32:comb_37|regfile[24][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.387      ;
; -0.362 ; regfile32x32:comb_37|regfile[11][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.397      ;
; -0.361 ; regfile32x32:comb_37|regfile[18][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.376      ;
; -0.358 ; regfile32x32:comb_37|regfile[2][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.382      ;
; -0.356 ; regfile32x32:comb_37|regfile[27][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 1.369      ;
; -0.343 ; regfile32x32:comb_37|regfile[7][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.360      ;
; -0.338 ; regfile32x32:comb_37|regfile[19][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.020     ; 1.350      ;
; -0.336 ; regfile32x32:comb_37|regfile[17][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 1.357      ;
; -0.335 ; regfile32x32:comb_37|regfile[7][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 1.351      ;
; -0.333 ; regfile32x32:comb_37|regfile[28][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.358      ;
; -0.330 ; regfile32x32:comb_37|regfile[27][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.344      ;
; -0.319 ; regfile32x32:comb_37|regfile[15][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.343      ;
; -0.317 ; regfile32x32:comb_37|regfile[5][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.336      ;
; -0.316 ; regfile32x32:comb_37|regfile[1][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 1.345      ;
; -0.311 ; regfile32x32:comb_37|regfile[17][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.331      ;
; -0.306 ; regfile32x32:comb_37|regfile[17][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.326      ;
; -0.305 ; regfile32x32:comb_37|regfile[18][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.320      ;
; -0.295 ; regfile32x32:comb_37|regfile[4][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.314      ;
; -0.293 ; regfile32x32:comb_37|regfile[14][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.317      ;
; -0.292 ; regfile32x32:comb_37|regfile[13][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.307      ;
; -0.291 ; regfile32x32:comb_37|regfile[4][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.310      ;
; -0.290 ; regfile32x32:comb_37|regfile[15][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.313      ;
; -0.288 ; regfile32x32:comb_37|regfile[5][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.306      ;
; -0.286 ; regfile32x32:comb_37|regfile[28][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.311      ;
; -0.285 ; regfile32x32:comb_37|regfile[29][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.305      ;
; -0.281 ; regfile32x32:comb_37|regfile[28][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 1.307      ;
; -0.281 ; regfile32x32:comb_37|regfile[0][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 1.310      ;
; -0.278 ; regfile32x32:comb_37|regfile[18][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.292      ;
; -0.276 ; regfile32x32:comb_37|regfile[8][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.311      ;
; -0.272 ; regfile32x32:comb_37|regfile[25][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.295      ;
; -0.268 ; regfile32x32:comb_37|regfile[9][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.303      ;
; -0.268 ; regfile32x32:comb_37|regfile[12][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.292      ;
; -0.267 ; regfile32x32:comb_37|regfile[14][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.292      ;
; -0.265 ; regfile32x32:comb_37|regfile[23][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.285      ;
; -0.262 ; regfile32x32:comb_37|regfile[4][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.280      ;
; -0.261 ; regfile32x32:comb_37|regfile[10][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.295      ;
; -0.260 ; regfile32x32:comb_37|regfile[4][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.278      ;
; -0.255 ; regfile32x32:comb_37|regfile[16][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.278      ;
; -0.255 ; regfile32x32:comb_37|regfile[21][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.275      ;
; -0.241 ; regfile32x32:comb_37|regfile[15][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 1.264      ;
; -0.241 ; regfile32x32:comb_37|regfile[12][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.266      ;
; -0.240 ; regfile32x32:comb_37|regfile[8][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.275      ;
; -0.236 ; regfile32x32:comb_37|regfile[9][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.270      ;
; -0.223 ; regfile32x32:comb_37|regfile[20][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.247      ;
; -0.216 ; regfile32x32:comb_37|regfile[11][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.250      ;
; -0.206 ; regfile32x32:comb_37|regfile[6][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.015     ; 1.223      ;
; -0.199 ; regfile32x32:comb_37|regfile[18][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.018     ; 1.213      ;
; -0.190 ; regfile32x32:comb_37|regfile[19][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 1.219      ;
; -0.190 ; regfile32x32:comb_37|regfile[15][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.214      ;
; -0.183 ; regfile32x32:comb_37|regfile[12][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.008     ; 1.207      ;
; -0.182 ; regfile32x32:comb_37|regfile[17][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 1.203      ;
; -0.176 ; regfile32x32:comb_37|regfile[22][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 1.189      ;
; -0.176 ; regfile32x32:comb_37|regfile[0][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 1.205      ;
; -0.175 ; regfile32x32:comb_37|regfile[29][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.011     ; 1.196      ;
; -0.174 ; regfile32x32:comb_37|regfile[1][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 1.203      ;
; -0.170 ; regfile32x32:comb_37|regfile[10][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.204      ;
; -0.160 ; regfile32x32:comb_37|regfile[7][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.016     ; 1.176      ;
; -0.151 ; regfile32x32:comb_37|regfile[29][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.012     ; 1.171      ;
; -0.146 ; regfile32x32:comb_37|regfile[24][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.007     ; 1.171      ;
; -0.144 ; regfile32x32:comb_37|regfile[30][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.159      ;
; -0.140 ; regfile32x32:comb_37|regfile[24][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.006     ; 1.166      ;
; -0.140 ; regfile32x32:comb_37|regfile[10][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.003      ; 1.175      ;
; -0.134 ; regfile32x32:comb_37|regfile[19][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.004     ; 1.162      ;
; -0.132 ; regfile32x32:comb_37|regfile[8][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.166      ;
; -0.129 ; regfile32x32:comb_37|regfile[5][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.013     ; 1.148      ;
+--------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.031 ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_1Hz        ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.508     ; 0.555      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.026 ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.058      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.968      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.953      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.121  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.911      ;
; 0.138  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.894      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.886      ;
; 0.218  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.814      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.800      ;
; 0.234  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.798      ;
; 0.321  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.711      ;
; 0.493  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.539      ;
; 0.555  ; clk_div:comb_3|clock_1Mhz_int   ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.477      ;
; 0.579  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.453      ;
; 0.622  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; 0.000      ; 0.410      ;
; 0.842  ; clk_div:comb_3|clock_100hz_int  ; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 1.000        ; 0.289      ; 0.479      ;
; 0.863  ; clk_div:comb_3|clock_10Hz_int   ; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 1.000        ; 0.306      ; 0.475      ;
; 0.869  ; clk_div:comb_3|clock_1Hz_int    ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 1.000        ; 0.239      ; 0.402      ;
; 0.897  ; clk_div:comb_3|clock_1Khz_int   ; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 1.000        ; 0.254      ; 0.389      ;
; 0.897  ; clk_div:comb_3|clock_10Khz_int  ; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 1.000        ; 0.266      ; 0.401      ;
; 0.897  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 1.000        ; 0.267      ; 0.402      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.425 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.607      ;
; 0.511 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.630 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.640 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.506 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.512 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.561 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.629 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.626 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.630 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.626 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.630 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.553 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.479      ;
; 0.553 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.479      ;
; 0.628 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.511 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.553 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.479      ;
; 0.553 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.479      ;
; 0.628 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.632 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.017 ; clk_div:comb_3|clock_1Khz_int   ; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.254      ; 0.389      ;
; -0.017 ; clk_div:comb_3|clock_10Khz_int  ; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.401      ;
; -0.017 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.267      ; 0.402      ;
; 0.011  ; clk_div:comb_3|clock_1Hz_int    ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.239      ; 0.402      ;
; 0.017  ; clk_div:comb_3|clock_10Hz_int   ; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.306      ; 0.475      ;
; 0.038  ; clk_div:comb_3|clock_100hz_int  ; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.289      ; 0.479      ;
; 0.256  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.258  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.301  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.453      ;
; 0.325  ; clk_div:comb_3|clock_1Mhz_int   ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.360  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.382  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.387  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.498  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.505  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.522  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.674      ;
; 0.524  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.676      ;
; 0.533  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.540  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.557  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.559  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.568  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.575  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.592  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.603  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.610  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.638  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.639  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.646  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.648  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; clk_div:comb_3|count_1Mhz[4]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.662  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.673  ; clk_div:comb_3|count_1Mhz[0]    ; clk_div:comb_3|count_1Mhz[6]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.734  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; clk_div:comb_3|count_1Mhz[5]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.742  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|clock_1Mhz_int   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.894      ;
; 0.759  ; clk_div:comb_3|count_1Mhz[1]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[3]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[4]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[5]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.801  ; clk_div:comb_3|count_1Mhz[6]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.816  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816  ; clk_div:comb_3|count_1Mhz[2]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.968      ;
; 0.906  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[1]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.906  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[2]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.906  ; clk_div:comb_3|count_1Mhz[3]    ; clk_div:comb_3|count_1Mhz[0]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.911  ; clk_div:comb_3|clock_1Hz_reg    ; clk_div:comb_3|clock_1Hz        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.508     ; 0.555      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                              ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; regfile32x32:comb_37|clock_enable   ; regfile32x32:comb_37|clock_enable  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.707 ; regfile32x32:comb_37|regfile[3][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.859      ;
; 0.752 ; regfile32x32:comb_37|regfile[3][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.904      ;
; 0.789 ; regfile32x32:comb_37|regfile[31][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 0.938      ;
; 0.804 ; regfile32x32:comb_37|regfile[3][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.956      ;
; 0.834 ; regfile32x32:comb_37|regfile[30][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 0.968      ;
; 0.843 ; regfile32x32:comb_37|regfile[14][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 0.988      ;
; 0.848 ; regfile32x32:comb_37|regfile[9][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.002      ;
; 0.853 ; regfile32x32:comb_37|regfile[31][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.001      ;
; 0.882 ; regfile32x32:comb_37|regfile[29][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 1.023      ;
; 0.899 ; regfile32x32:comb_37|regfile[14][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.043      ;
; 0.900 ; regfile32x32:comb_37|regfile[6][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.036      ;
; 0.905 ; regfile32x32:comb_37|regfile[31][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.054      ;
; 0.911 ; regfile32x32:comb_37|regfile[3][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.063      ;
; 0.933 ; regfile32x32:comb_37|regfile[25][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.010     ; 1.075      ;
; 0.942 ; regfile32x32:comb_37|regfile[11][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.097      ;
; 0.946 ; regfile32x32:comb_37|regfile[7][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.083      ;
; 0.955 ; regfile32x32:comb_37|regfile[19][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.104      ;
; 0.963 ; regfile32x32:comb_37|regfile[8][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.117      ;
; 0.969 ; regfile32x32:comb_37|regfile[23][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.108      ;
; 0.971 ; regfile32x32:comb_37|regfile[11][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.125      ;
; 0.973 ; regfile32x32:comb_37|regfile[20][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.116      ;
; 0.982 ; regfile32x32:comb_37|regfile[5][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.120      ;
; 0.987 ; regfile32x32:comb_37|regfile[26][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.130      ;
; 0.993 ; regfile32x32:comb_37|regfile[9][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.148      ;
; 0.997 ; regfile32x32:comb_37|regfile[30][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 1.131      ;
; 1.003 ; regfile32x32:comb_37|regfile[1][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.153      ;
; 1.005 ; regfile32x32:comb_37|regfile[12][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.150      ;
; 1.008 ; regfile32x32:comb_37|regfile[0][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.002     ; 1.158      ;
; 1.009 ; regfile32x32:comb_37|regfile[5][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.148      ;
; 1.012 ; regfile32x32:comb_37|regfile[8][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.166      ;
; 1.014 ; regfile32x32:comb_37|regfile[19][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.004     ; 1.162      ;
; 1.020 ; regfile32x32:comb_37|regfile[10][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.175      ;
; 1.020 ; regfile32x32:comb_37|regfile[24][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 1.166      ;
; 1.024 ; regfile32x32:comb_37|regfile[30][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.159      ;
; 1.026 ; regfile32x32:comb_37|regfile[24][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.171      ;
; 1.031 ; regfile32x32:comb_37|regfile[29][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.171      ;
; 1.040 ; regfile32x32:comb_37|regfile[7][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.176      ;
; 1.050 ; regfile32x32:comb_37|regfile[10][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.204      ;
; 1.054 ; regfile32x32:comb_37|regfile[1][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.203      ;
; 1.055 ; regfile32x32:comb_37|regfile[29][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 1.196      ;
; 1.056 ; regfile32x32:comb_37|regfile[0][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.205      ;
; 1.056 ; regfile32x32:comb_37|regfile[22][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 1.189      ;
; 1.062 ; regfile32x32:comb_37|regfile[17][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 1.203      ;
; 1.063 ; regfile32x32:comb_37|regfile[12][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.207      ;
; 1.070 ; regfile32x32:comb_37|regfile[15][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.214      ;
; 1.070 ; regfile32x32:comb_37|regfile[19][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.219      ;
; 1.079 ; regfile32x32:comb_37|regfile[18][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 1.213      ;
; 1.086 ; regfile32x32:comb_37|regfile[6][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.223      ;
; 1.096 ; regfile32x32:comb_37|regfile[11][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.250      ;
; 1.103 ; regfile32x32:comb_37|regfile[20][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.247      ;
; 1.116 ; regfile32x32:comb_37|regfile[9][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.270      ;
; 1.120 ; regfile32x32:comb_37|regfile[8][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.275      ;
; 1.121 ; regfile32x32:comb_37|regfile[15][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.264      ;
; 1.121 ; regfile32x32:comb_37|regfile[12][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.266      ;
; 1.135 ; regfile32x32:comb_37|regfile[21][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.275      ;
; 1.135 ; regfile32x32:comb_37|regfile[16][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.278      ;
; 1.140 ; regfile32x32:comb_37|regfile[4][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.278      ;
; 1.141 ; regfile32x32:comb_37|regfile[10][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.002      ; 1.295      ;
; 1.142 ; regfile32x32:comb_37|regfile[4][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.280      ;
; 1.145 ; regfile32x32:comb_37|regfile[23][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.285      ;
; 1.147 ; regfile32x32:comb_37|regfile[14][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.292      ;
; 1.148 ; regfile32x32:comb_37|regfile[12][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.292      ;
; 1.148 ; regfile32x32:comb_37|regfile[9][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.303      ;
; 1.152 ; regfile32x32:comb_37|regfile[25][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.295      ;
; 1.156 ; regfile32x32:comb_37|regfile[8][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.311      ;
; 1.158 ; regfile32x32:comb_37|regfile[18][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 1.292      ;
; 1.161 ; regfile32x32:comb_37|regfile[0][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.310      ;
; 1.161 ; regfile32x32:comb_37|regfile[28][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 1.307      ;
; 1.165 ; regfile32x32:comb_37|regfile[29][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.305      ;
; 1.166 ; regfile32x32:comb_37|regfile[28][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.311      ;
; 1.168 ; regfile32x32:comb_37|regfile[5][1]  ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.306      ;
; 1.170 ; regfile32x32:comb_37|regfile[15][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.313      ;
; 1.171 ; regfile32x32:comb_37|regfile[4][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.310      ;
; 1.172 ; regfile32x32:comb_37|regfile[13][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.307      ;
; 1.173 ; regfile32x32:comb_37|regfile[14][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.317      ;
; 1.175 ; regfile32x32:comb_37|regfile[4][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.314      ;
; 1.185 ; regfile32x32:comb_37|regfile[18][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.320      ;
; 1.186 ; regfile32x32:comb_37|regfile[17][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.326      ;
; 1.191 ; regfile32x32:comb_37|regfile[17][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 1.331      ;
; 1.196 ; regfile32x32:comb_37|regfile[1][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 1.345      ;
; 1.197 ; regfile32x32:comb_37|regfile[5][3]  ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.336      ;
; 1.199 ; regfile32x32:comb_37|regfile[15][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.343      ;
; 1.210 ; regfile32x32:comb_37|regfile[27][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 1.344      ;
; 1.213 ; regfile32x32:comb_37|regfile[28][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.358      ;
; 1.215 ; regfile32x32:comb_37|regfile[7][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.351      ;
; 1.216 ; regfile32x32:comb_37|regfile[17][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 1.357      ;
; 1.218 ; regfile32x32:comb_37|regfile[19][1] ; regfile32x32:comb_37|data_out_1[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.020     ; 1.350      ;
; 1.223 ; regfile32x32:comb_37|regfile[7][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.015     ; 1.360      ;
; 1.236 ; regfile32x32:comb_37|regfile[27][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.019     ; 1.369      ;
; 1.238 ; regfile32x32:comb_37|regfile[2][2]  ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.382      ;
; 1.241 ; regfile32x32:comb_37|regfile[18][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 1.376      ;
; 1.242 ; regfile32x32:comb_37|regfile[11][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.003      ; 1.397      ;
; 1.242 ; regfile32x32:comb_37|regfile[24][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.007     ; 1.387      ;
; 1.246 ; regfile32x32:comb_37|regfile[6][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.382      ;
; 1.248 ; regfile32x32:comb_37|regfile[22][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.018     ; 1.382      ;
; 1.249 ; regfile32x32:comb_37|regfile[23][0] ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.013     ; 1.388      ;
; 1.252 ; regfile32x32:comb_37|regfile[2][0]  ; regfile32x32:comb_37|data_out_1[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.009     ; 1.395      ;
; 1.252 ; regfile32x32:comb_37|regfile[13][2] ; regfile32x32:comb_37|data_out_1[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.388      ;
; 1.254 ; regfile32x32:comb_37|regfile[13][3] ; regfile32x32:comb_37|data_out_1[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.016     ; 1.390      ;
+-------+-------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.253 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.319 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.392      ;
; 0.250 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.359 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.455 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.607      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.327 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.479      ;
; 0.368 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.327 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.479      ;
; 0.366 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.319 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.367 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.253 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.319 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100Khz_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_100hz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Hz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_10Khz_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Hz_reg    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Khz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|clock_1Mhz_reg   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div:comb_3|count_1Mhz[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_100Khz_reg|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_100hz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_10Hz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_10Khz_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Hz|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Khz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_int|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|clock_1Mhz_reg|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; comb_3|count_1Mhz[6]|clk        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|clock_enable   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|clock_enable   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|data_out_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[19][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; regfile32x32:comb_37|regfile[1][0]  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 1.737  ; 1.737  ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; 1.737  ; 1.737  ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; 1.515  ; 1.515  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 1.513  ; 1.513  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.549 ; -0.549 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.357 ; -0.357 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.514 ; -0.514 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.761 ; -0.761 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -2.167 ; -2.167 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -1.341 ; -1.341 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -1.278 ; -1.278 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.971 ; -0.971 ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; -0.884 ; -0.884 ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; -0.194 ; -0.194 ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; -0.307 ; -0.307 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.473 ; -0.473 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.246 ; -0.246 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 1.513  ; 1.513  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -0.780 ; -0.780 ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; -0.789 ; -0.789 ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; -0.780 ; -0.780 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 2.308  ; 2.308  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.432  ; 1.432  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.467  ; 1.467  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.631  ; 1.631  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 2.098  ; 2.098  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 2.308  ; 2.308  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 2.151  ; 2.151  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 2.103  ; 2.103  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.637  ; 1.637  ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; 1.627  ; 1.627  ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; 1.065  ; 1.065  ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; 1.098  ; 1.098  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.194  ; 1.194  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.062  ; 1.062  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -0.794 ; -0.794 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.850 ; 5.850 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 5.833 ; 5.833 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 5.843 ; 5.843 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 5.850 ; 5.850 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 5.846 ; 5.846 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.833 ; 5.833 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 5.833 ; 5.833 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 5.843 ; 5.843 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 5.850 ; 5.850 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 5.846 ; 5.846 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.414  ; -0.017 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                        ; -1.099  ; -0.017 ; N/A      ; N/A     ; -1.380              ;
;  KEY[0]                          ; -2.414  ; 0.215  ; N/A      ; N/A     ; -1.222              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.069  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.231  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.062  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.061  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.074  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.069  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -19.553 ; -0.051 ; 0.0      ; 0.0     ; -175.602            ;
;  CLOCK_50                        ; -9.282  ; -0.051 ; N/A      ; N/A     ; -17.380             ;
;  KEY[0]                          ; -9.303  ; 0.000  ; N/A      ; N/A     ; -134.222            ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.150  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.278  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.120  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.113  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.157  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.150  ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; 3.168  ; 3.168  ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; 3.168  ; 3.168  ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; 2.803  ; 2.803  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.157 ; -0.157 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.275  ; 0.275  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.384 ; -0.384 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -2.167 ; -2.167 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -1.341 ; -1.341 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -1.278 ; -1.278 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.971 ; -0.971 ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; -0.884 ; -0.884 ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; 0.168  ; 0.168  ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; 0.162  ; 0.162  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.197 ; -0.197 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 0.233  ; 0.233  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[0]     ; -0.780 ; -0.780 ; Rise       ; KEY[0]          ;
;  KEY[2]   ; KEY[0]     ; -0.789 ; -0.789 ; Rise       ; KEY[0]          ;
;  KEY[3]   ; KEY[0]     ; -0.780 ; -0.780 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[0]     ; 3.956  ; 3.956  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 2.169  ; 2.169  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 2.253  ; 2.253  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.570  ; 2.570  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 3.429  ; 3.429  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 3.956  ; 3.956  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 3.621  ; 3.621  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 3.566  ; 3.566  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 2.792  ; 2.792  ; Rise       ; KEY[0]          ;
;  SW[8]    ; KEY[0]     ; 2.783  ; 2.783  ; Rise       ; KEY[0]          ;
;  SW[9]    ; KEY[0]     ; 1.667  ; 1.667  ; Rise       ; KEY[0]          ;
;  SW[10]   ; KEY[0]     ; 1.593  ; 1.593  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.783  ; 1.783  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.535  ; 1.535  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -0.794 ; -0.794 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 9.947  ; 9.947  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.768 ; 10.768 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 10.738 ; 10.738 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 10.757 ; 10.757 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 10.768 ; 10.768 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 10.763 ; 10.763 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 5.484 ; 5.484 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 5.833 ; 5.833 ; Rise       ; KEY[0]          ;
;  LEDR[14] ; KEY[0]     ; 5.833 ; 5.833 ; Rise       ; KEY[0]          ;
;  LEDR[15] ; KEY[0]     ; 5.843 ; 5.843 ; Rise       ; KEY[0]          ;
;  LEDR[16] ; KEY[0]     ; 5.850 ; 5.850 ; Rise       ; KEY[0]          ;
;  LEDR[17] ; KEY[0]     ; 5.846 ; 5.846 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 86       ; 0        ; 0        ; 0        ;
; KEY[0]                          ; KEY[0]                          ; 129      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 86       ; 0        ; 0        ; 0        ;
; KEY[0]                          ; KEY[0]                          ; 129      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 1044  ; 1044 ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 08 20:11:35 2014
Info: Command: quartus_sta Labfourworks -c Labfourworks
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourworks.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.414        -9.303 KEY[0] 
    Info (332119):    -1.099        -9.282 CLOCK_50 
    Info (332119):    -0.231        -0.278 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.074        -0.157 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.069        -0.150 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.069        -0.150 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.062        -0.120 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.061        -0.113 clk_div:comb_3|clock_10Khz_reg 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.141         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 KEY[0] 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 CLOCK_50 
    Info (332119):    -1.222      -134.222 KEY[0] 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.512        -1.879 KEY[0] 
    Info (332119):    -0.031        -0.213 CLOCK_50 
    Info (332119):     0.425         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.504         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.510         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.511         0.000 clk_div:comb_3|clock_10Khz_reg 
Info (332146): Worst-case hold slack is -0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.017        -0.051 CLOCK_50 
    Info (332119):     0.215         0.000 KEY[0] 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 CLOCK_50 
    Info (332119):    -1.222      -134.222 KEY[0] 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Wed Oct 08 20:11:41 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


