<h1 align="center" style="font-weight: bold;">
  Simulador Funcional do Processador UFLA-RISC
</h1>

<p align="center">
  <img src="https://img.shields.io/badge/python-3670A0?style=for-the-badge&logo=python&logoColor=ffdd54" alt="Python">
  <img src="https://img.shields.io/badge/Assembly-UFLA--RISC-black?style=for-the-badge" alt="Assembly">
  <img src="https://img.shields.io/badge/Architecture-32--bit%20RISC-blue?style=for-the-badge" alt="32-bit RISC">
</p>

---

## ğŸ“‹ Ãndice

1. [Contexto do Projeto](#1-contexto-do-projeto)
2. [CaracterÃ­sticas do UFLA-RISC](#2-caracterÃ­sticas-do-ufla-risc)
3. [InstalaÃ§Ã£o e Uso](#3-instalaÃ§Ã£o-e-uso)
4. [Arquitetura do Simulador](#4-arquitetura-do-simulador)
5. [Conjunto de InstruÃ§Ãµes](#5-conjunto-de-instruÃ§Ãµes)
6. [Formato de Entrada/SaÃ­da](#6-formato-de-entradasaÃ­da)
7. [Testes](#7-testes)
8. [Estrutura do Projeto](#8-estrutura-do-projeto)
9. [DocumentaÃ§Ã£o TÃ©cnica](#9-documentaÃ§Ã£o-tÃ©cnica)
10. [Colaboradores](#10-colaboradores)

---

## 1. CONTEXTO DO PROJETO

Este projeto implementa um **simulador funcional** para o processador didÃ¡tico RISC de 32 bits **UFLA-RISC**. 

### Objetivos
- Fornecer ferramenta para execuÃ§Ã£o, depuraÃ§Ã£o e teste de programas em nÃ­vel de arquitetura
- Implementar pipeline de 4 estÃ¡gios (IF, ID, EX/MEM, WB)
- Simular banco de 32 registradores de 32 bits
- Gerenciar memÃ³ria de 64K palavras (256KB total)
- Suportar conjunto de instruÃ§Ãµes RISC completo

### Contexto AcadÃªmico
**Disciplina:** Arquitetura de Computadores II (GCC123/PCC507)  
**InstituiÃ§Ã£o:** Universidade Federal de Lavras (UFLA)  
**Professor:** Luiz Henrique A. Correia  
**Semestre:** 2Âº/2025

---

## 2. CARACTERÃSTICAS DO UFLA-RISC

### EspecificaÃ§Ãµes TÃ©cnicas

| Componente | EspecificaÃ§Ã£o |
|------------|---------------|
| **Arquitetura** | RISC de 32 bits |
| **Registradores** | 32 registradores de uso geral (R0-R31) |
| **MemÃ³ria** | 64K palavras de 32 bits (256KB) |
| **EndereÃ§amento** | 16 bits (palavra) |
| **Pipeline** | 4 estÃ¡gios (IF, ID, EX/MEM, WB) |
| **Flags** | neg, zero, carry, overflow |
| **InstruÃ§Ãµes** | 30+ instruÃ§Ãµes (22 bÃ¡sicas + 8+ adicionais) |

### Pipeline de 4 EstÃ¡gios

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   IF    â”‚ -> â”‚   ID    â”‚ -> â”‚ EX/MEM  â”‚ -> â”‚   WB    â”‚
â”‚ Fetch   â”‚    â”‚ Decode  â”‚    â”‚ Execute â”‚    â”‚  Write  â”‚
â”‚ Instr.  â”‚    â”‚ & Read  â”‚    â”‚ & Mem   â”‚    â”‚  Back   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

1. **IF (Instruction Fetch):** Busca instruÃ§Ã£o na memÃ³ria
2. **ID (Instruction Decode):** Decodifica e lÃª registradores
3. **EX/MEM (Execute/Memory):** Executa ALU ou acessa memÃ³ria
4. **WB (Write Back):** Escreve resultado em registrador

**CPI (Cycles Per Instruction):** 4.0 ciclos por instruÃ§Ã£o

---

## 3. INSTALAÃ‡ÃƒO E USO

### 3.1. PrÃ©-requisitos

- **Python 3.8+** (testado em 3.8, 3.9, 3.10, 3.11)
- Sistema operacional: Windows, Linux ou macOS

### 3.2. InstalaÃ§Ã£o

```bash
# Clone o repositÃ³rio
git clone https://github.com/MarcoTFranco/ufla-risc-simulador-grupo6-gcc123.git

# Entre no diretÃ³rio
cd ufla-risc-simulador-grupo6-gcc123
```

### 3.3. Uso RÃ¡pido

#### Passo 1: Escrever CÃ³digo Assembly

Crie um arquivo `.asm` (exemplo: `programa.asm`):

```assembly
# Exemplo: Soma de dois nÃºmeros
address 0
lch r1, 0x0000      # Carrega parte alta
lcl r1, 0x000A      # r1 = 10
lch r2, 0x0000
lcl r2, 0x0014      # r2 = 20
add r3, r1, r2      # r3 = r1 + r2 = 30
store r0, r3        # Armazena resultado em mem[0]
halt                # Para execuÃ§Ã£o
```

#### Passo 2: Montar (Assembly â†’ BinÃ¡rio)

```bash
python src/interpretador/main.py programa.asm binarios/programa.bin
```

**SaÃ­da esperada:**
```
Montando 'programa.asm'...
âœ“ Montagem concluÃ­da com sucesso!
âœ“ Arquivo gerado: binarios/programa.bin
âœ“ Total de instruÃ§Ãµes: 7
âœ“ Total de labels: 0
```

#### Passo 3: Executar no Simulador

**Modo PadrÃ£o (apenas resumo):**
```bash
python src/simulador/main.py binarios/programa.bin
```

**Modo Verbose (debug completo):**
```bash
python src/simulador/main.py binarios/programa.bin --verbose
```

**SaÃ­da esperada (modo padrÃ£o):**
```
Carregando programa: binarios/programa.bin
âœ“ Programa carregado: 7 instruÃ§Ãµes

======================================================================
INICIANDO SIMULAÃ‡ÃƒO UFLA-RISC
MODO: SILENCIOSO (apenas resumo final)
======================================================================

======================================================================
SIMULAÃ‡ÃƒO FINALIZADA
======================================================================
Total de ciclos: 28
Total de instruÃ§Ãµes: 7
CPI (Cycles Per Instruction): 4.00
âœ“ CPI perfeito! (4 estÃ¡gios por instruÃ§Ã£o)

======================================================================
ESTADO FINAL DA CPU
======================================================================
R 1: 0x0000000a (u32:         10, s32:         10)
R 2: 0x00000014 (u32:         20, s32:         20)
R 3: 0x0000001e (u32:         30, s32:         30)
```

---

## 4. ARQUITETURA DO SIMULADOR

### 4.1. Componentes Principais

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                    UFLA-RISC SIMULATOR                    â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚                                                           â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚
â”‚  â”‚   Memory    â”‚<-->â”‚   CPU State  â”‚<-->â”‚    ALU     â”‚    â”‚
â”‚  â”‚   64K x 32  â”‚    â”‚  32 Regs + PCâ”‚    â”‚  + Flags   â”‚    â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚
â”‚         â†‘                   â†‘                   â†‘         â”‚
â”‚         â”‚                   â”‚                   â”‚         â”‚
â”‚         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â”‚
â”‚                             |                             â”‚
â”‚                   â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                  â”‚
â”‚                   â”‚  Control Unit      â”‚                  â”‚
â”‚                   â”‚  (Branch/Jump)     â”‚                  â”‚
â”‚                   â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â”‚
â”‚                             |                             â”‚
â”‚                   â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                  â”‚
â”‚                   â”‚ Instruction Decoderâ”‚                  â”‚
â”‚                   â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 4.2. MÃ³dulos do CÃ³digo

| Arquivo | Responsabilidade |
|---------|------------------|
| `cpu_state.py` | Gerencia registradores, PC, IR e flags |
| `memory.py` | Implementa memÃ³ria de 64K palavras |
| `alu.py` | OperaÃ§Ãµes aritmÃ©ticas e lÃ³gicas |
| `control_unit.py` | Controle de fluxo (branches, jumps) |
| `instruction_decoder.py` | Decodifica instruÃ§Ãµes de 32 bits |
| `simulator.py` | Orquestra pipeline e execuÃ§Ã£o |
| `utils.py` | FunÃ§Ãµes auxiliares de conversÃ£o |

---

## 5. CONJUNTO DE INSTRUÃ‡Ã•ES

### 5.1. InstruÃ§Ãµes BÃ¡sicas (22 obrigatÃ³rias)

#### OperaÃ§Ãµes AritmÃ©ticas e LÃ³gicas

| MnemÃ´nico | Opcode | Formato | OperaÃ§Ã£o | Flags |
|-----------|--------|---------|----------|-------|
| `add` | 0x01 | `add rc, ra, rb` | rc = ra + rb | N Z C V |
| `sub` | 0x02 | `sub rc, ra, rb` | rc = ra - rb | N Z C V |
| `xor` | 0x04 | `xor rc, ra, rb` | rc = ra ^ rb | N Z |
| `or` | 0x05 | `or rc, ra, rb` | rc = ra \| rb | N Z |
| `and` | 0x07 | `and rc, ra, rb` | rc = ra & rb | N Z |
| `passnota` | 0x06 | `passnota rc, ra` | rc = ~ra | N Z |
| `zeros` | 0x03 | `zeros rc` | rc = 0 | Z |
| `passa` | 0x0C | `passa rc, ra` | rc = ra | N Z |

#### OperaÃ§Ãµes de Shift

| MnemÃ´nico | Opcode | OperaÃ§Ã£o | Flags |
|-----------|--------|----------|-------|
| `asl` | 0x08 | Shift aritmÃ©tico esquerda | N Z |
| `asr` | 0x09 | Shift aritmÃ©tico direita | N Z |
| `lsl` | 0x0A | Shift lÃ³gico esquerda | N Z |
| `lsr` | 0x0B | Shift lÃ³gico direita | N Z |

#### MemÃ³ria e Constantes

| MnemÃ´nico | Opcode | OperaÃ§Ã£o | DescriÃ§Ã£o |
|-----------|--------|----------|-----------|
| `lch` | 0x0E | rc[31:16] = const16 | Carrega 16 bits altos |
| `lcl` | 0x0F | rc[15:0] = const16 | Carrega 16 bits baixos |
| `load` | 0x10 | rc = mem[ra] | Carrega da memÃ³ria |
| `store` | 0x11 | mem[rc] = ra | Armazena na memÃ³ria |

#### Controle de Fluxo

| MnemÃ´nico | Opcode | OperaÃ§Ã£o | DescriÃ§Ã£o |
|-----------|--------|----------|-----------|
| `jal` | 0x12 | r31=PC; PC=end | Jump and link |
| `jr` | 0x13 | PC = rc | Jump register |
| `beq` | 0x14 | if (ra==rb) PC=end | Branch se igual |
| `bne` | 0x15 | if (ra!=rb) PC=end | Branch se diferente |
| `j` | 0x16 | PC = end | Jump incondicional |

#### Especial

| MnemÃ´nico | Opcode | OperaÃ§Ã£o |
|-----------|--------|----------|
| `halt` | 0xFF | Para execuÃ§Ã£o |

---

### 5.2. InstruÃ§Ãµes Adicionais (8+ do Grupo)

| MnemÃ´nico | Opcode | Formato | OperaÃ§Ã£o | Justificativa |
|-----------|--------|---------|----------|---------------|
| `slt` | 0x17 | `slt rc, ra, rb` | rc = (ra < rb) ? 1 : 0 | ComparaÃ§Ã£o para loops |
| `mul` | 0x18 | `mul rc, ra, rb` | rc = ra * rb | MultiplicaÃ§Ã£o eficiente |
| `div` | 0x19 | `div rc, ra, rb` | rc = ra / rb | DivisÃ£o inteira |
| `mod` | 0x1A | `mod rc, ra, rb` | rc = ra % rb | Resto da divisÃ£o |
| `neg` | 0x1B | `neg rc, ra` | rc = -ra | NegaÃ§Ã£o aritmÃ©tica |
| `inc` | 0x1C | `inc rc, ra` | rc = ra + 1 | Incremento |
| `dec` | 0x1D | `dec rc, ra` | rc = ra - 1 | Decremento |
| `nop` | 0x1E | `nop` | Nenhuma operaÃ§Ã£o | Alinhamento de cÃ³digo |

---

## 6. FORMATO DE ENTRADA/SAÃDA

### 6.1. Formato do Arquivo Assembly (.asm)

```assembly
# ComentÃ¡rios comeÃ§am com '#' ou ';'

# Diretiva de endereÃ§o (opcional)
address 0

# InstruÃ§Ãµes
add r3, r1, r2      # Soma r1 + r2 â†’ r3
store r0, r3        # Armazena r3 em mem[r0]

# Labels para branches/jumps
loop:
    beq r1, r2, fim
    add r1, r1, r2
    j loop

fim:
    halt
```

### 6.2. Formato do Arquivo BinÃ¡rio (.bin)

```
address 0000000000000000
00000001000000010000001000000011
00010001000000000000001100000000
00010100000000010000001000000101
00000001000000010000001000000001
00010110000000000000000000000010
11111111111111111111111111111111
```

**Regras:**
- Uma instruÃ§Ã£o por linha (32 bits em binÃ¡rio)
- `address <endereÃ§o_binÃ¡rio_16bits>` define posiÃ§Ã£o inicial
- Se omitir `address`, comeÃ§a em endereÃ§o 0

### 6.3. Formato de SaÃ­da do Simulador

#### Modo PadrÃ£o (Resumo)
```
Total de ciclos: 28
Total de instruÃ§Ãµes: 7
CPI: 4.00

ESTADO FINAL DA CPU
R 1: 0x0000000a (u32: 10, s32: 10)
R 3: 0x0000001e (u32: 30, s32: 30)
```

#### Modo Verbose (Ciclo a Ciclo)
```
======================================================================
CICLO 1 - EstÃ¡gio: IF
InstruÃ§Ã£o #1
======================================================================
IR <- 0x0e010000
PC <- 1 (0x0001)
InstruÃ§Ã£o: LCH      R1, 0x0000

======================================================================
CICLO 2 - EstÃ¡gio: ID
InstruÃ§Ã£o #1
======================================================================
DecodificaÃ§Ã£o da instruÃ§Ã£o
Opcode: 0x0e (LCH)
Operandos lidos:
  RA (R1) = 0x00000000
(Sem alteraÃ§Ãµes em registradores/memÃ³ria)

[... continua para EX/MEM e WB ...]
```

---

## 7. TESTES

### 7.1. Programas de Teste DisponÃ­veis

| Arquivo | DescriÃ§Ã£o | InstruÃ§Ãµes Testadas |
|---------|-----------|---------------------|
| `01_teste_add.asm` | Soma bÃ¡sica | ADD, LCH, LCL |
| `02_teste_sub.asm` | SubtraÃ§Ã£o | SUB, flags negativos |
| `03_teste_logicas.asm` | OperaÃ§Ãµes lÃ³gicas | XOR, OR, AND, NOT |
| `04_teste_shifts.asm` | Shifts | ASL, ASR, LSL, LSR |
| `05_teste_memory.asm` | MemÃ³ria | LOAD, STORE |
| `06_teste_branches.asm` | Branches | BEQ, BNE |
| `07_teste_jumps.asm` | Jumps | JAL, JR, J |
| `08_teste_adicionais.asm` | Novas instruÃ§Ãµes | MUL, DIV, MOD, etc |
| `09_fatorial.asm` | Fatorial recursivo | Programa completo |
| `10_fibonacci.asm` | Fibonacci | Loop e recursÃ£o |
| `11_soma_vetor.asm` | Soma de vetor | Loops e memÃ³ria |

### 7.2. Executar Teste Individual

```bash
# Montar
python src/interpretador/main.py exemplos/09_fatorial.asm binarios/09_fatorial.bin

# Executar
python src/simulador/main.py binarios/09_fatorial.bin --verbose
```

### 7.3. ValidaÃ§Ã£o de Resultados

âœ… **CritÃ©rios de Sucesso:**
- CPI = 4.00 (exato)
- Flags corretos apÃ³s cada operaÃ§Ã£o
- MemÃ³ria e registradores com valores esperados
- Sem erros de execuÃ§Ã£o

---

## 8. ESTRUTURA DO PROJETO

```
ufla-risc-simulador-grupo6-gcc123/
â”‚
â”œâ”€â”€ binarios/                      # Arquivos .bin gerados
â”‚   â””â”€â”€ (gerados apÃ³s montagem)
â”‚
â”œâ”€â”€ docs/                          # DocumentaÃ§Ã£o tÃ©cnica
â”‚   â”œâ”€â”€ manual_tecnico.pdf         # Manual completo
â”‚   â”œâ”€â”€ instrucoes_adicionais.md   # Justificativas
â”‚   â””â”€â”€ tutorial_uso.md            # Tutorial detalhado
â”‚
â”œâ”€â”€ exemplos/                      # Programas .asm de teste
â”‚   â”œâ”€â”€ 01_teste_add.asm
â”‚   â”œâ”€â”€ 02_teste_sub.asm
â”‚   â”œâ”€â”€ 03_teste_logicas.asm
â”‚   â”œâ”€â”€ 04_teste_shifts.asm
â”‚   â”œâ”€â”€ 05_teste_memory.asm
â”‚   â”œâ”€â”€ 06_teste_branches.asm
â”‚   â”œâ”€â”€ 07_teste_jumps.asm
â”‚   â”œâ”€â”€ 08_teste_adicionais.asm
â”‚   â”œâ”€â”€ 09_fatorial.asm
â”‚   â”œâ”€â”€ 10_fibonacci.asm
â”‚   â””â”€â”€ 11_soma_vetor.asm
â”‚
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ interpretador/             # MÃ³dulo Assembler
â”‚   â”‚   â”œâ”€â”€ assembler.py           # Orquestra montagem
â”‚   â”‚   â”œâ”€â”€ encoder.py             # Codifica instruÃ§Ãµes
â”‚   â”‚   â”œâ”€â”€ main.py                # CLI do assembler
â”‚   â”‚   â”œâ”€â”€ opcodes.py             # Tabela de opcodes
â”‚   â”‚   â””â”€â”€ parser.py              # Parser de assembly
â”‚   â”‚
â”‚   â””â”€â”€ simulador/                 # MÃ³dulo Simulador
â”‚       â”œâ”€â”€ alu.py                 # Unidade aritmÃ©tica
â”‚       â”œâ”€â”€ control_unit.py        # Controle de fluxo
â”‚       â”œâ”€â”€ cpu_state.py           # Estado da CPU
â”‚       â”œâ”€â”€ instruction_decoder.py # Decodificador
â”‚       â”œâ”€â”€ main.py                # CLI do simulador
â”‚       â”œâ”€â”€ memory.py              # MemÃ³ria 64K
â”‚       â”œâ”€â”€ simulator.py           # Pipeline principal
â”‚       â””â”€â”€ utils.py               # FunÃ§Ãµes auxiliares
â”‚
â”œâ”€â”€ .gitignore
â””â”€â”€ README.md
```

---

## 9. DOCUMENTAÃ‡ÃƒO TÃ‰CNICA

### 9.1. Documentos DisponÃ­veis

ğŸ“„ **[Manual TÃ©cnico (PDF)](docs/manual_tecnico.pdf)**  
DocumentaÃ§Ã£o completa do projeto incluindo:
- DecisÃµes de implementaÃ§Ã£o
- DescriÃ§Ã£o detalhada de todas as instruÃ§Ãµes
- AnÃ¡lise de testes realizados
- Diagramas de hardware

ğŸ“ **[InstruÃ§Ãµes Adicionais](docs/instrucoes_adicionais.md)**  
Justificativa tÃ©cnica das 8+ instruÃ§Ãµes implementadas pelo grupo

ğŸ“– **[Tutorial de Uso](docs/tutorial_uso.md)**  
Guia passo a passo para iniciantes

### 9.2. DecisÃµes de ImplementaÃ§Ã£o

#### Pipeline
- Escolhemos pipeline de 4 estÃ¡gios (ao invÃ©s de 5) para simplificar controle
- EstÃ¡gios EX e MEM foram combinados pois operaÃ§Ãµes de memÃ³ria sÃ£o simples

#### Flags
- Implementados 4 flags: neg, zero, carry, overflow
- Atualizados apenas em operaÃ§Ãµes ALU (nÃ£o em loads/stores)
- Flags de carry/overflow zerados em operaÃ§Ãµes lÃ³gicas

#### MemÃ³ria
- EndereÃ§amento por palavra (nÃ£o por byte)
- 64K palavras = 256KB total
- Sem cache (simulador funcional)

---

## 10. COLABORADORES

<table>
  <tr>
    <td align="center">
      <a href="#">
        <img src="https://avatars.githubusercontent.com/u/134017049?v=4" width="100px;" alt="Clarisse Lacerda Pimentel"/>
        <br />
        <sub><b>Clarisse Lacerda Pimentel</b></sub>
      </a>
      <br />
      <sub>Assembler + DocumentaÃ§Ã£o</sub>
    </td>
    <td align="center">
      <a href="https://github.com/Clofender">
        <img src="https://avatars.githubusercontent.com/u/73314533?v=4" width="100px;" alt="Daniel Silva Ferraz Neto"/>
        <br />
        <sub><b>Daniel Silva Ferraz Neto</b></sub>
      </a>
      <br />
      <sub>ALU + OperaÃ§Ãµes</sub>
    </td>
    <td align="center">
      <a href="#">
        <img src="https://avatars.githubusercontent.com/u/10137?v=4" width="100px;" alt="Helder Jose Avila"/>
        <br />
        <sub><b>Helder Jose Avila</b></sub>
      </a>
      <br />
      <sub>Controle + MemÃ³ria</sub>
    </td>
  </tr>
  <tr>
    <td align="center">
      <a href="https://github.com/zector1">
        <img src="https://avatars.githubusercontent.com/u/137319815?v=4" width="100px;" alt="JosÃ© Victor Miranda de Oliveira"/>
        <br />
        <sub><b>JosÃ© Victor Miranda de Oliveira</b></sub>
      </a>
      <br />
      <sub>Pipeline + Simulador</sub>
    </td>
    <td align="center">
      <a href="https://github.com/MarcoTFranco">
        <img src="https://avatars.githubusercontent.com/u/121970508?v=4" width="100px;" alt="Marco Tulio Franco Silva"/>
        <br />
        <sub><b>Marco Tulio Franco Silva</b></sub>
      </a>
      <br />
      <sub>Testes + IntegraÃ§Ã£o</sub>
    </td>
  </tr>
</table>

---

## ğŸ“š ReferÃªncias

- PATTERSON, David A.; HENNESSY, John L. **Computer Organization and Design: The Hardware/Software Interface**. 5th ed. Morgan Kaufmann, 2014.
- HARRIS, Sarah L.; HARRIS, David M. **Digital Design and Computer Architecture**. 2nd ed. Morgan Kaufmann, 2012.
- Material didÃ¡tico da disciplina GCC123/PCC507 - UFLA

---

## ğŸ“„ LicenÃ§a

Este Ã© um projeto **estritamente acadÃªmico** desenvolvido para a disciplina de Arquitetura de Computadores II da UFLA. 

**Sem licenÃ§a para uso comercial.**

---

## ğŸ¤ Contribuindo

Este Ã© um projeto acadÃªmico fechado. ContribuiÃ§Ãµes externas nÃ£o sÃ£o aceitas neste momento.

Para dÃºvidas ou sugestÃµes, entre em contato com os colaboradores.

---

## ğŸ“ Contato

**InstituiÃ§Ã£o:** Universidade Federal de Lavras (UFLA)  
**Departamento:** CiÃªncia da ComputaÃ§Ã£o  
**Disciplina:** GCC123/PCC507 - Arquitetura de Computadores II  
**Professor:** Luiz Henrique A. Correia

---

<p align="center">
  Desenvolvido com ğŸ’™ por estudantes de CiÃªncia da ComputaÃ§Ã£o da UFLA
</p>

<p align="center">
  <sub>Ãšltimo update: Novembro 2025</sub>
</p>