---
layout : single
title: "Scaling Effects on Memory Characteristics of Ferroelectric Field-Effect Transistors"
categories: 
  - Device Paper Review
tags:
  - FeFET
toc: true
toc_sticky: true
use_math: true
---

Trap과 Endurance Cycling으로 인한 강유전체 메모리 소자의 열화 현상 분석      

[논문 링크](https://ieeexplore.ieee.org/document/10478683)     

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 45, Issue: 5, May 2024**   
  - **Page(s): 805 - 808**  
  - **Date of Publication: 25 March 2024**   
  - **DOI: 10.1109/LED.2024.3381110**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Wonjun Shin](https://ieeexplore.ieee.org/author/37086992826)      
- **Department of Electronic Engineering, Hanyang University, Seoul, South Korea**     
  - [Jiyong Yim](https://ieeexplore.ieee.org/author/37088949170), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   
- **Department of Electronic Engineering, Sogang University, Seoul, South Korea**     
  - [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964)   

## 0. Abstract   

&nbsp;

- **Scaling에 의한 FeFET의 메모리 특성 연구**   
  - 본 논문에서는 Nanosheet 구조를 가지는 FeFET의 메모리 특성에 대해 Geometric Scaling이 주는 영향을 분석   
    - **Gate Stack이 얇아질수록, Active width가 좁아질수록, Channel Length가 길어짐에 따라 MW가 감소**    
    - **Gate Current, Low-frequency Noise, MW-Switching Speed 간의 상관관계를 분석한 결과, Gate Stack THK에 대한 과도한 Scaling은 Charge Trapping에 의해 MW를 저하시킴**   
    - **Channel Width가 좁아질수록 Active corner에서의 분극 상쇄(Polarization Compensation)로 인해 MW가 감소**    
    - **Channel Length가 길어질수록 공정 상의 손상(Process Damage)에 의한 Gate edge에서의 강유전체 특성의 강화로 인해 MW가 감소**      

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET의 장점**   
  - FeFET은 특유의 고속/고신뢰성/에너지 효율성 덕분에 NVM & PIM application 분야에서 유망한 기술로 평가받고 있음   
  - Doped HfO2에서의 강유전성 발견은 CMOS와의 높은 호환성과 THK-Scaling 가능성과 함께 기존 Si 기반 소자와의 통합을 가능케하기 때문에 FeFET 소자의 Scaling down에 관한 연구를 가속시킴    
  - 특히, Zr이 도핑된 HfO2, 즉 HZO 기반 FeFET은 [넓은 도핑 농도 범위에서도 낮은 온도의 열처리만으로도 우수한 강유전체 특성을 보여주기 때문에](https://miniharu22.github.io/device%20paper%20review/fe0/#1-ferroelectric-material-hfo2) 주류 기술로써 자리 잡음   

&nbsp;

- **FeFET의 Scaling 연구**   
  - 강유전성 HZO의 Scaling 효과에 대한 연구는 많이 보고되었지만, IL/HZO의 Scaling이 메모리 특성에 끼치는 영향을 포함하여 FeFET의 기하학적 Scaling에 대한 연구는 보고된 바가 없음   
  - 본 논문에서는 SS와 On-current 측면에서 우수한 Nanosheet 구조의 FeFET에서 다음의 요소들이 주는 영향을 분석함   
    - **Gate Stack Thickness**    
    - **Active Width**    
    - **Chanel Length**      
  - 또한, 다음의 상관관계를 분석함으로써 메모리 특성 변화의 물리적 원인을 밝혀냄   
    - **Gate Current**   
    - **Low-Frequency Noise(LFN)**   
    - **Memory Window(MW) - Polarization Swithcing Speed**    

&nbsp;

## 2. Experiments   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/79.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Process Flow***   
  - 본 논문에서 제안된 FeFET은 Silicon THK가 20nm인 SOI 기판 위에서 제작되었으며 상세한 과정은 다음과 같음    
    - **Active Formation**   
      - Photolithography & Dry Etching   
    - **IL & FE Deposition**   
      - 1nm SiO2 Interfacial Layer(IL) & 6nm HZO Ferroelectric Layer(FE)를 Cleaning 후, ALD로 증착    
    - **Gate**   
      - Gate Metal로써 TiN을 Sputtering으로 증착    
      - Gate patterning을 위해 Photolithography와 Dry Etching을 수행   
    - **Source/Drain**   
      - Self-aligned 방식을 사용하였고, Aresenic을 Ion Implantation으로 도핑   
    - **Ferroelectric Formation**   
      - HZO의 강유전성 형성을 위해 N2 대기에서 500°C로 30초간 Post-Metal Annealing(PMA)을 수행   
    - **BEOL**   
      - ILD Depostion, Contact Formation, Metalllization 순으로 진행   
  - 위 Fig.1(a) ~ Fig.1(d)는 Device 구조의 Schematic, Process Flow 그리고 TEM 이미지의 단면도를 보여줌   

&nbsp;

## 3. Result & Discussion   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/80.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Memory Window 측정**   
  - 본 논문에서는 한 wafer 내에 위치한 동일한 스펙(500nm x 500nm)의 FeFET 2개에 대한 비교/분석을 수행   
  - 위 Fig.2(a)는 두 소자의 $$I_D$$-$$V_G$$ hysteresis curve를 plot한 것으로 DC Sweep(-3~3.5V)을 통해 측정함   
    - MW는 $$V_{th}$$의 High Resistance State(HRS)와 Low Resistance State(LRS) 간의 차이로 계산되었으며, 모든 $$V_{th}$$ 값은 $$I_D$$ = $$\text{10}^{-9} \text{A}$$에서 추출됨    
  - Hysteresis curve를 보면 Process Variation에 의해 두 소자의 MW 간에 차이가 있음을 알 수 있음   
    - 한 소자는 안정적으로 반시계 방향의 0.8V MW를 보여주는 반면, 다른 소자는 MW가 닫혀있음과 동시에 시계 방향의 Hysteresis가 나타남    
    - **이는 IL/FE 층 내부와 그 계면에서의 Charge Trapping에 의한 현상으로 설명될 수 있음**         
    - 본 논문에서는 MW를 보여주는 FeFET 소자를 $$\text{FeFET}_{CCW}$$, MW가 닫혀있는 소자를 $$\text{FeFET}_{CW}$$로 정의    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/81.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Memory Window 차이 분석**   
  - 상기한 두 소자 간의 MW 차이를 분석하기 위해 $$\text{FeFET}_{CCW}$$와 $$\text{FeFET}_{CW}$$에 대해 CV 특성을 확인함($$V_G$$ Sweep : -1V ~ 4V)   
    - 그 결과, Fig.2(b)에서 확인할 수 있듯이 $$\text{FeFET}_{CCW}$$의 Inversion Capacitance가 $$\text{FeFET}_{CW}$$보다 작게 측정되었으며, 이는 $$\text{FeFET}_{CW}$$의 IL 또는 FE가 $$\text{FeFET}_{CCW}$$보다 얇다는 것을 의미함      