 
中 文 摘 要 ： 本計畫之主要目的是在提升智慧電子設計技術及培育智慧電
子設計實作人才。擬利用國家晶片系統設計中心現有人力、
研發環境、晶片製作與測試服務等資源，建置前瞻 SoC、醫
療電子及綠能/車用電子之設計、製作及測試環境，以提供學
術界相關技術服務與支援。另外，提供 13 種晶片製作製程服
務並協助各校師生製作晶片。 
  本計畫之主要工作包含四項：（一）晶片製作服務：提
供 90nm CMOS、MEMS、Bio MEMS、HV 等 11 種晶片製作製程服
務，另引進及開發 40nm CMOS、0.18um 量產型 CMOS MEMS 二
種新製程，將可對學術界提供更先進的晶片製程服務，並可
以提昇學術界在國際上的競爭力。(二)前瞻 SoC 設計平台建
置：已開發完成五種平台，包括 40nm CMOS 之先導性晶片實
作環境、多核心晶片系統開發環境、3C 電子三維晶片系統設
計與測試平台、可量產型 CMOS/感測器製作平台、前瞻晶片
系統封裝設計及驗證平台。另外購置了晶片自動化測試系
統，以提供更佳的測試環境。（三）醫療電子設計平台建
置：完成 CMOS 生醫感測製作平台及設計環境建置（四）綠能
及車用電子設計平台建置：完成高壓製程/製作平台及智慧型
綠能晶片及系統設計驗證環境建置。 
  經由本計畫之執行原訂目標均已達成，將可提供 8種
MG+4C 設計平台給學術界使用，並已協助各校師生製作晶片
735 顆，可協助發表論文專利等約 350 篇以上。未來將能對
學術界提供更完善的智慧電子設計環境與製程服務，將可提
昇學術界的研發能力與國際競爭力，亦可培育更多優質的設
計人才，進而促進我國設計技術之提升。 
中文關鍵詞： 智慧電子、智慧電子設計、晶片系統設計、醫療電子設計、
車用電子設計、晶片製作服務 
英 文 摘 要 ：  
英文關鍵詞：  
 
2 
 
圖目錄 
 
圖一、前瞻 SoC設計平台建置時程圖  ………………………………...……………..………… 6 
圖二、醫療電子設計平台建置時程圖 ………………………………………..………….…….. 6 
圖三、綠能/車用電子平台建置時程圖  ……………………………………………………....... 7 
圖四、CIC 近五年晶片製作概況 ……………………………………………..……………........ 12 
圖五、40nm 製程第一及第二梯次晶片製作佈局圖  ……………..…………..…………........ 14 
圖六、新竹區 Security Laboratory 及實驗室標準作業程序 ………………………………... 15 
圖七、DFM-LFD 驗證結果    …………………………………………………………............. 15 
圖八、DFM 驗證教學投影片  ………..………………………………………………………… 16 
圖九、PAC-Duo平台執行類神經網路設計之畫面………………………………........... .……… 16 
圖十、2012年多核心平台經驗分享研討會  ………………………...………….……………… 18 
圖十一、3D-IC設計方法 …………………………………………………..……….……………. 19 
圖十二、Multi Technology Node Logic Implementation  …………………….……………. 19 
圖十三、電壓轉換電路  ……………………………………………………………..……………19 
圖十四、邏輯合成步驟  ……….…………………………………………………………………20 
圖十五、Top Tier Physical Implementation   ………………..………………………….…20 
圖十六、Bottom Tier Logic Optimization and Physical Implementation  ……….…………….…21 
圖十七、CIC工具  ………………………………………….……………………………….……21 
圖十八、三維系統結構熱應力分析流程 ………………………………………………………22 
圖十九、BGA封裝晶片的溫度分佈圖及應力分佈圖   …………..……………………….……22 
圖二十、TSV模型  ……………………..……………………………………………….………23 
圖二十一、TSV溫度分佈圖及應力分佈圖  ……………..………………………………………23 
圖二十二、U18 量產型 DRIE CMOS MEMS 的截面圖  ………………………..……………23 
圖二十三、單軸 CMOS MEMS 加速度晶片之 3D 表面結構圖  ………………………………24 
圖二十四、3D-IC 及 TSV 製程技術發展  ………………………………..……………………25 
圖二十五、DRC Rule-Deck 撰寫範例  …………………………….……………………………25 
圖二十六、晶片自動化測試系統  ………………..……………………………………..…….…26 
圖二十七、60GHz 超寬頻系統之升頻器及 60GHz 數位調變訊號量測系統……………………27 
圖二十八、WirelessHD 調變訊號（左）及 WirelessHD 之解調結果（右） …………………27 
圖二十九、含金、鉑及鋁銅電極材質之電極式感測結構設計之 CMO SMEMS 晶片 …….…28 
圖三十、CIC 所提供之 CICLIB 佈局範例元件庫   …………………………….………………29 
圖三十一、800V 功率電晶體佈局圖  …………………………………………………………29 
圖三十二、環境光自動感測及光補償 LED 驅動 IC  …………………..……………………30 
圖三十三、透過 I2C讀取與寫入數位電源模組之相關波形  …………………………………30 
圖三十四、可程式化數位電源系統模組  ………………………………………..…..…………31 
 
4 
 
壹、 前言  
 
過去幾年，由於NSoC國家型科技計畫之執行，在提昇我國IC設計前瞻技術及培育IC
設計優質人才方面，已有顯著成果，對產學研各界均有極大貢獻。而國家晶片系統設計中
心(CIC)在過去幾年承接晶片系統國家型科技計畫，利用CIC現有人力、研發環境、晶片製
作與測試服務等資源，建置SoC及異質整合系統之設計、製作及測試環境，並對學術界提
供晶片製作服務，經過多年努力也已有相當顯著成效。 
NSoC國家型科技計畫於99年度將行結束，100年度起將開始執行智慧電子國家型科
技計畫。智慧電子國家型科技計畫之重點工作將涵蓋MG+4C領域（即3C電子、車用電子、
醫療電子(M)及綠能電子(G)）。未來，學術界執行智慧電子國家型科技計畫，除需要以往
的晶片系統設計、製作及測試環境建立外，也需要有車用電子、醫療電子及綠能電子等之
設計環境與製程服務，才能順利進行研究與教學。 
針對學術界未來的需求，CIC將著手開發各項智慧電子設計平台及晶片製程製作服務。
將針對MG+4C領域分別建置（1）前瞻SoC設計平台、(2)醫療電子設計平台及(3)綠能/
車用電子設計平台，並提供給學術界使用。未來幾年將視學術界需求而做工作規劃，每年
將會視前一年執行結果及CIC主計畫工作規劃而進行修訂。在晶片製作服務方面，在100
年度將新增40nm CMOS製程及高壓製程等製程服務，未來也將持續與晶圓廠協商以引進更
前瞻的製程，提供給各校師生使用。 
本計畫在100年度主要工作包含四項：(一）晶片製作服務：將提供40nm CMOS、90nm 
CMOS、MEMS、Bio MEMS、HV等11種晶片製作製程服務。(二)前瞻SoC設計平台建置：
包括40nm CMOS之先導性晶片實作環境、多核心晶片系統開發環境、3C電子三維晶片系
統設計與測試平台、可量產型CMOS/感測器製作平台、前瞻晶片系統封裝設計及驗證平台
（三）醫療電子設計平台建置：CMOS生醫感測製作平台及設計環境（四）綠能及車用電
子設計平台建置：包含高壓製程/製作平台及智慧型綠能晶片及系統設計驗證環境。 
預期經由本計畫之執行，可提供多種MG+4C設計平台給學術界使用，並將協助各校
師生製作晶片350-500顆，發表論文專利等約250篇。將能對學術界提供更完善的智慧電子
設計環境與製程服務，培育更多優質的設計人才，進而促進我國晶片設計技術之提昇。 
 
 
6 
 
叁、研究方法 
本計畫之主要目的是在提升智慧電子設計技術及培育智慧電子設計實作人才。擬利用
國家晶片系統設計中心現有人力、研發環境、晶片製作與測試服務等資源，建置前瞻SoC、
醫療電子及綠能/車用電子之設計、製作及測試環境，以提供學術界相關技術服務與支援。
另外，將提供11種晶片製作製程服務並協助各校師生製作晶片。 
預期經由本計畫之執行，可提供多種MG+4C設計平台給學術界使用，並將協助各校師
生製作晶片350-500顆，發表論文專利等約250篇。將能對學術界提供更完善的智慧電子設
計環境與製程服務，培育更多優質的設計人才，進而促進我國晶片設計技術之提昇。 
 
本計畫之主要工作包含四項：（一）晶片製作服務、(二)前瞻SoC設計平台建置、（三）
醫療電子設計平台建置及（四）綠能及車用電子設計平台建置，(二) 到(四)項工作規劃如
圖一～三所示。 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一：前瞻SoC設計平台建置時程圖 
 
 
 
 
 
 
 
 
 
 
 
 
圖二：醫療電子設計平台建置時程圖 
 
前瞻SoC
設計平台
FY100 FY101 FY102 FY103  FY104
多核心晶片系統開發環境
3C電子三維晶片系統設計與測試平台
40nm以下CMOS之先導性晶片實作環境 32nm以下CMOS
可量產型CMOS/感測器製作平台-(製作服務)
多樣性感測器整合及量測技術
前瞻晶片系統封裝設計及驗證平台
Sensor/ Mixed Mode IP技術開發 Sensor/Mixed Mode IP系統整合應用
可置換式 Wireless Sensor Demonstration System
 FY100 FY101 FY102
醫療電子
設計平台
FY103  FY104
CMOS生醫感測製作平台及設計環境
生醫晶片封裝及量測技術平台
DNA感測晶片實作平台
整合式多感測生醫晶片
無線生醫整合
系統晶片技術
提供生醫製程/製作平台
提供生封裝/製作平台
8 
 
(d) 完成99年度國內、外IC 設計發展之分析及評估報告。 
(e) 年度製程之下線率、使用性分析報告。 
  
 
計畫工作項目二：前瞻SoC設計平台 
 (一)  40nm CMOS之先導性晶片實作環境 
本年度將提供學術界40nm製程下線服務，預計達成之工作項目： 
(a) 維護40nm製程環境(包含PDK)，並處理晶片下線驗證 
(b) 提供40nm晶片實作環境課程 
(c) 建置40nm DFM驗證環境與流程 
(d) 提供40nm DFM驗證環境實務課程 
 
 (二) 多核心晶片系統開發環境 
  (a)新增1個多核心系統單晶片/嵌入式系統共享設計資料庫及參考設計 
  (b)完成至少兩份國內多核心平台之參考技術文件 
  (c)提供教育課程 
  (d)提供技術問題諮詢 
  (e)協助舉辦多核心系統單晶片/嵌入式系統設計競賽 
  (f)協助舉辦多核心系統單晶片/嵌入式系統設計研討會 
 
 (三) 3C電子三維晶片系統設計與測試平台 
(a) 三維積體電路(3D IC)系統晶片整合技術開發、 
(b) 三維系統結構應力分析及熱傳分析之技術開發、 
(c) 三維積體電路(3D IC)測試環境建置 
 
 (四) 可量產型CMOS/感測器製作平台 
進行U18 量產型 DRIE CMOS MEMS技術開發，並完成下列工作： 
(a) 完成U18 CMOS MEMS DRIE製程流程與平台的開發驗證，完成並提供
相關相關的設計文件與流程、 
(b) 提供U18 CMOS MEMS DRIE製程供國內學術界下線使用 
(c) 建置3D表面結構量測機台 
 
 (五) 前瞻晶片系統封裝設計及驗證平台 
進行3D-IC及TSV製程技術評估及設計環境建置，完成三件技術報告，包
括3D-IC/TSV製程引進策略評估報告、3D-IC/TSV/CMOS製程整合評估報告
及可應用於Full-Custom CMOS電路設計之DRC Rule-Deck撰寫方法。 
 
 (六) 其他SoC設計環境開發 
進行60GHz系統規格量測環境建置，完成60GHz Up-converter之採購與
功能驗收，提供學術界60GHz超寬頻系統之系統規格量測與驗證服務。 
10 
 
肆、結果與討論 
本計畫之主要目的是在提升智慧電子設計技術及培育智慧電子設計實作人才。擬利
用國家晶片系統設計中心現有人力、研發環境、晶片製作與測試服務等資源，建置前瞻
SoC、醫療電子及綠能/車用電子之設計、製作及測試環境，以提供學術界相關技術服務
與支援。另外，將提供11種晶片製作製程服務並協助各校師生製作晶片。 
本計畫之主要工作包含四項：晶片製作服務、前瞻 SoC 設計平台建置、醫療電子
設計平台建置及綠能及車用電子設計平台建置。經由本計畫之執行已順利達成預期目標，
各項工作之成果分述如下： 
 
計畫工作項目一：晶片製作服務 
  配合智慧電子國家型計畫之執行，晶片中心在100年6月至101年8月（本計畫
申請延長執行期限至101年8月）期間選用國內產業界發展成熟之晶片製程，提供
「學、研」各界進行晶片雛型品製作。 
 
 (a) 持續提供之晶片製程有11種 
 TSMC 90nm 1P9M MS/RF CMOS 
 TSMC 90nm 1P9M Logic CMOS 
 TSMC 0.18um 1P6M CMOS 
 TSMC 0.35um 2P4M CMOS 
 TSMC 0.18um SiGe BiCMOS 
 TSMC 0.25um 60V High Voltage CMOS 
 0.35um CMOS MEMS 
 0.18um CMOS MEMS 
 0.35um CMOS BioMEMS 
 GIPD 
 WIN 0.15um PHEMT 
(b) 引進並啟用之新製程有2種 
 TSMC 40nm CMOS 
 UMC 0.18um DRIE CMOS MEMS 
總計有13種製程服務供學術界使用。 
 
由於以往TSMC遲遲未能提供40nm製程給學術界使用，故學術界能使用的製程
已落後國外一個世代，這次能提供40nm製程服務，將可使學術界競爭力提昇，至
少不會再落後國外。現有CMOS  MEMS是先在TSMC製作CMOS製程在到亞太優勢製
作MEMS後製程，過程繁複且不易掌控，這在產品量產時對良率與成本都不利。在
新的CMOS MEMS製程開發方面，晶片中心與UMC合作開發的0.18um DRIE CMOS 
MEMS是可以在晶圓廠中一次完成，故量產的潛力提昇了很多，值得引進給各界
使用，目前已開始公開徵求試用團隊一起來進行設計。 
 
12 
 
Bulk 
Micromachining(ams+TM
AH) 
others tMt 10um GIPD  Tezzaron 3D-IC(using GF 
130nm CMOS) 
 Tezzaron 3D-IC(using GF 
130nm CMOS) 
CPFC GaN 
IMST LTCC 
NEC Compound 
Semiconductor 
Devices Ltd.  0.8um 
Bipolar 
TowerJazz 0.18um 
CIS 
KEC 4um BJT 
TSMC 0.18um 
CIS 
 
 
製程服務成果： 
  近五年來經由 CIC 協助學術界製作晶片數統計如圖四所示，經費來源包括 CIC
主計畫及本計畫。由圖四資料來看，近幾年晶片製作數大約維持在 1600~1800 間，100
年度晶片製作數為 1705 顆，預估 101 年度晶片製作數也將超過 1700 顆，未來也將大
略保持在這數量之間。 
由本計畫支援經費之晶片下線統計如表二，使用本計畫之下線晶片數為 735 顆。
依近年來統計數字估算每一顆晶片大約可以產出 0.45-0.54 篇論文專利，故本計畫約
可協助學術界產出 350 篇以上論文或專利，可達成預期目標。  
 
 
    圖四、CIC近五年晶片製作概況 
 
 
表二、使用本計畫經費的晶片下線統計 
製程 晶片數 
T40 16  
TN90MSG 19  
TN90RF 120  
D35 167  
SiGe18 40  
14 
 
(一)  40nm CMOS之先導性晶片實作環境 
本年度中心已引進TSMC 40nm CMOS製程，並立即進行製程選項評估與設
計環境驗證工作，同時為符合晶圓廠對40nm以下製程資料之保護措施，完成建
置新竹區Security Laboratory，以利40nm製程之使用者於Security Lab.內使用製程
資料並完成電路設計，進行下線。 
以下詳述本年度達成之工作成果與提供之服務內容： 
 
(1) 維護40nm製程環境(包含PDK)，並處理晶片下線驗證 
本年度完成TSMC 40nm CMOS Logic General Purpose製程(製程代號TN40G)
之設計環境驗證(包含PDK之設定與驗證)，並開放給學術界申請使用。 
在製程申請使用方面：100年度已完成兩梯次call for proposal申請，總計通
過並提供46件申請案，80位學生使用TN40G製程資料。 
在晶片製作服務方面：100年度也完成兩梯次(TN40G-100A與TN40G-101A)
之下線服務，總計完成16顆晶片製作，並已全數製作完畢提供學生進行量測。
圖五為第一及第二梯次40nm晶片製作佈局圖。 
 
 
圖五、40nm製程第一及第二梯次晶片製作佈局圖 
 
另外，TSMC同意開放40nm製程給學術界使用的條件是：學生需要進到
Security Laboratory進行設計，所有資料未經同意均不得進出Security Laboratory。
為配合晶圓廠對高階製程(40nm以下)之製程資料保護，需建置新竹區及台南區
之Security Laboratory。目前已購置伺服器、終端機、封閉網路等硬體設備，並
分別建置完成可提供25席座位（新竹區）及10席座位（台南區）之Security 
Laboratory（如圖六所示)。同時也規劃建置SL設計環境與使用規範，包含製程
技術資料，設計模擬環境設定、檔案匯出/入、技術支援、門禁管理等，以提供
完善之設計環境與平台給學術界申請使用。 
 
16 
 
 
(4) 提供40nm DFM驗證環境實務課程 
除了提供DFM驗證套件程式給學生使用外，也同時建立DFM驗證環境之教
學投影片講義(如圖八所示)，透過投影片說明DFM的驗證流程與實務使用上之
相關步驟，可減少摸索時間，同時也減少設計者因不熟悉驗證流程而在後端佈
局反覆驗證之次數。由本年度兩梯次之下線者經驗來看，藉由本中心提供之DFM
驗證套件輔以講義介紹，確實大幅降低設計者進行DFM驗證之負擔。 
 
   
                   圖八、DFM驗證教學投影片 
 
(二) 多核心晶片系統開發環境 
本項工作預計完成五項工作，其成果分述如下： 
(a) 參考設計 
本年度新增 1 個 PAC Duo 平台之參考設計。PAC Duo 平台為工研院自主研
發之異質多核心晶片系統開發平台，內含一顆 ARM926 嵌入式處理器與兩顆高
效率 5 Way VLIW 多媒體數位信號處理器，整體運算能力可達 2 GIPS，可做為
Android 系統軟硬體開發與教學平台。參考設計主題為類神經網路，執行結果
如圖九所示。使用之開發環境為晶片中心於 100 年底引進之 ARM DS-5 軟體開
發工具，以及 D-stream高效能除錯與追蹤單元。 
 
   
圖九、PAC-Duo平台執行類神經網路設計之畫面 
18 
 
(f) 協助舉辦多核心系統單晶片/嵌入式系統設計研討會 
為使產學研各界能更進一步了解並參與多核心嵌入式系統設計相關研究，晶
片中心於 101 年 5 月 11 日在新竹舉辦「2012 年多核心平台經驗分享研討會」（如
圖十所示），共計 84人報名與會。 
研討會分為上下兩場，共邀請了清華大學李政崑教授研究團隊、成功大學楊
竹星教授究團隊、交通大學游逸平/楊武教授究團隊以及工研院 PAC-Duo研究團隊，
大家分享多核心嵌入式系統設計的研究成果與經驗。為具體呈現各研究團隊的研
發成果，當天現場備有平台攤位展示及解說，與現場來賓進行互動交流。 
 
 
圖十、2012年多核心平台經驗分享研討會 
 
(三)  3C電子三維晶片系統設計與測試平台 
由於三維積體電路(3D-IC)設計自動化(EDA)軟體非常高昂且目前之功能還有
限，本中心在綜合考量成本及效益後，決定先以既有二維 EDA軟體為基礎開發 3D-IC
設計平台。 
如同依照不同製程打造之傳統二維積體電路設計平台，3D-IC設計平台亦是針
對某個特定製程進行量身打造。本中心未來數年將持續針對以矽穿孔(Through 
Silicon Via or TSV)為基礎之3D-IC製程開發設計平台。由於以TSV為基礎之3D-IC
依照 TSV 製作、晶片疊構、晶片接合等製作程序不同會有多樣化的組態，設計平
台需隨著組態做調整或重新開發。 
本年度之設計平台係針對雙層面對面之 3D-IC 進行開發。為確認設計平台之
實用性，本中心亦持續與國內外製程廠進行接洽與討論。目前國內外提供 3D-IC
製作服務者極為有限，國內提供業者包括工研院與台積電，國外業者則是 Global 
Foundry 與 Tezzaron 聯盟。台積電目前以提供以中介層(Interposer)為基礎之
2.5D IC製作服務為主，且僅與部分大客戶合作，而非大量開放服務。工研院與本
中心之合作較為密切，本年度已開發之設計平台大多以工研院之製程規格為範本。
在 Global Foundry 與 Tezzaron 聯盟方面，由於國外業者起步較早，目前已能提
供穩定的雙層 3D-IC製作服務。目前本中心亦積極與其接洽，尋求合作機會。（註：
最新消息，Global Foundry與 Tezzaron已同意晶片中心於 102年可晶片下線） 
本年度完成開發之 3D-IC 設計方法如圖十一所示，依照此設計方法，可完成
標準元件(Cell-based)數位 3D-IC 設計。由於步驟 1 和 7 與傳統二維積體電路設
計相同，故以下僅針對步驟 2至 6進行說明。 
 
20 
 
傳統邏輯合成步驟如圖十四所示，本中心藉由巧妙調整 EDA 軟體設定的方式，
使 EDA 軟體能夠同時進行多個製程的電路合成。圖十四中深藍色區塊為需調整軟體
設定的步驟。 
 
 
圖十四、邏輯合成步驟 
 
實體設計分為三個步驟(步驟 4、5、6)，首先針對上層晶片做佈局與繞線(如圖
十五所示)並產生下層晶片實體設計所需設計資料(例如 micro bump、TSV位置及傳遞
訊號與時序資訊)。接著對上下層晶片接面的電路做最佳化，然後才是下層晶片的佈
局與繞線(如圖十六所示)。 
 
 
圖十五、Top Tier Physical Implementation 
 
22 
 
 
圖十八、三維系統結構熱應力分析流程 
 
以下是依照上述流程針對一個 BGA封裝晶片進行熱應力分析的結果。熱傳結果如
圖十九所示，因為熱是由晶片產生，所以晶片中心溫度最高，而隨著遠離中心呈輻射
狀向外擴取遞減。此熱傳的結果會送至應力分析的模組，並設定此溫度分佈為應力模
擬時的溫度邊界條件，求解後的 BGA封裝晶片的應力結果如圖二十所示，由於晶片與
封膠材料的熱膨脹係數不同，所以在圖中可以明顯看到 BGA封裝已經有翹曲的情形發
生，錫球與基板及印刷電路板接合的界面的應力均較大，基本上和文獻的模擬及實作
結果吻合。 
  
圖十九、BGA封裝晶片的溫度分佈圖及應力分佈圖 
 
上述流程亦可套用至3D-IC的熱應力分析模擬，3D-IC TSV的模型如圖二十所示，
其熱傳和熱應力分析結果如圖二十一所示。大部分應力集中於錫球的上下兩端，而
TSV應力主要集中於晶片的接面以及及 TSV上下的 PAD。 
 
 
 
 
 
 
 
24 
 
3D表面結構量測機台針對單軸CMOS MEMS加速度晶片所拍攝的3D表面結構
圖。此機台可針對CMOS MEMS的微結構後製程與元件特性問題進行微觀的
量測與觀察，CIC已完成量測環境建置及量測技術開發，將於完成工讀生的訓
練後提供量測服務。 
 
 
圖二十三、單軸 CMOS MEMS 加速度晶片之 3D 表面結構圖 
 
 
(五)  前瞻晶片系統封裝設計及驗證平台 
為了因應電子產品多樣化的整合需求，一般電子產品除了採用單一標準製程外，
系統晶片也結合後段製程與模組化設計，來符合實作產品設計之需求。但在整合不
同晶片製程與使用環境中，其封裝技術也將越來越複雜。由於一些封裝技術仍在發
展之中尚未成熟，100年度將先針對3D-IC及TSV製程技術進行評估，未來將逐步探
討多樣性晶片在不同使用環境下之封裝技術，以達到異質系統晶片整合之目的。 
    3D-IC及TSV製程技術評估及設計環境建置，完成如下三件技術報告： 
(a)  “3D-IC/TSV/CMOS製程整合評估” 與“3D-IC/TSV製程引進策略評估”報告： 
3D-IC顧名思義是將晶片立體堆疊化的技術，將不同製程、基板、性質或
功能的晶片（如CPU、DRAM、Analog、RF、sensor、IO、MEMES等）堆疊起
來，做更廣泛的整合應用。而TSV矽穿孔（Through Silicon Via，TSV）是3D-IC
技術中最受矚目的技術，主要藉由穿孔貫穿整個矽晶圓，不但有效縮短金屬導
線長度及連線電阻、電容等，進而可減少晶片面積，具有體積小、整合度高、
效率高及特性佳之優勢，也是目前各家廠商競相研究發展的技術之一，如圖二
十四所示。 
在製程整合評估中，將詳細說明在取得TSV與後續組裝製程後，如何將這
些新製程與晶片中心現有之製程結合，以建置一個包含TSV製程，可應用於
3D-IC設計之整合製作服務平台。"製程引進策評估報告"將由TSV相關製程的規
格作為出發點，評選適用於晶片中心現有製程（如tsmc 0.18um 製程）與技術
之規格，再由規格尋找適當的國內供應商。由於晶片中心服務的使用者在需求
上有著類多但量少的特點，形成晶片中心在引進新製程時的限制，因此需要同
時評估國內供應商的其他需求(如技術合作等議題)；前述之過程以表格的方式
呈現，作為晶片中心引進TSV相關製程時的Check List；此外，由於TSV製程屬
於後處理(post-process)製程，除了需要RDL與錫球製程外，在晶片堆疊時另需
26 
 
 
（六）其他SoC設計環境開發 
（a）晶片自動化測試系統 
     晶片中心於93年購置了積體電路測試系統（即93000測試系統）提供各校師
生進行數位、混合訊號與系統單晶片測試。此設備為學術界唯一的高階混合訊
號與SoC晶片測試設備，多年來其使用率均達90％以上，為學術界從事晶片及系
統設計時非常重要之設備。但此設備已超過使用年限且多次發生故障，因設備
老舊維護不易，且一發生故障就會影響學生晶片量測時程，甚至可能延遲畢業
時間，故需要購置新的晶片自動化測試系統以替代現有設備。因新的晶片自動
化測試系統價格為22,163千元相當昂貴，故分別由本計畫支應14,163千元及由
「前瞻SoC及異質系統晶片設計、製作及測試環境建置計畫(II)」支應8,000千
元。 
晶片自動化測試系統(如圖二十六)具有(1) Analog Instrument：4組Digitizer
及4組Waveform Generator, (2) Digital Instrument：512 PINS (128-1.6Gbps，
128-533Mbps，256-200Mbps)，此設備之接腳數增加（舊有設備為320PINS），可
偵測晶片之速度也大幅提昇，對數位混合訊號及SOC晶片量測有極大幫助。未
來此設備仍將有專人提供服務，以協助各校師生進行晶片測試。 
 
 圖二十六、晶片自動化測試系統 
 
（b）高頻晶片測試設備 
 而為使高頻晶片測試環境更為齊全，另外購置部分RF測試設備，分述如下： 
100年度建置60GHz頻段之訊號產生系統，主要工作為組合現有之向量訊號
產生器及新採購之升頻儀以產生載波為60GHz之數位調變訊號，以提供學術界
60GHz超寬頻系統之系統規格量測與驗證服務，圖二十七為升頻器及60GHz之
數位調變訊號量測系統。 
搭配Agilent 之寬頻波型任意產生器及WirelessHD 解調軟體, 此系統可以
產生60GHz之WirelessHD調變訊號及分析，圖二十八為WirelessHD調變訊號(已
過down converter)及解調結果。 
 
28 
 
分為兩層，首先為鈦(Ti)金屬，主要作為中間黏著層，有效黏合上層感應之金、
或鉑電極金屬沉積於CMOS MEMS晶片之各類材質及結構上。 
 利用化學酸劑以濕式酸槽蝕刻方式將於第一階段所定義之光阻層剝離，並將
光阻掀除，即完成電極製程之製作。 
 
    由於兩種金屬材料特性(延展性)差異，後製程中分別為兩種金屬客製化調整
其金屬膜厚，以搭配其材料特性。 
 
    針對BioMEMS製程設計環境，成功開發及驗證設計參數，包含不同種類之
感測電極圖形測試，如電極板式(electrode)、懸臂樑式(cantilever)、以及Bulk式
之製程圖性差異性、最小電極設計線寬(minimum width)、最小電極間距設計
(minimum spacing)，與不同電極存在之金屬相共存之驗證。 
    所開發之0.18um CMOS BioMEMS生醫感測晶片可利用不同金、鉑電極之設
計搭配，用於設計CMOS生醫感測器及讀取電路SoC。如圖二十九所示。 
  
 
圖二十九、含金、鉑及鋁銅電極材質之電極式感測結構設計之CMO SMEMS晶片 
 
（b）無線感測系統架構評估及研究 
無線感測系統之目的在於提供感測器設計者一個具備無線資料傳輸功能之
平台，讓感測器設計者能結合其設計與此一平台，從而快速地發展出相關之無
線感測應用，不需重複投資建置。，在初期功能驗證時，所有之數位電路將以
FPGA 方式實現，以達到快速功能驗證與除錯之需求。在接收端若要達到同步
接收之功能，如何正確無誤地還原傳送端原始之時脈與資料是非常重要的， 
CDR(Clock Data Recovery)電路即是扮演此一功能。CDR 有很多種實現方法，
包含數位式或類比式、需要/不需要類比/數位轉換器(ADC)、正常取樣率/超取樣
率等等。我們選用的是Zero-Crossing Timing Error Detection (ZCTED)之架構，
其具有純數位式與適用於單一/多位元同步之特性，運用在通訊調變上，我們採
用了超取樣之方式避免了需要額外 ADC 之需求，並且可以提供 soft-error 
detection 之好處，從而降低偵測錯誤。從模擬結果得知，此一超取樣之 ZCTED
運用在通訊調變方式下是可以逐漸收斂與傳送端匹配從而解調出真正之資料。 
 
 
 
 
 
30 
 
此IC是利用CIC所提供之2.5/5/60V BCD的高壓製程設計與驗證，可提供高壓IC
應用的設計參考方向。 
 
圖三十二：環境光自動感測及光補償LED驅動IC 
 
 
(二)智慧型綠能晶片及系統設計驗證環境：  
本年度重點工作為整合數位電源技術與本中心自主研發之 MorPACK 系統開發平台，
以開發可程式化數位電源系統模組。 
在模組開發之初，本中心先行分析市售數位電源產品(EXAR XRP7714EVB電源管理
開發板、Intersil ZL6100 數位直流轉換開發板與 TI UCD9240 數位控制晶片組及
PTD08D210W 數位電源級模組)，將其進行交互驗證與比較，找出各數位電源不同控制
輸入與輸出間的特性與差異，作為研發依據。 
考量整體系統工作效益、電源模組面積與相關成本以及輸入與輸出電壓/電流控制
範圍，本中心以 EXAR XRP7714 之解決方案作為開發範本。以 ARM9 作為四組可程式化
電源輸出之數位控制核心，開發可程式化數位電源系統模組。模組具備 I2C 串列通訊
匯流排介面，可用來設定通道參數，以增加方便性與多樣性。 
 
圖三十三、透過 I2C讀取與寫入數位電源模組之相關波形 
 
(a)
(b)
編譯暫存器讀取CH1電壓值
透過I2C傳送讀取指令 回傳數值
編譯暫存器控制CH1電壓值
透過I2C傳送寫入指令 寫入數值
32 
 
伍、計畫成果自評 
本計畫之主要目的是在提升智慧電子設計技術及培育智慧電子設計實作人才。
擬利用國家晶片系統設計中心現有人力、研發環境、晶片製作與測試服務等資源，
建置前瞻SoC、醫療電子及綠能/車用電子之設計、製作及測試環境，以提供學術
界相關技術服務與支援。另外，提供13種晶片製作製程服務並協助各校師生製作
晶片。 
本計畫之主要工作包含四項：（一）晶片製作服務：提供90nm CMOS、MEMS、
Bio MEMS、HV等11種晶片製作製程服務，另引進及開發40nm CMOS、0.18um 量
產型CMOS MEMS二種新製程，將可對學術界提供更先進的晶片製程服務，並可
以提昇學術界在國際上的競爭力。(二)前瞻SoC設計平台建置：已開發完成五種平
台，包括40nm CMOS之先導性晶片實作環境、多核心晶片系統開發環境、3C電
子三維晶片系統設計與測試平台、可量產型CMOS/感測器製作平台、前瞻晶片系
統封裝設計及驗證平台。另外購置了晶片自動化測試系統，以提供更佳的測試環
境。（三）醫療電子設計平台建置：完成CMOS生醫感測製作平台及設計環境建
置（四）綠能及車用電子設計平台建置：完成高壓製程/製作平台及智慧型綠能晶
片及系統設計驗證環境建置。 
經由本計畫之執行原訂目標均已達成，將可提供8種MG+4C設計平台給學術
界使用，並已協助各校師生製作晶片735顆，可協助發表論文專利等約350篇以上。
未來將能對學術界提供更完善的智慧電子設計環境與製程服務，將可提昇學術界
的研發能力與國際競爭力，亦可培育更多優質的設計人才，進而促進我國設計技
術之提升。 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：王建鎮 計畫編號：100-2220-E-492-001- 
計畫名稱：智慧電子設計環境建置計畫(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 □撰寫中 ■無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
本計畫之主要目的是提供晶片製作服務及建置智慧電子設計所需之各項設計平台，包括前
瞻 SoC、醫療電子及綠能/車用電子等設計、製作及測試環境，以提供學術界相關技術服務與
支援。目前已開發 8種智慧電子設計平台給學術界使用，並協助各校師生製作晶片 735 顆，
可協助發表論文專利等約 350 篇以上。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本計畫之主要目的是在提升智慧電子設計技術及培育智慧電子設計實作人才。擬利用國家
晶片系統設計中心現有人力、研發環境、晶片製作與測試服務等資源，建置前瞻 SoC、醫
療電子及綠能/車用電子之設計、製作及測試環境，以提供學術界相關技術服務與支援。
另外，提供 13 種晶片製作製程服務並協助各校師生製作晶片。 
  本計畫之主要工作包含四項：（一）晶片製作服務：提供 90nm CMOS、MEMS、Bio MEMS、
HV 等 11 種晶片製作製程服務，另引進及開發 40nm CMOS、0.18um 量產型 CMOS MEMS 二種
新製程，將可對學術界提供更先進的晶片製程服務，並可以提昇學術界在國際上的競爭
力。(二)前瞻 SoC 設計平台建置：已開發完成五種平台，包括 40nm CMOS 之先導性晶片實
作環境、多核心晶片系統開發環境、3C 電子三維晶片系統設計與測試平台、可量產型 CMOS/
感測器製作平台、前瞻晶片系統封裝設計及驗證平台。另外購置了晶片自動化測試系統，
以提供更佳的測試環境。（三）醫療電子設計平台建置：完成 CMOS 生醫感測製作平台及設
計環境建置（四）綠能及車用電子設計平台建置：完成高壓製程/製作平台及智慧型綠能
晶片及系統設計驗證環境建置。 
  經由本計畫之執行原訂目標均已達成，將可提供 8種 MG+4C 設計平台給學術界使用，
並已協助各校師生製作晶片 735 顆，可協助發表論文專利等約 350 篇以上。未來將能對學
