Fitter report for ESPIER_I_niosII_standard
Thu Oct 24 20:44:12 2013
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_vh41:auto_generated|ALTSYNCRAM
 30. |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_7nb1:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 24 20:44:12 2013          ;
; Quartus II 64-Bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Full Version ;
; Revision Name                      ; ESPIER_I_niosII_standard                       ;
; Top-level Entity Name              ; ESPIER_I_niosII_standard                       ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6E22C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 5,092 / 6,272 ( 81 % )                         ;
;     Total combinational functions  ; 4,369 / 6,272 ( 70 % )                         ;
;     Dedicated logic registers      ; 3,371 / 6,272 ( 54 % )                         ;
; Total registers                    ; 3440                                           ;
; Total pins                         ; 88 / 92 ( 96 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 178,048 / 276,480 ( 64 % )                     ;
; Embedded Multiplier 9-bit elements ; 4 / 30 ( 13 % )                                ;
; Total PLLs                         ; 2 / 2 ( 100 % )                                ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; beep           ; Missing drive strength and slew rate ;
; txd            ; Missing drive strength and slew rate ;
; ds_a           ; Missing drive strength and slew rate ;
; ds_b           ; Missing drive strength and slew rate ;
; ds_c           ; Missing drive strength and slew rate ;
; ds_d           ; Missing drive strength and slew rate ;
; ds_e           ; Missing drive strength and slew rate ;
; ds_f           ; Missing drive strength and slew rate ;
; ds_g           ; Missing drive strength and slew rate ;
; ds_dp          ; Missing drive strength and slew rate ;
; ds_en1         ; Missing drive strength and slew rate ;
; ds_en2         ; Missing drive strength and slew rate ;
; ds_en3         ; Missing drive strength and slew rate ;
; ds_en4         ; Missing drive strength and slew rate ;
; ep_dclk        ; Missing drive strength and slew rate ;
; epcs_ncs       ; Missing drive strength and slew rate ;
; epcs_asdi      ; Missing drive strength and slew rate ;
; sdram_addr[0]  ; Missing drive strength and slew rate ;
; sdram_addr[1]  ; Missing drive strength and slew rate ;
; sdram_addr[2]  ; Missing drive strength and slew rate ;
; sdram_addr[3]  ; Missing drive strength and slew rate ;
; sdram_addr[4]  ; Missing drive strength and slew rate ;
; sdram_addr[5]  ; Missing drive strength and slew rate ;
; sdram_addr[6]  ; Missing drive strength and slew rate ;
; sdram_addr[7]  ; Missing drive strength and slew rate ;
; sdram_addr[8]  ; Missing drive strength and slew rate ;
; sdram_addr[9]  ; Missing drive strength and slew rate ;
; sdram_addr[10] ; Missing drive strength and slew rate ;
; sdram_addr[11] ; Missing drive strength and slew rate ;
; sdram_addr[12] ; Missing drive strength and slew rate ;
; sdram_ba[0]    ; Missing drive strength and slew rate ;
; sdram_ba[1]    ; Missing drive strength and slew rate ;
; sdram_cas_n    ; Missing drive strength and slew rate ;
; sdram_cke      ; Missing drive strength and slew rate ;
; sdram_cs_n     ; Missing drive strength and slew rate ;
; sdram_dqm[0]   ; Missing drive strength and slew rate ;
; sdram_dqm[1]   ; Missing drive strength and slew rate ;
; sdram_ras_n    ; Missing drive strength and slew rate ;
; sdram_we_n     ; Missing drive strength and slew rate ;
; sdram_clk      ; Missing drive strength and slew rate ;
; flash_di       ; Missing drive strength and slew rate ;
; flash_clk      ; Missing drive strength and slew rate ;
; flash_cs_n     ; Missing drive strength and slew rate ;
; adc_clk        ; Missing drive strength and slew rate ;
; adc_cs_n       ; Missing drive strength and slew rate ;
; v_g[0]         ; Missing drive strength and slew rate ;
; v_g[1]         ; Missing drive strength and slew rate ;
; v_g[2]         ; Missing drive strength and slew rate ;
; v_g[3]         ; Missing drive strength and slew rate ;
; v_g[4]         ; Missing drive strength and slew rate ;
; v_g[5]         ; Missing drive strength and slew rate ;
; lcd_e          ; Missing drive strength and slew rate ;
; lcd_rs         ; Missing drive strength and slew rate ;
; lcd_rw         ; Missing drive strength and slew rate ;
; sdram_dq[0]    ; Missing drive strength and slew rate ;
; sdram_dq[1]    ; Missing drive strength and slew rate ;
; sdram_dq[2]    ; Missing drive strength and slew rate ;
; sdram_dq[3]    ; Missing drive strength and slew rate ;
; sdram_dq[4]    ; Missing drive strength and slew rate ;
; sdram_dq[5]    ; Missing drive strength and slew rate ;
; sdram_dq[6]    ; Missing drive strength and slew rate ;
; sdram_dq[7]    ; Missing drive strength and slew rate ;
; sdram_dq[8]    ; Missing drive strength and slew rate ;
; sdram_dq[9]    ; Missing drive strength and slew rate ;
; sdram_dq[10]   ; Missing drive strength and slew rate ;
; sdram_dq[11]   ; Missing drive strength and slew rate ;
; sdram_dq[12]   ; Missing drive strength and slew rate ;
; sdram_dq[13]   ; Missing drive strength and slew rate ;
; sdram_dq[14]   ; Missing drive strength and slew rate ;
; sdram_dq[15]   ; Missing drive strength and slew rate ;
; lcd_data[0]    ; Missing drive strength and slew rate ;
; lcd_data[1]    ; Missing drive strength and slew rate ;
; lcd_data[2]    ; Missing drive strength and slew rate ;
; lcd_data[3]    ; Missing drive strength and slew rate ;
; lcd_data[4]    ; Missing drive strength and slew rate ;
; lcd_data[5]    ; Missing drive strength and slew rate ;
; lcd_data[6]    ; Missing drive strength and slew rate ;
; lcd_data[7]    ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[2]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[3]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[4]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[5]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[6]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[7]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[8]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[9]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[10]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[11]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[12]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[13]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[14]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[15]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                                                                  ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                                                                 ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                                                                 ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[12]~output                                                                                                                                                                                                                                 ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_bank[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_bank[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[0]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_we_n~output                                                                                                                                                                                                                                     ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[0]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[1]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cas_n~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[1]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[2]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[2]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ras_n~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[2]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[3]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cs_n~output                                                                                                                                                                                                                                     ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_cmd[3]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                    ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_data[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_dqm[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_dqm[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                                                                                                                                                                                   ; I                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                    ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                   ; OE               ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                       ;                  ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[0]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[1]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[2]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[3]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[4]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[5]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[6]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[7]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[8]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[9]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                                                                                                                                                                                     ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[10]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                                                                                                                                                                                    ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[11]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                                                                                                                                                                                    ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[12]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                                                                                                                                                                                    ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[13]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                                                                                                                                                                                    ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[14]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                                                                                                                                                                                    ; O                ;                       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[15]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                                                                                                                                                                                    ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; key              ; PIN_88        ; QSF Assignment             ;
; Location                    ;                ;              ; v_b[3]           ; PIN_106       ; QSF Assignment             ;
; Location                    ;                ;              ; v_b[4]           ; PIN_110       ; QSF Assignment             ;
; Location                    ;                ;              ; v_r[0]           ; PIN_120       ; QSF Assignment             ;
; Location                    ;                ;              ; v_r[1]           ; PIN_121       ; QSF Assignment             ;
; Location                    ;                ;              ; v_r[2]           ; PIN_124       ; QSF Assignment             ;
; Location                    ;                ;              ; v_r[3]           ; PIN_125       ; QSF Assignment             ;
; Location                    ;                ;              ; v_r[4]           ; PIN_126       ; QSF Assignment             ;
; Fast Input Register         ; sdram          ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram          ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8244 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8244 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7178    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 276     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 783     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/work/ESPIER_I/demo/zr_200/ESPIER_I_niosII_standard.pin.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Total logic elements                        ; 5,092 / 6,272 ( 81 % )                                                                  ;
;     -- Combinational with no register       ; 1721                                                                                    ;
;     -- Register only                        ; 723                                                                                     ;
;     -- Combinational with a register        ; 2648                                                                                    ;
;                                             ;                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 2331                                                                                    ;
;     -- 3 input functions                    ; 1298                                                                                    ;
;     -- <=2 input functions                  ; 740                                                                                     ;
;     -- Register only                        ; 723                                                                                     ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 3802                                                                                    ;
;     -- arithmetic mode                      ; 567                                                                                     ;
;                                             ;                                                                                         ;
; Total registers*                            ; 3,440 / 6,684 ( 51 % )                                                                  ;
;     -- Dedicated logic registers            ; 3,371 / 6,272 ( 54 % )                                                                  ;
;     -- I/O registers                        ; 69 / 412 ( 17 % )                                                                       ;
;                                             ;                                                                                         ;
; Total LABs:  partially or completely used   ; 384 / 392 ( 98 % )                                                                      ;
; User inserted logic elements                ; 0                                                                                       ;
; Virtual pins                                ; 0                                                                                       ;
; I/O pins                                    ; 88 / 92 ( 96 % )                                                                        ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )                                                                         ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                          ;
; Global signals                              ; 10                                                                                      ;
; M9Ks                                        ; 27 / 30 ( 90 % )                                                                        ;
; Total block memory bits                     ; 178,048 / 276,480 ( 64 % )                                                              ;
; Total block memory implementation bits      ; 248,832 / 276,480 ( 90 % )                                                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 30 ( 13 % )                                                                         ;
; PLLs                                        ; 2 / 2 ( 100 % )                                                                         ;
; Global clocks                               ; 10 / 10 ( 100 % )                                                                       ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                           ;
; Average interconnect usage (total/H/V)      ; 24% / 23% / 25%                                                                         ;
; Peak interconnect usage (total/H/V)         ; 41% / 39% / 44%                                                                         ;
; Maximum fan-out node                        ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 2536                                                                                    ;
; Highest non-global fan-out signal           ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|W_stall    ;
; Highest non-global fan-out                  ; 572                                                                                     ;
; Total fan-out                               ; 28465                                                                                   ;
; Average fan-out                             ; 3.33                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                ; Low                            ; Low                            ;
;                                              ;                      ;                    ;                                ;                                ;
; Total logic elements                         ; 4368 / 6272 ( 69 % ) ; 175 / 6272 ( 2 % ) ; 549 / 6272 ( 8 % )             ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register        ; 1563                 ; 66                 ; 92                             ; 0                              ;
;     -- Register only                         ; 482                  ; 8                  ; 233                            ; 0                              ;
;     -- Combinational with a register         ; 2323                 ; 101                ; 224                            ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                    ;                                ;                                ;
;     -- 4 input functions                     ; 2119                 ; 71                 ; 141                            ; 0                              ;
;     -- 3 input functions                     ; 1146                 ; 72                 ; 80                             ; 0                              ;
;     -- <=2 input functions                   ; 621                  ; 24                 ; 95                             ; 0                              ;
;     -- Register only                         ; 482                  ; 8                  ; 233                            ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Logic elements by mode                       ;                      ;                    ;                                ;                                ;
;     -- normal mode                           ; 3383                 ; 162                ; 257                            ; 0                              ;
;     -- arithmetic mode                       ; 503                  ; 5                  ; 59                             ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Total registers                              ; 2874                 ; 109                ; 457                            ; 0                              ;
;     -- Dedicated logic registers             ; 2805 / 6272 ( 44 % ) ; 109 / 6272 ( 1 % ) ; 457 / 6272 ( 7 % )             ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                         ; 138                  ; 0                  ; 0                              ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Total LABs:  partially or completely used    ; 321 / 392 ( 81 % )   ; 13 / 392 ( 3 % )   ; 50 / 392 ( 12 % )              ; 0 / 392 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;                                ;
; Virtual pins                                 ; 0                    ; 0                  ; 0                              ; 0                              ;
; I/O pins                                     ; 88                   ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 30 ( 13 % )      ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ; 0 / 30 ( 0 % )                 ;
; Total memory bits                            ; 87936                ; 0                  ; 90112                          ; 0                              ;
; Total RAM block bits                         ; 147456               ; 0                  ; 101376                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 0 / 2 ( 0 % )                  ; 2 / 2 ( 100 % )                ;
; M9K                                          ; 16 / 30 ( 53 % )     ; 0 / 30 ( 0 % )     ; 11 / 30 ( 36 % )               ; 0 / 30 ( 0 % )                 ;
; Clock control block                          ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ; 5 / 12 ( 41 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 185 ( 20 % )    ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ; 0 / 185 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 185 ( 8 % )     ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ; 0 / 185 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;                                ;
; Connections                                  ;                      ;                    ;                                ;                                ;
;     -- Input Connections                     ; 2932                 ; 171                ; 630                            ; 2                              ;
;     -- Registered Input Connections          ; 2747                 ; 117                ; 496                            ; 0                              ;
;     -- Output Connections                    ; 788                  ; 305                ; 1                              ; 2641                           ;
;     -- Registered Output Connections         ; 8                    ; 304                ; 0                              ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Internal Connections                         ;                      ;                    ;                                ;                                ;
;     -- Total Connections                     ; 25389                ; 1234               ; 2915                           ; 2650                           ;
;     -- Registered Connections                ; 11508                ; 892                ; 1544                           ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; External Connections                         ;                      ;                    ;                                ;                                ;
;     -- Top                                   ; 240                  ; 332                ; 505                            ; 2643                           ;
;     -- sld_hub:auto_hub                      ; 332                  ; 18                 ; 126                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 505                  ; 126                ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2643                 ; 0                  ; 0                              ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Partition Interface                          ;                      ;                    ;                                ;                                ;
;     -- Input Ports                           ; 50                   ; 38                 ; 79                             ; 2                              ;
;     -- Output Ports                          ; 61                   ; 54                 ; 32                             ; 5                              ;
;     -- Bidir Ports                           ; 24                   ; 0                  ; 0                              ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Registered Ports                             ;                      ;                    ;                                ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                  ; 15                             ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 44                 ; 1                              ; 0                              ;
;                                              ;                      ;                    ;                                ;                                ;
; Port Connectivity                            ;                      ;                    ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 16                 ; 0                              ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 0                  ; 35                             ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 1                  ; 40                             ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 26                 ; 23                             ; 0                              ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_data  ; 128   ; 8        ; 16           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk       ; 24    ; 2        ; 0            ; 11           ; 14           ; 349                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; epcs_data ; 13    ; 1        ; 0            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; User                 ;
; flash_do  ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; irda      ; 132   ; 8        ; 13           ; 24           ; 14           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[0]    ; 90    ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1]    ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2]    ; 88    ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; resetn    ; 89    ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rxd       ; 87    ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clk        ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n       ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep           ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_a           ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_b           ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_c           ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_d           ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_dp          ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_e           ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_en1         ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_en2         ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_en3         ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_en4         ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_f           ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ds_g           ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ep_dclk        ; 12    ; 1        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_asdi      ; 6     ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_ncs       ; 8     ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_clk      ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_cs_n     ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_di       ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_e          ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs         ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw         ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]  ; 77    ; 5        ; 34           ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; 76    ; 5        ; 34           ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; 66    ; 4        ; 28           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[12] ; 65    ; 4        ; 28           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; 80    ; 5        ; 34           ; 7            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; 83    ; 5        ; 34           ; 9            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; 84    ; 5        ; 34           ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; 72    ; 4        ; 32           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; 71    ; 4        ; 32           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; 70    ; 4        ; 32           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; 69    ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; 68    ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; 67    ; 4        ; 30           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; 73    ; 5        ; 34           ; 2            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; 75    ; 5        ; 34           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; 44    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke      ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk      ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; 74    ; 5        ; 34           ; 2            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; 42    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; 59    ; 4        ; 23           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; 46    ; 3        ; 7            ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_n     ; 43    ; 3        ; 5            ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd            ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[0]         ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[1]         ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[2]         ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[3]         ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[4]         ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_g[5]         ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                              ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+
; lcd_data[0]  ; 124   ; 7        ; 18           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[1]  ; 125   ; 7        ; 18           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[2]  ; 126   ; 7        ; 16           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[3]  ; 106   ; 6        ; 34           ; 20           ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[4]  ; 101   ; 6        ; 34           ; 18           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[5]  ; 105   ; 6        ; 34           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[6]  ; 104   ; 6        ; 34           ; 18           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; lcd_data[7]  ; 103   ; 6        ; 34           ; 18           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]      ; -                   ;
; sdram_dq[0]  ; 30    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe               ; -                   ;
; sdram_dq[10] ; 54    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10 ; -                   ;
; sdram_dq[11] ; 53    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11 ; -                   ;
; sdram_dq[12] ; 52    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12 ; -                   ;
; sdram_dq[13] ; 51    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13 ; -                   ;
; sdram_dq[14] ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14 ; -                   ;
; sdram_dq[15] ; 49    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_15 ; -                   ;
; sdram_dq[1]  ; 28    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1  ; -                   ;
; sdram_dq[2]  ; 32    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2  ; -                   ;
; sdram_dq[3]  ; 31    ; 2        ; 0            ; 7            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3  ; -                   ;
; sdram_dq[4]  ; 33    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4  ; -                   ;
; sdram_dq[5]  ; 34    ; 2        ; 0            ; 5            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5  ; -                   ;
; sdram_dq[6]  ; 38    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6  ; -                   ;
; sdram_dq[7]  ; 39    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7  ; -                   ;
; sdram_dq[8]  ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8  ; -                   ;
; sdram_dq[9]  ; 55    ; 4        ; 18           ; 0            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9  ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                   ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; Use as regular IO      ; epcs_asdi           ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; Use as regular IO      ; epcs_ncs            ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                      ; -                   ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; Use as regular IO      ; ep_dclk             ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; Use as regular IO      ; epcs_data           ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                      ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                         ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                         ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                         ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                         ; -                      ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO      ; txd                 ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO      ; rxd                 ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                      ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO      ; lcd_rs              ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO      ; lcd_rw              ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin ; lcd_data[4]         ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO      ; lcd_data[7]         ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO      ; irda                ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO      ; ds_en1              ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO      ; ds_en4              ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO      ; ds_f                ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 8 ( 88 % )    ; 2.5V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 10 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 10 / 13 ( 77 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ds_c                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ds_g                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; ds_dp                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; epcs_asdi                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 7        ; 6          ; 1        ; flash_di                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; epcs_ncs                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; flash_clk                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; flash_cs_n                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ep_dclk                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 13       ; 16         ; 1        ; epcs_data                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo             ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; flash_do                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; clk                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; sdram_dq[1]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; sdram_dq[0]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; sdram_dq[3]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; sdram_dq[2]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; sdram_dq[4]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; sdram_dq[5]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; sdram_dq[6]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; sdram_dq[7]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; sdram_dqm[0]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; sdram_we_n                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; sdram_cas_n                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; sdram_ras_n                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; sdram_dq[15]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; sdram_dq[14]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; sdram_dq[13]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; sdram_dq[12]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; sdram_dq[11]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; sdram_dq[10]                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; sdram_dq[9]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; sdram_dq[8]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; sdram_dqm[1]                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; sdram_clk                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; sdram_cke                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; sdram_addr[12]                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; sdram_addr[11]                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; sdram_addr[9]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; sdram_addr[8]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; sdram_addr[7]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; sdram_addr[6]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; sdram_addr[5]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; sdram_addr[4]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; sdram_ba[0]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; sdram_cs_n                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; sdram_ba[1]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; sdram_addr[10]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; sdram_addr[0]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; sdram_addr[1]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; sdram_addr[2]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; sdram_addr[3]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; beep                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; txd                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; rxd                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; key[2]                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; resetn                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; key[0]                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; key[1]                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; lcd_rs                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; lcd_rw                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; lcd_e                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; lcd_data[4]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; lcd_data[7]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; lcd_data[6]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; lcd_data[5]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; lcd_data[3]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; v_g[0]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; v_g[1]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; v_g[2]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; v_g[3]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; v_g[4]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; v_g[5]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; lcd_data[0]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 174        ; 7        ; lcd_data[1]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 175        ; 7        ; lcd_data[2]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 176        ; 7        ; adc_clk                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; adc_data                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; adc_cs_n                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; irda                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; ds_en1                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; ds_en3                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; ds_en2                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; ds_en4                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; ds_f                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; ds_d                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; ds_e                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; ds_a                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; ds_b                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                  ;
+-------------------------------+---------------------------------------------------------------------+------------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ; pll1_inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                              ; Normal                                                                 ;
; Compensate clock              ; clock0                                                              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                  ; --                                                                     ;
; Switchover type               ; --                                                                  ; --                                                                     ;
; Input frequency 0             ; 48.0 MHz                                                            ; 48.0 MHz                                                               ;
; Input frequency 1             ; --                                                                  ; --                                                                     ;
; Nominal PFD frequency         ; 48.0 MHz                                                            ; 48.0 MHz                                                               ;
; Nominal VCO frequency         ; 576.0 MHz                                                           ; 480.1 MHz                                                              ;
; VCO post scale                ; 2                                                                   ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                ; Auto                                                                   ;
; VCO phase shift step          ; 217 ps                                                              ; 260 ps                                                                 ;
; VCO multiply                  ; --                                                                  ; --                                                                     ;
; VCO divide                    ; --                                                                  ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                            ; 30.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                           ; 65.02 MHz                                                              ;
; M VCO Tap                     ; 0                                                                   ; 0                                                                      ;
; M Initial                     ; 3                                                                   ; 1                                                                      ;
; M value                       ; 12                                                                  ; 10                                                                     ;
; N value                       ; 1                                                                   ; 1                                                                      ;
; Charge pump current           ; setting 1                                                           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                          ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                           ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ; 1.03 MHz to 1.97 MHz                                                   ;
; Bandwidth type                ; Medium                                                              ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                 ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                  ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                 ; Off                                                                    ;
; PLL location                  ; PLL_2                                                               ; PLL_1                                                                  ;
; Inclk0 signal                 ; clk                                                                 ; clk                                                                    ;
; Inclk1 signal                 ; --                                                                  ; --                                                                     ;
; Inclk0 signal type            ; Global Clock                                                        ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                  ; --                                                                     ;
+-------------------------------+---------------------------------------------------------------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+-----------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]               ; clock0       ; 1    ; 1    ; 48.0 MHz         ; 0 (0 ps)       ; 3.75 (217 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even     ; --            ; 3       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]               ; clock1       ; 1    ; 1    ; 48.0 MHz         ; -60 (-3472 ps) ; 3.75 (217 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]  ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 9600 ; 0.01 MHz         ; 0 (0 ps)       ; 0.09 (260 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; pll1_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 1200 ; 0.04 MHz         ; 0 (0 ps)       ; 0.09 (260 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; pll1_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 48   ; 1.0 MHz          ; 0 (0 ps)       ; 0.09 (260 ps)    ; 50/50      ; C4      ; 480           ; 240/240 Even ; --            ; 1       ; 0       ; pll1_inst|altpll_component|auto_generated|pll1|clk[2] ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --   ; --               ; --             ; --               ; --         ; C2      ; 24            ; 12/12 Even   ; --            ; 1       ; 0       ;                                                       ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --   ; --               ; --             ; --               ; --         ; C0      ; 192           ; 96/96 Even   ; --            ; 1       ; 0       ;                                                       ;
+-----------------------------------------------------------------------------------------------+--------------+------+------+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                       ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ESPIER_I_niosII_standard                                                                                                ; 5092 (46)   ; 3371 (43)                 ; 69 (69)       ; 178048      ; 27   ; 4            ; 0       ; 2         ; 88   ; 0            ; 1721 (3)     ; 723 (0)           ; 2648 (31)        ; |ESPIER_I_niosII_standard                                                                                                                                                                                                                                                                                                 ;              ;
;    |ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|                                                    ; 4008 (0)    ; 2528 (0)                  ; 0 (0)         ; 87936       ; 16   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1480 (0)     ; 389 (0)           ; 2139 (1)         ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst                                                                                                                                                                                                                                ;              ;
;       |ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch                                                                                                               ;              ;
;       |beep:the_beep|                                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|beep:the_beep                                                                                                                                                                                                                  ;              ;
;       |beep_s1_arbitrator:the_beep_s1|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|beep_s1_arbitrator:the_beep_s1                                                                                                                                                                                                 ;              ;
;       |cpu:the_cpu|                                                                                                      ; 2069 (1379) ; 1365 (967)                ; 0 (0)         ; 45952       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 703 (410)    ; 138 (76)          ; 1228 (892)       ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_k5g1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_k5g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_mgr2:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_ogr2:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                               ; 591 (20)    ; 397 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (20)     ; 62 (0)            ; 336 (0)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                            ; 143 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 37 (0)            ; 59 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                           ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (31)           ; 16 (14)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                 ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (1)             ; 43 (43)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                              ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (10)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                ; 266 (266)   ; 233 (233)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 25 (25)           ; 214 (214)        ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|                                                                  ; 209 (46)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (36)      ; 0 (0)             ; 131 (10)         ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk                                                                                                                                          ;              ;
;                |cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|                                         ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 54 (54)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired                                                                          ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|                                         ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single                                                                          ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|                                         ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 34 (34)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single                                                                          ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk|                                                                  ; 39 (39)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 33 (33)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk                                                                                                                                          ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                      ; 52 (52)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 44 (44)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_f572:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_lrf1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_lrf1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_mrf1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_mrf1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add8|                                                                                              ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8                                                                                                                                                                                                   ;              ;
;             |add_sub_qvi:auto_generated|                                                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                        ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                   ; 290 (290)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (190)    ; 10 (10)           ; 90 (90)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                     ; 119 (119)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 54 (54)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                       ; 28 (28)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 7 (7)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |epcs_controller:the_epcs_controller|                                                                              ; 145 (1)     ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 38 (0)            ; 78 (1)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller                                                                                                                                                                                            ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom                                                                                                                                                             ;              ;
;             |altsyncram_vh41:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_vh41:auto_generated                                                                                                                              ;              ;
;          |epcs_controller_sub:the_epcs_controller_sub|                                                                   ; 144 (144)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 38 (38)           ; 77 (77)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub                                                                                                                                                ;              ;
;       |epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|                               ; 17 (17)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port                                                                                                                                             ;              ;
;       |high_res_timer:the_high_res_timer|                                                                                ; 139 (139)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 25 (25)           ; 95 (95)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer                                                                                                                                                                                              ;              ;
;       |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                             ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                          ; 160 (42)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (29)      ; 15 (0)            ; 89 (12)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                 ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |key:the_key|                                                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|key:the_key                                                                                                                                                                                                                    ;              ;
;       |key_s1_arbitrator:the_key_s1|                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|key_s1_arbitrator:the_key_s1                                                                                                                                                                                                   ;              ;
;       |lcd:the_lcd|                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd:the_lcd                                                                                                                                                                                                                    ;              ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                                               ; 20 (20)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                             ;              ;
;       |led:the_led|                                                                                                      ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led                                                                                                                                                                                                                    ;              ;
;       |led_s1_arbitrator:the_led_s1|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led_s1_arbitrator:the_led_s1                                                                                                                                                                                                   ;              ;
;       |onchip_ram:the_onchip_ram|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram                                                                                                                                                                                                      ;              ;
;          |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                            ;              ;
;             |altsyncram_7nb1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_7nb1:auto_generated                                                                                                                                             ;              ;
;       |onchip_ram_s1_arbitrator:the_onchip_ram_s1|                                                                       ; 28 (28)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1                                                                                                                                                                                     ;              ;
;       |sdram:the_sdram|                                                                                                  ; 346 (233)   ; 209 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (130)    ; 44 (1)            ; 166 (78)         ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                         ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                 ; 109 (61)    ; 39 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (26)      ; 2 (0)             ; 62 (35)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|                      ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 16 (16)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|        ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 11 (11)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ;              ;
;       |spi_adc:the_spi_adc|                                                                                              ; 149 (149)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 40 (40)           ; 77 (77)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc                                                                                                                                                                                                            ;              ;
;       |spi_adc_spi_control_port_arbitrator:the_spi_adc_spi_control_port|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc_spi_control_port_arbitrator:the_spi_adc_spi_control_port                                                                                                                                                               ;              ;
;       |spi_flash:the_spi_flash|                                                                                          ; 137 (137)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 37 (37)           ; 76 (76)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash                                                                                                                                                                                                        ;              ;
;       |spi_flash_spi_control_port_arbitrator:the_spi_flash_spi_control_port|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash_spi_control_port_arbitrator:the_spi_flash_spi_control_port                                                                                                                                                           ;              ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                                  ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 17 (17)           ; 103 (103)        ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                ;              ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                               ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ;              ;
;       |uart:the_uart|                                                                                                    ; 182 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 23 (0)            ; 105 (0)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart                                                                                                                                                                                                                  ;              ;
;          |uart_regs:the_uart_regs|                                                                                       ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 21 (21)           ; 38 (38)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                          ;              ;
;          |uart_rx:the_uart_rx|                                                                                           ; 71 (69)     ; 44 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (1)             ; 42 (42)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                          ;              ;
;          |uart_tx:the_uart_tx|                                                                                           ; 47 (47)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 33 (33)          ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                              ;              ;
;       |uart_s1_arbitrator:the_uart_s1|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                                 ;              ;
;    |ad_module:ad_ct|                                                                                                     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |ESPIER_I_niosII_standard|ad_module:ad_ct                                                                                                                                                                                                                                                                                 ;              ;
;    |beep_module:beep_ct|                                                                                                 ; 52 (52)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 33 (33)          ; |ESPIER_I_niosII_standard|beep_module:beep_ct                                                                                                                                                                                                                                                                             ;              ;
;    |dt_module:dt_ct|                                                                                                     ; 46 (46)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 23 (23)          ; |ESPIER_I_niosII_standard|dt_module:dt_ct                                                                                                                                                                                                                                                                                 ;              ;
;    |ir_module:ir_ct|                                                                                                     ; 115 (115)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 24 (24)           ; 63 (63)          ; |ESPIER_I_niosII_standard|ir_module:ir_ct                                                                                                                                                                                                                                                                                 ;              ;
;    |key_module:key_ct|                                                                                                   ; 103 (103)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 69 (69)           ; 28 (28)          ; |ESPIER_I_niosII_standard|key_module:key_ct                                                                                                                                                                                                                                                                               ;              ;
;    |pll1:pll1_inst|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll1:pll1_inst                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll1:pll1_inst|altpll:altpll_component                                                                                                                                                                                                                                                          ;              ;
;          |pll1_altpll:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated                                                                                                                                                                                                                               ;              ;
;    |pll:pll_inst|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll:pll_inst                                                                                                                                                                                                                                                                                    ;              ;
;       |altpll:altpll_component|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                            ;              ;
;          |pll_altpll:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                                                                    ; 175 (129)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (49)      ; 8 (8)             ; 101 (75)         ; |ESPIER_I_niosII_standard|sld_hub:auto_hub                                                                                                                                                                                                                                                                                ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                          ; 26 (26)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; |ESPIER_I_niosII_standard|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                        ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |ESPIER_I_niosII_standard|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                      ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                                      ; 549 (1)     ; 457 (0)                   ; 0 (0)         ; 90112       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (1)       ; 233 (0)           ; 224 (0)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                  ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                            ; 548 (114)   ; 457 (104)                 ; 0 (0)         ; 90112       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (10)      ; 233 (95)          ; 224 (10)         ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                            ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 55 (55)           ; 28 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                             ;              ;
;             |lpm_decode:wdecoder|                                                                                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                         ;              ;
;                |decode_dvf:auto_generated|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                               ;              ;
;             |lpm_mux:mux|                                                                                                ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                 ;              ;
;                |mux_vsc:auto_generated|                                                                                  ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_vsc:auto_generated                                                                                                                          ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90112       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                            ;              ;
;             |altsyncram_u024:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90112       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u024:auto_generated                                                                                                                                             ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                             ;              ;
;          |lpm_shiftreg:status_register|                                                                                  ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                               ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                                    ; 124 (124)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 25 (25)           ; 49 (49)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                 ;              ;
;          |sld_ela_control:ela_control|                                                                                   ; 74 (1)      ; 71 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 46 (0)            ; 25 (1)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                        ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                     ; 55 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (0)            ; 22 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                         ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 11 (11)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                              ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                          ; 33 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 22 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                          ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1    ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1    ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                              ; 14 (4)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (0)             ; 2 (1)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                  ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                          ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                              ; 104 (10)    ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 88 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                           ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                  ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                 ;              ;
;                |cntr_agi:auto_generated|                                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_agi:auto_generated                                                         ;              ;
;             |lpm_counter:read_pointer_counter|                                                                           ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                          ;              ;
;                |cntr_o9j:auto_generated|                                                                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated                                                                                  ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                                                 ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                ;              ;
;                |cntr_igi:auto_generated|                                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated                                                                        ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                                    ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                   ;              ;
;                |cntr_23j:auto_generated|                                                                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                           ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                                           ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                          ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                           ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                                         ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                        ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                                         ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |ESPIER_I_niosII_standard|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                      ;              ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; beep           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; txd            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_a           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_b           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_c           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_d           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_e           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_f           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_g           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_dp          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_en1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_en2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_en3         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ds_en4         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ep_dclk        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_ncs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_asdi      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_cas_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_cs_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ras_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_we_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; flash_di       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; flash_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; flash_cs_n     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; adc_data       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; adc_clk        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; adc_cs_n       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; v_g[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_e          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_rs         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_rw         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; lcd_data[0]    ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; lcd_data[1]    ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; lcd_data[2]    ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[3]    ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[4]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; lcd_data[5]    ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; lcd_data[6]    ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[7]    ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; key[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; key[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; key[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; resetn         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; irda           ; Input    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; flash_do       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; epcs_data      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; rxd            ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; adc_data                                                                                                                                                                    ;                   ;         ;
; sdram_dq[0]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[1]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[2]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[3]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[4]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[5]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[6]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[7]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[8]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[9]                                                                                                                                                                 ;                   ;         ;
; sdram_dq[10]                                                                                                                                                                ;                   ;         ;
; sdram_dq[11]                                                                                                                                                                ;                   ;         ;
; sdram_dq[12]                                                                                                                                                                ;                   ;         ;
; sdram_dq[13]                                                                                                                                                                ;                   ;         ;
; sdram_dq[14]                                                                                                                                                                ;                   ;         ;
; sdram_dq[15]                                                                                                                                                                ;                   ;         ;
; lcd_data[0]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~133                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                              ; 1                 ; 6       ;
; lcd_data[1]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~108                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]~feeder                                                                       ; 1                 ; 6       ;
; lcd_data[2]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~85                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]~feeder                                                                    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]~feeder                                                                       ; 0                 ; 6       ;
; lcd_data[3]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~62                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                              ; 0                 ; 6       ;
; lcd_data[4]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~39                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[4]                                                                              ; 1                 ; 6       ;
; lcd_data[5]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~13                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5]~feeder                                                                       ; 1                 ; 6       ;
; lcd_data[6]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~179                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]~feeder                                                                    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]~feeder                                                                       ; 0                 ; 6       ;
; lcd_data[7]                                                                                                                                                                 ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~168                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[7]~feeder                                                                       ; 0                 ; 6       ;
; clk                                                                                                                                                                         ;                   ;         ;
; key[1]                                                                                                                                                                      ;                   ;         ;
; key[0]                                                                                                                                                                      ;                   ;         ;
; key[2]                                                                                                                                                                      ;                   ;         ;
; resetn                                                                                                                                                                      ;                   ;         ;
; irda                                                                                                                                                                        ;                   ;         ;
;      - ir_module:ir_ct|IR_reg[0]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[0]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[1]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[2]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[3]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[4]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[5]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[6]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[7]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[8]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[9]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[10]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[11]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[12]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[13]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[14]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_h[15]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[15]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[0]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[1]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[2]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[3]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[4]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[5]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[6]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[7]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[8]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[9]                                                                                                                                             ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[10]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[11]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[12]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[13]                                                                                                                                            ; 0                 ; 6       ;
;      - ir_module:ir_ct|cnt_l[14]                                                                                                                                            ; 0                 ; 6       ;
; flash_do                                                                                                                                                                    ;                   ;         ;
; epcs_data                                                                                                                                                                   ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|MISO_reg~0          ; 0                 ; 6       ;
; rxd                                                                                                                                                                         ;                   ;         ;
;      - ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                              ; Location              ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch|data_out                                                                        ; FF_X26_Y4_N5          ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch|data_out                                                                        ; FF_X26_Y4_N5          ; 2047    ; Async. clear, Async. load   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Add12~5                                                                                                                                                                              ; LCCOMB_X31_Y17_N22    ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                 ; LCCOMB_X31_Y14_N10    ; 31      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                      ; LCCOMB_X26_Y18_N26    ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                      ; LCCOMB_X28_Y20_N10    ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                              ; FF_X19_Y18_N17        ; 47      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal185~0                                                                                                                                                                           ; LCCOMB_X19_Y18_N16    ; 8       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal2~0                                                                                                                                                                             ; LCCOMB_X19_Y13_N26    ; 8       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                      ; FF_X22_Y11_N29        ; 119     ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ienable_reg_irq7~1                                                                                                                                                                 ; LCCOMB_X17_Y18_N10    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                       ; LCCOMB_X23_Y15_N24    ; 8       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                          ; FF_X22_Y13_N11        ; 71      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                       ; FF_X24_Y16_N13        ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                          ; FF_X31_Y17_N27        ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_status_reg_pie~2                                                                                                                                                                   ; LCCOMB_X22_Y15_N26    ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                         ; FF_X28_Y20_N19        ; 5       ; Write enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|W_stall                                                                                                                                                                              ; LCCOMB_X24_Y13_N8     ; 572     ; Clock enable, Read enable   ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                               ; LCCOMB_X24_Y13_N4     ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                  ; FF_X10_Y19_N1         ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_break_a~0  ; LCCOMB_X12_Y16_N10    ; 45      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a   ; LCCOMB_X13_Y16_N24    ; 15      ; Clock enable, Sync. load    ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LCCOMB_X13_Y15_N6     ; 14      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b   ; LCCOMB_X12_Y16_N20    ; 33      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X13_Y15_N5         ; 39      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[10]~15                    ; LCCOMB_X11_Y15_N8     ; 13      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[30]~24                    ; LCCOMB_X12_Y15_N18    ; 18      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                 ; LCCOMB_X11_Y15_N10    ; 40      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                 ; LCCOMB_X11_Y15_N6     ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                        ; LCCOMB_X17_Y15_N12    ; 9       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always5~2                                                                                                ; LCCOMB_X18_Y14_N14    ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always6~0                                                                                                ; LCCOMB_X18_Y14_N20    ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[26]~1                                                                                              ; LCCOMB_X12_Y16_N18    ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[63]~2                                                                                              ; LCCOMB_X13_Y16_N18    ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[69]~0                                                                                              ; LCCOMB_X12_Y16_N2     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[26]~1                                                                                              ; LCCOMB_X12_Y16_N30    ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[32]~2                                                                                              ; LCCOMB_X12_Y16_N8     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[69]~0                                                                                              ; LCCOMB_X12_Y16_N4     ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                          ; LCCOMB_X12_Y16_N22    ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                          ; LCCOMB_X12_Y16_N24    ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~15                                                                                                  ; LCCOMB_X13_Y15_N8     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                          ; FF_X13_Y15_N13        ; 3       ; Write enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~0                                                                                                         ; LCCOMB_X24_Y12_N30    ; 2       ; Write enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                   ; FF_X22_Y13_N27        ; 7       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[0]~0                                                                                                                                                               ; LCCOMB_X26_Y10_N4     ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                               ; LCCOMB_X31_Y14_N22    ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                ; LCCOMB_X23_Y13_N22    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                          ; LCCOMB_X23_Y13_N16    ; 8       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_wraddress[5]~6                                                                                                                                                                ; LCCOMB_X24_Y13_N18    ; 7       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                          ; LCCOMB_X23_Y12_N2     ; 1       ; Write enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                         ; LCCOMB_X17_Y10_N14    ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                           ; LCCOMB_X26_Y6_N8      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always11~0                                                                                                       ; LCCOMB_X29_Y12_N10    ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always6~0                                                                                                        ; LCCOMB_X25_Y11_N2     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                ; LCCOMB_X25_Y11_N14    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                       ; LCCOMB_X26_Y11_N8     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[1]~1                                                                                                   ; LCCOMB_X29_Y12_N8     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                            ; LCCOMB_X26_Y11_N16    ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting~0                                                                                                   ; LCCOMB_X29_Y12_N4     ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                 ; LCCOMB_X25_Y11_N24    ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                      ; LCCOMB_X21_Y3_N16     ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                      ; LCCOMB_X21_Y3_N10     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                              ; LCCOMB_X24_Y3_N26     ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                             ; LCCOMB_X24_Y3_N14     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                             ; LCCOMB_X24_Y3_N4      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                  ; LCCOMB_X21_Y3_N18     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                    ; LCCOMB_X13_Y11_N6     ; 1       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                              ; LCCOMB_X11_Y15_N30    ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                 ; LCCOMB_X12_Y13_N4     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                            ; LCCOMB_X11_Y15_N12    ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                  ; FF_X16_Y8_N29         ; 15      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                 ; LCCOMB_X17_Y8_N20     ; 3       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                       ; LCCOMB_X14_Y11_N14    ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                       ; LCCOMB_X16_Y8_N30     ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                 ; LCCOMB_X13_Y11_N28    ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                 ; LCCOMB_X14_Y11_N20    ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                 ; LCCOMB_X14_Y11_N26    ; 13      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[0]~2                                                                                                                                                                        ; LCCOMB_X19_Y8_N0      ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|wren~0                                                                                                                                                                 ; LCCOMB_X23_Y10_N18    ; 4       ; Write enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|reset_n_sources~0                                                                                                                                                                                ; LCCOMB_X16_Y14_N8     ; 2       ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector27~5                                                                                                                                                                     ; LCCOMB_X28_Y4_N24     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector34~2                                                                                                                                                                     ; LCCOMB_X25_Y4_N4      ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector92~0                                                                                                                                                                     ; LCCOMB_X26_Y4_N2      ; 13      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                       ; LCCOMB_X25_Y4_N30     ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                     ; LCCOMB_X26_Y4_N4      ; 43      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|f_select                                                                                                                                                                         ; LCCOMB_X28_Y5_N24     ; 23      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                ; FF_X26_Y4_N29         ; 32      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                ; FF_X28_Y4_N31         ; 59      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                ; FF_X26_Y4_N7          ; 19      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe                                                                                                                                                                               ; DDIOOECELL_X0_Y8_N19  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                  ; DDIOOECELL_X0_Y9_N12  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                 ; DDIOOECELL_X18_Y0_N26 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                 ; DDIOOECELL_X16_Y0_N5  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                 ; DDIOOECELL_X16_Y0_N12 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                 ; DDIOOECELL_X16_Y0_N26 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                 ; DDIOOECELL_X13_Y0_N5  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                 ; DDIOOECELL_X13_Y0_N19 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                  ; DDIOOECELL_X0_Y6_N19  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                  ; DDIOOECELL_X0_Y7_N5   ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                  ; DDIOOECELL_X0_Y6_N26  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                  ; DDIOOECELL_X0_Y5_N19  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                  ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                  ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                  ; DDIOOECELL_X21_Y0_N12 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                  ; DDIOOECELL_X18_Y0_N19 ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                              ; LCCOMB_X28_Y5_N14     ; 43      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                              ; LCCOMB_X28_Y5_N20     ; 43      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                              ; LCCOMB_X25_Y7_N4      ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always0~0                                                ; LCCOMB_X26_Y6_N22     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always10~0                                               ; LCCOMB_X25_Y7_N6      ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always13~0                                               ; LCCOMB_X26_Y6_N26     ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always2~0                                                ; LCCOMB_X26_Y6_N4      ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always4~0                                                ; LCCOMB_X26_Y6_N14     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always6~0                                                ; LCCOMB_X25_Y7_N30     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always8~0                                                ; LCCOMB_X25_Y7_N2      ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                   ; LCCOMB_X25_Y9_N28     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                           ; LCCOMB_X25_Y9_N18     ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|always11~0                                                                                                                                                                   ; LCCOMB_X24_Y8_N20     ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|always6~0                                                                                                                                                                    ; LCCOMB_X21_Y9_N30     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|control_wr_strobe                                                                                                                                                            ; LCCOMB_X22_Y9_N18     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|endofpacketvalue_wr_strobe~0                                                                                                                                                 ; LCCOMB_X22_Y9_N8      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|p1_slowcount~0                                                                                                                                                               ; LCCOMB_X24_Y6_N4      ; 4       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|rx_holding_reg[0]~0                                                                                                                                                          ; LCCOMB_X24_Y8_N18     ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|shift_reg[3]~2                                                                                                                                                               ; LCCOMB_X24_Y8_N2      ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|slaveselect_wr_strobe                                                                                                                                                        ; LCCOMB_X23_Y7_N20     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|write_tx_holding                                                                                                                                                             ; LCCOMB_X21_Y8_N14     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|Equal8~1                                                                                                                                                                 ; LCCOMB_X16_Y7_N18     ; 12      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|always6~0                                                                                                                                                                ; LCCOMB_X16_Y5_N10     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|control_wr_strobe                                                                                                                                                        ; LCCOMB_X18_Y7_N4      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|endofpacketvalue_wr_strobe~0                                                                                                                                             ; LCCOMB_X18_Y7_N0      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|shift_reg[1]~1                                                                                                                                                           ; LCCOMB_X16_Y5_N20     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|slaveselect_wr_strobe                                                                                                                                                    ; LCCOMB_X18_Y7_N30     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|transmitting                                                                                                                                                             ; FF_X16_Y7_N21         ; 14      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|write_tx_holding                                                                                                                                                         ; LCCOMB_X16_Y5_N26     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                        ; LCCOMB_X13_Y7_N20     ; 32      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                        ; LCCOMB_X13_Y7_N14     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                ; LCCOMB_X13_Y7_N6      ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                               ; LCCOMB_X13_Y6_N6      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                               ; LCCOMB_X13_Y6_N12     ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                    ; LCCOMB_X11_Y5_N14     ; 32      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~0                                                                                                                                        ; LCCOMB_X22_Y4_N16     ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|divisor_wr_strobe~0                                                                                                                                        ; LCCOMB_X22_Y4_N4      ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~0                                                                                                                                             ; LCCOMB_X19_Y4_N30     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|baud_clk_en~2                                                                                                                                                  ; LCCOMB_X22_Y5_N26     ; 16      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                   ; LCCOMB_X21_Y4_N4      ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~0                                                                                                       ; LCCOMB_X23_Y4_N18     ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|always4~0                                                                                                                                                      ; LCCOMB_X26_Y5_N28     ; 16      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                ; LCCOMB_X19_Y3_N24     ; 9       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y12_N0        ; 409     ; Clock                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y12_N0        ; 25      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; beep_module:beep_ct|Equal0~10                                                                                                                                                                                                                                     ; LCCOMB_X33_Y5_N30     ; 10      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; bp_en                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y11_N30    ; 5       ; Clock enable, Output enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                               ; PIN_24                ; 2       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                               ; PIN_24                ; 348     ; Clock                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ir_module:ir_ct|IR_Value[15]~0                                                                                                                                                                                                                                    ; LCCOMB_X5_Y7_N0       ; 21      ; Clock enable, Sync. clear   ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|IR_neg~0                                                                                                                                                                                                                                          ; LCCOMB_X7_Y7_N18      ; 20      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|always1~0                                                                                                                                                                                                                                         ; LCCOMB_X8_Y20_N16     ; 16      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|always3~0                                                                                                                                                                                                                                         ; LCCOMB_X8_Y20_N4      ; 16      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|cnt_num[3]~20                                                                                                                                                                                                                                     ; LCCOMB_X7_Y7_N6       ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|code[0]~2                                                                                                                                                                                                                                         ; LCCOMB_X7_Y7_N4       ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; ir_module:ir_ct|state.ST_CODE_P                                                                                                                                                                                                                                   ; FF_X7_Y7_N9           ; 24      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; irda                                                                                                                                                                                                                                                              ; PIN_132               ; 33      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; key_module:key_ct|clk_khz                                                                                                                                                                                                                                         ; FF_X33_Y12_N17        ; 96      ; Clock                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                ; PLL_1                 ; 6       ; Clock                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                ; PLL_1                 ; 94      ; Clock                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                   ; PLL_2                 ; 2530    ; Clock                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                          ; FF_X7_Y17_N9          ; 104     ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                  ; LCCOMB_X9_Y17_N0      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~14                                                                                                                                                                                                                                 ; LCCOMB_X9_Y17_N4      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~23                                                                                                                                                                                                                                 ; LCCOMB_X9_Y17_N6      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][4]                                                                                                                                                                                                                                    ; FF_X9_Y17_N9          ; 18      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][7]                                                                                                                                                                                                                                    ; FF_X9_Y17_N23         ; 34      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                    ; LCCOMB_X8_Y18_N28     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~8                                                                                                                                                                                                                                       ; LCCOMB_X7_Y18_N26     ; 3       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~31                                                                                                                                                                                                                          ; LCCOMB_X8_Y17_N6      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~14                                                                                                                                                                                                                          ; LCCOMB_X8_Y17_N0      ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~23                                                                                                                                                                                                                          ; LCCOMB_X8_Y17_N18     ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~4                                                                                                                                                                                                             ; LCCOMB_X11_Y10_N0     ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~15                                                                                                                                                                                                       ; LCCOMB_X10_Y10_N16    ; 6       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~16                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N2     ; 6       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                               ; FF_X6_Y17_N5          ; 15      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                              ; FF_X8_Y18_N19         ; 12      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                               ; FF_X7_Y18_N11         ; 80      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                               ; FF_X7_Y18_N9          ; 16      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                        ; LCCOMB_X7_Y18_N28     ; 3       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                              ; FF_X6_Y18_N1          ; 32      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                    ; LCCOMB_X10_Y12_N6     ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                    ; LCCOMB_X10_Y12_N4     ; 27      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                  ; FF_X10_Y12_N19        ; 14      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                 ; LCCOMB_X10_Y14_N24    ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                    ; FF_X10_Y12_N9         ; 202     ; Async. clear                ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                               ; LCCOMB_X9_Y11_N30     ; 28      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                ; LCCOMB_X10_Y14_N28    ; 13      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                    ; LCCOMB_X13_Y12_N24    ; 1       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                          ; LCCOMB_X13_Y12_N2     ; 13      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_agi:auto_generated|counter_reg_bit[3]~0      ; LCCOMB_X12_Y12_N4     ; 4       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]~0                     ; LCCOMB_X13_Y12_N30    ; 5       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                        ; LCCOMB_X13_Y12_N6     ; 1       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                ; LCCOMB_X13_Y12_N22    ; 13      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                          ; LCCOMB_X11_Y16_N4     ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~11                                                                                                                                                     ; LCCOMB_X10_Y16_N14    ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                        ; LCCOMB_X10_Y14_N16    ; 18      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                            ; LCCOMB_X10_Y13_N18    ; 60      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                       ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch|data_out ; FF_X26_Y4_N5   ; 2047    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                               ; JTAG_X1_Y12_N0 ; 409     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                                                                                                                        ; PIN_24         ; 348     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; key_module:key_ct|clk_khz                                                                                                                                                                  ; FF_X33_Y12_N17 ; 96      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]                                                                                                         ; PLL_1          ; 6       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]                                                                                                         ; PLL_1          ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2]                                                                                                         ; PLL_1          ; 94      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                            ; PLL_2          ; 2530    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                            ; PLL_2          ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                             ; FF_X10_Y12_N9  ; 202     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|W_stall                                                                                                                                                                                ; 572     ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 119     ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                            ; 104     ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; 83      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                        ; 82      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                 ; 80      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_src2_choose_imm                                                                                                                                                                 ; 72      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                            ; 71      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 66      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_select~0                                                                                                                                                  ; 66      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_d_write                                                                                                  ; 65      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1                                                                                                                                 ; 65      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                              ; 60      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 59      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|d_write                                                                                                                                                                                ; 52      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1_hazard_M                                                                                                                                                                        ; 48      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[13]~1                                                                                                                                                             ; 48      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[13]~0                                                                                                                                                             ; 48      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~1                                                                                                                                                                       ; 47      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 47      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                 ; 46      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                      ; 46      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_break_a~0    ; 45      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~0                                                                                                                                                                       ; 45      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~1                                                                                                      ; 44      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 44      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; 43      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; 43      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; 43      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 42      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_kill~2                                                                                                                                                                               ; 40      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_granted_sdram_s1~0                                                                                                                                ; 40      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 40      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                        ; 40      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_pipe_flush_waddr[23]~0                                                                                                                                                               ; 38      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~0                                                                                                                                                             ; 38      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|r_0~0                                                                                                                                 ; 38      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_pipe_flush_waddr[23]~1                                                                                                                                                               ; 37      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_data_master_requests_epcs_controller_epcs_control_port                                                      ; 37      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[3]                                                                                                                                                                           ; 36      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~2                                                                                                                                                                       ; 36      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                    ; 35      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 35      ;
; sld_hub:auto_hub|irf_reg[3][7]                                                                                                                                                                                                                                      ; 34      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[0]                                                                                                                                                                           ; 34      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                    ; 34      ;
; irda~input                                                                                                                                                                                                                                                          ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                   ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                                                            ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_instruction_master_read_data_valid_onchip_ram_s1_shift_register                                                                                     ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[32]                  ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_data_master_requests_onchip_ram_s1                                                                                                                  ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_compare_op[0]                                                                                                                                                                        ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_compare_op[1]                                                                                                                                                                        ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; 33      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                          ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                          ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                      ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                    ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_read_data_valid_sdram_s1                                                                                                                   ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[63]~2                                                                                                ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[32]~2                                                                                                ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~15                                                                                                    ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                            ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[21]~0                                                                                                                                                                             ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~0                                                                                                 ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src1_hazard_W                                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                         ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_fill_bit                                                                                                                                                                         ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src2_hazard_W                                                                                                                                                                        ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[2]                                                                                                                                                                           ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[1]                                                                                                                                                                           ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_alu_result~0                                                                                                                                                                         ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Add12~5                                                                                                                                                                                ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Add12~3                                                                                                                                                                                ; 32      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 31      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; 31      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[0]~1                                                                  ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                          ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[6]                                                                                                                                                                           ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[4]                                                                                                                                                                           ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                               ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[7]                                                                                                                                                                           ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|d_read                                                                                                                                                                                 ; 30      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                           ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                 ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                       ; 28      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                            ; 28      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                      ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                      ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                       ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                      ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[26]~1                                                                                                ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[26]~1                                                                                                ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always5~2                                                                                                  ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always6~0                                                                                                  ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                       ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[5]                                                                                                                                                                           ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                               ; 27      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg~7                                                                                            ; 26      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                   ; 26      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                               ; 26      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                               ; 26      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                         ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                    ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                        ; 25      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                      ; 25      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_waitrequest                                                                                                                         ; 25      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                        ; 25      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata[16]~2                                                                                                 ; 24      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|data_to_cpu[6]~3                                                                                                                                                           ; 24      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~24                                                                                                                         ; 24      ;
; ir_module:ir_ct|state.ST_CODE_P                                                                                                                                                                                                                                     ; 24      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                 ; 23      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|f_select                                                                                                                                                                           ; 23      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_valid                                                                                                                                                                           ; 23      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                ; 23      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[10]                                                                                                                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                   ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|cpu_data_master_requests_sys_clk_timer_s1                                                                                                         ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer_s1_arbitrator:the_high_res_timer_s1|cpu_data_master_requests_high_res_timer_s1                                                                                                      ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~3                                                                                                                                                                       ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart_s1_arbitrator:the_uart_s1|cpu_data_master_granted_uart_s1                                                                                                                                     ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000000001                                                                                                                                                                  ; 22      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                        ; 22      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                        ; 21      ;
; ir_module:ir_ct|IR_Value[15]~0                                                                                                                                                                                                                                      ; 21      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; 21      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_iw[4]                                                                                                                                                                                ; 21      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|refresh_request                                                                                                                                                                    ; 21      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~5                                                                                                                                                                       ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc_spi_control_port_arbitrator:the_spi_adc_spi_control_port|cpu_data_master_granted_spi_adc_spi_control_port                                                                                  ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                 ; 20      ;
; ir_module:ir_ct|IR_neg~0                                                                                                                                                                                                                                            ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash_spi_control_port_arbitrator:the_spi_flash_spi_control_port|cpu_data_master_granted_spi_flash_spi_control_port                                                                            ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[8]                                                                                                                                                                           ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[9]                                                                                                                                                                           ; 20      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                               ; 19      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; 19      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[2]~2                                                                  ; 19      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                       ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                          ; 18      ;
; sld_hub:auto_hub|irf_reg[3][4]                                                                                                                                                                                                                                      ; 18      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[30]~24                      ; 18      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~22                          ; 18      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 18      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|always5~0                                                                                                                                                                          ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~9                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                                               ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal0~4                                                                                                                                                                       ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|av_sign_bit~2                                                                                                                                                                          ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ctrl_ld_signed                                                                                                                                                                       ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_hi_imm16~0                                                                                                                                                                      ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|init_done                                                                                                                                                                          ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|i_read                                                                                                                                                                                 ; 17      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                   ; 17      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                 ; 16      ;
; ~GND                                                                                                                                                                                                                                                                ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|baud_clk_en~2                                                                                                                                                    ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|rxd_edge                                                                                                                                                         ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|slaveselect_wr_strobe                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; 16      ;
; ir_module:ir_ct|always1~0                                                                                                                                                                                                                                           ; 16      ;
; ir_module:ir_ct|always3~0                                                                                                                                                                                                                                           ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|divisor_wr_strobe~0                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                 ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                 ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|endofpacketvalue_wr_strobe~0                                                                                                                                               ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|always6~0                                                                                                                                                                      ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|endofpacketvalue_wr_strobe~0                                                                                                                                                   ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                               ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                               ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                         ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|always4~0                                                                                                                                                        ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|data_to_cpu[15]~2                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                     ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                             ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_src2_imm[15]~9                                                                                                                                                                       ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ld_align_sh16                                                                                                                                                                        ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|slaveselect_wr_strobe                                                                                                                                                      ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_granted_sdram_s1~0                                                                                                                         ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                              ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|always6~0                                                                                                                                                                  ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                   ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|WideOr9~0                                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always6~0                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_address[1]~0                                                                  ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_grant_vector[1]~0                                                             ; 16      ;
; cnt[16]                                                                                                                                                                                                                                                             ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                        ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[15]                                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[14]                                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[13]                                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[12]                                                                                                                                                                          ; 16      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[11]                                                                                                                                                                          ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                 ; 15      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_hi_imm16~1                                                                                                                                                                      ; 15      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                ; 15      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_addr[0]~0                                                                                                                                                                        ; 15      ;
; cnt[15]                                                                                                                                                                                                                                                             ; 15      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[26]                                                                                                                                                                       ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                         ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                            ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slowcount[0]                                                                                                       ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_granted_lcd_control_slave~0                                                                                                     ; 14      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|transmitting                                                                                                                                                               ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                  ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                            ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                               ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                               ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                               ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                  ; 13      ;
; sld_hub:auto_hub|irsr_reg[7]~1                                                                                                                                                                                                                                      ; 13      ;
; sld_hub:auto_hub|irsr_reg[9]                                                                                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|do_load_shifter                                                                                                                                                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[10]~15                      ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[20]                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[21]                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                         ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector92~0                                                                                                                                                                       ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.100000000                                                                                                                                                                  ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[0]~0                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[1]~1                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[2]~2                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[3]~3                                                                                                                                                                        ; 13      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[4]~4                                                                                                                                                                        ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                              ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[12]                                  ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[11]                                  ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[10]                                  ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[9]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[8]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[7]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[6]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[5]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[4]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[3]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[2]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[1]                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[0]                                   ; 12      ;
; sld_hub:auto_hub|irsr_reg[7]~2                                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|key:the_key|Equal1~0                                                                                                                                                                               ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave                                                                                                 ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_state.011                                                                                                                                                                        ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_state.000                                                                                                                                                                        ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|Equal8~1                                                                                                                                                                   ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000000100                                                                                                                                                                  ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_addr[12]                                                                                                                                                                         ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                        ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                       ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                       ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                       ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~0                                                                                        ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|SCLK_reg                                                                                                           ; 12      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|do_start_rx                                                                                                                                                      ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                   ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                     ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|rx_holding_reg[0]~0                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~0                                                                                                 ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                     ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_state.101                                                                                                                                                                        ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_data_master_qualified_request_onchip_ram_s1~1                                                                                                       ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_arb_addend[1]                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_instruction_master_read_data_valid_onchip_ram_s1_shift_register_in~0                                                                                ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[9]~55                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[10]~53                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[11]~51                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[12]~49                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[13]~47                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[14]~45                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[15]~43                                                                                                                                                            ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[6]~19                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[7]~17                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[8]~15                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[0]~13                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[1]~11                                                                                                                                                             ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[2]~9                                                                                                                                                              ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[3]~7                                                                                                                                                              ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[4]~5                                                                                                                                                              ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[5]~3                                                                                                                                                              ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting~0                                                                                                     ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|SCLK_reg                                                                                                                                                                   ; 11      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|transmitting                                                                                                       ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                      ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~0                                                                                                         ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|data_to_cpu[6]~4                                                                                                                                                           ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|data_to_cpu[7]~1                                                                                                   ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|transmitting                                                                                                                                                                   ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_grant_vector[1]~0                                                                                                                         ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                             ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                             ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                             ; 10      ;
; ir_module:ir_ct|IR_reg[1]                                                                                                                                                                                                                                           ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[22]                  ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[27]~65                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[28]~63                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[29]~61                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[30]~59                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[31]~57                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_state.010                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                        ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always13~0                                                 ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~0                                                                                                                                          ; 10      ;
; beep_module:beep_ct|Equal0~10                                                                                                                                                                                                                                       ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[24]~25                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[25]~23                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[26]~21                                                                                                                                                            ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.010000000                                                                                                                                                                  ; 10      ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_state.000001000                                                                                                                                                                  ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irf_reg[3][1]                                                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                              ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[26]~200                                                                                                                    ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                          ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                  ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                        ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_shift_right_arith~0                                                                                                                                                             ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_b_not_src~1                                                                                                                                                                     ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_op_rdctl~0                                                                                                                                                                           ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                               ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Equal0~3                                                                                                                                                                           ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_qualified_request_sdram_s1~4                                                                                                                      ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[16]~41                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[17]~39                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[18]~37                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[19]~35                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[20]~33                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[21]~31                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[22]~29                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[23]~27                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                         ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_rdctl_inst                                                                                                                                                                      ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|pending                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[3]                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[2]                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[1]                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[0]                                                                                                                                                                            ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|key_s1_arbitrator:the_key_s1|cpu_data_master_requests_key_s1~1                                                                                                                                     ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                       ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                       ; 9       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~31                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~23                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~14                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|irf_reg[3][0]~23                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|irf_reg[2][0]~14                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                    ; 8       ;
; ir_module:ir_ct|code[0]~2                                                                                                                                                                                                                                           ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|write_tx_holding                                                                                                                                                               ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|shift_reg[3]~0                                                                                                                                                                 ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|control_wr_strobe                                                                                                                                                              ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[69]~0                                                                                                ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[16]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[14]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[15]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[12]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[13]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[10]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[11]                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[8]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[9]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[6]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[7]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[5]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[4]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|data_to_cpu[2]~5                                                                                                                                                           ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~0                                                                                                                                               ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[3]                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~0                                                                                                         ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ienable_reg_irq7~1                                                                                                                                                                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~27                                                                                                                     ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; 8       ;
; ir_module:ir_ct|IR_reg[0]                                                                                                                                                                                                                                           ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_pass2                                                                                                                                                                            ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_sel_fill2                                                                                                                                                                        ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_pass3                                                                                                                                                                            ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_sel_fill3                                                                                                                                                                        ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_pass1                                                                                                                                                                            ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_sel_fill1                                                                                                                                                                        ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal2~0                                                                                                                                                                               ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|av_fill_bit                                                                                                                                                                            ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                         ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_pass0                                                                                                                                                                            ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_sel_fill0                                                                                                                                                                        ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|write_tx_holding                                                                                                                                                           ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal185~0                                                                                                                                                                             ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|control_wr_strobe                                                                                                                                                          ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|shift_reg[1]~1                                                                                                                                                             ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[1]~1                                                                                                     ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                  ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[2]                                                                                                                                                                   ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                         ; 8       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[1]                                                                                                                                                                         ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                            ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[25]~201                                                                                                                    ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|shift_reg[3]~2                                                                                                                                                                 ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_tag_wraddress[5]~6                                                                                                                                                                  ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[69]~0                                                                                                ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[1]                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[2]                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|data_to_cpu[7]~2                                                                                                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[0]                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[33]                  ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_count[1]                                                                                                                                                                         ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[7]                                                                                                                                                                                ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|comb~0                                                                                                                                                                             ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_count[1]                                                                                                                                                                         ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                 ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_instruction_master_granted_epcs_controller_epcs_control_port~0                                              ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led_s1_arbitrator:the_led_s1|cpu_data_master_requests_led_s1                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                     ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_shift_rot_stall                                                                                                                                                                      ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                        ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                        ; 7       ;
; ad_module:ad_ct|cnt[2]                                                                                                                                                                                                                                              ; 7       ;
; ad_module:ad_ct|cnt[0]                                                                                                                                                                                                                                              ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_instruction_master_requests_onchip_ram_s1~3                                                                                                         ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[14]                                                                                                                                                                        ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[1]                                                                                                                                                                   ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|tx_holding_primed                                                                                                  ; 7       ;
; num_dt[0][3]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[0][2]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[0][1]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[0][0]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[1][3]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[1][2]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[1][1]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[1][0]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[2][3]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[2][2]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[2][1]                                                                                                                                                                                                                                                        ; 7       ;
; num_dt[2][0]                                                                                                                                                                                                                                                        ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch|data_out                                                                          ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[31]~15                                                                                                                                                                      ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[16]~0                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[17]~1                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[18]~2                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[19]~3                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[20]~4                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[21]~5                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[22]~6                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[23]~7                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[24]~8                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[25]~9                                                                                                                                                                       ; 7       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[26]~10                                                                                                                                                                      ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~16                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~15                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|irf_reg[3][3]                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; 6       ;
; ir_module:ir_ct|cnt_num[3]~20                                                                                                                                                                                                                                       ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_status_reg_pie~2                                                                                                                                                                     ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                           ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|wr_strobe                                                                                                                                                                      ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|state[4]                                                                                                                                                                       ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|state[0]                                                                                                                                                                       ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                   ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|tx_holding_primed                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                             ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                             ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|tx_ready                                                                                                                                                         ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                  ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[22]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[21]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[20]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[19]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[18]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[17]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[24]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[23]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[16]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[15]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[14]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[13]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[12]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[11]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[10]                                                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                   ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[0]~0                                                                                                                        ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module~0                                                                                  ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|trigger_state                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|always2~0                                                                                                                                                                  ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_control_reg_rddata_muxed[7]~0                                                                                                                                                        ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[6]                                                                                                                                                                                ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|stage_0                                                    ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_qualified_request_sdram_s1~1                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module                                                                                 ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_wait_counter[1]~0                                                                                                             ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[9]~15                                                                                                                                                                           ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[10]~14                                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[11]~13                                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[12]~12                                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[13]~11                                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[14]~10                                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[15]~9                                                                                                                                                                           ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                               ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[6]~8                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[7]~7                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[8]~6                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[2]~3                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[3]~2                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[4]~1                                                                                                                                                                            ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[5]~0                                                                                                                                                                            ; 6       ;
; ad_module:ad_ct|cnt[1]                                                                                                                                                                                                                                              ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|wr_strobe                                                                                                                                                                  ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|state[4]                                                                                                                                                                   ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|state[0]                                                                                                                                                                   ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|tx_holding_primed                                                                                                                                                          ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                     ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|active_cs_n                                                                                                                                                                        ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always11~0                                                                                                         ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|fifo_contains_ones_n                                       ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|state[4]                                                                                                           ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|state[0]                                                                                                           ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|slowcount[4]                                                                                                                                                                   ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[27]~11                                                                                                                                                                      ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[28]~12                                                                                                                                                                      ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[29]~13                                                                                                                                                                      ; 6       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src1[30]~14                                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]~0                       ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                             ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|updated_one_count~4                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                      ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|always11~0                                                                                                                                                                     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_4                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal9~0                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|Equal2~0                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_3                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|clr_break_line                                                                                                                                                                         ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|ROE                                                                                                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|ROE                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|ROE                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|data_to_cpu[15]~0                                                                                                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_2                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~6                                                                                                                                                             ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~4                                                                                                                                                             ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~2                                                                                                                                                             ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                    ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[31]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[30]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[29]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[28]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[27]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[26]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[25]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[24]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~3                                                                                                 ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[8]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[7]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[6]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_dst_regnum[4]~1                                                                                                                                                                      ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~19                                                                                                                         ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~11                                                                                                                      ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_status_reg_pie                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_count[2]                                                                                                                                                                         ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_1                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[8]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[9]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[6]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[7]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[4]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[5]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[3]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|F_pc[2]                                                                                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|updated_one_count~0                                                      ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~0                                                                                                                                             ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_waits_for_read~0                                                                                                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[18]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[19]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[20]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_wrctl_data_ienable_reg_irq0~3                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_dst_regnum[2]                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_dst_regnum[3]                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_dst_regnum[0]                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_dst_regnum[1]                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                           ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_dst_regnum[4]                                                                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[25]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[24]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[23]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[22]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[26]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal4~0                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|m_next~17                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_requests_sdram_s1~0                                                                                                                        ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mem_byte_en[2]                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                     ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|tx_wr_strobe_onset~0                                                                                                                                             ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_alu_result[25]                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[14]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[13]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[15]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[16]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[12]                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[0]~5                                                                                                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_src1[1]~4                                                                                                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|Equal8~0                                                                                                                                                                   ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|pending~10                                                                                                                                                                         ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_addend[0]                                                                 ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|epcs_controller_epcs_control_port_arb_addend[1]                                                                 ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_data_master_requests_onchip_ram_s1~0                                                                                                                ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|wr_strobe                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|Equal9~0                                                                                                           ; 5       ;
; bp_en                                                                                                                                                                                                                                                               ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mem_byte_en[0]                                                                                                                                                                       ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|d1_reasons_to_wait                                                                                                                              ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[23]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[22]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[21]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[20]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[19]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[18]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[17]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[16]                                                                                                                                                                          ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                  ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                            ; 5       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~11                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_agi:auto_generated|counter_reg_bit[3]~0        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~8                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~2                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~4                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|irf_reg[3][6]                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|irf_reg[3][5]                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|irf_reg[3][2]                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                 ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~2                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector26~3                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_5                                                                   ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|p1_slowcount~0                                                                                                                                                                 ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|status_wr_strobe                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|status_wr_strobe                                                                                                   ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|status_wr_strobe                                                                                                                                                           ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sys_clk_timer:the_sys_clk_timer|Equal0~10                                                                                                                                                          ; 4       ;
; ir_module:ir_ct|Selector1~3                                                                                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|high_res_timer:the_high_res_timer|Equal0~10                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[14]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[14]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[6]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[6]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[15]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|rx_char_ready                                                                                                                                                    ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|RRDY                                                                                                                                                                           ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|RRDY                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[7]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[15]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[8]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[0]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[9]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[9]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[1]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[1]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|framing_error                                                                                                                                                    ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[10]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[10]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[2]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[2]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|break_detect                                                                                                                                                     ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[11]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[11]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[3]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[3]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_rx:the_uart_rx|rx_overrun                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[12]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[12]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[4]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[4]                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_tx:the_uart_tx|tx_overrun                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_adc:the_spi_adc|TOE                                                                                                                                                                            ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|TOE                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|RRDY                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|spi_flash:the_spi_flash|TOE                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[13]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|uart:the_uart|uart_regs:the_uart_regs|baud_divisor[13]                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|za_data[5]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[9]~9                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[8]~8                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[7]~7                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[6]~6                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[5]~5                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[4]~4                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[3]~3                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[2]~2                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[1]~1                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|onchip_ram_s1_address[0]~0                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|wren~0                                                                                                                                                                   ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                 ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_count[0]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_refs[0]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; 4       ;
; ir_module:ir_ct|Flag_HVL                                                                                                                                                                                                                                            ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                 ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                            ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~0                                                                                            ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_wrctl_inst                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~0                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_ctrl_rot                                                                                                                                                                             ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_count[0]~0                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_ap_cnt[0]                                                                                                                                                                      ; 4       ;
; ir_module:ir_ct|Equal4~1                                                                                                                                                                                                                                            ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                     ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[17]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|W_valid~0                                                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_issue                                                                                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[6]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[7]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_cnt[0]                                                                                                                                                                           ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[0]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[1]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[2]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[3]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[4]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[29]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[30]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[27]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_iw[28]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_iw[3]                                                                                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_rot_mask[5]                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|Equal4~2                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_state.111                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~0                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_pc[2]                                                                                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_pc[0]                                                                                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal0~0                                                                                                                     ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mem_byte_en[3]                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                   ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|D_pc[1]                                                                                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|led:the_led|data_out[0]~2                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_counter_load_value~1                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_valid~1                                                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_iw[11]                                                                                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|E_valid~0                                                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_wait_counter[0]                                                                                                               ; 4       ;
; ad_module:ad_ct|cnt[3]                                                                                                                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|WideOr8~0                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|Selector25~4                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|pending~9                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|pending~4                                                                                                                                                                          ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_data[42]~1                                                                                                                ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|f_pop                                                                                                                                                                              ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_instruction_master_qualified_request_epcs_controller_epcs_control_port~0                                    ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[3]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[4]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[5]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[6]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[7]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[9]                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[10]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[11]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|ic_fill_tag[12]                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_wait_counter[2]                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_wait_counter[3]                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_wait_counter[5]                                                                                                               ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; ir_module:ir_ct|cnt_l[15]                                                                                                                                                                                                                                           ; 4       ;
; ir_module:ir_ct|cnt_h[15]                                                                                                                                                                                                                                           ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[9]~9                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[10]~10                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[11]~11                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[12]~12                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[13]~13                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[14]~14                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[15]~15                                                                                                                                                                      ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[16]~8                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[17]~9                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[18]~10                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[19]~11                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[20]~12                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[21]~13                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[22]~14                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[23]~15                                                                                                                                                                       ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[6]~6                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[14]~6                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[7]~7                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[15]~7                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[8]~8                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[8]~2                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[9]~1                                                                                                                                                                         ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[10]~0                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[11]~3                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[12]~4                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_mul_src2[5]~5                                                                                                                                                                        ; 4       ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|M_st_data[13]~5                                                                                                                                                                        ; 4       ;
; lcd_data[7]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[6]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[5]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[4]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[3]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[2]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[1]~input                                                                                                                                                                                                                                                   ; 3       ;
; lcd_data[0]~input                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~12                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|process_0~0                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_agi:auto_generated|counter_reg_bit[0]          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_agi:auto_generated|counter_reg_bit[2]          ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                ; Location                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                               ; M9K_X15_Y12_N0, M9K_X27_Y11_N0, M9K_X27_Y10_N0, M9K_X27_Y12_N0                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_k5g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; cpu_ic_tag_ram.mif                 ; M9K_X27_Y13_N0                                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif    ; M9K_X15_Y13_N0, M9K_X15_Y14_N0                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_lrf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                   ; M9K_X27_Y18_N0                                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_mrf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                   ; M9K_X27_Y19_N0                                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_vh41:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_controller_boot_rom_synth.hex ; M9K_X15_Y10_N0                                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                               ; M9K_X15_Y9_N0                                                                                                                                                                  ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                               ; M9K_X15_Y11_N0                                                                                                                                                                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_7nb1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; onchip_ram.hex                     ; M9K_X27_Y8_N0, M9K_X27_Y9_N0, M9K_X15_Y7_N0, M9K_X15_Y8_N0                                                                                                                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u024:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 11           ; 8192         ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 90112 ; 8192                        ; 11                          ; 8192                        ; 11                          ; 90112               ; 11   ; None                               ; M9K_X15_Y15_N0, M9K_X15_Y19_N0, M9K_X15_Y17_N0, M9K_X27_Y17_N0, M9K_X27_Y16_N0, M9K_X15_Y18_N0, M9K_X27_Y15_N0, M9K_X15_Y16_N0, M9K_X27_Y14_N0, M9K_X15_Y20_N0, M9K_X27_Y20_N0 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_vh41:auto_generated|ALTSYNCRAM                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ESPIER_I_niosII_standard|ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_7nb1:auto_generated|ALTSYNCRAM                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,527 / 32,401 ( 26 % ) ;
; C16 interconnects          ; 115 / 1,326 ( 9 % )     ;
; C4 interconnects           ; 5,440 / 21,816 ( 25 % ) ;
; Direct links               ; 1,106 / 32,401 ( 3 % )  ;
; Global clocks              ; 10 / 10 ( 100 % )       ;
; Local interconnects        ; 2,719 / 10,320 ( 26 % ) ;
; R24 interconnects          ; 156 / 1,289 ( 12 % )    ;
; R4 interconnects           ; 6,570 / 28,186 ( 23 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.26) ; Number of LABs  (Total = 384) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 7                             ;
; 3                                           ; 8                             ;
; 4                                           ; 7                             ;
; 5                                           ; 11                            ;
; 6                                           ; 8                             ;
; 7                                           ; 11                            ;
; 8                                           ; 9                             ;
; 9                                           ; 4                             ;
; 10                                          ; 9                             ;
; 11                                          ; 8                             ;
; 12                                          ; 7                             ;
; 13                                          ; 11                            ;
; 14                                          ; 12                            ;
; 15                                          ; 7                             ;
; 16                                          ; 253                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 384) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 264                           ;
; 1 Clock                            ; 347                           ;
; 1 Clock enable                     ; 171                           ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 50                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 71                            ;
; 2 Clocks                           ; 20                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.17) ; Number of LABs  (Total = 384) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 8                             ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 8                             ;
; 10                                           ; 11                            ;
; 11                                           ; 4                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 6                             ;
; 16                                           ; 10                            ;
; 17                                           ; 9                             ;
; 18                                           ; 10                            ;
; 19                                           ; 16                            ;
; 20                                           ; 12                            ;
; 21                                           ; 17                            ;
; 22                                           ; 17                            ;
; 23                                           ; 14                            ;
; 24                                           ; 23                            ;
; 25                                           ; 26                            ;
; 26                                           ; 30                            ;
; 27                                           ; 26                            ;
; 28                                           ; 20                            ;
; 29                                           ; 16                            ;
; 30                                           ; 16                            ;
; 31                                           ; 12                            ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.61) ; Number of LABs  (Total = 384) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 31                            ;
; 2                                               ; 16                            ;
; 3                                               ; 16                            ;
; 4                                               ; 15                            ;
; 5                                               ; 15                            ;
; 6                                               ; 23                            ;
; 7                                               ; 20                            ;
; 8                                               ; 28                            ;
; 9                                               ; 32                            ;
; 10                                              ; 20                            ;
; 11                                              ; 25                            ;
; 12                                              ; 22                            ;
; 13                                              ; 16                            ;
; 14                                              ; 16                            ;
; 15                                              ; 17                            ;
; 16                                              ; 43                            ;
; 17                                              ; 9                             ;
; 18                                              ; 4                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 2                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.42) ; Number of LABs  (Total = 384) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 16                            ;
; 3                                            ; 14                            ;
; 4                                            ; 12                            ;
; 5                                            ; 11                            ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 11                            ;
; 12                                           ; 9                             ;
; 13                                           ; 8                             ;
; 14                                           ; 13                            ;
; 15                                           ; 11                            ;
; 16                                           ; 11                            ;
; 17                                           ; 3                             ;
; 18                                           ; 13                            ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 12                            ;
; 22                                           ; 16                            ;
; 23                                           ; 7                             ;
; 24                                           ; 18                            ;
; 25                                           ; 12                            ;
; 26                                           ; 13                            ;
; 27                                           ; 13                            ;
; 28                                           ; 17                            ;
; 29                                           ; 15                            ;
; 30                                           ; 13                            ;
; 31                                           ; 10                            ;
; 32                                           ; 12                            ;
; 33                                           ; 17                            ;
; 34                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 84           ; 37           ; 84           ; 0            ; 0            ; 92        ; 84           ; 0            ; 92        ; 92        ; 0            ; 75           ; 0            ; 4            ; 34           ; 0            ; 75           ; 34           ; 4            ; 0            ; 0            ; 75           ; 0            ; 0            ; 0            ; 0            ; 0            ; 92        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 8            ; 55           ; 8            ; 92           ; 92           ; 0         ; 8            ; 92           ; 0         ; 0         ; 92           ; 17           ; 92           ; 88           ; 58           ; 92           ; 17           ; 58           ; 88           ; 92           ; 92           ; 17           ; 92           ; 92           ; 92           ; 92           ; 92           ; 0         ; 92           ; 92           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; beep                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; txd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_a                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_b                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_c                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_d                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_e                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_f                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_g                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_dp               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_en1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_en2              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_en3              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds_en4              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ep_dclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_ncs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_asdi           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_di            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_cs_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_g[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_e               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; resetn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; irda                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_do            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_data           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u024:auto_generated|ram_block1a5~portb_address_reg0 ; 0.112             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u024:auto_generated|ram_block1a5~portb_address_reg0 ; 0.112             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u024:auto_generated|ram_block1a5~portb_address_reg0 ; 0.112             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 24 20:43:17 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ESPIER_I_niosII_standard -c ESPIER_I_niosII_standard
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "ESPIER_I_niosII_standard"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -60 degrees (-3472 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (15535): Implemented PLL "pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 9600, and phase shift of 0 degrees (0 ps) for pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1200, and phase shift of 0 degrees (0 ps) for pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 48, and phase shift of 0 degrees (0 ps) for pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 88 total pins
    Info (169086): Pin lcd_data[0] not assigned to an exact location on the device
    Info (169086): Pin lcd_data[1] not assigned to an exact location on the device
    Info (169086): Pin lcd_data[2] not assigned to an exact location on the device
    Info (169086): Pin lcd_data[3] not assigned to an exact location on the device
Warning (176127): The parameters of the PLL pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and the PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "M INITIAL" do not match for the PLL atoms pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 3
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 33330
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: key_module:key_ct|clk_khz was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.833
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.833
    Warning (332056): Node: pll1_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.833
    Warning (332056): Node: pll1_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.833
    Warning (332056): Node: pll1_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.833
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll1:pll1_inst|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C4 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node key_module:key_ct|clk_khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node key_module:key_ct|clk_khz~0
Info (176353): Automatically promoted node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch_module:ESPIER_I_niosII_standard_sopc_reset_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|active_rnw~1
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|active_cs_n~0
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_refs[0]
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_refs[2]
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|sdram:the_sdram|i_refs[1]
        Info (176357): Destination node ESPIER_I_niosII_standard_sopc:ESPIER_I_niosII_standard_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 51 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 0 output, 4 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 13 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  0 pins available
Warning (15055): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" is driven by clk~inputclkctrl which is OUTCLK output port of Clock control block type node clk~inputclkctrl
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "sdram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "key" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_b[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_b[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_r[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_r[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_r[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_r[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "v_r[4]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin epcs_data uses I/O standard 2.5 V at 13
Info (144001): Generated suppressed messages file E:/work/ESPIER_I/demo/zr_200/ESPIER_I_niosII_standard.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 610 megabytes
    Info: Processing ended: Thu Oct 24 20:44:15 2013
    Info: Elapsed time: 00:00:58
    Info: Total CPU time (on all processors): 00:01:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/work/ESPIER_I/demo/zr_200/ESPIER_I_niosII_standard.fit.smsg.


