行政院國家科學委員會補助專題研究計畫 □ 成 果 報 告   □期中進度報告 
 
適用於下世代光纖接取網路與光載射頻(RoF)系統之正交分頻多工
接收機晶片設計—子計畫二： 
光纖接取網路與光載射頻系統之光電界面及射頻前端電路設計(I) 
OFDM based Receiver Designs for Next Generation Optical Access Network & 
Radio over Fiber System — Sub-project 2: 
Design of O/E Interface and Radio-Frequency Front-End Circuit for Optical Access 
Network & Radio over Fiber System 
 
計畫類別：□ 個別型計畫  □ 整合型計畫 
計畫編號：NSC 99－2221－E－005－114－ 
執行期間： 99 年 8 月 1 日至 100 年 7 月 31 日 
 
計畫主持人：江衍忠 
共同主持人： 
計畫參與人員： 張裕鑫、陳妍潔、吳明蔚、張綺真、黃家洋 
        吳兼百、徐邱祥 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  □完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
□出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢 
          □涉及專利或其他智慧財產權，□一年□二年後可公開查詢 
          
執行單位：國立中興大學 電機工程學系 
 
中   華   民   國  100  年  10  月  15  日 
ˇ 
ˇ
ˇ
ˇ 
ˇ 
 2
網路的系統中，目前正待研究的課題之一為
高速 10Gbps Optical Transceiver 價格過於昂
貴。參考圖一之計畫系統方塊圖，本子計畫
裡有關 Low Pass Filter(LPF)、TIA1、TIA2
及 VGA 等電路即為此部份。另外，本計畫
的第二個負責的部份則為射頻前端電路的
設計。我們所使用載在光纖之上的射頻系統
為 60GHz 的個人區域網路架構，不過和一
般的 60GHz 射頻系統略有不同。首先在載
入光纖的部份我們擬採用交大陳智弘教授
和林俊廷教授所發表的光纖調變系統[1]。在
光纖接收側因為已經是射頻訊號，所以在前
述 O/E 介面(例如 TIA)之後我們需要一個射
頻功率放大器(PA)來發射接收自光纖的射
頻訊號。至於在射頻接收側的前端電路，我
們目前規化有低雜訊放大器(LNA)、射頻降
頻 混 波 器 (Mixer1) 及 中 頻 降 頻 解 調 器
(Mixer2)及低通濾波器(LPF)等電路之需求。 
 
圖一、下世代光纖接取網路與光載射頻(RoF)
系統 O/E 介面及射頻前端架構圖。 
三、研究方法及成果 
  本計畫的第一年我們主要針對圖一中
的 NG-PON 接收機部份開發了轉阻放大器
(TIA1)、可變增益放大器(VGA)、低通放大
器等電路。另外針對 RoF 系統部份，亦試作
了 60GHz 之低雜訊放大器(LNA)及功率放
大器(PA)。所開發之電路茲分述如下： 
A. 頻寬 2GHz 之高轉阻增益高線性度 TIA 
因為 TIA 是光通訊相關應用的前端電
路，故其增益、頻寬與雜訊等相關指標對於
TIA 而言頗為重要。本專題設計主要是將輸
出的電流訊號轉為電壓並放大給下級 ADC
電路使用，因為是 OFDM 系統而非送傳統
NRZ 資料，除了滿足原本 TIA 要有的規格
外，尚且須要有好的線性度(Linearity)才會
使 ADC 效能有較佳結果。 
由於設計頻寬為 2GHz，和傳統應用
500MHz 以下應用頻寬相較，需要更高頻的
設計技巧。但是考量到不用電感(因為太佔
面積)，因此參考了文獻[2]-[4]中無電感增加
頻寬並提昇線性度之設計。所完成的 TIA 如
圖二所示，其中輸入端(自 photo-detector 將
光訊號轉成的電流訊號)輸入到 M0 的閘極
及 M1 的源極，但是 M0 的汲極輸出也接到
M1 的閘極，兩極間形成負回授(即 Source- 
follower Regulated Cascode)的做法。此電路
為三級電路，考量 dc 也必需為接收頻寬內，
因此級與級間採直接耦合。另外，輸出級採
行 cascoded current tail，則有增加電流源輸
出阻抗以提昇轉阻增益之作用。該電路之晶
片攝影則如圖三所示，晶片大小為 0.735 x 
0.735mm2。然而此電路之核心部份很小，只
約當 80x110m2 而已，不過受現於 pad 必需
滿足下針的針距限制，因此實際電路面積較
大。此電路實現於台積電 0.18m 1P6M 
RFCMOS 製程上，本電路採 SB18 封裝，圖
五為封裝的打線圖。操作電壓為 1.8V，實
測功耗為 7.32mW。 
 
圖二、2GHz 頻寬轉阻放大器電路圖。 
  此電路模擬所得的轉阻增益結果如圖
五所示，可以看見所設計之電路具有 62.5 
dB之轉阻增益，3 dB 頻寬則為 2.04GHz。
此外本電路模擬所得之平均輸入參考雜訊
電流大小為 7.3~8.5pA/sqrt(Hz)。另外本電路
 4
 
圖八、VGA 封裝的打線圖。 
 
圖九、VGA 增益切換模擬圖。 
 
圖十、VGA Group Delay 模擬圖。 
  此電路在 1.8V 電壓供應下消耗 13.58 
mW 功率，3dB 頻寬為 2.25GHz，可變增益
範如圖十所示為-4.87dB 至 29.7dB，Group 
Delay 則小於 215ps。 
C. 高效能低通濾波器設計 
由於我們的類比頻寬是 2GHz，但是基
頻端的 pulse shaping filter 的參數無法使輸
出頻寬有效坐落於完整的 2GHz 類比頻寬，
而且又受限於另一子計畫 ADC 的取樣率無
法做的太高，根據取樣定理及實際實現
ADC 電路的挑戰，於是選在最低的界線兩
倍信號取樣率。為了避免在接收端造成頻率
交疊失真，於是我們需在接收端設計一個高
陡峭之低通濾波器。本計畫擬先以離散元件
構成此濾波器，但是離散元件的成本相對較
高，此外離散元件的值並非任意值可選；因
此第二步驟擬以 FR4 板以傳輸線來構成。
目前選擇的是：以離散元件構成者是 ripple 
3dB 9 階的 Chebyshev 濾波器，電路及模擬
所得的頻率響應如圖十一所示；以步階傳輸
線段構成者是選 ripple 3dB 10 階的
Chebyshev 濾波器，實作電路及量測所得的
頻率響應則如圖十二所示。唯目前所得的轉
角頻率在 1.75GHz 左右，值約為-5.8dB，衰
減過大主要是在高頻處板材(FR4 板)本身衰
減所致。 
 
 
圖十一、9階離散元件柴比雪夫濾波器及模
擬頻率響應結果圖。 
 
 
圖十二、10 階步階傳輸線柴比雪夫濾波器
及量測所得頻率響應結果圖。 
D. 60GHz 低雜訊放大器設計 
本計畫的第二個負責的部份則為光載
射頻(Radio over Fiber)系統中的射頻前端電
2.15x10-10
 6
四、結論與討論 
我們已經成功下線於圖一架構中所示
的 NG-PON 大部份電路，以及 RoF 部份的
低雜訊放大器。並針對每一子電路加以量測
及檢討改進，(除了 VGA 電路晶片尚未收到)
大致上我們符合本年度預計完成的各別子
電路設計工作。 
計畫執行中並有四名研究生完成其碩
士論文，其論文中並有兩篇投稿於國際會議
期刊、一篇投稿於國內之電信研討會(NST 
2011)均獲接受發表。參與本計劃之學生確
實於積體電路的佈局、元件設計、量測與分
析以及模擬軟體的熟悉、射頻電路模組、射
頻電路設計、元件資料庫建立等，均能獲有
既廣且深的紮實基礎。 
除了前述已發表之成果以外，我們也計
畫再彙整相關的電路量測結果，編寫一至二
篇論文發表於射頻積體電路相關之期刊或
研討會議上。 
 
五、參考文獻 
[1] C.-T. Lin, E.-Z. Wong, W.-J. Jiang, P.-T. 
Shih, J.-H. Chen, and S. Chi, “28-Gb/s 
16-QAM OFDM Radio-over-Fiber 
System within 7-GHz License-Free Band 
at 60 GHz Employing All-Optical 
Up-conversion,” OSA The 2009 
Conference on Lasers and Electro-Optics 
(CLEO) and the International Quantum 
Electronics Conference (IQEC), May 
31–June 5, 2009. 
[2] C.-Ta Chan and O.T.-C. Chen, “Inductor- 
less 10Gb/s CMOS transimpedance 
amplifier using source-follower regulated 
cascode and double three-order active 
feedback,” Proc. IEEE Symp. Circuits 
and Systems, pp. 5487-5490, Sep. 2006. 
[3] Z. H. Lu, K. S. Yeo, J. guoG Ma, M. A. 
Do, W. M. Lim, and X. Y. Chen, 
“Broad-Band Design Techniques for 
Transimpedance Amplifiers,” IEEE Trans. 
on Circuits and Systems—I: Regular 
Papers, Vol. 54, No. 3, Mar. 2007. 
[4] Z. H. Lu, D. D. Chen, and K. S. Yeo, “An 
inductor-less broadband design technique 
for transimpedance amplifiers,” Proc. 
12th Symp. Integrated Circuits, pp. 
232-235, Dec. 2009. 
[5] H. D. Lee, K. A. Lee, and S. Cl Hong,” A 
wideband CMOS variable gain amplifier 
with an exponential gain control,” IEEE 
Transactions On Microwave Theory and 
Technique,vol.55, no. 6, pp. 1363-1373, 
June 2007. 
[6] B. Razavi, “RF Microelectronics,” 
Prentice Hall, 1998. 
 
 
 2
        LNA 方面的進展。 
99/12/09 上午聽取 Session TH1A 有關振盪器的設計新概念，以及 Session TH2E 在矽製程上設
        計之毫米波積體電路設計。下午則抽空到臨近的鎌倉地區進行私人參觀行程，該區
        域為日本第一個幕府創建之地，有一些歷時數百年之古蹟。 
99/12/10 上午聽取 Session FR1A 有關高頻 LNA 電路之設計方面進程，以及 Session FR2A 有
        關 CMOS 功率放大器電路方面之設計最新概念。 
        下午15:00於Session FR3G則為此行之主要目的，Open Forum(海報)發表此次之論文。
99/12/11 上午 10 點自飯店退房，仍於港區未來 21 會議場地周遭遊逛及用餐，並搭乘事先購
        妥之成田特快電車到機場，搭乘達美航空公司 DL275 班機返國，於晚上 21 點左右抵
        桃園國際機場。 
 
二、與會心得： 
    此行最主要的目的是發表有關於使用注入鎖定技巧之除三除頻器論文於大會，雖然是
poster 型式的 open forum，針對我們的研究方法與結果也仍和其他學者交換一些看法。除此之
外我還參加了大會安排的 Keynote address，從微波及無線通信領域先驅研究者 Kazuhiko Honjo
及 Shini Nomoto 兩位先生身上學習有關微波主動電路及無線通信系統的一些最新發展趨勢。
除此之外我也參加了幾個和功率放大器、低雜訊放大器、壓控振盪器、60GHz 電路設計
有關的一些議程，對未來我們將研究的主題可以提供一些想法。此外，我也聽取了一些有關
濾波器、耦合器、天線、超穎物質的應用等主題，可以激發一些不同的研究主題。 
此行也會見了台大吳瑞北、陳怡然、許博文、王暉等老師及盧信嘉、林坤佑等以往台大
電波組的學長、學弟；以及其他如馬自莊、張鴻埜等來自台灣的學者。此外也和來自大陸上
海交通大學的蕭教授及美國 Olympus 公司的井原清幸等學者交換心得。 
 
三、考察參觀活動： 
    此行大部份時間除了在 APMC 的會場參加相關的議程外，僅在沒有會議議程的 12/6 在會
議場地周遭的港區未來 21，進行簡單的參觀行程。以及 12/9 下午則抽空到臨近的鎌倉地區進
行私人參觀行程。 
 
四、具體建議： 
    無。 
 
五、攜回資料名稱及內容： 
內含 Proceedings of 2010 Asia-Pacific Microwave Conference 論文集 USB 隨身碟一隻。 
 
六、其他： 
無 
 
 
 
 4
 
編號 3. 攝於 99 年 12 月 7 日, 照片內容簡述： 
 
大會主辦之歡迎餐會。 
 
 
編號 4. 攝於 99 年 12 月 8 日, 照片內容簡述： 
 
Session WE1A 聽取低失真功率放大器設計。 
 
 
 
 
 6
一、依教育部 96 年 3 月 12 日台秘管字第 0960035721 號書函： 
因公出國報告資訊須於所屬單位網頁上公佈以供查詢，故請審慎、具體填寫。 
二、本表請於經費核銷時填寫紙本兩份送研發處學術發展組。 
【一份做為會計室經費核銷之附件，一份學術發展組存查，另電子檔請存成 pdf 檔 
格式並寄至 anna@dragon.nchu.edu.tw，俾利上網刊載。】 
Proceedings of Asia-Pacific Microwave Conference 2010 
Copyright 2010 IEICE 
 
 
 
 
 
 
 
 
 
 
Fig. 2. Divide-by-2 injection-locked frequency divider with qua-
drature outputs (bias is not shown). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 3. Schematic of the proposed qudarature divide-by-3 fre-
quency divider (bias is not shown). 
 
As indicated in Section I, we often need quadrature signals 
to perform special modulation/demodulation functions in the 
modern communication system. Fig. 2 shows a possible way 
to generate the quadrature signals and to provide the divide-
by-2 function [5]. Transistors M5–M8 are utilized as the 
coupling devices to link two individual oscillators and it is 
reported that these transistors can be replaced by back-gate 
coupling method [6] to save the power and provide a better 
noise performance. It is noticeable that the circuit in Fig. 2 
also adopts the tunable LC resonators (formed by inductors L1 
and L2 and varactors Cv1–Cv4) to enlarge its operation 
frequency ranges. We have combined such divide-by-2 
ILFDs with a general double balanced mixer to implement a 
divide-by-3 FD and it is reported in [7]. 
In the previous analysis about the frequency relation of the 
injected signal and the output, we neglect the frequency 
product fIN + fOUT. However, for the proposed circuit in [7] it is 
investigated that the impedance seen from the output of the 
mixer has a wideband frequency response. The fIN + fOUT 
product is also injected into the quadrature divide-by-2 ILFD 
parts and thus limits the locking range. If the fIN + fOUT product 
can be eliminated and only the fIN – fOUT product is injected 
into the divide-by-2 FDs, the locking range can be further 
improved. Since our outputs are quadrature signals, this can 
be achieved by using single sideband (SSB) mixer [8] rather 
than Gilbert cell. The final schematic of our proposed divide-
by-3 FD is as shown in Fig. 3. The divide-by-2 FDs are 
cascoded on the top of the SSB mixer stage, the bias current 
of the mixer can be reused by the ILFD parts. Compared with 
the ILFDs shown in Fig.2, the coupling transistors M5–M8 in 
Fig. 2 are now replaced by the back-gate coupling (formed by 
resistors R1–R4 and coupling capacitors C1–C4). The 
quadrature outputs of the ILFDs are then feed-back to the Gm 
stage of the lower SSB mixer part to form the proposed FD in 
Fig. 1. Although the output of individual mixer may contain 
many frequency products, but the sum of currents injected 
into the upper ILFDs will dominantly be the fIN – fOUT product. 
 
Fig. 4. Micrograph of the proposed FD.  
III. MEASURED RESULTS 
The proposed circuit is implemented using TSMC 0.18μm 
CMOS process technology. Figure 4 shows the chip micro-
graph and the chip size is 0.993×1.116 mm2. The core circuit 
of the proposed FD draws a 13mA current from a 1.8V power 
supply. Figs. 5-7 show the measured output spectrums of the 
proposed FD under free-running, injection locked condition 
at highest locking bound, and injection locked condition 
lowest locking bound. It can be shown that the free-running 
frequency is 1.4048GHz at Vtune = 0.5V and it is locked at 
1.4592GHz and 1.0875GHz, respectively, when the signal 
with a frequency of 4.38GHz (Vtune = 0.0V) and 3.26GHz (Vtune 
= 1.8V), respectively, is injected. Fig. 8 shows the 
comparison of the phase noises of the output signals under 
free-running and injection-locked conditions and that of 
injected signal. Although the phase noise of the output signal 
is not as good as the theoretical prediction to be 9.6dB below 
that of the injected signal, it is shown that the locked output 
signal has better phase noise than that of the free-running 
output. Fig. 9 shows the input sensitivity of the proposed FD 
with Vtune = 0.6V. The locking range is from 4.135GHz to 
4.357GHz at the input power of 0dBm. 
tuneV1L 2L
1vC 2vC 3vC 4vCoutIPV outINV outQPV outQNV
1M 2M 3M 4M
outQNV outQPV
5M 6M 7M 8M
outIPV outINV
9M 10MinPV inNV
tuneV1L 2L
1vC 2vC 3vC 4vCoutIPV outINV outQPV outQNV
1M 2M 3M 4M
outQNV outQPV
5M
6M 7M
8M
outIPV
outINV
9M
10M
inIPV
inINV
1R 2R 3R 4R
11M
12M
outQPV
inQNV
outIPV outINV
outQPV
outQNV13
M 14M 15M 16M
1C 2C 3C 4C
Proceedings of Asia-Pacific Microwave Conference 2010 
Copyright 2010 IEICE 
Since we adopt a tunable LC tank, the free-running tuning 
range is from 1.091GHz to 1.407GHz. Fig. 10 shows the 
locking range versus Vtune and the curve for free-running 
frequency times 3 is also shown. With the help of the tunable 
resonator, the overall operation frequency of the proposed 
divide-by-3 FD is from 3.26GHz to 4.38GHz at the input 
power of 0dBm. 
IV. CONCLUSION 
In this paper, a frequency-regeneration type divide-by-3 
frequency divider with quadrature signal outputs is presented. 
This chip is implemented in TSMC 0.18-μm CMOS process 
technology. Outputs of the proposed ILFD are mixed with the 
input signal to regenerate the required division ratio. In order 
to suppress the unwanted frequency products injected into the 
divide-by-2 ILFD parts, the single sideband mixer is adopted 
to improve the locking range. The back-gate coupling and the 
current reuse techniques are adopted to save the power 
consumption. Measured results show that the free-running 
frequency of the proposed FD is from 1.091GHz to 
1.407GHz and it can cover overall input frequency from 
3.26GHz to 4.38GHz at the incident power of 0dBm. 
Compared with the results in [7], the overall operation 
frequency range is extended from 0.29GHz (corresponding to 
7.93%) to 1.12GHz (corresponding to 29.32%), thus it is 
verified that the suppression of the unwanted products can 
improve the locking range. This core circuit draws a 13mA 
current from a 1.8V power supply.  
 
 
ACKNOWLEDGEMENT 
This work was supported in part by the Ministry of 
Education, Taiwan, R.O.C. under the ATU plan and by the 
National Science Council of the Republic of China under 
Grant NSC 97-2221-E-005-091-MY2 and NSC 99-2221-E-
005-114. The authors would like to thank the National Chip 
Implementation Center (CIC) in Taiwan for the chip 
fabrication, measurement and other technical supports. 
REFERENCES 
[1] S.-C. Tseng, C. Meng, and W.-Y. Chen, “True 50% duty-cycle 
SSH and SHH SiGe BiCMOS divide-by-3 prescalers,” IEICE 
Trans. Electron., vol. E89-C, no. 6, pp. 725–731, June 2006. 
[2] H. Wu and L. Zhang, “A 16-to-1
8GHz 0.18mEpi
8GHz 0.18•m Epi-CMOS 
divide-by-3 injection-locked frequency divider,” IEEE ISSCC 
Dig. Tech. Papers, pp. 602–603, February 2006. 
[3]  C.-F. Lee and S.-L. Jang, “A novel divide-by-3 Hartley 
injection-locked frequency divider,” Microw. and Opt. Technol. 
Lett., vol. 50, no. 4, pp. 906–909, April 2008. 
[4] S.-L. Jang, P.-X. Lu, C. F. Lee, and M.-H. Juang, “Divide-by-3 
LC injection locked frequency divider with a transformer as an 
injector’s load,” Microw. and Opt. Technol. Lett., vol. 50, no. 
10, pp. 2722–2725, October 2008. 
[5] A. Mazzanti, P. Uggetti, and F. Svelto, “Analysis and design of 
injection-locked LC dividers for quadrature generation,” IEEE 
J. Solid-State Circuits, vol. 39, pp. 1425–1433, September 
2004. 
[6] H. R. Kim, C. Y. Cha, S. M. Oh, M. S. Yang, and S. G. Lee, “A 
very low-power quadrature VCO with back-gate coupling,” 
IEEE J. Solid-State Circuits, vol. 39, pp. 952–955, June 2004. 
[7] Y.-C. Chiang and M.-F. Wu, “A 3.51-to-3.8 GHz divide-by-3 
injection-locked frequency divider,” Microw. and Opt. Technol. 
Lett., vol. 52, no. 2, pp. 490–493, February 2010. 
[8] T.-P. Liu, “A 2.7-V dual-frequency single-sideband mixer,” 
Symposium on VLSI Circuits Dig. Tech. Papers, pp. 124–127, 
August 1988. 
 
 
 
 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：江衍忠 計畫編號：99-2221-E-005-114- 
計畫名稱：適用於下世代光纖接取網路與光載射頻(RoF)系統之正交分頻多工接收機晶片設計--子計畫
二：光纖接取網路與光載射頻系統之光電界面及射頻前端電路設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
