module exp31 (clk, n, result, reset);
  output reg [31:0] result;
  input [3:0] n;
  input reset, clk;

always @(posedge clk)    //clk的上升沿触发同步运算
  begin
	if(! reset)            //低电平复位
      result<=0;
   else
      result <= n*factorial(n)/((n*2)+1);      
    end          //Verilog在整数除法运算结果中不考虑余数

function [31:0] factorial;      //函数定义，返回一个32位的数
input [3:0] operand;      //输入只是一个4位的操作数
reg [3:0] index;          //函数内部计数用的中间变量

begin
   factorial = operand ? 1 : 0;    //先定义操作数为零时函数的输出为零，不为零时为1
	for(index = 2;index <= operand; index = index + 1)
	factorial = index *factorial ;    //表示阶乘F500K<=~500K;
end
endfunction
endmodule
