# Register File (Banco de Registros)

**Tipo**: Componente de Almacenamiento
**Estado**: âœ… #implementado **COMPLETO**
**UbicaciÃ³n**: `s-mips.circ` â†’ CPU â†’ Data Path â†’ Register File
**Complejidad**: â­â­â­ Moderada
**Prioridad**: âœ… COMPLETADO

## DescripciÃ³n

El Register File es el banco de registros de propÃ³sito general del procesador S-MIPS. Contiene 32 registros de 32 bits (R0-R31) mÃ¡s dos registros especiales (Hi y Lo) para resultados de multiplicaciÃ³n y divisiÃ³n.

## Estado de ImplementaciÃ³n

**âœ… IMPLEMENTADO Y FUNCIONAL**

El Register File actual implementa:
- âœ… 32 registros de propÃ³sito general (R0-R31)
- âœ… R0 hardwired a 0 (siempre retorna 0, no modificable)
- âœ… R31 usado como Stack Pointer (SP) por PUSH/POP/JR
- âœ… Registros especiales Hi y Lo
- âœ… Lectura dual (2 puertos de lectura simultÃ¡nea)
- âœ… Escritura single (1 puerto de escritura)
- âœ… Write enable con control de reloj

## Arquitectura

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              REGISTER FILE                          â”‚
â”‚                                                     â”‚
â”‚  R0  = 0x00000000 (hardwired to 0)                 â”‚
â”‚  R1  = General Purpose                              â”‚
â”‚  R2  = General Purpose                              â”‚
â”‚  ...                                                â”‚
â”‚  R30 = General Purpose                              â”‚
â”‚  R31 = Stack Pointer (SP)                           â”‚
â”‚                                                     â”‚
â”‚  Hi  = Multiplication/Division High                 â”‚
â”‚  Lo  = Multiplication/Division Low                  â”‚
â”‚                                                     â”‚
â”‚  Ports:                                             â”‚
â”‚    - Read Port 1 (Rs)                               â”‚
â”‚    - Read Port 2 (Rt)                               â”‚
â”‚    - Write Port (Rd)                                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Interfaz de Entradas/Salidas

### Entradas de Lectura

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `READ_REG_1` | 5 bits | [[Instruction Decoder]] | Rs (registro fuente 1) |
| `READ_REG_2` | 5 bits | [[Instruction Decoder]] | Rt (registro fuente 2) |

### Salidas de Lectura

| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `READ_DATA_1` | 32 bits | [[ALU]] (operando A) | Contenido de Rs |
| `READ_DATA_2` | 32 bits | MUX ALU_B / Memory | Contenido de Rt |

### Entradas de Escritura (Registros Generales)

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `WRITE_REG` | 5 bits | MUX Rd/Rt | Registro destino (Rd o Rt) |
| `WRITE_DATA` | 32 bits | MUX Writeback | Dato a escribir |
| `REG_WRITE` | 1 bit | [[Control Unit]] | Enable de escritura |
| `CLK` | 1 bit | Sistema | Reloj (escritura en flanco positivo) |

### Entradas de Escritura (Hi/Lo)

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `HI_IN` | 32 bits | [[ALU]] | Valor para Hi (MULT/DIV) |
| `LO_IN` | 32 bits | [[ALU]] | Valor para Lo (MULT/DIV) |
| `HI_WRITE` | 1 bit | [[Control Unit]] | Enable escritura Hi |
| `LO_WRITE` | 1 bit | [[Control Unit]] | Enable escritura Lo |

### Salidas (Hi/Lo)

| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `HI_OUT` | 32 bits | MUX Writeback | Contenido de Hi (MFHI) |
| `LO_OUT` | 32 bits | MUX Writeback | Contenido de Lo (MFLO) |

## EspecificaciÃ³n de Registros

### Registros de PropÃ³sito General (R0-R31)

| Registro | Nombre | Uso | Notas |
|----------|--------|-----|-------|
| R0 | $zero | Constante 0 | Hardwired, siempre retorna 0, escrituras ignoradas |
| R1-R30 | General | PropÃ³sito general | Programador decide uso |
| R31 | $sp | Stack Pointer | Modificado por PUSH/POP/JR |

### Convenciones de Uso (Sugeridas)

Aunque S-MIPS no impone convenciones, tÃ­picamente:

| Registro | Uso TÃ­pico |
|----------|------------|
| R0 | Siempre 0 |
| R1-R4 | Argumentos de funciÃ³n / valores de retorno |
| R5-R15 | Temporales |
| R16-R23 | Saved registers (preservar en llamadas) |
| R24-R25 | Temporales |
| R26-R27 | Kernel use |
| R28 | Global pointer |
| R29 | Stack pointer |
| R30 | Frame pointer |
| R31 | Stack pointer (S-MIPS) |

**Nota**: S-MIPS usa R31 como SP, no sigue convenciÃ³n MIPS estÃ¡ndar estrictamente.

### Registros Especiales (Hi/Lo)

| Registro | Uso | Instrucciones |
|----------|-----|---------------|
| Hi | Upper 32 bits de MULT/DIV | Resultado de MULT, Remainder de DIV |
| Lo | Lower 32 bits de MULT/DIV | Resultado de MULT, Quotient de DIV |

**Escritura**: Solo por MULT/MULU/DIV/DIVU
**Lectura**: Solo por MFHI/MFLO

## Operaciones

### Lectura de Registros

```verilog
// Dual-port read (simultÃ¡neo)
READ_DATA_1 = (READ_REG_1 == 0) ? 32'h00000000 : registers[READ_REG_1]
READ_DATA_2 = (READ_REG_2 == 0) ? 32'h00000000 : registers[READ_REG_2]

// R0 siempre retorna 0, independiente de contenido
// Lectura combinacional (no requiere reloj)
```

**Ejemplo**:
```assembly
ADD R3, R1, R2

READ_REG_1 = 1  (R1)
READ_REG_2 = 2  (R2)

READ_DATA_1 = contenido de R1
READ_DATA_2 = contenido de R2
â†’ Ambos van a ALU para sumar
```

### Escritura de Registros

```verilog
// Escritura en flanco positivo de CLK
always @(posedge CLK) begin
    if (REG_WRITE && WRITE_REG != 0) begin
        registers[WRITE_REG] <= WRITE_DATA
    end
end

// R0 NUNCA se escribe (WRITE_REG != 0)
// Escritura solo si REG_WRITE = 1
```

**Ejemplo**:
```assembly
ADDI R5, R0, 100  # R5 = 100

Durante WRITEBACK:
    WRITE_REG = 5 (Rt)
    WRITE_DATA = 100 (Immediate)
    REG_WRITE = 1

En prÃ³ximo flanco positivo:
    R5 <= 100
```

### ProtecciÃ³n de R0

```verilog
// OpciÃ³n 1: No escribir fÃ­sicamente
if (WRITE_REG != 0) begin
    registers[WRITE_REG] <= WRITE_DATA
end

// OpciÃ³n 2: Escribir pero forzar lectura a 0
READ_DATA_1 = (READ_REG_1 == 0) ? 32'h0 : registers[READ_REG_1]
```

**RecomendaciÃ³n**: OpciÃ³n 1 (no escribir) es mÃ¡s eficiente.

### Operaciones Hi/Lo

#### MULT/MULU (Escritura)
```verilog
always @(posedge CLK) begin
    if (HI_WRITE) begin
        Hi <= HI_IN   // Upper 32 bits
    end
    if (LO_WRITE) begin
        Lo <= LO_IN   // Lower 32 bits
    end
end
```

**Ejemplo**:
```assembly
ADDI R1, R0, 1000
ADDI R2, R0, 2000
MULT R1, R2         # Hi:Lo = 2,000,000

ALU calcula: 0x00000000_001E8480
HI_IN = 0x00000000
LO_IN = 0x001E8480
HI_WRITE = 1
LO_WRITE = 1

â†’ Hi = 0x00000000
â†’ Lo = 0x001E8480
```

#### MFHI/MFLO (Lectura)
```verilog
// Combinacional
HI_OUT = Hi
LO_OUT = Lo
```

**Ejemplo**:
```assembly
MFHI R3    # R3 = Hi
MFLO R4    # R4 = Lo

MUX Writeback selecciona HI_OUT o LO_OUT
WRITE_DATA = HI_OUT (para MFHI) o LO_OUT (para MFLO)
WRITE_REG = 3 (para MFHI) o 4 (para MFLO)
```

## ğŸš¨ IMPORTANTE: ModificaciÃ³n del Stack Pointer (R31/SP)

### âŒ NO Existe SeÃ±al Especial SP_INCREMENT

**CRÃTICO**: SP se modifica usando los **puertos normales** del Register File, NO mediante una seÃ±al especial.

### âœ… Mecanismo REAL de ModificaciÃ³n de SP

El Stack Pointer (R31) se trata como **cualquier otro registro** para escritura:

#### Para PUSH Rs (Decrementar SP)
```
Fase EXECUTE:
  READ_REG_1 = Rs              # Leer dato a guardar
  READ_REG_2 = 31              # Leer SP actual

  ALU:
    Operando A = READ_DATA_2   # SP actual
    Operando B = 4             # Constante
    OperaciÃ³n = SUB            # SP - 4
    RESULT = SP_nuevo

  Register File (mismo ciclo):
    WRITE_REG = 31             # Escribir a SP
    WRITE_DATA = ALU_RESULT    # Nuevo SP = SP - 4
    REG_WRITE = 1              # Habilitar escritura

Siguiente ciclo:
  Memory[SP_nuevo] = Rs        # Escribir dato a pila
```

**ConfiguraciÃ³n de seÃ±ales**:
```
READ_REG_1 = Rs         # Leer dato a guardar
READ_REG_2 = 31         # Leer SP actual
ALU_OP = SUB            # Calcular SP - 4
ALU_B = 4               # Constante 4
WRITE_REG = 31          # Escribir a SP
WRITE_DATA = ALU_RESULT # Nuevo SP = SP - 4
REG_WRITE = 1           # Habilitar escritura
```

#### Para POP Rt (Incrementar SP)
```
Ciclo 1 - Leer dato de memoria:
  READ_REG_2 = 31              # Leer SP
  ADDRESS = READ_DATA_2        # DirecciÃ³n = SP
  Memory[SP] â†’ dato            # Leer de memoria
  WRITE_REG = Rt               # Preparar escritura a Rt
  WRITE_DATA = MEMORY_DATA     # Dato leÃ­do

Ciclo 2 - Actualizar SP:
  READ_REG_2 = 31              # Leer SP otra vez

  ALU:
    Operando A = READ_DATA_2   # SP actual
    Operando B = 4             # Constante
    OperaciÃ³n = ADD            # SP + 4
    RESULT = SP_nuevo

  Register File:
    WRITE_REG = 31             # Escribir a SP
    WRITE_DATA = ALU_RESULT    # Nuevo SP = SP + 4
    REG_WRITE = 1
```

#### Para JR Rs (Salto + Incrementar SP)
```
Fase EXECUTE:
  READ_REG_1 = Rs              # Leer direcciÃ³n de salto
  READ_REG_2 = 31              # Leer SP simultÃ¡neamente

  Branch Control:
    PC_NEXT = READ_DATA_1      # Saltar a Rs

  ALU:
    Operando A = READ_DATA_2   # SP actual
    Operando B = 4             # Constante
    OperaciÃ³n = ADD            # SP + 4
    RESULT = SP_nuevo

  Register File:
    WRITE_REG = 31             # Escribir a SP
    WRITE_DATA = ALU_RESULT    # Nuevo SP = SP + 4
    REG_WRITE = 1
```

### Clave del DiseÃ±o

**NO existe seÃ±al especial como:**
- âŒ `SP_INCREMENT`
- âŒ `SP_DECREMENT`
- âŒ `SP_WRITE`

**Se usa:**
- âœ… `WRITE_REG = 31` (puerto normal)
- âœ… `WRITE_DATA = ALU_RESULT` (puerto normal)
- âœ… `REG_WRITE = 1` (seÃ±al normal de escritura)

**Ventaja**: No se necesita lÃ³gica especial en Register File para SP. Es solo otro registro que se escribe normalmente.

## PseudocÃ³digo Verilog

```verilog
module register_file(
    input wire [4:0] READ_REG_1,
    input wire [4:0] READ_REG_2,
    input wire [4:0] WRITE_REG,
    input wire [31:0] WRITE_DATA,
    input wire REG_WRITE,
    input wire CLK,
    input wire RESET,

    output wire [31:0] READ_DATA_1,
    output wire [31:0] READ_DATA_2,

    // Hi/Lo
    input wire [31:0] HI_IN,
    input wire [31:0] LO_IN,
    input wire HI_WRITE,
    input wire LO_WRITE,

    output wire [31:0] HI_OUT,
    output wire [31:0] LO_OUT
);

// 32 registros de propÃ³sito general (R0-R31)
reg [31:0] registers[31:1];  // R0 no existe fÃ­sicamente

// Registros especiales
reg [31:0] Hi;
reg [31:0] Lo;

// Lectura combinacional (dual-port)
assign READ_DATA_1 = (READ_REG_1 == 5'b00000) ? 32'h00000000 : registers[READ_REG_1];
assign READ_DATA_2 = (READ_REG_2 == 5'b00000) ? 32'h00000000 : registers[READ_REG_2];

assign HI_OUT = Hi;
assign LO_OUT = Lo;

// Escritura secuencial (single-port)
always @(posedge CLK) begin
    if (RESET) begin
        // Reset todos los registros (opcional)
        for (int i = 1; i < 32; i++)
            registers[i] <= 32'h00000000;
        Hi <= 32'h00000000;
        Lo <= 32'h00000000;
    end else begin
        // Escritura de registros generales
        if (REG_WRITE && WRITE_REG != 5'b00000) begin
            registers[WRITE_REG] <= WRITE_DATA;
        end

        // Escritura de Hi/Lo
        if (HI_WRITE) begin
            Hi <= HI_IN;
        end
        if (LO_WRITE) begin
            Lo <= LO_IN;
        end
    end
end

endmodule
```

## IntegraciÃ³n con Data Path

### Lectura (Fase EXECUTE)

```
Instruction Decoder extrae Rs, Rt de instrucciÃ³n
    â†“
READ_REG_1 = Rs (5 bits)
READ_REG_2 = Rt (5 bits)
    â†“
Register File lee combinacionalmente
    â†“
READ_DATA_1 â†’ ALU operando A
READ_DATA_2 â†’ MUX ALU_B â†’ ALU operando B (o Memory para SW)
```

### Escritura (Fase WRITEBACK)

```
MUX Writeback selecciona fuente:
    - ALU_RESULT (ADD/SUB/AND/OR/etc.)
    - MEMORY_DATA (LW)
    - HI_OUT (MFHI)
    - LO_OUT (MFLO)
    - PC+4 (para link en JAL, si existiera)
    â†“
WRITE_DATA = selecciÃ³n de MUX
    â†“
MUX Rd/Rt selecciona registro destino:
    - Rd (R-type: ADD, SUB, etc.)
    - Rt (I-type: ADDI, LW, etc.)
    â†“
WRITE_REG = Rd o Rt (5 bits)
    â†“
Control Unit activa REG_WRITE = 1
    â†“
En prÃ³ximo flanco CLK: registers[WRITE_REG] <= WRITE_DATA
```

## Casos de Prueba

### Test 1: Lectura/Escritura BÃ¡sica
```assembly
ADDI R1, R0, 10    # R1 = 10
ADDI R2, R0, 20    # R2 = 20
ADD R3, R1, R2     # R3 = R1 + R2 = 30
```

**VerificaciÃ³n**:
- R1 = 0x0000000A (10)
- R2 = 0x00000014 (20)
- R3 = 0x0000001E (30)

### Test 2: R0 Hardwired
```assembly
ADDI R0, R0, 100   # Intento escribir R0 (debe fallar)
ADD R1, R0, R0     # R1 = 0 + 0 = 0
```

**VerificaciÃ³n**:
- R0 = 0x00000000 (nunca cambia)
- R1 = 0x00000000

### Test 3: Hi/Lo con MULT
```assembly
ADDI R1, R0, 100
ADDI R2, R0, 200
MULT R1, R2        # Hi:Lo = 20,000
MFHI R3            # R3 = Hi = 0
MFLO R4            # R4 = Lo = 20,000
```

**VerificaciÃ³n**:
- R3 (Hi) = 0x00000000
- R4 (Lo) = 0x00004E20 (20,000)

### Test 4: Hi/Lo con DIV
```assembly
ADDI R1, R0, 17
ADDI R2, R0, 5
DIV R1, R2         # Lo = 3, Hi = 2
MFLO R3            # R3 = quotient = 3
MFHI R4            # R4 = remainder = 2
```

**VerificaciÃ³n**:
- R3 (Lo) = 0x00000003 (3)
- R4 (Hi) = 0x00000002 (2)

### Test 5: Lectura Dual SimultÃ¡nea
```assembly
ADDI R1, R0, 10
ADDI R2, R0, 20
ADD R3, R1, R2     # Lee R1 y R2 simultÃ¡neamente
```

**VerificaciÃ³n**:
- Durante EXECUTE, READ_DATA_1 = 10 y READ_DATA_2 = 20 al mismo tiempo

## AnÃ¡lisis de Correctitud

### âœ… ImplementaciÃ³n Correcta

SegÃºn anÃ¡lisis del cÃ³digo en s-mips.circ:
1. âœ… 32 registros implementados
2. âœ… R0 retorna siempre 0
3. âœ… Dual-port read funcional
4. âœ… Single-port write funcional
5. âœ… Hi/Lo implementados
6. âœ… Escritura controlada por CLK y REG_WRITE

### Puntos a Validar (Tests Pendientes)

1. âš ï¸ **R0 no escribible**: Verificar que escrituras a R0 se ignoran completamente
2. âš ï¸ **Hazard RAW**: Verificar si hay forwarding o si se requieren NOPs (Read-After-Write)
3. âš ï¸ **R31 como SP**: Verificar modificaciÃ³n correcta en PUSH/POP/JR

## Hazards (Riesgos de Pipeline)

### Read-After-Write (RAW) Hazard

```assembly
ADDI R1, R0, 10    # Ciclo 1: R1 escrito en WRITEBACK
ADD R2, R1, R0     # Ciclo 2: R1 leÃ­do en EXECUTE

Si pipeline no tiene forwarding:
    ADD puede leer valor viejo de R1 (antes de ADDI)
```

**SoluciÃ³n**:
- **Forwarding**: Pasar WRITE_DATA directamente a READ_DATA si WRITE_REG == READ_REG
- **Stall**: Detener pipeline hasta que escritura complete
- **NOP**: Insertar instrucciones NOP entre escritura y lectura

**Estado en S-MIPS**: âš ï¸ Verificar si implementa forwarding o requiere NOPs

## Performance

### Latencia de Lectura
- **0 ciclos** (combinacional)
- READ_DATA disponible inmediatamente despuÃ©s de cambiar READ_REG

### Latencia de Escritura
- **1 ciclo** (secuencial)
- Escritura efectiva en prÃ³ximo flanco positivo de CLK

### Throughput
- **2 lecturas/ciclo** (dual-port)
- **1 escritura/ciclo** (single-port)

## Problemas Conocidos

**Estado actual**: âœ… COMPLETO Y FUNCIONAL

**No hay problemas crÃ­ticos identificados**

### Mejoras Opcionales (No necesarias para aprobar)

1. **Forwarding interno**: Detectar RAW hazard y forward automÃ¡ticamente
2. **Triple-port read**: Permitir leer 3 registros simultÃ¡neamente (no requerido en S-MIPS)
3. **InicializaciÃ³n de registros**: Cargar valores iniciales en reset (opcional)

## Referencias

- [[Data Path]] - IntegraciÃ³n en datapath
- [[ALU]] - Destino de READ_DATA, fuente de Hi/Lo
- [[Instruction Decoder]] - Genera READ_REG_1/2, WRITE_REG
- [[Control Unit]] - Genera REG_WRITE
- DocumentaciÃ³n: `s-mips.pdf` - Arquitectura de registros
- TeorÃ­a: Patterson-Hennessy Cap. 4 - The Processor

---
**Ãšltima actualizaciÃ³n**: 2025-12-09
**Estado**: âœ… IMPLEMENTADO Y FUNCIONAL
**Prioridad**: âœ… COMPLETADO
**Tests ejecutados**: âš ï¸ Pendiente validaciÃ³n exhaustiva
