Fitter report for digital_synthesizer_v1_2
Mon Nov 30 22:18:01 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Nov 30 22:17:58 2020           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; digital_synthesizer_v1_2                        ;
; Top-level Entity Name           ; digital_synthesizer_v1                          ;
; Family                          ; Arria V                                         ;
; Device                          ; 5AGXFB5K4F40I3                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,393 / 158,500 ( 3 % )                         ;
; Total registers                 ; 4325                                            ;
; Total pins                      ; 99 / 872 ( 11 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 50,738 / 21,032,960 ( < 1 % )                   ;
; Total RAM Blocks                ; 20 / 2,054 ( < 1 % )                            ;
; Total DSP Blocks                ; 16 / 1,092 ( 1 % )                              ;
; Total HSSI RX PCSs              ; 0 / 36 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 36 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 36 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                      ; 0 / 52 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5AGXFB5K4F40I3                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                           ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[267]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[267]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[291]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[291]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[304]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[304]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[349]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[349]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[353]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[353]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[354]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[354]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[374]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[374]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[288]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[288]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[295]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[295]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[303]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[303]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[304]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[304]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[309]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[309]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[339]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[339]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[341]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[341]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[343]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[343]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[344]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[344]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[358]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[358]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[360]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[360]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[380]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[380]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[349]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[349]~DUPLICATE                                                                               ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFNumerator[337]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFNumerator[337]~DUPLICATE                                                                                 ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[601]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[601]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[602]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[602]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[604]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[604]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[606]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[606]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[607]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[607]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[223]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[223]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[234]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[234]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[235]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[235]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[236]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[236]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[237]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[237]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[238]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[238]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[240]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[240]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[248]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[248]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[250]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[250]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[256]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[256]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[300]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[300]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[309]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[309]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[343]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[343]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[357]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[357]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[358]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[358]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[361]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[361]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[48]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[48]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[53]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[53]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[67]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[67]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[92]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[92]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[96]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[96]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[103]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[103]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[123]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[123]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[128]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[128]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[137]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[137]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[144]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[144]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[192]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[192]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[196]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[196]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[203]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[203]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[211]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[211]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[217]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[217]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[226]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[226]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[228]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[228]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[232]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[232]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[233]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[233]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[234]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[234]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[237]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[237]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[248]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[248]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[253]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[253]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[254]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[254]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[272]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[272]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[278]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[278]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[279]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[279]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[285]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[285]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[288]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[288]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[289]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[289]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[328]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[328]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[331]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[331]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[348]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[348]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[355]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[355]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[357]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[357]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[358]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[358]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[360]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[360]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[361]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[361]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[366]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[366]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[372]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[372]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[375]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[375]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[420]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[420]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[425]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[425]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[481]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[481]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[484]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[484]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[501]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[501]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[522]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[522]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[549]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[549]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[555]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[555]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[557]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[557]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[562]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[562]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[565]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[565]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[566]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[566]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[570]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[570]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[575]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[575]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[582]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[582]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[596]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[596]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[604]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[604]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[610]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[610]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[637]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[637]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[639]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[639]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[648]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[648]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[650]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[650]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[657]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[657]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[660]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[660]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[668]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[668]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[686]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[686]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[703]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[703]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[705]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[705]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[708]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[708]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[711]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[711]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[715]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[715]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[716]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[716]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[724]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[724]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[752]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[752]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[753]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[753]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[758]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[758]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[759]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[759]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[762]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[762]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[763]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[763]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[765]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[765]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[778]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[778]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[780]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[780]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[782]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[782]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[844]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[844]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[855]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[855]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[857]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[857]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[890]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[890]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[891]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[891]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[893]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[893]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[907]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[907]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[916]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[916]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[933]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[933]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[975]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[975]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1002]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1002]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1003]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1003]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1024]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1024]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1031]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1031]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1056]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1056]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[101]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[101]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[192]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[192]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[195]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[195]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[198]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[198]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[240]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[240]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[241]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[241]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[243]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[243]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[246]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[246]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[249]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[249]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[250]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[250]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[299]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[299]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[398]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[398]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[432]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[432]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[433]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[433]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[485]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[485]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[487]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[487]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[497]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[497]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[530]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[530]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[531]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[531]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[532]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[532]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[533]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[533]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[534]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[534]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[535]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[535]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[536]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[536]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[537]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[537]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[538]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[538]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[539]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[539]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[540]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[540]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[541]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[541]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[542]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[542]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[544]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[544]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[545]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[545]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[548]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[548]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[643]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[643]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[685]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[685]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[689]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[689]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[695]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[695]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[702]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[702]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[721]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[721]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[728]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[728]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[740]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[740]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[745]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[745]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[778]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[778]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[782]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[782]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[820]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[820]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[832]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[832]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[835]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[835]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[848]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[848]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[865]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[865]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[866]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[866]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[870]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[870]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[871]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[871]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[880]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[880]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[891]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[891]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[893]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[893]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[902]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[902]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[915]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[915]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[916]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[916]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[920]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[920]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[923]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[923]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[949]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[949]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[960]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[960]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[963]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[963]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[967]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[967]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[968]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[968]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[972]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[972]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[977]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[977]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[979]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[979]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[983]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[983]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1012]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1012]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1013]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1013]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1015]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1015]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1018]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1018]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1022]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1022]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1026]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1026]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1027]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1027]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1028]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1028]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1034]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1034]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1040]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1040]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1052]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1052]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|a_fefifo_66e:fifo_state|b_full                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|a_fefifo_66e:fifo_state|b_full~DUPLICATE                                                                                                                ;                  ;                       ;
; signal_mux:signal_mux|sign_LFM_busy                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; signal_mux:signal_mux|sign_LFM_busy~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; signal_mux:signal_mux|sign_PSK_busy                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; signal_mux:signal_mux|sign_PSK_busy~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12078 ) ; 0.00 % ( 0 / 12078 )       ; 0.00 % ( 0 / 12078 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12078 ) ; 0.00 % ( 0 / 12078 )       ; 0.00 % ( 0 / 12078 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12078 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+------------------------------------------------------------------+-----------------------+-------+
; Resource                                                         ; Usage                 ; %     ;
+------------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 4,393 / 158,500       ; 3 %   ;
; ALMs needed [=A-B+C]                                             ; 4,393                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 4,946 / 158,500       ; 3 %   ;
;         [a] ALMs used for LUT logic and registers                ; 1,214                 ;       ;
;         [b] ALMs used for LUT logic                              ; 2,915                 ;       ;
;         [c] ALMs used for registers                              ; 817                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 604 / 158,500         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 51 / 158,500          ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 1                     ;       ;
;         [c] Due to LAB input limits                              ; 50                    ;       ;
;         [d] Due to virtual I/Os                                  ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Difficulty packing design                                        ; Low                   ;       ;
;                                                                  ;                       ;       ;
; Total LABs:  partially or completely used                        ; 638 / 15,850          ; 4 %   ;
;     -- Logic LABs                                                ; 638                   ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Combinational ALUT usage for logic                               ; 7,674                 ;       ;
;     -- 7 input functions                                         ; 44                    ;       ;
;     -- 6 input functions                                         ; 805                   ;       ;
;     -- 5 input functions                                         ; 413                   ;       ;
;     -- 4 input functions                                         ; 1,174                 ;       ;
;     -- <=3 input functions                                       ; 5,238                 ;       ;
; Combinational ALUT usage for route-throughs                      ; 989                   ;       ;
;                                                                  ;                       ;       ;
; Dedicated logic registers                                        ; 4,325                 ;       ;
;     -- By type:                                                  ;                       ;       ;
;         -- Primary logic registers                               ; 4,060 / 317,000       ; 1 %   ;
;         -- Secondary logic registers                             ; 265 / 317,000         ; < 1 % ;
;     -- By function:                                              ;                       ;       ;
;         -- Design implementation registers                       ; 4,068                 ;       ;
;         -- Routing optimization registers                        ; 257                   ;       ;
;                                                                  ;                       ;       ;
; Virtual pins                                                     ; 0                     ;       ;
; I/O pins                                                         ; 99 / 872              ; 11 %  ;
;     -- Clock pins                                                ; 1 / 36                ; 3 %   ;
;     -- Dedicated input pins                                      ; 0 / 83                ; 0 %   ;
;                                                                  ;                       ;       ;
; M10K blocks                                                      ; 20 / 2,054            ; < 1 % ;
; Total MLAB memory bits                                           ; 0                     ;       ;
; Total block memory bits                                          ; 50,738 / 21,032,960   ; < 1 % ;
; Total block memory implementation bits                           ; 204,800 / 21,032,960  ; < 1 % ;
;                                                                  ;                       ;       ;
; Total DSP Blocks                                                 ; 16 / 1,092            ; 1 %   ;
;                                                                  ;                       ;       ;
; Fractional PLLs                                                  ; 0 / 16                ; 0 %   ;
; Global signals                                                   ; 1                     ;       ;
;     -- Global clocks                                             ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                           ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 248               ; 0 %   ;
; SERDES Transmitters                                              ; 0 / 176               ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 176               ; 0 %   ;
; JTAGs                                                            ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                         ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 36                ; 0 %   ;
; HSSI PMA RX Deserializers                                        ; 0 / 36                ; 0 %   ;
; Standard TX PCSs                                                 ; 0 / 36                ; 0 %   ;
; HSSI PMA TX Serializers                                          ; 0 / 36                ; 0 %   ;
; Channel PLLs                                                     ; 0 / 36                ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 4                 ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.8% / 0.8% / 1.0%    ;       ;
; Peak interconnect usage (total/H/V)                              ; 15.5% / 15.2% / 16.3% ;       ;
; Maximum fan-out                                                  ; 4359                  ;       ;
; Highest non-global fan-out                                       ; 498                   ;       ;
; Total fan-out                                                    ; 42686                 ;       ;
; Average fan-out                                                  ; 3.23                  ;       ;
+------------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4393 / 158500 ( 3 % )  ; 0 / 158500 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 4393                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4946 / 158500 ( 3 % )  ; 0 / 158500 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 1214                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2915                   ; 0                              ;
;         [c] ALMs used for registers                         ; 817                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 604 / 158500 ( < 1 % ) ; 0 / 158500 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 51 / 158500 ( < 1 % )  ; 0 / 158500 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 50                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 638 / 15850 ( 4 % )    ; 0 / 15850 ( 0 % )              ;
;     -- Logic LABs                                           ; 638                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 7674                   ; 0                              ;
;     -- 7 input functions                                    ; 44                     ; 0                              ;
;     -- 6 input functions                                    ; 805                    ; 0                              ;
;     -- 5 input functions                                    ; 413                    ; 0                              ;
;     -- 4 input functions                                    ; 1174                   ; 0                              ;
;     -- <=3 input functions                                  ; 5238                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 989                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 4060 / 317000 ( 1 % )  ; 0 / 317000 ( 0 % )             ;
;         -- Secondary logic registers                        ; 265 / 317000 ( < 1 % ) ; 0 / 317000 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 4068                   ; 0                              ;
;         -- Routing optimization registers                   ; 257                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 99                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 50738                  ; 0                              ;
; Total block memory implementation bits                      ; 204800                 ; 0                              ;
; M10K block                                                  ; 20 / 2054 ( < 1 % )    ; 0 / 2054 ( 0 % )               ;
; DSP block                                                   ; 16 / 1092 ( 1 % )      ; 0 / 1092 ( 0 % )               ;
; Clock enable block                                          ; 1 / 352 ( < 1 % )      ; 0 / 352 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 43691                  ; 0                              ;
;     -- Registered Connections                               ; 12630                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 87                     ; 0                              ;
;     -- Output Ports                                         ; 12                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK            ; C6    ; 7A       ; 174          ; 137          ; 0            ; 4359                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; DEVIATION[0]   ; J16   ; 7C       ; 119          ; 137          ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[10]  ; AG15  ; 4C       ; 125          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[11]  ; B15   ; 7C       ; 121          ; 137          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[12]  ; AW13  ; 4C       ; 123          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[13]  ; AC15  ; 4C       ; 127          ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[14]  ; AU14  ; 4C       ; 127          ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[15]  ; AC16  ; 4C       ; 121          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[16]  ; AD16  ; 4C       ; 121          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[17]  ; AT15  ; 4C       ; 125          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[18]  ; AE15  ; 4C       ; 134          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[19]  ; AU13  ; 4C       ; 129          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[1]   ; P16   ; 7C       ; 125          ; 137          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[20]  ; AK16  ; 4D       ; 115          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[21]  ; AN15  ; 4C       ; 119          ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[2]   ; D15   ; 7C       ; 125          ; 137          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[3]   ; R16   ; 7C       ; 125          ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[4]   ; C15   ; 7C       ; 125          ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[5]   ; AT14  ; 4C       ; 127          ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[6]   ; AT13  ; 4C       ; 129          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[7]   ; AL18  ; 4D       ; 109          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[8]   ; AV13  ; 4C       ; 123          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[9]   ; AN14  ; 4C       ; 130          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[0]   ; AG14  ; 4C       ; 134          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[10]  ; AK14  ; 4C       ; 130          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[11]  ; AW15  ; 4C       ; 119          ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[12]  ; AU15  ; 4C       ; 125          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[13]  ; AV12  ; 4B       ; 137          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[14]  ; AH15  ; 4C       ; 125          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[15]  ; G14   ; 7C       ; 130          ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[16]  ; AW14  ; 4C       ; 119          ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[17]  ; AL14  ; 4C       ; 130          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[18]  ; AE16  ; 4C       ; 129          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[19]  ; AH12  ; 4B       ; 143          ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[1]   ; AK15  ; 4C       ; 123          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[20]  ; AL13  ; 4B       ; 139          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[21]  ; AE17  ; 4D       ; 117          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[22]  ; AD14  ; 4C       ; 127          ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[23]  ; AT12  ; 4B       ; 137          ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[24]  ; AU12  ; 4B       ; 137          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[25]  ; AF15  ; 4C       ; 129          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[26]  ; AL15  ; 4C       ; 123          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[27]  ; AH16  ; 4C       ; 121          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[28]  ; AP15  ; 4C       ; 119          ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[29]  ; AR13  ; 4B       ; 135          ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[2]   ; AM13  ; 4B       ; 139          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[30]  ; AW10  ; 4B       ; 139          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[31]  ; AG16  ; 4C       ; 121          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[3]   ; AD15  ; 4C       ; 134          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[4]   ; AE14  ; 4B       ; 135          ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[5]   ; AP14  ; 4C       ; 130          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[6]   ; AH13  ; 4B       ; 141          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[7]   ; AH14  ; 4C       ; 134          ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[8]   ; AE13  ; 4B       ; 135          ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[9]   ; AT11  ; 4B       ; 145          ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[0]  ; J11   ; 7B       ; 151          ; 137          ; 74           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[1]  ; K11   ; 7B       ; 151          ; 137          ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[2]  ; B7    ; 7A       ; 158          ; 137          ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[3]  ; D8    ; 7A       ; 160          ; 137          ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[4]  ; N7    ; 7A       ; 163          ; 137          ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RESET          ; B13   ; 7B       ; 137          ; 137          ; 51           ; 94                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGNAL_TYPE[0] ; M7    ; 7A       ; 163          ; 137          ; 40           ; 429                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGNAL_TYPE[1] ; F12   ; 7B       ; 145          ; 137          ; 34           ; 429                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGN_START_GEN ; E13   ; 7B       ; 137          ; 137          ; 17           ; 429                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[0]   ; G13   ; 7B       ; 135          ; 137          ; 74           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[1]   ; A13   ; 7B       ; 139          ; 137          ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[2]   ; H9    ; 7A       ; 156          ; 137          ; 74           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[3]   ; C12   ; 7B       ; 141          ; 137          ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[4]   ; J12   ; 7B       ; 143          ; 137          ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[5]   ; K13   ; 7B       ; 139          ; 137          ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[6]   ; H13   ; 7B       ; 135          ; 137          ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[7]   ; T14   ; 7C       ; 134          ; 137          ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[8]   ; R13   ; 7B       ; 143          ; 137          ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[9]   ; J13   ; 7B       ; 139          ; 137          ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[0]    ; C10   ; 7B       ; 153          ; 137          ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[10]   ; B10   ; 7B       ; 153          ; 137          ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[11]   ; G12   ; 7B       ; 145          ; 137          ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[12]   ; J10   ; 7B       ; 153          ; 137          ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[1]    ; F11   ; 7B       ; 149          ; 137          ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[2]    ; R11   ; 7B       ; 152          ; 137          ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[3]    ; R12   ; 7B       ; 152          ; 137          ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[4]    ; P12   ; 7B       ; 152          ; 137          ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[5]    ; T11   ; 7B       ; 152          ; 137          ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[6]    ; A11   ; 7B       ; 151          ; 137          ; 40           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[7]    ; H10   ; 7B       ; 153          ; 137          ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[8]    ; A10   ; 7B       ; 151          ; 137          ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[9]    ; N10   ; 7B       ; 155          ; 137          ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OUTPUT[0]  ; C8    ; 7A       ; 160          ; 137          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[10] ; E9    ; 7A       ; 161          ; 137          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[11] ; N12   ; 7B       ; 149          ; 137          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[1]  ; G9    ; 7A       ; 161          ; 137          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[2]  ; A8    ; 7A       ; 156          ; 137          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[3]  ; F9    ; 7A       ; 161          ; 137          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[4]  ; D9    ; 7A       ; 161          ; 137          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[5]  ; K9    ; 7A       ; 160          ; 137          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[6]  ; B9    ; 7A       ; 158          ; 137          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[7]  ; C9    ; 7A       ; 158          ; 137          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[8]  ; K6    ; 7A       ; 166          ; 137          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[9]  ; L9    ; 7A       ; 160          ; 137          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 3 / 48 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 12 / 48 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B2R      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; 7A       ; 17 / 48 ( 35 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 27 / 48 ( 56 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 8 / 32 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A6       ; 535        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 571        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 576        ; 7A             ; OUTPUT[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 575        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 592        ; 7B             ; T_PERIOD[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ; 591        ; 7B             ; T_PERIOD[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A12      ; 616        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 615        ; 7B             ; T_IMPULSE[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 621        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 653        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 688        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 687        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 699        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 700        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 715        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 720        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 719        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 729        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 730        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 763        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 777        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A27      ; 778        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A28      ; 824        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 823        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A30      ; 840        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A31      ; 841        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 842        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 843        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A34      ; 884        ; 8A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A35      ; 872        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A36      ; 891        ; 8A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A37      ; 886        ; 8A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A38      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 485        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 484        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ; --             ; VCCA_GXBR1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA10     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA14     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA20     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA21     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA22     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA24     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA25     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA26     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA27     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA29     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA31     ; 29         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA32     ; 28         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA34     ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA36     ; 42         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA37     ; 43         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 482        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 483        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 475        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AB9      ; 474        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AB10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB12     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB13     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB16     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB18     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB23     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 176        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB26     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB27     ; 152        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB28     ; 153        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB29     ; 142        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB30     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB33     ;            ; --             ; VCCA_GXBL1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB35     ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB38     ; 45         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB39     ; 44         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ; 481        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 480        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC6      ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; --             ; VCCH_GXBR0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC10     ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ; 382        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ; 376        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC15     ; 334        ; 4C             ; DEVIATION[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC16     ; 322        ; 4C             ; DEVIATION[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC18     ; 295        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 290        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC21     ; 264        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 259        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC24     ; 182        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC25     ; 177        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 156        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC29     ; 143        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC30     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC31     ; 55         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AC32     ; 54         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AC33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC34     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC35     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC36     ; 46         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC37     ; 47         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 478        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 479        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ; 473        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AD9      ; 472        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AD10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD11     ; 383        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 390        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 377        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ; 335        ; 4C             ; F_CARRIER[22]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ; 348        ; 4C             ; F_CARRIER[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD16     ; 323        ; 4C             ; DEVIATION[16]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD17     ; 294        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 296        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ; 291        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 265        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 258        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 224        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 206        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 207        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 183        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD26     ; 186        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD27     ; 157        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD28     ; 150        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD29     ; 122        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD31     ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD33     ;            ; --             ; VCCH_GXBL0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD34     ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD35     ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD38     ; 49         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD39     ; 48         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE1      ; 477        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 476        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AE6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE7      ;            ; --             ; VCCA_GXBR0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE9      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AE10     ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 417        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 391        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 353        ; 4B             ; F_CARRIER[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 352        ; 4B             ; F_CARRIER[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ; 349        ; 4C             ; DEVIATION[18]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE16     ; 340        ; 4C             ; F_CARRIER[18]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 316        ; 4D             ; F_CARRIER[21]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 297        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 282        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ; 256        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ; 236        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 225        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 212        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 180        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 187        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE27     ; 178        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE28     ; 151        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 123        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE31     ; 57         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AE32     ; 56         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AE33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE34     ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AE35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE36     ; 50         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE37     ; 51         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ; 470        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 471        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF7      ; 447        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AF8      ; 446        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AF9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF10     ; 416        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF12     ; 384        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 368        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF15     ; 341        ; 4C             ; F_CARRIER[25]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 317        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 298        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AF19     ; 283        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 257        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 237        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF24     ; 213        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 181        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF27     ; 179        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 144        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF33     ;            ; --             ; VCCA_GXBL0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF35     ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF38     ; 53         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF39     ; 52         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG1      ; 469        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ; 468        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG11     ; 388        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 385        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 369        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 346        ; 4C             ; F_CARRIER[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG15     ; 330        ; 4C             ; DEVIATION[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 324        ; 4C             ; F_CARRIER[31]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 302        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 299        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 272        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 266        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 260        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 246        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 234        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 214        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 188        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 184        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 174        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG28     ; 145        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG29     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AG30     ; 124        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG32     ; 83         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AG33     ; 82         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AG34     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AG35     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AG36     ; 58         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG37     ; 59         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ; 466        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ; 467        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH6      ; 420        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 426        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AH8      ; 427        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 422        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 414        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 389        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 366        ; 4B             ; F_CARRIER[19]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 364        ; 4B             ; F_CARRIER[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 347        ; 4C             ; F_CARRIER[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 331        ; 4C             ; F_CARRIER[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ; 325        ; 4C             ; F_CARRIER[27]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH17     ; 303        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 278        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 273        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 267        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 261        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 247        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 235        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 215        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 189        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 185        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 175        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 148        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH29     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH30     ; 125        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH31     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH38     ; 61         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH39     ; 60         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ1      ; 465        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ2      ; 464        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ6      ; 421        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 428        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ9      ; 423        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 415        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ12     ; 367        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ; 365        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ16     ; 310        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ18     ; 279        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ21     ; 250        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ25     ; 194        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ27     ; 162        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ; 149        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ31     ; 106        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ33     ; 104        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ34     ; 100        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ36     ; 62         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ37     ; 63         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ; 462        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK4      ; 463        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 418        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 429        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 438        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 406        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ; 407        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 394        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 374        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK14     ; 342        ; 4C             ; F_CARRIER[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ; 326        ; 4C             ; F_CARRIER[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK16     ; 311        ; 4D             ; DEVIATION[20]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ; 286        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK19     ; 276        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ; 268        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 251        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 242        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 226        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 210        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ; 195        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 202        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK27     ; 163        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK29     ; 146        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK30     ; 130        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK31     ; 107        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK32     ; 98         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK33     ; 105        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK34     ; 101        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK38     ; 65         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK39     ; 64         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL1      ; 461        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL2      ; 460        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL6      ; 419        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL7      ; 430        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 439        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL9      ; 398        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL10     ; 396        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 395        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL12     ; 375        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL13     ; 358        ; 4B             ; F_CARRIER[20]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL14     ; 343        ; 4C             ; F_CARRIER[17]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL15     ; 327        ; 4C             ; F_CARRIER[26]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL16     ; 314        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL17     ; 287        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL18     ; 300        ; 4D             ; DEVIATION[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL19     ; 277        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL20     ; 269        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL22     ; 243        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL23     ; 227        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL24     ; 211        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL26     ; 203        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL27     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL28     ; 154        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AL29     ; 147        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL30     ; 131        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL31     ; 114        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL32     ; 99         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL33     ; 108        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL34     ; 102        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL36     ; 66         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL37     ; 67         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM3      ; 458        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM4      ; 459        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM6      ; 424        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 431        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM9      ; 399        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM10     ; 397        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM12     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM13     ; 359        ; 4B             ; F_CARRIER[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AM14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM16     ; 315        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM18     ; 301        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM21     ; 254        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM25     ; 192        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM27     ; 170        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM28     ; 155        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM31     ; 115        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM33     ; 109        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM34     ; 103        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM35     ; 85         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AM36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM38     ; 69         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM39     ; 68         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN1      ; 457        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN2      ; 456        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN6      ; 425        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN7      ; 442        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN8      ; 432        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN9      ; 410        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN10     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN11     ; 378        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AN12     ; 362        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN13     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN14     ; 344        ; 4C             ; DEVIATION[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AN15     ; 318        ; 4C             ; DEVIATION[21]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AN16     ; 312        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN17     ; 304        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN19     ; 274        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN20     ; 262        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN21     ; 255        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN22     ; 238        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN23     ; 222        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN24     ; 218        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN25     ; 193        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN26     ; 190        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN27     ; 171        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN29     ; 140        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN30     ; 138        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN31     ; 118        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN32     ; 110        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN33     ; 94         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN34     ; 96         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN36     ; 70         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN37     ; 71         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP3      ; 454        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP4      ; 455        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP6      ; 444        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 443        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP8      ; 433        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP9      ; 411        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP10     ; 392        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP11     ; 379        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP12     ; 363        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP13     ; 350        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP14     ; 345        ; 4C             ; F_CARRIER[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AP15     ; 319        ; 4C             ; F_CARRIER[28]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AP16     ; 313        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP17     ; 305        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP18     ; 292        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP19     ; 275        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP20     ; 263        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP22     ; 239        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP23     ; 223        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP24     ; 219        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP26     ; 191        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP27     ; 166        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 158        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP29     ; 141        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP30     ; 139        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 119        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 111        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP33     ; 95         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP34     ; 97         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP38     ; 73         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP39     ; 72         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR1      ; 453        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR2      ; 452        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR6      ; 445        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR7      ; 436        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR9      ; 413        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR10     ; 393        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR12     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR13     ; 351        ; 4B             ; F_CARRIER[29]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AR14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR16     ; 306        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR18     ; 293        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR21     ; 244        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR25     ; 198        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR27     ; 167        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR28     ; 159        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR30     ; 132        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR31     ; 120        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR33     ; 91         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AR34     ; 89         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AR35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR36     ; 74         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR37     ; 75         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT3      ; 450        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT4      ; 451        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT6      ; 434        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT7      ; 437        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT8      ; 412        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT9      ; 386        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT10     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT11     ; 372        ; 4B             ; F_CARRIER[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT12     ; 354        ; 4B             ; F_CARRIER[23]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT13     ; 338        ; 4C             ; DEVIATION[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT14     ; 336        ; 4C             ; DEVIATION[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT15     ; 332        ; 4C             ; DEVIATION[17]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT16     ; 307        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT17     ; 288        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT19     ; 281        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT20     ; 248        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT21     ; 245        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT22     ; 228        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT23     ; 220        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT24     ; 208        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT25     ; 199        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT26     ; 196        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT27     ; 168        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT29     ; 136        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT30     ; 133        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT31     ; 121        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT32     ; 112        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT33     ; 87         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AT34     ; 84         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AT35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT38     ; 77         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT39     ; 76         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU1      ; 449        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU2      ; 448        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU6      ; 435        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU7      ; 408        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU8      ; 409        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU9      ; 387        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU10     ; 370        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU11     ; 373        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU12     ; 355        ; 4B             ; F_CARRIER[24]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU13     ; 339        ; 4C             ; DEVIATION[19]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU14     ; 337        ; 4C             ; DEVIATION[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU15     ; 333        ; 4C             ; F_CARRIER[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU16     ; 308        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU17     ; 289        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU18     ; 280        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU19     ; 252        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU20     ; 249        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU22     ; 229        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU23     ; 221        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU24     ; 209        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU26     ; 197        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU27     ; 169        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU28     ; 160        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU29     ; 137        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU30     ; 134        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU31     ; 126        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU32     ; 113        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU33     ; 92         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AU34     ; 90         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AU35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU36     ; 78         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU37     ; 79         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AV4      ; 440        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV6      ; 403        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV7      ; 402        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV9      ; 380        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV10     ; 371        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV12     ; 356        ; 4B             ; F_CARRIER[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AV13     ; 328        ; 4C             ; DEVIATION[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AV14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AV16     ; 309        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV18     ; 270        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV19     ; 253        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV21     ; 232        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV22     ; 230        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV24     ; 205        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV25     ; 204        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV27     ; 172        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV28     ; 161        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV30     ; 135        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV31     ; 127        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV33     ; 93         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AV34     ; 86         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AV35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AW2      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW4      ; 441        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW5      ; 405        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW6      ; 404        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW7      ; 400        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW8      ; 401        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW9      ; 381        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW10     ; 360        ; 4B             ; F_CARRIER[30]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW11     ; 361        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW12     ; 357        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW13     ; 329        ; 4C             ; DEVIATION[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW14     ; 320        ; 4C             ; F_CARRIER[16]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW15     ; 321        ; 4C             ; F_CARRIER[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW16     ; 285        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW17     ; 284        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW18     ; 271        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW19     ; 240        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW20     ; 241        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW21     ; 233        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW22     ; 231        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW23     ; 216        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW24     ; 217        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW25     ; 200        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW26     ; 201        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW27     ; 173        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW28     ; 165        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW29     ; 164        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW30     ; 128        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW31     ; 129        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW32     ; 117        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW33     ; 116        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW34     ; 88         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AW35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AW36     ; 81         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW37     ; 80         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ; 526        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 527        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 536        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 572        ; 7A             ; NUM_OF_IMP[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 573        ; 7A             ; OUTPUT[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B10      ; 583        ; 7B             ; T_PERIOD[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B12      ; 611        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 622        ; 7B             ; RESET                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 654        ; 7C             ; DEVIATION[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 663        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 685        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 716        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 723        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 743        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 764        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B27      ; 791        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ; 819        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 835        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B31      ; 839        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B33      ; 844        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B34      ; 871        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B35      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B38      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B39      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 525        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 524        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 531        ; 7A             ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ; 541        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 567        ; 7A             ; OUTPUT[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 574        ; 7A             ; OUTPUT[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ; 584        ; 7B             ; T_PERIOD[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C11      ; 599        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 612        ; 7B             ; T_IMPULSE[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C14      ; 623        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 645        ; 7C             ; DEVIATION[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 664        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 671        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 686        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 695        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 707        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C22      ; 724        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 731        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 744        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 771        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C27      ; 792        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C28      ; 807        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C29      ; 820        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C30      ; 836        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C31      ; 847        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 849        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 873        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C34      ; 879        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C36      ; 2          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C37      ; 3          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 522        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 523        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 532        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 542        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 568        ; 7A             ; NUM_OF_IMP[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D9       ; 563        ; 7A             ; OUTPUT[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D11      ; 600        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 603        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 619        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 624        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 646        ; 7C             ; DEVIATION[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D16      ; 655        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 672        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 696        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 708        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 713        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D23      ; 732        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ; 747        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 767        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D26      ; 772        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D27      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D28      ; 808        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D29      ; 832        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D30      ; 831        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 848        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D32      ; 850        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D33      ; 874        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 880        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D35      ; 885        ; 8A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D38      ; 5          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D39      ; 4          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 521        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 520        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 539        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 540        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E9       ; 564        ; 7A             ; OUTPUT[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 579        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E12      ; 604        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 620        ; 7B             ; SIGN_START_GEN                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E15      ; 639        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 656        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 679        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ; 714        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 727        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ; 748        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ; 768        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 793        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E28      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E30      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E31      ; 837        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E33      ; 881        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E34      ; 867        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E36      ; 6          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E37      ; 7          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 518        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 519        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 533        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 537        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ; 543        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 565        ; 7A             ; OUTPUT[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 580        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 597        ; 7B             ; T_PERIOD[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F12      ; 605        ; 7B             ; SIGNAL_TYPE[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ; 631        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 640        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F17      ; 667        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F18      ; 680        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 691        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 703        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 728        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F23      ; 739        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F24      ; 751        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 783        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F27      ; 794        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F28      ; 809        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F29      ; 817        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F30      ; 833        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F31      ; 838        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F32      ; 877        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F33      ; 882        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F34      ; 868        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F35      ; 889        ; 8A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F38      ; 9          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F39      ; 8          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 517        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 516        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 534        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 538        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 544        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 566        ; 7A             ; OUTPUT[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G11      ; 598        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; G12      ; 606        ; 7B             ; T_PERIOD[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 625        ; 7B             ; T_IMPULSE[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ; 632        ; 7C             ; F_CARRIER[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G15      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G16      ; 651        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 668        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ; 692        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G20      ; 704        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 711        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G23      ; 740        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 752        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G25      ; 757        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G26      ; 784        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G27      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G28      ; 810        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G29      ; 818        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G30      ; 834        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G31      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G32      ; 878        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G34      ; 875        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G36      ; 10         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G37      ; 11         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 514        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 515        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 547        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 577        ; 7A             ; T_IMPULSE[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 585        ; 7B             ; T_PERIOD[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 609        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 626        ; 7B             ; T_IMPULSE[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H15      ; 649        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 652        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H18      ; 681        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ; 712        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ; 726        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; H23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H24      ; 753        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H25      ; 758        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H27      ; 789        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H28      ; 805        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H30      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H31      ; 845        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H33      ; 870        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; H34      ; 876        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H35      ; 883        ; 8A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H38      ; 13         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H39      ; 12         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 513        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 512        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J6       ; 548        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 550        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; J8       ; 545        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 578        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 586        ; 7B             ; T_PERIOD[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J11      ; 593        ; 7B             ; NUM_OF_IMP[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ; 610        ; 7B             ; T_IMPULSE[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J13      ; 617        ; 7B             ; T_IMPULSE[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ; 641        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 650        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 657        ; 7C             ; DEVIATION[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J17      ; 665        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 682        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 693        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 697        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ; 717        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 725        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J23      ; 749        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J24      ; 754        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J26      ; 781        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 790        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J28      ; 806        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J29      ; 813        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J30      ; 829        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J31      ; 846        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J32      ; 853        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J33      ; 869        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J34      ; 857        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J36      ; 14         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J37      ; 15         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 510        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 511        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 551        ; 7A             ; OUTPUT[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K7       ; 549        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 546        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 569        ; 7A             ; OUTPUT[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K11      ; 594        ; 7B             ; NUM_OF_IMP[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K12      ; 601        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 618        ; 7B             ; T_IMPULSE[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K14      ; 642        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K16      ; 658        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 666        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 673        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 694        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 698        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 718        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K23      ; 750        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K24      ; 765        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K25      ; 773        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K26      ; 782        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K27      ; 797        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K28      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K29      ; 814        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K30      ; 830        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K31      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K32      ; 854        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K34      ; 858        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K35      ; 888        ; 8A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K38      ; 17         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K39      ; 16         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L1       ; 509        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 508        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L6       ; 552        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L7       ; 557        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 570        ; 7A             ; OUTPUT[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L10      ; 561        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ; 602        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ; 633        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ; 674        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L19      ; 689        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 733        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L24      ; 766        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L25      ; 774        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; L26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L27      ; 798        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L28      ; 803        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L30      ; 825        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L31      ; 861        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L33      ; 859        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L34      ; 865        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L36      ; 18         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L37      ; 19         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 506        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 507        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 558        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 559        ; 7A             ; SIGNAL_TYPE[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 553        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M10      ; 562        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 582        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 595        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ; 613        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M14      ; 629        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M15      ; 634        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M16      ; 647        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M17      ; 661        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M19      ; 690        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M20      ; 705        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M21      ; 709        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M22      ; 734        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M23      ; 745        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M24      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 785        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M26      ; 779        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M27      ; 799        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M28      ; 804        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M29      ; 815        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M30      ; 826        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M31      ; 862        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M32      ; 855        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M33      ; 860        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M34      ; 866        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M35      ; 890        ; 8A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M38      ; 21         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M39      ; 20         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ; 505        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 504        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 530        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 560        ; 7A             ; NUM_OF_IMP[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ; 554        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 581        ; 7B             ; T_PERIOD[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; N12      ; 596        ; 7B             ; OUTPUT[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N13      ; 614        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N14      ; 630        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N15      ; 637        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N16      ; 648        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ; 662        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N18      ; 659        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N19      ; 683        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N20      ; 706        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N21      ; 710        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N22      ; 735        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N23      ; 746        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N24      ; 759        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N25      ; 786        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N26      ; 780        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N27      ; 800        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N28      ; 801        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N29      ; 816        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N30      ; 827        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N31      ; 851        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N32      ; 856        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N33      ; 864        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N34      ; 863        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N36      ; 22         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N37      ; 23         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 498        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 499        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P9       ; 556        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ; 555        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P12      ; 587        ; 7B             ; T_PERIOD[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ; 607        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ; 638        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P16      ; 643        ; 7C             ; DEVIATION[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ; 660        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P19      ; 684        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ; 736        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ; 760        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P25      ; 769        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P27      ; 787        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P28      ; 802        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P30      ; 828        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P31      ; 852        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P34      ; 887        ; 8A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P35      ; 892        ; 8A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P38      ; 25         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P39      ; 24         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R1       ; 497        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 496        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCL_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCH_GXBR2                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R11      ; 589        ; 7B             ; T_PERIOD[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 588        ; 7B             ; T_PERIOD[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ; 608        ; 7B             ; T_IMPULSE[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R14      ; 627        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 635        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R16      ; 644        ; 7C             ; DEVIATION[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R17      ; 669        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R18      ; 677        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R19      ; 675        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R20      ; 701        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R21      ; 721        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R22      ; 737        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R23      ; 741        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R24      ; 761        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R25      ; 770        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R26      ; 775        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R27      ; 788        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R28      ; 795        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R29      ; 811        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R30      ; 821        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R31      ; 822        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; R32      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R33      ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R35      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R36      ; 30         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R37      ; 31         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 494        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 495        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCT_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 529        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 528        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 590        ; 7B             ; T_PERIOD[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T12      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T13      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T14      ; 628        ; 7C             ; T_IMPULSE[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 636        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T16      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T17      ; 670        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ; 678        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; T19      ; 676        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T20      ; 702        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T21      ; 722        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T22      ; 738        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T23      ; 742        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T24      ; 762        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T25      ; 756        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T26      ; 755        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T27      ; 776        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T28      ; 796        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T29      ; 812        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T30      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T31      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T33      ;            ; --             ; VCCH_GXBL2                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T34      ;            ; --             ; VCCL_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T35      ;            ; --             ; VCCL_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T38      ; 33         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T39      ; 32         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U1       ; 493        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 492        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCT_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ;            ; --             ; VCCA_GXBR2                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U26      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U29      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U31      ; 1          ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U32      ; 0          ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U34      ;            ; --             ; VCCT_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U36      ; 34         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U37      ; 35         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 490        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 491        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 503        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V9       ; 502        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V19      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V25      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V29      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V31      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V33      ;            ; --             ; VCCA_GXBL2                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V35      ;            ; --             ; VCCT_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V38      ; 37         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V39      ; 36         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 489        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 488        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --             ; VCCH_GXBR1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W16      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W18      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W22      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W28      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W30      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W31      ; 27         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W32      ; 26         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W34      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W35      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W36      ; 38         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W37      ; 39         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 486        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 487        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ; 501        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; Y9       ; 500        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y27      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y29      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y33      ;            ; --             ; VCCH_GXBL1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y34      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y35      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y38      ; 41         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y39      ; 40         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; OUTPUT[0]      ; Incomplete set of assignments ;
; OUTPUT[1]      ; Incomplete set of assignments ;
; OUTPUT[2]      ; Incomplete set of assignments ;
; OUTPUT[3]      ; Incomplete set of assignments ;
; OUTPUT[4]      ; Incomplete set of assignments ;
; OUTPUT[5]      ; Incomplete set of assignments ;
; OUTPUT[6]      ; Incomplete set of assignments ;
; OUTPUT[7]      ; Incomplete set of assignments ;
; OUTPUT[8]      ; Incomplete set of assignments ;
; OUTPUT[9]      ; Incomplete set of assignments ;
; OUTPUT[10]     ; Incomplete set of assignments ;
; OUTPUT[11]     ; Incomplete set of assignments ;
; CLK            ; Incomplete set of assignments ;
; RESET          ; Incomplete set of assignments ;
; SIGNAL_TYPE[1] ; Incomplete set of assignments ;
; SIGN_START_GEN ; Incomplete set of assignments ;
; SIGNAL_TYPE[0] ; Incomplete set of assignments ;
; T_IMPULSE[0]   ; Incomplete set of assignments ;
; T_IMPULSE[1]   ; Incomplete set of assignments ;
; T_IMPULSE[2]   ; Incomplete set of assignments ;
; T_IMPULSE[3]   ; Incomplete set of assignments ;
; T_IMPULSE[4]   ; Incomplete set of assignments ;
; T_IMPULSE[5]   ; Incomplete set of assignments ;
; T_IMPULSE[6]   ; Incomplete set of assignments ;
; T_IMPULSE[7]   ; Incomplete set of assignments ;
; T_IMPULSE[8]   ; Incomplete set of assignments ;
; T_IMPULSE[9]   ; Incomplete set of assignments ;
; T_PERIOD[0]    ; Incomplete set of assignments ;
; T_PERIOD[1]    ; Incomplete set of assignments ;
; T_PERIOD[2]    ; Incomplete set of assignments ;
; T_PERIOD[3]    ; Incomplete set of assignments ;
; T_PERIOD[4]    ; Incomplete set of assignments ;
; T_PERIOD[5]    ; Incomplete set of assignments ;
; T_PERIOD[6]    ; Incomplete set of assignments ;
; T_PERIOD[7]    ; Incomplete set of assignments ;
; T_PERIOD[8]    ; Incomplete set of assignments ;
; T_PERIOD[9]    ; Incomplete set of assignments ;
; T_PERIOD[10]   ; Incomplete set of assignments ;
; T_PERIOD[11]   ; Incomplete set of assignments ;
; T_PERIOD[12]   ; Incomplete set of assignments ;
; NUM_OF_IMP[0]  ; Incomplete set of assignments ;
; NUM_OF_IMP[1]  ; Incomplete set of assignments ;
; NUM_OF_IMP[2]  ; Incomplete set of assignments ;
; NUM_OF_IMP[3]  ; Incomplete set of assignments ;
; NUM_OF_IMP[4]  ; Incomplete set of assignments ;
; DEVIATION[1]   ; Incomplete set of assignments ;
; DEVIATION[0]   ; Incomplete set of assignments ;
; DEVIATION[3]   ; Incomplete set of assignments ;
; DEVIATION[2]   ; Incomplete set of assignments ;
; DEVIATION[4]   ; Incomplete set of assignments ;
; DEVIATION[5]   ; Incomplete set of assignments ;
; F_CARRIER[2]   ; Incomplete set of assignments ;
; F_CARRIER[1]   ; Incomplete set of assignments ;
; F_CARRIER[0]   ; Incomplete set of assignments ;
; DEVIATION[7]   ; Incomplete set of assignments ;
; DEVIATION[6]   ; Incomplete set of assignments ;
; F_CARRIER[3]   ; Incomplete set of assignments ;
; F_CARRIER[4]   ; Incomplete set of assignments ;
; DEVIATION[9]   ; Incomplete set of assignments ;
; DEVIATION[8]   ; Incomplete set of assignments ;
; F_CARRIER[5]   ; Incomplete set of assignments ;
; F_CARRIER[6]   ; Incomplete set of assignments ;
; F_CARRIER[7]   ; Incomplete set of assignments ;
; DEVIATION[11]  ; Incomplete set of assignments ;
; DEVIATION[10]  ; Incomplete set of assignments ;
; F_CARRIER[8]   ; Incomplete set of assignments ;
; F_CARRIER[9]   ; Incomplete set of assignments ;
; DEVIATION[13]  ; Incomplete set of assignments ;
; DEVIATION[12]  ; Incomplete set of assignments ;
; F_CARRIER[22]  ; Incomplete set of assignments ;
; F_CARRIER[21]  ; Incomplete set of assignments ;
; F_CARRIER[20]  ; Incomplete set of assignments ;
; F_CARRIER[12]  ; Incomplete set of assignments ;
; F_CARRIER[14]  ; Incomplete set of assignments ;
; F_CARRIER[13]  ; Incomplete set of assignments ;
; F_CARRIER[10]  ; Incomplete set of assignments ;
; F_CARRIER[11]  ; Incomplete set of assignments ;
; F_CARRIER[19]  ; Incomplete set of assignments ;
; F_CARRIER[18]  ; Incomplete set of assignments ;
; F_CARRIER[17]  ; Incomplete set of assignments ;
; F_CARRIER[15]  ; Incomplete set of assignments ;
; F_CARRIER[16]  ; Incomplete set of assignments ;
; DEVIATION[15]  ; Incomplete set of assignments ;
; DEVIATION[14]  ; Incomplete set of assignments ;
; DEVIATION[20]  ; Incomplete set of assignments ;
; DEVIATION[19]  ; Incomplete set of assignments ;
; DEVIATION[18]  ; Incomplete set of assignments ;
; DEVIATION[16]  ; Incomplete set of assignments ;
; DEVIATION[17]  ; Incomplete set of assignments ;
; DEVIATION[21]  ; Incomplete set of assignments ;
; F_CARRIER[23]  ; Incomplete set of assignments ;
; F_CARRIER[24]  ; Incomplete set of assignments ;
; F_CARRIER[25]  ; Incomplete set of assignments ;
; F_CARRIER[26]  ; Incomplete set of assignments ;
; F_CARRIER[27]  ; Incomplete set of assignments ;
; F_CARRIER[28]  ; Incomplete set of assignments ;
; F_CARRIER[29]  ; Incomplete set of assignments ;
; F_CARRIER[30]  ; Incomplete set of assignments ;
; F_CARRIER[31]  ; Incomplete set of assignments ;
; OUTPUT[0]      ; Missing location assignment   ;
; OUTPUT[1]      ; Missing location assignment   ;
; OUTPUT[2]      ; Missing location assignment   ;
; OUTPUT[3]      ; Missing location assignment   ;
; OUTPUT[4]      ; Missing location assignment   ;
; OUTPUT[5]      ; Missing location assignment   ;
; OUTPUT[6]      ; Missing location assignment   ;
; OUTPUT[7]      ; Missing location assignment   ;
; OUTPUT[8]      ; Missing location assignment   ;
; OUTPUT[9]      ; Missing location assignment   ;
; OUTPUT[10]     ; Missing location assignment   ;
; OUTPUT[11]     ; Missing location assignment   ;
; RESET          ; Missing location assignment   ;
; SIGNAL_TYPE[1] ; Missing location assignment   ;
; SIGN_START_GEN ; Missing location assignment   ;
; SIGNAL_TYPE[0] ; Missing location assignment   ;
; T_IMPULSE[0]   ; Missing location assignment   ;
; T_IMPULSE[1]   ; Missing location assignment   ;
; T_IMPULSE[2]   ; Missing location assignment   ;
; T_IMPULSE[3]   ; Missing location assignment   ;
; T_IMPULSE[4]   ; Missing location assignment   ;
; T_IMPULSE[5]   ; Missing location assignment   ;
; T_IMPULSE[6]   ; Missing location assignment   ;
; T_IMPULSE[7]   ; Missing location assignment   ;
; T_IMPULSE[8]   ; Missing location assignment   ;
; T_IMPULSE[9]   ; Missing location assignment   ;
; T_PERIOD[0]    ; Missing location assignment   ;
; T_PERIOD[1]    ; Missing location assignment   ;
; T_PERIOD[2]    ; Missing location assignment   ;
; T_PERIOD[3]    ; Missing location assignment   ;
; T_PERIOD[4]    ; Missing location assignment   ;
; T_PERIOD[5]    ; Missing location assignment   ;
; T_PERIOD[6]    ; Missing location assignment   ;
; T_PERIOD[7]    ; Missing location assignment   ;
; T_PERIOD[8]    ; Missing location assignment   ;
; T_PERIOD[9]    ; Missing location assignment   ;
; T_PERIOD[10]   ; Missing location assignment   ;
; T_PERIOD[11]   ; Missing location assignment   ;
; T_PERIOD[12]   ; Missing location assignment   ;
; NUM_OF_IMP[0]  ; Missing location assignment   ;
; NUM_OF_IMP[1]  ; Missing location assignment   ;
; NUM_OF_IMP[2]  ; Missing location assignment   ;
; NUM_OF_IMP[3]  ; Missing location assignment   ;
; NUM_OF_IMP[4]  ; Missing location assignment   ;
; DEVIATION[1]   ; Missing location assignment   ;
; DEVIATION[0]   ; Missing location assignment   ;
; DEVIATION[3]   ; Missing location assignment   ;
; DEVIATION[2]   ; Missing location assignment   ;
; DEVIATION[4]   ; Missing location assignment   ;
; DEVIATION[5]   ; Missing location assignment   ;
; F_CARRIER[2]   ; Missing location assignment   ;
; F_CARRIER[1]   ; Missing location assignment   ;
; F_CARRIER[0]   ; Missing location assignment   ;
; DEVIATION[7]   ; Missing location assignment   ;
; DEVIATION[6]   ; Missing location assignment   ;
; F_CARRIER[3]   ; Missing location assignment   ;
; F_CARRIER[4]   ; Missing location assignment   ;
; DEVIATION[9]   ; Missing location assignment   ;
; DEVIATION[8]   ; Missing location assignment   ;
; F_CARRIER[5]   ; Missing location assignment   ;
; F_CARRIER[6]   ; Missing location assignment   ;
; F_CARRIER[7]   ; Missing location assignment   ;
; DEVIATION[11]  ; Missing location assignment   ;
; DEVIATION[10]  ; Missing location assignment   ;
; F_CARRIER[8]   ; Missing location assignment   ;
; F_CARRIER[9]   ; Missing location assignment   ;
; DEVIATION[13]  ; Missing location assignment   ;
; DEVIATION[12]  ; Missing location assignment   ;
; F_CARRIER[22]  ; Missing location assignment   ;
; F_CARRIER[21]  ; Missing location assignment   ;
; F_CARRIER[20]  ; Missing location assignment   ;
; F_CARRIER[12]  ; Missing location assignment   ;
; F_CARRIER[14]  ; Missing location assignment   ;
; F_CARRIER[13]  ; Missing location assignment   ;
; F_CARRIER[10]  ; Missing location assignment   ;
; F_CARRIER[11]  ; Missing location assignment   ;
; F_CARRIER[19]  ; Missing location assignment   ;
; F_CARRIER[18]  ; Missing location assignment   ;
; F_CARRIER[17]  ; Missing location assignment   ;
; F_CARRIER[15]  ; Missing location assignment   ;
; F_CARRIER[16]  ; Missing location assignment   ;
; DEVIATION[15]  ; Missing location assignment   ;
; DEVIATION[14]  ; Missing location assignment   ;
; DEVIATION[20]  ; Missing location assignment   ;
; DEVIATION[19]  ; Missing location assignment   ;
; DEVIATION[18]  ; Missing location assignment   ;
; DEVIATION[16]  ; Missing location assignment   ;
; DEVIATION[17]  ; Missing location assignment   ;
; DEVIATION[21]  ; Missing location assignment   ;
; F_CARRIER[23]  ; Missing location assignment   ;
; F_CARRIER[24]  ; Missing location assignment   ;
; F_CARRIER[25]  ; Missing location assignment   ;
; F_CARRIER[26]  ; Missing location assignment   ;
; F_CARRIER[27]  ; Missing location assignment   ;
; F_CARRIER[28]  ; Missing location assignment   ;
; F_CARRIER[29]  ; Missing location assignment   ;
; F_CARRIER[30]  ; Missing location assignment   ;
; F_CARRIER[31]  ; Missing location assignment   ;
+----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                               ; Entity Name            ; Library Name ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |digital_synthesizer_v1                               ; 4393.0 (0.5)         ; 4945.0 (0.5)                     ; 602.5 (0.0)                                       ; 50.5 (0.0)                       ; 0.0 (0.0)            ; 7674 (1)            ; 4325 (0)                  ; 0 (0)         ; 50738             ; 20    ; 16         ; 99   ; 0            ; |digital_synthesizer_v1                                                                                                                                                                                                                           ; digital_synthesizer_v1 ; work         ;
;    |LFM_phase_accum:LFM_phase_accum|                  ; 867.5 (867.5)        ; 948.2 (948.2)                    ; 110.2 (110.2)                                     ; 29.5 (29.5)                      ; 0.0 (0.0)            ; 1380 (1380)         ; 553 (553)                 ; 0 (0)         ; 0                 ; 0     ; 9          ; 0    ; 0            ; |digital_synthesizer_v1|LFM_phase_accum:LFM_phase_accum                                                                                                                                                                                           ; LFM_phase_accum        ; work         ;
;    |PSK_phase_accum:PSK_phase_accum|                  ; 332.8 (332.8)        ; 387.4 (387.4)                    ; 60.0 (60.0)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 552 (552)           ; 369 (369)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |digital_synthesizer_v1|PSK_phase_accum:PSK_phase_accum                                                                                                                                                                                           ; PSK_phase_accum        ; work         ;
;    |ROM:ROM|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM                                                                                                                                                                                                                   ; ROM                    ; work         ;
;       |altsyncram:altsyncram_component|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM|altsyncram:altsyncram_component                                                                                                                                                                                   ; altsyncram             ; work         ;
;          |altsyncram_ehj1:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated                                                                                                                                                    ; altsyncram_ehj1        ; work         ;
;    |div1:div1_LFM|                                    ; 327.9 (0.0)          ; 341.2 (0.0)                      ; 14.4 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 654 (0)             ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_LFM                                                                                                                                                                                                             ; div1                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 327.9 (0.0)          ; 341.2 (0.0)                      ; 14.4 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 654 (0)             ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_LFM|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_gvu:auto_generated|              ; 327.9 (0.0)          ; 341.2 (0.0)                      ; 14.4 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 654 (0)             ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated                                                                                                                                               ; lpm_divide_gvu         ; work         ;
;             |sign_div_unsign_eai:divider|             ; 327.9 (0.0)          ; 341.2 (0.0)                      ; 14.4 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 654 (0)             ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider                                                                                                                   ; sign_div_unsign_eai    ; work         ;
;                |alt_u_div_1ff:divider|                ; 327.9 (327.9)        ; 341.2 (341.2)                    ; 14.4 (14.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 654 (654)           ; 197 (197)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider                                                                                             ; alt_u_div_1ff          ; work         ;
;    |div1:div1_PSK|                                    ; 326.4 (0.0)          ; 337.7 (0.0)                      ; 12.1 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 653 (0)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_PSK                                                                                                                                                                                                             ; div1                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 326.4 (0.0)          ; 337.7 (0.0)                      ; 12.1 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 653 (0)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_PSK|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_gvu:auto_generated|              ; 326.4 (0.0)          ; 337.7 (0.0)                      ; 12.1 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 653 (0)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated                                                                                                                                               ; lpm_divide_gvu         ; work         ;
;             |sign_div_unsign_eai:divider|             ; 326.4 (0.0)          ; 337.7 (0.0)                      ; 12.1 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 653 (0)             ; 200 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider                                                                                                                   ; sign_div_unsign_eai    ; work         ;
;                |alt_u_div_1ff:divider|                ; 326.4 (326.4)        ; 337.7 (337.7)                    ; 12.1 (12.1)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 653 (653)           ; 200 (200)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider                                                                                             ; alt_u_div_1ff          ; work         ;
;    |div1:div2_PSK|                                    ; 405.4 (0.0)          ; 445.9 (0.0)                      ; 41.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 778 (0)             ; 388 (0)                   ; 0 (0)         ; 936               ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK                                                                                                                                                                                                             ; div1                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 405.4 (0.0)          ; 445.9 (0.0)                      ; 41.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 778 (0)             ; 388 (0)                   ; 0 (0)         ; 936               ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_gvu:auto_generated|              ; 405.4 (0.0)          ; 445.9 (0.0)                      ; 41.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 778 (0)             ; 388 (0)                   ; 0 (0)         ; 936               ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated                                                                                                                                               ; lpm_divide_gvu         ; work         ;
;             |sign_div_unsign_eai:divider|             ; 405.4 (0.0)          ; 445.9 (0.0)                      ; 41.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 778 (0)             ; 388 (0)                   ; 0 (0)         ; 936               ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider                                                                                                                   ; sign_div_unsign_eai    ; work         ;
;                |alt_u_div_1ff:divider|                ; 405.4 (371.1)        ; 445.9 (409.4)                    ; 41.5 (39.3)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 778 (709)           ; 388 (341)                 ; 0 (0)         ; 936               ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider                                                                                             ; alt_u_div_1ff          ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_0|  ; 6.8 (0.0)            ; 7.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 11 (0)                    ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_gb11:auto_generated| ; 6.8 (3.8)            ; 7.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 11 (4)                    ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated                             ; shift_taps_gb11        ; work         ;
;                         |altsyncram_kn91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|altsyncram_kn91:altsyncram5 ; altsyncram_kn91        ; work         ;
;                         |cntr_ecf:cntr1|              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1              ; cntr_ecf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_1|  ; 6.8 (0.0)            ; 7.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 9 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ia11:auto_generated| ; 6.8 (3.3)            ; 7.5 (4.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 9 (4)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated                             ; shift_taps_ia11        ; work         ;
;                         |altsyncram_6l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 104               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|altsyncram_6l91:altsyncram5 ; altsyncram_6l91        ; work         ;
;                         |cntr_dcf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|cntr_dcf:cntr1              ; cntr_dcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_2|  ; 7.0 (0.0)            ; 7.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 9 (0)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_db11:auto_generated| ; 7.0 (3.5)            ; 7.5 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 9 (4)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated                             ; shift_taps_db11        ; work         ;
;                         |altsyncram_fn91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 132               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5 ; altsyncram_fn91        ; work         ;
;                         |cntr_ccf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1              ; cntr_ccf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_3|  ; 7.0 (0.0)            ; 7.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 8 (0)                     ; 0 (0)         ; 66                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ja11:auto_generated| ; 7.0 (3.5)            ; 7.5 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 8 (4)                     ; 0 (0)         ; 66                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated                             ; shift_taps_ja11        ; work         ;
;                         |altsyncram_7l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 66                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5 ; altsyncram_7l91        ; work         ;
;                         |cntr_bcf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1              ; cntr_bcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_4|  ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 10 (0)                    ; 0 (0)         ; 480               ; 2     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_lb11:auto_generated| ; 6.7 (3.5)            ; 7.0 (3.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 10 (4)                    ; 0 (0)         ; 480               ; 2     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated                             ; shift_taps_lb11        ; work         ;
;                         |altsyncram_vn91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 2     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5 ; altsyncram_vn91        ; work         ;
;                         |cntr_acf:cntr1|              ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1              ; cntr_acf               ; work         ;
;    |div2:div2_LFM|                                    ; 1348.8 (0.0)         ; 1594.3 (0.0)                     ; 257.1 (0.0)                                       ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 2117 (0)            ; 1918 (0)                  ; 0 (0)         ; 266               ; 7     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM                                                                                                                                                                                                             ; div2                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 1348.8 (0.0)         ; 1594.3 (0.0)                     ; 257.1 (0.0)                                       ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 2117 (0)            ; 1918 (0)                  ; 0 (0)         ; 266               ; 7     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_kvu:auto_generated|              ; 1348.8 (0.0)         ; 1594.3 (0.0)                     ; 257.1 (0.0)                                       ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 2117 (0)            ; 1918 (0)                  ; 0 (0)         ; 266               ; 7     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated                                                                                                                                               ; lpm_divide_kvu         ; work         ;
;             |sign_div_unsign_pai:divider|             ; 1348.8 (0.0)         ; 1594.3 (0.0)                     ; 257.1 (0.0)                                       ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 2117 (0)            ; 1918 (0)                  ; 0 (0)         ; 266               ; 7     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider                                                                                                                   ; sign_div_unsign_pai    ; work         ;
;                |alt_u_div_off:divider|                ; 1348.8 (1294.9)      ; 1594.3 (1536.8)                  ; 257.1 (253.4)                                     ; 11.6 (11.6)                      ; 0.0 (0.0)            ; 2117 (2012)         ; 1918 (1839)               ; 0 (0)         ; 266               ; 7     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider                                                                                             ; alt_u_div_off          ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_0|  ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_fa11:auto_generated| ; 8.2 (4.5)            ; 8.5 (4.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated                             ; shift_taps_fa11        ; work         ;
;                         |altsyncram_kk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5 ; altsyncram_kk91        ; work         ;
;                         |cntr_hcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1              ; cntr_hcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_1|  ; 8.2 (0.0)            ; 9.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 13 (0)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_t911:auto_generated| ; 8.2 (4.5)            ; 9.5 (5.5)                        ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 13 (5)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated                             ; shift_taps_t911        ; work         ;
;                         |altsyncram_3l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|altsyncram_3l91:altsyncram5 ; altsyncram_3l91        ; work         ;
;                         |cntr_lcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1              ; cntr_lcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_2|  ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_s911:auto_generated| ; 8.3 (4.5)            ; 8.5 (4.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated                             ; shift_taps_s911        ; work         ;
;                         |altsyncram_fk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5 ; altsyncram_fk91        ; work         ;
;                         |cntr_mcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1              ; cntr_mcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_3|  ; 8.2 (0.0)            ; 9.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_8a11:auto_generated| ; 8.2 (4.5)            ; 9.5 (5.5)                        ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated                             ; shift_taps_8a11        ; work         ;
;                         |altsyncram_vk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5 ; altsyncram_vk91        ; work         ;
;                         |cntr_kcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1              ; cntr_kcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_4|  ; 7.7 (0.0)            ; 8.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ga11:auto_generated| ; 7.7 (4.0)            ; 8.0 (4.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (8)              ; 12 (5)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated                             ; shift_taps_ga11        ; work         ;
;                         |altsyncram_4l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5 ; altsyncram_4l91        ; work         ;
;                         |cntr_jcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1              ; cntr_jcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_5|  ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 13 (0)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_aa11:auto_generated| ; 8.3 (4.5)            ; 8.5 (4.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 13 (5)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated                             ; shift_taps_aa11        ; work         ;
;                         |altsyncram_sk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5 ; altsyncram_sk91        ; work         ;
;                         |cntr_icf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1              ; cntr_icf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_6|  ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ba11:auto_generated| ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 8 (4)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated                             ; shift_taps_ba11        ; work         ;
;                         |altsyncram_uk91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4 ; altsyncram_uk91        ; work         ;
;                         |cntr_gcf:cntr1|              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1              ; cntr_gcf               ; work         ;
;    |fifo:fifo|                                        ; 14.5 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 18 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo                                                                                                                                                                                                                 ; fifo                   ; work         ;
;       |scfifo:scfifo_component|                       ; 14.5 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 18 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component                                                                                                                                                                                         ; scfifo                 ; work         ;
;          |scfifo_d281:auto_generated|                 ; 14.5 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 18 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated                                                                                                                                                              ; scfifo_d281            ; work         ;
;             |a_dpfifo_0q71:dpfifo|                    ; 14.5 (3.5)           ; 14.5 (3.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (7)              ; 18 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo                                                                                                                                         ; a_dpfifo_0q71          ; work         ;
;                |a_fefifo_66e:fifo_state|              ; 5.8 (2.8)            ; 5.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (5)              ; 8 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|a_fefifo_66e:fifo_state                                                                                                                 ; a_fefifo_66e           ; work         ;
;                   |cntr_0a7:count_usedw|              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|a_fefifo_66e:fifo_state|cntr_0a7:count_usedw                                                                                            ; cntr_0a7               ; work         ;
;                |altsyncram_ejs1:FIFOram|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|altsyncram_ejs1:FIFOram                                                                                                                 ; altsyncram_ejs1        ; work         ;
;                |cntr_k9b:rd_ptr_count|                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|cntr_k9b:rd_ptr_count                                                                                                                   ; cntr_k9b               ; work         ;
;                |cntr_k9b:wr_ptr|                      ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|cntr_k9b:wr_ptr                                                                                                                         ; cntr_k9b               ; work         ;
;    |noise_generator:noise_generator|                  ; 656.1 (656.1)        ; 759.8 (759.8)                    ; 104.3 (104.3)                                     ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 1288 (1288)         ; 612 (612)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |digital_synthesizer_v1|noise_generator:noise_generator                                                                                                                                                                                           ; noise_generator        ; work         ;
;    |noise_sum:noise_sum|                              ; 78.0 (78.0)          ; 77.7 (77.7)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 167 (167)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|noise_sum:noise_sum                                                                                                                                                                                                       ; noise_sum              ; work         ;
;    |output_reg:output_reg|                            ; 19.8 (19.8)          ; 26.5 (26.5)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|output_reg:output_reg                                                                                                                                                                                                     ; output_reg             ; work         ;
;    |signal_mux:signal_mux|                            ; 9.3 (9.3)            ; 11.3 (11.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|signal_mux:signal_mux                                                                                                                                                                                                     ; signal_mux             ; work         ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; OUTPUT[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGNAL_TYPE[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGN_START_GEN ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGNAL_TYPE[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[10]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[12]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[22]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[20]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[14]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[17]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[16]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[20]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[19]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[16]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[17]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[23]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[24]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[25]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[26]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[27]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[28]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[29]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[30]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[31]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; CLK                                                               ;                   ;         ;
; RESET                                                             ;                   ;         ;
;      - output_reg:output_reg|sign_start                           ; 1                 ; 0       ;
;      - noise_sum:noise_sum|busy                                   ; 1                 ; 0       ;
;      - output_reg:output_reg|sign_stop                            ; 1                 ; 0       ;
;      - noise_sum:noise_sum|FIFO_WR                                ; 1                 ; 0       ;
;      - noise_sum:noise_sum|FIFO_SCLR                              ; 1                 ; 0       ;
;      - output_reg:output_reg|FIFO_REQ                             ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_STOP_CALC             ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[0]                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|dlt_step_cnt[0]            ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|busy                       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_START_CALC            ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|SIGN_STOP_CALC             ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|smpls_per_disc_mod_cnt[10] ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|busy                       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|SIGN_START_CALC            ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt~24     ; 1                 ; 0       ;
;      - output_reg:output_reg|REG_OUT[11]~0                        ; 1                 ; 0       ;
;      - output_reg:output_reg|REG_OUT[0]~1                         ; 1                 ; 0       ;
;      - output_reg:output_reg|signal_type~12                       ; 1                 ; 0       ;
;      - output_reg:output_reg|signal_type~13                       ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[0]~0                   ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[0]~1                   ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[2]~2                   ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[3]~3                   ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[4]~4                   ; 1                 ; 0       ;
;      - output_reg:output_reg|signal_type~14                       ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_stop[1]~0                    ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_stop[1]~1                    ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_stop[0]~2                    ; 1                 ; 0       ;
;      - noise_sum:noise_sum|NOISE_OUT[11]~0                        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_LFM_busy                        ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_PSK_busy                        ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_LFM_stop                        ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_PSK_stop                        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|SIGN_STOP_CALC~17          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay~1                ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay[4]~2             ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay~3                ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay~4                ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay~5                ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay~6                ; 1                 ; 0       ;
;      - output_reg:output_reg|READY~2                              ; 1                 ; 0       ;
;      - noise_generator:noise_generator|busy~0                     ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay~1                ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay[3]~2             ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay~3                ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay~4                ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay~5                ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|div_delay~6                ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|ROM_ADDRESS[11]~0          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|ROM_ADDRESS[11]~0          ; 1                 ; 0       ;
;      - noise_generator:noise_generator|num_of_samples[3]~1        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|num_of_samples[3]~2        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|SIGN_STOP_CALC~18          ; 1                 ; 0       ;
;      - noise_generator:noise_generator|samples_counter[2]~0       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~1       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~0  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|samples_counter[18]~0      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|samples_counter[18]~1      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~1       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~2       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|samples_counter[31]~0      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|samples_counter[31]~1      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|address[2]~0               ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|address[2]~1               ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[8]~11              ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[8]~12              ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|per_border_cnt[30]~0       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|per_border_cnt[24]~2       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~2  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|step_max_div[6]~0          ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|step_max_div[6]~2          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|step_max_div[3]~0          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|step_max_div[3]~2          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|buffer[40]~0               ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|smpls_per_disc_div[5]~0    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|smpls_per_disc_div[5]~1    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|disc_border_cnt[27]~2      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|disc_border_cnt[27]~3      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|disc_border_cnt[10]~6      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11[23]~0                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11[23]~1                  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|smpls_per_disc_div[5]~2    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|step_max_cnt[18]~1         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]~0       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]~0        ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|regg[2]~12                 ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|regg[1]~13                 ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|regg[0]~14                 ; 1                 ; 0       ;
;      - output_reg:output_reg|counter_start[1]~5                   ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_LFM_busy~DUPLICATE              ; 1                 ; 0       ;
;      - signal_mux:signal_mux|sign_PSK_busy~DUPLICATE              ; 1                 ; 0       ;
; SIGNAL_TYPE[1]                                                    ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~0                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|num_of_samples[3]~1        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~1       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~0  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~1       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~2       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~2                      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]~0       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~10                      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]~0        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~35                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~36                     ; 1                 ; 0       ;
; SIGN_START_GEN                                                    ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~0                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|num_of_samples[3]~1        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~1       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~0  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~1       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~2       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~2                      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]~0       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~10                      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]~0        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~35                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~36                     ; 1                 ; 0       ;
; SIGNAL_TYPE[0]                                                    ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~0                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|num_of_samples[3]~1        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~1       ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~0  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~1       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~2       ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                  ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~0                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~0                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~1                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~1                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~2                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~2                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~2                      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]~0       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~3                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~3                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~4                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~4                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~5                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~5                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~6                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~6                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~7                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~7                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~8                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~8                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~9                       ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~9                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~10                      ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]~0        ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~10                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~10                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~11                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~12                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~11                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~12                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~13                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~13                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~14                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~14                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~15                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~15                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~16                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~17                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~16                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~17                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~18                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~18                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~19                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~19                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~20                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~20                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~21                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~22                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~21                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~22                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~23                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~23                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~24                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~24                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~25                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~25                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~26                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~27                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~26                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~27                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~28                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~28                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~29                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~29                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~30                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~30                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z8~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~31                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~31                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~32                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z7~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z9~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z4~32                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z6~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z2~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~33                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z10~34                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~35                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z12~33                     ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z5~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z1~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z3~34                      ; 1                 ; 0       ;
;      - noise_generator:noise_generator|z11~36                     ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|busy~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_START_CALC~0          ; 1                 ; 0       ;
; T_IMPULSE[0]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~1                     ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~1                     ; 0                 ; 0       ;
; T_IMPULSE[1]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~5                     ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~5                     ; 0                 ; 0       ;
; T_IMPULSE[2]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~9                     ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~9                     ; 0                 ; 0       ;
; T_IMPULSE[3]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~13                    ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~13                    ; 0                 ; 0       ;
; T_IMPULSE[4]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~17                    ; 1                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~17                    ; 1                 ; 0       ;
; T_IMPULSE[5]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~21                    ; 1                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~21                    ; 1                 ; 0       ;
; T_IMPULSE[6]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~25                    ; 1                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~25                    ; 1                 ; 0       ;
; T_IMPULSE[7]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~29                    ; 1                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~29                    ; 1                 ; 0       ;
; T_IMPULSE[8]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~33                    ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~33                    ; 0                 ; 0       ;
; T_IMPULSE[9]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~37                    ; 0                 ; 0       ;
;      - noise_generator:noise_generator|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult0~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Add1~37                    ; 0                 ; 0       ;
; T_PERIOD[0]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[1]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[2]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[3]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[4]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[5]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[6]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[7]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[8]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[9]                                                       ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 0                 ; 0       ;
; T_PERIOD[10]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[11]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; T_PERIOD[12]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult1~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac           ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
; NUM_OF_IMP[0]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|Mult2~8                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~1                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                     ; 1                 ; 0       ;
; NUM_OF_IMP[1]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~1                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                     ; 1                 ; 0       ;
; NUM_OF_IMP[2]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~1                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                     ; 1                 ; 0       ;
; NUM_OF_IMP[3]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                     ; 1                 ; 0       ;
; NUM_OF_IMP[4]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                     ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                     ; 1                 ; 0       ;
; DEVIATION[1]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[2]          ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~9                     ; 0                 ; 0       ;
; DEVIATION[0]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[1]          ; 0                 ; 0       ;
; DEVIATION[3]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[4]          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~1                     ; 1                 ; 0       ;
; DEVIATION[2]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[3]          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~5                     ; 1                 ; 0       ;
; DEVIATION[4]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[5]          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~13                    ; 1                 ; 0       ;
; DEVIATION[5]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~17                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[6]~feeder   ; 1                 ; 0       ;
; F_CARRIER[2]                                                      ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[5]          ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~1                     ; 0                 ; 0       ;
; F_CARRIER[1]                                                      ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~5                     ; 1                 ; 0       ;
; F_CARRIER[0]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~9                     ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[3]~1        ; 1                 ; 0       ;
; DEVIATION[7]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~25                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[8]~feeder   ; 1                 ; 0       ;
; DEVIATION[6]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~21                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[7]~feeder   ; 1                 ; 0       ;
; F_CARRIER[3]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~13                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[6]~feeder   ; 1                 ; 0       ;
; F_CARRIER[4]                                                      ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[7]          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~17                    ; 1                 ; 0       ;
; DEVIATION[9]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~33                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[10]~feeder  ; 1                 ; 0       ;
; DEVIATION[8]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~29                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[9]~feeder   ; 1                 ; 0       ;
; F_CARRIER[5]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~21                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[8]~feeder   ; 1                 ; 0       ;
; F_CARRIER[6]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~25                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[9]~feeder   ; 1                 ; 0       ;
; F_CARRIER[7]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~29                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[10]~feeder  ; 0                 ; 0       ;
; DEVIATION[11]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~53                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[12]~feeder  ; 1                 ; 0       ;
; DEVIATION[10]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~37                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[11]~feeder  ; 1                 ; 0       ;
; F_CARRIER[8]                                                      ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[11]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~33                    ; 1                 ; 0       ;
; F_CARRIER[9]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~37                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[12]~feeder  ; 1                 ; 0       ;
; DEVIATION[13]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[14]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~41                    ; 1                 ; 0       ;
; DEVIATION[12]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~57                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[13]~feeder  ; 1                 ; 0       ;
; F_CARRIER[22]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~89                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[25]~feeder  ; 1                 ; 0       ;
; F_CARRIER[21]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[24]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~85                    ; 1                 ; 0       ;
; F_CARRIER[20]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~81                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[23]~feeder  ; 1                 ; 0       ;
; F_CARRIER[12]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[15]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~41                    ; 1                 ; 0       ;
; F_CARRIER[14]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[17]         ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~45                    ; 0                 ; 0       ;
; F_CARRIER[13]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~49                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[16]~feeder  ; 1                 ; 0       ;
; F_CARRIER[10]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~53                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[13]~feeder  ; 1                 ; 0       ;
; F_CARRIER[11]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[14]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~57                    ; 1                 ; 0       ;
; F_CARRIER[19]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~61                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[22]~feeder  ; 1                 ; 0       ;
; F_CARRIER[18]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[21]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~65                    ; 1                 ; 0       ;
; F_CARRIER[17]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~69                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[20]~feeder  ; 0                 ; 0       ;
; F_CARRIER[15]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[18]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~73                    ; 1                 ; 0       ;
; F_CARRIER[16]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~77                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[19]~feeder  ; 1                 ; 0       ;
; DEVIATION[15]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~45                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[16]~feeder  ; 1                 ; 0       ;
; DEVIATION[14]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~49                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[15]         ; 1                 ; 0       ;
; DEVIATION[20]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~61                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[21]~feeder  ; 0                 ; 0       ;
; DEVIATION[19]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~65                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[20]~feeder  ; 0                 ; 0       ;
; DEVIATION[18]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~69                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[19]         ; 1                 ; 0       ;
; DEVIATION[16]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~73                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[17]         ; 0                 ; 0       ;
; DEVIATION[17]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~77                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[18]~feeder  ; 1                 ; 0       ;
; DEVIATION[21]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~81                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[22]~feeder  ; 1                 ; 0       ;
; F_CARRIER[23]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~93                    ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[26]~feeder  ; 1                 ; 0       ;
; F_CARRIER[24]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~97                    ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[27]~feeder  ; 0                 ; 0       ;
; F_CARRIER[25]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~101                   ; 0                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[28]~feeder  ; 0                 ; 0       ;
; F_CARRIER[26]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~105                   ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[29]~feeder  ; 1                 ; 0       ;
; F_CARRIER[27]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[30]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~109                   ; 1                 ; 0       ;
; F_CARRIER[28]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[31]         ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~113                   ; 0                 ; 0       ;
; F_CARRIER[29]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[32]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~117                   ; 1                 ; 0       ;
; F_CARRIER[30]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~121                   ; 1                 ; 0       ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[33]~feeder  ; 1                 ; 0       ;
; F_CARRIER[31]                                                     ;                   ;         ;
;      - PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[34]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~125                   ; 1                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                     ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                      ; PIN_C6                ; 4345    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; LFM_phase_accum:LFM_phase_accum|LessThan3~7                                                                                                                                                                              ; LABCELL_X135_Y84_N24  ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]~0                                                                                                                                                                     ; LABCELL_X137_Y79_N6   ; 101     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|ROM_ADDRESS[11]~0                                                                                                                                                                        ; LABCELL_X136_Y81_N45  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|address[8]~11                                                                                                                                                                            ; LABCELL_X135_Y80_N39  ; 137     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|address[8]~12                                                                                                                                                                            ; LABCELL_X136_Y81_N12  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|buffer[40]~0                                                                                                                                                                             ; LABCELL_X136_Y81_N6   ; 126     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|div_delay[4]~2                                                                                                                                                                           ; LABCELL_X137_Y79_N36  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~2                                                                                                                                                                ; LABCELL_X137_Y79_N21  ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[13]~5                                                                                                                                                                ; LABCELL_X136_Y81_N33  ; 77      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~1                                                                                                                                                                     ; LABCELL_X137_Y79_N30  ; 99      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|num_of_samples[18]~2                                                                                                                                                                     ; LABCELL_X136_Y81_N18  ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0                                                                                                                                                                     ; LABCELL_X137_Y79_N0   ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|samples_counter[18]~0                                                                                                                                                                    ; LABCELL_X137_Y79_N12  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|samples_counter[18]~1                                                                                                                                                                    ; LABCELL_X136_Y81_N42  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|step_max_div[3]~0                                                                                                                                                                        ; LABCELL_X145_Y78_N36  ; 84      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|step_max_div[3]~2                                                                                                                                                                        ; LABCELL_X136_Y81_N36  ; 84      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|LessThan3~7                                                                                                                                                                              ; LABCELL_X142_Y71_N57  ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[4]~0                                                                                                                                                                      ; LABCELL_X147_Y71_N6   ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|ROM_ADDRESS[11]~0                                                                                                                                                                        ; LABCELL_X150_Y74_N21  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|address[2]~0                                                                                                                                                                             ; LABCELL_X145_Y72_N54  ; 39      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|address[2]~1                                                                                                                                                                             ; LABCELL_X142_Y74_N36  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|always0~1                                                                                                                                                                                ; LABCELL_X147_Y71_N39  ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|disc_border_cnt[10]~6                                                                                                                                                                    ; LABCELL_X150_Y74_N33  ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|disc_border_cnt[27]~2                                                                                                                                                                    ; LABCELL_X150_Y74_N9   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|disc_border_cnt[27]~3                                                                                                                                                                    ; MLABCELL_X146_Y72_N30 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|div_delay[3]~2                                                                                                                                                                           ; LABCELL_X145_Y71_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~1                                                                                                                                                                     ; LABCELL_X147_Y71_N30  ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|num_of_samples[31]~3                                                                                                                                                                     ; LABCELL_X150_Y74_N12  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|per_border_cnt[24]~1                                                                                                                                                                     ; MLABCELL_X146_Y72_N3  ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|per_border_cnt[24]~2                                                                                                                                                                     ; LABCELL_X147_Y71_N54  ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|per_border_cnt[30]~0                                                                                                                                                                     ; LABCELL_X147_Y71_N48  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|samples_counter[31]~0                                                                                                                                                                    ; MLABCELL_X146_Y72_N48 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|samples_counter[31]~1                                                                                                                                                                    ; LABCELL_X145_Y71_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|smpls_per_disc_div[5]~1                                                                                                                                                                  ; LABCELL_X145_Y72_N45  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|smpls_per_disc_div[5]~2                                                                                                                                                                  ; MLABCELL_X146_Y72_N18 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|step_max_cnt[18]~1                                                                                                                                                                       ; LABCELL_X142_Y72_N24  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|step_max_div[6]~0                                                                                                                                                                        ; LABCELL_X145_Y71_N9   ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PSK_phase_accum:PSK_phase_accum|step_max_div[6]~2                                                                                                                                                                        ; LABCELL_X150_Y74_N42  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                                                                                                                    ; PIN_B13               ; 94      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_20~5                                                                                    ; LABCELL_X135_Y55_N48  ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_22~1                                                                                    ; LABCELL_X134_Y57_N48  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_26~1                                                                                    ; LABCELL_X137_Y59_N48  ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_28~1                                                                                    ; LABCELL_X137_Y69_N48  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_31~1                                                                                    ; LABCELL_X135_Y71_N48  ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_33~1                                                                                    ; LABCELL_X136_Y74_N45  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_20~5                                                                                    ; LABCELL_X129_Y55_N48  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_22~1                                                                                    ; LABCELL_X134_Y59_N48  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_26~1                                                                                    ; LABCELL_X135_Y62_N48  ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_28~1                                                                                    ; LABCELL_X136_Y65_N48  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_31~1                                                                                    ; MLABCELL_X141_Y67_N48 ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div1_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_33~1                                                                                    ; LABCELL_X137_Y67_N45  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|cout_actual ; MLABCELL_X131_Y70_N24 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|cntr_dcf:cntr1|cout_actual ; LABCELL_X142_Y66_N12  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|cout_actual ; LABCELL_X129_Y61_N24  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1|cout_actual ; LABCELL_X129_Y59_N24  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|cntr_acf:cntr1|cout_actual ; LABCELL_X126_Y56_N57  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_20~1                                                                                    ; LABCELL_X132_Y61_N45  ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_22~1                                                                                    ; LABCELL_X140_Y59_N45  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_26~1                                                                                    ; MLABCELL_X141_Y62_N45 ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_28~1                                                                                    ; LABCELL_X142_Y64_N45  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_31~1                                                                                    ; LABCELL_X145_Y62_N45  ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_33~1                                                                                    ; MLABCELL_X146_Y65_N48 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|selnose[861]                                                                               ; LABCELL_X134_Y65_N39  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|selnose[943]                                                                               ; LABCELL_X132_Y63_N54  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|cout_actual ; MLABCELL_X121_Y80_N24 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|cout_actual ; MLABCELL_X121_Y76_N51 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|cout_actual ; LABCELL_X125_Y74_N24  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|cout_actual ; LABCELL_X129_Y73_N24  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|cout_actual ; MLABCELL_X131_Y71_N24 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|cout_actual ; MLABCELL_X121_Y66_N24 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1029]                                                                              ; LABCELL_X125_Y60_N45  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1127]                                                                              ; LABCELL_X119_Y59_N27  ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1274]                                                                              ; LABCELL_X116_Y58_N27  ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1372]                                                                              ; MLABCELL_X113_Y60_N39 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1470]                                                                              ; LABCELL_X114_Y64_N42  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1568]                                                                              ; LABCELL_X117_Y65_N15  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1666]                                                                              ; LABCELL_X119_Y66_N18  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1764]                                                                              ; LABCELL_X122_Y67_N30  ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1862]                                                                              ; LABCELL_X125_Y70_N42  ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1960]                                                                              ; LABCELL_X122_Y72_N42  ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2058]                                                                              ; LABCELL_X118_Y72_N39  ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2156]                                                                              ; LABCELL_X116_Y74_N27  ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2254]                                                                              ; LABCELL_X118_Y77_N18  ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[245]                                                                               ; LABCELL_X127_Y69_N6   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[343]                                                                               ; LABCELL_X129_Y69_N24  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[441]                                                                               ; LABCELL_X127_Y67_N12  ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[539]                                                                               ; LABCELL_X128_Y68_N36  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[637]                                                                               ; LABCELL_X126_Y65_N57  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[735]                                                                               ; LABCELL_X122_Y64_N27  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[833]                                                                               ; LABCELL_X125_Y63_N18  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[931]                                                                               ; LABCELL_X126_Y61_N57  ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|_~0                                                                                                                                    ; LABCELL_X163_Y69_N57  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|a_fefifo_66e:fifo_state|cntr_0a7:count_usedw|_~0                                                                                       ; LABCELL_X163_Y69_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|cntr_k9b:wr_ptr|_~0                                                                                                                    ; LABCELL_X173_Y71_N42  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|valid_wreq                                                                                                                             ; LABCELL_X173_Y71_N48  ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|SIGN_STOP_CALC~18                                                                                                                                                                        ; LABCELL_X166_Y69_N51  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|num_of_samples[3]~1                                                                                                                                                                      ; MLABCELL_X154_Y74_N48 ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|num_of_samples[3]~2                                                                                                                                                                      ; MLABCELL_X167_Y71_N54 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|samples_counter[2]~0                                                                                                                                                                     ; MLABCELL_X167_Y71_N39 ; 176     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|z11[23]~0                                                                                                                                                                                ; MLABCELL_X167_Y71_N48 ; 412     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; noise_generator:noise_generator|z11[23]~1                                                                                                                                                                                ; MLABCELL_X167_Y71_N18 ; 412     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_sum:noise_sum|FIFO_SCLR                                                                                                                                                                                            ; FF_X173_Y71_N41       ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; noise_sum:noise_sum|NOISE_OUT[11]~0                                                                                                                                                                                      ; LABCELL_X173_Y71_N54  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[0]~en                                                                                                                                                                                      ; FF_X161_Y136_N17      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[10]~en                                                                                                                                                                                     ; FF_X161_Y136_N19      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[11]~0                                                                                                                                                                                      ; MLABCELL_X154_Y76_N18 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[11]~en                                                                                                                                                                                     ; FF_X154_Y76_N46       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[1]~en                                                                                                                                                                                      ; FF_X161_Y136_N34      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[2]~en                                                                                                                                                                                      ; FF_X161_Y136_N37      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[3]~en                                                                                                                                                                                      ; FF_X161_Y136_N10      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[4]~en                                                                                                                                                                                      ; FF_X161_Y136_N1       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[5]~en                                                                                                                                                                                      ; FF_X161_Y136_N59      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[6]~en                                                                                                                                                                                      ; FF_X161_Y136_N49      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[7]~en                                                                                                                                                                                      ; FF_X161_Y136_N43      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[8]~en                                                                                                                                                                                      ; FF_X161_Y136_N52      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[9]~en                                                                                                                                                                                      ; FF_X161_Y136_N26      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; signal_mux:signal_mux|always0~0                                                                                                                                                                                          ; LABCELL_X144_Y74_N51  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_C6   ; 4345    ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                    ; Location                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0     ; ../../Quartus/sin_points_look_UP_table_creator/sin.hex ; M10K_X148_Y76_N0, M10K_X148_Y74_N0, M10K_X143_Y74_N0, M10K_X148_Y75_N0, M10K_X143_Y76_N0, M10K_X143_Y75_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|altsyncram_kn91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 11           ; 14           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 154   ; 14                          ; 11                          ; 14                          ; 11                          ; 154                 ; 1           ; 0     ; None                                                   ; M10K_X143_Y66_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_ia11:auto_generated|altsyncram_6l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 8            ; 13           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 104   ; 13                          ; 8                           ; 13                          ; 8                           ; 104                 ; 1           ; 0     ; None                                                   ; M10K_X130_Y66_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 11           ; 12           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 132   ; 12                          ; 11                          ; 12                          ; 11                          ; 132                 ; 1           ; 0     ; None                                                   ; M10K_X130_Y61_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 6            ; 11           ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 66    ; 11                          ; 6                           ; 11                          ; 6                           ; 66                  ; 1           ; 0     ; None                                                   ; M10K_X130_Y59_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 48           ; 10           ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 480   ; 10                          ; 48                          ; 10                          ; 48                          ; 480                 ; 2           ; 0     ; None                                                   ; M10K_X130_Y56_N0, M10K_X130_Y57_N0                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 2            ; 22           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 44    ; 22                          ; 2                           ; 22                          ; 2                           ; 44                  ; 1           ; 0     ; None                                                   ; M10K_X120_Y80_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|altsyncram_3l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 21           ; 2            ; 21           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 42    ; 21                          ; 2                           ; 21                          ; 2                           ; 42                  ; 1           ; 0     ; None                                                   ; M10K_X120_Y76_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 20           ; 2            ; 20           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 40    ; 20                          ; 2                           ; 20                          ; 2                           ; 40                  ; 1           ; 0     ; None                                                   ; M10K_X120_Y74_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 2            ; 19           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 38    ; 19                          ; 2                           ; 19                          ; 2                           ; 38                  ; 1           ; 0     ; None                                                   ; M10K_X130_Y73_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 2            ; 18           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 36    ; 18                          ; 2                           ; 18                          ; 2                           ; 36                  ; 1           ; 0     ; None                                                   ; M10K_X130_Y71_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 2            ; 17           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 34    ; 17                          ; 2                           ; 17                          ; 2                           ; 34                  ; 1           ; 0     ; None                                                   ; M10K_X120_Y66_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 2            ; 16           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 1           ; 0     ; None                                                   ; M10K_X120_Y63_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; fifo:fifo|scfifo:scfifo_component|scfifo_d281:auto_generated|a_dpfifo_0q71:dpfifo|altsyncram_ejs1:FIFOram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 384   ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1           ; 0     ; None                                                   ; M10K_X162_Y71_N0                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 10          ;
; Independent 18x18 plus 36       ; 5           ;
; Independent 27x27               ; 1           ;
; Total number of DSP blocks      ; 16          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 16          ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+---------------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                             ; Mode                      ; Location        ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------+---------------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; noise_generator:noise_generator|Mult0~8          ; Two Independent 18x18     ; DSP_X160_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult3~8          ; Two Independent 18x18     ; DSP_X138_Y83_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X138_Y81_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult3~8          ; Two Independent 18x18     ; DSP_X153_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X153_Y71_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult0~8          ; Two Independent 18x18     ; DSP_X138_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult5~8          ; Two Independent 18x18     ; DSP_X133_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult5~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X133_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult0~8          ; Two Independent 18x18     ; DSP_X138_Y79_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult2~8          ; Two Independent 18x18     ; DSP_X153_Y83_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X153_Y85_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult2~8          ; Two Independent 18x18     ; DSP_X153_Y79_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X153_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PSK_phase_accum:PSK_phase_accum|Mult1~8          ; Two Independent 18x18     ; DSP_X153_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult4~8          ; Independent 27x27         ; DSP_X133_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult1~8          ; Two Independent 18x18     ; DSP_X153_Y81_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------+---------------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 15,369 / 1,298,992 ( 1 % )  ;
; C12 interconnects            ; 566 / 53,336 ( 1 % )        ;
; C2 interconnects             ; 5,173 / 537,724 ( < 1 % )   ;
; C4 interconnects             ; 2,355 / 248,440 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 44 ( 0 % )              ;
; DQS-18 I/O buses             ; 0 / 20 ( 0 % )              ;
; DQS-36 I/O buses             ; 0 / 8 ( 0 % )               ;
; DQS-9 I/O buses              ; 0 / 44 ( 0 % )              ;
; Direct links                 ; 2,386 / 1,298,992 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )              ;
; Horizontal periphery clocks  ; 0 / 288 ( 0 % )             ;
; Local interconnects          ; 3,075 / 380,480 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )              ;
; R14 interconnects            ; 104 / 52,972 ( < 1 % )      ;
; R14/C12 interconnect drivers ; 561 / 96,360 ( < 1 % )      ;
; R3 interconnects             ; 6,111 / 591,360 ( 1 % )     ;
; R6 interconnects             ; 7,522 / 1,076,128 ( < 1 % ) ;
; Spine clocks                 ; 5 / 480 ( 1 % )             ;
; Vertical periphery clocks    ; 0 / 872 ( 0 % )             ;
; Wire stub REs                ; 0 / 73,262 ( 0 % )          ;
+------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 1            ; 0            ; 1            ; 0            ; 0            ; 99        ; 1            ; 0            ; 99        ; 99        ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 98           ; 99           ; 98           ; 99           ; 99           ; 0         ; 98           ; 99           ; 0         ; 0         ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 99           ; 99           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OUTPUT[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGNAL_TYPE[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGN_START_GEN     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGNAL_TYPE[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.15 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 28.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                 ; Destination Register                                                                                                                                                                                                                                       ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[2] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0  ; 0.319             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[0] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0  ; 0.319             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[3] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0  ; 0.317             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_address_reg0  ; 0.317             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_address_reg0  ; 0.317             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1|counter_reg_bit[2] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~porta_address_reg0  ; 0.317             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1|counter_reg_bit[0] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~porta_address_reg0  ; 0.317             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_address_reg0  ; 0.316             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1|counter_reg_bit[3] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~porta_address_reg0  ; 0.316             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[1] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0  ; 0.315             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_address_reg0  ; 0.314             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_address_reg0  ; 0.314             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|cntr_bcf:cntr1|counter_reg_bit[1] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~porta_address_reg0  ; 0.314             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[2] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~porta_address_reg0 ; 0.314             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[0] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~porta_address_reg0 ; 0.314             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[3] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~porta_address_reg0 ; 0.311             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[1] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~porta_address_reg0 ; 0.311             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[2]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0  ; 0.232             ;
; LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[8]                                                                                                                                                                               ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a0~porta_datain_reg0   ; 0.231             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|dffe3a[2]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.231             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[18]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a19~porta_datain_reg0  ; 0.230             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|dffe3a[2]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.230             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|dffe3a[2]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~portb_address_reg0  ; 0.230             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[16]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a21~porta_datain_reg0  ; 0.228             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[13]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a24~porta_datain_reg0  ; 0.228             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|dffe3a[2]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~portb_address_reg0 ; 0.227             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[0]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0  ; 0.225             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[3]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0  ; 0.225             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|dffe3a[0]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.224             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|dffe3a[3]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.224             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|dffe3a[4]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.224             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|dffe3a[0]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~portb_address_reg0  ; 0.224             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|dffe3a[3]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_ja11:auto_generated|altsyncram_7l91:altsyncram5|ram_block6a5~portb_address_reg0  ; 0.224             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|dffe3a[0]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.223             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|dffe3a[3]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.223             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|dffe3a[4]                         ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ram_block6a1~portb_address_reg0  ; 0.223             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|dffe3a[0]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~portb_address_reg0 ; 0.219             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|dffe3a[3]                         ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_db11:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a10~portb_address_reg0 ; 0.219             ;
; LFM_phase_accum:LFM_phase_accum|buffer[46]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.204             ;
; LFM_phase_accum:LFM_phase_accum|buffer[6]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.204             ;
; LFM_phase_accum:LFM_phase_accum|buffer[38]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.203             ;
; LFM_phase_accum:LFM_phase_accum|buffer[26]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.203             ;
; LFM_phase_accum:LFM_phase_accum|buffer[18]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.203             ;
; LFM_phase_accum:LFM_phase_accum|buffer[37]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.197             ;
; LFM_phase_accum:LFM_phase_accum|buffer[19]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.197             ;
; LFM_phase_accum:LFM_phase_accum|buffer[17]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.196             ;
; LFM_phase_accum:LFM_phase_accum|buffer[39]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.196             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[33]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a4~porta_datain_reg0   ; 0.195             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[19]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a18~porta_datain_reg0  ; 0.195             ;
; LFM_phase_accum:LFM_phase_accum|buffer[47]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.193             ;
; LFM_phase_accum:LFM_phase_accum|buffer[27]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.193             ;
; LFM_phase_accum:LFM_phase_accum|buffer[7]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.193             ;
; LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[7]                                                                                                                                                                               ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ram_block6a1~porta_datain_reg0   ; 0.193             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_SMPLS_PER_DISC[13]                                                                                                                                                                        ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a2~porta_datain_reg0   ; 0.193             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[20]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a17~porta_datain_reg0  ; 0.193             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[32]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a5~porta_datain_reg0   ; 0.191             ;
; PSK_phase_accum:PSK_phase_accum|NUMER_STEP_MAX[31]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a6~porta_datain_reg0   ; 0.191             ;
; LFM_phase_accum:LFM_phase_accum|buffer[34]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.190             ;
; LFM_phase_accum:LFM_phase_accum|buffer[28]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.190             ;
; LFM_phase_accum:LFM_phase_accum|buffer[20]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.190             ;
; LFM_phase_accum:LFM_phase_accum|buffer[0]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.190             ;
; LFM_phase_accum:LFM_phase_accum|buffer[40]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.189             ;
; LFM_phase_accum:LFM_phase_accum|buffer[14]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.189             ;
; LFM_phase_accum:LFM_phase_accum|buffer[8]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.189             ;
; LFM_phase_accum:LFM_phase_accum|buffer[31]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.188             ;
; LFM_phase_accum:LFM_phase_accum|buffer[11]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.187             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[720]                                                                               ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[768]                                                                                                                ; 0.185             ;
; LFM_phase_accum:LFM_phase_accum|buffer[44]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.184             ;
; LFM_phase_accum:LFM_phase_accum|buffer[25]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.184             ;
; LFM_phase_accum:LFM_phase_accum|buffer[5]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.184             ;
; LFM_phase_accum:LFM_phase_accum|buffer[4]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.184             ;
; signal_mux:signal_mux|MUX_OUT[1]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                     ; 0.184             ;
; LFM_phase_accum:LFM_phase_accum|buffer[45]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|buffer[24]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|buffer[42]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.182             ;
; LFM_phase_accum:LFM_phase_accum|buffer[32]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.181             ;
; LFM_phase_accum:LFM_phase_accum|buffer[22]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.181             ;
; LFM_phase_accum:LFM_phase_accum|buffer[2]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.181             ;
; LFM_phase_accum:LFM_phase_accum|buffer[12]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.180             ;
; signal_mux:signal_mux|MUX_OUT[5]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                     ; 0.179             ;
; LFM_phase_accum:LFM_phase_accum|buffer[35]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.175             ;
; LFM_phase_accum:LFM_phase_accum|buffer[15]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.174             ;
; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[3] ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|dffe3a[0]                                                    ; 0.130             ;
; signal_mux:signal_mux|MUX_OUT[4]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a2~porta_address_reg0                                                                                                                                                     ; 0.127             ;
; signal_mux:signal_mux|MUX_OUT[9]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a2~porta_address_reg0                                                                                                                                                     ; 0.127             ;
; signal_mux:signal_mux|MUX_OUT[3]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                     ; 0.123             ;
; LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[9]                                                                                                                                                                               ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_datain_reg0   ; 0.123             ;
; LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[2]                                                                                                                                                                               ; div2:div2_LFM|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ram_block6a0~porta_datain_reg0   ; 0.122             ;
; signal_mux:signal_mux|MUX_OUT[8]~reg0                                                                                                                                                                                           ; ROM:ROM|altsyncram:altsyncram_component|altsyncram_ehj1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                     ; 0.121             ;
; LFM_phase_accum:LFM_phase_accum|buffer[41]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.111             ;
; LFM_phase_accum:LFM_phase_accum|buffer[1]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.111             ;
; LFM_phase_accum:LFM_phase_accum|buffer[21]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.110             ;
; LFM_phase_accum:LFM_phase_accum|NUMER_STEP_MAX[35]                                                                                                                                                                              ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_lb11:auto_generated|altsyncram_vn91:altsyncram5|ram_block6a25~porta_datain_reg0  ; 0.109             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[2] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|dffe3a[2]                                                    ; 0.109             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[1] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|dffe3a[2]                                                    ; 0.109             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[3] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|dffe3a[2]                                                    ; 0.109             ;
; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[0] ; div1:div2_PSK|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_gb11:auto_generated|dffe3a[2]                                                    ; 0.109             ;
; LFM_phase_accum:LFM_phase_accum|buffer[23]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.106             ;
; LFM_phase_accum:LFM_phase_accum|buffer[3]                                                                                                                                                                                       ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.106             ;
; LFM_phase_accum:LFM_phase_accum|buffer[43]                                                                                                                                                                                      ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                                 ; 0.105             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5AGXFB5K4F40I3 for design "digital_synthesizer_v1_2"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 99 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 4300 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:05
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'sdc/test.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.000          CLK
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:02:03
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:49
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:10
Warning (11106): Shared VREF D15 is used as GPIO (pin DEVIATION[2]). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF AG15 is used as GPIO (pin DEVIATION[10]). This action reduces fMAX performance of this pin.
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X122_Y69 to location X133_Y79
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:36
Info (11888): Total time spent on timing analysis during the Fitter is 46.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:38
Info (144001): Generated suppressed messages file D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 3399 megabytes
    Info: Processing ended: Mon Nov 30 22:18:40 2020
    Info: Elapsed time: 00:27:27
    Info: Total CPU time (on all processors): 00:22:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.fit.smsg.


