Fitter report for exam_108_1
Thu Nov 26 11:46:47 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 26 11:46:47 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; exam_108_1                                      ;
; Top-level Entity Name              ; exam_108_1                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,804 / 15,408 ( 18 % )                         ;
;     Total combinational functions  ; 2,738 / 15,408 ( 18 % )                         ;
;     Dedicated logic registers      ; 674 / 15,408 ( 4 % )                            ;
; Total registers                    ; 674                                             ;
; Total pins                         ; 99 / 161 ( 61 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,608 / 516,096 ( 38 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  31.6%      ;
;     Processors 5-8         ;  26.3%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; SD178_nrst  ; Missing drive strength and slew rate ;
; key_scan[0] ; Missing drive strength and slew rate ;
; key_scan[1] ; Missing drive strength and slew rate ;
; key_scan[2] ; Missing drive strength and slew rate ;
; key_scan[3] ; Missing drive strength and slew rate ;
; bz          ; Missing drive strength and slew rate ;
; ssd1[0]     ; Missing drive strength and slew rate ;
; ssd1[1]     ; Missing drive strength and slew rate ;
; ssd1[2]     ; Missing drive strength and slew rate ;
; ssd1[3]     ; Missing drive strength and slew rate ;
; ssd1[4]     ; Missing drive strength and slew rate ;
; ssd1[5]     ; Missing drive strength and slew rate ;
; ssd1[6]     ; Missing drive strength and slew rate ;
; ssd1[7]     ; Missing drive strength and slew rate ;
; digit1[0]   ; Missing drive strength and slew rate ;
; digit1[1]   ; Missing drive strength and slew rate ;
; digit1[2]   ; Missing drive strength and slew rate ;
; digit1[3]   ; Missing drive strength and slew rate ;
; ssd2[0]     ; Missing drive strength and slew rate ;
; ssd2[1]     ; Missing drive strength and slew rate ;
; ssd2[2]     ; Missing drive strength and slew rate ;
; ssd2[3]     ; Missing drive strength and slew rate ;
; ssd2[4]     ; Missing drive strength and slew rate ;
; ssd2[5]     ; Missing drive strength and slew rate ;
; ssd2[6]     ; Missing drive strength and slew rate ;
; ssd2[7]     ; Missing drive strength and slew rate ;
; digit2[0]   ; Missing drive strength and slew rate ;
; digit2[1]   ; Missing drive strength and slew rate ;
; digit2[2]   ; Missing drive strength and slew rate ;
; digit2[3]   ; Missing drive strength and slew rate ;
; TX          ; Missing drive strength and slew rate ;
; S[0]        ; Missing drive strength and slew rate ;
; S[1]        ; Missing drive strength and slew rate ;
; S[2]        ; Missing drive strength and slew rate ;
; S[3]        ; Missing drive strength and slew rate ;
; S[4]        ; Missing drive strength and slew rate ;
; S[5]        ; Missing drive strength and slew rate ;
; S[6]        ; Missing drive strength and slew rate ;
; S[7]        ; Missing drive strength and slew rate ;
; R[0]        ; Missing drive strength and slew rate ;
; R[1]        ; Missing drive strength and slew rate ;
; R[2]        ; Missing drive strength and slew rate ;
; R[3]        ; Missing drive strength and slew rate ;
; R[4]        ; Missing drive strength and slew rate ;
; R[5]        ; Missing drive strength and slew rate ;
; R[6]        ; Missing drive strength and slew rate ;
; R[7]        ; Missing drive strength and slew rate ;
; G[0]        ; Missing drive strength and slew rate ;
; G[1]        ; Missing drive strength and slew rate ;
; G[2]        ; Missing drive strength and slew rate ;
; G[3]        ; Missing drive strength and slew rate ;
; G[4]        ; Missing drive strength and slew rate ;
; G[5]        ; Missing drive strength and slew rate ;
; G[6]        ; Missing drive strength and slew rate ;
; G[7]        ; Missing drive strength and slew rate ;
; LED[0]      ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
; LED[4]      ; Missing drive strength and slew rate ;
; LED[5]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; LED[8]      ; Missing drive strength and slew rate ;
; LED[9]      ; Missing drive strength and slew rate ;
; LED[10]     ; Missing drive strength and slew rate ;
; LED[11]     ; Missing drive strength and slew rate ;
; LED[12]     ; Missing drive strength and slew rate ;
; LED[13]     ; Missing drive strength and slew rate ;
; LED[14]     ; Missing drive strength and slew rate ;
; LED[15]     ; Missing drive strength and slew rate ;
; BL          ; Missing drive strength and slew rate ;
; RES         ; Missing drive strength and slew rate ;
; CS          ; Missing drive strength and slew rate ;
; DC          ; Missing drive strength and slew rate ;
; SDA         ; Missing drive strength and slew rate ;
; SCL         ; Missing drive strength and slew rate ;
; mp          ; Missing drive strength and slew rate ;
; mm          ; Missing drive strength and slew rate ;
; SD178_sda   ; Missing drive strength and slew rate ;
; SD178_scl   ; Missing drive strength and slew rate ;
; TSL2561_sda ; Missing drive strength and slew rate ;
; TSL2561_scl ; Missing drive strength and slew rate ;
; DHT11_PIN   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                      ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Location ;                ;              ; iroiroLED[0] ; PIN_95        ; QSF Assignment ;
; Location ;                ;              ; iroiroLED[1] ; PIN_93        ; QSF Assignment ;
; Location ;                ;              ; iroiroLED[2] ; PIN_86        ; QSF Assignment ;
; Location ;                ;              ; iroiroLED[3] ; PIN_84        ; QSF Assignment ;
; Location ;                ;              ; iroiroLED[4] ; PIN_82        ; QSF Assignment ;
; Location ;                ;              ; iroiroLED[5] ; PIN_78        ; QSF Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3670 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3670 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3660    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus/VHDL/Alast_game/exam/exam_108_1/output_files/exam_108_1.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,804 / 15,408 ( 18 % )    ;
;     -- Combinational with no register       ; 2130                       ;
;     -- Register only                        ; 66                         ;
;     -- Combinational with a register        ; 608                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1036                       ;
;     -- 3 input functions                    ; 673                        ;
;     -- <=2 input functions                  ; 1029                       ;
;     -- Register only                        ; 66                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2040                       ;
;     -- arithmetic mode                      ; 698                        ;
;                                             ;                            ;
; Total registers*                            ; 674 / 16,138 ( 4 % )       ;
;     -- Dedicated logic registers            ; 674 / 15,408 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 211 / 963 ( 22 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 99 / 161 ( 61 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 13                         ;
; M9Ks                                        ; 24 / 56 ( 43 % )           ;
; Total block memory bits                     ; 196,608 / 516,096 ( 38 % ) ;
; Total block memory implementation bits      ; 221,184 / 516,096 ( 43 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 13 / 20 ( 65 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 27% / 26% / 29%            ;
; Maximum fan-out                             ; 315                        ;
; Highest non-global fan-out                  ; 85                         ;
; Total fan-out                               ; 10869                      ;
; Average fan-out                             ; 2.91                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2804 / 15408 ( 18 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 2130                  ; 0                              ;
;     -- Register only                        ; 66                    ; 0                              ;
;     -- Combinational with a register        ; 608                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1036                  ; 0                              ;
;     -- 3 input functions                    ; 673                   ; 0                              ;
;     -- <=2 input functions                  ; 1029                  ; 0                              ;
;     -- Register only                        ; 66                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2040                  ; 0                              ;
;     -- arithmetic mode                      ; 698                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 674                   ; 0                              ;
;     -- Dedicated logic registers            ; 674 / 15408 ( 4 % )   ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 211 / 963 ( 22 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 99                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 196608                ; 0                              ;
; Total RAM block bits                        ; 221184                ; 0                              ;
; M9K                                         ; 24 / 56 ( 42 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 13 / 24 ( 54 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 5                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 5                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 11014                 ; 5                              ;
;     -- Registered Connections               ; 3479                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 10                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 79                    ; 0                              ;
;     -- Bidir Ports                          ; 5                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX         ; 235   ; 8        ; 3            ; 29           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[0]  ; 240   ; 8        ; 1            ; 29           ; 28           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[1]  ; 4     ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[2]  ; 6     ; 1        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[3]  ; 13    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[4]  ; 44    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[5]  ; 46    ; 2        ; 0            ; 6            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[6]  ; 50    ; 2        ; 0            ; 5            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[7]  ; 52    ; 2        ; 0            ; 4            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fin        ; 31    ; 1        ; 0            ; 14           ; 0            ; 315                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[0] ; 18    ; 1        ; 0            ; 22           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[1] ; 9     ; 1        ; 0            ; 26           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[2] ; 5     ; 1        ; 0            ; 27           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[3] ; 239   ; 8        ; 1            ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; nReset     ; 99    ; 4        ; 26           ; 0            ; 21           ; 207                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BL          ; 131   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS          ; 133   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DC          ; 135   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[0]        ; 219   ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[1]        ; 203   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[2]        ; 197   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[3]        ; 187   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[4]        ; 188   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[5]        ; 198   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[6]        ; 207   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G[7]        ; 220   ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]      ; 43    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10]     ; 76    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11]     ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12]     ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13]     ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14]     ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15]     ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]      ; 45    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]      ; 49    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]      ; 51    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]      ; 55    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]      ; 57    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]      ; 64    ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]      ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]      ; 70    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]      ; 72    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RES         ; 139   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[0]        ; 217   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[1]        ; 201   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[2]        ; 195   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[3]        ; 185   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[4]        ; 186   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[5]        ; 196   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[6]        ; 202   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R[7]        ; 218   ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCL         ; 145   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD178_nrst  ; 164   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDA         ; 143   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[0]        ; 221   ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[1]        ; 214   ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[2]        ; 199   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[3]        ; 189   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[4]        ; 194   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[5]        ; 200   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[6]        ; 216   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[7]        ; 222   ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX          ; 237   ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bz          ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[0]   ; 134   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[1]   ; 132   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[2]   ; 128   ; 5        ; 41           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit1[3]   ; 126   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[0]   ; 183   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[1]   ; 181   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[2]   ; 176   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit2[3]   ; 174   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[0] ; 41    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[1] ; 38    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[2] ; 22    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[3] ; 20    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mm          ; 177   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mp          ; 182   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[0]     ; 100   ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[1]     ; 102   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[2]     ; 106   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[3]     ; 108   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[4]     ; 111   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[5]     ; 113   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[6]     ; 117   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd1[7]     ; 119   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[0]     ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[1]     ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[2]     ; 107   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[3]     ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[4]     ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[5]     ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[6]     ; 118   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd2[7]     ; 120   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; DHT11_PIN   ; 144   ; 5        ; 41           ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; SD178_scl   ; 169   ; 6        ; 41           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; SD178_sda   ; 167   ; 6        ; 41           ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; TSL2561_scl ; 161   ; 6        ; 41           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; TSL2561_sda ; 159   ; 6        ; 41           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO        ; DHT11_PIN               ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; SCL                     ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; TSL2561_sda             ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; SD178_nrst              ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; SD178_sda               ; Dual Purpose Pin          ;
; 174      ; DIFFIO_R6n, nAVD                         ; Use as regular IO        ; digit2[3]               ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; digit2[2]               ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; S[4]                    ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; R[5]                    ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; S[5]                    ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; R[1]                    ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; R[6]                    ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; G[1]                    ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; G[6]                    ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; S[1]                    ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; R[7]                    ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; G[0]                    ; Dual Purpose Pin          ;
; 220      ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; G[7]                    ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; S[0]                    ; Dual Purpose Pin          ;
; 222      ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; S[7]                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ;
; 2        ; 12 / 17 ( 71 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 22 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 18 / 24 ( 75 % ) ; 2.5V          ; --           ;
; 5        ; 11 / 19 ( 58 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 17 ( 53 % )  ; 2.5V          ; --           ;
; 7        ; 19 / 22 ( 86 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; dipsw1[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; key_col[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; dipsw1[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; key_col[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; dipsw1[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; key_col[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; key_scan[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; key_scan[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; fin                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; key_scan[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; key_scan[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 57         ; 2        ; dipsw1[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 58         ; 2        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 72         ; 2        ; dipsw1[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 76         ; 2        ; dipsw1[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 77         ; 2        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 78         ; 2        ; dipsw1[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 106        ; 3        ; bz                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 139        ; 4        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; nReset                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; ssd1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 146        ; 4        ; ssd2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; ssd1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 148        ; 4        ; ssd2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; ssd1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 155        ; 4        ; ssd2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 156        ; 4        ; ssd1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; ssd2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; ssd1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 165        ; 4        ; ssd2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; ssd1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 168        ; 4        ; ssd2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; ssd1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 172        ; 4        ; ssd2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 173        ; 4        ; ssd1[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 174        ; 4        ; ssd2[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; digit1[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; digit1[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; BL                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 191        ; 5        ; digit1[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 194        ; 5        ; CS                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 202        ; 5        ; digit1[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 203        ; 5        ; DC                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RES                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; SDA                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 216        ; 5        ; DHT11_PIN                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 217        ; 5        ; SCL                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; TSL2561_sda                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; TSL2561_scl                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; SD178_nrst                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; SD178_sda                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; SD178_scl                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; digit2[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; digit2[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 271        ; 6        ; mm                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; digit2[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 278        ; 7        ; mp                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 279        ; 7        ; digit2[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; R[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 285        ; 7        ; R[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 289        ; 7        ; G[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 290        ; 7        ; G[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 291        ; 7        ; S[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; S[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 300        ; 7        ; R[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 301        ; 7        ; R[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 302        ; 7        ; G[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 303        ; 7        ; G[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 304        ; 7        ; S[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 306        ; 7        ; S[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 308        ; 7        ; R[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 309        ; 7        ; R[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 310        ; 7        ; G[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; G[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; S[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; S[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 331        ; 8        ; R[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 332        ; 8        ; R[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 333        ; 8        ; G[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 334        ; 8        ; G[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 221      ; 335        ; 8        ; S[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ; 336        ; 8        ; S[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RX                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; TX                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; key_col[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 363        ; 8        ; dipsw1[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                       ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; |exam_108_1                                  ; 2804 (369)  ; 674 (218)                 ; 0 (0)         ; 196608      ; 24   ; 8            ; 0       ; 4         ; 99   ; 0            ; 2130 (151)   ; 66 (28)           ; 608 (164)        ; |exam_108_1                                                                                                               ; work         ;
;    |LCD_DRV:u3|                              ; 380 (365)   ; 93 (90)                   ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (275)    ; 8 (6)             ; 85 (84)          ; |exam_108_1|LCD_DRV:u3                                                                                                    ; work         ;
;       |cmd_rom:u1|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |exam_108_1|LCD_DRV:u3|cmd_rom:u1                                                                                         ; work         ;
;       |raminfr:u2|                           ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |exam_108_1|LCD_DRV:u3|raminfr:u2                                                                                         ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |exam_108_1|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0                                                                    ; work         ;
;             |altsyncram_fh41:auto_generated| ; 10 (2)      ; 2 (2)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (1)             ; 1 (1)            ; |exam_108_1|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated                                     ; work         ;
;                |decode_67a:rden_decode|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |exam_108_1|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode              ; work         ;
;                |decode_dra:decode3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |exam_108_1|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3                  ; work         ;
;       |up_mdu5:u0|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |exam_108_1|LCD_DRV:u3|up_mdu5:u0                                                                                         ; work         ;
;    |clock_generator:u1|                      ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 17 (17)          ; |exam_108_1|clock_generator:u1                                                                                            ; work         ;
;    |keypad:u4|                               ; 58 (58)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 40 (40)          ; |exam_108_1|keypad:u4                                                                                                     ; work         ;
;    |lcdControl:u2|                           ; 944 (802)   ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 748 (606)    ; 15 (15)           ; 181 (181)        ; |exam_108_1|lcdControl:u2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                      ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_agm:auto_generated|     ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|    ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|       ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Div1|                      ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_bgm:auto_generated|     ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider|    ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_33f:divider|       ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Div0|                         ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |exam_108_1|lpm_divide:Div0                                                                                               ; work         ;
;       |lpm_divide_4jm:auto_generated|        ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |exam_108_1|lpm_divide:Div0|lpm_divide_4jm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_5nh:divider|       ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |exam_108_1|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider                                     ; work         ;
;             |alt_u_div_l8f:divider|          ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 3 (3)            ; |exam_108_1|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider               ; work         ;
;    |lpm_divide:Div1|                         ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|lpm_divide:Div1                                                                                               ; work         ;
;       |lpm_divide_qhm:auto_generated|        ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|lpm_divide:Div1|lpm_divide_qhm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_rlh:divider|       ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider                                     ; work         ;
;             |alt_u_div_16f:divider|          ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 0 (0)            ; |exam_108_1|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider               ; work         ;
;    |lpm_divide:Div2|                         ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 1 (0)            ; |exam_108_1|lpm_divide:Div2                                                                                               ; work         ;
;       |lpm_divide_nhm:auto_generated|        ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 1 (0)            ; |exam_108_1|lpm_divide:Div2|lpm_divide_nhm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_olh:divider|       ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 1 (0)            ; |exam_108_1|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                                     ; work         ;
;             |alt_u_div_r5f:divider|          ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 1 (1)            ; |exam_108_1|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider               ; work         ;
;    |lpm_divide:Mod0|                         ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod0                                                                                               ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod0|lpm_divide_bbm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                     ; work         ;
;             |alt_u_div_t8f:divider|          ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 4 (4)            ; |exam_108_1|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider               ; work         ;
;    |lpm_divide:Mod1|                         ; 184 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod1                                                                                               ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 184 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod1|lpm_divide_bbm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 184 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 0 (0)             ; 4 (0)            ; |exam_108_1|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                     ; work         ;
;             |alt_u_div_t8f:divider|          ; 184 (184)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (180)    ; 0 (0)             ; 4 (4)            ; |exam_108_1|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider               ; work         ;
;    |lpm_divide:Mod2|                         ; 243 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (0)      ; 0 (0)             ; 5 (0)            ; |exam_108_1|lpm_divide:Mod2                                                                                               ; work         ;
;       |lpm_divide_bbm:auto_generated|        ; 243 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (0)      ; 0 (0)             ; 5 (0)            ; |exam_108_1|lpm_divide:Mod2|lpm_divide_bbm:auto_generated                                                                 ; work         ;
;          |sign_div_unsign_9nh:divider|       ; 243 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (0)      ; 0 (0)             ; 5 (0)            ; |exam_108_1|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                                     ; work         ;
;             |alt_u_div_t8f:divider|          ; 243 (243)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (238)    ; 0 (0)             ; 5 (5)            ; |exam_108_1|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider               ; work         ;
;    |pwm:u9|                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |exam_108_1|pwm:u9                                                                                                        ; work         ;
;    |seven_seg_display:u8|                    ; 49 (49)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 6 (6)             ; 22 (22)          ; |exam_108_1|seven_seg_display:u8                                                                                          ; work         ;
;    |uart:u7|                                 ; 191 (163)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 115 (87)     ; 3 (3)             ; 73 (73)          ; |exam_108_1|uart:u7                                                                                                       ; work         ;
;       |lpm_mult:Mult0|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|uart:u7|lpm_mult:Mult0                                                                                        ; work         ;
;          |mult_fft:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|uart:u7|lpm_mult:Mult0|mult_fft:auto_generated                                                                ; work         ;
;       |lpm_mult:Mult1|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |exam_108_1|uart:u7|lpm_mult:Mult1                                                                                        ; work         ;
;          |mult_fft:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |exam_108_1|uart:u7|lpm_mult:Mult1|mult_fft:auto_generated                                                                ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SD178_nrst  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bz          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd1[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit1[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd2[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit2[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RES         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mp          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mm          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD178_sda   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD178_scl   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; TSL2561_sda ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; TSL2561_scl ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DHT11_PIN   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; nReset      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fin         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; dipsw1[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RX          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; SD178_sda                          ;                   ;         ;
; SD178_scl                          ;                   ;         ;
; TSL2561_sda                        ;                   ;         ;
; TSL2561_scl                        ;                   ;         ;
; DHT11_PIN                          ;                   ;         ;
; dipsw1[0]                          ;                   ;         ;
;      - LED~0                       ; 0                 ; 6       ;
;      - LED~1                       ; 0                 ; 6       ;
;      - LED~2                       ; 0                 ; 6       ;
;      - LED~3                       ; 0                 ; 6       ;
;      - LED~4                       ; 0                 ; 6       ;
;      - LED~5                       ; 0                 ; 6       ;
;      - LED~6                       ; 0                 ; 6       ;
;      - LED~7                       ; 0                 ; 6       ;
;      - LED~8                       ; 0                 ; 6       ;
;      - LED~9                       ; 0                 ; 6       ;
;      - LED~10                      ; 0                 ; 6       ;
;      - LED~11                      ; 0                 ; 6       ;
;      - Equal9~0                    ; 0                 ; 6       ;
;      - LED[6]~output               ; 0                 ; 6       ;
; nReset                             ;                   ;         ;
;      - keypad:u4|key_scan[0]       ; 0                 ; 6       ;
;      - keypad:u4|scan_number[0]    ; 0                 ; 6       ;
;      - keypad:u4|key_scan[3]       ; 0                 ; 6       ;
;      - keypad:u4|key_scan[2]       ; 0                 ; 6       ;
;      - keypad:u4|key_scan[1]       ; 0                 ; 6       ;
;      - seven_seg_display:u8|dot    ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[6] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[5] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[4] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[3] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[2] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[1] ; 0                 ; 6       ;
;      - seven_seg_display:u8|ssd[0] ; 0                 ; 6       ;
;      - G[0]~0                      ; 0                 ; 6       ;
;      - lcdControl:u2|LED[14]~0     ; 0                 ; 6       ;
;      - LCD_DRV:u3|SDA~1            ; 0                 ; 6       ;
;      - keypad:u4|scan_number[1]~0  ; 0                 ; 6       ;
;      - \scan:ss[1]                 ; 0                 ; 6       ;
;      - \scan:ss[0]                 ; 0                 ; 6       ;
;      - \scan:ss[2]                 ; 0                 ; 6       ;
;      - matrix_data[0][0]~0         ; 0                 ; 6       ;
;      - LCD_DRV:u3|bit_cnt[2]~0     ; 0                 ; 6       ;
;      - lcdControl:u2|str[10][14]   ; 0                 ; 6       ;
;      - lcdControl:u2|str[1][5]~10  ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[0]~5    ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back2[0]~0   ; 0                 ; 6       ;
;      - LCD_DRV:u3|hi_lo~1          ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[2]~7    ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[3]~8    ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~0            ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~1            ; 0                 ; 6       ;
;      - LCD_DRV:u3|a2[0]~0          ; 0                 ; 6       ;
;      - LCD_DRV:u3|di2[0]~1         ; 0                 ; 6       ;
;      - LCD_DRV:u3|RGB_data[7]~3    ; 0                 ; 6       ;
;      - lcdControl:u2|str[10][5]~41 ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[4]~10   ; 0                 ; 6       ;
; fin                                ;                   ;         ;
; dipsw1[1]                          ;                   ;         ;
;      - Equal9~0                    ; 0                 ; 6       ;
; dipsw1[2]                          ;                   ;         ;
;      - Equal9~0                    ; 1                 ; 6       ;
; dipsw1[3]                          ;                   ;         ;
;      - Equal9~0                    ; 0                 ; 6       ;
; dipsw1[4]                          ;                   ;         ;
;      - Equal9~1                    ; 0                 ; 6       ;
; dipsw1[5]                          ;                   ;         ;
;      - Equal9~1                    ; 1                 ; 6       ;
;      - \scan:matrixfsm[1]~3        ; 1                 ; 6       ;
;      - Mux191~0                    ; 1                 ; 6       ;
;      - Mux192~0                    ; 1                 ; 6       ;
;      - \scan:ss[0]~feeder          ; 1                 ; 6       ;
; dipsw1[6]                          ;                   ;         ;
;      - Equal9~1                    ; 0                 ; 6       ;
;      - \scan:ss[1]                 ; 0                 ; 6       ;
;      - \scan:matrixfsm[1]~3        ; 0                 ; 6       ;
;      - Mux191~0                    ; 0                 ; 6       ;
;      - Mux192~0                    ; 0                 ; 6       ;
; dipsw1[7]                          ;                   ;         ;
;      - Equal9~1                    ; 0                 ; 6       ;
;      - \scan:ss[2]                 ; 0                 ; 6       ;
;      - \scan:matrixfsm[1]~4        ; 0                 ; 6       ;
;      - Mux191~0                    ; 0                 ; 6       ;
;      - Mux192~0                    ; 0                 ; 6       ;
; key_col[0]                         ;                   ;         ;
;      - keypad:u4|keyin[0]~0        ; 1                 ; 6       ;
;      - keypad:u4|keyin[1]~1        ; 1                 ; 6       ;
;      - keypad:u4|keyin[2]~14       ; 1                 ; 6       ;
;      - keypad:u4|keyin[3]~15       ; 1                 ; 6       ;
; key_col[3]                         ;                   ;         ;
;      - keypad:u4|keyin[14]~2       ; 0                 ; 6       ;
;      - keypad:u4|keyin[15]~3       ; 0                 ; 6       ;
;      - keypad:u4|keyin[12]~4       ; 0                 ; 6       ;
;      - keypad:u4|keyin[13]~5       ; 0                 ; 6       ;
; key_col[2]                         ;                   ;         ;
;      - keypad:u4|keyin[10]~6       ; 1                 ; 6       ;
;      - keypad:u4|keyin[11]~7       ; 1                 ; 6       ;
;      - keypad:u4|keyin[8]~8        ; 1                 ; 6       ;
;      - keypad:u4|keyin[9]~9        ; 1                 ; 6       ;
; key_col[1]                         ;                   ;         ;
;      - keypad:u4|keyin[6]~10       ; 0                 ; 6       ;
;      - keypad:u4|keyin[7]~11       ; 0                 ; 6       ;
;      - keypad:u4|keyin[4]~12       ; 0                 ; 6       ;
;      - keypad:u4|keyin[5]~13       ; 0                 ; 6       ;
; RX                                 ;                   ;         ;
;      - uart:u7|inserial[0]~0       ; 1                 ; 6       ;
;      - uart:u7|Receive~0           ; 1                 ; 6       ;
;      - uart:u7|inserial[7]~1       ; 1                 ; 6       ;
;      - uart:u7|inserial[6]~2       ; 1                 ; 6       ;
;      - uart:u7|inserial[5]~3       ; 1                 ; 6       ;
;      - uart:u7|inserial[4]~4       ; 1                 ; 6       ;
;      - uart:u7|inserial[3]~5       ; 1                 ; 6       ;
;      - uart:u7|inserial[2]~6       ; 1                 ; 6       ;
;      - uart:u7|inserial[1]~7       ; 1                 ; 6       ;
;      - uart:u7|Decoder0~34         ; 1                 ; 6       ;
;      - uart:u7|Decoder0~3          ; 1                 ; 6       ;
;      - uart:u7|Decoder0~30         ; 1                 ; 6       ;
+------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Equal11~0                                                                                                         ; LCCOMB_X22_Y15_N28 ; 30      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; FD[12]                                                                                                            ; FF_X19_Y27_N1      ; 27      ; Clock                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; FD[22]                                                                                                            ; FF_X19_Y27_N21     ; 11      ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; G[0]~0                                                                                                            ; LCCOMB_X26_Y19_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|Mux6~9                                                                                                 ; LCCOMB_X31_Y12_N12 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                          ; LCCOMB_X24_Y12_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|a2[0]~1                                                                                                ; LCCOMB_X24_Y8_N2   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|address[10]~3                                                                                          ; LCCOMB_X31_Y10_N30 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                           ; LCCOMB_X27_Y10_N16 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[0]~71                                                                                          ; LCCOMB_X31_Y7_N14  ; 25      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[0]~72                                                                                          ; LCCOMB_X24_Y12_N8  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|di2[0]~1                                                                                               ; LCCOMB_X28_Y17_N4  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm[1]                                                                                                 ; FF_X31_Y8_N31      ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm_back[0]~5                                                                                          ; LCCOMB_X32_Y12_N16 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0 ; LCCOMB_X24_Y10_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0 ; LCCOMB_X24_Y10_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0 ; LCCOMB_X24_Y10_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0     ; LCCOMB_X24_Y10_N4  ; 6       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1     ; LCCOMB_X24_Y10_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0     ; LCCOMB_X24_Y10_N24 ; 6       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0     ; LCCOMB_X24_Y10_N0  ; 6       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0     ; LCCOMB_X24_Y10_N16 ; 6       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout                                                                                        ; FF_X22_Y1_N1       ; 90      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Serial_available[0][4]~2                                                                                          ; LCCOMB_X16_Y14_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Serial_available[1][7]~1                                                                                          ; LCCOMB_X16_Y14_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Serial_available[2][2]~0                                                                                          ; LCCOMB_X16_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Serial_available[3][0]~3                                                                                          ; LCCOMB_X16_Y14_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Serial_available[4][1]~4                                                                                          ; LCCOMB_X19_Y14_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; \scan:matrixfsm[1]                                                                                                ; FF_X24_Y19_N13     ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|LessThan0~0                                                                                    ; LCCOMB_X40_Y15_N22 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|LessThan1~2                                                                                    ; LCCOMB_X1_Y14_N8   ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clock_generator:u1|clk_100Hz                                                                                      ; FF_X21_Y1_N31      ; 43      ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clock_generator:u1|clk_1KHz                                                                                       ; FF_X1_Y14_N3       ; 4       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clock_generator:u1|clk_1MHz                                                                                       ; FF_X40_Y15_N27     ; 120     ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cost[13]~35                                                                                                       ; LCCOMB_X21_Y15_N26 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; delay_1[6]~0                                                                                                      ; LCCOMB_X20_Y15_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fin                                                                                                               ; PIN_31             ; 315     ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; keypad:u4|Equal0~0                                                                                                ; LCCOMB_X14_Y14_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keypad:u4|Equal0~1                                                                                                ; LCCOMB_X14_Y14_N24 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keypad:u4|Equal0~2                                                                                                ; LCCOMB_X14_Y14_N26 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keypad:u4|n[0]~0                                                                                                  ; LCCOMB_X14_Y14_N4  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keypad:u4|tmpTouch                                                                                                ; FF_X23_Y15_N13     ; 5       ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; lcdControl:u2|Mux94~4                                                                                             ; LCCOMB_X27_Y15_N24 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|bit_index[3]~26                                                                                     ; LCCOMB_X29_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|bit_index[4]~22                                                                                     ; LCCOMB_X28_Y16_N8  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt1[0]~21                                                                                          ; LCCOMB_X26_Y15_N0  ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt1[3]~23                                                                                          ; LCCOMB_X26_Y15_N4  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt_number[0]~9                                                                                     ; LCCOMB_X27_Y17_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|cnt_number_max[2]~0                                                                                 ; LCCOMB_X23_Y16_N20 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[16]~78                                                                                      ; LCCOMB_X21_Y11_N18 ; 27      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[16]~89                                                                                      ; LCCOMB_X23_Y12_N16 ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|font_Xsize[1]~3                                                                                     ; LCCOMB_X26_Y13_N16 ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|font_Ysize[1]~0                                                                                     ; LCCOMB_X26_Y13_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[0]                                                                                              ; FF_X22_Y13_N9      ; 81      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[4]                                                                                              ; FF_X24_Y17_N27     ; 71      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back2[6]~5                                                                                      ; LCCOMB_X21_Y13_N14 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back[5]~1                                                                                       ; LCCOMB_X23_Y11_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|hv                                                                                                  ; FF_X23_Y11_N25     ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_address[0]~6                                                                                    ; LCCOMB_X24_Y15_N30 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_color[1]~2                                                                                      ; LCCOMB_X26_Y17_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x[0]~35                                                                                         ; LCCOMB_X27_Y16_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x[0]~36                                                                                         ; LCCOMB_X27_Y16_N26 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x_start[0]~17                                                                                   ; LCCOMB_X28_Y14_N22 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_x_start[4]~12                                                                                   ; LCCOMB_X26_Y12_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y[0]~28                                                                                         ; LCCOMB_X27_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y_start[1]~19                                                                                   ; LCCOMB_X26_Y14_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|pos_y_start[4]~9                                                                                    ; LCCOMB_X26_Y11_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|posx0[2]~0                                                                                          ; LCCOMB_X26_Y14_N12 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|str[10][5]~41                                                                                       ; LCCOMB_X21_Y16_N30 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|str[1][5]~10                                                                                        ; LCCOMB_X23_Y16_N14 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; matrix_data[0][0]~0                                                                                               ; LCCOMB_X24_Y19_N22 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; matrix_data[0][11]~1                                                                                              ; LCCOMB_X23_Y19_N14 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mode_lcd[3]~2                                                                                                     ; LCCOMB_X22_Y16_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_99             ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_99             ; 171     ; Async. clear              ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; price[0][11]~1                                                                                                    ; LCCOMB_X23_Y18_N2  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; price[1][11]~3                                                                                                    ; LCCOMB_X23_Y18_N26 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; price[2][11]~5                                                                                                    ; LCCOMB_X23_Y17_N14 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; process_5~5                                                                                                       ; LCCOMB_X22_Y15_N8  ; 29      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; seven_seg_display:u8|FD[10]                                                                                       ; FF_X1_Y12_N25      ; 19      ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ssd_data[19]~0                                                                                                    ; LCCOMB_X22_Y19_N0  ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ssd_data[3]~1                                                                                                     ; LCCOMB_X22_Y15_N26 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u7|Decoder0~34                                                                                               ; LCCOMB_X15_Y14_N14 ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; uart:u7|Equal1~0                                                                                                  ; LCCOMB_X22_Y23_N6  ; 5       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X15_Y14_N16 ; 33      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X15_Y14_N16 ; 43      ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; uart:u7|countE2                                                                                                   ; FF_X23_Y23_N29     ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u7|uck1                                                                                                      ; FF_X16_Y16_N13     ; 12      ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; uart:u7|uck2                                                                                                      ; FF_X16_Y7_N5       ; 9       ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FD[12]                       ; FF_X19_Y27_N1      ; 27      ; 10                                   ; Global Clock         ; GCLK14           ; --                        ;
; FD[22]                       ; FF_X19_Y27_N21     ; 11      ; 2                                    ; Global Clock         ; GCLK10           ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout   ; FF_X22_Y1_N1       ; 90      ; 24                                   ; Global Clock         ; GCLK18           ; --                        ;
; clock_generator:u1|clk_100Hz ; FF_X21_Y1_N31      ; 43      ; 8                                    ; Global Clock         ; GCLK15           ; --                        ;
; clock_generator:u1|clk_1KHz  ; FF_X1_Y14_N3       ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clock_generator:u1|clk_1MHz  ; FF_X40_Y15_N27     ; 120     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; fin                          ; PIN_31             ; 315     ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; keypad:u4|tmpTouch           ; FF_X23_Y15_N13     ; 5       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; nReset                       ; PIN_99             ; 171     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; seven_seg_display:u8|FD[10]  ; FF_X1_Y12_N25      ; 19      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; uart:u7|countE1              ; LCCOMB_X15_Y14_N16 ; 43      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; uart:u7|uck1                 ; FF_X16_Y16_N13     ; 12      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; uart:u7|uck2                 ; FF_X16_Y7_N5       ; 9       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; LCD_DRV:u3|fsm[5]                                                                                                                        ; 85      ;
; LCD_DRV:u3|fsm[3]                                                                                                                        ; 85      ;
; lcdControl:u2|fsm[0]                                                                                                                     ; 81      ;
; lcdControl:u2|fsm[2]                                                                                                                     ; 76      ;
; lcdControl:u2|fsm[4]                                                                                                                     ; 71      ;
; lcdControl:u2|fsm[3]                                                                                                                     ; 66      ;
; lcdControl:u2|fsm[1]                                                                                                                     ; 63      ;
; LCD_DRV:u3|fsm[4]                                                                                                                        ; 61      ;
; keypad:u4|tmpTouch                                                                                                                       ; 60      ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~10 ; 59      ;
; LCD_DRV:u3|fsm[0]                                                                                                                        ; 54      ;
; LCD_DRV:u3|fsm[1]                                                                                                                        ; 53      ;
; Equal12~0                                                                                                                                ; 50      ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~10 ; 50      ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~10 ; 50      ;
; lcdControl:u2|fsm[6]                                                                                                                     ; 48      ;
; LCD_DRV:u3|fsm[2]                                                                                                                        ; 47      ;
; lcdControl:u2|fsm[5]                                                                                                                     ; 45      ;
; Mux192~0                                                                                                                                 ; 37      ;
; Mux191~0                                                                                                                                 ; 37      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~10 ; 37      ;
; nReset~input                                                                                                                             ; 36      ;
; LCD_DRV:u3|address[1]                                                                                                                    ; 36      ;
; LCD_DRV:u3|address[0]                                                                                                                    ; 36      ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22             ; 36      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~10 ; 35      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22             ; 35      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~10 ; 34      ;
; LCD_DRV:u3|bit_cnt[0]                                                                                                                    ; 33      ;
; LCD_DRV:u3|address[2]                                                                                                                    ; 33      ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20             ; 33      ;
; uart:u7|countE1                                                                                                                          ; 32      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20             ; 32      ;
; Equal11~0                                                                                                                                ; 30      ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18              ; 30      ;
; lcdControl:u2|cnt_number[0]                                                                                                              ; 29      ;
; process_5~5                                                                                                                              ; 29      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18              ; 29      ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22             ; 28      ;
; uart:u7|LessThan0~7                                                                                                                      ; 27      ;
; lcdControl:u2|delay_1[16]~89                                                                                                             ; 27      ;
; lcdControl:u2|delay_1[16]~78                                                                                                             ; 27      ;
; uart:u7|LessThan1~7                                                                                                                      ; 27      ;
; ssd_data[19]~0                                                                                                                           ; 27      ;
; lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~16             ; 27      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24             ; 26      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16               ; 26      ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24             ; 26      ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24             ; 26      ;
; LCD_DRV:u3|delay_1[0]~72                                                                                                                 ; 25      ;
; LCD_DRV:u3|delay_1[0]~71                                                                                                                 ; 25      ;
; lcdControl:u2|cnt_number[1]                                                                                                              ; 25      ;
; lcdControl:u2|str[10][5]~41                                                                                                              ; 24      ;
; LCD_DRV:u3|a2[12]                                                                                                                        ; 24      ;
; LCD_DRV:u3|a2[11]                                                                                                                        ; 24      ;
; LCD_DRV:u3|a2[10]                                                                                                                        ; 24      ;
; LCD_DRV:u3|a2[9]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[8]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[7]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[6]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[5]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[4]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[3]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[2]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[1]                                                                                                                         ; 24      ;
; LCD_DRV:u3|a2[0]                                                                                                                         ; 24      ;
; lcdControl:u2|font_Xsize[0]                                                                                                              ; 24      ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|op_7~10                    ; 24      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14               ; 23      ;
; lcdControl:u2|font_Xsize[1]~3                                                                                                            ; 22      ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[8]~12              ; 22      ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[8]~12              ; 22      ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[8]~12               ; 22      ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[8]~12               ; 22      ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16               ; 22      ;
; lcdControl:u2|cnt_number[2]                                                                                                              ; 21      ;
; LCD_DRV:u3|address[4]                                                                                                                    ; 20      ;
; LCD_DRV:u3|address[3]                                                                                                                    ; 20      ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|op_6~10                    ; 20      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12               ; 20      ;
; LCD_DRV:u3|bit_cnt[2]                                                                                                                    ; 19      ;
; lcdControl:u2|hv                                                                                                                         ; 18      ;
; lcdControl:u2|font_Xsize[1]                                                                                                              ; 18      ;
; lcdControl:u2|Mux479~1                                                                                                                   ; 18      ;
; LCD_DRV:u3|bit_cnt[1]                                                                                                                    ; 18      ;
; lcdControl:u2|Mux15~11                                                                                                                   ; 17      ;
; lcdControl:u2|Equal14~0                                                                                                                  ; 17      ;
; lcdControl:u2|font_Xsize[2]                                                                                                              ; 17      ;
; LCD_DRV:u3|lcd_busy                                                                                                                      ; 17      ;
; lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_12_result_int[11]~16             ; 17      ;
; lcdControl:u2|Mux14~9                                                                                                                    ; 16      ;
; ssd_data[3]~1                                                                                                                            ; 16      ;
; seven_seg_display:u8|\display:i[0]                                                                                                       ; 16      ;
; LCD_DRV:u3|a2[0]~1                                                                                                                       ; 15      ;
; lcdControl:u2|lcd_address[0]~6                                                                                                           ; 15      ;
; lcdControl:u2|lcd_address[11]~0                                                                                                          ; 15      ;
; LCD_DRV:u3|address[10]~3                                                                                                                 ; 15      ;
; LCD_DRV:u3|Equal0~4                                                                                                                      ; 15      ;
; lcdControl:u2|lcd_write                                                                                                                  ; 15      ;
; lcdControl:u2|cnt_number[3]                                                                                                              ; 15      ;
; lcdControl:u2|process_2~0                                                                                                                ; 15      ;
; mode_lcd[0]                                                                                                                              ; 15      ;
; mode_lcd[1]                                                                                                                              ; 15      ;
; last[3]                                                                                                                                  ; 15      ;
; last[4]                                                                                                                                  ; 15      ;
; last[5]                                                                                                                                  ; 15      ;
; lcdControl:u2|LED[14]~0                                                                                                                  ; 15      ;
; \display:i[0]                                                                                                                            ; 15      ;
; \display:i[1]                                                                                                                            ; 15      ;
; \scan:matrixfsm[1]                                                                                                                       ; 15      ;
; seven_seg_display:u8|\display:i[1]                                                                                                       ; 15      ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~10               ; 15      ;
; dipsw1[0]~input                                                                                                                          ; 14      ;
; lcdControl:u2|str[1][5]~10                                                                                                               ; 14      ;
; cost[13]~35                                                                                                                              ; 14      ;
; LCD_DRV:u3|hi_lo                                                                                                                         ; 14      ;
; lcdControl:u2|font_Ysize[0]                                                                                                              ; 14      ;
; lcdControl:u2|Mux479~0                                                                                                                   ; 14      ;
; mode_lcd[2]                                                                                                                              ; 14      ;
; last[6]                                                                                                                                  ; 14      ;
; last[7]                                                                                                                                  ; 14      ;
; last[8]                                                                                                                                  ; 14      ;
; keypad:u4|n[0]~0                                                                                                                         ; 14      ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_12_result_int[8]~12              ; 14      ;
; lcdControl:u2|cnt_number[4]                                                                                                              ; 13      ;
; lcdControl:u2|cnt_number[5]                                                                                                              ; 13      ;
; mode_lcd[3]                                                                                                                              ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[5]~8               ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[5]~8               ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~8                ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~8                ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~8                ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[5]~8                ; 13      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[5]~8                ; 13      ;
; RX~input                                                                                                                                 ; 12      ;
; price[2][11]~5                                                                                                                           ; 12      ;
; price[1][11]~3                                                                                                                           ; 12      ;
; price[0][11]~1                                                                                                                           ; 12      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                                               ; 12      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                                               ; 12      ;
; lcdControl:u2|font_Ysize[1]                                                                                                              ; 12      ;
; last[9]                                                                                                                                  ; 12      ;
; last[10]                                                                                                                                 ; 12      ;
; lcdControl:u2|pos_x_start[2]~14                                                                                                          ; 11      ;
; uart:u7|\Receive:ii1[3]                                                                                                                  ; 11      ;
; lcdControl:u2|font_Ysize[2]                                                                                                              ; 11      ;
; \display:i[2]                                                                                                                            ; 11      ;
; lcdControl:u2|pos_x_start[2]~13                                                                                                          ; 10      ;
; lcdControl:u2|LessThan5~0                                                                                                                ; 10      ;
; uart:u7|\Receive:ii1[2]                                                                                                                  ; 10      ;
; LCD_DRV:u3|Equal1~1                                                                                                                      ; 10      ;
; lcdControl:u2|LessThan7~4                                                                                                                ; 10      ;
; lcdControl:u2|Mux94~4                                                                                                                    ; 10      ;
; lcdControl:u2|Equal4~4                                                                                                                   ; 10      ;
; Main_State.event_check                                                                                                                   ; 10      ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_12_result_int[5]~8               ; 10      ;
; clock_generator:u1|LessThan1~2                                                                                                           ; 9       ;
; LCD_DRV:u3|a2[14]                                                                                                                        ; 9       ;
; LCD_DRV:u3|a2[13]                                                                                                                        ; 9       ;
; uart:u7|\Receive:ii1[0]                                                                                                                  ; 9       ;
; lcdControl:u2|LessThan1~10                                                                                                               ; 9       ;
; Equal1~0                                                                                                                                 ; 9       ;
; last[2]                                                                                                                                  ; 9       ;
; last[11]                                                                                                                                 ; 9       ;
; uart:u7|countE2                                                                                                                          ; 9       ;
; keypad:u4|Equal0~2                                                                                                                       ; 9       ;
; keypad:u4|Equal0~1                                                                                                                       ; 9       ;
; keypad:u4|Equal0~0                                                                                                                       ; 9       ;
; lcdControl:u2|pos_x[0]~36                                                                                                                ; 8       ;
; lcdControl:u2|pos_y[0]~28                                                                                                                ; 8       ;
; lcdControl:u2|pos_x[0]~35                                                                                                                ; 8       ;
; LCD_DRV:u3|di2[0]                                                                                                                        ; 8       ;
; lcdControl:u2|bit_index[3]~26                                                                                                            ; 8       ;
; lcdControl:u2|bit_index[4]~22                                                                                                            ; 8       ;
; uart:u7|\Receive:ii1[1]                                                                                                                  ; 8       ;
; LCD_DRV:u3|fsm_back[4]                                                                                                                   ; 8       ;
; lcdControl:u2|Mux192~1                                                                                                                   ; 8       ;
; lcdControl:u2|Mux13~2                                                                                                                    ; 8       ;
; lcdControl:u2|Mux192~0                                                                                                                   ; 8       ;
; Serial_available[4][1]~4                                                                                                                 ; 8       ;
; Serial_available[3][0]~3                                                                                                                 ; 8       ;
; Serial_available[0][4]~2                                                                                                                 ; 8       ;
; Serial_available[1][7]~1                                                                                                                 ; 8       ;
; Serial_available[2][2]~0                                                                                                                 ; 8       ;
; Equal0~1                                                                                                                                 ; 8       ;
; Equal0~0                                                                                                                                 ; 8       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~8  ; 8       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~10 ; 8       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~8  ; 8       ;
; lcdControl:u2|Equal15~0                                                                                                                  ; 7       ;
; lcdControl:u2|cnt1[3]~23                                                                                                                 ; 7       ;
; lcdControl:u2|cnt1[0]~21                                                                                                                 ; 7       ;
; uart:u7|ii1~1                                                                                                                            ; 7       ;
; delay_1[6]~0                                                                                                                             ; 7       ;
; LCD_DRV:u3|fsm_back[2]                                                                                                                   ; 7       ;
; lcdControl:u2|fsm~14                                                                                                                     ; 7       ;
; lcdControl:u2|LED[14]~5                                                                                                                  ; 7       ;
; lcdControl:u2|LessThan1~2                                                                                                                ; 7       ;
; uart:u7|inserial[1]                                                                                                                      ; 7       ;
; uart:u7|inserial[2]                                                                                                                      ; 7       ;
; uart:u7|inserial[3]                                                                                                                      ; 7       ;
; uart:u7|inserial[4]                                                                                                                      ; 7       ;
; uart:u7|inserial[5]                                                                                                                      ; 7       ;
; uart:u7|inserial[6]                                                                                                                      ; 7       ;
; uart:u7|inserial[7]                                                                                                                      ; 7       ;
; \Serial:Serial_count[0]                                                                                                                  ; 7       ;
; uart:u7|inserial[0]                                                                                                                      ; 7       ;
; LessThan3~1                                                                                                                              ; 7       ;
; Equal8~0                                                                                                                                 ; 7       ;
; LCD_DRV:u3|address[5]                                                                                                                    ; 7       ;
; LCD_DRV:u3|address[6]                                                                                                                    ; 7       ;
; uart:u7|ii2[1]                                                                                                                           ; 7       ;
; seven_seg_display:u8|Mux0~4                                                                                                              ; 7       ;
; seven_seg_display:u8|Mux1~4                                                                                                              ; 7       ;
; seven_seg_display:u8|Mux2~4                                                                                                              ; 7       ;
; seven_seg_display:u8|Mux3~4                                                                                                              ; 7       ;
; seven_seg_display:u8|\display:i[2]                                                                                                       ; 7       ;
; lcdControl:u2|Add8~16                                                                                                                    ; 7       ;
; lcdControl:u2|cnt_number[0]~9                                                                                                            ; 6       ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                                                 ; 6       ;
; lcdControl:u2|pos_x_start[6]~7                                                                                                           ; 6       ;
; lcdControl:u2|pos_y_start[3]                                                                                                             ; 6       ;
; lcdControl:u2|pos_x_start[4]                                                                                                             ; 6       ;
; lcdControl:u2|pos_x_start[5]                                                                                                             ; 6       ;
; lcdControl:u2|pos_x_start[6]                                                                                                             ; 6       ;
; lcdControl:u2|pos_x_start[7]                                                                                                             ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0                        ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0                            ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0                        ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0                            ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1                            ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0                            ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0                        ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0                            ; 6       ;
; lcdControl:u2|Mux6~0                                                                                                                     ; 6       ;
; lcdControl:u2|Mux5~3                                                                                                                     ; 6       ;
; lcdControl:u2|fsm_back[5]~1                                                                                                              ; 6       ;
; lcdControl:u2|lcd_show                                                                                                                   ; 6       ;
; LCD_DRV:u3|address[15]                                                                                                                   ; 6       ;
; \Serial:Serial_count[2]                                                                                                                  ; 6       ;
; \Serial:Serial_count[1]                                                                                                                  ; 6       ;
; delay_1[4]                                                                                                                               ; 6       ;
; delay_1[5]                                                                                                                               ; 6       ;
; workingMode[3]                                                                                                                           ; 6       ;
; workingMode[2]                                                                                                                           ; 6       ;
; workingMode[1]                                                                                                                           ; 6       ;
; workingMode[0]                                                                                                                           ; 6       ;
; G[0]~0                                                                                                                                   ; 6       ;
; uart:u7|ii2[0]                                                                                                                           ; 6       ;
; uart:u7|ii2[3]                                                                                                                           ; 6       ;
; uart:u7|ii2[2]                                                                                                                           ; 6       ;
; keypad:u4|scan_number[0]                                                                                                                 ; 6       ;
; dipsw1[7]~input                                                                                                                          ; 5       ;
; dipsw1[6]~input                                                                                                                          ; 5       ;
; dipsw1[5]~input                                                                                                                          ; 5       ;
; lcdControl:u2|hv~8                                                                                                                       ; 5       ;
; lcdControl:u2|fsm_back2[6]~5                                                                                                             ; 5       ;
; lcdControl:u2|Equal17~1                                                                                                                  ; 5       ;
; lcdControl:u2|Mux65~9                                                                                                                    ; 5       ;
; lcdControl:u2|Mux13~7                                                                                                                    ; 5       ;
; lcdControl:u2|Add20~22                                                                                                                   ; 5       ;
; lcdControl:u2|Mux3~0                                                                                                                     ; 5       ;
; lcdControl:u2|Mux1~1                                                                                                                     ; 5       ;
; LCD_DRV:u3|di2[0]~1                                                                                                                      ; 5       ;
; lcdControl:u2|pos_y_start[0]                                                                                                             ; 5       ;
; lcdControl:u2|pos_y_start[4]                                                                                                             ; 5       ;
; lcdControl:u2|pos_y_start[5]                                                                                                             ; 5       ;
; lcdControl:u2|pos_y_start[6]                                                                                                             ; 5       ;
; lcdControl:u2|pos_y_start[7]                                                                                                             ; 5       ;
; lcdControl:u2|pos_x_start[0]                                                                                                             ; 5       ;
; lcdControl:u2|pos_x_start[1]                                                                                                             ; 5       ;
; lcdControl:u2|pos_x_start[2]                                                                                                             ; 5       ;
; lcdControl:u2|pos_x_start[3]                                                                                                             ; 5       ;
; LCD_DRV:u3|we2                                                                                                                           ; 5       ;
; lcdControl:u2|pos_y_start[0]~6                                                                                                           ; 5       ;
; lcdControl:u2|bit_index[4]~23                                                                                                            ; 5       ;
; lcdControl:u2|str[10][14]                                                                                                                ; 5       ;
; lcdControl:u2|process_2~1                                                                                                                ; 5       ;
; clock_generator:u1|LessThan0~0                                                                                                           ; 5       ;
; LCD_DRV:u3|fsm_back[3]                                                                                                                   ; 5       ;
; LCD_DRV:u3|LessThan1~5                                                                                                                   ; 5       ;
; lcdControl:u2|fsm~23                                                                                                                     ; 5       ;
; lcdControl:u2|str[0][1]                                                                                                                  ; 5       ;
; lcdControl:u2|str[0][10]                                                                                                                 ; 5       ;
; lcdControl:u2|cnt_number[6]                                                                                                              ; 5       ;
; lcdControl:u2|LessThan4~4                                                                                                                ; 5       ;
; lcdControl:u2|LessThan0~4                                                                                                                ; 5       ;
; lcdControl:u2|lcd_show~3                                                                                                                 ; 5       ;
; matrix_data[0][0]~0                                                                                                                      ; 5       ;
; \scan:matrixfsm[1]~1                                                                                                                     ; 5       ;
; Equal9~2                                                                                                                                 ; 5       ;
; uart:u7|Equal1~0                                                                                                                         ; 5       ;
; Equal5~0                                                                                                                                 ; 5       ;
; last[1]                                                                                                                                  ; 5       ;
; \scan:i[0]                                                                                                                               ; 5       ;
; keypad:u4|scan_number[1]                                                                                                                 ; 5       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_2_result_int[3]~6  ; 5       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_2_result_int[3]~6  ; 5       ;
; LCD_DRV:u3|fsm_back[0]                                                                                                                   ; 5       ;
; lcdControl:u2|bit_index[7]                                                                                                               ; 5       ;
; lcdControl:u2|bit_index[6]                                                                                                               ; 5       ;
; lcdControl:u2|cnt1[5]                                                                                                                    ; 5       ;
; lcdControl:u2|cnt1[6]                                                                                                                    ; 5       ;
; key_col[1]~input                                                                                                                         ; 4       ;
; key_col[2]~input                                                                                                                         ; 4       ;
; key_col[3]~input                                                                                                                         ; 4       ;
; key_col[0]~input                                                                                                                         ; 4       ;
; lcdControl:u2|pos_x_start[4]~20                                                                                                          ; 4       ;
; lcdControl:u2|pos_x_start[4]~19                                                                                                          ; 4       ;
; lcdControl:u2|Mux0~4                                                                                                                     ; 4       ;
; lcdControl:u2|Mux14~8                                                                                                                    ; 4       ;
; lcdControl:u2|Mux15~10                                                                                                                   ; 4       ;
; lcdControl:u2|Mux13~8                                                                                                                    ; 4       ;
; lcdControl:u2|lcd_color[1]~2                                                                                                             ; 4       ;
; lcdControl:u2|pos_y_start[4]~9                                                                                                           ; 4       ;
; lcdControl:u2|pos_x_start[0]~17                                                                                                          ; 4       ;
; lcdControl:u2|Mux423~0                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x_start[4]~12                                                                                                          ; 4       ;
; lcdControl:u2|LessThan6~5                                                                                                                ; 4       ;
; lcdControl:u2|LessThan6~1                                                                                                                ; 4       ;
; lcdControl:u2|Mux2~1                                                                                                                     ; 4       ;
; uart:u7|Decoder0~34                                                                                                                      ; 4       ;
; LCD_DRV:u3|di2[5]                                                                                                                        ; 4       ;
; LCD_DRV:u3|di2[3]                                                                                                                        ; 4       ;
; LCD_DRV:u3|di2[2]                                                                                                                        ; 4       ;
; LCD_DRV:u3|di2[1]                                                                                                                        ; 4       ;
; lcdControl:u2|str[1][13]                                                                                                                 ; 4       ;
; lcdControl:u2|font_Xsize[1]~2                                                                                                            ; 4       ;
; cost[0]                                                                                                                                  ; 4       ;
; mode_lcd[3]~2                                                                                                                            ; 4       ;
; LCD_DRV:u3|RGB_data[7]~2                                                                                                                 ; 4       ;
; LCD_DRV:u3|LessThan2~0                                                                                                                   ; 4       ;
; LCD_DRV:u3|LessThan0~7                                                                                                                   ; 4       ;
; LCD_DRV:u3|address[12]                                                                                                                   ; 4       ;
; LCD_DRV:u3|address[14]                                                                                                                   ; 4       ;
; lcdControl:u2|Mux10~5                                                                                                                    ; 4       ;
; lcdControl:u2|pos_y_start[1]~4                                                                                                           ; 4       ;
; lcdControl:u2|Mux15~4                                                                                                                    ; 4       ;
; lcdControl:u2|LessThan3~4                                                                                                                ; 4       ;
; lcdControl:u2|cnt_number_max[2]                                                                                                          ; 4       ;
; lcdControl:u2|Mux97~0                                                                                                                    ; 4       ;
; keypad:u4|keyin[7]                                                                                                                       ; 4       ;
; keypad:u4|keyin[11]                                                                                                                      ; 4       ;
; LessThan3~0                                                                                                                              ; 4       ;
; Mux187~0                                                                                                                                 ; 4       ;
; Mux189~0                                                                                                                                 ; 4       ;
; Mux188~0                                                                                                                                 ; 4       ;
; clock_generator:u1|\process_2:cnt[2]                                                                                                     ; 4       ;
; lcdControl:u2|LED[14]~1                                                                                                                  ; 4       ;
; lcdControl:u2|lcd_show~2                                                                                                                 ; 4       ;
; \scan:i[1]                                                                                                                               ; 4       ;
; main_LED[1]                                                                                                                              ; 4       ;
; G[1]~reg0                                                                                                                                ; 4       ;
; G[0]~reg0                                                                                                                                ; 4       ;
; lcdControl:u2|pos_x[0]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[1]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[2]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[3]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[4]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[5]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[6]                                                                                                                   ; 4       ;
; lcdControl:u2|pos_x[7]                                                                                                                   ; 4       ;
; LCD_DRV:u3|fsm_back[1]                                                                                                                   ; 4       ;
; lcdControl:u2|bit_index[5]                                                                                                               ; 4       ;
; lcdControl:u2|bit_index[4]                                                                                                               ; 4       ;
; lcdControl:u2|bit_index[3]                                                                                                               ; 4       ;
; lcdControl:u2|bit_index[2]                                                                                                               ; 4       ;
; lcdControl:u2|bit_index[1]                                                                                                               ; 4       ;
; lcdControl:u2|bit_index[0]                                                                                                               ; 4       ;
; lcdControl:u2|cnt1[4]                                                                                                                    ; 4       ;
; lcdControl:u2|cnt1[3]                                                                                                                    ; 4       ;
; lcdControl:u2|cnt1[2]                                                                                                                    ; 4       ;
; lcdControl:u2|cnt1[1]                                                                                                                    ; 4       ;
; lcdControl:u2|cnt1[0]                                                                                                                    ; 4       ;
; cost[10]                                                                                                                                 ; 4       ;
; cost[9]                                                                                                                                  ; 4       ;
; cost[8]                                                                                                                                  ; 4       ;
; cost[7]                                                                                                                                  ; 4       ;
; cost[6]                                                                                                                                  ; 4       ;
; cost[5]                                                                                                                                  ; 4       ;
; cost[4]                                                                                                                                  ; 4       ;
; cost[3]                                                                                                                                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28             ; 4       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28             ; 4       ;
; uart:u7|Decoder0~3                                                                                                                       ; 3       ;
; lcdControl:u2|pos_y_start[3]~24                                                                                                          ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[11]~48            ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[11]~56            ; 3       ;
; lcdControl:u2|Mux10~6                                                                                                                    ; 3       ;
; lcdControl:u2|fsm~31                                                                                                                     ; 3       ;
; lcdControl:u2|Mux55~0                                                                                                                    ; 3       ;
; lcdControl:u2|Mux20~1                                                                                                                    ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~38            ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~34            ; 3       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[10]~29            ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~46            ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~42            ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~38            ; 3       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[10]~33            ; 3       ;
; lcdControl:u2|pos_y_start[1]~18                                                                                                          ; 3       ;
; lcdControl:u2|LessThan6~6                                                                                                                ; 3       ;
; lcdControl:u2|Add20~17                                                                                                                   ; 3       ;
; lcdControl:u2|Add20~16                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y_start[1]~5                                                                                                           ; 3       ;
; lcdControl:u2|Mux2~0                                                                                                                     ; 3       ;
; lcdControl:u2|Mux12~12                                                                                                                   ; 3       ;
; lcdControl:u2|Mux95~2                                                                                                                    ; 3       ;
; LCD_DRV:u3|Mux10~0                                                                                                                       ; 3       ;
; lcdControl:u2|pos_y[0]~8                                                                                                                 ; 3       ;
; lcdControl:u2|cnt_number_max[2]~0                                                                                                        ; 3       ;
; clock_generator:u1|\process_2:cnt[0]                                                                                                     ; 3       ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                                                  ; 3       ;
; LCD_DRV:u3|Mux53~0                                                                                                                       ; 3       ;
; LCD_DRV:u3|fsm~0                                                                                                                         ; 3       ;
; LCD_DRV:u3|Mux9~20                                                                                                                       ; 3       ;
; LCD_DRV:u3|Mux9~7                                                                                                                        ; 3       ;
; LCD_DRV:u3|address[7]                                                                                                                    ; 3       ;
; LCD_DRV:u3|address[8]                                                                                                                    ; 3       ;
; LCD_DRV:u3|address[9]                                                                                                                    ; 3       ;
; LCD_DRV:u3|address[10]                                                                                                                   ; 3       ;
; LCD_DRV:u3|address[11]                                                                                                                   ; 3       ;
; LCD_DRV:u3|address[13]                                                                                                                   ; 3       ;
; lcdControl:u2|Mux100~13                                                                                                                  ; 3       ;
; lcdControl:u2|Mux99~2                                                                                                                    ; 3       ;
; lcdControl:u2|cnt_number_max[0]                                                                                                          ; 3       ;
; lcdControl:u2|LessThan1~9                                                                                                                ; 3       ;
; lcdControl:u2|LessThan0~5                                                                                                                ; 3       ;
; lcdControl:u2|lcd_address[0]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[1]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[2]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[3]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[4]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[5]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[6]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[7]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[8]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[9]                                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[10]                                                                                                            ; 3       ;
; lcdControl:u2|lcd_address[11]                                                                                                            ; 3       ;
; lcdControl:u2|lcd_address[13]                                                                                                            ; 3       ;
; lcdControl:u2|lcd_address[12]                                                                                                            ; 3       ;
; lcdControl:u2|lcd_address[14]                                                                                                            ; 3       ;
; lcdControl:u2|Mux94~3                                                                                                                    ; 3       ;
; keypad:u4|keyin[3]                                                                                                                       ; 3       ;
; keypad:u4|keyin[2]                                                                                                                       ; 3       ;
; keypad:u4|keyin[5]                                                                                                                       ; 3       ;
; keypad:u4|keyin[4]                                                                                                                       ; 3       ;
; keypad:u4|keyin[6]                                                                                                                       ; 3       ;
; keypad:u4|keyin_last[7]                                                                                                                  ; 3       ;
; keypad:u4|n~4                                                                                                                            ; 3       ;
; keypad:u4|keyin[9]                                                                                                                       ; 3       ;
; keypad:u4|keyin[8]                                                                                                                       ; 3       ;
; keypad:u4|keyin[10]                                                                                                                      ; 3       ;
; keypad:u4|keyin_last[11]                                                                                                                 ; 3       ;
; keypad:u4|n~2                                                                                                                            ; 3       ;
; keypad:u4|keyin[13]                                                                                                                      ; 3       ;
; keypad:u4|keyin[12]                                                                                                                      ; 3       ;
; keypad:u4|n~1                                                                                                                            ; 3       ;
; keypad:u4|keyin[15]                                                                                                                      ; 3       ;
; keypad:u4|keyin[14]                                                                                                                      ; 3       ;
; keypad:u4|keyin[1]                                                                                                                       ; 3       ;
; delay_1[6]                                                                                                                               ; 3       ;
; delay_1[3]                                                                                                                               ; 3       ;
; Main_State.button_process                                                                                                                ; 3       ;
; scan~0                                                                                                                                   ; 3       ;
; Mux190~0                                                                                                                                 ; 3       ;
; pwm:u9|FD[0]                                                                                                                             ; 3       ;
; main_LED[1]~1                                                                                                                            ; 3       ;
; matrix_data[0][3]                                                                                                                        ; 3       ;
; \scan:i[2]                                                                                                                               ; 3       ;
; matrix_data[0][0]                                                                                                                        ; 3       ;
; ssd_data[3]                                                                                                                              ; 3       ;
; ssd_data[7]                                                                                                                              ; 3       ;
; ssd_data[11]                                                                                                                             ; 3       ;
; ssd_data[2]                                                                                                                              ; 3       ;
; ssd_data[6]                                                                                                                              ; 3       ;
; ssd_data[10]                                                                                                                             ; 3       ;
; ssd_data[1]                                                                                                                              ; 3       ;
; ssd_data[5]                                                                                                                              ; 3       ;
; ssd_data[9]                                                                                                                              ; 3       ;
; ssd_data[0]                                                                                                                              ; 3       ;
; ssd_data[4]                                                                                                                              ; 3       ;
; ssd_data[8]                                                                                                                              ; 3       ;
; LCD_DRV:u3|SCL                                                                                                                           ; 3       ;
; main_LED[2]                                                                                                                              ; 3       ;
; main_LED[0]                                                                                                                              ; 3       ;
; lcdControl:u2|Add23~14                                                                                                                   ; 3       ;
; lcdControl:u2|Add20~14                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[0]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[1]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[2]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[3]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[4]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[5]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[6]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y[7]                                                                                                                   ; 3       ;
; lcdControl:u2|pos_y_start[1]                                                                                                             ; 3       ;
; lcdControl:u2|pos_y_start[2]                                                                                                             ; 3       ;
; Add7~22                                                                                                                                  ; 3       ;
; Add7~20                                                                                                                                  ; 3       ;
; Add7~18                                                                                                                                  ; 3       ;
; Add7~16                                                                                                                                  ; 3       ;
; Add7~14                                                                                                                                  ; 3       ;
; Add7~12                                                                                                                                  ; 3       ;
; Add7~10                                                                                                                                  ; 3       ;
; Add7~8                                                                                                                                   ; 3       ;
; Add7~6                                                                                                                                   ; 3       ;
; Add7~4                                                                                                                                   ; 3       ;
; Add7~2                                                                                                                                   ; 3       ;
; Add7~0                                                                                                                                   ; 3       ;
; cost[1]                                                                                                                                  ; 3       ;
; cost[2]                                                                                                                                  ; 3       ;
; clock_generator:u1|\process_1:cnt[8]                                                                                                     ; 3       ;
; LCD_DRV:u3|delay_1[24]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[23]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[22]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[19]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[18]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[17]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[10]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[9]                                                                                                                    ; 3       ;
; LCD_DRV:u3|delay_1[8]                                                                                                                    ; 3       ;
; LCD_DRV:u3|delay_1[7]                                                                                                                    ; 3       ;
; LCD_DRV:u3|delay_1[6]                                                                                                                    ; 3       ;
; LCD_DRV:u3|delay_1[13]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[12]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[11]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[16]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[15]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[14]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[20]                                                                                                                   ; 3       ;
; LCD_DRV:u3|delay_1[21]                                                                                                                   ; 3       ;
; lcdControl:u2|fsm_back[1]                                                                                                                ; 3       ;
; lcdControl:u2|fsm_back[0]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[22]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[19]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[18]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[17]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[16]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[15]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[14]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[13]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[12]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[11]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[10]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[9]                                                                                                                 ; 3       ;
; lcdControl:u2|delay_1[8]                                                                                                                 ; 3       ;
; lcdControl:u2|delay_1[7]                                                                                                                 ; 3       ;
; lcdControl:u2|delay_1[6]                                                                                                                 ; 3       ;
; lcdControl:u2|delay_1[21]                                                                                                                ; 3       ;
; lcdControl:u2|delay_1[20]                                                                                                                ; 3       ;
; clock_generator:u1|cnt[4]                                                                                                                ; 3       ;
; clock_generator:u1|cnt[3]                                                                                                                ; 3       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~26             ; 3       ;
; cost[11]                                                                                                                                 ; 3       ;
; uart:u7|Decoder0~38                                                                                                                      ; 2       ;
; uart:u7|Decoder0~37                                                                                                                      ; 2       ;
; uart:u7|Decoder0~36                                                                                                                      ; 2       ;
; uart:u7|Decoder0~35                                                                                                                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~318                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~317                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~316                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~315                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~314                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~313                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~312                         ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~311                         ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~310                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~93                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~92                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[90]~154                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[82]~153                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[74]~152                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[75]~151                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[76]~150                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[77]~149                         ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~234                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~233                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~232                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~231                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~230                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~229                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~228                        ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~138                         ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~137                         ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~136                         ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~135                         ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~134                         ; 2       ;
; lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~133                         ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~52            ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~50            ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[12]~47            ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~62            ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~60            ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~58            ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[12]~55            ; 2       ;
; lcdControl:u2|pos_x_start[2]~21                                                                                                          ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~299                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~298                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~297                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~296                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~295                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~294                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~293                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~292                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~291                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~290                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~289                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~288                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~287                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~286                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~285                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~284                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~283                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~282                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~281                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~280                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~279                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~278                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~277                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~276                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~275                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~274                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~273                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~272                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~271                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~270                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~269                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~268                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~267                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~266                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~265                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~264                         ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~263                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[91]~143                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[92]~142                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[93]~141                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[83]~139                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[84]~138                         ; 2       ;
; lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[85]~137                         ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~227                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~216                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~215                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~214                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~213                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~212                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~211                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~210                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~209                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~208                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~207                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~206                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~205                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~204                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~203                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~202                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~201                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~200                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~199                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~198                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~197                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~196                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~195                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~194                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~193                        ; 2       ;
; lcdControl:u2|posx0[2]~0                                                                                                                 ; 2       ;
; lcdControl:u2|Mux57~0                                                                                                                    ; 2       ;
; lcdControl:u2|Mux16~0                                                                                                                    ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~42            ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[5]~26             ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[6]~24             ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~50            ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[5]~30             ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[6]~28             ; 2       ;
; lcdControl:u2|hv~5                                                                                                                       ; 2       ;
; lcdControl:u2|pos_y_start[1]~19                                                                                                          ; 2       ;
; lcdControl:u2|pos_y_start[3]~10                                                                                                          ; 2       ;
; lcdControl:u2|Mux428~0                                                                                                                   ; 2       ;
; lcdControl:u2|pos_x_start[0]~16                                                                                                          ; 2       ;
; lcdControl:u2|posx0[2]                                                                                                                   ; 2       ;
; lcdControl:u2|posx0[3]                                                                                                                   ; 2       ;
; lcdControl:u2|pos_x[0]~32                                                                                                                ; 2       ;
; lcdControl:u2|pos_x[0]~29                                                                                                                ; 2       ;
; lcdControl:u2|pos_y[0]~9                                                                                                                 ; 2       ;
; lcdControl:u2|Equal16~0                                                                                                                  ; 2       ;
; lcdControl:u2|pos_x_start[4]~11                                                                                                          ; 2       ;
; lcdControl:u2|pos_x_start[6]~9                                                                                                           ; 2       ;
; lcdControl:u2|Add20~21                                                                                                                   ; 2       ;
; lcdControl:u2|Add20~20                                                                                                                   ; 2       ;
; lcdControl:u2|Add20~19                                                                                                                   ; 2       ;
; lcdControl:u2|Add20~18                                                                                                                   ; 2       ;
; lcdControl:u2|pos_x_max[5]                                                                                                               ; 2       ;
; lcdControl:u2|LessThan6~0                                                                                                                ; 2       ;
; lcdControl:u2|Mux0~3                                                                                                                     ; 2       ;
; lcdControl:u2|pos_x_start[6]~8                                                                                                           ; 2       ;
; lcdControl:u2|Equal14~1                                                                                                                  ; 2       ;
; lcdControl:u2|lcd_color[0]                                                                                                               ; 2       ;
; uart:u7|\baud:i1[1]                                                                                                                      ; 2       ;
; uart:u7|\baud:i1[0]                                                                                                                      ; 2       ;
; LCD_DRV:u3|Mux40~3                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux41~0                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux40~2                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux40~0                                                                                                                       ; 2       ;
; lcdControl:u2|Mux110~5                                                                                                                   ; 2       ;
; LCD_DRV:u3|Mux53~6                                                                                                                       ; 2       ;
; LCD_DRV:u3|fsm_back[0]~5                                                                                                                 ; 2       ;
; LCD_DRV:u3|fsm_back[0]~2                                                                                                                 ; 2       ;
; LCD_DRV:u3|fsm_back[0]~1                                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux53~2                                                                                                                       ; 2       ;
; lcdControl:u2|str~13                                                                                                                     ; 2       ;
; lcdControl:u2|str~5                                                                                                                      ; 2       ;
; lcdControl:u2|cnt_number[2]~8                                                                                                            ; 2       ;
; lcdControl:u2|pos_x_start[0]~6                                                                                                           ; 2       ;
; lcdControl:u2|cnt_number_max[2]~1                                                                                                        ; 2       ;
; lcdControl:u2|Mux192~3                                                                                                                   ; 2       ;
; lcdControl:u2|font_Ysize[1]~0                                                                                                            ; 2       ;
; lcdControl:u2|lcd_address[11]~2                                                                                                          ; 2       ;
; lcdControl:u2|Mux102~0                                                                                                                   ; 2       ;
; lcdControl:u2|Mux192~2                                                                                                                   ; 2       ;
; uart:u7|Receive~0                                                                                                                        ; 2       ;
; keypad:u4|process_0~0                                                                                                                    ; 2       ;
; Mux204~1                                                                                                                                 ; 2       ;
; Equal13~17                                                                                                                               ; 2       ;
; Equal13~11                                                                                                                               ; 2       ;
; Equal13~4                                                                                                                                ; 2       ;
; Equal4~0                                                                                                                                 ; 2       ;
; Mux203~1                                                                                                                                 ; 2       ;
; Mux202~1                                                                                                                                 ; 2       ;
; Mux201~1                                                                                                                                 ; 2       ;
; Mux200~1                                                                                                                                 ; 2       ;
; Mux199~1                                                                                                                                 ; 2       ;
; Mux198~1                                                                                                                                 ; 2       ;
; Mux197~1                                                                                                                                 ; 2       ;
; Mux196~1                                                                                                                                 ; 2       ;
; Mux195~1                                                                                                                                 ; 2       ;
; Mux194~1                                                                                                                                 ; 2       ;
; Mux193~1                                                                                                                                 ; 2       ;
; clock_generator:u1|LessThan1~1                                                                                                           ; 2       ;
; clock_generator:u1|LessThan1~0                                                                                                           ; 2       ;
; clock_generator:u1|\process_2:cnt[1]                                                                                                     ; 2       ;
; LCD_DRV:u3|Mux53~1                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux5~0                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~7                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~6                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~5                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~4                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~3                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~2                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~1                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux4~0                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux6~9                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux106~0                                                                                                                      ; 2       ;
; LCD_DRV:u3|Mux8~4                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux9~18                                                                                                                       ; 2       ;
; LCD_DRV:u3|Equal0~2                                                                                                                      ; 2       ;
; LCD_DRV:u3|fsm_back2[0]                                                                                                                  ; 2       ;
; LCD_DRV:u3|Mux9~5                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux9~4                                                                                                                        ; 2       ;
; lcdControl:u2|lcd_show~4                                                                                                                 ; 2       ;
; lcdControl:u2|fsm_back[3]                                                                                                                ; 2       ;
; lcdControl:u2|Mux97~1                                                                                                                    ; 2       ;
; lcdControl:u2|fsm~28                                                                                                                     ; 2       ;
; lcdControl:u2|fsm_back[4]                                                                                                                ; 2       ;
; lcdControl:u2|Mux110~1                                                                                                                   ; 2       ;
; lcdControl:u2|str[10][5]                                                                                                                 ; 2       ;
; lcdControl:u2|Mux12~7                                                                                                                    ; 2       ;
; lcdControl:u2|Mux13~6                                                                                                                    ; 2       ;
; lcdControl:u2|Mux12~5                                                                                                                    ; 2       ;
; lcdControl:u2|Mux12~1                                                                                                                    ; 2       ;
; lcdControl:u2|Add27~0                                                                                                                    ; 2       ;
; lcdControl:u2|cnt_number_max[3]                                                                                                          ; 2       ;
; lcdControl:u2|cnt_number_max[6]                                                                                                          ; 2       ;
; lcdControl:u2|Mux105~0                                                                                                                   ; 2       ;
; Equal6~0                                                                                                                                 ; 2       ;
; lcdControl:u2|fsm_back[2]                                                                                                                ; 2       ;
; lcdControl:u2|Add14~1                                                                                                                    ; 2       ;
; lcdControl:u2|Add14~0                                                                                                                    ; 2       ;
; lcdControl:u2|Mux98~4                                                                                                                    ; 2       ;
; lcdControl:u2|fsm_back2[2]                                                                                                               ; 2       ;
; lcdControl:u2|fsm~9                                                                                                                      ; 2       ;
; lcdControl:u2|Mux110~0                                                                                                                   ; 2       ;
; lcdControl:u2|Mux94~2                                                                                                                    ; 2       ;
; Decoder0~2                                                                                                                               ; 2       ;
; keypad:u4|tmpTouch~1                                                                                                                     ; 2       ;
; keypad:u4|keyin_last[2]                                                                                                                  ; 2       ;
; keypad:u4|keyin_last[3]                                                                                                                  ; 2       ;
; keypad:u4|n~8                                                                                                                            ; 2       ;
; keypad:u4|n~7                                                                                                                            ; 2       ;
; keypad:u4|keyin_last[4]                                                                                                                  ; 2       ;
; keypad:u4|keyin_last[5]                                                                                                                  ; 2       ;
; keypad:u4|n~6                                                                                                                            ; 2       ;
; keypad:u4|keyin_last[6]                                                                                                                  ; 2       ;
; keypad:u4|n~5                                                                                                                            ; 2       ;
; keypad:u4|keyin_last[8]                                                                                                                  ; 2       ;
; keypad:u4|keyin_last[9]                                                                                                                  ; 2       ;
; keypad:u4|n~3                                                                                                                            ; 2       ;
; keypad:u4|keyin_last[10]                                                                                                                 ; 2       ;
; keypad:u4|keyin_last[12]                                                                                                                 ; 2       ;
; keypad:u4|keyin_last[13]                                                                                                                 ; 2       ;
; keypad:u4|keyin_last[14]                                                                                                                 ; 2       ;
; keypad:u4|keyin_last[15]                                                                                                                 ; 2       ;
; keypad:u4|keyin_last[1]                                                                                                                  ; 2       ;
; keypad:u4|keyin[0]                                                                                                                       ; 2       ;
; delay_1[1]                                                                                                                               ; 2       ;
; delay_1[2]                                                                                                                               ; 2       ;
; matrix_data[0][11]~1                                                                                                                     ; 2       ;
; \scan:matrixfsm[1]~7                                                                                                                     ; 2       ;
; Mux57~0                                                                                                                                  ; 2       ;
; \scan:matrixfsm[1]~6                                                                                                                     ; 2       ;
; Equal3~0                                                                                                                                 ; 2       ;
; Equal9~1                                                                                                                                 ; 2       ;
; Equal9~0                                                                                                                                 ; 2       ;
; FD[0]                                                                                                                                    ; 2       ;
; uart:u7|\baud:i2[1]                                                                                                                      ; 2       ;
; uart:u7|\baud:i2[0]                                                                                                                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~259                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~258                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~257                        ; 2       ;
; process_5~4                                                                                                                              ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~77                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~76                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~75                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~74                         ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~188                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~187                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~186                        ; 2       ;
; lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~185                        ; 2       ;
; LCD_DRV:u3|Mux1~29                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~28                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~27                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~26                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~22                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~21                                                                                                                       ; 2       ;
; LCD_DRV:u3|Mux1~7                                                                                                                        ; 2       ;
; LCD_DRV:u3|Mux1~6                                                                                                                        ; 2       ;
; LCD_DRV:u3|DC~0                                                                                                                          ; 2       ;
; LCD_DRV:u3|CS~0                                                                                                                          ; 2       ;
; Serial_available[4][7]                                                                                                                   ; 2       ;
; Serial_available[3][7]                                                                                                                   ; 2       ;
; Serial_available[0][7]                                                                                                                   ; 2       ;
; Serial_available[2][7]                                                                                                                   ; 2       ;
; Serial_available[1][7]                                                                                                                   ; 2       ;
; Serial_available[4][6]                                                                                                                   ; 2       ;
; Serial_available[3][6]                                                                                                                   ; 2       ;
; Serial_available[0][6]                                                                                                                   ; 2       ;
; Serial_available[1][6]                                                                                                                   ; 2       ;
; Serial_available[2][6]                                                                                                                   ; 2       ;
; lcdControl:u2|LED[14]~2                                                                                                                  ; 2       ;
; Serial_available[4][5]                                                                                                                   ; 2       ;
; Serial_available[3][5]                                                                                                                   ; 2       ;
; Serial_available[1][5]                                                                                                                   ; 2       ;
; Serial_available[0][5]                                                                                                                   ; 2       ;
; Serial_available[2][5]                                                                                                                   ; 2       ;
; Serial_available[4][4]                                                                                                                   ; 2       ;
; Serial_available[3][4]                                                                                                                   ; 2       ;
; Serial_available[0][4]                                                                                                                   ; 2       ;
; Serial_available[1][4]                                                                                                                   ; 2       ;
; Serial_available[2][4]                                                                                                                   ; 2       ;
; Serial_available[4][3]                                                                                                                   ; 2       ;
; Serial_available[3][3]                                                                                                                   ; 2       ;
; Serial_available[0][3]                                                                                                                   ; 2       ;
; Serial_available[2][3]                                                                                                                   ; 2       ;
; Serial_available[1][3]                                                                                                                   ; 2       ;
; Serial_available[4][2]                                                                                                                   ; 2       ;
; Serial_available[3][2]                                                                                                                   ; 2       ;
; Serial_available[0][2]                                                                                                                   ; 2       ;
; Serial_available[1][2]                                                                                                                   ; 2       ;
; Serial_available[2][2]                                                                                                                   ; 2       ;
; Serial_available[4][1]                                                                                                                   ; 2       ;
; Serial_available[3][1]                                                                                                                   ; 2       ;
; Serial_available[0][1]                                                                                                                   ; 2       ;
; Serial_available[2][1]                                                                                                                   ; 2       ;
; Serial_available[1][1]                                                                                                                   ; 2       ;
; Serial_available[4][0]                                                                                                                   ; 2       ;
; Serial_available[3][0]                                                                                                                   ; 2       ;
; Serial_available[0][0]                                                                                                                   ; 2       ;
; Serial_available[1][0]                                                                                                                   ; 2       ;
; Serial_available[2][0]                                                                                                                   ; 2       ;
; matrix_data[0][2]                                                                                                                        ; 2       ;
; Mux165~0                                                                                                                                 ; 2       ;
; matrix_data[0][11]                                                                                                                       ; 2       ;
; matrix_data[2][14]                                                                                                                       ; 2       ;
; uart:u7|TX~2                                                                                                                             ; 2       ;
; ssd_data[15]                                                                                                                             ; 2       ;
; ssd_data[14]                                                                                                                             ; 2       ;
; ssd_data[13]                                                                                                                             ; 2       ;
; ssd_data[12]                                                                                                                             ; 2       ;
; LCD_DRV:u3|SDA                                                                                                                           ; 2       ;
; LCD_DRV:u3|DC                                                                                                                            ; 2       ;
; LCD_DRV:u3|CS                                                                                                                            ; 2       ;
; LCD_DRV:u3|RES                                                                                                                           ; 2       ;
; lcdControl:u2|LED[14]                                                                                                                    ; 2       ;
; main_LED[3]                                                                                                                              ; 2       ;
; LED~0                                                                                                                                    ; 2       ;
; G[3]~reg0                                                                                                                                ; 2       ;
; G[2]~reg0                                                                                                                                ; 2       ;
; R[3]~reg0                                                                                                                                ; 2       ;
; R[2]~reg0                                                                                                                                ; 2       ;
; S[7]~reg0                                                                                                                                ; 2       ;
; S[6]~reg0                                                                                                                                ; 2       ;
; S[5]~reg0                                                                                                                                ; 2       ;
; S[4]~reg0                                                                                                                                ; 2       ;
; S[3]~reg0                                                                                                                                ; 2       ;
; S[2]~reg0                                                                                                                                ; 2       ;
; S[1]~reg0                                                                                                                                ; 2       ;
; S[0]~reg0                                                                                                                                ; 2       ;
; uart:u7|TX                                                                                                                               ; 2       ;
; seven_seg_display:u8|addr[3]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[2]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[1]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[0]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[7]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[6]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[5]                                                                                                             ; 2       ;
; seven_seg_display:u8|addr[4]                                                                                                             ; 2       ;
; seven_seg_display:u8|ssd[6]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[5]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[4]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[3]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[2]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[1]                                                                                                              ; 2       ;
; seven_seg_display:u8|ssd[0]                                                                                                              ; 2       ;
; seven_seg_display:u8|dot                                                                                                                 ; 2       ;
; uart:u7|Add1~50                                                                                                                          ; 2       ;
; uart:u7|Add1~48                                                                                                                          ; 2       ;
; uart:u7|Add1~46                                                                                                                          ; 2       ;
; uart:u7|Add1~44                                                                                                                          ; 2       ;
; uart:u7|Add1~42                                                                                                                          ; 2       ;
; uart:u7|Add1~40                                                                                                                          ; 2       ;
; uart:u7|Add1~38                                                                                                                          ; 2       ;
; uart:u7|Add1~36                                                                                                                          ; 2       ;
; uart:u7|Add1~34                                                                                                                          ; 2       ;
; uart:u7|Add1~32                                                                                                                          ; 2       ;
; uart:u7|Add1~30                                                                                                                          ; 2       ;
; uart:u7|Add1~28                                                                                                                          ; 2       ;
; uart:u7|Add1~26                                                                                                                          ; 2       ;
; uart:u7|Add1~24                                                                                                                          ; 2       ;
; uart:u7|Add1~22                                                                                                                          ; 2       ;
; uart:u7|Add1~20                                                                                                                          ; 2       ;
; uart:u7|Add1~18                                                                                                                          ; 2       ;
; uart:u7|Add1~16                                                                                                                          ; 2       ;
; uart:u7|Add1~14                                                                                                                          ; 2       ;
; uart:u7|Add1~12                                                                                                                          ; 2       ;
; uart:u7|Add1~10                                                                                                                          ; 2       ;
; uart:u7|Add1~8                                                                                                                           ; 2       ;
; uart:u7|Add1~6                                                                                                                           ; 2       ;
; uart:u7|Add1~4                                                                                                                           ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_2_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~4  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~2  ; 2       ;
; lcdControl:u2|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_2_result_int[2]~4  ; 2       ;
; uart:u7|Add1~2                                                                                                                           ; 2       ;
; uart:u7|Add1~0                                                                                                                           ; 2       ;
; uart:u7|Add0~50                                                                                                                          ; 2       ;
; uart:u7|Add0~48                                                                                                                          ; 2       ;
; uart:u7|Add0~46                                                                                                                          ; 2       ;
; uart:u7|Add0~44                                                                                                                          ; 2       ;
; uart:u7|Add0~42                                                                                                                          ; 2       ;
; uart:u7|Add0~40                                                                                                                          ; 2       ;
; uart:u7|Add0~38                                                                                                                          ; 2       ;
; uart:u7|Add0~36                                                                                                                          ; 2       ;
; uart:u7|Add0~34                                                                                                                          ; 2       ;
; uart:u7|Add0~32                                                                                                                          ; 2       ;
; uart:u7|Add0~30                                                                                                                          ; 2       ;
; uart:u7|Add0~28                                                                                                                          ; 2       ;
; uart:u7|Add0~26                                                                                                                          ; 2       ;
; uart:u7|Add0~24                                                                                                                          ; 2       ;
; uart:u7|Add0~22                                                                                                                          ; 2       ;
; uart:u7|Add0~20                                                                                                                          ; 2       ;
; uart:u7|Add0~18                                                                                                                          ; 2       ;
; uart:u7|Add0~16                                                                                                                          ; 2       ;
; uart:u7|Add0~14                                                                                                                          ; 2       ;
; uart:u7|Add0~12                                                                                                                          ; 2       ;
; uart:u7|Add0~10                                                                                                                          ; 2       ;
; uart:u7|Add0~8                                                                                                                           ; 2       ;
; uart:u7|Add0~6                                                                                                                           ; 2       ;
; uart:u7|Add0~4                                                                                                                           ; 2       ;
; LCD_DRV:u3|Add2~30                                                                                                                       ; 2       ;
; lcdControl:u2|Add28~12                                                                                                                   ; 2       ;
; uart:u7|Add0~2                                                                                                                           ; 2       ;
; uart:u7|Add0~0                                                                                                                           ; 2       ;
; clock_generator:u1|\process_1:cnt[7]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[6]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[5]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[4]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[3]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[2]                                                                                                     ; 2       ;
; clock_generator:u1|\process_1:cnt[1]                                                                                                     ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32768        ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 196608 ; 32768                       ; 6                           ; --                          ; --                          ; 196608              ; 24   ; None ; M9K_X25_Y9_N0, M9K_X25_Y7_N0, M9K_X13_Y14_N0, M9K_X13_Y15_N0, M9K_X13_Y9_N0, M9K_X25_Y8_N0, M9K_X25_Y19_N0, M9K_X13_Y18_N0, M9K_X25_Y15_N0, M9K_X25_Y21_N0, M9K_X25_Y18_N0, M9K_X25_Y16_N0, M9K_X25_Y13_N0, M9K_X25_Y20_N0, M9K_X13_Y16_N0, M9K_X25_Y12_N0, M9K_X13_Y13_N0, M9K_X25_Y14_N0, M9K_X25_Y11_N0, M9K_X13_Y12_N0, M9K_X13_Y11_N0, M9K_X25_Y10_N0, M9K_X25_Y17_N0, M9K_X13_Y10_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y6_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,996 / 47,787 ( 8 % ) ;
; C16 interconnects           ; 55 / 1,804 ( 3 % )     ;
; C4 interconnects            ; 1,818 / 31,272 ( 6 % ) ;
; Direct links                ; 787 / 47,787 ( 2 % )   ;
; Global clocks               ; 13 / 20 ( 65 % )       ;
; Local interconnects         ; 1,363 / 15,408 ( 9 % ) ;
; R24 interconnects           ; 60 / 1,775 ( 3 % )     ;
; R4 interconnects            ; 2,238 / 41,310 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.30) ; Number of LABs  (Total = 211) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 0                             ;
; 7                                           ; 3                             ;
; 8                                           ; 6                             ;
; 9                                           ; 5                             ;
; 10                                          ; 5                             ;
; 11                                          ; 7                             ;
; 12                                          ; 9                             ;
; 13                                          ; 8                             ;
; 14                                          ; 9                             ;
; 15                                          ; 23                            ;
; 16                                          ; 114                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.13) ; Number of LABs  (Total = 211) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 37                            ;
; 1 Clock                            ; 108                           ;
; 1 Clock enable                     ; 51                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.05) ; Number of LABs  (Total = 211) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 4                             ;
; 3                                            ; 5                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 10                            ;
; 13                                           ; 6                             ;
; 14                                           ; 4                             ;
; 15                                           ; 22                            ;
; 16                                           ; 40                            ;
; 17                                           ; 15                            ;
; 18                                           ; 12                            ;
; 19                                           ; 9                             ;
; 20                                           ; 10                            ;
; 21                                           ; 5                             ;
; 22                                           ; 8                             ;
; 23                                           ; 1                             ;
; 24                                           ; 6                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.58) ; Number of LABs  (Total = 211) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 14                            ;
; 3                                               ; 12                            ;
; 4                                               ; 10                            ;
; 5                                               ; 10                            ;
; 6                                               ; 13                            ;
; 7                                               ; 12                            ;
; 8                                               ; 22                            ;
; 9                                               ; 8                             ;
; 10                                              ; 11                            ;
; 11                                              ; 15                            ;
; 12                                              ; 10                            ;
; 13                                              ; 18                            ;
; 14                                              ; 10                            ;
; 15                                              ; 12                            ;
; 16                                              ; 14                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.31) ; Number of LABs  (Total = 211) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 9                             ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 8                             ;
; 10                                           ; 5                             ;
; 11                                           ; 12                            ;
; 12                                           ; 8                             ;
; 13                                           ; 10                            ;
; 14                                           ; 10                            ;
; 15                                           ; 15                            ;
; 16                                           ; 14                            ;
; 17                                           ; 10                            ;
; 18                                           ; 9                             ;
; 19                                           ; 7                             ;
; 20                                           ; 6                             ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 5                             ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 99        ; 0            ; 99        ; 0            ; 0            ; 99        ; 99        ; 0            ; 99        ; 99        ; 0            ; 84           ; 0            ; 0            ; 20           ; 0            ; 84           ; 20           ; 0            ; 0            ; 5            ; 84           ; 0            ; 0            ; 0            ; 0            ; 0            ; 99        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 99           ; 0         ; 99           ; 99           ; 0         ; 0         ; 99           ; 0         ; 0         ; 99           ; 15           ; 99           ; 99           ; 79           ; 99           ; 15           ; 79           ; 99           ; 99           ; 94           ; 15           ; 99           ; 99           ; 99           ; 99           ; 99           ; 0         ; 99           ; 99           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SD178_nrst         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bz                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd1[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd2[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit2[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RES                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDA                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCL                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mp                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mm                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_sda          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_scl          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_sda        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TSL2561_scl        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DHT11_PIN          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nReset             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fin                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                         ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s)        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
; clock_generator:u1|clk_100Hz                                                        ; fin                         ; 120.2             ;
; LCD_DRV:u3|up_mdu5:u0|fout                                                          ; fin                         ; 99.4              ;
; fin                                                                                 ; fin                         ; 16.3              ;
; clock_generator:u1|clk_1MHz,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz         ; clock_generator:u1|clk_1MHz ; 11.8              ;
; fin,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,I/O                             ; fin                         ; 11.3              ;
; keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz                                     ; fin                         ; 10.4              ;
; clock_generator:u1|clk_100Hz                                                        ; clock_generator:u1|clk_1MHz ; 8.5               ;
; keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,I/O                                 ; fin                         ; 7.0               ;
; I/O                                                                                 ; uart:u7|uck1                ; 4.8               ;
; clock_generator:u1|clk_1MHz                                                         ; fin                         ; 3.9               ;
; clock_generator:u1|clk_1MHz,clock_generator:u1|clk_100Hz                            ; clock_generator:u1|clk_1MHz ; 3.8               ;
; fin,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz                                 ; fin                         ; 3.4               ;
; fin,clock_generator:u1|clk_1MHz,keypad:u4|tmpTouch,clock_generator:u1|clk_100Hz,I/O ; fin                         ; 3.3               ;
+-------------------------------------------------------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                 ;
+------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register              ; Destination Register                                                                                       ; Delay Added in ns ;
+------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; keypad:u4|tmpTouch           ; lcdControl:u2|lcd_show                                                                                     ; 3.167             ;
; seven_seg_display:u8|FD[10]  ; seven_seg_display:u8|FD[10]                                                                                ; 2.843             ;
; FD[22]                       ; FD[22]                                                                                                     ; 2.829             ;
; uart:u7|uck2                 ; uart:u7|uck2                                                                                               ; 2.391             ;
; clock_generator:u1|clk_1MHz  ; clock_generator:u1|clk_1MHz                                                                                ; 2.382             ;
; LCD_DRV:u3|up_mdu5:u0|fout   ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; 2.374             ;
; uart:u7|countE1              ; uart:u7|inserial[1]                                                                                        ; 2.337             ;
; uart:u7|uck1                 ; uart:u7|uck1                                                                                               ; 2.214             ;
; workingMode[0]               ; lcdControl:u2|LED[14]                                                                                      ; 2.041             ;
; workingMode[1]               ; lcdControl:u2|LED[14]                                                                                      ; 2.041             ;
; workingMode[2]               ; lcdControl:u2|LED[14]                                                                                      ; 2.041             ;
; nReset                       ; lcdControl:u2|LED[14]                                                                                      ; 2.041             ;
; workingMode[3]               ; lcdControl:u2|LED[14]                                                                                      ; 2.041             ;
; clock_generator:u1|clk_100Hz ; clock_generator:u1|clk_100Hz                                                                               ; 1.751             ;
; clock_generator:u1|clk_1KHz  ; clock_generator:u1|clk_1KHz                                                                                ; 1.692             ;
; RX                           ; uart:u7|inserial[1]                                                                                        ; 1.397             ;
; FD[12]                       ; FD[21]                                                                                                     ; 1.247             ;
; uart:u7|\baud:i2[25]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[24]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[23]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[22]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[21]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[20]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[19]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[18]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[1]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[2]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[3]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[4]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[5]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[6]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[7]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[8]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[9]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[10]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[11]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[12]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[13]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[14]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[15]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[16]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[17]         ; uart:u7|uck2                                                                                               ; 1.196             ;
; uart:u7|\baud:i2[0]          ; uart:u7|uck2                                                                                               ; 1.196             ;
; clock_generator:u1|cnt[3]    ; clock_generator:u1|clk_1MHz                                                                                ; 1.191             ;
; clock_generator:u1|cnt[4]    ; clock_generator:u1|clk_1MHz                                                                                ; 1.191             ;
; LCD_DRV:u3|a2[0]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 1.119             ;
; LCD_DRV:u3|a2[1]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 1.119             ;
; uart:u7|\baud:i1[25]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[24]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[23]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[22]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[21]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[20]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[19]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[18]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[17]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[16]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[15]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[14]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[13]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[12]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[11]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[10]         ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[9]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[8]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[7]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[6]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[5]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[4]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[3]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[2]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[1]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; uart:u7|\baud:i1[0]          ; uart:u7|uck1                                                                                               ; 1.107             ;
; lcdControl:u2|fsm[3]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[1]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[6]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[5]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[0]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[4]         ; lcdControl:u2|delay_1[22]                                                                                  ; 1.049             ;
; lcdControl:u2|fsm[2]         ; lcdControl:u2|font_Ysize[0]                                                                                ; 0.974             ;
; LCD_DRV:u3|a2[8]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 0.877             ;
; LCD_DRV:u3|a2[10]            ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 0.877             ;
; LCD_DRV:u3|a2[7]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 0.873             ;
; LCD_DRV:u3|a2[9]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 0.873             ;
; LCD_DRV:u3|a2[12]            ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ; 0.873             ;
; Main_State.event_check       ; mode_lcd[3]                                                                                                ; 0.870             ;
; mode_lcd[3]                  ; ssd_data[28]                                                                                               ; 0.868             ;
; mode_lcd[2]                  ; ssd_data[28]                                                                                               ; 0.868             ;
; mode_lcd[1]                  ; ssd_data[28]                                                                                               ; 0.868             ;
; delay_1[2]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; delay_1[1]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; delay_1[3]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; delay_1[6]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; delay_1[5]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; Main_State.button_process    ; delay_1[3]                                                                                                 ; 0.868             ;
; delay_1[4]                   ; delay_1[3]                                                                                                 ; 0.868             ;
; mode_lcd[0]                  ; ssd_data[28]                                                                                               ; 0.868             ;
; LCD_DRV:u3|a2[3]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; 0.860             ;
; LCD_DRV:u3|a2[2]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; 0.860             ;
; LCD_DRV:u3|a2[4]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; 0.860             ;
+------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "exam_108_1"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exam_108_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node fin~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clock_generator:u1|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_1MHz~0
Info (176353): Automatically promoted node LCD_DRV:u3|up_mdu5:u0|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRV:u3|up_mdu5:u0|fout~0
Info (176353): Automatically promoted node clock_generator:u1|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_100Hz~0
Info (176353): Automatically promoted node uart:u7|countE1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|\baud:i1[0]
        Info (176357): Destination node uart:u7|\baud:i1[1]
        Info (176357): Destination node uart:u7|\baud:i1[2]
        Info (176357): Destination node uart:u7|\baud:i1[3]
        Info (176357): Destination node uart:u7|\baud:i1[4]
        Info (176357): Destination node uart:u7|\baud:i1[5]
        Info (176357): Destination node uart:u7|\baud:i1[6]
        Info (176357): Destination node uart:u7|\baud:i1[7]
        Info (176357): Destination node uart:u7|\baud:i1[8]
        Info (176357): Destination node uart:u7|\baud:i1[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FD[12] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[12]~44
Info (176353): Automatically promoted node seven_seg_display:u8|FD[10] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seven_seg_display:u8|FD[10]~19
Info (176353): Automatically promoted node uart:u7|uck1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|uck1~0
Info (176353): Automatically promoted node FD[22] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[22]~64
Info (176353): Automatically promoted node uart:u7|uck2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|uck2~0
Info (176353): Automatically promoted node keypad:u4|tmpTouch 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node main_LED[0]~0
        Info (176357): Destination node main_LED[1]~1
        Info (176357): Destination node lcdControl:u2|LED[14]~0
        Info (176357): Destination node ssd_data[19]~0
        Info (176357): Destination node ssd_data[3]~1
        Info (176357): Destination node \scan:matrixfsm[1]~4
        Info (176357): Destination node Selector2~0
        Info (176357): Destination node process_5~5
        Info (176357): Destination node lcdControl:u2|LED[14]~5
        Info (176357): Destination node lcdControl:u2|fsm~28
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node clock_generator:u1|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u1|clk_1KHz~0
Info (176353): Automatically promoted node nReset~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keypad:u4|key_scan[0]
        Info (176357): Destination node keypad:u4|scan_number[0]
        Info (176357): Destination node keypad:u4|key_scan[3]
        Info (176357): Destination node keypad:u4|key_scan[2]
        Info (176357): Destination node keypad:u4|key_scan[1]
        Info (176357): Destination node seven_seg_display:u8|dot
        Info (176357): Destination node seven_seg_display:u8|ssd[6]
        Info (176357): Destination node seven_seg_display:u8|ssd[5]
        Info (176357): Destination node seven_seg_display:u8|ssd[4]
        Info (176357): Destination node seven_seg_display:u8|ssd[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "iroiroLED[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iroiroLED[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iroiroLED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iroiroLED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iroiroLED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iroiroLED[5]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD178_sda has a permanently disabled output enable
    Info (169065): Pin SD178_scl has a permanently disabled output enable
    Info (169065): Pin TSL2561_sda has a permanently disabled output enable
    Info (169065): Pin TSL2561_scl has a permanently disabled output enable
    Info (169065): Pin DHT11_PIN has a permanently disabled output enable
Info (144001): Generated suppressed messages file D:/Quartus/VHDL/Alast_game/exam/exam_108_1/output_files/exam_108_1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5588 megabytes
    Info: Processing ended: Thu Nov 26 11:46:48 2020
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus/VHDL/Alast_game/exam/exam_108_1/output_files/exam_108_1.fit.smsg.


