<img src="https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531134158.png" style="zoom:10%;" />

 

<img src="https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531134235.png" style="zoom: 50%;" />

 

**实验报告**

 

 

 

**课程名称**   **计算机系统高级课程**      

**题目名称**   **ALU****设计**           

**学生学院**   **计算机学院**          

**专业班级**   **信息安全2018级1班**     

**学  号**   **3118005393**          

**学生姓名**   **朱亮**             

**指导教师**   **胡志斌**            

 

 

 

 

 

 

2020 年 6 月 15 日


 

**实验内容与设计要求**

**1** **设计目标**

本次实验的主要内容是利用设计工具，设计一个ALU。

（1）融会贯通本课程各章节的内容，通过知识的综合运用，加深对计算机系统各功能部件的工作原理及相互联系的认识，加深计算机工作中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念；

（2）学习设计和调试计算机的基本步骤和方法，提高使用Quartus等软件仿真工具和集成电路的基本技能；

（3）培养科学研究的独立工作能力，取得工程设计与组装调试的实践和经验。

**2** **设计内容**

第一步可先练习例2-3mux21，例2-19一位全加器，都要做出仿真波形

设计一个按74181的功能表工作的8位数据输入的ALU，用VHDL 语言完成设计并调试成功。

**3** **设计要求**

（1）根据给定的要求，设计一个ALU。

（2）根据设计图，在QUARTUS环境下仿真调试成功。

（3）在调试成功的基础上，整理出设计图纸和相关文件，包括：

（a）ALU逻辑图；

（b）设计说明书；电路原理图、仿真波形图。

**4** **成绩评定**

程序设计方案是否合理；程序设计是否正确；调试结果；设计说明书的质量；答辩时回答问题情况；课程设计表现情况。

已启用抄袭检查系统，不得雷同，不得抄袭，一旦发现成绩为零。

 


 

 

 

目  录

[一 ALU功能... 1](#_Toc531768839)

[二 设计原理与电路图... 1](#_Toc531768840)

[三 系统调试情况... 1](#_Toc531768841)

[四 参考资料... 1](#_Toc531768842)

[附录 VHDL程序... 2](#_Toc531768843)

 

 


 

# 一 、ALU 功能

![](https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531115008.png)

# 二 、设计原理与电路图

（1）逻辑结构图：

A、B 为两个八位的操作数，F 为输出结果；

CN 表示最低位来的进位，COUT 为向最高位的进位；

CO 为组进位产生函数输出，FZ 为组进位传递函数输出；

M 表示工作方式，，S 为功能选择线。



![](https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531115902.png)

（2）RTL 图：

 ![](https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531115743.png)

# 三、 系统调试情况

**（1）** 输入数据：

![](https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531144800.png)

（2）测试结果：

![](https://azhu12138.oss-cn-shenzhen.aliyuncs.com/img/20200531145935.png)

# 四 、参考资料

[1] 潘松,潘明. 现代计算机组成原理[M]. 北京：科学出版社,2007.

[2] 陈华光. 计算机组成原理[M].北京：机械工业出版社，2004：5-10.

[3] 侯伯亨等. VHDL硬件描述语言与数字逻辑电路设计（修订版）[M]，西安：西安电子科技大学出版社，1999：75-78.

[4] 杨东旭等.计算机组成原理实用教程[M]. 北京：清华大学出版社, 2001：120-122.

 


 

 

# 附录 VHDL程序

算术运算器 ALU

 程序源代码：

```vhdl
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY ALU181 IS
PORT ( S  : IN  STD_LOGIC_VECTOR(3 DOWNTO 0 );
   A,B  : IN  STD_LOGIC_VECTOR(7 DOWNTO 0);
   F  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
   COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
   M,CN  : IN  STD_LOGIC;
   CO,FZ : OUT STD_LOGIC  );
END ALU181;

ARCHITECTURE behav OF ALU181 IS
SIGNAL A9,B9,F9 : STD_LOGIC_VECTOR(8 DOWNTO 0);
BEGIN
A9 <= '0' & A ;  B9 <= '0' & B ;
PROCESS(M,CN,A9,B9)

BEGIN
CASE S  IS 
WHEN "0000"=>IF M='0' THEN F9<=A9 + CN       ; ELSE  F9<=NOT A9; END IF;
WHEN "0001"=>IF M='0' THEN F9<=(A9 OR B9)+CN; ELSE  F9<=NOT(A9 OR B9); END IF;
WHEN "0010"=>IF M='0' THEN F9<=(A9 OR (NOT B9))+CN;
ELSE F9<=(NOT A9) AND B9; END IF;
WHEN "0011"=>IF M='0' THEN F9<= "000000000"-CN ; ELSE F9<="000000000"; END IF;
WHEN "0100"=>IF M='0' THEN F9<=A9+(A9 AND NOT B9)+CN ;
 ELSE F9<=NOT (A9 AND B9); END IF;
WHEN "0101"=>IF M='0' THEN F9<=(A9 OR B9)+(A9 AND NOT B9)+CN ;
 ELSE  F9<=NOT B9; END IF;
WHEN "0110"=>IF M='0' THEN F9<=A9 -B9 - CN   ; ELSE F9<=A9 XOR B9; END IF;
WHEN "0111"=>IF M='0' THEN F9<=(A9 AND (NOT B9))-CN ;
 ELSE F9<=A9 AND (NOT B9); END IF;
WHEN "1000" =>IF M='0' THEN F9<=A9 + (A9 AND B9)+CN;
 ELSE  F9<=(NOT A9) OR B9;END IF;
WHEN "1001" =>IF M='0' THEN F9<=A9 + B9 + CN; ELSE  F9<=NOT(A9 XOR B9); 
END IF;
WHEN "1010" =>IF M='0' THEN F9<=(A9 OR (NOT B9))+(A9 AND B9)+CN ;
 ELSE  F9<=B9; END IF;
WHEN "1011" =>IF M='0' THEN F9<=(A9 AND B9)- CN ; ELSE  F9<=A9 AND B9; END IF;
WHEN "1100" =>IF M='0' THEN F9<=A9 + A9 + CN; ELSE  F9<= "000000001"; END IF;
WHEN "1101" =>IF M='0' THEN F9<=(A9 OR B9)+A9 + CN ; 
ELSE  F9<=A9 OR (NOT B9); END IF;
WHEN "1110" =>IF M='0' THEN F9<=(A9 OR(NOT B9))+A9+CN; ELSE F9<=A9 OR B9;END IF;
WHEN "1111" =>IF M='0' THEN F9<=A9-CN; ELSE  F9<=A9 ; END IF;
WHEN OTHERS  =>F9<= "000000000" ;
END CASE;

IF (A9= B9) THEN FZ <= '0';END IF;
END PROCESS;
F<= F9(7 DOWNTO 0) ;   CO <= F9(8) ;
COUT <= "0000" WHEN F9(8) = '0'   ELSE  "0001" ;
END behav; 

```

