# 18-2_VHDL
2018-2 디지털시스템응용 VHDL Project

---

## 1. 논리회로 구현
![project1](README/1.png)

---

## 2. 세븐세그먼트 디코더 구현
![project2](README/2.png)

![project2_1](README/2_1.pNG)

---

## 3. 동기식 십진(Mod-10) 카운터 구현
![project3](README/3.png)