向上計數模式
![[Pasted image 20230515143800.png]]

![[Pasted image 20230515143818.png]]

![[Pasted image 20230515143835.png]]

![[Pasted image 20230515143857.png]]

![[Pasted image 20230515144309.png]]

![[Pasted image 20230515144326.png]]

假設TIMx_ARR = 0x36
在圖Figure 89. ~ Figure 92.，說明了以下:
1. 在每次Counter overflow發生的時候，會發生UEV(Update Event)以及UIF(Update interrupt flag)
2. 可透過TIMx_CR1的UDIS bit關閉UEV event，其目的是為了避免shadow register被寫入新的值
3. 當設置了在TIMx_CR1中的URS bit(update request selection)，同時會設置UG bit來產生UEV事件，但不會設置UIF flag(不會有中斷和DMA需求送出)
4. 當發生Cpature事件同時清除Counter，這是為了避免同時產生Update和Capture中斷。

當Counter重新開始從0開始計數，Prescaler也會重新開始計數(但是Prescale rate不會改變)。此外，如果當下URS被設置同時會設置UG bit且產生UEV但是UIF flag不被設置(因此不會送出中斷和DMA)。這是為了在Capture事件裡清除Counter值的過程中，避免同時發生Update和Capture的中斷。

意思是通常在使用Capture模式下會將USR設置，當Counter清除時才能夠避免Update事件和Capture事件同時發生中斷。因為當想Reinitialize Counter時需要設置UG bit，如果將USR設置0則會產生Update或是DMA Interrupt，會與Capture所發的Interrupt或DMA重疊。

![[Pasted image 20230517105936.png]]
![[Pasted image 20230517105957.png]]
![[Pasted image 20230517103826.png]]
![[Pasted image 20230517104031.png]]
![[Pasted image 20230517104053.png]]

UDIS: Update Disable
由軟體決定是否啟用UEV event generation。
bit = 0: UEV啟用。由下列事件其中之一產生:
1. Counter overflow/underflow
2. 設置UG bit
3. 當slave mode controller產生更新

同時會將preload values載入至Buffered registers。

bit = 1: UEV關閉。UEV不會產生，Shadow registers會持續保持原本的值(ARR, PSC, CCRx)。如果UG bit被設置Counter和Prescaler會被重新初始化。

UG: Update generation
由軟體設置，由硬體清除
bit = 0: No action.
bit = 1: 在重新初始化Counter的同時也會產生一個Register的更新

URS: Update request source
在設置了UEV的Source當下，URS bit會被設置或是清除
bit = 0: 任何事件都會產生update interrupt 或是 DMA的需求如果有啟用。
bit = 1:  只有在overflow/underflow會產生update interrupt 或是 DMA的需求如果有啟用。